--- /srv/rebuilderd/tmp/rebuilderdiV4Q0U/inputs/qemu-user_10.0.8+ds-0+deb13u1+b1_armhf.deb +++ /srv/rebuilderd/tmp/rebuilderdiV4Q0U/out/qemu-user_10.0.8+ds-0+deb13u1+b1_armhf.deb ├── file list │ @@ -1,3 +1,3 @@ │ -rw-r--r-- 0 0 0 4 2026-03-08 15:32:26.000000 debian-binary │ -rw-r--r-- 0 0 0 2296 2026-03-08 15:32:26.000000 control.tar.xz │ --rw-r--r-- 0 0 0 29443456 2026-03-08 15:32:26.000000 data.tar.xz │ +-rw-r--r-- 0 0 0 29442252 2026-03-08 15:32:26.000000 data.tar.xz ├── control.tar.xz │ ├── control.tar │ │ ├── ./md5sums │ │ │ ├── ./md5sums │ │ │ │┄ Files differ ├── data.tar.xz │ ├── data.tar │ │ ├── ./usr/bin/qemu-arm │ │ │┄ File has been modified after NT_GNU_BUILD_ID has been applied. │ │ │ ├── readelf --wide --program-header {} │ │ │ │ @@ -1,19 +1,19 @@ │ │ │ │ │ │ │ │ Elf file type is EXEC (Executable file) │ │ │ │ Entry point 0x117e9 │ │ │ │ There are 8 program headers, starting at offset 52 │ │ │ │ │ │ │ │ Program Headers: │ │ │ │ Type Offset VirtAddr PhysAddr FileSiz MemSiz Flg Align │ │ │ │ - ARM_EXIDX 0x8476ec 0x008576ec 0x008576ec 0x00d88 0x00d88 R 0x4 │ │ │ │ - LOAD 0x000000 0x00010000 0x00010000 0x848498 0x848498 R E 0x10000 │ │ │ │ + ARM_EXIDX 0x84761c 0x0085761c 0x0085761c 0x00d88 0x00d88 R 0x4 │ │ │ │ + LOAD 0x000000 0x00010000 0x00010000 0x8483c8 0x8483c8 R E 0x10000 │ │ │ │ LOAD 0x84c6d4 0x0086c6d4 0x0086c6d4 0xe7c14 0x20f5e04 RW 0x10000 │ │ │ │ NOTE 0x000134 0x00010134 0x00010134 0x00024 0x00024 R 0x4 │ │ │ │ - NOTE 0x848478 0x00858478 0x00858478 0x00020 0x00020 R 0x4 │ │ │ │ + NOTE 0x8483a8 0x008583a8 0x008583a8 0x00020 0x00020 R 0x4 │ │ │ │ TLS 0x84c6d4 0x0086c6d4 0x0086c6d4 0x00044 0x000ec R 0x4 │ │ │ │ GNU_STACK 0x000000 0x00000000 0x00000000 0x00000 0x00000 RW 0x10 │ │ │ │ GNU_RELRO 0x84c6d4 0x0086c6d4 0x0086c6d4 0xa392c 0xa392c R 0x1 │ │ │ │ │ │ │ │ Section to Segment mapping: │ │ │ │ Segment Sections... │ │ │ │ 00 .ARM.exidx │ │ │ ├── readelf --wide --sections {} │ │ │ │ @@ -3,21 +3,21 @@ │ │ │ │ Section Headers: │ │ │ │ [Nr] Name Type Addr Off Size ES Flg Lk Inf Al │ │ │ │ [ 0] NULL 00000000 000000 000000 00 0 0 0 │ │ │ │ [ 1] .note.gnu.build-id NOTE 00010134 000134 000024 00 A 0 0 4 │ │ │ │ [ 2] .rel.dyn REL 00010158 000158 000010 08 A 0 0 4 │ │ │ │ [ 3] .init PROGBITS 00010168 000168 00000c 00 AX 0 0 4 │ │ │ │ [ 4] .iplt PROGBITS 00010174 000174 000020 00 AX 0 0 4 │ │ │ │ - [ 5] .text PROGBITS 000101c0 0001c0 2ca604 00 AX 0 0 64 │ │ │ │ - [ 6] .fini PROGBITS 002da7c4 2ca7c4 000008 00 AX 0 0 4 │ │ │ │ - [ 7] .rodata PROGBITS 002da7d0 2ca7d0 57c914 00 A 0 0 8 │ │ │ │ - [ 8] .ARM.extab PROGBITS 008570e4 8470e4 000608 00 A 0 0 4 │ │ │ │ - [ 9] .ARM.exidx ARM_EXIDX 008576ec 8476ec 000d88 00 AL 5 0 4 │ │ │ │ - [10] .eh_frame PROGBITS 00858474 848474 000004 00 A 0 0 4 │ │ │ │ - [11] .note.ABI-tag NOTE 00858478 848478 000020 00 A 0 0 4 │ │ │ │ + [ 5] .text PROGBITS 000101c0 0001c0 2ca534 00 AX 0 0 64 │ │ │ │ + [ 6] .fini PROGBITS 002da6f4 2ca6f4 000008 00 AX 0 0 4 │ │ │ │ + [ 7] .rodata PROGBITS 002da700 2ca700 57c914 00 A 0 0 8 │ │ │ │ + [ 8] .ARM.extab PROGBITS 00857014 847014 000608 00 A 0 0 4 │ │ │ │ + [ 9] .ARM.exidx ARM_EXIDX 0085761c 84761c 000d88 00 AL 5 0 4 │ │ │ │ + [10] .eh_frame PROGBITS 008583a4 8483a4 000004 00 A 0 0 4 │ │ │ │ + [11] .note.ABI-tag NOTE 008583a8 8483a8 000020 00 A 0 0 4 │ │ │ │ [12] .tdata PROGBITS 0086c6d4 84c6d4 000044 00 WAT 0 0 4 │ │ │ │ [13] .tbss NOBITS 0086c718 84c718 0000a8 00 WAT 0 0 4 │ │ │ │ [14] .init_array INIT_ARRAY 0086c718 84c718 000084 04 WA 0 0 4 │ │ │ │ [15] .fini_array FINI_ARRAY 0086c79c 84c79c 000004 04 WA 0 0 4 │ │ │ │ [16] .data.rel.ro PROGBITS 0086c7a0 84c7a0 0a3300 00 WA 0 0 8 │ │ │ │ [17] .got PROGBITS 0090faa0 8efaa0 000560 04 WA 0 0 4 │ │ │ │ [18] .data PROGBITS 00910000 8f0000 0442e8 00 WA 0 0 8 │ │ │ ├── readelf --wide --notes {} │ │ │ │ @@ -1,8 +1,8 @@ │ │ │ │ │ │ │ │ Displaying notes found in: .note.gnu.build-id │ │ │ │ Owner Data size Description │ │ │ │ - GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: a09782381ca773b2248c86a383be7fcf030d1fbf │ │ │ │ + GNU 0x00000014 NT_GNU_BUILD_ID (unique build ID bitstring) Build ID: 923f6d7436c88cad149e2a1eed3ac2661c3732e1 │ │ │ │ │ │ │ │ Displaying notes found in: .note.ABI-tag │ │ │ │ Owner Data size Description │ │ │ │ GNU 0x00000010 NT_GNU_ABI_TAG (ABI version tag) OS: Linux, ABI: 3.2.0 │ │ │ ├── strings --all --bytes=8 {} │ │ │ │ @@ -257,15 +257,15 @@ │ │ │ │ k@b@;@2@k@@ │ │ │ │ &0*hSF!h │ │ │ │ #"FI ezcr] │ │ │ │ #R ezcr#F] │ │ │ │ h8F*F+D1F │ │ │ │ hKF:F FE │ │ │ │ hKF:F FE │ │ │ │ -HS@=3F FE │ │ │ │ +HS@=3F FD │ │ │ │ +njF!F(F │ │ │ │ (FVDUDRF6 │ │ │ │ aK- *F^F │ │ │ │ # F&acaD │ │ │ │ F)FDFMF │ │ │ │ F)FDFMF │ │ │ │ !F;FPF&` │ │ │ │ @@ -1472,14 +1472,15 @@ │ │ │ │ 0l2F`a!F#i │ │ │ │ 3iBF1F F │ │ │ │ ?K?J{DzD │ │ │ │ :K;J{DzD │ │ │ │ 4K9F0F{D │ │ │ │ .J.K/MzD{D}D │ │ │ │ #M$K}D{D │ │ │ │ +K{DXhpGZTo │ │ │ │ -=b{a;cO │ │ │ │ CF:F)F0F │ │ │ │ RI FRJyD │ │ │ │ SF*F!F0F │ │ │ │ X`8K:h{D │ │ │ │ F'M}D,hL │ │ │ │ 9a1x`k{a0 │ │ │ │ @@ -1579,14 +1580,15 @@ │ │ │ │ jjjjj~jj │ │ │ │ %**** ***** │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ UYYYYQYYYYYMYYYYYIYY │ │ │ │ JNNNNFNNNNNBNNNNN>NN │ │ │ │ 9N:M:O~D}D │ │ │ │ +K{DXhpG^ │ │ │ │ dF2FXF)F │ │ │ │ MF2F9F F │ │ │ │ IFMFoHxD │ │ │ │ .I/J@FyD │ │ │ │ +I@F+JyD │ │ │ │ r I H{DyDxD │ │ │ │ CF"F)F(F │ │ │ │ @@ -1663,14 +1665,15 @@ │ │ │ │ `#aca+h# │ │ │ │ "=I=H{DyDxD │ │ │ │ rOIOH{DyDxD │ │ │ │ r3I4H{DyDxD │ │ │ │ 'I(KjFyD8F{D │ │ │ │ : │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vbic.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[6] │ │ │ │ @ instruction: 0xf64a0332 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ vst4.8 {d16-d19}, [pc :128]! │ │ │ │ vqsub.s32 d23, d17, d27 │ │ │ │ - muleq r0, r1, pc @ │ │ │ │ + andeq pc, r0, r9, lsr pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb673fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ blmi 0x902c8 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff7cf261 │ │ │ │ - eorseq r8, r3, ip, lsl r4 │ │ │ │ + @ instruction: 0xff24f261 │ │ │ │ + eorseq r8, r3, ip, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ blmi 0x902f4 │ │ │ │ andcs pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff66f261 │ │ │ │ - eorseq r9, r3, r4, lsr #14 │ │ │ │ + @ instruction: 0xff0ef261 │ │ │ │ + eorseq r9, r3, r4, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q13, q12 │ │ │ │ - vsubw.s8 q8, q0, d0 │ │ │ │ + @ instruction: 0xf6490ff8 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64e0333 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ vhsub.s32 d18, d17, d19 │ │ │ │ - andeq pc, r0, sp, asr #30 │ │ │ │ + strdeq pc, [r0], -r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ blmi 0x90354 │ │ │ │ andne pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xff38f261 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + cdp2 2, 14, cr15, cr0, cr1, {3} │ │ │ │ + eorseq ip, r3, ip, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64d0ff8 │ │ │ │ - vqdmlal.s q9, d16, d0[2] │ │ │ │ + vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf6470333 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vaddl.s8 , d0, d16 │ │ │ │ + vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ eorscs r0, r1, #46 @ 0x2e │ │ │ │ - @ instruction: 0xff20f261 │ │ │ │ + cdp2 2, 12, cr15, cr8, cr1, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb674dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d16, d0, d0[2] │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf640012f │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x903b0 │ │ │ │ vhsub.s32 d18, d17, d1 │ │ │ │ - svclt 0x0000ff0d │ │ │ │ - eorseq r2, r4, r0, ror #4 │ │ │ │ + svclt 0x0000feb5 │ │ │ │ + mlaseq r4, r0, r1, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6400ff8 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d16, d1, d31 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ + @ instruction: 0xf640012f │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ blmi 0x903dc │ │ │ │ vqsub.s32 d18, d17, d23 │ │ │ │ - svclt 0x0000fef7 │ │ │ │ - mlaseq r4, ip, r2, r2 │ │ │ │ + svclt 0x0000fe9f │ │ │ │ + eorseq r2, r4, ip, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf644012f │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d12 │ │ │ │ blmi 0x90408 │ │ │ │ subvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 14, cr15, cr0, cr1, {3} │ │ │ │ - eorseq r2, r4, r8, lsr r6 │ │ │ │ + cdp2 2, 8, cr15, cr8, cr1, {3} │ │ │ │ + eorseq r2, r4, r8, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6410ff8 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d20, d20, #64 │ │ │ │ @ instruction: 0xf641012f │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vmla.i d20, d16, d0[1] │ │ │ │ blmi 0x90434 │ │ │ │ vhsub.s32 d18, d1, d31 │ │ │ │ - svclt 0x0000fecb │ │ │ │ - ldrhteq r2, [r4], -r8 │ │ │ │ + svclt 0x0000fe73 │ │ │ │ + eorseq r2, r4, r8, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6420ff8 │ │ │ │ - vsubw.s8 q9, q8, d16 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ vcge.s8 d16, d2, d20 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vshr.s64 q8, q14, #64 │ │ │ │ + vaddl.s8 q8, d0, d28 │ │ │ │ vst4.8 {d16-d19}, [pc :128] │ │ │ │ vhsub.s32 d23, d17, d14 │ │ │ │ - strlt pc, [r8, #-3761] @ 0xfffff14f │ │ │ │ + strlt pc, [r8, #-3673] @ 0xfffff1a7 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - @ instruction: 0x11b4f241 │ │ │ │ + mvneq pc, r1, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbcsne pc, r0, r1, asr #4 │ │ │ │ + andne pc, r0, r1, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - cdp2 2, 9, cr15, cr14, cr1, {3} │ │ │ │ - ldrhteq r2, [r4], -r4 │ │ │ │ + cdp2 2, 4, cr15, cr6, cr1, {3} │ │ │ │ + eorseq r2, r4, r4, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb675e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.i d16, d0, d0[3] │ │ │ │ blmi 0x904b8 │ │ │ │ vqsub.s32 d18, d17, d20 │ │ │ │ - svclt 0x0000fe89 │ │ │ │ - eorseq r2, r4, r4, ror #21 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ + eorseq r2, r4, r4, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ - vmla.f d16, d16, d0[7] │ │ │ │ + vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 q10, q0, #64 │ │ │ │ + vaddl.s8 q10, d0, d0 │ │ │ │ blmi 0x904e4 │ │ │ │ sbcsvs pc, lr, #64, 4 │ │ │ │ - cdp2 2, 7, cr15, cr2, cr1, {3} │ │ │ │ - eorseq r2, r4, r8, lsl #22 │ │ │ │ + cdp2 2, 1, cr15, cr10, cr1, {3} │ │ │ │ + eorseq r2, r4, r8, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6763c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x90510 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fe5d │ │ │ │ - ldrshteq r2, [r4], -ip │ │ │ │ + svclt 0x0000fe05 │ │ │ │ + eorseq r2, r4, ip, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x9053c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fe47 │ │ │ │ - eorseq r2, r4, ip, lsl #30 │ │ │ │ + svclt 0x0000fdef │ │ │ │ + eorseq r2, r4, ip, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x90564 │ │ │ │ adccs pc, r3, #64, 4 │ │ │ │ - cdp2 2, 3, cr15, cr0, cr1, {3} │ │ │ │ - eorseq r3, r4, ip, ror #9 │ │ │ │ + ldc2l 2, cr15, [r8, #388] @ 0x184 │ │ │ │ + eorseq r3, r4, ip, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x90590 │ │ │ │ rsbcs pc, sp, #64, 4 │ │ │ │ - cdp2 2, 1, cr15, cr10, cr1, {3} │ │ │ │ - ldrshteq r3, [r4], -r8 │ │ │ │ + stc2l 2, cr15, [r2, #388] @ 0x184 │ │ │ │ + eorseq r3, r4, r8, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb676ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vsra.s64 d23, d12, #64 │ │ │ │ + vmla.f d22, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d5, d29 │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ blmi 0x905bc │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ - cdp2 2, 0, cr15, cr4, cr1, {3} │ │ │ │ - eorseq r3, r4, r4, lsl #10 │ │ │ │ + stc2 2, cr15, [ip, #388]! @ 0x184 │ │ │ │ + eorseq r3, r4, r4, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67718 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsubw.s8 , q8, d8 │ │ │ │ + vrsra.s64 d20, d24, #64 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - stc2l 2, cr15, [ip, #388]! @ 0x184 │ │ │ │ + ldc2 2, cr15, [r4, #388] @ 0x184 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vrsra.s64 , q6, #64 │ │ │ │ + vsubw.s8 , q0, d12 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - ldc2l 2, cr15, [r6, #388] @ 0x184 │ │ │ │ + ldc2l 2, cr15, [lr, #-388]! @ 0xfffffe7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q11, q12 │ │ │ │ - vmla.f d23, d0, d0[2] │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ vrhadd.s8 d16, d6, d31 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ blmi 0x90644 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - stc2l 2, cr15, [r2, #388] @ 0x184 │ │ │ │ - eorseq r7, r4, r4, asr r8 │ │ │ │ + stc2l 2, cr15, [sl, #-388]! @ 0xfffffe7c │ │ │ │ + eorseq r7, r4, r4, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6779c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x90670 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fdad │ │ │ │ - eorseq r7, r4, r8, ror #16 │ │ │ │ + svclt 0x0000fd55 │ │ │ │ + mlaseq r4, r8, r7, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x9069c │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fd97 │ │ │ │ - eorseq r7, r4, r4, lsr fp │ │ │ │ + svclt 0x0000fd3f │ │ │ │ + eorseq r7, r4, r4, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb677f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddw.s8 q9, q0, d4 │ │ │ │ + vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ vrhadd.s8 d16, d13, d31 │ │ │ │ - vshr.s64 d23, d16, #64 │ │ │ │ + vmla.i d22, d16, d0[4] │ │ │ │ blmi 0x906d0 │ │ │ │ vqsub.s32 d18, d1, d26 │ │ │ │ - svclt 0x0000fd81 │ │ │ │ - eorseq r7, r4, r0, ror fp │ │ │ │ + svclt 0x0000fd29 │ │ │ │ + eorseq r7, r4, r0, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vsubw.s8 q11, q0, d4 │ │ │ │ + vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6460334 │ │ │ │ - vmla.f d21, d16, d0[1] │ │ │ │ + vsra.s64 q10, q10, #64 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ eorcs r0, r4, #47 @ 0x2f │ │ │ │ - stc2l 2, cr15, [r8, #-388]! @ 0xfffffe7c │ │ │ │ + ldc2 2, cr15, [r0, #-388] @ 0xfffffe7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6784c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - ldc2l 2, cr15, [r2, #-388] @ 0xfffffe7c │ │ │ │ + ldc2l 2, cr15, [sl], #388 @ 0x184 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vrsra.s64 d22, d8, #64 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ rsbcs r0, r1, #47 @ 0x2f │ │ │ │ - ldc2 2, cr15, [ip, #-388]! @ 0xfffffe7c │ │ │ │ + stc2l 2, cr15, [r4], #388 @ 0x184 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x90778 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fd29 │ │ │ │ - eorseq r7, r4, ip, lsl pc │ │ │ │ + svclt 0x0000fcd1 │ │ │ │ + eorseq r7, r4, ip, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x907a4 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fd13 │ │ │ │ - eorseq r7, r4, ip, lsr #30 │ │ │ │ + svclt 0x0000fcbb │ │ │ │ + eorseq r7, r4, ip, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb678fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x907d0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fcfd │ │ │ │ - eorseq r8, r4, r8, asr r0 │ │ │ │ + svclt 0x0000fca5 │ │ │ │ + eorseq r7, r4, r8, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmov.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.i d20, d0, d0[1] │ │ │ │ blmi 0x907fc │ │ │ │ adcscc pc, lr, #64, 4 │ │ │ │ - stc2l 2, cr15, [r6], #388 @ 0x184 │ │ │ │ - eorseq r8, r4, r8, asr #2 │ │ │ │ + stc2 2, cr15, [lr], {97} @ 0x61 │ │ │ │ + eorseq r8, r4, r8, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 q10, q12, #64 │ │ │ │ + vaddw.s8 q10, q0, d24 │ │ │ │ vrhadd.s8 d16, d7, d31 │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ blmi 0x90828 │ │ │ │ sbccc pc, r6, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r0], {97} @ 0x61 │ │ │ │ - eorseq r8, r4, r4, asr r1 │ │ │ │ + ldc2l 2, cr15, [r8], #-388 @ 0xfffffe7c │ │ │ │ + eorseq r8, r4, r4, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q12 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q9, q8, d20 │ │ │ │ @ instruction: 0xf6470334 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ subscs r0, r1, #47 @ 0x2f │ │ │ │ - ldc2 2, cr15, [r8], #388 @ 0x184 │ │ │ │ + stc2l 2, cr15, [r0], #-388 @ 0xfffffe7c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 d17, d12, #64 │ │ │ │ + vmla.i d16, d16, d0[3] │ │ │ │ blmi 0x90880 │ │ │ │ vhsub.s32 q9, , q12 │ │ │ │ - svclt 0x0000fca5 │ │ │ │ - eorseq r8, r4, r8, lsl #7 │ │ │ │ + svclt 0x0000fc4d │ │ │ │ + ldrhteq r8, [r4], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb679d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ blmi 0x908ac │ │ │ │ vhsub.s32 q9, , q0 │ │ │ │ - svclt 0x0000fc8f │ │ │ │ - eorseq r8, r4, r0, lsr #7 │ │ │ │ + svclt 0x0000fc37 │ │ │ │ + ldrsbteq r8, [r4], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6470ff8 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vshr.s64 d17, d16, #64 │ │ │ │ + vmla.i d16, d16, d0[4] │ │ │ │ blmi 0x908d8 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fc79 │ │ │ │ - ldrhteq r8, [r4], -r4 │ │ │ │ + svclt 0x0000fc21 │ │ │ │ + eorseq r8, r4, r4, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x90904 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fc63 │ │ │ │ - eorseq r8, r4, r8, ror #13 │ │ │ │ + svclt 0x0000fc0b │ │ │ │ + eorseq r8, r4, r8, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ blmi 0x90930 │ │ │ │ vqsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fc4d │ │ │ │ - eorseq r8, r4, r4, lsl #15 │ │ │ │ + svclt 0x0000fbf5 │ │ │ │ + ldrhteq r8, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q8, d0, d0[4] │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - ldc2 2, cr15, [r4], #-388 @ 0xfffffe7c │ │ │ │ + blx 0xff74d232 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ab4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x90988 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fc21 │ │ │ │ - eorseq r8, r4, r0, asr #18 │ │ │ │ + svclt 0x0000fbc9 │ │ │ │ + eorseq r8, r4, r0, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff8 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ blmi 0x909b0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fc0b │ │ │ │ - eorseq r8, r4, r4, lsr #28 │ │ │ │ + svclt 0x0000fbb3 │ │ │ │ + eorseq r8, r4, r4, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff8 │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf6460334 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ eorcs r0, fp, #47 @ 0x2f │ │ │ │ - blx 0xffccd2b6 │ │ │ │ + blx 0xfe6cd2b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x90a0c │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fbdf │ │ │ │ - eorseq r9, r4, r4 │ │ │ │ + svclt 0x0000fb87 │ │ │ │ + eorseq r8, r4, r4, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ @ instruction: 0xf646012f │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ blmi 0x90a38 │ │ │ │ vhsub.s32 q9, , q15 │ │ │ │ - svclt 0x0000fbc9 │ │ │ │ - eorseq r9, r4, r0, lsl r0 │ │ │ │ + svclt 0x0000fb71 │ │ │ │ + eorseq r8, r4, r0, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ muleq r0, r1, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64b0ff8 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf64b012f │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ blmi 0x90a78 │ │ │ │ vhsub.s32 d18, d1, d17 │ │ │ │ - svclt 0x0000fba9 │ │ │ │ - eorseq sp, r4, ip, lsr sp │ │ │ │ + svclt 0x0000fb51 │ │ │ │ + eorseq sp, r4, ip, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf64e0ff8 │ │ │ │ - vbic.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 q11, q8, d20 │ │ │ │ vcge.s8 d16, d1, d20 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d2, d31 │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ rsbscs r0, lr, #47 @ 0x2f │ │ │ │ - blx 0xfe44d37a │ │ │ │ + blx 0xe4d37a │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q12 │ │ │ │ - vsra.s64 d17, d20, #64 │ │ │ │ + vmla.f d16, d16, d0[5] │ │ │ │ vrhadd.s8 d16, d1, d31 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ blmi 0x90ad0 │ │ │ │ vhsub.s32 q9, , │ │ │ │ - svclt 0x0000fb7d │ │ │ │ - eorseq lr, r4, r4, lsl #31 │ │ │ │ + svclt 0x0000fb25 │ │ │ │ + ldrhteq lr, [r4], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a10 │ │ │ │ subsvs pc, fp, #64, 12 @ 0x4000000 │ │ │ │ stmdami r5, {r2, r8, fp, lr} │ │ │ │ ldrbtmi r4, [r9], #-1147 @ 0xfffffb85 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fb69 │ │ │ │ - rsbseq r1, lr, ip, ror r3 │ │ │ │ - eorseq sl, r0, sl, lsr #14 │ │ │ │ - eorseq sl, r0, r0, asr r7 │ │ │ │ + svclt 0x0000fb11 │ │ │ │ + rsbseq r1, lr, ip, lsr #5 │ │ │ │ + eorseq sl, r0, sl, asr r6 │ │ │ │ + eorseq sl, r0, r0, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a40 │ │ │ │ stmdbmi r5, {r2, r5, r7, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r0, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fb51 │ │ │ │ - rsbseq r1, lr, lr, asr #6 │ │ │ │ - eorseq sl, r0, r0, ror r7 │ │ │ │ - eorseq sl, r0, ip, lsl #15 │ │ │ │ + svclt 0x0000faf9 │ │ │ │ + rsbseq r1, lr, lr, ror r2 │ │ │ │ + eorseq sl, r0, r0, lsr #13 │ │ │ │ + ldrhteq sl, [r0], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb67c88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x154a70 │ │ │ │ stmdbmi r5, {r1, r3, r4, r5, r6, r9, sp} │ │ │ │ ldrbtmi r4, [fp], #-2053 @ 0xfffff7fb │ │ │ │ tstcc r8, #2030043136 @ 0x79000000 │ │ │ │ vqshl.s32 q10, q12, │ │ │ │ - svclt 0x0000fb39 │ │ │ │ - addeq r4, r3, sl, lsr #25 │ │ │ │ - eorseq r5, r1, r4, ror #1 │ │ │ │ - eorseq r5, r1, ip, asr #2 │ │ │ │ + svclt 0x0000fae1 │ │ │ │ + ldrdeq r4, [r3], sl │ │ │ │ + eorseq r5, r1, r4, lsl r0 │ │ │ │ + eorseq r5, r1, ip, ror r0 │ │ │ │ @ instruction: 0xf000b508 │ │ │ │ strlt pc, [r8, #-2051] @ 0xfffff7fd │ │ │ │ @ instruction: 0xfffaf7ff │ │ │ │ andcs r4, r6, r7, lsl sl │ │ │ │ ldrbtmi r4, [sl], #-2839 @ 0xfffff4e9 │ │ │ │ adclt fp, r7, r0, lsl #10 │ │ │ │ ldmdavs fp, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9325 │ │ │ │ - vcgt.s32 d16, d5, d0 │ │ │ │ - andcs pc, r0, r7, lsr r8 @ │ │ │ │ - blx 0x1dcd470 │ │ │ │ + vcgt.s32 d16, d4, d0 │ │ │ │ + ldrdcs pc, [r0], -pc @ │ │ │ │ + blx 0x7cd470 │ │ │ │ addcs sl, ip, #2048 @ 0x800 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldm r6!, {r0, r2, r7, r9, ip, sp, lr, pc} │ │ │ │ + ldmda lr, {r0, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf04f2006 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ vcgt.s32 d19, d5, d3 │ │ │ │ - andcs pc, r6, pc, lsl #17 │ │ │ │ - @ instruction: 0xf860f27c │ │ │ │ + andcs pc, r6, r7, lsr r8 @ │ │ │ │ + @ instruction: 0xf808f27c │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ stmib sp, {r0, sp}^ │ │ │ │ strbtmi r2, [r9], -r0, lsl #6 │ │ │ │ movwcs r2, #33280 @ 0x8200 │ │ │ │ stceq 0, cr15, [pc], #316 @ 0x10c50 │ │ │ │ - @ instruction: 0xff0ef258 │ │ │ │ + mrc2 2, 5, pc, cr6, cr8, {2} │ │ │ │ svclt 0x0000deff │ │ │ │ ldrdeq lr, [pc], lr @ │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ @ instruction: 0x4606b5f0 │ │ │ │ bmi 0x6e236c │ │ │ │ ldcmi 2, cr15, [r4, #-692] @ 0xfffffd4c │ │ │ │ ldrbtmi r4, [sl], #-2842 @ 0xfffff4e6 │ │ │ │ @@ -616,312 +616,312 @@ │ │ │ │ ldrbtmi r4, [sp], #-3349 @ 0xfffff2eb │ │ │ │ ldcmi 0, cr14, [r5, #-24] @ 0xffffffe8 │ │ │ │ @ instruction: 0x462c447d │ │ │ │ ldcmi 0, cr14, [r4, #-8] │ │ │ │ @ instruction: 0x462c447d │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vqdmlal.s q5, d4, d3 │ │ │ │ - ldmdbmi r1, {r0, r1, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r1, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [fp], -r7, lsl #12 │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ smladxls r0, r0, r6, r4 │ │ │ │ - blx 0xfee4d544 │ │ │ │ + blx 0x184d544 │ │ │ │ blmi 0x2233b0 │ │ │ │ ldmpl r3, {r1, r3, r4, r5, r6, sl, lr}^ │ │ │ │ @ instruction: 0xf8dd681a │ │ │ │ subsmi r3, sl, ip, lsl #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vaddl.s16 , d6, d1 │ │ │ │ - vpmin.s8 d15, d29, d15 │ │ │ │ + vpmin.s8 d15, d13, d31 │ │ │ │ ldcllt 13, cr4, [r0, #80]! @ 0x50 │ │ │ │ addeq lr, pc, lr, ror #30 │ │ │ │ andeq r0, r0, r8, lsl r2 │ │ │ │ - ldrshteq pc, [r0], -r2 @ │ │ │ │ - strhteq ip, [lr], -ip │ │ │ │ - strhteq ip, [lr], -r4 │ │ │ │ - eorseq sl, r1, r6, asr #19 │ │ │ │ + eorseq pc, r0, r2, lsr #14 │ │ │ │ + eoreq ip, lr, ip, ror #9 │ │ │ │ + eoreq ip, lr, r4, ror #9 │ │ │ │ + ldrshteq sl, [r1], -r6 │ │ │ │ addeq lr, pc, r4, lsr #30 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ push {r4, r5, r6, r8, r9, sl, fp, ip} │ │ │ │ @ instruction: 0x460541f0 │ │ │ │ ldrbtmi r4, [fp], #-3100 @ 0xfffff3e4 │ │ │ │ ldrbtmi r4, [sl], #-2585 @ 0xfffff5e7 │ │ │ │ ldmdbpl pc, {r1, r4, fp, sp, lr} @ │ │ │ │ andhi pc, r2, r1, asr r8 @ │ │ │ │ mcrvs 8, 6, r6, cr3, cr8, {1} │ │ │ │ vmla.i d27, d21, d11 │ │ │ │ - mcrrne 10, 13, pc, r1, cr13 @ │ │ │ │ + mcrrne 10, 8, pc, r1, cr5 @ │ │ │ │ vaddl.s8 , d15, d13 │ │ │ │ - @ instruction: 0x4606f871 │ │ │ │ + @ instruction: 0x4606f811 │ │ │ │ andle r1, r8, r2, asr #24 │ │ │ │ ldrbtmi r4, [r9], #-2323 @ 0xfffff6ed │ │ │ │ - @ instruction: 0xf8b4f274 │ │ │ │ + @ instruction: 0xf85cf274 │ │ │ │ stmdblt r0, {r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf28f4630 │ │ │ │ - ldmdavs r8!, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf28e4630 │ │ │ │ + ldmdavs r8!, {r0, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ strbmi lr, [r2], -lr, lsl #15 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdavs r3!, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldreq r4, [fp], r0, lsr #12 │ │ │ │ ldmdavs sl!, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdavs r3, {r1, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ vqadd.s64 d22, d3, d3 │ │ │ │ - svclt 0x0000bfa3 │ │ │ │ + svclt 0x0000bf4b │ │ │ │ addeq lr, pc, r6, ror #30 │ │ │ │ ldrdeq lr, [pc], lr @ │ │ │ │ strdeq r0, [r0], -r8 │ │ │ │ - eorseq r5, r1, r6, ror #31 │ │ │ │ + eorseq r5, r1, r6, lsl pc │ │ │ │ @ instruction: 0xf7ffb508 │ │ │ │ andeq pc, r0, sp, lsr pc @ │ │ │ │ submi pc, r5, r1, asr #12 │ │ │ │ andeq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb23 │ │ │ │ + svclt 0x0000bacf │ │ │ │ sbcsvs pc, r9, r1, asr #4 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb1b │ │ │ │ + svclt 0x0000bac7 │ │ │ │ rscvs pc, sp, r2, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb13 │ │ │ │ + svclt 0x0000babf │ │ │ │ sbccc pc, r1, pc, asr #12 │ │ │ │ andeq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb0b │ │ │ │ - eorspl pc, r9, r6, asr #4 │ │ │ │ + svclt 0x0000bab7 │ │ │ │ + addsmi pc, r1, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bb03 │ │ │ │ - rscsvc pc, r5, r6, asr #4 │ │ │ │ + svclt 0x0000baaf │ │ │ │ + subvc pc, sp, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf13f2103 │ │ │ │ - svclt 0x0000bafb │ │ │ │ + svclt 0x0000baa7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ beq 0xfe84efe4 │ │ │ │ ldcpl 2, cr15, [ip, #-692]! @ 0xfffffd4c │ │ │ │ strmi r4, [pc], -r9, ror #22 │ │ │ │ tstcs r0, r8, asr #4 │ │ │ │ strls r4, [r6, -r1, lsl #13] │ │ │ │ @ instruction: 0xf641a82e │ │ │ │ vsubhn.i16 d23, q8, q12 │ │ │ │ ldmdavs fp, {r1, r2, r4, r7, r9, sl, sp} │ │ │ │ ldrcc pc, [r4, #-2253]! @ 0xfffff733 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x00bcf284 │ │ │ │ + svc 0x0064f284 │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vadd.i8 d26, d4, d13 │ │ │ │ vbic.i32 q11, #786432 @ 0x000c0000 │ │ │ │ vshl.s64 d0, d5, #4 │ │ │ │ - @ instruction: 0xf44fefb4 │ │ │ │ + @ instruction: 0xf44fef5c │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d4, d0[0] │ │ │ │ - ldmdavs r8!, {r1, r2, r3, r5, r7, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf97cf142 │ │ │ │ + ldmdavs r8!, {r1, r2, r4, r6, r8, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xf928f142 │ │ │ │ @ instruction: 0xf13f2004 │ │ │ │ - @ instruction: 0xf002fb2b │ │ │ │ + @ instruction: 0xf002fad7 │ │ │ │ andcs pc, r3, r7, lsr r9 @ │ │ │ │ - blx 0x9cd20e │ │ │ │ - @ instruction: 0xf8f0f13f │ │ │ │ + blx 0xff4cd20c │ │ │ │ + @ instruction: 0xf89cf13f │ │ │ │ @ instruction: 0x63286833 │ │ │ │ cmnlt sl, sl, lsl r8 │ │ │ │ @ instruction: 0xf854461c │ │ │ │ bcs 0x1c934 │ │ │ │ adcmi sp, r3, #-1073741762 @ 0xc000003e │ │ │ │ and sp, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf8546b28 │ │ │ │ @ instruction: 0xf13f1d04 │ │ │ │ - ldmdavs r3!, {r0, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r3!, {r0, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ andcs sl, r3, r8, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r8, r9, ip, sp}^ │ │ │ │ vsubw.s16 , , d10 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r3, [r3], -pc @ │ │ │ │ svcvc 0x00e3ebb2 │ │ │ │ bichi pc, r9, r0 │ │ │ │ - strbeq pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + ldrbtvc pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ addspl pc, r0, r2, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ rscvs r2, fp, #0, 6 │ │ │ │ - stc2 1, cr15, [lr, #-264]! @ 0xfffffef8 │ │ │ │ + ldc2l 1, cr15, [sl], {66} @ 0x42 │ │ │ │ @ instruction: 0xb1206860 │ │ │ │ - cdp2 2, 2, cr15, cr4, cr5, {3} │ │ │ │ + stc2l 2, cr15, [ip, #404] @ 0x194 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc}^ │ │ │ │ bvs 0x18e2bf0 │ │ │ │ blcs 0x1ddf4 │ │ │ │ blls 0x1c5568 │ │ │ │ @ instruction: 0x4620681c │ │ │ │ - ldc2 2, cr15, [r2], #-532 @ 0xfffffdec │ │ │ │ + blx 0xff4cd7b6 │ │ │ │ stmdble r9, {r0, r3, fp, sp} │ │ │ │ - vadd.i8 d19, d7, d9 │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf6463809 │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ strtmi r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ - @ instruction: 0xf860f285 │ │ │ │ + @ instruction: 0xf800f285 │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ bleq 0x8cef8 │ │ │ │ - bcs 0xfe18e6d8 │ │ │ │ + bne 0xff78e6d8 │ │ │ │ beq 0x3cd8c4 │ │ │ │ ldrbmi r9, [sp], -r7, lsl #10 │ │ │ │ @ instruction: 0xf8dd46d3 │ │ │ │ strmi sl, [r9, #24]! │ │ │ │ movthi pc, #62272 @ 0xf340 @ │ │ │ │ eorcc pc, r5, sl, asr r8 @ │ │ │ │ stmeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ pushcs {r0, r3, r4, fp, ip, sp, lr} │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stclne 8, cr7, [sl], #-356 @ 0xfffffe9c │ │ │ │ andls r1, r5, #92, 24 @ 0x5c00 │ │ │ │ tstle r3, sp, lsr #18 │ │ │ │ stmdbcs r0, {r0, r5, r6, fp, ip, sp, lr} │ │ │ │ msrhi SPSR_c, r0 │ │ │ │ - @ instruction: 0xf64d7859 │ │ │ │ - vqdmlsl.s q8, d0, d0[2] │ │ │ │ + vtst.8 , , │ │ │ │ + vbic.i32 , #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0x465e0733 │ │ │ │ svclt 0x0008292d │ │ │ │ mul r2, ip, ip │ │ │ │ @ instruction: 0x37186a7e │ │ │ │ ldmdavs r9!, {r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ - vsubhn.i16 d4, , q8 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + vsubhn.i16 d4, q2, q8 │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bvc 0xe855f8 │ │ │ │ blls 0x17d588 │ │ │ │ vqrshl.u8 d20, d9, d16 │ │ │ │ ldrbmi r8, [r0], #788 @ 0x314 │ │ │ │ @ instruction: 0xf8d83502 │ │ │ │ ldrmi r0, [r0, r4]! │ │ │ │ blcs 0x2b224 │ │ │ │ @ instruction: 0xf643d1c9 │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46230095 │ │ │ │ - vrhadd.s8 d18, d7, d1 │ │ │ │ - vsubl.s8 q8, d16, d12 │ │ │ │ + @ instruction: 0xf6462101 │ │ │ │ + vrshr.s64 d23, d28, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - @ instruction: 0xff78f295 │ │ │ │ + @ instruction: 0xff18f295 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0x47b0fdb1 │ │ │ │ + sbfxmi pc, r9, #26, #17 │ │ │ │ strb r9, [r9, r5, lsl #26]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rschi pc, r3, #64, 6 │ │ │ │ strcs r9, [r1], #-2566 @ 0xfffff5fa │ │ │ │ ldmdavs r3, {r1, r9, sl, sp}^ │ │ │ │ mvnvs r6, #144, 16 @ 0x900000 │ │ │ │ - blx 0xffc4d890 │ │ │ │ + blx 0xfe44d890 │ │ │ │ bvs 0xfeae9420 │ │ │ │ addspl pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ stmdavs r8!, {r0, r3, r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ bicmi lr, r1, r3, asr #20 │ │ │ │ - blx 0xe4d3ae │ │ │ │ - blx 0xfeecd3d8 │ │ │ │ + blx 0xff94d3ac │ │ │ │ + blx 0x19cd3d8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf150810b │ │ │ │ - subcs pc, r8, #667648 @ 0xa3000 │ │ │ │ + subcs pc, r8, #323584 @ 0x4f000 │ │ │ │ stmdage lr!, {r8, sp} │ │ │ │ - cdp 2, 13, cr15, cr4, cr4, {4} │ │ │ │ + cdp 2, 7, cr15, cr12, cr4, {4} │ │ │ │ smlabbcs r0, r4, r2, r2 │ │ │ │ vmlal.s8 q5, d4, d13 │ │ │ │ - @ instruction: 0xf44feed0 │ │ │ │ + @ instruction: 0xf44fee78 │ │ │ │ smlabbcs r0, r6, r2, r6 │ │ │ │ vmul.i d10, d4, d0[0] │ │ │ │ - @ instruction: 0xf64ceeca │ │ │ │ + @ instruction: 0xf64cee72 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf04f0394 │ │ │ │ ldmdavs r8, {r9, fp} │ │ │ │ - @ instruction: 0xf92ef13f │ │ │ │ - mcr2 0, 6, pc, cr2, cr4, {7} @ │ │ │ │ - ldc2 2, cr15, [r0, #-352]! @ 0xfffffea0 │ │ │ │ + @ instruction: 0xf8daf13f │ │ │ │ + mcr2 0, 3, pc, cr14, cr4, {7} @ │ │ │ │ + ldc2l 2, cr15, [r8], {88} @ 0x58 │ │ │ │ @ instruction: 0xf8c04680 │ │ │ │ andcs sl, r2, r0 │ │ │ │ - blx 0xff74d3fc │ │ │ │ + blx 0xfe24d3fc │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blvs 0xffa312c0 │ │ │ │ @ instruction: 0xf2904651 │ │ │ │ - cdpne 13, 0, cr15, cr3, cr7, {3} │ │ │ │ + cdpne 13, 0, cr15, cr3, cr7, {0} │ │ │ │ @ instruction: 0xf2c0469b │ │ │ │ vrhadd.s8 d24, d4, d6 │ │ │ │ vmul.i d22, d16, d0[0] │ │ │ │ blvs 0xffa13160 │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vmlsl.s16 q2, d6, d1[0] │ │ │ │ - tstplt r8, fp, ror #16 @ p-variant is OBSOLETE │ │ │ │ + tstplt r8, fp, lsl #16 @ p-variant is OBSOLETE │ │ │ │ eorshi pc, ip, r5, asr #17 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ bvs 0xffa31340 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf0c281be │ │ │ │ - @ instruction: 0xf8dffe9b │ │ │ │ + @ instruction: 0xf8dffe47 │ │ │ │ @ instruction: 0x63a8a3b0 │ │ │ │ blx 0x14ccffa │ │ │ │ @ instruction: 0xf0fd4604 │ │ │ │ - sha1c.32 , q0, │ │ │ │ + vfma.f32 d31, d0, d3 │ │ │ │ @ instruction: 0xf8cd334d │ │ │ │ vhadd.s8 d26, d7, d0 │ │ │ │ - vmlal.s q8, d16, d0[6] │ │ │ │ - @ instruction: 0xf645022e │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vmov.i32 d16, #2048 @ 0x00000800 │ │ │ │ + vhsub.s8 d16, d5, d30 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf0fd012e │ │ │ │ - strmi pc, [r0], fp, lsl #23 │ │ │ │ - blx 0x16cd276 │ │ │ │ + @ instruction: 0x4680fb37 │ │ │ │ + blx 0x1cd276 │ │ │ │ strtmi r7, [r0], -sl, lsr #22 │ │ │ │ orrspl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - orreq pc, r4, r5, asr #12 │ │ │ │ + @ instruction: 0x71b4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0fe9305 │ │ │ │ - blls 0x190938 │ │ │ │ + blls 0x1907e8 │ │ │ │ strtmi r9, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf6452300 │ │ │ │ - vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ + vcgt.s8 d18, d5, d0 │ │ │ │ + vmla.f d23, d0, d0[3] │ │ │ │ blvs 0x1a91444 │ │ │ │ - @ instruction: 0xff00f0fe │ │ │ │ + mcr2 0, 5, pc, cr12, cr14, {7} @ │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldrmi r2, [r8, r0] │ │ │ │ - @ instruction: 0xf8a2f292 │ │ │ │ + @ instruction: 0xf842f292 │ │ │ │ blx 0xfe4229a0 │ │ │ │ blx 0xfec4d224 │ │ │ │ @ instruction: 0xf0c2f080 │ │ │ │ - @ instruction: 0xf0c2ffbd │ │ │ │ - blvs 0xfea50ea4 │ │ │ │ + @ instruction: 0xf0c2ff69 │ │ │ │ + blvs 0xfea50d54 │ │ │ │ @ instruction: 0xf8aaf001 │ │ │ │ @ instruction: 0xf0014604 │ │ │ │ stmibmi r8, {r0, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svccs 0x0070ee1d │ │ │ │ movweq pc, #33034 @ 0x810a @ │ │ │ │ addpl r4, ip, r0, lsr #12 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c9300 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ tstcs fp, #1073741835 @ 0x4000000b │ │ │ │ - blx 0xfe4cd3d4 │ │ │ │ + blx 0xfcd3d4 │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ ldrdge pc, [r4], -r5 @ │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ svcvc 0x0000f413 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf06f33ff │ │ │ │ movwls r4, #21248 @ 0x5300 │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [r1], -ip, rrx │ │ │ │ andeq pc, r1, sl, lsl #2 │ │ │ │ - stc2l 2, cr15, [lr], #344 @ 0x158 │ │ │ │ + ldc2 2, cr15, [sl], {86} @ 0x56 │ │ │ │ stmdbcs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ ldrmi sp, [sl, #315] @ 0x13b │ │ │ │ bicshi pc, sp, r0, lsl #4 │ │ │ │ svcmi 0x0080f1ba │ │ │ │ @ instruction: 0xf64ad85e │ │ │ │ @ instruction: 0xf6ca23ab │ │ │ │ @ instruction: 0xf5ba23aa │ │ │ │ @@ -938,34 +938,34 @@ │ │ │ │ stmdale pc, {r0, r1, r3, r4, r6}^ @ │ │ │ │ vadd.i8 q11, , q12 │ │ │ │ vmlal.s q11, d16, d0[6] │ │ │ │ mulsvs r3, r5, r2 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdbge r8, {r1, r3, r4, r8, pc} │ │ │ │ - stc2l 1, cr15, [r2, #292] @ 0x124 │ │ │ │ + stc2l 1, cr15, [lr, #-292]! @ 0xfffffedc │ │ │ │ blcs 0x37c94 │ │ │ │ ldrmi sp, [r8], -r7, rrx │ │ │ │ - msrne R12_fiq, r7 │ │ │ │ + cmppeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x8cd58a │ │ │ │ + blx 0xff3cd588 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0x4640fc99 │ │ │ │ + strbmi pc, [r0], -r1, asr #24 @ │ │ │ │ ldrbcs pc, [ip, #-1603]! @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf13c17c1 │ │ │ │ - smlattcs r1, r7, r8, pc @ │ │ │ │ + @ instruction: 0x2101f893 │ │ │ │ strmi r4, [r3], -r4, lsl #12 │ │ │ │ - rscseq pc, ip, #1879048196 @ 0x70000004 │ │ │ │ + eoreq pc, ip, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ vmlal.s16 q3, d5, d24 │ │ │ │ - strtmi pc, [r0], -fp, asr #28 │ │ │ │ - stc2l 2, cr15, [r6], {27} │ │ │ │ + strtmi pc, [r0], -fp, ror #27 │ │ │ │ + ldc2l 2, cr15, [r2], #-108 @ 0xffffff94 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - cdpls 12, 0, cr15, cr5, cr1, {4} │ │ │ │ + cdpls 12, 0, cr15, cr5, cr9, {1} │ │ │ │ ldrmi r9, [r1, #3335]! @ 0xd07 │ │ │ │ bicshi pc, r7, r0, asr #6 │ │ │ │ strcs r9, [r0], #-2822 @ 0xfffff4fa │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ ldrb r6, [r6], fp, ror #7 │ │ │ │ stcls 6, cr4, [r7, #-684] @ 0xfffffd54 │ │ │ │ ubfx r4, lr, #12, #22 │ │ │ │ @@ -980,326 +980,326 @@ │ │ │ │ @ instruction: 0xf64ce7ac │ │ │ │ @ instruction: 0xf2c044dc │ │ │ │ stmdavs r1!, {r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0x41904299 │ │ │ │ rsbvs fp, r3, r8, lsr pc │ │ │ │ @ instruction: 0xf8d8e62c │ │ │ │ blvs 0xffb11114 │ │ │ │ - @ instruction: 0xf9b4f285 │ │ │ │ - biceq pc, ip, r7, asr #4 │ │ │ │ + @ instruction: 0xf954f285 │ │ │ │ + mvnsvc pc, r6, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r4, [r2], -r3, lsl #12 │ │ │ │ vaddl.s16 q1, d5, d1 │ │ │ │ - andcs pc, r1, r5, ror lr @ │ │ │ │ - stc2 2, cr15, [sl], #560 @ 0x230 │ │ │ │ + andcs pc, r1, r5, lsl lr @ │ │ │ │ + mcrr2 2, 8, pc, sl, cr12 @ │ │ │ │ @ instruction: 0xf1452008 │ │ │ │ - @ instruction: 0x1c72f9b5 │ │ │ │ + @ instruction: 0x1c72f961 │ │ │ │ svclt 0x00ac454a │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], #-769 @ 0xfffffcff │ │ │ │ ldrmi lr, [r9], -sp, ror #13 │ │ │ │ movwls r6, #31528 @ 0x7b28 │ │ │ │ - @ instruction: 0xffc4f13e │ │ │ │ + @ instruction: 0xff70f13e │ │ │ │ blvs 0xa35168 │ │ │ │ - mcr2 1, 7, pc, cr2, cr14, {1} @ │ │ │ │ - biccc pc, r8, lr, asr #12 │ │ │ │ + mcr2 1, 4, pc, cr14, cr14, {1} @ │ │ │ │ + mvnscs pc, lr, asr #12 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subne pc, r8, r7, asr #4 │ │ │ │ + rsbseq pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xff3cf274 │ │ │ │ + mcr2 2, 7, pc, cr4, cr4, {3} @ │ │ │ │ cmnlt r0, r2, lsl #13 │ │ │ │ bge 0x237d90 │ │ │ │ - msrne (UNDEF: 100), r7 │ │ │ │ + orrseq pc, r4, r7, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vcgt.s32 d25, d11, d8 │ │ │ │ - stmdacs r1, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r1, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ teqphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ vmin.s q10, , q0 │ │ │ │ - stcvs 12, cr15, [fp], #-964 @ 0xfffffc3c │ │ │ │ + stcvs 12, cr15, [fp], #-612 @ 0xfffffd9c │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ bl 0xfea713dc │ │ │ │ tstcs r4, r6, lsl #18 │ │ │ │ andeq pc, r1, r9, lsl #2 │ │ │ │ - ldc2 2, cr15, [sl], {27} │ │ │ │ + mcrr2 2, 1, pc, r6, cr11 @ │ │ │ │ stmdbvs r8!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf04f8122 │ │ │ │ vmlsl.s8 q0, d5, d1 │ │ │ │ - @ instruction: 0xf8c8f953 │ │ │ │ + @ instruction: 0xf8c8f8f3 │ │ │ │ ldrbmi r0, [r1] │ │ │ │ bl 0x1c860c │ │ │ │ bls 0x191dec │ │ │ │ orrmi pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ beq 0xfe2cbdec │ │ │ │ bl 0x21fdd4 │ │ │ │ bl 0x92bf8 │ │ │ │ @ instruction: 0xf8570783 │ │ │ │ @ instruction: 0xf2850f04 │ │ │ │ - @ instruction: 0xf84af93f │ │ │ │ + @ instruction: 0xf84af8df │ │ │ │ ldrbmi r0, [r6, #-2820] @ 0xfffff4fc │ │ │ │ movwcs sp, #503 @ 0x1f7 │ │ │ │ rsbscc pc, r0, r2, asr #4 │ │ │ │ eorcc pc, r9, r8, asr #16 │ │ │ │ - blx 0xff7cda62 │ │ │ │ + blx 0xfe2cda62 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - blge 0x390c10 │ │ │ │ + blge 0x390ac0 │ │ │ │ sbccc pc, r8, r6, asr #17 │ │ │ │ @ instruction: 0xf8c6ab40 │ │ │ │ @ instruction: 0xf8c430cc │ │ │ │ ldmdavs r3!, {r4, r7, r9, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf13d0095 │ │ │ │ - blge 0x10509ac │ │ │ │ + blge 0x105085c │ │ │ │ strbmi r9, [r2], -r5, lsl #28 │ │ │ │ blge 0x375e30 │ │ │ │ blge 0xbb5e30 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #6 │ │ │ │ blvs 0xffa62b00 │ │ │ │ - @ instruction: 0xf8a6f0d5 │ │ │ │ + @ instruction: 0xf852f0d5 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ mcrcc 0, 0, r8, cr4, cr8, {7} │ │ │ │ vhadd.s16 d14, d11, d1 │ │ │ │ - @ instruction: 0xf856fbfd │ │ │ │ + @ instruction: 0xf856fba9 │ │ │ │ stmdacs r0, {r2, r8, r9, sl, fp} │ │ │ │ stmdals r5, {r0, r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0xffdcdac2 │ │ │ │ + blx 0xfe8cdac2 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ ldmdals r3, {r6, sl, ip, lr, pc} │ │ │ │ strpl pc, [r8], #-1284 @ 0xfffffafc │ │ │ │ - blx 0xfe84d61a │ │ │ │ + blx 0x134d61a │ │ │ │ @ instruction: 0xf0eb3410 │ │ │ │ - stmiavs r8!, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r8, #-864]! @ 0xfffffca0 │ │ │ │ - @ instruction: 0xf962f111 │ │ │ │ + stmiavs r8!, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stc2l 0, cr15, [r4], #864 @ 0x360 │ │ │ │ + @ instruction: 0xf90ef111 │ │ │ │ stmdbge lr!, {r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2, #196] @ 0xc4 │ │ │ │ @ instruction: 0xb1286a28 │ │ │ │ orrspl pc, r4, lr, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ - @ instruction: 0xf988f105 │ │ │ │ - cdp2 0, 4, cr15, cr12, cr2, {6} │ │ │ │ + @ instruction: 0xf934f105 │ │ │ │ + ldc2l 0, cr15, [r8, #776]! @ 0x308 │ │ │ │ @ instruction: 0xf0314620 │ │ │ │ stmdage r8, {r0, r1, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [r2, #316] @ 0x13c │ │ │ │ + stc2 1, cr15, [lr, #-316]! @ 0xfffffec4 │ │ │ │ ldrbmi lr, [r8], -r4, ror #13 │ │ │ │ - blx 0xff54d5f8 │ │ │ │ - eorsmi pc, r4, ip, asr #12 │ │ │ │ + blx 0xfe04d5f8 │ │ │ │ + rsbcc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrt r6, [r8], -r8, ror #5 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subhi pc, r0, r5, asr #17 │ │ │ │ ldrbeq r6, [sl], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0065f57f │ │ │ │ vmax.s8 q10, , │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf146002e │ │ │ │ - ldrb pc, [ip, -pc, lsr #17] @ │ │ │ │ + @ instruction: 0xe75cf85b │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - ldrhteq sp, [r3], -r8 │ │ │ │ - @ instruction: 0xf868f146 │ │ │ │ + eorseq sp, r3, r8, ror #19 │ │ │ │ + @ instruction: 0xf814f146 │ │ │ │ stmdacs r0, {r1, r2, r9, sl, lr} │ │ │ │ stmibvs fp!, {r0, r3, r4, r5, r7, ip, lr, pc} │ │ │ │ vrhadd.s8 d18, d7, d1 │ │ │ │ - vsubl.s8 , d16, d28 │ │ │ │ + vrshr.s64 q8, q6, #64 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - ldrtmi pc, [r3], -r3, lsr #26 @ │ │ │ │ + ldrtmi pc, [r3], -r3, asr #25 @ │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - adcsne pc, ip, r7, asr #4 │ │ │ │ + rsceq pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf8f6f274 │ │ │ │ + @ instruction: 0xf89ef274 │ │ │ │ @ instruction: 0xf0c94630 │ │ │ │ - blls 0x44ffb4 │ │ │ │ + blls 0x44fe64 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rscne pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + andsne pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stc2 2, cr15, [lr, #-596] @ 0xfffffdac │ │ │ │ + stc2 2, cr15, [lr], #596 @ 0x254 │ │ │ │ tstcs r1, pc, lsl #22 │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 , q14, #64 │ │ │ │ + vsubl.s8 , d0, d28 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x490750 │ │ │ │ + blls 0x4905d0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - andscs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + subne pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldc2l 2, cr15, [ip], #596 @ 0x254 │ │ │ │ + ldc2 2, cr15, [ip], {149} @ 0x95 │ │ │ │ tstcs r1, r2, lsl fp │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vsubl.s8 q9, d0, d20 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x55072c │ │ │ │ + blls 0x5505ac │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - eorscs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + rsbne pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stc2l 2, cr15, [sl], #596 @ 0x254 │ │ │ │ + stc2 2, cr15, [sl], {149} @ 0x95 │ │ │ │ tstcs r1, r3, lsl fp │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmlal.s q9, d0, d0[3] │ │ │ │ + vmvn.i32 , #3072 @ 0x00000c00 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x610708 │ │ │ │ + blls 0x610588 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - rsbcs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + addsne pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldc2l 2, cr15, [r8], {149} @ 0x95 │ │ │ │ + ldc2l 2, cr15, [r8], #-596 @ 0xfffffdac │ │ │ │ tstcs r1, sp, lsl fp │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vmvn.i32 q9, #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 , d16, d20 │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - blls 0x8106e4 │ │ │ │ + blls 0x810564 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addcs pc, r8, #1879048196 @ 0x70000004 │ │ │ │ + adcsne pc, r8, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stc2l 2, cr15, [r6], {149} @ 0x95 │ │ │ │ + stc2l 2, cr15, [r6], #-596 @ 0xfffffdac │ │ │ │ tstcs r1, sl, lsl fp │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 d18, d12, #64 │ │ │ │ + vmlal.s , d16, d0[3] │ │ │ │ vsubl.s16 q0, d5, d30 │ │ │ │ - @ instruction: 0x4630fcbd │ │ │ │ - @ instruction: 0xfff6f145 │ │ │ │ + @ instruction: 0x4630fc5d │ │ │ │ + @ instruction: 0xffa2f145 │ │ │ │ @ instruction: 0xf643e747 │ │ │ │ vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ eorcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0xf6462101 │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf888f274 │ │ │ │ + @ instruction: 0xf830f274 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - strmi pc, [r2], r5, ror #21 │ │ │ │ + strmi pc, [r2], sp, lsl #21 │ │ │ │ stmdbls r8, {r0, r5, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vceq.f32 q13, q15, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ strbmi r2, [r1, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0x4641bf38 │ │ │ │ ldmdavs fp, {r0, r3, r5, sl, sp, lr} │ │ │ │ @ instruction: 0xf57f0458 │ │ │ │ @ instruction: 0xf247aeb9 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ - @ instruction: 0xf146002e │ │ │ │ - ldrt pc, [r1], fp, lsl #16 @ │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ + @ instruction: 0xf145002e │ │ │ │ + @ instruction: 0xe6b1ffb7 │ │ │ │ vmla.i16 d2, d18, d0[2] │ │ │ │ - eorsvs pc, r0, r5, asr #21 │ │ │ │ + eorsvs pc, r0, r5, ror #20 │ │ │ │ submi lr, r0, #252706816 @ 0xf100000 │ │ │ │ @ instruction: 0xf643e66f │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46230095 │ │ │ │ - vrhadd.s8 d18, d7, d1 │ │ │ │ - vsubl.s8 q8, d0, d24 │ │ │ │ + @ instruction: 0xf6462101 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - ldc2l 2, cr15, [ip], #-596 @ 0xfffffdac │ │ │ │ + ldc2 2, cr15, [ip], {149} @ 0x95 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643fab5 │ │ │ │ + @ instruction: 0xf643fa5d │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x46230095 │ │ │ │ - vrhadd.s8 d18, d7, d1 │ │ │ │ - vmlal.s q8, d0, d0[5] │ │ │ │ + @ instruction: 0xf6462101 │ │ │ │ + vrshr.s64 d23, d4, #64 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - stc2l 2, cr15, [ip], #-596 @ 0xfffffdac │ │ │ │ + stc2 2, cr15, [ip], {149} @ 0x95 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - @ instruction: 0xf643faa5 │ │ │ │ + @ instruction: 0xf643fa4d │ │ │ │ vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ eorcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - vrhadd.s8 d18, d7, d1 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + @ instruction: 0xf6462101 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf838f274 │ │ │ │ + @ instruction: 0xffe0f273 │ │ │ │ vhadd.s32 d18, d5, d1 │ │ │ │ - svclt 0x0000fa95 │ │ │ │ - andpl pc, r9, r7, asr #12 │ │ │ │ + svclt 0x0000fa3d │ │ │ │ + rsbmi pc, r1, r7, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000befb │ │ │ │ - rsbne pc, r9, r9, asr #12 │ │ │ │ + svclt 0x0000bea7 │ │ │ │ + sbceq pc, r1, r9, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bef3 │ │ │ │ - rscsvs pc, sp, sl, asr #12 │ │ │ │ + svclt 0x0000be9f │ │ │ │ + subsvs pc, r5, sl, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000beeb │ │ │ │ - sbceq pc, r9, fp, asr #4 │ │ │ │ + svclt 0x0000be97 │ │ │ │ + eoreq pc, r1, fp, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bee3 │ │ │ │ - adcvs pc, r5, fp, asr #12 │ │ │ │ + svclt 0x0000be8f │ │ │ │ + rscspl pc, sp, fp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bedb │ │ │ │ - sbcvs pc, r1, fp, asr #12 │ │ │ │ + svclt 0x0000be87 │ │ │ │ + andsvs pc, r9, fp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bed3 │ │ │ │ - sbcne pc, r1, ip, asr #4 │ │ │ │ + svclt 0x0000be7f │ │ │ │ + andsne pc, r9, ip, asr #4 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000becb │ │ │ │ - eoreq pc, r1, sp, asr #4 │ │ │ │ + svclt 0x0000be77 │ │ │ │ + rsbsvc pc, r9, ip, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bec3 │ │ │ │ - rsccc pc, r9, sp, asr #12 │ │ │ │ + svclt 0x0000be6f │ │ │ │ + subcc pc, r1, sp, asr #12 │ │ │ │ andseq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bebb │ │ │ │ - addsmi pc, sp, r1, asr #12 │ │ │ │ + svclt 0x0000be67 │ │ │ │ + rscscc pc, r5, r1, asr #12 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000beb3 │ │ │ │ - rscvc pc, r9, r2, asr #4 │ │ │ │ + svclt 0x0000be5f │ │ │ │ + subvc pc, r1, r2, asr #4 │ │ │ │ andseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000beab │ │ │ │ - adcmi pc, sp, r1, asr #12 │ │ │ │ + svclt 0x0000be57 │ │ │ │ + andmi pc, r5, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bea3 │ │ │ │ - adcsmi pc, r9, r1, asr #12 │ │ │ │ + svclt 0x0000be4f │ │ │ │ + andsmi pc, r1, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000be9b │ │ │ │ - sbcmi pc, r5, r1, asr #12 │ │ │ │ + svclt 0x0000be47 │ │ │ │ + andsmi pc, sp, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000be93 │ │ │ │ - sbcsmi pc, r1, r1, asr #12 │ │ │ │ + svclt 0x0000be3f │ │ │ │ + eormi pc, r9, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000be8b │ │ │ │ - sbcsmi pc, sp, r1, asr #12 │ │ │ │ + svclt 0x0000be37 │ │ │ │ + eorsmi pc, r5, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000be83 │ │ │ │ - rscmi pc, r9, r1, asr #12 │ │ │ │ + svclt 0x0000be2f │ │ │ │ + submi pc, r1, r1, asr #12 │ │ │ │ andseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000be7b │ │ │ │ + svclt 0x0000be27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb687ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vmls.i d19, d16, d0[4] │ │ │ │ umulllt r2, fp, r5, r4 │ │ │ │ strbtmi r4, [r9], -sp, lsr #20 │ │ │ │ movwcs r2, #1 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ vaddl.s8 q3, d11, d19 │ │ │ │ - bllt 0x1250ba8 │ │ │ │ + bllt 0x1250a28 │ │ │ │ eorvs r2, r3, r1, lsl #6 │ │ │ │ andcs sl, r1, r4, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ vsubw.s8 , , d6 │ │ │ │ - blls 0x150b90 │ │ │ │ + blls 0x150a10 │ │ │ │ cmppmi sl, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrscc pc, sl, r3, asr #13 │ │ │ │ blx 0xfe8f7616 │ │ │ │ blx 0x5de0a │ │ │ │ stmdbls r6, {r9, sp} │ │ │ │ bl 0x1097778 │ │ │ │ stmib r4, {r0, r5, r6, r7, r9, ip, sp, lr}^ │ │ │ │ @@ -1311,36 +1311,36 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r5, fp, sp, lr} │ │ │ │ stmdage r4, {r2, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ stmib r0, {r2, r8, ip, pc}^ │ │ │ │ sbcvs r1, r1, r1, lsl #2 │ │ │ │ - cdp2 2, 13, cr15, cr4, cr7, {4} │ │ │ │ + cdp2 2, 7, cr15, cr4, cr7, {4} │ │ │ │ @ instruction: 0xf44f9b04 │ │ │ │ @ instruction: 0xf6c34c4a │ │ │ │ stmdbls r6, {r1, r3, r4, r7, sl, fp, ip, sp} │ │ │ │ cdpvc 4, 7, cr15, cr10, cr15, {2} │ │ │ │ blx 0xfe8f8a6e │ │ │ │ stmdals r7, {r2, r3, r9, ip, sp} │ │ │ │ andcs pc, r5, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0x1c0efba1 │ │ │ │ blx 0x3977d6 │ │ │ │ bl 0x10c166c │ │ │ │ strb r0, [lr, r0, lsl #4] │ │ │ │ - stc2 2, cr15, [lr, #-596]! @ 0xfffffdac │ │ │ │ + stc2l 2, cr15, [lr], {149} @ 0x95 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtcs r0, [fp], r8 │ │ │ │ - cdp2 2, 6, cr15, cr0, cr13, {4} │ │ │ │ + cdp2 2, 0, cr15, cr0, cr13, {4} │ │ │ │ @ instruction: 0xf04f1e04 │ │ │ │ stcle 0, cr0, [r4, #-760]! @ 0xfffffd08 │ │ │ │ - cdp2 2, 5, cr15, cr10, cr13, {4} │ │ │ │ + ldc2l 2, cr15, [sl, #564]! @ 0x234 │ │ │ │ svclt 0x00cc2800 │ │ │ │ strtmi r4, [r2], -r2, lsl #12 │ │ │ │ eormi r1, r3, #1584 @ 0x630 │ │ │ │ cdpne 1, 5, cr13, cr3, cr4, {1} │ │ │ │ teqle r0, r3, lsl r2 │ │ │ │ orrpl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -1351,73 +1351,73 @@ │ │ │ │ andmi lr, r0, r3, asr #19 │ │ │ │ smlabtcs r2, r3, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf28dbd10 │ │ │ │ - mcrne 14, 0, pc, cr4, cr5, {1} @ │ │ │ │ + mcrne 13, 0, pc, cr4, cr5, {6} @ │ │ │ │ strtmi sp, [r2], -r1, lsl #26 │ │ │ │ subcs lr, r0, #57147392 @ 0x3680000 │ │ │ │ bfi r4, r4, #12, #18 │ │ │ │ - movwvs pc, #33352 @ 0x8248 @ │ │ │ │ + teqppl r8, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r4, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcc r4, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcs r4, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r7, asr #12 │ │ │ │ + addcs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vqsub.s32 q9, q8, q2 │ │ │ │ - vadd.f32 d31, d8, d3 │ │ │ │ - vsubw.s8 q11, q0, d8 │ │ │ │ + @ instruction: 0xf248fcab │ │ │ │ + vbic.i32 d21, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf6470334 │ │ │ │ - vmla.f d19, d0, d0[1] │ │ │ │ + vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf647012f │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q9, d16, d20 │ │ │ │ sbcscs r0, r5, #47 @ 0x2f │ │ │ │ - ldc2l 2, cr15, [r4], #384 @ 0x180 │ │ │ │ + ldc2 2, cr15, [ip], {96} @ 0x60 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmvn.i32 q9, #3328 @ 0x00000d00 │ │ │ │ vqsub.s8 d16, d6, d5 │ │ │ │ - vmla.f d21, d16, d1[5] │ │ │ │ + vbic.i32 d21, #13 @ 0x0000000d │ │ │ │ vand d16, d6, d5 │ │ │ │ - vmla.i d22, d0, d1[0] │ │ │ │ - vqadd.s64 d16, d9, d5 │ │ │ │ - pop {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + vshr.s64 d21, d9, #64 │ │ │ │ + vqadd.s64 d16, d8, d5 │ │ │ │ + pop {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1454008 │ │ │ │ - svclt 0x0000b999 │ │ │ │ + svclt 0x0000b945 │ │ │ │ @ instruction: 0xf13d4801 │ │ │ │ - svclt 0x0000bb3f │ │ │ │ + svclt 0x0000baeb │ │ │ │ addseq lr, r5, #20, 14 @ 0x500000 │ │ │ │ - addne pc, r5, r7, asr #12 │ │ │ │ + sbcseq pc, sp, r7, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bd8f │ │ │ │ - addsne pc, r1, r7, asr #12 │ │ │ │ + svclt 0x0000bd3b │ │ │ │ + rsceq pc, r9, r7, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2104 │ │ │ │ - svclt 0x0000bd87 │ │ │ │ - rscmi pc, r5, r8, asr #12 │ │ │ │ + svclt 0x0000bd33 │ │ │ │ + eorsmi pc, sp, r8, asr #12 │ │ │ │ andseq pc, r7, r0, asr #5 │ │ │ │ @ instruction: 0xf13e2103 │ │ │ │ - svclt 0x0000bd7f │ │ │ │ + svclt 0x0000bd2b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb689a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x21578c │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stclt 1, cr11, [r8, #-8] │ │ │ │ andsvs r2, sl, r1, lsl #4 │ │ │ │ - mcr2 2, 0, pc, cr8, cr1, {0} @ │ │ │ │ - ldc2 2, cr15, [r0, #68]! @ 0x44 │ │ │ │ - blx 0x74e042 │ │ │ │ + ldc2 2, cr15, [r4, #68]! @ 0x44 │ │ │ │ + ldc2l 2, cr15, [ip, #-68] @ 0xffffffbc │ │ │ │ + blx 0xff24e040 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ - ldcllt 2, cr15, [lr, #300]! @ 0x12c │ │ │ │ + stclt 2, cr15, [sl, #300]! @ 0x12c │ │ │ │ addseq sp, r4, #136, 2 @ 0x22 │ │ │ │ ldrbtmi r4, [sl], #-2565 @ 0xfffff5fb │ │ │ │ @ instruction: 0xb12b6813 │ │ │ │ @ instruction: 0xf103669a │ │ │ │ blvs 0x16d20b0 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -1427,15 +1427,15 @@ │ │ │ │ strbtmi fp, [sl], -r2, lsl #24 │ │ │ │ strlt fp, [r1], #-1028 @ 0xfffffbfc │ │ │ │ @ instruction: 0xa018f8df │ │ │ │ ldrmi sl, [sl], #773 @ 0x305 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdami r4, {r3, sl, ip, sp, pc} │ │ │ │ andeq pc, r0, sl, asr r8 @ │ │ │ │ - mrc2 2, 7, pc, cr10, cr7, {2} │ │ │ │ + mcr2 2, 5, pc, cr6, cr7, {2} @ │ │ │ │ @ instruction: 0xf952f7ff │ │ │ │ addeq lr, pc, ip, lsl #5 │ │ │ │ @ instruction: 0x000003b0 │ │ │ │ ldr r3, [pc, #20] @ 0x11838 │ │ │ │ ldr r2, [pc, #20] @ 0x1183c │ │ │ │ add r3, pc, r3 │ │ │ │ ldr r2, [r3, r2] │ │ │ │ @@ -1467,25 +1467,25 @@ │ │ │ │ vqrshl.s8 d27, d0, d4 │ │ │ │ @ instruction: 0xf2c024f0 │ │ │ │ stmdavc r3!, {r0, r2, r4, r7, sl} │ │ │ │ @ instruction: 0xf7ffb973 │ │ │ │ vmax.f32 , q8, │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ @ instruction: 0xb12b0300 │ │ │ │ - rsbsmi pc, r4, r8, asr #4 │ │ │ │ + adccc pc, r4, r8, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ svclt 0x0000bd10 │ │ │ │ vrshl.s8 d27, d8, d0 │ │ │ │ vsubw.s8 q8, q0, d0 │ │ │ │ mrslt r0, (UNDEF: 123) │ │ │ │ mvnscs pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - rsbsmi pc, r4, r8, asr #4 │ │ │ │ + adccc pc, r4, r8, asr #4 │ │ │ │ addeq pc, r5, r0, asr #5 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb68af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1533,15 +1533,15 @@ │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ ldmdblt r8, {r2, r8} │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf1011d18 │ │ │ │ - @ instruction: 0x2001fdb3 │ │ │ │ + andcs pc, r1, pc, asr sp @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb62194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -1557,34 +1557,34 @@ │ │ │ │ vcge.s8 d27, d20, d11 │ │ │ │ vabal.s8 , d0, d12 │ │ │ │ movtcs r0, #26005 @ 0x6595 │ │ │ │ andls sl, r6, #16, 20 @ 0x10000 │ │ │ │ smlabteq r4, r5, r8, pc @ │ │ │ │ stmdavc r3!, {r0, r1, r3, r5, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf64a808f │ │ │ │ - vsubhn.i16 d16, q8, q2 │ │ │ │ + vhadd.s8 d24, d26, d15 │ │ │ │ + @ instruction: 0xf2c076b4 │ │ │ │ strcc r0, [r5, #-1581] @ 0xfffff9d3 │ │ │ │ strtmi lr, [r8], -r6 │ │ │ │ @ instruction: 0xf8003401 │ │ │ │ strmi r3, [r5], -r1, lsl #22 │ │ │ │ orrslt r7, fp, r3, lsr #16 │ │ │ │ mvnsle r2, r5, lsr #22 │ │ │ │ stcne 8, cr7, [r7], #396 @ 0x18c │ │ │ │ subsle r2, fp, r3, ror fp │ │ │ │ suble r2, r4, r8, ror fp │ │ │ │ eorle r2, r0, ip, ror #22 │ │ │ │ ldrtmi r1, [ip], -r3, ror #24 │ │ │ │ @ instruction: 0x4639461f │ │ │ │ @ instruction: 0xf1414630 │ │ │ │ - stmdavc r3!, {r0, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavc r3!, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdami r9!, {r8, r9, sp} │ │ │ │ @ instruction: 0xf105702b │ │ │ │ - blmi 0xdd08b4 │ │ │ │ + blmi 0xdd0764 │ │ │ │ blls 0x1ebad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r3, r0, lsl #6 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r3], -r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -1597,48 +1597,48 @@ │ │ │ │ strbmi r4, [r4], -sl, lsr #18 │ │ │ │ @ instruction: 0xf0233307 │ │ │ │ blne 0x12526c4 │ │ │ │ andeq pc, r8, #-1073741824 @ 0xc0000000 │ │ │ │ ldmib r3, {r1, r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - msrcc CPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ + cmppcs r4, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ vrsra.s64 , , #43 │ │ │ │ - strmi pc, [r5], #-2713 @ 0xfffff567 │ │ │ │ + strmi pc, [r5], #-2617 @ 0xfffff5c7 │ │ │ │ blls 0x1cb990 │ │ │ │ ldmdbmi sp, {r3, r5, r9, sl, lr} │ │ │ │ ldcne 6, cr4, [sl, #-240] @ 0xffffff10 │ │ │ │ ldmdavs fp, {r1, r2, r9, ip, pc} │ │ │ │ movwls r1, #6985 @ 0x1b49 │ │ │ │ vhsub.s8 d18, d1, d1 │ │ │ │ - vqdmlal.s , d0, d0[6] │ │ │ │ + vrsra.s64 d22, d8, #64 │ │ │ │ movwls r0, #816 @ 0x330 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ - blx 0xfe14e548 │ │ │ │ + blx 0x94e548 │ │ │ │ ldr r4, [fp, r5, lsl #8] │ │ │ │ strtmi r9, [r8], -r6, lsl #24 │ │ │ │ @ instruction: 0xf04f4912 │ │ │ │ strcc r3, [r7], #-1023 @ 0xfffffc01 │ │ │ │ @ instruction: 0xf0242201 │ │ │ │ blne 0x1252b28 │ │ │ │ - @ instruction: 0xf64a46a0 │ │ │ │ - vmvn.i32 q8, #3327 @ 0x00000cff │ │ │ │ + vmax.s8 d20, d26, d16 │ │ │ │ + vmull.s8 , d16, d28 │ │ │ │ strcc r0, [ip], #-3117 @ 0xfffff3d3 │ │ │ │ stc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ blvc 0x4d180 │ │ │ │ ands pc, r0, sp, asr #17 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ blvc 0xcd160 │ │ │ │ vaddhn.i32 d9, , q3 │ │ │ │ - ldrtmi pc, [ip], -r5, ror #20 @ │ │ │ │ + ldrtmi pc, [ip], -r5, lsl #20 @ │ │ │ │ ldrb r4, [fp, -r5, lsl #8]! │ │ │ │ str r3, [pc, r5, lsl #10] │ │ │ │ - blx 0xff24e594 │ │ │ │ + blx 0x1a4e594 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r4, r5, r0, lsl r3 │ │ │ │ addseq r4, r5, r0, lsl r4 │ │ │ │ blcs 0x2bc5c │ │ │ │ ldrblt sp, [r0, #-98]! @ 0xffffff9e │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -1684,174 +1684,174 @@ │ │ │ │ @ instruction: 0xf8c52300 │ │ │ │ stmdavs r3!, {r2, r8, ip, sp}^ │ │ │ │ stmdble r4, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf8936823 │ │ │ │ blcs 0x10ddc8c │ │ │ │ andlt sp, r2, r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stmdblt r4, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ - stmdblt r2, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ - adceq pc, ip, sl, asr #12 │ │ │ │ + ldmlt r0!, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ + stmialt lr!, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ + sbcsvc pc, ip, sl, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1014070 │ │ │ │ - tstcs r6, #30976 @ 0x7900 │ │ │ │ + tstcs r6, #9472 @ 0x2500 │ │ │ │ @ instruction: 0x2324e7d9 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldrbmi r1, [r0, -r1, asr #15]! │ │ │ │ - subscc pc, ip, sp, asr #12 │ │ │ │ + addcs pc, ip, sp, asr #12 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blt 0x1dce044 │ │ │ │ + blt 0x8ce044 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi pc, [r4], #-580 @ 0xfffffdbc │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavc r5!, {r1, r7, ip, sp, pc} │ │ │ │ subsle r2, r0, r0, lsl #18 │ │ │ │ strmi r4, [r8], -r7, lsl #12 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf2854691 │ │ │ │ - @ instruction: 0x4606fa13 │ │ │ │ + @ instruction: 0x4606f9b3 │ │ │ │ cmple r0, r0, lsl #26 │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ vcge.s8 d27, d24, d16 │ │ │ │ - vmlal.s8 , d16, d4 │ │ │ │ + @ instruction: 0xf2c008b4 │ │ │ │ ands r0, fp, lr, lsr #16 │ │ │ │ @ instruction: 0xf04f2010 │ │ │ │ vpmax.s16 d0, d10, d0 │ │ │ │ - strmi pc, [r5], -r5, lsl #29 │ │ │ │ + @ instruction: 0x4605fe31 │ │ │ │ blge 0x8fcbc │ │ │ │ eorvs r4, pc, r0, lsr r6 @ │ │ │ │ - cdp2 2, 2, cr15, cr14, cr1, {1} │ │ │ │ + ldc2l 2, cr15, [sl, #132] @ 0x84 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ vhadd.s32 q3, , │ │ │ │ - strmi pc, [r3], -r9, lsr #28 │ │ │ │ + @ instruction: 0x4603fdd5 │ │ │ │ adcvs r4, fp, r8, lsr #12 │ │ │ │ - blx 0xfeace0a6 │ │ │ │ + blx 0x15ce0a6 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf9eef285 │ │ │ │ + @ instruction: 0xf98ef285 │ │ │ │ @ instruction: 0xb1a84606 │ │ │ │ @ instruction: 0x4630213d │ │ │ │ - @ instruction: 0xf834f284 │ │ │ │ + @ instruction: 0xffdcf283 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf64ad1dc │ │ │ │ - vmls.i d16, d16, d0[5] │ │ │ │ - @ instruction: 0xf64a042d │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ + vmov.i32 d16, #262144 @ 0x00040000 │ │ │ │ + vshl.s8 d16, d29, d10 │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ blmi 0x5521a8 │ │ │ │ adcscs r4, r2, #72, 12 @ 0x4800000 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - stc2 1, cr15, [r4], #-256 @ 0xffffff00 │ │ │ │ + blx 0xff44e202 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdblt r5, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ eorvc r2, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - @ instruction: 0xf64a87f0 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ - @ instruction: 0xf64a012d │ │ │ │ - vmla.i d16, d16, d0[2] │ │ │ │ + vaba.s8 q12, q13, q8 │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ + vrhadd.s8 d16, d10, d29 │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ blmi 0xd1df4 │ │ │ │ vhsub.s32 d18, d16, d20 │ │ │ │ - svclt 0x0000f9e7 │ │ │ │ - eorseq sp, r2, ip, lsr #23 │ │ │ │ - mlaseq r2, r0, fp, sp │ │ │ │ + svclt 0x0000f98f │ │ │ │ + ldrsbteq sp, [r2], -ip │ │ │ │ + eorseq sp, r2, r0, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb68f58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ stc2 0, cr15, [sl], #-4 │ │ │ │ rsbeq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ tstcs r1, r0, lsl r1 │ │ │ │ - cdp2 2, 14, cr15, cr10, cr6, {0} │ │ │ │ + cdp2 2, 9, cr15, cr6, cr6, {0} │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - @ instruction: 0xf9d2f14a │ │ │ │ + @ instruction: 0xf97ef14a │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xf84ef13d │ │ │ │ + @ instruction: 0xfffaf13c │ │ │ │ @ instruction: 0xf13d6f60 │ │ │ │ - svcvs 0x0060fb27 │ │ │ │ - mrc2 2, 2, pc, cr10, cr10, {0} │ │ │ │ + svcvs 0x0060fad3 │ │ │ │ + mcr2 2, 0, pc, cr6, cr10, {0} @ │ │ │ │ pop {r5, r7, r9, sl, fp, sp, lr} │ │ │ │ vqadd.s16 d4, d10, d0 │ │ │ │ - svclt 0x0000be55 │ │ │ │ + svclt 0x0000be01 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb68fa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf0f84604 │ │ │ │ - @ instruction: 0xf64afdbd │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64afd69 │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ - blx 0xfe2ce1ae │ │ │ │ + blx 0xdce1ae │ │ │ │ strtmi fp, [r8], -r0, lsr #3 │ │ │ │ - stc2 0, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2l 0, cr15, [r0], {252} @ 0xfc │ │ │ │ andls r4, r0, #77824 @ 0x13000 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andne pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + eorseq pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc2318 │ │ │ │ - tstplt r8, r9, asr #24 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xb118fbf5 │ │ │ │ umullscc pc, r9, r0, r8 @ │ │ │ │ rsccc pc, r8, #132, 16 @ 0x840000 │ │ │ │ stmdblt fp, {r0, r1, r5, r7, r9, fp, sp, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf14f4620 │ │ │ │ - @ instruction: 0x4620fd17 │ │ │ │ + strtmi pc, [r0], -r3, asr #25 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d04030 │ │ │ │ - svclt 0x0000bfe9 │ │ │ │ - eorseq sp, r2, r8, asr #23 │ │ │ │ + svclt 0x0000bf95 │ │ │ │ + ldrshteq sp, [r2], -r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ - ldrbcc pc, [ip, #-1613] @ 0xfffff9b3 @ │ │ │ │ + strcs pc, [ip, #1613] @ 0x64d │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1054606 │ │ │ │ movtcs r0, #53888 @ 0xd280 │ │ │ │ vhsub.s8 d25, d10, d0 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a0132 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf105fc0f │ │ │ │ + @ instruction: 0xf105fbbb │ │ │ │ @ instruction: 0x46040290 │ │ │ │ tstcs r5, #0, 4 │ │ │ │ @ instruction: 0xf64a4630 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q8, q8, d12 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0x4602fbff │ │ │ │ + strmi pc, [r2], -fp, lsr #23 │ │ │ │ movtcs r3, #9636 @ 0x25a4 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #10 │ │ │ │ @ instruction: 0xf64c4615 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf0fc022d │ │ │ │ - @ instruction: 0xf641fbef │ │ │ │ + @ instruction: 0xf641fb9b │ │ │ │ vmov.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ vbic.i32 d20, #3328 @ 0x00000d00 │ │ │ │ strvs r0, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf6416743 │ │ │ │ vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6410201 │ │ │ │ @@ -1876,65 +1876,65 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0xf64a4f27 │ │ │ │ - vmlsl.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf2c00698 │ │ │ │ @ instruction: 0xf64c062d │ │ │ │ - vshl.s64 d17, d4, #0 │ │ │ │ + vmls.f d16, d16, d0[1] │ │ │ │ strmi r0, [r4], -sp, lsr #10 │ │ │ │ - ldc2l 0, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ + ldc2 0, cr15, [lr], {252} @ 0xfc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r0, -r2, asr #6] │ │ │ │ - blx 0xfe7ce326 │ │ │ │ + blx 0x12ce326 │ │ │ │ blx 0xffc4dff4 │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - strtmi pc, [r9], -r7, ror #24 │ │ │ │ + @ instruction: 0x4629fc13 │ │ │ │ movtcs r4, #9778 @ 0x2632 │ │ │ │ strcs r9, [r0, #-1792] @ 0xfffff900 │ │ │ │ - blx 0xfe4ce33e │ │ │ │ + blx 0xfce33e │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf1036623 │ │ │ │ - andcs pc, r1, #14090240 @ 0xd70000 │ │ │ │ + andcs pc, r1, #8585216 @ 0x830000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmib r4, {r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0x200433b1 │ │ │ │ ldrpl lr, [r6, #2500] @ 0x9c4 │ │ │ │ - stc2 2, cr15, [r2, #-104]! @ 0xffffff98 │ │ │ │ + stc2l 2, cr15, [lr], {26} │ │ │ │ eorscs r4, r8, r3, lsl #12 │ │ │ │ vmax.s16 d6, d26, d19 │ │ │ │ - @ instruction: 0x6760fd1d │ │ │ │ - @ instruction: 0xf9f2f13d │ │ │ │ + strbvs pc, [r0, -r9, asr #25]! @ │ │ │ │ + @ instruction: 0xf99ef13d │ │ │ │ andvc pc, ip, r4, lsl #10 │ │ │ │ - @ instruction: 0xff30f13c │ │ │ │ + mrc2 1, 6, pc, cr12, cr12, {1} │ │ │ │ eorsvc pc, r0, r4, lsl #10 │ │ │ │ - @ instruction: 0xf8c2f14a │ │ │ │ + @ instruction: 0xf86ef14a │ │ │ │ tstpvc r3, r4, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andsvc pc, pc, #4, 10 @ 0x1000000 │ │ │ │ msrvc CPSR_c, #4, 10 @ 0x1000000 │ │ │ │ stmib r4, {r5, r9, sl, lr}^ │ │ │ │ stmib r4, {r0, r1, r4, r7, r8, ip, lr}^ │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r7, r9, ip, lr}^ │ │ │ │ andlt r5, r3, r1, lsr #7 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ blt 0xfedce06c │ │ │ │ - eorseq sp, r2, ip, lsl #24 │ │ │ │ + eorseq sp, r2, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb691bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0xffc4e084 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ @ instruction: 0x4620f89f │ │ │ │ - blx 0xfeb4e2e6 │ │ │ │ + blx 0x164e2e6 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000bc2d │ │ │ │ + svclt 0x0000bbd9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb691e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldreq r6, [fp, #2075] @ 0x81b │ │ │ │ @@ -1950,31 +1950,31 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8812001 │ │ │ │ strtmi r0, [r0], -ip, lsl #4 │ │ │ │ sbcscs pc, r4, #196, 16 @ 0xc40000 │ │ │ │ rsbscc pc, lr, r4, lsl #17 │ │ │ │ addcs pc, r4, r4, asr #17 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrclt 0, 6, APSR_nzcv, cr8, cr0, {6} │ │ │ │ + mcrlt 0, 4, pc, cr4, cr0, {6} @ │ │ │ │ sbcne pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - addne pc, r0, sl, asr #12 │ │ │ │ + adcseq pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xf9f4f145 │ │ │ │ + @ instruction: 0xf9a0f145 │ │ │ │ @ instruction: 0xf8d36e23 │ │ │ │ @ instruction: 0xf14560ac │ │ │ │ - strmi pc, [r5], -pc, lsr #19 │ │ │ │ + @ instruction: 0x4605f95b │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {1} │ │ │ │ strtmi fp, [r0], -r3, asr #2 │ │ │ │ - blx 0xff8ce5aa │ │ │ │ + blx 0xfe3ce5aa │ │ │ │ ldrtmi r6, [r2], -r3, lsr #28 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x47986edb │ │ │ │ @ instruction: 0xf1454628 │ │ │ │ - @ instruction: 0xe7bef99f │ │ │ │ + ldr pc, [lr, fp, asr #18]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q8, q8 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ @@ -2007,100 +2007,100 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strcs r4, [r0, #-2843] @ 0xfffff4e5 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf0fd9502 │ │ │ │ - bmi 0x650178 │ │ │ │ + @ instruction: 0xf0fc9502 │ │ │ │ + bmi 0x652028 │ │ │ │ andls r2, r0, #872415233 @ 0x34000001 │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf0fc4604 │ │ │ │ - bge 0xd08c4 │ │ │ │ + bge 0xd0774 │ │ │ │ @ instruction: 0xf0f84629 │ │ │ │ - @ instruction: 0xb180f99d │ │ │ │ + orrlt pc, r0, r9, asr #18 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4620d112 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals r2, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf8bef140 │ │ │ │ + @ instruction: 0xf86af140 │ │ │ │ @ instruction: 0xf0fc4620 │ │ │ │ - andcs pc, r1, r7, ror sp @ │ │ │ │ - ldc2 2, cr15, [ip], {100} @ 0x64 │ │ │ │ - @ instruction: 0xffa4f294 │ │ │ │ + andcs pc, r1, r3, lsr #26 │ │ │ │ + blx 0xff14eb16 │ │ │ │ + @ instruction: 0xff44f294 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, ip, lsl ip │ │ │ │ + eorseq sp, r2, ip, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb69398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ mvnmi r4, #5242880 @ 0x500000 │ │ │ │ - blx 0xb4e6e4 │ │ │ │ + @ instruction: 0xf9d8f14f │ │ │ │ @ instruction: 0xf8d5b160 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - @ instruction: 0xf64a214a │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 q9, q5, q5 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf14f002d │ │ │ │ - @ instruction: 0xf8d5fa29 │ │ │ │ + @ instruction: 0xf8d5f9d5 │ │ │ │ eormi r3, r3, r8, lsl #1 │ │ │ │ addcc pc, r8, r5, asr #17 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0x8ce720 │ │ │ │ + stmiblt lr, {r0, r1, r2, r3, r6, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ @ instruction: 0xf64f307f │ │ │ │ @ instruction: 0xf50073ff │ │ │ │ vaddl.u , d15, d0 │ │ │ │ @ instruction: 0xf8a08f5b │ │ │ │ andcs r3, r0, sl, lsl #4 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cdpvs 14, 13, cr6, cr11, cr3, {0} │ │ │ │ ldrblt fp, [r0, #-411]! @ 0xfffffe65 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf14f4616 │ │ │ │ - ldrtmi pc, [r2], -r9, lsl #22 @ │ │ │ │ + @ instruction: 0x4632fab5 │ │ │ │ cdpvs 6, 2, cr4, cr3, cr9, {1} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ mrcvs 0, 6, r4, cr11, cr0, {3} │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb69444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ @ instruction: 0xf8df4a36 │ │ │ │ movtcs ip, #53468 @ 0xd0dc │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf64a9200 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - @ instruction: 0xf946f0fc │ │ │ │ - @ instruction: 0xf900f0f8 │ │ │ │ + @ instruction: 0xf8f2f0fc │ │ │ │ + @ instruction: 0xf8acf0f8 │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmiblt r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r5, asr #2 │ │ │ │ @@ -2119,82 +2119,82 @@ │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ ldmdavc fp, {r2, r6, r7, r9, lr} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ vaddw.s8 , , d4 │ │ │ │ - @ instruction: 0xf13bf883 │ │ │ │ - blls 0x151228 │ │ │ │ + @ instruction: 0xf13bf823 │ │ │ │ + blls 0x1510d8 │ │ │ │ bls 0xa3af4 │ │ │ │ - addsne pc, r4, sl, asr #12 │ │ │ │ + sbceq pc, r4, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1459400 │ │ │ │ - bfi pc, sp, (invalid: 17:3) @ │ │ │ │ + strb pc, [r3, r9, asr #16] @ │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r1], -r9, lsl #2 │ │ │ │ - adcsne pc, r0, sl, asr #12 │ │ │ │ + rsceq pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ pop {r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1454010 │ │ │ │ - vmlal.s16 , d20, d11 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ - eorseq sp, r2, ip, lsl ip │ │ │ │ + vshrn.i32 d11, , #12 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ + eorseq sp, r2, ip, asr #22 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [ip], -r6, lsr #28 │ │ │ │ @ instruction: 0xf0fc4605 │ │ │ │ - movtcs pc, #10861 @ 0x2a6d @ │ │ │ │ + movtcs pc, #10777 @ 0x2a19 @ │ │ │ │ @ instruction: 0xf64a9600 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0x6dc3f987 │ │ │ │ + @ instruction: 0x6dc3f933 │ │ │ │ cmnlt r4, #201326592 @ 0xc000000 │ │ │ │ ldrmi r4, [r8, r0, lsr #12] │ │ │ │ strmi r4, [r4], -r9, lsr #12 │ │ │ │ - @ instruction: 0xfff2f0fb │ │ │ │ + @ instruction: 0xff9ef0fb │ │ │ │ strtmi fp, [r0], -r8, ror #2 │ │ │ │ - blx 0x12ce76c │ │ │ │ + @ instruction: 0xf9f6f0fc │ │ │ │ strtmi fp, [r0], -r8, asr #18 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r0], #-3440 @ 0xfffff290 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - asrseq pc, sl, #12 @ │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcne pc, r0, sl, asr #12 │ │ │ │ + rscseq pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ msreq CPSR_s, #-2147483647 @ 0x80000001 │ │ │ │ vqsub.s16 d18, d31, d0 │ │ │ │ - @ instruction: 0xf64afea9 │ │ │ │ - vsra.s64 d16, d16, #64 │ │ │ │ + @ instruction: 0xf24afe51 │ │ │ │ + vmla.f d23, d16, d0[4] │ │ │ │ @ instruction: 0xf64a012d │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf106002d │ │ │ │ addscs r0, r1, #36, 6 @ 0x90000000 │ │ │ │ - mrc2 2, 4, pc, cr12, cr15, {2} │ │ │ │ - eorseq sp, r2, r0, lsl #24 │ │ │ │ + mcr2 2, 2, pc, cr4, cr15, {2} @ │ │ │ │ + eorseq sp, r2, r0, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb695e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf962f0c4 │ │ │ │ + @ instruction: 0xf90ef0c4 │ │ │ │ @ instruction: 0xb1284604 │ │ │ │ @ instruction: 0xf0004628 │ │ │ │ @ instruction: 0x4628fe15 │ │ │ │ @ instruction: 0xf88ef02f │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -2202,99 +2202,99 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6961c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8c0f02f │ │ │ │ @ instruction: 0xf0004620 │ │ │ │ strtmi pc, [r0], -pc, ror #28 │ │ │ │ - @ instruction: 0xf97cf0c4 │ │ │ │ + @ instruction: 0xf928f0c4 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf14f4010 │ │ │ │ - svclt 0x0000b9fd │ │ │ │ + svclt 0x0000b9a9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb69648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0xf0fc4606 │ │ │ │ - bmi 0xf50bc4 │ │ │ │ + bmi 0xf50a74 │ │ │ │ @ instruction: 0xf64a2318 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - andne pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + eorseq pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf900f0fc │ │ │ │ + @ instruction: 0xf8acf0fc │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - ldc2 2, cr15, [r6, #-140]! @ 0xffffff74 │ │ │ │ + stc2l 2, cr15, [r2], #140 @ 0x8c │ │ │ │ @ instruction: 0xf8954604 │ │ │ │ bllt 0x1cde754 │ │ │ │ umlalscc pc, r4, r5, r8 @ │ │ │ │ @ instruction: 0xf8d6bbbb │ │ │ │ strtmi r2, [r0], -r0, asr #1 │ │ │ │ - cmppcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 2, cr15, [r0], {36} @ 0x24 │ │ │ │ + stc2l 2, cr15, [ip], #-144 @ 0xffffff70 │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ cmple r8, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf895bbdb │ │ │ │ bllt 0x1cde784 │ │ │ │ ldrsbcs pc, [r0], #134 @ 0x86 @ │ │ │ │ @ instruction: 0xf64a4620 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - strtmi pc, [r0], -sp, lsr #25 │ │ │ │ + @ instruction: 0x4620fc59 │ │ │ │ ldrsbcs pc, [r4], #134 @ 0x86 @ │ │ │ │ - @ instruction: 0x21acf64a │ │ │ │ + bicsne pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 2, cr15, [r4], #144 @ 0x90 │ │ │ │ + mrrc2 2, 2, pc, r0, cr4 @ │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ vqadd.s32 q2, , q8 │ │ │ │ - @ instruction: 0xf8d6bac7 │ │ │ │ + @ instruction: 0xf8d6ba73 │ │ │ │ @ instruction: 0xf64a20b8 │ │ │ │ - vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d0, d0[6] │ │ │ │ vrhadd.s32 d0, d4, d29 │ │ │ │ - @ instruction: 0xf895fc95 │ │ │ │ + @ instruction: 0xf895fc41 │ │ │ │ blcs 0x1e7c4 │ │ │ │ @ instruction: 0xf8d6d0c7 │ │ │ │ @ instruction: 0x462020bc │ │ │ │ - cmppcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 2, cr15, [r8], {36} @ 0x24 │ │ │ │ + ldc2 2, cr15, [r4], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf8d6e7bd │ │ │ │ strtmi r2, [r0], -ip, asr #1 │ │ │ │ - orrcs pc, ip, sl, asr #12 │ │ │ │ + @ instruction: 0x11bcf64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [lr], #-144 @ 0xffffff70 │ │ │ │ + stc2 2, cr15, [sl], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf8d6e7c6 │ │ │ │ strtmi r2, [r0], -r8, asr #1 │ │ │ │ - cmnpcs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x11a8f64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 2, cr15, [r4], #-144 @ 0xffffff70 │ │ │ │ + stc2 2, cr15, [r0], #-144 @ 0xffffff70 │ │ │ │ @ instruction: 0xf8d6e7b9 │ │ │ │ strtmi r2, [r0], -r4, asr #1 │ │ │ │ - msrcs (UNDEF: 104), sl │ │ │ │ + orrsne pc, r8, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 2, cr15, [sl], #-144 @ 0xffffff70 │ │ │ │ + ldc2 2, cr15, [r6], {36} @ 0x24 │ │ │ │ svclt 0x0000e7ac │ │ │ │ - eorseq sp, r2, ip, asr #24 │ │ │ │ + eorseq sp, r2, ip, ror fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0x460cb091 │ │ │ │ pkhbtmi r4, r1, r2, lsl #13 │ │ │ │ - @ instruction: 0xf952f0fc │ │ │ │ + @ instruction: 0xf8fef0fc │ │ │ │ movwls r4, #2996 @ 0xbb4 │ │ │ │ - andne pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + eorseq pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64a2318 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf0fc012d │ │ │ │ - @ instruction: 0xf894f877 │ │ │ │ + @ instruction: 0xf894f823 │ │ │ │ strmi fp, [r0], r0 │ │ │ │ svceq 0x0000f1bb │ │ │ │ mrshi pc, (UNDEF: 77) @ │ │ │ │ movwls r6, #34979 @ 0x88a3 │ │ │ │ muls r0, r4, r8 │ │ │ │ svceq 0x0000f1be │ │ │ │ mrshi pc, (UNDEF: 66) @ │ │ │ │ @@ -2423,32 +2423,32 @@ │ │ │ │ addsmi r3, sl, #100 @ 0x64 │ │ │ │ rschi pc, sp, r0, asr #1 │ │ │ │ ldrsbcs pc, [r8], #137 @ 0x89 @ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ stmdble r7!, {r1, r3, r4, r7, r9, lr} │ │ │ │ ldrbmi r9, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf64a4b27 │ │ │ │ - vaddhn.i16 d21, q0, q14 │ │ │ │ + vmov.i32 q10, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf8d8042d │ │ │ │ stmib sp, {r2, r4, r5, ip}^ │ │ │ │ vst4.8 {d18,d20,d22,d24}, [pc], r1 │ │ │ │ @ instruction: 0xf64a7280 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - mcr2 1, 6, pc, cr2, cr15, {1} @ │ │ │ │ + mcr2 1, 3, pc, cr14, cr15, {1} @ │ │ │ │ ldmib r4, {r1, r4, sp, lr, pc}^ │ │ │ │ movwmi r0, #30478 @ 0x770e │ │ │ │ svcge 0x0045f47f │ │ │ │ - ldrtcs pc, [ip], #1610 @ 0x64a @ │ │ │ │ + strbtne pc, [ip], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbscs r4, r3, #23552 @ 0x5c00 │ │ │ │ strls r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ - mcr2 1, 5, pc, cr14, cr15, {1} @ │ │ │ │ + mrc2 1, 2, pc, cr10, cr15, {1} │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdals r5, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ str r9, [ip, -r6] │ │ │ │ andls r9, r7, r4, lsl #16 │ │ │ │ @@ -2461,16 +2461,16 @@ │ │ │ │ @ instruction: 0xe6c7c038 │ │ │ │ eors pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cde6bc │ │ │ │ ldrt fp, [r1], r0, lsr #32 │ │ │ │ ldrdeq lr, [r2, -r4]! │ │ │ │ @ instruction: 0xf47f4301 │ │ │ │ strb sl, [r9, ip, lsr #30] │ │ │ │ - eorseq sp, r2, ip, asr #24 │ │ │ │ - eorseq sp, r2, r0, ror #24 │ │ │ │ + eorseq sp, r2, ip, ror fp │ │ │ │ + mlaseq r2, r0, fp, sp │ │ │ │ stmdbls r8, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blcs 0x240b4 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ blx 0x38c66 │ │ │ │ andls pc, r6, #402653184 @ 0x18000000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ @ instruction: 0xf103fb0b │ │ │ │ @@ -2486,15 +2486,15 @@ │ │ │ │ blx 0x370a6 │ │ │ │ blls 0x14ec98 │ │ │ │ blx 0x1b88aa │ │ │ │ blx 0x10ec9a │ │ │ │ blx 0x30ec9e │ │ │ │ blx 0xceca2 │ │ │ │ vrhadd.s16 d31, d4, d1 │ │ │ │ - andls pc, sl, r5, ror pc @ │ │ │ │ + andls pc, sl, r1, lsr #30 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ blx 0x390c2 │ │ │ │ blx 0xcf4b6 │ │ │ │ bls 0x20f4c0 │ │ │ │ vqdmulh.s d15, d3, d2 │ │ │ │ blcs 0x394d4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ @@ -2513,69 +2513,69 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ andls r9, r4, #8, 26 @ 0x200 │ │ │ │ @ instruction: 0xf67f4295 │ │ │ │ strbmi sl, [r8], -r0, asr #30 │ │ │ │ ldc2 7, cr15, [ip, #1020] @ 0x3fc │ │ │ │ strmi r9, [r4], -r4, lsl #20 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andmi lr, r1, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64a4b9b │ │ │ │ - vsubl.s8 q10, d16, d0 │ │ │ │ + vrshr.s64 d19, d16, #64 │ │ │ │ ldrbmi r0, [r0], -sp, lsr #4 │ │ │ │ rscscs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf13f9503 │ │ │ │ - strtmi pc, [r0], -sp, lsl #28 │ │ │ │ + @ instruction: 0x4620fdb9 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ vrecps.f16 q2, q13, q8 │ │ │ │ - blls 0x280b48 │ │ │ │ + blls 0x2809f8 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ blls 0x2b2c60 │ │ │ │ blcs 0x78964 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ svclt 0x00382801 │ │ │ │ andls r2, r7, r1 │ │ │ │ ldrmi r9, [r0], -sl, lsl #6 │ │ │ │ @ instruction: 0xf103fb01 │ │ │ │ blx 0xf957e │ │ │ │ vrhadd.s16 d31, d4, d1 │ │ │ │ - andls pc, r9, r3, lsl pc @ │ │ │ │ + @ instruction: 0x9009febf │ │ │ │ movwls lr, #14236 @ 0x379c │ │ │ │ blmi 0xfe1a42b0 │ │ │ │ - strbtmi pc, [r8], #1610 @ 0x64a @ │ │ │ │ + ldrmi pc, [r8], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrsbtne pc, [r4], -r8 @ │ │ │ │ smlabtcs r1, sp, r9, lr │ │ │ │ @ instruction: 0xf64a22f8 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - ldc2l 1, cr15, [ip, #252] @ 0xfc │ │ │ │ + stc2 1, cr15, [r8, #252] @ 0xfc │ │ │ │ ldmib r4, {r2, r3, r5, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs r2, {r1, r3, r4, r9, ip} │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ mcrge 6, 4, pc, cr7, cr15, {7} @ │ │ │ │ rsbscs r4, lr, #123904 @ 0x1e400 │ │ │ │ @ instruction: 0xf64a4650 │ │ │ │ - vaddhn.i16 d19, q0, q2 │ │ │ │ + vmvn.i32 d18, #262144 @ 0x00040000 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - stc2l 1, cr15, [r6, #252] @ 0xfc │ │ │ │ + ldc2l 1, cr15, [r2, #-252]! @ 0xffffff04 │ │ │ │ ldmib r4, {r1, r2, r4, r8, r9, sl, sp, lr, pc}^ │ │ │ │ bcs 0x9b61c │ │ │ │ movweq pc, #371 @ 0x173 @ │ │ │ │ mrcge 6, 3, APSR_nzcv, cr13, cr15, {7} │ │ │ │ addcs r4, r6, #112640 @ 0x1b800 │ │ │ │ @ instruction: 0xf64a4650 │ │ │ │ - vmls.i d19, d0, d0[0] │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a042d │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-301 @ 0xfffffed3 │ │ │ │ - ldc2 1, cr15, [r0, #252]! @ 0xfc │ │ │ │ + ldc2l 1, cr15, [ip, #-252] @ 0xffffff04 │ │ │ │ andls lr, r6, #0, 14 │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x1202b4 │ │ │ │ blcc 0xccd11c │ │ │ │ stmdbls r6, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ sbcscc pc, r0, r9, asr #17 │ │ │ │ addmi r9, sl, #7168 @ 0x1c00 │ │ │ │ @@ -2587,84 +2587,84 @@ │ │ │ │ adcscc pc, r3, r8, lsl #17 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ stmdbls r6, {r0, r2, r3, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blmi 0x15e423c │ │ │ │ smlabtmi r1, sp, r9, lr │ │ │ │ ldrbmi r2, [r0], -r7, ror #5 │ │ │ │ - msrmi R8_fiq, sl │ │ │ │ + cmppcc r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64a9100 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf13f012d │ │ │ │ - @ instruction: 0xe770fd7f │ │ │ │ + ldrb pc, [r0, -fp, lsr #26]! @ │ │ │ │ tstcs r2, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x12fe364 │ │ │ │ ldrbmi r2, [r0], -lr, lsl #5 │ │ │ │ - ldrbtcc pc, [ip], #-1610 @ 0xfffff9b6 @ │ │ │ │ + strtcs pc, [ip], #1610 @ 0x64a │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - ldrt pc, [r9], r9, ror #26 @ │ │ │ │ + ssat pc, #26, r5, lsl #26 @ │ │ │ │ movwcs lr, #43476 @ 0xa9d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0x103e368 │ │ │ │ @ instruction: 0x46502296 │ │ │ │ - ldrtcc pc, [r4], #1610 @ 0x64a @ │ │ │ │ + strbtcs pc, [r4], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - ssat pc, #4, r3, asr #26 @ │ │ │ │ + @ instruction: 0xe6a3fcff │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ @ instruction: 0xf1732a02 │ │ │ │ @ instruction: 0xf6ff0300 │ │ │ │ blmi 0xd7e36c │ │ │ │ @ instruction: 0x4650229e │ │ │ │ - strbtcc pc, [ip], #1610 @ 0x64a @ │ │ │ │ + ldrcc pc, [ip], #-1610 @ 0xfffff9b6 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - @ instruction: 0xe68dfd3d │ │ │ │ + str pc, [sp], r9, ror #25 │ │ │ │ bllt 0xef96fc │ │ │ │ bls 0x1396fc │ │ │ │ @ instruction: 0xf103fb00 │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svclt 0x00382b01 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb06 │ │ │ │ @ instruction: 0xf101fb02 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - mcr2 2, 2, pc, cr8, cr4, {2} @ │ │ │ │ + ldc2l 2, cr15, [r4, #336]! @ 0x150 │ │ │ │ ldrb r9, [r1], sl │ │ │ │ ldmdblt fp!, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r5, {r1, r3, r9, fp, ip, pc} │ │ │ │ stmdals r6, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ blx 0x5d716 │ │ │ │ svclt 0x0038f102 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - mrc2 2, 1, pc, cr6, cr4, {2} │ │ │ │ + stc2l 2, cr15, [r2, #336]! @ 0x150 │ │ │ │ ldrt r9, [pc], r9 │ │ │ │ blcs 0x39744 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr12, cr15, {3} │ │ │ │ blx 0x39756 │ │ │ │ blls 0x14ef40 │ │ │ │ blx 0x1b8b52 │ │ │ │ blx 0x10ef42 │ │ │ │ blls 0x2cef44 │ │ │ │ @ instruction: 0xf101fb0b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - mcr2 2, 1, pc, cr0, cr4, {2} @ │ │ │ │ + stc2l 2, cr15, [ip, #336] @ 0x150 │ │ │ │ strt r9, [r9], r7 │ │ │ │ blcs 0x39774 │ │ │ │ svcge 0x0049f43f │ │ │ │ stmib r9, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ blls 0x120420 │ │ │ │ blcc 0xccd288 │ │ │ │ @ instruction: 0xf8c99b0a │ │ │ │ @@ -2672,31 +2672,31 @@ │ │ │ │ sbcscc pc, r4, r9, asr #17 │ │ │ │ stmib r9, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8c9572e │ │ │ │ @ instruction: 0xf8c930b4 │ │ │ │ @ instruction: 0xf89420d8 │ │ │ │ @ instruction: 0xf8883050 │ │ │ │ @ instruction: 0xe6b730b3 │ │ │ │ - eorseq sp, r2, r0, ror #24 │ │ │ │ + mlaseq r2, r0, fp, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ blmi 0xfe43edbc │ │ │ │ @ instruction: 0x460c4f90 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ - mcr2 0, 1, pc, cr12, cr11, {7} @ │ │ │ │ + ldc2l 0, cr15, [r8, #1004] @ 0x3ec │ │ │ │ smladls r0, r8, r3, r2 │ │ │ │ - andne pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + eorseq pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppvs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, sl, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ + ldc2l 0, cr15, [lr], #1004 @ 0x3ec │ │ │ │ strmi r2, [r0], r0, lsl #6 │ │ │ │ stccs 3, cr9, [r0], {4} │ │ │ │ @ instruction: 0xf10dd03a │ │ │ │ @ instruction: 0xf04f0c10 │ │ │ │ ands r0, r2, r1, lsl #28 │ │ │ │ biceq lr, r1, r5, lsl #22 │ │ │ │ @ instruction: 0xf8c16853 │ │ │ │ @@ -2709,69 +2709,69 @@ │ │ │ │ eorcs pc, r3, ip, asr #16 │ │ │ │ stmdavs r2!, {r2, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0016811 │ │ │ │ stmdbeq fp, {r0, r1, r2, r3, r4}^ │ │ │ │ orreq lr, r3, #13312 @ 0x3400 │ │ │ │ sbcmi r6, r3, fp, lsl r9 │ │ │ │ strble r0, [r1, #2011]! @ 0x7db │ │ │ │ - sbccc pc, r0, r6, asr #12 │ │ │ │ + rscscs pc, r0, r6, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - cdp2 1, 8, cr15, cr8, cr15, {1} │ │ │ │ + cdp2 1, 3, cr15, cr4, cr15, {1} │ │ │ │ strmi r4, [r4], -pc, ror #22 │ │ │ │ - rsbspl pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + adcmi pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64a2400 │ │ │ │ - vmla.f d17, d16, d0[4] │ │ │ │ + vorr.i32 d17, #0 @ 0x00000000 │ │ │ │ vrhadd.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf13f1229 │ │ │ │ - subs pc, r5, pc, ror ip @ │ │ │ │ - movwne pc, #50762 @ 0xc64a @ │ │ │ │ + subs pc, r5, fp, lsr #24 │ │ │ │ + teqpeq ip, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - blvs 0x1750580 │ │ │ │ + blpl 0xfe350580 │ │ │ │ bleq 0xb8f75c │ │ │ │ strtmi r9, [r9], r3, lsl #12 │ │ │ │ beq 0x84f078 │ │ │ │ @ instruction: 0xf8d9461e │ │ │ │ stccs 0, cr4, [r8], {224} @ 0xe0 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldrsbne pc, [ip], #137 @ 0x89 @ │ │ │ │ movweq lr, #6920 @ 0x1b08 │ │ │ │ umlalscc pc, r7, r3, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stccs 0, cr8, [r0], {132} @ 0x84 │ │ │ │ strtmi sp, [r8], -r7, rrx │ │ │ │ - stc2l 0, cr15, [r0, #1004] @ 0x3ec │ │ │ │ + stc2l 0, cr15, [ip, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0x46322318 │ │ │ │ smlsdls r0, r9, r6, r4 │ │ │ │ - stc2l 0, cr15, [ip], #1004 @ 0x3ec │ │ │ │ + ldc2 0, cr15, [r8], {251} @ 0xfb │ │ │ │ andsle r2, r0, r2, lsl #24 │ │ │ │ suble r2, r6, r3, lsl #24 │ │ │ │ eorsle r2, fp, r4, lsl #24 │ │ │ │ cmple fp, r6, lsl #24 │ │ │ │ umlalscc pc, r4, r0, r8 @ │ │ │ │ @ instruction: 0xf109b15b │ │ │ │ ldrbmi r0, [r1, #2312] @ 0x908 │ │ │ │ ldrdcs sp, [r1], -r7 │ │ │ │ adcseq pc, fp, r8, lsl #17 │ │ │ │ @ instruction: 0xf890e01d │ │ │ │ blcs 0x1ef9c │ │ │ │ mcrls 1, 0, sp, cr3, cr3, {7} │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf12f0034 │ │ │ │ - @ instruction: 0xf64afe31 │ │ │ │ - vmov.i32 d22, #1024 @ 0x00000400 │ │ │ │ + @ instruction: 0xf64afddd │ │ │ │ + vmlal.s , d0, d0[1] │ │ │ │ strmi r0, [r4], -sp, lsr #4 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ blmi 0xfe45b0 │ │ │ │ andsne pc, r3, #64, 4 │ │ │ │ - stc2 1, cr15, [r8], #-252 @ 0xffffff04 │ │ │ │ + blx 0xff54f1f6 │ │ │ │ blmi 0xe5acfc │ │ │ │ blls 0x16cd68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r9, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -2789,51 +2789,51 @@ │ │ │ │ @ instruction: 0xd1b42c07 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ stmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdle r4, [r8, r1] │ │ │ │ cdpls 7, 0, cr14, cr3, cr15, {5} │ │ │ │ @ instruction: 0xf6464621 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf12f0034 │ │ │ │ - blmi 0x85250c │ │ │ │ + blmi 0x8523bc │ │ │ │ @ instruction: 0xf64a4604 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vmov.i32 d21, #1024 @ 0x00000400 │ │ │ │ ldrtmi r0, [r0], -sp, lsr #4 │ │ │ │ strcs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subne pc, r5, #64, 4 │ │ │ │ - blx 0xff84f286 │ │ │ │ + blx 0xfe34f286 │ │ │ │ mcrls 7, 0, lr, cr3, cr6, {5} │ │ │ │ - sbccc pc, r0, r6, asr #12 │ │ │ │ + rscscs pc, r0, r6, asr #12 │ │ │ │ eorseq pc, r4, r0, asr #5 │ │ │ │ - ldrtpl pc, [r4], #1610 @ 0x64a @ │ │ │ │ + strbtmi pc, [r4], #1610 @ 0x64a @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - stc2l 1, cr15, [ip, #188] @ 0xbc │ │ │ │ + ldc2l 1, cr15, [r8, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0x46024b11 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrtmi r9, [r0], -r1, lsl #4 │ │ │ │ addsvc pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf13f9400 │ │ │ │ - ldr pc, [sp, r7, asr #23] │ │ │ │ - @ instruction: 0xf988f294 │ │ │ │ + @ instruction: 0xe79dfb73 │ │ │ │ + @ instruction: 0xf928f294 │ │ │ │ @ instruction: 0xf0fb4628 │ │ │ │ - tstpcs r8, #2240 @ p-variant is OBSOLETE @ 0x8c0 │ │ │ │ + tstpcs r8, #52992 @ p-variant is OBSOLETE @ 0xcf00 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf0fb012d │ │ │ │ - strb pc, [r6, -r9, asr #24]! @ │ │ │ │ + @ instruction: 0xe766fbf5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, ip, asr #24 │ │ │ │ - eorseq sp, r2, ip, ror ip │ │ │ │ - mlaseq r2, r4, ip, sp │ │ │ │ + eorseq sp, r2, ip, ror fp │ │ │ │ + eorseq sp, r2, ip, lsr #23 │ │ │ │ + eorseq sp, r2, r4, asr #23 │ │ │ │ teqne r3, #208, 18 @ 0x340000 │ │ │ │ eorseq lr, r1, #208, 18 @ 0x340000 │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ @ instruction: 0xf000fb03 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -2871,94 +2871,94 @@ │ │ │ │ ldrsbtcc pc, [r8], #131 @ 0x83 @ │ │ │ │ svclt 0x0098429a │ │ │ │ stmdale r0!, {r0, sp} │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blx 0x15101a │ │ │ │ - rsbvs pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + addspl pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3d78e0 │ │ │ │ - blx 0x114f3be │ │ │ │ + blx 0xffc4f3bc │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ blmi 0x251ae8 │ │ │ │ - adcsvs pc, ip, #77594624 @ 0x4a00000 │ │ │ │ + rscpl pc, ip, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnne pc, sl, asr #12 │ │ │ │ + tstpne r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf13f1291 │ │ │ │ - strb pc, [r5, fp, lsr #22]! @ │ │ │ │ + ubfx pc, r7, #21, #6 │ │ │ │ @ instruction: 0xf966f7fd │ │ │ │ - ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, ror #23 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64a681b │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ - tstpvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf13c2238 │ │ │ │ - svclt 0x0000b8cf │ │ │ │ + svclt 0x0000b87b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a12c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q9, q12 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ - ldrteq pc, [r8], sl, asr #12 @ │ │ │ │ + strbtvc pc, [r8], sl, asr #4 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ strvc pc, [ip, -r0, lsl #10] │ │ │ │ @ instruction: 0x46384631 │ │ │ │ ldrmi r2, [r8, r7, lsl #5] │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf8d4228a │ │ │ │ eorsvs r6, r5, r0, asr r2 │ │ │ │ subspl pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf13c73ab │ │ │ │ - strtmi pc, [r0], -r9, lsr #17 │ │ │ │ + @ instruction: 0x4620f855 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - svclt 0x00a8f0d3 │ │ │ │ + svclt 0x0054f0d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vmov.i32 d20, #524288 @ 0x00080000 │ │ │ │ @ instruction: 0x46200495 │ │ │ │ @ instruction: 0xf8402300 │ │ │ │ @ instruction: 0xf13b3b04 │ │ │ │ - @ instruction: 0xf104ff25 │ │ │ │ + @ instruction: 0xf104fed1 │ │ │ │ @ instruction: 0xf13c0020 │ │ │ │ - @ instruction: 0xf104f9df │ │ │ │ + @ instruction: 0xf104f98b │ │ │ │ @ instruction: 0xf13c0058 │ │ │ │ - @ instruction: 0xf104f9db │ │ │ │ + @ instruction: 0xf104f987 │ │ │ │ pop {r4, r7} │ │ │ │ @ instruction: 0xf13c4010 │ │ │ │ - svclt 0x0000b9d5 │ │ │ │ + svclt 0x0000b981 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf64a681b │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vtst.8 d22, d10, d11 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ stmdami r1, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x47182233 │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ - @ instruction: 0x01b8f64a │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorscs r4, r8, #65536 @ 0x10000 │ │ │ │ - stmdalt lr!, {r2, r3, r4, r5, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sl, {r2, r3, r4, r5, r8, ip, sp, lr, pc} │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ cmnlt r3, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r2, r2, #196, 4 @ 0x4000000c │ │ │ │ mrrcne 15, 10, fp, r0, cr8 │ │ │ │ @@ -2978,15 +2978,15 @@ │ │ │ │ vrecps.f32 q8, q9, q8 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vorr.i32 d20, #524288 @ 0x00080000 │ │ │ │ eorscs r0, r8, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf64a1d28 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ sbccc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ andsle r3, sl, r1, lsl #6 │ │ │ │ smullcc pc, ip, r5, r8 @ │ │ │ │ teqle pc, r0, lsl #22 │ │ │ │ andeq pc, r8, #64, 4 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @@ -3007,41 +3007,41 @@ │ │ │ │ @ instruction: 0xf8d32000 │ │ │ │ addmi r1, r8, #196, 4 @ 0x4000000c │ │ │ │ mcrrne 15, 13, fp, r8, cr8 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ sbceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ bicsle r3, r5, r1 │ │ │ │ - bicmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + mvnscc pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01b8f64a │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvc pc, r0, sl, asr #12 │ │ │ │ + rsbvs pc, r0, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf8c4f819 │ │ │ │ + vqsub.s16 q9, q7, │ │ │ │ + @ instruction: 0xf8c4ffc1 │ │ │ │ strb r3, [r3, r4, asr #5] │ │ │ │ - bicmi pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + mvnscc pc, #80740352 @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x01b8f64a │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsvc pc, r8, sl, asr #12 │ │ │ │ + addvs pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - vqsub.s16 q9, , │ │ │ │ - svclt 0x0000f807 │ │ │ │ + vqsub.s16 q9, q7, │ │ │ │ + svclt 0x0000ffaf │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6a314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q9, q12 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a4817 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ rsbscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d4b30a │ │ │ │ biclt r3, r3, r4, ror r2 │ │ │ │ rsbscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ rsbscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s8 d22, d4, d3 │ │ │ │ @@ -3079,15 +3079,15 @@ │ │ │ │ blmi 0x9a4a44 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ movwcs r0, #768 @ 0x300 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ - mcr2 0, 3, pc, cr2, cr3, {6} @ │ │ │ │ + mcr2 0, 0, pc, cr14, cr3, {6} @ │ │ │ │ @ instruction: 0x4621b198 │ │ │ │ ldrmi r4, [r8, r8, lsr #12]! │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r0, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -3103,32 +3103,32 @@ │ │ │ │ mrc2 7, 3, pc, cr12, cr15, {7} │ │ │ │ ldrmi r4, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ stmdavs r5!, {r1, r2, r3, sp, lr, pc} │ │ │ │ addpl pc, r4, #536870916 @ 0x20000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdami fp, {r0, r1, r2, r4, fp, sp, lr} │ │ │ │ ldrtmi r2, [r1], -r3, lsr #7 │ │ │ │ - adcseq pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + rscvc pc, r8, #-1610612732 @ 0xa0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strhtvs r4, [r5], -r8 │ │ │ │ mulscs r2, sp, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ bcs 0x3fda4 │ │ │ │ strb sp, [r7, r9, ror #1] │ │ │ │ - @ instruction: 0xff36f293 │ │ │ │ + mrc2 2, 6, pc, cr6, cr3, {4} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r4, r5, r8, lsr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - @ instruction: 0x4601fb93 │ │ │ │ + @ instruction: 0x4601fb3f │ │ │ │ ldrtmi r2, [r0], -r1, lsl #6 │ │ │ │ strpl lr, [r1], #-2497 @ 0xfffff63f │ │ │ │ pop {r0, r1, r3, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xe6434070 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -3148,21 +3148,21 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vorr.i32 d20, #524288 @ 0x00080000 │ │ │ │ sbccs r0, ip, #624951296 @ 0x25400000 │ │ │ │ - @ instruction: 0xf64a1d28 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vadd.f32 d17, d10, d24 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ orrslt r6, r3, fp, lsr #16 │ │ │ │ strpl pc, [r4], #578 @ 0x242 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - beq 0xfee50c3c │ │ │ │ + bvc 0xffa4fc3c │ │ │ │ beq 0xb8fe18 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ @ instruction: 0x23b94935 │ │ │ │ @ instruction: 0xf1014652 │ │ │ │ @ instruction: 0x47c80054 │ │ │ │ blcs 0x2d3d8 │ │ │ │ @ instruction: 0xf04fd1f4 │ │ │ │ @@ -3174,54 +3174,54 @@ │ │ │ │ sub fp, r3, ip, lsl r9 │ │ │ │ rsbsmi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf894b17c │ │ │ │ sbcslt r3, fp, #112 @ 0x70 │ │ │ │ rscsle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0xf8844620 │ │ │ │ @ instruction: 0xf0d39071 │ │ │ │ - @ instruction: 0xf108fdb3 │ │ │ │ + @ instruction: 0xf108fd5f │ │ │ │ @ instruction: 0xf8d40801 │ │ │ │ stccs 2, cr4, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf108d1ef │ │ │ │ @ instruction: 0xf8c50801 │ │ │ │ stmdavs fp!, {pc} │ │ │ │ vldrle d2, [r2, #-4] │ │ │ │ strpl pc, [r4], #578 @ 0x242 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldmibeq r8!, {r1, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmibvc r8!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ bicscs r4, pc, #1638400 @ 0x190000 │ │ │ │ @ instruction: 0xf1a0464a │ │ │ │ bfimi r0, ip, (invalid: 2:0) │ │ │ │ blcs 0x6d44c │ │ │ │ ldmdami r4, {r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - @ instruction: 0xf64a22e5 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vhsub.s8 q9, q13, │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ @ instruction: 0xf13b012d │ │ │ │ - ldmibpl r3!, {r0, r1, r2, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmibpl r3!, {r0, r1, r4, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c32201 │ │ │ │ andlt r2, r2, r0, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strb r4, [lr, r8, asr #13] │ │ │ │ - ldrbtvc pc, [r4], #-1610 @ 0xfffff9b6 @ │ │ │ │ + strtvs pc, [r4], #1610 @ 0x64a │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0x01b8f64a │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ sbccs r4, r5, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [r2, #-156] @ 0xffffff64 │ │ │ │ + stc2l 2, cr15, [lr], #156 @ 0x9c │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ addseq r4, r5, r8, lsr r4 │ │ │ │ - ldrsbteq sp, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6a608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x6173d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ stccc 0, cr4, [r1], {128} @ 0x80 │ │ │ │ @@ -3231,25 +3231,25 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vtst.8 d22, d4, d11 │ │ │ │ vorr.i32 d20, #524288 @ 0x00080000 │ │ │ │ rscscs r0, r2, #624951296 @ 0x25400000 │ │ │ │ - @ instruction: 0xf64a1d28 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vadd.f32 d17, d10, d24 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0xf8404628 │ │ │ │ @ instruction: 0xf13b4b58 │ │ │ │ - stcne 15, cr15, [r8, #-996]! @ 0xfffffc1c │ │ │ │ - @ instruction: 0x01b8f64a │ │ │ │ + stcne 15, cr15, [r8, #-660]! @ 0xfffffd6c │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ @ instruction: 0xf13b22f5 │ │ │ │ - svclt 0x0000be29 │ │ │ │ + svclt 0x0000bdd5 │ │ │ │ andeq r0, r0, ip, asr #32 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ vqadd.s8 , q2, q8 │ │ │ │ @@ -3261,25 +3261,25 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460581f0 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a1d20 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, ip, sp, pc} │ │ │ │ stmdami lr, {r4, r5, r6, r7, r8, lr} │ │ │ │ @ instruction: 0xf885e520 │ │ │ │ stmdavs r3!, {r4, r5, r6, ip, sp} │ │ │ │ vand d27, d18, d3 │ │ │ │ vmlal.s8 , d16, d4 │ │ │ │ - @ instruction: 0xf64a0895 │ │ │ │ - vqshl.s64 d16, d24, #0 │ │ │ │ + vtst.8 d16, d26, d5 │ │ │ │ + vqdmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf8d8072d │ │ │ │ stmdami r7, {sp, lr} │ │ │ │ @ instruction: 0x463a23b9 │ │ │ │ cmppeq r4, r0, lsr #3 @ p-variant is OBSOLETE │ │ │ │ stmdavs r3!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ @@ -3299,34 +3299,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4605bd70 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorscs r6, r8, #1769472 @ 0x1b0000 │ │ │ │ @ instruction: 0xf64a1d20 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ @ instruction: 0x3071f895 │ │ │ │ pop {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ stmdami r7, {r4, r5, r6, lr} │ │ │ │ stmdavs r3!, {r2, r4, r6, r7, sl, sp, lr, pc} │ │ │ │ rsbsvs pc, r1, r5, lsl #17 │ │ │ │ eorvs r3, r3, r1, lsl #22 │ │ │ │ blcs 0x6d604 │ │ │ │ @ instruction: 0xf104d1f3 │ │ │ │ @ instruction: 0xf13b0020 │ │ │ │ - strb pc, [lr, r9, asr #30]! @ │ │ │ │ + @ instruction: 0xe7eefef5 │ │ │ │ addseq r4, r5, ip, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060ff0 │ │ │ │ @ instruction: 0x460d2010 │ │ │ │ vmin.s16 d4, d9, d4 │ │ │ │ - strmi pc, [r1], -r7, lsl #20 │ │ │ │ + @ instruction: 0x4601f9b3 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ stmib r1, {r4, r5, r9, sl, lr}^ │ │ │ │ orrhi r5, fp, r1, lsl #8 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e4b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a7c0 │ │ │ │ @@ -3339,96 +3339,96 @@ │ │ │ │ orrlt r0, r0, ip, asr #4 │ │ │ │ @ instruction: 0xf8c46803 │ │ │ │ blcs 0x1ff14 │ │ │ │ @ instruction: 0xf8c4d1f4 │ │ │ │ andvs r6, r5, r0, asr r2 │ │ │ │ blcs 0x321fc │ │ │ │ vqadd.s16 , , │ │ │ │ - @ instruction: 0xf8d4fa25 │ │ │ │ + @ instruction: 0xf8d4f9d1 │ │ │ │ stmdacs r0, {r2, r3, r6, r9} │ │ │ │ andcs sp, r0, lr, ror #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdapl r0!, {r1, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84605 │ │ │ │ @ instruction: 0xf5003000 │ │ │ │ vst1.8 {d23}, [pc], ip │ │ │ │ @ instruction: 0x463872b0 │ │ │ │ - @ instruction: 0x01b8f64a │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ - @ instruction: 0xf64ad054 │ │ │ │ - @ instruction: 0xf2c006b8 │ │ │ │ + vqadd.s8 , q5, q2 │ │ │ │ + vmlsl.s , d16, d0[6] │ │ │ │ @ instruction: 0xf505062d │ │ │ │ @ instruction: 0xf04f7a13 │ │ │ │ and r0, r4, r0, lsl #18 │ │ │ │ - @ instruction: 0xf9f4f219 │ │ │ │ + @ instruction: 0xf9a0f219 │ │ │ │ submi pc, ip, #13959168 @ 0xd50000 │ │ │ │ stmdavs r3!, {r2, r3, r5, r8, r9, ip, sp, pc} │ │ │ │ adcsvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ subcc pc, ip, #12910592 @ 0xc50000 │ │ │ │ eorsle r2, sl, r0, lsl #22 │ │ │ │ andls pc, r0, r4, asr #17 │ │ │ │ - stc2 1, cr15, [r4, #-236]! @ 0xffffff14 │ │ │ │ + ldc2l 1, cr15, [r0], {59} @ 0x3b │ │ │ │ strtmi r7, [r8], -r3, ror #22 │ │ │ │ ldmib r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldrmi r3, [r8, r1, lsl #2] │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x46314638 │ │ │ │ blvc 0x8e54f4 │ │ │ │ blcs 0x24f18 │ │ │ │ movwcs sp, #4572 @ 0x11dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d573a3 │ │ │ │ stccs 2, cr4, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0x4638d1d9 │ │ │ │ rsbsne pc, pc, #64, 4 │ │ │ │ - @ instruction: 0x01b8f64a │ │ │ │ + mvnvc pc, sl, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2 1, cr15, [r2, #-236] @ 0xffffff14 │ │ │ │ + stc2 1, cr15, [lr], #236 @ 0xec │ │ │ │ pop {r0, r4, fp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - @ instruction: 0xf14dbec3 │ │ │ │ - @ instruction: 0xf7ffffaf │ │ │ │ + @ instruction: 0xf14dbe6f │ │ │ │ + @ instruction: 0xf7ffff5b │ │ │ │ strtmi pc, [r8], -r7, ror #27 │ │ │ │ ldrdcc lr, [r1, -r4] │ │ │ │ @ instruction: 0xf7ff4798 │ │ │ │ @ instruction: 0xf44ffe93 │ │ │ │ @ instruction: 0x463071ba │ │ │ │ - @ instruction: 0xffa0f14d │ │ │ │ + @ instruction: 0xff4cf14d │ │ │ │ @ instruction: 0xf8c5e7ce │ │ │ │ @ instruction: 0xe7c1a250 │ │ │ │ - @ instruction: 0xf64a4638 │ │ │ │ - vsra.s64 d16, d24, #64 │ │ │ │ + vmin.s8 d20, d10, d24 │ │ │ │ + vmla.f d23, d16, d0[6] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ pop {r0, r4, r5, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf13b47f0 │ │ │ │ - svclt 0x0000bcdf │ │ │ │ + svclt 0x0000bc8b │ │ │ │ addseq r4, r5, r8, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6a910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fb8 │ │ │ │ addlt r4, sp, r2, asr #22 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ cdpvs 3, 0, cr0, cr3, cr0, {0} │ │ │ │ @ instruction: 0x460d4616 │ │ │ │ ldrdcc pc, [r8], r3 │ │ │ │ ldrmi fp, [r8, fp, lsl #2] │ │ │ │ andscs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf91af219 │ │ │ │ + @ instruction: 0xf8c6f219 │ │ │ │ tstpeq r0, #22 @ p-variant is OBSOLETE │ │ │ │ strpl lr, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf8d4d024 │ │ │ │ addvs r3, r3, ip, ror r2 │ │ │ │ @ instruction: 0xf100b353 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ tstpvc pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ @@ -3464,29 +3464,29 @@ │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0xf8d42395 │ │ │ │ strcs r7, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 2, 0, cr15, cr0, cr5, {4} │ │ │ │ - @ instruction: 0xf94cf13a │ │ │ │ + stc2 2, cr15, [r0, #532]! @ 0x214 │ │ │ │ + @ instruction: 0xf8f8f13a │ │ │ │ strmi r9, [r1], -r8, lsl #22 │ │ │ │ strls r9, [r4], -r6, lsl #20 │ │ │ │ - addvc pc, ip, sl, asr #12 │ │ │ │ + adcsvs pc, ip, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ strpl lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1439700 │ │ │ │ - @ instruction: 0xe7b0fe17 │ │ │ │ + ldr pc, [r0, r3, asr #27]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - sbcvc pc, r8, sl, asr #12 │ │ │ │ + rscsvs pc, r8, sl, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1439600 │ │ │ │ - str pc, [r6, sp, lsl #28]! │ │ │ │ - mrrc2 2, 9, pc, r6, cr3 @ │ │ │ │ + @ instruction: 0xe7a6fdb9 │ │ │ │ + blx 0xffdd0272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, ip, r1, lsr fp │ │ │ │ ldmdavs fp, {r2, r3, r9, sl, lr} │ │ │ │ @@ -3501,15 +3501,15 @@ │ │ │ │ ldmdavs fp, {r1, r8, sl, ip, lr} │ │ │ │ blmi 0x9c1e54 │ │ │ │ blls 0x2ed8d4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 115) │ │ │ │ andlt r4, ip, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmialt r0!, {r0, r3, r4, r9, ip, sp, lr, pc}^ │ │ │ │ + stmlt ip, {r0, r3, r4, r9, ip, sp, lr, pc} │ │ │ │ addcs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vsubw.s8 , q0, d12 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @@ -3519,29 +3519,29 @@ │ │ │ │ @ instruction: 0xf8d02395 │ │ │ │ ldmib r4, {r2, r6, r7, r9, ip, sp, lr}^ │ │ │ │ ldmdavc fp, {r9, sl, pc} │ │ │ │ strtmi fp, [r9], -r3, asr #3 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ vabal.s8 , d5, d8 │ │ │ │ - @ instruction: 0xf13afd93 │ │ │ │ - blls 0x251c48 │ │ │ │ + @ instruction: 0xf13afd33 │ │ │ │ + blls 0x251af8 │ │ │ │ bls 0x1a50d4 │ │ │ │ @ instruction: 0xf64a9604 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ strls r8, [r3, #-8] │ │ │ │ @ instruction: 0xf1439700 │ │ │ │ - ldr pc, [lr, r9, lsr #27]! │ │ │ │ + sbfx pc, r5, #26, #31 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ - vmax.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf64a9600 │ │ │ │ + vmla.i d23, d0, d0[5] │ │ │ │ @ instruction: 0xf143002d │ │ │ │ - @ instruction: 0xe7b4fd9f │ │ │ │ - blx 0xffa5034e │ │ │ │ + ldr pc, [r4, fp, asr #26]! │ │ │ │ + blx 0xfe25034e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6ab0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr3, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf8d3468c │ │ │ │ @@ -3626,67 +3626,67 @@ │ │ │ │ stmdavs r6, {r2, r3, r7, ip, sp} │ │ │ │ stmdavs r7, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ blcs 0xa52b0 │ │ │ │ blcs 0x147b40 │ │ │ │ strbmi sp, [r2, #-24] @ 0xffffffe8 │ │ │ │ ldrcc sp, [r1], #-2574 @ 0xfffff5f2 │ │ │ │ strbmi r3, [r5], #-1297 @ 0xfffffaef │ │ │ │ - vshl.s8 d20, d12, d11 │ │ │ │ - vmvn.i16 q8, #4 @ 0x0004 │ │ │ │ + @ instruction: 0xf64a440c │ │ │ │ + vmlal.s8 , d16, d20 │ │ │ │ @ instruction: 0xf814082d │ │ │ │ strbmi r2, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ blcs 0x2e0a8 │ │ │ │ strbmi sp, [r2, #-333] @ 0xfffffeb3 │ │ │ │ - vpmin.s8 , , q9 │ │ │ │ - vmul.f d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf64adaf2 │ │ │ │ + @ instruction: 0xf2c07994 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ blt 0x49bb00 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmibvs r3, {r3, r4, r5, r6, r7, r8, r9, pc} │ │ │ │ strbmi fp, [r2, #-2507] @ 0xfffff635 │ │ │ │ - vpmin.s8 , , q3 │ │ │ │ - vmul.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf64adad6 │ │ │ │ + @ instruction: 0xf2c0799c │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0af4 │ │ │ │ addslt fp, r2, #335872 @ 0x52000 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - vpmin.s8 d29, d27, d28 │ │ │ │ - vmul.f d16, d0, d0[7] │ │ │ │ + @ instruction: 0xf64adabc │ │ │ │ + @ instruction: 0xf2c0799c │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ bhi 0x16a0b28 │ │ │ │ strmi r4, [r0, #1968]! @ 0x7b0 │ │ │ │ strdcs sp, [r0], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strbmi r8, [r2, #-1016] @ 0xfffffc08 │ │ │ │ - vpmax.s8 d29, d27, d20 │ │ │ │ - vmul.f d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf64adaa4 │ │ │ │ + @ instruction: 0xf2c07994 │ │ │ │ stmdbne fp!, {r0, r2, r3, r5, r8, fp} │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d33404 │ │ │ │ @ instruction: 0x47b02012 │ │ │ │ ldclle 5, cr4, [r6], #640 @ 0x280 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -3697,52 +3697,52 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavc r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strmi r4, [sp], -r2, lsl #13 │ │ │ │ ldmib r1, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ strbmi r2, [r0], -r2, lsl #6 │ │ │ │ - cmnpeq ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x71acf64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bhi 0xba5a78 │ │ │ │ @ instruction: 0xb090f8da │ │ │ │ ldrtmi r2, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [lr, #-1577] @ 0xfffff9d7 │ │ │ │ svclt 0x00a84650 │ │ │ │ @ instruction: 0xf7ff465b │ │ │ │ ldrbmi pc, [lr, #-3913] @ 0xfffff0b7 @ │ │ │ │ @ instruction: 0xf8dada21 │ │ │ │ bl 0xfeae3de8 │ │ │ │ strtmi r0, [r1], -r6 │ │ │ │ vhadd.s16 q8, , q10 │ │ │ │ - vmax.f32 d31, d11, d17 │ │ │ │ - vaddw.s8 q8, q8, d8 │ │ │ │ + @ instruction: 0xf64afecd │ │ │ │ + vsra.s64 d23, d24, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ blx 0x114892 │ │ │ │ strbmi r0, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf10547b8 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - vmin.s8 d20, d27, d28 │ │ │ │ - vaddw.s8 q8, q8, d12 │ │ │ │ + @ instruction: 0xf64a46bc │ │ │ │ + vsra.s64 d23, d28, #64 │ │ │ │ andlt r0, r3, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @ instruction: 0xf1054760 │ │ │ │ @ instruction: 0xf105034a │ │ │ │ strbmi r0, [r0], -sl, lsr #4 │ │ │ │ - orreq pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x71bcf64a │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbmi r4, [lr, #-1976] @ 0xfffff848 │ │ │ │ - vadd.f32 d29, d11, d20 │ │ │ │ - vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64add24 │ │ │ │ + vaddw.s8 , q8, d28 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ ldrbmi sl, [ip], -r0 │ │ │ │ vmax.s8 d20, d28, d10 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ andls r0, r1, r2, lsr r0 │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ ssatmi r4, #2, r1, asr #12 │ │ │ │ stmiane r2!, {r6, r9, sl, lr} │ │ │ │ mvnvc lr, #68608 @ 0x10c00 │ │ │ │ sbfxmi r4, ip, #8, #25 │ │ │ │ ldrtmi r4, [r3], -r6, lsr #5 │ │ │ │ @@ -3764,46 +3764,46 @@ │ │ │ │ stmibvs r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi r4, [lr], -sl, lsl #12 │ │ │ │ ldrdne pc, [r8], r0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf8d04604 │ │ │ │ ldmdbeq fp, {r2, r7}^ │ │ │ │ bicvc lr, r3, r1, lsl #22 │ │ │ │ - stc2l 1, cr15, [r2], #420 @ 0x1a4 │ │ │ │ + stc2 1, cr15, [lr], {105} @ 0x69 │ │ │ │ cmplt r0, r5, lsl #12 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r5, -r8] │ │ │ │ andcs r6, r3, #48, 16 @ 0x300000 │ │ │ │ - stc2l 1, cr15, [sl, #-420]! @ 0xfffffe5c │ │ │ │ + ldc2 1, cr15, [r6, #-420] @ 0xfffffe5c │ │ │ │ ldrdne pc, [r4], r4 │ │ │ │ eorle r2, r0, r3, lsl #18 │ │ │ │ andsle r2, r0, r6, lsl #18 │ │ │ │ mrc 15, 0, r4, cr13, cr5, {0} │ │ │ │ ldmdbpl fp!, {r4, r5, r6, r8, r9, sl, fp, lr} │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf1696830 │ │ │ │ - teqppl r8, fp, asr lr @ p-variant is OBSOLETE │ │ │ │ + teqppl r8, r7, lsl #28 @ p-variant is OBSOLETE │ │ │ │ bicsle r2, pc, r0, lsl #16 │ │ │ │ strcs r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ - stc2 1, cr15, [r0, #-420]! @ 0xfffffe5c │ │ │ │ + stc2l 1, cr15, [ip], {105} @ 0x69 │ │ │ │ svcmi 0x000de7da │ │ │ │ svcmi 0x0070ee1d │ │ │ │ @ instruction: 0xf64d6830 │ │ │ │ - vmlal.s q10, d16, d0[6] │ │ │ │ + vmov.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf1690232 │ │ │ │ - ldmdbpl fp!, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ svcmi 0x0006e7e6 │ │ │ │ svcmi 0x0070ee1d │ │ │ │ andcs r6, r2, #48, 16 @ 0x300000 │ │ │ │ @ instruction: 0xf1692101 │ │ │ │ - ldmdbpl fp!, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbpl fp!, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ svclt 0x0000e7da │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ bleq 0xfec52064 │ │ │ │ @@ -3814,15 +3814,15 @@ │ │ │ │ @ instruction: 0xf8cd6809 │ │ │ │ @ instruction: 0xf04f1424 │ │ │ │ strmi r0, [r6], -r0, lsl #2 │ │ │ │ stmdb r5, {r8, sp}^ │ │ │ │ strbmi r2, [r8], -r2, lsl #6 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrbhi pc, [r0], #-2269 @ 0xfffff723 @ │ │ │ │ - svc 0x0078f281 │ │ │ │ + svc 0x0020f281 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ eorvs r2, ip, r0, lsl #8 │ │ │ │ andmi pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xff7ef7ff │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xee1d4a36 │ │ │ │ ldmpl r4, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ @@ -3841,47 +3841,47 @@ │ │ │ │ ldrbmi r0, [r3], #-2058 @ 0xfffff7f6 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ strtmi lr, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stmdavs r8!, {r0, r2, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi sl, [sl], -r4, lsl #22 │ │ │ │ strls sl, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ - @ instruction: 0xf8a4f16a │ │ │ │ + @ instruction: 0xf850f16a │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ ldmiblt r2!, {r0, r5, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf1694628 │ │ │ │ - andcs pc, r1, r1, lsr #25 │ │ │ │ + andcs pc, r1, sp, asr #24 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ strtcc pc, [r4], #-2269 @ 0xfffff723 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1290300 │ │ │ │ stcmi 2, cr15, [ip, #-52]! @ 0xffffffcc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r6, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ - vhadd.s8 d19, d11, d0 │ │ │ │ - vsra.s64 d16, d8, #64 │ │ │ │ + @ instruction: 0xf64a3000 │ │ │ │ + vmla.f d23, d16, d0[2] │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r0, ror #15 │ │ │ │ bcs 0x4ddac │ │ │ │ stmdbls r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andls r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - @ instruction: 0xffd6f292 │ │ │ │ + @ instruction: 0xff76f292 │ │ │ │ str r9, [r5, r3, lsl #20]! │ │ │ │ vtst.8 d22, d11, d20 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r8}^ │ │ │ │ movwcs lr, #10581 @ 0x2955 │ │ │ │ strb r4, [r9, r0, lsr #15] │ │ │ │ - @ instruction: 0xf940f293 │ │ │ │ + @ instruction: 0xf8e0f293 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ strcs r4, [r0], #-2853 @ 0xfffff4db │ │ │ │ @@ -3898,49 +3898,49 @@ │ │ │ │ andls r3, r7, r0, ror pc │ │ │ │ strvs lr, [r5], -sp, asr #19 │ │ │ │ ldrd r5, [r3], -r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ blge 0x1b9ebc │ │ │ │ stmdbge r5, {r0, r1, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf16a9400 │ │ │ │ - stmdacs r0, {r0, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1699400 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x108684 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc} │ │ │ │ - ldc2 1, cr15, [r2], #-420 @ 0xfffffe5c │ │ │ │ + blx 0xff7d046a │ │ │ │ blmi 0x39becc │ │ │ │ blls 0x26df34 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmib r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ vhadd.s8 d19, d11, d0 │ │ │ │ - vaddw.s8 , q0, d28 │ │ │ │ + vorr.i32 q8, #12 @ 0x0000000c │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ vqdmlsl.s16 q7, d19, d5[2] │ │ │ │ - svclt 0x0000f8e9 │ │ │ │ + svclt 0x0000f889 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0x4606b090 │ │ │ │ tstcs r0, r7, lsl #26 │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ blmi 0x139c7ac │ │ │ │ ldmdavs fp, {r3, r4, r8, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r4, {r1, r2, r3, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r5, r9, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff4404 │ │ │ │ stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {r0, r1, r3, r4, r5, r6, r8, ip, lr, pc}^ │ │ │ │ cdp 14, 1, cr12, cr13, cr2, {0} │ │ │ │ stmdbmi r5, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf8dd4603 │ │ │ │ @@ -3957,23 +3957,23 @@ │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ uqasxmi fp, r4, r8 │ │ │ │ ldmib sp, {r1, r4, r5, sp, lr, pc}^ │ │ │ │ blge 0x947a0 │ │ │ │ @ instruction: 0xf8cda906 │ │ │ │ ldrmi r8, [r4], #-0 │ │ │ │ strls sl, [r5], #-2565 @ 0xfffff5fb │ │ │ │ - @ instruction: 0xffbcf169 │ │ │ │ + @ instruction: 0xff68f169 │ │ │ │ @ instruction: 0x4641b130 │ │ │ │ svccc 0x00014630 │ │ │ │ stc2l 7, cr15, [r0, #1020]! @ 0x3fc │ │ │ │ ldcle 15, cr2, [r3, #-0] │ │ │ │ ldrdls lr, [r5, -sp] │ │ │ │ strtmi r2, [r8], -r0, lsr #6 │ │ │ │ vmlsl.s16 q2, d2, d2[1] │ │ │ │ - @ instruction: 0xf1c9ff11 │ │ │ │ + @ instruction: 0xf1c9feb1 │ │ │ │ ldmib sp, {r5, r9}^ │ │ │ │ @ instruction: 0xf04fae02 │ │ │ │ bl 0x656fcc │ │ │ │ @ instruction: 0xf14e000a │ │ │ │ @ instruction: 0xf5100100 │ │ │ │ @ instruction: 0xf1416480 │ │ │ │ vcgt.u32 d16, d15, d0 │ │ │ │ @@ -3984,97 +3984,97 @@ │ │ │ │ sasxmi fp, r4, r8 │ │ │ │ cmplt r4, #25165824 @ 0x1800000 │ │ │ │ ldrdge pc, [ip], -r6 @ │ │ │ │ andeq lr, r9, #5120 @ 0x1400 │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ stmdacs r0, {r4, r6, r7, r8, r9, sl, lr} │ │ │ │ vhadd.s8 , , │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ ldmdavs r4!, {r0, r2, r3, r5, r8} │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0x47a06870 │ │ │ │ @ instruction: 0xf169a804 │ │ │ │ - andcs pc, r1, r5, lsl #23 │ │ │ │ + andcs pc, r1, r1, lsr fp @ │ │ │ │ ldmdavs sl, {r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, fp, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ - vqdmlsl.s16 q7, d19, d4[3] │ │ │ │ - vadd.i8 , , │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vqdmlsl.s16 q7, d18, d4[3] │ │ │ │ + vmax.f32 , , │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 , d16, d24 │ │ │ │ + vshr.s64 q8, q4, #64 │ │ │ │ blmi 0x114110 │ │ │ │ addsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf858f25e │ │ │ │ + @ instruction: 0xf800f25e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + eorseq sp, r2, r4, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb0 │ │ │ │ cdpge 6, 0, cr4, cr7, cr4, {0} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ eorcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ ldmdavs fp, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ vsubw.s8 q0, , d0 │ │ │ │ - stmdbge r6, {r2, r3, r4, r6, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ + stmdbge r6, {r2, r7, r8, sl, fp, sp, lr, pc} │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ff6505 │ │ │ │ stmdacs r0, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ blls 0x548580 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, fp, sp} │ │ │ │ ldrtmi r6, [r2], -r5, ror #21 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ cdpmi 4, 2, cr9, cr0, cr0, {0} │ │ │ │ cdp 7, 1, cr4, cr13, cr8, {5} │ │ │ │ stmdals r6, {r4, r5, r6, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbge r5, {r2, r4, r9, fp, sp, pc} │ │ │ │ movwls r5, #2419 @ 0x973 │ │ │ │ @ instruction: 0xf169ab02 │ │ │ │ - ldmiblt r8, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf169a806 │ │ │ │ - andcs pc, r1, r5, lsr #22 │ │ │ │ + ldrdcs pc, [r1], -r1 │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r0, r6, lsl r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vmul.i8 , , q9 │ │ │ │ - vmla.f d17, d16, d0[3] │ │ │ │ + vsra.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf102012d │ │ │ │ eorcc r0, sl, #671088641 @ 0x28000001 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ ldrb r4, [pc, r8, lsr #15] │ │ │ │ strb r4, [r1, r8, lsr #12]! │ │ │ │ - @ instruction: 0xffd8f292 │ │ │ │ - orrsne pc, r4, fp, asr #4 │ │ │ │ + @ instruction: 0xff78f292 │ │ │ │ + biceq pc, r4, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsne pc, r4, fp, asr #4 │ │ │ │ + rsceq pc, r4, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vhsub.s16 , , │ │ │ │ - svclt 0x0000ffed │ │ │ │ + svclt 0x0000ff95 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r0, asr r0 │ │ │ │ - eorseq sp, r2, r8, lsl #26 │ │ │ │ + eorseq sp, r2, r8, lsr ip │ │ │ │ ldrlt r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf64c4602 │ │ │ │ - vmla.f d21, d16, d0[3] │ │ │ │ + vsra.s64 q10, q14, #64 │ │ │ │ ldmib r3, {r0, r1, r2, r3, r5, r8}^ │ │ │ │ strtmi r4, [r3], -r0 │ │ │ │ blmi 0x1522d4 │ │ │ │ svclt 0x00004718 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb6b36c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -4106,70 +4106,70 @@ │ │ │ │ svceq 0x0040f8cc │ │ │ │ adclt r4, sl, r5, lsr fp │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ adccs r2, r0, #0, 2 │ │ │ │ strbtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0x9329681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r0, #-516]! @ 0xfffffdfc │ │ │ │ + ldcl 2, cr15, [r8], {129} @ 0x81 │ │ │ │ @ instruction: 0xf0004668 │ │ │ │ @ instruction: 0x4642f999 │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ msrne SPSR_c, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #46849 @ 0xb701 │ │ │ │ movtne pc, #21060 @ 0x5244 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ movwls r9, #54544 @ 0xd510 │ │ │ │ ldrls r2, [r2, #-769] @ 0xfffffcff │ │ │ │ @ instruction: 0xf88d9306 │ │ │ │ movwcs r3, #124 @ 0x7c │ │ │ │ subshi pc, r0, sp, asr #17 │ │ │ │ tstls r3, #-2080374784 @ 0x84000000 │ │ │ │ - tstpmi r1, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + msrcc SPSR_c, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ @ instruction: 0xf7ff9300 │ │ │ │ ldmiblt r8!, {r0, r1, r2, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ cmnlt fp, #14336 @ 0x3800 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d29, d11, d10 │ │ │ │ - @ instruction: 0xf2c016dc │ │ │ │ + vsubhn.i16 d17, q0, q6 │ │ │ │ and r0, r3, sp, lsr #12 │ │ │ │ bl 0xfee252e8 │ │ │ │ andsle r0, r1, r4, lsl #16 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - ldc2l 2, cr15, [r0, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2 2, cr15, [r0, #-584] @ 0xfffffdb8 │ │ │ │ tstcs r0, lr, lsl #22 │ │ │ │ strtmi r4, [r8], -sl, ror #12 │ │ │ │ @ instruction: 0x46394798 │ │ │ │ andcs r4, sl, r4, lsl #12 │ │ │ │ - @ instruction: 0xffa2f271 │ │ │ │ + @ instruction: 0xff4af271 │ │ │ │ ble 0xffa5f27c │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, sl, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ bicmi pc, r1, #68, 4 @ 0x40000004 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ strb r9, [r9, lr, lsl #6] │ │ │ │ - @ instruction: 0xff10f292 │ │ │ │ + mrc2 2, 5, pc, cr0, cr2, {4} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb6b4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r1, r8 │ │ │ │ stmdals r2, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf0c56880 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ andcs fp, r5, ip, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -4178,47 +4178,47 @@ │ │ │ │ svceq 0x0030f8cc │ │ │ │ adclt r4, sp, sp, lsr fp │ │ │ │ strmi r2, [r0], r0, lsl #14 │ │ │ │ ldmdavs fp, {r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f932b │ │ │ │ ldmdavs r5, {r8, r9}^ │ │ │ │ pkhbtmi r4, r9, r4, lsl #12 │ │ │ │ - @ instruction: 0xf910f0c5 │ │ │ │ + @ instruction: 0xf8bcf0c5 │ │ │ │ strmi r2, [r6], -r0, lsr #5 │ │ │ │ stmdage r2, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - ldc 2, cr15, [sl], {129} @ 0x81 │ │ │ │ + mcrr 2, 8, pc, r2, cr1 @ │ │ │ │ stmdage r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf928f000 │ │ │ │ movwcs r9, #6691 @ 0x1a23 │ │ │ │ strhi lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ addcc pc, r4, sp, lsl #17 │ │ │ │ vqsub.s8 d20, d20, d26 │ │ │ │ vrsra.s64 d18, d17, #64 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ movwls r5, #55060 @ 0xd714 │ │ │ │ - tstpmi r1, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + msrcc SPSR_c, #76, 4 @ 0xc0000004 │ │ │ │ msreq CPSR_sxc, #192, 4 │ │ │ │ movwls r9, #9750 @ 0x2616 │ │ │ │ blls 0x44ac38 │ │ │ │ mvnslt fp, fp, lsl #7 │ │ │ │ - stmibne r8!, {r0, r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdbne r8, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ pusheq {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ adcsmi lr, r4, #6 │ │ │ │ stmdbne r5!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ strbvc lr, [r4, r7, asr #22]! │ │ │ │ andsle r1, r2, r6, lsr fp │ │ │ │ tstcs r1, sl, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vabdl.s16 , d2, d0 │ │ │ │ - blls 0x45370c │ │ │ │ + blls 0x45358c │ │ │ │ ldrtmi sl, [r9], -r2, lsl #20 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [r4], -r1, asr #12 │ │ │ │ vhadd.s d18, d1, d10 │ │ │ │ - stccs 15, cr15, [r0], {21} │ │ │ │ + stccs 14, cr15, [r0], {189} @ 0xbd │ │ │ │ blmi 0x5caf2c │ │ │ │ blls 0xaee404 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1230300 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -4229,104 +4229,104 @@ │ │ │ │ tstls r0, #67108864 @ 0x4000000 │ │ │ │ strtmi lr, [sl], -r7, asr #15 │ │ │ │ stmdage r2, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff9600 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7ded0bd │ │ │ │ rsbcs r4, sp, #70254592 @ 0x4300000 │ │ │ │ - vrhadd.s8 d18, d11, d1 │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ + @ instruction: 0xf64a2101 │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ vhadd.s d16, d1, d29 │ │ │ │ - ldrb pc, [r4, r9, lsl #17] @ │ │ │ │ - mrc2 2, 3, pc, cr0, cr2, {4} │ │ │ │ + @ instruction: 0xe7d4f831 │ │ │ │ + mrc2 2, 0, pc, cr0, cr2, {4} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrsbhi pc, [r0], #-130 @ 0xffffff7e @ │ │ │ │ ldrmi fp, [r4], -r5, lsl #1 │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ - blx 0xfeb50c78 │ │ │ │ + blx 0x1650c78 │ │ │ │ strmi r9, [r2], r0, lsl #8 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ strbmi r6, [r3], -r5, ror #21 │ │ │ │ sbfxmi r4, r2, #12, #9 │ │ │ │ @ instruction: 0xf1b8bbb8 │ │ │ │ stcle 15, cr0, [r6, #-0] │ │ │ │ ldrbcc pc, [pc, r8, lsl #2]! @ │ │ │ │ - rscsne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + eorne pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbcc pc, [pc, #266]! @ 0x1454a @ │ │ │ │ @ instruction: 0xf1ca4457 │ │ │ │ vmla.i8 d16, d6, d1 │ │ │ │ - vorr.i16 q9, #0 @ 0x0000 │ │ │ │ + vqdmlsl.s , d16, d0 │ │ │ │ @ instruction: 0xf8cd0b31 │ │ │ │ strbmi sl, [r2], ip │ │ │ │ bl 0x265e98 │ │ │ │ ldrtmi r0, [r2], -r5, lsl #6 │ │ │ │ ldrbeq r4, [fp], r1, asr #12 │ │ │ │ ldmib r4, {r1, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ svccs 0x0001f815 │ │ │ │ stmdavs r3!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ ldrmi r6, [r8, r0, ror #16] │ │ │ │ strhle r4, [lr, #45]! @ 0x2d │ │ │ │ @ instruction: 0xf8dd46d0 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ - blx 0xff7d0ce4 │ │ │ │ + blx 0xfe2d0ce4 │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r4, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ vhadd.s8 d19, d11, d0 │ │ │ │ - vsra.s64 , q14, #64 │ │ │ │ + vaddw.s8 , q0, d28 │ │ │ │ ldrmi r0, [r8, sp, lsr #2] │ │ │ │ vmin.s16 q2, q4, q0 │ │ │ │ - strbmi pc, [r0], -r9, asr #21 @ │ │ │ │ + @ instruction: 0x4640fa75 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - tstpcs r4, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + movtne pc, #16971 @ 0x424b @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e792 │ │ │ │ - tstpcs ip, #-1342177276 @ p-variant is OBSOLETE @ 0xb0000004 │ │ │ │ + movtne pc, #49739 @ 0xc24b @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ svclt 0x0000e78c │ │ │ │ ldrlt r4, [r0], #-1684 @ 0xfffff96c │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ - tstpcc r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ ldrdmi lr, [r0], -ip │ │ │ │ @ instruction: 0xf85d46a4 │ │ │ │ strbmi r4, [r0, -r4, lsl #22]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ stmdacs r5, {r4, r5, sl, ip, sp, pc} │ │ │ │ andle r9, r9, r2, lsl #24 │ │ │ │ vmax.s8 d20, d27, d4 │ │ │ │ - vaddw.s8 q9, q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strbtmi r0, [r2], -sp, lsr #2 │ │ │ │ ldrdcc lr, [r0], -r4 │ │ │ │ @ instruction: 0x4718bc30 │ │ │ │ ldrdpl lr, [r0], -r4 │ │ │ │ - teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 104), fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldclt 6, cr4, [r0], #-688 @ 0xfffffd50 │ │ │ │ svclt 0x00004760 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6b734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ smlatbcs r0, r0, r2, r2 │ │ │ │ - bl 0xfe250f48 │ │ │ │ + bl 0xc50f48 │ │ │ │ @ instruction: 0xf04f2104 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vrsra.s64 q10, , #64 │ │ │ │ @ instruction: 0xf8c40301 │ │ │ │ stmib r4, {r2, r7}^ │ │ │ │ @@ -4338,15 +4338,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ adccs r4, r0, #13631488 @ 0xd00000 │ │ │ │ smlabbcs r0, r3, r0, fp │ │ │ │ - bl 0x1850f98 │ │ │ │ + bl 0x250f98 │ │ │ │ @ instruction: 0xf04f2304 │ │ │ │ stmib r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8c43323 │ │ │ │ movwcs r2, #8324 @ 0x2084 │ │ │ │ addspl pc, r8, r4, asr #17 │ │ │ │ rscsmi pc, r9, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @@ -4362,45 +4362,45 @@ │ │ │ │ stmibvs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ andle r2, r9, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrbtcs pc, [r4], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtne pc, [r4], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - tstppl ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movtmi pc, #50765 @ 0xc64d @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcs ip, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r2, r0, r3, asr #4 │ │ │ │ vshl.s32 d9, d0, d6 │ │ │ │ - svclt 0x0000fc31 │ │ │ │ + svclt 0x0000fbdd │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00ecf8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ blmi 0x43ee40 │ │ │ │ ldmdavs fp, {r0, r2, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf8520300 │ │ │ │ andls r1, r0, #4, 22 @ 0x1000 │ │ │ │ - blx 0x4d0eca │ │ │ │ + blx 0xfefd0ec8 │ │ │ │ blmi 0x2ae7c4 │ │ │ │ ldmdavs sl, {r6, r8, r9, fp, ip} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqshl.s16 q2, q8, #2 │ │ │ │ - svclt 0x0000fd33 │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6b878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 q10, q12, #64 │ │ │ │ ldmdavs ip, {r0, r2, r4, r7, r8, r9} │ │ │ │ @@ -4411,15 +4411,15 @@ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ stmdavc r3, {r3, r7, r8, r9, sl, lr} │ │ │ │ rscsle r2, r5, r0, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + eorseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcc lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @@ -4823,28 +4823,28 @@ │ │ │ │ blx 0x8d558c │ │ │ │ sbcsmi pc, r3, r5, lsl #10 │ │ │ │ stmib r0, {r0, r1, r2, r3, r4, r8, r9, lr}^ │ │ │ │ bvc 0x12b2120 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ usaxmi sl, r4, r5 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d6, d0 │ │ │ │ - vtst.8 d31, d27, d11 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vadd.i8 , , │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0x94e04 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9def25d │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ + @ instruction: 0xf986f25d │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb6bf64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ blx 0x100f80 │ │ │ │ @ instruction: 0xf013f30e │ │ │ │ @@ -4875,39 +4875,39 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1bebd30 │ │ │ │ svclt 0x00010f01 │ │ │ │ andcs r6, r0, #68 @ 0x44 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ rscle r2, lr, r2, lsl #6 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x5952b0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ - vhadd.s32 d9, d6, d0 │ │ │ │ - mrcvc 8, 0, APSR_nzcv, cr3, cr7, {1} │ │ │ │ + vhadd.s32 d9, d5, d0 │ │ │ │ + cdpvc 15, 1, cr15, cr3, cr3, {7} │ │ │ │ ldmvs r1, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ stmib r0, {r0, r6, sp, lr}^ │ │ │ │ ldrb r2, [sl, r2, lsl #6] │ │ │ │ - rsccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + andscs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ - vqsub.s32 d1, d22, d27 │ │ │ │ - vtst.8 d31, d11, d15 │ │ │ │ - vmlal.s q9, d16, d0[6] │ │ │ │ + vqsub.s32 d1, d21, d27 │ │ │ │ + vmax.f32 , , │ │ │ │ + vmov.i32 d18, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xa66cc │ │ │ │ adcsne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xf810f226 │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ + @ instruction: 0xffbcf225 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [sp], #572 @ 0x23c │ │ │ │ @ instruction: 0xf04f0bc6 │ │ │ │ stmdavs r4!, {sl, fp} │ │ │ │ @@ -5321,21 +5321,21 @@ │ │ │ │ svclt 0x0098608b │ │ │ │ strmi lr, [r2, #-2497] @ 0xfffff63f │ │ │ │ blcs 0x3c0e8 │ │ │ │ bvc 0xfe549628 │ │ │ │ strbeq pc, [r0], -r6, asr #32 @ │ │ │ │ stccs 6, cr4, [r0], {32} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bac │ │ │ │ vhsub.s16 , q14, q6 │ │ │ │ - stmdavc sp, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavc sp, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwmi lr, #46495 @ 0xb59f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldr r4, [r8, fp, lsl #12] │ │ │ │ b 0xfe0dd930 │ │ │ │ strmi r0, [lr], ip, lsl #16 │ │ │ │ @ instruction: 0xf88d4546 │ │ │ │ @@ -5498,15 +5498,15 @@ │ │ │ │ b 0x1053bbc │ │ │ │ blx 0x557c0 │ │ │ │ @ instruction: 0xf04ff108 │ │ │ │ tstls sl, r8, lsl #18 │ │ │ │ @ instruction: 0xf1c8900b │ │ │ │ tstls r9, r7, lsr #2 │ │ │ │ bllt 0xfe9d37ac │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ @ instruction: 0xf1c02403 │ │ │ │ @ instruction: 0xf1000e00 │ │ │ │ blx 0x1d8844 │ │ │ │ @ instruction: 0xf88df000 │ │ │ │ blx 0x9e580c │ │ │ │ b 0x1055008 │ │ │ │ @@ -5525,89 +5525,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144f09c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - ldc2l 2, cr15, [r0], #-368 @ 0xfffffe90 │ │ │ │ + ldc2 2, cr15, [r8], {92} @ 0x5c │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf1bee60e │ │ │ │ andle r0, r8, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r4], -r7, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ vsubhn.i32 d14, , │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe750af5c │ │ │ │ @ instruction: 0xf4bf4566 │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ - subcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbscs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d5, d6 │ │ │ │ - vpmin.s8 , , │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vpmin.s8 d31, d27, d13 │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x9271c8 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0xff8d2144 │ │ │ │ + blx 0xfe3d2144 │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ andcs sl, r0, r9, asr fp │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xff552160 │ │ │ │ - eorcc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + blx 0xfe052160 │ │ │ │ + subscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55e12c │ │ │ │ - blx 0xff1d217c │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + blx 0x1cd217c │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfee52198 │ │ │ │ + blx 0x1952198 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfead21b4 │ │ │ │ + blx 0x15d21b4 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x195de0 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xfe8521c8 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - mlaseq r2, r4, sp, sp │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + blx 0x13521c8 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r4, asr #25 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [ip], #572 @ 0x23c │ │ │ │ strcs r0, [r0], -r7, asr #31 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -6015,20 +6015,20 @@ │ │ │ │ andcs fp, r0, r4, lsl #31 │ │ │ │ stmdals r3, {r3, r6, r7, sp, lr} │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf0457a94 │ │ │ │ strtmi r0, [r3], -r0, asr #10 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ vceq.f32 d26, d27, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0xfeb16088 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf89cf25c │ │ │ │ + @ instruction: 0xf844f25c │ │ │ │ str r7, [r9, #2120]! @ 0x848 │ │ │ │ @ instruction: 0xf04f430b │ │ │ │ svclt 0x00140100 │ │ │ │ strmi r2, [fp], -r1, lsl #6 │ │ │ │ @ instruction: 0x2105e79c │ │ │ │ stmdaeq ip, {r0, r1, r7, r9, fp, sp, lr, pc} │ │ │ │ strbmi r4, [r7, #-1678] @ 0xfffff972 │ │ │ │ @@ -6191,15 +6191,15 @@ │ │ │ │ tstpls sl, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ streq lr, [r9], #-2628 @ 0xfffff5bc │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstls r9, fp, lsl #8 │ │ │ │ bllt 0xfec94280 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ vst3.32 @ instruction: 0xf485fab5 │ │ │ │ @ instruction: 0xf1c42603 │ │ │ │ @ instruction: 0xf1040c00 │ │ │ │ blx 0x159b18 │ │ │ │ @ instruction: 0xf88df404 │ │ │ │ blx 0x96e2e0 │ │ │ │ b 0x11552d4 │ │ │ │ @@ -6219,89 +6219,89 @@ │ │ │ │ streq fp, [r4], -r0, ror #2 │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ ldrbtmi pc, [lr], #4 @ │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi ip, #192, 18 @ 0x300000 │ │ │ │ blvc 0x144fb80 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #66560 @ 0x10400 │ │ │ │ - @ instruction: 0xff04f25b │ │ │ │ + mcr2 2, 5, pc, cr12, cr11, {2} @ │ │ │ │ strmi pc, [r0], #68 @ 0x44 │ │ │ │ @ instruction: 0xf1bee611 │ │ │ │ andle r0, r8, r6, lsl #30 │ │ │ │ svceq 0x0005f1be │ │ │ │ ldrbtmi sp, [r6], -r3, lsl #3 │ │ │ │ @ instruction: 0x2e04a908 │ │ │ │ vsubhn.i32 d14, q0, q2 │ │ │ │ - ldmib sp, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #4 │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ smlsld sl, ip, r8, pc @ │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ smlsld sl, r8, r4, pc @ │ │ │ │ - subcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbscs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d4, d6 │ │ │ │ - vadd.f32 d31, d27, d5 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmla.f32 d31, d11, d17 │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x927ca0 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r6, #-144]! @ 0xffffff70 │ │ │ │ + stc2 2, cr15, [r2, #-144]! @ 0xffffff70 │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ andcs sl, r0, r2, ror #22 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - stc2l 2, cr15, [r8, #-144]! @ 0xffffff70 │ │ │ │ - eorcc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + ldc2 2, cr15, [r4, #-144] @ 0xffffff70 │ │ │ │ + subscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x55ec04 │ │ │ │ - ldc2l 2, cr15, [sl, #-144] @ 0xffffff70 │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + stc2 2, cr15, [r6, #-144] @ 0xffffff70 │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - stc2l 2, cr15, [ip, #-144] @ 0xffffff70 │ │ │ │ + ldc2l 2, cr15, [r8], #144 @ 0x90 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [lr, #-144]! @ 0xffffff70 │ │ │ │ + stc2l 2, cr15, [sl], #144 @ 0x90 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x1968b8 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - ldc2 2, cr15, [r4, #-144]! @ 0xffffff70 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - mlaseq r2, r4, sp, sp │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + stc2l 2, cr15, [r0], #144 @ 0x90 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r4, asr #25 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2500] @ 0xfffff63c │ │ │ │ strdls r0, [r6], -r7 │ │ │ │ @@ -6722,21 +6722,21 @@ │ │ │ │ ldrcs r8, [r0, #-473] @ 0xfffffe27 │ │ │ │ stmdbls r3, {r9, sp} │ │ │ │ subsle r2, lr, r0, lsl #18 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4ba9 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - ldmdavc lr, {r0, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdavc lr, {r0, r2, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstmi r3, #160, 10 @ 0x28000000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ @ instruction: 0xe7a24613 │ │ │ │ b 0xfe31f714 │ │ │ │ ldrmi r0, [sl], -lr, lsl #24 │ │ │ │ @ instruction: 0xf88d4567 │ │ │ │ @@ -6896,15 +6896,15 @@ │ │ │ │ bicsle r2, sp, r5, lsl #18 │ │ │ │ @ instruction: 0xf0002a05 │ │ │ │ @ instruction: 0xf0158092 │ │ │ │ svclt 0x00080f0c │ │ │ │ @ instruction: 0xf47fab04 │ │ │ │ strbt sl, [r4], -sl, lsl #30 │ │ │ │ ldrbt r2, [lr], r0, lsl #14 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ @ instruction: 0xf083fab3 │ │ │ │ blx 0xfecc51e0 │ │ │ │ eorcc pc, r0, r2, lsl #1 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ blx 0xa6fac │ │ │ │ b 0x1114dc4 │ │ │ │ @ instruction: 0xf1c00308 │ │ │ │ @@ -6946,94 +6946,94 @@ │ │ │ │ movweq pc, #832 @ 0x340 @ │ │ │ │ mvnsmi pc, r1 │ │ │ │ cmnpmi pc, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstmi r9, #3244032 @ 0x318000 │ │ │ │ andeq pc, r0, r0, asr #6 │ │ │ │ blvc 0x185065c │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #71680 @ 0x11800 │ │ │ │ - @ instruction: 0xf956f25b │ │ │ │ + @ instruction: 0xf8fef25b │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ b 0x10999b8 │ │ │ │ b 0x13eb7ac │ │ │ │ @ instruction: 0x609a2ede │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ @ instruction: 0xf041e61b │ │ │ │ strb r4, [r6, #384]! @ 0x180 │ │ │ │ - @ instruction: 0xf924f290 │ │ │ │ + @ instruction: 0xf8c4f290 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ ldrmi sl, [r1], -r8, ror #30 │ │ │ │ bcs 0x141ab8 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ addmi r5, r3, #10 │ │ │ │ adcmi fp, lr, #8, 30 │ │ │ │ adcmi sp, lr, #4 │ │ │ │ @ instruction: 0xf4ff4183 │ │ │ │ @ instruction: 0xe731af3d │ │ │ │ @ instruction: 0xf67f45be │ │ │ │ @ instruction: 0xe72daf39 │ │ │ │ - eorcc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + subscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xadf71c │ │ │ │ - @ instruction: 0xffcef223 │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + @ instruction: 0xff7af223 │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #38912 @ 0x9800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffc0f223 │ │ │ │ - subcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xff6cf223 │ │ │ │ + rsbscs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s32 d2, d3, d6 │ │ │ │ - vrecps.f32 d31, d27, d17 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vrecps.f32 , , │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ vpadd.i32 d4, d3, d5 │ │ │ │ - stmdbcs r1, {r0, r1, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbcs r1, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ blge 0x294030 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x4973f4 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - mulcs r0, r5, pc @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r1, asr #30 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - andcs pc, r0, fp, lsl #31 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + andcs pc, r0, r7, lsr pc @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d3, d0 │ │ │ │ - svclt 0x0000ff7d │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - mlaseq r2, r4, sp, sp │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + svclt 0x0000ff29 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r4, asr #25 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldcmi 0, cr11, [lr], #572 @ 0x23c │ │ │ │ strcs r0, [r0, #-3014] @ 0xfffff43a │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ @@ -7443,20 +7443,20 @@ │ │ │ │ cdpeq 15, 1, cr11, cr11, cr4, {4} │ │ │ │ blls 0xef82c │ │ │ │ subsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0457a94 │ │ │ │ strtmi r0, [r0], -r0, asr #6 │ │ │ │ @ instruction: 0xf43f2c00 │ │ │ │ vceq.f32 d26, d27, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0xfeb176d8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 2, cr15, [r4, #-360]! @ 0xfffffe98 │ │ │ │ + ldc2 2, cr15, [ip, #-360] @ 0xfffffe98 │ │ │ │ mulgt r1, r1, r8 │ │ │ │ movwmi lr, #46505 @ 0xb5a9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ movwcs fp, #7956 @ 0x1f14 │ │ │ │ ldr r4, [fp, fp, lsl #12] │ │ │ │ submi r2, r3, r5, lsl #2 │ │ │ │ addsmi r4, lr, #12, 12 @ 0xc00000 │ │ │ │ @@ -7619,15 +7619,15 @@ │ │ │ │ cmppeq r5, pc, rrx @ p-variant is OBSOLETE │ │ │ │ vmlseq.f32 s28, s18, s28 │ │ │ │ smlatbeq r8, r1, fp, lr │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9109 │ │ │ │ @ instruction: 0xf7ff0e08 │ │ │ │ svclt 0x0000bbad │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ submi r2, r4, #12582912 @ 0xc00000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0xf000fa07 │ │ │ │ andspl pc, r0, sp, lsl #17 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r7 │ │ │ │ andls r4, r7, r0, lsr #6 │ │ │ │ @@ -7646,88 +7646,88 @@ │ │ │ │ streq fp, [r3], -r0, ror #2 │ │ │ │ andeq pc, r0, #64, 6 │ │ │ │ mvnsmi pc, #3 │ │ │ │ rsbsmi pc, pc, #34 @ 0x22 │ │ │ │ tstmi r3, #192, 18 @ 0x300000 │ │ │ │ blvc 0x14511d4 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #64, 22 @ 0x10000 │ │ │ │ - blx 0xff7d42c2 │ │ │ │ + blx 0xfe1d42c2 │ │ │ │ orrmi pc, r0, #67 @ 0x43 │ │ │ │ stccs 6, cr14, [r6], {19} │ │ │ │ stccs 0, cr13, [r5], {7} │ │ │ │ strtmi sp, [r5], -r7, lsl #3 │ │ │ │ @ instruction: 0x2c04a908 │ │ │ │ vsubhn.i16 d14, , q4 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, lr, pc}^ │ │ │ │ addmi r7, fp, #-2147483646 @ 0x80000002 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ ldrmi sp, [ip, #4]! │ │ │ │ @ instruction: 0xf4ff418b │ │ │ │ @ instruction: 0xe751af5d │ │ │ │ @ instruction: 0xf67f42b0 │ │ │ │ smlsld sl, sp, r9, pc @ │ │ │ │ - subcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbscs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d27 │ │ │ │ vqsub.s32 d2, d3, d6 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vpmax.s8 d31, d11, d13 │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x929388 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0x14d425c │ │ │ │ + @ instruction: 0xf9fef223 │ │ │ │ @ instruction: 0xf43f2d01 │ │ │ │ andcs sl, r0, r3, ror #22 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1e │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0x1154278 │ │ │ │ - eorcc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf9f0f223 │ │ │ │ + subscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56024c │ │ │ │ - blx 0xdd4294 │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + @ instruction: 0xf9e2f223 │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #17408 @ 0x4400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xa542b0 │ │ │ │ + @ instruction: 0xf9d4f223 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0x6d42cc │ │ │ │ + @ instruction: 0xf9c6f223 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x197f00 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x4542e0 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - mlaseq r2, r4, sp, sp │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + @ instruction: 0xf9bcf223 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r4, asr #25 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb6ec70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ addlt r4, r2, sp, lsr sl │ │ │ │ @ instruction: 0xf96ef7fd │ │ │ │ blcc 0x75b10 │ │ │ │ @@ -7781,21 +7781,21 @@ │ │ │ │ b 0x102fcd0 │ │ │ │ beq 0xff26bc4c │ │ │ │ smlabteq r2, r4, r9, lr │ │ │ │ andcs lr, r0, #45875200 @ 0x2bc0000 │ │ │ │ addsvs pc, r0, #805306380 @ 0x3000000c │ │ │ │ msrcc SPSR_fc, #64, 4 │ │ │ │ strdcs lr, [r0], -r1 │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ rscvs pc, sp, #64, 4 │ │ │ │ - @ instruction: 0xf982f223 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - ldrshteq sp, [r2], -r8 │ │ │ │ + @ instruction: 0xf92ef223 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + eorseq sp, r2, r8, lsr #26 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb6bb44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror #30 │ │ │ │ andls sl, r3, r8, lsr #18 │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -8893,20 +8893,20 @@ │ │ │ │ tstmi r3, #3686400 @ 0x384000 │ │ │ │ strtmi r4, [ip], -pc, lsr #12 │ │ │ │ cdpls 4, 0, cr14, cr8, cr6, {4} │ │ │ │ @ instruction: 0x46d44691 │ │ │ │ str r9, [pc], #-517 @ 0x18cb4 │ │ │ │ mulmi sp, fp, r8 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #176, 22 @ 0x2c000 │ │ │ │ - blx 0x855638 │ │ │ │ + @ instruction: 0xf9c8f259 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ ldmib sp, {r3, ip, pc}^ │ │ │ │ andls r5, r5, r4, lsl #8 │ │ │ │ ldrb r9, [r8], #3846 @ 0xf06 │ │ │ │ b 0x13a24e8 │ │ │ │ b 0x1259cf8 │ │ │ │ ldrtmi r0, [r1], -r2, lsl #10 │ │ │ │ @@ -9002,15 +9002,15 @@ │ │ │ │ bllt 0xfeb96e54 │ │ │ │ stmdbls r4, {r3, r8, sl, fp, ip, pc} │ │ │ │ ldmib sp, {r0, r2, r3, r8, r9, lr}^ │ │ │ │ movwmi r7, #61701 @ 0xf105 │ │ │ │ strmi r2, [ip], -r0, lsl #2 │ │ │ │ tstls r5, r8, lsl #2 │ │ │ │ @ instruction: 0xf28ee413 │ │ │ │ - blcs 0x1d7330 │ │ │ │ + blcs 0x1d71b0 │ │ │ │ blcs 0x18ce94 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr15, cr15, {3} │ │ │ │ blcs 0x1432d8 │ │ │ │ @ instruction: 0xf7ff9307 │ │ │ │ ldmib sp, {r1, r4, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ ldmib sp, {r1, r4, r9, ip, lr}^ │ │ │ │ addmi r4, sl, #24, 2 │ │ │ │ @@ -9020,75 +9020,75 @@ │ │ │ │ @ instruction: 0xe621ae30 │ │ │ │ andspl lr, r4, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0x411ae9dd │ │ │ │ svclt 0x0008428a │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf67f45bc │ │ │ │ ldr sl, [r5], -r4, lsr #28 │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #51200 @ 0xc800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xffd0f221 │ │ │ │ + @ instruction: 0xff7cf221 │ │ │ │ blcs 0x7faf4 │ │ │ │ svcge 0x002ff43e │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xb1939c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - vmax.f32 , , │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmax.f32 , , │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x96a788 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xffb2f221 │ │ │ │ - strtcc pc, [ip], #-587 @ 0xfffffdb5 │ │ │ │ + @ instruction: 0xff5ef221 │ │ │ │ + ldrbcs pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x46504b1e │ │ │ │ vshl.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d2, d1, d2 │ │ │ │ - vmax.f32 d31, d27, d19 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmax.f32 , , │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0x5a0f44 │ │ │ │ andscs pc, r6, #64, 4 │ │ │ │ - @ instruction: 0xff94f221 │ │ │ │ + @ instruction: 0xff40f221 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x49940c │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - andcs pc, r0, r9, lsl #31 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r5, lsr pc @ │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #13312 @ 0x3400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - vrecps.f32 , , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmax.f32 d31, d11, d27 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0x21903c │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8c2f259 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, ip, ror #28 │ │ │ │ - eorseq sp, r2, r8, lsl lr │ │ │ │ - eorseq sp, r2, ip, lsr lr │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ - eorseq sp, r2, r4, asr lr │ │ │ │ + @ instruction: 0xf86af259 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + mlaseq r2, ip, sp, sp │ │ │ │ + eorseq sp, r2, r8, asr #26 │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ + eorseq sp, r2, r8, asr sp │ │ │ │ + eorseq sp, r2, r4, lsl #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeec5204 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vqrdmlsh.s q8, q8, d2[1] │ │ │ │ @@ -9139,15 +9139,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf926f24f │ │ │ │ + @ instruction: 0xf8d2f24f │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96a9c2 │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x567cb0 │ │ │ │ @@ -9161,15 +9161,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ bl 0xfec2aa38 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d15, d0 │ │ │ │ - @ instruction: 0x4603f8fb │ │ │ │ + strmi pc, [r3], -r7, lsr #17 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96ab42 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d3ecc │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -9387,21 +9387,21 @@ │ │ │ │ blcs 0x92fa8 │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x14da2c │ │ │ │ vhadd.s8 , , │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s q9, d16, d0[3] │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeb21488 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - ldc2l 2, cr15, [r2], #132 @ 0x84 │ │ │ │ + ldc2 2, cr15, [lr], {33} @ 0x21 │ │ │ │ rsble r2, r6, r0, lsl #20 │ │ │ │ bcs 0x67cac │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ strle r0, [r2], #-1498 @ 0xfffffa26 │ │ │ │ @ instruction: 0xf1433d01 │ │ │ │ @ instruction: 0xf02303ff │ │ │ │ andscs r0, r0, #-67108861 @ 0xfc000003 │ │ │ │ @@ -9417,21 +9417,21 @@ │ │ │ │ beq 0x6f17fc │ │ │ │ andscs r6, r0, #139 @ 0x8b │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe846180 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {1} @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8f │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - blls 0x158d24 │ │ │ │ + blls 0x158bc4 │ │ │ │ teqle ip, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [sl], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ movweq lr, #39772 @ 0x9b5c │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ @@ -9564,16 +9564,16 @@ │ │ │ │ @ instruction: 0xf04f0840 │ │ │ │ movwcs r0, #26656 @ 0x6820 │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ @ instruction: 0xf88d9b04 │ │ │ │ strbt r3, [ip], #-24 @ 0xffffffe8 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ svclt 0x0000e5ce │ │ │ │ - eorseq sp, r2, r0, lsl #29 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ ldrbt r2, [r6], r0, lsl #4 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf1034259 │ │ │ │ blx 0x9abd0 │ │ │ │ blx 0x8d6360 │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @ instruction: 0xf06f930d │ │ │ │ @@ -9609,30 +9609,30 @@ │ │ │ │ str r9, [r9, r4, lsl #6]! │ │ │ │ ldr r2, [sl, -r5, lsl #6]! │ │ │ │ blcs 0x403e4 │ │ │ │ andcs sp, r0, #176 @ 0xb0 │ │ │ │ blvc 0x19931d8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ vadd.f32 q13, , │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xe598b0 │ │ │ │ vqsub.s16 q9, q4, │ │ │ │ - @ instruction: 0xf040fc89 │ │ │ │ + @ instruction: 0xf040fc31 │ │ │ │ strb r4, [r9], r0, lsl #1 │ │ │ │ blcs 0x8041c │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ stmdavc sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ blcs 0x1d2e14 │ │ │ │ blcs 0x18d838 │ │ │ │ svcge 0x0071f47f │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ @ instruction: 0xf28de6b3 │ │ │ │ - ldmib sp, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r5, r2, #12 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr13, cr15, {1} │ │ │ │ orrmi r4, r2, ip, lsr #11 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {7} │ │ │ │ blcs 0x1c0458 │ │ │ │ @@ -9643,45 +9643,45 @@ │ │ │ │ stmdbge sl, {r0, r2, r8, r9, sp} │ │ │ │ ldr r9, [r6], r4, lsl #6 │ │ │ │ blcs 0x1c0474 │ │ │ │ svcge 0x004df43f │ │ │ │ stmdbge r6, {r0, r2, r8, r9, sp} │ │ │ │ str r9, [lr], r4, lsl #6 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x699d30 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - strdmi pc, [r1], #-167 @ 0xffffff59 │ │ │ │ + submi pc, r1, r3, lsr #21 │ │ │ │ andseq pc, r0, #72 @ 0x48 │ │ │ │ strtmi r0, [r8], -sp, asr #31 │ │ │ │ vrshl.s8 d30, d16, d11 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ blmi 0x459d58 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d1 │ │ │ │ - andcs pc, r0, r3, ror #21 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + andcs pc, r0, pc, lsl #21 │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - ldrdcs pc, [r0], -r5 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r1, lsl #21 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #5120 @ 0x1400 │ │ │ │ vhadd.s32 d9, d1, d0 │ │ │ │ - svclt 0x0000facb │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + svclt 0x0000fa77 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ stclmi 0, cr11, [r0, #580] @ 0x244 │ │ │ │ vqrdmlsh.s q8, , d2[3] │ │ │ │ andls r5, r8, sl, lsl #14 │ │ │ │ @@ -9738,15 +9738,15 @@ │ │ │ │ movweq lr, #31601 @ 0x7b71 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ldc2l 2, cr15, [r8], #-312 @ 0xfffffec8 │ │ │ │ + stc2 2, cr15, [r4], #-312 @ 0xfffffec8 │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe96b31e │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x56860c │ │ │ │ @@ -9760,15 +9760,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ rschi pc, r0, r0, asr #32 │ │ │ │ bl 0xfec2b394 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d14, d0 │ │ │ │ - strmi pc, [r3], -sp, asr #24 │ │ │ │ + @ instruction: 0x4603fbf9 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe96b49e │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3d4828 │ │ │ │ bls 0x20e6ec │ │ │ │ svclt 0x000845d6 │ │ │ │ @@ -9999,21 +9999,21 @@ │ │ │ │ addhi pc, sl, r0 │ │ │ │ @ instruction: 0xf88d8822 │ │ │ │ vst4.8 {d17-d20}, [r2 :64], r9 │ │ │ │ eorhi r4, r2, r0, lsl #5 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ blcs 0x13a018 │ │ │ │ vqadd.s8 , , q3 │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s q9, d16, d0[3] │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfece1e18 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - @ instruction: 0xf82af221 │ │ │ │ + @ instruction: 0xffd6f220 │ │ │ │ rsbsle r2, ip, r0, lsl #16 │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ addshi pc, ip, r0, lsl #4 │ │ │ │ strle r0, [r5], #-1302 @ 0xfffffaea │ │ │ │ mvnsvc pc, r0, asr #4 │ │ │ │ @ instruction: 0x460a1851 │ │ │ │ stmdaeq r0, {r3, r6, r8, ip, sp, lr, pc} │ │ │ │ @@ -10033,21 +10033,21 @@ │ │ │ │ and pc, ip, r3, asr #17 │ │ │ │ andcs r2, r0, #16, 10 @ 0x4000000 │ │ │ │ orrslt r9, r9, #32768 @ 0x8000 │ │ │ │ @ instruction: 0xf0457aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ mcrge 4, 3, pc, cr11, cr15, {1} @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b92 │ │ │ │ vhsub.s16 , q12, q6 │ │ │ │ - bls 0x158384 │ │ │ │ + bls 0x158224 │ │ │ │ cmple ip, r1, lsl #20 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ ldrb r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0xf64f72e0 │ │ │ │ vsra.s64 , , #64 │ │ │ │ @@ -10183,16 +10183,16 @@ │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ tstpmi r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andeq pc, sl, pc, ror #6 │ │ │ │ beq 0xff023d38 │ │ │ │ b 0x101b524 │ │ │ │ beq 0xff26e1e4 │ │ │ │ svclt 0x0000e53f │ │ │ │ - eorseq sp, r2, r0, lsl #29 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ b 0x115aca4 │ │ │ │ sbceq r5, r0, #80, 10 @ 0x14000000 │ │ │ │ streq lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmdacs r0, {r5, r6, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ blvc 0xfe84e6b0 │ │ │ │ svcvc 0x0095ebb0 │ │ │ │ @ instruction: 0xf04fbf0b │ │ │ │ @@ -10252,27 +10252,27 @@ │ │ │ │ andls r0, r4, r0, lsr #16 │ │ │ │ movwcs lr, #22424 @ 0x5798 │ │ │ │ bls 0xd3de0 │ │ │ │ addsle r2, sl, r0, lsl #20 │ │ │ │ strb r2, [r5], -r0, lsl #10 │ │ │ │ stmdacs r0, {r5, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ ldclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #59392 @ 0xe800 │ │ │ │ - @ instruction: 0xff82f257 │ │ │ │ + @ instruction: 0xff2af257 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ blls 0x153ca4 │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ blge 0x1c5c10 │ │ │ │ mulgt r1, r3, r8 │ │ │ │ vabal.s8 q7, d12, d31 │ │ │ │ - blcs 0x1d9f78 │ │ │ │ + blcs 0x1d9df8 │ │ │ │ blcs 0x18e244 │ │ │ │ svcge 0x0022f47f │ │ │ │ blge 0x2bee48 │ │ │ │ ldmib sp, {r0, r3, r7, r9, sl, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r9, lr, pc}^ │ │ │ │ addmi r7, r2, #12 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ @@ -10287,46 +10287,46 @@ │ │ │ │ movwcs sl, #24327 @ 0x5f07 │ │ │ │ blge 0x1bee80 │ │ │ │ blcs 0x1d3c28 │ │ │ │ mcrge 4, 7, pc, cr11, cr15, {1} @ │ │ │ │ movwls r2, #17157 @ 0x4305 │ │ │ │ strbt sl, [r6], -sl, lsl #22 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x6da740 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - subsmi pc, r9, pc, ror #27 │ │ │ │ + @ instruction: 0x4059fd9b │ │ │ │ @ instruction: 0xf0484613 │ │ │ │ b 0x13daae0 │ │ │ │ @ instruction: 0x46617cd1 │ │ │ │ vshl.s8 q15, q7, │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ blmi 0x45a76c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s32 d9, d0, d0 │ │ │ │ - ldrdcs pc, [r0], -r9 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r5, lsl #27 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - andcs pc, r0, pc, asr #27 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + andcs pc, r0, fp, ror sp @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + svclt 0x0000fd6d │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7150c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0x13de2b4 │ │ │ │ @ instruction: 0xf3c07ed0 │ │ │ │ addlt r5, r2, r7, asr #9 │ │ │ │ vmvn.i32 q10, #-2063597568 @ 0x85000000 │ │ │ │ @@ -10429,28 +10429,28 @@ │ │ │ │ ldrbeq pc, [r5], #-111 @ 0xffffff91 @ │ │ │ │ @ instruction: 0xf103425a │ │ │ │ blx 0x1bd2c │ │ │ │ blne 0xfe9570bc │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ adcsmi r4, r0, r3, lsl r3 │ │ │ │ vaba.s8 d30, d11, d28 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x25a580 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - andcs pc, r0, r1, lsr #28 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + andcs pc, r0, r9, asr #27 │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000fcc3 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000fc6f │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb716fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcc 0x86710 │ │ │ │ ldmdale r8!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @@ -10478,20 +10478,20 @@ │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdahi fp, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs lr, r0, lr, asr #15 │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ adccs pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 2, cr15, [r0], #-128 @ 0xffffff80 │ │ │ │ - eorseq sp, r2, ip, lsl #29 │ │ │ │ + ldc2 2, cr15, [ip], {32} │ │ │ │ + ldrhteq sp, [r2], -ip │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf6cf2400 │ │ │ │ adcmi r7, r2, #-16777216 @ 0xff000000 │ │ │ │ svclt 0x00b8b083 │ │ │ │ @@ -10590,26 +10590,26 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ strb r0, [r3, r0, lsl #28] │ │ │ │ andcc lr, r2, #208, 18 @ 0x340000 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svclt 0x00144313 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ mulcs r0, r8, r7 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ andls r6, r0, fp, lsl #5 │ │ │ │ - blx 0xfe456fd6 │ │ │ │ + blx 0xf56fd6 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xdac14 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s32 d4, d16, d5 │ │ │ │ - svclt 0x0000fb85 │ │ │ │ - eorseq sp, r2, r0, lsr #29 │ │ │ │ + svclt 0x0000fb31 │ │ │ │ + ldrsbteq sp, [r2], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdavc r3, {r0, r1, r7, ip, sp, pc} │ │ │ │ blcc 0x6bf98 │ │ │ │ stmdals sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -10664,20 +10664,20 @@ │ │ │ │ andeq lr, r4, #121856 @ 0x1dc00 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d25 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xdad24 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s32 d9, d0, d0 │ │ │ │ - svclt 0x0000fafd │ │ │ │ - ldrhteq sp, [r2], -ip │ │ │ │ + svclt 0x0000faa9 │ │ │ │ + eorseq sp, r2, ip, ror #27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ mulgt r0, r0, r8 │ │ │ │ ldrmi fp, [sp], -r2, lsl #1 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x1a8cc │ │ │ │ @@ -10744,20 +10744,20 @@ │ │ │ │ @ instruction: 0xf0880e02 │ │ │ │ svclt 0x00180201 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ addslt r4, fp, #64, 4 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ andcs lr, r0, fp, lsl #15 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addspl pc, r1, #64, 4 │ │ │ │ - blx 0x175723c │ │ │ │ - ldrsbteq sp, [r2], -r4 │ │ │ │ + blx 0x25723c │ │ │ │ + eorseq sp, r2, r4, lsl #28 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb71bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r7, [r4], -r3, lsl #16 │ │ │ │ ldmib sp, {r0, r8, r9, fp, ip, sp}^ │ │ │ │ svcls 0x000a6508 │ │ │ │ @@ -10802,20 +10802,20 @@ │ │ │ │ strdcs lr, [r0], -sl │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ strb r4, [r2, r1, lsl #12]! │ │ │ │ ldr r4, [sp, r3, lsl #12]! │ │ │ │ tstcs r0, #0 │ │ │ │ ldrb r4, [ip, r1, lsl #12] │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xdaf4c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vhsub.s32 , q0, │ │ │ │ - svclt 0x0000f9e9 │ │ │ │ - ldrshteq sp, [r2], -r4 │ │ │ │ + svclt 0x0000f995 │ │ │ │ + eorseq sp, r2, r4, lsr #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r2, r2, r4, lsl #13 │ │ │ │ andeq pc, r9, r0, asr #7 │ │ │ │ @@ -10905,22 +10905,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - adcscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d24 │ │ │ │ vqsub.s32 q3, q0, │ │ │ │ - bvc 0xff5590a0 │ │ │ │ + bvc 0xff558f50 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -10967,15 +10967,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf1c640b0 │ │ │ │ strbt r0, [r2], r7, lsr #12 │ │ │ │ stceq 0, cr15, [r5], {79} @ 0x4f │ │ │ │ @ instruction: 0xf041e6df │ │ │ │ andcs r0, r2, r4, lsl #2 │ │ │ │ svclt 0x0000e750 │ │ │ │ - eorseq sp, r2, ip, lsl #30 │ │ │ │ + eorseq sp, r2, ip, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vqrdmlsh.s q8, q8, d1[1] │ │ │ │ addlt r5, r3, r7, asr #13 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ @@ -11065,22 +11065,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - adcscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55ae20 │ │ │ │ + bvc 0xff55acd0 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11129,15 +11129,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq sp, r2, ip, lsl #30 │ │ │ │ + eorseq sp, r2, ip, lsr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ svceq 0x00cdb082 │ │ │ │ strpl pc, [sl, -r1, asr #7] │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ @@ -11249,21 +11249,21 @@ │ │ │ │ stmdahi r2!, {r0, r1, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, r5, pc} │ │ │ │ blcs 0x14f808 │ │ │ │ @ instruction: 0xf1bed0a3 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 q13, , │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xe631a0 │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - mcr2 2, 3, pc, cr6, cr15, {0} @ │ │ │ │ + mrc2 2, 0, pc, cr2, cr15, {0} │ │ │ │ movwlt r7, #2784 @ 0xae0 │ │ │ │ @ instruction: 0xf04a8823 │ │ │ │ @ instruction: 0xf01a0002 │ │ │ │ @ instruction: 0xf0430f60 │ │ │ │ eorhi r0, r2, r0, lsr #4 │ │ │ │ @ instruction: 0xf1bed1ce │ │ │ │ @ instruction: 0xf47f0f03 │ │ │ │ @@ -11311,15 +11311,15 @@ │ │ │ │ blx 0x81ceec │ │ │ │ teqpmi r9, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ strmi pc, [sp, -pc, asr #12] │ │ │ │ ldrbvc pc, [pc, pc, asr #13]! @ │ │ │ │ @ instruction: 0xe6bc1bbf │ │ │ │ andeq pc, r4, r0, asr #32 │ │ │ │ strb r2, [fp, -r2, lsl #6] │ │ │ │ - eorseq sp, r2, ip, lsl #30 │ │ │ │ + eorseq sp, r2, ip, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf3c00bc5 │ │ │ │ addlt r1, r3, r7, asr #13 │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ @@ -11409,22 +11409,22 @@ │ │ │ │ str r2, [r0, r2] │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xd1bc2c00 │ │ │ │ adcsle r2, sp, r4, lsl #16 │ │ │ │ svceq 0x0004f1bc │ │ │ │ svcge 0x0072f43f │ │ │ │ - adcscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsccs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d26 │ │ │ │ vqsub.s16 q3, , │ │ │ │ - bvc 0xff55a8c0 │ │ │ │ + bvc 0xff55a770 │ │ │ │ ldmdahi r0, {r2, r6, r8, r9, ip, sp, pc} │ │ │ │ tstpeq r2, sl, asr #32 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0060f01a │ │ │ │ strteq pc, [r0], #-64 @ 0xffffffc0 │ │ │ │ bicsle r8, r0, r4, lsl r0 │ │ │ │ svceq 0x0003f1bc │ │ │ │ vst4.32 {d29,d31,d33,d35}, [r0 :64], r7 │ │ │ │ @@ -11473,15 +11473,15 @@ │ │ │ │ vmlseq.f32 s28, s14, s8 │ │ │ │ @ instruction: 0xf00cfa00 │ │ │ │ stceq 0, cr15, [r3], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fe6dd │ │ │ │ ldrb r0, [sl], r5, lsl #24 │ │ │ │ tstpeq r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strb r2, [fp, -r2] │ │ │ │ - eorseq sp, r2, ip, lsl #30 │ │ │ │ + eorseq sp, r2, ip, lsr lr │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ stcge 0, cr11, [ip], {141} @ 0x8d │ │ │ │ andeq lr, pc, r4, lsl #18 │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ @@ -11639,21 +11639,21 @@ │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ stmdbcs r0, {r1, pc} │ │ │ │ svcge 0x0076f47f │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ @ instruction: 0xf1b9af76 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ vrecps.f32 d26, d11, d9 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfe5a37b8 │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - blx 0x16d803e │ │ │ │ + blx 0x1d803e │ │ │ │ bvc 0xff4c202c │ │ │ │ subsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0xf04b9b1a │ │ │ │ ldmdbls sl, {r1, r9, sl, fp} │ │ │ │ svceq 0x0060f01b │ │ │ │ @ instruction: 0xf043881b │ │ │ │ andhi r0, sl, r0, lsr #4 │ │ │ │ @@ -11794,15 +11794,15 @@ │ │ │ │ tstpeq r1, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ mvnsvc pc, pc, asr #13 │ │ │ │ adcmi r4, ip, r8, lsl r3 │ │ │ │ andls r1, r2, #74752 @ 0x12400 │ │ │ │ @ instruction: 0xf04ee732 │ │ │ │ movwcs r0, #11780 @ 0x2e04 │ │ │ │ svclt 0x0000e678 │ │ │ │ - eorseq sp, r2, ip, lsl pc │ │ │ │ + eorseq sp, r2, ip, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb72c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svceq 0x00c30fe8 │ │ │ │ sbcpl pc, r7, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x1ba88 │ │ │ │ @@ -11814,15 +11814,15 @@ │ │ │ │ adcshi pc, r5, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x1409e88 │ │ │ │ @ instruction: 0xf64d0c5c │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ bl 0xdc730 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -11934,36 +11934,36 @@ │ │ │ │ andeq r7, r0, #206848 @ 0x32800 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcle r2, lr, r0, lsl #24 │ │ │ │ blcs 0x3a968 │ │ │ │ vrhadd.s8 , , q1 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x45bd04 │ │ │ │ vqsub.s16 q9, q3, │ │ │ │ - stmdahi sl, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b1 │ │ │ │ str r4, [lr, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf8f0f21f │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + @ instruction: 0xf89cf21f │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfee87f00 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiavc r0, {s29-s107} │ │ │ │ @@ -12005,15 +12005,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - ldc2 1, cr15, [lr, #208] @ 0xd0 │ │ │ │ + stc2l 1, cr15, [sl, #-208] @ 0xffffff30 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x402990 │ │ │ │ blls 0x3acdd4 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -12237,21 +12237,21 @@ │ │ │ │ @ instruction: 0xe6cb43ff │ │ │ │ blcs 0x42cf4 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ bvc 0xfe8640f0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb1 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bl 0x7dc114 │ │ │ │ + bl 0x7dbfb4 │ │ │ │ bl 0x141cd30 │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strb r0, [r1, -r1, lsl #14] │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ andeq pc, r8, #201326595 @ 0xc000003 │ │ │ │ @@ -12367,19 +12367,19 @@ │ │ │ │ ldr r0, [r5], -r4, lsl #6 │ │ │ │ strbt r2, [r6], r0 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ svccs 0x00048085 │ │ │ │ @ instruction: 0xf89cbf08 │ │ │ │ @ instruction: 0xf43f2001 │ │ │ │ vceq.f32 q13, , q9 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xcdc7c0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - stc2 2, cr15, [lr, #120]! @ 0x78 │ │ │ │ + ldc2l 2, cr15, [sl, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ subsmi r2, sp, #786432 @ 0xc0000 │ │ │ │ strteq pc, [r0], -r3, lsl #2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andsvc pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ movwls r4, #29483 @ 0x732b │ │ │ │ @@ -12388,73 +12388,73 @@ │ │ │ │ strcs r9, [r8], -r6, lsl #4 │ │ │ │ ldrb r9, [r7], #773 @ 0x305 │ │ │ │ strcs r2, [r5, -r0, lsr #12] │ │ │ │ andcs lr, r5, fp, asr #14 │ │ │ │ blvc 0x18d6128 │ │ │ │ @ instruction: 0xf47f2a00 │ │ │ │ vrecps.f32 d26, d11, d6 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x75c41c │ │ │ │ vqsub.s16 q9, , │ │ │ │ - @ instruction: 0xf041fed3 │ │ │ │ + @ instruction: 0xf041fe7b │ │ │ │ ldrt r4, [r1], r0, lsl #3 │ │ │ │ andle r2, r6, r6, lsl #16 │ │ │ │ @ instruction: 0xd1a42805 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ vsubhn.i16 d14, q13, q12 │ │ │ │ - ldmib sp, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addsmi r1, r3, #-1610612736 @ 0xa0000000 │ │ │ │ addmi fp, sp, #8, 30 │ │ │ │ addmi sp, sp, #8 │ │ │ │ movwle r4, #29075 @ 0x7193 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ @ instruction: 0xf47f2f06 │ │ │ │ @ instruction: 0xe77cae97 │ │ │ │ ldmle r7!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf47f2806 │ │ │ │ ldrb sl, [r4, -pc, lsl #29]! │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #5120 @ 0x1400 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - ldc2l 2, cr15, [r0, #-120] @ 0xffffff88 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - sbcscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + ldc2l 2, cr15, [ip], #120 @ 0x78 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + andcc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x424d50 │ │ │ │ - ldc2 2, cr15, [sl, #-120]! @ 0xffffff88 │ │ │ │ + stc2l 2, cr15, [r6], #120 @ 0x78 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0x4618e596 │ │ │ │ andcs lr, r0, sl, lsl r7 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - andcs pc, r0, r7, lsr #26 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + ldrdcs pc, [r0], -r3 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d14, d0 │ │ │ │ - svclt 0x0000fd1d │ │ │ │ - eorseq lr, r2, r0, lsr r0 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + svclt 0x0000fcc9 │ │ │ │ + eorseq sp, r2, r0, ror #30 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ ldcmi 0, cr11, [fp, #596]! @ 0x254 │ │ │ │ vldmiavc r1, {s29-s107} │ │ │ │ strpl pc, [sl], -r1, asr #7 │ │ │ │ @@ -12502,15 +12502,15 @@ │ │ │ │ tstcc r0, #3358720 @ 0x334000 │ │ │ │ movweq pc, #16438 @ 0x4036 @ │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ stmdbge lr, {r1, r3, r8, r9, sp} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1342306 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r4, r9, ip, sp} │ │ │ │ blls 0x26d178 │ │ │ │ ldrmi r9, [r9], #-2575 @ 0xfffff5f1 │ │ │ │ @ instruction: 0xf1019b0e │ │ │ │ andls r0, r7, #1 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ andls r0, r5, r1, lsl #6 │ │ │ │ @@ -12750,21 +12750,21 @@ │ │ │ │ stcls 6, cr14, [r3, #-708] @ 0xfffffd3c │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ strcs r8, [r0], -lr, lsl #2 │ │ │ │ @ instruction: 0xf0467aa0 │ │ │ │ strmi r0, [r1], -r0, asr #14 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ mcrge 4, 5, pc, cr5, cr15, {1} @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb4 │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - bl 0x75b910 │ │ │ │ + bl 0x75b7b0 │ │ │ │ bl 0x179cd2c │ │ │ │ @ instruction: 0xf04f0109 │ │ │ │ svclt 0x00280101 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ ldr r0, [r4, -r1, lsl #14]! │ │ │ │ movwcs r4, #5637 @ 0x1605 │ │ │ │ smlabteq fp, r3, r3, pc @ │ │ │ │ @@ -12886,19 +12886,19 @@ │ │ │ │ andeq pc, r4, r6, asr #32 │ │ │ │ @ instruction: 0x2700e5f7 │ │ │ │ svccs 0x0001e6c8 │ │ │ │ addhi pc, sl, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ @ instruction: 0xf43f7852 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xc1cfdc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ - @ instruction: 0xf9a0f21e │ │ │ │ + @ instruction: 0xf94cf21e │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ blx 0xfec4af90 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ blx 0x2ce1c │ │ │ │ teqpmi sp, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ @@ -12911,71 +12911,71 @@ │ │ │ │ @ instruction: 0xf88d9507 │ │ │ │ andls r7, r5, r0, lsl r0 │ │ │ │ @ instruction: 0x2105e49c │ │ │ │ @ instruction: 0x2620e73c │ │ │ │ strb r2, [r0, r5, lsl #14] │ │ │ │ blcs 0x3b90c │ │ │ │ mrcge 4, 7, APSR_nzcv, cr4, cr15, {3} │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #21504 @ 0x5400 │ │ │ │ - blx 0xfef594f0 │ │ │ │ + blx 0x19594f0 │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdbcs r6, {r0, r2, r3, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdbcs r5, {r1, r2, ip, lr, pc} │ │ │ │ svcge 0x0066f47f │ │ │ │ str sl, [r4], r8, lsl #20 │ │ │ │ - blx 0xfe3d95dc │ │ │ │ + blx 0xbd95dc │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andeq lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r7, r5, lsl #5 │ │ │ │ orrsmi r4, r3, r5, lsl #5 │ │ │ │ bge 0x2513e4 │ │ │ │ @ instruction: 0xf47f2906 │ │ │ │ @ instruction: 0xe73eae74 │ │ │ │ ldmible r8!, {r1, r2, r5, r6, r7, r8, sl, lr}^ │ │ │ │ svccs 0x0006aa04 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ svclt 0x0000e737 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #22528 @ 0x5800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf934f21e │ │ │ │ - sbcscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf8e0f21e │ │ │ │ + andcc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x3e5578 │ │ │ │ - @ instruction: 0xf926f21e │ │ │ │ + @ instruction: 0xf8d2f21e │ │ │ │ ldrb r7, [r4, #-2130]! @ 0xfffff7ae │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x2dd0ec │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf91af21e │ │ │ │ + @ instruction: 0xf8c6f21e │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf90cf21e │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq lr, r2, r0, lsr r0 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + @ instruction: 0xf8b8f21e │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + eorseq sp, r2, r0, ror #30 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmibmi r0, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ strmi fp, [r7], -sl, lsl #1 │ │ │ │ @ instruction: 0xf3c30fdc │ │ │ │ @@ -12999,15 +12999,15 @@ │ │ │ │ @ instruction: 0xf00580f2 │ │ │ │ vsubl.u8 q8, d3, d1 │ │ │ │ @ instruction: 0xf0826145 │ │ │ │ b 0x105ccdc │ │ │ │ ldmdblt sl, {r7, r8, ip} │ │ │ │ b 0x11deedc │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - subpl pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + rsbsmi pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8b2a904 │ │ │ │ @ instruction: 0x463a41f0 │ │ │ │ blx 0xfe91dd8e │ │ │ │ blx 0xfe94cd0e │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ @@ -13018,27 +13018,27 @@ │ │ │ │ @ instruction: 0x4c0cfba0 │ │ │ │ mcrrmi 1, 12, pc, r0, cr12 @ │ │ │ │ stmdagt r0, {r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ bl 0x746d3c │ │ │ │ strls r0, [r0], #-1036 @ 0xfffffbf4 │ │ │ │ stmdaeq r8, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - ldc2 1, cr15, [r4, #204]! @ 0xcc │ │ │ │ + stc2l 1, cr15, [r0, #-204]! @ 0xffffff34 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [ip, #204]! @ 0xcc │ │ │ │ + ldc2l 1, cr15, [r8, #-204] @ 0xffffff34 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1332304 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdacc r2, {r2, r8, r9} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ b 0x101f670 │ │ │ │ beq 0x16f1080 │ │ │ │ @ instruction: 0xf1431c41 │ │ │ │ blx 0x5fd7e │ │ │ │ blx 0xfe89958e │ │ │ │ @@ -13178,54 +13178,54 @@ │ │ │ │ blvc 0x858618 │ │ │ │ blvc 0xd85d4 │ │ │ │ blvc 0x1585d8 │ │ │ │ blvc 0x1d85dc │ │ │ │ addsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0x2c007b74 │ │ │ │ vrhadd.s8 d29, d27, d6 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x61d078 │ │ │ │ vqsub.s16 q9, , │ │ │ │ - ldc 8, cr15, [pc, #660] @ 0x1d260 │ │ │ │ + ldc 8, cr15, [pc, #308] @ 0x1d100 │ │ │ │ ldmdahi r2!, {r2, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ blvc 0xd860c │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ blvc 0x158614 │ │ │ │ stc 0, cr8, [sp, #200] @ 0xc8 │ │ │ │ stmdacs r0, {r1, r2, r8, r9, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xb125d1e0 │ │ │ │ orrmi pc, r0, #35 @ 0x23 │ │ │ │ movwpl pc, #67 @ 0x43 @ │ │ │ │ @ instruction: 0xf043e76f │ │ │ │ strb r4, [ip, -r0, lsl #7]! │ │ │ │ - @ instruction: 0xf868f28a │ │ │ │ + @ instruction: 0xf808f28a │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xff2cf21d │ │ │ │ + mrc2 2, 6, pc, cr8, cr13, {0} │ │ │ │ ... │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb74230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #2048 @ 0x800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xff10f21d │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ + mrc2 2, 5, pc, cr12, cr13, {0} │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ mrcvc 4, 2, fp, cr5, cr0, {3} │ │ │ │ stmdbvc sp, {r0, r2, r4, r8, ip, sp, pc} │ │ │ │ strne pc, [r0, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0x4601e9d0 │ │ │ │ mvnslt r6, r3, asr #17 │ │ │ │ adcmi r6, ip, #13959168 @ 0xd50000 │ │ │ │ tstcs r2, r2, lsr #20 │ │ │ │ @@ -13474,21 +13474,21 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :128], r3 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stmdbcs r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ svcge 0x007bf43f │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ vceq.f32 q13, , q8 │ │ │ │ - vrshr.s64 d19, d24, #64 │ │ │ │ + vmlal.s q9, d16, d0[6] │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xbe546c │ │ │ │ rsbsvs pc, fp, #64, 4 │ │ │ │ - stc2 2, cr15, [r0, #-116] @ 0xffffff8c │ │ │ │ + stc2 2, cr15, [ip], #116 @ 0x74 │ │ │ │ @ instruction: 0xf681fab1 │ │ │ │ blx 0xfec4b8c0 │ │ │ │ strtcc pc, [r0], -r0, lsl #13 │ │ │ │ streq pc, [r1, -r7, lsl #1] │ │ │ │ @ instruction: 0xf5a740b1 │ │ │ │ @ instruction: 0xf1a6537f │ │ │ │ blcc 0xfdf110 │ │ │ │ @@ -13521,21 +13521,21 @@ │ │ │ │ stmdahi r3!, {r0, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf4432e01 │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ ldr sp, [lr, -r4, lsr #3] │ │ │ │ tstcs r2, r2, lsl #22 │ │ │ │ streq pc, [r4, -r3, asr #32] │ │ │ │ andcs lr, r0, pc, lsr #14 │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - stc2 2, cr15, [r6], #116 @ 0x74 │ │ │ │ - eorseq sp, r2, ip, lsl pc │ │ │ │ - eorseq lr, r2, ip, lsr r0 │ │ │ │ + mrrc2 2, 1, pc, r2, cr13 @ │ │ │ │ + eorseq sp, r2, ip, asr #28 │ │ │ │ + eorseq sp, r2, ip, ror #30 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ stmibmi ip, {r0, r1, r5, r7, ip, sp, pc}^ │ │ │ │ andcs r4, r0, r3, lsl #13 │ │ │ │ @ instruction: 0x91216809 │ │ │ │ @@ -13695,15 +13695,15 @@ │ │ │ │ @ instruction: 0xf0400f60 │ │ │ │ strbeq r8, [r6], r0, lsl #13 │ │ │ │ andhi pc, ip, #64, 2 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrhi pc, [lr], -r0, asr #32 │ │ │ │ @ instruction: 0xf0012b04 │ │ │ │ eorcs r8, r8, #137 @ 0x89 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x0051f89d │ │ │ │ movwcc pc, #23298 @ 0x5b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ tst fp, r3, lsl #6 │ │ │ │ b 0x1401838 │ │ │ │ stmib sp, {r3, r4, r6, r7, fp, ip, sp}^ │ │ │ │ @@ -13830,22 +13830,22 @@ │ │ │ │ svceq 0x0005f1bc │ │ │ │ ldrhi pc, [r8, #64]! @ 0x40 │ │ │ │ @ instruction: 0xf0012b05 │ │ │ │ @ instruction: 0xf8dd8103 │ │ │ │ ldmib r8, {r2, r3, pc}^ │ │ │ │ @ instruction: 0xf8984202 │ │ │ │ strtmi r0, [r1], -r1 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0422428 │ │ │ │ blx 0x12e1fe │ │ │ │ @ instruction: 0xf9b33305 │ │ │ │ strt r3, [sl], r4, lsr #6 │ │ │ │ @ instruction: 0xf64d2228 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8980332 │ │ │ │ blx 0x9da1a │ │ │ │ @ instruction: 0xf8d33305 │ │ │ │ movwls r3, #13092 @ 0x3324 │ │ │ │ mulcs r4, sl, r8 │ │ │ │ @ instruction: 0xf9bd2100 │ │ │ │ bicsmi r3, r2, #12 │ │ │ │ @@ -13912,15 +13912,15 @@ │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r6 │ │ │ │ tsteq r9, r1, asr #20 │ │ │ │ @ instruction: 0x432140fe │ │ │ │ @ instruction: 0x7018e9dd │ │ │ │ ldmda lr, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrne lr, [ip], -sp, asr #19 │ │ │ │ eorcs lr, r8, #40632320 @ 0x26c0000 │ │ │ │ - cdppl 6, 4, cr15, cr0, cr13, {2} │ │ │ │ + cdpmi 6, 7, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdmi pc, [r8], -r8 │ │ │ │ movwne lr, #18904 @ 0x49d8 │ │ │ │ and pc, r5, #2048 @ 0x800 │ │ │ │ muleq r1, r8, r8 │ │ │ │ @ instruction: 0xf8d8430b │ │ │ │ svclt 0x0018300c │ │ │ │ @@ -14660,21 +14660,21 @@ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf04fac38 │ │ │ │ @ instruction: 0xf89a0810 │ │ │ │ @ instruction: 0xf048100a │ │ │ │ strmi r0, [sl], -r0, asr #16 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [sp], #-252 @ 0xffffff04 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bca │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - blcs 0x5db2c │ │ │ │ + blcs 0x5d9cc │ │ │ │ mvnhi pc, r0 │ │ │ │ blcs 0x45340 │ │ │ │ @ instruction: 0xf04fd1e1 │ │ │ │ movwcs r0, #6168 @ 0x1818 │ │ │ │ pkhbtmi lr, lr, r5, lsl #8 │ │ │ │ @ instruction: 0x463946b0 │ │ │ │ @ instruction: 0xf7ff463e │ │ │ │ @@ -14841,20 +14841,20 @@ │ │ │ │ stcls 0, cr0, [r5], {1} │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ svclt 0x00184333 │ │ │ │ andeq pc, r1, r0, asr #32 │ │ │ │ str r0, [r9], #1984 @ 0x7c0 │ │ │ │ mulmi sp, sl, r8 │ │ │ │ orrsle r2, fp, r0, lsl #24 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #22528 @ 0x5800 │ │ │ │ - blx 0xfe8db31e │ │ │ │ + blx 0x12db31e │ │ │ │ stmiane r4!, {r3, r8, r9, fp, ip, pc}^ │ │ │ │ bl 0x13455fc │ │ │ │ ldrb r0, [r7], -r3, lsl #24 │ │ │ │ @ instruction: 0xf04f990e │ │ │ │ blls 0xe0a34 │ │ │ │ @ instruction: 0xf7ff460a │ │ │ │ @ instruction: 0xf04fbaaa │ │ │ │ @@ -14867,16 +14867,16 @@ │ │ │ │ smusdeq r0, r2, r1 │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ movwcs r3, #4873 @ 0x1309 │ │ │ │ bllt 0xffbdca1c │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ msrne CPSR_, #216, 16 @ 0xd80000 │ │ │ │ strmi r9, [fp], #-3332 @ 0xfffff2fc │ │ │ │ tsteq r9, r4, lsl #20 │ │ │ │ vmlaeq.f32 s28, s12, s10 │ │ │ │ tsteq lr, r1, asr sl │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf43f0808 │ │ │ │ @@ -14952,33 +14952,33 @@ │ │ │ │ @ instruction: 0xf7fe4280 │ │ │ │ bls 0x14e870 │ │ │ │ @ instruction: 0xf04f431a │ │ │ │ svclt 0x00140300 │ │ │ │ ldrmi r2, [pc], -r1, lsl #14 │ │ │ │ movwls r4, #17944 @ 0x4618 │ │ │ │ stmdblt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d16, d3 │ │ │ │ andls r7, r0, ip, lsl #4 │ │ │ │ - @ instruction: 0xf976f21c │ │ │ │ + @ instruction: 0xf922f21c │ │ │ │ eorle r2, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ strmi sl, [r8], r9, ror #25 │ │ │ │ svclt 0x0025f7fe │ │ │ │ b 0x144fac │ │ │ │ eorsmi r0, r1, r9, lsl #6 │ │ │ │ @ instruction: 0xf43f430b │ │ │ │ @ instruction: 0x9707aeb2 │ │ │ │ blcs 0x457c0 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {1} @ │ │ │ │ blcs 0x6d7c8 │ │ │ │ movwcs sp, #6231 @ 0x1857 │ │ │ │ ldrb r9, [ip, #-783] @ 0xfffffcf1 │ │ │ │ - blx 0xfe25b5e0 │ │ │ │ + blx 0xa5b5e0 │ │ │ │ @ instruction: 0x4000f8ba │ │ │ │ b 0x1060d6c │ │ │ │ ldmdaeq r2, {r1, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldreq pc, [r8], #-68 @ 0xffffffbc │ │ │ │ muleq r1, r8, r8 │ │ │ │ andmi pc, r0, #66 @ 0x42 │ │ │ │ msrmi CPSR_, #29360128 @ 0x1c00000 │ │ │ │ @@ -15028,79 +15028,79 @@ │ │ │ │ blx 0x8dfd0c │ │ │ │ blx 0x91b498 │ │ │ │ blls 0x21bca4 │ │ │ │ ldr r4, [r1, #-801] @ 0xfffffcdf │ │ │ │ strcs r2, [r1], -r0, lsl #2 │ │ │ │ tstls r3, sl, lsl #12 │ │ │ │ bllt 0x19cca0 │ │ │ │ - subscc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + addcs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0xd67518 │ │ │ │ - @ instruction: 0xf8daf21c │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + @ instruction: 0xf886f21c │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #48, 22 @ 0xc000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf8ccf21c │ │ │ │ - eorcc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf878f21c │ │ │ │ + subscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x9e753c │ │ │ │ - @ instruction: 0xf8bef21c │ │ │ │ - subcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + @ instruction: 0xf86af21c │ │ │ │ + rsbscs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d16 │ │ │ │ vqsub.s16 d2, d12, d6 │ │ │ │ - andcs pc, r0, pc, lsr #17 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + andcs pc, r0, fp, asr r8 @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d12, d0 │ │ │ │ - andcs pc, r0, r1, lsr #17 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, sp, asr #16 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b16 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf896f21c │ │ │ │ + @ instruction: 0xf842f21c │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x49f208 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - @ instruction: 0xf88cf21c │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0xf838f21c │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ vhsub.s16 , , q6 │ │ │ │ - andcs pc, r0, pc, asr #19 │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r7, ror r9 @ │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r8, lsl #22 │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf874f21c │ │ │ │ - eorseq lr, r2, ip, lsr r0 │ │ │ │ - eorseq sp, r2, r8, lsl lr │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, ip, lsr lr │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ - eorseq sp, r2, r4, asr lr │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + @ instruction: 0xf820f21c │ │ │ │ + eorseq sp, r2, ip, ror #30 │ │ │ │ + eorseq sp, r2, r8, asr #26 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ + eorseq sp, r2, r8, asr sp │ │ │ │ + eorseq sp, r2, r4, lsl #27 │ │ │ │ + eorseq lr, r2, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpvc 6, 5, cr4, cr5, cr12, {4} │ │ │ │ tstlt r5, r3, lsl #1 │ │ │ │ @ instruction: 0xf3c5790d │ │ │ │ ldmib r0, {r8, sl, ip}^ │ │ │ │ ldmib r0, {r0, r9, sl, ip, sp, lr}^ │ │ │ │ stmdbvs r3, {r0, r1, sl, ip}^ │ │ │ │ @@ -15327,21 +15327,21 @@ │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ ldrb r7, [r6, r3] │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstmi sl, #195 @ 0xc3 │ │ │ │ movwcs fp, #20232 @ 0x4f08 │ │ │ │ @ instruction: 0x7003d1b1 │ │ │ │ andcs lr, r0, sp, asr #15 │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ - mcr2 2, 4, pc, cr8, cr11, {0} @ │ │ │ │ - eorseq lr, r2, r8, asr r0 │ │ │ │ - eorseq lr, r2, ip, lsr r0 │ │ │ │ + mrc2 2, 1, pc, cr4, cr11, {0} │ │ │ │ + eorseq sp, r2, r8, lsl #31 │ │ │ │ + eorseq sp, r2, ip, ror #30 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs ip, {r1, r2, r6, fp, sp, lr}^ │ │ │ │ @ instruction: 0x0c04eba6 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmib r0, {r0, r1, r3, r5, sl, fp, ip, lr, pc}^ │ │ │ │ cmple r7, r2, lsl #4 │ │ │ │ strmi lr, [r2, #-2513] @ 0xfffff62f │ │ │ │ @@ -15542,21 +15542,21 @@ │ │ │ │ subvs r0, r1, r0, lsl #8 │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ strmi lr, [r4], #-2496 @ 0xfffff640 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d11, d0 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x9f570 │ │ │ │ vqsub.s16 q9, q1, │ │ │ │ - svclt 0x0000fe29 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000fdd1 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ bcs 0x17d4d4 │ │ │ │ ldrlt sp, [r0, #-22] @ 0xffffffea │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ bcs 0x1cb6e8 │ │ │ │ blvc 0x3539d4 │ │ │ │ @@ -15587,20 +15587,20 @@ │ │ │ │ andeq lr, r2, #3194880 @ 0x30c000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ str r7, [r1, r9, asr #22] │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xdfa1c │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - stc2 2, cr15, [r2], {27} │ │ │ │ + stc2 2, cr15, [lr], #-108 @ 0xffffff94 │ │ │ │ ldc2l 7, cr15, [sl, #-1012] @ 0xfffffc0c │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb76780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ andle r2, pc, r6, lsl #22 │ │ │ │ blcs 0x1bd5c0 │ │ │ │ @@ -15667,19 +15667,19 @@ │ │ │ │ svclt 0x000842b5 │ │ │ │ ldrhle r4, [r2, #92]! @ 0x5c │ │ │ │ stmdavc sp, {r1, r2, r5, r6, fp, ip, sp, lr}^ │ │ │ │ mvnsle r4, #-536870902 @ 0xe000000a │ │ │ │ ldr r4, [pc, r8, lsl #12] │ │ │ │ stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x9fb5c │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0xff8dbf1e │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ + blx 0xfe3dbf1e │ │ │ │ + eorseq sp, r2, r8, asr sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb768bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cb8dc │ │ │ │ @@ -15761,19 +15761,19 @@ │ │ │ │ stmdale r1!, {r0, r1, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf63f2d01 │ │ │ │ svclt 0x0004af79 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x1f810 @ │ │ │ │ svcge 0x0072f43f │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x7dfcd4 │ │ │ │ sbcvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d11, d0 │ │ │ │ - vstrcs d15, [r4, #-148] @ 0xffffff6c │ │ │ │ + vstrcs s30, [r4, #-836] @ 0xfffffcbc │ │ │ │ stmdavc sl, {r0, r1, r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r0!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale fp, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf64fbf08 │ │ │ │ @ instruction: 0xf43f72ff │ │ │ │ ubfx sl, sp, #30, #8 │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -15789,20 +15789,20 @@ │ │ │ │ strb r0, [r9, -r1, lsl #8] │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ bcs 0x159578 │ │ │ │ svcge 0x0062f43f │ │ │ │ ldrbeq lr, [sl, sl, asr #15] │ │ │ │ svcge 0x0047f53f │ │ │ │ andcs lr, r0, r7, ror r7 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ andsvs pc, r3, #64, 4 │ │ │ │ - blx 0xffb5c108 │ │ │ │ - eorseq lr, r2, r4, lsl #2 │ │ │ │ + blx 0xfe65c108 │ │ │ │ + eorseq lr, r2, r4, lsr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdad60 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ strmi fp, [ip], -r1, lsr #1 │ │ │ │ tstls lr, sp │ │ │ │ @@ -15871,20 +15871,20 @@ │ │ │ │ sbcshi pc, r1, r0, lsl #1 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1069547520 @ 0x3fc00000 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ @ instruction: 0x46414650 │ │ │ │ - stc2 2, cr15, [r8], {72} @ 0x48 │ │ │ │ + ldc2 2, cr15, [r4], #-288 @ 0xfffffee0 │ │ │ │ ldmib sp, {r0, r2, r9, sl, lr}^ │ │ │ │ ldrtmi r1, [r3], -r7 │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1304500 │ │ │ │ - svcls 0x0004ff5b │ │ │ │ + svcls 0x0004ff07 │ │ │ │ @ instruction: 0x301ce9dd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ bl 0x1ee65e4 │ │ │ │ svclt 0x00380000 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ @ instruction: 0x0101ebba │ │ │ │ @@ -15904,33 +15904,33 @@ │ │ │ │ strls sp, [r3, -lr, ror #23] │ │ │ │ bl 0x1c69a40 │ │ │ │ svclt 0x00240306 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s8 d18, d8, d0 │ │ │ │ - strmi pc, [r8], r7, asr #24 │ │ │ │ + @ instruction: 0x4688fbf3 │ │ │ │ stmdaeq r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1782804 │ │ │ │ strmi r0, [r5], -r0, lsl #6 │ │ │ │ strcs fp, [r4, #-3900] @ 0xfffff0c4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1483d04 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp}^ │ │ │ │ stmib sp, {r0, r3, r8, r9, sp}^ │ │ │ │ stmdbls r8, {fp, ip, lr} │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1308b1c │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r5, [r3], -r0, lsl #16 │ │ │ │ stmdbls ip, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf1309807 │ │ │ │ - bls 0x6df69c │ │ │ │ + bls 0x6df54c │ │ │ │ tsteq ip, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdane r2, {r3, r4, r8, fp, ip, pc} │ │ │ │ svcls 0x0004981b │ │ │ │ svclt 0x00284143 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vmoveq.16 d17[0], lr │ │ │ │ @@ -15995,20 +15995,20 @@ │ │ │ │ stccs 2, cr13, [r0, #-332] @ 0xfffffeb4 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ movwls r3, #13311 @ 0x33ff │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - andls pc, r3, pc, lsl #23 │ │ │ │ + andls pc, r3, fp, lsr fp @ │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ ldrtmi r9, [sl], -r3, lsl #22 │ │ │ │ ldrdne lr, [r7], -sp │ │ │ │ ldrtmi r9, [r3], -r1, lsl #6 │ │ │ │ - mcr2 1, 3, pc, cr0, cr0, {1} @ │ │ │ │ + mcr2 1, 0, pc, cr12, cr0, {1} @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ tstcs ip, #3620864 @ 0x374000 │ │ │ │ ldrne lr, [sl], #-2525 @ 0xfffff623 │ │ │ │ andeq lr, r2, #191488 @ 0x2ec00 │ │ │ │ andeq lr, r3, sl, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1a62bfc │ │ │ │ @@ -16057,19 +16057,19 @@ │ │ │ │ stmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmdbls r8, {sl, ip, sp} │ │ │ │ movwcs lr, #39389 @ 0x99dd │ │ │ │ blvc 0x65b2e4 │ │ │ │ stc 8, cr9, [sp, #44] @ 0x2c │ │ │ │ vstr d7, [sp, #104] @ 0x68 │ │ │ │ @ instruction: 0xf1307b1c │ │ │ │ - blls 0x15f47c │ │ │ │ + blls 0x15f32c │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r3, [r3], -r0, lsl #8 │ │ │ │ stmdals r7, {r2, r3, r8, fp, ip, pc} │ │ │ │ - stc2l 1, cr15, [r6, #192]! @ 0xc0 │ │ │ │ + ldc2 1, cr15, [r2, #192] @ 0xc0 │ │ │ │ ldmib sp, {r1, r3, r4, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f041c │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ stmdane r8, {r3, r4, r8, r9, sp} │ │ │ │ cmpmi ip, fp, lsl r9 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bne 0xfeaa34f0 │ │ │ │ @@ -16333,25 +16333,25 @@ │ │ │ │ vst2.8 {d24-d25}, [r2 :64], sl │ │ │ │ andshi r4, sl, r0, lsl #5 │ │ │ │ ldmdavc sl, {r1, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ blls 0x38be70 │ │ │ │ blcs 0x7e178 │ │ │ │ svcge 0x0055f43f │ │ │ │ - rscscc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + eorcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s q10, q0, q9 │ │ │ │ vhsub.s16 , q5, q7 │ │ │ │ - strbmi pc, [pc], -r3, lsr #29 @ │ │ │ │ + strbmi pc, [pc], -pc, asr #28 @ │ │ │ │ strb r4, [sp], -lr, asr #12 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - @ instruction: 0xf8d4f248 │ │ │ │ + @ instruction: 0xf880f248 │ │ │ │ stmdacs r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ movweq pc, #370 @ 0x172 @ │ │ │ │ movwcs sp, #639 @ 0x27f │ │ │ │ andeq pc, r0, #1073741874 @ 0x40000032 │ │ │ │ movwls r4, #17948 @ 0x461c │ │ │ │ movwls r9, #13075 @ 0x3313 │ │ │ │ @@ -16436,16 +16436,16 @@ │ │ │ │ addsmi r4, r8, r4, asr r6 │ │ │ │ @ instruction: 0xf1c34310 │ │ │ │ orrcc r0, r0, #32, 4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ @ instruction: 0xe67f4310 │ │ │ │ movwcs r9, #6669 @ 0x1a0d │ │ │ │ pkhbt r7, r6, r3 │ │ │ │ - @ instruction: 0xff10f286 │ │ │ │ - eorseq lr, r2, r4, lsl r1 │ │ │ │ + cdp2 2, 11, cr15, cr0, cr6, {4} │ │ │ │ + eorseq lr, r2, r4, asr #32 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r5, asr #16 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @@ -16661,25 +16661,25 @@ │ │ │ │ ldrbtmi r4, [r0], -sl, lsl #12 │ │ │ │ strbmi r4, [r6], r1, ror #12 │ │ │ │ stmiavs r2!, {r1, r4, r7, r9, sl, sp, lr, pc} │ │ │ │ ldrbtmi r4, [r0], ip, lsl #13 │ │ │ │ stmiavs r2!, {r0, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xe7bf4696 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x220aec │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d4, d26, d5 │ │ │ │ - andcs pc, r0, r9, lsl ip @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r5, asr #23 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r6, r0, fp, lsl #5 │ │ │ │ - stc2 2, cr15, [lr], {26} │ │ │ │ - eorseq lr, r2, r4, lsr #2 │ │ │ │ + blx 0xfeedcec2 │ │ │ │ + eorseq lr, r2, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890b083 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ @ instruction: 0xf10c4690 │ │ │ │ @@ -16735,20 +16735,20 @@ │ │ │ │ andeq lr, r4, #120832 @ 0x1d800 │ │ │ │ strmi sp, [r8], -r3, lsl #6 │ │ │ │ @ instruction: 0x4621b29b │ │ │ │ @ instruction: 0x4628e7bc │ │ │ │ vmin.s8 d20, d1, d17 │ │ │ │ ldr r0, [r7, r1, lsl #6]! │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xe0c14 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fb85 │ │ │ │ - eorseq lr, r2, r4, asr #2 │ │ │ │ + svclt 0x0000fb31 │ │ │ │ + eorseq lr, r2, r4, ror r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb77978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ addlt ip, r3, r0 │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x207bc │ │ │ │ @@ -16797,20 +16797,20 @@ │ │ │ │ ldrb r2, [sl, r1, lsl #8]! │ │ │ │ vhadd.s8 d18, d1, d0 │ │ │ │ strmi r0, [r1], -r1, lsl #8 │ │ │ │ strmi lr, [r3], -r2, ror #15 │ │ │ │ @ instruction: 0x2000e7b6 │ │ │ │ @ instruction: 0x46012410 │ │ │ │ ldrdcs lr, [r0], -ip │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subpl pc, r5, #64, 4 │ │ │ │ - blx 0x25d0ce │ │ │ │ - eorseq lr, r2, ip, asr r1 │ │ │ │ + blx 0xfed5d0cc │ │ │ │ + eorseq lr, r2, ip, lsl #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sp, r8, lsr #31 │ │ │ │ ldmdbge r6, {r2, r9, sl, lr} │ │ │ │ ldcls 8, cr10, [fp, #-16] │ │ │ │ @@ -16927,24 +16927,24 @@ │ │ │ │ movwcs r9, #2566 @ 0xa06 │ │ │ │ @ instruction: 0xf04f9e07 │ │ │ │ adcsmi r4, lr, #0, 14 │ │ │ │ addsmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xf8bdbf08 │ │ │ │ @ instruction: 0xf47f200c │ │ │ │ ldr sl, [r5, r9, asr #30] │ │ │ │ - blx 0xedd476 │ │ │ │ + blx 0xff6dd474 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ blmi 0x160f1c │ │ │ │ subvs pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d10, d0 │ │ │ │ - svclt 0x0000fa01 │ │ │ │ + svclt 0x0000f9ad │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ - eorseq lr, r2, r0, lsr #3 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb74a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08b0fb0 │ │ │ │ ldmdbge r4, {r2, r9, sl, lr} │ │ │ │ cdpls 8, 1, cr10, cr9, cr2, {0} │ │ │ │ @@ -17044,23 +17044,23 @@ │ │ │ │ bfi r4, ip, #13, #4 │ │ │ │ andscs r2, r0, #0, 6 │ │ │ │ @ instruction: 0x461f461d │ │ │ │ bfi r4, ip, (invalid: 13:10) │ │ │ │ strmi r4, [sp], -r3, asr #12 │ │ │ │ @ instruction: 0x46cc4657 │ │ │ │ vqshl.s64 d14, d27, #6 │ │ │ │ - andcs pc, r0, r1, asr sl @ │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + strdcs pc, [r0], -r1 │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbsvs pc, sp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf918f21a │ │ │ │ + @ instruction: 0xf8c4f21a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ - ldrhteq lr, [r2], -ip │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + eorseq lr, r2, ip, ror #1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strvs lr, [r8, #-2514] @ 0xfffff62e │ │ │ │ ldmvs r3, {r0, r1, r3, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1164604 │ │ │ │ @@ -17473,28 +17473,28 @@ │ │ │ │ b 0x3c76e4 │ │ │ │ addsmi r0, r9, #1073741824 @ 0x40000000 │ │ │ │ adcsmi fp, r8, #8, 30 │ │ │ │ b 0xfe19568c │ │ │ │ @ instruction: 0xf8dd0355 │ │ │ │ @ instruction: 0x461fa010 │ │ │ │ vmax.s8 q15, , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0x2213a4 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xff0ef250 │ │ │ │ + mrc2 2, 5, pc, cr6, cr0, {2} │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x1217b8 │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fdb3 │ │ │ │ - eorseq sp, r2, r4, asr lr │ │ │ │ - eorseq sp, r2, ip, lsr lr │ │ │ │ + svclt 0x0000fd5f │ │ │ │ + eorseq sp, r2, r4, lsl #27 │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, asr #22 │ │ │ │ mulhi r3, r2, r8 │ │ │ │ ldmdavs fp, {r1, r2, r3, r9, sl, lr} │ │ │ │ @@ -17502,15 +17502,15 @@ │ │ │ │ stmdavc fp, {r8, r9} │ │ │ │ @ instruction: 0x46054617 │ │ │ │ blcs 0x16ff48 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ eorsvs r3, r0, r0, ror r0 │ │ │ │ eorcs r0, r8, #201326592 @ 0xc000000 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib r1, {r1, sl, fp, sp, pc}^ │ │ │ │ blx 0xa176e │ │ │ │ @ instruction: 0xf0413308 │ │ │ │ @ instruction: 0xf9b34100 │ │ │ │ ldmdavc r2!, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ biccc lr, r2, #3072 @ 0xc00 │ │ │ │ @@ -17542,45 +17542,45 @@ │ │ │ │ movwls r4, #17977 @ 0x4639 │ │ │ │ @ instruction: 0xf8cd7873 │ │ │ │ @ instruction: 0xf88dc008 │ │ │ │ @ instruction: 0xf7f33009 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ blls 0xe1800 │ │ │ │ stceq 0, cr15, [r8], #-316 @ 0xfffffec4 │ │ │ │ - subpl pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + rsbsmi pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andcs pc, r8, #12, 22 @ 0x3000 │ │ │ │ msrcs CPSR_s, #13762560 @ 0xd20000 │ │ │ │ mulle fp, sl, r2 │ │ │ │ @ instruction: 0xe7b0b21b │ │ │ │ @ instruction: 0xf64d2228 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ stcge 3, cr0, [r2], {50} @ 0x32 │ │ │ │ movwcc pc, #35586 @ 0x8b02 @ │ │ │ │ msrcc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ andslt r7, fp, #933888 @ 0xe4000 │ │ │ │ bicmi r2, r9, #0 │ │ │ │ str r0, [r0, r9, asr #15]! │ │ │ │ stcge 3, cr2, [r2], {-0} │ │ │ │ @ instruction: 0x46194618 │ │ │ │ @ instruction: 0x4639e79b │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ stcge 12, cr15, [r2], {9} │ │ │ │ ldrdeq lr, [r2, -r6] │ │ │ │ @ instruction: 0xe7d36873 │ │ │ │ - cdp2 2, 4, cr15, cr2, cr5, {4} │ │ │ │ + stc2l 2, cr15, [r2, #532]! @ 0x214 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ blmi 0x16190c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 , , │ │ │ │ - svclt 0x0000fd09 │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, asr r0 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsl #31 │ │ │ │ + eorseq lr, r2, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ addsmi r7, r3, r2, lsr #16 │ │ │ │ @@ -17629,21 +17629,21 @@ │ │ │ │ smlabteq r4, r4, r9, lr │ │ │ │ stmib r4, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ tstcs r0, r2, lsl #2 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ ldrmi r6, [r0], -r3, rrx │ │ │ │ @ instruction: 0xe7ac4613 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x121a0c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fc89 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ - eorseq sp, r2, ip, ror #28 │ │ │ │ + svclt 0x0000fc35 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + mlaseq r2, ip, sp, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb78774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x18d788 │ │ │ │ blcs 0x1d5624 │ │ │ │ blvc 0x2d5b00 │ │ │ │ @@ -17691,27 +17691,27 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf023bd10 │ │ │ │ @ instruction: 0xf0434380 │ │ │ │ strb r5, [lr, r0, lsl #6]! │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x261b04 │ │ │ │ andls r2, r0, r3, lsr #4 │ │ │ │ - stc2 2, cr15, [lr], {25} │ │ │ │ + blx 0xfeeddebe │ │ │ │ stc2l 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - ldc2l 2, cr15, [r0, #-320] @ 0xfffffec0 │ │ │ │ - ldrsbteq lr, [r2], -r8 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + ldc2l 2, cr15, [r8], #320 @ 0x140 │ │ │ │ + eorseq lr, r2, r8, lsl #2 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r3, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ blcs 0x1cd89c │ │ │ │ stmdavc fp, {r4, ip, lr, pc} │ │ │ │ svclt 0x00182b06 │ │ │ │ @@ -17784,27 +17784,27 @@ │ │ │ │ @ instruction: 0x41b545bc │ │ │ │ strtmi sp, [r3], -r1, ror #7 │ │ │ │ stmdavc r6, {r1, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ adcmi r7, lr, #5046272 @ 0x4d0000 │ │ │ │ @ instruction: 0x4608d3f9 │ │ │ │ @ instruction: 0xf7fbe7a8 │ │ │ │ vfma.f32 d31, d11, d23 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x1e1880 │ │ │ │ vqsub.s16 q9, q0, │ │ │ │ - andcs pc, r0, r1, lsr #25 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r9, asr #24 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - svclt 0x0000fb47 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + svclt 0x0000faf3 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb789f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r7, [r4], -sl, asr #16 │ │ │ │ subsmi r7, r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf04f780a │ │ │ │ @@ -17869,44 +17869,44 @@ │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ sxth r4, r0 │ │ │ │ @ instruction: 0xd1ba2802 │ │ │ │ stmdacs r2, {r0, r1, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xe79fd1df │ │ │ │ @ instruction: 0xf0104090 │ │ │ │ orrsle r0, fp, ip │ │ │ │ - eorcc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + subscs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x5aa170 │ │ │ │ - blx 0xfe95e190 │ │ │ │ - subcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + blx 0x145e190 │ │ │ │ + rsbscs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ vqsub.s16 d2, d9, d6 │ │ │ │ - @ instruction: 0x4610fa95 │ │ │ │ - ldrbcc pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrmi pc, [r0], -r1, asr #20 │ │ │ │ + strcs pc, [ip], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r4, [r0], #-2824 @ 0xfffff4f8 │ │ │ │ andscs pc, r7, #64, 4 │ │ │ │ - blx 0xfe1de1cc │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + blx 0xcde1cc │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0xff2de2c2 │ │ │ │ - mlaseq r2, r4, sp, sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + blx 0x1cde2c2 │ │ │ │ + eorseq sp, r2, r4, asr #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavc r4, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ mulgt r0, r1, r8 │ │ │ │ blx 0x3cdbb0 │ │ │ │ @@ -17983,19 +17983,19 @@ │ │ │ │ stccs 8, cr7, [r3, #-52] @ 0xffffffcc │ │ │ │ stccs 8, cr13, [r1, #-128] @ 0xffffff80 │ │ │ │ svclt 0x0004d882 │ │ │ │ strmi pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ ldrbtvc pc, [pc], #1743 @ 0x21ad0 @ │ │ │ │ svcge 0x007cf43f │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x7a1f94 │ │ │ │ sbcvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d9, d0 │ │ │ │ - @ instruction: 0x2d04f9c5 │ │ │ │ + @ instruction: 0x2d04f971 │ │ │ │ stmdavc sl, {r3, r5, r8, ip, lr, pc} │ │ │ │ stmdale r1!, {r0, r1, r9, fp, sp} │ │ │ │ ldmdale ip, {r0, r9, fp, sp} │ │ │ │ @ instruction: 0xf003d1ec │ │ │ │ @ instruction: 0xf64f0501 │ │ │ │ @ instruction: 0xe76772ff │ │ │ │ svclt 0x00082d04 │ │ │ │ @@ -18010,20 +18010,20 @@ │ │ │ │ andcs sl, r1, #92, 30 @ 0x170 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf647e752 │ │ │ │ @ instruction: 0xe74972ff │ │ │ │ @ instruction: 0xf43f2a04 │ │ │ │ strb sl, [r9, r9, ror #30] │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xe2000 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d9, d3 │ │ │ │ - svclt 0x0000f98f │ │ │ │ - eorseq lr, r2, ip, ror #3 │ │ │ │ + svclt 0x0000f93b │ │ │ │ + eorseq lr, r2, ip, lsl r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18066,17 +18066,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blx 0x155e63c │ │ │ │ + @ instruction: 0xf9f4f285 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18119,17 +18119,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf9eaf285 │ │ │ │ + @ instruction: 0xf98af285 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strmi fp, [r4], sl, lsl #1 │ │ │ │ @ instruction: 0x46984617 │ │ │ │ strmi r4, [sp], -ip, lsr #22 │ │ │ │ @@ -18172,17 +18172,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r9, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vsra.s64 q4, q8, #59 │ │ │ │ - svclt 0x0000f981 │ │ │ │ + svclt 0x0000f921 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb78fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -sp, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s27 │ │ │ │ @@ -18225,17 +18225,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf285bdf0 │ │ │ │ - svclt 0x0000f917 │ │ │ │ + svclt 0x0000f8b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd36c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0040f8cc │ │ │ │ strmi fp, [r4], r5, lsr #1 │ │ │ │ ldrdcs r4, [r0], -r3 │ │ │ │ @@ -18378,29 +18378,29 @@ │ │ │ │ blhi 0x45d720 │ │ │ │ blhi 0x4dd724 │ │ │ │ blhi 0x55d728 │ │ │ │ blhi 0x5dd72c │ │ │ │ blhi 0x65d730 │ │ │ │ blhi 0x6dd734 │ │ │ │ blhi 0x75d738 │ │ │ │ - blx 0xff2de5c2 │ │ │ │ + blx 0x1dde5c2 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ ldmdage ip, {r1, r3, r4, r8, fp, sp, pc} │ │ │ │ - blx 0xff0de5d2 │ │ │ │ + blx 0x1bde5d2 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage lr, {r2, r4, r8, fp, sp, pc} │ │ │ │ strls r9, [r1, -r0, lsl #12] │ │ │ │ - blx 0xfeede5e2 │ │ │ │ + blx 0x19de5e2 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ ldmdage r2, {r4, r8, fp, sp, pc} │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfebde5fa │ │ │ │ + blx 0x16de5fa │ │ │ │ mrcls 15, 0, r9, cr8, cr12, {0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andsne lr, sl, #3620864 @ 0x374000 │ │ │ │ ldmib sp, {r1, r2, r4, r5, r6, r7, r8, fp, ip}^ │ │ │ │ @ instruction: 0x96053016 │ │ │ │ mrcls 15, 0, r9, cr13, cr9, {0} │ │ │ │ @ instruction: 0x0e06eb57 │ │ │ │ @@ -18440,15 +18440,15 @@ │ │ │ │ andeq lr, r0, r2, asr #22 │ │ │ │ andcc lr, sl, sp, asr #19 │ │ │ │ strbmi lr, [r3], -r4, ror #13 │ │ │ │ strbmi sl, [sl], -ip, lsl #16 │ │ │ │ @ instruction: 0xf8cda90a │ │ │ │ @ instruction: 0xf8cd9000 │ │ │ │ @ instruction: 0xf12e8004 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, ip, sp}^ │ │ │ │ ldrb r6, [r5], ip, lsl #14 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ bleq 0x5e358 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @@ -18525,28 +18525,28 @@ │ │ │ │ eorhi r4, r3, r0, lsl #7 │ │ │ │ stmdahi r3!, {r1, r3, r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ addvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf8ac8023 │ │ │ │ ldrt r2, [r2], r0 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x2a2810 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ vqsub.s16 d6, d24, d29 │ │ │ │ - vqdmull.s , d20, d7 │ │ │ │ - @ instruction: 0xf24bfeb3 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vmvn.i32 d15, #4456447 @ 0x0043ffff │ │ │ │ + @ instruction: 0xf24bfe53 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xe2430 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fec9 │ │ │ │ - eorseq lr, r2, r8, ror r2 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000fe71 │ │ │ │ + eorseq lr, r2, r8, lsr #3 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ blhi 0xdd84c │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmdavc r7, {r0, r2, r4, r7, ip, sp, pc} │ │ │ │ strcs r7, [r1], #-2062 @ 0xfffff7f2 │ │ │ │ @@ -18592,19 +18592,19 @@ │ │ │ │ addhi pc, r2, r0, lsl #1 │ │ │ │ bl 0x1e6e04c │ │ │ │ svclt 0x00280305 │ │ │ │ ldrbtcc pc, [pc], #79 @ 0x22454 @ │ │ │ │ strtmi sp, [sl], -r6, lsl #4 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ vmax.s8 q10, , │ │ │ │ - strmi pc, [r4], -r1, asr #30 │ │ │ │ + strmi pc, [r4], -sp, ror #29 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ strge lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x55e92c │ │ │ │ + @ instruction: 0xf9c0f12e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ ldrdne lr, [lr], -sp │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ andeq lr, r2, #120, 22 @ 0x1e000 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e65494 │ │ │ │ @@ -18624,24 +18624,24 @@ │ │ │ │ blle 0xffb660c8 │ │ │ │ bl 0x1c6cccc │ │ │ │ svclt 0x00240305 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r5, #0, 6 │ │ │ │ movwcs r4, #1552 @ 0x610 │ │ │ │ vmax.s8 d20, d5, d26 │ │ │ │ - strmi pc, [fp], -r1, lsl #30 │ │ │ │ + strmi pc, [fp], -sp, lsr #29 │ │ │ │ stmdacs r2, {r0, r1, r5, r8, r9, lr} │ │ │ │ andeq pc, r0, #-1073741796 @ 0xc000001c │ │ │ │ andcs fp, r2, ip, lsr pc │ │ │ │ stmdacc r2, {r8, r9, sp} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ movweq lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - @ instruction: 0xf9caf12e │ │ │ │ + @ instruction: 0xf976f12e │ │ │ │ ldmib sp, {sp}^ │ │ │ │ bls 0x2a7140 │ │ │ │ bl 0x1e28e18 │ │ │ │ svclt 0x00380303 │ │ │ │ bne 0xfeeaa520 │ │ │ │ stmeq pc, {r1, r4, r9, fp, ip} @ │ │ │ │ strvc lr, [r3, r7, asr #20] │ │ │ │ @@ -18748,20 +18748,20 @@ │ │ │ │ @ instruction: 0xf08033ff │ │ │ │ svccs 0x000080d1 │ │ │ │ movweq lr, #23412 @ 0x5b74 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #1044480 @ 0xff000 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ @ instruction: 0x46214638 │ │ │ │ - cdp2 2, 0, cr15, cr6, cr5, {2} │ │ │ │ + ldc2 2, cr15, [r2, #276]! @ 0x114 │ │ │ │ movwcs r4, #1666 @ 0x682 │ │ │ │ stmdbge lr, {r1, r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r4, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r0, lsl #20 │ │ │ │ - @ instruction: 0xf8d8f12e │ │ │ │ + @ instruction: 0xf884f12e │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrdcc lr, [lr, -sp] │ │ │ │ @ instruction: 0x2010e9dd │ │ │ │ andeq lr, r2, #194560 @ 0x2f800 │ │ │ │ andeq lr, r0, r8, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0xffee5f0c │ │ │ │ @@ -18783,27 +18783,27 @@ │ │ │ │ blle 0xffaa6348 │ │ │ │ bl 0x1c6c74c │ │ │ │ svclt 0x00240305 │ │ │ │ @ instruction: 0xf06f4653 │ │ │ │ @ instruction: 0xf0800b02 │ │ │ │ movwcs r8, #131 @ 0x83 │ │ │ │ vmax.s8 d20, d5, d26 │ │ │ │ - b 0x10a1e68 │ │ │ │ + b 0x10a1d18 │ │ │ │ stmdacs r3, {r1, r3, r9, fp} │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ andcs sp, r0, #116, 4 @ 0x40000007 │ │ │ │ beq 0x5ee98 │ │ │ │ @ instruction: 0x46934613 │ │ │ │ msreq CPSR_, r9, lsl #2 │ │ │ │ @ instruction: 0xf1aa9109 │ │ │ │ tstls r8, r0, lsr #2 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ ldmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ strtmi r1, [fp], -r3 │ │ │ │ - @ instruction: 0xf884f12e │ │ │ │ + @ instruction: 0xf830f12e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ ldrdne lr, [sl], -sp │ │ │ │ andeq lr, r2, #188, 22 @ 0x2f000 │ │ │ │ movweq lr, #15224 @ 0x3b78 │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ ldrmi r0, [lr], r1, lsl #24 │ │ │ │ @@ -18885,22 +18885,22 @@ │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldmdavc lr, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf43f2e04 │ │ │ │ blls 0x18e3cc │ │ │ │ blcs 0x80960 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr2, cr15, {1} │ │ │ │ - rscscc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + eorcc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d21 │ │ │ │ vhsub.s16 , q4, q7 │ │ │ │ - b 0x15213d4 │ │ │ │ + b 0x1521284 │ │ │ │ suble r0, r0, r0, lsl #4 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf1a2b178 │ │ │ │ blx 0x22da8 │ │ │ │ blx 0x11fd34 │ │ │ │ movwmi pc, #53505 @ 0xd101 @ │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ @@ -18933,28 +18933,28 @@ │ │ │ │ bls 0x19235c │ │ │ │ andsvc r2, r3, r1, lsl #6 │ │ │ │ cmplt r9, sl, asr r6 │ │ │ │ ldrbmi sl, [r9], sl, lsl #22 │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ blge 0x3249b4 │ │ │ │ ldrbt r9, [r0], -r4, lsl #6 │ │ │ │ - blx 0xfe2df3ce │ │ │ │ + blx 0xadf3ce │ │ │ │ @ instruction: 0x41ab42b2 │ │ │ │ @ instruction: 0xf04fbf2c │ │ │ │ @ instruction: 0xf04f0b01 │ │ │ │ ldrb r0, [r4, #2816] @ 0xb00 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #3072 @ 0xc00 │ │ │ │ - blx 0xfe65f322 │ │ │ │ - eorseq lr, r2, r8, lsl #5 │ │ │ │ + blx 0x105f322 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ mul r0, r0, r8 │ │ │ │ @ instruction: 0xf8912601 │ │ │ │ addlt r8, r5, r0 │ │ │ │ @@ -18982,15 +18982,15 @@ │ │ │ │ svclt 0x00210307 │ │ │ │ b 0x13e4b74 │ │ │ │ b 0x110116c │ │ │ │ stmdaeq r9, {r0, r6, r7, ip, sp, lr}^ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ vmla.i8 d16, d5, d0 │ │ │ │ - @ instruction: 0x4606fc33 │ │ │ │ + @ instruction: 0x4606fbdf │ │ │ │ @ instruction: 0x46484696 │ │ │ │ movwgt pc, #27557 @ 0x6ba5 @ │ │ │ │ blx 0x174212 │ │ │ │ bl 0x1caf694 │ │ │ │ andsle r0, r6, #-1073741824 @ 0xc0000000 │ │ │ │ bcc 0x1eef0 │ │ │ │ stmdbeq r9, {r0, r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -19003,15 +19003,15 @@ │ │ │ │ strbmi r0, [r8], -r1, lsl #2 │ │ │ │ tstcs r0, r8, lsr #30 │ │ │ │ cmple r3, r0, lsl #18 │ │ │ │ bl 0xfec3441c │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ - strmi pc, [r3], -r9, lsl #24 │ │ │ │ + @ instruction: 0x4603fbb5 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe974526 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3dd8b0 │ │ │ │ pkhbtmi sp, r1, r9, lsl #4 │ │ │ │ blcc 0x1ef3c │ │ │ │ @@ -19089,30 +19089,30 @@ │ │ │ │ ldmibeq r8, {r8, lr}^ │ │ │ │ vhadd.u8 q11, , q9 │ │ │ │ rsbvc r0, r0, r0, lsl #6 │ │ │ │ movwne lr, #6596 @ 0x19c4 │ │ │ │ mullt r5, r3, r7 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stclt 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ - addscc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldrbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ vqsub.s16 d3, d8, d15 │ │ │ │ - vmul.i8 d31, d11, d7 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vadd.i8 , , │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xe2d0c │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000fa5b │ │ │ │ - eorseq sp, r2, r0, lsl #29 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000fa03 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb79e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x1666b78 │ │ │ │ stmdavc pc, {r0, r1, r3, r7, ip, sp, pc} @ │ │ │ │ ldmdavs fp, {r0, r9, sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @@ -19130,15 +19130,15 @@ │ │ │ │ svclt 0x00447704 │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stmib sp, {r0, r1, r4, pc}^ │ │ │ │ ldmib r1, {r1, r2, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - stc2l 1, cr15, [r6, #180]! @ 0xb4 │ │ │ │ + ldc2 1, cr15, [r2, #180] @ 0xb4 │ │ │ │ andcc lr, r6, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #6356992 @ 0x610000 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ svclt 0x001860e2 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ bcs 0x3af74 │ │ │ │ strmi r6, [r1], #-2152 @ 0xfffff798 │ │ │ │ @@ -19163,21 +19163,21 @@ │ │ │ │ ldrbeq r2, [sl], r0 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ andvc r7, r3, r6, asr #32 │ │ │ │ @ instruction: 0xf013d4de │ │ │ │ svclt 0x001e0002 │ │ │ │ movwcs r7, #4198 @ 0x1066 │ │ │ │ bicsle r7, r7, r3, lsr #32 │ │ │ │ - sbcscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + andcc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x7ab6bc │ │ │ │ - @ instruction: 0xf884f218 │ │ │ │ + @ instruction: 0xf830f218 │ │ │ │ ldmdahi r2, {r0, r1, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ addvc pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq fp, [sl], -fp, lsl #6 │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ cmnpmi pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -19191,24 +19191,24 @@ │ │ │ │ blmi 0x39cc58 │ │ │ │ blls 0x27ce1c │ │ │ │ @ instruction: 0xf04f405c │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vmov.i32 , #20479 @ 0x00004fff │ │ │ │ - vmla.i8 d31, d27, d7 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vmla.i8 d31, d11, d23 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x122e88 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - svclt 0x0000f99d │ │ │ │ + svclt 0x0000f945 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsr r0 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r0, ror #30 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ strcs r7, [r1, #-2048] @ 0xfffff800 │ │ │ │ ldrmi r7, [r1], fp, lsl #16 │ │ │ │ @@ -19246,15 +19246,15 @@ │ │ │ │ movwcc r6, #6242 @ 0x1862 │ │ │ │ movwls r4, #29715 @ 0x7413 │ │ │ │ movwcs lr, #10705 @ 0x29d1 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdavc r3!, {r3, r8, fp, sp, pc}^ │ │ │ │ andscc pc, r9, sp, lsl #17 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ - ldc2l 1, cr15, [lr], #180 @ 0xb4 │ │ │ │ + stc2 1, cr15, [sl], #180 @ 0xb4 │ │ │ │ andcc lr, r8, #3620864 @ 0x374000 │ │ │ │ bcs 0x4aac4 │ │ │ │ ldmib sp, {r1, r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ svccc 0x0001100a │ │ │ │ stmdane r9, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r6, r8, lr}^ │ │ │ │ svclt 0x0028100a │ │ │ │ @@ -19534,32 +19534,32 @@ │ │ │ │ mulcc r0, r9, r8 │ │ │ │ addsmi r2, r8, r1 │ │ │ │ andeq pc, ip, r0, lsl r0 @ │ │ │ │ blcs 0x97878 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b04 │ │ │ │ vmax.f32 q13, , │ │ │ │ - vmlal.s q10, d0, d0[2] │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ vpadd.i16 d4, d7, d23 │ │ │ │ - @ instruction: 0xf899fd9f │ │ │ │ + @ instruction: 0xf899fd4b │ │ │ │ blcs 0x16f33c │ │ │ │ @ instruction: 0x4648bf18 │ │ │ │ @ instruction: 0xf89ad1c4 │ │ │ │ blcs 0x2f37c │ │ │ │ svcge 0x0022f47f │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #46080 @ 0xb400 │ │ │ │ - cdp2 2, 13, cr15, cr8, cr14, {2} │ │ │ │ + cdp2 2, 8, cr15, cr0, cr14, {2} │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -19567,46 +19567,46 @@ │ │ │ │ orreq pc, r0, #34 @ 0x22 │ │ │ │ sbcsle r2, sl, r2, lsl #22 │ │ │ │ sbcsle r2, r2, r3, lsl #22 │ │ │ │ svclt 0x00042b01 │ │ │ │ @ instruction: 0xf8994648 │ │ │ │ addsle r3, r7, r0 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x72385c │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - stc2l 2, cr15, [r2, #-92]! @ 0xffffffa4 │ │ │ │ + stc2 2, cr15, [lr, #-92] @ 0xffffffa4 │ │ │ │ stmdage r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip} │ │ │ │ @ instruction: 0xf7f19303 │ │ │ │ blls 0x1219e0 │ │ │ │ ldrmi r2, [pc], -r0, lsl #2 │ │ │ │ ldrb r4, [lr], -fp, lsl #12 │ │ │ │ muleq pc, r9, r8 @ │ │ │ │ andeq lr, pc, r4, lsl #17 │ │ │ │ @ instruction: 0xf043e5ea │ │ │ │ str r4, [sp, r0, lsl #7] │ │ │ │ - cdp2 2, 7, cr15, cr12, cr3, {4} │ │ │ │ - ldrbcc pc, [r4], #587 @ 0x24b @ │ │ │ │ + cdp2 2, 1, cr15, cr12, cr3, {4} │ │ │ │ + strcc pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - stc2l 2, cr15, [r0, #-92] @ 0xffffffa4 │ │ │ │ + stc2l 2, cr15, [ip], #92 @ 0x5c │ │ │ │ mrc2 7, 0, pc, cr8, cr9, {7} │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, fp, asr #4 │ │ │ │ + subscc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - cdp2 2, 8, cr15, cr2, cr14, {2} │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - mlaseq r2, r8, r2, lr │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + cdp2 2, 2, cr15, cr10, cr14, {2} │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr #3 │ │ │ │ + eorseq lr, r2, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb7a628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12e7410 │ │ │ │ vrhadd.u8 , , │ │ │ │ ldreq r0, [sl], -r0, lsl #2 │ │ │ │ ldmibeq r9, {r0, sp, lr}^ │ │ │ │ @@ -19617,21 +19617,21 @@ │ │ │ │ subvs r4, r3, r0, lsl #6 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ biccc lr, r1, #274432 @ 0x43000 │ │ │ │ tstcs r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d11, d8 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xa352c │ │ │ │ vqsub.s8 q9, q7, │ │ │ │ - svclt 0x0000fe4b │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000fdf3 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ @ instruction: 0xf647b410 │ │ │ │ strcs r7, [r0], #-3327 @ 0xfffff301 │ │ │ │ addlt r7, r5, r2, lsl r9 │ │ │ │ biccc lr, r1, ip, lsl #22 │ │ │ │ ldrbeq r4, [r2, r4, lsl #13] │ │ │ │ @ instruction: 0xf1029402 │ │ │ │ strls r4, [r0], #-512 @ 0xfffffe00 │ │ │ │ @@ -19894,21 +19894,21 @@ │ │ │ │ stm ip, {r0, r1, r2, r3, r8, r9, fp, lr, pc} │ │ │ │ strbtmi r0, [r0], -pc │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmla.i d20, d0, d0[5] │ │ │ │ + vshr.s64 d19, d4, #64 │ │ │ │ blmi 0xa3980 │ │ │ │ sbcsvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 2, cr15, [r0], #-312 @ 0xfffffec8 │ │ │ │ - eorseq lr, r2, r0, ror #5 │ │ │ │ + blx 0xff26020e │ │ │ │ + eorseq lr, r2, r0, lsl r2 │ │ │ │ @ instruction: 0x4606b470 │ │ │ │ stcge 0, cr11, [r4, #-532] @ 0xfffffdec │ │ │ │ stmdb r5, {r3, sl, fp, ip, pc} │ │ │ │ strmi r0, [sp], -pc │ │ │ │ bllt 0x64286c │ │ │ │ stmdblt r1!, {r0, r5, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -20313,17 +20313,17 @@ │ │ │ │ blls 0x27df98 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf8c2f283 │ │ │ │ + @ instruction: 0xf862f283 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb7b15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -r4, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s9 │ │ │ │ @@ -20357,17 +20357,17 @@ │ │ │ │ blls 0x27e048 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf86af283 │ │ │ │ + @ instruction: 0xf80af283 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ @ instruction: 0xf7f22300 │ │ │ │ svclt 0x0000bfc3 │ │ │ │ @ instruction: 0xf7f22301 │ │ │ │ svclt 0x0000bfbf │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -20392,16 +20392,16 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vbic.i32 q2, #805306368 @ 0x30000000 │ │ │ │ - svclt 0x0000f823 │ │ │ │ + vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ + svclt 0x0000ffc3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcge 0, cr11, [ip], {138} @ 0x8a │ │ │ │ @ instruction: 0xf10da910 │ │ │ │ @@ -20424,15 +20424,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, sl, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vbic.i32 q2, #536870912 @ 0x20000000 │ │ │ │ - svclt 0x0000ffe5 │ │ │ │ + svclt 0x0000ff85 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20453,15 +20453,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xffaaf282 │ │ │ │ + @ instruction: 0xff4af282 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0xed9da90c │ │ │ │ @@ -20482,15 +20482,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xff70f282 │ │ │ │ + @ instruction: 0xff10f282 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfefd045c │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @@ -20534,15 +20534,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0373310 │ │ │ │ cmple r2, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - blx 0xffbe0770 │ │ │ │ + blx 0xfe6e0770 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40aef0 │ │ │ │ blls 0x3b5334 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -20773,21 +20773,21 @@ │ │ │ │ @ instruction: 0xe6bc43f8 │ │ │ │ blcs 0x4b270 │ │ │ │ mrshi pc, (UNDEF: 9) @ │ │ │ │ bvc 0xfe8aca6c │ │ │ │ cmppeq r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ bcs 0x35ec0 │ │ │ │ mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb8 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - bl 0x7e3b98 │ │ │ │ + bl 0x7e3a38 │ │ │ │ bl 0x14652ac │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ ldr r0, [fp, -r1, lsl #14]! │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ andseq pc, r5, #201326595 @ 0xc000003 │ │ │ │ @@ -20908,20 +20908,20 @@ │ │ │ │ tstcs r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf1b8e6dc │ │ │ │ @ instruction: 0xf0000f01 │ │ │ │ @ instruction: 0xf1b88089 │ │ │ │ svclt 0x00080f04 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b34 │ │ │ │ ldrtmi r7, [r8], -r1, ror #5 │ │ │ │ vabd.s16 d9, d6, d0 │ │ │ │ - blx 0xfece3440 │ │ │ │ + blx 0xfece32f0 │ │ │ │ @ instruction: 0xf04ff382 │ │ │ │ subsmi r0, lr, #196608 @ 0x30000 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ blx 0x8ae4e0 │ │ │ │ @ instruction: 0xf88df606 │ │ │ │ adcmi r8, sl, r0, lsl r0 │ │ │ │ @@ -20930,74 +20930,74 @@ │ │ │ │ strls r9, [r5, #-518] @ 0xfffffdfa │ │ │ │ @ instruction: 0x2720e4bd │ │ │ │ stmdaeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andcs lr, r5, #17039360 @ 0x1040000 │ │ │ │ blvc 0x19de694 │ │ │ │ @ instruction: 0xf47f2e00 │ │ │ │ vmax.f32 d26, d11, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x7a49b0 │ │ │ │ vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf042fc09 │ │ │ │ + @ instruction: 0xf042fbb1 │ │ │ │ strt r4, [r5], r0, lsl #5 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ orrsle r2, pc, r5, lsl #20 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ @ instruction: 0xf282e69c │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r2, r8, r9, ip, lr}^ │ │ │ │ addmi r0, fp, #-2147483646 @ 0x80000002 │ │ │ │ addmi fp, r5, #8, 30 │ │ │ │ addmi sp, r5, #9 │ │ │ │ movwle r4, #33163 @ 0x818b │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ svceq 0x0006f1b8 │ │ │ │ mcrge 4, 4, pc, cr10, cr15, {3} @ │ │ │ │ ldrbmi lr, [r4, #1909]! @ 0x775 │ │ │ │ @ instruction: 0xf10dd3f6 │ │ │ │ bcs 0x1a79c8 │ │ │ │ mcrge 4, 4, pc, cr2, cr15, {3} @ │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ blmi 0x1a4e14 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d6 │ │ │ │ - svclt 0x0000fa85 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - sbcscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + svclt 0x0000fa31 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + andcc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x42d2e8 │ │ │ │ - blx 0x1be11f0 │ │ │ │ + blx 0x6e11f0 │ │ │ │ mulvs r1, ip, r8 │ │ │ │ ldrmi lr, [sl], -r1, lsl #11 │ │ │ │ andcs lr, r0, lr, lsl #14 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d6, d0 │ │ │ │ - andcs pc, r0, fp, asr sl @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r7, lsl #20 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d6, d0 │ │ │ │ - svclt 0x0000fa51 │ │ │ │ - eorseq lr, r2, r0, lsr r0 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + svclt 0x0000f9fd │ │ │ │ + eorseq sp, r2, r0, ror #30 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-99 @ 0xffffff9d │ │ │ │ bllt 0xfe742c3c │ │ │ │ @ instruction: 0x2c007ad4 │ │ │ │ ldcleq 1, cr13, [r8, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf0103001 │ │ │ │ @@ -21175,17 +21175,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf282bdf0 │ │ │ │ - svclt 0x0000fa07 │ │ │ │ + svclt 0x0000f9a7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ blmi 0xfef10f34 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ vldmiacc r0, {s29-s107} │ │ │ │ @@ -21227,15 +21227,15 @@ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0363310 │ │ │ │ cmple r4, r4, lsl #6 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r0, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ - stc2 1, cr15, [r4, #172] @ 0xac │ │ │ │ + ldc2 1, cr15, [r0, #-172]! @ 0xffffff54 │ │ │ │ andscc lr, r0, #3620864 @ 0x374000 │ │ │ │ tstmi r3, #81920 @ 0x14000 │ │ │ │ bls 0x40b9c4 │ │ │ │ blls 0x3b5e08 │ │ │ │ andeq pc, r1, r1, lsl #2 │ │ │ │ svclt 0x00189207 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @@ -21460,21 +21460,21 @@ │ │ │ │ @ instruction: 0xe6c943ff │ │ │ │ blcs 0x4bd2c │ │ │ │ mrshi pc, (UNDEF: 1) @ │ │ │ │ bvc 0xfe86d128 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr9, cr15, {1} │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4bb2 │ │ │ │ vhsub.s8 , q14, q6 │ │ │ │ - bl 0x7e50dc │ │ │ │ + bl 0x7e4f7c │ │ │ │ bl 0x1425d68 │ │ │ │ @ instruction: 0xf04f0309 │ │ │ │ svclt 0x00280301 │ │ │ │ @ instruction: 0xf0872701 │ │ │ │ strb r0, [r3, -r1, lsl #14] │ │ │ │ strcs r4, [r1, #-1555] @ 0xfffff9ed │ │ │ │ rsbsmi pc, lr, #35 @ 0x23 │ │ │ │ @@ -21590,20 +21590,20 @@ │ │ │ │ movweq pc, #16454 @ 0x4046 @ │ │ │ │ andcs lr, r0, r6, lsl r6 │ │ │ │ svccs 0x0001e6e5 │ │ │ │ addhi pc, r6, r0 │ │ │ │ svclt 0x00082f04 │ │ │ │ mulcs r1, ip, r8 │ │ │ │ mcrge 4, 7, pc, cr1, cr15, {1} @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b33 │ │ │ │ ldrtmi r7, [r0], -r1, ror #5 │ │ │ │ vmax.s16 d9, d5, d0 │ │ │ │ - blx 0xfece4998 │ │ │ │ + blx 0xfece4848 │ │ │ │ strcs pc, [r3, -r2, lsl #7] │ │ │ │ @ instruction: 0xf103425d │ │ │ │ blx 0xa6be0 │ │ │ │ @ instruction: 0xf88df303 │ │ │ │ blx 0x8c13a8 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf06f9307 │ │ │ │ @@ -21611,74 +21611,74 @@ │ │ │ │ andls r1, r6, #158720 @ 0x26c00 │ │ │ │ movwls r2, #22024 @ 0x5608 │ │ │ │ @ instruction: 0x2620e4d4 │ │ │ │ strb r2, [fp, -r5, lsl #14] │ │ │ │ ldrb r2, [r6, -r5]! │ │ │ │ bcs 0x44114 │ │ │ │ svcge 0x0016f47f │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #29696 @ 0x7400 │ │ │ │ - cdp2 2, 11, cr15, cr6, cr12, {2} │ │ │ │ + cdp2 2, 5, cr15, cr14, cr12, {2} │ │ │ │ orrmi pc, r0, r1, asr #32 │ │ │ │ stmdacs r6, {r4, r5, r7, r9, sl, sp, lr, pc} │ │ │ │ stmdacs r5, {r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf10dd1a4 │ │ │ │ strt r0, [r7], r0, lsr #24 │ │ │ │ - cdp2 2, 8, cr15, cr8, cr1, {4} │ │ │ │ + cdp2 2, 2, cr15, cr8, cr1, {4} │ │ │ │ movwpl lr, #27101 @ 0x69dd │ │ │ │ andne lr, sl, #3620864 @ 0x374000 │ │ │ │ svclt 0x00084293 │ │ │ │ andle r4, r8, sp, lsl #5 │ │ │ │ orrsmi r4, r3, sp, lsl #5 │ │ │ │ @ instruction: 0xf10dd307 │ │ │ │ svccs 0x00060c10 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr6, cr15, {3} │ │ │ │ strbmi lr, [r6, #1916]! @ 0x77c │ │ │ │ @ instruction: 0xf10dd8f7 │ │ │ │ stmdacs r6, {r5, sl, fp} │ │ │ │ mcrge 4, 4, pc, cr14, cr15, {3} @ │ │ │ │ vaba.s8 q15, , q10 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ blmi 0x1a58b8 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d5 │ │ │ │ - svclt 0x0000fd33 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - sbcscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + svclt 0x0000fcdf │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + andcc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x42dd8c │ │ │ │ - ldc2 2, cr15, [ip, #-84] @ 0xffffffac │ │ │ │ + stc2l 2, cr15, [r8], {21} │ │ │ │ mulcs r1, ip, r8 │ │ │ │ @ instruction: 0x4618e596 │ │ │ │ andcs lr, r0, r9, lsl r7 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - andcs pc, r0, r9, lsl #26 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x2000fcb5 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #3072 @ 0xc00 │ │ │ │ vhadd.s16 d9, d5, d0 │ │ │ │ - svclt 0x0000fcff │ │ │ │ - eorseq lr, r2, r0, lsr r0 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + svclt 0x0000fcab │ │ │ │ + eorseq sp, r2, r0, ror #30 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb880a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r0 │ │ │ │ stmdbge r4, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -21739,15 +21739,15 @@ │ │ │ │ eorls r4, r6, r0, lsl #4 │ │ │ │ @ instruction: 0xf04f9227 │ │ │ │ strls r0, [r8, #-514]! @ 0xfffffdfe │ │ │ │ addscs pc, r0, sp, lsl #17 │ │ │ │ @ instruction: 0xf0409305 │ │ │ │ eorcs r8, r8, #-620756992 @ 0xdb000000 │ │ │ │ vadd.i64 d26, d0, d26 │ │ │ │ - blls 0x12031c │ │ │ │ + blls 0x1201bc │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ rscshi pc, sl, r0, asr #32 │ │ │ │ stmdbhi r2!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc 2, cr2, [sp] │ │ │ │ movwcs r8, #2854 @ 0xb26 │ │ │ │ @ instruction: 0x6720e9dd │ │ │ │ tstcs r0, #3358720 @ 0x334000 │ │ │ │ @@ -21758,27 +21758,27 @@ │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4642231c │ │ │ │ stc 6, cr4, [sp, #300] @ 0x12c │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - @ instruction: 0x4632f95f │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #18 @ │ │ │ │ ldmdbge sl, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #112] @ 0x70 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - @ instruction: 0x4642f957 │ │ │ │ + strbmi pc, [r2], -r3, lsl #18 @ │ │ │ │ ldmdbge r4, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf12b9b00 │ │ │ │ - ldrtmi pc, [fp], -pc, asr #18 @ │ │ │ │ + @ instruction: 0x463bf8fb │ │ │ │ ldmdbge r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12b8b00 │ │ │ │ - @ instruction: 0x9c1cf947 │ │ │ │ + ldcls 8, cr15, [ip], {243} @ 0xf3 │ │ │ │ @ instruction: 0x2618e9dd │ │ │ │ @ instruction: 0x871ae9dd │ │ │ │ ldmib sp, {r1, r4, r8, fp, ip}^ │ │ │ │ ldmdals sp, {r1, r2, r4, r8, ip, sp} │ │ │ │ bl 0x15cc674 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00280600 │ │ │ │ @@ -21866,15 +21866,15 @@ │ │ │ │ eorls r4, r5, #89 @ 0x59 │ │ │ │ @ instruction: 0xf88d2203 │ │ │ │ svceq 0x00cb2090 │ │ │ │ movwls r9, #22787 @ 0x5903 │ │ │ │ tstpeq ip, r1, lsr r0 @ p-variant is OBSOLETE │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - b 0x18e2150 │ │ │ │ + b 0x2e2150 │ │ │ │ @ instruction: 0x3000f8bb │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ svclt 0x0000e6fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ bhi 0x62f3ac │ │ │ │ @ instruction: 0xf5b02400 │ │ │ │ @@ -22365,20 +22365,20 @@ │ │ │ │ blt 0xffb23f3c │ │ │ │ @ instruction: 0xf0419903 │ │ │ │ ldrbt r0, [r1], #4 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ bcs 0x1463e8 │ │ │ │ ldmdavc fp, {r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bae │ │ │ │ strtmi r7, [r0], -r1, ror #5 │ │ │ │ vshl.s16 d9, d0, d4 │ │ │ │ - andcs pc, r8, r3, lsl #31 │ │ │ │ + andcs pc, r8, pc, lsr #30 │ │ │ │ andcs lr, r5, #15204352 @ 0xe80000 │ │ │ │ @ instruction: 0x2320e75f │ │ │ │ movwcs r9, #21251 @ 0x5303 │ │ │ │ ldrb r9, [sl, r6, lsl #6] │ │ │ │ movweq lr, #2645 @ 0xa55 │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ movweq lr, #19026 @ 0x4a52 │ │ │ │ @@ -22406,20 +22406,20 @@ │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ ldmib sp, {r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi r8, [pc], -r3, lsl #10 │ │ │ │ andshi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf89be567 │ │ │ │ stmdbcs r0, {r0, r2, r3, ip} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #132, 22 @ 0x21000 │ │ │ │ - @ instruction: 0xf880f24c │ │ │ │ + @ instruction: 0xf828f24c │ │ │ │ mcr2 10, 4, pc, cr8, cr8, {5} @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ blx 0xfedda42c │ │ │ │ @ instruction: 0xf10efe86 │ │ │ │ blx 0x2298a8 │ │ │ │ @ instruction: 0xf1aef20e │ │ │ │ @ instruction: 0xf1ce0820 │ │ │ │ @@ -22493,15 +22493,15 @@ │ │ │ │ andsgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf042e4bf │ │ │ │ ldrb r4, [r2, #-640]! @ 0xfffffd80 │ │ │ │ andle r2, r6, r6, lsl #20 │ │ │ │ @ instruction: 0xf47f2a05 │ │ │ │ blge 0x951c5c │ │ │ │ vmls.f d14, d0, d1[6] │ │ │ │ - ldmib sp, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r5, r8, r9, lr}^ │ │ │ │ addmi r0, fp, #-2147483639 @ 0x80000009 │ │ │ │ addmi fp, r4, #8, 30 │ │ │ │ addmi sp, r4, #8 │ │ │ │ movwle r4, #61835 @ 0xf18b │ │ │ │ blcs 0x1ccd8c │ │ │ │ @ instruction: 0xf47fab1e │ │ │ │ @@ -22511,52 +22511,52 @@ │ │ │ │ svclt 0x0008428b │ │ │ │ mvnle r4, r4, lsl #5 │ │ │ │ stmiale pc!, {r0, r1, r2, r5, r6, r8, sl, lr}^ @ │ │ │ │ bcs 0x1d0e24 │ │ │ │ stclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ ldmdavc fp, {r0, r1, r2, r7, r9, sl, sp, lr, pc}^ │ │ │ │ bllt 0xff56419c │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #28, 22 @ 0x7000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - mrc2 2, 2, pc, cr12, cr4, {0} │ │ │ │ - sbcscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + mcr2 2, 0, pc, cr8, cr4, {0} @ │ │ │ │ + andcc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ blmi 0x56eb28 │ │ │ │ - mcr2 2, 2, pc, cr14, cr4, {0} @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + ldc2l 2, cr15, [sl, #80]! @ 0x50 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b10 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - mulcs r0, r1, pc @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r9, lsr pc @ │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #12, 22 @ 0x3000 │ │ │ │ vhadd.s16 d9, d4, d0 │ │ │ │ - andcs pc, r0, r7, lsr lr @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r3, ror #27 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - mcr2 2, 1, pc, cr12, cr4, {0} @ │ │ │ │ - eorseq sp, r2, ip, ror #28 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, asr lr │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ - eorseq sp, r2, ip, lsr lr │ │ │ │ + ldc2l 2, cr15, [r8, #80] @ 0x50 │ │ │ │ + mlaseq r2, ip, sp, sp │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq sp, r2, r4, lsl #27 │ │ │ │ + eorseq sp, r2, r8, asr sp │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb88e50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrshtlt r0, [r7], r8 │ │ │ │ svcge 0x0024a942 │ │ │ │ @@ -22641,15 +22641,15 @@ │ │ │ │ b 0x13f665c │ │ │ │ ldrdls r3, [r7, -r2]! │ │ │ │ @ instruction: 0xf0332202 │ │ │ │ @ instruction: 0xf88d010c │ │ │ │ @ instruction: 0xf0412090 │ │ │ │ eorcs r8, r8, #163 @ 0xa3 │ │ │ │ vadd.i32 d26, d15, d26 │ │ │ │ - mcrcs 12, 0, lr, cr3, cr6, {2} │ │ │ │ + vmovcs.16 d19[1], lr │ │ │ │ @ instruction: 0xf8bbd105 │ │ │ │ vst4.8 {d19-d22}, [r3], r0 │ │ │ │ @ instruction: 0xf8ab4380 │ │ │ │ ldc 0, cr3, [sp] │ │ │ │ strcs r8, [r0], #-2854 @ 0xfffff4da │ │ │ │ stmdbhi r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r2, [r2], -r0, lsl #10 │ │ │ │ @@ -22659,27 +22659,27 @@ │ │ │ │ stmib sp, {r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r2, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r3, r4, r8, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf12a451c │ │ │ │ - @ instruction: 0x4642fa55 │ │ │ │ + strbmi pc, [r2], -r1, lsl #20 @ │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ ldmdbge sl, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa81c │ │ │ │ - strtmi pc, [r2], -sp, asr #20 │ │ │ │ + @ instruction: 0x4622f9f9 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r4, {r8, sl, lr} │ │ │ │ @ instruction: 0xf12aa832 │ │ │ │ - strbmi pc, [r2], -r5, asr #20 @ │ │ │ │ + @ instruction: 0x4642f9f1 │ │ │ │ ldmdbge r0, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ stc 8, cr10, [sp, #72] @ 0x48 │ │ │ │ @ instruction: 0xf12a8b00 │ │ │ │ - vldrls s30, [ip, #-244] @ 0xffffff0c │ │ │ │ + @ instruction: 0x9d1cf9e9 │ │ │ │ @ instruction: 0xf04f9a18 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ ldmdbne r2, {r1, r2, r4, r8, ip, sp}^ │ │ │ │ @ instruction: 0xc71ae9dd │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f981d │ │ │ │ ldcls 8, cr0, [r9], {-0} │ │ │ │ @@ -22756,15 +22756,15 @@ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf0c045c4 │ │ │ │ stmdbcs r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, pc} │ │ │ │ adcshi pc, r9, #0 │ │ │ │ andpl lr, r2, #3522560 @ 0x35c000 │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0xf64d2128 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0420332 │ │ │ │ blx 0x76d82 │ │ │ │ @ instruction: 0xf9b33304 │ │ │ │ stmib sp, {r2, r5, r8, r9, ip, sp}^ │ │ │ │ bge 0xabae34 │ │ │ │ biccc lr, sl, #3072 @ 0xc00 │ │ │ │ stcls 1, cr2, [r3], {-0} │ │ │ │ @@ -22779,15 +22779,15 @@ │ │ │ │ ldc 0, cr11, [sp], #220 @ 0xdc │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf64d2228 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8970332 │ │ │ │ blx 0xce5e2 │ │ │ │ @ instruction: 0xf8d33304 │ │ │ │ @ instruction: 0xf89b7324 │ │ │ │ strcs r2, [r0, #-4] │ │ │ │ bicsmi fp, r2, #-1342177277 @ 0xb0000003 │ │ │ │ @ instruction: 0xe7ca07d2 │ │ │ │ @@ -22837,21 +22837,21 @@ │ │ │ │ andcc pc, r0, fp, lsr #17 │ │ │ │ tstpeq r0, #16 @ p-variant is OBSOLETE │ │ │ │ subshi pc, pc, #64 @ 0x40 │ │ │ │ andeq pc, r2, r0, lsl r0 @ │ │ │ │ sadd16mi fp, sp, ip │ │ │ │ @ instruction: 0xf47f461a │ │ │ │ vmax.f32 q13, , q12 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ vpadd.i16 q2, q2, │ │ │ │ - @ instruction: 0xf3c0fbd1 │ │ │ │ + vbic.i16 , #36096 @ 0x8d00 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ @ instruction: 0x9324e5f1 │ │ │ │ ldmcc r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movwcc lr, #18887 @ 0x49c7 │ │ │ │ @ instruction: 0x3e25e9cd │ │ │ │ movweq lr, #6750 @ 0x1a5e │ │ │ │ @@ -22866,15 +22866,15 @@ │ │ │ │ vqshl.u64 d30, d23, #0 │ │ │ │ @ instruction: 0xf08000c0 │ │ │ │ sbclt r0, r0, #1 │ │ │ │ movwcs lr, #1562 @ 0x61a │ │ │ │ mulge r1, r7, r8 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ eorcs lr, r8, #11796480 @ 0xb40000 │ │ │ │ - cdppl 6, 4, cr15, cr0, cr13, {2} │ │ │ │ + cdpmi 6, 7, cr15, cr0, cr13, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ ldrdls pc, [ip], -r7 │ │ │ │ movwne lr, #18903 @ 0x49d7 │ │ │ │ blx 0xb8272 │ │ │ │ @ instruction: 0xf897e204 │ │ │ │ movwmi sl, #45057 @ 0xb001 │ │ │ │ svclt 0x001868b9 │ │ │ │ @@ -22966,15 +22966,15 @@ │ │ │ │ movwcs r4, #4202 @ 0x106a │ │ │ │ bcc 0xff4e11e4 │ │ │ │ adcsmi r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ @ instruction: 0xf88d0010 │ │ │ │ usat r2, #4, r0, lsl #1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, lsr #4 │ │ │ │ @ instruction: 0xf04f787d │ │ │ │ @ instruction: 0x460130ff │ │ │ │ andcs fp, r0, r5, lsl r1 │ │ │ │ strmi r2, [r1], -r1, lsl #10 │ │ │ │ ldrdgt pc, [r4], -r7 │ │ │ │ cmnppl pc, #12, 10 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ blcs 0x335d8 │ │ │ │ @@ -23137,15 +23137,15 @@ │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ orrmi pc, r0, #12, 10 @ 0x3000000 │ │ │ │ strbvc lr, [r2], #2628 @ 0xa44 │ │ │ │ @ instruction: 0xf0420852 │ │ │ │ adcsvs r4, ip, r0, lsl #4 │ │ │ │ andscs r6, r0, #250 @ 0xfa │ │ │ │ eorcs lr, r8, #216, 12 @ 0xd800000 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwcc pc, #19202 @ 0x4b02 @ │ │ │ │ msrvc CPSR_s, #13828096 @ 0xd30000 │ │ │ │ movwcs lr, #21811 @ 0x5533 │ │ │ │ @ instruction: 0xf89be629 │ │ │ │ @ instruction: 0xf1baa011 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @@ -23387,20 +23387,20 @@ │ │ │ │ stcge 4, cr15, [r6, #252] @ 0xfc │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ mulpl sl, fp, r8 │ │ │ │ stmdaeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0xff1a7014 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf8d6f24b │ │ │ │ + @ instruction: 0xf87ef24b │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ blls 0x3c7658 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strb r2, [r3, #-769]! @ 0xfffffcff │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf89be62f │ │ │ │ @@ -23449,15 +23449,15 @@ │ │ │ │ eorls pc, r6, r0 │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movwcs r4, #4889 @ 0x1319 │ │ │ │ adcsmi r9, r3, r7, lsr #2 │ │ │ │ tstpeq ip, r3, lsr r0 @ p-variant is OBSOLETE │ │ │ │ eorshi pc, sl, #64 @ 0x40 │ │ │ │ stmdage sl!, {r3, r5, r9, sp} │ │ │ │ - cdp 2, 0, cr15, cr4, cr14, {3} │ │ │ │ + stc 2, cr15, [ip, #440]! @ 0x1b8 │ │ │ │ stmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ blcs 0x4dc8c │ │ │ │ sbcshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1c243f6 │ │ │ │ bicmi r0, r5, #32, 6 @ 0x80000000 │ │ │ │ ldmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vpmax.u8 d15, d3, d6 │ │ │ │ @@ -23534,20 +23534,20 @@ │ │ │ │ @ instruction: 0xf7ff462b │ │ │ │ @ instruction: 0xf04fbbd7 │ │ │ │ strtmi r0, [sl], -r0, asr #16 │ │ │ │ ldrb r4, [r9], #-1579 @ 0xfffff9d5 │ │ │ │ mulpl sp, fp, r8 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ vceq.f32 q13, , │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xd27260 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - movwcs pc, #8113 @ 0x1fb1 @ │ │ │ │ + movwcs pc, #8025 @ 0x1f59 @ │ │ │ │ stmdbls r4, {r0, r1, r2, r3, r8, r9, ip, pc} │ │ │ │ ldrbeq lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ andmi r9, fp, ip, lsl #22 │ │ │ │ b 0x8d5f8 │ │ │ │ stmdbls r9, {r2, r3, sl} │ │ │ │ svclt 0x000842a5 │ │ │ │ @ instruction: 0xf43f4299 │ │ │ │ @@ -23589,16 +23589,16 @@ │ │ │ │ stcmi 0, cr15, [r0], {76} @ 0x4c │ │ │ │ tsteq r0, r1, lsr #20 │ │ │ │ @ instruction: 0x0c06ea2c │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff9104 │ │ │ │ tstcs r0, #222208 @ 0x36400 │ │ │ │ svclt 0x0000e71e │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ @ instruction: 0xf04f9b04 │ │ │ │ stmib sp, {r9, fp}^ │ │ │ │ stmiane r3, {r0, r3, r9, fp, sp, pc}^ │ │ │ │ cmpmi fp, r6, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ bl 0x7aaaa0 │ │ │ │ @@ -23680,20 +23680,20 @@ │ │ │ │ blcs 0x75fe0 │ │ │ │ movwcs sp, #6228 @ 0x1854 │ │ │ │ str r9, [r3, #783] @ 0x30f │ │ │ │ eorsle r2, r1, r6, lsl #18 │ │ │ │ @ instruction: 0xf47f2905 │ │ │ │ @ instruction: 0xf7ffab9c │ │ │ │ vadd.i64 , , │ │ │ │ - @ instruction: 0xf24bfe75 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + @ instruction: 0xf24bfe15 │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ blmi 0x17a78a4 │ │ │ │ andvc pc, ip, #64, 4 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - @ instruction: 0xf8bbfd3d │ │ │ │ + @ instruction: 0xf8bbfce9 │ │ │ │ stmdaeq r5!, {ip}^ │ │ │ │ strbvc lr, [r2, #2629] @ 0xa45 │ │ │ │ @ instruction: 0xf0410852 │ │ │ │ @ instruction: 0xf8970118 │ │ │ │ @ instruction: 0xf042a001 │ │ │ │ @ instruction: 0xf50c4200 │ │ │ │ @ instruction: 0xf8ab4320 │ │ │ │ @@ -23737,60 +23737,60 @@ │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ strls r9, [r6, #-772] @ 0xfffffcfc │ │ │ │ bllt 0xfffe54b4 │ │ │ │ svceq 0x0060f013 │ │ │ │ @ instruction: 0xf043d111 │ │ │ │ @ instruction: 0xf7ff0008 │ │ │ │ vadd.i8 , , │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ blmi 0x96798c │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d3 │ │ │ │ - ldrmi pc, [r1], -r9, asr #25 │ │ │ │ + @ instruction: 0x4611fc75 │ │ │ │ ldmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, r4, r3, asr #32 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ vadd.i8 , , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0x6e75b8 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - cdp2 2, 0, cr15, cr4, cr10, {2} │ │ │ │ + stc2 2, cr15, [ip, #296]! @ 0x128 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x5e79cc │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d3, d0 │ │ │ │ - andcs pc, r0, r9, lsr #25 │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r5, asr ip @ │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl fp │ │ │ │ subsvc pc, r3, #64, 4 │ │ │ │ - ldc2 2, cr15, [lr], {19} │ │ │ │ + mcrr2 2, 1, pc, sl, cr3 @ │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2 2, cr15, [r0], {19} │ │ │ │ + ldc2 2, cr15, [ip], #-76 @ 0xffffffb4 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x1e7a14 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - stc2 2, cr15, [r6], {19} │ │ │ │ - eorseq lr, r2, ip, lsr r0 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, asr lr │ │ │ │ - eorseq sp, r2, ip, lsr lr │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ + ldc2 2, cr15, [r2], #-76 @ 0xffffffb4 │ │ │ │ + eorseq sp, r2, ip, ror #30 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + eorseq sp, r2, r4, lsl #27 │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ + eorseq lr, r2, r0 │ │ │ │ + eorseq sp, r2, r8, asr sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ strcs fp, [r0, #-165] @ 0xffffff5b │ │ │ │ streq pc, [r9], #-960 @ 0xfffffc40 │ │ │ │ movwls r0, #19398 @ 0x4bc6 │ │ │ │ @@ -23864,15 +23864,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf129230e │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2b740 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2770c │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -24395,40 +24395,40 @@ │ │ │ │ ldclge 4, cr15, [ip], #-508 @ 0xfffffe04 │ │ │ │ blcs 0x14eb14 │ │ │ │ sbchi pc, r1, r0, asr #4 │ │ │ │ blcc 0x18eb1c │ │ │ │ blcs 0x94a74 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xff2683cc │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - stccs 15, cr15, [r0, #-676] @ 0xfffffd5c │ │ │ │ + stccs 15, cr15, [r0, #-340] @ 0xfffffeac │ │ │ │ mvnsvc pc, #64, 4 │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst1.64 {d20-d23}, [pc :256], r0 │ │ │ │ @ instruction: 0xf04f42f8 │ │ │ │ svclt 0x00080014 │ │ │ │ str r2, [r2, #-768]! @ 0xfffffd00 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi fp, #0 @ p-variant is OBSOLETE │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ tstphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {138} @ 0x8a │ │ │ │ stcge 4, cr15, [sp, #252]! @ 0xfc │ │ │ │ - submi pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vhsub.s16 d2, d18, d17 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ teqphi ip, r0 @ p-variant is OBSOLETE │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mrshi pc, (UNDEF: 99) @ │ │ │ │ strle r0, [r6], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf64f3b01 │ │ │ │ vrsra.s64 , , #64 │ │ │ │ bl 0x10a8c10 │ │ │ │ @@ -24450,34 +24450,34 @@ │ │ │ │ blls 0x100200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf89a80c1 │ │ │ │ @ instruction: 0xf040300a │ │ │ │ ldrmi r0, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ sha1c.32 q13, , q6 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0xfe4a80b0 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf888f24a │ │ │ │ + @ instruction: 0xf830f24a │ │ │ │ blcs 0x14ec20 │ │ │ │ svcge 0x0076f47f │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldrt r4, [fp], #760 @ 0x2f8 │ │ │ │ @ instruction: 0xd1292c05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xfe1680e8 │ │ │ │ vqsub.s8 q9, q5, │ │ │ │ - @ instruction: 0xf99af86d │ │ │ │ + @ instruction: 0xf99af815 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8aa0101 │ │ │ │ bcs 0x2c058 │ │ │ │ @@ -24598,18 +24598,18 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbhi r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ ldrb r2, [r9], #-80 @ 0xffffffb0 │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -24804,56 +24804,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x18e6560 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x103116c │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vshl.s64 q15, q14, q7 │ │ │ │ - strcs pc, [r0, #-3501] @ 0xfffff253 │ │ │ │ + strcs pc, [r0, #-3405] @ 0xfffff2b3 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ ldrdcs lr, [r0], -r2 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - sha1c.32 , , │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vfma.f32 d31, d11, d7 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ blmi 0x628a64 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - vfma.f32 , , │ │ │ │ - @ instruction: 0xf2c034d4 │ │ │ │ + @ instruction: 0xf24bfc09 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x4a8a80 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d2 │ │ │ │ - andcs pc, r0, pc, asr #24 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + strdcs pc, [r0], -fp │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d2, d0 │ │ │ │ - sha1c.32 , , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vqdmulh.s , , │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1686b8 │ │ │ │ vhsub.s8 d18, d25, d22 │ │ │ │ - svclt 0x0000fd85 │ │ │ │ - mlaseq r2, r8, r2, lr │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + svclt 0x0000fd2d │ │ │ │ + eorseq lr, r2, r8, asr #3 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb7f824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ blls 0x139ea0 │ │ │ │ movwcs r9, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ @@ -24939,15 +24939,15 @@ │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf128230e │ │ │ │ - ldmib sp, {r0, r2, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2c80c │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x287d8 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -25467,39 +25467,39 @@ │ │ │ │ stcge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ blcs 0x14fbd4 │ │ │ │ adcshi pc, sp, r0, asr #4 │ │ │ │ blcc 0x18fbdc │ │ │ │ blcs 0x95b34 │ │ │ │ mcrge 6, 4, pc, cr15, cr15, {3} @ │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xff1e948c │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - stccs 15, cr15, [r0, #-292] @ 0xfffffedc │ │ │ │ + stccs 14, cr15, [r0, #-980] @ 0xfffffc2c │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf15 │ │ │ │ @ instruction: 0xf04f43fe │ │ │ │ @ instruction: 0xf06f43ff │ │ │ │ tstcs r0, pc, ror r1 │ │ │ │ @ instruction: 0xf013e528 │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01c833e │ │ │ │ @ instruction: 0xf0400c0c │ │ │ │ stccs 1, cr8, [r1], {12} │ │ │ │ stcge 4, cr15, [fp, #252] @ 0xfc │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vadd.f32 d26, d27, d30 │ │ │ │ - vmlal.s q10, d0, d0[2] │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfecfa9ac │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xff20f211 │ │ │ │ + mcr2 2, 6, pc, cr12, cr1, {0} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdacc r5, {r0, r3, r4, r5, r8, pc} │ │ │ │ vadd.i8 d2, d0, d1 │ │ │ │ ldrbeq r8, [r8, #319] @ 0x13f │ │ │ │ stmdbcc r1, {r1, sl, ip, lr, pc} │ │ │ │ mvnseq pc, #-1073741808 @ 0xc0000010 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ @@ -25520,34 +25520,34 @@ │ │ │ │ stmdbls r3, {r0, r4, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf89a80c1 │ │ │ │ @ instruction: 0xf040100a │ │ │ │ strmi r0, [fp], -r0, asr #32 │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ vfma.f32 q13, , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vshr.s64 d18, d24, #64 │ │ │ │ + vmla.i d17, d16, d0[6] │ │ │ │ blmi 0xfe4a9168 │ │ │ │ sbcvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf82cf249 │ │ │ │ + @ instruction: 0xffd4f248 │ │ │ │ blcs 0x14fcd8 │ │ │ │ svcge 0x007af47f │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ strb r4, [r4], #1023 @ 0x3ff │ │ │ │ @ instruction: 0xd1292c05 │ │ │ │ mulcc sp, sl, r8 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vmla.f32 q13, , │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xfe1691a0 │ │ │ │ - vqsub.s8 q9, , │ │ │ │ - @ instruction: 0xf99af811 │ │ │ │ + vqsub.s8 q9, q4, │ │ │ │ + @ instruction: 0xf99affb9 │ │ │ │ @ instruction: 0xf89a1007 │ │ │ │ stmdbcs r0, {r0, r1, r2, ip, sp} │ │ │ │ @ instruction: 0xf8babfa1 │ │ │ │ vst4.8 {d17-d20}, [r1], r0 │ │ │ │ @ instruction: 0xf0417180 │ │ │ │ @ instruction: 0xf8aa0101 │ │ │ │ bcs 0x2d110 │ │ │ │ @@ -25668,18 +25668,18 @@ │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf0428916 │ │ │ │ @ instruction: 0xf8aa0220 │ │ │ │ andcs r2, r1, #0 │ │ │ │ subscs pc, r0, sp, lsl #17 │ │ │ │ svclt 0x0000e45e │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x29114 │ │ │ │ strcs r9, [r6], #-2563 @ 0xfffff5fd │ │ │ │ tstne r8, sp, asr #19 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @@ -25877,56 +25877,56 @@ │ │ │ │ ands pc, ip, sp, asr #17 │ │ │ │ ands pc, r4, sp, asr #17 │ │ │ │ blt 0x1867624 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ b 0x1032230 │ │ │ │ ldrmi r0, [sl], -r2, lsl #10 │ │ │ │ vshl.s64 q15, q13, │ │ │ │ - strcs pc, [r0, #-3403] @ 0xfffff2b5 │ │ │ │ + strcs pc, [r0, #-3307] @ 0xfffff315 │ │ │ │ @ instruction: 0x0c03ea41 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ ldrmi r4, [lr], -pc, lsr #12 │ │ │ │ strtmi r4, [fp], -sl, lsr #12 │ │ │ │ andcs lr, r0, ip, asr #11 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #29696 @ 0x7400 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - @ instruction: 0xf24bfc09 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vpadd.i8 d31, d27, d21 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ blmi 0x629b28 │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - vpadd.i8 , , │ │ │ │ - @ instruction: 0xf2c034d4 │ │ │ │ + vqdmulh.s d31, d27, d23 │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x4a9b44 │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s16 d9, d0, d1 │ │ │ │ - andcs pc, r0, sp, ror #23 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + mulcs r0, r9, fp │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s16 d9, d1, d0 │ │ │ │ - vpadd.i8 , , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vqdmulh.s d31, d27, d11 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x16977c │ │ │ │ vhsub.s8 d18, d24, d22 │ │ │ │ - svclt 0x0000fd23 │ │ │ │ - mlaseq r2, r8, r2, lr │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + svclt 0x0000fccb │ │ │ │ + eorseq lr, r2, r8, asr #3 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ stcmi 0, cr11, [r9], #660 @ 0x294 │ │ │ │ strpl pc, [sl, #-961] @ 0xfffffc3f │ │ │ │ ldreq pc, [r3], -r1, asr #7 │ │ │ │ @@ -26009,16 +26009,16 @@ │ │ │ │ ldmdage ip, {r0, r2, r3, r8, r9, fp, ip, pc} │ │ │ │ mlashi r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r8, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf127230e │ │ │ │ - ldmib sp, {r0, r1, r2, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf126230e │ │ │ │ + ldmib sp, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r9, ip, sp}^ │ │ │ │ bcs 0x2d8c8 │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r9, {r4, r8, r9, fp, ip, lr, pc}^ │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x29894 │ │ │ │ @ instruction: 0xf8cd4140 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -26566,37 +26566,37 @@ │ │ │ │ @ instruction: 0xf47f0f0c │ │ │ │ @ instruction: 0xf1b9ac4a │ │ │ │ vmax.f32 d16, d0, d4 │ │ │ │ @ instruction: 0xf1a980bd │ │ │ │ sbcslt r0, r2, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf67f2a01 │ │ │ │ andcs sl, r0, r8, asr #28 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4bc9 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - mrc2 2, 5, pc, cr2, cr0, {0} │ │ │ │ + mrc2 2, 2, pc, cr14, cr0, {0} │ │ │ │ @ instruction: 0xf5a16898 │ │ │ │ @ instruction: 0xf04661c0 │ │ │ │ ldrb r0, [r4], #1540 @ 0x604 │ │ │ │ andeq pc, r2, r2, lsl r0 @ │ │ │ │ orrhi pc, lr, #0 │ │ │ │ stceq 0, cr15, [ip], {28} │ │ │ │ msrhi CPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2c01 │ │ │ │ stccs 13, cr10, [r4], {67} @ 0x43 │ │ │ │ stclge 4, cr15, [r7, #-252]! @ 0xffffff04 │ │ │ │ - submi pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strbtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d24 │ │ │ │ vhsub.s16 d2, d16, d17 │ │ │ │ - stccs 14, cr15, [r0], {143} @ 0x8f │ │ │ │ + stccs 14, cr15, [r0], {59} @ 0x3b │ │ │ │ cmpphi r5, r0 @ p-variant is OBSOLETE │ │ │ │ stccs 12, cr3, [r1], {5} │ │ │ │ cmpphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r5], #-1282 @ 0xfffffafe │ │ │ │ rscsvc pc, pc, #64, 4 │ │ │ │ ldrmi r1, [r0], -r2, lsl #17 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ @@ -26618,35 +26618,35 @@ │ │ │ │ bls 0xf31b4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf89a80d3 │ │ │ │ @ instruction: 0xf046000a │ │ │ │ strmi r0, [r2], -r0, asr #12 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r3], {63} @ 0x3f │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b95 │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - @ instruction: 0xf1b9ff97 │ │ │ │ + @ instruction: 0xf1b9ff3f │ │ │ │ @ instruction: 0xf47f0f04 │ │ │ │ andcs sl, r0, ip, ror pc │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ ldrbtvc pc, [r0], #1735 @ 0x6c7 @ │ │ │ │ stccs 4, cr14, [r5], {112} @ 0x70 │ │ │ │ @ instruction: 0xf89ad129 │ │ │ │ blcs 0x36238 │ │ │ │ stcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #138240 @ 0x21c00 │ │ │ │ - @ instruction: 0xff7af247 │ │ │ │ + @ instruction: 0xff22f247 │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcs r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -26770,18 +26770,18 @@ │ │ │ │ addseq r2, r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x46101812 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ bl 0x763ec8 │ │ │ │ bl 0x13ad424 │ │ │ │ strbtmi r0, [r0], -r1, lsl #2 │ │ │ │ svclt 0x0000e6a4 │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ mulpl fp, sl, r8 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8ba812f │ │ │ │ @ instruction: 0xf04f0000 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ stmib sp, {r8, fp}^ │ │ │ │ @ instruction: 0xf040890e │ │ │ │ @@ -27012,56 +27012,56 @@ │ │ │ │ svclt 0x00189706 │ │ │ │ strls r2, [r4, -r1, lsl #8] │ │ │ │ stmiblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ streq lr, [r3, #-2625] @ 0xfffff5bf │ │ │ │ b 0x10333f0 │ │ │ │ ldrmi r0, [sl], -r2, lsl #24 │ │ │ │ bllt 0xffd687f4 │ │ │ │ - stc2l 2, cr15, [sl], #-496 @ 0xfffffe10 │ │ │ │ + stc2 2, cr15, [sl], {124} @ 0x7c │ │ │ │ b 0x1073c00 │ │ │ │ strtmi r0, [pc], -r3, lsl #24 │ │ │ │ movweq lr, #10816 @ 0x2a40 │ │ │ │ movwls r4, #26154 @ 0x662a │ │ │ │ str r4, [r5, #1579] @ 0x62b │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x76acd0 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - blx 0xa67066 │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + blx 0xff567064 │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x6e7082 │ │ │ │ - ldrbcc pc, [r4], #587 @ 0x24b @ │ │ │ │ + blx 0xff1e7080 │ │ │ │ + strcc pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - blx 0x36709e │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + blx 0xfee6709c │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, fp, asr #4 │ │ │ │ + subscc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #11264 @ 0x2c00 │ │ │ │ - mrrc2 2, 4, pc, r0, cr7 @ │ │ │ │ + blx 0xffe67192 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xffce70d0 │ │ │ │ - mlaseq r2, r8, r2, lr │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + blx 0xfe7e70d0 │ │ │ │ + eorseq lr, r2, r8, asr #3 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb81aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ ldmdahi r3!, {r3, r9, sl, fp, ip, pc} │ │ │ │ ldrle r0, [r8, #-1752] @ 0xfffff928 │ │ │ │ @@ -27115,15 +27115,15 @@ │ │ │ │ blcs 0x3d1bc │ │ │ │ strbeq sp, [r8, r8, asr #2]! │ │ │ │ bcs 0x466188 │ │ │ │ bne 0xfe466188 │ │ │ │ svclt 0x00489203 │ │ │ │ bne 0x10a6454 │ │ │ │ @ instruction: 0xf1ed9102 │ │ │ │ - vmov.32 pc, d16[0] │ │ │ │ + vnmla.f64 d15, d0, d5 │ │ │ │ ldmib sp, {r4, r9, fp}^ │ │ │ │ @ instruction: 0xf0201202 │ │ │ │ @ instruction: 0xf1b34300 │ │ │ │ svclt 0x00024fff │ │ │ │ @ instruction: 0xf0438833 │ │ │ │ eorshi r0, r3, r4, lsl #6 │ │ │ │ mrc 0, 5, sp, cr0, cr3, {6} │ │ │ │ @@ -27224,15 +27224,15 @@ │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ svceq 0x0001f018 │ │ │ │ blvs 0x4e5c54 │ │ │ │ blcs 0x465c48 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ mrc 15, 5, fp, cr1, cr8, {0} │ │ │ │ @ instruction: 0xf1ec2b42 │ │ │ │ - stc 15, cr15, [sp, #244] @ 0xf4 │ │ │ │ + stc 14, cr15, [sp, #932] @ 0x3a4 │ │ │ │ ldmib sp, {r1, r2, r8, r9, fp}^ │ │ │ │ @ instruction: 0xf04f0106 │ │ │ │ @ instruction: 0xf6c70c00 │ │ │ │ @ instruction: 0xf0217cf0 │ │ │ │ strbmi r4, [r6, #3584]! @ 0xe00 │ │ │ │ stmdacs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -27335,17 +27335,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, #17 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s q12, q14, q8 │ │ │ │ - svclt 0x0000f9e5 │ │ │ │ + svclt 0x0000f985 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsr #1 │ │ │ │ @ instruction: 0x26004b9b │ │ │ │ ldrbteq pc, [pc], #-0 @ 0x2ad2c @ │ │ │ │ @@ -27419,15 +27419,15 @@ │ │ │ │ mlasls r1, sp, r8, pc @ │ │ │ │ @ instruction: 0xf88d4413 │ │ │ │ movwcc r9, #4193 @ 0x1061 │ │ │ │ ldmib sp, {r0, r3, r4, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r4, r8, r9, sp}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf125230e │ │ │ │ - ldmib sp, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r1, r3, r4, r8, sp}^ │ │ │ │ stmdbcs r0, {r2, r3, r4, sl} │ │ │ │ ldrdgt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ stmdane r0, {r1, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ ldclcc 1, cr15, [pc], #48 @ 0x2ae9c │ │ │ │ @ instruction: 0xf8cd4164 │ │ │ │ svclt 0x0028c064 │ │ │ │ @@ -27956,39 +27956,39 @@ │ │ │ │ stclge 4, cr15, [pc], #-508 @ 0x2b4a4 │ │ │ │ blcs 0x1522b4 │ │ │ │ adcshi pc, ip, r0, asr #4 │ │ │ │ blcc 0x1922bc │ │ │ │ blcs 0x9821c │ │ │ │ mrcge 6, 2, APSR_nzcv, cr8, cr15, {3} │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xff22bb74 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d15, d0 │ │ │ │ - vstrcs d15, [r0, #-852] @ 0xfffffcac │ │ │ │ + vstrcs d15, [r0, #-516] @ 0xfffffdfc │ │ │ │ andseq pc, r4, pc, asr #32 │ │ │ │ @ instruction: 0xf44fbf15 │ │ │ │ vst2. {d20-d23}, [pc :256], lr │ │ │ │ ldrshcs r4, [pc, #63] @ 0x2b71b │ │ │ │ ldrbt r2, [r4], #256 @ 0x100 │ │ │ │ andeq pc, r2, r3, lsl r0 @ │ │ │ │ teqphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ streq pc, [ip], #-20 @ 0xffffffec │ │ │ │ tstphi r3, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43f2e01 │ │ │ │ mcrcs 13, 0, sl, cr4, cr8, {2} │ │ │ │ ldclge 4, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ - submi pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbscc pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d20 │ │ │ │ vhsub.s8 d2, d31, d17 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ teqphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ stmdacs r1, {r0, r2, fp, ip, sp} │ │ │ │ mrshi pc, (UNDEF: 101) @ │ │ │ │ strle r0, [r2], #-472 @ 0xfffffe28 │ │ │ │ @ instruction: 0xf1633901 │ │ │ │ @ instruction: 0xf003437f │ │ │ │ andscs r4, r0, pc, ror r3 │ │ │ │ @@ -28008,34 +28008,34 @@ │ │ │ │ sbcsvs r2, r1, r0, lsl #2 │ │ │ │ stmdbcs r0, {r1, r8, fp, ip, pc} │ │ │ │ sbchi pc, r7, r0 │ │ │ │ mulne sl, sl, r8 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ stcge 4, cr15, [r1], #252 @ 0xfc │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b93 │ │ │ │ vhsub.s8 , q11, q6 │ │ │ │ - blls 0x16aa88 │ │ │ │ + blls 0x16a928 │ │ │ │ @ instruction: 0xf47f2b04 │ │ │ │ tstcs r0, fp, ror pc │ │ │ │ mvnsmi pc, #1325400064 @ 0x4f000000 │ │ │ │ mcrcs 4, 0, lr, cr5, cr0, {4} │ │ │ │ @ instruction: 0xf89ad129 │ │ │ │ blcs 0x377f0 │ │ │ │ ldcge 4, cr15, [pc, #508]! @ 0x2b9bc │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #137216 @ 0x21800 │ │ │ │ - ldc2 2, cr15, [lr], {70} @ 0x46 │ │ │ │ + mcrr2 2, 4, pc, r6, cr6 @ │ │ │ │ mulne r7, sl, r9 │ │ │ │ mulcc r7, sl, r8 │ │ │ │ svclt 0x00a12900 │ │ │ │ @ instruction: 0x1000f8ba │ │ │ │ orrvc pc, r0, r1, asr #8 │ │ │ │ tstpeq r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ andne pc, r0, sl, lsr #17 │ │ │ │ @@ -28158,18 +28158,18 @@ │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ ldrvs lr, [r6, -sp, asr #19] │ │ │ │ eoreq pc, r0, #66 @ 0x42 │ │ │ │ andcs pc, r0, sl, lsr #17 │ │ │ │ @ instruction: 0xf88d2201 │ │ │ │ strt r2, [r3], #-80 @ 0xffffffb0 │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ muleq lr, sl, r8 │ │ │ │ svcvc 0x0092ebb0 │ │ │ │ ldcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ stmib sp, {r1, r2, r9, sl, sp}^ │ │ │ │ stmib sp, {r3, r4, r8, ip}^ │ │ │ │ stmib sp, {r1, r3, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf88d111c │ │ │ │ @@ -28362,56 +28362,56 @@ │ │ │ │ strbmi r2, [r3], -r1, lsl #6 │ │ │ │ @ instruction: 0xf8cd46c1 │ │ │ │ @ instruction: 0xf7ff800c │ │ │ │ b 0x105a5d0 │ │ │ │ andcs r0, r0, #134217728 @ 0x8000000 │ │ │ │ streq lr, [r1], -r4, asr #20 │ │ │ │ strb r4, [r1], #-1553 @ 0xfffff9ef │ │ │ │ - @ instruction: 0xf9def27b │ │ │ │ + @ instruction: 0xf97ef27b │ │ │ │ b 0x1035518 │ │ │ │ ldrtmi r0, [r7], -r2, lsl #24 │ │ │ │ andeq lr, r1, #68, 20 @ 0x44000 │ │ │ │ andls r4, r5, #51380224 @ 0x3100000 │ │ │ │ ldrb r4, [r8, #1586] @ 0x632 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x76c1e8 │ │ │ │ mulls r0, pc, r2 @ │ │ │ │ - @ instruction: 0xf89cf20f │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + @ instruction: 0xf848f20f │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #23552 @ 0x5c00 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf88ef20f │ │ │ │ - ldrbcc pc, [r4], #587 @ 0x24b @ │ │ │ │ + @ instruction: 0xf83af20f │ │ │ │ + strcc pc, [r4], #-587 @ 0xfffffdb5 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ strls r7, [r0], #-549 @ 0xfffffddb │ │ │ │ - @ instruction: 0xf880f20f │ │ │ │ + @ instruction: 0xf82cf20f │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf872f20f │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0xf81ef20f │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eormi pc, r8, fp, asr #4 │ │ │ │ + subscc pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ adccs r4, r6, #4, 22 @ 0x1000 │ │ │ │ - @ instruction: 0xf9b6f246 │ │ │ │ - mlaseq r2, r8, r2, lr │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, asr #5 │ │ │ │ - ldrhteq lr, [r2], -r0 │ │ │ │ + @ instruction: 0xf95ef246 │ │ │ │ + eorseq lr, r2, r8, asr #3 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrshteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r0, ror #3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb8e9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ smulllt r0, sp, r8, lr │ │ │ │ ldmdbge sl, {r1, r7, r9, sl, lr}^ │ │ │ │ @@ -28492,15 +28492,15 @@ │ │ │ │ @ instruction: 0x973a03ff │ │ │ │ strcs r2, [r2], #-1796 @ 0xfffff8fc │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf88d9237 │ │ │ │ ldrsbtls r4, [r8], -r8 │ │ │ │ eorcs r9, r8, #-335544320 @ 0xec000000 │ │ │ │ ldmdage ip!, {r8, sp} │ │ │ │ - cdp 2, 9, cr15, cr12, cr9, {3} │ │ │ │ + cdp 2, 4, cr15, cr4, cr9, {3} │ │ │ │ b 0x1112b38 │ │ │ │ b 0x102bf38 │ │ │ │ movwls r0, #37639 @ 0x9307 │ │ │ │ msreq SPSR_, #16 │ │ │ │ @ instruction: 0xf0409307 │ │ │ │ blls 0x19cd234 │ │ │ │ streq lr, [r8], -r6, lsl #21 │ │ │ │ @@ -28531,27 +28531,27 @@ │ │ │ │ tstcs lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0x2320e9cd │ │ │ │ @ instruction: 0x2322e9cd │ │ │ │ @ instruction: 0x2324e9cd │ │ │ │ @ instruction: 0x2326e9cd │ │ │ │ @ instruction: 0x2328e9cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ - ldc2l 1, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ + ldc2 1, cr15, [lr], {36} @ 0x24 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ stmdage r8!, {r1, r2, r5, r8, fp, sp, pc} │ │ │ │ blls 0x675f8 │ │ │ │ - stc2l 1, cr15, [sl], #-144 @ 0xffffff70 │ │ │ │ + ldc2 1, cr15, [r6], {36} @ 0x24 │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stmdage r4, {r5, r8, fp, sp, pc}^ │ │ │ │ blls 0x67608 │ │ │ │ - stc2l 1, cr15, [r2], #-144 @ 0xffffff70 │ │ │ │ + stc2 1, cr15, [lr], {36} @ 0x24 │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ ldmdage lr, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ blhi 0x67618 │ │ │ │ - mrrc2 1, 2, pc, sl, cr4 @ │ │ │ │ + stc2 1, cr15, [r6], {36} @ 0x24 │ │ │ │ bls 0x95388c │ │ │ │ ldmib sp, {r2, r3, r5, r7, r9, sl, lr}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9} │ │ │ │ @ instruction: 0x5726e9dd │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls r5!, {r0, r3, r5, r9, sl, fp, ip, pc} │ │ │ │ mcrls 1, 1, r4, cr0, cr1, {3} │ │ │ │ @@ -29478,44 +29478,44 @@ │ │ │ │ @ instruction: 0xf0000002 │ │ │ │ @ instruction: 0xf01786e6 │ │ │ │ @ instruction: 0xf040070c │ │ │ │ stccs 1, cr8, [r1], {246} @ 0xf6 │ │ │ │ orrhi pc, r8, r0 │ │ │ │ @ instruction: 0xf43f2c04 │ │ │ │ vceq.f32 q13, , q11 │ │ │ │ - vmlal.s q10, d0, d0[2] │ │ │ │ + vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeebe774 │ │ │ │ adccs pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xffecf20d │ │ │ │ + @ instruction: 0xff98f20d │ │ │ │ @ instruction: 0xf7ff930e │ │ │ │ bls 0x11bab8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ stccs 7, cr14, [r5], {167} @ 0xa7 │ │ │ │ blls 0x121400 │ │ │ │ blcs 0x4bc24 │ │ │ │ ldcge 4, cr15, [ip, #508]! @ 0x1fc │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #172, 22 @ 0x2b000 │ │ │ │ - @ instruction: 0xf920f245 │ │ │ │ + @ instruction: 0xf8c8f245 │ │ │ │ bcc 0x193710 │ │ │ │ bcs 0x99a24 │ │ │ │ ldcge 6, cr15, [pc, #508]! @ 0x2d0dc │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0xfe9ad3a0 │ │ │ │ rscvc pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - ldmdacs pc!, {r0, r1, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdacs pc!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ strhi pc, [r8], -r0, lsl #6 │ │ │ │ eorseq pc, pc, r0, lsl r0 @ │ │ │ │ strbhi pc, [r8], #0 @ │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strmi r9, [sl], -r9, lsl #22 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ strtmi r9, [r1], r4, lsl #2 │ │ │ │ @@ -29669,17 +29669,17 @@ │ │ │ │ bls 0x37d51c │ │ │ │ movwmi r9, #43279 @ 0xa90f │ │ │ │ @ instruction: 0xf047bf18 │ │ │ │ tstcs r0, r1, lsl #14 │ │ │ │ tstls r2, sp, lsl r6 │ │ │ │ tstne r0, sp, asr #19 │ │ │ │ bllt 0x66b178 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - eorseq sp, r2, ip, ror #28 │ │ │ │ + eorseq lr, r2, r0, ror r2 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + mlaseq r2, ip, sp, sp │ │ │ │ @ instruction: 0xf89d9a66 │ │ │ │ @ instruction: 0x071030d9 │ │ │ │ @ instruction: 0xf89dd40a │ │ │ │ addsmi r2, sl, #169 @ 0xa9 │ │ │ │ blls 0x1211bc │ │ │ │ @ instruction: 0xf1a3789b │ │ │ │ blx 0xfecedda8 │ │ │ │ @@ -29834,15 +29834,15 @@ │ │ │ │ teqcs r2, #3358720 @ 0x334000 │ │ │ │ blt 0xd2b3f8 │ │ │ │ bl 0xfeccc2c8 │ │ │ │ @ instruction: 0xd17d7f93 │ │ │ │ eorcs r4, r8, #34603008 @ 0x2100000 │ │ │ │ strcs sl, [r6], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - stc 2, cr15, [r0], #-416 @ 0xfffffe60 │ │ │ │ + bl 0xff269db4 │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ bls 0xfec90 │ │ │ │ ldmdahi r3, {r6, r8, sp} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ @ instruction: 0x9c03ba48 │ │ │ │ @@ -29897,15 +29897,15 @@ │ │ │ │ teqls r9, #-67108861 @ 0xfc000003 │ │ │ │ eorsls r9, fp, r8, lsr r2 │ │ │ │ stccs 7, cr9, [r0], {58} @ 0x3a │ │ │ │ svcge 0x007ef43f │ │ │ │ tstcs r0, r8, lsr #4 │ │ │ │ strcs sl, [r5], #-2108 @ 0xfffff7c4 │ │ │ │ sbcsmi pc, r8, sp, lsl #17 │ │ │ │ - bl 0xfe8e9eb0 │ │ │ │ + bl 0x12e9eb0 │ │ │ │ @ instruction: 0x432b9b06 │ │ │ │ @ instruction: 0xf043461d │ │ │ │ movwls r0, #37664 @ 0x9320 │ │ │ │ stmiblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf507691c │ │ │ │ @ instruction: 0xf8d3401f │ │ │ │ rscscc ip, pc, r4, lsl r0 @ │ │ │ │ @@ -30312,15 +30312,15 @@ │ │ │ │ movwls r9, #35596 @ 0x8b0c │ │ │ │ tstls r6, #18432 @ 0x4800 │ │ │ │ tstls r2, #17408 @ 0x4400 │ │ │ │ tstls r1, #10240 @ 0x2800 │ │ │ │ movwls r9, #43787 @ 0xab0b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strb r3, [r5, #-779] @ 0xfffffcf5 │ │ │ │ - blx 0xfe8ea570 │ │ │ │ + blx 0x10ea570 │ │ │ │ teqmi sl, #53248 @ 0xd000 │ │ │ │ bls 0x4123c8 │ │ │ │ @ instruction: 0xf8cd9f04 │ │ │ │ @ instruction: 0x46dee010 │ │ │ │ bleq 0x69cdc │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @@ -30344,57 +30344,57 @@ │ │ │ │ tsteq fp, r0, asr #20 │ │ │ │ @ instruction: 0x46be4332 │ │ │ │ @ instruction: 0x46bb46b9 │ │ │ │ tstls sp, lr, lsr r6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff7704 │ │ │ │ vpmax.s8 d27, d27, d30 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ blmi 0x86e0cc │ │ │ │ andcs r2, r0, fp, lsr #5 │ │ │ │ vshl.s8 d9, d0, d13 │ │ │ │ - andcs pc, r0, r9, lsr #18 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + ldrdcs pc, [r0], -r5 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addscs r4, pc, #28, 22 @ 0x7000 │ │ │ │ vhadd.s8 d9, d13, d0 │ │ │ │ - vmul.i8 d31, d11, d15 │ │ │ │ - @ instruction: 0xf2c034d4 │ │ │ │ + vadd.i8 , , │ │ │ │ + vaddhn.i16 d19, q0, q2 │ │ │ │ vshl.s8 d16, d29, d11 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x5ee0fc │ │ │ │ eorvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ vshl.s8 d9, d0, d13 │ │ │ │ - andcs pc, r0, r1, lsl r9 @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x2000f8bd │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b12 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - @ instruction: 0xf906f20d │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0xf8b2f20d │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0c │ │ │ │ vhsub.s8 , q10, q6 │ │ │ │ - vpmax.s8 , , │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmul.i8 , , │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vaddl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ blmi 0x1edd48 │ │ │ │ vhsub.s8 d18, d20, d22 │ │ │ │ - svclt 0x0000fa3d │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, lsl #6 │ │ │ │ - eorseq lr, r2, r0, asr #6 │ │ │ │ - eorseq sp, r2, ip, lsr lr │ │ │ │ - eorseq sp, r2, r4, asr lr │ │ │ │ - eorseq lr, r2, r4, lsr #6 │ │ │ │ + svclt 0x0000f9e5 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + eorseq lr, r2, r8, lsr r2 │ │ │ │ + eorseq lr, r2, r0, ror r2 │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ + eorseq sp, r2, r4, lsl #27 │ │ │ │ + eorseq lr, r2, r4, asr r2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb84ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -fp, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -30435,17 +30435,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f9ad │ │ │ │ + svclt 0x0000f94d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ ldmdahi r0, {r0, r1, r9, sl, lr} │ │ │ │ svceq 0x0010f010 │ │ │ │ ldrlt sp, [r0], #-88 @ 0xffffffa8 │ │ │ │ bllt 0xfe54bfe0 │ │ │ │ bllt 0xfeb4c8e4 │ │ │ │ ldrdcc r0, [r1], -r8 │ │ │ │ svceq 0x00fef010 │ │ │ │ @@ -30613,18 +30613,18 @@ │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f847 │ │ │ │ + vmls.f16 , q12, q8 │ │ │ │ + svclt 0x0000ffe7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ blmi 0xfeeda2a4 │ │ │ │ ldrmi r2, [r4], -r0, lsl #10 │ │ │ │ @ instruction: 0xf0000bc6 │ │ │ │ @@ -30675,15 +30675,15 @@ │ │ │ │ ldrtmi r0, [sl], -r7, lsl #6 │ │ │ │ stmdaeq r3, {r0, r5, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmibvc r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcvc lr, r1, r3, asr #20 │ │ │ │ @ instruction: 0xf04f0849 │ │ │ │ svclt 0x00380300 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8d6f23a │ │ │ │ + @ instruction: 0xf882f23a │ │ │ │ ldrmi r4, [r6], r6, lsl #12 │ │ │ │ blx 0xfe97fa62 │ │ │ │ strbmi ip, [r1, #774]! @ 0x306 │ │ │ │ movwcc pc, #6917 @ 0x1b05 @ │ │ │ │ tsteq r3, r2, ror fp │ │ │ │ @ instruction: 0xf116d217 │ │ │ │ bl 0x57cd50 │ │ │ │ @@ -30697,15 +30697,15 @@ │ │ │ │ svclt 0x00284648 │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ sbcshi pc, r9, r0, asr #32 │ │ │ │ bl 0xfec3fad8 │ │ │ │ ldrtmi r0, [sl], -ip │ │ │ │ tsteq r3, lr, ror #22 │ │ │ │ vcgt.s d2, d10, d0 │ │ │ │ - strmi pc, [r3], -fp, lsr #17 │ │ │ │ + @ instruction: 0x4603f857 │ │ │ │ strmi r2, [r9], r0 │ │ │ │ blx 0xfe97fbe2 │ │ │ │ strbmi ip, [r0, #-3587]! @ 0xfffff1fd │ │ │ │ vmla.f64 d15, d1, d5 │ │ │ │ bleq 0x3e8f6c │ │ │ │ ldrbmi sp, [r6, #802] @ 0x322 │ │ │ │ strmi fp, [r4, #3848] @ 0xf08 │ │ │ │ @@ -30922,21 +30922,21 @@ │ │ │ │ blcs 0xa804c │ │ │ │ stmdahi r2!, {r1, r4, r5, r6, ip, lr, pc} │ │ │ │ andseq pc, r9, sp, lsl #17 │ │ │ │ addmi pc, r0, #1107296256 @ 0x42000000 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr2, {1} │ │ │ │ blcs 0x162ac8 │ │ │ │ vhadd.s8 , , │ │ │ │ - vrshr.s64 d19, d12, #64 │ │ │ │ + vmlal.s q9, d16, d0[3] │ │ │ │ vhsub.s8 d16, d11, d29 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ blmi 0xfeaf6524 │ │ │ │ andscc pc, pc, #64, 4 │ │ │ │ - stc2 2, cr15, [r4], #48 @ 0x30 │ │ │ │ + mrrc2 2, 0, pc, r0, cr12 @ │ │ │ │ rsble r2, r6, r0, lsl #20 │ │ │ │ bcs 0x7cd48 │ │ │ │ addhi pc, r3, r0, lsl #4 │ │ │ │ strle r0, [r2], #-474 @ 0xfffffe26 │ │ │ │ @ instruction: 0xf1633d01 │ │ │ │ @ instruction: 0xf003437f │ │ │ │ andscs r4, r0, #-67108863 @ 0xfc000001 │ │ │ │ @@ -30952,21 +30952,21 @@ │ │ │ │ cdpeq 0, 1, cr6, cr11, cr10, {6} │ │ │ │ andscs r6, r0, #139 @ 0x8b │ │ │ │ stmdals r2, {r8, r9, sp} │ │ │ │ bvc 0xfe85b21c │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ mcrge 4, 4, pc, cr13, cr15, {1} @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b8e │ │ │ │ vhsub.s8 , , q6 │ │ │ │ - blls 0x16dc88 │ │ │ │ + blls 0x16db28 │ │ │ │ teqle sp, r1, lsl #22 │ │ │ │ andcs r7, r0, sp, asr #16 │ │ │ │ ldrbt r4, [ip], -r3, lsl #12 │ │ │ │ movweq lr, #23326 @ 0x5b1e │ │ │ │ movweq lr, #39772 @ 0x9b5c │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strcs fp, [r1, -r8, lsr #30] │ │ │ │ @@ -31098,16 +31098,16 @@ │ │ │ │ svclt 0x000b7f93 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r0!, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwcs r2, #21254 @ 0x5306 │ │ │ │ blls 0x1533d8 │ │ │ │ andscc pc, r8, sp, lsl #17 │ │ │ │ svclt 0x0000e46d │ │ │ │ - eorseq sp, r2, r0, lsl #29 │ │ │ │ - eorseq sp, r2, r8, asr sp │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, lsl #25 │ │ │ │ andeq pc, r4, #72 @ 0x48 │ │ │ │ andcs lr, r0, #847249408 @ 0x32800000 │ │ │ │ blx 0xfece83b8 │ │ │ │ subsmi pc, r9, #134217730 @ 0x8000002 │ │ │ │ streq pc, [r0, #-259]! @ 0xfffffefd │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ @@ -31144,30 +31144,30 @@ │ │ │ │ movwls r0, #18464 @ 0x4820 │ │ │ │ movwcs lr, #22441 @ 0x57a9 │ │ │ │ blls 0xe8560 │ │ │ │ adcsle r2, r0, r0, lsl #22 │ │ │ │ ldrbt r2, [ip], -r0, lsl #4 │ │ │ │ vstrcs d7, [r0, #-404] @ 0xfffffe6c │ │ │ │ stclge 4, cr15, [r6, #508] @ 0x1fc │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #56, 22 @ 0xe000 │ │ │ │ - ldc2 2, cr15, [sl], #-268 @ 0xfffffef4 │ │ │ │ + blx 0xff8eb1ae │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ blls 0x1683cc │ │ │ │ @ instruction: 0xf43f2b01 │ │ │ │ stmdbge r6, {r2, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ str r7, [r0, #2125] @ 0x84d │ │ │ │ andle r2, r7, r6, lsl #22 │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmdbge sl, {r0, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ ldrt r9, [r3], r4, lsl #6 │ │ │ │ - stc2 2, cr15, [r4], {120} @ 0x78 │ │ │ │ + blx 0xfe96b2aa │ │ │ │ andgt lr, r8, #3620864 @ 0x374000 │ │ │ │ ldrdpl lr, [ip], -sp │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xf43f45ac │ │ │ │ strmi sl, [ip, #3741]! @ 0xe9d │ │ │ │ @ instruction: 0xf4ff4182 │ │ │ │ blls 0x15a354 │ │ │ │ @@ -31178,45 +31178,45 @@ │ │ │ │ movwcs sl, #24368 @ 0x5f30 │ │ │ │ movwls sl, #18698 @ 0x490a │ │ │ │ blls 0x168358 │ │ │ │ @ instruction: 0xf43f2b06 │ │ │ │ movwcs sl, #24397 @ 0x5f4d │ │ │ │ movwls sl, #18694 @ 0x4906 │ │ │ │ andcs lr, r0, lr, lsl #13 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b19 │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0xfea6b154 │ │ │ │ + blx 0x156b154 │ │ │ │ @ instruction: 0xf0484041 │ │ │ │ bleq 0xff36f16c │ │ │ │ str r4, [r1, #-1576]! @ 0xfffff9d8 │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #16, 22 @ 0x4000 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0xfe56b17c │ │ │ │ + blx 0x106b17c │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xfe1eb198 │ │ │ │ + blx 0xceb198 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x16ee28 │ │ │ │ andls r2, r0, ip, ror #4 │ │ │ │ - blx 0x1f6b1ac │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - eorseq sp, r2, r0, ror sp │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, r4, lsr #27 │ │ │ │ + blx 0xa6b1ac │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsr #25 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + ldrsbteq sp, [r2], -r4 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb915a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ @ instruction: 0x9c37a934 │ │ │ │ @@ -31306,22 +31306,22 @@ │ │ │ │ movwls r2, #58113 @ 0xe301 │ │ │ │ strmi r2, [r8, #1280]! @ 0x500 │ │ │ │ movweq lr, #43897 @ 0xab79 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4652 │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ - blx 0xffa6b3fa │ │ │ │ + blx 0xfe56b3fa │ │ │ │ blge 0x640328 │ │ │ │ @ instruction: 0x4618a916 │ │ │ │ movwls r4, #42586 @ 0xa65a │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ strcs r5, [r0, -r0, lsl #8] │ │ │ │ @ instruction: 0xf1219109 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldmib sp, {r3, r4, sp}^ │ │ │ │ blls 0x1b4390 │ │ │ │ blls 0x2f55a4 │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ smladxcs r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0101ebb8 │ │ │ │ streq lr, [r6], -r9, ror #22 │ │ │ │ @@ -31338,30 +31338,30 @@ │ │ │ │ streq lr, [ip], -r6, asr #22 │ │ │ │ blle 0xffb7a37c │ │ │ │ bl 0x1c78b80 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andle r2, r3, #0, 2 │ │ │ │ movwcs r4, #1618 @ 0x652 │ │ │ │ - blx 0xfea6b47a │ │ │ │ + blx 0x156b47a │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ movweq lr, #18893 @ 0x49cd │ │ │ │ blhi 0x142a21c │ │ │ │ stcls 8, cr10, [r4], {16} │ │ │ │ ldmib sp, {r0, r2, r8, sl, fp, ip, pc}^ │ │ │ │ strls r2, [r0], #-770 @ 0xfffffcfe │ │ │ │ strls r9, [r1, #-2314] @ 0xfffff6f6 │ │ │ │ blhi 0x56a1e8 │ │ │ │ blhi 0x5ea1ec │ │ │ │ blhi 0x66a1f0 │ │ │ │ - cdp2 1, 6, cr15, cr14, cr1, {1} │ │ │ │ + cdp2 1, 1, cr15, cr10, cr1, {1} │ │ │ │ ldrbmi r9, [sl], -r9, lsl #16 │ │ │ │ ldmdbge r4, {r0, r1, r4, r6, r9, sl, lr} │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - cdp2 1, 6, cr15, cr6, cr1, {1} │ │ │ │ + cdp2 1, 1, cr15, cr2, cr1, {1} │ │ │ │ ldmib sp, {r1, r2, r4, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f5417 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ ldmdbne r2, {r2, r4, ip, sp} │ │ │ │ @ instruction: 0xf04f9919 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ cmnmi r9, r0, lsl r7 │ │ │ │ @@ -31419,22 +31419,22 @@ │ │ │ │ mvnhi pc, r0, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d801e4 │ │ │ │ svclt 0x0028030a │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrbmi sp, [r2], -ip, lsl #4 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ - blx 0x1eb5be │ │ │ │ + blx 0xfeceb5bc │ │ │ │ and r4, r5, r0, lsl #13 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrdne lr, [r9], -sp │ │ │ │ @ instruction: 0x4653465a │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [r2, #132] @ 0x84 │ │ │ │ + ldc2l 1, cr15, [lr, #-132]! @ 0xffffff7c │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f2018 │ │ │ │ ldmib sp, {r9, sl, fp}^ │ │ │ │ bne 0xfecb3960 │ │ │ │ andeq lr, r0, r7, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1872518 │ │ │ │ @@ -31456,28 +31456,28 @@ │ │ │ │ blle 0xffab2954 │ │ │ │ bl 0x1c78d58 │ │ │ │ svclt 0x0024030a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrbmi sp, [r2], -r4, lsl #4 │ │ │ │ vcgt.s d2, d9, d0 │ │ │ │ - @ instruction: 0x4689fabb │ │ │ │ + strmi pc, [r9], r7, ror #20 │ │ │ │ stmdbeq r8, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmib sp, {r7, r9, sl, lr}^ │ │ │ │ ldmdage r2, {r1, r8, r9, sp} │ │ │ │ stmib sp, {r1, r3, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xed8d8900 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ vstr d8, [sp, #88] @ 0x58 │ │ │ │ @ instruction: 0xf1218b18 │ │ │ │ - stmdals r9, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r9, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x465aa914 │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1218900 │ │ │ │ - bls 0x5ee398 │ │ │ │ + bls 0x5ee248 │ │ │ │ movwls r2, #37632 @ 0x9300 │ │ │ │ @ instruction: 0x9c179b18 │ │ │ │ bls 0x6750fc │ │ │ │ @ instruction: 0x0114e9dd │ │ │ │ svclt 0x00244162 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ bl 0xfed55dd8 │ │ │ │ @@ -31856,22 +31856,22 @@ │ │ │ │ adchi pc, fp, r0 │ │ │ │ @ instruction: 0xf88d9907 │ │ │ │ stmdahi fp, {r0, r3, r5, r6, ip, sp} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ stccs 0, cr8, [r0], {11} │ │ │ │ adchi pc, r6, r0, asr #32 │ │ │ │ suble r2, r5, r4, lsl #20 │ │ │ │ - addscc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d16, d18 │ │ │ │ vqsub.s8 d3, d11, d15 │ │ │ │ - ldmdbcs pc!, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ + ldmdbcs pc!, {r0, r8, sl, fp, ip, sp, lr, pc}^ @ │ │ │ │ addshi pc, sp, #0, 6 │ │ │ │ teqpeq pc, r1, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ subhi pc, r5, #0 │ │ │ │ beq 0x6b518 │ │ │ │ eoreq pc, r0, #1073741864 @ 0x40000028 │ │ │ │ stceq 1, cr15, [r0], #-772 @ 0xfffffcfc │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ @@ -32040,15 +32040,15 @@ │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ stmdbls r7, {r0, r4, r5, r7, r8, pc} │ │ │ │ stmdbcs r0, {r0, r3, r7, r8, r9, fp, ip, sp, lr} │ │ │ │ cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ addmi pc, r0, #34 @ 0x22 │ │ │ │ andpl pc, r0, #66 @ 0x42 │ │ │ │ svclt 0x0000e763 │ │ │ │ - eorseq lr, r2, r8, asr r3 │ │ │ │ + eorseq lr, r2, r8, lsl #5 │ │ │ │ sbcsle r2, fp, r0, lsl #18 │ │ │ │ blcs 0x1d62d4 │ │ │ │ blge 0x6e3dc4 │ │ │ │ @ instruction: 0xf8d3e7e4 │ │ │ │ @ instruction: 0xf506e010 │ │ │ │ @ instruction: 0xf8d3411f │ │ │ │ mvnscc ip, r4, lsl r0 │ │ │ │ @@ -32163,20 +32163,20 @@ │ │ │ │ @ instruction: 0xf7ff9308 │ │ │ │ strmi fp, [sl], r0, ror #17 │ │ │ │ @ instruction: 0xf8cd46dc │ │ │ │ tstls r2, r0, lsl r0 │ │ │ │ blls 0x228c4c │ │ │ │ blcs 0x4e5e0 │ │ │ │ ldcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #136192 @ 0x21400 │ │ │ │ - mcrr2 2, 4, pc, r2, cr2 @ │ │ │ │ + blx 0xffaec19a │ │ │ │ @ instruction: 0xf081fab1 │ │ │ │ blx 0xfed9dcdc │ │ │ │ eorcc pc, r0, r5, lsl #1 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf1c04081 │ │ │ │ @ instruction: 0xf1a00c40 │ │ │ │ blx 0x171d2c │ │ │ │ @@ -32251,70 +32251,70 @@ │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ @ instruction: 0x91259522 │ │ │ │ ldrbt r9, [pc], r4, lsr #32 │ │ │ │ blcs 0x96608 │ │ │ │ ldcge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ @ instruction: 0xf893ab1a │ │ │ │ ldrt ip, [lr], #1 │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #47104 @ 0xb800 │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - blx 0x106c220 │ │ │ │ + @ instruction: 0xf9ecf20b │ │ │ │ @ instruction: 0xf43f2a05 │ │ │ │ blls 0x25ae1c │ │ │ │ svceq 0x000cf013 │ │ │ │ blge 0x6df624 │ │ │ │ stclge 4, cr15, [pc, #-508]! @ 0x2f80c │ │ │ │ vrshl.s64 d30, d17, d23 │ │ │ │ - rsbmi pc, r3, r1, ror #22 │ │ │ │ + rsbmi pc, r3, r1, lsl #22 │ │ │ │ b 0x1415e34 │ │ │ │ @ instruction: 0xf0417cd3 │ │ │ │ @ instruction: 0x46630110 │ │ │ │ andcs lr, r0, ip, ror r4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b1f │ │ │ │ andls r7, r0, r1, ror #5 │ │ │ │ - blx 0x86c260 │ │ │ │ + @ instruction: 0xf9ccf20b │ │ │ │ bcs 0x1da6b8 │ │ │ │ stcge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ bls 0x429290 │ │ │ │ @ instruction: 0xf43f2a06 │ │ │ │ movwls sl, #65066 @ 0xfe2a │ │ │ │ strbt sl, [pc], #2842 @ 0x2fa4c │ │ │ │ bcs 0x1d628c │ │ │ │ mcrge 4, 1, pc, cr3, cr15, {1} @ │ │ │ │ blge 0x6d4694 │ │ │ │ andcs lr, r0, pc, ror #10 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b11 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - blx 0xec29c │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0xf9aef20b │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcscs pc, r8, fp, asr #4 │ │ │ │ + rscne pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ vhsub.s8 , q9, q6 │ │ │ │ - andcs pc, r0, r5, asr #22 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, sp, ror #21 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbcs r4, ip, #7168 @ 0x1c00 │ │ │ │ vhadd.s8 d9, d11, d0 │ │ │ │ - svclt 0x0000f9eb │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, ip, ror #28 │ │ │ │ - eorseq sp, r2, ip, lsr lr │ │ │ │ - eorseq sp, r2, r4, asr lr │ │ │ │ - eorseq sp, r2, r8, lsr #28 │ │ │ │ + svclt 0x0000f997 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + mlaseq r2, ip, sp, sp │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ + eorseq sp, r2, r4, lsl #27 │ │ │ │ + eorseq sp, r2, r8, asr sp │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb926d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r7, r8, lsr pc │ │ │ │ andls sl, r3, r2, lsr r9 │ │ │ │ @@ -32404,21 +32404,21 @@ │ │ │ │ andshi pc, lr, #128 @ 0x80 │ │ │ │ adcmi r2, pc, #0, 10 │ │ │ │ movweq lr, #27512 @ 0x6b78 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ andle r3, r6, #-16777216 @ 0xff000000 │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - blx 0x14ec522 │ │ │ │ + blx 0xfffec520 │ │ │ │ blge 0x5c1454 │ │ │ │ @ instruction: 0x4618a914 │ │ │ │ movwls r4, #38482 @ 0x9652 │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ tstls r8, r0, lsl #8 │ │ │ │ - cdp2 1, 2, cr15, cr2, cr0, {1} │ │ │ │ + stc2l 1, cr15, [lr, #128] @ 0x80 │ │ │ │ tstne r4, #3620864 @ 0x374000 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ bls 0x5d5c8c │ │ │ │ ldmdals r7, {r1, r7, r9, fp, ip} │ │ │ │ andeq lr, r0, r9, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1e73478 │ │ │ │ @@ -32439,30 +32439,30 @@ │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ ldrtmi sp, [r2], -r3, lsl #4 │ │ │ │ vcgt.s d2, d8, d0 │ │ │ │ - strmi pc, [r3], sp, lsl #22 │ │ │ │ + @ instruction: 0x4683fab9 │ │ │ │ movweq lr, #19009 @ 0x4a41 │ │ │ │ ldc 3, cr9, [pc, #24] @ 0x2fcec │ │ │ │ stmdage lr, {r2, r6, r7, r8, r9, fp, pc} │ │ │ │ bls 0xd6cf4 │ │ │ │ stmdbls r9, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8cd9401 │ │ │ │ stc 0, cr11, [sp] │ │ │ │ vstr d8, [sp, #72] @ 0x48 │ │ │ │ vstr d8, [sp, #80] @ 0x50 │ │ │ │ @ instruction: 0xf1208b16 │ │ │ │ - stmdals r8, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r8, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmib sp, {r1, r4, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf120b400 │ │ │ │ - blls 0x56f434 │ │ │ │ + blls 0x56f2e4 │ │ │ │ ldrcs lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldreq lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ ldmdbls r7, {r0, r1, r3, r4, r8, fp, ip} │ │ │ │ svclt 0x0028414a │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldmib sp, {r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -32517,19 +32517,19 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ bl 0x1d8131c │ │ │ │ svclt 0x00280306 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ ldrtmi sp, [r2], -r6, lsl #4 │ │ │ │ strtmi r4, [r0], -fp, asr #12 │ │ │ │ vmax.s d4, d8, d25 │ │ │ │ - @ instruction: 0x4680fa71 │ │ │ │ + pkhbtmi pc, r0, sp, lsl #20 @ │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [r4, #-128] @ 0xffffff80 │ │ │ │ + ldc2l 1, cr15, [r0], #128 @ 0x80 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x2016e9dd │ │ │ │ @ instruction: 0x1c14e9dd │ │ │ │ blls 0x1f690c │ │ │ │ andeq lr, r0, r3, ror fp │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ bne 0x1873634 │ │ │ │ @@ -32552,28 +32552,28 @@ │ │ │ │ @ instruction: 0xf8dddbeb │ │ │ │ stmdacs r0, {r3, r5, ip, sp, pc} │ │ │ │ movweq lr, #27505 @ 0x6b71 │ │ │ │ @ instruction: 0xf04fbf24 │ │ │ │ @ instruction: 0xf04f30ff │ │ │ │ andle r0, r4, #0, 18 │ │ │ │ movwcs r4, #1586 @ 0x632 │ │ │ │ - blx 0xaec770 │ │ │ │ + @ instruction: 0xf9d6f238 │ │ │ │ b 0x12818b8 │ │ │ │ strmi r0, [r0], r8, lsl #18 │ │ │ │ ldmdage r0, {r0, r3, r8, fp, ip, pc} │ │ │ │ blls 0x1966a8 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ blhi 0x4eb4dc │ │ │ │ blhi 0x56b4e0 │ │ │ │ blhi 0x5eb4e4 │ │ │ │ - ldc2l 1, cr15, [r4], #128 @ 0x80 │ │ │ │ + stc2 1, cr15, [r0], #128 @ 0x80 │ │ │ │ ldmdbge r2, {r3, fp, ip, pc} │ │ │ │ @ instruction: 0x46334652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 1, cr15, [ip], #128 @ 0x80 │ │ │ │ + ldc2 1, cr15, [r8], {32} │ │ │ │ andcs sl, r0, #1179648 @ 0x120000 │ │ │ │ bls 0x5d46ec │ │ │ │ ldmne fp, {r0, r1, r3, fp, lr, pc} │ │ │ │ movwls r9, #39445 @ 0x9a15 │ │ │ │ cmpmi sl, r7, lsl fp │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ bl 0xfed54b00 │ │ │ │ @@ -32653,22 +32653,22 @@ │ │ │ │ ldreq r2, [fp, -r0] │ │ │ │ stccs 5, cr13, [r1], {25} │ │ │ │ bls 0x1640b8 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ bicle r2, r3, r0, lsl #16 │ │ │ │ eorle r2, r3, r4, lsl #24 │ │ │ │ - addscc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vpadd.i8 d20, d0, d13 │ │ │ │ vqsub.s8 d3, d10, d15 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 1, cr13, [r4], {176} @ 0xb0 │ │ │ │ stccs 0, cr13, [r1], {16} │ │ │ │ stmdbls r4, {r1, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88d2204 │ │ │ │ stmdahi fp, {r5, r6, sp} │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ str r8, [r3, fp]! │ │ │ │ @@ -32686,17 +32686,17 @@ │ │ │ │ blls 0x169ec0 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0437300 │ │ │ │ ldrb r0, [r1, r1, lsl #6]! │ │ │ │ bls 0x15a518 │ │ │ │ @ instruction: 0xf7efa818 │ │ │ │ strmi pc, [r1], -r9, ror #20 │ │ │ │ - vaba.s q15, , │ │ │ │ - svclt 0x0000f811 │ │ │ │ - eorseq lr, r2, r8, asr r3 │ │ │ │ + vaba.s q15, q3, │ │ │ │ + svclt 0x0000ffb1 │ │ │ │ + eorseq lr, r2, r8, lsl #5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb872bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r2, [r6], -r0, lsl #8 │ │ │ │ strmi r4, [r3], -sl, lsr #20 │ │ │ │ strls r4, [r0], #-1549 @ 0xfffff9f3 │ │ │ │ @@ -32736,17 +32736,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xffaef276 │ │ │ │ + @ instruction: 0xff4ef276 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r7], -ip, lsr #22 │ │ │ │ vnmlsls.f32 s8, s0, s25 │ │ │ │ @@ -32788,17 +32788,17 @@ │ │ │ │ blls 0x28a290 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff46f276 │ │ │ │ + mcr2 2, 7, pc, cr6, cr6, {3} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strcs fp, [r0], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0x4606a914 │ │ │ │ strls r4, [r0], #-1640 @ 0xfffff998 │ │ │ │ @@ -32841,17 +32841,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r1, r2, r3, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrc2 2, 6, pc, cr12, cr6, {3} │ │ │ │ + mrc2 2, 3, pc, cr12, cr6, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #3200]! @ 0xc80 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0x4604b091 │ │ │ │ stmdage r2, {r1, r2, r4, r8, fp, sp, pc} │ │ │ │ stm r1, {r5, r8, sl, fp, ip, pc} │ │ │ │ @@ -32892,15 +32892,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mrc2 2, 3, pc, cr6, cr6, {3} │ │ │ │ + mrc2 2, 0, pc, cr6, cr6, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb813b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r0, lsr #31 │ │ │ │ ldmdbge r8, {r0, r2, r9, sl, lr} │ │ │ │ @@ -32941,15 +32941,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r1, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, q3, q8 │ │ │ │ - svclt 0x0000fe15 │ │ │ │ + svclt 0x0000fdb5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb80c78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r0, lsr #31 │ │ │ │ blvc 0xaebb40 │ │ │ │ @@ -32990,15 +32990,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r4, ip, sp, pc} │ │ │ │ strdlt r4, [r2], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2 2, cr15, [r2, #472]! @ 0x1d8 │ │ │ │ + ldc2l 2, cr15, [r2, #-472] @ 0xfffffe28 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87780 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -sl, lsr #16 │ │ │ │ @@ -33039,18 +33039,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffa4f7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fd4f │ │ │ │ - eorseq lr, r2, r8, ror #6 │ │ │ │ + svclt 0x0000fcef │ │ │ │ + mlaseq r2, r8, r2, lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030fd8 │ │ │ │ ldrmi r4, [r5], -fp, lsr #16 │ │ │ │ @ instruction: 0xf5a0b086 │ │ │ │ strcs r7, [r0], #-692 @ 0xfffffd4c │ │ │ │ @@ -33090,18 +33090,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff3ef7f0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fce9 │ │ │ │ - eorseq lr, r2, r8, ror #6 │ │ │ │ + svclt 0x0000fc89 │ │ │ │ + mlaseq r2, r8, r2, lr │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ strmi r4, [lr], -sl, lsr #20 │ │ │ │ movwls r0, #4036 @ 0xfc4 │ │ │ │ @@ -33141,19 +33141,19 @@ │ │ │ │ cdp2 7, 10, cr15, cr2, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ mrc2 7, 6, pc, cr8, cr0, {7} │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fc83 │ │ │ │ + svclt 0x0000fc23 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ - eorseq lr, r2, r8, ror #6 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ + mlaseq r2, r8, r2, lr │ │ │ │ andcc r0, r1, #12416 @ 0x3080 │ │ │ │ svceq 0x00fef012 │ │ │ │ cdp 0, 0, cr13, cr7, cr14, {0} │ │ │ │ umulllt r0, r2, r0, sl │ │ │ │ bvc 0xffa2c2cc │ │ │ │ blvc 0x6be28 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ @@ -33211,19 +33211,19 @@ │ │ │ │ cdp2 7, 1, cr15, cr6, cr9, {7} │ │ │ │ ldrb r4, [r9, r9, lsl #20] │ │ │ │ @ instruction: 0x46684631 │ │ │ │ mcr2 7, 2, pc, cr12, cr0, {7} @ │ │ │ │ mulcc r0, sp, r8 │ │ │ │ mulpl r1, sp, r8 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000fbf7 │ │ │ │ + svclt 0x0000fb97 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ - eorseq lr, r2, r8, ror #6 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ + mlaseq r2, r8, r2, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r7, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r6, lsr #20 │ │ │ │ @@ -33259,18 +33259,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfdeb │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - blx 0xfe5ed37e │ │ │ │ + blx 0xded37e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9b95c4 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33305,18 +33305,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd8f │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [pc, r0] │ │ │ │ - blx 0xeed436 │ │ │ │ + blx 0xff6ed434 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f967c │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33352,18 +33352,18 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd30 │ │ │ │ @ instruction: 0xf7f04668 │ │ │ │ @ instruction: 0xf89dfd31 │ │ │ │ @ instruction: 0xf89d4001 │ │ │ │ strb r3, [sp, r0] │ │ │ │ - blx 0xff76d4f0 │ │ │ │ + blx 0x1f6d4f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ bmi 0x9f9738 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #13056 @ 0x3300 │ │ │ │ @@ -33399,18 +33399,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000fa7f │ │ │ │ + svclt 0x0000fa1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ strmi r4, [fp], -r8, lsr #24 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r2, r7, lsr #20 │ │ │ │ @@ -33447,18 +33447,18 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ mulmi r1, sp, r8 │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vabd.s q15, q11, q7 │ │ │ │ - svclt 0x0000fa1f │ │ │ │ + svclt 0x0000f9bf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33511,18 +33511,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r2, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000f99f │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb87fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ stmdavs sp!, {r0, r3, r4, r5, r8, sl, fp, lr} │ │ │ │ @ instruction: 0xf04f950f │ │ │ │ stm sp, {r8, sl} │ │ │ │ @@ -33576,18 +33576,18 @@ │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf043bf18 │ │ │ │ stmib sp, {r0, r8, r9}^ │ │ │ │ ldrb r3, [r0, r6, lsl #4] │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s q15, q11, │ │ │ │ - svclt 0x0000f91d │ │ │ │ + svclt 0x0000f8bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb880ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33626,16 +33626,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfab9 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xf8b8f276 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + @ instruction: 0xf858f276 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33675,17 +33675,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89dfa57 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - @ instruction: 0xf856f276 │ │ │ │ + @ instruction: 0xfff6f275 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {72} @ 0x48 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33748,24 +33748,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89dfa1d │ │ │ │ bfi r4, r9, #0, #18 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d21, d25 │ │ │ │ - vmax.f32 , , │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vmax.f32 , , │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x13120c │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000ffdb │ │ │ │ + svclt 0x0000ff83 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ stcge 13, cr4, [r2], {73} @ 0x49 │ │ │ │ ldrls r6, [r1, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @@ -33829,24 +33829,24 @@ │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f02308 │ │ │ │ @ instruction: 0xf89df97b │ │ │ │ bfi r4, r9, #0, #16 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ vabd.s d30, d21, d23 │ │ │ │ - vmax.f32 d31, d11, d19 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vceq.f32 , , │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x131350 │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000ff39 │ │ │ │ + svclt 0x0000fee1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -33891,23 +33891,23 @@ │ │ │ │ stmdahi fp!, {r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ strb r8, [r9, fp, lsr #32] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8a8f7ee │ │ │ │ mulcc r8, sp, r8 │ │ │ │ vabd.s q15, , q0 │ │ │ │ - vceq.f32 d31, d27, d23 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vceq.f32 , , │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xf1448 │ │ │ │ vqsub.s8 q9, q0, │ │ │ │ - svclt 0x0000febd │ │ │ │ + svclt 0x0000fe65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb885ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ movwls r4, #2600 @ 0xa28 │ │ │ │ @@ -33946,16 +33946,16 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7eea804 │ │ │ │ @ instruction: 0xf89df839 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - mrc2 2, 1, pc, cr8, cr5, {3} │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + ldc2l 2, cr15, [r8, #468] @ 0x1d4 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r2, [sp], -r0, lsl #8 │ │ │ │ strmi r4, [r6], -r9, lsr #22 │ │ │ │ @@ -33995,17 +33995,17 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4639bdf0 │ │ │ │ @ instruction: 0xf7eda804 │ │ │ │ @ instruction: 0xf89dffd7 │ │ │ │ bfi r3, r0, #0, #29 │ │ │ │ - ldc2l 2, cr15, [r6, #468] @ 0x1d4 │ │ │ │ + ldc2l 2, cr15, [r6, #-468]! @ 0xfffffe2c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x9d10a90c │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34040,17 +34040,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strbtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xff7ef7ed │ │ │ │ mulcc r0, sp, r8 │ │ │ │ vaba.s q15, , │ │ │ │ - svclt 0x0000fd7d │ │ │ │ + svclt 0x0000fd1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb887e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a1f4 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34090,24 +34090,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - ldc2 2, cr15, [r8, #-468] @ 0xfffffe2c │ │ │ │ + ldc2 2, cr15, [r8], #468 @ 0x1d4 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x171b60 │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000fbdf │ │ │ │ + svclt 0x0000fb8b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ - mlaseq r2, r0, r3, lr │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ + eorseq lr, r2, r0, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb888cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc3a2d8 │ │ │ │ strmi r0, [sp], -r4, asr #31 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34147,23 +34147,23 @@ │ │ │ │ tstcs r7, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ @ instruction: 0xff14f7e8 │ │ │ │ sbcsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, , q1 │ │ │ │ - andcs pc, r0, r7, lsr #25 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r7, asr #24 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - blx 0x1bedfbe │ │ │ │ + blx 0x6edfbe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - mlaseq r2, r0, r3, lr │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + eorseq lr, r2, r0, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb889ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ @ instruction: 0x460b4c32 │ │ │ │ @ instruction: 0x46294615 │ │ │ │ andls r4, r4, r1, lsr sl │ │ │ │ @@ -34205,23 +34205,23 @@ │ │ │ │ teqcs r4, #11075584 @ 0xa90000 │ │ │ │ stmdage r2, {r9, sp} │ │ │ │ cdp2 7, 10, cr15, cr0, cr8, {7} │ │ │ │ sbcsle r2, r5, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ vaba.s q15, , q0 │ │ │ │ - andcs pc, r0, r3, lsr ip @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + ldrdcs pc, [r0], -r3 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ mulls r0, r8, r2 │ │ │ │ - blx 0xffeee0a4 │ │ │ │ + blx 0xfe9ee0a4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ - mlaseq r2, r0, r3, lr │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ + eorseq lr, r2, r0, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88a94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ bmi 0xc7a4a0 │ │ │ │ strmi r0, [sp], -r4, asr #23 │ │ │ │ movwls r9, #21250 @ 0x5302 │ │ │ │ @@ -34261,24 +34261,24 @@ │ │ │ │ stmiavc r9!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #469762048 @ 0x1c000000 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r1, r2, r4, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [r1, fp, lsr #32] │ │ │ │ - blx 0xff0ee322 │ │ │ │ + blx 0x18ee322 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x171e0c │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000fa89 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ - mlaseq r2, r0, r3, lr │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ + eorseq lr, r2, r0, asr #5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d12a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -34317,24 +34317,24 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbscs r7, r0, #11075584 @ 0xa90000 │ │ │ │ @ instruction: 0xf7eea802 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdahi fp!, {r0, r5, r6, r7, ip, lr, pc} │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrb r8, [ip, fp, lsr #32] │ │ │ │ - blx 0x14ee402 │ │ │ │ + blx 0xffcee400 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x171eec │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000fa19 │ │ │ │ + svclt 0x0000f9c5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ - eorseq lr, r2, r8, lsr #7 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -34365,35 +34365,35 @@ │ │ │ │ strtmi sp, [r0], -r4, lsr #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x212878ea │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ blx 0x9bafe │ │ │ │ stmiavc r9!, {r1, r8, r9, ip, sp} │ │ │ │ msrcs CPSR_f, #13828096 @ 0xd30000 │ │ │ │ blx 0xff76faba │ │ │ │ sbcsle r2, r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf043882b │ │ │ │ eorhi r0, fp, r0, lsl r3 │ │ │ │ @ instruction: 0x4629e7d3 │ │ │ │ @ instruction: 0xf7f14620 │ │ │ │ ldrb pc, [r3, r5, lsl #25] @ │ │ │ │ - blx 0xff6ee4f0 │ │ │ │ + blx 0x1eee4f0 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x131fdc │ │ │ │ addsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d9, d0 │ │ │ │ - svclt 0x0000f9a1 │ │ │ │ + svclt 0x0000f94d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #7 │ │ │ │ + ldrsbteq lr, [r2], -r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31c2c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34420,22 +34420,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfe16e59c │ │ │ │ + blx 0x96e59c │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31cd4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34462,22 +34462,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xc6e644 │ │ │ │ + @ instruction: 0xf9d0f275 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31d7c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34504,22 +34504,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f9dd │ │ │ │ + svclt 0x0000f97d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88f3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31e24 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34545,21 +34545,21 @@ │ │ │ │ blls 0x30be08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf98af275 │ │ │ │ + @ instruction: 0xf92af275 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb88fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31ec4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34586,22 +34586,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf938f275 │ │ │ │ + @ instruction: 0xf8d8f275 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89084 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x31f6c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34628,22 +34628,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ + svclt 0x0000f885 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8912c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32014 │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34669,21 +34669,21 @@ │ │ │ │ blls 0x30bff8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf892f275 │ │ │ │ + @ instruction: 0xf832f275 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb891cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ ldrmi r4, [r5], -r0, lsr #22 │ │ │ │ svcls 0x00124a20 │ │ │ │ @@ -34712,18 +34712,18 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f83b │ │ │ │ + vmls.f16 , q10, q8 │ │ │ │ + svclt 0x0000ffdb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8926c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34751,17 +34751,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xffeef274 │ │ │ │ + @ instruction: 0xff8ef274 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1e │ │ │ │ svcls 0x00124a1e │ │ │ │ @@ -34789,17 +34789,17 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000ffa3 │ │ │ │ + svclt 0x0000ff43 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8939c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x32284 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34826,22 +34826,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff58f274 │ │ │ │ + mrc2 2, 7, pc, cr8, cr4, {3} │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffffff80 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3232c │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34868,22 +34868,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff04f274 │ │ │ │ + mcr2 2, 5, pc, cr4, cr4, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0xffff8000 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb894ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x323d4 │ │ │ │ addlt r7, sp, r0, lsr #22 │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ strmi r4, [lr], -r1, lsr #22 │ │ │ │ @@ -34910,22 +34910,22 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000feb1 │ │ │ │ + svclt 0x0000fe51 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #224] @ 0x3247c │ │ │ │ addlt r7, sp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1f │ │ │ │ @@ -34951,21 +34951,21 @@ │ │ │ │ blls 0x30c460 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 2, 2, pc, cr14, cr4, {3} │ │ │ │ + ldc2l 2, cr15, [lr, #464]! @ 0x1d0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f631c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -34992,17 +34992,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fe0d │ │ │ │ + svclt 0x0000fdad │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb896c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8363b0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35030,17 +35030,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r0, #464] @ 0x1d0 │ │ │ │ + stc2l 2, cr15, [r0, #-464]! @ 0xfffffe30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6448 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35067,17 +35067,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fd77 │ │ │ │ + svclt 0x0000fd17 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb897f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b64dc │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35103,17 +35103,17 @@ │ │ │ │ blls 0x30c6c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [lr, #-464]! @ 0xfffffe30 │ │ │ │ + stc2l 2, cr15, [lr], {116} @ 0x74 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x83656c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35141,17 +35141,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2l 2, cr15, [r2], #464 @ 0x1d0 │ │ │ │ + stc2 2, cr15, [r2], {116} @ 0x74 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8991c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f6604 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35178,17 +35178,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fc99 │ │ │ │ + svclt 0x0000fc39 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb899b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b6698 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -35214,17 +35214,17 @@ │ │ │ │ blls 0x30c87c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrrc2 2, 7, pc, r0, cr4 @ │ │ │ │ + blx 0xffc6f202 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x80407c │ │ │ │ strls r4, [r6, #-1569] @ 0xfffff9df │ │ │ │ @@ -35253,16 +35253,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fc03 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + svclt 0x0000fba3 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x784118 │ │ │ │ @@ -35290,16 +35290,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfee6f332 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + blx 0x166f332 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89b70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x7841ac │ │ │ │ @@ -35327,16 +35327,16 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q10, q8 │ │ │ │ - svclt 0x0000fb6f │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + svclt 0x0000fb0f │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ @@ -35368,17 +35368,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x76f46a │ │ │ │ + blx 0xfef6f468 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89ca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r4, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35409,17 +35409,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r4, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000facb │ │ │ │ + svclt 0x0000fa6b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b2b90 │ │ │ │ @@ -35437,15 +35437,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfe4ef57c │ │ │ │ + blx 0xcef57c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -35485,23 +35485,23 @@ │ │ │ │ @ instruction: 0xf06f3021 │ │ │ │ andls r4, sl, #0, 6 │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ mrsls r0, (UNDEF: 59) │ │ │ │ movwls r9, #54028 @ 0xd30c │ │ │ │ @ instruction: 0xf88d2305 │ │ │ │ strb r3, [r7, r0, lsr #32] │ │ │ │ - blx 0xcef63c │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + @ instruction: 0xf9d2f274 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - blx 0x126f580 │ │ │ │ + @ instruction: 0xf9f0f23f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89e94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0910fb0 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -35540,23 +35540,23 @@ │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ movwls r9, #37386 @ 0x920a │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwls r9, #49419 @ 0xc10b │ │ │ │ movwcs r9, #21261 @ 0x530d │ │ │ │ eorcc pc, r0, sp, lsl #17 │ │ │ │ vabd.s q15, q10, q4 │ │ │ │ - vmla.i8 , , │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vmla.i8 , , │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xf2e0c │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000f9db │ │ │ │ + svclt 0x0000f983 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb89f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x83bd7c │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32d8c │ │ │ │ stmdage r6, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35583,19 +35583,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf96ef274 │ │ │ │ + @ instruction: 0xf90ef274 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a00c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbe18 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32e28 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35621,19 +35621,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000f923 │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbeb0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ec0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35658,20 +35658,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000f8d9 │ │ │ │ + svclt 0x0000f879 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87bf48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32f58 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35698,20 +35698,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf888f274 │ │ │ │ + @ instruction: 0xf828f274 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a1dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fbfe8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x32ff8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35736,20 +35736,20 @@ │ │ │ │ blls 0x30d0a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , q2, q8 │ │ │ │ - svclt 0x0000f83b │ │ │ │ + vmls.f16 , , q8 │ │ │ │ + svclt 0x0000ffdb │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc080 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33090 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -35774,20 +35774,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + svclt 0x0000ff91 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x82e794 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35815,19 +35815,19 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff9f │ │ │ │ + svclt 0x0000ff3f │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae834 │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35853,19 +35853,19 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff52f273 │ │ │ │ + mrc2 2, 7, pc, cr2, cr3, {3} │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ blvc 0x7ae8cc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ strtmi r2, [r1], -r0, lsl #10 │ │ │ │ @@ -35890,20 +35890,20 @@ │ │ │ │ blls 0x30d30c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xff08f273 │ │ │ │ + mcr2 2, 5, pc, cr8, cr3, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a4dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35934,17 +35934,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - mrc2 2, 5, pc, cr0, cr3, {3} │ │ │ │ + mrc2 2, 2, pc, cr0, cr3, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r5, r0, lsr #31 │ │ │ │ @ instruction: 0xf10d4c22 │ │ │ │ @ instruction: 0xf10d0c10 │ │ │ │ stmdavs r4!, {r5, r9, sl, fp} │ │ │ │ @@ -35975,17 +35975,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmls.f16 d27, d3, d16 │ │ │ │ - svclt 0x0000fe5f │ │ │ │ + svclt 0x0000fdff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -36003,15 +36003,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000fe27 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c30 │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @@ -36051,23 +36051,23 @@ │ │ │ │ tstcs r5, sl, lsl #4 │ │ │ │ @ instruction: 0xf88d930b │ │ │ │ @ instruction: 0xf06f1020 │ │ │ │ movwls r4, #37632 @ 0x9300 │ │ │ │ movweq pc, #834 @ 0x342 @ │ │ │ │ movwcc lr, #51661 @ 0xc9cd │ │ │ │ vabd.s q15, , │ │ │ │ - vadd.f32 , , │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vadd.f32 , , │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xf3608 │ │ │ │ vqsub.s64 q1, q7, │ │ │ │ - svclt 0x0000fddd │ │ │ │ + svclt 0x0000fd85 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8a76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb0900fb8 │ │ │ │ @ instruction: 0xf10d4c2f │ │ │ │ stmdavs r4!, {r4, sl, fp} │ │ │ │ @ instruction: 0xf04f940f │ │ │ │ @@ -36105,23 +36105,23 @@ │ │ │ │ andls r4, sl, #738197504 @ 0x2c000000 │ │ │ │ movwls r2, #45317 @ 0xb105 │ │ │ │ eorne pc, r0, sp, lsl #17 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ vcgt.u8 d25, d2, d9 │ │ │ │ stmib sp, {r8, r9}^ │ │ │ │ strb r3, [r8, ip, lsl #6] │ │ │ │ - ldc2l 2, cr15, [sl, #-460] @ 0xfffffe34 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + ldc2l 2, cr15, [sl], #460 @ 0x1cc │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #2048 @ 0x800 │ │ │ │ - ldc2l 2, cr15, [r0, #-248]! @ 0xffffff08 │ │ │ │ + ldc2 2, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f752c │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36148,17 +36148,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sublt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fd05 │ │ │ │ + svclt 0x0000fca5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x8375c0 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36186,17 +36186,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sp, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r8], #460 @ 0x1cc │ │ │ │ + mrrc2 2, 7, pc, r8, cr3 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8a970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7f7658 │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36223,17 +36223,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fc6f │ │ │ │ + svclt 0x0000fc0f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7b76ec │ │ │ │ strmi fp, [r3], -sp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @@ -36259,17 +36259,17 @@ │ │ │ │ blls 0x30d8d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #13 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r6], #-460 @ 0xfffffe34 │ │ │ │ + blx 0xff1f0252 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8aa94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc8a0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x338b0 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36295,19 +36295,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xff7f02e2 │ │ │ │ + blx 0x1ff02e2 │ │ │ │ andeq r0, r0, pc, ror r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ab2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x87c938 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33948 │ │ │ │ stmdage r6, {r1, r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36334,20 +36334,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, ip, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfe47037e │ │ │ │ + blx 0xc7037e │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r7, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8abcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fc9d8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x339e8 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36373,19 +36373,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ + svclt 0x0000fae3 │ │ │ │ svcvc 0x00ffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ac64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r0, asr #31 │ │ │ │ bmi 0x7fca70 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x33a80 │ │ │ │ stmdage r6, {r2, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -36410,20 +36410,20 @@ │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, ip, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000faf9 │ │ │ │ + svclt 0x0000fa99 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ svcvc 0x00ffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8acfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x645370 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36445,17 +36445,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfecf0538 │ │ │ │ + blx 0x14f0538 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ad7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ ldrmi r4, [sp], -ip, lsl #13 │ │ │ │ blmi 0x6453f0 │ │ │ │ andls r4, r2, r6, lsl r6 │ │ │ │ @@ -36477,17 +36477,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fa73 │ │ │ │ + svclt 0x0000fa13 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8adfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d04 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36512,20 +36512,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xb70644 │ │ │ │ + @ instruction: 0xf9ccf273 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ae94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33d9c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36550,20 +36550,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9e0f273 │ │ │ │ + @ instruction: 0xf980f273 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8af2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33e34 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36588,20 +36588,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f995 │ │ │ │ + svclt 0x0000f935 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8afc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ecc │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36625,19 +36625,19 @@ │ │ │ │ blls 0x28de88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf94af273 │ │ │ │ + @ instruction: 0xf8eaf273 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33f5c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36662,20 +36662,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf900f273 │ │ │ │ + @ instruction: 0xf8a0f273 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b0ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x33ff4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36700,20 +36700,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f8b5 │ │ │ │ + svclt 0x0000f855 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3408c │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36737,19 +36737,19 @@ │ │ │ │ blls 0x28e048 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf86af273 │ │ │ │ + @ instruction: 0xf80af273 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1c │ │ │ │ svcls 0x00104a1c │ │ │ │ @@ -36774,18 +36774,18 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmls.f16 , , q8 │ │ │ │ - svclt 0x0000f81f │ │ │ │ + vmls.f16 , q9, q8 │ │ │ │ + svclt 0x0000ffbf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b2a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36810,17 +36810,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xffd8f272 │ │ │ │ + @ instruction: 0xff78f272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ @ instruction: 0x46154b1b │ │ │ │ svcls 0x00104a1b │ │ │ │ @@ -36845,17 +36845,17 @@ │ │ │ │ blls 0x28e1f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff92f272 │ │ │ │ + @ instruction: 0xff32f272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x342c4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36880,20 +36880,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff4cf272 │ │ │ │ + mcr2 2, 7, pc, cr12, cr2, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3435c │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36918,20 +36918,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff00f272 │ │ │ │ + mcr2 2, 5, pc, cr0, cr2, {3} @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x343f4 │ │ │ │ addlt r7, fp, lr, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1d │ │ │ │ @@ -36956,20 +36956,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000feb5 │ │ │ │ + svclt 0x0000fe55 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b584 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #256] @ 0x3448c │ │ │ │ addlt r7, fp, ip, lsl fp │ │ │ │ ldrmi r4, [sp], -r4, lsl #13 │ │ │ │ @ instruction: 0x460e4b1b │ │ │ │ @@ -36993,19 +36993,19 @@ │ │ │ │ blls 0x28e448 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 2, 3, pc, cr10, cr2, {3} @ │ │ │ │ + mcr2 2, 0, pc, cr10, cr2, {3} @ │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73831c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37029,17 +37029,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fe23 │ │ │ │ + svclt 0x0000fdc3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7383a4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37063,17 +37063,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2l 2, cr15, [lr, #456] @ 0x1c8 │ │ │ │ + ldc2l 2, cr15, [lr, #-456]! @ 0xfffffe38 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73842c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37097,17 +37097,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fd9b │ │ │ │ + svclt 0x0000fd3b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b7ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7384b4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37131,17 +37131,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fd57 │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73853c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37165,17 +37165,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - ldc2 2, cr15, [r2, #-456] @ 0xfffffe38 │ │ │ │ + ldc2 2, cr15, [r2], #456 @ 0x1c8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b8bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7385c4 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37199,17 +37199,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fccf │ │ │ │ + svclt 0x0000fc6f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x73864c │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37233,17 +37233,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fc8b │ │ │ │ + svclt 0x0000fc2b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8b9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x706008 │ │ │ │ strls r4, [r4, #-1569] @ 0xfffff9df │ │ │ │ @@ -37268,16 +37268,16 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q9, q8 │ │ │ │ - svclt 0x0000fc45 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + svclt 0x0000fbe5 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ba58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c6094 │ │ │ │ @@ -37302,16 +37302,16 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - stc2 2, cr15, [r0], {114} @ 0x72 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + blx 0xfe87129a │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ strcs r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ bmi 0x6c611c │ │ │ │ @@ -37336,16 +37336,16 @@ │ │ │ │ blls 0x28e9a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #11 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - blx 0xfef71322 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + blx 0x1771322 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bb68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37374,17 +37374,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r2, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x1c713ba │ │ │ │ + blx 0x4713ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bc00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r2, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37412,17 +37412,17 @@ │ │ │ │ blmi 0x234478 │ │ │ │ blls 0x48ead8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #18 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x971452 │ │ │ │ + blx 0xff171450 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcge 0, cr11, [r8], {134} @ 0x86 │ │ │ │ stm r4, {r2, r3, r8, fp, ip, pc} │ │ │ │ blge 0x2b4adc │ │ │ │ @@ -37440,15 +37440,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -sl, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xffb714c0 │ │ │ │ + blx 0xfe3714c0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77db10 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34b20 │ │ │ │ @@ -37472,20 +37472,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0xfeb71540 │ │ │ │ + blx 0x1371540 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dba0 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34bb0 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37508,20 +37508,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000fa65 │ │ │ │ + svclt 0x0000fa05 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8be24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fdc30 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34c40 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37543,19 +37543,19 @@ │ │ │ │ blls 0x28ece0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x7f165c │ │ │ │ + @ instruction: 0xf9bef272 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8beac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dcb8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34cc8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37578,20 +37578,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9d8f272 │ │ │ │ + @ instruction: 0xf978f272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bf3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77dd48 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34d58 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37614,20 +37614,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000f991 │ │ │ │ + svclt 0x0000f931 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8bfcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fddd8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x34de8 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -37649,19 +37649,19 @@ │ │ │ │ blls 0x28ee88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf94af272 │ │ │ │ + @ instruction: 0xf8eaf272 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7304dc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ bmi 0x6fe268 │ │ │ │ @@ -37685,18 +37685,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addlt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000f903 │ │ │ │ + svclt 0x0000f8a3 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x73056c │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37720,19 +37720,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf8bcf272 │ │ │ │ + @ instruction: 0xf85cf272 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ blvc 0x7305fc │ │ │ │ ldrmi r4, [r4], -fp, lsl #12 │ │ │ │ @@ -37756,19 +37756,19 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sl, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , q1, q8 │ │ │ │ - svclt 0x0000f875 │ │ │ │ + svclt 0x0000f815 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ @@ -37797,17 +37797,17 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r3, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf822f272 │ │ │ │ + @ instruction: 0xffc2f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r3, r8, lsr #31 │ │ │ │ @ instruction: 0xf10d4c1f │ │ │ │ @ instruction: 0xf10d0c08 │ │ │ │ stmdavs r4!, {r3, r4, r9, sl, fp} │ │ │ │ @@ -37835,17 +37835,17 @@ │ │ │ │ blmi 0x233ddc │ │ │ │ blls 0x48f174 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andcs fp, r0, #19 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xffd6f271 │ │ │ │ + @ instruction: 0xff76f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs fp, [r3, #-135] @ 0xffffff79 │ │ │ │ stmdbge ip, {r1, r3, sl, fp, sp, pc} │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ @@ -37863,15 +37863,15 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s q10, , q8 │ │ │ │ - svclt 0x0000ff9f │ │ │ │ + svclt 0x0000ff3f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7390a8 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @@ -37896,17 +37896,17 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbclt sp, r0, #1073741826 @ 0x40000002 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000ff5d │ │ │ │ + svclt 0x0000fefd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739130 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37930,17 +37930,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, fp, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff18f271 │ │ │ │ + mrc2 2, 5, pc, cr8, cr1, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x7391b8 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37964,17 +37964,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bmi 0x739240 │ │ │ │ strmi fp, [r3], -fp, lsl #1 │ │ │ │ ldmdavs r2, {r1, r2, r3, r7, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @@ -37998,17 +37998,17 @@ │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fe91 │ │ │ │ + svclt 0x0000fe31 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c5c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x73e3cc │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x353dc │ │ │ │ stmdage r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38031,19 +38031,19 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 2, pc, cr14, cr1, {3} @ │ │ │ │ + stc2l 2, cr15, [lr, #452]! @ 0x1c4 │ │ │ │ strdeq r0, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c64c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e458 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35468 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38066,20 +38066,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt fp, sl, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - mcr2 2, 0, pc, cr8, cr1, {3} @ │ │ │ │ + stc2 2, cr15, [r8, #452]! @ 0x1c4 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strdeq pc, [r0], -pc @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x77e4e8 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x354f8 │ │ │ │ stmdage r4, {r1, r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38102,20 +38102,20 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f16 , , q8 │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c76c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, sl, r8, asr #31 │ │ │ │ bmi 0x6fe578 │ │ │ │ ldc 6, cr4, [pc, #12] @ 0x35588 │ │ │ │ stmdage r4, {r3, r4, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -38137,19 +38137,19 @@ │ │ │ │ blls 0x28f628 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_und │ │ │ │ andcs fp, r0, #10 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldc2l 2, cr15, [sl, #-452]! @ 0xfffffe3c │ │ │ │ + ldc2 2, cr15, [sl, #-452] @ 0xfffffe3c │ │ │ │ @ instruction: 0xffffffff │ │ │ │ @ instruction: 0xffffffff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38201,17 +38201,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000fcfb │ │ │ │ + svclt 0x0000fc9b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c8ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38264,17 +38264,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fc1d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8c9e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ strcs r1, [r0, #-1987] @ 0xfffff83d │ │ │ │ @ instruction: 0x468c4c37 │ │ │ │ stmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ @@ -38327,17 +38327,17 @@ │ │ │ │ andeq pc, r1, #79 @ 0x4f │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcs pc, r1, sp, lsl #17 │ │ │ │ movteq lr, #15203 @ 0x3b63 │ │ │ │ mcr2 10, 4, pc, cr3, cr3, {5} @ │ │ │ │ @ instruction: 0xd1af2b00 │ │ │ │ vabd.s q15, , q14 │ │ │ │ - svclt 0x0000fbff │ │ │ │ + svclt 0x0000fb9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cae4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ ldmdbmi r0!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -38382,17 +38382,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fd9a4 │ │ │ │ blx 0xfecf66b0 │ │ │ │ blcs 0x74bb4 │ │ │ │ @ instruction: 0xe7ecd1bc │ │ │ │ - blx 0xfe472376 │ │ │ │ + blx 0xc72376 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39948 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38436,17 +38436,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fda7c │ │ │ │ blx 0xfecf6788 │ │ │ │ blcs 0x7248c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - blx 0x97244e │ │ │ │ + blx 0xff17244c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cc98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39a20 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38490,17 +38490,17 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdb54 │ │ │ │ blx 0xfecf6860 │ │ │ │ blcs 0x72564 │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - blx 0xfee72524 │ │ │ │ + blx 0x1672524 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8cd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xc39af8 │ │ │ │ strcs fp, [r0], #-134 @ 0xffffff7a │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -38544,29 +38544,29 @@ │ │ │ │ @ instruction: 0xf04f4240 │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ @ instruction: 0xf88d4400 │ │ │ │ bl 0x18fdc2c │ │ │ │ blx 0xfecf6938 │ │ │ │ blcs 0x7263c │ │ │ │ @ instruction: 0xe7edd1bd │ │ │ │ - blx 0x13725fc │ │ │ │ + @ instruction: 0xf9ecf271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ce48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ ldmiblt r2!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r0, r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xd74724 │ │ │ │ + blmi 0xd745d4 │ │ │ │ blls 0x18fcdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38610,17 +38610,17 @@ │ │ │ │ @ instruction: 0xf81cf7df │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vaba.s d30, d17, d9 │ │ │ │ - svclt 0x0000f9c9 │ │ │ │ + svclt 0x0000f969 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf77 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -38631,15 +38631,15 @@ │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d18, d12 │ │ │ │ - blmi 0xb74600 │ │ │ │ + blmi 0xb744b0 │ │ │ │ blls 0x18fe00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_hyp │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -38675,17 +38675,17 @@ │ │ │ │ @ instruction: 0xff9af7de │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ bicpl lr, r3, #132, 20 @ 0x84000 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ subsmi r4, r8, r3, rrx │ │ │ │ vabd.s d30, d17, d25 │ │ │ │ - svclt 0x0000f947 │ │ │ │ + svclt 0x0000f8e7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ddc │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38731,17 +38731,17 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141f14 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - @ instruction: 0xf8d6f271 │ │ │ │ + @ instruction: 0xf876f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xcb9ebc │ │ │ │ ldmdavs fp, {r1, r2, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -38787,29 +38787,29 @@ │ │ │ │ @ instruction: 0xf7de4a08 │ │ │ │ ldmib sp, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ b 0xfe141ff4 │ │ │ │ @ instruction: 0xf3c053c3 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ strdmi r4, [r3], #-63 @ 0xffffffc1 @ │ │ │ │ sbfx r4, r8, #0, #14 │ │ │ │ - @ instruction: 0xf866f271 │ │ │ │ + @ instruction: 0xf806f271 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [sp], #-896 @ 0xfffffc80 │ │ │ │ strmi fp, [r6], r6, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ stmiblt sl!, {sl} │ │ │ │ usateq r8, #4, ip, lsl #16 │ │ │ │ ldmvc ip, {r1, r4, r8, sl, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d4 │ │ │ │ - blmi 0xdb5f60 │ │ │ │ + blmi 0xdb5e10 │ │ │ │ blls 0x1900a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -38854,17 +38854,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c104 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vaba.s d30, d16, d7 │ │ │ │ - svclt 0x0000ffe1 │ │ │ │ + svclt 0x0000ff81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38921,17 +38921,17 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c218 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d16, d15 │ │ │ │ - svclt 0x0000ff5b │ │ │ │ + svclt 0x0000fefb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46940fd0 │ │ │ │ addlt r4, r9, ip, lsr sl │ │ │ │ ldmdavs r2, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ @@ -38988,30 +38988,30 @@ │ │ │ │ movwcs r9, #2309 @ 0x905 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe19c324 │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, fp, rrx │ │ │ │ vaba.s d30, d16, d15 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r3], -r0, ror #31 │ │ │ │ addlt r4, r6, r5, lsr sl │ │ │ │ ldmdavs r2, {r2, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9205 │ │ │ │ strmi r0, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xe000f8b3 │ │ │ │ svceq 0x0010f01e │ │ │ │ ldmvc ip, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d4 │ │ │ │ - blmi 0xbb5c38 │ │ │ │ + blmi 0xbb5ae8 │ │ │ │ blls 0x1903d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r0, r0, lsl #6 │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -39048,17 +39048,17 @@ │ │ │ │ movwcs r9, #2307 @ 0x903 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ b 0xfe15c40c │ │ │ │ andsmi r5, r3, r2, lsl #4 │ │ │ │ tstpeq r3, r1, asr #7 @ p-variant is OBSOLETE │ │ │ │ subsmi r4, r9, r3, rrx │ │ │ │ vabd.s d30, d16, d23 │ │ │ │ - svclt 0x0000fe5d │ │ │ │ + svclt 0x0000fdfd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a390 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39106,17 +39106,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - stc2l 2, cr15, [r8, #448]! @ 0x1c0 │ │ │ │ + stc2 2, cr15, [r8, #448] @ 0x1c0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8d710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xd3a478 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -39164,17 +39164,17 @@ │ │ │ │ stmdbls r5, {r0, r1, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ stmdals r4, {r4, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andpl lr, r2, #132, 20 @ 0x84000 │ │ │ │ vmov.i32 d20, #147 @ 0x00000093 │ │ │ │ rsbmi r0, r3, r3, lsl r1 │ │ │ │ sbfx r4, r9, #0, #12 │ │ │ │ - ldc2l 2, cr15, [r4, #-448]! @ 0xfffffe40 │ │ │ │ + ldc2 2, cr15, [r4, #-448] @ 0xfffffe40 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8d7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldmdbmi r7!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39226,17 +39226,17 @@ │ │ │ │ movweq pc, #4175 @ 0x104f @ │ │ │ │ strmi pc, [r0, #-1103] @ 0xfffffbb1 │ │ │ │ andcc pc, r1, sp, lsl #17 │ │ │ │ strbeq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ stc2 10, cr15, [r4], {180} @ 0xb4 @ │ │ │ │ lslsle r2, r0, #24 │ │ │ │ vabd.s q15, q8, q14 │ │ │ │ - svclt 0x0000fcf9 │ │ │ │ + svclt 0x0000fc99 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf7f │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff17c1 │ │ │ │ svclt 0x0000bf79 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -39368,15 +39368,15 @@ │ │ │ │ stmdaeq r7, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf700fa25 │ │ │ │ streq lr, [r7, -r8, asr #20] │ │ │ │ addmi r4, sp, r8, lsr #13 │ │ │ │ blx 0xfed306f8 │ │ │ │ smlawbcc r0, r3, r1, pc @ │ │ │ │ vabd.s q15, q8, q11 │ │ │ │ - svclt 0x0000fbdd │ │ │ │ + svclt 0x0000fb7d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8db24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39418,15 +39418,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f69d4 │ │ │ │ blx 0xfecf76e0 │ │ │ │ blcs 0x75be4 │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - blx 0x1e733a2 │ │ │ │ + blx 0x6733a2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dbec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488210 │ │ │ │ @@ -39466,15 +39466,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6a94 │ │ │ │ blx 0xfecf77a0 │ │ │ │ blcs 0x73ca4 │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - blx 0x673462 │ │ │ │ + blx 0xfee73460 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dcac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [sp], #-864 @ 0xfffffca0 │ │ │ │ ldrmi fp, [r1], -r8, lsl #1 │ │ │ │ stmdavs r4!, {r9, sp} │ │ │ │ @@ -39516,15 +39516,15 @@ │ │ │ │ ldrb r0, [r2, r0, lsr #24] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6b5c │ │ │ │ blx 0xfecf7868 │ │ │ │ blcs 0x75d6c │ │ │ │ strb sp, [lr, r7, asr #3]! │ │ │ │ - blx 0xfed73528 │ │ │ │ + blx 0x1573528 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8dd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strbne r2, [fp, r0, lsl #8] │ │ │ │ b 0x1488398 │ │ │ │ @@ -39564,15 +39564,15 @@ │ │ │ │ ldrb r3, [r5, r0, lsr #8] │ │ │ │ @ instruction: 0xf04f4249 │ │ │ │ @ instruction: 0xf88d0001 │ │ │ │ bl 0x18f6c1c │ │ │ │ blx 0xfecf7928 │ │ │ │ blcs 0x73e2c │ │ │ │ strb sp, [pc, sl, asr #3]! │ │ │ │ - blx 0x15735e8 │ │ │ │ + @ instruction: 0xf9f4f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8de34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @@ -39613,17 +39613,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s d30, d16, d28 │ │ │ │ - svclt 0x0000f9f3 │ │ │ │ + svclt 0x0000f993 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8defc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8550 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39659,17 +39659,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - @ instruction: 0xf996f270 │ │ │ │ + @ instruction: 0xf936f270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8dfb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strmi r2, [fp], -r0, lsl #8 │ │ │ │ bmi 0x9c8608 │ │ │ │ ldmdavs r2, {sl, ip, pc} │ │ │ │ @@ -39705,17 +39705,17 @@ │ │ │ │ andlt sp, r6, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrb r0, [sl, r1, lsl #24] │ │ │ │ - @ instruction: 0xf93af270 │ │ │ │ + @ instruction: 0xf8daf270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ stmdbmi r4!, {r0, r1, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -39748,17 +39748,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec6633c │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s q15, q8, │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ + svclt 0x0000f885 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39784,17 +39784,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf89cf270 │ │ │ │ + @ instruction: 0xf83cf270 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39820,17 +39820,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf854f270 │ │ │ │ + @ instruction: 0xfff4f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -39856,30 +39856,30 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf80cf270 │ │ │ │ + @ instruction: 0xffacf26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ stmiblt r2, {r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r0, r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d17, d14 │ │ │ │ - blmi 0xa35280 │ │ │ │ + blmi 0xa35130 │ │ │ │ blls 0x191160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -39910,17 +39910,17 @@ │ │ │ │ strls r4, [r3], #-2568 @ 0xfffff5f8 │ │ │ │ ldc2l 7, cr15, [r2, #884]! @ 0x374 │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ vaba.s32 d30, d31, d19 │ │ │ │ - svclt 0x0000ffa1 │ │ │ │ + svclt 0x0000ff41 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -39961,17 +39961,17 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , q12 │ │ │ │ - svclt 0x0000ff3b │ │ │ │ + svclt 0x0000fedb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r0, ror #31 │ │ │ │ addlt r4, r6, ip, lsr #18 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40012,29 +40012,29 @@ │ │ │ │ ldrdcc lr, [r1], -sp │ │ │ │ vsli.64 q8, , #0 │ │ │ │ @ instruction: 0xf0030016 │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ @ instruction: 0x4603e7be │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , q12 │ │ │ │ - svclt 0x0000fed5 │ │ │ │ + svclt 0x0000fe75 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xabb2a0 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r3, r0, lsl pc │ │ │ │ stmiblt sp, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xff2cf230 │ │ │ │ + mrc2 2, 6, pc, cr8, cr0, {1} │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -40060,17 +40060,17 @@ │ │ │ │ ldmib sp, {r0, r3, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #1] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, (invalid: 6:1) │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r8, r0, lsr #10] │ │ │ │ - cdp2 2, 7, cr15, cr4, cr15, {3} │ │ │ │ + cdp2 2, 1, cr15, cr4, cr15, {3} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e5f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b360 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40102,17 +40102,17 @@ │ │ │ │ bmi 0x23f494 │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - cdp2 2, 2, cr15, cr0, cr15, {3} │ │ │ │ + stc2l 2, cr15, [r0, #444] @ 0x1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e6a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x93b408 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40144,30 +40144,30 @@ │ │ │ │ bmi 0x23f53c │ │ │ │ @ instruction: 0xf7dd9405 │ │ │ │ ldmib sp, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [fp, #3] │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ mvnsmi pc, #3 │ │ │ │ bfi r4, r8, #6, #5 │ │ │ │ - stc2l 2, cr15, [ip, #444] @ 0x1bc │ │ │ │ + stc2l 2, cr15, [ip, #-444]! @ 0xfffffe44 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], #-864 @ 0xfffffca0 │ │ │ │ strmi fp, [r5], -r6, lsl #1 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmiblt sl!, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xc000f8b3 │ │ │ │ svceq 0x0010f01c │ │ │ │ ldmvc lr, {r1, r4, ip, lr, pc} │ │ │ │ vmla.i d11, d16, d6 │ │ │ │ - blmi 0xa76a08 │ │ │ │ + blmi 0xa768b8 │ │ │ │ blls 0x1915e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ andcs fp, r0, #6 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -40199,17 +40199,17 @@ │ │ │ │ stmdbls r3, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ bls 0x945c0 │ │ │ │ vmlal.u8 , d1, d2 │ │ │ │ b 0xf7a54 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ vaba.s32 d30, d31, d17 │ │ │ │ - svclt 0x0000fd5f │ │ │ │ + svclt 0x0000fcff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e824 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40252,17 +40252,17 @@ │ │ │ │ bls 0x11468c │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7b20 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fcf5 │ │ │ │ + svclt 0x0000fc95 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8e8f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460b0fd8 │ │ │ │ addlt r4, r8, lr, lsr #18 │ │ │ │ tstls r7, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @@ -40305,29 +40305,29 @@ │ │ │ │ bls 0x114760 │ │ │ │ vmlal.u8 , d1, d4 │ │ │ │ b 0xf7bf4 │ │ │ │ tstmi r9, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x4603e7bc │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000fc8b │ │ │ │ + svclt 0x0000fc2b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8e9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0xafb734 │ │ │ │ @ instruction: 0xf8b2b087 │ │ │ │ strmi ip, [r4], -r0 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf01c460b │ │ │ │ andsle r0, r2, r0, lsl pc │ │ │ │ stmiblt r5, {r0, r2, r4, r7, fp, ip, sp, lr} │ │ │ │ - blx 0xff9740b6 │ │ │ │ + blx 0xfe4740b6 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, ip, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -40354,17 +40354,17 @@ │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r2, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ @ instruction: 0xe7bf4319 │ │ │ │ @ instruction: 0xf584fab4 │ │ │ │ ldrb r3, [r5, r0, lsr #10] │ │ │ │ - stc2 2, cr15, [r8], #-444 @ 0xfffffe44 │ │ │ │ + blx 0xff27423e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ea90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb7f8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40398,17 +40398,17 @@ │ │ │ │ blx 0x975888 │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - blx 0xff4742ee │ │ │ │ + blx 0x1c742ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eb40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x9bb8a8 │ │ │ │ ldmdavs fp, {r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ stmdahi fp, {r8, r9} │ │ │ │ @@ -40442,17 +40442,17 @@ │ │ │ │ @ instruction: 0xf9ccf7dd │ │ │ │ tstcs r0, r3, lsl #20 │ │ │ │ mvnsvc pc, r7, asr #13 │ │ │ │ stmdals r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ tstpl r2, r1, lsl #20 │ │ │ │ tstpeq r3, #201326595 @ p-variant is OBSOLETE @ 0xc000003 │ │ │ │ bfi r4, r9, #6, #3 │ │ │ │ - blx 0x1e7439e │ │ │ │ + blx 0x67439e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ebf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ stmdbmi fp!, {r2, r3, r9, sl, lr} │ │ │ │ stmdavs r9, {r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @@ -40492,17 +40492,17 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ vaba.s32 d30, d31, d28 │ │ │ │ - svclt 0x0000fb15 │ │ │ │ + svclt 0x0000fab5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf97 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ svclt 0x0000bf91 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ @@ -40544,17 +40544,17 @@ │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfec66fac │ │ │ │ eorcc pc, r0, #128, 4 │ │ │ │ vabd.s32 q15, , │ │ │ │ - svclt 0x0000faad │ │ │ │ + svclt 0x0000fa4d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ed88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40580,17 +40580,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x19745c4 │ │ │ │ + blx 0x1745c4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ee18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40616,17 +40616,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x774654 │ │ │ │ + @ instruction: 0xf9bcf26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8eea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ movwcs r4, #2589 @ 0xa1d │ │ │ │ movwls r4, #1540 @ 0x604 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ @@ -40652,17 +40652,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf9d4f26f │ │ │ │ + @ instruction: 0xf974f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb8ef38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r8 │ │ │ │ bmi 0x909794 │ │ │ │ strmi r2, [r4], -r0, lsl #2 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ @@ -40694,15 +40694,15 @@ │ │ │ │ tstcs r0, r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0xfef67204 │ │ │ │ smlawbcc r0, ip, r1, pc @ │ │ │ │ vaba.s32 q15, , │ │ │ │ - svclt 0x0000f981 │ │ │ │ + svclt 0x0000f921 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb88da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r0, asr #31 │ │ │ │ ldmdbge r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ @@ -40780,15 +40780,15 @@ │ │ │ │ blx 0x888c04 │ │ │ │ b 0x1173f10 │ │ │ │ addsmi r0, r9, lr, lsl #8 │ │ │ │ @ instruction: 0xf1c34304 │ │ │ │ @ instruction: 0xe792037f │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldr r3, [r5, r0, lsr #6]! │ │ │ │ - @ instruction: 0xf8d4f26f │ │ │ │ + @ instruction: 0xf874f26f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e92300 │ │ │ │ svclt 0x0000be15 │ │ │ │ @ instruction: 0xf7e92302 │ │ │ │ svclt 0x0000be11 │ │ │ │ @ instruction: 0xf7e92306 │ │ │ │ svclt 0x0000be0d │ │ │ │ @@ -40975,17 +40975,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000ff4f │ │ │ │ + svclt 0x0000feef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb89208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41035,17 +41035,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fed7 │ │ │ │ + svclt 0x0000fe77 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb892f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41095,17 +41095,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fe5f │ │ │ │ + svclt 0x0000fdff │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb893e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41155,17 +41155,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fde7 │ │ │ │ + svclt 0x0000fd87 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb894d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41215,17 +41215,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fd6f │ │ │ │ + svclt 0x0000fd0f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb895c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41275,17 +41275,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fcf7 │ │ │ │ + svclt 0x0000fc97 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb896b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41335,17 +41335,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fc7f │ │ │ │ + svclt 0x0000fc1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ bl 0xfeb897a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r7, r8, lsl #31 │ │ │ │ ldmdbge lr, {r1, r2, r9, sl, lr} │ │ │ │ stmeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -41395,17 +41395,17 @@ │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andslt r4, r7, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s32 q10, q7, q8 │ │ │ │ - svclt 0x0000fc07 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ @ instruction: 0xf7e22300 │ │ │ │ svclt 0x0000b8eb │ │ │ │ @ instruction: 0xf7e22301 │ │ │ │ svclt 0x0000b8e7 │ │ │ │ svcmi 0x00fff010 │ │ │ │ @ instruction: 0xf030d105 │ │ │ │ andle r4, r2, r0, lsl #6 │ │ │ │ @@ -41629,24 +41629,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfc85 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - blx 0xcf5624 │ │ │ │ + @ instruction: 0xf9d2f26e │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x17912c │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d2, d0 │ │ │ │ - svclt 0x0000f8f9 │ │ │ │ + svclt 0x0000f8a5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, lsl #4 │ │ │ │ - eorseq lr, r2, r0, asr #7 │ │ │ │ + eorseq lr, r2, r0, lsr r1 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8fe98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ svceq 0x00c44a33 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41690,23 +41690,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ stmdage r2, {r0, r3, r5, r9, sl, lr} │ │ │ │ stc2 7, cr15, [ip], {232} @ 0xe8 │ │ │ │ mulmi r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q4 │ │ │ │ - @ instruction: 0x2000f9b9 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, r9, asr r9 @ │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r6, [r0], -r3 │ │ │ │ - @ instruction: 0xf880f202 │ │ │ │ + @ instruction: 0xf82cf202 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, asr #7 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb8ff88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ ldrmi r4, [lr], -ip, lsl #13 │ │ │ │ blmi 0xd8a5fc │ │ │ │ andls r4, r4, r7, lsl r6 │ │ │ │ @@ -41752,23 +41752,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ blx 0xfe476dee │ │ │ │ mulpl r9, sp, r8 │ │ │ │ vaba.s32 q15, q15, q3 │ │ │ │ - andcs pc, r0, sp, lsr r9 @ │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + ldrdcs pc, [r0], -sp │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r6, [r0], -r3 │ │ │ │ - @ instruction: 0xf804f202 │ │ │ │ + @ instruction: 0xffb0f201 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ - eorseq lr, r2, r0, asr #7 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r8], r0 @ │ │ │ │ ldrmi r2, [r5], -r0, lsl #6 │ │ │ │ bleq 0xff14b760 │ │ │ │ movwls r4, #9742 @ 0x260e │ │ │ │ @@ -41812,24 +41812,24 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4629bd70 │ │ │ │ @ instruction: 0xf7e8a802 │ │ │ │ @ instruction: 0xf89dfb17 │ │ │ │ ldrb r4, [r7, r9] │ │ │ │ - @ instruction: 0xf8c4f26e │ │ │ │ + @ instruction: 0xf864f26e │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x179408 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000ff8b │ │ │ │ + svclt 0x0000ff37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #4 │ │ │ │ - eorseq lr, r2, r0, asr #7 │ │ │ │ + eorseq lr, r2, r8, asr r1 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -sl, lsl #1 │ │ │ │ @ instruction: 0x9d13a90e │ │ │ │ andeq lr, ip, r1, lsl #17 │ │ │ │ @@ -41872,24 +41872,24 @@ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e6a802 │ │ │ │ strb pc, [r3, fp, asr #20]! @ │ │ │ │ - @ instruction: 0xf84cf26e │ │ │ │ + @ instruction: 0xffecf26d │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x1794f8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000ff13 │ │ │ │ + svclt 0x0000febf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, ror r1 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsr #1 │ │ │ │ + eorseq lr, r2, r0, lsl #6 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrblt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strcs fp, [r0], #-138 @ 0xffffff76 │ │ │ │ strmi sl, [r5], -lr, lsl #18 │ │ │ │ cdpls 8, 1, cr10, cr3, cr2, {0} │ │ │ │ @@ -41932,23 +41932,23 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46314770 │ │ │ │ @ instruction: 0xf7ea4628 │ │ │ │ strb pc, [r8, r5, lsl #19]! @ │ │ │ │ stmdage r2, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9d4f7e6 │ │ │ │ ldrb r9, [ip, r3, lsl #24] │ │ │ │ - @ instruction: 0xffd4f26d │ │ │ │ + @ instruction: 0xff74f26d │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ blmi 0x1395e8 │ │ │ │ sbcsvs pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fe9b │ │ │ │ + svclt 0x0000fe47 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90350 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ bleq 0xff0fd0f8 │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ bcs 0x39188 │ │ │ │ @@ -41960,15 +41960,15 @@ │ │ │ │ adcshi pc, sl, r0, asr #32 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ subvs pc, r5, ip, asr #7 │ │ │ │ streq pc, [r1], #-131 @ 0xffffff7d │ │ │ │ addne lr, r4, r0, asr #20 │ │ │ │ b 0x14275bc │ │ │ │ @ instruction: 0xf64d0c5c │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ bl 0xf9e64 │ │ │ │ @ instruction: 0xf8b30340 │ │ │ │ streq r0, [r0], #-496 @ 0xfffffe10 │ │ │ │ movwmi pc, #52128 @ 0xcba0 @ │ │ │ │ movwmi pc, #15264 @ 0x3ba0 @ │ │ │ │ movtmi pc, #451 @ 0x1c3 @ │ │ │ │ andcc pc, r0, r3, lsr #23 │ │ │ │ @@ -42081,36 +42081,36 @@ │ │ │ │ strbeq r7, [r0, #-3018] @ 0xfffff436 │ │ │ │ ldmdblt sl, {r2, r3, r8, r9, fp, ip, sp, lr} │ │ │ │ svceq 0x00857b8a │ │ │ │ mulsle r0, r5, r2 │ │ │ │ sbcsle r2, r1, r0, lsl #24 │ │ │ │ blcs 0x580a0 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0x47943c │ │ │ │ vqsub.s64 q1, q4, │ │ │ │ - stmdahi sl, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdahi sl, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andpl pc, r0, #1107296256 @ 0x42000000 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ stccs 0, cr8, [r0], {10} │ │ │ │ @ instruction: 0xb125d1e8 │ │ │ │ addmi pc, r0, r0, lsr #32 │ │ │ │ andpl pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf040e7b4 │ │ │ │ ldr r4, [r1, r0, lsl #1]! │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vsra.s64 d18, d12, #64 │ │ │ │ + vmla.f d17, d16, d0[3] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [r4, #-4] │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + stc2 2, cr15, [r0, #-4] │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb905d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [lr, #-1754] @ 0xfffff926 │ │ │ │ stmiblt r2!, {r1, r3, r7, fp, ip, sp, lr}^ │ │ │ │ ldmiblt r2!, {r1, r3, r6, r7, r9, fp, ip, sp, lr}^ │ │ │ │ @@ -42132,15 +42132,15 @@ │ │ │ │ @ instruction: 0xf010baf5 │ │ │ │ ldrshle r4, [sp, #255] @ 0xff │ │ │ │ andmi pc, r0, #48 @ 0x30 │ │ │ │ @ instruction: 0xf043d0df │ │ │ │ @ instruction: 0xf0000320 │ │ │ │ andhi r4, fp, r0 │ │ │ │ @ instruction: 0xf1dee7d9 │ │ │ │ - cdp 14, 15, cr15, cr0, cr11, {1} │ │ │ │ + mrc 13, 7, APSR_nzcv, cr0, cr7, {6} │ │ │ │ ldrb r7, [pc, r0, asr #20] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb90654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r3, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldrle r0, [pc, #-1756] @ 0x38d84 │ │ │ │ stmiblt ip!, {r2, r4, r7, fp, ip, sp, lr}^ │ │ │ │ @@ -42166,15 +42166,15 @@ │ │ │ │ bicsle r2, r9, r0, lsl #24 │ │ │ │ strmi pc, [r0, #-33] @ 0xffffffdf │ │ │ │ sbcsle r4, fp, r5, lsl #6 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ tstpmi r0, r1 @ p-variant is OBSOLETE │ │ │ │ andshi r4, r3, r0, lsr #12 │ │ │ │ @ instruction: 0xf1dee7d4 │ │ │ │ - vmov.f32 s30, s7 │ │ │ │ + vmov.f32 s30, #15 @ 0x40780000 3.875 │ │ │ │ ldrb r7, [sl, r0, asr #22] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [r5], {142} @ 0x8e │ │ │ │ ldrmi r4, [r5], -fp, lsl #12 │ │ │ │ @@ -42202,15 +42202,15 @@ │ │ │ │ andeq pc, r1, #6 │ │ │ │ andeq pc, r1, r2, lsl #1 │ │ │ │ smlalbtvs pc, r5, r3, r3 @ │ │ │ │ orrne lr, r0, r1, asr #20 │ │ │ │ ldmdaeq pc!, {r1, r3, r4, r8, fp, ip, sp, pc}^ @ │ │ │ │ strbvc lr, [r3, r7, asr #20] │ │ │ │ @ instruction: 0xf64d085b │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ bl 0xb9e2c │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ ldrheq pc, [r0, #130]! @ 0x82 @ │ │ │ │ streq r4, [r0], #-1594 @ 0xfffff9c6 │ │ │ │ strgt pc, [r3], #-2976 @ 0xfffff460 │ │ │ │ strgt pc, [r4], #-2976 @ 0xfffff460 │ │ │ │ strbmi pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ @@ -42220,27 +42220,27 @@ │ │ │ │ blx 0xfe96959a │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849696 │ │ │ │ stmdane r4, {r2, fp} │ │ │ │ bl 0x12635b4 │ │ │ │ strls r0, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf97af117 │ │ │ │ + @ instruction: 0xf926f117 │ │ │ │ ldmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ stmdage r6, {r2, r8, r9, sp} │ │ │ │ stmdami r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf972f117 │ │ │ │ + @ instruction: 0xf91ef117 │ │ │ │ @ instruction: 0xf04f9b02 │ │ │ │ stmdbge r4, {r6, r9, lr} │ │ │ │ movwls r4, #603 @ 0x25b │ │ │ │ stmdage r6, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ movweq lr, #15202 @ 0x3b62 │ │ │ │ ldmib sp, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf1172304 │ │ │ │ - blls 0x177b64 │ │ │ │ + blls 0x177a14 │ │ │ │ blcc 0xdfdf0 │ │ │ │ rscscc pc, pc, #-2147483632 @ 0x80000010 │ │ │ │ b 0x10fbf50 │ │ │ │ beq 0x14ce4f0 │ │ │ │ @ instruction: 0xf1421c58 │ │ │ │ blx 0x3a5f2 │ │ │ │ blx 0xfe8759fe │ │ │ │ @@ -42310,30 +42310,30 @@ │ │ │ │ @ instruction: 0x4629e7b9 │ │ │ │ @ instruction: 0xf7e7a808 │ │ │ │ @ instruction: 0xe7b4ff39 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ vst2.8 {d24-d25}, [r3 :128], fp │ │ │ │ eorhi r4, fp, r0, lsl #7 │ │ │ │ andcs lr, r0, r7, lsl r7 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - blx 0xfeaf5f26 │ │ │ │ - ldc2l 2, cr15, [r6], {109} @ 0x6d │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + blx 0x15f5f26 │ │ │ │ + ldc2l 2, cr15, [r6], #-436 @ 0xfffffe4c │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #4, 22 @ 0x1000 │ │ │ │ - stc2l 2, cr15, [ip], #224 @ 0xe0 │ │ │ │ + ldc2 2, cr15, [r4], {56} @ 0x38 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ - eorseq lr, r2, r0, ror #7 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ + eorseq lr, r2, r0, lsl r3 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb90954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000fe8 │ │ │ │ bleq 0xff13a55c │ │ │ │ vaddl.u8 , d16, d3 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, ip} │ │ │ │ @@ -42345,15 +42345,15 @@ │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf00280af │ │ │ │ vsubw.u8 q8, q6, d1 │ │ │ │ @ instruction: 0xf0836045 │ │ │ │ b 0x103a794 │ │ │ │ stmdblt fp, {r2, r7, ip} │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #2819 @ 0xb03 │ │ │ │ ldrheq pc, [r0, #131]! @ 0x83 @ │ │ │ │ blx 0xfe83a7ae │ │ │ │ blx 0xfe84a3e2 │ │ │ │ @ instruction: 0xf1c34303 │ │ │ │ blx 0xfe90a4ba │ │ │ │ @@ -42462,37 +42462,37 @@ │ │ │ │ blvc 0xff3b35b0 │ │ │ │ blvc 0x2bb1b8 │ │ │ │ blvc 0xfe327dd0 │ │ │ │ addsmi r0, sp, #532 @ 0x214 │ │ │ │ bcs 0x6d9a4 │ │ │ │ blvc 0x136dca0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #17408 @ 0x4400 │ │ │ │ - blx 0xff276266 │ │ │ │ + blx 0x1c76266 │ │ │ │ vst2.8 {d24-d25}, [r3], fp │ │ │ │ @ instruction: 0xf0435300 │ │ │ │ andhi r0, fp, r1, lsl #6 │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf020b125 │ │ │ │ @ instruction: 0xf0404080 │ │ │ │ ldr r5, [r1, r0]! │ │ │ │ addmi pc, r0, r0, asr #32 │ │ │ │ andcs lr, r0, lr, lsr #15 │ │ │ │ - movtpl pc, #1613 @ 0x64d @ │ │ │ │ + cmnpmi r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ addsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ vhadd.s8 d9, d1, d0 │ │ │ │ - svclt 0x0000fa59 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000fa05 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9c5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r9, r0, lsr pc │ │ │ │ andls sl, r2, #52, 18 @ 0xd0000 │ │ │ │ @@ -42540,60 +42540,60 @@ │ │ │ │ blls 0xe7ff8 │ │ │ │ b 0x10fbbfc │ │ │ │ movwls r7, #9163 @ 0x23cb │ │ │ │ stmdaeq sp!, {r0, r1, r3, r5, r6, r7, r8, r9, sl}^ │ │ │ │ strbvc lr, [r4, #2629] @ 0xa45 │ │ │ │ bleq 0x17343ac │ │ │ │ @ instruction: 0xf64d0864 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ bl 0xfa774 │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ ldc 6, cr4, [pc, #168] @ 0x39b5c │ │ │ │ @ instruction: 0xf8b38ba0 │ │ │ │ @ instruction: 0x462361f0 │ │ │ │ blx 0xfe9bab9a │ │ │ │ blx 0xfe9e9ad6 │ │ │ │ @ instruction: 0xf1c0c000 │ │ │ │ blx 0xfe849bce │ │ │ │ stmdane r0, {r1, r2, r9, sl} │ │ │ │ cmnmi r6, r0 │ │ │ │ strls r9, [r1], -sl │ │ │ │ @ instruction: 0x960ba816 │ │ │ │ - mrc2 1, 6, pc, cr14, cr6, {0} │ │ │ │ + mcr2 1, 4, pc, cr10, cr6, {0} @ │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - mrc2 1, 6, pc, cr4, cr6, {0} │ │ │ │ + mcr2 1, 4, pc, cr0, cr6, {0} @ │ │ │ │ @ instruction: 0xf04f9a08 │ │ │ │ blls 0x28b3fc │ │ │ │ subsmi sl, r2, #163840 @ 0x28000 │ │ │ │ ldmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ bl 0x19dbf30 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1168900 │ │ │ │ - blls 0x2f9628 │ │ │ │ + blls 0x2f94d8 │ │ │ │ stmdbge ip, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164623 │ │ │ │ - stmdbge r8, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x2795f8 │ │ │ │ + bls 0x2794a8 │ │ │ │ blls 0x2a3f80 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r8, r2, #163840 @ 0x28000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mcr2 1, 5, pc, cr0, cr6, {0} @ │ │ │ │ + mcr2 1, 2, pc, cr12, cr6, {0} @ │ │ │ │ ldmib sp, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ andvs lr, lr, #3620864 @ 0x374000 │ │ │ │ stmdaeq r3, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ beq 0x748b0 │ │ │ │ svclt 0x0028465b │ │ │ │ ldmibne r6!, {r0, r8, sp} │ │ │ │ @@ -42608,27 +42608,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - @ instruction: 0x462afe73 │ │ │ │ + @ instruction: 0x462afe1f │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, fp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - ldrbmi pc, [fp], -fp, ror #28 @ │ │ │ │ + @ instruction: 0x465bfe17 │ │ │ │ stmib sp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, fp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - strtmi pc, [sl], -r3, ror #28 │ │ │ │ + strtmi pc, [sl], -pc, lsl #28 │ │ │ │ stmib sp, {r0, r1, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, sp, lr} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - svcls 0x0024fe5b │ │ │ │ + svcls 0x0024fe07 │ │ │ │ ldrdcc lr, [r0], -sp @ │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne fp, {r1, r2, r3, r4, r9, sl, ip, lr}^ │ │ │ │ eor lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcls 0x001c9c25 │ │ │ │ @ instruction: 0xf04f4160 │ │ │ │ @@ -42669,27 +42669,27 @@ │ │ │ │ stmdage r0!, {r8, sl, lr} │ │ │ │ blhi 0x6752c8 │ │ │ │ blhi 0x7752cc │ │ │ │ blhi 0x7f52d0 │ │ │ │ blhi 0x8752d4 │ │ │ │ blhi 0x8f52d8 │ │ │ │ blhi 0x9752dc │ │ │ │ - ldc2l 1, cr15, [r8, #88]! @ 0x58 │ │ │ │ + stc2 1, cr15, [r4, #88]! @ 0x58 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - ldc2l 1, cr15, [r0, #88]! @ 0x58 │ │ │ │ + ldc2 1, cr15, [ip, #88] @ 0x58 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - stc2l 1, cr15, [r8, #88]! @ 0x58 │ │ │ │ + ldc2 1, cr15, [r4, #88] @ 0x58 │ │ │ │ @ instruction: 0x465b4652 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - stc2l 1, cr15, [r0, #88]! @ 0x58 │ │ │ │ + stc2 1, cr15, [ip, #88] @ 0x58 │ │ │ │ @ instruction: 0x9c249a20 │ │ │ │ ldmib sp, {r8, sl, sp}^ │ │ │ │ bl 0x4ba170 │ │ │ │ ldmib sp, {r2, sl, fp}^ │ │ │ │ @ instruction: 0xf04f631e │ │ │ │ bls 0x87bcf4 │ │ │ │ stmib sp, {r0, r2, r5, sl, fp, ip, pc}^ │ │ │ │ @@ -42741,28 +42741,28 @@ │ │ │ │ ldrtmi r0, [r2], -r9, lsl #16 │ │ │ │ @ instruction: 0xf165a91e │ │ │ │ stmdage r0!, {r8, sl} │ │ │ │ stmdaeq r3, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1654623 │ │ │ │ stc 5, cr0, [sp] │ │ │ │ @ instruction: 0xf1168b1c │ │ │ │ - svcls 0x0007fd67 │ │ │ │ + svcls 0x0007fd13 │ │ │ │ strbmi r9, [r2], -r4, lsl #22 │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ strtmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1169701 │ │ │ │ - blls 0x179358 │ │ │ │ + blls 0x179208 │ │ │ │ ldmdbge ip, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwls sl, #2070 @ 0x816 │ │ │ │ strtmi r9, [r3], -r1, lsl #14 │ │ │ │ - ldc2l 1, cr15, [r4, #-88] @ 0xffffffa8 │ │ │ │ + stc2 1, cr15, [r0, #-88] @ 0xffffffa8 │ │ │ │ strtmi r4, [fp], -r2, asr #12 │ │ │ │ blge 0x74530 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - stc2l 1, cr15, [ip, #-88] @ 0xffffffa8 │ │ │ │ + ldc2l 1, cr15, [r8], #88 @ 0x58 │ │ │ │ stmdals r0!, {r2, r5, r9, sl, fp, ip, pc} │ │ │ │ ldmib sp, {sl, sp}^ │ │ │ │ stmibne r0, {r1, r5, r8, ip, lr} │ │ │ │ @ instruction: 0xf04f9f25 │ │ │ │ cdpls 14, 2, cr0, cr1, cr0, {0} │ │ │ │ bls 0x7cb9e0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -42802,15 +42802,15 @@ │ │ │ │ b 0x11c0a5c │ │ │ │ b 0x140b9bc │ │ │ │ @ instruction: 0x46323454 │ │ │ │ strbmi lr, [r5], #2628 @ 0xa44 │ │ │ │ strtmi r9, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1689401 │ │ │ │ @ instruction: 0xf1160800 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ bleq 0x1b7e718 │ │ │ │ @ instruction: 0xc012e9dd │ │ │ │ strbmi lr, [r8, #2629] @ 0xa45 │ │ │ │ b 0x1402ad4 │ │ │ │ submi r3, r9, #88, 16 @ 0x580000 │ │ │ │ andeq lr, r2, #117760 @ 0x1cc00 │ │ │ │ movwcs fp, #7992 @ 0x1f38 │ │ │ │ @@ -43051,39 +43051,39 @@ │ │ │ │ blvc 0x445aa4 │ │ │ │ ldmdahi r3, {r2, r6, r8, ip, lr, pc} │ │ │ │ movwpl pc, #1091 @ 0x443 @ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ stmdacs r0, {r0, r1, r4, pc} │ │ │ │ blvc 0x14ae3d4 │ │ │ │ orrle r2, sl, r0, lsl #18 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #43008 @ 0xa800 │ │ │ │ - @ instruction: 0xff2cf237 │ │ │ │ + mrc2 2, 6, pc, cr4, cr7, {1} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ andcs sl, r0, #456 @ 0x1c8 │ │ │ │ rscsvc pc, pc, #208666624 @ 0xc700000 │ │ │ │ strmi r4, [lr], -fp, lsl #12 │ │ │ │ strmi r4, [ip], -sp, lsl #12 │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ svcge 0x0067f47f │ │ │ │ ldmdahi r3, {r0, r2, r9, fp, ip, pc} │ │ │ │ orrmi pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7ff8013 │ │ │ │ andcs fp, r0, #200, 22 @ 0x32000 │ │ │ │ @ instruction: 0x46164613 │ │ │ │ @ instruction: 0x46144615 │ │ │ │ andcs lr, r0, r9, asr #13 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b19 │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - ldc2 2, cr15, [r6] │ │ │ │ + stc2l 2, cr15, [r2, #-0] │ │ │ │ @ instruction: 0xf6c72200 │ │ │ │ @ instruction: 0x462c72ff │ │ │ │ strtmi r4, [lr], -fp, lsr #12 │ │ │ │ ssat r2, #18, r4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ blls 0x1a608c │ │ │ │ stmdbcs r0, {r0, r3, r4, r6, r8, r9, fp, ip, sp, lr} │ │ │ │ @@ -43098,16 +43098,16 @@ │ │ │ │ blvc 0xfe720f5c │ │ │ │ eorsle r2, r7, r0, lsl #22 │ │ │ │ strmi pc, [r0], #36 @ 0x24 │ │ │ │ strpl pc, [r0], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0x2605e73e │ │ │ │ bllt 0x1db8358 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #6 │ │ │ │ andeq lr, r3, #352256 @ 0x56000 │ │ │ │ bls 0xee814 │ │ │ │ andeq lr, fp, #335872 @ 0x52000 │ │ │ │ blx 0xfef2e508 │ │ │ │ @ instruction: 0xf1bbf28b │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ blx 0xfece0b8c │ │ │ │ @@ -43158,29 +43158,29 @@ │ │ │ │ vpmax.u8 d15, d2, d0 │ │ │ │ bne 0xfef1f044 │ │ │ │ ldr r9, [sl, r3, lsl #6]! │ │ │ │ orrsvc pc, r1, #78643200 @ 0x4b00000 │ │ │ │ mvnsvc pc, #217055232 @ 0xcf00000 │ │ │ │ ldrbmi r9, [ip], -r2, lsl #26 │ │ │ │ ldr r9, [r2, r3, lsl #6]! │ │ │ │ - cdp2 2, 3, cr15, cr14, cr12, {3} │ │ │ │ - ldrbtcc pc, [r0], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldc2l 2, cr15, [lr, #432] @ 0x1b0 │ │ │ │ + strtcs pc, [r0], #587 @ 0x24b │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ adccs r4, fp, #7168 @ 0x1c00 │ │ │ │ vshl.s8 d9, d0, d0 │ │ │ │ - andcs pc, r0, r3, lsl #26 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + andcs pc, r0, pc, lsr #25 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ mulls r0, r7, r2 │ │ │ │ - ldc2l 2, cr15, [r8] │ │ │ │ - ldrhteq sp, [r2], -r8 │ │ │ │ - eorseq sp, r2, ip, lsr lr │ │ │ │ + stc2 2, cr15, [r4] │ │ │ │ + eorseq sp, r2, r8, ror #25 │ │ │ │ + eorseq sp, r2, ip, ror #26 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ vstr FPSCR_nzcvqc, [sp, #-448]! @ 0xfffffe40 │ │ │ │ bl 0xfeb9d0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, pc, r8, lsl pc @ │ │ │ │ andls sl, r2, sl, lsr r9 │ │ │ │ @@ -43225,60 +43225,60 @@ │ │ │ │ bicvc lr, sl, #274432 @ 0x43000 │ │ │ │ b 0x141f158 │ │ │ │ b 0x1417470 │ │ │ │ b 0x127cab4 │ │ │ │ b 0x1118c74 │ │ │ │ b 0x13fcec0 │ │ │ │ @ instruction: 0xf64d0858 │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ bl 0xfb22c │ │ │ │ stmdbge ip, {r1, r6, r8, r9} │ │ │ │ @ instruction: 0xf04f464a │ │ │ │ ldc 6, cr4, [pc, #256] @ 0x3a670 │ │ │ │ @ instruction: 0xf8b38ba9 │ │ │ │ @ instruction: 0x464341f0 │ │ │ │ blx 0xfe93b60e │ │ │ │ blx 0xfe94e5a2 │ │ │ │ @ instruction: 0xf1c05000 │ │ │ │ blx 0xfe84a68a │ │ │ │ stmdane r0, {r2, sl} │ │ │ │ cmnmi r4, r0 │ │ │ │ strls r9, [r1], #-10 │ │ │ │ strls sl, [fp], #-2070 @ 0xfffff7ea │ │ │ │ - @ instruction: 0xf980f116 │ │ │ │ + @ instruction: 0xf92cf116 │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ ldmdage r6, {r3, r8, fp, sp, pc} │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #51677 @ 0xc9dd │ │ │ │ - @ instruction: 0xf976f116 │ │ │ │ + @ instruction: 0xf922f116 │ │ │ │ stmdbge sl, {r3, r9, fp, ip, pc} │ │ │ │ ldmdage r6, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ ldmib sp, {r1, r4, r6, r9, lr}^ │ │ │ │ bl 0x19cb9e8 │ │ │ │ stmib sp, {r0, r1, r8, r9}^ │ │ │ │ @ instruction: 0xf1164500 │ │ │ │ - blls 0x2f8b70 │ │ │ │ + blls 0x2f8a20 │ │ │ │ stmdbge ip, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls r1, #2267 @ 0x8db │ │ │ │ ldmdage r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ cmpmi fp, fp, lsl #22 │ │ │ │ movwls r9, #45825 @ 0xb301 │ │ │ │ @ instruction: 0xf1164643 │ │ │ │ - stmdbge r8, {r0, r1, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r8, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs lr, #43485 @ 0xa9dd │ │ │ │ stmib sp, {r1, r2, r4, fp, sp, pc}^ │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf116230c │ │ │ │ - bls 0x278b40 │ │ │ │ + bls 0x2789f0 │ │ │ │ blls 0x2a4a38 │ │ │ │ ldmib sp, {r4, fp, sp, pc}^ │ │ │ │ subsmi r4, r2, #41943040 @ 0x2800000 │ │ │ │ movweq lr, #15206 @ 0x3b66 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf944f116 │ │ │ │ + @ instruction: 0xf8f0f116 │ │ │ │ @ instruction: 0xb010f8dd │ │ │ │ @ instruction: 0x5710e9dd │ │ │ │ ldmib sp, {r8, r9, sp}^ │ │ │ │ stmdbne sp!, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0x465a417f │ │ │ │ movwcs fp, #7976 @ 0x1f28 │ │ │ │ cmnmi r6, r4, lsr #18 │ │ │ │ @@ -43291,27 +43291,27 @@ │ │ │ │ blhi 0x675c80 │ │ │ │ blhi 0x6f5c84 │ │ │ │ blhi 0x775c88 │ │ │ │ blhi 0x7f5c8c │ │ │ │ blhi 0x875c90 │ │ │ │ blhi 0x8f5c94 │ │ │ │ blhi 0x975c98 │ │ │ │ - @ instruction: 0xf91af116 │ │ │ │ + @ instruction: 0xf8c6f116 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ stmdage r4!, {r1, r5, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf912f116 │ │ │ │ + @ instruction: 0xf8bef116 │ │ │ │ @ instruction: 0x465a4653 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ ldmdage r6, {r2, r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf90af116 │ │ │ │ + @ instruction: 0xf8b6f116 │ │ │ │ strbmi r4, [r3], -sl, asr #12 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ ldmdage sl, {r3, r4, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf902f116 │ │ │ │ + @ instruction: 0xf8aef116 │ │ │ │ blls 0x86072c │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmdane fp, {r1, r2, r3, r4, r8, r9, sl, lr} │ │ │ │ eorvs lr, r2, #3620864 @ 0x374000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdals r1!, {r0, r2, r5, r8, sl, fp, ip, pc} │ │ │ │ @ instruction: 0x8e18e9dd │ │ │ │ @@ -43350,27 +43350,27 @@ │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ vstr d8, [sp, #104] @ 0x68 │ │ │ │ vstr d8, [sp, #112] @ 0x70 │ │ │ │ vstr d8, [sp, #120] @ 0x78 │ │ │ │ vstr d8, [sp, #128] @ 0x80 │ │ │ │ vstr d8, [sp, #136] @ 0x88 │ │ │ │ @ instruction: 0xf1168b24 │ │ │ │ - strtmi pc, [r2], -r5, lsr #17 │ │ │ │ + @ instruction: 0x4622f851 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a824 │ │ │ │ - @ instruction: 0x463af89d │ │ │ │ + ldrtmi pc, [sl], -r9, asr #16 @ │ │ │ │ stmib sp, {r0, r1, r4, r5, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf116a816 │ │ │ │ - @ instruction: 0x4622f895 │ │ │ │ + strtmi pc, [r2], -r1, asr #16 │ │ │ │ stmib sp, {r0, r1, r3, r5, r9, sl, lr}^ │ │ │ │ ldmdbge r8, {r8, fp, pc} │ │ │ │ @ instruction: 0xf116a81a │ │ │ │ - ldmdage lr, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage lr, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f9c24 │ │ │ │ ldmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf04f5222 │ │ │ │ stmdagt fp, {r9, fp} │ │ │ │ blhi 0x8f5dcc │ │ │ │ blhi 0x7f5dd0 │ │ │ │ stmdaeq r4, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -43422,28 +43422,28 @@ │ │ │ │ bl 0xfeea1878 │ │ │ │ blls 0x17cc6c │ │ │ │ beq 0x76e0c │ │ │ │ stmdage r0!, {r1, r3, r5, r9, sl, lr} │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ stc 6, cr4, [sp, #268] @ 0x10c │ │ │ │ vstr d8, [sp, #96] @ 0x60 │ │ │ │ - @ instruction: 0xf1168b1a │ │ │ │ - @ instruction: 0x464af811 │ │ │ │ + @ instruction: 0xf1158b1a │ │ │ │ + @ instruction: 0x464affbd │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, sl, lr}^ │ │ │ │ stmdbge r2!, {r9, sl, ip, sp, lr} │ │ │ │ - @ instruction: 0xf116a824 │ │ │ │ - strtmi pc, [sl], -r9, lsl #16 │ │ │ │ + @ instruction: 0xf115a824 │ │ │ │ + @ instruction: 0x462affb5 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ ldmdbge ip, {r9, sl, ip, sp, lr} │ │ │ │ - @ instruction: 0xf116a816 │ │ │ │ - blls 0x1b88a0 │ │ │ │ + @ instruction: 0xf115a816 │ │ │ │ + blls 0x1ba750 │ │ │ │ ldmdbge r8, {r1, r3, r6, r9, sl, lr} │ │ │ │ movwls sl, #2074 @ 0x81a │ │ │ │ ldrbmi r9, [r3], -r1, lsl #8 │ │ │ │ - @ instruction: 0xfff8f115 │ │ │ │ + @ instruction: 0xffa4f115 │ │ │ │ bls 0x862140 │ │ │ │ ldmib sp, {r8, sp}^ │ │ │ │ ldmibne r2, {r1, r5, r8, r9, sl, ip, lr} │ │ │ │ tstmi lr, #3620864 @ 0x374000 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r9, [r0], r5, lsr #28 │ │ │ │ @ instruction: 0xf04f9821 │ │ │ │ @@ -43485,15 +43485,15 @@ │ │ │ │ bleq 0x1b8bc6c │ │ │ │ strbmi lr, [r7, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x46230b7f │ │ │ │ strls r4, [r1], #-1586 @ 0xfffff9ce │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ blx 0x1e016e │ │ │ │ @ instruction: 0xf115f807 │ │ │ │ - blls 0x17a7c8 │ │ │ │ + blls 0x17a678 │ │ │ │ stmdahi r4, {r0, r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ blx 0xfe9e0dce │ │ │ │ strbmi r2, [r8], -r5, lsl #28 │ │ │ │ vstmiaeq r3, {s28-s106} │ │ │ │ strbmi r9, [r6], #2834 @ 0xb12 │ │ │ │ bl 0x13c0bd4 │ │ │ │ ldmne r2, {r1, r2, r3, r9, sl, fp}^ │ │ │ │ @@ -43611,22 +43611,22 @@ │ │ │ │ ldc2 7, cr15, [ip], #912 @ 0x390 │ │ │ │ @ instruction: 0xf89de7b0 │ │ │ │ blcs 0x46dbc │ │ │ │ bls 0x12f304 │ │ │ │ vst2.8 {d24-d25}, [r3 :64], r3 │ │ │ │ andshi r4, r3, r0, lsl #7 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - orrscs pc, ip, fp, asr #4 │ │ │ │ + bicne pc, ip, fp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ andls r7, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xf97cf200 │ │ │ │ - blx 0xfea77530 │ │ │ │ + @ instruction: 0xf928f200 │ │ │ │ + blx 0x1277530 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r0, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb91d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ bmi 0x84379c │ │ │ │ movwls r4, #1548 @ 0x60c │ │ │ │ @ instruction: 0xf88d9303 │ │ │ │ @@ -43655,17 +43655,17 @@ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d0 │ │ │ │ - svclt 0x0000fa5b │ │ │ │ + svclt 0x0000f9fb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb91e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ ldrmi r4, [r4], -r2, lsr #26 │ │ │ │ bmi 0x8cc468 │ │ │ │ andls r4, r2, r1, lsr #12 │ │ │ │ @@ -43696,17 +43696,17 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d12, d16 │ │ │ │ - svclt 0x0000fa09 │ │ │ │ + svclt 0x0000f9a9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fecb8 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43714,21 +43714,21 @@ │ │ │ │ bicseq r4, r2, #-67108863 @ 0xfc000001 │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r2 :32], r8 │ │ │ │ b 0x10cb8d4 │ │ │ │ qaddcs r5, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d11, d8 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xbadc8 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000f9fd │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000f9a5 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed10 │ │ │ │ ldmibeq sl, {r0, r1, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d8 │ │ │ │ @ instruction: 0xf0000300 │ │ │ │ @@ -43736,21 +43736,21 @@ │ │ │ │ @ instruction: 0x07d2437f │ │ │ │ @ instruction: 0xf0824318 │ │ │ │ b 0x10cb948 │ │ │ │ tstcs r0, r0, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d11, d8 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xbae20 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000f9d1 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000f979 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb91f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x10fed68 │ │ │ │ ldmibeq sl, {r0, r1, r3, r6, r7, r8, ip, sp, pc}^ │ │ │ │ vmin.u8 d16, d3, d9 │ │ │ │ @ instruction: 0xf0010000 │ │ │ │ @@ -43761,21 +43761,21 @@ │ │ │ │ vst3.8 @ instruction: 0xf48242ff │ │ │ │ beq 0xff6fb92c │ │ │ │ subpl lr, r0, r3, asr #20 │ │ │ │ bicscs lr, r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d11, d8 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xbae84 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000f99f │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000f947 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb91fe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x12fedac │ │ │ │ ldmibeq sl, {r0, r1, r3, r8, r9, ip, sp, pc}^ │ │ │ │ tstpeq r0, r3, asr #6 @ p-variant is OBSOLETE │ │ │ │ vmlsvs.f32 s28, s6, s30 │ │ │ │ @@ -43790,39 +43790,39 @@ │ │ │ │ andvs r4, r2, r1, asr #4 │ │ │ │ b 0x10bbf48 │ │ │ │ stmib r0, {r0, r4, r6, r7, r9, ip, sp}^ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d11, d24 │ │ │ │ - vsra.s64 q9, q12, #64 │ │ │ │ + vaddw.s8 q9, q0, d24 │ │ │ │ vrhadd.s8 d16, d11, d29 │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ blmi 0xbaef8 │ │ │ │ vqsub.s64 q1, , │ │ │ │ - svclt 0x0000f965 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + svclt 0x0000f90d │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92058 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0x103ee40 │ │ │ │ stmibeq r3, {r5, r6, r8, ip, sp, pc}^ │ │ │ │ rsbseq pc, pc, r0 │ │ │ │ vst4.8 {d0[6],d1[6],d2[6],d3[6]}, [r3 :32], fp │ │ │ │ tstmi r8, #-67108861 @ 0xfc000003 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - mvnscs pc, fp, asr #4 │ │ │ │ + msrcs R8_fiq, fp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andscc pc, r8, fp, asr #4 │ │ │ │ + subcs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ rsbscs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf940f237 │ │ │ │ - eorseq sp, r2, r0, lsl #27 │ │ │ │ + @ instruction: 0xf8e8f237 │ │ │ │ + ldrhteq sp, [r2], -r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb920a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvc 0xff2bee88 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ ldmiblt sl, {r0, r3, r7, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmdblt r9, {r0, r1, r3, r4, r6, r8, sl}^ │ │ │ │ @@ -44049,15 +44049,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stmdbge r8, {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e4a802 │ │ │ │ strtmi pc, [sl], -r3, lsr #19 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf86ef7e6 │ │ │ │ vabd.s32 q15, , q9 │ │ │ │ - svclt 0x0000ff47 │ │ │ │ + svclt 0x0000fee7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ @ instruction: 0x9e182901 │ │ │ │ @@ -44454,26 +44454,26 @@ │ │ │ │ @ instruction: 0xf04f460b │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ ldrb r4, [sp], r0, lsl #2 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ ldrb r4, [r5], -sp, asr #12 │ │ │ │ vhadd.s8 d18, d11, d0 │ │ │ │ - vaddw.s8 , q8, d12 │ │ │ │ + vsra.s64 d18, d28, #64 │ │ │ │ blmi 0x27bd50 │ │ │ │ vhadd.s8 d25, d1, d0 │ │ │ │ @ instruction: 0xf1ff32b0 │ │ │ │ - b 0x143a444 │ │ │ │ + b 0x143a2f4 │ │ │ │ stmdaeq r9!, {r0, r3, r4, r6}^ │ │ │ │ sbcvc lr, r5, r0, asr #20 │ │ │ │ stmdaeq lr, {r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ svcge 0x0023f47f │ │ │ │ @ instruction: 0xf7d5e6c1 │ │ │ │ svclt 0x0000f8ff │ │ │ │ - eorseq lr, r2, r0, lsl #8 │ │ │ │ + eorseq lr, r2, r0, lsr r3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [fp], #-556 @ 0xfffffdd4 │ │ │ │ stmdavs r4!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9409 │ │ │ │ @@ -44529,15 +44529,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.32 @ instruction: 0xf487fab7 │ │ │ │ str r3, [sp, r0, lsr #8]! │ │ │ │ @ instruction: 0x46054637 │ │ │ │ @ instruction: 0x468446b2 │ │ │ │ ldrb r2, [r9, r0, asr #8] │ │ │ │ - blx 0xfe1f8372 │ │ │ │ + blx 0x9f8372 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x4606b095 │ │ │ │ stcge 12, cr10, [lr, #-24] @ 0xffffffe8 │ │ │ │ @@ -44642,29 +44642,29 @@ │ │ │ │ b 0xfe10bc94 │ │ │ │ strb r0, [r4, r2] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ ldrtmi fp, [r0], -ip, lsl #30 │ │ │ │ ldr r2, [lr, r0]! │ │ │ │ rsbspl pc, lr, pc, asr #32 │ │ │ │ @ instruction: 0x2000e7bb │ │ │ │ - orrcc pc, ip, fp, asr #4 │ │ │ │ + @ instruction: 0x21bcf24b │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsl #22 │ │ │ │ adcmi pc, fp, #268435460 @ 0x10000004 │ │ │ │ - @ instruction: 0xf96ef1ff │ │ │ │ - blx 0xfe6f8548 │ │ │ │ + @ instruction: 0xf91af1ff │ │ │ │ + blx 0xef8548 │ │ │ │ bicle r7, pc, r0, lsl #16 │ │ │ │ ldrshlt r1, [r2, #-119]! @ 0xffffff89 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andhi r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq sp, [r2], -r0 │ │ │ │ - eorseq lr, r2, r0, lsr #8 │ │ │ │ - eorseq lr, r2, r0, asr r2 │ │ │ │ - eorseq lr, r2, r8, lsl r4 │ │ │ │ + eorseq sp, r2, r0, lsl #26 │ │ │ │ + eorseq lr, r2, r0, asr r3 │ │ │ │ + eorseq lr, r2, r0, lsl #3 │ │ │ │ + eorseq lr, r2, r8, asr #6 │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ ldrlt r5, [r0, #-3200]! @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -fp, lsl #1 │ │ │ │ stmdage r2, {r1, r2, r3, r8, fp, sp, pc} │ │ │ │ stm r1, {r1, r4, r8, sl, fp, ip, pc} │ │ │ │ @@ -44689,15 +44689,15 @@ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46294770 │ │ │ │ @ instruction: 0xf7e74620 │ │ │ │ @ instruction: 0xe7e8fbf1 │ │ │ │ - blx 0x11f85f0 │ │ │ │ + @ instruction: 0xf9e6f26b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ mcrne 0, 0, r4, cr8, cr9, {0} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ sbccc pc, ip, #208, 16 @ 0xd00000 │ │ │ │ @@ -44726,80 +44726,80 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ mrscs r5, SP_irq │ │ │ │ @ instruction: 0xf88330a8 │ │ │ │ vhsub.s32 d17, d11, d12 │ │ │ │ - svclt 0x0000f867 │ │ │ │ + svclt 0x0000f807 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ @ instruction: 0xf8c033ff │ │ │ │ @ instruction: 0xf7ff32d4 │ │ │ │ svclt 0x0000ffe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0x4620b911 │ │ │ │ @ instruction: 0xffd6f7ff │ │ │ │ - stc2 0, cr15, [r0, #-624]! @ 0xfffffd90 │ │ │ │ + stc2l 0, cr15, [ip], {156} @ 0x9c │ │ │ │ svclt 0x0000e7f9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb92f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r3, ip, asr #5 │ │ │ │ strle r0, [r2, #-1043] @ 0xfffffbed │ │ │ │ ldrdcs pc, [r0], r0 │ │ │ │ vrhadd.s8 d27, d27, d2 │ │ │ │ - @ instruction: 0xf2c0449c │ │ │ │ + vmls.i d19, d16, d0[3] │ │ │ │ vshl.s8 d16, d29, d14 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ vcge.s8 d16, d11, d18 │ │ │ │ - vaddw.s8 q10, q8, d0 │ │ │ │ + vsra.s64 d19, d16, #64 │ │ │ │ subscs r0, r7, #1073741835 @ 0x4000000b │ │ │ │ strls r2, [r0], #-0 │ │ │ │ - @ instruction: 0xf890f1ff │ │ │ │ + @ instruction: 0xf83cf1ff │ │ │ │ vsubl.s8 q9, d0, d5 │ │ │ │ @ instruction: 0xf8c00201 │ │ │ │ @ instruction: 0xf7ff22d4 │ │ │ │ svclt 0x0000ffc9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - tstpcs r0, r7, asr #28 @ p-variant is OBSOLETE │ │ │ │ + strdcs pc, [r0, -r3] │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r1, lsl #31 │ │ │ │ + strmi pc, [r8], -sp, lsr #30 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - smlattcs r0, r9, ip, pc @ │ │ │ │ + @ instruction: 0x2100fc95 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb92fd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - strmi pc, [r8], -r7, lsl #28 │ │ │ │ + @ instruction: 0x4608fdb3 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ stceq 1, cr15, [r0], #-648 @ 0xfffffd78 │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ blx 0x4c03c │ │ │ │ @@ -44829,40 +44829,40 @@ │ │ │ │ andcs r4, r0, #1073741828 @ 0x40000004 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #3817472 @ 0x3a4000 │ │ │ │ + andcs pc, r0, #2441216 @ 0x254000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x4610f9d9 │ │ │ │ + ldrmi pc, [r0], -r5, lsl #19 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - andcs pc, r0, #94208 @ 0x17000 │ │ │ │ + andcs pc, r0, #3194880 @ 0x30c000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb930cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - ldrmi pc, [r0], -r7, lsl #20 │ │ │ │ + @ instruction: 0x4610f9b3 │ │ │ │ andcs r4, r0, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb930f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -44873,25 +44873,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf7550 │ │ │ │ blvc 0x177554 │ │ │ │ - ldc2 1, cr15, [ip], #80 @ 0x50 │ │ │ │ + stc2l 1, cr15, [r8], #-80 @ 0xffffffb0 │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a0be │ │ │ │ - @ instruction: 0xf8c2f26b │ │ │ │ + @ instruction: 0xf862f26b │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb93160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r8 │ │ │ │ blvc 0x5775e8 │ │ │ │ @@ -44900,25 +44900,25 @@ │ │ │ │ strmi r4, [fp], -r2, lsl #12 │ │ │ │ stmdbge r4, {r1, fp, sp, pc} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andsgt pc, ip, sp, asr #17 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ blvc 0xf75c0 │ │ │ │ blvc 0x1775c4 │ │ │ │ - ldc2 1, cr15, [r0], #80 @ 0x50 │ │ │ │ + mrrc2 1, 1, pc, ip, cr4 @ │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ ldmdavs sl, {r2, r8} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r8, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x17a12e │ │ │ │ - @ instruction: 0xf88af26b │ │ │ │ + @ instruction: 0xf82af26b │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ blx 0xfec683ec │ │ │ │ strmi pc, [r8], -r0, lsl #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ blx 0xfe468438 │ │ │ │ blx 0xfecb865c │ │ │ │ @@ -44955,31 +44955,31 @@ │ │ │ │ rscvc lr, r0, r0, lsl #21 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ ldrbmi r3, [r0, -r1, lsl #16]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - bfine pc, r9, (invalid: 19:1) @ │ │ │ │ + strbne pc, [r1, r5, asr #18] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb93288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - movwcs pc, #2385 @ 0x951 @ │ │ │ │ + movwcs pc, #2301 @ 0x8fd @ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, q14, q12 │ │ │ │ - @ instruction: 0x17c1f955 │ │ │ │ + strbne pc, [r1, r1, lsl #18] @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb932c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @@ -45995,15 +45995,15 @@ │ │ │ │ bl 0xfe96b220 │ │ │ │ @ instruction: 0xf1060408 │ │ │ │ ldmibne r8!, {r3, r8, r9} │ │ │ │ rsceq r2, r2, r0, lsl #2 │ │ │ │ svclt 0x00d8429d │ │ │ │ pop {r3, r9, sp} │ │ │ │ vsra.s64 q2, q8, #35 │ │ │ │ - svclt 0x0000bb57 │ │ │ │ + svclt 0x0000baf7 │ │ │ │ vorr.i32 d27, #9437184 @ 0x00900000 │ │ │ │ sbclt r2, ip, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ b 0x140090c │ │ │ │ svclt 0x001404c4 │ │ │ │ @@ -50315,103 +50315,103 @@ │ │ │ │ @ instruction: 0xf1a78ff0 │ │ │ │ strcs r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ strmi r2, [r3], #-1280 @ 0xfffffb00 │ │ │ │ stmib r3!, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ andscc r4, r0, #8388608 @ 0x800000 │ │ │ │ ldrmi r1, [r0, #2578] @ 0xa12 │ │ │ │ @ instruction: 0xe7eadcf8 │ │ │ │ - @ instruction: 0x41b8f24e │ │ │ │ + mvncc pc, lr, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c82201 │ │ │ │ - svclt 0x0000b8b3 │ │ │ │ + svclt 0x0000b85f │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ movtcs r4, #56604 @ 0xdd1c │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ - @ instruction: 0xffdcf0cc │ │ │ │ - ldc2l 0, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ + @ instruction: 0xff88f0cc │ │ │ │ + stc2 0, cr15, [r4, #-800] @ 0xfffffce0 │ │ │ │ movtcs fp, #53632 @ 0xd180 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xffccf0cc │ │ │ │ - stc2l 0, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ + @ instruction: 0xff78f0cc │ │ │ │ + ldc2l 0, cr15, [r4], #800 @ 0x320 │ │ │ │ cmplt fp, r3, lsl #18 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - biceq pc, ip, ip, asr #12 │ │ │ │ + mvnsvc pc, ip, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsceq pc, r0, ip, asr #12 │ │ │ │ + andseq pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ movweq pc, #33029 @ 0x8105 @ │ │ │ │ vhsub.s d2, d0, d26 │ │ │ │ - svclt 0x0000fdb9 │ │ │ │ - eorseq lr, r2, r8, ror #9 │ │ │ │ + svclt 0x0000fd61 │ │ │ │ + eorseq lr, r2, r8, lsl r4 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb987b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0ce0ff8 │ │ │ │ - @ instruction: 0xf64aff53 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf64afeff │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf64cfd33 │ │ │ │ - vmla.f d17, d0, d0[2] │ │ │ │ + @ instruction: 0xf64cfcdf │ │ │ │ + vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ pop {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf0cb4008 │ │ │ │ - svclt 0x0000bd2b │ │ │ │ + svclt 0x0000bcd7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb987e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vaddhn.i16 d21, q0, q0 │ │ │ │ umulllt r0, r2, r5, r4 │ │ │ │ teqlt r0, r0, lsr #16 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf64cbd10 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d16, d4 │ │ │ │ @ instruction: 0xf094002d │ │ │ │ - bicslt pc, r8, fp, lsr #31 │ │ │ │ - ldc2 0, cr15, [sl, #820] @ 0x334 │ │ │ │ + bicslt pc, r8, r7, asr pc @ │ │ │ │ + stc2l 0, cr15, [r6, #-820] @ 0xfffffccc │ │ │ │ vcge.s8 d18, d14, d5 │ │ │ │ - vaddw.s8 , q0, d8 │ │ │ │ + vbic.i32 d20, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf64c0132 │ │ │ │ - vmov.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d8 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - biceq pc, ip, r5, asr #12 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff66f0cc │ │ │ │ + @ instruction: 0xff12f0cc │ │ │ │ andlt r6, r2, r0, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strbtne pc, [ip], #-1612 @ 0xfffff9b4 @ │ │ │ │ + ldreq pc, [ip], #1612 @ 0x64c │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - movwpl pc, #33358 @ 0x824e @ │ │ │ │ + teqpmi r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppne r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r8, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strls r2, [r0], #-532 @ 0xfffffdec │ │ │ │ - stc2 1, cr15, [r4], {249} @ 0xf9 │ │ │ │ + blx 0xfec7de52 │ │ │ │ mov ip, sp │ │ │ │ push {r4, r5, r6, r7, r8, lr} │ │ │ │ mov r8, r0 │ │ │ │ mov r7, r1 │ │ │ │ mov r0, r2 │ │ │ │ mov r1, r3 │ │ │ │ ldm ip, {r2, r3, r4, r5, r6} │ │ │ │ @@ -50421,51 +50421,51 @@ │ │ │ │ svc 0x00000000 │ │ │ │ cmn r0, #4096 @ 0x1000 │ │ │ │ rsbhi r0, r0, #0 │ │ │ │ bhi 0x416a8 │ │ │ │ pop {r4, r5, r6, r7, r8, pc} │ │ │ │ mov r0, #512 @ 0x200 │ │ │ │ pop {r4, r5, r6, r7, r8, lr} │ │ │ │ - b 0x2da788 │ │ │ │ + b 0x2da6c8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb988bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf93af228 │ │ │ │ + @ instruction: 0xf8e2f228 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ ldrshvs r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb988e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q15, q8 │ │ │ │ - vmov.i32 d21, #524288 @ 0x00080000 │ │ │ │ + vmls.i d20, d0, d0[2] │ │ │ │ @ instruction: 0xf1040432 │ │ │ │ strtmi r0, [r0], -r0, ror #10 │ │ │ │ @ instruction: 0xf0033410 │ │ │ │ adcmi pc, ip, #7872 @ 0x1ec0 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ bmi 0x14ed930 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r7, r0, #12, 22 @ 0x3000 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bpl 0xfe0bd87c │ │ │ │ - cdp2 0, 14, cr15, cr0, cr12, {6} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr12, {6} │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r8, #-1280] @ 0xfffffb00 @ │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ cdppl 5, 5, cr15, cr9, cr0, {0} │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ @@ -50532,60 +50532,60 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r1, lsr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ movwhi ip, #12291 @ 0x3003 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, ror r5 │ │ │ │ + eorseq lr, r2, r8, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - ldrpl pc, [r8], #-590 @ 0xfffffdb2 │ │ │ │ + strbmi pc, [r8], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf104460e │ │ │ │ @ instruction: 0xf64c0368 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ movwls r0, #557 @ 0x22d │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4607231b │ │ │ │ - cdp2 0, 14, cr15, cr4, cr12, {6} │ │ │ │ + cdp2 0, 9, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ @ instruction: 0x46380378 │ │ │ │ @ instruction: 0xf64a9300 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ movtcs r0, #8749 @ 0x222d │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + biceq pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - cdp2 0, 13, cr15, cr4, cr12, {6} │ │ │ │ + cdp2 0, 8, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf8c53484 │ │ │ │ @ instruction: 0xf64c60b8 │ │ │ │ - vrsra.s64 d17, d8, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[2] │ │ │ │ @ instruction: 0xf8c0032d │ │ │ │ @ instruction: 0xf8c040a4 │ │ │ │ andlt r3, r3, ip, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #208896 @ 0x33000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strvc pc, [r0], #-1103 @ 0xfffffbb1 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fdf1 │ │ │ │ + @ instruction: 0xf500fd9d │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 1, cr5, [pc, #352] @ 0x41a8c │ │ │ │ @ instruction: 0xf8527b26 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8427302 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ stc 2, cr5, [r1, #340] @ 0x154 │ │ │ │ @@ -50620,26 +50620,26 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mrsmi ip, R12_fiq │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r8, ror r5 │ │ │ │ + eorseq lr, r2, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98be0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #56, 20 @ 0x38000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fd81 │ │ │ │ + @ instruction: 0xf500fd2d │ │ │ │ @ instruction: 0xf500524f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41b6c │ │ │ │ @ instruction: 0xf8527b2c │ │ │ │ @ instruction: 0xf8523c08 │ │ │ │ @ instruction: 0xf4434c04 │ │ │ │ @ instruction: 0xf8427308 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @@ -50680,26 +50680,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ tstmi pc, r1, lsr r2 @ │ │ │ │ ... │ │ │ │ - eorseq lr, r2, r8, ror r5 │ │ │ │ + eorseq lr, r2, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb98cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #270336 @ 0x42000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fd05 │ │ │ │ + @ instruction: 0xf500fcb1 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 12, cr5, [pc, #352] @ 0x41c64 │ │ │ │ @ instruction: 0xf8537b36 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50751,26 +50751,26 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi pc, r2, ror r2 @ │ │ │ │ ... │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ - eorseq lr, r2, r8, ror r5 │ │ │ │ + eorseq lr, r2, r8, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #60, 20 @ 0x3c000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fc75 │ │ │ │ + @ instruction: 0xf500fc21 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ ldc 5, cr5, [pc, #352] @ 0x41d84 │ │ │ │ @ instruction: 0xf8537b32 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ @ instruction: 0xf4424c04 │ │ │ │ @ instruction: 0xf8437208 │ │ │ │ @ instruction: 0xf5002c08 │ │ │ │ @@ -50817,26 +50817,26 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ tstmi pc, r0, asr #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, ror r5 │ │ │ │ + eorseq lr, r2, r8, lsr #9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb98f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ tstcs fp, #76, 20 @ 0x4c000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cc022d │ │ │ │ - @ instruction: 0xf500fbf1 │ │ │ │ + @ instruction: 0xf500fb9d │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @ instruction: 0xf5005558 │ │ │ │ @ instruction: 0xf5005255 │ │ │ │ @ instruction: 0xf5005455 │ │ │ │ @ instruction: 0xf8515e59 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ strtmi r5, [ip], r0, asr #32 │ │ │ │ @@ -50899,28 +50899,28 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mrseq r0, (UNDEF: 0) │ │ │ │ tstmi pc, r3, lsl r2 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq lr, r2, r8, ror r5 │ │ │ │ + eorseq lr, r2, r8, lsr #9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi r4, [r9], r2, ror #26 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi fp, [sp], #-133 @ 0xffffff7b │ │ │ │ strmi r6, [lr], -sp, lsr #16 │ │ │ │ andls r4, r2, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8d3595b │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ @ instruction: 0xf0a100c8 │ │ │ │ - @ instruction: 0xf1b0fd6d │ │ │ │ + @ instruction: 0xf1b0fd19 │ │ │ │ ldmib r6, {fp}^ │ │ │ │ svclt 0x00127500 │ │ │ │ beq 0xbdfbc │ │ │ │ beq 0x7dfc0 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ movweq pc, #16389 @ 0x4005 @ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @@ -50987,19 +50987,19 @@ │ │ │ │ rsceq pc, ip, #13172736 @ 0xc90000 │ │ │ │ hvceq 13952 @ 0x3680 │ │ │ │ svclt 0x00489b02 │ │ │ │ strhtvs r6, [r3], -r2 │ │ │ │ movwcs lr, #6085 @ 0x17c5 │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - orrslt pc, r0, r9, ror #23 │ │ │ │ + @ instruction: 0xb190fb95 │ │ │ │ ldcne 3, cr2, [r9, #-4]! │ │ │ │ stmdavs r7, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - cmpplt r0, r1, ror #23 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r0, sp, lsl #23 @ p-variant is OBSOLETE │ │ │ │ movwls r6, #14339 @ 0x3803 │ │ │ │ rsbscs lr, r7, lr, ror #14 │ │ │ │ addsvc pc, r0, lr, asr #13 │ │ │ │ ldrbeq pc, [r7, #-583]! @ 0xfffffdb9 @ │ │ │ │ strcc pc, [r0, #718]! @ 0x2ce │ │ │ │ ldrdcs lr, [r1], -sl │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -51018,15 +51018,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ subvs r4, r4, pc, lsl #12 │ │ │ │ andvs r4, r4, r1, lsl r6 │ │ │ │ addvs r4, r4, r5, lsl r6 │ │ │ │ smlabtvs r4, r4, r0, r6 │ │ │ │ stmib sp, {r3, r5, r6, r9, sl, lr}^ │ │ │ │ strls r4, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [lr, #-668]! @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [sl], #668 @ 0x29c │ │ │ │ blgt 0x2139cc │ │ │ │ adcsvs r6, r0, r2, lsr r1 │ │ │ │ rscsvs r4, r1, r8, lsr #12 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ eorsvs r6, r3, #2818048 @ 0x2b0000 │ │ │ │ rsbsvs r6, r3, #7012352 @ 0x6b0000 │ │ │ │ adcsvs r6, r3, #11206656 @ 0xab0000 │ │ │ │ @@ -51110,30 +51110,30 @@ │ │ │ │ @ instruction: 0xf8d53c10 │ │ │ │ @ instruction: 0xf84c3f2c │ │ │ │ @ instruction: 0xf8d53c0c │ │ │ │ @ instruction: 0xf84c3f30 │ │ │ │ @ instruction: 0xf8d53c08 │ │ │ │ @ instruction: 0xf84c3f34 │ │ │ │ str r3, [r9, r4, lsl #24] │ │ │ │ - @ instruction: 0xffa2f264 │ │ │ │ + @ instruction: 0xff42f264 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blmi 0x19c5f40 │ │ │ │ strmi fp, [sp], -r3, lsr #1 │ │ │ │ addcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r1, {r8, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stcl 2, cr15, [lr, #-332] @ 0xfffffeb4 │ │ │ │ + ldcl 2, cr15, [r6], #332 @ 0x14c │ │ │ │ msreq SPSR_f, r5, lsl #2 │ │ │ │ @ instruction: 0xf0a7a801 │ │ │ │ - stmdage r1, {r0, r1, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffd7e466 │ │ │ │ + stmdage r1, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe87e466 │ │ │ │ eorvs r6, r3, fp, lsr #20 │ │ │ │ movwcs r4, #1568 @ 0x620 │ │ │ │ eorvs pc, r0, #82837504 @ 0x4f00000 │ │ │ │ andsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ rsbvs r6, r1, r9, ror #20 │ │ │ │ adcvs r6, r1, r9, lsr #21 │ │ │ │ rscvs r6, r1, r9, ror #21 │ │ │ │ @@ -51180,15 +51180,15 @@ │ │ │ │ @ instruction: 0xf8c43094 │ │ │ │ @ instruction: 0xf8de3f2c │ │ │ │ @ instruction: 0xf8c43098 │ │ │ │ @ instruction: 0xf8de3f30 │ │ │ │ @ instruction: 0xf8c4309c │ │ │ │ qasxmi r3, r1, r4 │ │ │ │ andeq pc, r8, r5, lsl #2 │ │ │ │ - ldc2 0, cr15, [sl], #-668 @ 0xfffffd64 │ │ │ │ + blx 0xff9fe542 │ │ │ │ blmi 0x94a2a8 │ │ │ │ blls 0x89c314 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle lr, r0, lsl #6 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -51217,35 +51217,35 @@ │ │ │ │ svccc 0x0028f8c4 │ │ │ │ ldrsbcc pc, [ip, #133]! @ 0x85 @ │ │ │ │ svccc 0x002cf8c4 │ │ │ │ andcc pc, r0, #13959168 @ 0xd50000 │ │ │ │ svccc 0x0030f8c4 │ │ │ │ andcs lr, r1, lr, ror r7 │ │ │ │ vaba.s32 d30, d20, d25 │ │ │ │ - svclt 0x0000fecd │ │ │ │ + svclt 0x0000fe6d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ blmi 0x1053bc4 │ │ │ │ strmi fp, [r7], -fp, lsl #1 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ blvs 0x1a53d80 │ │ │ │ @ instruction: 0xf0a74691 │ │ │ │ - vpadd.i8 , q7, │ │ │ │ + vqdmulh.s d31, d14, d25 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf5a02395 │ │ │ │ @ instruction: 0xf024743e │ │ │ │ ldmdavs fp, {r0, r1, r2, sl} │ │ │ │ movwcs fp, #2971 @ 0xb9b │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - @ instruction: 0xf9f4f0c3 │ │ │ │ + @ instruction: 0xf9a0f0c3 │ │ │ │ mvnlt r4, r6, lsl #12 │ │ │ │ strtmi r4, [sl], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ @ instruction: 0x46414633 │ │ │ │ ldrtmi r4, [sl], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -51260,63 +51260,63 @@ │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a843f0 │ │ │ │ - vmla.i8 , q15, │ │ │ │ + vmul.i8 d27, d30, d5 │ │ │ │ vqdmlal.s , d0, d2[4] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d29, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - @ instruction: 0xffe8f256 │ │ │ │ - blx 0xd7e84e │ │ │ │ + @ instruction: 0xff88f256 │ │ │ │ + blx 0xff87e84c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64c4602 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ strls r0, [r0, #-45] @ 0xffffffd3 │ │ │ │ - @ instruction: 0xf800f115 │ │ │ │ + @ instruction: 0xffacf114 │ │ │ │ @ instruction: 0x4622e79f │ │ │ │ @ instruction: 0xf64c4629 │ │ │ │ - vaddl.s8 q9, d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe796fff7 │ │ │ │ - cdp2 2, 4, cr15, cr0, cr4, {3} │ │ │ │ + ldr pc, [r6, r3, lsr #31] │ │ │ │ + stc2l 2, cr15, [r0, #400]! @ 0x190 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], sl, lsl #1 │ │ │ │ strmi r4, [r7], -r5, asr #22 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ ldmdavs fp, {r1, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ blvs 0x1c4307c │ │ │ │ - blx 0xffc7e71c │ │ │ │ + blx 0xfe77e71c │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbvc pc, [lr], #-1440 @ 0xfffffa60 @ │ │ │ │ streq pc, [r7], #-36 @ 0xffffffdc │ │ │ │ blcs 0x5c500 │ │ │ │ movwcs sp, #317 @ 0x13d │ │ │ │ subsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - @ instruction: 0xf966f0c3 │ │ │ │ + @ instruction: 0xf912f0c3 │ │ │ │ teqlt r8, #5242880 @ 0x500000 │ │ │ │ addcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7cd3580 │ │ │ │ strbmi lr, [r9], -r6, ror #28 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ strbmi r4, [r1], -fp, lsr #12 │ │ │ │ @@ -51336,69 +51336,69 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4638d13a │ │ │ │ pop {r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0a847f0 │ │ │ │ - vmul.i8 , q7, │ │ │ │ + vtst.8 , q15, │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ adcsle r2, sl, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d19, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ strcs r2, [r0, #-917] @ 0xfffffc6b │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff50f256 │ │ │ │ - blx 0xfe77e97c │ │ │ │ + mrc2 2, 7, pc, cr0, cr6, {2} │ │ │ │ + blx 0x127e97c │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64c4502 │ │ │ │ - vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ strls r0, [r0], -sp, lsr #32 │ │ │ │ - @ instruction: 0xff68f114 │ │ │ │ + @ instruction: 0xff14f114 │ │ │ │ @ instruction: 0x4622e795 │ │ │ │ @ instruction: 0xf64c4631 │ │ │ │ - vshr.s64 d18, d4, #64 │ │ │ │ + vmla.i d17, d16, d0[1] │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe78cff5f │ │ │ │ - stc2 2, cr15, [r8, #400]! @ 0x190 │ │ │ │ + str pc, [ip, fp, lsl #30] │ │ │ │ + stc2l 2, cr15, [r8, #-400] @ 0xfffffe70 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9978c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ bmi 0xd4b3f0 │ │ │ │ blvs 0x11ae7c8 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb33 │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 0, 1, cr15, cr0, cr7, {5} │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc] │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ eorsvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c34618 │ │ │ │ - strmi pc, [r1], -r3, asr #17 │ │ │ │ + strmi pc, [r1], -pc, ror #16 │ │ │ │ rscle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xe7dad0de │ │ │ │ cmppcc ip, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ blcs 0x64674 │ │ │ │ @@ -51409,55 +51409,55 @@ │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, sp, lr}^ │ │ │ │ vmax.s16 d22, d6, d6 │ │ │ │ - @ instruction: 0xf10bfedb │ │ │ │ - blls 0x200ed8 │ │ │ │ + @ instruction: 0xf10bfe7b │ │ │ │ + blls 0x200d88 │ │ │ │ bls 0x153e44 │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ - sbccs pc, r4, ip, asr #12 │ │ │ │ + rscsne pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1149400 │ │ │ │ - @ instruction: 0xe7acfef3 │ │ │ │ + @ instruction: 0xe7acfe9f │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - andcc pc, r0, ip, asr #12 │ │ │ │ + eorscs pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - mcr2 1, 7, pc, cr10, cr4, {0} @ │ │ │ │ + mrc2 1, 4, pc, cr6, cr4, {0} │ │ │ │ vabd.s32 d30, d20, d19 │ │ │ │ - svclt 0x0000fd33 │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb99878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q15, q4 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ bmi 0xd4b4dc │ │ │ │ blvs 0x11ae8b4 │ │ │ │ ldmdavs fp, {r2, r9, sl, lr} │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x076bbb3b │ │ │ │ andcs sp, fp, r4, lsl r0 │ │ │ │ - stc2l 0, cr15, [lr, #668]! @ 0x29c │ │ │ │ + ldc2 0, cr15, [sl, #668] @ 0x29c │ │ │ │ ldmdavs sl, {r2, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vld4.16 {d29,d31,d33,d35}, [pc :64], r0 │ │ │ │ andlt r7, sl, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0x4629725e │ │ │ │ - @ instruction: 0xf0c34618 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0c24618 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf100d0e1 │ │ │ │ strtmi r0, [r0], -r0, lsl #3 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ sbcsle r2, sp, r0, lsl #16 │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vorr.i32 , #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -51468,36 +51468,36 @@ │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - mcr2 2, 3, pc, cr4, cr6, {2} @ │ │ │ │ - @ instruction: 0xf9b0f10b │ │ │ │ + mcr2 2, 0, pc, cr4, cr6, {2} @ │ │ │ │ + @ instruction: 0xf95cf10b │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf64c5602 │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 q9, #12 @ 0x0000000c │ │ │ │ strls r0, [r0], #-45 @ 0xffffffd3 │ │ │ │ - mrc2 1, 3, pc, cr12, cr4, {0} │ │ │ │ + mcr2 1, 1, pc, cr8, cr4, {0} @ │ │ │ │ strmi lr, [r1], -fp, lsr #15 │ │ │ │ @ instruction: 0xf64c462a │ │ │ │ - vmla.i d19, d0, d0[6] │ │ │ │ + vshr.s64 d18, d8, #64 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - @ instruction: 0xe7a2fe73 │ │ │ │ - ldc2 2, cr15, [ip], #400 @ 0x190 │ │ │ │ + @ instruction: 0xe7a2fe1f │ │ │ │ + mrrc2 2, 6, pc, ip, cr4 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ andcs r2, r3, r0, ror #4 │ │ │ │ - @ instruction: 0xfffcf0c2 │ │ │ │ + @ instruction: 0xffa8f0c2 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf6454603 │ │ │ │ vmvn.i32 d20, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x21770295 │ │ │ │ orrsvc pc, r0, lr, asr #13 │ │ │ │ stceq 0, cr15, [sp], #316 @ 0x13c │ │ │ │ ldcvc 6, cr15, [r0], {206} @ 0xce │ │ │ │ @@ -51533,49 +51533,49 @@ │ │ │ │ ldrvs r6, [r9, #-1180] @ 0xfffffb64 │ │ │ │ ldrvs r6, [sl, #1368] @ 0x558 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d14, d0 │ │ │ │ - vqdmlal.s , d16, d0[1] │ │ │ │ + vrsra.s64 q10, q10, #64 │ │ │ │ @ instruction: 0xf64c0332 │ │ │ │ - vsra.s64 d19, d8, #64 │ │ │ │ + vmla.f d18, d16, d0[2] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vmla.i d18, d16, d0[4] │ │ │ │ vhadd.s8 d16, d0, d29 │ │ │ │ vqsub.s32 q1, , │ │ │ │ - svclt 0x0000fc69 │ │ │ │ + svclt 0x0000fc11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb99a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbcc r1, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ andmi r4, r1, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf098d113 │ │ │ │ - @ instruction: 0xf000f8f5 │ │ │ │ + @ instruction: 0xf000f8a1 │ │ │ │ blcs 0x6834c8 │ │ │ │ vand d29, d4, d11 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ tstcs r0, r0, lsr #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4602bd10 │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ - ldc2 0, cr15, [r6, #-668]! @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [r2], #668 @ 0x29c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf010bd10 │ │ │ │ strtmi r0, [r2], -r8, lsl #30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ andcs r2, fp, r2, lsl #2 │ │ │ │ - stc2 0, cr15, [r4, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ svclt 0x0000e7ec │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a0b08d │ │ │ │ vst3.8 {d21-d23}, [pc], r8 │ │ │ │ @@ -51585,15 +51585,15 @@ │ │ │ │ strmi r0, [r5], -r0, lsl #20 │ │ │ │ @ instruction: 0xf44f3c10 │ │ │ │ @ instruction: 0xf6cf6b7e │ │ │ │ @ instruction: 0xf8cd7bff │ │ │ │ strtmi fp, [r0], -r4, lsr #32 │ │ │ │ stc2l 7, cr15, [r2, #832] @ 0x340 │ │ │ │ @ instruction: 0xf0954620 │ │ │ │ - @ instruction: 0x4606f931 │ │ │ │ + @ instruction: 0x4606f8dd │ │ │ │ @ instruction: 0xf7d04620 │ │ │ │ strtmi pc, [r0], -r9, lsl #28 │ │ │ │ mcr2 7, 4, pc, cr2, cr0, {6} @ │ │ │ │ vacge.f32 d2, d0, d2 │ │ │ │ mcrcs 1, 0, r8, cr0, cr3, {0} │ │ │ │ eorshi pc, fp, #64, 6 │ │ │ │ blcs 0x48a2e0 │ │ │ │ @@ -51606,30 +51606,30 @@ │ │ │ │ eorseq r0, r5, #180 @ 0xb4 │ │ │ │ eorseq r0, r5, #1342177283 @ 0x50000003 │ │ │ │ eorseq r0, r5, #1342177283 @ 0x50000003 │ │ │ │ adceq r0, r7, r5, lsr r2 │ │ │ │ andseq r0, r2, r2, lsl r0 │ │ │ │ blvs 0xffa8b548 │ │ │ │ andcs r4, r4, #24, 12 @ 0x1800000 │ │ │ │ - @ instruction: 0xff12f0c2 │ │ │ │ + cdp2 0, 11, cr15, cr14, cr2, {6} │ │ │ │ @ instruction: 0x314df895 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf8d58109 │ │ │ │ stmdavs r0, {r3, r5, r7, r9, sp} │ │ │ │ svclt 0x00480616 │ │ │ │ blcs 0x71164 │ │ │ │ vst4.16 {d29,d31,d33,d35}, [pc :64], r7 │ │ │ │ vrsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf02073f0 │ │ │ │ addsmi r4, sl, #112, 4 │ │ │ │ @ instruction: 0xf5a5d057 │ │ │ │ strtmi r5, [sl], -r8, lsl #6 │ │ │ │ addvs pc, r0, #13828096 @ 0xd30000 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf934f0c4 │ │ │ │ + @ instruction: 0xf8e0f0c4 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldcle 0, cr8, [lr], {241} @ 0xf1 │ │ │ │ @ instruction: 0xf0004242 │ │ │ │ ldreq r0, [r1, r1, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ ldrbeq r0, [r0, -r2, lsl #6] │ │ │ │ @ instruction: 0xf043bf48 │ │ │ │ @@ -51651,43 +51651,43 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001fa03 │ │ │ │ @ instruction: 0xf0404210 │ │ │ │ @ instruction: 0xf0108110 │ │ │ │ @ instruction: 0xf04000a0 │ │ │ │ addsmi r8, r9, #1073741825 @ 0x40000001 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ - bicspl pc, r4, #-536870908 @ 0xe0000004 │ │ │ │ + movwpl pc, #16974 @ 0x424e @ │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvncc pc, ip, asr #12 │ │ │ │ + tstpcc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1f89000 │ │ │ │ - addlt pc, r2, #192512 @ 0x2f000 │ │ │ │ + addlt pc, r2, #3588096 @ 0x36c000 │ │ │ │ movwvs pc, #5709 @ 0x164d @ │ │ │ │ svclt 0x00184550 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ blvs 0xffae2cbc │ │ │ │ andcs r2, r5, r1, lsl #2 │ │ │ │ - stc2l 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ + ldc2 0, cr15, [r0], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0a84628 │ │ │ │ - ldrb pc, [r8, -r3, asr #17] @ │ │ │ │ + ldrb pc, [r8, -pc, ror #16] @ │ │ │ │ strpl pc, [r0], r5, lsl #10 │ │ │ │ @ instruction: 0xf8862301 │ │ │ │ @ instruction: 0xf8953200 │ │ │ │ bcs 0x4af7c │ │ │ │ adcshi pc, r2, r0 │ │ │ │ @ instruction: 0xf5b169e9 │ │ │ │ vrecps.f32 q9, q0, q8 │ │ │ │ @ instruction: 0xf5a18093 │ │ │ │ blcc 0x8b81c │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ ldrbpl r3, [r4], #-3402 @ 0xfffff2b6 │ │ │ │ @ instruction: 0x46204031 │ │ │ │ - stc2 0, cr15, [lr, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2l 0, cr15, [sl], {146} @ 0x92 │ │ │ │ @ instruction: 0x214df895 │ │ │ │ bcs 0x5da24 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ ldrmi r2, [r3], #-514 @ 0xfffffdfe │ │ │ │ ldrb r6, [r5, fp, ror #7] │ │ │ │ adcsmi r6, fp, #240640 @ 0x3ac00 │ │ │ │ sbchi pc, r6, r0 │ │ │ │ @@ -51703,22 +51703,22 @@ │ │ │ │ ldrbeq r6, [sl, fp, lsr #23] │ │ │ │ @ instruction: 0xf023bf44 │ │ │ │ andcs r0, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x004863eb │ │ │ │ smlalbbcs pc, sp, r5, r8 @ │ │ │ │ @ instruction: 0x4628e7b4 │ │ │ │ @ instruction: 0xf05b682e │ │ │ │ - movwcs pc, #3607 @ 0xe17 @ │ │ │ │ + movwcs pc, #3523 @ 0xdc3 @ │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8c58128 │ │ │ │ @ instruction: 0xf8c56550 │ │ │ │ movwcs r0, #1364 @ 0x554 │ │ │ │ str r6, [r5, fp, lsr #32]! │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ strbcc pc, [r8, #-2261] @ 0xfffff72b @ │ │ │ │ ldr r6, [fp, fp, lsr #32] │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d700 │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b310 │ │ │ │ @@ -51741,109 +51741,109 @@ │ │ │ │ andeq r2, r4, sp, lsr #20 │ │ │ │ andeq r2, r4, r3, lsl #27 │ │ │ │ andeq r2, r4, r3, lsr #20 │ │ │ │ andeq r2, r4, r3, lsl #27 │ │ │ │ andeq r2, r4, sp, lsr #20 │ │ │ │ andeq r2, r4, sp, asr fp │ │ │ │ @ instruction: 0xf0944620 │ │ │ │ - strb pc, [r3, -sp, lsr #29]! @ │ │ │ │ + @ instruction: 0xe763fe59 │ │ │ │ blcs 0x543cc │ │ │ │ svcge 0x0003f43f │ │ │ │ smlattcs r2, sl, fp, r6 │ │ │ │ @ instruction: 0xf0a72004 │ │ │ │ - @ instruction: 0xe759fbbf │ │ │ │ + ldrb pc, [r9, -fp, ror #22] @ │ │ │ │ strtmi r6, [r8], -fp, ror #18 │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, ip, pc} │ │ │ │ stmiavs fp!, {r1, r8, r9, ip, pc}^ │ │ │ │ stmiavs fp!, {r0, r8, r9, ip, pc} │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #2517 @ 0x9d5 │ │ │ │ - stc2l 0, cr15, [sl], {186} @ 0xba │ │ │ │ + ldc2l 0, cr15, [r6], #-744 @ 0xfffffd18 │ │ │ │ svcvc 0x0000f510 │ │ │ │ rschi pc, r0, r0 │ │ │ │ movwvc pc, #1135 @ 0x46f @ │ │ │ │ svclt 0x00184298 │ │ │ │ ldr r6, [pc, -r8, lsr #32]! │ │ │ │ ldrmi r6, [r8], -r9, ror #23 │ │ │ │ stmdbcc r4, {r2, r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl, #776] @ 0x308 │ │ │ │ + stc2 0, cr15, [r6, #776] @ 0x308 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8d5af45 │ │ │ │ stmdavs r1, {r3, r5, r7, r9, ip, sp} │ │ │ │ svclt 0x0048061b │ │ │ │ @ instruction: 0xf031ba09 │ │ │ │ svclt 0x001e417f │ │ │ │ vst4.8 {d2[0],d3[0],d4[0],d5[0]}, [r1], r0 │ │ │ │ @ instruction: 0xf8860110 │ │ │ │ @ instruction: 0xf47f3200 │ │ │ │ @ instruction: 0xe733af36 │ │ │ │ addsmi r9, r3, #36864 @ 0x9000 │ │ │ │ sbchi pc, sp, r0, asr #32 │ │ │ │ @ instruction: 0xf05b4628 │ │ │ │ - stmdacs r0, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ ldrbcc pc, [r0, #-2261] @ 0xfffff72b @ │ │ │ │ ldrb r6, [r7, -fp, lsr #32] │ │ │ │ andcs r4, fp, r9, lsl r6 │ │ │ │ ldccs 8, cr15, [r0], #852 @ 0x354 │ │ │ │ - blx 0x1dfeeaa │ │ │ │ + blx 0x8feeaa │ │ │ │ tstcs r2, r0, lsl r7 │ │ │ │ ldrb r2, [r7, fp]! │ │ │ │ ldrb r2, [r5, r7]! │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ stmdbvs r0, {r0, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r2], {164} @ 0xa4 │ │ │ │ + ldc2l 0, cr15, [lr], #-656 @ 0xfffffd70 │ │ │ │ tstcs r4, r0, asr #12 │ │ │ │ mcr2 7, 0, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ vaddl.u q4, d31, d23 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r0, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ blcs 0x67844 │ │ │ │ vsra.u64 , , #1 │ │ │ │ @ instruction: 0xf0a48f5b │ │ │ │ - bl 0xfea01f9c │ │ │ │ + bl 0xfea01e4c │ │ │ │ submi r0, r1, #8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf04f4141 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0xf00b0749 │ │ │ │ bl 0xfee0281c │ │ │ │ svclt 0x00180608 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ ldr r6, [sp, -lr, lsr #32] │ │ │ │ movwcs r6, #6190 @ 0x182e │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c24631 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r0, r5, r6, ip, lr, pc} │ │ │ │ stmdavs lr!, {r3, r9, sp}^ │ │ │ │ stmdavs r3, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r4, #30257 @ 0x7631 │ │ │ │ ldrmi r2, [r8], -r1, lsl #6 │ │ │ │ - stc2l 0, cr15, [sl, #-776]! @ 0xfffffcf8 │ │ │ │ + ldc2 0, cr15, [r6, #-776] @ 0xfffffcf8 │ │ │ │ subsle r2, r4, r0, lsl #16 │ │ │ │ movwls r6, #43011 @ 0xa803 │ │ │ │ movwls r6, #47171 @ 0xb843 │ │ │ │ - stc2 0, cr15, [lr], {164} @ 0xa4 │ │ │ │ + ldc2 0, cr15, [sl], #-656 @ 0xfffffd70 │ │ │ │ smlatbcs r8, r8, r8, r6 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ rsble r2, r3, r0, lsl #16 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xbc0ae9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084599 │ │ │ │ @ instruction: 0xd1034590 │ │ │ │ ldcllt 8, cr14, [r6], #-768 @ 0xfffffd00 │ │ │ │ mvnsle r2, r0, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - stc2 0, cr15, [sl], {164} @ 0xa4 │ │ │ │ + ldc2 0, cr15, [r6], #-656 @ 0xfffffd70 │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ bls 0x207500 │ │ │ │ strbmi r4, [sl, #-1547] @ 0xfffff9f5 │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sadd16mi fp, r9, r4 │ │ │ │ @ instruction: 0xf04f2101 │ │ │ │ @@ -51861,39 +51861,39 @@ │ │ │ │ @ instruction: 0xf8c56548 │ │ │ │ ldrb r3, [r6], ip, asr #10 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffacb148 │ │ │ │ blcs 0x5455c │ │ │ │ movwcs fp, #20236 @ 0x4f0c │ │ │ │ bne 0xff4cb94c │ │ │ │ - blx 0xff67efe4 │ │ │ │ + blx 0xfe17efe4 │ │ │ │ @ instruction: 0x4630e672 │ │ │ │ - mrc2 0, 3, pc, cr12, cr7, {4} │ │ │ │ + mcr2 0, 1, pc, cr8, cr7, {4} @ │ │ │ │ svceq 0x0008f010 │ │ │ │ svclt 0x000c4632 │ │ │ │ tstcs r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf0a7200b │ │ │ │ - strt pc, [r5], fp, asr #21 │ │ │ │ + @ instruction: 0xe6a5fa77 │ │ │ │ @ instruction: 0x314df895 │ │ │ │ blvs 0xffb0d96c │ │ │ │ andcs fp, r4, #12, 30 @ 0x30 │ │ │ │ bne 0xfe70b57c │ │ │ │ ldrb r6, [fp], -fp, ror #7 │ │ │ │ @ instruction: 0xf0a72008 │ │ │ │ - ldrb pc, [r7], -r1, lsl #21 @ │ │ │ │ - ldc2 0, cr15, [r8], #-656 @ 0xfffffd70 │ │ │ │ + ldrb pc, [r7], -sp, lsr #20 @ │ │ │ │ + blx 0xff97f016 │ │ │ │ @ instruction: 0x4632e694 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vaddw.s8 q10, q0, d4 │ │ │ │ + vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0ba012d │ │ │ │ - @ instruction: 0xf7cdfb0d │ │ │ │ + @ instruction: 0xf7cdfab9 │ │ │ │ @ instruction: 0xf64cfe91 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf114002d │ │ │ │ - strb pc, [r0], r9, asr #22 @ │ │ │ │ + @ instruction: 0xe6c0faf5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb99fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf64f460d │ │ │ │ @ instruction: 0xf6cf6220 │ │ │ │ @@ -51968,68 +51968,68 @@ │ │ │ │ subcc pc, ip, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf8c06893 │ │ │ │ ldmdbvs r3, {r4, r5, sl, ip, sp} │ │ │ │ @ instruction: 0xf8c0035b │ │ │ │ @ instruction: 0x20003eb8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - rscpl pc, r0, lr, asr #4 │ │ │ │ + andspl pc, r0, lr, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - stmdblt r2!, {r0, r1, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmialt lr, {r0, r1, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vmls.f d21, d16, d0[4] │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ eorseq pc, r4, #1073741825 @ 0x40000001 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strmi r0, [r0], sp, lsr #4 │ │ │ │ - blx 0xfe7ff262 │ │ │ │ + blx 0x12ff262 │ │ │ │ movteq pc, #16645 @ 0x4105 @ │ │ │ │ - rsbne pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + addseq pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c9300 │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ movtcs r0, #8493 @ 0x212d │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0xf105fb8f │ │ │ │ + @ instruction: 0xf105fb3b │ │ │ │ @ instruction: 0x46040350 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64a234d │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0cb0132 │ │ │ │ - @ instruction: 0xf105fb7f │ │ │ │ + @ instruction: 0xf105fb2b │ │ │ │ strmi r0, [r7], -r0, ror #6 │ │ │ │ strbmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf64a2315 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64a022d │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q8, q8, d12 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf106fb6f │ │ │ │ + @ instruction: 0xf106fb1b │ │ │ │ @ instruction: 0x468002bc │ │ │ │ bicspl pc, sp, r3, asr #12 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - @ instruction: 0x4638fcb1 │ │ │ │ + @ instruction: 0x4638fc5d │ │ │ │ cmnpeq r8, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0c62206 │ │ │ │ - movwcs pc, #2917 @ 0xb65 @ │ │ │ │ + movwcs pc, #2833 @ 0xb11 @ │ │ │ │ @ instruction: 0x36c04619 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ andsne pc, r1, #70254592 @ 0x4300000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ - @ instruction: 0xff54f0c8 │ │ │ │ + @ instruction: 0xff00f0c8 │ │ │ │ strbvc pc, [ip, #1285] @ 0x505 @ │ │ │ │ vrhadd.s8 d18, d3, d1 │ │ │ │ vmlal.s q8, d0, d1[2] │ │ │ │ @ instruction: 0xf6420204 │ │ │ │ vsubw.s8 q11, q0, d9 │ │ │ │ strbvs r0, [r2, #772]! @ 0x304 │ │ │ │ vmax.s8 q11, , │ │ │ │ @@ -52059,34 +52059,34 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #240, 30 @ 0x3c0 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - mcrr2 1, 15, pc, ip, cr1 @ │ │ │ │ + blx 0xffe7f82e │ │ │ │ strmi r6, [r4], -r5, lsl #16 │ │ │ │ - teqpmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 100), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vmax.s16 d20, d2, d24 │ │ │ │ - @ instruction: 0xf24afefd │ │ │ │ - vbic.i32 d23, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf24afe9d │ │ │ │ + vmla.f d22, d0, d0[5] │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r8} │ │ │ │ qadd16mi fp, r9, r8 │ │ │ │ - eorsmi pc, r8, ip, asr #12 │ │ │ │ + rsbcc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - ldc2 1, cr15, [r6, #-960] @ 0xfffffc40 │ │ │ │ + stc2l 1, cr15, [r2], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf0cb4605 │ │ │ │ - strmi pc, [r3], -r5, asr #23 │ │ │ │ + @ instruction: 0x4603fb71 │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ - ldc2l 1, cr15, [r2, #-964]! @ 0xfffffc3c │ │ │ │ + ldc2 1, cr15, [lr, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1e94628 │ │ │ │ - strtmi pc, [r0], -fp, asr #25 │ │ │ │ + @ instruction: 0x4620fc77 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9a2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -52105,21 +52105,21 @@ │ │ │ │ ldrtmi r4, [r0], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r1, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr12, cr15, {7} @ │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xffbaf007 │ │ │ │ svclt 0x0008428d │ │ │ │ rscle r4, r0, r6, lsl #5 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, ip, asr #12 │ │ │ │ + addcc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ sbcscs r4, pc, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xfff4f22e │ │ │ │ - eorseq lr, r2, r0, lsr #15 │ │ │ │ + @ instruction: 0xff9cf22e │ │ │ │ + ldrsbteq lr, [r2], -r0 │ │ │ │ @ instruction: 0xf413694b │ │ │ │ mrsle r3, ELR_hyp │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf890680a │ │ │ │ teqlt r1, ip, asr r3 │ │ │ │ bicscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -52130,120 +52130,120 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf64c460d │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0cb3410 │ │ │ │ - strls pc, [r0], #-2673 @ 0xfffff58f │ │ │ │ + strls pc, [r0], #-2589 @ 0xfffff5e3 │ │ │ │ movtcs r4, #9732 @ 0x2604 │ │ │ │ - rsbne pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + addseq pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + biceq pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x197f4d4 │ │ │ │ + blx 0x47f4d4 │ │ │ │ adcspl pc, r8, r4, asr #17 │ │ │ │ - cmnpmi r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + movcc pc, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ addcc pc, ip, r0, asr #17 │ │ │ │ ldrsbtcc pc, [r8], r4 @ │ │ │ │ tstlt fp, fp, asr r8 │ │ │ │ addscc pc, r8, r0, asr #17 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq lr, r2, r4, lsl r6 │ │ │ │ + eorseq lr, r2, r4, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a3e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #53248 @ 0xd000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500f97f │ │ │ │ + @ instruction: 0xf500f92b │ │ │ │ @ instruction: 0xf8905040 │ │ │ │ andlt r0, r3, r2, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500f959 │ │ │ │ + @ instruction: 0xf500f905 │ │ │ │ @ instruction: 0xf64c524f │ │ │ │ - vsubw.s8 q10, q8, d8 │ │ │ │ + vrsra.s64 d19, d24, #64 │ │ │ │ @ instruction: 0xf64c032d │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ @ instruction: 0xf852002d │ │ │ │ @ instruction: 0xf0122c08 │ │ │ │ svclt 0x00080f04 │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9a494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #20, 20 @ 0x14000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500f927 │ │ │ │ + @ instruction: 0xf500f8d3 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmplt fp, ip, asr r3 │ │ │ │ cmppeq r0, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x18144e │ │ │ │ subeq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blx 0x181466 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a4fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #110592 @ 0x1b000 │ │ │ │ @ instruction: 0xf64c460c │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8f2f0cb │ │ │ │ + @ instruction: 0xf89ef0cb │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ andcs fp, r0, #-1073741790 @ 0xc0000022 │ │ │ │ cmppmi r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ @ instruction: 0xf8c04613 │ │ │ │ @ instruction: 0xf8802354 │ │ │ │ andlt r3, r2, sp, asr r3 │ │ │ │ @@ -52257,143 +52257,143 @@ │ │ │ │ @ instruction: 0xf8c0335d │ │ │ │ andlt r4, r2, ip, asr #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf64c460c │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf8b0f0cb │ │ │ │ + @ instruction: 0xf85cf0cb │ │ │ │ movtpl pc, #62720 @ 0xf500 @ │ │ │ │ andne lr, r2, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf042b18c │ │ │ │ @ instruction: 0xf5000202 │ │ │ │ stmdb r3, {r6, ip, lr}^ │ │ │ │ @ instruction: 0xf8801202 │ │ │ │ andlt r4, r2, r2, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf022bd10 │ │ │ │ strb r0, [ip, r2, lsl #4]! │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #151552 @ 0x25000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0cb022d │ │ │ │ - andcs pc, r0, #8323072 @ 0x7f0000 │ │ │ │ + andcs pc, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf64c4604 │ │ │ │ - vbic.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d17, d5, #64 │ │ │ │ vcgt.s8 d16, d3, d18 │ │ │ │ - vmla.f d16, d16, d1[5] │ │ │ │ + vbic.i32 d16, #13 @ 0x0000000d │ │ │ │ vrhadd.s8 d16, d1, d18 │ │ │ │ - vshr.s64 d21, d9, #64 │ │ │ │ + vshr.s64 q10, , #64 │ │ │ │ @ instruction: 0xf1de0022 │ │ │ │ - sha1c.32 , q2, │ │ │ │ + vfma.f32 d31, d4, d9 │ │ │ │ vrshr.s64 q10, q14, #64 │ │ │ │ @ instruction: 0xf5040295 │ │ │ │ vcgt.s8 , , q0 │ │ │ │ bl 0x15f878 │ │ │ │ ldmdavc r2, {r0, sl, fp} │ │ │ │ strteq pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ @ instruction: 0xf04f2a00 │ │ │ │ svclt 0x00080200 │ │ │ │ @ instruction: 0xf84c2001 │ │ │ │ svclt 0x00182c04 │ │ │ │ andne pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04f5062 │ │ │ │ @ instruction: 0xf64c31ff │ │ │ │ - vsubl.s8 q10, d16, d12 │ │ │ │ + vrshr.s64 d19, d28, #64 │ │ │ │ @ instruction: 0xf8c3022d │ │ │ │ @ instruction: 0xf8c31524 │ │ │ │ @ instruction: 0xf8c324f4 │ │ │ │ strdlt r0, [r2], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9a690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #176128 @ 0x2b000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf0cb022d │ │ │ │ - @ instruction: 0xf500f829 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ + @ instruction: 0xf0ca022d │ │ │ │ + @ instruction: 0xf500ffd5 │ │ │ │ @ instruction: 0xf8d65640 │ │ │ │ @ instruction: 0xf1df0420 │ │ │ │ - @ instruction: 0xf8d6faaf │ │ │ │ + @ instruction: 0xf8d6fa5b │ │ │ │ biclt r0, r0, ip, lsl #14 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - @ instruction: 0x4620fab3 │ │ │ │ + @ instruction: 0x4620fa5f │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e92202 │ │ │ │ - @ instruction: 0xf8d6faa5 │ │ │ │ + @ instruction: 0xf8d6fa51 │ │ │ │ bicslt r0, r8, r0, lsl r7 │ │ │ │ movwmi lr, #10704 @ 0x29d0 │ │ │ │ cmnlt r4, r0, lsl #10 │ │ │ │ stmvs r2, {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ stmib r0, {r1, r3, r4, sp, lr}^ │ │ │ │ @ instruction: 0xf1e95502 │ │ │ │ - @ instruction: 0x4620fa97 │ │ │ │ + strtmi pc, [r0], -r3, asr #20 │ │ │ │ movwcs lr, #10708 @ 0x29d4 │ │ │ │ @ instruction: 0x4614b112 │ │ │ │ @ instruction: 0x4604e7f2 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ stmib r4, {r1, r3, r4, sp, lr}^ │ │ │ │ andlt r2, r2, r2, lsl #4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe1ffcd8 │ │ │ │ + blt 0xcffcd8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9a754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ tstcs fp, #167936 @ 0x29000 │ │ │ │ @ instruction: 0xf64c460c │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffc6f0ca │ │ │ │ + @ instruction: 0xff72f0ca │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstppl r3, #0, 10 @ p-variant is OBSOLETE │ │ │ │ cmppcs ip, #9502720 @ p-variant is OBSOLETE @ 0x910000 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andcs fp, r4, #-2147483598 @ 0x80000032 │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ @@ -52421,49 +52421,49 @@ │ │ │ │ vmlal.u q9, d1, d0[0] │ │ │ │ b 0x141bbf0 │ │ │ │ b 0x10c7efc │ │ │ │ svclt 0x000c1281 │ │ │ │ tstcs r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8c4430a │ │ │ │ strb r2, [ip, r8, lsl #1] │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ cdpmi 0, 11, cr11, cr12, cr11, {4} │ │ │ │ @ instruction: 0x460d231b │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9208 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - @ instruction: 0xff66f0ca │ │ │ │ + @ instruction: 0xff12f0ca │ │ │ │ strpl pc, [r0, -r0, lsl #10] │ │ │ │ movwpl pc, #34048 @ 0x8500 @ │ │ │ │ movwls r3, #37648 @ 0x9310 │ │ │ │ cmppmi ip, #9895936 @ p-variant is OBSOLETE @ 0x970000 │ │ │ │ @ instruction: 0xf0402c00 │ │ │ │ @ instruction: 0xf5008152 │ │ │ │ @ instruction: 0xf64c5608 │ │ │ │ - vqdmull.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c03bf0 │ │ │ │ vqdmulh.s d16, d11, d29 │ │ │ │ - vmul.i d17, d16, d0[5] │ │ │ │ + vmov.i16 d17, #4 @ 0x0004 │ │ │ │ vadd.i8 d16, d12, d29 │ │ │ │ - vmlsl.s8 q10, d16, d12 │ │ │ │ + @ instruction: 0xf2c03abc │ │ │ │ @ instruction: 0x46810a32 │ │ │ │ ldrbmi r3, [r9], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8564622 │ │ │ │ strtmi r3, [r8], -r4, lsl #30 │ │ │ │ - ldc2l 1, cr15, [r2, #-60]! @ 0xffffffc4 │ │ │ │ + ldc2 1, cr15, [lr, #-60] @ 0xffffffc4 │ │ │ │ movweq pc, #12292 @ 0x3004 @ │ │ │ │ strtmi r2, [r8], -r3, lsl #22 │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strcc r4, [r1], #-1601 @ 0xfffff9bf │ │ │ │ - stc2l 1, cr15, [r8, #-60]! @ 0xffffffc4 │ │ │ │ + ldc2 1, cr15, [r4, #-60] @ 0xffffffc4 │ │ │ │ mvnle r2, r0, lsl ip │ │ │ │ strbpl pc, [pc], -r9, lsl #10 @ │ │ │ │ tstcc r2, r6, asr r9 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ @ instruction: 0xf8d780d7 │ │ │ │ @ instruction: 0xf8d73420 │ │ │ │ @ instruction: 0xf0030e50 │ │ │ │ @@ -52484,91 +52484,91 @@ │ │ │ │ andseq r0, fp, #98566144 @ 0x5e00000 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ strbvs pc, [r0], r6 @ │ │ │ │ cmnpmi ip, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ stmdbeq r0, {r1, r4, r5, r8, r9, lr}^ │ │ │ │ smladeq fp, sl, r3, r4 │ │ │ │ vrecps.f32 , , q4 │ │ │ │ - b 0x10c8334 │ │ │ │ + b 0x10c43f4 │ │ │ │ svclt 0x00587280 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ @ instruction: 0xf8d7d50c │ │ │ │ @ instruction: 0xf64c0e68 │ │ │ │ - vrsra.s64 d20, d12, #64 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf64c032d │ │ │ │ - vaddw.s8 q10, q8, d16 │ │ │ │ + vsra.s64 , q0, #64 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0x460bbf18 │ │ │ │ smlabteq r8, r2, r3, pc @ │ │ │ │ cmnle pc, r0, lsl #18 │ │ │ │ mcrne 8, 3, pc, cr8, cr7, {6} @ │ │ │ │ - adcmi pc, r4, ip, asr #12 │ │ │ │ + sbcscc pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ orreq lr, r1, r7, lsl #22 │ │ │ │ mrcne 8, 0, APSR_nzcv, cr4, cr1, {6} │ │ │ │ svceq 0x0001f011 │ │ │ │ - @ instruction: 0x41b4f64c │ │ │ │ + mvncc pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4601bf18 │ │ │ │ stmib sp, {r9, fp, sp}^ │ │ │ │ svclt 0x00ac3104 │ │ │ │ movtcs r2, #58157 @ 0xe32d │ │ │ │ svcmi 0x0080f012 │ │ │ │ - bicmi pc, ip, ip, asr #12 │ │ │ │ + mvnscc pc, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf012205a │ │ │ │ andls r5, r0, r0, lsl #30 │ │ │ │ eorcs fp, sp, ip, lsl #30 │ │ │ │ @ instruction: 0xf0122043 │ │ │ │ svclt 0x000c5f80 │ │ │ │ ldrbcs r2, [r6], -sp, lsr #12 │ │ │ │ svcvc 0x0080f012 │ │ │ │ andls r9, r1, r2, lsl #12 │ │ │ │ strbcs fp, [r1], -ip, lsl #30 │ │ │ │ @ instruction: 0x46282654 │ │ │ │ @ instruction: 0xf10f9603 │ │ │ │ - blls 0x282b24 │ │ │ │ + blls 0x2829d4 │ │ │ │ strble r0, [sl, #-922] @ 0xfffffc66 │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbcc pc, [r0, #-2265]! @ 0xfffff727 @ │ │ │ │ svceq 0x000ef013 │ │ │ │ addshi pc, sp, r0, asr #32 │ │ │ │ andsle r0, sl, fp, lsl r7 │ │ │ │ - bpl 0x2810ec │ │ │ │ + bmi 0xe810ec │ │ │ │ beq 0xbc02c0 │ │ │ │ @ instruction: 0xf5062600 │ │ │ │ rsbseq r7, r2, lr, asr #25 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ bl 0x215114 │ │ │ │ strtmi r0, [r8], -ip, asr #25 │ │ │ │ @ instruction: 0x3c84e9dc │ │ │ │ strgt lr, [r1], -sp, asr #19 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf10f3c04 │ │ │ │ - adcsmi pc, r4, #47872 @ 0xbb00 │ │ │ │ + adcsmi pc, r4, #26368 @ 0x6700 │ │ │ │ stmdals r9, {r0, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf914f00c │ │ │ │ - teqppl r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 96), ip │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - stc2 1, cr15, [lr], #60 @ 0x3c │ │ │ │ + mrrc2 1, 0, pc, sl, cr15 @ │ │ │ │ strbcc pc, [r8, #-2265]! @ 0xfffff727 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf8d9d015 │ │ │ │ @ instruction: 0xf4133574 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ mrccs 8, 5, APSR_nzcv, cr4, cr7, {6} │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmla.f d21, d0, d0[0] │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ andlt r0, fp, sp, lsr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - ldclt 1, cr15, [r8], {15} │ │ │ │ - teqpeq r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mcrrlt 1, 0, pc, r4, cr15 @ │ │ │ │ + msrvc (UNDEF: 104), r7 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ andlt lr, fp, ip, lsl #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -52576,20 +52576,20 @@ │ │ │ │ @ instruction: 0xf856f8b9 │ │ │ │ strmi r3, [r2], -r8, lsl #24 │ │ │ │ ble 0x48e460 │ │ │ │ tstpeq pc, #0 @ p-variant is OBSOLETE │ │ │ │ andle r2, sp, r6, lsl fp │ │ │ │ strbcc pc, [r8, #2263] @ 0x8d7 @ │ │ │ │ svclt 0x004407de │ │ │ │ - orrsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + biccc pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64cd408 │ │ │ │ - vsubw.s8 q10, q8, d16 │ │ │ │ + vrsra.s64 , q0, #64 │ │ │ │ and r0, r3, sp, lsr #6 │ │ │ │ - movwne pc, #49741 @ 0xc24d @ │ │ │ │ + teqpeq ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ movwls r2, #18944 @ 0x4a00 │ │ │ │ @ instruction: 0x232dbfac │ │ │ │ @ instruction: 0xf012234e │ │ │ │ svclt 0x000c4f80 │ │ │ │ cmpcs sl, sp, lsr #2 │ │ │ │ svcpl 0x0000f012 │ │ │ │ @@ -52604,65 +52604,65 @@ │ │ │ │ orreq lr, r0, r1, lsl #22 │ │ │ │ svclt 0x000c9105 │ │ │ │ cmpcs r4, r1, asr #2 │ │ │ │ svceq 0x0010f012 │ │ │ │ strtmi r9, [r8], -r3, lsl #2 │ │ │ │ tstcs sl, ip, lsl #30 │ │ │ │ tstls r6, r0, lsr #2 │ │ │ │ - mvnmi pc, ip, asr #12 │ │ │ │ + tstpmi r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2 1, cr15, [sl], #-60 @ 0xffffffc4 │ │ │ │ + blx 0xff9ffd2a │ │ │ │ strtcs lr, [r0], #-1879 @ 0xfffff8a9 │ │ │ │ andcs lr, r0, r2, ror #14 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ movweq pc, #33030 @ 0x8106 @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1f75261 │ │ │ │ - svclt 0x0000fab5 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ - ldrsbteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fa61 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ + eorseq lr, r2, r4, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stclmi 0, cr11, [r9], {137} @ 0x89 │ │ │ │ @ instruction: 0x4607231b │ │ │ │ @ instruction: 0xf64c4688 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - stc2l 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ + stc2 0, cr15, [ip, #808] @ 0x328 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0ca3460 │ │ │ │ - tstpcs fp, #380 @ p-variant is OBSOLETE @ 0x17c │ │ │ │ + tstpcs fp, #11, 30 @ p-variant is OBSOLETE @ 0x2c │ │ │ │ @ instruction: 0xf64c9400 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf505012d │ │ │ │ @ instruction: 0xf0ca5608 │ │ │ │ - @ instruction: 0xf8d0fe83 │ │ │ │ + @ instruction: 0xf8d0fe2f │ │ │ │ ldrcc r3, [r0], -r4, asr #1 │ │ │ │ @ instruction: 0x4641b113 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ vrhadd.s8 d18, d1, d0 │ │ │ │ ldrtmi r1, [r0], -r4, lsr #5 │ │ │ │ - stmdb r6!, {r1, r4, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmdb lr, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d4462a │ │ │ │ @ instruction: 0xf6420420 │ │ │ │ vorr.i32 d22, #9 @ 0x00000009 │ │ │ │ @ instruction: 0xf1df0104 │ │ │ │ - @ instruction: 0xf8d4f90d │ │ │ │ + @ instruction: 0xf8d4f8b9 │ │ │ │ strtmi r0, [sl], -r0, lsr #8 │ │ │ │ @ instruction: 0x01b9f243 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf904f1df │ │ │ │ + @ instruction: 0xf8b0f1df │ │ │ │ @ instruction: 0x360cf8d4 │ │ │ │ tstpcc r8, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldrbcc pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ teqpcc r4, r4, asr #17 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d49304 │ │ │ │ @ instruction: 0xf8c43574 │ │ │ │ @ instruction: 0xf8d43130 │ │ │ │ @@ -52802,61 +52802,61 @@ │ │ │ │ mvnlt r2, ip, lsl #10 │ │ │ │ stmvs r0, {r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ sbcshi pc, r5, r0, asr #32 │ │ │ │ ldrle r0, [r5, #-1667] @ 0xfffff97d │ │ │ │ @ instruction: 0x46410092 │ │ │ │ biceq pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - stmda ip!, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00d4f251 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf8d44641 │ │ │ │ addseq r0, r2, r4, asr #7 │ │ │ │ - stmda r4!, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00ccf251 │ │ │ │ strcs pc, [ip, #-2260] @ 0xfffff72c │ │ │ │ biceq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addseq r4, r2, r1, asr #12 │ │ │ │ - ldmda ip, {r1, r4, r6, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00c4f251 │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ movwcs r8, #154 @ 0x9a │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ mvnscc lr, #196, 18 @ 0x310000 │ │ │ │ @ instruction: 0xf8539b03 │ │ │ │ @ instruction: 0xf01ccc04 │ │ │ │ andle r0, ip, r8, lsl #30 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ mul r1, r7, r0 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ @ instruction: 0xf8c42300 │ │ │ │ @ instruction: 0xf8c43408 │ │ │ │ vshl.s8 d19, d12, d0 │ │ │ │ strcs r1, [r1, -r1, lsl #6] │ │ │ │ mvncc pc, r4, lsr #17 │ │ │ │ rsbvc pc, r8, r6, lsl #12 │ │ │ │ mvnvc pc, r4, lsl #17 │ │ │ │ andvc pc, r2, #132, 16 @ 0x840000 │ │ │ │ - ldc2 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ + stc2l 0, cr15, [r2], {141} @ 0x8d │ │ │ │ rsbsvc pc, sl, r6, lsl #12 │ │ │ │ - ldc2 0, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [lr], #564 @ 0x234 │ │ │ │ sbcsvc pc, r4, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [lr, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [sl], #564 @ 0x234 │ │ │ │ addvc pc, ip, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [sl, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [r6], #564 @ 0x234 │ │ │ │ addsvc pc, lr, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r6, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [r2], #564 @ 0x234 │ │ │ │ rscvc pc, r6, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [r2, #-564] @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [lr], #564 @ 0x234 │ │ │ │ subpl pc, r7, r5, lsl #10 │ │ │ │ - ldc2 0, cr15, [r0, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [ip], #564 @ 0x234 │ │ │ │ sbcvc pc, r2, r6, lsl #12 │ │ │ │ bicvc pc, r9, r4, lsl #17 │ │ │ │ bicvc pc, fp, r4, lsl #17 │ │ │ │ - stc2 0, cr15, [r8, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 0, cr15, [r4], #564 @ 0x234 │ │ │ │ mvnsmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ blcs 0x61d2c │ │ │ │ andlt sp, r9, pc, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -52890,73 +52890,73 @@ │ │ │ │ blge 0xfe244 │ │ │ │ @ instruction: 0x4628e6d1 │ │ │ │ @ instruction: 0xf9bef002 │ │ │ │ @ instruction: 0xf0024628 │ │ │ │ @ instruction: 0x4630f8fd │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf05a4ff0 │ │ │ │ - @ instruction: 0xf8d4bce7 │ │ │ │ + @ instruction: 0xf8d4bc93 │ │ │ │ addseq r0, r2, r4, ror #7 │ │ │ │ vrhadd.s16 d18, d1, d0 │ │ │ │ - @ instruction: 0xf8d4ef78 │ │ │ │ + @ instruction: 0xf8d4ef20 │ │ │ │ @ instruction: 0xf8d42510 │ │ │ │ smlattcs r0, r8, r3, r0 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - @ instruction: 0xe756ef70 │ │ │ │ + smmla r6, r8, pc, lr @ │ │ │ │ streq pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ swpcs r0, r2, [r0] @ │ │ │ │ - svc 0x0068f251 │ │ │ │ + svc 0x0010f251 │ │ │ │ ldrcs pc, [r4, #-2260] @ 0xfffff72c │ │ │ │ streq pc, [r4], #-2260 @ 0xfffff72c │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ - svc 0x0060f251 │ │ │ │ + svc 0x0008f251 │ │ │ │ addseq lr, r2, ip, asr r7 │ │ │ │ @ instruction: 0xf8d42100 │ │ │ │ vcge.s16 q8, , q2 │ │ │ │ - @ instruction: 0xf8d4ef5a │ │ │ │ + @ instruction: 0xf8d4ef02 │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ ldrdcs r0, [r0, -ip] │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - blls 0x13fafc │ │ │ │ + blls 0x13f99c │ │ │ │ stccc 8, cr15, [r4], {83} @ 0x53 │ │ │ │ @ instruction: 0xf57f071a │ │ │ │ @ instruction: 0xf8d4af2f │ │ │ │ tstcs r0, ip, lsl #10 │ │ │ │ bicseq pc, r8, #212, 16 @ 0xd40000 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - @ instruction: 0xf8d4ef44 │ │ │ │ + @ instruction: 0xf8d4eeec │ │ │ │ @ instruction: 0xf8d4250c │ │ │ │ smlattcs r0, r0, r3, r0 │ │ │ │ vqadd.s16 d16, d17, d2 │ │ │ │ - @ instruction: 0xe71def3c │ │ │ │ + ldr lr, [sp, -r4, ror #29] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ svcmi 0x00aab08f │ │ │ │ tstcs fp, #696320 @ 0xaa000 │ │ │ │ @ instruction: 0xf64c4689 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ strls r0, [r0, -sp, lsr #2] │ │ │ │ ldmdavs r2, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920d │ │ │ │ @ instruction: 0xf64c0200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - @ instruction: 0x4605fb75 │ │ │ │ + strmi pc, [r5], -r1, lsr #22 │ │ │ │ strbpl pc, [r0], #-1285 @ 0xfffffafb @ │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - tstpcs fp, #62208 @ p-variant is OBSOLETE @ 0xf300 │ │ │ │ + tstpcs fp, #40704 @ p-variant is OBSOLETE @ 0x9f00 │ │ │ │ rsbeq pc, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0ca022d │ │ │ │ - movwcs pc, #3095 @ 0xc17 @ │ │ │ │ + movwcs pc, #3011 @ 0xbc3 @ │ │ │ │ @ instruction: 0xf894930c │ │ │ │ blcs 0x512f0 │ │ │ │ tstphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ cmpppl sp, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldmib r3, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ adcshi pc, lr, r0 │ │ │ │ @@ -53062,54 +53062,54 @@ │ │ │ │ ldrdge fp, [r7, -r2]! │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ smlabteq r0, r3, r9, lr │ │ │ │ @ instruction: 0xf894e732 │ │ │ │ strbmi r0, [r0, #-1283]! @ 0xfffffafd │ │ │ │ svcge 0x0049f43f │ │ │ │ strbmi r4, [r8], -r7, lsr #22 │ │ │ │ - addpl pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ + adcsmi pc, r4, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf10e023d │ │ │ │ - mul pc, r3, sl @ │ │ │ │ + and pc, pc, pc, lsr sl @ │ │ │ │ ldmib r1, {r0, r1, r3, r4, r8, sp, pc}^ │ │ │ │ stmib r3, {r8}^ │ │ │ │ stmdbge ip, {r8} │ │ │ │ @ instruction: 0xf7ce4630 │ │ │ │ stmdbls ip, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43f2900 │ │ │ │ @ instruction: 0x4648af19 │ │ │ │ - ldc2 1, cr15, [lr], {14} │ │ │ │ + blx 0xff30047e │ │ │ │ ldmdavs sl, {r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rschi pc, r8, #64 @ 0x40 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1078ff0 │ │ │ │ @ instruction: 0x46480374 │ │ │ │ - subpl pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + rsbsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf10e72c2 │ │ │ │ - @ instruction: 0xe7dbfa5f │ │ │ │ + ldrb pc, [fp, fp, lsl #20] @ │ │ │ │ blcc 0xfe6f6890 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x03b9aca0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsr #16 │ │ │ │ + eorseq lr, r2, r8, asr r7 │ │ │ │ bcs 0x6a8c0 │ │ │ │ rsbshi pc, r0, #64 @ 0x40 │ │ │ │ ldrbge pc, [r0, #-2260]! @ 0xfffff72c @ │ │ │ │ ldmdapl r6, {r0, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ cdppl 5, 5, cr15, cr6, cr5, {0} │ │ │ │ cdpeq 1, 3, cr15, cr0, cr14, {0} │ │ │ │ stmdaeq r0!, {r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -53267,49 +53267,49 @@ │ │ │ │ @ instruction: 0xf1bc8093 │ │ │ │ teqle r9, r0, lsr #31 │ │ │ │ svceq 0x00fff1ba │ │ │ │ cmpphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf140015b │ │ │ │ @ instruction: 0xf1e88140 │ │ │ │ - smlabtcs r4, sp, fp, pc @ │ │ │ │ + tstpcs r4, r9, ror fp @ p-variant is OBSOLETE │ │ │ │ bicseq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4fbc7 │ │ │ │ + @ instruction: 0xf8c4fb73 │ │ │ │ @ instruction: 0xf85703dc │ │ │ │ ldreq r3, [r9, -r4, lsl #24] │ │ │ │ cmpphi r1, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 0xfef80b02 │ │ │ │ + blx 0x1a80b02 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0x465003d8 │ │ │ │ - blx 0xfee00b0e │ │ │ │ + blx 0x1900b0e │ │ │ │ ldrcs pc, [r0, #-2260] @ 0xfffff72c │ │ │ │ mvneq pc, #196, 16 @ 0xc40000 │ │ │ │ vpmin.s8 q1, q8, │ │ │ │ cmnlt r2, r4, asr #2 │ │ │ │ tstcs r4, r0, lsl r6 │ │ │ │ - blx 0xfeb00b26 │ │ │ │ + blx 0x1600b26 │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ @ instruction: 0xf8d403e4 │ │ │ │ @ instruction: 0xf1e80510 │ │ │ │ - @ instruction: 0xf8c4fba3 │ │ │ │ + @ instruction: 0xf8c4fb4f │ │ │ │ ldmdb r7, {r3, r5, r6, r7, r8, r9}^ │ │ │ │ andls r3, r3, #536870912 @ 0x20000000 │ │ │ │ ldreq r9, [r2, -r3, lsl #20] │ │ │ │ @ instruction: 0xf8d4d517 │ │ │ │ @ instruction: 0xf1baa514 │ │ │ │ vrecps.f32 q0, q8, │ │ │ │ @ instruction: 0xf1ba80f4 │ │ │ │ andle r0, lr, r0, lsl #30 │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - blx 0xfe400b5e │ │ │ │ + blx 0xf00b5e │ │ │ │ @ instruction: 0xf8c42104 │ │ │ │ ldrbmi r0, [r0], -r0, lsl #8 │ │ │ │ - blx 0xfe280b6a │ │ │ │ + blx 0xd80b6a │ │ │ │ streq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ blcs 0x68be0 │ │ │ │ @ instruction: 0xf847bfb8 │ │ │ │ strtmi r3, [r8], -r8, lsl #24 │ │ │ │ blls 0x1342d8 │ │ │ │ andeq pc, r4, #67 @ 0x43 │ │ │ │ @@ -53329,15 +53329,15 @@ │ │ │ │ svcvs 0x0060f412 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ blcs 0x80cc24 │ │ │ │ @ instruction: 0xf042bfc8 │ │ │ │ bcs 0x44c30 │ │ │ │ rscshi pc, ip, r0 │ │ │ │ @ instruction: 0xf09e4630 │ │ │ │ - @ instruction: 0x4630fcdb │ │ │ │ + ldrtmi pc, [r0], -r7, lsl #25 @ │ │ │ │ @ instruction: 0xff00f7cd │ │ │ │ ldrsbtcc pc, [ip], fp @ │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ ldrb r4, [sp, #1944]! @ 0x798 │ │ │ │ andspl pc, r0, r3, asr #4 │ │ │ │ vmlaeq.f64 d14, d0, d5 │ │ │ │ @ instruction: 0xf1bc2100 │ │ │ │ @@ -53347,46 +53347,46 @@ │ │ │ │ @ instruction: 0xe798d19c │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ str sl, [r6, -pc, asr #30]! │ │ │ │ @ instruction: 0xf57f0791 │ │ │ │ strtmi sl, [r8], -r9, ror #29 │ │ │ │ @ instruction: 0xffa8f006 │ │ │ │ @ instruction: 0xf1e82010 │ │ │ │ - movwcs pc, #2713 @ 0xa99 @ │ │ │ │ + movwcs pc, #2629 @ 0xa45 @ │ │ │ │ @ instruction: 0xf64b6043 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ andvs r0, r3, r4, lsl #6 │ │ │ │ @ instruction: 0x370cf8d4 │ │ │ │ tstlt r3, r3, lsl #1 │ │ │ │ andeq pc, r8, #0, 2 │ │ │ │ @ instruction: 0xf50560da │ │ │ │ @ instruction: 0xf8c4535c │ │ │ │ movwcc r0, #50956 @ 0xc70c │ │ │ │ andscs r6, r0, r3, asr #1 │ │ │ │ - blx 0xfe100c4c │ │ │ │ + blx 0xc00c4c │ │ │ │ subvs r2, r3, r0, lsl #6 │ │ │ │ msrne CPSR_fc, #78643200 @ 0x4b00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8d46003 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, sl, r8, lsl #4 │ │ │ │ cmpppl ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ ldreq pc, [r0, -r4, asr #17] │ │ │ │ sbcvs r3, r3, r0, lsl r3 │ │ │ │ andcc lr, r2, #1425408 @ 0x15c000 │ │ │ │ strb r9, [sp], r3, lsl #4 │ │ │ │ strbmi r4, [r8], -ip, ror #22 │ │ │ │ - adcspl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + rscmi pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - @ instruction: 0xf10e0243 │ │ │ │ - str pc, [r3, #2087]! @ 0x827 │ │ │ │ + @ instruction: 0xf10d0243 │ │ │ │ + str pc, [r3, #4051]! @ 0xfd3 │ │ │ │ @ instruction: 0xf8479a03 │ │ │ │ @ instruction: 0xf0223c08 │ │ │ │ @ instruction: 0xf8470201 │ │ │ │ andls r2, r3, #4, 24 @ 0x400 │ │ │ │ sbcvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ ldrne pc, [r4, #-2260]! @ 0xfffff72c │ │ │ │ vld1.8 {d9-d12}, [r1], r4 │ │ │ │ @@ -53420,83 +53420,83 @@ │ │ │ │ @ instruction: 0xf1bca578 │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ ldrt sl, [r0], #3363 @ 0xd23 │ │ │ │ mcrrcs 3, 12, pc, r0, cr3 @ │ │ │ │ blmi 0xffd9fc │ │ │ │ vst1.16 {d20-d22}, [pc], r8 │ │ │ │ @ instruction: 0xf64c621d │ │ │ │ - @ instruction: 0xf2c064dc │ │ │ │ + vaddhn.i16 d22, q0, q6 │ │ │ │ @ instruction: 0xf64c042d │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ strls sl, [r0], #-4 │ │ │ │ - @ instruction: 0xffc8f10d │ │ │ │ + @ instruction: 0xff74f10d │ │ │ │ @ instruction: 0xf1e8e544 │ │ │ │ - smlabbcs r4, sp, sl, pc @ │ │ │ │ + tstpcs r4, r9, lsr sl @ p-variant is OBSOLETE │ │ │ │ biceq pc, r0, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - smlabbcs r4, r7, sl, pc @ │ │ │ │ + tstpcs r4, r3, lsr sl @ p-variant is OBSOLETE │ │ │ │ biceq pc, r4, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf1e84650 │ │ │ │ - @ instruction: 0xf8c4fa81 │ │ │ │ + @ instruction: 0xf8c4fa2d │ │ │ │ @ instruction: 0xf8d403c8 │ │ │ │ @ instruction: 0xe6c92510 │ │ │ │ strbmi r4, [r8], -fp, lsr #22 │ │ │ │ - addsvs pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + sbcpl pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ bcs 0x7ed2c │ │ │ │ adcne pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xffa4f10d │ │ │ │ + @ instruction: 0xff50f10d │ │ │ │ blmi 0x93da84 │ │ │ │ @ instruction: 0xf64c4648 │ │ │ │ - @ instruction: 0xf2c064b8 │ │ │ │ + vmls.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf64c042d │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ stmib sp, {r0, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6404200 │ │ │ │ @ instruction: 0xf10d12bf │ │ │ │ - str pc, [pc, #-3987] @ 0x43691 │ │ │ │ - ldc2l 2, cr15, [r4, #-392] @ 0xfffffe78 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + str pc, [pc, #-3903] @ 0x436e5 │ │ │ │ + ldc2l 2, cr15, [r4], #392 @ 0x188 │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsvc pc, ip, ip, asr #12 │ │ │ │ + subvs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b16 │ │ │ │ vhsub.s32 d2, d13, d22 │ │ │ │ - @ instruction: 0xf64cfd69 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + @ instruction: 0xf64cfd11 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vshr.s64 q11, q12, #64 │ │ │ │ + vaddl.s8 q11, d0, d24 │ │ │ │ blmi 0x444708 │ │ │ │ andscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 2, cr15, [ip, #-180] @ 0xffffff4c │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + stc2 2, cr15, [r4, #-180] @ 0xffffff4c │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r4, ip, asr #12 │ │ │ │ + addspl pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b09 │ │ │ │ vqsub.s32 , , │ │ │ │ - @ instruction: 0xf64cfd4f │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + @ instruction: 0xf64cfcf7 │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ blmi 0x10473c │ │ │ │ andvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [r2, #-180] @ 0xffffff4c │ │ │ │ - eorseq lr, r2, r8, lsr #16 │ │ │ │ - eorseq lr, r2, ip, lsr r8 │ │ │ │ + stc2l 2, cr15, [sl], #180 @ 0xb4 │ │ │ │ + eorseq lr, r2, r8, asr r7 │ │ │ │ + eorseq lr, r2, ip, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504f97f │ │ │ │ + @ instruction: 0xf504f92b │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, ip, lsl #14 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ streq pc, [ip, -r2, asr #17] │ │ │ │ @@ -53508,15 +53508,15 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9b8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46152010 │ │ │ │ @ instruction: 0xf1e8460e │ │ │ │ - @ instruction: 0xf504f957 │ │ │ │ + @ instruction: 0xf504f903 │ │ │ │ stmib r0, {r6, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf8d26500 │ │ │ │ addvs r3, r3, r0, lsl r7 │ │ │ │ @ instruction: 0xf100b113 │ │ │ │ sbcsvs r0, r9, r8, lsl #2 │ │ │ │ ldrbpl pc, [ip], #-1284 @ 0xfffffafc @ │ │ │ │ ldreq pc, [r0, -r2, asr #17] │ │ │ │ @@ -53527,23 +53527,23 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ vhadd.s8 d27, d30, d3 │ │ │ │ - vmls.f d21, d16, d0[4] │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ rscvc pc, sl, #20971520 @ 0x1400000 │ │ │ │ andls r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 12, cr15, cr10, cr9, {6} │ │ │ │ + cdp2 0, 7, cr15, cr6, cr9, {6} │ │ │ │ subpl pc, pc, #0, 10 │ │ │ │ tstppl r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdb r2, {r1, sl, fp, sp}^ │ │ │ │ b 0x1411f88 │ │ │ │ b 0x14212d0 │ │ │ │ b 0x10e15d4 │ │ │ │ b 0x11050a4 │ │ │ │ @@ -53651,33 +53651,33 @@ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf00a4ff0 │ │ │ │ @ instruction: 0xf8d1b88b │ │ │ │ @ instruction: 0xf8d125c8 │ │ │ │ vst3. {d28,d30,d32}, [r2], ip │ │ │ │ ldr r7, [pc, r0, lsl #5]! │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vmla.f d20, d0, d0[1] │ │ │ │ + vbic.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf505012d │ │ │ │ vst2.8 {d23-d26}, [pc :128], r3 │ │ │ │ andls r7, r0, r8, lsl r2 │ │ │ │ - blx 0xfe501128 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1001128 │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvc pc, ip, ip, asr #12 │ │ │ │ + rsbvs pc, ip, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r2, #64, 4 │ │ │ │ - blx 0xff581222 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1f81222 │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvc pc, r8, ip, asr #12 │ │ │ │ + rsbsvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ tstpvc ip, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ subscs pc, r5, #64, 4 │ │ │ │ - blx 0xff20123e │ │ │ │ + blx 0x1c0123e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9bb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -r8, lsl #10 │ │ │ │ @ instruction: 0x46283510 │ │ │ │ @ instruction: 0xf810f007 │ │ │ │ @@ -53686,15 +53686,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ subeq pc, r0, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1627] @ 0xfffff9a5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r6, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - cmnlt r2, r5, lsr pc │ │ │ │ + cmnlt r2, r1, ror #29 │ │ │ │ cmpcs r0, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xff78290c │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ @ instruction: 0x0601fff9 │ │ │ │ @ instruction: 0xf8d4d4e2 │ │ │ │ ldrbeq r3, [sl], -r8, lsl #1 │ │ │ │ @@ -53715,15 +53715,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r7, #-1435] @ 0xfffffa65 │ │ │ │ @ instruction: 0x4620b9ba │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mrclt 0, 7, APSR_nzcv, cr10, cr5, {4} │ │ │ │ + mcrlt 0, 5, pc, cr6, cr5, {4} @ │ │ │ │ @ instruction: 0x4620b17a │ │ │ │ tstpvc r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0xfe882984 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ strbeq pc, [r1, #4029] @ 0xfbd @ │ │ │ │ @ instruction: 0xf8d4d4e0 │ │ │ │ @@ -53745,15 +53745,15 @@ │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ mcrcc 8, 7, pc, cr4, cr3, {6} @ │ │ │ │ strle r0, [r6, #-1819] @ 0xfffff8e5 │ │ │ │ strtmi fp, [r0], -sl, lsr #19 │ │ │ │ pop {r3, r8, sp} │ │ │ │ @ instruction: 0xf0954038 │ │ │ │ - ldrhlt fp, [r2, #-239]! @ 0xffffff11 │ │ │ │ + cmnlt r2, fp, ror #28 │ │ │ │ tstcs r8, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ bllt 0x1a029f8 │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ streq pc, [r1], -r3, lsl #31 │ │ │ │ @ instruction: 0xf8d4d5e2 │ │ │ │ ldreq r3, [sl, -r8, lsl #1] │ │ │ │ @@ -53779,15 +53779,15 @@ │ │ │ │ @ instruction: 0xff56f006 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ vst3. {d0,d2,d4}, [r3], r2 │ │ │ │ strle r6, [r7, #-768] @ 0xfffffd00 │ │ │ │ strtmi fp, [r0], -r3, asr #18 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - mrclt 0, 3, APSR_nzcv, cr10, cr5, {4} │ │ │ │ + mcrlt 0, 1, pc, cr6, cr5, {4} @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ tstppl r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -53795,25 +53795,25 @@ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ orrvc pc, r0, r3, lsl #8 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ mulle r8, sl, r2 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [pc :64], r9 │ │ │ │ @ instruction: 0xf0957180 │ │ │ │ - @ instruction: 0xf44fbe5b │ │ │ │ + @ instruction: 0xf44fbe07 │ │ │ │ @ instruction: 0xf7cd7180 │ │ │ │ andcs fp, r0, r5, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9bd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrsqrts.f32 q0, , q12 │ │ │ │ - @ instruction: 0x460bf879 │ │ │ │ + strmi pc, [fp], -r5, lsr #16 │ │ │ │ andcs lr, r0, r3, asr #20 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ subspl pc, r9, r0, lsl #10 │ │ │ │ ldmib r0, {r4, ip, sp}^ │ │ │ │ @@ -53826,33 +53826,33 @@ │ │ │ │ @ instruction: 0xf6c31cff │ │ │ │ @ instruction: 0x21003c9a │ │ │ │ movwcs lr, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0x41994594 │ │ │ │ andcs fp, r1, r8, lsr pc │ │ │ │ tstge r6, r4, lsl #6 │ │ │ │ ldrdeq lr, [r0, -r1] │ │ │ │ - blx 0x1d8148a │ │ │ │ + blx 0x88148a │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ blcc 0xfe6f7410 │ │ │ │ andeq r0, r0, r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0xff1f0e34 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0c9022d │ │ │ │ - @ instruction: 0xf500fc61 │ │ │ │ + @ instruction: 0xf500fc0d │ │ │ │ strmi r5, [r6], -pc, asr #8 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ @ instruction: 0xf140059f │ │ │ │ @ instruction: 0xf04380cf │ │ │ │ cmpeq r8, r0, lsl #3 │ │ │ │ @ instruction: 0x460bbf55 │ │ │ │ moveq pc, #67 @ 0x43 │ │ │ │ @@ -53882,31 +53882,31 @@ │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcc lr, r2, #68, 18 @ 0x110000 │ │ │ │ tstvc r3, r1, asr #20 │ │ │ │ svclt 0x005807c8 │ │ │ │ ldrle r4, [r3, #-3997] @ 0xfffff063 │ │ │ │ movtcs r4, #57244 @ 0xdf9c │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - stc2 0, cr15, [ip], {201} @ 0xc9 │ │ │ │ + blx 0xfee81012 │ │ │ │ tstpeq r8, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [lr], #-784 @ 0xfffffcf0 │ │ │ │ + ldc2 0, cr15, [sl], {196} @ 0xc4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ ldrle r0, [r1], #-1433 @ 0xfffffa67 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmibmi ip, {r0, r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - mrrc2 0, 12, pc, sl, cr4 @ │ │ │ │ + stmibmi ip, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stc2 0, cr15, [r6], {196} @ 0xc4 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ cps #24 │ │ │ │ @ instruction: 0x07918197 │ │ │ │ cmnphi pc, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1400118 │ │ │ │ @ instruction: 0xf8d88115 │ │ │ │ vst3.32 {d1,d3,d5}, [r1 :128], r8 │ │ │ │ @@ -53933,25 +53933,25 @@ │ │ │ │ @ instruction: 0xf1000618 │ │ │ │ ldreq r8, [r2, -r0, lsr #3] │ │ │ │ cmnphi sl, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf100059b │ │ │ │ @ instruction: 0xf506816b │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x46283218 │ │ │ │ - tstpeq r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - ldc2l 0, cr15, [lr, #816] @ 0x330 │ │ │ │ + stc2 0, cr15, [sl, #816] @ 0x330 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2 0, cr15, [r0], {196} @ 0xc4 │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0xfeb810e2 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ @ instruction: 0xf100035c │ │ │ │ andlt r8, r3, r5, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54008,68 +54008,68 @@ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ stmdapl r0, {r1, r2, r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d8d0b0 │ │ │ │ @ instruction: 0xf0111530 │ │ │ │ svclt 0x00186f60 │ │ │ │ @ instruction: 0xd1a92100 │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsvc pc, r4, ip, asr #12 │ │ │ │ + addvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d11 │ │ │ │ vhsub.s32 d6, d29, d15 │ │ │ │ - movtcs pc, #55573 @ 0xd915 @ │ │ │ │ + movtcs pc, #55485 @ 0xd8bd @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x8122a │ │ │ │ + blx 0xfeb81228 │ │ │ │ @ instruction: 0xf0c44913 │ │ │ │ - ldmdb r4, {r0, r1, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbeq r3, [r9, #514] @ 0x202 │ │ │ │ svcge 0x002df57f │ │ │ │ strtmi r2, [r8], -r1, lsl #6 │ │ │ │ strcc pc, [r5, #-2184] @ 0xfffff778 │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strls r2, [r0, -sp, asr #6] │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffa81258 │ │ │ │ + blx 0xfe581258 │ │ │ │ @ instruction: 0xf0c44908 │ │ │ │ - ldmdb r4, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [r6, -r2, lsl #4] │ │ │ │ - ldrhteq lr, [r2], -r4 │ │ │ │ - eorseq lr, r2, r0, asr #17 │ │ │ │ - ldrshteq lr, [r2], -r8 │ │ │ │ - eorseq lr, r2, r8, asr #20 │ │ │ │ - mlaseq r2, r8, r8, lr │ │ │ │ - eorseq lr, r2, r8, lsr #18 │ │ │ │ - eorseq lr, r2, r8, lsl #19 │ │ │ │ + eorseq lr, r2, r4, ror #13 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, lsr #16 │ │ │ │ + eorseq lr, r2, r8, ror r9 │ │ │ │ + eorseq lr, r2, r8, asr #15 │ │ │ │ + eorseq lr, r2, r8, asr r8 │ │ │ │ + ldrhteq lr, [r2], -r8 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ svcvs 0x007ff411 │ │ │ │ svcge 0x0000f43f │ │ │ │ ldmibmi ip!, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ @ instruction: 0xf8990503 │ │ │ │ stmdblt r8!, {} @ │ │ │ │ sbcvc pc, r0, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ orrslt r7, r8, r0, lsl #16 │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi r8!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0x5812ba │ │ │ │ + ldmdbmi r8!, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blx 0xff0812b8 │ │ │ │ ldrbne pc, [r0, #-2264]! @ 0xfffff728 @ │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ svceq 0x000ef011 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ mulne r0, r9, r8 │ │ │ │ @ instruction: 0xf8882001 │ │ │ │ ldmdblt r9!, {r2, r8, sl} │ │ │ │ @@ -54077,183 +54077,183 @@ │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ stmdbcs r0, {r0, r3, fp, ip, sp, lr} │ │ │ │ mcrge 4, 6, pc, cr10, cr15, {1} @ │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ @ instruction: 0xf57f0598 │ │ │ │ movtcs sl, #57029 @ 0xdec5 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe20131c │ │ │ │ + blx 0xd0131c │ │ │ │ @ instruction: 0xf0c44963 │ │ │ │ - ldmdb r4, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrt r3, [r1], r2, lsl #4 │ │ │ │ ldrtmi r2, [r0], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - ldmdbmi fp, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c443f0 │ │ │ │ - movwcs fp, #6867 @ 0x1ad3 │ │ │ │ + movwcs fp, #6783 @ 0x1a7f │ │ │ │ @ instruction: 0xf8884628 │ │ │ │ vrshl.s8 d19, d2, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vhsub.s8 d16, d3, d4 │ │ │ │ vbic.i32 , #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64c0304 │ │ │ │ - vmla.f d23, d16, d0[5] │ │ │ │ + vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbt r3, [fp], -r2, lsl #4 │ │ │ │ subspl pc, fp, #25165824 @ 0x1800000 │ │ │ │ eorscc r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - ldmdb r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r3, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r3, [sl], -r2, lsl #4 │ │ │ │ subspl pc, r4, #25165824 @ 0x1800000 │ │ │ │ eorcc r2, r0, #201326592 @ 0xc000000 │ │ │ │ - vmax.s8 d20, d13, d24 │ │ │ │ - vaddw.s8 q8, q0, d12 │ │ │ │ + @ instruction: 0xf64c4628 │ │ │ │ + vbic.i32 d23, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0cc012d │ │ │ │ - sxtab16 pc, r8, r3, ror #24 @ │ │ │ │ + pkhbt pc, r8, pc, lsl #24 @ │ │ │ │ movwls r2, #4865 @ 0x1301 │ │ │ │ - orrscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + mvnscs pc, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5069300 │ │ │ │ teqcc r0, #1275068417 @ 0x4c000001 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vmlal.s , d16, d0[6] │ │ │ │ + vmov.i32 d23, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ @ instruction: 0xf0cb012d │ │ │ │ - @ instruction: 0xf506fbfd │ │ │ │ + @ instruction: 0xf506fba9 │ │ │ │ movwcs r5, #12884 @ 0x3254 │ │ │ │ @ instruction: 0x4628321c │ │ │ │ - tstpeq r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - mrrc2 0, 12, pc, r2, cr12 @ │ │ │ │ + blx 0x13fa │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ movtcs lr, #54882 @ 0xd662 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x40140c │ │ │ │ + @ instruction: 0xf9baf0c9 │ │ │ │ @ instruction: 0xf0c44929 │ │ │ │ - ldmdb r4, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldreq r3, [r9], r2, lsl #4 │ │ │ │ mcrge 5, 2, pc, cr11, cr15, {3} @ │ │ │ │ strtmi r2, [r8], -sp, asr #6 │ │ │ │ @ instruction: 0xf64a9700 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d10, d29 │ │ │ │ - vmla.f d17, d0, d0[0] │ │ │ │ + vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c90132 │ │ │ │ - stmdbmi r0!, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1781428 │ │ │ │ + stmdbmi r0!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x281428 │ │ │ │ andcc lr, r2, #84, 18 @ 0x150000 │ │ │ │ b 0x10be9fc │ │ │ │ bfieq r7, r3, #2, #7 │ │ │ │ svcmi 0x001cbf58 │ │ │ │ ldclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ stmdbcs r0, {r4, r6, r7, r8, sl, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr8, cr15, {3} │ │ │ │ @ instruction: 0xf8d8e6c5 │ │ │ │ svceq 0x001b3534 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr11, cr15, {3} │ │ │ │ - cmppmi r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvc pc, r8, ip, asr #12 │ │ │ │ + sbcvs pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d2 │ │ │ │ vhsub.s32 d6, d28, d27 │ │ │ │ - movtcs pc, #57309 @ 0xdfdd @ │ │ │ │ + movtcs pc, #57221 @ 0xdf85 @ │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ - eorne pc, r4, #77594624 @ 0x4a00000 │ │ │ │ + subseq pc, r4, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cmppne r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf9c8f0c9 │ │ │ │ + @ instruction: 0xf974f0c9 │ │ │ │ @ instruction: 0xf0c4490a │ │ │ │ - ldmdb r4, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdb r4, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ str r3, [r3], -r2, lsl #4 │ │ │ │ @ instruction: 0xe6664618 │ │ │ │ - eorseq lr, r2, r8, lsr #18 │ │ │ │ - eorseq lr, r2, r8, asr r9 │ │ │ │ - eorseq lr, r2, r8, ror sl │ │ │ │ - eorseq lr, r2, r8, ror #19 │ │ │ │ - eorseq lr, r2, r8, lsl sl │ │ │ │ - eorseq lr, r2, r0, asr #17 │ │ │ │ - mlaseq r2, r8, r8, lr │ │ │ │ - ldrhteq lr, [r2], -r8 │ │ │ │ + eorseq lr, r2, r8, asr r8 │ │ │ │ + eorseq lr, r2, r8, lsl #17 │ │ │ │ + eorseq lr, r2, r8, lsr #19 │ │ │ │ + eorseq lr, r2, r8, lsl r9 │ │ │ │ + eorseq lr, r2, r8, asr #18 │ │ │ │ + ldrshteq lr, [r2], -r0 │ │ │ │ + eorseq lr, r2, r8, asr #15 │ │ │ │ + eorseq lr, r2, r8, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf0c94604 │ │ │ │ - bmi 0x383e60 │ │ │ │ + bmi 0x383d10 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0x14014f8 │ │ │ │ + @ instruction: 0xf9faf0c9 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ ldrsbtcc pc, [r8], r3 @ │ │ │ │ @ instruction: 0x4798689b │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 7, cr15, [r4, #-1020] @ 0xfffffc04 │ │ │ │ - eorseq lr, r2, r4, lsl r8 │ │ │ │ + eorseq lr, r2, r4, asr #14 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9c3fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r0, asr #31 │ │ │ │ blmi 0x871440 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ vcgt.s16 d16, d0, d0 │ │ │ │ - stmiavs r3!, {r1, r2, r3, r4, r8, sl, fp, sp, lr, pc}^ │ │ │ │ + stmiavs r3!, {r1, r2, r6, r7, sl, fp, sp, lr, pc}^ │ │ │ │ subsne pc, sp, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf64c6821 │ │ │ │ - vmvn.i32 d20, #8 @ 0x00000008 │ │ │ │ + vmla.i d19, d0, d0[6] │ │ │ │ blcs 0x452e4 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ movwls r9, #37899 @ 0x940b │ │ │ │ - addsne pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + sbceq pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x13a1f245 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ movwls r9, #16897 @ 0x4201 │ │ │ │ - ldc2 1, cr15, [r8], #-952 @ 0xfffffc48 │ │ │ │ + blx 0xff981a0a │ │ │ │ strbtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0c89300 │ │ │ │ - stmdals r0, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xffc819fe │ │ │ │ + stmdals r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfe7819fe │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, lr, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmls.f32 d27, d1, d0 │ │ │ │ - svclt 0x0000ff25 │ │ │ │ + svclt 0x0000fec5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ stmiblt r9, {r0, r3, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x11abf243 │ │ │ │ cmppcs r3, r3, asr #13 @ p-variant is OBSOLETE │ │ │ │ tstmi r9, #285212672 @ 0x11000000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @@ -54340,15 +54340,15 @@ │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d403c │ │ │ │ @ instruction: 0xf64ed815 │ │ │ │ - vsubl.s8 q9, d16, d24 │ │ │ │ + vrshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ @@ -54369,22 +54369,22 @@ │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x000cdc08 │ │ │ │ addvs pc, r0, #79 @ 0x4f │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ strtmi r4, [r0], -sl, lsr #6 │ │ │ │ - @ instruction: 0xffeef079 │ │ │ │ - bicseq pc, ip, sp, asr #4 │ │ │ │ + @ instruction: 0xff9af079 │ │ │ │ + tstpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscseq pc, r8, sp, asr #4 │ │ │ │ + eoreq pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, fp, #1024 @ 0x400 │ │ │ │ - cdp2 2, 4, cr15, cr2, cr12, {1} │ │ │ │ - ldrsbteq lr, [r2], -r4 │ │ │ │ + stc2l 2, cr15, [sl, #176]! @ 0xb0 │ │ │ │ + eorseq lr, r2, r4, lsl #20 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrdcs lr, [r2, -r3] │ │ │ │ ldrtle r0, [sp], #-1427 @ 0xfffffa6d │ │ │ │ bcs 0x48ff0 │ │ │ │ movtne lr, #6723 @ 0x1a43 │ │ │ │ blle 0x6728ac │ │ │ │ strtle r0, [ip], #-2009 @ 0xfffff827 │ │ │ │ @@ -54427,15 +54427,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d3d98 │ │ │ │ @ instruction: 0xf64ed811 │ │ │ │ - vsubw.s8 q9, q8, d24 │ │ │ │ + vrsra.s64 , q4, #64 │ │ │ │ @ instruction: 0xf8530332 │ │ │ │ blcs 0xd15f0 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ vst2.16 {d0-d1}, [r0], r0 │ │ │ │ stmdacs r0, {ip, sp, lr} │ │ │ │ andcs fp, r7, r8, lsl pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -54453,15 +54453,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311ae4 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d4200 │ │ │ │ @ instruction: 0xf64ed817 │ │ │ │ - vsubl.s8 q9, d16, d24 │ │ │ │ + vrshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9f8f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x455d8 │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54494,15 +54494,15 @@ │ │ │ │ ldreq r3, [r8, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf894d421 │ │ │ │ bllt 0xff311b88 │ │ │ │ ldrsbcc pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d42a4 │ │ │ │ @ instruction: 0xf64ed817 │ │ │ │ - vsubl.s8 q9, d16, d24 │ │ │ │ + vrshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf8520232 │ │ │ │ strtmi r5, [r0], -r3, lsr #32 │ │ │ │ @ instruction: 0xf9a6f006 │ │ │ │ strle r0, [r1, #-259] @ 0xfffffefd │ │ │ │ stcle 13, cr2, [pc, #-4] @ 0x4567c │ │ │ │ tstle r6, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -54536,15 +54536,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d44b │ │ │ │ blcs 0x51c30 │ │ │ │ @ instruction: 0xf8d0d13f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x446388 │ │ │ │ stmdale r3, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - adccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf685fab5 │ │ │ │ @ instruction: 0x46200976 │ │ │ │ stmdavc r0!, {r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf94cf006 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ @@ -54610,15 +54610,15 @@ │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4809e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x4464ac │ │ │ │ svclt 0x00882b0a │ │ │ │ stmdale r5, {r0, r8, r9, sl, sp} │ │ │ │ - strcs pc, [r8, lr, asr #12]! │ │ │ │ + ldrbne pc, [r8, lr, asr #12] @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ eorvc pc, r3, r7, asr r8 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8d480a2 │ │ │ │ andcs ip, r0, #76, 4 @ 0xc0000004 │ │ │ │ orrvs pc, r9, #4194304 @ 0x400000 │ │ │ │ orreq lr, r3, #4, 22 @ 0x1000 │ │ │ │ @@ -54667,15 +54667,15 @@ │ │ │ │ addhi pc, r6, r0, lsl #2 │ │ │ │ cmppcc ip, #148, 16 @ p-variant is OBSOLETE @ 0x940000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d4808e │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ blcc 0x446594 │ │ │ │ ldmdale r3, {r1, r3, r8, r9, fp, sp} │ │ │ │ - adccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ rsble r2, ip, r2, lsl #22 │ │ │ │ blcs 0x7ca64 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ andvs pc, r0, r0 │ │ │ │ tstpeq r4, r1 @ p-variant is OBSOLETE │ │ │ │ @@ -54791,15 +54791,15 @@ │ │ │ │ ldceq 0, cr15, [pc], {5} │ │ │ │ ldceq 1, cr15, [r0], {172} @ 0xac │ │ │ │ svceq 0x000af1bc │ │ │ │ andcs sp, r1, r6, lsl #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - cdpcs 6, 10, cr15, cr8, cr14, {2} │ │ │ │ + cdpne 6, 13, cr15, cr8, cr14, {2} │ │ │ │ cdpeq 2, 3, cr15, cr2, cr0, {6} │ │ │ │ eorvs pc, ip, lr, asr r8 @ │ │ │ │ b 0x1434214 │ │ │ │ bcs 0x60e68 │ │ │ │ mcrrne 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf01cdb3b │ │ │ │ rscle r0, r8, r1, lsl #30 │ │ │ │ @@ -54841,15 +54841,15 @@ │ │ │ │ strle r0, [r0, #82]! @ 0x52 │ │ │ │ orrpl pc, r0, #4194304 @ 0x400000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ orrsle r4, r8, fp, lsr #6 │ │ │ │ @ instruction: 0xf8d1b9a4 │ │ │ │ sbfx r5, r8, #2, #12 │ │ │ │ - adccs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + sbcsne pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ blcs 0xb1948 │ │ │ │ svcge 0x0052f47f │ │ │ │ vst1.32 {d14}, [r3 :128], r3 │ │ │ │ teqmi r3, #128, 6 │ │ │ │ @@ -54900,20 +54900,20 @@ │ │ │ │ strmi pc, [r8], -r4, lsl #22 │ │ │ │ svclt 0x0000e7f4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9ceb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #36, 20 @ 0x24000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500fc17 │ │ │ │ + @ instruction: 0xf500fbc3 │ │ │ │ @ instruction: 0xf8d65600 │ │ │ │ ldreq r3, [sl], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54936,26 +54936,26 @@ │ │ │ │ @ instruction: 0xf8d6e7d5 │ │ │ │ addseq r3, fp, #88, 6 @ 0x60000001 │ │ │ │ ubfx sp, r1, #11, #8 │ │ │ │ cmppcc sp, #9830400 @ p-variant is OBSOLETE @ 0x960000 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ submi pc, ip, #14024704 @ 0xd60000 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ - eorseq lr, r2, ip, ror #21 │ │ │ │ + eorseq lr, r2, ip, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cf5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #24, 20 @ 0x18000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0c8022d │ │ │ │ - @ instruction: 0xf500fbc3 │ │ │ │ + @ instruction: 0xf500fb6f │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ ldreq r3, [fp], #-2608 @ 0xfffff5d0 │ │ │ │ andcs sp, r0, r9, lsl #8 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -54966,26 +54966,26 @@ │ │ │ │ strcs sp, [r0], #-237 @ 0xffffff13 │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ stc2 7, cr15, [r0, #-1020]! @ 0xfffffc04 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ svclt 0x0000e7e1 │ │ │ │ - eorseq lr, r2, ip, ror #21 │ │ │ │ + eorseq lr, r2, ip, lsl sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9cfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ bmi 0xf175f8 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfe20211a │ │ │ │ + blx 0xd0211a │ │ │ │ addpl pc, ip, #14024704 @ 0xd60000 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ ldrcc r4, [r0, -r4, lsl #12] │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtle r0, [sp], #-1690 @ 0xfffff966 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -55030,15 +55030,15 @@ │ │ │ │ stmiavs sl!, {r6, r7, r8, r9, ip} │ │ │ │ eorcs r6, r2, #34 @ 0x22 │ │ │ │ andcs pc, r0, #-805306356 @ 0xd000000c │ │ │ │ b 0x10de040 │ │ │ │ smlabbcs r4, r3, r2, r1 │ │ │ │ blx 0xff183ec0 │ │ │ │ ... │ │ │ │ - eorseq lr, r2, ip, ror #21 │ │ │ │ + eorseq lr, r2, ip, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d0d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ blx 0x1f83ee0 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ff460d │ │ │ │ @@ -55047,15 +55047,15 @@ │ │ │ │ stceq 8, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf04f0500 │ │ │ │ svclt 0x00b80400 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ strmi lr, [r0, #-2508] @ 0xfffff634 │ │ │ │ - blx 0xfe8820f8 │ │ │ │ + blx 0x13820f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9d11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460a0ff8 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ svclt 0x0000fa91 │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @@ -55064,15 +55064,15 @@ │ │ │ │ movwcs fp, #275 @ 0x113 │ │ │ │ cmnpcc r0, #192, 16 @ p-variant is OBSOLETE @ 0xc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subpl pc, sp, r0, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vshr.s16 d3, d16, #12 │ │ │ │ - svclt 0x0000bc23 │ │ │ │ + svclt 0x0000bbc3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ bl 0x4619c │ │ │ │ stmdbne r6, {r0, r6, r7, r9} │ │ │ │ msrpl CPSR_, #8388608 @ 0x800000 │ │ │ │ @@ -55098,32 +55098,32 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, q15, q8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r0, #1370]! @ 0x55a │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + eorseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xa02430 │ │ │ │ + ldmiblt r2, {r0, r4, r8, ip, sp, lr, pc}^ │ │ │ │ strbne pc, [r3, -r7, asr #7] @ │ │ │ │ rscle r2, r4, r0, lsl #30 │ │ │ │ movtpl pc, #50436 @ 0xc504 @ │ │ │ │ tstpeq r3, r8, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1032f0c │ │ │ │ strtmi r0, [fp], #-816 @ 0xfffffcd0 │ │ │ │ svclt 0x00084628 │ │ │ │ eorcs r3, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ bllt 0x1f03f48 │ │ │ │ - subne pc, r4, sp, asr #4 │ │ │ │ + rsbseq pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x302468 │ │ │ │ + ldmiblt r6!, {r0, r4, r8, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9d22c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ b 0xfe0c9ff4 │ │ │ │ stmibvc sp, {r1, r6, sl, fp} │ │ │ │ mcrreq 0, 0, pc, r0, cr12 @ │ │ │ │ b 0xfe357850 │ │ │ │ @@ -55165,15 +55165,15 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r0]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ mcrr2 7, 12, pc, r4, cr13 @ │ │ │ │ subpl pc, ip, r5, lsl #10 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vqadd.s8 d19, d15, d16 │ │ │ │ - @ instruction: 0x4621edb6 │ │ │ │ + @ instruction: 0x4621ed5e │ │ │ │ strcc r4, [r1], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xff32f7ff │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -55223,28 +55223,28 @@ │ │ │ │ stmiavs r9!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-1615 @ 0xfffff9b1 │ │ │ │ bleq 0x6825f8 │ │ │ │ vmin.s8 d20, d22, d9 │ │ │ │ vmull.p8 q8, d0, d17 │ │ │ │ vceq.f32 d16, d13, d4 │ │ │ │ - vsra.s64 d17, d28, #64 │ │ │ │ + vmla.f d16, d16, d0[7] │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmlal.s , d16, d0[3] │ │ │ │ + vrshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf8cd022d │ │ │ │ stmib sp, {r2, r3, sp, lr, pc}^ │ │ │ │ strtmi r1, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - strtmi pc, [r1], -r9, ror #24 │ │ │ │ + @ instruction: 0x4621fc15 │ │ │ │ stmdals r5, {r1, r2, r9, sl, lr} │ │ │ │ - stc2l 1, cr15, [r4], #-948 @ 0xfffffc4c │ │ │ │ + ldc2 1, cr15, [r0], {237} @ 0xed │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s8 d16, d15, d13 │ │ │ │ - blls 0x1016a8 │ │ │ │ + blls 0x101548 │ │ │ │ andcs r9, r0, #1543503872 @ 0x5c000000 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #22 │ │ │ │ @ instruction: 0x932f4650 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ @@ -55271,41 +55271,41 @@ │ │ │ │ @ instruction: 0xf8cd0c80 │ │ │ │ strcc r8, [r8, -r4, asr #1] │ │ │ │ adcgt pc, r8, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r1, cr0 @ │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ cdp2 0, 7, cr15, cr2, cr5, {0} │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - @ instruction: 0x4628fbd7 │ │ │ │ - blx 0xff582a32 │ │ │ │ + strtmi pc, [r8], -r3, lsl #23 │ │ │ │ + blx 0xfe082a32 │ │ │ │ addsmi r9, ip, #0, 22 │ │ │ │ strbmi sp, [pc], -r3, lsr #3 │ │ │ │ orrcc pc, sp, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ stmibvs r3!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vcgt.s8 d25, d5, d0 │ │ │ │ vqrdmlah.s d19, d0, d1[1] │ │ │ │ ldrtmi r0, [fp], -r4, lsl #28 │ │ │ │ - rscne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + andsne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ @ instruction: 0xf8cd012d │ │ │ │ stmib sp, {r3, sp, pc}^ │ │ │ │ strcs fp, [r0], #-259 @ 0xfffffefd │ │ │ │ @ instruction: 0x469346f2 │ │ │ │ @ instruction: 0x46214699 │ │ │ │ @ instruction: 0xf1ed9804 │ │ │ │ - strtmi pc, [r1], -pc, ror #23 │ │ │ │ + @ instruction: 0x4621fb9b │ │ │ │ ldrbmi r4, [r8], -r6, lsl #12 │ │ │ │ - blx 0xffb02aa2 │ │ │ │ + blx 0xfe602aa2 │ │ │ │ @ instruction: 0x460522bb │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ vqadd.s8 d16, d15, d13 │ │ │ │ - blls 0x815b4 │ │ │ │ + blls 0x81454 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ tstls r7, #0, 4 │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ @ instruction: 0xf88d0c0e │ │ │ │ movwls r3, #36895 @ 0x901f │ │ │ │ rsbscc pc, pc, sp, lsl #17 │ │ │ │ ldrls r9, [r2, -r1, lsr #6] │ │ │ │ @@ -55332,16 +55332,16 @@ │ │ │ │ adcsge pc, ip, sp, asr #17 │ │ │ │ eorsgt pc, r4, sp, asr #17 │ │ │ │ mcrrmi 6, 4, pc, r2, cr0 @ │ │ │ │ sbchi pc, r4, sp, asr #17 │ │ │ │ addsgt pc, r4, sp, asr #17 │ │ │ │ ldc2l 0, cr15, [r8, #20]! │ │ │ │ @ instruction: 0xf1e64630 │ │ │ │ - @ instruction: 0x4628fb5d │ │ │ │ - blx 0x1702b26 │ │ │ │ + strtmi pc, [r8], -r9, lsl #22 │ │ │ │ + blx 0x202b26 │ │ │ │ addsmi r9, ip, #1024 @ 0x400 │ │ │ │ blmi 0x47aa20 │ │ │ │ blls 0xe20400 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r9, r5, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -55353,109 +55353,109 @@ │ │ │ │ andvs pc, r3, #201326595 @ 0xc000003 │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ vmov.f32 d16, #-26 @ 0xc1d00000 │ │ │ │ andcc r5, r1, #201326592 @ 0xc000000 │ │ │ │ andls r3, r1, #67108864 @ 0x4000000 │ │ │ │ svclt 0x0000e6cf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r2, r8, lsl #22 │ │ │ │ + eorseq lr, r2, r8, lsr sl │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ andseq pc, sp, sp, lsl #2 │ │ │ │ bleq 0x68281c │ │ │ │ - ldc 2, cr15, [r4], #-316 @ 0xfffffec4 │ │ │ │ + bl 0xff782d28 │ │ │ │ strcs r9, [r0, #-1296] @ 0xfffffaf0 │ │ │ │ ldrbmi r2, [r9], -lr, lsl #4 │ │ │ │ andscs pc, ip, sp, lsl #17 │ │ │ │ adccs r2, sl, #16, 12 @ 0x1000000 │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r6, [sl], -sl, lsl #4 │ │ │ │ - cmnpne ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + @ instruction: 0x03acf24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ ldrbvs pc, [r5, r5, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrls r9, [r5, -r6, lsl #6] │ │ │ │ blx 0x1a02432 │ │ │ │ strcc pc, [r4, #2260] @ 0x8d4 │ │ │ │ @ instruction: 0xf57f0419 │ │ │ │ subscs sl, sl, #2192 @ 0x890 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ vqadd.s8 d16, d15, d14 │ │ │ │ - @ instruction: 0xf8d4ec12 │ │ │ │ + @ instruction: 0xf8d4ebba │ │ │ │ strtmi r3, [sl], -r8, lsl #11 │ │ │ │ @ instruction: 0x46504659 │ │ │ │ @ instruction: 0x960a9310 │ │ │ │ ldrls r2, [r5, -r2, lsl #6] │ │ │ │ eorcc pc, r1, sp, lsl #17 │ │ │ │ ldrls r2, [r1, #-936] @ 0xfffffc58 │ │ │ │ vcgt.s8 d25, d13, d11 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ movwls r0, #25389 @ 0x632d │ │ │ │ movwvc pc, #57920 @ 0xe240 @ │ │ │ │ andscc pc, ip, sp, lsr #17 │ │ │ │ blx 0x110247a │ │ │ │ ldrbcc pc, [ip, #-2260]! @ 0xfffff72c @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf67f2b04 │ │ │ │ adcscs sl, sl, #1696 @ 0x6a0 │ │ │ │ @ instruction: 0xf10d2100 │ │ │ │ strcs r0, [r1, #-30] @ 0xffffffe2 │ │ │ │ - bl 0xffb02dbc │ │ │ │ + bl 0xfe502dbc │ │ │ │ strcc pc, [ip, #2260] @ 0x8d4 │ │ │ │ adccs r2, r8, #16, 2 │ │ │ │ andvc pc, lr, r0, asr #4 │ │ │ │ andne lr, sl, #3358720 @ 0x334000 │ │ │ │ eorne lr, r2, #3358720 @ 0x334000 │ │ │ │ tstls r0, #0, 4 │ │ │ │ @ instruction: 0xf8ada906 │ │ │ │ vqadd.s8 d16, d13, d12 │ │ │ │ - vrsra.s64 d17, d0, #64 │ │ │ │ + vqdmlal.s q8, d16, d0[0] │ │ │ │ @ instruction: 0xf8ad032d │ │ │ │ movwls r0, #24700 @ 0x607c │ │ │ │ movwcs r4, #9808 @ 0x2650 │ │ │ │ eorpl pc, r1, sp, lsl #17 │ │ │ │ ldrbvs pc, [r5, r5, asr #4] @ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ - ldrne pc, [ip, #589] @ 0x24d │ │ │ │ + strbeq pc, [ip, #589] @ 0x24d @ │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0x972d9715 │ │ │ │ @ instruction: 0xf005951e │ │ │ │ @ instruction: 0xe63afd51 │ │ │ │ movwcs r4, #10510 @ 0x290e │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ stc2l 0, cr15, [sl, #-20] @ 0xffffffec │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r6, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0054650 │ │ │ │ ldrb pc, [r2], -r3, asr #26 @ │ │ │ │ - ldc2l 2, cr15, [r0, #384]! @ 0x180 │ │ │ │ - bicseq pc, ip, sp, asr #4 │ │ │ │ + ldc2 2, cr15, [r0, #384] @ 0x180 │ │ │ │ + tstpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcne pc, r8, sp, asr #4 │ │ │ │ + sbcseq pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d4 │ │ │ │ vqsub.s32 q2, , │ │ │ │ - svclt 0x0000fe05 │ │ │ │ - eorseq pc, r2, r8, lsl #5 │ │ │ │ - eorseq pc, r2, r8, lsr #4 │ │ │ │ - ldrshteq lr, [r2], -r4 │ │ │ │ + svclt 0x0000fdad │ │ │ │ + ldrhteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, asr r1 @ │ │ │ │ + eorseq lr, r2, r4, lsr #20 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xffd8f0c7 │ │ │ │ + @ instruction: 0xff84f0c7 │ │ │ │ andcs fp, r0, ip, asr #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ stmdavs sl!, {r8, r9, ip, lr} │ │ │ │ @@ -55466,55 +55466,55 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #24, 18 @ 0x60000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - strexlt pc, pc, [r4] @ │ │ │ │ + orrlt pc, r4, fp, asr #30 │ │ │ │ blmi 0x40e5cc │ │ │ │ blls 0x120638 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #0, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ mrccc 8, 5, APSR_nzcv, cr4, cr3, {6} │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - andcs pc, r4, fp, lsr sp @ │ │ │ │ + andcs pc, r4, r7, ror #25 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fd65 │ │ │ │ + svclt 0x0000fd05 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ tstcs fp, #0, 4 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xff62f0c7 │ │ │ │ + @ instruction: 0xff0ef0c7 │ │ │ │ stccs 1, cr11, [r1], {164} @ 0xa4 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ @ instruction: 0xf500d107 │ │ │ │ stmdavs fp!, {r6, ip, lr} │ │ │ │ orrmi pc, r0, #3 │ │ │ │ teqpcc r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ andlt r2, r3, r4 │ │ │ │ @@ -55526,110 +55526,110 @@ │ │ │ │ @ instruction: 0xf8c0682b │ │ │ │ @ instruction: 0xe7ef3118 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #491520 @ 0x78000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - mvnslt pc, r7, lsr #30 │ │ │ │ + ldrsblt pc, [r4, #227]! @ 0xe3 @ │ │ │ │ svclt 0x00182c01 │ │ │ │ mrsle r2, (UNDEF: 10) │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ movwls r3, #8504 @ 0x2138 │ │ │ │ - ldc2l 1, cr15, [r0], {211} @ 0xd3 │ │ │ │ + ldc2l 1, cr15, [ip], #-844 @ 0xfffffcb4 │ │ │ │ blmi 0x3ce6e8 │ │ │ │ blls 0x120744 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf500bd30 │ │ │ │ andcs r5, r4, #64, 6 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ @ instruction: 0x3118f8d3 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - @ instruction: 0xe7e3fcb5 │ │ │ │ - stc2l 2, cr15, [r0], #384 @ 0x180 │ │ │ │ + strb pc, [r3, r1, ror #24]! @ │ │ │ │ + stc2 2, cr15, [r0], {96} @ 0x60 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r6], r8 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ - subcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #40, 18 @ 0xa0000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xf500fed9 │ │ │ │ + @ instruction: 0xf500fe85 │ │ │ │ strmi r5, [r4], -r0, asr #6 │ │ │ │ ldrbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ eorne pc, r5, r2, asr r8 @ │ │ │ │ @ instruction: 0xf92ef008 │ │ │ │ orrslt r4, r0, r1, lsl #12 │ │ │ │ @ instruction: 0xf50468c3 │ │ │ │ andscc r5, r0, r8 │ │ │ │ andsle r2, ip, r1, lsl #22 │ │ │ │ ldreq r6, [fp], fp, lsl #18 │ │ │ │ @ instruction: 0xf004d419 │ │ │ │ andcs pc, r4, #32512 @ 0x7f00 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9776 @ 0x2630 │ │ │ │ - ldc2l 1, cr15, [r2], #-844 @ 0xfffffcb4 │ │ │ │ + ldc2 1, cr15, [lr], {211} @ 0xd3 │ │ │ │ blmi 0x44e7a4 │ │ │ │ blls 0x1a0800 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r6, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf004bd70 │ │ │ │ andcs pc, r8, #25856 @ 0x6500 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ bl 0x398080 │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ @ instruction: 0xf1d34502 │ │ │ │ - andcs pc, r8, r5, asr ip @ │ │ │ │ + andcs pc, r8, r1, lsl #24 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000fc7f │ │ │ │ + svclt 0x0000fc1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9d9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #20, 12 @ 0x1400000 │ │ │ │ vmax.s8 d20, d15, d13 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64c0232 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 7, cr15, cr12, cr7, {6} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr7, {6} │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ ldrbcc pc, [r0, #-2259]! @ 0xfffff72d @ │ │ │ │ svceq 0x000ef013 │ │ │ │ andscs fp, r0, #12, 30 @ 0x30 │ │ │ │ adcmi r2, r2, #32, 4 │ │ │ │ @ instruction: 0xf500dc29 │ │ │ │ @ instruction: 0xf500514f │ │ │ │ @@ -55666,25 +55666,25 @@ │ │ │ │ andcs pc, r4, fp, lsr #18 │ │ │ │ svclt 0x0000e7cd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #950272 @ 0xe8000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - @ instruction: 0xf500fe0f │ │ │ │ + @ instruction: 0xf500fdbb │ │ │ │ @ instruction: 0xf8d35340 │ │ │ │ @ instruction: 0xf0133570 │ │ │ │ svclt 0x000c0f0e │ │ │ │ eorcs r2, r0, #16, 4 │ │ │ │ ldcle 2, cr4, [fp], #-648 @ 0xfffffd78 │ │ │ │ mcrrpl 5, 0, pc, pc, cr0 @ │ │ │ │ tstppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @@ -55706,64 +55706,64 @@ │ │ │ │ andcs r3, r8, #-1375731712 @ 0xae000000 │ │ │ │ strtmi r0, [r1], #-292 @ 0xfffffedc │ │ │ │ ldmib r1, {r0, r1, r5, sl, lr}^ │ │ │ │ ldmib r3, {r1, r8}^ │ │ │ │ stmib sp, {r2, r7, r8, r9, sl, sp, lr}^ │ │ │ │ bl 0x386d60 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ - blx 0xfe3030ae │ │ │ │ + blx 0xe030ae │ │ │ │ bl 0x38f184 │ │ │ │ strtmi r0, [r8], -r2, lsl #2 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ - blx 0xfe1030be │ │ │ │ + blx 0xc030be │ │ │ │ bfi r2, r0, #0, #19 │ │ │ │ biceq lr, r4, #0, 22 │ │ │ │ @ instruction: 0xf5032208 │ │ │ │ @ instruction: 0x46285333 │ │ │ │ tsteq r2, sp, lsl #22 │ │ │ │ strmi lr, [ip, #2515] @ 0x9d3 │ │ │ │ strmi lr, [r2, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1d030de │ │ │ │ + blx 0x8030de │ │ │ │ strb r2, [r2, r8] │ │ │ │ @ instruction: 0xf0094608 │ │ │ │ andcs pc, r4, #4259840 @ 0x410000 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - blx 0x1a030f6 │ │ │ │ + blx 0x5030f6 │ │ │ │ ldr r2, [r6, r4]! │ │ │ │ - blx 0xfe483332 │ │ │ │ + blx 0xc83332 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9dbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ vmin.s8 d20, d15, d5 │ │ │ │ - vmlsl.s , d0, d0[2] │ │ │ │ + vmvn.i32 q9, #134217728 @ 0x08000000 │ │ │ │ bmi 0x1388298 │ │ │ │ @ instruction: 0x9600231b │ │ │ │ @ instruction: 0xf64c460f │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ ldmdavs r2, {r0, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ @ instruction: 0xf64c0200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0c7022d │ │ │ │ - strmi pc, [r4], -r9, lsl #27 │ │ │ │ + @ instruction: 0x4604fd35 │ │ │ │ movwpl pc, #1284 @ 0x504 @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ stccs 0, cr3, [r3, #-64] @ 0xffffffc0 │ │ │ │ mcrne 8, 3, pc, cr8, cr3, {6} @ │ │ │ │ stmdbcc r0, {r0, r1, r2, r4, r5, r6, ip, lr, pc} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ ldmdale sp, {r0, r1, r2, r8, sl, fp, sp} │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ mcrrne 0, 0, r4, r5, cr4 │ │ │ │ vstmdbcs r6!, {d21-} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ - mcr2 0, 0, pc, cr6, cr11, {2} @ │ │ │ │ + ldc2 0, cr15, [r2, #364]! @ 0x16c │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46a28 @ │ │ │ │ strbeq lr, [r5], r6, lsl #22 │ │ │ │ strcc lr, [r2], #-2388 @ 0xfffff6ac │ │ │ │ @ instruction: 0xf1c268f2 │ │ │ │ sbcsmi r0, r3, r0, lsr #2 │ │ │ │ blx 0x1552bc │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ @@ -55782,18 +55782,18 @@ │ │ │ │ @ instruction: 0xf854544f │ │ │ │ cmpeq lr, r8, lsl #24 │ │ │ │ vrshl.s8 , q12, │ │ │ │ bl 0x52ef4 │ │ │ │ stmdavs r3, {r0, r7} │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ movwls r4, #9784 @ 0x2638 │ │ │ │ - blx 0xffd031dc │ │ │ │ + blx 0xfe8031dc │ │ │ │ ldrb r2, [ip, r4] │ │ │ │ ldrmi r2, [sl], -r1, lsl #6 │ │ │ │ - stc2l 0, cr15, [sl, #364] @ 0x16c │ │ │ │ + ldc2l 0, cr15, [r6, #-364]! @ 0xfffffe94 │ │ │ │ @ instruction: 0xf504e7c2 │ │ │ │ @ instruction: 0xf854544f │ │ │ │ ldreq r3, [sp, #3080] @ 0xc08 │ │ │ │ vqrshl.s8 , q0, │ │ │ │ bl 0x52ef4 │ │ │ │ strb r0, [r6, r1, lsl #1]! │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ab8 @ │ │ │ │ @@ -55809,33 +55809,33 @@ │ │ │ │ ldrb r0, [r0, r1, lsl #1] │ │ │ │ strbpl pc, [pc], #-1284 @ 0x46ae4 @ │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [pc, #347]! @ 0x46c47 │ │ │ │ tstpcc fp, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf05be7c5 │ │ │ │ - @ instruction: 0x4603fc7d │ │ │ │ + strmi pc, [r3], -r9, lsr #24 │ │ │ │ vabd.s32 q15, q8, q1 │ │ │ │ - svclt 0x0000fae7 │ │ │ │ + svclt 0x0000fa87 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ vmax.s8 d20, d15, d12 │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vbic.i32 q9, #524288 @ 0x00080000 │ │ │ │ tstcs fp, #209715200 @ 0xc800000 │ │ │ │ strmi r9, [r7], -r0, lsl #10 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c6830 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stmdbvs r1!, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcmi 0x0004f411 │ │ │ │ @ instruction: 0xf500d109 │ │ │ │ strmi r5, [r5], -pc, asr #6 │ │ │ │ @ instruction: 0xf85368e2 │ │ │ │ tsteq r8, r8, lsl #24 │ │ │ │ bcs 0xbbf8c │ │ │ │ andlt sp, r2, r6, lsr #32 │ │ │ │ @@ -55851,52 +55851,52 @@ │ │ │ │ @ instruction: 0xf0118014 │ │ │ │ @ instruction: 0xf1060f20 │ │ │ │ svclt 0x00180004 │ │ │ │ @ instruction: 0xf1082240 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ eorcs fp, r0, #8, 30 │ │ │ │ stmdavs r1!, {r0, r1, r6, r9, sl, lr} │ │ │ │ - ldrbtcs pc, [r0], #589 @ 0x24d @ │ │ │ │ + strtcs pc, [r0], #-589 @ 0xfffffdb3 │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ and r9, sp, r1, lsl #8 │ │ │ │ @ instruction: 0x8014f8d6 │ │ │ │ - mvnscs pc, #-805306364 @ 0xd0000004 │ │ │ │ + msrcs CPSR_, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf1089301 │ │ │ │ cmnvs r3, r1, lsl #6 │ │ │ │ ldcne 2, cr2, [r0, #-256]! @ 0xffffff00 │ │ │ │ strbmi r6, [r3], -r1, lsr #16 │ │ │ │ - ldrvc pc, [r8], #1601 @ 0x641 │ │ │ │ + strbvs pc, [r8], #1601 @ 0x641 @ │ │ │ │ ldrteq pc, [r1], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf0ce9400 │ │ │ │ - @ instruction: 0xf505f8d7 │ │ │ │ + @ instruction: 0xf505f883 │ │ │ │ @ instruction: 0xf8d05040 │ │ │ │ @ instruction: 0xf8433450 │ │ │ │ andlt r7, r2, r8, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9de00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ - subcc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbscs pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r4, r0, #64, 18 @ 0x100000 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ stmdavs r9, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf0c7012d │ │ │ │ - stccs 12, cr15, [pc], {103} @ 0x67 │ │ │ │ + stccs 12, cr15, [pc], {19} │ │ │ │ ldccs 13, cr13, [r9], {81} @ 0x51 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ blmi 0xdbac80 │ │ │ │ blls 0x120cb0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r0, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -55929,44 +55929,44 @@ │ │ │ │ sbcvs pc, r0, #2 │ │ │ │ tstmi r3, #-1879048192 @ 0x90000000 │ │ │ │ cmnpmi ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ movwmi r0, #47460 @ 0xb964 │ │ │ │ stmdbge r2, {r2, r9, sp} │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - andcs pc, r4, sp, asr #19 │ │ │ │ + andcs pc, r4, r9, ror r9 @ │ │ │ │ @ instruction: 0xf500e7b1 │ │ │ │ andcs r5, r4, #0 │ │ │ │ orreq lr, r4, #0, 22 │ │ │ │ strtmi sl, [r8], -r2, lsl #18 │ │ │ │ andscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1d39302 │ │ │ │ - @ instruction: 0xe7f0f9bf │ │ │ │ + ldrb pc, [r0, fp, ror #18]! @ │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ andcs pc, r4, #1584 @ 0x630 │ │ │ │ stmdbge r2, {r0, r1, r9, sl, lr} │ │ │ │ movwls r4, #9768 @ 0x2628 │ │ │ │ - @ instruction: 0xf9b2f1d3 │ │ │ │ + @ instruction: 0xf95ef1d3 │ │ │ │ vabd.s32 q15, q8, │ │ │ │ - svclt 0x0000f9dd │ │ │ │ + svclt 0x0000f97d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9df24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ vcge.s8 d18, d15, d11 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmvn.i32 q9, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf64c0232 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xff70306e │ │ │ │ + blx 0xfe20306e │ │ │ │ stccs 8, cr6, [pc], {41} @ 0x29 │ │ │ │ @ instruction: 0xf021bf08 │ │ │ │ andsle r0, r7, r1, lsl #2 │ │ │ │ ldccs 13, cr13, [r9], {12} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ andlt sp, r3, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -56007,35 +56007,35 @@ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0073010 │ │ │ │ strb pc, [fp, r1, lsr #28] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeb9e008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1d20ff0 │ │ │ │ - @ instruction: 0x4604f9fd │ │ │ │ - @ instruction: 0xf9faf1d2 │ │ │ │ + strmi pc, [r4], -r9, lsr #19 │ │ │ │ + @ instruction: 0xf9a6f1d2 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ - @ instruction: 0xf862f1ef │ │ │ │ + @ instruction: 0xf80ef1ef │ │ │ │ strmi r6, [r6], -r3, ror #16 │ │ │ │ stmdavs fp!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ ldmdavs r3!, {r0, r1, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x2101b9bb │ │ │ │ @ instruction: 0xf1ee4630 │ │ │ │ - @ instruction: 0x4628fe1b │ │ │ │ - mrrc2 1, 13, pc, r2, cr2 @ │ │ │ │ + strtmi pc, [r8], -r7, asr #27 │ │ │ │ + blx 0x3586 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1d24070 │ │ │ │ - strtmi fp, [r0], -sp, asr #24 │ │ │ │ - blx 0xfff03186 │ │ │ │ + @ instruction: 0x4620bbf9 │ │ │ │ + blx 0xfea03186 │ │ │ │ blcs 0x60ffc │ │ │ │ strtmi sp, [r8], -fp, ror #1 │ │ │ │ - stc2 0, cr15, [ip], {206} @ 0xce │ │ │ │ + blx 0xfee83192 │ │ │ │ blcs 0x61028 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ - blx 0xfea0319e │ │ │ │ + blx 0x150319e │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stmdapl pc, {r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb08b4bb8 │ │ │ │ @@ -56057,55 +56057,55 @@ │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf8d68096 │ │ │ │ @ instruction: 0xf4133568 │ │ │ │ andle r6, r4, r0, ror pc │ │ │ │ ldrbcc pc, [r4, #-2262]! @ 0xfffff72a @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ vrhadd.s8 , , │ │ │ │ - vmls.f d19, d0, d0[2] │ │ │ │ + vbic.i32 q9, #524288 @ 0x00080000 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsblt pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blx 0x18321a │ │ │ │ + blx 0xfec83218 │ │ │ │ stmdbpl r0, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0xf5069403 │ │ │ │ stmib sp, {r4, r6, r9, sl, ip, lr}^ │ │ │ │ ldrtcc r7, [ip], -r4, lsl #14 │ │ │ │ strvc lr, [r6, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d99708 │ │ │ │ @ instruction: 0xf1db0420 │ │ │ │ - ldrtmi pc, [r1], -pc, lsl #30 @ │ │ │ │ + @ instruction: 0x4631febb │ │ │ │ @ instruction: 0xf8cd4682 │ │ │ │ stmdage r4, {ip, sp, pc} │ │ │ │ - cmppcc r0, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ + orrcs pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rsbcc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ + addscs pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - cdp2 0, 12, cr15, cr8, cr13, {6} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr13, {6} │ │ │ │ ldrbmi r2, [r0], -r4, lsl #2 │ │ │ │ - stc2 1, cr15, [r4, #916]! @ 0x394 │ │ │ │ + ldc2l 1, cr15, [r0, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf8c9aa03 │ │ │ │ @ instruction: 0xf6460450 │ │ │ │ vaddw.s8 , q0, d5 │ │ │ │ @ instruction: 0xf8d90104 │ │ │ │ @ instruction: 0xf1db0420 │ │ │ │ - stmdage r4, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff64f0cd │ │ │ │ + stmdage r4, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff10f0cd │ │ │ │ @ instruction: 0x46204633 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ vmov.i32 d21, #1280 @ 0x00000500 │ │ │ │ vhsub.s8 d16, d6, d4 │ │ │ │ vorr.i32 d23, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858f929 │ │ │ │ + @ instruction: 0xf858f8d5 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ vrshl.s8 d29, d6, d4 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ cmple r2, r0, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ @@ -56116,57 +56116,57 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addle r2, r8, r0, lsl #22 │ │ │ │ - eorscc pc, r8, sp, asr #4 │ │ │ │ + rsbcs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - @ instruction: 0xff6cf0cd │ │ │ │ + @ instruction: 0xff18f0cd │ │ │ │ strmi r2, [r3], -r0, lsl #2 │ │ │ │ strtmi r9, [r0], -r0, lsl #2 │ │ │ │ andspl pc, sp, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ orrpl pc, r5, r6, asr #4 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8f0f0ce │ │ │ │ + @ instruction: 0xf89cf0ce │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 q9, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, #-3927] @ 0xfffff0a9 │ │ │ │ + strls pc, [r0, #-3843] @ 0xfffff0fd │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vsubl.s8 q11, d0, d9 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ cmnpvs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8dcf0ce │ │ │ │ + @ instruction: 0xf888f0ce │ │ │ │ strls lr, [r0, #-1877] @ 0xfffff8ab │ │ │ │ @ instruction: 0x4620231b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rsbvs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blx 0x1a83350 │ │ │ │ + blx 0x583350 │ │ │ │ ldmdbpl r1, {r8, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq ip!, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x960046bb │ │ │ │ strmi r4, [r6], -r9, asr #12 │ │ │ │ - orrcc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + @ instruction: 0x23b4f24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vadd.i8 d26, d13, d3 │ │ │ │ - vrshr.s64 d19, d8, #64 │ │ │ │ + vmlal.s q9, d16, d0[2] │ │ │ │ stmib sp, {r0, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0xf6417703 │ │ │ │ - @ instruction: 0xf2c07898 │ │ │ │ + vmul.i d22, d16, d0[2] │ │ │ │ stmib sp, {r0, r4, r5, fp}^ │ │ │ │ ldrbmi r7, [sl], r5, lsl #14 │ │ │ │ strbpl pc, [pc, -r6, lsl #10] @ │ │ │ │ - cdp2 0, 2, cr15, cr14, cr13, {6} │ │ │ │ + ldc2l 0, cr15, [sl, #820] @ 0x334 │ │ │ │ streq pc, [r8], -r5, lsl #2 │ │ │ │ and r3, r2, r8, asr #10 │ │ │ │ adcsmi r3, r5, #8, 12 @ 0x800000 │ │ │ │ ldmdb r7, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ ldmdavs r1!, {r1, r8, r9, sp}^ │ │ │ │ eoreq pc, r0, r1, asr #3 │ │ │ │ stmdbcc r0!, {r1, r3, r6, r7, lr} │ │ │ │ @@ -56174,59 +56174,59 @@ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ movwmi r4, #41730 @ 0xa302 │ │ │ │ strble r0, [sp, #2003]! @ 0x7d3 │ │ │ │ bhi 0x817d4 │ │ │ │ eorcs r4, r0, #95420416 @ 0x5b00000 │ │ │ │ ldmdavs r1!, {r0, r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf0cd3608 │ │ │ │ - @ instruction: 0xf10bfe6b │ │ │ │ + @ instruction: 0xf10bfe17 │ │ │ │ adcsmi r0, r5, #1024 @ 0x400 │ │ │ │ stmdage r3, {r0, r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf0cd2500 │ │ │ │ - @ instruction: 0x464bfeb5 │ │ │ │ + strbmi pc, [fp], -r1, ror #28 @ │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vmov.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vsra.s64 d17, d17, #64 │ │ │ │ strls r0, [r0, #-260] @ 0xfffffefc │ │ │ │ - @ instruction: 0xf87af0ce │ │ │ │ + @ instruction: 0xf826f0ce │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vshr.s64 q9, q12, #64 │ │ │ │ + vaddl.s8 q9, d0, d24 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, #-3809] @ 0xfffff11f │ │ │ │ + strls pc, [r0, #-3725] @ 0xfffff173 │ │ │ │ vmax.s8 d20, d6, d3 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ strtmi r0, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x01a5f646 │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf866f0ce │ │ │ │ + @ instruction: 0xf812f0ce │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strbpl pc, [r0], -r4, lsl #10 @ │ │ │ │ strbcs pc, [r0, #-963] @ 0xfffffc3d @ │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xe76caed8 │ │ │ │ - andscc pc, r8, sp, asr #4 │ │ │ │ + subcs pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr13, {6} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr13, {6} │ │ │ │ strls r4, [r0, #-1539] @ 0xfffff9fd │ │ │ │ vmax.s8 d20, d6, d16 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf6460204 │ │ │ │ vaddw.s8 q8, q8, d21 │ │ │ │ - @ instruction: 0xf0ce0104 │ │ │ │ - @ instruction: 0xf858f849 │ │ │ │ + @ instruction: 0xf0cd0104 │ │ │ │ + @ instruction: 0xf858fff5 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {3} │ │ │ │ vaba.s8 q15, , │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf0cd002d │ │ │ │ - strls pc, [r0, -r9, lsr #29] │ │ │ │ + smusdls r0, r5, lr │ │ │ │ strb r4, [r3, r3, lsl #12]! │ │ │ │ - @ instruction: 0xffb8f25f │ │ │ │ + @ instruction: 0xff58f25f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ orrpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf8513110 │ │ │ │ @ instruction: 0xf0111c08 │ │ │ │ smlabble r9, r0, pc, r6 @ │ │ │ │ orrpl pc, r0, #0, 10 │ │ │ │ @@ -56317,15 +56317,15 @@ │ │ │ │ @ instruction: 0xf8c42a3c │ │ │ │ ldmdale r5, {r2, r3, r6, r9, fp, ip, sp} │ │ │ │ movwpl pc, #16964 @ 0x4244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscs pc, r2, r3, lsr r8 @ │ │ │ │ andle r4, fp, sl, lsl #5 │ │ │ │ - orrscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + biccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldrvs pc, [r5], #-1284 @ 0xfffffafc │ │ │ │ @ instruction: 0x4798689b │ │ │ │ smlabteq r0, r4, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -56777,63 +56777,63 @@ │ │ │ │ andsmi r0, r3, r8, lsl r3 │ │ │ │ stmib r4, {r9, sp}^ │ │ │ │ ldmdblt r9!, {r2, r3, r5, r6, r7, r9, ip, sp} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - ldc2l 1, cr15, [r2, #100]! @ 0x64 │ │ │ │ + ldc2 1, cr15, [lr, #100] @ 0x64 │ │ │ │ @ instruction: 0xf5a4b158 │ │ │ │ ldccc 4, cr5, [r0], {8} │ │ │ │ @ instruction: 0xf7fd4620 │ │ │ │ strtmi pc, [r0], -r5, lsr #16 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ vtst.8 , , │ │ │ │ - vsubl.s8 q10, d0, d4 │ │ │ │ + vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ vhsub.s8 d16, d13, d29 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ adcpl pc, sl, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf1f34b01 │ │ │ │ - svclt 0x0000fa11 │ │ │ │ - ldrsbteq pc, [r2], -r0 @ │ │ │ │ + svclt 0x0000f9bd │ │ │ │ + eorseq pc, r2, r0, lsl #6 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r5, r8, sp} │ │ │ │ - mcrlt 0, 7, pc, cr8, cr2, {4} @ │ │ │ │ + mrclt 0, 4, APSR_nzcv, cr4, cr2, {4} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9ec6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - ldc2 1, cr15, [r6, #-100] @ 0xffffff9c │ │ │ │ + stc2l 1, cr15, [r2], {25} │ │ │ │ @ instruction: 0xf5a44605 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ @ instruction: 0xf7fd460c │ │ │ │ movwcs pc, #2209 @ 0x8a1 @ │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ vmax.s32 d4, d0, d24 │ │ │ │ - andcs pc, r0, #222208 @ 0x36400 │ │ │ │ + andcs pc, r0, #136192 @ 0x21400 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9eca8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ movwcs r5, #16544 @ 0x40a0 │ │ │ │ @ instruction: 0xf0016801 │ │ │ │ addmi r0, fp, pc, lsl #2 │ │ │ │ blcc 0x98434 │ │ │ │ b 0x1117b18 │ │ │ │ @ instruction: 0xf09f0402 │ │ │ │ - @ instruction: 0x4621fd7f │ │ │ │ + strtmi pc, [r1], -fp, lsr #26 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - pop {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + pop {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf09f4038 │ │ │ │ - svclt 0x0000bd8d │ │ │ │ + svclt 0x0000bd39 │ │ │ │ @ instruction: 0xf0074611 │ │ │ │ svclt 0x0000bfdb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9ecec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0070ff8 │ │ │ │ tstpcs r0, sp, ror #30 @ p-variant is OBSOLETE │ │ │ │ @@ -56888,17 +56888,17 @@ │ │ │ │ @ instruction: 0xf2a2fa92 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ bcs 0x963d4 │ │ │ │ msrhi R11_fiq, r0 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ movwls r9, #24324 @ 0x5f04 │ │ │ │ vmin.s8 d20, d14, d24 │ │ │ │ - pkhbtmi pc, r3, r7, lsl #26 @ │ │ │ │ + @ instruction: 0x4683fcb7 │ │ │ │ @ instruction: 0xf1e43061 │ │ │ │ - rsbcs pc, r0, #3216 @ 0xc90 │ │ │ │ + rsbcs pc, r0, #1872 @ 0x750 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ b 0xff305b08 │ │ │ │ andeq pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ @ instruction: 0xf1044639 │ │ │ │ @ instruction: 0xf7c80060 │ │ │ │ bls 0xc2708 │ │ │ │ bls 0x11ff84 │ │ │ │ @@ -56948,15 +56948,15 @@ │ │ │ │ @ instruction: 0xf0006f82 │ │ │ │ blls 0x67ef4 │ │ │ │ stmdbls r2, {r1, r5, r9, sl, lr} │ │ │ │ movtpl pc, #1283 @ 0x503 @ │ │ │ │ strteq pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf1da4ff0 │ │ │ │ - vmlscs.f32 s22, s1, s27 │ │ │ │ + @ instruction: 0x2e00ba99 │ │ │ │ stmiavs sl!, {r0, r1, r4, r5, ip, lr, pc}^ │ │ │ │ svclt 0x00182a02 │ │ │ │ eorle r0, lr, r2, lsr r4 │ │ │ │ tstmi sl, #232, 18 @ 0x3a0000 │ │ │ │ sbceq lr, r9, #270336 @ 0x42000 │ │ │ │ b 0x10c9504 │ │ │ │ b 0x10d080c │ │ │ │ @@ -56964,26 +56964,26 @@ │ │ │ │ sbcne lr, r0, #270336 @ 0x42000 │ │ │ │ addpl pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf53f9202 │ │ │ │ movwls sl, #24404 @ 0x5f54 │ │ │ │ stmdbls r2, {r8, r9, fp, ip, pc} │ │ │ │ subpl pc, r0, #12582912 @ 0xc00000 │ │ │ │ strteq pc, [r0], #-2258 @ 0xfffff72e │ │ │ │ - @ instruction: 0xf9d0f1da │ │ │ │ + @ instruction: 0xf97cf1da │ │ │ │ stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ svcge 0x0047f43f │ │ │ │ ldreq r6, [r2], -r2, lsl #18 │ │ │ │ svcge 0x0043f53f │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsmi pc, r4, sp, asr #4 │ │ │ │ + subcc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s q10, q1, │ │ │ │ vhsub.s32 d3, d26, d17 │ │ │ │ - vst2. {d31,d33}, [pc :256], r1 │ │ │ │ + vst2.32 {d31,d33}, [pc :64], r9 │ │ │ │ @ instruction: 0x26131298 │ │ │ │ @ instruction: 0xf011e7cc │ │ │ │ svclt 0x000c4f80 │ │ │ │ ldrshcs r2, [r0, #28]! │ │ │ │ svclt 0x00184211 │ │ │ │ andslt pc, r8, sp, asr #17 │ │ │ │ svcge 0x003ef47f │ │ │ │ @@ -57022,21 +57022,21 @@ │ │ │ │ blcs 0x62a60 │ │ │ │ svcge 0x006bf47f │ │ │ │ cmnlt r3, #58112 @ 0xe300 │ │ │ │ blcs 0x6306c │ │ │ │ svcge 0x0065f47f │ │ │ │ blcs 0x62e74 │ │ │ │ svcge 0x0061f47f │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r4, sp, asr #4 │ │ │ │ + addscc pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d10 │ │ │ │ vqsub.s32 d4, d10, d19 │ │ │ │ - vst2.32 {d31,d33}, [r2], r7 │ │ │ │ + vst2.8 {d31,d33}, [r2 :128] │ │ │ │ @ instruction: 0x61224201 │ │ │ │ stmiavs sl!, {r0, r1, r3, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00062a02 │ │ │ │ vst1.8 {d18-d20}, [pc] │ │ │ │ andcs r2, r0, r0, ror r0 │ │ │ │ subeq lr, pc, sl, lsr #13 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr2, cr15, {1} │ │ │ │ @@ -57047,29 +57047,29 @@ │ │ │ │ stclvs 6, cr14, [r3], #-808 @ 0xfffffcd8 │ │ │ │ bicle r2, pc, r0, lsl #22 │ │ │ │ stmdbcs r0, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbls r9, {r0, r1, r2, r3, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldrtle r0, [sl], #329 @ 0x149 │ │ │ │ vabd.s8 d30, d29, d17 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmvn.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d19, d0, d0[5] │ │ │ │ blmi 0xc7f14 │ │ │ │ sbcscc pc, r6, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf956f22a │ │ │ │ - ldrsbteq pc, [r2], -ip @ │ │ │ │ + @ instruction: 0xf8fef22a │ │ │ │ + eorseq pc, r2, ip, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeb9f074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5010ff0 │ │ │ │ strmi r5, [r4], -r0, asr #10 │ │ │ │ @ instruction: 0xf8d54601 │ │ │ │ @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r1, r2, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3, {r0, r1, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d5d11d │ │ │ │ rsceq r1, r3, ip, lsr #8 │ │ │ │ strtcs pc, [r4], #-2261 @ 0xfffff72b │ │ │ │ sbceq lr, r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf414d41e │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @@ -57104,21 +57104,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8e4f22a │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + @ instruction: 0xf88cf22a │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30bf40 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57128,21 +57128,21 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xc8058 │ │ │ │ vhsub.s32 d2, d10, d26 │ │ │ │ - svclt 0x0000f8b5 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + svclt 0x0000f85d │ │ │ │ + eorseq pc, r2, r0, lsr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9f1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ stmibvc fp, {r0, r1, r2, r3, r4, r7, r9, ip, lr} │ │ │ │ bvc 0x1294808 │ │ │ │ @ instruction: 0xf00100db │ │ │ │ @@ -57153,29 +57153,29 @@ │ │ │ │ andle r4, sl, #805306377 @ 0x30000009 │ │ │ │ movwne pc, #45571 @ 0xb203 @ │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0xc80bc │ │ │ │ subsvs pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf882f22a │ │ │ │ - eorseq pc, r2, ip, lsl #8 │ │ │ │ + @ instruction: 0xf82af22a │ │ │ │ + eorseq pc, r2, ip, lsr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeb9f21c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ @ instruction: 0xf5044601 │ │ │ │ @ instruction: 0xf8d45440 │ │ │ │ - @ instruction: 0xf1da0420 │ │ │ │ - stmdbvs r3, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf1d90420 │ │ │ │ + stmdbvs r3, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcvs 0x00a0f413 │ │ │ │ @ instruction: 0xf8d4bf02 │ │ │ │ movwcc r3, #5164 @ 0x142c │ │ │ │ strtcc pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -57283,15 +57283,15 @@ │ │ │ │ and r4, r8, r0, lsl #4 │ │ │ │ svceq 0x0000f1be │ │ │ │ blls 0xfc280 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ stmib r0, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf11923ea │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r8], -r0, rrx │ │ │ │ blx 0xff0061fe │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4628fbf5 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0x33a4f8d4 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -57333,22 +57333,22 @@ │ │ │ │ b 0x348808 │ │ │ │ andmi r0, fp, r2, lsl #4 │ │ │ │ blls 0x102100 │ │ │ │ cmppeq r6, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ cmnppl r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #12, 20 @ 0xc000 │ │ │ │ str r4, [r9, fp] │ │ │ │ - andmi pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ + eorscc pc, r4, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vhsub.s8 d25, d1, d0 │ │ │ │ blmi 0x98eb0 │ │ │ │ - stc2l 1, cr15, [r8, #968] @ 0x3c8 │ │ │ │ - eorseq pc, r2, r0, lsr #8 │ │ │ │ + ldc2l 1, cr15, [r4, #-968]! @ 0xfffffc38 │ │ │ │ + eorseq pc, r2, r0, asr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeb9f4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vldr , [pc, #448] @ 0x484b8 │ │ │ │ addlt r7, r3, fp, lsl #22 │ │ │ │ @ instruction: 0xf8d04613 │ │ │ │ stc 3, cr2, [sp, #672] @ 0x2a0 │ │ │ │ @@ -57599,21 +57599,21 @@ │ │ │ │ @ instruction: 0xf3c3bfa8 │ │ │ │ ble 0xffaa08e0 │ │ │ │ strbteq pc, [r8], #-2192 @ 0xfffff770 @ │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 d20, d16, #64 │ │ │ │ + vmla.i d19, d16, d0[4] │ │ │ │ blmi 0xc87b8 │ │ │ │ submi pc, pc, #64, 4 │ │ │ │ - stc2 2, cr15, [r4, #-164] @ 0xffffff5c │ │ │ │ - eorseq pc, r2, r0, lsr r4 @ │ │ │ │ + stc2 2, cr15, [ip], #164 @ 0xa4 │ │ │ │ + eorseq pc, r2, r0, ror #6 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0x0151689a │ │ │ │ @ instruction: 0xf500d42b │ │ │ │ ldrlt r5, [r0], #-896 @ 0xfffffc80 │ │ │ │ msrmi SPSR_, #13828096 @ 0xd30000 │ │ │ │ movweq pc, #61460 @ 0xf014 @ │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ @@ -57674,15 +57674,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, sl, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bb57 │ │ │ │ + svclt 0x0000bb03 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57707,15 +57707,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi sl, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi sl, #11 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bb15 │ │ │ │ + svclt 0x0000bac1 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57741,15 +57741,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ andmi r1, fp, r8, ror r4 │ │ │ │ ldrbtne pc, [ip], #-2270 @ 0xfffff722 @ │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000bad1 │ │ │ │ + svclt 0x0000ba7d │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r3, [r1, #-2064] @ 0xfffff7f0 │ │ │ │ cmpppl r8, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subpl pc, r0, r0, lsl #10 │ │ │ │ stcne 8, cr15, [r8], {81} @ 0x51 │ │ │ │ biccs pc, r4, r1, asr #7 │ │ │ │ @@ -57775,15 +57775,15 @@ │ │ │ │ @ instruction: 0xf8ded009 │ │ │ │ mulmi fp, r0, r4 │ │ │ │ ldrne pc, [r4], #2270 @ 0x8de │ │ │ │ tstmi r3, #10 │ │ │ │ qadd16mi fp, r9, r4 │ │ │ │ pop {r8, sp} │ │ │ │ @ instruction: 0xf0c34030 │ │ │ │ - svclt 0x0000ba8d │ │ │ │ + svclt 0x0000ba39 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeb9fbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30c9a8 │ │ │ │ stmiavs sl, {r0, r1, r3, r4, r5, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andle r2, sl, r1, lsl #20 │ │ │ │ @@ -57793,31 +57793,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmiapl r0, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d13, d8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xc8ac0 │ │ │ │ vhsub.s32 d2, d9, d26 │ │ │ │ - svclt 0x0000fb81 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + svclt 0x0000fb29 │ │ │ │ + eorseq pc, r2, r0, lsr r3 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7678 │ │ │ │ vadd.i8 d29, d15, d14 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc930c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57830,15 +57830,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d76cc │ │ │ │ vadd.i8 d29, d15, d14 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9360 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmdacc r3, {r2, r4, r5, r7} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ andcs r0, r0, #192 @ 0xc0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #8 │ │ │ │ @@ -57851,15 +57851,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d418 │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7720 │ │ │ │ vadd.i8 d29, d15, d14 │ │ │ │ - vsra.s64 d19, d0, #64 │ │ │ │ + vmla.f d18, d16, d0[0] │ │ │ │ bl 0x88fb4 │ │ │ │ @ instruction: 0xf8d10183 │ │ │ │ blcs 0x114dc4 │ │ │ │ andcs sp, r0, r4, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq pc, r1, #130 @ 0x82 │ │ │ │ @@ -57873,15 +57873,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41c │ │ │ │ stmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7778 │ │ │ │ vtst.8 d29, d15, d2 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc940c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x94e1c │ │ │ │ andcs sp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vmla.f , , d0[2] │ │ │ │ @@ -57896,15 +57896,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d77d4 │ │ │ │ vadd.i8 d29, d15, d13 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9468 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114e78 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @ instruction: 0xf0000840 │ │ │ │ @@ -57919,15 +57919,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7430 │ │ │ │ vtst.8 d29, d15, d3 │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ bl 0x1098c4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd4ed4 │ │ │ │ @ instruction: 0xf8d0d109 │ │ │ │ blcs 0x557ac │ │ │ │ andmi pc, r0, r3 │ │ │ │ @ instruction: 0x2007bfb8 │ │ │ │ @@ -57942,15 +57942,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d788c │ │ │ │ vadd.i8 d29, d15, d13 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9520 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f30 │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57965,15 +57965,15 @@ │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d78e8 │ │ │ │ vadd.i8 d29, d15, d13 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc957c │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x114f8c │ │ │ │ andcs sp, r0, r3, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst2.32 {d0-d3}, [r0 :256], r8 │ │ │ │ @@ -57988,15 +57988,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41b │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7544 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ bl 0x1099d8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ strhlt r3, [fp, r4]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @@ -58016,15 +58016,15 @@ │ │ │ │ streq r1, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41e │ │ │ │ bllt 0xc8d298 │ │ │ │ ldrsbne pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ stmdbcs sl, {r4, r8, fp, ip, sp} │ │ │ │ vtst.8 d29, d15, d4 │ │ │ │ - @ instruction: 0xf2c03c90 │ │ │ │ + vqdmulh.s d18, d16, d0[0] │ │ │ │ bl 0x34be48 │ │ │ │ @ instruction: 0xf8dc0c81 │ │ │ │ stmdbcs r3, {r2, r4, r5, r7, ip} │ │ │ │ @ instruction: 0xf8c0d10a │ │ │ │ @ instruction: 0xf8c02b88 │ │ │ │ andcs r3, r0, ip, lsl #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -58043,15 +58043,15 @@ │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41a │ │ │ │ bllt 0x115304 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7a20 │ │ │ │ vtst.8 d29, d15, d0 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc96b4 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x1150c4 │ │ │ │ @ instruction: 0xf500d106 │ │ │ │ ldmdb r0, {r0, r3, r4, r5, sp, lr}^ │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -58076,21 +58076,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf94af229 │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + @ instruction: 0xf8f2f229 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba008c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ce54 │ │ │ │ stmiavs sp, {r2, r4, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, fp, r1, lsl #26 │ │ │ │ @@ -58101,21 +58101,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf918f229 │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + @ instruction: 0xf8c0f229 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba00f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34ceb8 │ │ │ │ stmiavs sp, {r2, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andseq pc, pc, #34 @ 0x22 │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ @@ -58127,21 +58127,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc5102 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf8e4f229 │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + @ instruction: 0xf88cf229 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x30cf20 │ │ │ │ stmiavs sp, {r0, r1, r3, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #2 │ │ │ │ bl 0x51f6c │ │ │ │ @@ -58154,30 +58154,30 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ sbcpl fp, r2, r8, lsr sp │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xc9064 │ │ │ │ vqsub.s32 d2, d9, d20 │ │ │ │ - svclt 0x0000f8af │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + svclt 0x0000f857 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ streq r6, [sl, #2201] @ 0x899 │ │ │ │ @ instruction: 0xf890d419 │ │ │ │ ldmiblt fp, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andseq pc, pc, #2 │ │ │ │ bcs 0x2d7818 │ │ │ │ vadd.i8 d29, d15, d15 │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ bl 0x109cac │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ blcs 0xd52bc │ │ │ │ svceq 0x00cbd105 │ │ │ │ @ instruction: 0xf8d0d003 │ │ │ │ @ instruction: 0x065b33bc │ │ │ │ andcs sp, r0, r9, lsl #10 │ │ │ │ @@ -58193,15 +58193,15 @@ │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ bllt 0x111d28 │ │ │ │ @ instruction: 0x214cf890 │ │ │ │ @ instruction: 0xf8d0b9c2 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ bcc 0x4498b4 │ │ │ │ stmdale r8, {r1, r3, r9, fp, sp} │ │ │ │ - orrscc pc, r0, pc, asr #4 │ │ │ │ + biccs pc, r0, pc, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, r1, lsl #22 │ │ │ │ ldrsbtcs pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf500b1d2 │ │ │ │ @ instruction: 0xf890605f │ │ │ │ tstmi r8, #246415360 @ 0xeb00000 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @@ -58224,15 +58224,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7cf4 │ │ │ │ vadd.i8 d29, d15, d12 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9988 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58260,15 +58260,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42e │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7d84 │ │ │ │ vadd.i8 d29, d15, d12 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9a18 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt r3!, {r2, r4, r5, r7, ip, sp} │ │ │ │ strcc pc, [r0], #2256 @ 0x8d0 │ │ │ │ strle r0, [r4, #-2011]! @ 0xfffff825 │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ @@ -58300,15 +58300,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7e24 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9ab8 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58319,15 +58319,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ ldrble r0, [r3], #1371 @ 0x55b │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -58343,15 +58343,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7ed0 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9b64 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58362,15 +58362,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58384,15 +58384,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d7f74 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9c08 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58403,15 +58403,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r2, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058059b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58425,15 +58425,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8018 │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9cac │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58444,15 +58444,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58466,15 +58466,15 @@ │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d420 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d80bc │ │ │ │ vadd.i8 d29, d15, d8 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xc9d50 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ ldrhlt r3, [fp, #-4] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ @@ -58485,15 +58485,15 @@ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r1, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strble r0, [r5, #2010]! @ 0x7da │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0592101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ movwcs fp, #12040 @ 0x2f08 │ │ │ │ ldmdacs r8, {r0, r1, ip, lr, pc} │ │ │ │ movwcs fp, #16136 @ 0x3f08 │ │ │ │ cmpcc r4, #228, 2 @ 0x39 │ │ │ │ eorscc pc, r3, r4, asr r8 @ │ │ │ │ svclt 0x0058015b │ │ │ │ ldrble r2, [r2, #5] │ │ │ │ @@ -58516,21 +58516,21 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ blvs 0x338d14 │ │ │ │ rscpl fp, sl, fp, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xc960c │ │ │ │ vqsub.s32 d2, d8, d20 │ │ │ │ - svclt 0x0000fddb │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + svclt 0x0000fd83 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba076c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0538d │ │ │ │ tstcc r0, #72, 2 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -58538,15 +58538,15 @@ │ │ │ │ @ instruction: 0xf890bbb3 │ │ │ │ bllt 0x1f15abc │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d81d8 │ │ │ │ smlabbcs r1, r4, pc, fp @ │ │ │ │ stmdale r8, {r0, r1, r3, r9, sl, lr} │ │ │ │ - orrscc pc, r0, pc, asr #4 │ │ │ │ + biccs pc, r0, pc, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ rsbmi r4, r2, r9, lsl r6 │ │ │ │ ldrle r0, [r2, #-2002] @ 0xfffff82e │ │ │ │ andeq pc, r1, #132 @ 0x84 │ │ │ │ @ instruction: 0xed903901 │ │ │ │ @@ -58577,21 +58577,21 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcne 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00143c9 │ │ │ │ strmi r0, [fp], -r1, lsl #2 │ │ │ │ vaba.s8 d30, d29, d27 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 q10, q4, #64 │ │ │ │ + vaddl.s8 q10, d0, d8 │ │ │ │ blmi 0xc9700 │ │ │ │ eorscs pc, r3, #64, 4 │ │ │ │ - stc2l 2, cr15, [r0, #-160]! @ 0xffffff60 │ │ │ │ - eorseq pc, r2, r0, ror r4 @ │ │ │ │ + stc2 2, cr15, [r8, #-160] @ 0xffffff60 │ │ │ │ + eorseq pc, r2, r0, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d628 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58599,21 +58599,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xc9758 │ │ │ │ vhsub.s32 d2, d8, d26 │ │ │ │ - svclt 0x0000fd35 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + svclt 0x0000fcdd │ │ │ │ + eorseq pc, r2, r0, lsr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba08b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34d680 │ │ │ │ stmiavs sp, {r2, r3, r4, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r4, r1, lsl #26 │ │ │ │ @@ -58621,21 +58621,21 @@ │ │ │ │ tstpl r2, r8, asr pc │ │ │ │ tstpl r2, r2, lsl #10 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 d27, d13, d24 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xc97b0 │ │ │ │ vhsub.s32 d2, d8, d26 │ │ │ │ - svclt 0x0000fd09 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + svclt 0x0000fcb1 │ │ │ │ + eorseq pc, r2, r0, lsr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba0910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r8], #-357 @ 0xfffffe9b │ │ │ │ @@ -58658,31 +58658,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ svclt 0x001a0fe3 │ │ │ │ eorseq pc, r7, #2 │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ ldrb r0, [sl, r7, lsl #4] │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - ldc2 2, cr15, [lr], #160 @ 0xa0 │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + stc2l 2, cr15, [r6], #-160 @ 0xffffff60 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [r9, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d42f │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d83fc │ │ │ │ vadd.i8 d29, d15, d12 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xca090 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ stmiblt fp!, {r2, r4, r5, r7, ip, sp} │ │ │ │ ldclcc 8, cr15, [r8], {208} @ 0xd0 │ │ │ │ strtle r0, [r5], #-2011 @ 0xfffff825 │ │ │ │ ldrteq pc, [r8], #-2256 @ 0xfffff730 @ │ │ │ │ addcc pc, r0, r0, lsl #8 │ │ │ │ @@ -58712,15 +58712,15 @@ │ │ │ │ ldreq sp, [fp, #1045] @ 0x415 │ │ │ │ @ instruction: 0xf890d417 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ blcs 0x2d8494 │ │ │ │ vadd.i8 d29, d15, d13 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xca128 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ blcs 0x95b38 │ │ │ │ andcs sp, r0, r3, lsl #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ vst3.8 {d0-d2}, [r0 :256], r8 │ │ │ │ @@ -58735,15 +58735,15 @@ │ │ │ │ @ instruction: 0xb1ab6380 │ │ │ │ ldrle r0, [r7], #-1427 @ 0xfffffa6d │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x44a52c │ │ │ │ stmdale sp, {r1, r3, r8, r9, fp, sp} │ │ │ │ - addscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + sbccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldrsbtcc pc, [r4], r2 @ │ │ │ │ tstle r3, r3, lsl #22 │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rsccc pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @@ -58777,39 +58777,39 @@ │ │ │ │ strble r5, [ip, #133]! @ 0x85 │ │ │ │ @ instruction: 0xf8cc5085 │ │ │ │ andcs r3, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rscsmi pc, r4, sp, asr #4 │ │ │ │ + eormi pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stcllt 1, cr15, [r6, #-52]! @ 0xffffffcc │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + ldclt 1, cr15, [r2, #-52] @ 0xffffffcc │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #1024 @ 0x400 │ │ │ │ - blx 0xff286226 │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + blx 0x1c86226 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ @ instruction: 0xf8532c08 │ │ │ │ vmull.u8 , d2, d4 │ │ │ │ stccs 4, cr2, [r0], {64} @ 0x40 │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0x414cf890 │ │ │ │ cmnle r2, r0, lsl #24 │ │ │ │ ldrsbmi pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ ldreq pc, [pc], #-4 @ 0x499b4 │ │ │ │ stccs 12, cr3, [sl], {16} │ │ │ │ strcs fp, [r1], #-3983 @ 0xfffff071 │ │ │ │ - ldrcc pc, [r0, #591] @ 0x24f │ │ │ │ + strbcs pc, [r0, #591] @ 0x24f @ │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ streq lr, [r4, #2821] @ 0xb05 │ │ │ │ @ instruction: 0xf8d5bf98 │ │ │ │ vshr.u64 d20, d20, #61 │ │ │ │ blcs 0x4a6d4 │ │ │ │ vmla.i , q1, d1[5] │ │ │ │ stccs 5, cr7, [r0, #-512] @ 0xfffffe00 │ │ │ │ @@ -58936,15 +58936,15 @@ │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsble r2, r3, r0, lsl #18 │ │ │ │ strbtmi r2, [r9], -r1 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ vcgt.s16 d19, d3, d2 │ │ │ │ - @ instruction: 0x9c00fa73 │ │ │ │ + @ instruction: 0x9c00fa13 │ │ │ │ movtmi pc, #42063 @ 0xa44f @ │ │ │ │ orrscc pc, sl, #204472320 @ 0xc300000 │ │ │ │ blx 0xfe9703ee │ │ │ │ blx 0x11b3fa │ │ │ │ blls 0xe33f8 │ │ │ │ bl 0x11cff84 │ │ │ │ tstcs pc, r3, ror #13 │ │ │ │ @@ -58985,15 +58985,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstls r0, r8, ror #12 │ │ │ │ smlabtne r1, sp, r9, lr │ │ │ │ vrhadd.s8 d25, d15, d3 │ │ │ │ - ldmib sp, {r0, r1, r2, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vst1.8 {d23-d25}, [pc], r2 │ │ │ │ @ instruction: 0xf6c3404a │ │ │ │ stcls 0, cr3, [r0], {154} @ 0x9a │ │ │ │ cmneq r1, r1, lsl #20 │ │ │ │ blne 0xff70a2a0 │ │ │ │ bicsvs lr, r7, r1, asr #20 │ │ │ │ tsteq r6, r1, ror #22 │ │ │ │ @@ -59016,17 +59016,17 @@ │ │ │ │ andle r0, fp, r0, ror #9 │ │ │ │ ldrcs pc, [r0], #2261 @ 0x8d5 │ │ │ │ @ instruction: 0xf8d54013 │ │ │ │ b 0x352f5c │ │ │ │ b 0x150cd18 │ │ │ │ svclt 0x0014030c │ │ │ │ tstcs r0, r1, lsl #2 │ │ │ │ - @ instruction: 0xf8daf0c2 │ │ │ │ + @ instruction: 0xf886f0c2 │ │ │ │ vabd.s16 d30, d29, d16 │ │ │ │ - svclt 0x0000f9d7 │ │ │ │ + svclt 0x0000f977 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strbeq lr, [r1, #2816] @ 0xb00 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ @@ -59034,15 +59034,15 @@ │ │ │ │ blcs 0xf58668 │ │ │ │ vtst.8 , q2, q1 │ │ │ │ vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf8320295 │ │ │ │ @ instruction: 0xf64f2013 │ │ │ │ addsmi r7, sl, #-67108861 @ 0xfc000003 │ │ │ │ vhadd.s8 , , q4 │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ bl 0x10aa30 │ │ │ │ @ instruction: 0xf5051302 │ │ │ │ ldmvs fp, {r0, r2, r4, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46074798 │ │ │ │ strtmi r4, [r0], -r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @@ -59100,15 +59100,15 @@ │ │ │ │ andle r0, sl, r0, ror #9 │ │ │ │ ldrcc pc, [r0], #2260 @ 0x8d4 │ │ │ │ tsteq r3, ip, lsl #20 │ │ │ │ ldrcc pc, [r4], #2260 @ 0x8d4 │ │ │ │ teqmi r1, #30 │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ andls r2, r1, #0, 2 │ │ │ │ - @ instruction: 0xf832f0c2 │ │ │ │ + @ instruction: 0xffdef0c1 │ │ │ │ str r9, [lr, r1, lsl #20]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r7, [pc], -ip, lsl #19 │ │ │ │ rsceq r7, r4, fp, asr #20 │ │ │ │ @@ -59147,21 +59147,21 @@ │ │ │ │ @ instruction: 0xf8c80207 │ │ │ │ andcs r2, r0, r4, asr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, , q12 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 d20, d0, #64 │ │ │ │ + vmla.i d19, d16, d0[0] │ │ │ │ blmi 0xc9fe8 │ │ │ │ subvs pc, fp, #64, 4 │ │ │ │ - @ instruction: 0xf8ecf228 │ │ │ │ - eorseq pc, r2, r0, lsl #9 │ │ │ │ + @ instruction: 0xf894f228 │ │ │ │ + ldrhteq pc, [r2], -r0 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ mulsvc r8, sp, r8 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ bl 0x1db840 │ │ │ │ @@ -59172,15 +59172,15 @@ │ │ │ │ mulsle r8, sl, r2 │ │ │ │ ldmdale fp!, {r2, r3, r4, r5, r8, r9, fp, sp} │ │ │ │ andpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ andscs pc, r3, r2, lsr r8 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ mlasle r1, sl, r2, r4 │ │ │ │ - orrscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + biccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movwne lr, #11011 @ 0x2b03 │ │ │ │ ldmvs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c44798 │ │ │ │ @ instruction: 0xf8c40950 │ │ │ │ vmul.p32 , , q2 │ │ │ │ movwcs r4, #1304 @ 0x518 │ │ │ │ @@ -59592,15 +59592,15 @@ │ │ │ │ tstpeq r1, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d7d009 │ │ │ │ mulsmi r8, r0, r4 │ │ │ │ ldrcc pc, [r4], #2263 @ 0x8d7 │ │ │ │ movwmi r4, #8218 @ 0x201a │ │ │ │ tstcs r1, r4, lsl pc │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - mrrc2 0, 12, pc, sl, cr1 @ │ │ │ │ + stc2 0, cr15, [r6], {193} @ 0xc1 │ │ │ │ svclt 0x0000e7bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ @ instruction: 0xf005fab3 │ │ │ │ @@ -59721,20 +59721,20 @@ │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x07dd3230 │ │ │ │ @ instruction: 0xf500d412 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ ldrbeq r3, [ip, r8, lsr #14] │ │ │ │ vshl.s8 d29, d12, d13 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d22, d0, d0[5] │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ blmi 0x6ca8e8 │ │ │ │ addne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - ldc2l 2, cr15, [r0], #-156 @ 0xffffff64 │ │ │ │ + ldc2 2, cr15, [r8], {39} @ 0x27 │ │ │ │ @ instruction: 0xf0026b0b │ │ │ │ strcs r0, [r0], #-527 @ 0xfffffdf1 │ │ │ │ stmiavs sp, {r0, r1, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c03eb00 │ │ │ │ andsle r2, r5, r1, lsl #26 │ │ │ │ streq r6, [r9], r9, lsl #18 │ │ │ │ sbcpl fp, r2, r8, asr pc │ │ │ │ @@ -59745,22 +59745,22 @@ │ │ │ │ ldrbeq r3, [fp, r8, lsr #14] │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf8cc50c2 │ │ │ │ strb r4, [sl, r4]! │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorscs r4, r4, #2048 @ 0x800 │ │ │ │ - mcrr2 2, 2, pc, r0, cr7 @ │ │ │ │ - mlaseq r2, r4, r4, pc @ │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + blx 0xffa87132 │ │ │ │ + eorseq pc, r2, r4, asr #7 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba1aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ blvs 0x34e86c │ │ │ │ stmiavs sp, {r2, r4, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0x0c04eb00 │ │ │ │ andle r2, r3, r1, lsl #26 │ │ │ │ @@ -59777,33 +59777,33 @@ │ │ │ │ stmdbpl r5, {r3, r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0008428b │ │ │ │ rscsle r4, r3, sl, lsr #5 │ │ │ │ andcs r5, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - stc2 2, cr15, [r0], {39} @ 0x27 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + blx 0xfea871b2 │ │ │ │ + eorseq pc, r2, r0, lsr r3 @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ cmpeq r9, r0, asr #4 │ │ │ │ bcs 0x7fd94 │ │ │ │ @ instruction: 0xf890d13f │ │ │ │ blcs 0x56e64 │ │ │ │ @ instruction: 0xf8d0d166 │ │ │ │ @ instruction: 0xf0022158 │ │ │ │ blcc 0x44b5bc │ │ │ │ ldmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ - orrscc pc, r0, pc, asr #4 │ │ │ │ + biccs pc, r0, pc, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r3, r1, lsl #22 │ │ │ │ ldrsbtcc pc, [r4], r1 @ │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ streq r1, [r9, -r0, lsl #9] │ │ │ │ eor sp, r1, r7, lsl #10 │ │ │ │ @ instruction: 0xf890bbb2 │ │ │ │ @@ -59814,15 +59814,15 @@ │ │ │ │ stmdble sl, {r1, r3, r9, fp, sp} │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, r0 │ │ │ │ svclt 0x00182800 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ bl 0x10b660 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ tstlt sl, #180 @ 0xb4 │ │ │ │ mvnle r2, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d04770 │ │ │ │ @@ -59873,15 +59873,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x56f9c │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - orrscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + biccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188c0c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59905,15 +59905,15 @@ │ │ │ │ bl 0x51c44 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #128, 8 @ 0x80000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - ldccc 2, cr15, [r0], {79} @ 0x4f │ │ │ │ + stclcs 2, cr15, [r0], {79} @ 0x4f │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stceq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -59948,15 +59948,15 @@ │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf890b9f1 │ │ │ │ blcs 0x570c8 │ │ │ │ @ instruction: 0xf8d0d158 │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r4!, {r1, r3, r8, fp, sp}^ │ │ │ │ - orrscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + biccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r4, r5, r7, r8, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -r9 │ │ │ │ blmi 0x188d38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -59980,15 +59980,15 @@ │ │ │ │ bl 0x51d70 │ │ │ │ @ instruction: 0xf8d40481 │ │ │ │ strbeq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf890d5ab │ │ │ │ vraddhn.i16 d20, q10, q0 │ │ │ │ eormi r0, r2, #192, 8 @ 0xc0000000 │ │ │ │ @ instruction: 0xe7cad0da │ │ │ │ - ldccc 2, cr15, [r0], {79} @ 0x4f │ │ │ │ + stclcs 2, cr15, [r0], {79} @ 0x4f │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r3, {d14-d19} │ │ │ │ ldrsbtcc pc, [r4], ip @ │ │ │ │ lslsle r2, r0, #22 │ │ │ │ strgt pc, [r0], #2192 @ 0x890 │ │ │ │ stcleq 3, cr15, [r0], {204} @ 0xcc │ │ │ │ svceq 0x000cea12 │ │ │ │ @@ -60022,15 +60022,15 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf890b9ec │ │ │ │ blcs 0x571f0 │ │ │ │ @ instruction: 0xf8d0d15e │ │ │ │ @ instruction: 0xf0011158 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r3, r4, r8} │ │ │ │ stmiale r6!, {r1, r3, r8, fp, sp}^ │ │ │ │ - orrscc pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + biccs pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ ldrsbtne pc, [r4], r3 @ │ │ │ │ stmdbcs r3, {r0, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf85dd1d9 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ @@ -60055,15 +60055,15 @@ │ │ │ │ ldrle r0, [r0, #2012]! @ 0x7dc │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @ instruction: 0xf0134313 │ │ │ │ ldrshle r0, [r8, #63] @ 0x3f │ │ │ │ @ instruction: 0xe7ab4618 │ │ │ │ - ldrcc pc, [r0], #591 @ 0x24f │ │ │ │ + strbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r3], #2820 @ 0xb04 │ │ │ │ ldrsbtcc pc, [r4], r4 @ │ │ │ │ @ instruction: 0xd1ae2b00 │ │ │ │ strcc pc, [r0], #2192 @ 0x890 │ │ │ │ movteq pc, #963 @ 0x3c3 @ │ │ │ │ movweq pc, #4227 @ 0x1083 @ │ │ │ │ @@ -60113,21 +60113,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ ble 0x11662c │ │ │ │ strle r0, [r1, #-310] @ 0xfffffeca │ │ │ │ sbcsle r2, ip, r1, lsl #26 │ │ │ │ ldrble r0, [sl], #1673 @ 0x689 │ │ │ │ vabd.s8 q15, , q15 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xcaf00 │ │ │ │ vhsub.s32 d2, d7, d26 │ │ │ │ - svclt 0x0000f961 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + svclt 0x0000f909 │ │ │ │ + eorseq pc, r2, r0, lsr r3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba2060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ ldrcc r5, [r0], #-1165 @ 0xfffffb73 │ │ │ │ stcmi 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strle r0, [r4, #-1572] @ 0xfffff9dc │ │ │ │ @@ -60166,29 +60166,29 @@ │ │ │ │ movpl pc, #13959168 @ 0xd50000 │ │ │ │ svcvs 0x0060f415 │ │ │ │ bvc 0x3bf350 │ │ │ │ svclt 0x00182d06 │ │ │ │ cmnpvs lr, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ vld4.8 {d13,d15,d17,d19}, [r3], lr │ │ │ │ stmdblt ip!, {r1, r4, r5, r8, r9, sp, lr}^ │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #9216 @ 0x2400 │ │ │ │ - @ instruction: 0xf8f6f227 │ │ │ │ + @ instruction: 0xf89ef227 │ │ │ │ rscsle r2, r1, r0, lsl #24 │ │ │ │ vmlaeq.f64 d14, d4, d0 │ │ │ │ @ instruction: 0xf8de5905 │ │ │ │ adcmi r4, r3, #4 │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ @ instruction: 0xe7bcd1b2 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffc87094 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + bllt 0xfe787094 │ │ │ │ + eorseq pc, r2, r0, lsr r3 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ blvs 0x3a0194 │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ vmull.u8 q10, d4, d8 │ │ │ │ @@ -60223,21 +60223,21 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsvs r5, r3, r2, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xcb0b8 │ │ │ │ vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000f885 │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + svclt 0x0000f82d │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbteq r6, [ip], sp, lsl #18 │ │ │ │ stclvs 4, cr13, [pc], {21} │ │ │ │ ssatmi fp, #29, pc, lsl #2 @ │ │ │ │ @@ -60251,21 +60251,21 @@ │ │ │ │ andle r5, r1, r6, asr #1 │ │ │ │ strle r0, [r0, #-1707] @ 0xfffff955 │ │ │ │ andcs r6, r0, ip, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vand q12, , q8 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q10, d16, d0 │ │ │ │ + vshr.s64 d19, d16, #64 │ │ │ │ blmi 0xcb128 │ │ │ │ - vqsub.s32 d2, d7, d20 │ │ │ │ - svclt 0x0000f84d │ │ │ │ - ldrshteq pc, [r2], -r4 @ │ │ │ │ + vqsub.s32 d2, d6, d20 │ │ │ │ + svclt 0x0000fff5 │ │ │ │ + eorseq pc, r2, r4, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba2288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs ip, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strbteq r4, [r2], fp, lsl #12 │ │ │ │ ldmib r1, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrle r0, [r4], #-266 @ 0xfffffef6 │ │ │ │ @@ -60278,21 +60278,21 @@ │ │ │ │ ldmdane r5, {r0, r1, r3, r4, r6, r7, fp, sp, lr} │ │ │ │ blcs 0xa10fc │ │ │ │ @ instruction: 0xf014d002 │ │ │ │ andle r0, r0, r0, lsr #2 │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addmi pc, r0, sp, asr #4 │ │ │ │ + adcscc pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ eorcs r4, sl, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf816f227 │ │ │ │ - eorseq pc, r2, r0, lsl #8 │ │ │ │ + @ instruction: 0xffbef226 │ │ │ │ + eorseq pc, r2, r0, lsr r3 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strbpl pc, [r0], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf8d6b085 │ │ │ │ blcs 0x581b8 │ │ │ │ @@ -60327,15 +60327,15 @@ │ │ │ │ andle r5, r8, r0, lsl #3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ @ instruction: 0xf0414100 │ │ │ │ @ instruction: 0xf8d65100 │ │ │ │ @ instruction: 0xf1d60420 │ │ │ │ - strmi pc, [r4], -r9, lsl #31 │ │ │ │ + @ instruction: 0x4604ff35 │ │ │ │ stmdbvs r3, {r4, r8, r9, ip, sp, pc} │ │ │ │ ldrble r0, [r8], #1371 @ 0x55b │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xff6cf7ff │ │ │ │ strmi r4, [r8], r1, lsl #13 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf8d6d1b6 │ │ │ │ @@ -60400,15 +60400,15 @@ │ │ │ │ tstpmi r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstppl r0, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strtcc pc, [r8], #-2262 @ 0xfffff72a │ │ │ │ strteq pc, [r0], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf853189c │ │ │ │ @ instruction: 0xf8d48002 │ │ │ │ @ instruction: 0xf1d6b004 │ │ │ │ - @ instruction: 0x4642fef7 │ │ │ │ + strbmi pc, [r2], -r3, lsr #29 @ │ │ │ │ ldrbmi r4, [fp], -r4, lsl #12 │ │ │ │ stccs 6, cr4, [r0], {72} @ 0x48 │ │ │ │ @ instruction: 0xf8d6d1be │ │ │ │ strcc r3, [r1, #-1068] @ 0xfffffbd4 │ │ │ │ adcmi r4, fp, #169869312 @ 0xa200000 │ │ │ │ ldrbmi sp, [r0], -pc, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -60425,75 +60425,75 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ @ instruction: 0xf8d40800 │ │ │ │ @ instruction: 0xf1d70420 │ │ │ │ - vadd.f32 d31, d8, d29 │ │ │ │ + vfma.f32 , q12, │ │ │ │ vaddw.s8 , q8, d21 │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - @ instruction: 0x4632fcdb │ │ │ │ + ldrtmi pc, [r2], -r7, lsl #25 @ │ │ │ │ strthi pc, [ip], #-2244 @ 0xfffff73c │ │ │ │ tstpeq r1, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1d84607 │ │ │ │ - @ instruction: 0xf8d4fca9 │ │ │ │ + @ instruction: 0xf8d4fc55 │ │ │ │ tstcs r8, ip, lsr #8 │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - smlatbcs r8, r1, fp, pc @ │ │ │ │ + tstpcs r8, sp, asr #22 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r4], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0x2108fb9b │ │ │ │ + tstpcs r8, r7, asr #22 @ p-variant is OBSOLETE │ │ │ │ strteq pc, [r8], #-2244 @ 0xfffff73c │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0x2108fb95 │ │ │ │ + tstpcs r8, r1, asr #22 @ p-variant is OBSOLETE │ │ │ │ ldrteq pc, [r0], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf1e14628 │ │ │ │ - @ instruction: 0xf8d4fb8f │ │ │ │ + @ instruction: 0xf8d4fb3b │ │ │ │ @ instruction: 0xf8c4342c │ │ │ │ @ instruction: 0x46320434 │ │ │ │ ldrtcc pc, [r8], #-2244 @ 0xfffff73c @ │ │ │ │ @ instruction: 0xf8c44638 │ │ │ │ @ instruction: 0xf647842c │ │ │ │ vmla.f d22, d0, d1[6] │ │ │ │ @ instruction: 0xf1d80104 │ │ │ │ - @ instruction: 0xf8d4fc81 │ │ │ │ + @ instruction: 0xf8d4fc2d │ │ │ │ adcmi r3, fp, #44, 8 @ 0x2c000000 │ │ │ │ ldrtmi sp, [r8], -r4, lsl #2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stmdblt ip!, {r3, r4, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + ldmdblt r8, {r3, r4, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorpl pc, r8, sp, asr #4 │ │ │ │ + subsmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 d1, d6, d7 │ │ │ │ - svclt 0x0000fead │ │ │ │ - eorseq pc, r2, r8, lsr #9 │ │ │ │ + svclt 0x0000fe55 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ andsmi pc, r5, r0, asr #12 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ rsbscs r4, sl, #7340032 @ 0x700000 │ │ │ │ bpl 0x16887fc │ │ │ │ strpl pc, [r8, -r7, lsl #10] │ │ │ │ @ instruction: 0xf10a46d0 │ │ │ │ @ instruction: 0xf1080a20 │ │ │ │ mvnscs r0, r0, lsr r8 │ │ │ │ andpl pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - ldrcc pc, [r0], #591 @ 0x24f │ │ │ │ + strbcs pc, [r0], #591 @ 0x24f @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdbpl r4, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrcc r2, [r0, -r0, lsl #12] │ │ │ │ - stc 2, cr15, [r2], #-296 @ 0xfffffed8 │ │ │ │ + bl 0xff307d38 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #2506 @ 0x9ca │ │ │ │ movwcs lr, #10568 @ 0x2948 │ │ │ │ ldccs 8, cr8, [ip, #-148]! @ 0xffffff6c │ │ │ │ stmdavs r3!, {r3, r4, r5, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0x47984638 │ │ │ │ @ instruction: 0xf005b1d8 │ │ │ │ @@ -60519,22 +60519,22 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8da87f0 │ │ │ │ tstmi sl, #0 │ │ │ │ ldrdcc pc, [r4], -sl │ │ │ │ andcs pc, r0, sl, asr #17 │ │ │ │ @ instruction: 0xf8ca430b │ │ │ │ strb r3, [r6, r4]! │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subpl pc, ip, sp, asr #4 │ │ │ │ + rsbsmi pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ vhsub.s32 , q3, q7 │ │ │ │ - svclt 0x0000fe33 │ │ │ │ - ldrhteq pc, [r2], -r8 @ │ │ │ │ + svclt 0x0000fddb │ │ │ │ + eorseq pc, r2, r8, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba26bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ blx 0x1b094c2 │ │ │ │ ldrpl pc, [pc], r5, lsl #10 │ │ │ │ @ instruction: 0xf8563610 │ │ │ │ @@ -60745,15 +60745,15 @@ │ │ │ │ @ instruction: 0xf505d005 │ │ │ │ andcs r6, r0, r5, lsl #4 │ │ │ │ stmdb r2, {r8, sp}^ │ │ │ │ ldreq r0, [sl, r2, lsl #2]! │ │ │ │ @ instruction: 0xb12bd506 │ │ │ │ ldrdcs r0, [r0, -sl] │ │ │ │ subseq pc, r8, r5, lsl #12 │ │ │ │ - b 0x708148 │ │ │ │ + stmib r2, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ strbtcc pc, [r8], #-2261 @ 0xfffff72b @ │ │ │ │ ldrbeq pc, [r9, r7]! @ │ │ │ │ @ instruction: 0xf0234628 │ │ │ │ teqmi fp, #-469762045 @ 0xe4000003 │ │ │ │ strbtcc pc, [r8], #-2245 @ 0xfffff73b @ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 3, pc, cr2, cr15, {7} @ │ │ │ │ @@ -60843,22 +60843,22 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbpl pc, r8, sp, asr #4 │ │ │ │ + addsmi pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d2 │ │ │ │ vhsub.s32 d5, d6, d18 │ │ │ │ - svclt 0x0000fbab │ │ │ │ - eorseq pc, r2, r4, asr #9 │ │ │ │ + svclt 0x0000fb53 │ │ │ │ + ldrshteq pc, [r2], -r4 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ addpl pc, r0, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02100 │ │ │ │ @ instruction: 0xf4133390 │ │ │ │ svclt 0x00142f70 │ │ │ │ @@ -60878,29 +60878,29 @@ │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ subsvs pc, pc, r0, lsl #10 │ │ │ │ @ instruction: 0x3728f8d0 │ │ │ │ strle r0, [ip], #-2011 @ 0xfffff825 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbvs pc, r4, r8, asr #4 │ │ │ │ + addspl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b09 │ │ │ │ vhsub.s32 d1, d22, d14 │ │ │ │ - ldrmi pc, [r0], -r5, ror #22 │ │ │ │ + ldrmi pc, [r0], -sp, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - mlaseq r2, r4, r4, pc @ │ │ │ │ + eorseq pc, r2, r4, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfeba2c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0xf5003230 │ │ │ │ @ instruction: 0xf013605f │ │ │ │ andle r0, lr, r1, lsl #6 │ │ │ │ @@ -60910,28 +60910,28 @@ │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ tstcs r0, sp, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ ldrbeq r2, [r2, r8, lsr #14] │ │ │ │ vshl.s8 d29, d12, d13 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d8, d29 │ │ │ │ - vmla.i d22, d0, d0[5] │ │ │ │ + vshr.s64 d21, d4, #64 │ │ │ │ blmi 0x28bb7c │ │ │ │ addne pc, lr, #68157440 @ 0x4100000 │ │ │ │ - blx 0xa08362 │ │ │ │ + blx 0xff408360 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - mlaseq r2, r4, r4, pc @ │ │ │ │ + eorseq pc, r2, r4, asr #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0028f8cc │ │ │ │ stmibvc r9, {r2, r3, r9, sl, lr} │ │ │ │ blmi 0xfeef7db4 │ │ │ │ @ instruction: 0x460729ff │ │ │ │ @@ -60968,31 +60968,31 @@ │ │ │ │ rsbsle r2, r9, r0, lsl #16 │ │ │ │ mvnle r2, r1, lsl #16 │ │ │ │ ldmdacs r3, {r5, r8, fp, ip, sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ bicshi pc, r1, r0, asr #32 │ │ │ │ vadd.f32 d2, d0, d7 │ │ │ │ vand q12, , │ │ │ │ - vrsra.s64 d19, d0, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[0] │ │ │ │ bl 0x10c868 │ │ │ │ stmdbvs r0!, {r0, r2, r7, r8, sl}^ │ │ │ │ @ instruction: 0x5198f8d5 │ │ │ │ streq lr, [r5, #-2608] @ 0xfffff5d0 │ │ │ │ bichi pc, lr, r0, asr #32 │ │ │ │ svceq 0x001ff01e │ │ │ │ stmdbvs r5!, {r0, r1, r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf140062b │ │ │ │ blvs 0x86c02c │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldrmi r8, [r2, #308] @ 0x134 │ │ │ │ sbchi pc, r1, r0, lsl #6 │ │ │ │ @ instruction: 0x460b1c50 │ │ │ │ - stcvc 2, cr15, [r0], #308 @ 0x134 │ │ │ │ + ldclvs 2, cr15, [r0], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ - cdpvc 2, 6, cr15, cr8, cr13, {2} │ │ │ │ + cdpvs 2, 9, cr15, cr8, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ @ instruction: 0x46324659 │ │ │ │ vqsub.u8 d4, d16, d3 │ │ │ │ ldrmi r8, [r9], sp, lsr #1 │ │ │ │ @ instruction: 0xf1011c55 │ │ │ │ strls r0, [lr, #-2817] @ 0xfffff4ff │ │ │ │ movweq lr, #63949 @ 0xf9cd │ │ │ │ @@ -61043,15 +61043,15 @@ │ │ │ │ ldrb sp, [r1, -r2, lsl #1]! │ │ │ │ strtmi r2, [r1], -r0, ror #4 │ │ │ │ @ instruction: 0xf7c4a812 │ │ │ │ stmdbvc r3!, {r2, r5, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdavs r1!, {r1, r5, r6, r7, r8, fp, sp, lr} │ │ │ │ movwls r9, #38923 @ 0x980b │ │ │ │ @ instruction: 0xf1e79208 │ │ │ │ - ldmib sp, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r2, [r3], r8, lsl #6 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ blcs 0x3ec12c │ │ │ │ msrhi R8_usr, r0 │ │ │ │ sbcslt r3, fp, #67108864 @ 0x4000000 │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r2], sl │ │ │ │ ldrtmi r5, [r8], -r0, lsl #4 │ │ │ │ @@ -61059,15 +61059,15 @@ │ │ │ │ movwcs r9, #8729 @ 0x2219 │ │ │ │ movwls sl, #2322 @ 0x912 │ │ │ │ movwcs r4, #5698 @ 0x1642 │ │ │ │ blvs 0x14642c │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xff16f7fb │ │ │ │ @ instruction: 0xf1e04658 │ │ │ │ - stmib sp, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r9, [r2], -r2, lsl #12 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwls r6, #18467 @ 0x4823 │ │ │ │ movwls r2, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7fb2301 │ │ │ │ blls 0x24b938 │ │ │ │ @@ -61087,141 +61087,141 @@ │ │ │ │ cmnle r7, r0, lsl #6 │ │ │ │ andcs fp, r0, sp, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e7980a │ │ │ │ - strbmi pc, [r2], -r5, lsr #29 @ │ │ │ │ + @ instruction: 0x4642fe51 │ │ │ │ movwcs r4, #5763 @ 0x1683 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ movwls r6, #3 │ │ │ │ @ instruction: 0x462b4638 │ │ │ │ stmdbge r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcr2 7, 6, pc, cr14, cr11, {7} @ │ │ │ │ @ instruction: 0xf1e04658 │ │ │ │ - stmib sp, {r0, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cd9602 │ │ │ │ strtmi sl, [fp], -r4 │ │ │ │ andls r6, r4, #2228224 @ 0x220000 │ │ │ │ andls r2, r0, #536870912 @ 0x20000000 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ blmi 0x3cc268 │ │ │ │ strls r4, [r0, #-1576] @ 0xfffff9d8 │ │ │ │ rscsmi pc, r7, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf85af1ef │ │ │ │ + @ instruction: 0xf806f1ef │ │ │ │ svceq 0x0001f1bc │ │ │ │ blcs 0x23bbe8 │ │ │ │ svcge 0x006df67f │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subvs pc, r0, sp, asr #4 │ │ │ │ + rsbspl pc, r0, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d4 │ │ │ │ vqsub.s32 q2, q3, q12 │ │ │ │ - svclt 0x0000f997 │ │ │ │ + svclt 0x0000f93f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq pc, r2, r4, lsl #10 │ │ │ │ - eorseq pc, r2, r0, ror #9 │ │ │ │ + eorseq pc, r2, r4, lsr r4 @ │ │ │ │ + eorseq pc, r2, r0, lsl r4 @ │ │ │ │ @ instruction: 0xf57f0668 │ │ │ │ blvs 0x877994 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ blvs 0x187798c │ │ │ │ @ instruction: 0x6c60b9f0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf24daedc │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmov.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[0] │ │ │ │ blmi 0x14cbed4 │ │ │ │ adcsmi pc, r7, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf976f226 │ │ │ │ + @ instruction: 0xf91ef226 │ │ │ │ andls r4, ip, r3, lsl #13 │ │ │ │ blvs 0x18858c4 │ │ │ │ blvs 0xfe878294 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ stcvs 14, cr10, [r0], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0x066bb1f0 │ │ │ │ strb sp, [r0], r1, ror #9 │ │ │ │ stmdacs r0, {r5, r7, r8, r9, fp, sp, lr} │ │ │ │ ssat sp, #29, sp, asr #1 │ │ │ │ - @ instruction: 0xf940f25b │ │ │ │ + @ instruction: 0xf8e0f25b │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ blmi 0x114c310 │ │ │ │ vhadd.s8 d25, d2, d0 │ │ │ │ - @ instruction: 0xf1ef42a6 │ │ │ │ - andcs pc, r0, r7, lsl #16 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf1ee42a6 │ │ │ │ + @ instruction: 0x2000ffb3 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, lr, lsr fp │ │ │ │ rsbsmi pc, pc, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xfffcf1ee │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xffa8f1ee │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcsvs pc, r8, sp, asr #4 │ │ │ │ + rscpl pc, r8, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d22 │ │ │ │ vqsub.s32 d4, d22, d18 │ │ │ │ - vmul.i8 d31, d13, d31 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vadd.i8 , , │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vaddl.s8 q11, d0, d20 │ │ │ │ + vmov.i32 , #4 @ 0x00000004 │ │ │ │ blmi 0xc4bf5c │ │ │ │ rsbsmi pc, r6, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf932f226 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf8daf226 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbspl pc, ip, sp, asr #4 │ │ │ │ + adcmi pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d25 │ │ │ │ vqsub.s32 q2, q3, │ │ │ │ - vmla.i8 d31, d13, d21 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vadd.i8 , , │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vshr.s64 d21, d16, #64 │ │ │ │ + vmla.i d20, d16, d0[4] │ │ │ │ blmi 0x90bf90 │ │ │ │ rsbmi pc, r1, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf918f226 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf8c0f226 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscpl pc, r4, sp, asr #4 │ │ │ │ + andspl pc, r4, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vpadd.i8 d20, d2, d12 │ │ │ │ vhsub.s32 q2, q3, │ │ │ │ - vmla.i8 d31, d13, d11 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vtst.8 d31, d29, d19 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ blmi 0x5cbfc4 │ │ │ │ sbcsmi pc, r4, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf8fef226 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf8a6f226 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addvc pc, ip, sp, asr #4 │ │ │ │ + adcsvs pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d15 │ │ │ │ vqsub.s32 q2, q11, │ │ │ │ - vtst.8 , , │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vtst.8 d31, d29, d9 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ vrhadd.s8 d16, d13, d29 │ │ │ │ - vmla.i d22, d0, d0[7] │ │ │ │ + vshr.s64 d21, d12, #64 │ │ │ │ blmi 0x28bff8 │ │ │ │ rsbsmi pc, ip, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf8e4f226 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + @ instruction: 0xf88cf226 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addsvs pc, ip, sp, asr #4 │ │ │ │ + sbcpl pc, ip, sp, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0x73a8f503 │ │ │ │ adcmi pc, r9, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf8d6f226 │ │ │ │ - eorseq pc, r2, r0, ror #9 │ │ │ │ - eorseq pc, r2, r4, lsl #10 │ │ │ │ + @ instruction: 0xf87ef226 │ │ │ │ + eorseq pc, r2, r0, lsl r4 @ │ │ │ │ + eorseq pc, r2, r4, lsr r4 @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ bl 0xfeba317c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strcs r0, [r0, #-4072] @ 0xfffff018 │ │ │ │ ldrmi r4, [r0], r7, lsl #12 │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @@ -61253,31 +61253,31 @@ │ │ │ │ stccs 0, cr5, [r0, #-16] │ │ │ │ @ instruction: 0xb1a6d14e │ │ │ │ @ instruction: 0xf04f9c01 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ bllt 0x18eeac │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ vadd.i8 d22, d9, d16 │ │ │ │ - cmpplt r8, #51, 30 @ p-variant is OBSOLETE @ 0xcc │ │ │ │ + cmpplt r8, #3376 @ p-variant is OBSOLETE @ 0xd30 │ │ │ │ beq 0xc843c │ │ │ │ ldrbmi r3, [r6, #-1120] @ 0xfffffba0 │ │ │ │ @ instruction: 0xb115d8f3 │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - blls 0x8af78 │ │ │ │ + blls 0x8ae28 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldmdbeq r8, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ bicsle r4, lr, r3, asr #10 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r1!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf1e44628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10ad0d8 │ │ │ │ stmib r4, {r0, r9, fp}^ │ │ │ │ vstr d7, [r4, #16] │ │ │ │ ldrmi r8, [r2, #2826]! @ 0xb0a │ │ │ │ strbteq pc, [r0], #-260 @ 0xfffffefc @ │ │ │ │ ldrb sp, [r8, pc, ror #7] │ │ │ │ @ instruction: 0x23aa6127 │ │ │ │ @@ -61288,15 +61288,15 @@ │ │ │ │ stmib r4, {r0, r1, r3, lr}^ │ │ │ │ @ instruction: 0xf8d9230a │ │ │ │ tstmi r1, #16 │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ tstmi r3, #268435466 @ 0x1000000a │ │ │ │ strb r6, [r2, r3, ror #5] │ │ │ │ ldrdeq pc, [r0], -r9 │ │ │ │ - blx 0x160882c │ │ │ │ + blx 0x10882c │ │ │ │ cdpcs 6, 0, cr4, cr0, cr5, {0} │ │ │ │ ldr sp, [sl, sl, lsr #3]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ... │ │ │ │ @@ -61335,39 +61335,39 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r2], {255} @ 0xff │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq r8, r8, lsl #24 │ │ │ │ @ instruction: 0x81b1f142 │ │ │ │ @ instruction: 0xf0844650 │ │ │ │ - blls 0x8a9f8 │ │ │ │ + blls 0x8a8a8 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ sbceq pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf50d87f1 │ │ │ │ @ instruction: 0xf50a63ac │ │ │ │ @ instruction: 0xf44f5b40 │ │ │ │ smlabtcs r0, r0, r2, r6 │ │ │ │ ldrcs r4, [r0], #-1560 @ 0xfffff9e8 │ │ │ │ - stcl 2, cr15, [sl, #-292]! @ 0xfffffedc │ │ │ │ + ldc 2, cr15, [r2, #-292] @ 0xfffffedc │ │ │ │ vmax.s8 d20, d13, d3 │ │ │ │ - vaddw.s8 , q8, d24 │ │ │ │ + vsra.s64 q11, q4, #64 │ │ │ │ andvs r0, r1, sp, lsr #2 │ │ │ │ @ instruction: 0xf8db2202 │ │ │ │ vrshl.s8 , q10, q0 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf04f2403 │ │ │ │ stmib r0, {r0, fp}^ │ │ │ │ @ instruction: 0xf04f241b │ │ │ │ stmib r0, {r0, r1, r9, sl, fp}^ │ │ │ │ vqshl.s8 d18, d19, d8 │ │ │ │ vmls.f d19, d16, d1[6] │ │ │ │ sbchi r0, r6, r4, lsl #10 │ │ │ │ rsbvs pc, r6, r0, lsr #17 │ │ │ │ - ldrvc pc, [r0, sp, asr #4]! │ │ │ │ + strbvs pc, [r0, sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcvs pc, r6, r0, lsr #17 │ │ │ │ sbccs pc, r9, r0, lsl #17 │ │ │ │ stceq 0, cr15, [r4], {79} @ 0x4f │ │ │ │ msrvs CPSR_sx, r0, lsr #17 │ │ │ │ stmdbeq r5, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ smlawtcs ip, r0, r8, pc @ │ │ │ │ @@ -61376,18 +61376,18 @@ │ │ │ │ addne pc, r8, r3, asr #17 │ │ │ │ ldrbne pc, [ip, #-2267]! @ 0xfffff725 @ │ │ │ │ rscne pc, r8, r3, asr #17 │ │ │ │ @ instruction: 0xf8832100 │ │ │ │ bicsvs r8, sp, #105 @ 0x69 │ │ │ │ rscspl pc, ip, r3, asr #17 │ │ │ │ vmin.s8 d22, d13, d15 │ │ │ │ - vqshl.s64 d23, d24, #0 │ │ │ │ + vqdmlsl.s q11, d16, d0[6] │ │ │ │ cmpvs r8, sp, lsr #14 │ │ │ │ sbcvc pc, r0, r3, asr #17 │ │ │ │ - strbvc pc, [r0, sp, asr #4] @ │ │ │ │ + ldrbvs pc, [r0, sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ @ instruction: 0xf8c36758 │ │ │ │ @ instruction: 0xf8c37120 │ │ │ │ sbcsvs r0, r9, #212 @ 0xd4 │ │ │ │ addne pc, ip, r3, asr #17 │ │ │ │ rscne pc, ip, r3, asr #17 │ │ │ │ smlawb r9, r3, r8, pc @ │ │ │ │ @@ -61396,21 +61396,21 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ @ instruction: 0x71a8f8c3 │ │ │ │ ldrbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ andvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ subvc pc, r9, #8585216 @ 0x830000 │ │ │ │ - strbvc pc, [r8, sp, asr #4] @ │ │ │ │ + ldrbvs pc, [r8, sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ orrvc pc, r0, r3, asr #17 │ │ │ │ - ldrbvc pc, [r4, sp, asr #4] @ │ │ │ │ + strvc pc, [r4, -sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ mvnvc pc, r3, asr #17 │ │ │ │ - strbvc pc, [r0, sp, asr #4]! @ │ │ │ │ + ldrvc pc, [r0, -sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ subvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ ldrbvc pc, [r4, #-2267] @ 0xfffff725 @ │ │ │ │ strbtcs lr, [r3], #-2499 @ 0xfffff63d │ │ │ │ ldrbtcs lr, [fp], #-2499 @ 0xfffff63d │ │ │ │ ldrcs lr, [r3], #2499 @ 0x9c3 │ │ │ │ cmpppl ip, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -61424,15 +61424,15 @@ │ │ │ │ @ instruction: 0x11acf8c3 │ │ │ │ mvnseq pc, r3, asr #17 │ │ │ │ andne pc, ip, #12779520 @ 0xc30000 │ │ │ │ subseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ orrgt pc, r9, r3, lsl #17 │ │ │ │ mvnls pc, r3, lsl #17 │ │ │ │ rsbvc pc, r8, #12779520 @ 0xc30000 │ │ │ │ - strbvc pc, [ip, sp, asr #4]! @ │ │ │ │ + ldrvc pc, [ip, -sp, asr #4] │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcvs pc, r6, #10682368 @ 0xa30000 │ │ │ │ ldrbvs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ sbcvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r0, #-2267]! @ 0xfffff725 │ │ │ │ msrvs CPSR_f, #12779520 @ 0xc30000 │ │ │ │ ldrvs pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @@ -61444,23 +61444,23 @@ │ │ │ │ rsbspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ sbcspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ teqppl ip, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrspl pc, ip, #12779520 @ 0xc30000 │ │ │ │ orrvs pc, r8, #12779520 @ 0xc30000 │ │ │ │ strcc pc, [r2], -r0, asr #4 │ │ │ │ adcvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ - ldrbvc pc, [r8, sp, asr #4]! @ │ │ │ │ + strvc pc, [r8, -sp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ rsbne pc, ip, #12779520 @ 0xc30000 │ │ │ │ movwvc pc, #2243 @ 0x8c3 @ │ │ │ │ - streq pc, [r4, -sp, asr #12] │ │ │ │ + ldrvc pc, [r4, -sp, asr #4]! │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ adcseq pc, r4, #12779520 @ 0xc30000 │ │ │ │ msrvc SPSR_, #12779520 @ 0xc30000 │ │ │ │ - ldreq pc, [r0, -sp, asr #12] │ │ │ │ + strbvc pc, [r0, -sp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ sbcne pc, ip, #12779520 @ 0xc30000 │ │ │ │ bicvc pc, r0, #12779520 @ 0xc30000 │ │ │ │ tstpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ msrne CPSR_fs, #12779520 @ 0xc30000 │ │ │ │ cmnpeq r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ orrne pc, ip, #12779520 @ 0xc30000 │ │ │ │ @@ -61492,21 +61492,21 @@ │ │ │ │ ldrvc pc, [ip, #-2267]! @ 0xfffff725 │ │ │ │ ldrtpl pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtcs pc, [ip], #2243 @ 0x8c3 @ │ │ │ │ strbtvs pc, [r6], #2211 @ 0x8a3 @ │ │ │ │ stmibvc r8!, {r0, r2, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ strbvc pc, [r0, #-2267] @ 0xfffff725 @ │ │ │ │ bvc 0x28a700 │ │ │ │ - ldreq pc, [ip, -sp, asr #12] │ │ │ │ + strbvc pc, [ip, -sp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strtvc pc, [r0], #-2243 @ 0xfffff73d │ │ │ │ - streq pc, [r8, -sp, asr #12]! │ │ │ │ + ldrbvc pc, [r8, -sp, asr #4] @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strvc pc, [r0], #2243 @ 0x8c3 │ │ │ │ - ldreq pc, [r4, -sp, asr #12]! │ │ │ │ + strbvc pc, [r4, -sp, asr #4]! @ │ │ │ │ streq pc, [sp, -r0, asr #5]! │ │ │ │ strbtvc pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ ldrbtmi pc, [r0], #2243 @ 0x8c3 @ │ │ │ │ streq pc, [r6, -pc, asr #32] │ │ │ │ ldrpl pc, [ip, #-2243] @ 0xfffff73d │ │ │ │ ldrvs pc, [r6, #-1293]! @ 0xfffffaf3 │ │ │ │ strbvc pc, [r9, #-2179] @ 0xfffff77d @ │ │ │ │ @@ -61524,24 +61524,24 @@ │ │ │ │ ldrbeq pc, [r4, #-2243] @ 0xfffff73d @ │ │ │ │ ldreq pc, [r4, #2243]! @ 0x8c3 │ │ │ │ bcs 0x1a8a770 │ │ │ │ ldrbcs pc, [ip, #-2267] @ 0xfffff725 @ │ │ │ │ bcs 0xff28a778 │ │ │ │ strbcs pc, [r8, #-2267] @ 0xfffff725 @ │ │ │ │ blcs 0xa8a780 │ │ │ │ - subeq pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + rsbsvc pc, r0, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ bne 0xff38a78c │ │ │ │ blne 0xb8a790 │ │ │ │ strbcs pc, [r0, #-2243] @ 0xfffff73d @ │ │ │ │ rsccc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ ldrbcs pc, [ip, #-2243]! @ 0xfffff73d @ │ │ │ │ ldrbcs pc, [ip, #2243] @ 0x8c3 @ │ │ │ │ - subeq pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbsvc pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strcs pc, [r0, #2243]! @ 0x8c3 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xc8a486 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf5044c17 │ │ │ │ @@ -61555,25 +61555,25 @@ │ │ │ │ ldreq r8, [sl], #1625 @ 0x659 │ │ │ │ strbthi pc, [r7], -r0, lsl #2 @ │ │ │ │ @ instruction: 0xf140069b │ │ │ │ subscs r8, ip, #116, 12 @ 0x7400000 │ │ │ │ ldcge 1, cr2, [r8], {0} │ │ │ │ @ instruction: 0xf50da899 │ │ │ │ movwls r6, #5101 @ 0x13ed │ │ │ │ - bl 0xff188df0 │ │ │ │ + bl 0x1b88df0 │ │ │ │ stcmi 6, cr4, [r8], {33} @ 0x21 │ │ │ │ stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - cmppeq r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orrvc pc, r8, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vcge.s8 d25, d16, d8 │ │ │ │ @ instruction: 0xf8ad1303 │ │ │ │ and r3, r5, r7, ror #4 │ │ │ │ - eorseq pc, r2, r8, asr #10 │ │ │ │ - eorseq pc, r2, r8, lsl #18 │ │ │ │ - eorseq pc, r2, r8, lsl #30 │ │ │ │ + eorseq pc, r2, r8, ror r4 @ │ │ │ │ + eorseq pc, r2, r8, lsr r8 @ │ │ │ │ + eorseq pc, r2, r8, lsr lr @ │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ tstcs r0, #-1879048186 @ 0x90000006 │ │ │ │ orrsls lr, fp, #3358720 @ 0x334000 │ │ │ │ orrsls r2, sp, #168, 6 @ 0xa0000002 │ │ │ │ movwmi pc, #42560 @ 0xa640 @ │ │ │ │ @ instruction: 0xf50a939f │ │ │ │ @ instruction: 0xf5045359 │ │ │ │ @@ -61596,15 +61596,15 @@ │ │ │ │ ldmibeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ movwvs lr, #10579 @ 0x2953 │ │ │ │ ldrvs pc, [r5], #1445 @ 0x5a5 │ │ │ │ movwls r1, #14824 @ 0x39e8 │ │ │ │ vst1.8 {d25-d27}, [pc], r2 │ │ │ │ vmlal.u8 q11, d22, d13 │ │ │ │ strls r2, [r8, -r4, asr #15] │ │ │ │ - bl 0x1d08e94 │ │ │ │ + bl 0x708e94 │ │ │ │ @ instruction: 0xf8c446a4 │ │ │ │ subscs r8, ip, #48 @ 0x30 │ │ │ │ vaddw.s32 q1, , d0 │ │ │ │ movwcs r4, #49220 @ 0xc044 │ │ │ │ @ instruction: 0x71a39501 │ │ │ │ blne 0x449e88 │ │ │ │ movtvc pc, #1103 @ 0x44f @ │ │ │ │ @@ -61614,28 +61614,28 @@ │ │ │ │ streq pc, [r4, -r0, asr #5] │ │ │ │ ldrbeq pc, [r5], #-1600 @ 0xfffff9c0 @ │ │ │ │ subvc pc, r0, ip, asr #17 │ │ │ │ msrne CPSR_c, #-1879048188 @ 0x90000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ andsmi pc, ip, ip, asr #17 │ │ │ │ eorscc pc, ip, ip, asr #17 │ │ │ │ - strbteq pc, [r0], #-1613 @ 0xfffff9b3 @ │ │ │ │ + ldrvc pc, [r0], #589 @ 0x24d │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ ldrtvc pc, [r5], fp, asr #4 @ │ │ │ │ streq pc, [r4], -r0, asr #5 │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ subvs pc, r4, ip, asr #17 │ │ │ │ strbvc pc, [sp, #-1607] @ 0xfffff9b9 @ │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ strbtvs pc, [r9], #1607 @ 0x647 @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ subpl pc, r8, ip, asr #17 │ │ │ │ submi pc, ip, ip, asr #17 │ │ │ │ vcgt.s8 d25, d9, d4 │ │ │ │ - stmdals r1, {r1, r2, r4, r5, r8, r9, fp, sp, lr, pc} │ │ │ │ + stmdals r1, {r1, r2, r3, r4, r6, r7, r9, fp, sp, lr, pc} │ │ │ │ cdpvc 4, 4, cr15, cr8, cr15, {3} │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ stcvs 5, cr15, [r9], {160} @ 0xa0 │ │ │ │ subseq pc, r5, #64, 12 @ 0x4000000 │ │ │ │ eorcc pc, r8, ip, asr #17 │ │ │ │ stmib ip, {r0, r1, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf04f380b │ │ │ │ @@ -61644,33 +61644,33 @@ │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ ldrvs lr, [r1, #-2508] @ 0xfffff634 │ │ │ │ andscs pc, ip, ip, asr #17 │ │ │ │ @ instruction: 0xf8cc2259 │ │ │ │ strmi r4, [r4], -ip, asr #32 │ │ │ │ movwhi lr, #14796 @ 0x39cc │ │ │ │ @ instruction: 0xf8cc4470 │ │ │ │ - @ instruction: 0xf64d9014 │ │ │ │ - vqdmlal.s q8, d0, d0[6] │ │ │ │ + vqadd.s8 d25, d13, d4 │ │ │ │ + vrsra.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf8cc032d │ │ │ │ @ instruction: 0xf6403000 │ │ │ │ vsubw.s8 q10, q0, d9 │ │ │ │ @ instruction: 0xf8cc3303 │ │ │ │ @ instruction: 0xf5a43005 │ │ │ │ vshl.s8 , q5, │ │ │ │ - blls 0x87260 │ │ │ │ + blls 0x87100 │ │ │ │ ldmibge r0!, {r9, sp} │ │ │ │ @ instruction: 0xf8a44650 │ │ │ │ @ instruction: 0xf853b004 │ │ │ │ @ instruction: 0xf8c43c08 │ │ │ │ @ instruction: 0xf0139014 │ │ │ │ @ instruction: 0xf04f6f80 │ │ │ │ @ instruction: 0x71a3030d │ │ │ │ movtmi pc, #63040 @ 0xf640 @ │ │ │ │ - @ instruction: 0xf64d61e3 │ │ │ │ - vbic.i32 q8, #1024 @ 0x00000400 │ │ │ │ + vrhadd.s8 q11, , │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ tstpcs r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ vcgt.s8 q11, q13, │ │ │ │ vsubw.s8 , q0, d17 │ │ │ │ strtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ orrsvs pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ @@ -61706,45 +61706,45 @@ │ │ │ │ movwcc pc, #53831 @ 0xd247 @ │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf649930c │ │ │ │ vrsra.s64 , , #64 │ │ │ │ movwls r0, #37636 @ 0x9304 │ │ │ │ orrscs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ - @ instruction: 0xf64d930b │ │ │ │ - vbic.i32 q8, #3072 @ 0x00000c00 │ │ │ │ + vcgt.s8 d25, d13, d11 │ │ │ │ + vsubw.s8 , q8, d28 │ │ │ │ tstls r2, #-1275068416 @ 0xb4000000 │ │ │ │ - orreq pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + @ instruction: 0x73b8f24d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - @ instruction: 0xf64d9313 │ │ │ │ - vrsra.s64 d16, d8, #64 │ │ │ │ + vcge.s8 d25, d13, d3 │ │ │ │ + vqdmlal.s , d16, d0[2] │ │ │ │ tstls r4, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ ldmdals r2, {r0, r3, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9b4f1e7 │ │ │ │ + @ instruction: 0xf960f1e7 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ ldmdals r3, {r0, r1, ip, pc} │ │ │ │ bleq 0x4088a0 │ │ │ │ - @ instruction: 0xf9acf1e7 │ │ │ │ + @ instruction: 0xf958f1e7 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ ldmdals r4, {r2, ip, pc} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9a4f1e7 │ │ │ │ + @ instruction: 0xf950f1e7 │ │ │ │ strmi r4, [r7], -r9, asr #12 │ │ │ │ - @ instruction: 0xf64d9005 │ │ │ │ - vaddl.s8 q8, d16, d20 │ │ │ │ + vhadd.s8 d25, d13, d5 │ │ │ │ + vshr.s64 , q2, #64 │ │ │ │ @ instruction: 0xf1e7002d │ │ │ │ - blls 0xcadf8 │ │ │ │ + blls 0xcaca8 │ │ │ │ vst1.8 {d20-d22}, [pc], r6 │ │ │ │ @ instruction: 0xf5a372c0 │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ vmin.s8 d20, d9, d8 │ │ │ │ - bls 0x4c7110 │ │ │ │ + bls 0x4c6fb0 │ │ │ │ @ instruction: 0x46039910 │ │ │ │ smlawtcs r7, r0, r9, lr │ │ │ │ cdpvc 4, 0, cr15, cr0, cr15, {2} │ │ │ │ strvs r6, [r1], #-962 @ 0xfffffc3e │ │ │ │ stmdbls r6, {r1, r2, r3, r9, fp, ip, pc} │ │ │ │ adccs pc, r8, r0, asr #17 │ │ │ │ bls 0x2f0bc4 │ │ │ │ @@ -61801,34 +61801,34 @@ │ │ │ │ @ instruction: 0xf8c30164 │ │ │ │ strtmi r2, [r1], -ip, ror #2 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3460 │ │ │ │ adcmi pc, r5, #671744 @ 0xa4000 │ │ │ │ stmdals r3, {r0, r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8cef1e0 │ │ │ │ + @ instruction: 0xf87af1e0 │ │ │ │ @ instruction: 0xf1e09804 │ │ │ │ - stmdals r5, {r0, r1, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8c8f1e0 │ │ │ │ + stmdals r5, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf874f1e0 │ │ │ │ @ instruction: 0xf1e04630 │ │ │ │ - blls 0x28abcc │ │ │ │ + blls 0x28aa7c │ │ │ │ @ instruction: 0xf47f454b │ │ │ │ @ instruction: 0xf50aaf49 │ │ │ │ @ instruction: 0xf8db5b40 │ │ │ │ @ instruction: 0xf013357c │ │ │ │ suble r6, pc, r0, asr #30 │ │ │ │ cmnpvs r0, #3 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0070f1b3 │ │ │ │ blls 0xc0a00 │ │ │ │ strvc pc, [r0, #-1135] @ 0xfffffb91 │ │ │ │ @ instruction: 0x210022b9 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ vmul.i8 , , q4 │ │ │ │ - @ instruction: 0xf64de9b6 │ │ │ │ - vrsra.s64 d16, d20, #64 │ │ │ │ + vmul.i8 q15, , q7 │ │ │ │ + vqdmlal.s , d16, d0[5] │ │ │ │ andcs r0, r0, #-1275068416 @ 0xb4000000 │ │ │ │ @ instruction: 0xf6406023 │ │ │ │ adchi r1, r3, pc, lsl #6 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ rsbcc pc, r4, r4, lsr #17 │ │ │ │ @ instruction: 0xf8842305 │ │ │ │ @ instruction: 0xf50a3069 │ │ │ │ @@ -61845,16 +61845,16 @@ │ │ │ │ strbvs r6, [r3, -r3, ror #2]! │ │ │ │ cmnpmi sl, #64, 12 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ strbvs r6, [r3, r3, ror #3]! │ │ │ │ rsbvc r2, r3, #4, 6 @ 0x10000000 │ │ │ │ orrseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c463e3 │ │ │ │ - @ instruction: 0xf64d309c │ │ │ │ - vrsra.s64 d16, d28, #64 │ │ │ │ + vqadd.s8 d19, d29, d12 │ │ │ │ + vqdmlal.s , d16, d0[7] │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ @ instruction: 0xf8c4f7ff │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ @ instruction: 0x465061b8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ ldrbcc pc, [r8, #2267] @ 0x8db @ │ │ │ │ andseq pc, pc, #72, 4 @ 0x80000004 │ │ │ │ @@ -61909,27 +61909,27 @@ │ │ │ │ blls 0x8ab9c │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ mvnvs pc, #54525952 @ 0x3400000 │ │ │ │ moveq r9, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, r5, lsr r5 │ │ │ │ vqsub.s8 q1, , │ │ │ │ vhadd.s8 , , │ │ │ │ - @ instruction: 0x01a1e902 │ │ │ │ + @ instruction: 0x01a1e8aa │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @ instruction: 0xf04f4650 │ │ │ │ @ instruction: 0xf88d0304 │ │ │ │ @ instruction: 0xf04f3566 │ │ │ │ @ instruction: 0xf8cd03fc │ │ │ │ vst3.16 {d19,d21,d23}, [pc :256], r4 │ │ │ │ @ instruction: 0xf8cd638b │ │ │ │ vst3.32 {d19,d21,d23}, [pc :64], r4 │ │ │ │ @ instruction: 0xf8cd6389 │ │ │ │ vqrshl.s8 d19, d8, d30 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf8cd032d │ │ │ │ vrshl.s8 , q8, q0 │ │ │ │ @ instruction: 0xf8ad730f │ │ │ │ @ instruction: 0xf64a3564 │ │ │ │ vqdmlal.s , d0, d1[2] │ │ │ │ @ instruction: 0xf8cd0304 │ │ │ │ svclt 0x004435a4 │ │ │ │ @@ -61959,29 +61959,29 @@ │ │ │ │ @ instruction: 0xfff4f7fe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ @ instruction: 0x01a24c08 │ │ │ │ ldrbthi pc, [r2], #-257 @ 0xfffffeff @ │ │ │ │ ldrcc pc, [r4, #-2267]! @ 0xfffff725 │ │ │ │ @ instruction: 0xf0410f1b │ │ │ │ and r8, sp, r1, lsr r4 │ │ │ │ - eorseq r0, r3, r8, asr #23 │ │ │ │ - eorseq r3, r3, r8, lsl r6 │ │ │ │ - mlaseq r3, r8, r7, r3 │ │ │ │ - eorseq r4, r3, r8, lsl r2 │ │ │ │ - eorseq r4, r3, r8, lsr r3 │ │ │ │ - mlaseq r3, r8, r9, r4 │ │ │ │ - eorseq r4, r3, r8, lsr ip │ │ │ │ + ldrshteq r0, [r3], -r8 │ │ │ │ + eorseq r3, r3, r8, asr #10 │ │ │ │ + eorseq r3, r3, r8, asr #13 │ │ │ │ + eorseq r4, r3, r8, asr #2 │ │ │ │ + eorseq r4, r3, r8, ror #4 │ │ │ │ + eorseq r4, r3, r8, asr #17 │ │ │ │ + eorseq r4, r3, r8, ror #22 │ │ │ │ @ instruction: 0xf50a9e01 │ │ │ │ vst3.16 {d21,d23,d25}, [pc :64], r8 │ │ │ │ tstcs r0, r0, lsl r2 │ │ │ │ strvc pc, [r2], #-1446 @ 0xfffffa5a │ │ │ │ stmdbeq r6, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ vadd.i8 d16, d9, d7 │ │ │ │ - ldc 8, cr14, [r5, #520] @ 0x208 │ │ │ │ + ldc 8, cr14, [r5, #168] @ 0xa8 │ │ │ │ @ instruction: 0xf5a68b00 │ │ │ │ @ instruction: 0xf04f6389 │ │ │ │ @ instruction: 0xf04f0eff │ │ │ │ @ instruction: 0xf8840c0f │ │ │ │ @ instruction: 0xf884e009 │ │ │ │ vst4.16 {d30-d33}, [pc :128], r9 │ │ │ │ @ instruction: 0xf8847290 │ │ │ │ @@ -62008,22 +62008,22 @@ │ │ │ │ @ instruction: 0x63230503 │ │ │ │ mvnvs pc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ rsbpl pc, r6, r4, lsl #17 │ │ │ │ sbcvc pc, r6, r4, lsl #17 │ │ │ │ @ instruction: 0xf8842505 │ │ │ │ @ instruction: 0xf64d9186 │ │ │ │ - vabdl.s8 , d0, d8 │ │ │ │ + vbic.i32 d20, #134217728 @ 0x08000000 │ │ │ │ @ instruction: 0xf884072d │ │ │ │ eorvs r5, r7, r6, lsr #2 │ │ │ │ ldrne pc, [r5, #1608]! @ 0x648 │ │ │ │ streq pc, [r4, #-704] @ 0xfffffd40 │ │ │ │ subgt pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf64d6425 │ │ │ │ - vmov.i32 d21, #255 @ 0x000000ff │ │ │ │ + vqdmulh.s d20, d0, d0[0] │ │ │ │ movwls r0, #44077 @ 0xac2d │ │ │ │ tstcs r0, #-486539264 @ 0xe3000000 │ │ │ │ rsbgt pc, r0, r4, asr #17 │ │ │ │ sbcgt pc, r0, r4, asr #17 │ │ │ │ blhi 0x308220 │ │ │ │ smlawtgt r0, r4, r8, pc @ │ │ │ │ orr pc, r9, r4, lsl #17 │ │ │ │ @@ -62031,26 +62031,26 @@ │ │ │ │ strbtcc lr, [r4], -r4, asr #19 │ │ │ │ ldrbtcc lr, [ip], -r4, asr #19 │ │ │ │ orrgt pc, r0, r4, asr #17 │ │ │ │ mvngt pc, r4, asr #17 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ mvnhi pc, r4, lsl #17 │ │ │ │ mvngt pc, r4, lsl #17 │ │ │ │ - stmda ip, {r0, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + svc 0x00b4f248 │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ @ instruction: 0xf880020f │ │ │ │ andscs r2, r0, #100 @ 0x64 │ │ │ │ ldrtcs lr, [r4], -r0, asr #19 │ │ │ │ @ instruction: 0x2608f8db │ │ │ │ tstpvc lr, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ vst3.8 {d22-d24}, [pc], r5 │ │ │ │ movwvs r6, #5504 @ 0x1580 │ │ │ │ tstpeq r3, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ rsbhi pc, r9, r0, lsl #17 │ │ │ │ - ldcpl 6, cr15, [r8], {77} @ 0x4d │ │ │ │ + mcrrmi 6, 4, pc, r8, cr13 @ │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ sbcls pc, r9, r0, lsl #17 │ │ │ │ @ instruction: 0xf04f71c1 │ │ │ │ cmpvs r6, r2, lsl #16 │ │ │ │ stmibcc r1!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbvs r6, [r6, -r7, lsl #12] │ │ │ │ @@ -62067,31 +62067,31 @@ │ │ │ │ stcls 0, cr5, [r1, #-880] @ 0xfffffc90 │ │ │ │ @ instruction: 0xf5a59801 │ │ │ │ @ instruction: 0xf8c365d1 │ │ │ │ @ instruction: 0xf8c3c000 │ │ │ │ vshr.s64 , q14, #32 │ │ │ │ @ instruction: 0xf8c36083 │ │ │ │ @ instruction: 0xf64d800c │ │ │ │ - vmull.s8 , d0, d20 │ │ │ │ + vmov.i32 q10, #1279 @ 0x000004ff │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c380cc │ │ │ │ vhadd.s8 q14, q12, q0 │ │ │ │ - strhtvs lr, [pc], -lr │ │ │ │ + eorvs lr, pc, r6, ror #30 │ │ │ │ strtmi r9, [fp], -r1, lsl #30 │ │ │ │ @ instruction: 0xf04f616e │ │ │ │ stc 2, cr0, [r5, #60] @ 0x3c │ │ │ │ @ instruction: 0xf04f8b0a │ │ │ │ @ instruction: 0x712a0c04 │ │ │ │ @ instruction: 0xf8852100 │ │ │ │ @ instruction: 0xf5a7c009 │ │ │ │ vst3.16 {d23,d25,d27}, [pc], sl │ │ │ │ @ instruction: 0x46287290 │ │ │ │ ldcne 2, cr15, [r0], {72} @ 0x48 │ │ │ │ andsgt pc, r0, r3, asr #17 │ │ │ │ - svc 0x00a4f248 │ │ │ │ + svc 0x004cf248 │ │ │ │ @ instruction: 0xf04f2210 │ │ │ │ @ instruction: 0x712b030f │ │ │ │ sbccc pc, r4, r5, lsl #17 │ │ │ │ cmpppl r8, #41943040 @ p-variant is OBSOLETE @ 0x2800000 │ │ │ │ stmib r5, {r0, r1, r4, sl, lr}^ │ │ │ │ stmib r5, {r2, r9, sl, sp}^ │ │ │ │ tstcs r0, r4, lsr r6 │ │ │ │ @@ -62107,68 +62107,68 @@ │ │ │ │ strbvs r4, [fp, lr, lsl #6]! │ │ │ │ bicvs pc, r5, #700448768 @ 0x29c00000 │ │ │ │ blvc 0x30836c │ │ │ │ blvc 0x908370 │ │ │ │ rscsls pc, ip, r5, asr #17 │ │ │ │ ldrmi r9, [pc], -r1, lsl #14 │ │ │ │ @ instruction: 0xf64d9302 │ │ │ │ - vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q10, d0, d0[4] │ │ │ │ @ instruction: 0xf885032d │ │ │ │ eorvs r8, fp, r9, asr #1 │ │ │ │ mvnmi pc, #72, 12 @ 0x4800000 │ │ │ │ movweq pc, #17088 @ 0x42c0 @ │ │ │ │ @ instruction: 0xf8c563eb │ │ │ │ @ instruction: 0xf64d309c │ │ │ │ - vbic.i32 d21, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s q10, d0, d0[5] │ │ │ │ strtvs r0, [fp], -sp, lsr #6 │ │ │ │ - teqppl ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrmi SPSR_fs, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbccc pc, r0, r5, asr #17 │ │ │ │ - svc 0x005cf248 │ │ │ │ + svc 0x0004f248 │ │ │ │ blls 0x9e684 │ │ │ │ andeq pc, pc, #79 @ 0x4f │ │ │ │ eorsls pc, ip, r7, asr #17 │ │ │ │ @ instruction: 0xf04f713a │ │ │ │ subvc r0, pc, #786432 @ 0xc0000 │ │ │ │ cmpvs lr, pc, lsl #12 │ │ │ │ vrshr.s32 d2, d0, #29 │ │ │ │ smlabtvs sl, r3, r0, r5 │ │ │ │ tstcs r0, fp, asr r2 │ │ │ │ ldmibvs r9!, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - movtpl pc, #17997 @ 0x464d @ │ │ │ │ + cmnpmi r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vqadd.s8 d22, d8, d27 │ │ │ │ - @ instruction: 0xf8dbef42 │ │ │ │ + @ instruction: 0xf8dbeeea │ │ │ │ @ instruction: 0xf8c9350c │ │ │ │ @ instruction: 0xf04f6014 │ │ │ │ @ instruction: 0xf889020f │ │ │ │ andscs r2, r0, #4 │ │ │ │ @ instruction: 0xf8c9021b │ │ │ │ blls 0x98e8c │ │ │ │ tstcs r0, r7, lsl r6 │ │ │ │ andscs pc, r0, r9, asr #17 │ │ │ │ strtvs pc, [sp], r3, lsr #11 │ │ │ │ vrshr.s32 q1, , #29 │ │ │ │ @ instruction: 0xf04f5063 │ │ │ │ @ instruction: 0xf64d0c04 │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vbic.i32 q10, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf889032d │ │ │ │ @ instruction: 0xf8c9c009 │ │ │ │ vhadd.s8 d19, d8, d0 │ │ │ │ - @ instruction: 0xf8dbef20 │ │ │ │ + @ instruction: 0xf8dbeec8 │ │ │ │ @ instruction: 0xf04f2510 │ │ │ │ adcsvs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ bmi 0xff115230 │ │ │ │ teqvc r3, r8, asr #17 │ │ │ │ @ instruction: 0xf04f4643 │ │ │ │ teqvs r7, r0, lsr #25 │ │ │ │ andsgt pc, r4, r6, asr #17 │ │ │ │ stcmi 2, cr15, [r4], {64} @ 0x40 │ │ │ │ andgt pc, r8, r6, lsr #17 │ │ │ │ - mrrcpl 6, 4, pc, r4, cr13 @ │ │ │ │ + stcmi 6, cr15, [r4], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ svcge 0x00ca9b00 │ │ │ │ stccs 8, cr15, [r8], {83} @ 0x53 │ │ │ │ b 0x110fea4 │ │ │ │ bfieq r2, r2, #7, #21 │ │ │ │ @@ -62228,19 +62228,19 @@ │ │ │ │ @ instruction: 0x5606e9d3 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ tstphi ip, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ subscs r9, sl, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a34641 │ │ │ │ vaddhn.i64 d7, , q1 │ │ │ │ vhadd.s8 d18, d8, d2 │ │ │ │ - movwcs lr, #20100 @ 0x4e84 │ │ │ │ + movwcs lr, #20012 @ 0x4e2c │ │ │ │ strpl lr, [sl], -r4, asr #19 │ │ │ │ mvncs r7, #805306370 @ 0x30000002 │ │ │ │ @ instruction: 0xf64d6163 │ │ │ │ - vrsra.s64 d21, d20, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[5] │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ vhadd.s8 d24, d16, d19 │ │ │ │ @ instruction: 0x63236304 │ │ │ │ tstcs r0, #-1073741813 @ 0xc000000b │ │ │ │ @ instruction: 0xf8c421a8 │ │ │ │ stmib r4, {r4, r5, pc}^ │ │ │ │ @@ -62254,17 +62254,17 @@ │ │ │ │ @ instruction: 0xf7fe4650 │ │ │ │ blls 0x8c634 │ │ │ │ stcmi 8, cr15, [r8], {83} @ 0x53 │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ @ instruction: 0xf5a3754a │ │ │ │ @ instruction: 0xf64d7049 │ │ │ │ - vrsra.s64 , q8, #64 │ │ │ │ + vsubw.s8 , q0, d16 │ │ │ │ eorvs r0, fp, sp, lsr #6 │ │ │ │ - cdp 2, 4, cr15, cr10, cr8, {2} │ │ │ │ + ldcl 2, cr15, [r2, #288]! @ 0x120 │ │ │ │ strbtvs r9, [fp], #2826 @ 0xb0a │ │ │ │ stcvc 4, cr15, [lr], #-316 @ 0xfffffec4 │ │ │ │ @ instruction: 0x3618f8db │ │ │ │ adcvs r2, fp, #0, 4 │ │ │ │ cdpmi 6, 1, cr15, cr13, cr0, {2} │ │ │ │ vst2.8 {d25,d27}, [pc], r8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @@ -62349,21 +62349,21 @@ │ │ │ │ stmdbmi ip, {r0, r3, r4, r5, sl, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ ldcpl 5, cr15, [fp, #52]! @ 0x34 │ │ │ │ ldc 0, cr11, [sp], #12 │ │ │ │ pop {r1, r8, r9, fp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ svclt 0x0000bcdd │ │ │ │ - eorseq r4, r3, r8, ror lr │ │ │ │ - eorseq r4, r3, r8, asr #31 │ │ │ │ - eorseq r5, r3, r0, lsr #7 │ │ │ │ - eorseq r5, r3, r0, ror #14 │ │ │ │ - eorseq r5, r3, r0, lsr #22 │ │ │ │ + eorseq r4, r3, r8, lsr #27 │ │ │ │ + ldrshteq r4, [r3], -r8 │ │ │ │ + ldrsbteq r5, [r3], -r0 │ │ │ │ + mlaseq r3, r0, r6, r5 │ │ │ │ + eorseq r5, r3, r0, asr sl │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r5, r3, r0, ror #26 │ │ │ │ + mlaseq r3, r0, ip, r5 │ │ │ │ @ instruction: 0x4650491e │ │ │ │ stc2l 7, cr15, [sl], {254} @ 0xfe │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ ldrbeq r3, [r9], r8, lsl #24 │ │ │ │ stmibge r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5044c1a │ │ │ │ @ instruction: 0x46217510 │ │ │ │ @@ -62387,24 +62387,24 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ cmpeq sl, r8, lsl #24 │ │ │ │ blge 0xffc8a7c0 │ │ │ │ svclt 0x0000e00a │ │ │ │ - eorseq pc, r2, r8, lsr #23 │ │ │ │ - eorseq pc, r2, r8, lsl #24 │ │ │ │ - eorseq pc, r2, r8, asr #28 │ │ │ │ - eorseq pc, r2, r8, lsr #29 │ │ │ │ - eorseq r0, r3, r8, lsr #24 │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq pc, r2, r8, lsr fp @ │ │ │ │ + eorseq pc, r2, r8, ror sp @ │ │ │ │ + ldrsbteq pc, [r2], -r8 @ │ │ │ │ + eorseq r0, r3, r8, asr fp │ │ │ │ stmibvs ip!, {r0, r2, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ addspl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc 2, cr15, [r4, #-288]! @ 0xfffffee0 │ │ │ │ - biceq pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + ldcl 2, cr15, [ip], {72} @ 0x48 │ │ │ │ + mvnsvc pc, #-805306364 @ 0xd0000004 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ movtvc pc, #5199 @ 0x144f @ │ │ │ │ andcc pc, r6, r9, lsr #17 │ │ │ │ rsbcc pc, r6, r9, lsr #17 │ │ │ │ @ instruction: 0xf8a92510 │ │ │ │ strtcs r3, [r8], r6, asr #1 │ │ │ │ @@ -62435,171 +62435,171 @@ │ │ │ │ vrhadd.s8 d20, d9, d28 │ │ │ │ @ instruction: 0xf2c00491 │ │ │ │ movwls r0, #17412 @ 0x4404 │ │ │ │ movwcs r9, #4618 @ 0x120a │ │ │ │ @ instruction: 0xf1009112 │ │ │ │ @ instruction: 0xf8c90120 │ │ │ │ @ instruction: 0xf64d300c │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf889002d │ │ │ │ tstls r4, r9, rrx │ │ │ │ - bicseq pc, r4, #80740352 @ 0x4d00000 │ │ │ │ + movweq pc, #17997 @ 0x464d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andspl pc, r0, r9, asr #17 │ │ │ │ rsbcc pc, r0, r9, asr #17 │ │ │ │ - mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ + tstpeq r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ rsbspl pc, r0, r9, asr #17 │ │ │ │ sbccc pc, r0, r9, asr #17 │ │ │ │ - movwne pc, #1613 @ 0x64d @ │ │ │ │ + teqpeq r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ sbcspl pc, r0, r9, asr #17 │ │ │ │ smlawtcc r0, r9, r8, pc @ │ │ │ │ - tstpne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + movteq pc, #50765 @ 0xc64d @ │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ teqppl r0, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ addsvc pc, ip, r9, asr #17 │ │ │ │ - msrne R12_fiq, sp │ │ │ │ + cmppeq ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ rscsvc pc, ip, r9, asr #17 │ │ │ │ cmppvc ip, r9, asr #17 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r8, #80740352 @ 0x4d00000 │ │ │ │ + adceq pc, r8, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ orrcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf50a1973 │ │ │ │ tstls lr, #88, 12 @ 0x5800000 │ │ │ │ - cmppne ip, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + orreq pc, ip, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ andls r9, r7, r5, lsl #2 │ │ │ │ - orrne pc, r8, sp, asr #12 │ │ │ │ + @ instruction: 0x01b8f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r9, r9, #8, 6 @ 0x20000000 │ │ │ │ - addsne pc, r8, sp, asr #12 │ │ │ │ + sbceq pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andls r9, ip, fp, lsl #2 │ │ │ │ - @ instruction: 0x13b4f64d │ │ │ │ + mvneq pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - rscne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + andsne pc, r0, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andls r9, lr, #872415232 @ 0x34000000 │ │ │ │ - mvnsne pc, sp, asr #12 │ │ │ │ + msrne R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andcs pc, ip, sp, asr #12 │ │ │ │ + eorsne pc, ip, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r0, pc, lsl #2 │ │ │ │ - msrcs CPSR_f, #80740352 @ 0x4d00000 │ │ │ │ + cmppne r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - eorscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rsbne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r3, #1140850688 @ 0x44000000 │ │ │ │ - cmppcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r0, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbcs pc, r4, sp, asr #12 │ │ │ │ + addsne pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, r6, r5, lsl r1 │ │ │ │ - orrcs pc, r0, #80740352 @ 0x4d00000 │ │ │ │ + movsne pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ - addscs pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + sbcne pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andsls r9, r8, #1543503872 @ 0x5c000000 │ │ │ │ - @ instruction: 0x21b8f64d │ │ │ │ + mvnne pc, sp, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcscs pc, r4, sp, asr #12 │ │ │ │ + andcs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ andsls r9, sl, r9, lsl r1 │ │ │ │ teqpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - mvnscs pc, #80740352 @ 0x4d00000 │ │ │ │ + msrcs CPSR_, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ @ instruction: 0xf64d9132 │ │ │ │ - vsubl.s8 , d0, d4 │ │ │ │ + vmvn.i32 d18, #1024 @ 0x00000400 │ │ │ │ tstls fp, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf64d921c │ │ │ │ - vmov.i32 d19, #8 @ 0x00000008 │ │ │ │ + vmla.i d18, d0, d0[2] │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vsubhn.i16 d19, q0, q14 │ │ │ │ + vmov.i32 q9, #201326592 @ 0x0c000000 │ │ │ │ andsls r0, sp, sp, lsr #12 │ │ │ │ @ instruction: 0xf64d961f │ │ │ │ - vrsra.s64 d19, d4, #64 │ │ │ │ + vqdmlal.s q9, d16, d0[1] │ │ │ │ @ instruction: 0xf64d032d │ │ │ │ - vmlsl.s , d0, d0[0] │ │ │ │ + vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x9323062d │ │ │ │ @ instruction: 0xf64d9620 │ │ │ │ - vrshr.s64 d19, d16, #64 │ │ │ │ + vmlal.s q9, d16, d0[4] │ │ │ │ @ instruction: 0xf64d022d │ │ │ │ - vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ + vsubhn.i16 d18, q8, q6 │ │ │ │ eorls r0, r4, #47185920 @ 0x2d00000 │ │ │ │ @ instruction: 0xf64d9621 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmvn.i32 , #134217728 @ 0x08000000 │ │ │ │ + vsubhn.i16 d18, q8, q12 │ │ │ │ @ instruction: 0x9125062d │ │ │ │ @ instruction: 0xf64d9622 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf64d002d │ │ │ │ - vrsra.s64 , q2, #64 │ │ │ │ + vsubw.s8 , q0, d4 │ │ │ │ eorls r0, r6, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d9327 │ │ │ │ - vmlal.s , d16, d0[5] │ │ │ │ + vmov.i32 d19, #1024 @ 0x00000400 │ │ │ │ eorls r0, r8, #-805306366 @ 0xd0000002 │ │ │ │ @ instruction: 0xf6409401 │ │ │ │ vaddhn.i16 d20, q0, │ │ │ │ strls r3, [r2], #-1027 @ 0xfffffbfd │ │ │ │ ldrcs pc, [r5], #-1610 @ 0xfffff9b6 │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ vqshl.s8 d25, d21, d10 │ │ │ │ vaddhn.i16 d17, q0, │ │ │ │ ldrtls r0, [r6], #-1028 @ 0xfffffbfc │ │ │ │ ldrteq pc, [r9], #586 @ 0x24a @ │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf04f9437 │ │ │ │ stcls 14, cr0, [r3], {4} │ │ │ │ - mvnscc pc, sp, asr #12 │ │ │ │ + msrcc R12_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ orr pc, r9, r9, lsl #17 │ │ │ │ @ instruction: 0xf64d9129 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf8cd002d │ │ │ │ ldc 0, cr9, [r4, #-96] @ 0xffffffa0 │ │ │ │ @ instruction: 0xf64d7b02 │ │ │ │ - vorr.i32 d20, #1024 @ 0x00000400 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ eorls r0, sl, sp, lsr #6 │ │ │ │ @ instruction: 0xf64d932b │ │ │ │ - vmov.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[3] │ │ │ │ stc 2, cr0, [r9, #180] @ 0xb4 │ │ │ │ vldr d7, [r4, #40] @ 0x28 │ │ │ │ @ instruction: 0xf64d7b00 │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ stcls 1, cr0, [r5], {45} @ 0x2d │ │ │ │ mvnmi pc, r9, asr #17 │ │ │ │ - ldrtmi pc, [r0], -sp, asr #12 @ │ │ │ │ + strbtcc pc, [r0], -sp, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf8c99c07 │ │ │ │ @ instruction: 0xf64d4240 │ │ │ │ - @ instruction: 0xf2c018d0 │ │ │ │ + vmlal.s8 , d0, d0 │ │ │ │ stcls 8, cr0, [r8], {45} @ 0x2d │ │ │ │ adcmi pc, r0, #13172736 @ 0xc90000 │ │ │ │ blpl 0x108a8dc │ │ │ │ @ instruction: 0xf50d9c09 │ │ │ │ @ instruction: 0xf8c95cab │ │ │ │ strcs r4, [r1], #-768 @ 0xfffffd00 │ │ │ │ blvc 0x908ae8 │ │ │ │ eorls r4, ip, #72, 12 @ 0x4800000 │ │ │ │ @ instruction: 0x912d2312 │ │ │ │ @ instruction: 0x962e2130 │ │ │ │ - strbmi pc, [r0], -sp, asr #12 @ │ │ │ │ + ldrbtcc pc, [r0], -sp, asr #12 @ │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf64d962f │ │ │ │ - vmlsl.s q10, d0, d0[2] │ │ │ │ + vmvn.i32 , #134217728 @ 0x08000000 │ │ │ │ ldrtls r0, [r0], -sp, lsr #12 │ │ │ │ - ldrbmi pc, [r4], -sp, asr #12 @ │ │ │ │ + strcc pc, [r4], sp, asr #12 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ @ instruction: 0xf64d9631 │ │ │ │ - vmov.i32 q10, #201326592 @ 0x0c000000 │ │ │ │ + vsubhn.i16 d19, q8, q6 │ │ │ │ ldrtls r0, [r3], -sp, lsr #12 │ │ │ │ - ldrbteq pc, [r4], -sp, asr #12 @ │ │ │ │ + strtvc pc, [r4], sp, asr #4 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ stmib r9, {r2, r4, r5, r9, sl, ip, pc}^ │ │ │ │ strtcs r4, [r8], r3, ror #10 │ │ │ │ strbvc pc, [r1], #-1103 @ 0xfffffbb1 @ │ │ │ │ orrsvs pc, r4, r9, asr #17 │ │ │ │ mvnmi pc, r9, lsr #17 │ │ │ │ streq pc, [r5], -pc, asr #32 │ │ │ │ @@ -62950,15 +62950,15 @@ │ │ │ │ @ instruction: 0xf8ce7e1c │ │ │ │ @ instruction: 0xf04f4000 │ │ │ │ @ instruction: 0xf8c90e04 │ │ │ │ strcs r6, [r2], #-3648 @ 0xfffff1c0 │ │ │ │ @ instruction: 0xf8c99e2b │ │ │ │ @ instruction: 0xf8896ea0 │ │ │ │ and lr, r1, r9, lsr #29 │ │ │ │ - eorseq r0, r3, r8, asr #29 │ │ │ │ + ldrshteq r0, [r3], -r8 │ │ │ │ cdpeq 0, 0, cr15, cr5, cr15, {2} │ │ │ │ svc 0x0009f889 │ │ │ │ cdpcc 2, 0, cr15, cr3, cr0, {2} │ │ │ │ cdp 8, 4, cr15, cr6, cr9, {5} │ │ │ │ cdp 8, 10, cr15, cr6, cr9, {5} │ │ │ │ svc 0x0006f8a9 │ │ │ │ svc 0x0066f8a9 │ │ │ │ @@ -63102,34 +63102,34 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ @ instruction: 0xff04f7fd │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ strcc pc, [r8, #2267]! @ 0x8db │ │ │ │ svceq 0x00e0f013 │ │ │ │ strbhi pc, [lr, #64] @ 0x40 @ │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - ldmdami ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiacc ip!, {r0, r2, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf50d2504 │ │ │ │ strtmi r6, [r9], -r8, lsl #9 │ │ │ │ @ instruction: 0xf1e54640 │ │ │ │ - subscs pc, fp, #3504 @ 0xdb0 │ │ │ │ + subscs pc, fp, #2160 @ 0x870 │ │ │ │ tstcs r0, r6, lsl #12 │ │ │ │ submi pc, r5, sp, lsl #4 │ │ │ │ - svc 0x009ef247 │ │ │ │ + svc 0x0046f247 │ │ │ │ ldceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbmi r2, [r9], -r0, lsl #4 │ │ │ │ movwcs r4, #63056 @ 0xf650 │ │ │ │ strcc r7, [r1, #-421] @ 0xfffffe5b │ │ │ │ mvnscs r7, #-1073741816 @ 0xc0000008 │ │ │ │ rsbvc r6, r3, #38 @ 0x26 │ │ │ │ mvnvs r2, #168, 6 @ 0xa0000002 │ │ │ │ movwgt lr, #18884 @ 0x49c4 │ │ │ │ mrc2 7, 6, pc, cr6, cr13, {7} │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - ldccs 14, cr15, [r0, #-508] @ 0xfffffe04 │ │ │ │ + ldccs 14, cr15, [r0, #-172] @ 0xffffff54 │ │ │ │ blls 0x824bc │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ addvc pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ vceq.f32 d26, d3, d28 │ │ │ │ bl 0x2e669c │ │ │ │ @ instruction: 0xf50a0102 │ │ │ │ @@ -63139,28 +63139,28 @@ │ │ │ │ @ instruction: 0xf89bd506 │ │ │ │ blcs 0x5b214 │ │ │ │ ldrbhi pc, [fp, #-64]! @ 0xffffffc0 @ │ │ │ │ strmi pc, [r0, -r7, asr #32] │ │ │ │ @ instruction: 0x63acf50d │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ - svc 0x0064f247 │ │ │ │ + svc 0x000cf247 │ │ │ │ ldmdbpl r8, {r1, r3, r8, sl, ip, sp, lr, pc}^ │ │ │ │ bls 0xdf5a0 │ │ │ │ strbtvs pc, [sp], #1293 @ 0x50d @ │ │ │ │ @ instruction: 0xf8c09401 │ │ │ │ ldrbcs r7, [r0, #232]! @ 0xe8 │ │ │ │ rsccs pc, ip, r0, asr #17 │ │ │ │ cdpvs 4, 3, cr15, cr5, cr15, {2} │ │ │ │ cmpvs sp, r1, lsl #12 │ │ │ │ @ instruction: 0xf5a4675d │ │ │ │ @ instruction: 0xf8c37049 │ │ │ │ strcs r5, [pc], #-212 @ 0x4ddb8 │ │ │ │ teqppl r4, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ - stcmi 6, cr15, [ip], {77} @ 0x4d │ │ │ │ + ldccc 6, cr15, [ip], #308 @ 0x134 │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf883711c │ │ │ │ vst4. {d20-d23}, [pc], r4 │ │ │ │ @ instruction: 0xf8c32480 │ │ │ │ subscs lr, ip, #240 @ 0xf0 │ │ │ │ tstcs r0, ip, lsl r7 │ │ │ │ teqpmi r0, r3, asr #17 @ p-variant is OBSOLETE │ │ │ │ @@ -63172,25 +63172,25 @@ │ │ │ │ vqadd.s8 d20, d16, d0 │ │ │ │ @ instruction: 0xf8c34403 │ │ │ │ @ instruction: 0xf04fc03c │ │ │ │ @ instruction: 0xf8a30850 │ │ │ │ @ instruction: 0xf8a34067 │ │ │ │ strcs r4, [r4], #-295 @ 0xfffffed9 │ │ │ │ rscsgt pc, ip, r3, asr #17 │ │ │ │ - ldcmi 6, cr15, [r4], {77} @ 0x4d │ │ │ │ + stclcc 6, cr15, [r4], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf8c3721c │ │ │ │ strcs ip, [r8], #96 @ 0x60 │ │ │ │ @ instruction: 0xf64d66de │ │ │ │ - vmull.s8 q10, d16, d16 │ │ │ │ + @ instruction: 0xf2c03cd0 │ │ │ │ @ instruction: 0xf8c30c2d │ │ │ │ @ instruction: 0xf8c34080 │ │ │ │ strcs ip, [r5], #-192 @ 0xffffff40 │ │ │ │ smlawtvs ip, r3, r8, pc @ │ │ │ │ - stcmi 6, cr15, [r8], #308 @ 0x134 │ │ │ │ + ldclcc 6, cr15, [r8], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ smlawbmi r9, r3, r8, pc @ │ │ │ │ smlawtgt r0, r3, r8, pc @ │ │ │ │ strpl pc, [r4], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r8, r3, lsr #17 │ │ │ │ strvc pc, [r0], #1103 @ 0x44f │ │ │ │ streq pc, [r4], #-704 @ 0xfffffd40 │ │ │ │ @@ -63200,26 +63200,26 @@ │ │ │ │ smlalbtvc pc, r8, r3, r8 @ │ │ │ │ strbvc pc, [sl], #-1444 @ 0xfffffa5c @ │ │ │ │ stmib r3, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ stc 14, cr7, [r3, #332] @ 0x14c │ │ │ │ vstr d7, [r3, #40] @ 0x28 │ │ │ │ @ instruction: 0xf8c37b22 │ │ │ │ vrhadd.s8 q12, , q0 │ │ │ │ - @ instruction: 0xf859eeec │ │ │ │ + @ instruction: 0xf859ee94 │ │ │ │ cmnvs r5, r8, lsl #24 │ │ │ │ strtmi r2, [r1], -r0, lsl #4 │ │ │ │ vabal.u8 q9, d3, d2 │ │ │ │ rsbvc r2, r6, #196, 6 @ 0x10000003 │ │ │ │ ldrbmi r6, [r0], -r3, lsr #5 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ stmib r4, {r1, r5, r6, r7, r9, sp, lr}^ │ │ │ │ @ instruction: 0xf6405303 │ │ │ │ @ instruction: 0xf50d0338 │ │ │ │ @ instruction: 0x632365dc │ │ │ │ - @ instruction: 0x43b4f64d │ │ │ │ + mvncc pc, #80740352 @ 0x4d00000 │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ vhadd.s8 d22, d0, d19 │ │ │ │ vsubw.s8 , q0, d1 │ │ │ │ @ instruction: 0xf8c44303 │ │ │ │ vhadd.s8 d19, d11, d5 │ │ │ │ vrsra.s64 d21, d5, #64 │ │ │ │ strbtvs r0, [r3], #-772 @ 0xfffffcfc │ │ │ │ @@ -63251,15 +63251,15 @@ │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [sl, #1012] @ 0x3f4 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ smlabtcs r0, r0, r2, r7 │ │ │ │ movwvc pc, #9635 @ 0x25a3 @ │ │ │ │ vmin.s8 d20, d7, d8 │ │ │ │ - @ instruction: 0xf8dbee86 │ │ │ │ + @ instruction: 0xf8dbee2e │ │ │ │ @ instruction: 0xf8c02618 │ │ │ │ strmi r2, [r3], -r8, asr #2 │ │ │ │ andmi lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xf5022100 │ │ │ │ bls 0x6b650 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ sbcvs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @@ -63284,38 +63284,38 @@ │ │ │ │ addcs r2, r0, #208 @ 0xd0 │ │ │ │ vst4.16 {d22,d24,d26,d28}, [pc], r2 │ │ │ │ movwvs r6, #8860 @ 0x229c │ │ │ │ @ instruction: 0xf8c02200 │ │ │ │ vst4. {d18-d21}, [pc :128], ip │ │ │ │ @ instruction: 0xf8c0722e │ │ │ │ @ instruction: 0xf64d2150 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ andvs r0, r2, sp, lsr #4 │ │ │ │ - sbcmi pc, ip, #80740352 @ 0x4d00000 │ │ │ │ + rscscc pc, ip, #80740352 @ 0x4d00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64d6602 │ │ │ │ - vrshr.s64 q10, q2, #64 │ │ │ │ + vsubl.s8 q10, d0, d4 │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64020c0 │ │ │ │ @ instruction: 0xf8a0420f │ │ │ │ @ instruction: 0xf64d20c4 │ │ │ │ - vrshr.s64 q10, q4, #64 │ │ │ │ + vsubl.s8 q10, d0, d8 │ │ │ │ @ instruction: 0xf8c0022d │ │ │ │ @ instruction: 0xf64a2120 │ │ │ │ vmov.i32 q11, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf8c00204 │ │ │ │ andcs r2, r1, r4, ror #2 │ │ │ │ rscvs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r4, #192, 4 │ │ │ │ smlawteq r2, r3, r9, lr │ │ │ │ msrcs SPSR_fs, r3, asr #17 │ │ │ │ svclt 0x0000e006 │ │ │ │ - eorseq r1, r3, r8, ror r0 │ │ │ │ - eorseq r2, r3, r8, asr r1 │ │ │ │ - eorseq r2, r3, r8, ror lr │ │ │ │ + eorseq r0, r3, r8, lsr #31 │ │ │ │ + eorseq r2, r3, r8, lsl #1 │ │ │ │ + eorseq r2, r3, r8, lsr #27 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ ldc2l 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ @ instruction: 0xf8539b00 │ │ │ │ blcs 0x5d064 │ │ │ │ ldcge 6, cr15, [sp], #760 @ 0x2f8 │ │ │ │ @@ -63386,31 +63386,31 @@ │ │ │ │ @ instruction: 0xf01335ac │ │ │ │ @ instruction: 0xf43f0ff0 │ │ │ │ rsb sl, r0, r2, ror #29 │ │ │ │ @ instruction: 0xf46f9b01 │ │ │ │ adcscs r7, r9, #0 │ │ │ │ @ instruction: 0xf5a32100 │ │ │ │ ldmdane r8, {r1, sl, ip, sp, lr} │ │ │ │ - ldcl 2, cr15, [r6, #-284]! @ 0xfffffee4 │ │ │ │ + ldc 2, cr15, [lr, #-284] @ 0xfffffee4 │ │ │ │ @ instruction: 0xf8c40cab │ │ │ │ ldreq r6, [fp], #140 @ 0x8c │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ addpl pc, r8, r4, asr #17 │ │ │ │ adcvs r4, r3, #-872415232 @ 0xcc000000 │ │ │ │ eorvc r2, r3, #67108864 @ 0x4000000 │ │ │ │ tstcs r0, #238026752 @ 0xe300000 │ │ │ │ strvs r6, [r3, -r3, lsr #2]! │ │ │ │ cmnvs r3, r8, lsr #7 │ │ │ │ movwcs r6, #14179 @ 0x3763 │ │ │ │ @ instruction: 0xf64d71a3 │ │ │ │ - vrsra.s64 d21, d20, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[5] │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf64d80a3 │ │ │ │ - vrsra.s64 d21, d28, #64 │ │ │ │ + vqdmlal.s q10, d16, d0[7] │ │ │ │ strtvs r0, [r3], -sp, lsr #6 │ │ │ │ movwcc pc, #62016 @ 0xf240 @ │ │ │ │ movwne pc, #12992 @ 0x32c0 @ │ │ │ │ rsbcc pc, r5, r4, asr #17 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ andcs r8, r0, #-1677721597 @ 0x9c000003 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ @@ -63445,25 +63445,25 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ mvneq r4, r2, lsl #6 │ │ │ │ mcrge 5, 3, pc, cr13, cr14, {3} @ │ │ │ │ subscs r9, ip, #1024 @ 0x400 │ │ │ │ strcs r2, [r3, #-256] @ 0xffffff00 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andvc pc, r1, r3, lsr #11 │ │ │ │ - stc 2, cr15, [r0, #-284] @ 0xfffffee4 │ │ │ │ + stc 2, cr15, [r8], #284 @ 0x11c │ │ │ │ ldrmi r2, [r9], -r1, lsl #6 │ │ │ │ mvnvc r4, r1, ror #20 │ │ │ │ adcvs pc, ip, sp, lsl #10 │ │ │ │ strcs r2, [r2], -r5, lsl #10 │ │ │ │ vst1.16 {d23-d26}, [pc :128], r5 │ │ │ │ stmib r4, {r7, r8, sl, sp, lr}^ │ │ │ │ strcs r6, [r8, #1283]! @ 0x503 │ │ │ │ @ instruction: 0xf6406165 │ │ │ │ mvnvs r4, sl, lsl r5 │ │ │ │ - strpl pc, [r4, #1613] @ 0x64d │ │ │ │ + ldrmi pc, [r4, #1613]! @ 0x64d │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ vhadd.s8 d22, d8, d21 │ │ │ │ vabal.s8 q10, d0, d13 │ │ │ │ strtvs r0, [r5], #-1284 @ 0xfffffafc │ │ │ │ mrc2 7, 4, pc, cr8, cr13, {7} │ │ │ │ @ instruction: 0xf50d2200 │ │ │ │ ldrbmi r6, [r0], -ip, lsr #3 │ │ │ │ @@ -63471,15 +63471,15 @@ │ │ │ │ ldmdb r3, {r8, r9, fp, ip, pc}^ │ │ │ │ strbeq r4, [r2, r2, lsl #6]! │ │ │ │ mrcge 5, 1, APSR_nzcv, cr12, cr14, {3} │ │ │ │ @ instruction: 0xf44f9b01 │ │ │ │ @ instruction: 0x21007290 │ │ │ │ @ instruction: 0xf5a32401 │ │ │ │ ldrmi r7, [r8], -r2, lsl #6 │ │ │ │ - stcl 2, cr15, [ip], {71} @ 0x47 │ │ │ │ + ldcl 2, cr15, [r4], #-284 @ 0xfffffee4 │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf50d26e0 │ │ │ │ addvs r6, r2, #172, 2 @ 0x2b │ │ │ │ cmpvc ip, r0, lsl #4 │ │ │ │ subsvc r4, ip, #80, 12 @ 0x5000000 │ │ │ │ rsbmi pc, r5, r3, lsl #17 │ │ │ │ rsbmi pc, r9, r3, lsl #17 │ │ │ │ @@ -63496,23 +63496,23 @@ │ │ │ │ ldrbtcs r6, [r0], #540 @ 0x21c │ │ │ │ strbcs r6, [r0], #1884 @ 0x75c │ │ │ │ sbcsmi pc, r4, r3, asr #17 │ │ │ │ strmi pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ rsbmi pc, r7, r3, lsr #17 │ │ │ │ strvs pc, [r3], #-576 @ 0xfffffdc0 │ │ │ │ sbcmi pc, r7, r3, lsr #17 │ │ │ │ - ldrpl pc, [r0], #1613 @ 0x64d │ │ │ │ + strbmi pc, [r0], #1613 @ 0x64d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ vqadd.s8 d22, d8, d12 │ │ │ │ @ instruction: 0xf2c034d9 │ │ │ │ bicsvs r0, ip, #4, 8 @ 0x4000000 │ │ │ │ - ldrpl pc, [ip], #1613 @ 0x64d │ │ │ │ + strbmi pc, [ip], #1613 @ 0x64d @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64d661c │ │ │ │ - vaddhn.i16 d21, q8, q12 │ │ │ │ + @ instruction: 0xf2c044d8 │ │ │ │ @ instruction: 0xf8c3042d │ │ │ │ @ instruction: 0xf7fd40c0 │ │ │ │ andcs pc, r0, #211968 @ 0x33c00 │ │ │ │ @ instruction: 0x61b8f50d │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ andcs pc, r0, #205824 @ 0x32400 │ │ │ │ bicvs pc, r4, sp, lsl #10 │ │ │ │ @@ -63528,35 +63528,35 @@ │ │ │ │ @ instruction: 0x4650fbb3 │ │ │ │ andcs r4, r0, #24, 18 @ 0x60000 │ │ │ │ blx 0xfec0c382 │ │ │ │ andcs r4, r0, #376832 @ 0x5c000 │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ @ instruction: 0xf7fefba9 │ │ │ │ svclt 0x0000bbcd │ │ │ │ - ldrsbteq r3, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsl r6 │ │ │ │ - eorseq r3, r3, r8, asr lr │ │ │ │ - eorseq r4, r3, r8, lsr r0 │ │ │ │ - eorseq r5, r3, r0, ror #17 │ │ │ │ - eorseq r5, r3, r0, asr #18 │ │ │ │ - eorseq r5, r3, r0, lsr #19 │ │ │ │ - eorseq r5, r3, r0, lsl #20 │ │ │ │ - eorseq r5, r3, r0, ror #20 │ │ │ │ - eorseq r5, r3, r0, asr #21 │ │ │ │ - eorseq r2, r3, r8, lsr ip │ │ │ │ - eorseq r2, r3, r8, asr sp │ │ │ │ - ldrhteq r2, [r3], -r8 │ │ │ │ - eorseq r2, r3, r8, lsl lr │ │ │ │ - mlaseq r3, r8, r5, r3 │ │ │ │ - mlaseq r3, r8, ip, r2 │ │ │ │ - ldrshteq r2, [r3], -r8 │ │ │ │ - eorseq r5, r3, r8, asr #5 │ │ │ │ - eorseq r4, r3, r8, lsr #29 │ │ │ │ - eorseq r4, r3, r8, lsl #30 │ │ │ │ - eorseq r4, r3, r8, ror #30 │ │ │ │ + eorseq r3, r3, r8, lsl #8 │ │ │ │ + eorseq r3, r3, r8, asr #10 │ │ │ │ + eorseq r3, r3, r8, lsl #27 │ │ │ │ + eorseq r3, r3, r8, ror #30 │ │ │ │ + eorseq r5, r3, r0, lsl r8 │ │ │ │ + eorseq r5, r3, r0, ror r8 │ │ │ │ + ldrsbteq r5, [r3], -r0 │ │ │ │ + eorseq r5, r3, r0, lsr r9 │ │ │ │ + mlaseq r3, r0, r9, r5 │ │ │ │ + ldrshteq r5, [r3], -r0 │ │ │ │ + eorseq r2, r3, r8, ror #22 │ │ │ │ + eorseq r2, r3, r8, lsl #25 │ │ │ │ + eorseq r2, r3, r8, ror #25 │ │ │ │ + eorseq r2, r3, r8, asr #26 │ │ │ │ + eorseq r3, r3, r8, asr #9 │ │ │ │ + eorseq r2, r3, r8, asr #23 │ │ │ │ + eorseq r2, r3, r8, lsr #24 │ │ │ │ + ldrshteq r5, [r3], -r8 │ │ │ │ + ldrsbteq r4, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, lsr lr │ │ │ │ + mlaseq r3, r8, lr, r4 │ │ │ │ @ instruction: 0xf5044c60 │ │ │ │ @ instruction: 0x462175f0 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd3460 │ │ │ │ adcmi pc, ip, #117760 @ 0x1cc00 │ │ │ │ @ instruction: 0xf7fed1f7 │ │ │ │ mrrcmi 11, 8, fp, fp, cr1 @ │ │ │ │ @@ -63646,32 +63646,32 @@ │ │ │ │ @ instruction: 0x4c17ba37 │ │ │ │ strvs pc, [r8, #1284]! @ 0x504 │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ strbtcc r4, [r0], #-1616 @ 0xfffff9b0 │ │ │ │ blx 0xff00c560 │ │ │ │ mvnsle r4, r5, lsr #5 │ │ │ │ blt 0x13cc56c │ │ │ │ - mlaseq r3, r8, ip, r4 │ │ │ │ - eorseq r5, r3, r0, lsl #8 │ │ │ │ - eorseq r5, r3, r0, ror #11 │ │ │ │ - eorseq r5, r3, r0, asr #12 │ │ │ │ - eorseq r5, r3, r0, lsr #13 │ │ │ │ - eorseq r5, r3, r0, lsl #14 │ │ │ │ - eorseq r4, r3, r8, asr r1 │ │ │ │ - ldrhteq r4, [r3], -r8 │ │ │ │ - mlaseq r3, r8, r0, r4 │ │ │ │ - ldrshteq r4, [r3], -r8 │ │ │ │ - eorseq pc, r2, r8, asr #13 │ │ │ │ - ldrshteq r4, [r3], -r8 │ │ │ │ - eorseq r4, r3, r8, lsr r6 │ │ │ │ - mlaseq r3, r8, r3, r4 │ │ │ │ - eorseq r4, r3, r8, ror r2 │ │ │ │ - ldrsbteq r4, [r3], -r8 │ │ │ │ - eorseq r3, r3, r8, lsr r5 │ │ │ │ - eorseq r3, r3, r8, lsl r9 │ │ │ │ + eorseq r4, r3, r8, asr #23 │ │ │ │ + eorseq r5, r3, r0, lsr r3 │ │ │ │ + eorseq r5, r3, r0, lsl r5 │ │ │ │ + eorseq r5, r3, r0, ror r5 │ │ │ │ + ldrsbteq r5, [r3], -r0 │ │ │ │ + eorseq r5, r3, r0, lsr r6 │ │ │ │ + eorseq r4, r3, r8, lsl #1 │ │ │ │ + eorseq r4, r3, r8, ror #1 │ │ │ │ + eorseq r3, r3, r8, asr #31 │ │ │ │ + eorseq r4, r3, r8, lsr #32 │ │ │ │ + ldrshteq pc, [r2], -r8 @ │ │ │ │ + eorseq r4, r3, r8, lsr #18 │ │ │ │ + eorseq r4, r3, r8, ror #10 │ │ │ │ + eorseq r4, r3, r8, asr #5 │ │ │ │ + eorseq r4, r3, r8, lsr #3 │ │ │ │ + eorseq r4, r3, r8, lsl #4 │ │ │ │ + eorseq r3, r3, r8, ror #8 │ │ │ │ + eorseq r3, r3, r8, asr #16 │ │ │ │ andcs r4, r0, #49664 @ 0xc200 │ │ │ │ ldrbmi sl, [r0], -r8, ror #18 │ │ │ │ strvc pc, [r8, #-1284]! @ 0xfffffafc │ │ │ │ blx 0xfe40c5c0 │ │ │ │ stmibge r0, {r9, sp} │ │ │ │ @ instruction: 0xf7fd4650 │ │ │ │ strtmi pc, [r1], -r9, lsl #21 │ │ │ │ @@ -63685,32 +63685,32 @@ │ │ │ │ blge 0xfe6579f8 │ │ │ │ stclne 2, cr15, [r1], #-284 @ 0xfffffee4 │ │ │ │ stceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ cmppvc r9, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ stmibvs r5, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - cdppl 6, 5, cr15, cr12, cr13, {2} │ │ │ │ + cdpmi 6, 8, cr15, cr12, cr13, {2} │ │ │ │ cdpeq 2, 2, cr15, cr13, cr0, {6} │ │ │ │ tstls r5, r2, lsl #6 │ │ │ │ @ instruction: 0xf8cdabb0 │ │ │ │ stmib sp, {r2, r5, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd9c06 │ │ │ │ @ instruction: 0xf005e02c │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ strtvs pc, [r0], pc, ror #8 │ │ │ │ b 0x1434668 │ │ │ │ @ instruction: 0xf1e50983 │ │ │ │ - @ instruction: 0x4604fa3f │ │ │ │ + strmi pc, [r4], -fp, ror #19 │ │ │ │ andeq lr, r6, r8, lsl #22 │ │ │ │ strtvs pc, [r1], r8, lsr #11 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ strbeq pc, [r2, -r5, asr #7] @ │ │ │ │ - b 0xaf74 │ │ │ │ + b 0xfea0af74 │ │ │ │ bls 0x1b5278 │ │ │ │ streq pc, [r8, -r7, asr #32] │ │ │ │ @ instruction: 0xf3c59906 │ │ │ │ eorsvs r1, r4, r7, lsl #22 │ │ │ │ bvs 0xfe88b7a8 │ │ │ │ mvnsvs r7, #-1073741779 @ 0xc000002d │ │ │ │ ldrtvs r2, [r2], #-1020 @ 0xfffffc04 │ │ │ │ @@ -63718,39 +63718,39 @@ │ │ │ │ movwge lr, #18886 @ 0x49c6 │ │ │ │ movwvs pc, #62016 @ 0xf240 @ │ │ │ │ adcshi r9, r3, r2, lsl #18 │ │ │ │ @ instruction: 0xf8869804 │ │ │ │ @ instruction: 0xf886b008 │ │ │ │ @ instruction: 0xf7fd9009 │ │ │ │ strtmi pc, [r0], -fp, lsr #20 │ │ │ │ - @ instruction: 0xf9d4f1de │ │ │ │ + @ instruction: 0xf980f1de │ │ │ │ ldrvs pc, [r5], #1448 @ 0x5a8 │ │ │ │ @ instruction: 0xf64d4629 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ strcc r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - blx 0x30ae40 │ │ │ │ + @ instruction: 0xf9b6f1e5 │ │ │ │ ldcvs 4, cr15, [r4], {111} @ 0x6f │ │ │ │ subscs r4, r9, #6291456 @ 0x600000 │ │ │ │ andeq lr, ip, r8, lsl #22 │ │ │ │ vrhadd.s8 d18, d7, d0 │ │ │ │ - bls 0x1c91f0 │ │ │ │ + bls 0x1c9090 │ │ │ │ vmla.i8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4169 @ 0x1049 @ │ │ │ │ blls 0x22b05c │ │ │ │ @ instruction: 0x71a763e3 │ │ │ │ strtvs r2, [r2], #-2044 @ 0xfffff804 │ │ │ │ strbtvs r2, [r1], #-512 @ 0xfffffe00 │ │ │ │ andlt pc, r8, r4, lsl #17 │ │ │ │ ldrdne lr, [r3], -sp │ │ │ │ andsge pc, r0, r4, asr #17 │ │ │ │ eorvs r6, r6, r7, ror #2 │ │ │ │ @ instruction: 0xf9fcf7fd │ │ │ │ @ instruction: 0xf1de4630 │ │ │ │ - blls 0x2ccd8c │ │ │ │ + blls 0x2ccc3c │ │ │ │ strcc pc, [ip, #-2259] @ 0xfffff72d │ │ │ │ svclt 0x00282b20 │ │ │ │ adcmi r2, fp, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8ddd893 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ @ instruction: 0xf8dbb024 │ │ │ │ blcs 0x5bb54 │ │ │ │ @@ -63758,30 +63758,30 @@ │ │ │ │ stmibvs r5, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r4, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ blls 0x208e58 │ │ │ │ @ instruction: 0xf8dd2500 │ │ │ │ blge 0xfe67273c │ │ │ │ cmppvc r9, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r4, r0, r2, pc @ │ │ │ │ - stclpl 6, cr15, [ip], #-308 @ 0xfffffecc │ │ │ │ + ldcmi 6, cr15, [ip], {77} @ 0x4d │ │ │ │ stceq 2, cr15, [sp], #-768 @ 0xfffffd00 │ │ │ │ blge 0xfec73348 │ │ │ │ stmib sp, {r0, r2, r8, ip, pc}^ │ │ │ │ @ instruction: 0xf8cd3a03 │ │ │ │ @ instruction: 0xf005c024 │ │ │ │ strtmi r0, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf5a99809 │ │ │ │ b 0x14281dc │ │ │ │ @ instruction: 0xf1e50a83 │ │ │ │ - @ instruction: 0x4604f9b1 │ │ │ │ + @ instruction: 0x4604f95d │ │ │ │ adcvs pc, r0, pc, ror #8 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ vmls.i q10, , d0[2] │ │ │ │ vadd.i8 q8, , q1 │ │ │ │ - vmvn.i16 q15, #53760 @ 0xd200 │ │ │ │ + vmov.i16 d30, #55808 @ 0xda00 │ │ │ │ blls 0x194394 │ │ │ │ stmdaeq r8, {r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0479a06 │ │ │ │ stmdbls r2, {r2, r8, r9, sl} │ │ │ │ blvs 0xfe08b8c4 │ │ │ │ ldrtvs r6, [r3], #-52 @ 0xffffffcc │ │ │ │ ldrbtvs r2, [r2], #-1008 @ 0xfffffc10 │ │ │ │ @@ -63789,57 +63789,57 @@ │ │ │ │ vcgt.s8 d27, d0, d4 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r8, r9, sp, lr} │ │ │ │ @ instruction: 0xf88680b3 │ │ │ │ eorsvc r8, r7, #6 │ │ │ │ andge pc, r9, r6, lsl #17 │ │ │ │ @ instruction: 0xf99ef7fd │ │ │ │ @ instruction: 0xf1de4620 │ │ │ │ - vld2.16 {d31,d33}, [pc], r7 │ │ │ │ + vld2. {d31-d32}, [pc :256], r3 │ │ │ │ @ instruction: 0x46296494 │ │ │ │ - rsbspl pc, r8, sp, asr #12 │ │ │ │ + adcmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1e53501 │ │ │ │ - @ instruction: 0x4606f97d │ │ │ │ + strmi pc, [r6], -r9, lsr #18 │ │ │ │ andeq lr, r4, r9, lsl #22 │ │ │ │ ldrvs pc, [r5], #1449 @ 0x5a9 │ │ │ │ tstcs r0, r9, asr r2 │ │ │ │ - b 0x100b0f4 │ │ │ │ + stmib r6!, {r0, r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d0, d6 │ │ │ │ adchi r6, r3, pc, lsl #6 │ │ │ │ movweq pc, #4170 @ 0x104a @ │ │ │ │ blls 0x1ab174 │ │ │ │ strtvs r2, [r3], #-496 @ 0xfffffe10 │ │ │ │ strbtvs r6, [r2], #-353 @ 0xfffffe9f │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ @ instruction: 0xf8841003 │ │ │ │ eorvc r8, r7, #6 │ │ │ │ andslt pc, r0, r4, asr #17 │ │ │ │ @ instruction: 0xf7fd6026 │ │ │ │ @ instruction: 0x4630f971 │ │ │ │ - @ instruction: 0xf91af1de │ │ │ │ + @ instruction: 0xf8c6f1de │ │ │ │ @ instruction: 0xf8d39b07 │ │ │ │ blcs 0x85bc54 │ │ │ │ @ instruction: 0x2320bf28 │ │ │ │ ldmle r6, {r0, r1, r3, r5, r7, r9, lr} │ │ │ │ @ instruction: 0xf8dd9b00 │ │ │ │ @ instruction: 0xf8dda010 │ │ │ │ ldmdb r3, {r2, r3, r4, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe4302 │ │ │ │ blls 0xbd5fc │ │ │ │ tstcs r0, sl, asr r2 │ │ │ │ strvc pc, [r2], #-1443 @ 0xfffffa5d │ │ │ │ andcs pc, r2, r3, lsr #5 │ │ │ │ - b 0x30b15c │ │ │ │ + ldmib r2!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #4, 6 @ 0x10000000 │ │ │ │ @ instruction: 0x61acf50d │ │ │ │ ldrbmi r7, [r0], -r3, lsr #4 │ │ │ │ strdvs r2, [r3, #-48]! @ 0xffffffd0 │ │ │ │ teqpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ @ instruction: 0xf64d6323 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ eorvs r0, r3, sp, lsr #6 │ │ │ │ movwcs pc, #62016 @ 0xf240 @ │ │ │ │ @ instruction: 0xf7fd80a3 │ │ │ │ @ instruction: 0xf7fef93f │ │ │ │ @ instruction: 0xf047bbdf │ │ │ │ @ instruction: 0xf7ff4740 │ │ │ │ ldrbmi fp, [r0], -r3, lsl #21 │ │ │ │ @@ -63859,28 +63859,28 @@ │ │ │ │ @ instruction: 0xf50dba21 │ │ │ │ @ instruction: 0xf50a63ed │ │ │ │ movwls r5, #6976 @ 0x1b40 │ │ │ │ @ instruction: 0x63adf50d │ │ │ │ @ instruction: 0xf50d9307 │ │ │ │ movwls r6, #25516 @ 0x63ac │ │ │ │ bllt 0xbcc8c4 │ │ │ │ - eorseq r5, r3, r8, lsr #32 │ │ │ │ - eorseq r5, r3, r0, ror #5 │ │ │ │ - eorseq r5, r3, r0, asr #6 │ │ │ │ - eorseq r2, r3, r8, lsr r0 │ │ │ │ - mlaseq r3, r8, r0, r2 │ │ │ │ - ldrshteq r2, [r3], -r8 │ │ │ │ + eorseq r4, r3, r8, asr pc │ │ │ │ + eorseq r5, r3, r0, lsl r2 │ │ │ │ + eorseq r5, r3, r0, ror r2 │ │ │ │ + eorseq r1, r3, r8, ror #30 │ │ │ │ + eorseq r1, r3, r8, asr #31 │ │ │ │ + eorseq r2, r3, r8, lsr #32 │ │ │ │ @ instruction: 0xf50d9301 │ │ │ │ strbmi r6, [r1], -sp, ror #7 │ │ │ │ @ instruction: 0xf5a322bc │ │ │ │ @ instruction: 0xf64d7049 │ │ │ │ - vqdmulh.s d20, d0, d0[6] │ │ │ │ + @ instruction: 0xf2c03c98 │ │ │ │ @ instruction: 0xf8cd0c2d │ │ │ │ vshl.s8 q14, q0, │ │ │ │ - @ instruction: 0xf04fe9ac │ │ │ │ + @ instruction: 0xf04fe954 │ │ │ │ @ instruction: 0xf88d0301 │ │ │ │ @ instruction: 0x23a83449 │ │ │ │ ldrbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ movweq pc, #49231 @ 0xc04f @ │ │ │ │ strtcc pc, [r5], #2189 @ 0x88d │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ strtcc pc, [r7], #2189 @ 0x88d │ │ │ │ @@ -63899,38 +63899,38 @@ │ │ │ │ ldrbtcc pc, [r0], #-2253 @ 0xfffff733 @ │ │ │ │ @ instruction: 0xf8cd23fc │ │ │ │ movwcs r3, #1204 @ 0x4b4 │ │ │ │ strbcc pc, [ip], #2253 @ 0x8cd @ │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movwcc pc, #704 @ 0x2c0 @ │ │ │ │ strbcc pc, [r4], #-2253 @ 0xfffff733 @ │ │ │ │ - cmnpmi r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + @ instruction: 0x33a4f64d │ │ │ │ msreq CPSR_fsc, #192, 4 │ │ │ │ strtcc pc, [r0], #2253 @ 0x8cd │ │ │ │ @ instruction: 0xf8b8f7fd │ │ │ │ @ instruction: 0xf50d4642 │ │ │ │ @ instruction: 0x46506194 │ │ │ │ @ instruction: 0xf8b2f7fd │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0xfe90b2ee │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + blx 0x110b2ee │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcpl pc, r8, sp, asr #12 │ │ │ │ + rscsmi pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ vqdmulh.s d20, d2, d8 │ │ │ │ vhsub.s32 d2, d19, d30 │ │ │ │ - vpadd.i8 d31, d29, d23 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vmla.i d20, d16, d0[5] │ │ │ │ + vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ blmi 0xcea6c │ │ │ │ eorsne pc, fp, #536870916 @ 0x20000004 │ │ │ │ - blx 0xfeb0b24e │ │ │ │ - ldrshteq r3, [r3], -r8 │ │ │ │ - bllt 0x1c8b114 │ │ │ │ + blx 0x150b24e │ │ │ │ + eorseq r3, r3, r8, lsr #10 │ │ │ │ + bllt 0x78b114 │ │ │ │ @ instruction: 0xf8d0b530 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf8d05208 │ │ │ │ @ instruction: 0xf0031158 │ │ │ │ @ instruction: 0xf8d04300 │ │ │ │ b 0x111f240 │ │ │ │ @ instruction: 0xf8d07345 │ │ │ │ @@ -64067,29 +64067,29 @@ │ │ │ │ ldreq r2, [r2, #3080] @ 0xc08 │ │ │ │ addhi pc, lr, r0, lsl #2 │ │ │ │ @ instruction: 0x214cf894 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdbcc r0, {r0, r1, r2, r4, r6, r7, pc} │ │ │ │ vmla.i8 d2, d0, d10 │ │ │ │ vhadd.s8 d24, d31, d5 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xcf4d8 │ │ │ │ @ instruction: 0xf8d20281 │ │ │ │ vqadd.s8 d28, d30, d20 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1bc2295 │ │ │ │ ldmdavs r1, {r0, r1, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf5a4d154 │ │ │ │ strbeq r5, [r9], r8, lsl #4 │ │ │ │ andseq pc, r0, #-2147483608 @ 0x80000028 │ │ │ │ addshi pc, pc, r0, lsl #2 │ │ │ │ - orrvc pc, r4, sp, asr #12 │ │ │ │ + @ instruction: 0x61b4f64d │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0854610 │ │ │ │ - vst2. {d15-d16}, [r5 :256], r9 │ │ │ │ + vst2.32 {d15-d16}, [r5 :128], r5 │ │ │ │ @ instruction: 0xf8d473e0 │ │ │ │ b 0x8cf1ac │ │ │ │ b 0x18f45c │ │ │ │ vst2.8 {d0-d3}, [r3], r6 │ │ │ │ tstmi sl, #224, 6 @ 0x80000003 │ │ │ │ eorcs pc, r8, #196, 16 @ 0xc40000 │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ @@ -64125,93 +64125,93 @@ │ │ │ │ @ instruction: 0xd1212b03 │ │ │ │ ldreq r6, [fp, #-2067] @ 0xfffff7ed │ │ │ │ b 0xfe07ea50 │ │ │ │ eormi r0, sl, r6, lsl #4 │ │ │ │ blmi 0x11843e8 │ │ │ │ mrseq pc, CPSR @ │ │ │ │ andeq pc, pc, #6 │ │ │ │ - eorsvc pc, r8, sp, asr #12 │ │ │ │ + rsbvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ orreq lr, r1, r3, lsl #22 │ │ │ │ - blx 0xfe70b126 │ │ │ │ + blx 0x120b126 │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [fp, sl, lsr #32]! │ │ │ │ eorsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq pc, [pc, #-37] @ 0x4ecf7 │ │ │ │ stccc 8, cr15, [r8], {89} @ 0x59 │ │ │ │ svclt 0x00440159 │ │ │ │ strne pc, [r0, #1093] @ 0x445 │ │ │ │ strne pc, [r0], r6, asr #8 │ │ │ │ @ instruction: 0x4620e7d4 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f43f0 │ │ │ │ - vfma.f32 , q15, │ │ │ │ + @ instruction: 0xf24ebca3 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtle r0, [r6], #-1755 @ 0xfffff925 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf5a4bf1c │ │ │ │ bcc 0x463574 │ │ │ │ svcge 0x006ef47f │ │ │ │ ldrsbeq pc, [r8, #-132] @ 0xffffff7c @ │ │ │ │ andeq lr, r0, #548864 @ 0x86000 │ │ │ │ str r4, [r1, sl, lsr #32] │ │ │ │ eorsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x06d26812 │ │ │ │ @ instruction: 0xf64dd5ea │ │ │ │ - vaddw.s8 q11, q0, d0 │ │ │ │ + vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf64d012d │ │ │ │ - vsubl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ blcs 0x8f638 │ │ │ │ sadd16mi fp, r1, r8 │ │ │ │ @ instruction: 0xf0004b1b │ │ │ │ @ instruction: 0xf006020f │ │ │ │ bl 0x10edd0 │ │ │ │ bl 0x10f7a0 │ │ │ │ blvs 0xff84fb9c │ │ │ │ @ instruction: 0xf64d9000 │ │ │ │ - vmla.i d23, d0, d0[7] │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf108002d │ │ │ │ - strb pc, [sp, r7, asr #22] @ │ │ │ │ + @ instruction: 0xe7cdfaf3 │ │ │ │ ldrdcs pc, [r8, #-132] @ 0xffffff7c │ │ │ │ stceq 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf64de72f │ │ │ │ - vaddw.s8 q11, q0, d16 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strb r0, [r3, sp, lsr #2]! │ │ │ │ - addsvs pc, r0, sp, asr #12 │ │ │ │ + sbcpl pc, r0, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14daa4 │ │ │ │ + blls 0x14d954 │ │ │ │ @ instruction: 0xf64de6c2 │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ movwls r0, #12333 @ 0x302d │ │ │ │ - blx 0xb8b202 │ │ │ │ + blx 0xff68b200 │ │ │ │ strt r9, [r8], r3, lsl #22 │ │ │ │ - rscvs pc, r4, sp, asr #12 │ │ │ │ + andsvs pc, r4, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf1089303 │ │ │ │ - blls 0x14da80 │ │ │ │ + blls 0x14d930 │ │ │ │ svclt 0x0000e6c0 │ │ │ │ - eorseq r5, r3, r0, asr #27 │ │ │ │ + ldrshteq r5, [r3], -r0 │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6008 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ blmi 0x10f2d0 │ │ │ │ eorvs pc, r8, #536870916 @ 0x20000004 │ │ │ │ - @ instruction: 0xf1ec9000 │ │ │ │ - svclt 0x0000f827 │ │ │ │ - eorseq r5, r3, r0, lsl #28 │ │ │ │ + @ instruction: 0xf1eb9000 │ │ │ │ + svclt 0x0000ffd3 │ │ │ │ + eorseq r5, r3, r0, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfeba6034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ bl 0x17b324 │ │ │ │ ldmib r4, {r0, r6, r7, sl}^ │ │ │ │ movwcs r0, #424 @ 0x1a8 │ │ │ │ @@ -64220,15 +64220,15 @@ │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ strle r0, [r1], #-1435 @ 0xfffffa65 │ │ │ │ strb r2, [lr, r1, lsl #2]! │ │ │ │ mrrcne 8, 13, pc, r8, cr0 @ │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf0532101 │ │ │ │ - ldmdacs r1, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r1, {r0, r1, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r2, r8, lsl #30 │ │ │ │ ldmdacs r8, {r0, r1, r5, r6, r7, ip, lr, pc} │ │ │ │ tstcs r3, r8, lsl #30 │ │ │ │ ubfx sp, pc, #1, #14 │ │ │ │ stmdale r9, {r0, r2, r4, r9, fp, sp} │ │ │ │ stmdale fp, {r0, r1, r2, r3, r9, fp, sp} │ │ │ │ andpl pc, r0, r0, asr #6 │ │ │ │ @@ -64444,15 +64444,15 @@ │ │ │ │ ldrb r2, [r8, -r7, lsr #32] │ │ │ │ ldr r9, [r6, -r2] │ │ │ │ @ instruction: 0xf3c20f96 │ │ │ │ vmlacc.f32 s8, s2, s10 │ │ │ │ blcs 0xfe08c0f4 │ │ │ │ svclt 0x008f2e02 │ │ │ │ @ instruction: 0xf6452603 │ │ │ │ - vqdmlsl.s , d0, d0[4] │ │ │ │ + vqshl.s64 d16, d0, #0 │ │ │ │ bl 0x210ec0 │ │ │ │ svclt 0x00980786 │ │ │ │ strbvs pc, [r4], #2263 @ 0x8d7 @ │ │ │ │ strvc pc, [r1, -r2, asr #7] │ │ │ │ vrsubhn.i16 d25, q1, │ │ │ │ strls r5, [r4, -r0, asr #13] │ │ │ │ strvs pc, [r0, -r4, asr #7] │ │ │ │ @@ -64684,34 +64684,34 @@ │ │ │ │ @ instruction: 0x9607e6f6 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ ldrtmi r9, [r3], -r5, lsl #28 │ │ │ │ @ instruction: 0x9607e556 │ │ │ │ @ instruction: 0xf5002600 │ │ │ │ ldrtmi r5, [r3], -r0, lsl #29 │ │ │ │ andcs lr, r0, sp, ror r6 │ │ │ │ - bicmi pc, r0, sp, asr #4 │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0a │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ - mrrc2 1, 14, pc, sl, cr11 @ │ │ │ │ + stc2 1, cr15, [r6], {235} @ 0xeb │ │ │ │ strb r2, [r0, #-1794]! @ 0xfffff8fe │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - adcvc pc, r8, sp, asr #12 │ │ │ │ + sbcsvs pc, r8, sp, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6424b03 │ │ │ │ vhsub.s32 , q1, │ │ │ │ - svclt 0x0000fd9b │ │ │ │ - eorseq r5, r3, r8, lsl lr │ │ │ │ - eorseq r5, r3, r0, lsr lr │ │ │ │ + svclt 0x0000fd43 │ │ │ │ + eorseq r5, r3, r8, asr #26 │ │ │ │ + eorseq r5, r3, r0, ror #26 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ subeq pc, r0, #16 │ │ │ │ ldmdacc r0, {r4, r8, ip, lr, pc} │ │ │ │ ldmdale r5, {r0, r3, fp, sp} │ │ │ │ - msrne SPSR_, #72351744 @ 0x4500000 │ │ │ │ + orrseq pc, r0, #72351744 @ 0x4500000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ strbteq pc, [r4], #2259 @ 0x8d3 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq pc, r1, r0 │ │ │ │ @@ -64719,31 +64719,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba682c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vmin.s8 d20, d13, d0 │ │ │ │ - vsra.s64 , q8, #64 │ │ │ │ + vaddw.s8 , q0, d16 │ │ │ │ blmi 0x10faf4 │ │ │ │ @ instruction: 0xf6429200 │ │ │ │ @ instruction: 0xf1eb4282 │ │ │ │ - svclt 0x0000fc15 │ │ │ │ - eorseq r5, r3, ip, ror #28 │ │ │ │ + svclt 0x0000fbc1 │ │ │ │ + mlaseq r3, ip, sp, r5 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ svcvc 0x0000f412 │ │ │ │ stmdbcs r3, {r0, r2, r8, ip, lr, pc} │ │ │ │ ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ @ instruction: 0xf8d02809 │ │ │ │ stmdbcc r0, {r3, r4, r6, sl, fp, ip} │ │ │ │ tstcs r1, r8, lsl pc │ │ │ │ - svclt 0x00d8f052 │ │ │ │ + svclt 0x0084f052 │ │ │ │ tstcs r0, r6, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andscs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -64774,30 +64774,30 @@ │ │ │ │ @ instruction: 0x315af893 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ strlt lr, [r0, #-2020] @ 0xfffff81c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - mvnscc pc, sp, asr #4 │ │ │ │ + msrcc R8_usr, sp │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6424b02 │ │ │ │ @ instruction: 0x900042bc │ │ │ │ - blx 0xfea0bed6 │ │ │ │ - eorseq r5, r3, r0, lsl #29 │ │ │ │ + blx 0x150bed6 │ │ │ │ + ldrhteq r5, [r3], -r0 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c16899 │ │ │ │ ldmiblt r9, {r6, r8, sp}^ │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b993 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ blcc 0x4503c4 │ │ │ │ svclt 0x008f2b0a │ │ │ │ vrhadd.s8 d18, d15, d1 │ │ │ │ - vrshr.s64 d19, d0, #64 │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ bl 0xd0020 │ │ │ │ svclt 0x00980283 │ │ │ │ ldrsbtne pc, [r4], r2 @ │ │ │ │ svclt 0x0076f7ff │ │ │ │ ldrdne pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, r1, asr #7 │ │ │ │ svclt 0x0070f7ff │ │ │ │ @@ -64811,15 +64811,15 @@ │ │ │ │ svclt 0x0000bf61 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ldmib r4, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x07d32054 │ │ │ │ @ instruction: 0xf8d4d51d │ │ │ │ eorsvs r3, fp, r0, asr #2 │ │ │ │ orrpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ movne pc, #13828096 @ 0xd30000 │ │ │ │ streq r2, [r9, -r0, lsl #6] │ │ │ │ ldreq sp, [r7, ip, ror #2] │ │ │ │ @@ -64909,15 +64909,15 @@ │ │ │ │ @ instruction: 0xf4134620 │ │ │ │ @ instruction: 0xf8d64f70 │ │ │ │ svclt 0x0008338c │ │ │ │ streq pc, [r7, #-37] @ 0xffffffdb │ │ │ │ svcmi 0x0060f413 │ │ │ │ @ instruction: 0xf425bf08 │ │ │ │ strtmi r5, [r9], -r0, lsl #10 │ │ │ │ - @ instruction: 0xff5af081 │ │ │ │ + @ instruction: 0xff06f081 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [fp, #3080] @ 0xc08 │ │ │ │ vmov.i32 d29, #14614528 @ 0x00df0000 │ │ │ │ vsubl.u8 q10, d5, d2 │ │ │ │ @ instruction: 0xf8c45301 │ │ │ │ @ instruction: 0xf8c42ef0 │ │ │ │ @@ -64954,15 +64954,15 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ mrcpl 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ - cdp2 0, 8, cr15, cr0, cr1, {4} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr1, {4} │ │ │ │ mcrcs 8, 7, pc, cr4, cr4, {6} @ │ │ │ │ mcrcc 8, 7, pc, cr0, cr4, {6} @ │ │ │ │ mcrne 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ movwmi r2, #48876 @ 0xbeec │ │ │ │ blcc 0x6064c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @@ -64983,15 +64983,15 @@ │ │ │ │ mrcvs 8, 7, APSR_nzcv, cr8, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr0, cr0, {6} │ │ │ │ movwmi lr, #10819 @ 0x2a43 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr4, cr0, {6} │ │ │ │ movwpl lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf081401d │ │ │ │ - @ instruction: 0xf8d4fe47 │ │ │ │ + @ instruction: 0xf8d4fdf3 │ │ │ │ @ instruction: 0xf8d42ee4 │ │ │ │ tstmi r3, #224, 28 @ 0xe00 │ │ │ │ mcrcs 8, 7, pc, cr8, cr4, {6} @ │ │ │ │ @ instruction: 0xf8d44313 │ │ │ │ tstmi r3, #236, 28 @ 0xec0 │ │ │ │ @ instruction: 0xf6cf229f │ │ │ │ blcc 0x50278 │ │ │ │ @@ -65020,15 +65020,15 @@ │ │ │ │ @ instruction: 0xf8c03ee8 │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ andmi r2, fp, r0, lsl #8 │ │ │ │ cdpmi 8, 15, cr15, cr12, cr0, {6} │ │ │ │ cdpcc 8, 15, cr15, cr8, cr0, {6} │ │ │ │ blmi 0x18dc60 │ │ │ │ - cdplt 0, 6, cr15, cr8, cr1, {4} │ │ │ │ + cdplt 0, 1, cr15, cr4, cr1, {4} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ svclt 0x0000e6ec │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf44f0ff0 │ │ │ │ vmov.i32 d20, #3840 @ 0x00000f00 │ │ │ │ @@ -65052,69 +65052,69 @@ │ │ │ │ orrscs r3, pc, #236, 28 @ 0xec0 │ │ │ │ movweq pc, #719 @ 0x2cf @ │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ pop {r2, r3, r4, r5, r6, r7, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf0814038 │ │ │ │ - svclt 0x0000be29 │ │ │ │ + svclt 0x0000bdd5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vrsra.s64 d22, d0, #64 │ │ │ │ + vqdmlal.s , d16, d0[0] │ │ │ │ @ instruction: 0xf64e0333 │ │ │ │ - vmla.f d18, d16, d0[1] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ andscs r0, r2, #1073741835 @ 0x4000000b │ │ │ │ @ instruction: 0xf1eb9000 │ │ │ │ - svclt 0x0000f96d │ │ │ │ + svclt 0x0000f919 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba6da4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d18, d16, d0[1] │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ blmi 0xd006c │ │ │ │ andls r2, r0, r7, lsl r2 │ │ │ │ - @ instruction: 0xf95af1eb │ │ │ │ - eorseq r5, r3, r8, lsr #29 │ │ │ │ + @ instruction: 0xf906f1eb │ │ │ │ + ldrsbteq r5, [r3], -r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfeba6dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [fp], {240} @ 0xf0 │ │ │ │ - sbcvs pc, r0, r5, asr #12 │ │ │ │ + rscspl pc, r0, r5, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldrbvc pc, [r8, #1284]! @ 0x504 @ │ │ │ │ - blx 0xfec0bedc │ │ │ │ + blx 0x170bedc │ │ │ │ ldrcc r4, [r0], #-1568 @ 0xfffff9e0 │ │ │ │ blx 0x18dbc2 │ │ │ │ mvnsle r4, ip, lsr #5 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ - ldrshteq r5, [r3], -r4 │ │ │ │ + eorseq r5, r3, r4, lsr #28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf645b091 │ │ │ │ - vmls.i d22, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c054f0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fc65 │ │ │ │ + @ instruction: 0xf500fc11 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ @ instruction: 0xf64e710c │ │ │ │ - vrshr.s64 q9, q6, #64 │ │ │ │ + vsubl.s8 q9, d0, d12 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ @ instruction: 0xf5009204 │ │ │ │ @ instruction: 0xf5005259 │ │ │ │ andscc r5, r0, #1476395009 @ 0x58000001 │ │ │ │ @@ -65228,20 +65228,20 @@ │ │ │ │ tstvc pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #94208 @ 0x17000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb5f │ │ │ │ + @ instruction: 0xf500fb0b │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x4ff88 │ │ │ │ @ instruction: 0xf8527b0e │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8421388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005258 │ │ │ │ cmncs r0, #64 @ 0x40 │ │ │ │ @@ -65251,29 +65251,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stmdbvs r1, {r0, r3, r4, r8, ip, sp, pc} │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #106496 @ 0x1a000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fb25 │ │ │ │ + @ instruction: 0xf500fad1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s q9, d16, d0[7] │ │ │ │ + vorr.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25058 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x502a4 │ │ │ │ @ instruction: 0xf8517b0c │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8411388 │ │ │ │ cmncs r0, #8, 24 @ 0x800 │ │ │ │ @@ -65283,26 +65283,26 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ strmi sl, [r1], #-283 @ 0xfffffee5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #28, 20 @ 0x1c000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fae5 │ │ │ │ + @ instruction: 0xf500fa91 │ │ │ │ ldc 2, cr5, [pc, #316] @ 0x5007c │ │ │ │ @ instruction: 0xf8527b11 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf8424388 │ │ │ │ @ instruction: 0xf5003c08 │ │ │ │ @ instruction: 0xf5005358 │ │ │ │ rsbscs r5, r0, #64 @ 0x40 │ │ │ │ @@ -65317,29 +65317,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ strpl r9, [r2], #-594 @ 0xfffffdae │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldreq r9, [r0, #-329] @ 0xfffffeb7 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba71a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500faa1 │ │ │ │ + @ instruction: 0xf500fa4d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x503ac │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65355,29 +65355,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa55 │ │ │ │ + @ instruction: 0xf500fa01 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50444 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65393,29 +65393,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r2, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba72d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500fa09 │ │ │ │ + @ instruction: 0xf500f9b5 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x504dc │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65431,29 +65431,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f9bd │ │ │ │ + @ instruction: 0xf500f969 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50574 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65469,29 +65469,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f971 │ │ │ │ + @ instruction: 0xf500f91d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5060c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65507,29 +65507,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f925 │ │ │ │ + @ instruction: 0xf500f8d1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x506a4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410306 │ │ │ │ @@ -65545,29 +65545,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r4, r8, lr} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f8d9 │ │ │ │ + @ instruction: 0xf500f885 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5073c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65583,29 +65583,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r1, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba75c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f88d │ │ │ │ + @ instruction: 0xf500f839 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x507d4 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65621,29 +65621,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r2, r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf0be022d │ │ │ │ - @ instruction: 0xf500f841 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ + @ instruction: 0xf0bd022d │ │ │ │ + @ instruction: 0xf500ffed │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5086c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65659,29 +65659,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r0, r1, r8, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba76f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fff5 │ │ │ │ + @ instruction: 0xf500ffa1 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50904 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65697,29 +65697,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sl, fp, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ffa9 │ │ │ │ + @ instruction: 0xf500ff55 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vrsra.s64 q9, q14, #64 │ │ │ │ + vsubw.s8 q9, q0, d28 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x5099c │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0434300 │ │ │ │ @ instruction: 0xf8410302 │ │ │ │ @@ -65735,29 +65735,29 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ stmdbvs r5, {r8, sp} │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldceq 1, cr2, [r7, #-456] @ 0xfffffe38 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7828 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #32, 20 @ 0x20000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500ff5d │ │ │ │ + @ instruction: 0xf500ff09 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vbic.i32 d18, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldc 4, cr3, [pc, #976] @ 0x50a34 │ │ │ │ @ instruction: 0xf8517b10 │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431384 │ │ │ │ @ instruction: 0xf8410380 │ │ │ │ @@ -65773,31 +65773,31 @@ │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ tstmi r5, r1, ror #8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svceq 0x00004006 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba78c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs fp, #68, 20 @ 0x44000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r2, r0, #0, 10 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strne pc, [r3], -r0, asr #4 │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ - @ instruction: 0xff0cf0bd │ │ │ │ + mrc2 0, 5, pc, cr8, cr13, {5} │ │ │ │ movtpl pc, #1280 @ 0x500 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - andscc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + subcs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldrbpl pc, [r8], #-1280 @ 0xfffffb00 @ │ │ │ │ blvc 0xd0bd80 │ │ │ │ ldrbtcs pc, [r4], #2243 @ 0x8c3 @ │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ addvc pc, r9, #66 @ 0x42 │ │ │ │ andseq pc, r0, #66 @ 0x42 │ │ │ │ @@ -65847,31 +65847,31 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstmi pc, r2, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ @ instruction: 0x1d192992 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ bmi 0x127ca00 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf04f022d │ │ │ │ @ instruction: 0xf0bd0833 │ │ │ │ - @ instruction: 0xf500fe79 │ │ │ │ + @ instruction: 0xf500fe25 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vsubl.s8 , d0, d24 │ │ │ │ + vmov.i32 q9, #2048 @ 0x00000800 │ │ │ │ vhsub.s8 d16, d3, d29 │ │ │ │ @ instruction: 0xf8c35c50 │ │ │ │ andscs r2, r0, #244, 8 @ 0xf4000000 │ │ │ │ sbcseq pc, r2, #200, 4 @ 0x8000000c │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stcmi 8, cr15, [r8], {81} @ 0x51 │ │ │ │ ldmdbne r1, {r6, r9, ip, sp, lr, pc} │ │ │ │ @@ -65925,31 +65925,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ tstmi pc, r7, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cb34 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0bd1811 │ │ │ │ - @ instruction: 0xf500fddd │ │ │ │ + @ instruction: 0xf500fd89 │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66003,31 +66003,31 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r3, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ bmi 0x127cc6c │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ strcs r0, [r0, #-301] @ 0xfffffed3 │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ vhsub.s8 d16, d0, d29 │ │ │ │ @ instruction: 0xf0bd1811 │ │ │ │ - @ instruction: 0xf500fd41 │ │ │ │ + @ instruction: 0xf500fced │ │ │ │ @ instruction: 0xf5005340 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vmvn.i32 d19, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q9, d0, d0[5] │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8c35458 │ │ │ │ vqshl.s8 q9, q10, │ │ │ │ @ instruction: 0xa7355c50 │ │ │ │ @ instruction: 0x6700e9d7 │ │ │ │ vmlaeq.f64 d14, d12, d0 │ │ │ │ stccs 8, cr15, [r8], {81} @ 0x51 │ │ │ │ @@ -66081,29 +66081,29 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstmi r7, r2, ror #6 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfeba7d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ tstcs fp, #44, 20 @ 0x2c000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fca9 │ │ │ │ + @ instruction: 0xf500fc55 │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vqdmlal.s , d0, d0[0] │ │ │ │ + vbic.i32 q9, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf500032d │ │ │ │ @ instruction: 0xf8c25c58 │ │ │ │ ldrshtcs r3, [r8], #-68 @ 0xffffffbc │ │ │ │ andeq pc, r9, r0, asr #5 │ │ │ │ blvc 0x70c250 │ │ │ │ stccc 8, cr15, [r8], {81} @ 0x51 │ │ │ │ movtne pc, #9283 @ 0x2443 @ │ │ │ │ @@ -66131,29 +66131,29 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ tstmi r6, r5, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf645b085 │ │ │ │ - vmls.i d22, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c054f0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fc3f │ │ │ │ + @ instruction: 0xf500fbeb │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf5005e55 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ ldc 1, cr7, [pc, #144] @ 0x50d28 │ │ │ │ @ instruction: 0xf8537b35 │ │ │ │ @ instruction: 0xf2402c08 │ │ │ │ @ instruction: 0xf04f1b31 │ │ │ │ @@ -66214,50 +66214,50 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba7f8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstcs fp, #77824 @ 0x13000 │ │ │ │ @ instruction: 0xf64c4605 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xfeb0d0a6 │ │ │ │ + blx 0x160d0a6 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xff4cf7ff │ │ │ │ subspl pc, r5, r4, lsl #10 │ │ │ │ ldmib r3, {r0, r1, r2, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ andlt r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andsne r0, r1, r1, lsr #4 │ │ │ │ andeq r0, r0, r1, lsl r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf645b08b │ │ │ │ - vmls.i d22, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c054f0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500fb73 │ │ │ │ + @ instruction: 0xf500fb1f │ │ │ │ @ instruction: 0xf5005c40 │ │ │ │ @ instruction: 0xf64e5655 │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc5358 │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ @ instruction: 0xf504524f │ │ │ │ ldrtcc r7, [r0], -ip, ror #2 │ │ │ │ ldrbpl pc, [r5], #-1280 @ 0xfffffb00 @ │ │ │ │ @ instruction: 0xf5009603 │ │ │ │ @@ -66352,25 +66352,25 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba81b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, ip, r0, lsl #31 │ │ │ │ mcrrmi 10, 4, r4, r4, cr3 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ stmdavs r4!, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f941b │ │ │ │ @ instruction: 0xf0bd0400 │ │ │ │ - @ instruction: 0xf500fa91 │ │ │ │ + @ instruction: 0xf500fa3d │ │ │ │ @ instruction: 0xf5005240 │ │ │ │ @ instruction: 0xf64e514f │ │ │ │ - vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ + vsubw.s8 q9, q8, d12 │ │ │ │ strmi r0, [r4], -sp, lsr #6 │ │ │ │ blvc 0xccc674 │ │ │ │ ldrbtcc pc, [r4], #2242 @ 0x8c2 @ │ │ │ │ subspl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf85126fc │ │ │ │ @ instruction: 0xf4433c08 │ │ │ │ @ instruction: 0xf0431342 │ │ │ │ @@ -66393,18 +66393,18 @@ │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldrne pc, [r4, #-2242]! @ 0xfffff73e │ │ │ │ ldrbcc pc, [r0, #-2242]! @ 0xfffff73e @ │ │ │ │ @ instruction: 0xf8c22100 │ │ │ │ @ instruction: 0xf10d56e0 │ │ │ │ subscs r0, sl, #14 │ │ │ │ - ldcl 2, cr15, [r4, #272]! @ 0x110 │ │ │ │ + ldc 2, cr15, [ip, #272] @ 0x110 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf64ea902 │ │ │ │ - vsubw.s8 q9, q0, d20 │ │ │ │ + vorr.i32 , #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf88d032d │ │ │ │ vqadd.s8 d21, d0, d1 │ │ │ │ movwls r6, #9231 @ 0x240f │ │ │ │ tstpmi ip, #64, 4 @ p-variant is OBSOLETE │ │ │ │ movwls r9, #58887 @ 0xe607 │ │ │ │ andmi pc, ip, sp, lsr #17 │ │ │ │ stc2 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ @@ -66412,36 +66412,36 @@ │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, ip, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - vmla.f16 , q3, q8 │ │ │ │ - svclt 0x0000f80b │ │ │ │ + vmla.f16 , , q8 │ │ │ │ + svclt 0x0000ffab │ │ │ │ tstmi r6, r2, ror #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ ldrsbeq r2, [sp, #2] │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf645b08d │ │ │ │ - vmls.i d22, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c054f0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf504f9fd │ │ │ │ + @ instruction: 0xf504f9a9 │ │ │ │ @ instruction: 0xf50061e2 │ │ │ │ @ instruction: 0xf500544f │ │ │ │ andscc r5, r0, #88, 4 @ 0x80000005 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ strcc r9, [r0, #-514]! @ 0xfffffdfe │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbpl pc, [r9], -r0, lsl #10 @ │ │ │ │ @@ -66551,24 +66551,24 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1d3d514 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ vqdmull.s , d4, d3[0] │ │ │ │ andls r1, r0, #3072 @ 0xc00 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - @ instruction: 0xf902f0bd │ │ │ │ + @ instruction: 0xf8aef0bd │ │ │ │ mcrrpl 5, 0, pc, r0, cr0 @ │ │ │ │ strbpl pc, [pc], #-1280 @ 0x51308 @ │ │ │ │ - rsbcc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + addscs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ cmpppl r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldrbtcs pc, [r4], #2252 @ 0x8cc @ │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ andls r3, r5, #32, 4 │ │ │ │ subspl pc, r9, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -66665,33 +66665,33 @@ │ │ │ │ andeq r1, r1, r1, lsl r1 │ │ │ │ andhi r8, r4, #4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ and lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ andcs lr, r7, sl, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ - mlaseq r3, r0, r2, r7 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ + eorseq r7, r3, r0, asr #3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ @ instruction: 0xf645b091 │ │ │ │ - vmls.i d22, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c054f0 │ │ │ │ tstcs fp, #855638016 @ 0x33000000 │ │ │ │ andvc pc, r9, #4, 10 @ 0x1000000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf64c9200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ - @ instruction: 0xf0bd022d │ │ │ │ - @ instruction: 0xf500f80d │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ + @ instruction: 0xf0bc022d │ │ │ │ + @ instruction: 0xf500ffb9 │ │ │ │ @ instruction: 0xf5045c40 │ │ │ │ @ instruction: 0xf64e710c │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q9, d16, d24 │ │ │ │ @ instruction: 0xf500022d │ │ │ │ @ instruction: 0xf8cc544f │ │ │ │ @ instruction: 0xf50024f4 │ │ │ │ eorcc r5, r0, #1342177285 @ 0x50000005 │ │ │ │ ldrbpl pc, [r5], -r0, lsl #10 @ │ │ │ │ @ instruction: 0xf5009206 │ │ │ │ @ instruction: 0x36305258 │ │ │ │ @@ -66878,24 +66878,24 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ bmi 0x1ffda30 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ vrhadd.s8 d16, d1, d29 │ │ │ │ vorr.i16 d17, #4352 @ 0x1100 │ │ │ │ andls r2, r0, #17408 @ 0x4400 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - mrc2 0, 3, pc, cr4, cr12, {5} │ │ │ │ + mcr2 0, 1, pc, cr0, cr12, {5} @ │ │ │ │ strbpl pc, [r0], #-1280 @ 0xfffffb00 @ │ │ │ │ cmpppl pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - addcc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ + adcscs pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ blvc 0x194ceac │ │ │ │ ldrbtcs pc, [r4], #2244 @ 0x8c4 @ │ │ │ │ subspl pc, r8, #0, 10 │ │ │ │ andls r3, r3, #16, 4 │ │ │ │ subspl pc, r5, #0, 10 │ │ │ │ ldrbpl pc, [r5, #-1280] @ 0xfffffb00 @ │ │ │ │ @@ -67002,15 +67002,15 @@ │ │ │ │ andeq r0, r0, r0 │ │ │ │ andsvc lr, pc, sl │ │ │ │ andeq r0, r0, r0 │ │ │ │ andscs lr, pc, r2, lsl r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ rscsvc lr, pc, sl, ror r0 @ │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r6, r3, r4, ror #1 │ │ │ │ + eorseq r6, r3, r4, lsl r0 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfeba8c04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ @@ -67019,15 +67019,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf906f0d2 │ │ │ │ + @ instruction: 0xf8b2f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, asr #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67041,15 +67041,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8daf0d2 │ │ │ │ + @ instruction: 0xf886f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq lr, [fp], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67063,15 +67063,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8aef0d2 │ │ │ │ + @ instruction: 0xf85af0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, sl, r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67085,15 +67085,15 @@ │ │ │ │ @ instruction: 0xf6489100 │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf882f0d2 │ │ │ │ + @ instruction: 0xf82ef0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, asr #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67107,15 +67107,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf856f0d2 │ │ │ │ + @ instruction: 0xf802f0d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, ror #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67129,15 +67129,15 @@ │ │ │ │ @ instruction: 0xf6419100 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf82af0d2 │ │ │ │ + @ instruction: 0xffd6f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq lr, fp, r2, r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67151,15 +67151,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 q11, q8, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfffef0d1 │ │ │ │ + @ instruction: 0xffaaf0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, lsr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67173,15 +67173,15 @@ │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffd2f0d1 │ │ │ │ + @ instruction: 0xff7ef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67195,15 +67195,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 q9, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffa6f0d1 │ │ │ │ + @ instruction: 0xff52f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67217,15 +67217,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 q9, q2, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff7af0d1 │ │ │ │ + @ instruction: 0xff26f0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, lsr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67239,15 +67239,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff4ef0d1 │ │ │ │ + mrc2 0, 7, pc, cr10, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67261,15 +67261,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff22f0d1 │ │ │ │ + mcr2 0, 6, pc, cr14, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, lsl #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67283,15 +67283,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 7, pc, cr6, cr1, {6} │ │ │ │ + mcr2 0, 5, pc, cr2, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67305,15 +67305,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d16, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 6, pc, cr10, cr1, {6} @ │ │ │ │ + mrc2 0, 3, pc, cr6, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq lr, [fp], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67327,15 +67327,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr14, cr1, {6} │ │ │ │ + mcr2 0, 2, pc, cr10, cr1, {6} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, sl, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67349,15 +67349,15 @@ │ │ │ │ vrhadd.s8 d25, d6, d0 │ │ │ │ vmla.f d17, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 3, pc, cr2, cr1, {6} │ │ │ │ + mrc2 0, 0, pc, cr14, cr1, {6} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq lr, fp, r2, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67371,15 +67371,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 2, pc, cr6, cr1, {6} @ │ │ │ │ + ldc2l 0, cr15, [r2, #836]! @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67393,15 +67393,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d22, d20, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 0, pc, cr10, cr1, {6} │ │ │ │ + stc2l 0, cr15, [r6, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67415,15 +67415,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vbic.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [lr, #836]! @ 0x344 │ │ │ │ + ldc2 0, cr15, [sl, #836] @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67437,15 +67437,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vsra.s64 d23, d28, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2, #836] @ 0x344 │ │ │ │ + stc2l 0, cr15, [lr, #-836]! @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67459,15 +67459,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q0, d16 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6, #836] @ 0x344 │ │ │ │ + stc2l 0, cr15, [r2, #-836] @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror #28 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67481,15 +67481,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [sl, #-836]! @ 0xfffffcbc │ │ │ │ + ldc2 0, cr15, [r6, #-836] @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsl lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67503,15 +67503,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q0, d24 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [lr, #-836]! @ 0xfffffcbc │ │ │ │ + stc2l 0, cr15, [sl], #836 @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bddba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67525,15 +67525,15 @@ │ │ │ │ @ instruction: 0xf6459100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r2, #-836] @ 0xfffffcbc │ │ │ │ + ldc2 0, cr15, [lr], #836 @ 0x344 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67547,15 +67547,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 q9, q14, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r6], #836 @ 0x344 │ │ │ │ + ldc2 0, cr15, [r2], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67569,15 +67569,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [sl], #836 @ 0x344 │ │ │ │ + stc2l 0, cr15, [r6], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bdcb2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67591,15 +67591,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ + ldc2 0, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr ip │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67613,15 +67613,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vaddw.s8 q10, q8, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2], #-836 @ 0xfffffcbc │ │ │ │ + stc2 0, cr15, [lr], {209} @ 0xd1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsl #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67635,15 +67635,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6], #-836 @ 0xfffffcbc │ │ │ │ + blx 0xff90e722 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67657,15 +67657,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl], {209} @ 0xd1 │ │ │ │ + blx 0xfee0e77a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67679,15 +67679,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff80e7d2 │ │ │ │ + blx 0xfe30e7d2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67701,15 +67701,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vbic.i32 q9, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfed0e82a │ │ │ │ + blx 0x180e82a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67723,15 +67723,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe20e882 │ │ │ │ + blx 0xd0e882 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67745,15 +67745,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x170e8da │ │ │ │ + blx 0x20e8da │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67767,15 +67767,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xc0e932 │ │ │ │ + blx 0xff70e930 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, sl, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67789,15 +67789,15 @@ │ │ │ │ vrhadd.s8 d25, d12, d0 │ │ │ │ vmla.f d16, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x10e98a │ │ │ │ + blx 0xfec0e988 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67811,15 +67811,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vmla.f d20, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff60e9e0 │ │ │ │ + blx 0xfe10e9e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67833,15 +67833,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfeb0ea38 │ │ │ │ + blx 0x160ea38 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r2, r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67855,15 +67855,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x200ea90 │ │ │ │ + blx 0xb0ea90 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -67877,15 +67877,15 @@ │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vorr.i32 q11, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x150eae8 │ │ │ │ + @ instruction: 0xf9fef0d1 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67898,15 +67898,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c05c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9caf0d1 │ │ │ │ + @ instruction: 0xf976f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67919,15 +67919,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9a0f0d1 │ │ │ │ + @ instruction: 0xf94cf0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67940,15 +67940,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q11, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf976f0d1 │ │ │ │ + @ instruction: 0xf922f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67961,15 +67961,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf94cf0d1 │ │ │ │ + @ instruction: 0xf8f8f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -67982,15 +67982,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf922f0d1 │ │ │ │ + @ instruction: 0xf8cef0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68003,15 +68003,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q10, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f8f0d1 │ │ │ │ + @ instruction: 0xf8a4f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68024,15 +68024,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c04c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8cef0d1 │ │ │ │ + @ instruction: 0xf87af0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68045,15 +68045,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmov.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a4f0d1 │ │ │ │ + @ instruction: 0xf850f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68066,15 +68066,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf87af0d1 │ │ │ │ + @ instruction: 0xf826f0d1 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68087,15 +68087,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c01cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf850f0d1 │ │ │ │ + @ instruction: 0xfffcf0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68108,15 +68108,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 q9, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf826f0d1 │ │ │ │ + @ instruction: 0xffd2f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68129,15 +68129,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfffcf0d0 │ │ │ │ + @ instruction: 0xffa8f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68150,15 +68150,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffd2f0d0 │ │ │ │ + @ instruction: 0xff7ef0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, sl, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68171,15 +68171,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c05cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffa8f0d0 │ │ │ │ + @ instruction: 0xff54f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68192,15 +68192,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff7ef0d0 │ │ │ │ + @ instruction: 0xff2af0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68213,15 +68213,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d22, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff54f0d0 │ │ │ │ + @ instruction: 0xff00f0d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq sp, fp, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68234,15 +68234,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff2af0d0 │ │ │ │ + mrc2 0, 6, pc, cr6, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68255,15 +68255,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d23, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff00f0d0 │ │ │ │ + mcr2 0, 5, pc, cr12, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68276,15 +68276,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ vmvn.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 6, pc, cr6, cr0, {6} │ │ │ │ + mcr2 0, 4, pc, cr2, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68297,15 +68297,15 @@ │ │ │ │ vhadd.s8 d19, d10, d4 │ │ │ │ @ instruction: 0xf2c00cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 5, pc, cr12, cr0, {6} @ │ │ │ │ + mrc2 0, 2, pc, cr8, cr0, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68318,15 +68318,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 4, pc, cr2, cr0, {6} @ │ │ │ │ + mcr2 0, 1, pc, cr14, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq sp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68339,15 +68339,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d19, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 2, pc, cr8, cr0, {6} │ │ │ │ + mcr2 0, 0, pc, cr4, cr0, {6} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68360,15 +68360,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmov.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 1, pc, cr14, cr0, {6} @ │ │ │ │ + ldc2l 0, cr15, [sl, #832] @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq sp, fp, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68381,15 +68381,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c04cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 0, pc, cr4, cr0, {6} @ │ │ │ │ + ldc2 0, cr15, [r0, #832]! @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq ip, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68402,15 +68402,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d17, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [sl, #832] @ 0x340 │ │ │ │ + stc2 0, cr15, [r6, #832] @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68423,15 +68423,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c01cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r0, #832]! @ 0x340 │ │ │ │ + ldc2l 0, cr15, [ip, #-832] @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68444,15 +68444,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r6, #832] @ 0x340 │ │ │ │ + ldc2 0, cr15, [r2, #-832]! @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68465,15 +68465,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vqdmulh.s d18, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #-832] @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68486,15 +68486,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d0, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2, #-832]! @ 0xfffffcc0 │ │ │ │ + ldc2l 0, cr15, [lr], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68507,15 +68507,15 @@ │ │ │ │ vhadd.s8 d19, d9, d4 │ │ │ │ vmull.s8 , d16, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ + ldc2 0, cr15, [r4], #832 @ 0x340 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68528,15 +68528,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr], {208} @ 0xd0 │ │ │ │ + stc2 0, cr15, [sl], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bcdb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68549,15 +68549,15 @@ │ │ │ │ @ instruction: 0xf6493004 │ │ │ │ @ instruction: 0xf2c00cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4], #832 @ 0x340 │ │ │ │ + stc2l 0, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68570,15 +68570,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl], {208} @ 0xd0 │ │ │ │ + ldc2 0, cr15, [r6], #-832 @ 0xfffffcc0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68591,15 +68591,15 @@ │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [ip], {208} @ 0xd0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008bccb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68612,15 +68612,15 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c02c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6], #-832 @ 0xfffffcc0 │ │ │ │ + blx 0xff90f662 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -68633,590 +68633,590 @@ │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q9, d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], {208} @ 0xd0 │ │ │ │ + blx 0xfee8f6b6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq ip, fp, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2 0, cr15, [r8, #-856]! @ 0xfffffca8 │ │ │ │ + ldc2l 0, cr15, [r4], {214} @ 0xd6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000b90d │ │ │ │ + svclt 0x0000b8b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf95cf0d4 │ │ │ │ + @ instruction: 0xf908f0d4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000bde7 │ │ │ │ + svclt 0x0000bd93 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff94f0e1 │ │ │ │ + @ instruction: 0xff40f0e1 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bfab │ │ │ │ + svclt 0x0000bf57 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa60c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20ea94 │ │ │ │ blvc 0x8ea58 │ │ │ │ - @ instruction: 0xf826f0e7 │ │ │ │ + @ instruction: 0xffd2f0e6 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000b895 │ │ │ │ + svclt 0x0000b841 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xff1cf0e1 │ │ │ │ + cdp2 0, 12, cr15, cr8, cr1, {7} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bf63 │ │ │ │ + svclt 0x0000bf0f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa66c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrrc2 0, 13, pc, lr, cr6 @ │ │ │ │ + stc2 0, cr15, [sl], {214} @ 0xd6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d64038 │ │ │ │ - svclt 0x0000b8a1 │ │ │ │ + svclt 0x0000b84d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf892f0d4 │ │ │ │ + @ instruction: 0xf83ef0d4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d34038 │ │ │ │ - svclt 0x0000bd7b │ │ │ │ + svclt 0x0000bd27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa6bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 0, 10, cr15, cr14, cr1, {7} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr1, {7} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bf3f │ │ │ │ + svclt 0x0000beeb │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaa6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ blvc 0x20eb6c │ │ │ │ blvc 0x8eb30 │ │ │ │ - @ instruction: 0xffb2f0e6 │ │ │ │ + @ instruction: 0xff5ef0e6 │ │ │ │ ldrtmi r4, [r2], -r3, lsr #12 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0e74070 │ │ │ │ - svclt 0x0000b829 │ │ │ │ + @ instruction: 0xf0e64070 │ │ │ │ + svclt 0x0000bfd5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa71c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 0, 5, cr15, cr14, cr1, {7} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr1, {7} │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de4038 │ │ │ │ - svclt 0x0000bef7 │ │ │ │ + svclt 0x0000bea3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - blx 0xffe0f896 │ │ │ │ + blx 0xfe90f896 │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf994f0d8 │ │ │ │ + @ instruction: 0xf940f0d8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - mcrr2 0, 13, pc, r2, cr6 @ │ │ │ │ + blx 0xffc0f8ca │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000b827 │ │ │ │ + @ instruction: 0xf0d541f0 │ │ │ │ + svclt 0x0000bfd3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [r8], r4, lsl #12 │ │ │ │ - blx 0xff58f8da │ │ │ │ + blx 0xfe08f8da │ │ │ │ @ instruction: 0x46291e72 │ │ │ │ strmi r2, [r7], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf972f0d8 │ │ │ │ + @ instruction: 0xf91ef0d8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - blx 0xff10f90e │ │ │ │ + blx 0x1c0f90e │ │ │ │ @ instruction: 0x4621463a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0d641f0 │ │ │ │ - svclt 0x0000b805 │ │ │ │ + @ instruction: 0xf0d541f0 │ │ │ │ + svclt 0x0000bfb1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0xfed0f91e │ │ │ │ + blx 0x180f91e │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r5, lsr #23 │ │ │ │ + @ instruction: 0x4629fb51 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - strtmi pc, [r2], -fp, ror #21 │ │ │ │ + @ instruction: 0x4622fa97 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - strtmi pc, [sl], -r9, lsl #29 │ │ │ │ + @ instruction: 0x462afe35 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 0, 5, pc, cr0, cr14, {6} @ │ │ │ │ + mcrlt 0, 2, pc, cr12, cr14, {6} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - ldrtmi pc, [sl], -r9, lsl #23 @ │ │ │ │ + @ instruction: 0x463afb35 │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 4, pc, cr6, cr14, {6} @ │ │ │ │ + mrclt 0, 1, APSR_nzcv, cr2, cr14, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0x1c0f9a6 │ │ │ │ + blx 0x70f9a6 │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r1, ror #22 │ │ │ │ + strtmi pc, [r9], -sp, lsl #22 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -r7, lsr #21 │ │ │ │ + @ instruction: 0x4622fa53 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afdfd │ │ │ │ + strtmi pc, [sl], -r9, lsr #27 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mcrlt 0, 2, pc, cr4, cr14, {6} @ │ │ │ │ + ldcllt 0, cr15, [r0, #888]! @ 0x378 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaa8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf0cf4604 │ │ │ │ - ldrtmi pc, [sl], -r5, asr #22 @ │ │ │ │ + @ instruction: 0x463afaf1 │ │ │ │ ldrtmi r4, [r3], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r3, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - mcrlt 0, 1, pc, cr10, cr14, {6} @ │ │ │ │ + ldcllt 0, cr15, [r6, #888] @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0xb0fa2e │ │ │ │ + blx 0xff60fa2c │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - @ instruction: 0x4629fb1d │ │ │ │ + strtmi pc, [r9], -r9, asr #21 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f1201 │ │ │ │ @ instruction: 0xf0d61301 │ │ │ │ - strtmi pc, [r2], -r3, ror #20 │ │ │ │ + strtmi pc, [r2], -pc, lsl #20 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - strtmi pc, [sl], -r7, lsl #27 │ │ │ │ + @ instruction: 0x462afd33 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - mrclt 0, 0, APSR_nzcv, cr8, cr14, {6} │ │ │ │ + stcllt 0, cr15, [r4, #888] @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - blx 0x8fa82 │ │ │ │ + blx 0xfeb8fa80 │ │ │ │ tstpeq r0, #1073741865 @ p-variant is OBSOLETE @ 0x40000029 │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - @ instruction: 0x4641bdf9 │ │ │ │ + strbmi fp, [r1], -r5, lsr #27 │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ - ldc2l 0, cr15, [ip, #-900] @ 0xfffffc7c │ │ │ │ + stc2 0, cr15, [r8, #-900] @ 0xfffffc7c │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - svclt 0x0000bded │ │ │ │ + svclt 0x0000bd99 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0xff58fad8 │ │ │ │ + blx 0xfe08fad8 │ │ │ │ strmi r1, [r5], -r2, ror #28 │ │ │ │ movweq pc, #360 @ 0x168 @ │ │ │ │ @ instruction: 0xf0d64639 │ │ │ │ - strtmi pc, [r9], -r7, asr #21 │ │ │ │ + @ instruction: 0x4629fa73 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ @ instruction: 0xf0d63301 │ │ │ │ - strtmi pc, [r2], -sp, lsl #20 │ │ │ │ + @ instruction: 0x4622f9b9 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ @ instruction: 0xf0e14643 │ │ │ │ - @ instruction: 0x462afd11 │ │ │ │ + @ instruction: 0x462afcbd │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stclt 0, cr15, [sl, #888]! @ 0x378 │ │ │ │ + ldcllt 0, cr15, [r6, #-888] @ 0xfffffc88 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - blx 0xfeb0fb2c │ │ │ │ + blx 0x160fb2c │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ @ instruction: 0x43234607 │ │ │ │ strtmi sp, [sl], -fp │ │ │ │ strtmi r4, [r3], -r1, asr #12 │ │ │ │ @ instruction: 0xffbef7ff │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - strbmi fp, [r1], -fp, lsl #27 │ │ │ │ + @ instruction: 0x4641bd37 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - stc2l 0, cr15, [r6], #900 @ 0x384 │ │ │ │ + ldc2 0, cr15, [r2], {225} @ 0xe1 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de41f0 │ │ │ │ - svclt 0x0000bd7f │ │ │ │ + svclt 0x0000bd2b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - @ instruction: 0x4621fb31 │ │ │ │ + @ instruction: 0x4621fadd │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf89cf0d0 │ │ │ │ + @ instruction: 0xf848f0d0 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - ldc2l 0, cr15, [r8, #920]! @ 0x398 │ │ │ │ + stc2 0, cr15, [r4, #920]! @ 0x398 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - stc2 0, cr15, [lr], {230} @ 0xe6 │ │ │ │ + blx 0xfef0fc1a │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e6a004 │ │ │ │ - @ instruction: 0x4633fdf1 │ │ │ │ + @ instruction: 0x4633fd9d │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 6, cr15, cr0, cr6, {7} │ │ │ │ + cdplt 0, 0, cr15, cr12, cr6, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x46084617 │ │ │ │ ldmib sp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf890a │ │ │ │ - @ instruction: 0x463afaf5 │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #21 @ │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -fp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdplt 0, 3, cr15, cr14, cr6, {7} │ │ │ │ + stcllt 0, cr15, [sl, #920]! @ 0x398 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf8a0a │ │ │ │ - @ instruction: 0x4621fad3 │ │ │ │ + @ instruction: 0x4621fa7f │ │ │ │ andcs r4, r1, #6291456 @ 0x600000 │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf83ef0d0 │ │ │ │ + @ instruction: 0xffeaf0cf │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #13 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf14a9300 │ │ │ │ movwls r3, #5119 @ 0x13ff │ │ │ │ - ldc2 0, cr15, [sl, #920] @ 0x398 │ │ │ │ + stc2l 0, cr15, [r6, #-920] @ 0xfffffc68 │ │ │ │ ldrtmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xfec8fcd6 │ │ │ │ + blx 0x178fcd6 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf8cd4620 │ │ │ │ @ instruction: 0xf8cd8000 │ │ │ │ @ instruction: 0xf0e6a004 │ │ │ │ - ldrtmi pc, [r3], -fp, lsl #27 @ │ │ │ │ + @ instruction: 0x4633fd37 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 0, cr15, cr2, cr6, {7} │ │ │ │ + stclt 0, cr15, [lr, #920]! @ 0x398 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cf790a │ │ │ │ - movwcs pc, #35479 @ 0x8a97 @ │ │ │ │ + movwcs pc, #35395 @ 0x8a43 @ │ │ │ │ adcmi r4, r3, r6, lsl #12 │ │ │ │ strbmi r1, [r9, #-2009] @ 0xfffff827 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ @ instruction: 0x4601d010 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf8cd9700 │ │ │ │ @ instruction: 0xf7ff9004 │ │ │ │ ldrtmi pc, [r3], -r3, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldcllt 0, cr15, [r8, #920] @ 0x398 │ │ │ │ + stclt 0, cr15, [r4, #920] @ 0x398 │ │ │ │ strmi r3, [r1], -r1, lsl #30 │ │ │ │ mvnscc pc, #1073741842 @ 0x40000012 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ movwls r9, #5888 @ 0x1700 │ │ │ │ - stc2l 0, cr15, [lr, #-920] @ 0xfffffc68 │ │ │ │ + ldc2l 0, cr15, [sl], #920 @ 0x398 │ │ │ │ svclt 0x0000e7eb │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0x190fd28 │ │ │ │ + blx 0x40fd28 │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffb51 │ │ │ │ + @ instruction: 0xf04ffafd │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r2, #-920]! @ 0xfffffc68 │ │ │ │ + ldc2l 0, cr15, [lr], {230} @ 0xe6 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -fp, lsr #26 @ │ │ │ │ + @ instruction: 0x4642fcd7 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632ffb5 │ │ │ │ + ldrtmi pc, [r2], -r1, ror #30 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653fb33 │ │ │ │ + @ instruction: 0x4653fadf │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fd91 │ │ │ │ + @ instruction: 0x4633fd3d │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stclt 0, cr15, [r8, #920] @ 0x398 │ │ │ │ + ldclt 0, cr15, [r4, #-920]! @ 0xfffffc68 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0x80fdb0 │ │ │ │ + @ instruction: 0xf9caf0cf │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ffb0d │ │ │ │ + @ instruction: 0xf04ffab9 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r6], #920 @ 0x398 │ │ │ │ + ldc2 0, cr15, [r2], {230} @ 0xe6 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642fcdf │ │ │ │ + strbmi pc, [r2], -fp, lsl #25 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - shsub16mi pc, r2, r1 @ │ │ │ │ + shadd16mi pc, r2, sp @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrbmi pc, [r3], -pc, ror #21 @ │ │ │ │ + @ instruction: 0x4653fa9b │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -sp, asr #26 @ │ │ │ │ + @ instruction: 0x4633fcf9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stcllt 0, cr15, [r4, #-920] @ 0xfffffc68 │ │ │ │ + ldcllt 0, cr15, [r0], #920 @ 0x398 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r5], -r4, lsl #8 │ │ │ │ strmi fp, [r8], -r2, lsl #1 │ │ │ │ strmi r4, [lr], -ip, lsr #1 │ │ │ │ @ instruction: 0xf0cf4690 │ │ │ │ - @ instruction: 0xf1c4f9d9 │ │ │ │ + @ instruction: 0xf1c4f985 │ │ │ │ strmi r0, [r7], -r0, asr #24 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eoreq pc, r0, r4, lsr #3 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924720 │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff34f0cf │ │ │ │ + cdp2 0, 14, cr15, cr0, cr15, {6} │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ strmi r9, [r4], -r1, lsl #8 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - @ instruction: 0x4623fc93 │ │ │ │ + @ instruction: 0x4623fc3f │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e64628 │ │ │ │ - ldrtmi pc, [fp], -r9, lsr #21 @ │ │ │ │ + @ instruction: 0x463bfa55 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - stclt 0, cr15, [r4, #-920] @ 0xfffffc68 │ │ │ │ + ldclt 0, cr15, [r0], #920 @ 0x398 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0cf460d │ │ │ │ - @ instruction: 0x4632f99d │ │ │ │ + ldrtmi pc, [r2], -r9, asr #18 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrtmi pc, [r3], -sp, lsr #31 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000bce9 │ │ │ │ + svclt 0x0000bc95 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaad9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strbeq pc, [r0], #-452 @ 0xfffffe3c @ │ │ │ │ - @ instruction: 0xf8c2f0d6 │ │ │ │ + @ instruction: 0xf86ef0d6 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d79400 │ │ │ │ - andlt pc, r2, r5, ror #24 │ │ │ │ + andlt pc, r2, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaade0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, asr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mcrr2 0, 13, pc, sl, cr7 @ │ │ │ │ + blx 0xffe0ff56 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaae14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46084614 │ │ │ │ strteq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ - stc2l 0, cr15, [lr], {211} @ 0xd3 │ │ │ │ + ldc2l 0, cr15, [sl], #-844 @ 0xfffffcb4 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0d49400 │ │ │ │ - @ instruction: 0xb002fbbb │ │ │ │ + andlt pc, r2, r7, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaae58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf1c34613 │ │ │ │ strmi r0, [sl], -r0, lsr #8 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xfe88ffc2 │ │ │ │ + blx 0x138ffc2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -69236,164 +69236,164 @@ │ │ │ │ bl 0x766cf4 │ │ │ │ bl 0x10d6cd8 │ │ │ │ ldreq r0, [fp], #-771 @ 0xfffffcfd │ │ │ │ tstmi ip, #274432 @ 0x43000 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ streq lr, [r4], #-2844 @ 0xfffff4e4 │ │ │ │ stmdbeq r3, {r1, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf832f0cf │ │ │ │ + @ instruction: 0xffdef0ce │ │ │ │ @ instruction: 0x46434632 │ │ │ │ ldrtmi r4, [r9], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf826f0d6 │ │ │ │ + @ instruction: 0xffd2f0d5 │ │ │ │ strbmi r4, [fp], -r2, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff6ef0d5 │ │ │ │ + @ instruction: 0xff1af0d5 │ │ │ │ strtmi r4, [r9], -r2, ror #7 │ │ │ │ b 0x1c255a0 │ │ │ │ @ instruction: 0xf0d50309 │ │ │ │ - ldrtmi pc, [r2], -r7, ror #30 @ │ │ │ │ + shadd16mi pc, r2, r3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldcllt 0, cr15, [r4], #852 @ 0x354 │ │ │ │ + stclt 0, cr15, [r0], #852 @ 0x354 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x53e64 │ │ │ │ @ instruction: 0xf04f4699 │ │ │ │ ldrmi r3, [r6], -r1, lsl #6 │ │ │ │ stc2 10, cr15, [r2], {76} @ 0x4c @ │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ strbtvc lr, [ip], #2639 @ 0xa4f │ │ │ │ @ instruction: 0xf70cfb03 │ │ │ │ andgt pc, r3, #172, 22 @ 0x2b000 │ │ │ │ strvc pc, [r4], #-2819 @ 0xfffff4fd │ │ │ │ @ instruction: 0xf0ce4414 │ │ │ │ - shsub8mi pc, r2, fp @ │ │ │ │ + ldrtmi pc, [r2], -r7, lsr #31 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54641 │ │ │ │ - ldrtmi pc, [sl], -pc, ror #31 @ │ │ │ │ + shadd8mi pc, sl, fp @ │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #55, 30 @ 0xdc │ │ │ │ + mvnsmi pc, #3632 @ 0xe30 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d543e3 │ │ │ │ - shasxmi pc, r2, r1 @ │ │ │ │ + @ instruction: 0x4632fedd │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldclt 0, cr15, [lr], #852 @ 0x354 │ │ │ │ + stcllt 0, cr15, [sl], #-852 @ 0xfffffcac │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaaf88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xffd6f0ce │ │ │ │ + @ instruction: 0xff82f0ce │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -sp, lsr #25 │ │ │ │ + @ instruction: 0x4621fc59 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fab7 │ │ │ │ + strtmi pc, [r9], -r3, ror #20 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffab1 │ │ │ │ + @ instruction: 0xf04ffa5d │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d51201 │ │ │ │ - strtmi pc, [sl], -r5, lsl #30 │ │ │ │ + @ instruction: 0x462afeb1 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xff11014c │ │ │ │ + blx 0x1c1014c │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000babb │ │ │ │ + svclt 0x0000ba67 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebaafec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xffa4f0ce │ │ │ │ + @ instruction: 0xff50f0ce │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621fc7b │ │ │ │ + strtmi pc, [r1], -r7, lsr #24 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629fa3d │ │ │ │ + strtmi pc, [r9], -r9, ror #19 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ffa37 │ │ │ │ + @ instruction: 0xf04ff9e3 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d53201 │ │ │ │ - @ instruction: 0x462afed3 │ │ │ │ + @ instruction: 0x462afe7f │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1e901b0 │ │ │ │ + blx 0x9901b0 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000ba71 │ │ │ │ + svclt 0x0000ba1d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xff72f0ce │ │ │ │ + @ instruction: 0xff1ef0ce │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - strtmi pc, [r1], -r9, asr #24 │ │ │ │ + @ instruction: 0x4621fbf5 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0x4629f9d9 │ │ │ │ + strtmi pc, [r9], -r5, lsl #19 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ff9d3 │ │ │ │ + @ instruction: 0xf04ff97f │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d51201 │ │ │ │ - strtmi pc, [sl], -r1, lsr #29 │ │ │ │ + strtmi pc, [sl], -sp, asr #28 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x1810214 │ │ │ │ + blx 0x310214 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000ba57 │ │ │ │ + svclt 0x0000ba03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab0b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xff40f0ce │ │ │ │ + cdp2 0, 14, cr15, cr12, cr14, {6} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d54606 │ │ │ │ - @ instruction: 0x4621fc17 │ │ │ │ + strtmi pc, [r1], -r3, asr #23 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - strtmi pc, [r9], -r7, lsl #19 │ │ │ │ + @ instruction: 0x4629f933 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0e12300 │ │ │ │ - @ instruction: 0xf04ff981 │ │ │ │ + @ instruction: 0xf04ff92d │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d53201 │ │ │ │ - strtmi pc, [sl], -pc, ror #28 │ │ │ │ + @ instruction: 0x462afe1b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x590278 │ │ │ │ + @ instruction: 0xf9c0f0de │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000ba0d │ │ │ │ + svclt 0x0000b9b9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce690a │ │ │ │ - @ instruction: 0xf04fffbf │ │ │ │ + @ instruction: 0xf04fff6b │ │ │ │ @ instruction: 0x46073cff │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ eoreq pc, r0, r6, lsr #3 │ │ │ │ @ instruction: 0xf1c62208 │ │ │ │ blx 0xb54bc8 │ │ │ │ blx 0x390384 │ │ │ │ adcmi pc, r2, r0 │ │ │ │ @@ -69406,94 +69406,94 @@ │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ msreq CPSR_, #-2147483600 @ 0x80000030 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ b 0x1365804 │ │ │ │ @ instruction: 0xf0cf0303 │ │ │ │ - strbmi pc, [r2], -r7, lsl #26 @ │ │ │ │ + @ instruction: 0x4642fcb3 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi r6, [r6], -r0, lsl #18 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - ldrtmi pc, [r3], -r7, ror #20 @ │ │ │ │ + @ instruction: 0x4633fa13 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x463bf87d │ │ │ │ + ldrtmi pc, [fp], -r9, lsr #16 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldmlt lr, {r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt sl, {r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xff6ef0ce │ │ │ │ + @ instruction: 0xff1af0ce │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ff887 │ │ │ │ + @ instruction: 0xf04ff833 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x1010390 │ │ │ │ + @ instruction: 0xf9eaf0e6 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - @ instruction: 0x4642fa37 │ │ │ │ + strbmi pc, [r2], -r3, ror #19 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #25 @ │ │ │ │ + ldrtmi pc, [r2], -sp, ror #24 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4653f83f │ │ │ │ + @ instruction: 0xf0e54620 │ │ │ │ + ldrbmi pc, [r3], -fp, ror #31 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fa9d │ │ │ │ + ldrtmi pc, [r3], -r9, asr #20 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfe5903d4 │ │ │ │ + blt 0x10903d4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - @ instruction: 0xff2af0ce │ │ │ │ + cdp2 0, 13, cr15, cr6, cr14, {6} │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ - @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0xf04ff843 │ │ │ │ + @ instruction: 0xf0e54620 │ │ │ │ + @ instruction: 0xf04fffef │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9f2f0e6 │ │ │ │ + @ instruction: 0xf99ef0e6 │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e68900 │ │ │ │ - strbmi pc, [r2], -fp, ror #19 @ │ │ │ │ + @ instruction: 0x4642f997 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cf4628 │ │ │ │ - @ instruction: 0x4632fc7d │ │ │ │ + ldrtmi pc, [r2], -r9, lsr #24 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e54620 │ │ │ │ - usub8mi pc, r3, fp @ │ │ │ │ + ldrbmi pc, [r3], -r7, lsr #31 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e64620 │ │ │ │ - @ instruction: 0x4633fa59 │ │ │ │ + ldrtmi pc, [r3], -r5, lsl #20 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x149045c │ │ │ │ + ldmiblt ip!, {r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldclvc 6, cr15, [pc], #316 @ 0x54214 │ │ │ │ blx 0x365934 │ │ │ │ ldrmi pc, [r8], r2, lsl #24 │ │ │ │ @@ -69508,166 +69508,166 @@ │ │ │ │ @ instruction: 0x0c02eb1c │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ b 0x1115178 │ │ │ │ b 0x1424d80 │ │ │ │ bl 0x767144 │ │ │ │ @ instruction: 0xf1430402 │ │ │ │ @ instruction: 0xf0ce0900 │ │ │ │ - @ instruction: 0x4632fe13 │ │ │ │ + @ instruction: 0x4632fdbf │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ @ instruction: 0xf0d54639 │ │ │ │ - @ instruction: 0x4622fd97 │ │ │ │ + strtmi pc, [r2], -r3, asr #26 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnmi pc, #5056 @ 0x13c0 │ │ │ │ + mvnmi pc, #64256 @ 0xfb00 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ movweq lr, #39535 @ 0x9a6f │ │ │ │ - stc2l 0, cr15, [r8, #-852] @ 0xfffffcac │ │ │ │ + ldc2l 0, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d543f8 │ │ │ │ - svclt 0x0000bad5 │ │ │ │ + svclt 0x0000ba81 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f24ff │ │ │ │ ldrmi r3, [r6], -r1, lsl #24 │ │ │ │ addsmi r4, r4, r8, lsl #13 │ │ │ │ @ instruction: 0x46054699 │ │ │ │ blx 0x380d0a │ │ │ │ blx 0xfe991d8e │ │ │ │ bl 0x2271b0 │ │ │ │ @ instruction: 0xf0ce040c │ │ │ │ - @ instruction: 0x4632fddf │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #27 @ │ │ │ │ strmi r4, [r6], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d54641 │ │ │ │ - ldrtmi pc, [sl], -r3, ror #26 @ │ │ │ │ + ldrtmi pc, [sl], -pc, lsl #26 @ │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf0d54630 │ │ │ │ - mvnsmi pc, #1728 @ 0x6c0 │ │ │ │ + mvnsmi pc, #50944 @ 0xc700 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d543e3 │ │ │ │ - @ instruction: 0x4632fd15 │ │ │ │ + ldrtmi pc, [r2], -r1, asr #25 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfe91050c │ │ │ │ + blt 0x141050c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ ldmib sp, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce790a │ │ │ │ - @ instruction: 0xf04ffe6b │ │ │ │ + @ instruction: 0xf04ffe17 │ │ │ │ @ instruction: 0x460633ff │ │ │ │ mcrreq 1, 12, pc, r0, cr7 @ │ │ │ │ eoreq pc, r0, r7, lsr #3 │ │ │ │ eoreq pc, r0, #-1073741775 @ 0xc0000031 │ │ │ │ @ instruction: 0xf10cfa23 │ │ │ │ @ instruction: 0xf000fa03 │ │ │ │ blx 0x924dfc │ │ │ │ movwmi pc, #41474 @ 0xa202 @ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xff210546 │ │ │ │ + blx 0x1d10546 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ stmdbvc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf91ef0e6 │ │ │ │ + @ instruction: 0xf8caf0e6 │ │ │ │ @ instruction: 0x4622463b │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff3cf0e5 │ │ │ │ + cdp2 0, 14, cr15, cr8, cr5, {7} │ │ │ │ @ instruction: 0x46224633 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0e543f0 │ │ │ │ - svclt 0x0000bf5d │ │ │ │ + svclt 0x0000bf09 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r2, [r4], -r4, lsl #12 │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r8], -r6, lsr #1 │ │ │ │ @ instruction: 0xf0ce460f │ │ │ │ - b 0x1453b08 │ │ │ │ + b 0x14539b8 │ │ │ │ strmi r7, [r5], -r6, ror #19 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #12 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf8f2f0e6 │ │ │ │ + @ instruction: 0xf89ef0e6 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e66900 │ │ │ │ - @ instruction: 0x462af8fb │ │ │ │ + strtmi pc, [sl], -r7, lsr #17 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf8cd9600 │ │ │ │ @ instruction: 0xf0e69004 │ │ │ │ - @ instruction: 0x462bf8f3 │ │ │ │ + @ instruction: 0x462bf89f │ │ │ │ @ instruction: 0x4639463a │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stmdblt r2!, {r1, r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdblt lr, {r1, r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x46084616 │ │ │ │ @ instruction: 0xf0ce460d │ │ │ │ - @ instruction: 0x4632fdfb │ │ │ │ + ldrtmi pc, [r2], -r7, lsr #27 @ │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4633ffb9 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000b947 │ │ │ │ + svclt 0x0000b8f3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab4e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffa90644 │ │ │ │ + blx 0xfe590644 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000b967 │ │ │ │ + svclt 0x0000b913 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab508 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffc90666 │ │ │ │ + blx 0xfe790666 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d24038 │ │ │ │ - svclt 0x0000be41 │ │ │ │ + svclt 0x0000bded │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d330c │ │ │ │ + blmi 0x3d31bc │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xff7906ba │ │ │ │ + blx 0xfe2906ba │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, ip, lsl ip │ │ │ │ strdeq fp, [fp], r4 │ │ │ │ @@ -69680,22 +69680,22 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - blmi 0x3d329c │ │ │ │ + blmi 0x3d314c │ │ │ │ cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xfe99072a │ │ │ │ + blx 0x149072a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq fp, fp, ip, lsr #23 │ │ │ │ addeq fp, fp, r4, lsl #23 │ │ │ │ @@ -69707,15 +69707,15 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrspl pc, r4, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x1f9077a │ │ │ │ + blx 0xa9077a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq fp, fp, ip, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69726,243 +69726,243 @@ │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x16107c6 │ │ │ │ + blx 0x1107c6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq fp, [fp], r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab6a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf0e64611 │ │ │ │ - strtmi pc, [r3], -r1, lsl #17 │ │ │ │ + strtmi pc, [r3], -sp, lsr #16 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000b84d │ │ │ │ + @ instruction: 0xf0e54070 │ │ │ │ + svclt 0x0000bff9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - @ instruction: 0xf9eef0d5 │ │ │ │ + @ instruction: 0xf99af0d5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d54038 │ │ │ │ - svclt 0x0000b89d │ │ │ │ + svclt 0x0000b849 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebab6fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ - blx 0xffe10858 │ │ │ │ + blx 0xfe910858 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d24038 │ │ │ │ - svclt 0x0000bda5 │ │ │ │ + svclt 0x0000bd51 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - @ instruction: 0xf0e64611 │ │ │ │ - strtmi pc, [r3], -r3, asr #16 │ │ │ │ + @ instruction: 0xf0e54611 │ │ │ │ + strtmi pc, [r3], -pc, ror #31 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0e64070 │ │ │ │ - svclt 0x0000b825 │ │ │ │ + @ instruction: 0xf0e54070 │ │ │ │ + svclt 0x0000bfd1 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d5200d │ │ │ │ - svclt 0x0000be89 │ │ │ │ + svclt 0x0000be35 │ │ │ │ ldrmi r4, [r3], -ip, lsl #13 │ │ │ │ strbtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf0d3200d │ │ │ │ - svclt 0x0000ba19 │ │ │ │ + svclt 0x0000b9c5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebab770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ strbtmi r4, [r3], -sl, lsl #12 │ │ │ │ strls r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ @ instruction: 0xf0e5200d │ │ │ │ - andlt pc, r2, r1, lsr #31 │ │ │ │ + andlt pc, r2, sp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - blx 0xfe4908f6 │ │ │ │ + blx 0xf908f6 │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - strmi pc, [r7], -sp, lsl #23 │ │ │ │ - blx 0xfe310902 │ │ │ │ + @ instruction: 0x4607fb39 │ │ │ │ + blx 0xe10902 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - strmi pc, [r6], -r7, lsl #23 │ │ │ │ - @ instruction: 0xf0cf2000 │ │ │ │ - @ instruction: 0x4683f83d │ │ │ │ - @ instruction: 0xf0cf2020 │ │ │ │ - @ instruction: 0x4641f839 │ │ │ │ + @ instruction: 0x4606fb33 │ │ │ │ + @ instruction: 0xf0ce2000 │ │ │ │ + strmi pc, [r3], r9, ror #31 │ │ │ │ + @ instruction: 0xf0ce2020 │ │ │ │ + strbmi pc, [r1], -r5, ror #31 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x1010938 │ │ │ │ + @ instruction: 0xf9eaf0d4 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r0, #840] @ 0x348 │ │ │ │ + ldc2l 0, cr15, [ip, #-840]! @ 0xfffffcb8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d24648 │ │ │ │ - ldrtmi pc, [r2], -r5, ror #30 @ │ │ │ │ + shadd16mi pc, r2, r1 @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - @ instruction: 0xffbef0d2 │ │ │ │ + @ instruction: 0xff6af0d2 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ed44 │ │ │ │ - @ instruction: 0xf8c0f0d4 │ │ │ │ + @ instruction: 0xf86cf0d4 │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8b8f0d4 │ │ │ │ + @ instruction: 0xf864f0d4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r3, asr #22 @ │ │ │ │ + ldrtmi pc, [r2], -pc, ror #21 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r2, #-840] @ 0xfffffcb8 │ │ │ │ + stc2 0, cr15, [lr], #840 @ 0x348 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strdcs pc, [r2], -sp │ │ │ │ + andcs pc, r2, r9, lsr #25 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - andlt pc, r3, sp, lsl #17 │ │ │ │ + andlt pc, r3, r9, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fb19 │ │ │ │ + ldrtmi pc, [r2], -r5, asr #21 @ │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r8], {210} @ 0xd2 │ │ │ │ + stc2 0, cr15, [r4], {210} @ 0xd2 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - ldrdcs pc, [sl], -r3 │ │ │ │ + andcs pc, sl, pc, ror ip @ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d44700 │ │ │ │ - andlt pc, r3, r3, ror #16 │ │ │ │ + andlt pc, r3, pc, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ strmi r4, [r5], -sl, lsl #13 │ │ │ │ - blx 0x910a3a │ │ │ │ + blx 0xff410a38 │ │ │ │ @ instruction: 0xf0ce4681 │ │ │ │ - @ instruction: 0x4607fb1f │ │ │ │ - blx 0x790a46 │ │ │ │ + strmi pc, [r7], -fp, asr #21 │ │ │ │ + blx 0xff290a44 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - tstpcs r0, r9, lsl fp @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r5, sl, pc @ │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - @ instruction: 0xffb4f0ce │ │ │ │ + @ instruction: 0xff60f0ce │ │ │ │ strmi r2, [r3], r0, lsl #2 │ │ │ │ @ instruction: 0xf0ce2040 │ │ │ │ - strbmi pc, [r1], -pc, lsr #31 @ │ │ │ │ + @ instruction: 0x4641ff5b │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - @ instruction: 0xff98f0d5 │ │ │ │ + @ instruction: 0xff44f0d5 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x810a8c │ │ │ │ + @ instruction: 0xf9caf0d5 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf0d54648 │ │ │ │ - ldrtmi pc, [r2], -sp, asr #16 @ │ │ │ │ + @ instruction: 0xf0d44648 │ │ │ │ + shsub8mi pc, r2, r9 @ │ │ │ │ @ instruction: 0x46384651 │ │ │ │ - @ instruction: 0xf86ef0d5 │ │ │ │ + @ instruction: 0xf81af0d5 │ │ │ │ strbmi r4, [r3], -r2, lsr #12 │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ blls 0x8ee8c │ │ │ │ - blx 0xff990ab8 │ │ │ │ + blx 0xfe490ab8 │ │ │ │ strbmi r2, [r3], -sl │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xff790ac8 │ │ │ │ + blx 0xfe290ac8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab98c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - @ instruction: 0x4632fad3 │ │ │ │ + @ instruction: 0x4632fa7f │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff42f0d4 │ │ │ │ + mcr2 0, 7, pc, cr14, cr4, {6} @ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d44620 │ │ │ │ - andcs pc, r2, sp, lsr pc @ │ │ │ │ + andcs pc, r2, r9, ror #29 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - @ instruction: 0xb003fab1 │ │ │ │ + andlt pc, r3, sp, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebab9e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0ce4604 │ │ │ │ - ldrtmi pc, [r2], -r9, lsr #21 @ │ │ │ │ + @ instruction: 0x4632fa55 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff18f0d4 │ │ │ │ + mcr2 0, 6, pc, cr4, cr4, {6} @ │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d44620 │ │ │ │ - andcs pc, sl, r3, lsl pc @ │ │ │ │ + @ instruction: 0x200afebf │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0d74700 │ │ │ │ - andlt pc, r3, r7, lsl #21 │ │ │ │ + andlt pc, r3, r3, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaba34 │ │ │ │ @@ -69974,15 +69974,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, asr #19 │ │ │ │ + andlt pc, r5, sp, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -69995,15 +69995,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f64a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - mullt r5, r7, r9 │ │ │ │ + andlt pc, r5, r3, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70016,15 +70016,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, ror #18 │ │ │ │ + andlt pc, r5, r9, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70037,15 +70037,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r3, asr #18 │ │ │ │ + andlt pc, r5, pc, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70058,15 +70058,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r9, lsl r9 @ │ │ │ │ + andlt pc, r5, r5, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70079,15 +70079,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, pc, ror #17 │ │ │ │ + mullt r5, fp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70100,15 +70100,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r5, asr #17 │ │ │ │ + andlt pc, r5, r1, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70121,15 +70121,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r5 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - mullt r5, fp, r8 │ │ │ │ + andlt pc, r5, r7, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70142,15 +70142,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r1, ror r8 @ │ │ │ │ + andlt pc, r5, sp, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70162,16 +70162,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, r7, asr #16 │ │ │ │ + @ instruction: 0xf0ce6808 │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70183,16 +70183,16 @@ │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0cf6808 │ │ │ │ - andlt pc, r5, sp, lsl r8 @ │ │ │ │ + @ instruction: 0xf0ce6808 │ │ │ │ + andlt pc, r5, r9, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70205,15 +70205,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + mullt r5, pc, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70226,15 +70226,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, asr #31 │ │ │ │ + andlt pc, r5, r5, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70247,15 +70247,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - mullt r5, pc, pc @ │ │ │ │ + andlt pc, r5, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70268,15 +70268,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, ror pc @ │ │ │ │ + andlt pc, r5, r1, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70289,15 +70289,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, asr #30 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70310,15 +70310,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsr #30 │ │ │ │ + andlt pc, r5, sp, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70331,15 +70331,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, r3, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70352,15 +70352,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, asr #29 │ │ │ │ + andlt pc, r5, r9, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70373,15 +70373,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsr #29 │ │ │ │ + andlt pc, r5, pc, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ ldrdeq fp, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70394,15 +70394,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, ror lr @ │ │ │ │ + andlt pc, r5, r5, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, sl, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70415,15 +70415,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, asr #28 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq fp, fp, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70436,15 +70436,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsr #28 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70457,15 +70457,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + andlt pc, r5, r7, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70478,15 +70478,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, sp, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70499,15 +70499,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsr #27 │ │ │ │ + andlt pc, r5, r3, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70520,15 +70520,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r9 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, ror sp @ │ │ │ │ + andlt pc, r5, r9, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70541,15 +70541,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f249 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, asr sp @ │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70562,15 +70562,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsr #26 │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70583,15 +70583,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + andlt pc, r5, fp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70604,15 +70604,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70625,15 +70625,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsr #25 │ │ │ │ + andlt pc, r5, r7, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70646,15 +70646,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsl #25 │ │ │ │ + andlt pc, r5, sp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70667,15 +70667,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, asr ip @ │ │ │ │ + andlt pc, r5, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70688,15 +70688,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsr #24 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70709,15 +70709,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, lsl #24 │ │ │ │ + andlt pc, r5, pc, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ umulleq sl, fp, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70730,15 +70730,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + andlt pc, r5, r5, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70751,15 +70751,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 108), r8 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsr #23 │ │ │ │ + andlt pc, r5, fp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70772,15 +70772,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r8, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsl #23 │ │ │ │ + andlt pc, r5, r1, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70793,15 +70793,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r4, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, asr fp @ │ │ │ │ + andlt pc, r5, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70814,15 +70814,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, lsr fp @ │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70835,15 +70835,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r7, lsl #22 │ │ │ │ + @ instruction: 0xb005fab3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70856,15 +70856,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + andlt pc, r5, r9, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70877,15 +70877,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005fab3 │ │ │ │ + andlt pc, r5, pc, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ strdeq sl, [fp], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70898,15 +70898,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsl #21 │ │ │ │ + andlt pc, r5, r5, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70919,15 +70919,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, asr sl @ │ │ │ │ + andlt pc, r5, fp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70940,15 +70940,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, lsr sl @ │ │ │ │ + andlt pc, r5, r1, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70961,15 +70961,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, fp, lsl #20 │ │ │ │ + @ instruction: 0xb005f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -70982,15 +70982,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r1, ror #19 │ │ │ │ + andlt pc, r5, sp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71003,15 +71003,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005f9b7 │ │ │ │ + andlt pc, r5, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r6, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71024,15 +71024,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r6, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, sp, lsl #19 │ │ │ │ + andlt pc, r5, r9, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba6b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71045,15 +71045,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r6 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r3, ror #18 │ │ │ │ + andlt pc, r5, pc, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71066,15 +71066,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f246 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r9, lsr r9 @ │ │ │ │ + andlt pc, r5, r5, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, sl, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71087,15 +71087,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, pc, lsl #18 │ │ │ │ + @ instruction: 0xb005f8bb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0x008ba5b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71108,15 +71108,15 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - andlt pc, r5, r5, ror #17 │ │ │ │ + mullt r5, r1, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -71129,1176 +71129,1176 @@ │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ce6808 │ │ │ │ - @ instruction: 0xb005f8bb │ │ │ │ + andlt pc, r5, r7, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq sl, fp, lr, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - blx 0x111de0 │ │ │ │ + @ instruction: 0xf9aef0cd │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9fef0cd │ │ │ │ + @ instruction: 0xf9aaf0cd │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf9faf0cd │ │ │ │ + @ instruction: 0xf9a6f0cd │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf9f6f0cd │ │ │ │ + @ instruction: 0xf9a2f0cd │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - ldc2 0, cr15, [r0], {228} @ 0xe4 │ │ │ │ + ldc2 0, cr15, [ip], #-912 @ 0xfffffc70 │ │ │ │ ldrbmi fp, [r9], -r4, asr #23 │ │ │ │ @ instruction: 0xf0e44648 │ │ │ │ - ldrbmi pc, [r2], -r9, ror #18 @ │ │ │ │ + @ instruction: 0x4652f915 │ │ │ │ ldrtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrbmi pc, [r2], -sp, lsr #27 @ │ │ │ │ + @ instruction: 0x4652fd59 │ │ │ │ ldrtmi r4, [r9], -r3, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621fdbd │ │ │ │ + strtmi pc, [r1], -r9, ror #26 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - strtmi pc, [r1], -fp, asr #30 │ │ │ │ + @ instruction: 0x4621fef7 │ │ │ │ andcs r4, r8, #137363456 @ 0x8300000 │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - @ instruction: 0xff44f0cd │ │ │ │ + cdp2 0, 15, cr15, cr0, cr13, {6} │ │ │ │ strmi r4, [r2], fp, asr #12 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ stmib sp, {ip, pc}^ │ │ │ │ andcs fp, fp, r1, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr4, {7} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr4, {7} │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, fp, r1, lsr #12 │ │ │ │ blge 0x90260 │ │ │ │ @ instruction: 0xf0e49702 │ │ │ │ - @ instruction: 0x463bfe7b │ │ │ │ + ldrtmi pc, [fp], -r7, lsr #28 @ │ │ │ │ @ instruction: 0x46294632 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff611ed4 │ │ │ │ + blt 0xfe111ed4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #767 @ 0x2ff │ │ │ │ - @ instruction: 0xff22f0cd │ │ │ │ + cdp2 0, 12, cr15, cr14, cr13, {6} │ │ │ │ @ instruction: 0x4603465a │ │ │ │ andls r4, r5, r9, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - blls 0x1d45dc │ │ │ │ + blls 0x1d448c │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x464bfa99 │ │ │ │ + strbmi pc, [fp], -r5, asr #20 @ │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [r3], -r5, ror #26 @ │ │ │ │ + @ instruction: 0x4643fd11 │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4621fd75 │ │ │ │ + strtmi pc, [r1], -r1, lsr #26 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - andcs pc, r8, #3, 30 │ │ │ │ + andcs pc, r8, #2800 @ 0xaf0 │ │ │ │ strtmi r4, [r1], -r3, lsl #13 │ │ │ │ strtmi r4, [r8], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0cd17d3 │ │ │ │ - @ instruction: 0x464bfefb │ │ │ │ + strbmi pc, [fp], -r7, lsr #29 @ │ │ │ │ ldrtmi r4, [r2], -r2, lsl #13 │ │ │ │ andls r4, r0, r1, lsr #12 │ │ │ │ strlt lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf0e42003 │ │ │ │ - @ instruction: 0x4643fe3b │ │ │ │ + strbmi pc, [r3], -r7, ror #27 @ │ │ │ │ @ instruction: 0x4621463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ strls sl, [r2, -r0, lsl #22] │ │ │ │ - cdp2 0, 3, cr15, cr2, cr4, {7} │ │ │ │ + ldc2l 0, cr15, [lr, #912] @ 0x390 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - @ instruction: 0xf87cf0cd │ │ │ │ + @ instruction: 0xf828f0cd │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x4607f879 │ │ │ │ - @ instruction: 0xf876f0cd │ │ │ │ + strmi pc, [r7], -r5, lsr #16 │ │ │ │ + @ instruction: 0xf822f0cd │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - @ instruction: 0x4606f873 │ │ │ │ + @ instruction: 0x4606f81f │ │ │ │ @ instruction: 0xf0cd2000 │ │ │ │ - strmi pc, [r0], r9, lsr #26 │ │ │ │ + pkhtbmi pc, r0, r5, asr #25 @ │ │ │ │ @ instruction: 0xf0cd201f │ │ │ │ - strbmi pc, [r9], -r5, lsr #26 @ │ │ │ │ + @ instruction: 0x4649fcd1 │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - @ instruction: 0xff2af0d2 │ │ │ │ + mrc2 0, 6, pc, cr6, cr2, {6} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfef91f5c │ │ │ │ + blx 0x1a91f5c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - @ instruction: 0x464afc51 │ │ │ │ + @ instruction: 0x464afbfd │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf816f0d3 │ │ │ │ + @ instruction: 0xffc2f0d2 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d14638 │ │ │ │ - strbmi pc, [fp], -r3, lsl #26 @ │ │ │ │ + strbmi pc, [fp], -pc, lsr #25 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ @ instruction: 0xf0d25800 │ │ │ │ - strbmi pc, [r3], -r7, lsr #27 @ │ │ │ │ + @ instruction: 0x4643fd53 │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ @ instruction: 0xf0d29700 │ │ │ │ - mullt r3, pc, sp @ │ │ │ │ + andlt pc, r3, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r1], r3, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsl #13 │ │ │ │ - @ instruction: 0xf85ef0cd │ │ │ │ + @ instruction: 0xf80af0cd │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - @ instruction: 0x4607f85b │ │ │ │ - @ instruction: 0xf858f0cd │ │ │ │ + strmi pc, [r7], -r7, lsl #16 │ │ │ │ + @ instruction: 0xf804f0cd │ │ │ │ @ instruction: 0xf0cd4604 │ │ │ │ - tstpcs r0, r5, asr r8 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, lsl #16 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r0], #820 @ 0x334 │ │ │ │ + ldc2 0, cr15, [ip], {205} @ 0xcd │ │ │ │ strmi r2, [r0], r0, lsl #2 │ │ │ │ @ instruction: 0xf0cd203f │ │ │ │ - strbmi pc, [r9], -fp, ror #25 @ │ │ │ │ + @ instruction: 0x4649fc97 │ │ │ │ strtmi r4, [r0], -r1, lsl #13 │ │ │ │ - ldc2l 0, cr15, [r4], {212} @ 0xd4 │ │ │ │ + stc2 0, cr15, [r0], {212} @ 0xd4 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff5af0d3 │ │ │ │ + @ instruction: 0xff06f0d3 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - strbmi pc, [sl], -r9, lsl #27 @ │ │ │ │ + @ instruction: 0x464afd35 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0x91202c │ │ │ │ + @ instruction: 0xf9cef0d6 │ │ │ │ @ instruction: 0x46514632 │ │ │ │ @ instruction: 0xf0d34638 │ │ │ │ - strbmi pc, [fp], -fp, asr #27 @ │ │ │ │ + @ instruction: 0x464bfd77 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, sp}^ │ │ │ │ - @ instruction: 0xf0d65800 │ │ │ │ - @ instruction: 0x4643f81b │ │ │ │ + @ instruction: 0xf0d55800 │ │ │ │ + strbmi pc, [r3], -r7, asr #31 @ │ │ │ │ ldrbmi r4, [r9], -r2, lsr #12 │ │ │ │ strls r2, [r1, #-2] │ │ │ │ - @ instruction: 0xf0d69700 │ │ │ │ - andlt pc, r3, r3, lsl r8 @ │ │ │ │ + @ instruction: 0xf0d59700 │ │ │ │ + @ instruction: 0xb003ffbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, sp, lsl #12 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0x469b4692 │ │ │ │ - @ instruction: 0xf8bef0cd │ │ │ │ + @ instruction: 0xf86af0cd │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ - @ instruction: 0xf8baf0cd │ │ │ │ + @ instruction: 0xf866f0cd │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ - @ instruction: 0xf8b6f0cd │ │ │ │ + @ instruction: 0xf862f0cd │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ - @ instruction: 0xf8b2f0cd │ │ │ │ + @ instruction: 0xf85ef0cd │ │ │ │ @ instruction: 0x4606465a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x13920ea │ │ │ │ + blx 0xffe920e8 │ │ │ │ cmple r2, r0, lsl #24 │ │ │ │ @ instruction: 0x46404659 │ │ │ │ - @ instruction: 0xf824f0e4 │ │ │ │ + @ instruction: 0xffd0f0e3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #519 @ 0x207 │ │ │ │ - cdp2 0, 1, cr15, cr2, cr13, {6} │ │ │ │ + ldc2 0, cr15, [lr, #820]! @ 0x334 │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4643fed5 │ │ │ │ + strbmi pc, [r3], -r1, lsl #29 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - @ instruction: 0x4633fc5b │ │ │ │ + ldrtmi pc, [r3], -r7, lsl #24 @ │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -r1, lsl #25 │ │ │ │ + strtmi pc, [r1], -sp, lsr #24 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - @ instruction: 0x4643fdf9 │ │ │ │ + strbmi pc, [r3], -r5, lsr #27 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd0701 │ │ │ │ andcs fp, r6, r0 │ │ │ │ - ldc2 0, cr15, [r8, #-912]! @ 0xfffffc70 │ │ │ │ + stc2l 0, cr15, [r4], #912 @ 0x390 │ │ │ │ strtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r2, r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd9702 │ │ │ │ strls r9, [r0], -r4 │ │ │ │ - stc2 0, cr15, [lr, #-912]! @ 0xfffffc70 │ │ │ │ + ldc2l 0, cr15, [sl], {228} @ 0xe4 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ qsub8mi r8, r1, r0 │ │ │ │ rscscs r4, pc, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - @ instruction: 0x465afdd3 │ │ │ │ + @ instruction: 0x465afd7f │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ strtmi r9, [r0], -r5 │ │ │ │ - @ instruction: 0xf950f0e4 │ │ │ │ + @ instruction: 0xf8fcf0e4 │ │ │ │ ldrtmi r9, [r2], -r5, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf94af0e4 │ │ │ │ + @ instruction: 0xf8f6f0e4 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ adcmi r4, r2, r8, lsr #12 │ │ │ │ ldrbne r3, [r3, r1, lsl #20] │ │ │ │ - ldc2 0, cr15, [lr, #820]! @ 0x334 │ │ │ │ + stc2l 0, cr15, [sl, #-820]! @ 0xfffffccc │ │ │ │ @ instruction: 0x46834632 │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strbmi pc, [r3], -r1, lsl #29 @ │ │ │ │ + strbmi pc, [r3], -sp, lsr #28 @ │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - ldrtmi pc, [r3], -r7, lsl #24 @ │ │ │ │ + @ instruction: 0x4633fbb3 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf0e44620 │ │ │ │ - strtmi pc, [r1], -sp, lsr #24 │ │ │ │ + @ instruction: 0x4621fbd9 │ │ │ │ andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0cd2300 │ │ │ │ - strbmi pc, [r3], -r5, lsr #27 @ │ │ │ │ + @ instruction: 0x4643fd51 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ andlt lr, r0, sp, asr #19 │ │ │ │ strls r2, [r2, -r6] │ │ │ │ - stc2l 0, cr15, [r6], #912 @ 0x390 │ │ │ │ + ldc2 0, cr15, [r2], {228} @ 0xe4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ movwcs r2, #640 @ 0x280 │ │ │ │ - ldc2 0, cr15, [r6, #820] @ 0x334 │ │ │ │ + stc2l 0, cr15, [r2, #-820] @ 0xfffffccc │ │ │ │ strmi r4, [r6], -r3, asr #12 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r9, [r1, -r8] │ │ │ │ @ instruction: 0xf0e49600 │ │ │ │ - ldrdlt pc, [r7], -r5 │ │ │ │ + andlt pc, r7, r1, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebad09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - @ instruction: 0xff4af0cc │ │ │ │ + cdp2 0, 15, cr15, cr6, cr12, {6} │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d34604 │ │ │ │ - @ instruction: 0xf04ffb89 │ │ │ │ + @ instruction: 0xf04ffb35 │ │ │ │ @ instruction: 0xf04f31ff │ │ │ │ @ instruction: 0xf0cd30ff │ │ │ │ - @ instruction: 0x4633fbdf │ │ │ │ + ldrtmi pc, [r3], -fp, lsl #23 @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ streq lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0d5200a │ │ │ │ - strtmi pc, [sl], -r7, lsr #30 │ │ │ │ + @ instruction: 0x462afed3 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcrr2 0, 13, pc, r6, cr3 @ │ │ │ │ + blx 0xffd1222e │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [r6], {211} @ 0xd3 │ │ │ │ + bllt 0xfed1223c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [pc], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r8, r6, lsl #12 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - shadd16mi pc, sl, fp @ │ │ │ │ + ldrtmi pc, [sl], -r7, asr #29 @ │ │ │ │ @ instruction: 0x46044631 │ │ │ │ - blx 0xfe312266 │ │ │ │ + blx 0xe12266 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - blx 0xfed12256 │ │ │ │ + blx 0x1812256 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ andls r4, r0, r9, lsr #12 │ │ │ │ strls r2, [r1], #-10 │ │ │ │ - mrc2 0, 7, pc, cr10, cr5, {6} │ │ │ │ + mcr2 0, 5, pc, cr6, cr5, {6} @ │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622fc19 │ │ │ │ + strtmi pc, [r2], -r5, asr #23 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d341f0 │ │ │ │ - svclt 0x0000bbd9 │ │ │ │ + svclt 0x0000bb85 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - strbmi pc, [fp], -r1, lsr #31 @ │ │ │ │ + strbmi pc, [fp], -sp, asr #30 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xffd9230c │ │ │ │ + blx 0xfe89230c │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 7, cr15, cr2, cr4, {7} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr4, {7} │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf8d8f0e4 │ │ │ │ + @ instruction: 0xf884f0e4 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmialt r6!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r2, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cc4680 │ │ │ │ - strmi pc, [r4], -r1, asr #29 │ │ │ │ - cdp2 0, 11, cr15, cr14, cr12, {6} │ │ │ │ + strmi pc, [r4], -sp, ror #28 │ │ │ │ + cdp2 0, 6, cr15, cr10, cr12, {6} │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - @ instruction: 0x464afebb │ │ │ │ + strbmi pc, [sl], -r7, ror #28 @ │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464afaf9 │ │ │ │ + strbmi pc, [sl], -r5, lsr #21 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0xff192332 │ │ │ │ + blx 0x1c92332 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x4632fbbf │ │ │ │ + ldrtmi pc, [r2], -fp, ror #22 @ │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 0, 1, pc, cr6, cr4, {6} │ │ │ │ + stc2l 0, cr15, [r2, #848]! @ 0x350 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - mrc2 0, 7, pc, cr8, cr3, {6} │ │ │ │ + mcr2 0, 5, pc, cr4, cr3, {6} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - mcr2 0, 0, pc, cr12, cr3, {6} @ │ │ │ │ + ldc2 0, cr15, [r8, #844]! @ 0x34c │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - blx 0xd92352 │ │ │ │ + blx 0xff892350 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - mrc2 0, 3, pc, cr12, cr5, {6} │ │ │ │ + mcr2 0, 1, pc, cr8, cr5, {6} @ │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622fb9b │ │ │ │ + strtmi pc, [r2], -r7, asr #22 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000bb5b │ │ │ │ + svclt 0x0000bb07 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - strbmi pc, [fp], -r3, lsr #30 @ │ │ │ │ + strbmi pc, [fp], -pc, asr #29 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1e12408 │ │ │ │ + blx 0x912408 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0xfed12414 │ │ │ │ + blx 0x1812414 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf85af0e4 │ │ │ │ + @ instruction: 0xf806f0e4 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stmdalt r8!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00d4f0e3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - @ instruction: 0x464bfef7 │ │ │ │ + strbmi pc, [fp], -r3, lsr #29 @ │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1892460 │ │ │ │ + blx 0x392460 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - stc2 0, cr15, [r6, #912] @ 0x390 │ │ │ │ + ldc2 0, cr15, [r2, #-912]! @ 0xfffffc70 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf82ef0e4 │ │ │ │ + @ instruction: 0xffdaf0e3 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - svclt 0x00fcf0e3 │ │ │ │ + svclt 0x00a8f0e3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r9], r2, lsl #1 │ │ │ │ pkhbtmi r4, sl, r7, lsl #12 │ │ │ │ @ instruction: 0xf0cc4680 │ │ │ │ - @ instruction: 0x4604fe17 │ │ │ │ - cdp2 0, 1, cr15, cr4, cr12, {6} │ │ │ │ + strmi pc, [r4], -r3, asr #27 │ │ │ │ + stc2l 0, cr15, [r0, #816] @ 0x330 │ │ │ │ @ instruction: 0xf0cc4606 │ │ │ │ - @ instruction: 0x464afe11 │ │ │ │ + @ instruction: 0x464afdbd │ │ │ │ ldrtmi r4, [r9], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x464afa7f │ │ │ │ + strbmi pc, [sl], -fp, lsr #20 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0x712486 │ │ │ │ + blx 0xff212484 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d34628 │ │ │ │ - @ instruction: 0x462afb15 │ │ │ │ + strtmi pc, [sl], -r1, asr #21 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xfe892498 │ │ │ │ + blx 0x1392498 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - mcr2 0, 2, pc, cr14, cr3, {6} @ │ │ │ │ + ldc2l 0, cr15, [sl, #844]! @ 0x34c │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - stc2l 0, cr15, [r2, #-844]! @ 0xfffffcb4 │ │ │ │ + stc2 0, cr15, [lr, #-844] @ 0xfffffcb4 │ │ │ │ andcs r2, r0, r0, lsl #2 │ │ │ │ - blx 0xfe3124a4 │ │ │ │ + blx 0xe124a4 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ andcs r4, r2, r1, asr #12 │ │ │ │ strls r9, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - ldc2l 0, cr15, [r2, #852] @ 0x354 │ │ │ │ + ldc2l 0, cr15, [lr, #-852]! @ 0xfffffcac │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - @ instruction: 0x4622faf1 │ │ │ │ + @ instruction: 0x4622fa9d │ │ │ │ @ instruction: 0x46504651 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0d347f0 │ │ │ │ - svclt 0x0000bab1 │ │ │ │ + svclt 0x0000ba5d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad3a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2l 0, cr15, [r8, #816] @ 0x330 │ │ │ │ + ldc2l 0, cr15, [r4, #-816]! @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r7, ror #20 │ │ │ │ + @ instruction: 0x4621fa13 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -r9, lsr #17 │ │ │ │ + @ instruction: 0x4629f855 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff8a3 │ │ │ │ + @ instruction: 0xf04ff84f │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462afcf7 │ │ │ │ + strtmi pc, [sl], -r3, lsr #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8b4f0dc │ │ │ │ + @ instruction: 0xf860f0dc │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000b8ad │ │ │ │ + svclt 0x0000b859 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2 0, cr15, [r6, #816] @ 0x330 │ │ │ │ + stc2l 0, cr15, [r2, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621fa35 │ │ │ │ + strtmi pc, [r1], -r1, ror #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf0df2300 │ │ │ │ - strtmi pc, [r9], -pc, lsr #16 │ │ │ │ + @ instruction: 0xf0de2300 │ │ │ │ + @ instruction: 0x4629ffdb │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf0df2300 │ │ │ │ - @ instruction: 0xf04ff829 │ │ │ │ + @ instruction: 0xf0de2300 │ │ │ │ + @ instruction: 0xf04fffd5 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r5, asr #25 │ │ │ │ + @ instruction: 0x462afc71 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf86af0dc │ │ │ │ + @ instruction: 0xf816f0dc │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000b863 │ │ │ │ + svclt 0x0000b80f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - stc2l 0, cr15, [r4, #-816]! @ 0xfffffcd0 │ │ │ │ + ldc2 0, cr15, [r0, #-816] @ 0xfffffcd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r1], -r3, lsl #20 │ │ │ │ + strtmi pc, [r1], -pc, lsr #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -fp, asr #31 │ │ │ │ + qsub16mi pc, r9, r7 @ │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04fffc5 │ │ │ │ + @ instruction: 0xf04fff71 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - @ instruction: 0x462afc93 │ │ │ │ + @ instruction: 0x462afc3f │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf850f0dc │ │ │ │ + @ instruction: 0xfffcf0db │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0dc40f8 │ │ │ │ - svclt 0x0000b849 │ │ │ │ + @ instruction: 0xf0db40f8 │ │ │ │ + svclt 0x0000bff5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad4d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - ldc2 0, cr15, [r2, #-816]! @ 0xfffffcd0 │ │ │ │ + ldc2l 0, cr15, [lr], {204} @ 0xcc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4621f9d1 │ │ │ │ + @ instruction: 0x4621f97d │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - qsub16mi pc, r9, r9 @ │ │ │ │ + strtmi pc, [r9], -r5, lsr #30 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04fff73 │ │ │ │ + @ instruction: 0xf04fff1f │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r1, ror #24 │ │ │ │ + strtmi pc, [sl], -sp, lsl #24 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf806f0dc │ │ │ │ + @ instruction: 0xffb2f0db │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0db40f8 │ │ │ │ - svclt 0x0000bfff │ │ │ │ + svclt 0x0000bfab │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf64ffd01 │ │ │ │ + @ instruction: 0xf64ffcad │ │ │ │ @ instruction: 0x460471ff │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ - @ instruction: 0xf99af0cd │ │ │ │ + @ instruction: 0xf946f0cd │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32210 │ │ │ │ - ldrtmi pc, [r2], -sp, ror #25 @ │ │ │ │ + @ instruction: 0x4632fc99 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf992f0d3 │ │ │ │ + @ instruction: 0xf93ef0d3 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -sp, lsl #19 │ │ │ │ + @ instruction: 0x4622f939 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stmdblt r6!, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmlt r2, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cc460f │ │ │ │ - @ instruction: 0xf04ffcd7 │ │ │ │ + @ instruction: 0xf04ffc83 │ │ │ │ @ instruction: 0x460411ff │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - @ instruction: 0xf970f0cd │ │ │ │ + @ instruction: 0xf91cf0cd │ │ │ │ strmi r2, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xf0d32208 │ │ │ │ - ldrtmi pc, [r2], -r3, asr #25 @ │ │ │ │ + ldrtmi pc, [r2], -pc, ror #24 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xf968f0d3 │ │ │ │ + @ instruction: 0xf914f0d3 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0d34620 │ │ │ │ - strtmi pc, [r2], -r3, ror #18 │ │ │ │ + strtmi pc, [r2], -pc, lsl #18 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmlt ip!, {r0, r1, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmialt r8!, {r0, r1, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad5dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -sp, lsr #25 │ │ │ │ + @ instruction: 0x4629fc59 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -r7, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - svclt 0x00acf0db │ │ │ │ + svclt 0x0058f0db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ ldrmi r4, [pc], -r4, lsl #12 │ │ │ │ strmi r4, [lr], -r8, lsl #12 │ │ │ │ @ instruction: 0xf0cc4690 │ │ │ │ - strbmi pc, [fp], -r7, asr #26 @ │ │ │ │ + @ instruction: 0x464bfcf3 │ │ │ │ ldrtmi r4, [sl], -r5, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8b0f0e4 │ │ │ │ + @ instruction: 0xf85cf0e4 │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf8ecf0e4 │ │ │ │ + @ instruction: 0xf898f0e4 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 7, cr15, cr14, cr3, {7} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr3, {7} │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 4, cr15, cr12, cr3, {7} │ │ │ │ + ldcllt 0, cr15, [r8, #908]! @ 0x38c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - @ instruction: 0x4643fd1d │ │ │ │ + strbmi pc, [r3], -r9, asr #25 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x912816 │ │ │ │ + blx 0xff412814 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1f92822 │ │ │ │ + blx 0xa92822 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt r8!, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r4!, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0x46084698 │ │ │ │ @ instruction: 0xf0cc460d │ │ │ │ - @ instruction: 0x4643fcf9 │ │ │ │ + strbmi pc, [r3], -r5, lsr #25 @ │ │ │ │ ldrtmi r4, [sl], -r6, lsl #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xc1285e │ │ │ │ + blx 0xff71285c │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xff292868 │ │ │ │ + blx 0x1d92868 │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt r4, {r2, r5, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r0, {r2, r5, r6, r7, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad6f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xffc12832 │ │ │ │ + blx 0xfe712832 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fe57 │ │ │ │ + strtmi pc, [r1], -r3, lsl #28 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf8b8f0d1 │ │ │ │ + @ instruction: 0xf864f0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631f8b3 │ │ │ │ + @ instruction: 0x4631f85f │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mcr2 0, 3, pc, cr12, cr0, {6} @ │ │ │ │ + mrc2 0, 0, pc, cr8, cr0, {6} │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fd3b │ │ │ │ + ldrtmi pc, [r2], -r7, ror #25 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldclt 0, cr15, [r4, #-832]! @ 0xfffffcc0 │ │ │ │ + stcllt 0, cr15, [r0], #832 @ 0x340 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xff11288a │ │ │ │ + blx 0x1c1288a │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - strtmi pc, [r1], -fp, lsr #28 │ │ │ │ + @ instruction: 0x4621fdd7 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf82ef0d1 │ │ │ │ + @ instruction: 0xffdaf0d0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf0d12201 │ │ │ │ - ldrtmi pc, [r1], -r9, lsr #16 @ │ │ │ │ + @ instruction: 0xf0d02201 │ │ │ │ + @ instruction: 0x4631ffd5 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mcr2 0, 2, pc, cr0, cr0, {6} @ │ │ │ │ + stc2l 0, cr15, [ip, #832]! @ 0x340 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -pc, lsl #26 @ │ │ │ │ + @ instruction: 0x4632fcbb │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [r8, #-832] @ 0xfffffcc0 │ │ │ │ + ldclt 0, cr15, [r4], #832 @ 0x340 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfe6128e2 │ │ │ │ + blx 0x11128e2 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - strtmi pc, [r1], -r7, ror #24 │ │ │ │ + @ instruction: 0x4621fc13 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf860f0d1 │ │ │ │ + @ instruction: 0xf80cf0d1 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d12201 │ │ │ │ - @ instruction: 0x4631f85b │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #16 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mrc2 0, 0, pc, cr4, cr0, {6} │ │ │ │ + stc2l 0, cr15, [r0, #832] @ 0x340 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #26 @ │ │ │ │ + ldrtmi pc, [r2], -sp, ror #25 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldclt 0, cr15, [sl, #-832]! @ 0xfffffcc0 │ │ │ │ + stcllt 0, cr15, [r6], #832 @ 0x340 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad7f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x1b1293a │ │ │ │ + blx 0x61293a │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d14606 │ │ │ │ - @ instruction: 0x4621fc3b │ │ │ │ + strtmi pc, [r1], -r7, ror #23 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xffd6f0d0 │ │ │ │ + @ instruction: 0xff82f0d0 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631ffd1 │ │ │ │ + shsub16mi pc, r1, sp @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2l 0, cr15, [r8, #832]! @ 0x340 │ │ │ │ + ldc2 0, cr15, [r4, #832] @ 0x340 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fd15 │ │ │ │ + ldrtmi pc, [r2], -r1, asr #25 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - stclt 0, cr15, [lr, #-832] @ 0xfffffcc0 │ │ │ │ + ldclt 0, cr15, [sl], #832 @ 0x340 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x1d12992 │ │ │ │ + blx 0x812992 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fafd │ │ │ │ + strtmi pc, [r1], -r9, lsr #21 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fe53 │ │ │ │ + @ instruction: 0x4629fdff │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffe4d │ │ │ │ + @ instruction: 0xf04ffdf9 │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -r1, lsr #21 │ │ │ │ + strtmi pc, [sl], -sp, asr #20 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [lr], #888 @ 0x378 │ │ │ │ + ldc2 0, cr15, [sl], {222} @ 0xde │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bce7 │ │ │ │ + svclt 0x0000bc93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebad8b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x10929f6 │ │ │ │ + blx 0xffb929f4 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - strtmi pc, [r1], -fp, asr #21 │ │ │ │ + @ instruction: 0x4621fa77 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - strtmi pc, [r9], -r7, lsr #27 │ │ │ │ + @ instruction: 0x4629fd53 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffda1 │ │ │ │ + @ instruction: 0xf04ffd4d │ │ │ │ ldrtmi r1, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d31201 │ │ │ │ - strtmi pc, [sl], -pc, ror #20 │ │ │ │ + @ instruction: 0x462afa1b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [ip], #888 @ 0x378 │ │ │ │ + stc2l 0, cr15, [r8], #-888 @ 0xfffffc88 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bcb5 │ │ │ │ + svclt 0x0000bc61 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0xff092a62 │ │ │ │ + blx 0x1b92a62 │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04ffd2d │ │ │ │ + @ instruction: 0xf04ffcd9 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 9, cr15, cr0, cr3, {7} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr3, {7} │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e38900 │ │ │ │ - strbmi pc, [r2], -r9, lsl #29 @ │ │ │ │ + @ instruction: 0x4642fe35 │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0x4632f913 │ │ │ │ + @ instruction: 0x4632f8bf │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x4653fc91 │ │ │ │ + @ instruction: 0x4653fc3d │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrtmi pc, [r3], -r5, lsl #30 @ │ │ │ │ + @ instruction: 0x4633feb1 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 15, cr15, cr12, cr3, {7} │ │ │ │ + cdplt 0, 10, cr15, cr8, cr3, {7} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ @ instruction: 0x469a4617 │ │ │ │ strmi r4, [sp], -r8, lsl #12 │ │ │ │ - blx 0x1f92aea │ │ │ │ + blx 0xa92aea │ │ │ │ @ instruction: 0x4606463b │ │ │ │ @ instruction: 0x46014652 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0xf04ffce9 │ │ │ │ + @ instruction: 0xf04ffc95 │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ ldrtmi r0, [sl], -r0, lsl #18 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 4, cr15, cr4, cr3, {7} │ │ │ │ + ldc2l 0, cr15, [r0, #908]! @ 0x38c │ │ │ │ @ instruction: 0x46514652 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0e38900 │ │ │ │ - @ instruction: 0x4642fe3d │ │ │ │ + strbmi pc, [r2], -r9, ror #27 @ │ │ │ │ strtmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - ldrtmi pc, [r2], -pc, asr #17 @ │ │ │ │ + @ instruction: 0x4632f87b │ │ │ │ ldrtmi r4, [r1], -r3, lsl #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrbmi pc, [r3], -sp, asr #24 @ │ │ │ │ + @ instruction: 0x4653fbf9 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrtmi pc, [r3], -r1, asr #29 @ │ │ │ │ + ldrtmi pc, [r3], -sp, ror #28 @ │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - cdplt 0, 11, cr15, cr8, cr3, {7} │ │ │ │ + cdplt 0, 6, cr15, cr4, cr3, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0xfe212b68 │ │ │ │ + blx 0xd12b68 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621fa11 │ │ │ │ + @ instruction: 0x4621f9bd │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fd1f │ │ │ │ + strtmi pc, [r9], -fp, asr #25 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffd19 │ │ │ │ + @ instruction: 0xf04ffcc5 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - @ instruction: 0x462af9b5 │ │ │ │ + strtmi pc, [sl], -r1, ror #18 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xffb12bee │ │ │ │ + blx 0xfe612bee │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bbe3 │ │ │ │ + svclt 0x0000bb8f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebada8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - blx 0x1592bcc │ │ │ │ + blx 0x92bcc │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d44606 │ │ │ │ - @ instruction: 0x4621f9df │ │ │ │ + strtmi pc, [r1], -fp, lsl #19 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0x4629fc9b │ │ │ │ + strtmi pc, [r9], -r7, asr #24 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf0de2300 │ │ │ │ - @ instruction: 0xf04ffc95 │ │ │ │ + @ instruction: 0xf04ffc41 │ │ │ │ ldrtmi r3, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0d33201 │ │ │ │ - strtmi pc, [sl], -r3, lsl #19 │ │ │ │ + strtmi pc, [sl], -pc, lsr #18 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfee92c52 │ │ │ │ + blx 0x1992c52 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0de40f8 │ │ │ │ - svclt 0x0000bbb1 │ │ │ │ + svclt 0x0000bb5d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadaf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf9eef0cc │ │ │ │ + @ instruction: 0xf99af0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - strtmi pc, [r1], -r3, ror #25 │ │ │ │ + strtmi pc, [r1], -pc, lsl #25 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mrc2 0, 5, pc, cr8, cr0, {6} │ │ │ │ + mcr2 0, 3, pc, cr4, cr0, {6} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - @ instruction: 0x4631feb3 │ │ │ │ + @ instruction: 0x4631fe5f │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - stc2l 0, cr15, [ip], #-832 @ 0xfffffcc0 │ │ │ │ + ldc2 0, cr15, [r8], {208} @ 0xd0 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - @ instruction: 0x4632fb3b │ │ │ │ + ldrtmi pc, [r2], -r7, ror #21 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xd92c80 │ │ │ │ + blt 0xff892c80 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadb48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - @ instruction: 0xf9c2f0cc │ │ │ │ + @ instruction: 0xf96ef0cc │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04606 │ │ │ │ - @ instruction: 0x4621fcb7 │ │ │ │ + strtmi pc, [r1], -r3, ror #24 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - mcr2 0, 1, pc, cr14, cr0, {6} @ │ │ │ │ + ldc2l 0, cr15, [sl, #832] @ 0x340 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0d02201 │ │ │ │ - ldrtmi pc, [r1], -r9, lsr #28 @ │ │ │ │ + @ instruction: 0x4631fdd5 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - mcrr2 0, 13, pc, r0, cr0 @ │ │ │ │ + blx 0xffb92cc2 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04638 │ │ │ │ - ldrtmi pc, [r2], -pc, lsl #22 @ │ │ │ │ + @ instruction: 0x4632fabb │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x292cd8 │ │ │ │ + blt 0xfed92cd8 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccc 6, cr15, [ip], {68} @ 0x44 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b8a1 │ │ │ │ + svclt 0x0000b84d │ │ │ │ @ instruction: 0x008b95b4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b889 │ │ │ │ + svclt 0x0000b835 │ │ │ │ addeq r9, fp, r4, lsl #11 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r4], #-272 @ 0xfffffef0 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b871 │ │ │ │ + svclt 0x0000b81d │ │ │ │ addeq r9, fp, r4, asr r5 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #272 @ 0x110 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b859 │ │ │ │ + svclt 0x0000b805 │ │ │ │ addeq r9, fp, r4, lsr #10 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldccs 6, cr15, [ip], {67} @ 0x43 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b841 │ │ │ │ + @ instruction: 0xf0cc0000 │ │ │ │ + svclt 0x0000bfed │ │ │ │ strdeq r9, [fp], r4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ - @ instruction: 0xf0cd0000 │ │ │ │ - svclt 0x0000b829 │ │ │ │ + @ instruction: 0xf0cc0000 │ │ │ │ + svclt 0x0000bfd5 │ │ │ │ addeq r9, fp, r4, asr #9 │ │ │ │ @ instruction: 0xf0d12220 │ │ │ │ - svclt 0x0000bad9 │ │ │ │ + svclt 0x0000ba85 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebadcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xffb0f0d3 │ │ │ │ + @ instruction: 0xff5cf0d3 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ movwcs r2, #544 @ 0x220 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - ldclt 0, cr15, [r8], #-848 @ 0xfffffcb0 │ │ │ │ + bllt 0xff992e34 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadcec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r5, lsr #18 │ │ │ │ + @ instruction: 0x4629f8d1 │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - @ instruction: 0x4629fe17 │ │ │ │ + strtmi pc, [r9], -r3, asr #27 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - @ instruction: 0x4632f973 │ │ │ │ + @ instruction: 0x4632f91f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldcllt 0, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ + stclt 0, cr15, [r4, #-840] @ 0xfffffcb8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - strtmi pc, [r9], -r9, lsl #18 │ │ │ │ + @ instruction: 0x4629f8b5 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ @ instruction: 0x462afbf9 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff012ecc │ │ │ │ + bllt 0x1b12ecc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadd50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - @ instruction: 0x4629f8f3 │ │ │ │ + @ instruction: 0x4629f89f │ │ │ │ @ instruction: 0xf0d34606 │ │ │ │ - strtmi pc, [r9], -pc, lsl #29 │ │ │ │ + @ instruction: 0x4629fe3b │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0xf0d32300 │ │ │ │ - ldrtmi pc, [r2], -r3, ror #17 @ │ │ │ │ + ldrtmi pc, [r2], -pc, lsl #17 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - stclt 0, cr15, [r6, #-840]! @ 0xfffffcb8 │ │ │ │ + ldcllt 0, cr15, [r2], {210} @ 0xd2 │ │ │ │ andsle r2, sp, r0, lsr #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadd8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - @ instruction: 0xf8a0f0cc │ │ │ │ + @ instruction: 0xf84cf0cc │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ @ instruction: 0x46074631 │ │ │ │ - ldc2l 0, cr15, [sl], #-836 @ 0xfffffcbc │ │ │ │ + stc2 0, cr15, [r6], #-836 @ 0xfffffcbc │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0d04628 │ │ │ │ - ldrtmi pc, [sl], -r9, ror #26 @ │ │ │ │ + @ instruction: 0x463afd15 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmiblt r4!, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0!, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0d02100 │ │ │ │ - svclt 0x0000b9cb │ │ │ │ + svclt 0x0000b977 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaddd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ - @ instruction: 0xf87ef0cc │ │ │ │ + @ instruction: 0xf82af0cc │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4605 │ │ │ │ strtmi pc, [sl], -fp, asr #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldmiblt r8, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r4, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ andsle r2, lr, r0, lsr #20 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - cdpne 8, 6, cr15, cr2, cr3, {3} │ │ │ │ + cdpne 8, 6, cr15, cr2, cr15, {0} │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d14607 │ │ │ │ - @ instruction: 0x4622fc3d │ │ │ │ + strtmi pc, [r2], -r9, ror #23 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - stc2l 0, cr15, [lr], {208} @ 0xd0 │ │ │ │ + ldc2l 0, cr15, [sl], #-832 @ 0xfffffcc0 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - movwcs fp, #6583 @ 0x19b7 │ │ │ │ + movwcs fp, #6499 @ 0x1963 │ │ │ │ @ instruction: 0xf0d1221f │ │ │ │ - svclt 0x0000bc2d │ │ │ │ + svclt 0x0000bbd9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebade4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcmi 0x00160fe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - blmi 0x3d69f0 │ │ │ │ + blmi 0x3d68a0 │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff4ef0cc │ │ │ │ + cdp2 0, 15, cr15, cr10, cr12, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ addeq r9, fp, r0, lsl #6 │ │ │ │ ldrdeq r9, [fp], r8 │ │ │ │ @@ -72311,420 +72311,420 @@ │ │ │ │ ldmdavs pc!, {r0, r1, r2, r3, r4, r5, r6, sl, lr} @ │ │ │ │ stmibpl fp!, {r2, r9, sl, lr}^ │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ teqpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - blmi 0x3d6980 │ │ │ │ + blmi 0x3d6830 │ │ │ │ cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r6], #-2282 @ 0xfffff716 │ │ │ │ ldmdbne r3, {r9, sl, ip, pc} │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff16f0cc │ │ │ │ + cdp2 0, 12, cr15, cr2, cr12, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umulleq r9, fp, r0, r2 │ │ │ │ addeq r9, fp, r8, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ - @ instruction: 0xf0cc460e │ │ │ │ - blmi 0x354d50 │ │ │ │ + @ instruction: 0xf0cb460e │ │ │ │ + blmi 0x356c00 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrcc R8_usr, r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - @ instruction: 0x4622fed5 │ │ │ │ + strtmi pc, [r2], -r1, lsl #29 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xffe930d4 │ │ │ │ + blt 0xfe9930d4 │ │ │ │ addeq r9, fp, r4, lsl r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebadf74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - blmi 0x356d08 │ │ │ │ + blmi 0x356bb8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscs pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r2, r9, sl, lr}^ │ │ │ │ strmi r1, [r2], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf0cc6808 │ │ │ │ - @ instruction: 0x4622feb1 │ │ │ │ + @ instruction: 0x4622fe5d │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0xfe313134 │ │ │ │ + blt 0xe13134 │ │ │ │ addeq r9, fp, ip, asr #3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebadfbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0x4604ffbd │ │ │ │ - @ instruction: 0xffbaf0cb │ │ │ │ + strmi pc, [r4], -r9, ror #30 │ │ │ │ + @ instruction: 0xff66f0cb │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [ip], #844 @ 0x34c │ │ │ │ + mrrc2 0, 13, pc, r8, cr3 @ │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xf808f0d3 │ │ │ │ + @ instruction: 0xffb4f0d2 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -pc, ror #23 │ │ │ │ + @ instruction: 0x4622fb9b │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffa93144 │ │ │ │ + bllt 0xfe593144 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebae004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0xf0cb4606 │ │ │ │ - @ instruction: 0x4604ff99 │ │ │ │ - @ instruction: 0xff96f0cb │ │ │ │ + strmi pc, [r4], -r5, asr #30 │ │ │ │ + @ instruction: 0xff42f0cb │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r2, #-844]! @ 0xfffffcb4 │ │ │ │ + ldc2l 0, cr15, [lr], {211} @ 0xd3 │ │ │ │ movwcs r4, #1577 @ 0x629 │ │ │ │ eorcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - @ instruction: 0xff86f0d2 │ │ │ │ + @ instruction: 0xff32f0d2 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [r2], -fp, asr #23 │ │ │ │ + @ instruction: 0x4622fb77 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff19318c │ │ │ │ + bllt 0x1c9318c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x46074699 │ │ │ │ - @ instruction: 0xff72f0cb │ │ │ │ + @ instruction: 0xff1ef0cb │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - cdpne 15, 7, cr15, cr2, cr15, {3} │ │ │ │ + mrcne 15, 3, APSR_nzcv, cr2, cr11, {0} │ │ │ │ movwcs r4, #5673 @ 0x1629 │ │ │ │ @ instruction: 0xf0d44680 │ │ │ │ - ldrtmi pc, [r2], -sp, lsl #26 @ │ │ │ │ + @ instruction: 0x4632fcb9 │ │ │ │ strtmi r4, [r9], -fp, asr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x4642ffbb │ │ │ │ + strbmi pc, [r2], -r7, ror #30 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfe9131d2 │ │ │ │ + blx 0x14131d2 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000bb9b │ │ │ │ + svclt 0x0000bb47 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - @ instruction: 0xff14f0cb │ │ │ │ + cdp2 0, 12, cr15, cr0, cr11, {6} │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - shadd16mi pc, r2, r1 @ │ │ │ │ + @ instruction: 0x4632febd │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xf8d0f0d0 │ │ │ │ + @ instruction: 0xf87cf0d0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - strtmi pc, [sl], -fp, asr #17 │ │ │ │ + @ instruction: 0x462af877 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - mrrc2 0, 13, pc, sl, cr1 @ │ │ │ │ + stc2 0, cr15, [r6], {209} @ 0xd1 │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt ip, {r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r8, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr11, {6} │ │ │ │ + cdp2 0, 9, cr15, cr4, cr11, {6} │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -r5, ror #29 @ │ │ │ │ + @ instruction: 0x4632fe91 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - @ instruction: 0xf8a4f0d0 │ │ │ │ + @ instruction: 0xf850f0d0 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x462af89f │ │ │ │ + strtmi pc, [sl], -fp, asr #16 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - stc2 0, cr15, [lr], #-836 @ 0xfffffcbc │ │ │ │ + blx 0xff71327e │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldmdalt r0!, {r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00dcf0cf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - cdp2 0, 15, cr15, cr0, cr11, {6} │ │ │ │ + cdp2 0, 9, cr15, cr12, cr11, {6} │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -sp, ror #29 @ │ │ │ │ + @ instruction: 0x4632fe99 │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - blx 0x17932be │ │ │ │ + blx 0x2932be │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - @ instruction: 0x462afb57 │ │ │ │ + strtmi pc, [sl], -r3, lsl #22 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd2002 │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - mcr2 0, 6, pc, cr10, cr4, {6} @ │ │ │ │ + mrc2 0, 3, pc, cr6, cr4, {6} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x6132e8 │ │ │ │ + blt 0xff1132e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ @ instruction: 0x46074616 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr11, {6} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr11, {6} │ │ │ │ @ instruction: 0xf0cb4604 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #29 @ │ │ │ │ + ldrtmi pc, [r2], -sp, ror #28 @ │ │ │ │ strmi r4, [r0], r9, lsr #12 │ │ │ │ - blx 0xc93316 │ │ │ │ + blx 0xff793314 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strtmi pc, [sl], -fp, lsr #22 │ │ │ │ + @ instruction: 0x462afad7 │ │ │ │ ldrtmi r4, [r3], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8cd200a │ │ │ │ strls r8, [r0], #-4 │ │ │ │ - mrc2 0, 4, pc, cr14, cr4, {6} │ │ │ │ + mcr2 0, 2, pc, cr10, cr4, {6} @ │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r2, r8, lsr r6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffb13340 │ │ │ │ + blt 0xfe613340 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cb4699 │ │ │ │ - strmi pc, [r5], -sp, asr #30 │ │ │ │ - @ instruction: 0xff4af0cb │ │ │ │ + @ instruction: 0x4605fef9 │ │ │ │ + cdp2 0, 15, cr15, cr6, cr11, {6} │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strbmi pc, [fp], -pc, asr #26 @ │ │ │ │ + @ instruction: 0x464bfcfb │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrtmi pc, [fp], -r9, lsr #27 @ │ │ │ │ + @ instruction: 0x463bfd55 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - strtmi pc, [fp], -r7, lsr #21 │ │ │ │ + @ instruction: 0x462bfa53 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000ba89 │ │ │ │ + svclt 0x0000ba35 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf0cb4699 │ │ │ │ - @ instruction: 0x4605ff1f │ │ │ │ - @ instruction: 0xff1cf0cb │ │ │ │ + strmi pc, [r5], -fp, asr #29 │ │ │ │ + cdp2 0, 12, cr15, cr8, cr11, {6} │ │ │ │ strmi r4, [r7], -fp, asr #12 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x464bfd51 │ │ │ │ + @ instruction: 0x464bfcfd │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - ldrtmi pc, [fp], -fp, ror #25 @ │ │ │ │ + @ instruction: 0x463bfc97 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e34620 │ │ │ │ - @ instruction: 0x462bfa79 │ │ │ │ + strtmi pc, [fp], -r5, lsr #20 │ │ │ │ @ instruction: 0x46314632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e347f0 │ │ │ │ - svclt 0x0000ba5b │ │ │ │ + svclt 0x0000ba07 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ strmi r4, [lr], -r0, lsl #13 │ │ │ │ - cdp2 0, 3, cr15, cr12, cr11, {6} │ │ │ │ + stc2l 0, cr15, [r8, #812]! @ 0x32c │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ teqmi fp, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0cbd019 │ │ │ │ - mcrne 14, 3, pc, cr10, cr5, {1} @ │ │ │ │ + cdpne 13, 6, cr15, cr10, cr1, {7} │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ @ instruction: 0xf0d44681 │ │ │ │ - @ instruction: 0x462afbd3 │ │ │ │ + @ instruction: 0x462afb7f │ │ │ │ @ instruction: 0x4631463b │ │ │ │ @ instruction: 0xf0d24620 │ │ │ │ - strbmi pc, [sl], -r3, lsr #28 @ │ │ │ │ + strbmi pc, [sl], -pc, asr #27 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1a93444 │ │ │ │ + blx 0x593444 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - ldrtmi fp, [r1], -r1, ror #20 │ │ │ │ + ldrtmi fp, [r1], -sp, lsl #20 │ │ │ │ movwcs r2, #575 @ 0x23f │ │ │ │ - mrc2 0, 0, pc, cr2, cr2, {6} │ │ │ │ + ldc2 0, cr15, [lr, #840]! @ 0x348 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d243f8 │ │ │ │ - svclt 0x0000ba55 │ │ │ │ + svclt 0x0000ba01 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf0cb460e │ │ │ │ - stccs 13, cr15, [r0, #-828]! @ 0xfffffcc4 │ │ │ │ + stccs 13, cr15, [r0, #-492]! @ 0xfffffe14 │ │ │ │ andsle r4, r8, r4, lsl #12 │ │ │ │ - stc2l 0, cr15, [sl, #812] @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r6, #-812]! @ 0xfffffcd4 │ │ │ │ cdpne 3, 6, cr2, cr10, cr1, {0} │ │ │ │ @ instruction: 0x46804631 │ │ │ │ - @ instruction: 0xf9a4f0d1 │ │ │ │ + @ instruction: 0xf950f0d1 │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d04620 │ │ │ │ - @ instruction: 0x4642fa35 │ │ │ │ + strbmi pc, [r2], -r1, ror #19 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff20f0cf │ │ │ │ + cdp2 0, 12, cr15, cr12, cr15, {6} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - shadd16mi fp, r1, r9 │ │ │ │ + ldrtmi fp, [r1], -r5, asr #29 │ │ │ │ @ instruction: 0xf0d0221f │ │ │ │ - strtmi pc, [r2], -r5, lsr #20 │ │ │ │ + @ instruction: 0x4622f9d1 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x000ef0cf │ │ │ │ + cdplt 0, 11, cr15, cr10, cr15, {6} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacc r1, {r1, r2, r3, r4, r9, sl, lr} │ │ │ │ - cmppcc r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + orrcs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8534615 │ │ │ │ @ instruction: 0xf0cb8020 │ │ │ │ - vmla.f32 , , │ │ │ │ + vadd.f32 d31, d23, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r7], -lr, ror #4 │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - blls 0x356e18 │ │ │ │ + blls 0x356cc8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0de9402 │ │ │ │ - andlt pc, r4, r1, lsr lr @ │ │ │ │ + ldrdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [r4], -ip │ │ │ │ - stc2l 0, cr15, [r2, #812] @ 0x32c │ │ │ │ + stc2l 0, cr15, [lr, #-812]! @ 0xfffffcd4 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 13, cr15, cr10, cr15, {6} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr15, {6} │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - ldc2l 0, cr15, [r8, #888]! @ 0x378 │ │ │ │ + stc2 0, cr15, [r4, #888]! @ 0x378 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ ldrdhi pc, [ip], -ip │ │ │ │ - stc2 0, cr15, [r8, #812] @ 0x32c │ │ │ │ + ldc2 0, cr15, [r4, #-812]! @ 0xfffffcd4 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 10, cr15, cr0, cr15, {6} │ │ │ │ + cdp2 0, 4, cr15, cr12, cr15, {6} │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - ldc2 0, cr15, [lr, #888]! @ 0x378 │ │ │ │ + stc2l 0, cr15, [sl, #-888]! @ 0xfffffc88 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ vstmiaeq r0, {d14-d19} │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0x8014f8dc │ │ │ │ - stc2l 0, cr15, [lr, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2l 0, cr15, [sl], #812 @ 0x32c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r0, r1, r2, r9, sl, lr} │ │ │ │ - cdp2 0, 6, cr15, cr6, cr15, {6} │ │ │ │ + cdp2 0, 1, cr15, cr2, cr15, {6} │ │ │ │ strtmi r9, [r0], -fp, lsl #22 │ │ │ │ movwls r9, #7178 @ 0x1c0a │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ @ instruction: 0x4629463b │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ strls r8, [r2], #-12 │ │ │ │ - stc2 0, cr15, [r4, #888] @ 0x378 │ │ │ │ + ldc2 0, cr15, [r0, #-888]! @ 0xfffffc88 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72734,15 +72734,15 @@ │ │ │ │ blvc 0x3929e8 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #32] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - mullt r4, r7, sl │ │ │ │ + andlt pc, r4, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ @@ -72752,15 +72752,15 @@ │ │ │ │ blvc 0x3d2a34 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #28] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r1, ror sl @ │ │ │ │ + andlt pc, r4, sp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72771,15 +72771,15 @@ │ │ │ │ blvc 0x3d2a84 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #12] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r9, asr #20 │ │ │ │ + strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72790,15 +72790,15 @@ │ │ │ │ blvc 0x3d2ad4 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #8] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - andlt pc, r4, r1, lsr #20 │ │ │ │ + andlt pc, r4, sp, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72809,15 +72809,15 @@ │ │ │ │ blvc 0x3d2b24 │ │ │ │ @ instruction: 0x460a4694 │ │ │ │ ldrmi r4, [ip], -r1, lsl #12 │ │ │ │ strbtmi r9, [r3], -r6, lsl #16 │ │ │ │ andmi lr, r2, sp, asr #19 │ │ │ │ stc 0, cr2, [sp, #24] │ │ │ │ @ instruction: 0xf0e27b00 │ │ │ │ - strdlt pc, [r4], -r9 │ │ │ │ + andlt pc, r4, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -72826,29 +72826,29 @@ │ │ │ │ blcc 0xa76fc │ │ │ │ b 0x1427f68 │ │ │ │ bl 0x1df4884 │ │ │ │ svclt 0x00bc0c04 │ │ │ │ ldrtmi r4, [r4], -fp, lsr #12 │ │ │ │ strcc lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0e1bc70 │ │ │ │ - svclt 0x0000bd41 │ │ │ │ + svclt 0x0000bced │ │ │ │ @ instruction: 0xf04fb530 │ │ │ │ stcls 12, cr0, [r3, #-32] @ 0xffffffe0 │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ stcls 5, cr4, [r4, #-404] @ 0xfffffe6c │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ movwmi lr, #23005 @ 0x59dd │ │ │ │ vmoveq.16 d14[1], lr │ │ │ │ vldr d13, [pc, #32] @ 0x5754c │ │ │ │ strtmi r7, [r2], -r6, lsl #22 │ │ │ │ blvc 0x152b68 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 0, 2, cr15, cr4, cr0, {7} │ │ │ │ + ldcllt 0, cr15, [r0, #896] @ 0x380 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 0, cr15, [sl], #-900 @ 0xfffffc7c │ │ │ │ + stclt 0, cr15, [r6], #-900 @ 0xfffffc7c │ │ │ │ ... │ │ │ │ @ instruction: 0x4603b4f0 │ │ │ │ strmi r2, [r8], -r8, lsl #8 │ │ │ │ bmi 0x368d9c │ │ │ │ ldrcs r4, [ip, #-156] @ 0xffffff64 │ │ │ │ cdpls 12, 0, cr3, cr4, cr1, {0} │ │ │ │ blx 0x1bf17a │ │ │ │ @@ -72856,74 +72856,74 @@ │ │ │ │ strbvc lr, [r4, #2639]! @ 0xa4f │ │ │ │ bl 0x1e3dd88 │ │ │ │ movwls r0, #27653 @ 0x6c05 │ │ │ │ @ instruction: 0x4634bfbc │ │ │ │ blls 0x228e70 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf0dfbcf0 │ │ │ │ - svclt 0x0000bbfb │ │ │ │ - eorseq r7, r3, r0, ror r3 │ │ │ │ + svclt 0x0000bba7 │ │ │ │ + eorseq r7, r3, r0, lsr #5 │ │ │ │ ldrblt r2, [r0, #776]! @ 0x308 │ │ │ │ addmi r9, r3, r5, lsl #30 │ │ │ │ addsmi r4, pc, #20, 12 @ 0x1400000 │ │ │ │ b 0x143ddb8 │ │ │ │ blls 0x1f4d2c │ │ │ │ strmi r9, [lr], r8, lsl #28 │ │ │ │ streq lr, [r5, #-2931] @ 0xfffff48d │ │ │ │ strtmi sp, [r1], -ip, lsl #20 │ │ │ │ strmi r4, [r4], r9, lsl #24 │ │ │ │ @ instruction: 0x4633251c │ │ │ │ blx 0x1a8f7a │ │ │ │ strls r4, [r7], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - bllt 0xff793940 │ │ │ │ + bllt 0xfe293940 │ │ │ │ @ instruction: 0x96054613 │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e040f0 │ │ │ │ - svclt 0x0000bba1 │ │ │ │ - eorseq r7, r3, r0, ror #7 │ │ │ │ + svclt 0x0000bb4d │ │ │ │ + eorseq r7, r3, r0, lsl r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x368e38 │ │ │ │ bls 0x2965e8 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ strbtvc lr, [ip], pc, asr #20 │ │ │ │ adcmi r9, r6, #9216 @ 0x2400 │ │ │ │ ldrmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ blx 0x1a8f0a │ │ │ │ strls r4, [r8], #-1038 @ 0xfffffbf2 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfed93990 │ │ │ │ + bllt 0x1893990 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 0, cr15, [r0, #896]! @ 0x380 │ │ │ │ - eorseq r7, r3, r0, asr r4 │ │ │ │ + ldcllt 0, cr15, [ip, #-896] @ 0xfffffc80 │ │ │ │ + eorseq r7, r3, r0, lsl #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldrmi r2, [r0], r8, lsl #6 │ │ │ │ bls 0x267840 │ │ │ │ strvc lr, [r6], #-2525 @ 0xfffff623 │ │ │ │ stcls 7, cr1, [r9, #-888] @ 0xfffffc88 │ │ │ │ adcmi r4, r6, #148897792 @ 0x8e00000 │ │ │ │ adcsmi fp, fp, #8, 30 │ │ │ │ stcmi 0, cr13, [sl], {12} │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ @ instruction: 0x4641251c │ │ │ │ blx 0x1a9016 │ │ │ │ strls r4, [r8], #-1036 @ 0xfffffbf4 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe4139dc │ │ │ │ + bllt 0xf139dc │ │ │ │ strls r4, [r6, #-1555] @ 0xfffff9ed │ │ │ │ pop {r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0e041f0 │ │ │ │ - svclt 0x0000bb53 │ │ │ │ - eorseq r7, r3, r0, asr #9 │ │ │ │ + svclt 0x0000baff │ │ │ │ + ldrshteq r7, [r3], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ @ instruction: 0x4607e9dd │ │ │ │ stc2 10, cr15, [r0], {12} @ │ │ │ │ movwls lr, #39389 @ 0x99dd │ │ │ │ strbvc lr, [ip, pc, asr #20]! │ │ │ │ svclt 0x000842b7 │ │ │ │ @@ -72931,40 +72931,40 @@ │ │ │ │ stcmi 6, cr4, [fp], {21} │ │ │ │ strmi r4, [r8], r6, lsl #13 │ │ │ │ ldrcs r4, [ip, #-1577] @ 0xfffff9d7 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ strmi pc, [lr], #-2821 @ 0xfffff4fb │ │ │ │ pop {r0, r3, sl, ip, pc} │ │ │ │ @ instruction: 0xf0df43f0 │ │ │ │ - @ instruction: 0x3c01bb65 │ │ │ │ + @ instruction: 0x3c01bb11 │ │ │ │ @ instruction: 0xf1469407 │ │ │ │ @ instruction: 0x960836ff │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfef13a48 │ │ │ │ - eorseq r7, r3, r0, lsr r5 │ │ │ │ + bllt 0x1a13a48 │ │ │ │ + eorseq r7, r3, r0, ror #8 │ │ │ │ tstcs ip, #16, 8 @ 0x10000000 │ │ │ │ blx 0x12a6e6 │ │ │ │ strmi r4, [r8], -r0, lsl #8 │ │ │ │ ldmib sp, {r0, r4, r9, sl, lr}^ │ │ │ │ strls r2, [r3], #-771 @ 0xfffffcfd │ │ │ │ blmi 0x195854 │ │ │ │ - bllt 0x1393a60 │ │ │ │ - eorseq r7, r3, r0, lsr #11 │ │ │ │ + blt 0xffe93a60 │ │ │ │ + ldrsbteq r7, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x1203984 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0xfe814010 │ │ │ │ + b 0x1214010 │ │ │ │ stceq 0, cr15, [r8], {79} @ 0x4f │ │ │ │ blx 0x36a418 │ │ │ │ movwls pc, #39940 @ 0x9c04 @ │ │ │ │ tstls r0, #224, 10 @ 0x38000000 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ tstls lr, #1543503872 @ 0x5c000000 │ │ │ │ andeq lr, r2, #121856 @ 0x1dc00 │ │ │ │ @@ -73005,43 +73005,43 @@ │ │ │ │ bge 0x18e03c │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd3d6 │ │ │ │ bls 0xae07e4 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - blmi 0x416320 │ │ │ │ + blmi 0x4161d0 │ │ │ │ blls 0x8b1848 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462081f0 │ │ │ │ blls 0xafe8b0 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - strb pc, [r4, r3, lsl #21]! @ │ │ │ │ - mrrc2 2, 4, pc, lr, cr15 @ │ │ │ │ + strb pc, [r4, pc, lsr #20]! @ │ │ │ │ + blx 0x14152 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r0, lsl r6 │ │ │ │ + eorseq r7, r3, r0, asr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ blmi 0x10c3ab8 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ @ instruction: 0x8728e9dd │ │ │ │ stmdage r5, {r2, r3, r5, r6, r9, sp} │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x194144 │ │ │ │ + stmib ip!, {r1, r2, r3, r4, r5, r9, ip, sp, lr, pc} │ │ │ │ movwls r4, #39738 @ 0x9b3a │ │ │ │ tstls r7, #16, 6 @ 0x40000000 │ │ │ │ movwcs r9, #4894 @ 0x131e │ │ │ │ eorcc pc, sl, sp, lsl #17 │ │ │ │ subcc pc, r4, sp, lsl #17 │ │ │ │ subcc pc, r6, sp, lsl #17 │ │ │ │ rsbcc pc, r2, sp, lsl #17 │ │ │ │ @@ -73074,15 +73074,15 @@ │ │ │ │ vqdmlal.s q8, d16, d1[6] │ │ │ │ tstls ip, #335544320 @ 0x14000000 │ │ │ │ movweq lr, #31320 @ 0x7a58 │ │ │ │ @ instruction: 0x4620d119 │ │ │ │ blls 0xafe990 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0e09400 │ │ │ │ - blmi 0x4d613c │ │ │ │ + blmi 0x4d5fec │ │ │ │ blls 0x8b195c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -73090,284 +73090,284 @@ │ │ │ │ bge 0x1780d4 │ │ │ │ ldrcs r4, [ip, #-1576] @ 0xfffff9d8 │ │ │ │ ldrtmi r9, [r1], -fp, lsr #22 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ blx 0x1bd52a │ │ │ │ bls 0xae0938 │ │ │ │ @ instruction: 0xf0df9402 │ │ │ │ - ldrb pc, [lr, r7, lsr #20] @ │ │ │ │ - blx 0xff414272 │ │ │ │ + @ instruction: 0xe7def9d3 │ │ │ │ + blx 0x1c14272 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r7, r3, r8, lsl r6 │ │ │ │ + eorseq r7, r3, r8, asr #10 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291b8 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldclt 0, cr15, [ip], {223} @ 0xdf │ │ │ │ - eorseq r7, r3, r0, lsr #12 │ │ │ │ + mcrrlt 0, 13, pc, r8, cr15 @ │ │ │ │ + eorseq r7, r3, r0, asr r5 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x1291e0 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stclt 0, cr15, [r8], {223} @ 0xdf │ │ │ │ - mlaseq r3, r0, r6, r7 │ │ │ │ + ldclt 0, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ + eorseq r7, r3, r0, asr #11 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129208 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldcllt 0, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ - eorseq r7, r3, r0, lsl #14 │ │ │ │ + stclt 0, cr15, [r0], #-892 @ 0xfffffc84 │ │ │ │ + eorseq r7, r3, r0, lsr r6 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129230 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stcllt 0, cr15, [r0], #-892 @ 0xfffffc84 │ │ │ │ - eorseq r7, r3, r0, ror r7 │ │ │ │ + stclt 0, cr15, [ip], {223} @ 0xdf │ │ │ │ + eorseq r7, r3, r0, lsr #13 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129258 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - mcrrlt 0, 13, pc, ip, cr15 @ │ │ │ │ - eorseq r7, r3, r0, ror #15 │ │ │ │ + bllt 0xffe93d7c │ │ │ │ + eorseq r7, r3, r0, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c30 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1280 @ 0x500 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf90cf0de │ │ │ │ + @ instruction: 0xf8b8f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaec58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x383c7c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #1296 @ 0x510 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - @ instruction: 0xf8e6f0de │ │ │ │ + @ instruction: 0xf892f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaeca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e92f8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmppcc r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + orrcs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13600 @ 0x3520 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf9b4f0de │ │ │ │ + @ instruction: 0xf960f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaecfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9350 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmppcc r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + orrcs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13616 @ 0x3530 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf988f0de │ │ │ │ + @ instruction: 0xf934f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaed54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e93a8 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmppcc r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + orrcs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13632 @ 0x3540 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf95cf0de │ │ │ │ + @ instruction: 0xf908f0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaedac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ bls 0x1e9400 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - cmppcc r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ + orrcs pc, r0, #1879048196 @ 0x70000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf8d39c07 │ │ │ │ movwls r3, #13648 @ 0x3550 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r6, [r1], #-2075 @ 0xfffff7e5 │ │ │ │ - @ instruction: 0xf930f0de │ │ │ │ + @ instruction: 0xf8dcf0de │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000b909 │ │ │ │ + svclt 0x0000b8b5 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ ldrbcs pc, [r0, #-2258]! @ 0xfffff72e @ │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000b8ed │ │ │ │ + svclt 0x0000b899 │ │ │ │ strmi r4, [r8], -r4, lsl #13 │ │ │ │ vmin.s8 d20, d7, d1 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ ldrlt r0, [r0], #-563 @ 0xfffffdcd │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ movwls r9, #11009 @ 0x2b01 │ │ │ │ strcs pc, [r0, #2258] @ 0x8d2 │ │ │ │ andls r9, r3, #3072 @ 0xc00 │ │ │ │ eorseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r2, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf85d9401 │ │ │ │ @ instruction: 0xf0de4b04 │ │ │ │ - svclt 0x0000b8d1 │ │ │ │ + svclt 0x0000b87d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ - @ instruction: 0xf840f0cb │ │ │ │ + @ instruction: 0xffecf0ca │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - movwcs pc, #35967 @ 0x8c7f @ │ │ │ │ + movwcs pc, #35883 @ 0x8c2b @ │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d9, d3 │ │ │ │ smlalbteq pc, r0, r3, r1 @ │ │ │ │ stceq 1, cr15, [r0], #-652 @ 0xfffffd74 │ │ │ │ msreq CPSR_, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ b 0x10694f8 │ │ │ │ tstmi r8, #12 │ │ │ │ - stc2l 0, cr15, [r4], {203} @ 0xcb │ │ │ │ + ldc2l 0, cr15, [r0], #-812 @ 0xfffffcd4 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0d44628 │ │ │ │ - strtmi pc, [sl], -r9, lsl #20 │ │ │ │ + @ instruction: 0x462af9b5 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [lr, #-836]! @ 0xfffffcbc │ │ │ │ + ldc2l 0, cr15, [sl], {209} @ 0xd1 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0d143f8 │ │ │ │ - svclt 0x0000bcef │ │ │ │ + svclt 0x0000bc9b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaef28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e955e │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - stc2 0, cr15, [sl, #-892]! @ 0xfffffc84 │ │ │ │ + ldc2l 0, cr15, [r6], {223} @ 0xdf │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, ror #17 │ │ │ │ + eorseq r7, r3, r0, lsl r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73378,87 +73378,87 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15ae1c │ │ │ │ blx 0x9949a8 │ │ │ │ blx 0x9965a8 │ │ │ │ b 0x1316dd4 │ │ │ │ b 0x12da5b4 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - @ instruction: 0xffcaf0ca │ │ │ │ + @ instruction: 0xff76f0ca │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - strtmi pc, [r1], -r9, lsl #24 │ │ │ │ + @ instruction: 0x4621fbb5 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - strtmi pc, [r9], -r1, ror #24 │ │ │ │ + strtmi pc, [r9], -sp, lsl #24 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf98af0d4 │ │ │ │ + @ instruction: 0xf936f0d4 │ │ │ │ b 0x1c28d54 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - @ instruction: 0x4631fc57 │ │ │ │ + ldrtmi pc, [r1], -r3, lsl #24 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9b8f0d4 │ │ │ │ + @ instruction: 0xf964f0d4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strtmi pc, [sl], -r1, asr #25 │ │ │ │ + strtmi pc, [sl], -sp, ror #24 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stclt 0, cr15, [r2], {209} @ 0xd1 │ │ │ │ + stclt 0, cr15, [lr], #-836 @ 0xfffffcbc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e9636 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - ldc2 0, cr15, [lr], #892 @ 0x37c │ │ │ │ + stc2l 0, cr15, [sl], #-892 @ 0xfffffc84 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, asr r9 │ │ │ │ + eorseq r7, r3, r0, lsl #17 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46174698 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - @ instruction: 0xff76f0ca │ │ │ │ + @ instruction: 0xff22f0ca │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0d14604 │ │ │ │ - smlattcs r0, r5, fp, pc @ │ │ │ │ + @ instruction: 0x2100fb91 │ │ │ │ @ instruction: 0xf0cb2000 │ │ │ │ - strtmi pc, [r1], -sp, lsl #24 │ │ │ │ + @ instruction: 0x4621fbb9 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf96ef0d4 │ │ │ │ + @ instruction: 0xf91af0d4 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0d14620 │ │ │ │ - @ instruction: 0x4622fc77 │ │ │ │ + strtmi pc, [r2], -r3, lsr #24 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldclt 0, cr15, [r8], #-836 @ 0xfffffcbc │ │ │ │ + bllt 0xff9941d0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e96ca │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - ldc2l 0, cr15, [r4], #-892 @ 0xfffffc84 │ │ │ │ + stc2 0, cr15, [r0], #-892 @ 0xfffffc84 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, asr #19 │ │ │ │ + ldrshteq r7, [r3], -r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf04f9c08 │ │ │ │ ldrmi r0, [r0], r8, lsl #24 │ │ │ │ @ instruction: 0x46064699 │ │ │ │ @@ -73469,559 +73469,559 @@ │ │ │ │ @ instruction: 0xf1cc0321 │ │ │ │ blx 0x15af88 │ │ │ │ blx 0x994b14 │ │ │ │ blx 0x996714 │ │ │ │ b 0x1316f40 │ │ │ │ b 0x12da720 │ │ │ │ sbcsmi r0, r4, ip, lsl #20 │ │ │ │ - @ instruction: 0xff14f0ca │ │ │ │ + cdp2 0, 12, cr15, cr0, cr10, {6} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0d14605 │ │ │ │ - strtmi pc, [r1], -r3, lsl #23 │ │ │ │ + strtmi pc, [r1], -pc, lsr #22 │ │ │ │ @ instruction: 0xf0cb4650 │ │ │ │ - strtmi pc, [r9], -fp, lsr #23 │ │ │ │ + @ instruction: 0x4629fb57 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8d4f0d4 │ │ │ │ + @ instruction: 0xf880f0d4 │ │ │ │ b 0x1c28ec0 │ │ │ │ @ instruction: 0xf0cb000a │ │ │ │ - ldrtmi pc, [r1], -r1, lsr #23 @ │ │ │ │ + ldrtmi pc, [r1], -sp, asr #22 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf902f0d4 │ │ │ │ + @ instruction: 0xf8aef0d4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0d14628 │ │ │ │ - strtmi pc, [sl], -fp, lsl #24 │ │ │ │ + @ instruction: 0x462afbb7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff3942a8 │ │ │ │ + bllt 0x1e942a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [ip], {232} @ 0xe8 │ │ │ │ @ instruction: 0xf04f4684 │ │ │ │ addlt r0, r4, ip, lsl lr │ │ │ │ blx 0x3e97a2 │ │ │ │ stmdbls r6, {r2, r3, sl, lr} │ │ │ │ stcls 4, cr9, [r7], {2} │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ strls r6, [r1], #-366 @ 0xfffffe92 │ │ │ │ - stc2 0, cr15, [r8], {223} @ 0xdf │ │ │ │ + blx 0xfed94312 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - eorseq r7, r3, r0, lsr sl │ │ │ │ + eorseq r7, r3, r0, ror #18 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129824 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdblt r6!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - eorseq r7, r3, r0, lsr #21 │ │ │ │ + ldmdblt r2, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldrsbteq r7, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12984c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt r2, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - eorseq r7, r3, r0, lsl fp │ │ │ │ + ldmlt lr!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + eorseq r7, r3, r0, asr #20 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129874 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdblt lr!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ - eorseq r7, r3, r0, lsl #23 │ │ │ │ + stmialt sl!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + ldrhteq r7, [r3], -r0 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x12989c │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdblt sl!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ - ldrshteq r7, [r3], -r0 │ │ │ │ + ldmlt r6, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + eorseq r7, r3, r0, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf250 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384274 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2320 @ 0x910 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - stc2l 0, cr15, [sl, #884]! @ 0x374 │ │ │ │ + ldc2 0, cr15, [r6, #884] @ 0x374 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3842c0 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2336 @ 0x920 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - stc2l 0, cr15, [r4, #884] @ 0x374 │ │ │ │ + ldc2l 0, cr15, [r0, #-884]! @ 0xfffffc8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf2e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x38430c │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2352 @ 0x930 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2 0, cr15, [lr, #884] @ 0x374 │ │ │ │ + stc2l 0, cr15, [sl, #-884] @ 0xfffffc8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x384358 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2368 @ 0x940 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2l 0, cr15, [r8, #-884]! @ 0xfffffc8c │ │ │ │ + stc2 0, cr15, [r4, #-884]! @ 0xfffffc8c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - mrrccc 2, 4, pc, r0, cr7 @ │ │ │ │ + stccs 2, cr15, [r0], {71} @ 0x47 │ │ │ │ ldceq 2, cr15, [r3], #-768 @ 0xfffffd00 │ │ │ │ bl 0x3843a4 │ │ │ │ strmi r0, [r8], -r4, lsl #25 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf8dc9b07 │ │ │ │ movwls r4, #2384 @ 0x950 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-2822 @ 0xfffff4fa │ │ │ │ - ldc2l 0, cr15, [r2, #-884] @ 0xfffffc8c │ │ │ │ + ldc2l 0, cr15, [lr], #884 @ 0x374 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a40 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - ldrhteq r7, [r3], -r0 │ │ │ │ + stmdalt r4, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ + eorseq r7, r3, r0, ror #23 │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ @ instruction: 0xf04f4c07 │ │ │ │ stcls 14, cr0, [r4, #-112] @ 0xffffff90 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ blls 0x129a68 │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ strpl lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - stmdalt r4, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc}^ │ │ │ │ - eorseq r7, r3, r4, lsl #26 │ │ │ │ + svclt 0x00f0f0de │ │ │ │ + eorseq r7, r3, r4, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf41c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbab2 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt r6!, {r0, r1, r2, r3, r4, r6, r7, ip, sp, lr, pc} │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + svclt 0x00d2f0de │ │ │ │ + tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvc pc, r8, lr, asr #12 │ │ │ │ + eorsvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 q0, , q7 │ │ │ │ - svclt 0x0000ff57 │ │ │ │ - eorseq r7, r3, r8, ror #26 │ │ │ │ - eorseq r7, r3, r8, asr sp │ │ │ │ + svclt 0x0000feff │ │ │ │ + mlaseq r3, r8, ip, r7 │ │ │ │ + eorseq r7, r3, r8, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf478 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb0e │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00f8f0de │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + svclt 0x00a4f0de │ │ │ │ + tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvc pc, r8, lr, asr #12 │ │ │ │ + eorsvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 d0, d25, d22 │ │ │ │ - svclt 0x0000ff29 │ │ │ │ - eorseq r7, r3, r8, ror #27 │ │ │ │ - ldrsbteq r7, [r3], -r8 │ │ │ │ + svclt 0x0000fed1 │ │ │ │ + eorseq r7, r3, r8, lsl sp │ │ │ │ + eorseq r7, r3, r8, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbb6a │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x00caf0de │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + svclt 0x0076f0de │ │ │ │ + tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvc pc, r8, lr, asr #12 │ │ │ │ + eorsvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vhsub.s16 q0, , q15 │ │ │ │ - svclt 0x0000fefb │ │ │ │ - eorseq r7, r3, r8, ror #28 │ │ │ │ - eorseq r7, r3, r8, asr lr │ │ │ │ + svclt 0x0000fea3 │ │ │ │ + mlaseq r3, r8, sp, r7 │ │ │ │ + eorseq r7, r3, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46840ff8 │ │ │ │ strmi r9, [r8], -r2, lsl #24 │ │ │ │ svceq 0x0002f1bc │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stmdale fp, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r3], -r2, lsl #6 │ │ │ │ @ instruction: 0xf04f4c0b │ │ │ │ blx 0x3dbbc6 │ │ │ │ strls r4, [r3], #-1036 @ 0xfffffbf4 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - svclt 0x009cf0de │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + svclt 0x0048f0de │ │ │ │ + tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andvc pc, r8, lr, asr #12 │ │ │ │ + eorsvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b03 │ │ │ │ vqsub.s16 d1, d9, d22 │ │ │ │ - svclt 0x0000fecd │ │ │ │ - eorseq r7, r3, ip, asr #29 │ │ │ │ - ldrhteq r7, [r3], -ip │ │ │ │ + svclt 0x0000fe75 │ │ │ │ + ldrshteq r7, [r3], -ip │ │ │ │ + eorseq r7, r3, ip, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf58c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64ebb79 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf64ebb25 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x11847c │ │ │ │ subne pc, r5, #64, 12 @ 0x4000000 │ │ │ │ - mcr2 2, 5, pc, cr2, cr9, {0} @ │ │ │ │ - eorseq r7, r3, r0, lsr pc │ │ │ │ - eorseq r7, r3, r0, lsr #30 │ │ │ │ + mcr2 2, 2, pc, cr10, cr9, {0} @ │ │ │ │ + eorseq r7, r3, r0, ror #28 │ │ │ │ + eorseq r7, r3, r0, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64ebb4f │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf64ebafb │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x1184d0 │ │ │ │ subsne pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - mrc2 2, 3, pc, cr8, cr9, {0} │ │ │ │ - mlaseq r3, r4, pc, r7 @ │ │ │ │ - eorseq r7, r3, r4, lsl #31 │ │ │ │ + mcr2 2, 1, pc, cr0, cr9, {0} @ │ │ │ │ + eorseq r7, r3, r4, asr #29 │ │ │ │ + ldrhteq r7, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vbic.i32 d18, #589824 @ 0x00090000 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd858 │ │ │ │ - blx 0xfe5947ce │ │ │ │ + blx 0x10947ce │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsvc pc, r8, lr, asr #12 │ │ │ │ + subvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vqsub.s16 d6, d9, d6 │ │ │ │ - svclt 0x0000fe47 │ │ │ │ - eorseq r7, r3, r8, ror #31 │ │ │ │ + svclt 0x0000fdef │ │ │ │ + eorseq r7, r3, r8, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ stmiblt r8!, {r2, r9, sl, lr} │ │ │ │ strls r4, [r0], #-1544 @ 0xfffff9f8 │ │ │ │ vmin.s8 d20, d3, d1 │ │ │ │ vabal.s8 q9, d16, d13 │ │ │ │ ldrmi r0, [sl], -r5, lsl #10 │ │ │ │ blls 0x1fd8b8 │ │ │ │ - blx 0x199482e │ │ │ │ + blx 0x49482e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andsvc pc, r8, lr, asr #12 │ │ │ │ + subvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ vhsub.s16 , , q12 │ │ │ │ - svclt 0x0000fe17 │ │ │ │ - ldrshteq r7, [r3], -r8 │ │ │ │ + svclt 0x0000fdbf │ │ │ │ + eorseq r7, r3, r8, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf6f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xed9fb998 │ │ │ │ andcs r7, r1, r1, lsl fp │ │ │ │ stmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stc 4, cr3, [sp, #8] │ │ │ │ @ instruction: 0xf0e07b00 │ │ │ │ - andlt pc, r4, r9, ror sp @ │ │ │ │ + andlt pc, r4, r5, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd10 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmla.i d22, d0, d0[2] │ │ │ │ blmi 0x1985ec │ │ │ │ andsvs pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - stc2l 2, cr15, [sl, #100]! @ 0x64 │ │ │ │ + ldc2 2, cr15, [r2, #100] @ 0x64 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r8 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r8 │ │ │ │ + eorseq r7, r3, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebaf758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ blls 0x269dd4 │ │ │ │ stmdacs r1, {r5, r7, r8, ip, sp, pc} │ │ │ │ stmib sp, {r0, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ andcs r4, r2, r2, lsl #6 │ │ │ │ strcs r2, [r0, #-1040] @ 0xfffffbf0 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 0, cr15, [r4, #-896] @ 0xfffffc80 │ │ │ │ + ldc2l 0, cr15, [r0], #896 @ 0x380 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ stcmi 6, cr4, [sl, #-600] @ 0xfffffda8 │ │ │ │ strtmi r4, [r2], -r8, lsl #12 │ │ │ │ strls r4, [r8, #-1649] @ 0xfffff98f │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4030 │ │ │ │ - andcs fp, r0, r1, lsl #21 │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + andcs fp, r0, sp, lsr #20 │ │ │ │ + tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addne pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - mrrc2 1, 14, pc, ip, cr2 @ │ │ │ │ - eorseq r8, r3, r8, lsl r0 │ │ │ │ - eorseq r8, r3, r4, lsr r0 │ │ │ │ + stc2 1, cr15, [r8], {226} @ 0xe2 │ │ │ │ + eorseq r7, r3, r8, asr #30 │ │ │ │ + eorseq r7, r3, r4, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ pkhbtmi r4, r4, ip, lsl #12 │ │ │ │ blls 0x1e25e0 │ │ │ │ stmdacs r2, {r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldc 1, cr13, [pc, #132] @ 0x58668 │ │ │ │ andcs r7, r3, r6, lsl fp │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ blvc 0x93c24 │ │ │ │ - stc2 0, cr15, [r8, #-896] @ 0xfffffc80 │ │ │ │ + ldc2 0, cr15, [r4], #896 @ 0x380 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x46224696 │ │ │ │ strmi r4, [r8], -sp, lsl #24 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ blx 0x3dbe8a │ │ │ │ strls r4, [r6], #-1036 @ 0xfffffbf4 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - andcs fp, r0, r1, asr #20 │ │ │ │ - mvnvs pc, lr, asr #12 │ │ │ │ + andcs fp, r0, sp, ror #19 │ │ │ │ + tstpvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ adcne pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [ip], {226} @ 0xe2 │ │ │ │ + blx 0xff294dc6 │ │ │ │ andeq r0, r0, r0, lsr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ - eorseq r8, r3, r4, asr #32 │ │ │ │ - eorseq r8, r3, ip, ror r0 │ │ │ │ + eorseq r7, r3, r4, ror pc │ │ │ │ + eorseq r7, r3, ip, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eba15 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf64eb9c1 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x118744 │ │ │ │ sbcne pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 2, cr15, [lr, #-100]! @ 0xffffff9c │ │ │ │ - mlaseq r3, ip, r0, r8 │ │ │ │ - eorseq r8, r3, ip, lsl #1 │ │ │ │ + stc2l 2, cr15, [r6], #100 @ 0x64 │ │ │ │ + eorseq r7, r3, ip, asr #31 │ │ │ │ + ldrhteq r7, [r3], -ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf8a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb9eb │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf64eb997 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x118798 │ │ │ │ andcs pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 2, cr15, [r4, #-100] @ 0xffffff9c │ │ │ │ - eorseq r8, r3, r0, lsl #2 │ │ │ │ - ldrshteq r8, [r3], -r0 │ │ │ │ + ldc2 2, cr15, [ip], #100 @ 0x64 │ │ │ │ + eorseq r8, r3, r0, lsr r0 │ │ │ │ + eorseq r8, r3, r0, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf8fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb9c1 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf64eb96d │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x1187ec │ │ │ │ subcs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 2, cr15, [sl], #100 @ 0x64 │ │ │ │ - eorseq r8, r3, r4, ror #2 │ │ │ │ - eorseq r8, r3, r4, asr r1 │ │ │ │ + ldc2 2, cr15, [r2], {25} │ │ │ │ + mlaseq r3, r4, r0, r8 │ │ │ │ + eorseq r8, r3, r4, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r2], {248} @ 0xf8 │ │ │ │ stmdacs r2, {r2, r7, r9, sl, lr} │ │ │ │ strmi sp, [r8], -sp, lsl #16 │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ stcmi 6, cr4, [fp], {35} @ 0x23 │ │ │ │ cdpeq 0, 1, cr15, cr12, cr15, {2} │ │ │ │ strmi pc, [ip], #-2830 @ 0xfffff4f2 │ │ │ │ pop {r1, sl, ip, pc} │ │ │ │ @ instruction: 0xf0de4010 │ │ │ │ - @ instruction: 0xf64eb997 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + @ instruction: 0xf64eb943 │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d22, #8 @ 0x00000008 │ │ │ │ blmi 0x118840 │ │ │ │ addcs pc, r9, #64, 12 @ 0x4000000 │ │ │ │ - stc2l 2, cr15, [r0], {25} │ │ │ │ - eorseq r8, r3, r8, asr #3 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + stc2l 2, cr15, [r8], #-100 @ 0xffffff9c │ │ │ │ + ldrshteq r8, [r3], -r8 │ │ │ │ + eorseq r8, r3, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebaf9a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ movwcs r9, #33538 @ 0x8302 │ │ │ │ @ instruction: 0xf1034083 │ │ │ │ @@ -74032,15 +74032,15 @@ │ │ │ │ strls r0, [r0], #-801 @ 0xfffffcdf │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnscc pc, #76, 2 │ │ │ │ blls 0x1fd3e4 │ │ │ │ @ instruction: 0xf0e09303 │ │ │ │ - andlt pc, r4, pc, lsr #19 │ │ │ │ + andlt pc, r4, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafa00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74052,15 +74052,15 @@ │ │ │ │ msreq CPSR_c, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [ip], {14} @ │ │ │ │ vpmax.u8 d15, d3, d30 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ blls 0x1fd430 │ │ │ │ vst1.8 {d15-d16}, [r4], lr │ │ │ │ strls r9, [r0], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf9fcf0e0 │ │ │ │ + @ instruction: 0xf9a8f0e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafa50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @@ -74068,51 +74068,51 @@ │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmls.i d18, d16, d1[4] │ │ │ │ blls 0x1d9884 │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - andlt pc, r3, r5, lsl #19 │ │ │ │ + andlt pc, r3, r1, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd30 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ blmi 0xd8950 │ │ │ │ addscs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 2, cr15, [r8], #-100 @ 0xffffff9c │ │ │ │ - eorseq r8, r3, ip, lsl r2 │ │ │ │ + blx 0xff89510a │ │ │ │ + eorseq r8, r3, ip, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r6, r2, lsl #16 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ strls r4, [r0, #-1553] @ 0xfffff9ef │ │ │ │ vmin.s8 d20, d3, d10 │ │ │ │ vmvn.i32 d19, #327680 @ 0x00050000 │ │ │ │ blls 0x1d98e4 │ │ │ │ @ instruction: 0xf0dd9401 │ │ │ │ - andlt pc, r3, r5, asr r9 @ │ │ │ │ + andlt pc, r3, r1, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebd30 │ │ │ │ - vmla.f d22, d16, d0[7] │ │ │ │ + vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 q11, #8 @ 0x00000008 │ │ │ │ blmi 0xd89b0 │ │ │ │ adccs pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - stc2 2, cr15, [r8], {25} │ │ │ │ - eorseq r8, r3, ip, lsr #4 │ │ │ │ + blx 0xfec9516a │ │ │ │ + eorseq r8, r3, ip, asr r1 │ │ │ │ @ instruction: 0xf011b410 │ │ │ │ svclt 0x00140f01 │ │ │ │ ldcleq 0, cr15, [pc], #316 @ 0x58a50 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0048078b │ │ │ │ ldclmi 4, cr15, [pc], #-304 @ 0x587f0 │ │ │ │ @ instruction: 0xf8d0074c │ │ │ │ @@ -74181,67 +74181,67 @@ │ │ │ │ stmibvs r2, {r2, r5, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8802101 │ │ │ │ stmib r2, {r0, r2, r4, r5, r6, r7, ip}^ │ │ │ │ andcs r3, r0, sl, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bicscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + movwcc pc, #33352 @ 0x8248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpvc r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 104), lr │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - subsvc pc, r4, lr, asr #12 │ │ │ │ + addvs pc, r4, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ addsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x18152be │ │ │ │ + blx 0x2152be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebafc60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #992] @ 0x3e0 │ │ │ │ stclne 6, cr4, [r0], #-12 │ │ │ │ @ instruction: 0x4608d016 │ │ │ │ @ instruction: 0xf8d16819 │ │ │ │ ldclvs 0, cr12, [r9, #-80] @ 0xffffffb0 │ │ │ │ svccc 0x0000f41c │ │ │ │ andle r4, r9, r1, lsl r4 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pop {r1, r3, r8, r9, fp, ip} │ │ │ │ blvs 0xff6a8ad0 │ │ │ │ - blt 0xfec14dcc │ │ │ │ + blt 0x1714dcc │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1894dd4 │ │ │ │ - msrvc (UNDEF: 108), lr │ │ │ │ + blt 0x394dd4 │ │ │ │ + orrsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - addvc pc, r8, lr, asr #12 │ │ │ │ + adcsvs pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ vhsub.s16 d7, d25, d4 │ │ │ │ - svclt 0x0000fb2f │ │ │ │ - ldrshteq r8, [r3], -r0 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ + eorseq r8, r3, r0, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafcc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldmdavs sp, {r1, r2, r3, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [r6, #-808]! @ 0xfffffcd8 │ │ │ │ ldrtmi r4, [r0], -r4, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [r2, #-808]! @ 0xfffffcd8 │ │ │ │ vnmls.f32 s8, s26, s28 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ tstpcc r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ stmib sp, {r2, r3, r4, sl, lr}^ │ │ │ │ strtmi r4, [fp], #-0 │ │ │ │ - @ instruction: 0xf0cb6808 │ │ │ │ - andlt pc, r2, r1, asr #16 │ │ │ │ + @ instruction: 0xf0ca6808 │ │ │ │ + andlt pc, r2, sp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ addeq r7, fp, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74254,15 +74254,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orreq pc, r4, r0, lsl #2 │ │ │ │ ldrdeq pc, [r4], r0 │ │ │ │ - @ instruction: 0xf816f0cb │ │ │ │ + @ instruction: 0xffc2f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74275,15 +74275,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvc pc, r4, r0, lsl #10 │ │ │ │ ldrdeq pc, [r8, -r0] │ │ │ │ - @ instruction: 0xffecf0ca │ │ │ │ + @ instruction: 0xff98f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74296,15 +74296,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicvc pc, r6, r0, lsl #10 │ │ │ │ ldrdeq pc, [ip, r0] │ │ │ │ - @ instruction: 0xffc2f0ca │ │ │ │ + @ instruction: 0xff6ef0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74317,67 +74317,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff98f0ca │ │ │ │ + @ instruction: 0xff44f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafe7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [ip], {202} @ 0xca │ │ │ │ + stc2 0, cr15, [r8], {202} @ 0xca │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-293 @ 0xfffffedb │ │ │ │ addseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff64f0ca │ │ │ │ + @ instruction: 0xff10f0ca │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b72be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebafee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r8], #808 @ 0x328 │ │ │ │ + mrrc2 0, 12, pc, r4, cr10 @ │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r7, [sl], #-326 @ 0xfffffeba │ │ │ │ tstpeq r8, #208, 16 @ p-variant is OBSOLETE @ 0xd00000 │ │ │ │ - @ instruction: 0xff30f0ca │ │ │ │ + cdp2 0, 13, cr15, cr12, cr10, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74390,15 +74390,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc SPSR_sxc, r0, lsl #10 │ │ │ │ orrseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff06f0ca │ │ │ │ + cdp2 0, 11, cr15, cr2, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r2, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74411,15 +74411,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ orrvs pc, r4, r0, lsl #10 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - cdp2 0, 13, cr15, cr12, cr10, {6} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, lr, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74432,15 +74432,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x41a4f200 │ │ │ │ strteq pc, [r4], #2256 @ 0x8d0 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr10, {6} │ │ │ │ + cdp2 0, 5, cr15, cr14, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, sl, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74453,67 +74453,67 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61a5f500 │ │ │ │ streq pc, [r8, #-2256]! @ 0xfffff730 │ │ │ │ - cdp2 0, 8, cr15, cr8, cr10, {6} │ │ │ │ + cdp2 0, 3, cr15, cr4, cr10, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb009c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - blx 0xff3951e2 │ │ │ │ + blx 0x1e951e2 │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ vmul.i8 d1, d16, d3 │ │ │ │ strtmi r5, [sl], #-428 @ 0xfffffe54 │ │ │ │ streq pc, [ip, #2256]! @ 0x8d0 │ │ │ │ - cdp2 0, 5, cr15, cr4, cr10, {6} │ │ │ │ + cdp2 0, 0, cr15, cr0, cr10, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ umulleq r7, fp, lr, r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r2, r5, r3 @ │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ ldmdavs lr, {r2, r3, r9, sl, lr} │ │ │ │ - blx 0xfe69524a │ │ │ │ + blx 0x119524a │ │ │ │ vnmls.f32 s8, s26, s30 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r1, r0, lsl r4 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0], #-1044 @ 0xfffffbec │ │ │ │ @ instruction: 0xf5001993 │ │ │ │ strtmi r6, [sl], #-454 @ 0xfffffe3a │ │ │ │ @ instruction: 0x0630f8d0 │ │ │ │ - cdp2 0, 2, cr15, cr0, cr10, {6} │ │ │ │ + stc2l 0, cr15, [ip, #808] @ 0x328 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ addeq r7, fp, r6, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74526,15 +74526,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x61b4f200 │ │ │ │ ssateq pc, #21, r0, asr #17 @ │ │ │ │ - ldc2l 0, cr15, [r6, #808]! @ 0x328 │ │ │ │ + stc2 0, cr15, [r2, #808]! @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74547,15 +74547,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0738f8d0 │ │ │ │ - stc2l 0, cr15, [ip, #808] @ 0x328 │ │ │ │ + ldc2l 0, cr15, [r8, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74568,15 +74568,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0x71bcf200 │ │ │ │ sbfxeq pc, r0, #17, #29 │ │ │ │ - stc2 0, cr15, [r2, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [lr, #-808] @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74589,15 +74589,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r0, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 0, cr15, [r8, #-808]! @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [r4, #-808]! @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74610,15 +74610,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ biceq pc, r4, r0, lsl #12 │ │ │ │ stmiaeq r4, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 0, cr15, [lr, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [sl], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r2, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74631,15 +74631,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppne r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r8, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2 0, cr15, [r4, #-808]! @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [r0], {202} @ 0xca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74652,15 +74652,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicne pc, ip, r0, lsl #12 │ │ │ │ stmibeq ip, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 0, cr15, [sl], #808 @ 0x328 │ │ │ │ + stc2 0, cr15, [r6], #808 @ 0x328 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74673,15 +74673,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs CPSR_sc, r0, lsl #10 │ │ │ │ beq 0x1497528 │ │ │ │ - ldc2l 0, cr15, [r0], {202} @ 0xca │ │ │ │ + ldc2l 0, cr15, [ip], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r6, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74694,15 +74694,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscs pc, r4, r0, lsl #12 │ │ │ │ beq 0xff59757c │ │ │ │ - stc2 0, cr15, [r6], #808 @ 0x328 │ │ │ │ + mrrc2 0, 12, pc, r2, cr10 @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74715,15 +74715,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppcc r8, r0, lsl #12 @ p-variant is OBSOLETE │ │ │ │ bleq 0x16975d0 │ │ │ │ - ldc2l 0, cr15, [ip], #-808 @ 0xfffffcd8 │ │ │ │ + stc2 0, cr15, [r8], #-808 @ 0xfffffcd8 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74736,15 +74736,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ bicscc pc, ip, r0, lsl #12 │ │ │ │ bleq 0xff797624 │ │ │ │ - mrrc2 0, 12, pc, r2, cr10 @ │ │ │ │ + blx 0x15612 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, sl, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74757,15 +74757,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ cmppvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stcleq 8, cr15, [r0], #-832 @ 0xfffffcc0 │ │ │ │ - stc2 0, cr15, [r8], #-808 @ 0xfffffcd8 │ │ │ │ + blx 0xff595666 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r6, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74778,15 +74778,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnmi pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [r4], #832 @ 0x340 │ │ │ │ - blx 0x156ba │ │ │ │ + blx 0xfeb156ba │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74799,15 +74799,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrpl (UNDEF: 104), r0 │ │ │ │ stcleq 8, cr15, [r8, #-832]! @ 0xfffffcc0 │ │ │ │ - blx 0xff59570e │ │ │ │ + blx 0xfe09570e │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, lr, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74820,15 +74820,15 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ mvnpl pc, r0, lsl #12 │ │ │ │ stcleq 8, cr15, [ip, #832]! @ 0x340 │ │ │ │ - blx 0xfeb15762 │ │ │ │ + blx 0x1615762 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, sl, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74841,69 +74841,69 @@ │ │ │ │ stmdane r2!, {r0, r2, r5, r7, fp, ip} │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1059] @ 0xfffffbdd │ │ │ │ stmdane r3!, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvs SPSR_sxc, r0, lsl #10 │ │ │ │ mrceq 8, 3, APSR_nzcv, cr0, cr0, {6} │ │ │ │ - blx 0xfe0957b6 │ │ │ │ + blx 0xb957b6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], r6 @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb06ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q4 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r5, r5, r3 │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0ca681f │ │ │ │ - strmi pc, [r4], -r5, asr #17 │ │ │ │ + @ instruction: 0x4604f871 │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - bmi 0x4d77d4 │ │ │ │ + bmi 0x4d7684 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ andcc pc, r0, sl, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r2, #-1053] @ 0xfffffbe3 │ │ │ │ mvnsvs pc, r0, lsl #12 │ │ │ │ @ instruction: 0xf8d0443b │ │ │ │ @ instruction: 0xf0ca0ef4 │ │ │ │ - andlt pc, r5, r5, ror fp @ │ │ │ │ + andlt pc, r5, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addeq r6, fp, r8, lsl #21 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #268435456 @ 0x10000000 │ │ │ │ sbcseq r6, r2, r9, lsl r8 │ │ │ │ - svclt 0x007cf0cf │ │ │ │ + svclt 0x0028f0cf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb0734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ vhadd.s8 d27, d26, d3 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc7178 │ │ │ │ strls r0, [r0], #-3960 @ 0xfffff088 │ │ │ │ - blx 0xffa9588c │ │ │ │ + blx 0xfe59588c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74915,15 +74915,15 @@ │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc71fc │ │ │ │ strls r0, [r0], #-4092 @ 0xfffff004 │ │ │ │ - blx 0xff0958dc │ │ │ │ + blx 0x1b958dc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74935,15 +74935,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf1ac182a │ │ │ │ @ instruction: 0xf85c0178 │ │ │ │ strls r0, [r0], #-3192 @ 0xfffff388 │ │ │ │ - blx 0xfe69592c │ │ │ │ + blx 0x119592c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74955,15 +74955,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc010c │ │ │ │ strls r0, [r0], #-12 │ │ │ │ - blx 0x1c9597c │ │ │ │ + blx 0x79597c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74975,15 +74975,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf10c182a │ │ │ │ @ instruction: 0xf8dc0190 │ │ │ │ strls r0, [r0], #-144 @ 0xffffff70 │ │ │ │ - blx 0x12959cc │ │ │ │ + @ instruction: 0xf9f4f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -74995,15 +74995,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc718a │ │ │ │ strls r0, [r0], #-276 @ 0xfffffeec │ │ │ │ - blx 0x895a1c │ │ │ │ + @ instruction: 0xf9ccf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75015,15 +75015,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc71cc │ │ │ │ strls r0, [r0], #-408 @ 0xfffffe68 │ │ │ │ - @ instruction: 0xf9f8f0ca │ │ │ │ + @ instruction: 0xf9a4f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75035,15 +75035,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7107 │ │ │ │ strls r0, [r0], #-540 @ 0xfffffde4 │ │ │ │ - @ instruction: 0xf9d0f0ca │ │ │ │ + @ instruction: 0xf97cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75055,15 +75055,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7128 │ │ │ │ strls r0, [r0], #-672 @ 0xfffffd60 │ │ │ │ - @ instruction: 0xf9a8f0ca │ │ │ │ + @ instruction: 0xf954f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ umulleq r6, fp, r2, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75075,15 +75075,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc7149 │ │ │ │ strls r0, [r0], #-804 @ 0xfffffcdc │ │ │ │ - @ instruction: 0xf980f0ca │ │ │ │ + @ instruction: 0xf92cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75095,15 +75095,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc716a │ │ │ │ strls r0, [r0], #-936 @ 0xfffffc58 │ │ │ │ - @ instruction: 0xf958f0ca │ │ │ │ + @ instruction: 0xf904f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ strdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75115,15 +75115,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc412c │ │ │ │ strls r0, [r0], #-1068 @ 0xfffffbd4 │ │ │ │ - @ instruction: 0xf930f0ca │ │ │ │ + @ instruction: 0xf8dcf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75135,15 +75135,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc6196 │ │ │ │ strls r0, [r0], #-1200 @ 0xfffffb50 │ │ │ │ - @ instruction: 0xf908f0ca │ │ │ │ + @ instruction: 0xf8b4f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75155,15 +75155,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc5134 │ │ │ │ strls r0, [r0], #-1332 @ 0xfffffacc │ │ │ │ - @ instruction: 0xf8e0f0ca │ │ │ │ + @ instruction: 0xf88cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75175,15 +75175,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61b7 │ │ │ │ strls r0, [r0], #-1464 @ 0xfffffa48 │ │ │ │ - @ instruction: 0xf8b8f0ca │ │ │ │ + @ instruction: 0xf864f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x008b65b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75195,15 +75195,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc613c │ │ │ │ strls r0, [r0], #-1596 @ 0xfffff9c4 │ │ │ │ - @ instruction: 0xf890f0ca │ │ │ │ + @ instruction: 0xf83cf0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75215,15 +75215,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61d8 │ │ │ │ strls r0, [r0], #-1728 @ 0xfffff940 │ │ │ │ - @ instruction: 0xf868f0ca │ │ │ │ + @ instruction: 0xf814f0ca │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75235,15 +75235,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ vadd.i8 d1, d12, d26 │ │ │ │ @ instruction: 0xf8dc7144 │ │ │ │ strls r0, [r0], #-1860 @ 0xfffff8bc │ │ │ │ - @ instruction: 0xf840f0ca │ │ │ │ + @ instruction: 0xffecf0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75255,15 +75255,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc61f9 │ │ │ │ strls r0, [r0], #-1992 @ 0xfffff838 │ │ │ │ - @ instruction: 0xf818f0ca │ │ │ │ + @ instruction: 0xffc4f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75275,15 +75275,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc014c │ │ │ │ strls r0, [r0], #-2124 @ 0xfffff7b4 │ │ │ │ - @ instruction: 0xfff0f0c9 │ │ │ │ + @ instruction: 0xff9cf0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75295,15 +75295,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf50c182a │ │ │ │ @ instruction: 0xf8dc610d │ │ │ │ strls r0, [r0], #-2256 @ 0xfffff730 │ │ │ │ - @ instruction: 0xffc8f0c9 │ │ │ │ + @ instruction: 0xff74f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdeq r6, [fp], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75315,15 +75315,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc1154 │ │ │ │ strls r0, [r0], #-2388 @ 0xfffff6ac │ │ │ │ - @ instruction: 0xffa0f0c9 │ │ │ │ + @ instruction: 0xff4cf0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75335,15 +75335,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc11d8 │ │ │ │ strls r0, [r0], #-2520 @ 0xfffff628 │ │ │ │ - @ instruction: 0xff78f0c9 │ │ │ │ + @ instruction: 0xff24f0c9 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75355,15 +75355,15 @@ │ │ │ │ @ instruction: 0xf2c03cf8 │ │ │ │ ldrbtmi r0, [ip], #-3217 @ 0xfffff36f │ │ │ │ pushpl {r2, r5, fp, sp, lr} │ │ │ │ stmdane fp!, {r2, r3, r5, r7, fp, ip}^ │ │ │ │ @ instruction: 0xf60c182a │ │ │ │ @ instruction: 0xf8dc215c │ │ │ │ strls r0, [r0], #-2652 @ 0xfffff5a4 │ │ │ │ - @ instruction: 0xff50f0c9 │ │ │ │ + cdp2 0, 15, cr15, cr12, cr9, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ addeq r6, fp, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75381,47 +75381,47 @@ │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmpl r3, {r0, r3, fp, sp, lr}^ │ │ │ │ stmdblt ip, {r0, r1, r3, sl, lr}^ │ │ │ │ msrcc (UNDEF: 100), r0 │ │ │ │ @ instruction: 0xf8d04622 │ │ │ │ andlt r0, r3, r4, ror #22 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - svclt 0x0004f0c9 │ │ │ │ + cdplt 0, 11, cr15, cr0, cr9, {6} │ │ │ │ msrvs CPSR_fsx, r0, lsl #10 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ andlt r0, r3, r0, ror #21 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - cdplt 0, 15, cr15, cr10, cr9, {6} │ │ │ │ + cdplt 0, 10, cr15, cr6, cr9, {6} │ │ │ │ ldrsbteq pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf0c9460d │ │ │ │ - blmi 0x818f88 │ │ │ │ + blmi 0x818e38 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrmi r2, [r8], #-661 @ 0xfffffd6b │ │ │ │ ldrmi r6, [r3], #-2066 @ 0xfffff7ee │ │ │ │ vmla.i8 d27, d27, d28 │ │ │ │ vshl.s64 , q12, #0 │ │ │ │ mulls r0, r1, r5 │ │ │ │ @ instruction: 0xf6054622 │ │ │ │ @ instruction: 0xf8d5416c │ │ │ │ @ instruction: 0xf0c90c6c │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + mullt r3, pc, lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d11, d16 │ │ │ │ @ instruction: 0xf2c034f8 │ │ │ │ mulls r0, r1, r4 │ │ │ │ @ instruction: 0xf604462a │ │ │ │ @ instruction: 0xf8d431e8 │ │ │ │ @ instruction: 0xf0c90be8 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + andlt pc, r3, r9, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r6, fp, r8, lsl #5 │ │ │ │ addeq r6, fp, ip, lsr r2 │ │ │ │ @@ -75431,249 +75431,249 @@ │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmppvs pc, ip, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r0], #880 @ 0x370 │ │ │ │ - cdplt 0, 10, cr15, cr0, cr9, {6} │ │ │ │ + cdplt 0, 4, cr15, cr12, cr9, {6} │ │ │ │ @ instruction: 0x008b61b4 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ cmnppl r4, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ ldcleq 8, cr15, [r4, #-880]! @ 0xfffffc90 │ │ │ │ - cdplt 0, 8, cr15, cr8, cr9, {6} │ │ │ │ + cdplt 0, 3, cr15, cr4, cr9, {6} │ │ │ │ addeq r6, fp, r4, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb1000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0c80ff8 │ │ │ │ - bmi 0x519bb0 │ │ │ │ + bmi 0x519a60 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnscc pc, fp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6014604 │ │ │ │ @ instruction: 0xf85c51f8 │ │ │ │ ldcvs 0, cr2, [fp], {2} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0c96808 │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fe11 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ rsceq pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cf6819 │ │ │ │ - svclt 0x0000b8b3 │ │ │ │ + svclt 0x0000b85f │ │ │ │ addeq r6, fp, r4, asr #2 │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf0cd461a │ │ │ │ - svclt 0x0000b901 │ │ │ │ + svclt 0x0000b8ad │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb106c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0x46070495 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf0cd6c60 │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0cd1011 │ │ │ │ - ldrtmi pc, [r3], -sp, asr #16 @ │ │ │ │ + ldmib r4, {r0, r1, r3, r4, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0cc1011 │ │ │ │ + shsub8mi pc, r3, r9 @ │ │ │ │ strtmi r6, [sl], -r1, ror #25 │ │ │ │ @ instruction: 0xf0cd200b │ │ │ │ - stclvs 12, cr15, [r1], #-836 @ 0xfffffcbc │ │ │ │ + stclvs 12, cr15, [r1], #-500 @ 0xfffffe0c │ │ │ │ stcvs 6, cr4, [r0, #-168]! @ 0xffffff58 │ │ │ │ - blx 0xfe3961d8 │ │ │ │ - @ instruction: 0xff1af0c8 │ │ │ │ + blx 0xe961d8 │ │ │ │ + cdp2 0, 12, cr15, cr6, cr8, {6} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0cd4605 │ │ │ │ - vstmdbvs r1!, {s30-s162} │ │ │ │ + vstmdbvs r1!, {s30-s78} │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf97ef0cd │ │ │ │ + @ instruction: 0xf92af0cd │ │ │ │ ldrtmi r6, [r8], -r1, ror #24 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - ldmdalt r0!, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00dcf0cc │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ bfi r4, sl, (invalid: 12:9) │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb10d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf862f0cd │ │ │ │ + @ instruction: 0xf80ef0cd │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ @ instruction: 0xf0cd6cda │ │ │ │ - svclt 0x0000b857 │ │ │ │ + svclt 0x0000b803 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46074615 │ │ │ │ - cdp2 0, 14, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 9, cr15, cr0, cr8, {6} │ │ │ │ strmi r4, [r6], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0cd4621 │ │ │ │ - ldrtmi pc, [r1], -pc, asr #20 @ │ │ │ │ + @ instruction: 0x4631f9fb │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - strtmi pc, [r1], -fp, ror #18 │ │ │ │ + @ instruction: 0x4621f917 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - strtmi pc, [r9], -r5, ror #18 │ │ │ │ + @ instruction: 0x4629f911 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cd4200 │ │ │ │ - @ instruction: 0x462af95f │ │ │ │ + strtmi pc, [sl], -fp, lsl #18 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf82ef0cd │ │ │ │ + @ instruction: 0xffdaf0cc │ │ │ │ @ instruction: 0x46214632 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cd40f8 │ │ │ │ - svclt 0x0000ba31 │ │ │ │ + svclt 0x0000b9dd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r0, r7, lsl #12 │ │ │ │ strpl pc, [r0], #580 @ 0x244 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - cdp2 0, 10, cr15, cr14, cr8, {6} │ │ │ │ + cdp2 0, 5, cr15, cr10, cr8, {6} │ │ │ │ strmi r2, [r5], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffeaf0cc │ │ │ │ + @ instruction: 0xff96f0cc │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ stclvs 12, cr6, [r0], #-900 @ 0xfffffc7c │ │ │ │ - mrrc2 0, 12, pc, r2, cr14 @ │ │ │ │ + blx 0x162d2 │ │ │ │ @ instruction: 0x1011e9d4 │ │ │ │ - @ instruction: 0xffc4f0cc │ │ │ │ + @ instruction: 0xff70f0cc │ │ │ │ ldrtmi r6, [r2], -r1, ror #24 │ │ │ │ @ instruction: 0xf0cd6d20 │ │ │ │ - ldrtmi pc, [sl], -r9, lsl #20 @ │ │ │ │ + @ instruction: 0x463af9b5 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - blx 0x1962e8 │ │ │ │ + @ instruction: 0xf9b0f0cd │ │ │ │ strtmi r6, [sl], -r1, lsr #26 │ │ │ │ @ instruction: 0xf0cd4608 │ │ │ │ - stclvs 15, cr15, [r1], #-404 @ 0xfffffe6c │ │ │ │ + stclvs 15, cr15, [r1], #-68 @ 0xffffffbc │ │ │ │ andlt r4, r2, r0, asr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x00aef0cc │ │ │ │ + svclt 0x005af0cc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [lr], -r2, lsl #1 │ │ │ │ pkhbtmi r4, r1, r7, lsl #12 │ │ │ │ - cdp2 0, 7, cr15, cr10, cr8, {6} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr8, {6} │ │ │ │ strmi r2, [r5], -r0, lsl #4 │ │ │ │ eorcs r4, r7, r1, lsl r6 │ │ │ │ - ldc2l 0, cr15, [r2], #804 @ 0x324 │ │ │ │ + ldc2 0, cr15, [lr], {201} @ 0xc9 │ │ │ │ smlabbcs r0, r8, r3, fp │ │ │ │ vmax.s8 d20, d4, d24 │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0xf0cc0495 │ │ │ │ - strls pc, [r1, #-4011] @ 0xfffff055 │ │ │ │ + strls pc, [r1, #-3927] @ 0xfffff0a9 │ │ │ │ ldrtmi r4, [r2], -fp, lsr #12 │ │ │ │ smlattls r0, r1, ip, r6 │ │ │ │ @ instruction: 0xf0ce6c60 │ │ │ │ - stmib sp, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stclvs 5, cr7, [r2], #-0 │ │ │ │ ldrmi r6, [r0], -r3, ror #25 │ │ │ │ @ instruction: 0xf0ce4619 │ │ │ │ - ldmib r4, {r0, r1, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0cc1011 │ │ │ │ - stclvs 15, cr15, [r1], #-500 @ 0xfffffe0c │ │ │ │ + stclvs 15, cr15, [r1], #-164 @ 0xffffff5c │ │ │ │ stcvs 6, cr4, [r0, #-200]! @ 0xffffff38 │ │ │ │ - @ instruction: 0xf9c2f0cd │ │ │ │ + @ instruction: 0xf96ef0cd │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0x6d21f9bd │ │ │ │ + @ instruction: 0x6d21f969 │ │ │ │ strmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff1ef0cd │ │ │ │ + cdp2 0, 12, cr15, cr10, cr13, {6} │ │ │ │ strbmi r6, [r8], -r1, ror #24 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc47f0 │ │ │ │ - @ instruction: 0xf0c8bf67 │ │ │ │ - @ instruction: 0x4680fe73 │ │ │ │ + @ instruction: 0xf0c8bf13 │ │ │ │ + pkhbtmi pc, r0, pc, lsl #28 @ │ │ │ │ strpl pc, [r0], #580 @ 0x244 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - cdp2 0, 6, cr15, cr12, cr8, {6} │ │ │ │ + cdp2 0, 1, cr15, cr8, cr8, {6} │ │ │ │ @ instruction: 0x46824631 │ │ │ │ @ instruction: 0xf0d24640 │ │ │ │ - @ instruction: 0x4639f931 │ │ │ │ + @ instruction: 0x4639f8dd │ │ │ │ @ instruction: 0xf0d24650 │ │ │ │ - ldrbmi pc, [r2], -sp, lsr #18 @ │ │ │ │ + @ instruction: 0x4652f8d9 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xfe9163c4 │ │ │ │ + blx 0x14163c4 │ │ │ │ ldrbmi r6, [r0], -r1, ror #25 │ │ │ │ - @ instruction: 0xf924f0d2 │ │ │ │ + @ instruction: 0xf8d0f0d2 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf0cf4640 │ │ │ │ - vstmiavs r1!, {s31-s183} │ │ │ │ + vstmiavs r1!, {s31-s99} │ │ │ │ strbmi r6, [r2], -r0, ror #24 │ │ │ │ - @ instruction: 0xf9c0f0d2 │ │ │ │ + @ instruction: 0xf96cf0d2 │ │ │ │ svclt 0x0000e7bf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ bl 0xfebb12b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xffd4f0cc │ │ │ │ + @ instruction: 0xff80f0cc │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cc6cda │ │ │ │ - strtmi pc, [r1], -sp, ror #30 │ │ │ │ + qadd16mi pc, r1, r9 @ │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - stmdalt r0!, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + svclt 0x00ccf0cc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb12e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r4, #800]! @ 0x320 │ │ │ │ + stc2 0, cr15, [r0, #800]! @ 0x320 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - @ instruction: 0xf9d0f0cd │ │ │ │ + @ instruction: 0xf97cf0cd │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7614070 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ bl 0xfebb1310 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c84604 │ │ │ │ - @ instruction: 0x4605fddf │ │ │ │ - ldc2l 0, cr15, [ip, #800] @ 0x320 │ │ │ │ + strmi pc, [r5], -fp, lsl #27 │ │ │ │ + stc2 0, cr15, [r8, #800] @ 0x320 │ │ │ │ strmi r4, [r7], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - ldrtmi pc, [r1], -pc, lsr #25 @ │ │ │ │ + @ instruction: 0x4631fc5b │ │ │ │ @ instruction: 0xf0ce4638 │ │ │ │ - ldrtmi pc, [sl], -fp, lsr #25 @ │ │ │ │ + @ instruction: 0x463afc57 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2l 0, cr15, [ip], {205} @ 0xcd │ │ │ │ + stc2 0, cr15, [r8], {205} @ 0xcd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0cd2210 │ │ │ │ - @ instruction: 0x4631fa9d │ │ │ │ + ldrtmi pc, [r1], -r9, asr #20 @ │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - blx 0xfe696488 │ │ │ │ + blx 0x1196488 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cd4622 │ │ │ │ - strtmi pc, [r9], -sp, asr #25 │ │ │ │ + @ instruction: 0x4629fc79 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0cc40f8 │ │ │ │ - svclt 0x0000bedf │ │ │ │ + svclt 0x0000be8b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [r4], -r3, lsl #16 │ │ │ │ ldmdbvs lr, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ stmdavs r3, {r0, r2, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @@ -75756,18 +75756,18 @@ │ │ │ │ stmdbvs r2!, {r0, r1, r8, r9, ip, lr}^ │ │ │ │ tstpl r3, #454656 @ 0x6f000 │ │ │ │ ldmeq fp, {r0, r1, r3, r4, r6, r9, lr} │ │ │ │ svclt 0x00a84293 │ │ │ │ cmnvs r3, r3, lsl r6 │ │ │ │ strpl pc, [r0], #580 @ 0x244 │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldc2 0, cr15, [r6, #-800]! @ 0xfffffce0 │ │ │ │ + stc2l 0, cr15, [r2], #800 @ 0x320 │ │ │ │ @ instruction: 0xf0c86560 │ │ │ │ - strvs pc, [r0, #3379]! @ 0xd33 │ │ │ │ - ldc2 0, cr15, [r0, #-800]! @ 0xfffffce0 │ │ │ │ + strvs pc, [r0, #3295]! @ 0xcdf │ │ │ │ + ldc2l 0, cr15, [ip], {200} @ 0xc8 │ │ │ │ andcs r6, r0, r0, lsr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50181f0 │ │ │ │ @ instruction: 0xf858584f │ │ │ │ @@ -75796,37 +75796,37 @@ │ │ │ │ svceq 0x002be789 │ │ │ │ ldr r6, [ip, -r3, lsr #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ bl 0xfebb1568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ blmi 0xda830 │ │ │ │ strdls r2, [r0], -ip │ │ │ │ - ldc2l 1, cr15, [r8, #-896]! @ 0xfffffc80 │ │ │ │ - eorseq r8, r3, r4, lsl #8 │ │ │ │ + stc2 1, cr15, [r4, #-896]! @ 0xfffffc80 │ │ │ │ + eorseq r8, r3, r4, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb1590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ @ instruction: 0xf0c9681d │ │ │ │ - bmi 0x4588fc │ │ │ │ + bmi 0x4587ac │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldclcc 2, cr15, [r8], #300 @ 0x12c │ │ │ │ ldceq 2, cr15, [r1], {192} @ 0xc0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #9109504 @ 0x8b0000 │ │ │ │ cmnpvs ip, ip, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8dc181c │ │ │ │ strtmi r0, [fp], #-3708 @ 0xfffff184 │ │ │ │ @ instruction: 0xf0c99400 │ │ │ │ - @ instruction: 0xb003fbb3 │ │ │ │ + andlt pc, r3, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ addeq r5, fp, r8, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ @@ -75838,150 +75838,150 @@ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ andeq r1, lr, #37888 @ 0x9400 │ │ │ │ suble r2, r1, r0, lsl #24 │ │ │ │ cmnle r1, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - svclt 0x008ef0cd │ │ │ │ + svclt 0x003af0cd │ │ │ │ blcs 0x87274 │ │ │ │ stccs 1, cr13, [r0], #-480 @ 0xfffffe20 │ │ │ │ @ instruction: 0x4622d030 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd40f0 │ │ │ │ - ldmiblt ip, {r0, r2, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + ldmiblt ip, {r0, r4, r6, r7, fp, ip, sp, pc}^ │ │ │ │ cmnle r6, r0, lsl #22 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - smlalbblt fp, ip, r7, sp │ │ │ │ + cmplt ip, r3, lsr sp │ │ │ │ cmple sl, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - ldmdalt r4, {r0, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r0, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ cmnle r4, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmialt r0!, {r0, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + stmdalt ip, {r0, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ teqle sl, r0, lsl #22 │ │ │ │ bfc r2, #8, #5 │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf0c89301 │ │ │ │ - andscs pc, pc, #7936 @ 0x1f00 │ │ │ │ + andscs pc, pc, #207872 @ 0x32c00 │ │ │ │ ldclvs 6, cr4, [r1], #28 │ │ │ │ - @ instruction: 0xf832f0cd │ │ │ │ + @ instruction: 0xffdef0cc │ │ │ │ stmdblt r3!, {r0, r8, r9, fp, ip, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cd2201 │ │ │ │ - ldrtmi pc, [sl], -r9, lsl #17 @ │ │ │ │ + @ instruction: 0x463af835 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc40f0 │ │ │ │ - ldclvs 15, cr11, [r0], #20 │ │ │ │ + ldclvs 14, cr11, [r0], #708 @ 0x2c4 │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0cd4629 │ │ │ │ - strb pc, [fp, r5, ror #31]! @ │ │ │ │ + @ instruction: 0xe7ebff91 │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - @ instruction: 0xffdaf0cd │ │ │ │ + @ instruction: 0xff86f0cd │ │ │ │ vaba.s8 d30, d20, d2 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - @ instruction: 0xffcef0cd │ │ │ │ + @ instruction: 0xff7af0cd │ │ │ │ vabd.s8 d30, d20, d24 │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ movwcs r0, #4245 @ 0x1095 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0cd6cc0 │ │ │ │ - ldr pc, [r9, r3, asr #31]! │ │ │ │ + ldr pc, [r9, pc, ror #30]! │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ cdpne 3, 6, cr2, cr2, cr1, {0} │ │ │ │ strtmi r6, [r9], -r8, asr #25 │ │ │ │ - @ instruction: 0xffb8f0cd │ │ │ │ + @ instruction: 0xff64f0cd │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46010395 │ │ │ │ ldclvs 2, cr2, [r8], {31} │ │ │ │ - @ instruction: 0xf844f0cd │ │ │ │ + @ instruction: 0xfff0f0cc │ │ │ │ vaba.s8 q15, q2, q15 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ movwcs r0, #4501 @ 0x1195 │ │ │ │ stclvs 14, cr1, [r8], {98} @ 0x62 │ │ │ │ @ instruction: 0xf0cd4629 │ │ │ │ - str pc, [pc, r3, lsr #31] │ │ │ │ + str pc, [pc, pc, asr #30] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ cmnlt fp, #22020096 @ 0x1500000 │ │ │ │ stmdale r4!, {r0, r1, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrlt r6, [r1], #3143 @ 0xc47 │ │ │ │ - blx 0xfec168a2 │ │ │ │ + blx 0x17168a2 │ │ │ │ @ instruction: 0xf0c84680 │ │ │ │ - strmi pc, [r6], -fp, lsr #23 │ │ │ │ + @ instruction: 0x4606fb57 │ │ │ │ @ instruction: 0xf0c92000 │ │ │ │ - andscs pc, pc, #6356992 @ 0x610000 │ │ │ │ + andscs pc, pc, #851968 @ 0xd0000 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc4630 │ │ │ │ - @ instruction: 0x4632fe33 │ │ │ │ + @ instruction: 0x4632fddf │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff90f0cc │ │ │ │ + @ instruction: 0xff3cf0cc │ │ │ │ rsccs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cc4630 │ │ │ │ - andcs pc, r9, r9, lsr #28 │ │ │ │ + ldrdcs pc, [r9], -r5 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ce7800 │ │ │ │ - andlt pc, r2, fp, ror #17 │ │ │ │ + mullt r2, r7, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmle r4!, {r0, r1, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f021 │ │ │ │ andeq sl, r5, r9, ror r5 │ │ │ │ andeq sl, r5, r3, lsr #14 │ │ │ │ andeq sl, r5, sp, asr #14 │ │ │ │ andeq sl, r5, r9, ror #11 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0cc221f │ │ │ │ - strtmi pc, [sl], -r5, lsl #28 │ │ │ │ + @ instruction: 0x462afdb1 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cd41f0 │ │ │ │ - bmi 0x1809fe4 │ │ │ │ + bmi 0x1809e94 │ │ │ │ svcne 0x0070ee1d │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ vshl.s8 d20, d3, d11 │ │ │ │ vshr.s64 , q12, #64 │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ @ instruction: 0xf5002500 │ │ │ │ @ instruction: 0xf8d06170 │ │ │ │ @ instruction: 0xf0c90f00 │ │ │ │ - andlt pc, r2, r9, lsr #21 │ │ │ │ + andlt pc, r2, r5, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f32 s8, s26, s24 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -75991,15 +75991,15 @@ │ │ │ │ ldmdbne sl, {r0, r1, r3, r7, fp, ip, lr} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ rscscc pc, r8, fp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r4, r0, lsl #12 │ │ │ │ svceq 0x0084f8d0 │ │ │ │ - blx 0xfe1969a8 │ │ │ │ + blx 0xc969a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ bmi 0xf3ae5c │ │ │ │ svcne 0x0070ee1d │ │ │ │ @@ -76009,15 +76009,15 @@ │ │ │ │ stmpl fp, {r3, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r1, [sp], #-2330 @ 0xfffff6e6 │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ stmib sp, {r4, r5, r6, r7, r8, sl, fp}^ │ │ │ │ @ instruction: 0xf0c92500 │ │ │ │ - andlt pc, r2, r1, ror #20 │ │ │ │ + andlt pc, r2, sp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmls.f32 s8, s26, s21 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ @@ -76026,74 +76026,74 @@ │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdbne sl, {r0, r4, r7, r8} │ │ │ │ strmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ stcleq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1016a34 │ │ │ │ + @ instruction: 0xf9eaf0c9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0c881f0 │ │ │ │ - pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ - blx 0xff616a50 │ │ │ │ + strmi pc, [r0], r5, lsl #21 │ │ │ │ + blx 0xfe116a50 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - @ instruction: 0xff8cf0c8 │ │ │ │ + @ instruction: 0xff38f0c8 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0x4630221f │ │ │ │ - ldc2l 0, cr15, [lr, #-816] @ 0xfffffcd0 │ │ │ │ + stc2 0, cr15, [sl, #-816] @ 0xfffffcd0 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4640 │ │ │ │ - @ instruction: 0xe729ff19 │ │ │ │ - blx 0xff196a74 │ │ │ │ + str pc, [r9, -r5, asr #29]! │ │ │ │ + blx 0x1c96a74 │ │ │ │ rscscs r4, pc, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0cc4605 │ │ │ │ - andscs pc, pc, r1, asr sp @ │ │ │ │ - @ instruction: 0xff76f0c8 │ │ │ │ + @ instruction: 0x201ffcfd │ │ │ │ + @ instruction: 0xff22f0c8 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0x462afa75 │ │ │ │ + strtmi pc, [sl], -r1, lsr #20 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0cc41f0 │ │ │ │ - svclt 0x0000bf5f │ │ │ │ + svclt 0x0000bf0b │ │ │ │ addeq r5, fp, r8, asr #18 │ │ │ │ strdeq r5, [fp], lr │ │ │ │ @ instruction: 0x008b58b4 │ │ │ │ addeq r5, fp, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ svcvs 0x0043b90b │ │ │ │ andcs fp, r0, fp, ror #2 │ │ │ │ - @ instruction: 0xff52f0c8 │ │ │ │ + cdp2 0, 15, cr15, cr14, cr8, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0ce4008 │ │ │ │ - strdcs fp, [r0], -fp @ │ │ │ │ + andcs fp, r0, r7, lsr #23 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ bl 0xfebb19d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs r3, {r2, r9, sl, lr} │ │ │ │ svcvs 0x0085695b │ │ │ │ svclt 0x0048039b │ │ │ │ streq pc, [fp], -r6, asr #7 │ │ │ │ @ instruction: 0x012db1b5 │ │ │ │ addcs r2, r1, r6, lsl #2 │ │ │ │ - ldc2l 0, cr15, [sl, #808]! @ 0x328 │ │ │ │ + stc2 0, cr15, [r6, #808]! @ 0x328 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r2, r8, r9, sp, lr}^ │ │ │ │ stmib r0, {r3, r8, r9, ip, lr}^ │ │ │ │ @ instruction: 0xf884330a │ │ │ │ strdcs r3, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -76105,15 +76105,15 @@ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ beq 0x111e81c │ │ │ │ subsne lr, r0, r3, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ eorscs sp, pc, r3 │ │ │ │ - blx 0xc16b7e │ │ │ │ + blx 0xff716b7c │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ bl 0xfebb1a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ @@ -76123,15 +76123,15 @@ │ │ │ │ subsne lr, r3, r0, asr #20 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ vhadd.s8 d29, d4, d11 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf04f0195 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ stclvs 3, cr3, [r8, #1020] @ 0x3fc │ │ │ │ - mcrr2 0, 12, pc, r2, cr14 @ │ │ │ │ + blx 0xffc16bce │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrbeq fp, [fp], r8, lsl #26 │ │ │ │ @ instruction: 0xe7ead5f7 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @@ -76150,104 +76150,104 @@ │ │ │ │ ldrbtmi r2, [r8], #-917 @ 0xfffffc6b │ │ │ │ vadd.i8 d22, d12, d0 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8} │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8514403 │ │ │ │ @ instruction: 0xf0c90f18 │ │ │ │ - svclt 0x0000b903 │ │ │ │ + svclt 0x0000b8af │ │ │ │ addeq r5, fp, sl, ror r6 │ │ │ │ ldrlt r0, [r0], #-2699 @ 0xfffff575 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x5a914 │ │ │ │ - andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - tstvs r3, r3, lsl #4 │ │ │ │ - movwne pc, #5057 @ 0x13c1 @ │ │ │ │ - strcs lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - blmi 0x198aa8 │ │ │ │ - andvs r6, r1, r3, asr #2 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + sbcvs r1, r2, r1, lsl #8 │ │ │ │ + andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + vmla.f q11, , d0[1] │ │ │ │ + @ instruction: 0xf85d4103 │ │ │ │ + andvs r4, r2, r4, lsl #22 │ │ │ │ + smlabbvs r3, r1, r0, r6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vsubw.u8 q9, , d1 │ │ │ │ vmlal.u q10, d1, d2[0] │ │ │ │ vqdmulh.s q9, , d2[0] │ │ │ │ addsmi r3, sl, r3, lsl #2 │ │ │ │ bl 0x132b60 │ │ │ │ stmib r0, {r2, r3, r6, r8, r9}^ │ │ │ │ andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vmlsl.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031c81 │ │ │ │ - andcs r0, r1, #28, 6 @ 0x70000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - smlalbtcs pc, r2, r1, r3 @ │ │ │ │ - blx 0x372b98 │ │ │ │ - andvs pc, r3, r2, lsl #6 │ │ │ │ - subeq lr, r1, #2048 @ 0x800 │ │ │ │ - andcs r6, r0, r2, asr #32 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + andcs r2, r1, #134217729 @ 0x8000001 │ │ │ │ + strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + bl 0xeabd0 │ │ │ │ + beq 0xfe31b290 │ │ │ │ + orrne pc, r1, r1, asr #7 │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + andmi lr, r0, #192, 18 @ 0x300000 │ │ │ │ + @ instruction: 0xf85d430b │ │ │ │ + addvs r4, r3, r4, lsl #22 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ blx 0x181cdd4 │ │ │ │ bleq 0xff319bb0 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ stmdbeq fp, {r1, r3, r4, r6, lr} │ │ │ │ cmnpmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ smlabtcs r3, r1, r3, pc @ │ │ │ │ stmib r0, {r0, r1, r4, r6, lr}^ │ │ │ │ andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt fp, [r0], #-715 @ 0xfffffd35 │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - smullvs r0, r4, fp, r0 │ │ │ │ - vaddw.u8 q11, , d2 │ │ │ │ - @ instruction: 0xf85d2203 │ │ │ │ + andcs pc, r3, #67108867 @ 0x4000003 │ │ │ │ + strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ + umullvs r0, r4, fp, r0 │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ + @ instruction: 0xf85d4203 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - smlalbtvs r5, r2, r0, r1 │ │ │ │ - orrvs r6, r3, r1, lsl #1 │ │ │ │ + orrvs r3, r3, r3, lsl #2 │ │ │ │ + smlabtcs r3, r0, r9, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andcs fp, r1, #16, 8 @ 0x10000000 │ │ │ │ - streq pc, [pc], #-1 @ 0x5aa10 │ │ │ │ - mrsvs r2, SPSR_abt │ │ │ │ + strne pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + orrvs r2, r4, r0, lsl #6 │ │ │ │ vaddl.u8 q11, d17, d2 │ │ │ │ bicvs r4, r3, r3, lsl #8 │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - stmib r0, {r0, r1, sl, ip, sp}^ │ │ │ │ + @ instruction: 0xf00160c4 │ │ │ │ + stmib r0, {r0, r1, r2, r3, sl}^ │ │ │ │ vsubw.u8 q9, , d0 │ │ │ │ - tstvs r4, r1, lsl #2 │ │ │ │ - @ instruction: 0xf85d6181 │ │ │ │ + stmib r0, {r0, r1, r8, ip, sp}^ │ │ │ │ + @ instruction: 0xf85d1404 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vsubl.u8 , d1, d3 │ │ │ │ - movwcs r4, #5123 @ 0x1403 │ │ │ │ - andmi lr, r3, #192, 18 @ 0x300000 │ │ │ │ - vmla.i q11, , d3[0] │ │ │ │ - vraddhn.i16 d18, , q0 │ │ │ │ - andvs r2, r4, r0, asr #4 │ │ │ │ - @ instruction: 0xf85db2c9 │ │ │ │ - addvs r4, r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1, asr #2 │ │ │ │ + sbclt fp, sl, #16, 8 @ 0x10000000 │ │ │ │ + strbcs pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ + addvs r2, r4, r1, lsl #6 │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ + vraddhn.i16 d20, , │ │ │ │ + sbcvs r2, r4, r0, lsl #5 │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + blmi 0x198bd0 │ │ │ │ + tstvs r1, r2 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpmi r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ cmpne r1, #12288 @ 0x3000 │ │ │ │ stceq 3, cr15, [sl], {193} @ 0xc1 │ │ │ │ b 0x111b4a8 │ │ │ │ @@ -76262,537 +76262,522 @@ │ │ │ │ andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ beq 0xfe347b74 │ │ │ │ stcne 3, cr15, [r1], {193} @ 0xc1 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc], #-1 @ 0x5aac0 │ │ │ │ - strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - subvs r6, r5, r2 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - ldclt 1, cr1, [r0], #-4 │ │ │ │ - stmib r0, {r1, r7, sp, lr}^ │ │ │ │ - andcs r3, r0, r4, lsl #2 │ │ │ │ + streq pc, [pc, #-1] @ 0x5aabf │ │ │ │ + strne pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + vsubl.u8 q9, d1, d1 │ │ │ │ + b 0x112aed8 │ │ │ │ + sbcvs r0, r5, ip, lsl #6 │ │ │ │ + andvs r6, r2, r4, asr #2 │ │ │ │ + ldclt 2, cr2, [r0], #-0 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + andcs r6, r0, r3, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001b410 │ │ │ │ - vsubw.u8 q8, , d15 │ │ │ │ - vraddhn.i16 d21, , q0 │ │ │ │ - andvs r4, r4, r3, lsl #4 │ │ │ │ - vaddl.u8 q11, d17, d3 │ │ │ │ - @ instruction: 0xf85d2303 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vsubl.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0xf0012403 │ │ │ │ + sbcvs r0, r4, pc, lsl #6 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf85d3203 │ │ │ │ @ instruction: 0xf3c14b04 │ │ │ │ - subvs r3, r2, r3, lsl #2 │ │ │ │ - smlabtcc r3, r0, r9, lr │ │ │ │ + mrsvs r5, (UNDEF: 18) │ │ │ │ + addvs r6, r3, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - strbpl pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - bicvs r2, r3, r1, lsl #4 │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ - stmib r0, {r6, r7, r9, ip, lr}^ │ │ │ │ - vsubl.u8 q10, d1, d1 │ │ │ │ - @ instruction: 0xf0014403 │ │ │ │ - sbcvs r0, r4, pc, lsl #4 │ │ │ │ + @ instruction: 0xf001b410 │ │ │ │ + vsubl.u8 q8, d1, d15 │ │ │ │ + movwcs r4, #1027 @ 0x403 │ │ │ │ + stmib r0, {r1, r6, r8, sp, lr}^ │ │ │ │ + vsubw.u8 , , d6 │ │ │ │ + movwcs r5, #4800 @ 0x12c0 │ │ │ │ + andvs r6, r3, r4, asr #1 │ │ │ │ + movtpl pc, #961 @ 0x3c1 @ │ │ │ │ + blmi 0x198cb4 │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ - blmi 0x198cb8 │ │ │ │ - movwcs lr, #22976 @ 0x59c0 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r1, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ movwcs fp, #1040 @ 0x410 │ │ │ │ - strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - andeq pc, pc, #1 │ │ │ │ - orrvs r6, r3, r4, lsl #1 │ │ │ │ - strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - cmpvs r2, r3, lsl #2 │ │ │ │ - strne lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ - movwcc lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x198cf0 │ │ │ │ + streq pc, [pc], #-1 @ 0x5ab5c │ │ │ │ + andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ + movwmi lr, #22976 @ 0x59c0 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf85d52c0 │ │ │ │ + @ instruction: 0xf3c14b04 │ │ │ │ + bicvs r3, r3, r3, lsl #2 │ │ │ │ + stmib r0, {r1, r7, sp, lr}^ │ │ │ │ + mrsvs r3, SP_irq │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ mvnseq pc, #3 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + tstmi r3, #4194304 @ 0x400000 │ │ │ │ + vaddl.u8 q11, d1, d5 │ │ │ │ + sbcvs r3, r4, r3, lsl #4 │ │ │ │ strbpl pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - strcs r4, [r1, #-787] @ 0xfffffced │ │ │ │ - andcc pc, r3, #67108867 @ 0x4000003 │ │ │ │ - strpl lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - movwcs lr, #18880 @ 0x49c0 │ │ │ │ - bicpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ - vmvn.i32 d27, #37119 @ 0x000090ff │ │ │ │ - stmib r0, {r0, r1, r8, lr}^ │ │ │ │ - andcs r3, r0, r2, lsl #2 │ │ │ │ + vmla.f q11, , d3[0] │ │ │ │ + subvs r5, r4, r0, asr #3 │ │ │ │ + ldclt 0, cr6, [r0], #-516 @ 0xfffffdfc │ │ │ │ + andcs r6, r0, r2, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + stmdbeq fp, {r4, r5, sl, ip, sp, pc} │ │ │ │ + streq pc, [pc], #-1 @ 0x5abc8 │ │ │ │ mvnseq pc, #3 │ │ │ │ - strbpl pc, [r0], #961 @ 0x3c1 @ │ │ │ │ - b 0x11233d4 │ │ │ │ - addvs r0, r4, ip, lsl #6 │ │ │ │ - vmla.f q11, , d3[0] │ │ │ │ - @ instruction: 0xf85d3303 │ │ │ │ - @ instruction: 0xf3c14b04 │ │ │ │ - andvs r4, r2, r3, lsl #2 │ │ │ │ - stmib r0, {r1, r6, sp, lr}^ │ │ │ │ - andcs r1, r0, r3, lsl #6 │ │ │ │ + strmi pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ + andcs r4, r0, #-1946157056 @ 0x8c000000 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vmla.i q11, , d1[1] │ │ │ │ + smlabtvs r4, r0, r1, r5 │ │ │ │ + ldclt 0, cr6, [r0], #-516 @ 0xfffffdfc │ │ │ │ + stmib r0, {r0, r1, r6, r8, sp, lr}^ │ │ │ │ + andcs r2, r0, r0, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + ldrlt r0, [r0, #-2315]! @ 0xfffff6f5 │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - bleq 0xff307738 │ │ │ │ + bleq 0xff307730 │ │ │ │ vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ subsmi r6, sl, r0, lsl #4 │ │ │ │ - strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - subvs r4, r4, r3, lsl #8 │ │ │ │ - strbvs pc, [r0], #-1042 @ 0xfffffbee @ │ │ │ │ - ldmibeq r2, {r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - svclt 0x0018b2db │ │ │ │ - andle r6, ip, r2, lsl #2 │ │ │ │ - orreq pc, r0, #67 @ 0x43 │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - blmi 0x198dac │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ + strcs pc, [r3, #-961] @ 0xfffffc3f │ │ │ │ + vrshr.u64 , , #63 │ │ │ │ + b 0x142fc14 │ │ │ │ + @ instruction: 0xf1bc2c12 │ │ │ │ + stmdale r2!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + @ instruction: 0xf00ce8df │ │ │ │ + ldrne r0, [fp, #-516] @ 0xfffffdfc │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + vsubl.u8 q9, d1, d0 │ │ │ │ + addvs r4, r5, r3, lsl #2 │ │ │ │ + andvs r6, r4, r3, asr #1 │ │ │ │ + subvs r6, r1, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - beq 0x4eca08 │ │ │ │ - bcs 0x13305c │ │ │ │ - strge sp, [r1], #-2286 @ 0xfffff712 │ │ │ │ - @ instruction: 0xf022f854 │ │ │ │ - andeq sl, r5, sp, lsr #24 │ │ │ │ - andeq sl, r5, r5, ror ip │ │ │ │ - andeq sl, r5, fp, ror #24 │ │ │ │ - andeq sl, r5, r1, ror #24 │ │ │ │ - andcc pc, r1, #79 @ 0x4f │ │ │ │ - vqrdmulh.s d15, d3, d2 │ │ │ │ - @ instruction: 0xf04fe7e0 │ │ │ │ - blx 0xe347a │ │ │ │ - ldrb pc, [fp, r3, lsl #6] @ │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - svclt 0x0000e7d8 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ + @ instruction: 0xf04fbd30 │ │ │ │ + blx 0xe7456 │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf04fe7e9 │ │ │ │ + blx 0xe3462 │ │ │ │ + andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf043e7e3 │ │ │ │ + ldmibeq r2, {r7, r8, r9}^ │ │ │ │ + svclt 0x0000e7df │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1e88 │ │ │ │ + bl 0xfebb1e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r5, [r3], r5 @ │ │ │ │ @ instruction: 0xf890b125 │ │ │ │ @ instruction: 0x460460d6 │ │ │ │ strcs fp, [r0, #-326] @ 0xfffffeba │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blcs 0xb50c0 │ │ │ │ + blcs 0xb50ac │ │ │ │ vrhadd.s8 d29, d7, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ mlacs r2, r5, r3, r2 │ │ │ │ andcs pc, r0, ip, asr #13 │ │ │ │ @ instruction: 0xf0c8681f │ │ │ │ - ldmdbmi r5, {r0, r1, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r5, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrtmi r1, [fp], #-2078 @ 0xfffff7e2 │ │ │ │ svceq 0x009cf851 │ │ │ │ @ instruction: 0xf0c89600 │ │ │ │ - movwcs pc, #12067 @ 0x2f23 @ │ │ │ │ + movwcs pc, #11993 @ 0x2ed9 @ │ │ │ │ rscvs r4, r3, r8, lsr #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf64ebdf0 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf64e012d │ │ │ │ - vmla.i d23, d16, d0[6] │ │ │ │ - blmi 0x11adcc │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ + blmi 0x11adb8 │ │ │ │ subsvs pc, r2, #68157440 @ 0x4100000 │ │ │ │ - @ instruction: 0xf9faf217 │ │ │ │ - addeq r5, fp, sl, lsl #5 │ │ │ │ - eorseq r8, r3, r8, lsr #8 │ │ │ │ + @ instruction: 0xf9acf217 │ │ │ │ + umulleq r5, fp, lr, r2 │ │ │ │ + eorseq r8, r3, r8, asr r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1f30 │ │ │ │ + bl 0xfebb1f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r2], r5 │ │ │ │ - bllt 0x172c550 │ │ │ │ + bllt 0x172c53c │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ smullseq pc, r7, r4, r8 @ │ │ │ │ @ instruction: 0xf6cc2222 │ │ │ │ stmdavs lr!, {r9, ip, sp} │ │ │ │ addne lr, r0, r2, asr #20 │ │ │ │ - ldc2l 0, cr15, [sl], #-800 @ 0xfffffce0 │ │ │ │ + ldc2 0, cr15, [r0], #-800 @ 0xfffffce0 │ │ │ │ @ instruction: 0xee1d4a1c │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdane sp, {r9, sp} │ │ │ │ @ instruction: 0xf8514433 │ │ │ │ strls r0, [r0, #-3996] @ 0xfffff064 │ │ │ │ - cdp2 0, 13, cr15, cr10, cr8, {6} │ │ │ │ + cdp2 0, 9, cr15, cr0, cr8, {6} │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf8802300 │ │ │ │ @ instruction: 0xf0c730d6 │ │ │ │ - @ instruction: 0xf44fff99 │ │ │ │ + @ instruction: 0xf44fff4f │ │ │ │ strmi r7, [r6], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - @ instruction: 0x4631f895 │ │ │ │ + ldrtmi pc, [r1], -fp, asr #16 @ │ │ │ │ vld1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0cc1200 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ce4630 │ │ │ │ - @ instruction: 0xe7bbf8f5 │ │ │ │ - strdeq r5, [fp], sl │ │ │ │ + ldr pc, [fp, fp, lsr #17]! │ │ │ │ + addeq r5, fp, lr, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb1fdc │ │ │ │ + bl 0xfebb1fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - @ instruction: 0xff78f0c7 │ │ │ │ + @ instruction: 0xff2ef0c7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ - blx 0x1597126 │ │ │ │ + blx 0x317112 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ - svclt 0x0000b8e5 │ │ │ │ + svclt 0x0000b8ef │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb200c │ │ │ │ + bl 0xfebb1ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c72595 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vrecps.f32 d31, d1, d5 │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ @ instruction: 0xf0ce6829 │ │ │ │ - @ instruction: 0x4621f85b │ │ │ │ + @ instruction: 0x4621f811 │ │ │ │ andcs r4, r1, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x1d17164 │ │ │ │ + blx 0xa97150 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldmlt sl!, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r0!, {r1, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb204c │ │ │ │ + bl 0xfebb2038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c72595 │ │ │ │ - vrecps.f32 d31, d1, d31 │ │ │ │ + @ instruction: 0xf241fef5 │ │ │ │ strmi r0, [r4], -r4, ror #5 │ │ │ │ - @ instruction: 0xf0ce6829 │ │ │ │ - @ instruction: 0x4621f83b │ │ │ │ + @ instruction: 0xf0cd6829 │ │ │ │ + qsub8mi pc, r1, r1 @ │ │ │ │ andcs r4, r2, #32, 12 @ 0x2000000 │ │ │ │ - blx 0x15171a4 │ │ │ │ + blx 0x297190 │ │ │ │ strtmi r6, [r0], -r9, lsr #16 │ │ │ │ rsceq pc, r4, #268435460 @ 0x10000004 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - ldmlt sl, {r1, r2, r3, r6, r7, ip, sp, lr, pc} │ │ │ │ + ldmdalt r0, {r1, r2, r3, r6, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb208c │ │ │ │ + bl 0xfebb2078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ ldrmi r4, [r9], -sl, lsl #12 │ │ │ │ @ instruction: 0xf0cc4604 │ │ │ │ - vadd.i8 , q10, │ │ │ │ + vtst.8 d31, d20, d9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46210395 │ │ │ │ ldclvs 6, cr4, [sl], {32} │ │ │ │ - @ instruction: 0xf87cf0cc │ │ │ │ + @ instruction: 0xf832f0cc │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r9, sp} │ │ │ │ @ instruction: 0xf0cc4010 │ │ │ │ - svclt 0x0000b92f │ │ │ │ - ldrlt r0, [r0], #-2315 @ 0xfffff6f5 │ │ │ │ - stc2 10, cr15, [r1], {95} @ 0x5f @ │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + svclt 0x0000b8e5 │ │ │ │ + bleq 0xff2dd2dc │ │ │ │ mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ - b 0x111ddf8 │ │ │ │ - vst2.8 {d0-d3}, [r1], ip │ │ │ │ - andcs r6, r0, #0, 2 │ │ │ │ - addvs r4, r2, r9, asr r0 │ │ │ │ - subvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ - svclt 0x0018b2db │ │ │ │ - subvs r0, r4, r9, asr #19 │ │ │ │ - tstvs r1, r8, lsl pc │ │ │ │ - @ instruction: 0xf043d00d │ │ │ │ - andcs r0, r1, #128, 6 │ │ │ │ - blmi 0x199070 │ │ │ │ - andvs r6, r2, r3, asr #1 │ │ │ │ + sbclt fp, ip, #16, 8 @ 0x10000000 │ │ │ │ + vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + b 0x1447a30 │ │ │ │ + @ instruction: 0xf1bc2c12 │ │ │ │ + stmdale r4!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + @ instruction: 0xf00ce8df │ │ │ │ + ldrne r0, [sp, -r4, lsl #4] │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + strcs r2, [r0], #-512 @ 0xfffffe00 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + strcs r6, [r1], #-132 @ 0xffffff7c │ │ │ │ + andvs r6, r4, r3, asr #1 │ │ │ │ + @ instruction: 0xf85d6102 │ │ │ │ + subvs r4, r1, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - beq 0x2accd0 │ │ │ │ - stmdbcs r3, {r1, r8, sp, lr} │ │ │ │ - andge sp, r1, #15532032 @ 0xed0000 │ │ │ │ - @ instruction: 0xf021f852 │ │ │ │ - strdeq sl, [r5], -r3 │ │ │ │ - andeq sl, r5, sp, lsr pc │ │ │ │ - andeq sl, r5, r3, lsr pc │ │ │ │ - andeq sl, r5, r9, lsr #30 │ │ │ │ + @ instruction: 0xf04f4770 │ │ │ │ + andcs r3, r0, #16777216 @ 0x1000000 │ │ │ │ + vqrdmulh.s d15, d3, d4 │ │ │ │ + @ instruction: 0xf04fe7e7 │ │ │ │ + andcs r2, r0, #16777216 @ 0x1000000 │ │ │ │ + vqrdmulh.s d15, d3, d4 │ │ │ │ + @ instruction: 0xf043e7e1 │ │ │ │ + ldmibeq r2, {r7, r8, r9}^ │ │ │ │ + svclt 0x0000e7dd │ │ │ │ + bleq 0xff2dd350 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + sbclt fp, ip, #16, 10 @ 0x4000000 │ │ │ │ + vst2.8 {d4-d7}, [r2 :128], r3 │ │ │ │ + subsmi r6, sl, r0, lsl #4 │ │ │ │ + strcs pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vrshr.u64 , , #63 │ │ │ │ + b 0x142f340 │ │ │ │ + @ instruction: 0xf1bc2c12 │ │ │ │ + stmdale r1!, {r0, r1, r8, r9, sl, fp} │ │ │ │ + @ instruction: 0xf00ce8df │ │ │ │ + ldrne r0, [sl], #-516 @ 0xfffffdfc │ │ │ │ + movwmi lr, #15107 @ 0x3b03 │ │ │ │ + addvs r2, r4, r0, lsl #4 │ │ │ │ + sbcvs r2, r3, r0, lsl #8 │ │ │ │ + tstvs r2, r1 │ │ │ │ + andcs r6, r0, r4, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + @ instruction: 0xf04f0c00 │ │ │ │ + ldclt 14, cr0, [r0, #-0] │ │ │ │ andcc pc, r1, #79 @ 0x4f │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ - @ instruction: 0xf04fe7df │ │ │ │ - blx 0xe3742 │ │ │ │ - ldrb pc, [sl, r3, lsl #6] @ │ │ │ │ - movwmi lr, #15107 @ 0x3b03 │ │ │ │ - svclt 0x0000e7d7 │ │ │ │ - ldrlt r0, [r0], #-2314 @ 0xfffff6f6 │ │ │ │ - vsubw.u8 q9, , d0 │ │ │ │ - blx 0x1823f60 │ │ │ │ - stmib r0, {r0, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - vst3.8 {d3-d5}, [r2], r1 │ │ │ │ - bleq 0xff333ae0 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - movwvs pc, #1027 @ 0x403 @ │ │ │ │ - sbcslt r4, r4, #83 @ 0x53 │ │ │ │ - subvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ - ldmibeq fp, {r2, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - andle r6, lr, r3, lsl #2 │ │ │ │ - streq pc, [r0], #68 @ 0x44 │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - andvs r6, r1, r4, asr #1 │ │ │ │ - blmi 0x1990fc │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - beq 0x72cd58 │ │ │ │ - blcs 0x1333a4 │ │ │ │ - andge sp, r1, #236, 16 @ 0xec0000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq sl, r5, r9, ror pc │ │ │ │ - andeq sl, r5, r5, asr #31 │ │ │ │ - @ instruction: 0x0005afbb │ │ │ │ - @ instruction: 0x0005afb1 │ │ │ │ - movwcc pc, #4175 @ 0x104f @ │ │ │ │ - @ instruction: 0xf404fb03 │ │ │ │ - @ instruction: 0xf04fe7de │ │ │ │ - blx 0x123bca │ │ │ │ - ldrb pc, [r9, r4, lsl #8] @ │ │ │ │ - strmi lr, [r4], #-2820 @ 0xfffff4fc │ │ │ │ - svclt 0x0000e7d6 │ │ │ │ + strb r2, [sl, r0, lsl #4]! │ │ │ │ + andcs pc, r1, #79 @ 0x4f │ │ │ │ + vqrdmulh.s d15, d3, d2 │ │ │ │ + strb r2, [r4, r0, lsl #4]! │ │ │ │ + orreq pc, r0, #67 @ 0x43 │ │ │ │ + ubfx r0, r2, #19, #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb21d8 │ │ │ │ + bl 0xfebb219c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac814 │ │ │ │ + bne 0xfebac7d8 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ + stc2l 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, sl, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2230 │ │ │ │ + bl 0xfebb21f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r6, [fp], #-2395 @ 0xfffff6a5 │ │ │ │ andcs sp, r0, r6, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vadd.f32 q11, q2, q1 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmvs r5, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebac86c │ │ │ │ + bne 0xfebac830 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2l 7, cr15, [sl], #1012 @ 0x3f4 │ │ │ │ + ldc2 7, cr15, [r8, #-1012] @ 0xfffffc0c │ │ │ │ andcs r6, r7, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2288 │ │ │ │ + bl 0xfebb224c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0xf0004615 │ │ │ │ strbeq r0, [r3, #1039] @ 0x40f │ │ │ │ @ instruction: 0xf1a4d52a │ │ │ │ - blcs 0x11bcc0 │ │ │ │ + blcs 0x11bc84 │ │ │ │ andcs fp, r1, r8, lsl #31 │ │ │ │ tstcs r0, r5, lsl #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c7bdf8 │ │ │ │ - @ instruction: 0xf247fe13 │ │ │ │ + vmla.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r4], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - @ instruction: 0xff0af0cd │ │ │ │ + cdp2 0, 13, cr15, cr4, cr13, {6} │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0cc4620 │ │ │ │ - @ instruction: 0x4628f895 │ │ │ │ + @ instruction: 0x4628f85f │ │ │ │ @ instruction: 0xf0cb4621 │ │ │ │ - andcs pc, r0, r5, lsr #30 │ │ │ │ + andcs pc, r0, pc, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - ldc2l 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ + ldc2 0, cr15, [lr, #796]! @ 0x31c │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs pc, fp, #4, 4 @ 0x40000000 │ │ │ │ sbcseq r4, r2, r4, lsl #12 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - @ instruction: 0xf988f0ce │ │ │ │ + @ instruction: 0xf952f0ce │ │ │ │ @ instruction: 0x46206d79 │ │ │ │ - @ instruction: 0xf8aaf0d1 │ │ │ │ + @ instruction: 0xf874f0d1 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2328 │ │ │ │ + bl 0xfebb22ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi r6, [r4], -r1, asr #26 │ │ │ │ ldrmi r4, [r1], #-1557 @ 0xfffff9eb │ │ │ │ - @ instruction: 0xf86cf07e │ │ │ │ + @ instruction: 0xf836f07e │ │ │ │ stmdavs r3!, {r3, r8, r9, ip, sp, pc} │ │ │ │ orrseq r6, fp, #1490944 @ 0x16c000 │ │ │ │ @ instruction: 0x4630d436 │ │ │ │ - blx 0x897492 │ │ │ │ + blx 0xffb17454 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ + stclvs 12, cr15, [r3, #-620]! @ 0xfffffd94 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ ldrtmi r6, [r1], -r0, lsr #16 │ │ │ │ - blx 0x1174b2 │ │ │ │ + blx 0xff397474 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q2, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca10 │ │ │ │ - stc2l 7, cr15, [r2], #-1012 @ 0xfffffc0c │ │ │ │ + blvs 0xff6ac9d4 │ │ │ │ + stc2 7, cr15, [r0], {253} @ 0xfd │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #11005 @ 0x2afd @ │ │ │ │ + movwcs pc, #10951 @ 0x2ac7 @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-292]! @ 0xfffffedc │ │ │ │ + stclvs 12, cr15, [r3, #-412]! @ 0xfffffe64 │ │ │ │ strtmi r4, [fp], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - @ instruction: 0xe7c7fadd │ │ │ │ + strb pc, [r7, r7, lsr #21] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb23dc │ │ │ │ + bl 0xfebb23a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe8 │ │ │ │ ldrdlt r3, [r3], r5 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ stmiavs r3, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andle r2, sl, r4, lsl #22 │ │ │ │ - blcs 0x151214 │ │ │ │ + blcs 0x1511d8 │ │ │ │ @ instruction: 0x4611d038 │ │ │ │ andlt r4, r3, sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - blcs 0x3d5038 │ │ │ │ + blcs 0x3d4ffc │ │ │ │ vand d29, d4, d16 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x462a0395 │ │ │ │ - blvs 0xff6aca98 │ │ │ │ - ldc2 7, cr15, [lr], {253} @ 0xfd │ │ │ │ + blvs 0xff6aca5c │ │ │ │ + ldc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d165a3 │ │ │ │ - movwcs pc, #10937 @ 0x2ab9 @ │ │ │ │ + movwcs pc, #10883 @ 0x2a83 @ │ │ │ │ andlt r6, r3, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d4, d16 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x460a0395 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-20]! @ 0xffffffec │ │ │ │ + stclvs 12, cr15, [r3, #-140]! @ 0xffffff74 │ │ │ │ rscvs r2, r2, r3, lsl #4 │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ - blmi 0x11b72c │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x11b6f0 │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1df2225 │ │ │ │ - svclt 0x0000fdf9 │ │ │ │ - eorseq r8, r3, ip, lsr r4 │ │ │ │ + svclt 0x0000fdc3 │ │ │ │ + eorseq r8, r3, ip, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2490 │ │ │ │ + bl 0xfebb2454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ teqle r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf894460d │ │ │ │ ldrsblt r1, [r1, -r1] │ │ │ │ ldreq r6, [fp, fp, lsr #16] │ │ │ │ stmiavs r3!, {r2, r3, r5, sl, ip, lr, pc} │ │ │ │ stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ vpmin.s8 d17, d20, d10 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ movwmi r0, #41877 @ 0xa395 │ │ │ │ @ instruction: 0xf7fd6b99 │ │ │ │ - @ instruction: 0xf894fbc7 │ │ │ │ + @ instruction: 0xf894fbe5 │ │ │ │ @ instruction: 0xf08000d1 │ │ │ │ @ instruction: 0xf0c80001 │ │ │ │ - vmul.i8 d31, d23, d29 │ │ │ │ + vmla.i8 d31, d23, d7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d16, d5 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - cdp2 0, 2, cr15, cr0, cr13, {6} │ │ │ │ + stc2l 0, cr15, [sl, #820]! @ 0x334 │ │ │ │ @ instruction: 0xf8946d62 │ │ │ │ @ instruction: 0xf00200d1 │ │ │ │ stmdavs fp!, {r0, r1, r8} │ │ │ │ addsmi r2, r0, #0, 4 │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ strtmi r2, [r0], -r4, lsl #2 │ │ │ │ @@ -76809,216 +76794,216 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdpl pc, [r4], r0 │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r2, r8, lsl #1 │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - beq 0x457358 │ │ │ │ + beq 0x45731c │ │ │ │ vst1.8 {d20-d22}, [r5], r4 │ │ │ │ @ instruction: 0xf0c76588 │ │ │ │ - ldrtmi pc, [r1], -r3, asr #25 @ │ │ │ │ + ldrtmi pc, [r1], -sp, lsl #25 @ │ │ │ │ @ instruction: 0xf0454681 │ │ │ │ @ instruction: 0xf0cb0503 │ │ │ │ - @ instruction: 0xf0c7fde3 │ │ │ │ - svccs 0x000ffcbb │ │ │ │ + @ instruction: 0xf0c7fdad │ │ │ │ + svccs 0x000ffc85 │ │ │ │ teqle pc, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b99376 │ │ │ │ - stc2 0, cr15, [ip], #796 @ 0x31c │ │ │ │ + blx 0xfe31933a │ │ │ │ + ldc2l 0, cr15, [r6], #-796 @ 0xfffffce4 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle sp, r7, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1799396 │ │ │ │ - ldc2l 0, cr15, [r0], {199} @ 0xc7 │ │ │ │ + blx 0x1f1935a │ │ │ │ + ldc2 0, cr15, [sl], {199} @ 0xc7 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46cbbc │ │ │ │ + blcs 0x46cb80 │ │ │ │ ldrtmi fp, [r2], -r7, lsl #30 │ │ │ │ @ instruction: 0x463a4639 │ │ │ │ - @ instruction: 0xf0d14631 │ │ │ │ - ldmdbmi r8, {r0, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0d04631 │ │ │ │ + ldmdbmi r8, {r0, r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ cdp 6, 1, cr4, cr13, cr0, {1} │ │ │ │ ldrbtmi r4, [r9], #-3952 @ 0xfffff090 │ │ │ │ strtmi r6, [fp], -r9, lsl #16 │ │ │ │ stmdapl r1!, {r1, r4, r6, r9, sl, lr}^ │ │ │ │ strls r2, [r0], #-1024 @ 0xfffffc00 │ │ │ │ @ instruction: 0xf0d44449 │ │ │ │ - andlt pc, r2, pc, lsl #21 │ │ │ │ + andlt pc, r2, r9, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r6, #812] @ 0x32c │ │ │ │ - stc2l 0, cr15, [lr], #-796 @ 0xfffffce4 │ │ │ │ + stc2l 0, cr15, [r0, #-812]! @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [r8], #-796 @ 0xfffffce4 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ sbcle r4, r1, r7, lsl #12 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r8, #812] @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r2, #-812] @ 0xfffffcd4 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ - umulleq r4, fp, sl, fp │ │ │ │ + ldrdeq r4, [fp], r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, lsl #16 │ │ │ │ strmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf0c74616 │ │ │ │ - svccs 0x000ffc4f │ │ │ │ + svccs 0x000ffc19 │ │ │ │ teqle ip, r5, lsl #12 │ │ │ │ smullscc pc, r1, r8, r8 @ │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x9944e │ │ │ │ + blx 0x819412 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ teqlt r3, #-2147483604 @ 0x8000002c │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - @ instruction: 0xf898fdc3 │ │ │ │ + @ instruction: 0xf898fd8d │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5500 │ │ │ │ + blcs 0x3b54c4 │ │ │ │ strtmi sp, [r8], -ip, lsr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1426c98 │ │ │ │ + b 0x1426c5c │ │ │ │ svclt 0x00081353 │ │ │ │ - blcs 0x6409c │ │ │ │ + blcs 0x64060 │ │ │ │ @ instruction: 0xf1c6d0e5 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ addseq r4, r2, r8, lsr #12 │ │ │ │ - stc2 0, cr15, [r2, #812]! @ 0x32c │ │ │ │ + stc2l 0, cr15, [ip, #-812]! @ 0xfffffcd4 │ │ │ │ eorslt lr, r2, #57933824 @ 0x3740000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - ldc2 0, cr15, [sl, #812] @ 0x32c │ │ │ │ + stc2l 0, cr15, [r4, #-812]! @ 0xfffffcd4 │ │ │ │ vaba.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0cb1027 │ │ │ │ - strb pc, [r3, sp, lsr #26] @ │ │ │ │ - blcs 0x75960 │ │ │ │ - bmi 0x3cf814 │ │ │ │ + @ instruction: 0xe7c3fcf7 │ │ │ │ + blcs 0x75924 │ │ │ │ + bmi 0x3cf7d8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ stmpl sl, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ orrsvc pc, r0, r0, lsl #10 │ │ │ │ strtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ ldrdeq pc, [r0, -r0]! │ │ │ │ - blx 0x61782a │ │ │ │ + blx 0xff8977ec │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq r4, fp, r8, ror sl │ │ │ │ + @ instruction: 0x008b4ab4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb2718 │ │ │ │ + bl 0xfebb26dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addcc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - blx 0xff49785a │ │ │ │ + blx 0xfe71781e │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d130 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - movwcs pc, #14973 @ 0x3a7d @ │ │ │ │ + movwcs pc, #15003 @ 0x3a9b @ │ │ │ │ strdvs r6, [r3], #176 @ 0xb0 @ │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ @ instruction: 0xf0cb0201 │ │ │ │ - strtmi pc, [r9], -r9, asr #28 │ │ │ │ + @ instruction: 0x4629fe13 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - cdp2 0, 4, cr15, cr4, cr11, {6} │ │ │ │ + cdp2 0, 0, cr15, cr14, cr11, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2l 0, cr15, [lr], {205} @ 0xcd │ │ │ │ + ldc2 0, cr15, [r8], {205} @ 0xcd │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - ldc2 0, cr15, [sl], #812 @ 0x32c │ │ │ │ + stc2 0, cr15, [r4], {203} @ 0xcb │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb27c0 │ │ │ │ + bl 0xfebb2784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ ldrdeq pc, [r8], #128 @ 0x80 │ │ │ │ sbccc pc, r0, r0, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ - blx 0x1f97902 │ │ │ │ + blx 0x12178c6 │ │ │ │ svccs 0x000f4605 │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ vqadd.s8 , q10, │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0x46010695 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - vstmdbvs r3!, {s31-s71} │ │ │ │ + vstmdbvs r3!, {s31-s101} │ │ │ │ stmiavs r2!, {r5, r9, sl, lr} │ │ │ │ - bne 0xff4f64d4 │ │ │ │ + bne 0xff4f6498 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf7fd431a │ │ │ │ - movwcs pc, #14879 @ 0x3a1f @ │ │ │ │ + movwcs pc, #14909 @ 0x3a3d @ │ │ │ │ @ instruction: 0x46296bf0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ @ instruction: 0xf0cb0201 │ │ │ │ - strtmi pc, [r9], -fp, ror #27 │ │ │ │ + @ instruction: 0x4629fdb5 │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ - stc2l 0, cr15, [r6, #812]! @ 0x32c │ │ │ │ + ldc2 0, cr15, [r0, #812]! @ 0x32c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmax.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - ldc2l 0, cr15, [r0], #-820 @ 0xfffffccc │ │ │ │ + ldc2 0, cr15, [sl], #-820 @ 0xfffffccc │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r1, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r7, r6, asr r8 @ │ │ │ │ - mrrc2 0, 12, pc, ip, cr11 @ │ │ │ │ + stc2 0, cr15, [r6], #-812 @ 0xfffffcd4 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldmdavs fp, {r0, r1, r8, sl, fp, sp, lr}^ │ │ │ │ suble r0, lr, fp, lsl pc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -77028,134 +77013,134 @@ │ │ │ │ ldrtle r2, [r6], #-0 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdblt lr, {r7, r9, sl, sp, lr} │ │ │ │ strble r0, [r8], #-91 @ 0xffffffa5 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldrdhi pc, [r0], -r5 │ │ │ │ - blx 0x5179d6 │ │ │ │ + blx 0xff797998 │ │ │ │ @ instruction: 0xf1b84605 │ │ │ │ teqle r3, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x6ced4 │ │ │ │ + blcs 0x6ce98 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf9bef7fd │ │ │ │ - blvs 0xffc642ec │ │ │ │ + @ instruction: 0xf9dcf7fd │ │ │ │ + blvs 0xffc642b0 │ │ │ │ @ instruction: 0xf06f60e3 │ │ │ │ strtmi r0, [r9], -r1, lsl #4 │ │ │ │ - stc2 0, cr15, [sl, #812] @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r4, #-812] @ 0xfffffcd4 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - strtmi pc, [r8], -r5, lsl #27 │ │ │ │ + strtmi pc, [r8], -pc, asr #26 │ │ │ │ vtst.8 d22, d0, d25 │ │ │ │ @ instruction: 0xf0cd124d │ │ │ │ - andcs pc, r1, r3, lsl ip @ │ │ │ │ + ldrdcs pc, [r1], -sp │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ eorne pc, r8, r6, asr r8 @ │ │ │ │ - blx 0xffe97a66 │ │ │ │ + blx 0xff117a2a │ │ │ │ @ instruction: 0xf8d4e7d0 │ │ │ │ - blcs 0xa7a30 │ │ │ │ + blcs 0xa79f4 │ │ │ │ @ instruction: 0xf894dcb2 │ │ │ │ vhadd.s8 d19, d23, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blcs 0x655a4 │ │ │ │ + blcs 0x65568 │ │ │ │ stmdavs r8, {r1, r2, r3, r5, r7, ip, lr, pc} │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ - @ instruction: 0xff7af0c7 │ │ │ │ + @ instruction: 0xff44f0c7 │ │ │ │ @ instruction: 0xee1d490a │ │ │ │ shsub16mi r3, r2, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ strbmi r7, [r3], #-466 @ 0xfffffe2e │ │ │ │ ldrdeq pc, [r4, r0]! │ │ │ │ - @ instruction: 0xf9d8f0c8 │ │ │ │ + @ instruction: 0xf9a2f0c8 │ │ │ │ svclt 0x0000e794 │ │ │ │ - strdeq r4, [fp], r8 │ │ │ │ + addeq r4, fp, r4, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2994 │ │ │ │ + bl 0xfebb2958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r2, [r4], -r8, asr #1 │ │ │ │ vaddl.u8 , d18, d2 │ │ │ │ stmdacs r0, {r6, r7, ip, sp} │ │ │ │ movwcs sp, #4149 @ 0x1035 │ │ │ │ rsbscc pc, ip, r4, lsl #17 │ │ │ │ ldreq r6, [r2, #3878] @ 0xf26 │ │ │ │ strle r6, [r1, #-2059] @ 0xfffff7f5 │ │ │ │ suble r2, r3, fp, lsr #23 │ │ │ │ @ instruction: 0xf043b29b │ │ │ │ - bllt 0x1fecd4c │ │ │ │ + bllt 0x1fecd10 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7fd6bd9 │ │ │ │ - @ instruction: 0x6d63f93d │ │ │ │ + @ instruction: 0x6d63f95b │ │ │ │ strvs r4, [r3, #1576]! @ 0x628 │ │ │ │ @ instruction: 0xf0c76835 │ │ │ │ - bmi 0xa5b4b8 │ │ │ │ + bmi 0xa5b3a4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r3, r8, ip, sp, lr} │ │ │ │ - @ instruction: 0xf992f0c8 │ │ │ │ + @ instruction: 0xf95cf0c8 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xff0cf0c7 │ │ │ │ + cdp2 0, 13, cr15, cr6, cr7, {6} │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - @ instruction: 0xe7c3fbbb │ │ │ │ + strb pc, [r3, r5, lsl #23] @ │ │ │ │ vmla.i8 d27, d20, d6 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad0d4 │ │ │ │ - @ instruction: 0xf900f7fd │ │ │ │ + blvs 0xff6ad098 │ │ │ │ + @ instruction: 0xf91ef7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ @ instruction: 0xf7fe2010 │ │ │ │ - movwcs pc, #11667 @ 0x2d93 @ │ │ │ │ + movwcs pc, #11697 @ 0x2db1 @ │ │ │ │ ldrb r6, [r5, r3, ror #1] │ │ │ │ rsbsne r6, r6, r0, ror #30 │ │ │ │ andne lr, r0, r6, asr #20 │ │ │ │ - cdp2 0, 14, cr15, cr14, cr7, {6} │ │ │ │ + cdp2 0, 11, cr15, cr8, cr7, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - bfi pc, r9, #23, #8 @ │ │ │ │ - addeq r4, fp, ip, ror #14 │ │ │ │ + ldrb pc, [lr, r3, ror #22] @ │ │ │ │ + addeq r4, fp, r8, lsr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2a94 │ │ │ │ + bl 0xfebb2a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff0 │ │ │ │ @ instruction: 0x460d20d1 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ cmppmi r6, #805306372 @ p-variant is OBSOLETE @ 0x30000004 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182a00 │ │ │ │ @@ -77163,110 +77148,110 @@ │ │ │ │ strle r0, [r2], #-1417 @ 0xfffffa77 │ │ │ │ addsmi r6, r9, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf894d04b │ │ │ │ mvnlt r3, r8, ror #1 │ │ │ │ @ instruction: 0xf082882d │ │ │ │ andcs r0, r2, r1, lsl #4 │ │ │ │ strbvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ - cdp2 0, 11, cr15, cr14, cr7, {6} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr7, {6} │ │ │ │ smullscc pc, r0, r4, r8 @ │ │ │ │ strmi pc, [r8, #69] @ 0x45 │ │ │ │ cmnlt r3, #6291456 @ 0x600000 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7fd2001 │ │ │ │ - movwcs pc, #11741 @ 0x2ddd @ │ │ │ │ + movwcs pc, #11771 @ 0x2dfb @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r6!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfeded190 │ │ │ │ + bne 0xfeded154 │ │ │ │ @ instruction: 0x46326bd9 │ │ │ │ - @ instruction: 0xf8a0f7fd │ │ │ │ + @ instruction: 0xf8bef7fd │ │ │ │ movwcs r6, #28002 @ 0x6d62 │ │ │ │ strvs r4, [r2, #1074]! @ 0x432 │ │ │ │ @ instruction: 0xf8c4682a │ │ │ │ strhtvs r2, [r3], #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0023bd70 │ │ │ │ vmla.i8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ad1cc │ │ │ │ - @ instruction: 0xf884f7fd │ │ │ │ + blvs 0xff6ad190 │ │ │ │ + @ instruction: 0xf8a2f7fd │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0003e7c4 │ │ │ │ vmul.i8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6a4168 │ │ │ │ - @ instruction: 0xf876f7fd │ │ │ │ + blvs 0xff6a412c │ │ │ │ + @ instruction: 0xf894f7fd │ │ │ │ andscs r6, r0, r3, ror #26 │ │ │ │ @ instruction: 0xf7fe65a3 │ │ │ │ - ldr pc, [r8, r9, lsl #26]! │ │ │ │ + ldr pc, [r8, r7, lsr #26]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 0, 6, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr7, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - bfi pc, r1, (invalid: 22:18) @ │ │ │ │ + @ instruction: 0xe7d2fadb │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - cdp2 0, 5, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 2, cr15, cr0, cr7, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - ldrb pc, [r0, r1, lsl #22] @ │ │ │ │ + ldrb pc, [r0, fp, asr #21] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, pc, asr #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - @ instruction: 0xf984f0c7 │ │ │ │ + @ instruction: 0xf94ef0c7 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d11c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6d284 │ │ │ │ + blcs 0x6d248 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - @ instruction: 0xf895f835 │ │ │ │ + @ instruction: 0xf895f853 │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3b5d84 │ │ │ │ + blcs 0x3b5d48 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0x4630b99b │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe117d50 │ │ │ │ + blx 0x1397d14 │ │ │ │ @ instruction: 0xf8d4e7e3 │ │ │ │ @ instruction: 0xf0c78014 │ │ │ │ - @ instruction: 0x4607f957 │ │ │ │ + strmi pc, [r7], -r1, lsr #18 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d12e │ │ │ │ @ instruction: 0x462830d1 │ │ │ │ - blcs 0x6d324 │ │ │ │ + blcs 0x6d2e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fd2204 │ │ │ │ - ldmib r4, {r0, r1, r2, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x124668 │ │ │ │ + ldmib r4, {r0, r2, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x12462c │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ subpl pc, r9, r3 │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r5, fp, sp}^ │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @@ -77275,64 +77260,64 @@ │ │ │ │ ldmpl r2, {r4, r7, r8, ip, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ @ instruction: 0xf8d02200 │ │ │ │ @ instruction: 0xf0c80120 │ │ │ │ - sbfx pc, r1, #16, #19 │ │ │ │ + @ instruction: 0xe7b2f81b │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - blx 0x1117dd0 │ │ │ │ - bcs 0x959ec │ │ │ │ + blx 0x397d94 │ │ │ │ + bcs 0x959b0 │ │ │ │ @ instruction: 0x4639d03d │ │ │ │ @ instruction: 0xf0cc4638 │ │ │ │ - and pc, r7, r5, asr #24 │ │ │ │ + and pc, r7, pc, lsl #24 │ │ │ │ nopeq {50} @ 0x32 │ │ │ │ svclt 0x00084639 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - stc2l 0, cr15, [r0, #812]! @ 0x32c │ │ │ │ + stc2 0, cr15, [sl, #812]! @ 0x32c │ │ │ │ ldrtmi r6, [sl], -r3, lsr #17 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0cbb1cb │ │ │ │ - ldrtmi pc, [r0], -fp, ror #20 @ │ │ │ │ + @ instruction: 0x4630fa35 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ rscle r2, fp, r0, lsl #20 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 0, cr15, [ip, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2l 0, cr15, [r6], {203} @ 0xcb │ │ │ │ stmiblt sl, {r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0x46384611 │ │ │ │ - blx 0xc17e2c │ │ │ │ + @ instruction: 0xf9f8f0cb │ │ │ │ @ instruction: 0xf0cbe7e0 │ │ │ │ - ldrtmi pc, [r0], -pc, lsr #21 @ │ │ │ │ + @ instruction: 0x4630fa79 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2l 0, cr15, [r2, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [ip, #-812] @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf0c7e7ce │ │ │ │ - vtst.8 , q10, │ │ │ │ + vadd.i8 d31, d20, d19 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andscs r0, pc, #1409286146 @ 0x54000002 │ │ │ │ ldclvs 6, cr4, [r9], {5} │ │ │ │ - stc2l 0, cr15, [r8], #812 @ 0x32c │ │ │ │ + ldc2 0, cr15, [r2], #812 @ 0x32c │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0cb2201 │ │ │ │ - strtmi pc, [sl], -r1, asr #26 │ │ │ │ + strtmi pc, [sl], -fp, lsl #26 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xff097e7e │ │ │ │ + blx 0xfe317e42 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ - addeq r4, fp, lr, ror #9 │ │ │ │ + addeq r4, fp, sl, lsr #10 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble pc, {r1, r8, r9, fp, sp}^ @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77341,411 +77326,411 @@ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ strmi r6, [r5], -fp, asr #16 │ │ │ │ suble r2, r4, r4, lsl #22 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ eorsle r6, r1, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ eorle r6, sp, r0, ror r3 │ │ │ │ - stc2l 0, cr15, [r0, #248]! @ 0xf8 │ │ │ │ + stc2 0, cr15, [lr, #248]! @ 0xf8 │ │ │ │ stmdavs r6!, {r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf89cf0c7 │ │ │ │ + @ instruction: 0xf866f0c7 │ │ │ │ cdpcs 6, 0, cr4, cr15, cr7, {0} │ │ │ │ @ instruction: 0xf895d136 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r8], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fc2204 │ │ │ │ - @ instruction: 0xf8d8ff49 │ │ │ │ + @ instruction: 0xf8d8ff67 │ │ │ │ @ instruction: 0x46390038 │ │ │ │ - @ instruction: 0xf9acf0cb │ │ │ │ + @ instruction: 0xf976f0cb │ │ │ │ stmdacs r4, {r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c7d00c │ │ │ │ - vmla.f32 d31, d7, d27 │ │ │ │ + vadd.f32 d31, d7, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf9e6f0cd │ │ │ │ + @ instruction: 0xf9b0f0cd │ │ │ │ rscvs r2, fp, sp, lsl #6 │ │ │ │ and r2, r0, r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0c74770 │ │ │ │ - strmi pc, [r7], -r3, ror #16 │ │ │ │ + strmi pc, [r7], -sp, lsr #16 │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8584638 │ │ │ │ @ instruction: 0xf0cb1026 │ │ │ │ - @ instruction: 0xe7ccf97f │ │ │ │ + strb pc, [ip, r9, asr #18] @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb2e34 │ │ │ │ + bl 0xfebb2df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030fe0 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ cmnle r7, r0, lsl #22 │ │ │ │ stccs 8, cr6, [fp, #-916] @ 0xfffffc6c │ │ │ │ @ instruction: 0xf894d017 │ │ │ │ - blcs 0x67fa4 │ │ │ │ + blcs 0x67f68 │ │ │ │ cmnphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vadd.f32 d2, d0, d13 │ │ │ │ ldm pc, {r1, r2, r4, r7, pc}^ @ │ │ │ │ rsbeq pc, fp, r5, lsl r0 @ │ │ │ │ eorseq r0, r9, fp, rrx │ │ │ │ teqeq r9, r8, lsr #1 │ │ │ │ rsceq r0, fp, r7, ror r0 │ │ │ │ tsteq r4, r1, lsr #2 │ │ │ │ smlalbteq r0, r9, r6, r0 │ │ │ │ umullseq r0, r4, r4, r0 │ │ │ │ @ instruction: 0xf0c30099 │ │ │ │ - @ instruction: 0xf8d4f8eb │ │ │ │ + @ instruction: 0xf8d4f8b5 │ │ │ │ strmi r3, [r6], -ip, asr #1 │ │ │ │ rscsvc pc, lr, #82837504 @ 0x4f00000 │ │ │ │ rscsvs pc, pc, #217055232 @ 0xcf00000 │ │ │ │ svceq 0x0008f013 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x00084628 │ │ │ │ rsbsmi pc, pc, #79 @ 0x4f │ │ │ │ - blvs 0xff6b7338 │ │ │ │ + blvs 0xff6b72fc │ │ │ │ @ instruction: 0xf0cb4633 │ │ │ │ - @ instruction: 0xf894fd75 │ │ │ │ + @ instruction: 0xf894fd3f │ │ │ │ stmdbcs r0, {r0, r2, r4, r6, r7, ip} │ │ │ │ strmi sp, [r8], -r8, asr #2 │ │ │ │ - ldc2l 0, cr15, [ip, #-832] @ 0xfffffcc0 │ │ │ │ + stc2 0, cr15, [r6, #-832]! @ 0xfffffcc0 │ │ │ │ @ instruction: 0xf0cb4630 │ │ │ │ - @ instruction: 0xf894f8bd │ │ │ │ + @ instruction: 0xf894f887 │ │ │ │ strvs r3, [r5, #213]! @ 0xd5 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ andcs r8, r8, sp, asr r1 │ │ │ │ - blx 0x1799cca │ │ │ │ + blx 0x1f19c8e │ │ │ │ ldmdblt fp!, {r0, r1, r5, r6, r9, sl, fp, sp, lr} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldreq lr, [sl, #-2516] @ 0xfffff62c │ │ │ │ - @ instruction: 0xf8a6f0cb │ │ │ │ + @ instruction: 0xf870f0cb │ │ │ │ strvs r6, [r5, #3875]! @ 0xf23 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8948115 │ │ │ │ stmiavs r2!, {r0, r2, r4, r6, r7, ip, sp} │ │ │ │ - bne 0x14f7284 │ │ │ │ + bne 0x14f7248 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ tstcs r1, lr, ror #2 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x219d10 │ │ │ │ + blt 0x219cd4 │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 0, cr15, [r8], {199} @ 0xc7 │ │ │ │ + stc2l 0, cr15, [r2], #-796 @ 0xfffffce4 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - str pc, [r7, r3, asr #18] │ │ │ │ + str pc, [r7, sp, lsl #18] │ │ │ │ smlatbcs r1, r2, r8, r6 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7ff1ad2 │ │ │ │ strb pc, [r5, pc, ror #19] @ │ │ │ │ - @ instruction: 0xf7fe4620 │ │ │ │ - ldr pc, [r5, pc, ror #31]! │ │ │ │ + @ instruction: 0xf7ff4620 │ │ │ │ + ldr pc, [r5, r3, lsl #16]! │ │ │ │ vadd.f32 q11, , q9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ stmiavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdavs sp, {r7, r9, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r8], #-796 @ 0xfffffce4 │ │ │ │ + mcrr2 0, 12, pc, r2, cr7 @ │ │ │ │ vnmls.f32 s8, s27, s19 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [fp], #-0 │ │ │ │ msrvc CPSR_fxc, r1, lsl #10 │ │ │ │ @ instruction: 0xf0c76808 │ │ │ │ - ldrdcs pc, [r0, -r7] │ │ │ │ + smlatbcs r0, r1, lr, pc @ │ │ │ │ @ instruction: 0xf0d04608 │ │ │ │ - @ instruction: 0xe79ffcf1 │ │ │ │ + @ instruction: 0xe79ffcbb │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad620 │ │ │ │ + bne 0xfebad5e4 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - mrc2 7, 2, pc, cr8, cr12, {7} │ │ │ │ + mrc2 7, 3, pc, cr6, cr12, {7} │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ @ instruction: 0xf0d065a3 │ │ │ │ - @ instruction: 0xe78dfcf3 │ │ │ │ + @ instruction: 0xe78dfcbd │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44fff8b │ │ │ │ + @ instruction: 0xf44fff55 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - vld2.32 {d31-d32}, [pc], r7 │ │ │ │ + vld2.16 {d31-d32}, [pc :64], r1 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - andcs pc, r3, r7, ror #17 │ │ │ │ - ldc2 0, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ + @ instruction: 0x2003f8b1 │ │ │ │ + blx 0xfff180d2 │ │ │ │ orrsmi pc, ip, pc, asr #32 │ │ │ │ andcs r4, sp, r2, lsl #12 │ │ │ │ - blx 0x1599df2 │ │ │ │ + blx 0x1d19db6 │ │ │ │ vabd.s8 q15, , q12 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ sbcscc pc, r6, r4, lsl #17 │ │ │ │ - @ instruction: 0xff66f0c6 │ │ │ │ + @ instruction: 0xff30f0c6 │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf862f0cd │ │ │ │ + @ instruction: 0xf82cf0cd │ │ │ │ andne pc, r0, #1862270976 @ 0x6f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9ecf0cb │ │ │ │ + @ instruction: 0xf9b6f0cb │ │ │ │ vst2.8 {d22-d23}, [pc :256], r1 │ │ │ │ strtmi r7, [r8], -r4, lsr #5 │ │ │ │ - @ instruction: 0xf8c2f0cd │ │ │ │ + @ instruction: 0xf88cf0cd │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf8b42002 │ │ │ │ @ instruction: 0xf08310b8 │ │ │ │ - b 0x109ca48 │ │ │ │ + b 0x109ca0c │ │ │ │ @ instruction: 0xf0416143 │ │ │ │ @ instruction: 0xf7fc4188 │ │ │ │ - @ instruction: 0xe73ffe37 │ │ │ │ + @ instruction: 0xe73ffe55 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44fff3d │ │ │ │ + @ instruction: 0xf44fff07 │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cd6831 │ │ │ │ - vld2.8 {d31-d32}, [pc :256], r9 │ │ │ │ + vld2.8 {d31-d32}, [pc], r3 │ │ │ │ strtmi r1, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0cb4628 │ │ │ │ - ldmdavs r1!, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd4628 │ │ │ │ - @ instruction: 0xf8b4f899 │ │ │ │ + @ instruction: 0xf8b4f863 │ │ │ │ strhcs r5, [r2], -r8 │ │ │ │ - blx 0xff8981ae │ │ │ │ + blx 0xfeb18172 │ │ │ │ @ instruction: 0xf0454602 │ │ │ │ mulcs fp, r4, r5 │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - ldr pc, [r7, -r3, lsl #22] │ │ │ │ + ldr pc, [r7, -r1, lsr #22] │ │ │ │ @ instruction: 0xee1d4a5a │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0714c │ │ │ │ ldrmi r0, [r3], #-816 @ 0xfffffcd0 │ │ │ │ @ instruction: 0xf0c72200 │ │ │ │ - usat pc, #31, fp, lsl #28 @ │ │ │ │ + ldrbt pc, [pc], r5, ror #27 @ │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad760 │ │ │ │ + bne 0xfebad724 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - ldc2 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [r6, #1008] @ 0x3f0 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [sl, -r3, lsr #11] │ │ │ │ vnmla.f32 s8, s26, s14 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d12, d2 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldmdavs fp, {r0, r4, r7} │ │ │ │ @ instruction: 0xf500588a │ │ │ │ @ instruction: 0xf8d0716d │ │ │ │ ldrmi r0, [r3], #-948 @ 0xfffffc4c │ │ │ │ @ instruction: 0xf0c72200 │ │ │ │ - @ instruction: 0xe6d7fdf3 │ │ │ │ + @ instruction: 0xe6d7fdbd │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfe51824a │ │ │ │ + blx 0x179820e │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cd6819 │ │ │ │ - @ instruction: 0xe6daf83d │ │ │ │ + ldrb pc, [sl], r7, lsl #16 @ │ │ │ │ stmdale sl, {r0, r2, r3, r8, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f025 │ │ │ │ - @ instruction: 0x0005bfb9 │ │ │ │ - @ instruction: 0x0005bfb9 │ │ │ │ - andeq fp, r5, sp, asr #25 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - @ instruction: 0x0005bfb9 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - strdeq fp, [r5], -fp @ │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - andeq fp, r5, sp, asr #28 │ │ │ │ - @ instruction: 0x0005bdb1 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - ldrdeq fp, [r5], -r7 │ │ │ │ - @ instruction: 0x0005bfb9 │ │ │ │ + andeq fp, r5, sp, ror pc │ │ │ │ + andeq fp, r5, sp, ror pc │ │ │ │ + muleq r5, r1, ip │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + andeq fp, r5, sp, ror pc │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + @ instruction: 0x0005bdbf │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + andeq fp, r5, r1, lsl lr │ │ │ │ + andeq fp, r5, r5, ror sp │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + muleq r5, fp, pc @ │ │ │ │ + andeq fp, r5, sp, ror pc │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ @ instruction: 0xf0c630d6 │ │ │ │ - @ instruction: 0xf44ffea3 │ │ │ │ + @ instruction: 0xf44ffe6d │ │ │ │ strmi r7, [r5], -r4, lsr #5 │ │ │ │ @ instruction: 0xf0cc6831 │ │ │ │ - qadd8mi pc, r9, pc @ │ │ │ │ + strtmi pc, [r9], -r9, ror #30 │ │ │ │ vld1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf0cb1200 │ │ │ │ - ldmdavs r1!, {r0, r3, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ adcvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cc4628 │ │ │ │ - @ instruction: 0xe686ffff │ │ │ │ + str pc, [r6], r9, asr #31 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebad84c │ │ │ │ + bne 0xfebad810 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - stc2l 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + stc2l 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strtmi r6, [r0], -r3, lsr #11 │ │ │ │ - mcr2 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr8, cr14, {7} │ │ │ │ vmin.s8 q15, q2, q11 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46200395 │ │ │ │ - blvs 0xff6c07fc │ │ │ │ - ldc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - bls 0x137584 │ │ │ │ + blvs 0xff6c07c0 │ │ │ │ + ldc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + bls 0x137548 │ │ │ │ ldrmi r4, [r3], #-1568 @ 0xfffff9e0 │ │ │ │ andlt r6, r4, r3, lsr #11 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr0, cr14, {7} │ │ │ │ - strdeq r4, [fp], r6 │ │ │ │ - addeq r4, fp, lr, lsr #1 │ │ │ │ - addeq r4, fp, lr, asr r0 │ │ │ │ + mcrlt 7, 5, pc, cr4, cr14, {7} @ │ │ │ │ + addeq r4, fp, r2, lsr r2 │ │ │ │ + addeq r4, fp, sl, ror #1 │ │ │ │ + umulleq r4, fp, sl, r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vrecps.f32 d20, d7, d17 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ ldcmi 6, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ @ instruction: 0xf1071f3c │ │ │ │ @ instruction: 0xf1c7083c │ │ │ │ ldmdbne r9!, {r2, r8, r9, sl} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf0c66830 │ │ │ │ - strbmi pc, [r4, #-3081] @ 0xfffff3f7 @ │ │ │ │ + strbmi pc, [r4, #-3027] @ 0xfffff42d @ │ │ │ │ svceq 0x0004f845 │ │ │ │ vand , q10, │ │ │ │ vaddhn.i16 d21, q8, q0 │ │ │ │ vst3.32 {d16-d18}, [pc :64], r5 │ │ │ │ ldmdavs r0!, {r1, r8, ip, sp, lr} │ │ │ │ - andeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + eorsvc pc, r0, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - blx 0xffe98382 │ │ │ │ + blx 0xff118346 │ │ │ │ tstpvc r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - vmax.s8 d20, d15, d3 │ │ │ │ - vsubl.s8 q8, d0, d4 │ │ │ │ + @ instruction: 0xf64e4603 │ │ │ │ + vmvn.i32 d23, #1024 @ 0x00000400 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c664e3 │ │ │ │ - @ instruction: 0xf44ffbed │ │ │ │ + @ instruction: 0xf44ffbb7 │ │ │ │ strmi r7, [r3], -r3, lsl #2 │ │ │ │ - eorscc pc, r8, #74448896 @ 0x4700000 │ │ │ │ + rsbcs pc, r8, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strbtvs r6, [r3], #-2096 @ 0xfffff7d0 │ │ │ │ - blx 0xff9183ae │ │ │ │ + blx 0xfeb98372 │ │ │ │ tstpvc r5, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - vmax.s8 d20, d15, d3 │ │ │ │ - vsubl.s8 q8, d0, d8 │ │ │ │ + @ instruction: 0xf64e4603 │ │ │ │ + vmvn.i32 d23, #2048 @ 0x00000800 │ │ │ │ ldmdavs r0!, {r0, r2, r3, r5, r9} │ │ │ │ @ instruction: 0xf0c66523 │ │ │ │ - @ instruction: 0xf44ffbd7 │ │ │ │ + @ instruction: 0xf44ffba1 │ │ │ │ strmi r5, [r3], -r2, lsl #3 │ │ │ │ - andeq pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + eorsvc pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ strtvs r6, [r3], #2096 @ 0x830 │ │ │ │ - stc2 0, cr15, [lr], #-792 @ 0xfffffce8 │ │ │ │ - andseq pc, ip, #-268435452 @ 0xf0000004 │ │ │ │ + blx 0xffe9839e │ │ │ │ + subvc pc, ip, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ vmax.s8 d20, d1, d3 │ │ │ │ ldmdavs r0!, {r3, r6, r8} │ │ │ │ @ instruction: 0xf0c665e3 │ │ │ │ - strtvs pc, [r0], -r3, lsr #24 │ │ │ │ + strtvs pc, [r0], -sp, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - eorseq r8, r3, r8, asr #8 │ │ │ │ + eorseq r8, r3, r8, ror r3 │ │ │ │ addseq r4, r5, ip, ror r5 │ │ │ │ strmi r3, [r4], r2, lsl #18 │ │ │ │ stmdale ip, {r0, r2, r3, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ vmovne.32 r1, d14[0] │ │ │ │ strtcs r2, [r4], #-289 @ 0xfffffedf │ │ │ │ smladcs r7, r7, r7, r1 │ │ │ │ - b 0x14291c0 │ │ │ │ + b 0x1429184 │ │ │ │ @ instruction: 0xf04c2c00 │ │ │ │ - bcc 0x5f514 │ │ │ │ + bcc 0x5f4d8 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0xfe0eca68 │ │ │ │ + b 0xfe0eca2c │ │ │ │ strmi r0, [r1], -ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x06034770 │ │ │ │ @ instruction: 0x2c00ea43 │ │ │ │ - b 0x14560f4 │ │ │ │ + b 0x14560b8 │ │ │ │ strb r2, [ip, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea4f │ │ │ │ - b 0x14560e8 │ │ │ │ + b 0x14560ac │ │ │ │ strb r6, [r6, r0, lsl #24]! │ │ │ │ @ instruction: 0x4c00ea40 │ │ │ │ @ instruction: 0xf64fe7e3 │ │ │ │ - b 0x1139150 │ │ │ │ + b 0x1139114 │ │ │ │ ldrb r4, [lr, r0, lsl #24] │ │ │ │ streq fp, [r2], #-2522 @ 0xfffff626 │ │ │ │ andcs lr, r0, #270336 @ 0x42000 │ │ │ │ - b 0x10ecd6c │ │ │ │ + b 0x10ecd30 │ │ │ │ ldrb r6, [ip, r0] │ │ │ │ subeq pc, r0, r0 │ │ │ │ - b 0x144aff8 │ │ │ │ - b 0x1434da4 │ │ │ │ + b 0x144afbc │ │ │ │ + b 0x1434d68 │ │ │ │ @ instruction: 0xf0034ccc │ │ │ │ stmdacs r0, {r8, r9, lr} │ │ │ │ ldclvc 0, cr15, [ip], #48 @ 0x30 │ │ │ │ andeq lr, ip, r3, asr #20 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f4380 │ │ │ │ tstmi r8, #120, 6 @ 0xe0000001 │ │ │ │ movwcs lr, #1991 @ 0x7c7 │ │ │ │ @ instruction: 0x4618b570 │ │ │ │ ldrmi r2, [r9], -r1, lsl #12 │ │ │ │ - blx 0x1e599c │ │ │ │ - b 0x5189b0 │ │ │ │ + blx 0x1e5960 │ │ │ │ + b 0x518974 │ │ │ │ andle r0, pc, ip, lsl #30 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ eoreq pc, r0, #-2147483605 @ 0x8000002b │ │ │ │ strteq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ andeq lr, r0, lr, asr #20 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r5 │ │ │ │ tstmi r1, #-2013265920 @ 0x88000000 │ │ │ │ - blcs 0x268dd0 │ │ │ │ + blcs 0x268d94 │ │ │ │ andcs sp, r0, #-1073741767 @ 0xc0000039 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ svceq 0x0080f01c │ │ │ │ cmnpne ip, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @@ -77759,80 +77744,80 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xb12b6e43 │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb3424 │ │ │ │ + bl 0xfebb33e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - cdp2 0, 1, cr15, cr2, cr2, {6} │ │ │ │ + ldc2l 0, cr15, [ip, #776] @ 0x308 │ │ │ │ stcvs 3, cr2, [r2, #4]! │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ andcs r6, r0, r3, ror #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ andle r2, r8, r1, lsl #22 │ │ │ │ tstle sp, r4, lsl #22 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0cc6819 │ │ │ │ - vceq.f32 d27, d23, d25 │ │ │ │ + @ instruction: 0xf247be73 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - cdplt 0, 5, cr15, cr10, cr12, {6} │ │ │ │ + cdplt 0, 2, cr15, cr4, cr12, {6} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb347c │ │ │ │ + bl 0xfebb3440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ - blmi 0xdc744 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0xdc708 │ │ │ │ @ instruction: 0x900022bb │ │ │ │ - stc2l 1, cr15, [lr, #888]! @ 0x378 │ │ │ │ - eorseq r8, r3, r8, lsl #9 │ │ │ │ + ldc2 1, cr15, [r8, #888]! @ 0x378 │ │ │ │ + ldrhteq r8, [r3], -r8 │ │ │ │ tstle r7, pc, lsl #20 │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - bllt 0xff59a2a0 │ │ │ │ + bllt 0xffd1a264 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534608 │ │ │ │ @ instruction: 0xf0ca1022 │ │ │ │ - svclt 0x0000be33 │ │ │ │ + svclt 0x0000bdfd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb34cc │ │ │ │ + bl 0xfebb3490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ - stc2 0, cr15, [r0, #-792] @ 0xfffffce8 │ │ │ │ + stc2l 0, cr15, [sl], {198} @ 0xc6 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d118 │ │ │ │ @ instruction: 0x462820d1 │ │ │ │ ldrtmi r6, [r1], -fp, ror #26 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ - bl 0xfe95cf00 │ │ │ │ + bl 0xfe95cec4 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ @ instruction: 0xf7fc441a │ │ │ │ - ldrtmi pc, [r0], -fp, lsr #23 @ │ │ │ │ + ldrtmi pc, [r0], -r9, asr #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534622 │ │ │ │ @ instruction: 0xf0ca1027 │ │ │ │ - ldrtmi pc, [r0], -r5, ror #28 @ │ │ │ │ + ldrtmi pc, [r0], -pc, lsr #28 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -77840,77 +77825,77 @@ │ │ │ │ addlt r6, r2, pc, lsl #17 │ │ │ │ strmi r6, [ip], -lr, asr #18 │ │ │ │ stmdblt r7, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf8954276 │ │ │ │ stmiavs r1!, {r1, r4, r5, r7, ip, sp}^ │ │ │ │ stmdbcs sp, {r0, r1, r3, r8, ip, sp, pc} │ │ │ │ stmdavs r2!, {r0, r3, ip, lr, pc} │ │ │ │ - bcs 0x6dc08 │ │ │ │ + bcs 0x6dbcc │ │ │ │ shadd16mi fp, r2, r8 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ stmdavs r3!, {r0, r1, r2, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ - blmi 0x808b7c │ │ │ │ + blmi 0x808b40 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r3, r6, r8, r9, fp, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ vhsub.s8 d18, d12, d0 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf5000091 │ │ │ │ @ instruction: 0xf8d07190 │ │ │ │ @ instruction: 0xf0c70120 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0c6e7d1 │ │ │ │ - @ instruction: 0xf244fc8d │ │ │ │ + vfma.f32 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46320395 │ │ │ │ - blvs 0x16addd0 │ │ │ │ - cdp2 0, 0, cr15, cr14, cr10, {6} │ │ │ │ + blvs 0x16add94 │ │ │ │ + ldc2l 0, cr15, [r8, #808] @ 0x328 │ │ │ │ vnmls.f64 d4, d13, d9 │ │ │ │ shsub16mi r1, sl, r0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - bl 0x124a40 │ │ │ │ + bl 0x124a04 │ │ │ │ andls r0, r0, r8 │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ - ldrdeq r3, [fp], r0 │ │ │ │ - addeq r3, fp, r0, lsl #23 │ │ │ │ + addeq r3, fp, ip, lsl #24 │ │ │ │ + @ instruction: 0x008b3bbc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb3608 │ │ │ │ + bl 0xfebb35cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ andsle r2, r7, pc, lsl #18 │ │ │ │ andle r2, sl, sp, lsl #18 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ pop {r2, r5} │ │ │ │ @ instruction: 0xf0ca4070 │ │ │ │ - @ instruction: 0xf8d0bd7b │ │ │ │ + @ instruction: 0xf8d0bd45 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf06fd5f0 │ │ │ │ strtmi r0, [r9], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - ubfx pc, sp, #29, #10 │ │ │ │ + strb pc, [r9, r7, lsr #29]! @ │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0x46284611 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - cdp2 0, 13, cr15, cr0, cr10, {6} │ │ │ │ + cdp2 0, 9, cr15, cr10, cr10, {6} │ │ │ │ @ instruction: 0xf04f2203 │ │ │ │ ldrshtvs r3, [r2], #63 @ 0x3f │ │ │ │ @ instruction: 0xe7d765b3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -77922,116 +77907,116 @@ │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00b4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x8014f8d1 │ │ │ │ - ldc2 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ + blx 0xff89878e │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ tstle r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff21a4bc │ │ │ │ + blx 0xff99a480 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ ldmdale sl, {r0, r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ - bleq 0x4a7d78 │ │ │ │ + bleq 0x4a7d3c │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [lr, #-808] @ 0xfffffcd8 │ │ │ │ + stc2l 0, cr15, [r8], #808 @ 0x328 │ │ │ │ @ instruction: 0xb3aae7ee │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xff22f0cb │ │ │ │ + cdp2 0, 14, cr15, cr12, cr11, {6} │ │ │ │ @ instruction: 0xf032e007 │ │ │ │ ldrtmi r0, [r9], -r0, lsr #6 │ │ │ │ andscs fp, pc, #8, 30 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - stmiavs r3!, {r0, r2, r3, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xb1ab4628 │ │ │ │ - stc2l 0, cr15, [r8, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [r2, #-808] @ 0xfffffcd8 │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ - bcs 0x8c2dc │ │ │ │ + bcs 0x8c2a0 │ │ │ │ ldrtmi sp, [r9], -pc, ror #1 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - strb pc, [sl, sp, ror #31]! @ │ │ │ │ + @ instruction: 0xe7eaffb7 │ │ │ │ ldrmi fp, [r1], -sl, ror #18 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - strb pc, [r4, pc, lsl #26]! @ │ │ │ │ - ldc2 0, cr15, [r0, #808] @ 0x328 │ │ │ │ + ubfx pc, r9, #25, #5 │ │ │ │ + ldc2l 0, cr15, [sl, #-808] @ 0xfffffcd8 │ │ │ │ strtmi r6, [sl], -r1, ror #17 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ shsaxmi fp, r9, r7 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0xe7d6f837 │ │ │ │ - blx 0xff01887a │ │ │ │ + ldrb pc, [r6, r1, lsl #16] @ │ │ │ │ + blx 0xfe29883e │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ pkhbtmi r2, r0, pc, lsl #4 @ │ │ │ │ @ instruction: 0xf0ca6cd9 │ │ │ │ - ldrtmi pc, [r9], -sp, asr #31 @ │ │ │ │ + shadd8mi pc, r9, r7 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - @ instruction: 0xf826f0cb │ │ │ │ + @ instruction: 0xfff0f0ca │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - strb pc, [r0, r5, lsr #29] @ │ │ │ │ + strb pc, [r0, pc, ror #28] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldmdblt r0!, {r6, r7} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [lr], -r8 │ │ │ │ @ instruction: 0x461f4690 │ │ │ │ - blx 0xfe4188da │ │ │ │ + blx 0x169889e │ │ │ │ svceq 0x000ff1b9 │ │ │ │ teqle r5, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x101a5cc │ │ │ │ + blx 0x179a590 │ │ │ │ @ instruction: 0x462168f2 │ │ │ │ sbcseq r4, r2, r0, lsr #12 │ │ │ │ - cdp2 0, 10, cr15, cr10, cr11, {6} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr11, {6} │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf8d647c0 │ │ │ │ @ instruction: 0xf1b88004 │ │ │ │ andle r0, lr, pc, lsl #30 │ │ │ │ - blx 0x1c98916 │ │ │ │ + blx 0xf188da │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534681 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - strbmi pc, [sl], -sp, lsl #25 @ │ │ │ │ + @ instruction: 0x464afc57 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0x462847b8 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ mrc2 7, 7, pc, cr0, cr15, {7} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r2], #-808 @ 0xfffffcd8 │ │ │ │ + ldc2 0, cr15, [ip], #-808 @ 0xfffffcd8 │ │ │ │ svclt 0x0000e7ca │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r8, r1, lsl #6 │ │ │ │ mvnsvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ @@ -78050,88 +78035,88 @@ │ │ │ │ sbcpl pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4618e776 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb38b0 │ │ │ │ + bl 0xfebb3874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ strmi r2, [r6], -r1, lsl #2 │ │ │ │ movwlt fp, #43361 @ 0xa961 │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - stmdavs r1!, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr2, cr15, {7} │ │ │ │ svclt 0x00181e59 │ │ │ │ - bcs 0x64ae8 │ │ │ │ + bcs 0x64aac │ │ │ │ tstcs r0, r8, lsl pc │ │ │ │ rscsle r2, r0, r0, lsl #18 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca009a │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr15, {7} │ │ │ │ @ instruction: 0x4629b21b │ │ │ │ addseq r4, sl, r8, lsr #12 │ │ │ │ @ instruction: 0xf0ca4252 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrlt 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d04698 │ │ │ │ addlt r3, r3, r8, lsl #1 │ │ │ │ @ instruction: 0xf8d0460e │ │ │ │ ldrmi r5, [r1], r4, lsl #1 │ │ │ │ - bleq 0x458754 │ │ │ │ + bleq 0x458718 │ │ │ │ @ instruction: 0xf0c64604 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #21 @ │ │ │ │ + @ instruction: 0x4631fa91 │ │ │ │ vst1.32 {d20-d22}, [r5], r2 │ │ │ │ @ instruction: 0xf0ca6588 │ │ │ │ - @ instruction: 0xf045fbe7 │ │ │ │ + @ instruction: 0xf045fbb1 │ │ │ │ @ instruction: 0xf0c60503 │ │ │ │ - @ instruction: 0x4607faf1 │ │ │ │ - blx 0xfef18a80 │ │ │ │ + @ instruction: 0x4607fabb │ │ │ │ + blx 0xfe198a44 │ │ │ │ @ instruction: 0xf0c64606 │ │ │ │ - ldmdbmi r3, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r3, {r0, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi r4, [r5], -fp, lsr #12 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdapl r1, {r1, r3, r4, r6, r9, sl, lr}^ │ │ │ │ andls r2, r0, r0 │ │ │ │ ldrbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf8b2f0d3 │ │ │ │ + @ instruction: 0xf87cf0d3 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - blcs 0x46e07c │ │ │ │ + blcs 0x46e040 │ │ │ │ ldrtmi fp, [r1], -r7, lsl #30 │ │ │ │ strtmi r4, [r9], -r8, lsr #12 │ │ │ │ @ instruction: 0xf0cf4630 │ │ │ │ - ldrtmi pc, [r2], -r1, asr #28 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsl #28 @ │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mcrlt 7, 1, pc, cr2, cr15, {7} @ │ │ │ │ - addeq r3, fp, r8, ror #15 │ │ │ │ + addeq r3, fp, r4, lsr #16 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb39d4 │ │ │ │ + bl 0xfebb3998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -78141,28 +78126,28 @@ │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xffb18b46 │ │ │ │ + blx 0xfed98b0a │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ andcs pc, r1, sp, ror #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7c8a0 │ │ │ │ + blcs 0x7c864 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @@ -78172,111 +78157,111 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r3, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, pc}^ │ │ │ │ - b 0x1124898 │ │ │ │ + b 0x112485c │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf8d5686f │ │ │ │ @ instruction: 0xf0c6800c │ │ │ │ - svccs 0x000ffa17 │ │ │ │ + svccs 0x000ff9e1 │ │ │ │ cmple r1, r6, lsl #12 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c8f7fc │ │ │ │ + @ instruction: 0xf8e6f7fc │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - blx 0x218be8 │ │ │ │ + @ instruction: 0xf9d0f0c6 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8b6f7fc │ │ │ │ + @ instruction: 0xf8d4f7fc │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b8d03d │ │ │ │ ldrtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4638221f │ │ │ │ - cdp2 0, 11, cr15, cr14, cr10, {6} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr10, {6} │ │ │ │ @ instruction: 0x463a2310 │ │ │ │ ldrtmi r9, [r1], -r0, lsl #6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - stc2l 0, cr15, [ip, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2 0, cr15, [r6, #-812] @ 0xfffffcd4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #26 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xffc98c70 │ │ │ │ + blx 0xfef18c34 │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf9c6f0c6 │ │ │ │ + @ instruction: 0xf990f0c6 │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcsle r0, pc, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - blx 0xff898c90 │ │ │ │ + blx 0xfeb18c54 │ │ │ │ @ instruction: 0x9010f8d5 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r2], -r1, asr #3 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2l 0, cr15, [r8, #808] @ 0x328 │ │ │ │ + ldc2 0, cr15, [r2, #808] @ 0x328 │ │ │ │ @ instruction: 0x464b2210 │ │ │ │ ldrtmi r9, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0x46304632 │ │ │ │ - ldc2 0, cr15, [r2, #-812] @ 0xfffffcd4 │ │ │ │ + ldc2l 0, cr15, [ip], {203} @ 0xcb │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb3b98 │ │ │ │ + bl 0xfebb3b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} @ │ │ │ │ @ instruction: 0xf0c6460d │ │ │ │ - strmi pc, [r6], -pc, lsl #19 │ │ │ │ + @ instruction: 0x4606f959 │ │ │ │ @ instruction: 0xd1212f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf840f7fc │ │ │ │ + @ instruction: 0xf85ef7fc │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf892f0cc │ │ │ │ + @ instruction: 0xf85cf0cc │ │ │ │ ldrtmi r6, [r1], -sl, ror #16 │ │ │ │ ldreq r4, [r2], #-1584 @ 0xfffff9d0 │ │ │ │ - ldc2 0, cr15, [r6], {202} @ 0xca │ │ │ │ + stc2l 0, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, r5, lsl #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xfe298d40 │ │ │ │ + blx 0x1518d04 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @@ -78284,50 +78269,50 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d183f8 │ │ │ │ strmi r9, [ip], -r4 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ @ instruction: 0xf0c64616 │ │ │ │ - @ instruction: 0xf1b9f943 │ │ │ │ + @ instruction: 0xf1b9f90d │ │ │ │ strmi r0, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf897d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e348 │ │ │ │ + blcs 0x6e30c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7fb2204 │ │ │ │ - stmdbvs r3!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fc2204 │ │ │ │ + stmdbvs r3!, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b383 │ │ │ │ strtmi r0, [r9], -r0, lsl #30 │ │ │ │ @ instruction: 0x4642bf14 │ │ │ │ @ instruction: 0x4628221f │ │ │ │ - ldc2l 0, cr15, [lr, #808]! @ 0x328 │ │ │ │ + stc2l 0, cr15, [r8, #808] @ 0x328 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8d368a0 │ │ │ │ @ instruction: 0xf0c68000 │ │ │ │ - @ instruction: 0x462afddb │ │ │ │ + strtmi pc, [sl], -r5, lsr #27 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ stmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ andcs pc, r1, r9, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ bicle r2, lr, r0, lsl #22 │ │ │ │ strtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4628 │ │ │ │ - bfi pc, r5, (invalid: 26:17) @ │ │ │ │ + @ instruction: 0xe7d1fcdf │ │ │ │ smullscc pc, r1, r0, r8 @ │ │ │ │ @ instruction: 0xf8d0b123 │ │ │ │ @ instruction: 0xf01330cc │ │ │ │ andle r0, r4, r1, lsl #6 │ │ │ │ rsbvc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrmi lr, [r8], -lr, lsl #15 │ │ │ │ @@ -78357,62 +78342,62 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d780 │ │ │ │ + blcs 0x5d744 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ @ instruction: 0xf0c68004 │ │ │ │ - strmi pc, [r7], -fp, lsr #17 │ │ │ │ + @ instruction: 0x4607f875 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e418 │ │ │ │ + blcs 0x6e3dc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5ff5b │ │ │ │ + @ instruction: 0xf8d5ff79 │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - pkhbtmi pc, r0, r9, lsl #17 @ │ │ │ │ + strmi pc, [r0], r3, ror #16 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d139 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e43c │ │ │ │ + blcs 0x6e400 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf0c6ff49 │ │ │ │ - vtst.8 , , │ │ │ │ + @ instruction: 0xf0c6ff67 │ │ │ │ + vtst.8 d31, d23, d27 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ pkhbtmi r2, r1, r5, lsl #7 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - strbmi pc, [fp], -r9, lsl #20 @ │ │ │ │ + @ instruction: 0x464bf9d3 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r7, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1028 │ │ │ │ - @ instruction: 0xf8d5f989 │ │ │ │ + @ instruction: 0xf8d5f953 │ │ │ │ @ instruction: 0xf0c69008 │ │ │ │ - pkhtbmi pc, r0, pc, asr #16 @ │ │ │ │ + strmi pc, [r0], r9, lsr #16 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vhadd.s8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca1029 │ │ │ │ - @ instruction: 0xe7c6f979 │ │ │ │ + strb pc, [r6, r3, asr #18] @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ @ instruction: 0x461610d1 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @@ -78422,55 +78407,55 @@ │ │ │ │ tstcs r0, fp, ror r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdcs r0, [r0], -fp │ │ │ │ movtvc lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - blcs 0x5d884 │ │ │ │ + blcs 0x5d848 │ │ │ │ @ instruction: 0xf8d5d1ef │ │ │ │ - @ instruction: 0xf0c68004 │ │ │ │ - strmi pc, [r7], -r9, lsr #16 │ │ │ │ + @ instruction: 0xf0c58004 │ │ │ │ + @ instruction: 0x4607fff3 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d12e │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e51c │ │ │ │ + blcs 0x6e4e0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fed9 │ │ │ │ - @ instruction: 0xf0c69008 │ │ │ │ - pkhbtmi pc, r0, r7, lsl #16 @ │ │ │ │ + @ instruction: 0xf8d5fef7 │ │ │ │ + @ instruction: 0xf0c59008 │ │ │ │ + strmi pc, [r0], r1, ror #31 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e540 │ │ │ │ + blcs 0x6e504 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [r2], -r7, asr #29 @ │ │ │ │ + strbmi pc, [r2], -r5, ror #29 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0x462047b0 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ - blx 0xfe51acda │ │ │ │ + blx 0xfe51ac9e │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf914f0ca │ │ │ │ + @ instruction: 0xf8def0ca │ │ │ │ ldrdls pc, [r8], -r5 │ │ │ │ - @ instruction: 0xffeaf0c5 │ │ │ │ + @ instruction: 0xffb4f0c5 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ sbcsle r0, r2, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf904f0ca │ │ │ │ + @ instruction: 0xf8cef0ca │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ @@ -78480,92 +78465,92 @@ │ │ │ │ cmnlt r2, ip, asr #1 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ orrlt r0, r0, r1 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bleq 0xff080d28 │ │ │ │ + bleq 0xff080cec │ │ │ │ submi lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c58008 │ │ │ │ - strmi pc, [r1], pc, lsr #31 │ │ │ │ + @ instruction: 0x4681ff79 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d178 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e610 │ │ │ │ + blcs 0x6e5d4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5fe5f │ │ │ │ + @ instruction: 0xf8d5fe7d │ │ │ │ @ instruction: 0xf0c5a004 │ │ │ │ - pkhbtmi pc, r0, sp, lsl #31 @ │ │ │ │ + strmi pc, [r0], r7, ror #30 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6e634 │ │ │ │ + blcs 0x6e5f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - svccs 0x0000fe4d │ │ │ │ + svccs 0x0000fe6b │ │ │ │ vand d29, d7, d29 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ vpmin.s8 d18, d28, d5 │ │ │ │ vqshl.s64 q10, q8, #0 │ │ │ │ mrc 7, 0, r0, cr13, cr1, {4} │ │ │ │ - bmi 0xbccb98 │ │ │ │ + bmi 0xbccb5c │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r2, fp, asr r8 @ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ tstls r1, r3, lsl r4 │ │ │ │ @ instruction: 0xb1ae444a │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ andls r4, r0, #622592 @ 0x98000 │ │ │ │ - cdp2 0, 12, cr15, cr8, cr6, {6} │ │ │ │ + cdp2 0, 9, cr15, cr2, cr6, {6} │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff464a │ │ │ │ strdcs pc, [r1], -sp │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrteq pc, [ip], #2263 @ 0x8d7 @ │ │ │ │ andls r4, r0, #28, 18 @ 0x70000 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr6, {6} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr6, {6} │ │ │ │ vabd.s8 q15, q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0ca102a │ │ │ │ - svccs 0x0000f877 │ │ │ │ - blmi 0x611144 │ │ │ │ + svccs 0x0000f841 │ │ │ │ + blmi 0x611108 │ │ │ │ svclt 0x0070ee1d │ │ │ │ - beq 0xc99764 │ │ │ │ - bcs 0xfe5d994c │ │ │ │ + beq 0xc99728 │ │ │ │ + bcs 0xfe5d9910 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrbmi pc, [r0, ip, asr #4]! @ │ │ │ │ ldreq pc, [r1, r0, asr #5] │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ ldrteq pc, [r8], #-2263 @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf507440b │ │ │ │ @ instruction: 0xf0c66187 │ │ │ │ - str pc, [lr, fp, lsl #29]! │ │ │ │ + sbfx pc, r5, #28, #15 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf850f0ca │ │ │ │ + @ instruction: 0xf81af0ca │ │ │ │ svclt 0x0000e787 │ │ │ │ - addeq r3, fp, r0, lsl #3 │ │ │ │ + @ instruction: 0x008b31bc │ │ │ │ addseq ip, r1, r8, lsr #18 │ │ │ │ addseq ip, r1, ip, lsr #19 │ │ │ │ - addeq r3, fp, r0, lsl r1 │ │ │ │ + addeq r3, fp, ip, asr #2 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf890460d │ │ │ │ ldmib r0, {r0, r4, r6, r7, ip}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ @@ -78573,410 +78558,410 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ - b 0x1124edc │ │ │ │ + b 0x1124ea0 │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c5686e │ │ │ │ - @ instruction: 0x4607fef7 │ │ │ │ + strmi pc, [r7], -r1, asr #29 │ │ │ │ cmple sp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r8, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - cdp2 0, 14, cr15, cr6, cr5, {6} │ │ │ │ + cdp2 0, 11, cr15, cr0, cr5, {6} │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r6, #1004] @ 0x3ec │ │ │ │ - cdp2 0, 13, cr15, cr6, cr5, {6} │ │ │ │ + ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ + cdp2 0, 10, cr15, cr0, cr5, {6} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ ldmdavs r9, {r7, r9, sl, lr} │ │ │ │ - @ instruction: 0xffcef0cb │ │ │ │ + @ instruction: 0xff98f0cb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96014416 │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ andls r4, r0, #973078528 @ 0x3a000000 │ │ │ │ @ instruction: 0x61a8f506 │ │ │ │ strbeq pc, [r0, #-2262] @ 0xfffff72a @ │ │ │ │ - cdp2 0, 0, cr15, cr14, cr6, {6} │ │ │ │ + ldc2l 0, cr15, [r8, #792] @ 0x318 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ andcs pc, r1, r3, asr #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffc4f0c9 │ │ │ │ + @ instruction: 0xff8ef0c9 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - cdp2 0, 9, cr15, cr10, cr5, {6} │ │ │ │ + cdp2 0, 6, cr15, cr4, cr5, {6} │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ adcsle r0, r3, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffb4f0c9 │ │ │ │ + @ instruction: 0xff7ef0c9 │ │ │ │ svclt 0x0000e7b4 │ │ │ │ - addeq r3, fp, r2, lsl r0 │ │ │ │ + addeq r3, fp, lr, asr #32 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb41d0 │ │ │ │ + bl 0xfebb4194 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbccc pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460e │ │ │ │ - @ instruction: 0x4605fe73 │ │ │ │ + @ instruction: 0x4605fe3d │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r4, #-1004]! @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r2, #-1004] @ 0xfffffc14 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf0cb2220 │ │ │ │ - strtmi pc, [r0], -fp, lsr #16 │ │ │ │ + @ instruction: 0xf0ca2220 │ │ │ │ + qsub8mi pc, r0, r5 @ │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xe7e3ff71 │ │ │ │ + @ instruction: 0xe7e3ff3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-124] @ 0xffffff84 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106958 │ │ │ │ tstle r7, r0, ror r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ @ instruction: 0xf0c54690 │ │ │ │ - stccs 14, cr15, [pc], {45} @ 0x2d │ │ │ │ + stccs 13, cr15, [pc], {247} @ 0xf7 │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [lr], {251} @ 0xfb │ │ │ │ + ldc2l 7, cr15, [ip], #1004 @ 0x3ec │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - cdp2 0, 1, cr15, cr12, cr5, {6} │ │ │ │ + stc2l 0, cr15, [r6, #788]! @ 0x314 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + stc2l 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ eorsle r2, pc, r1, lsl #30 │ │ │ │ cmple fp, r2, lsl #30 │ │ │ │ adcsmi r2, r8, r1 │ │ │ │ - blx 0xff0993e8 │ │ │ │ + blx 0xfe3193ac │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ stmib sp, {r0, r1, r3, r6, sl, lr}^ │ │ │ │ ldrmi r4, [sl], -r0 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vqadd.s8 d13, d0, d5 │ │ │ │ @ instruction: 0xf8d051c4 │ │ │ │ @ instruction: 0xf0c605c4 │ │ │ │ - strtmi pc, [r8], -r5, asr #26 │ │ │ │ + strtmi pc, [r8], -pc, lsl #26 │ │ │ │ @ instruction: 0x464a6831 │ │ │ │ @ instruction: 0xf97af7ff │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf50087f0 │ │ │ │ @ instruction: 0xf8d061c9 │ │ │ │ @ instruction: 0xf0c60648 │ │ │ │ - strb pc, [r8, pc, lsr #26]! @ │ │ │ │ + @ instruction: 0xe7e8fcf9 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - cdp2 0, 15, cr15, cr4, cr9, {6} │ │ │ │ + cdp2 0, 11, cr15, cr14, cr9, {6} │ │ │ │ @ instruction: 0xd1bf2f01 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [ip], {203} @ 0xcb │ │ │ │ + stc2 0, cr15, [r6], #812 @ 0x32c │ │ │ │ vaba.s8 d30, d20, d28 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - ldr pc, [sp, r5, ror #29] │ │ │ │ + ldr pc, [sp, pc, lsr #29] │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r6], #812 @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r0], #-812 @ 0xfffffcd4 │ │ │ │ svclt 0x0000e7ae │ │ │ │ - addeq r2, fp, r6, lsl #29 │ │ │ │ + addeq r2, fp, r2, asr #29 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ ldmdblt r0!, {r7, ip} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs pc, {r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - @ instruction: 0x4606fd9d │ │ │ │ + strmi pc, [r6], -r7, ror #26 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, lr, cr11 @ │ │ │ │ + stc2l 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - stc2 0, cr15, [ip, #788] @ 0x314 │ │ │ │ + ldc2l 0, cr15, [r6, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ cmple r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ + mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf0ca4630 │ │ │ │ - @ instruction: 0xf8d5fc87 │ │ │ │ + @ instruction: 0xf8d5fc51 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - @ instruction: 0x4607fd75 │ │ │ │ + @ instruction: 0x4607fd3f │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf894d136 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ea84 │ │ │ │ + blcs 0x6ea48 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - ldrtmi pc, [r2], -r5, lsr #24 @ │ │ │ │ + ldrtmi pc, [r2], -r3, asr #24 @ │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff26f0c9 │ │ │ │ + cdp2 0, 15, cr15, cr0, cr9, {6} │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ andcs pc, r1, pc, ror #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xf8d5fe71 │ │ │ │ + @ instruction: 0xf8d5fe3b │ │ │ │ @ instruction: 0xf0c58008 │ │ │ │ - strmi pc, [r7], -r7, asr #26 │ │ │ │ + @ instruction: 0x4607fd11 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d26 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldr pc, [fp, r1, ror #28]! │ │ │ │ + ldr pc, [fp, fp, lsr #28]! │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 5, cr15, cr8, cr9, {6} │ │ │ │ + cdp2 0, 2, cr15, cr2, cr9, {6} │ │ │ │ svclt 0x0000e7c9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc}^ @ │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ mlaslt r0, sp, r8, pc @ │ │ │ │ - ldc2 0, cr15, [lr, #-788] @ 0xfffffcec │ │ │ │ + stc2l 0, cr15, [r8], #788 @ 0x314 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ rschi pc, r7, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff41b2aa │ │ │ │ + blx 0xffb9b26e │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - stc2 0, cr15, [ip, #-788] @ 0xfffffcec │ │ │ │ + ldc2l 0, cr15, [r6], {197} @ 0xc5 │ │ │ │ @ instruction: 0xf1ba4607 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf89580cb │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6eb78 │ │ │ │ + blcs 0x6eb3c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fbbb │ │ │ │ + @ instruction: 0xf1b9fbd9 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ @ instruction: 0x46212210 │ │ │ │ @ instruction: 0xf0ca4620 │ │ │ │ - @ instruction: 0xf1bbf9c9 │ │ │ │ + @ instruction: 0xf1bbf993 │ │ │ │ eorle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0ca4638 │ │ │ │ - ldrtmi pc, [sl], -r1, asr #19 @ │ │ │ │ + ldrtmi pc, [sl], -fp, lsl #19 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xffe19636 │ │ │ │ + blx 0xff0995fa │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf1b8d025 │ │ │ │ subsle r0, pc, r2, lsl #30 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, ror #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfea1966e │ │ │ │ + blx 0x1c99632 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4639d1d8 │ │ │ │ @ instruction: 0xf0cb4638 │ │ │ │ - @ instruction: 0x463afb9f │ │ │ │ + ldrtmi pc, [sl], -r9, ror #22 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff499682 │ │ │ │ + blx 0xfe719646 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf8d6d1d9 │ │ │ │ @ instruction: 0xf0c5800c │ │ │ │ - @ instruction: 0x4607fcbb │ │ │ │ + strmi pc, [r7], -r5, lsl #25 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1b1b372 │ │ │ │ + blx 0xfe29b336 │ │ │ │ @ instruction: 0xee1d4b51 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0xffb196d2 │ │ │ │ + blx 0xfed99696 │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4622 │ │ │ │ andcs pc, r1, pc, lsl r8 @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0c568f7 │ │ │ │ - sxtab16mi pc, r0, pc, ror #24 @ │ │ │ │ + strmi pc, [r0], r9, asr #24 │ │ │ │ cmple r1, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xc9b3e6 │ │ │ │ + blx 0x141b3aa │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - stc2l 0, cr15, [lr], #-788 @ 0xfffffcec │ │ │ │ + ldc2 0, cr15, [r8], #-788 @ 0xfffffcec │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x81b40a │ │ │ │ - mrrc2 0, 12, pc, lr, cr5 @ │ │ │ │ + blx 0xf9b3ce │ │ │ │ + stc2 0, cr15, [r8], #-788 @ 0xfffffcec │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0ca4681 │ │ │ │ - ldrtmi pc, [fp], -sp, lsr #18 @ │ │ │ │ + @ instruction: 0x463bf8f7 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0cb4900 │ │ │ │ - ldmvs r1!, {r0, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r1!, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ @ instruction: 0xffdef7fe │ │ │ │ ldmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe463a │ │ │ │ ldrdcs pc, [r1], -r9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [sl, #-804] @ 0xfffffcdc │ │ │ │ + stc2 0, cr15, [r4, #-804]! @ 0xfffffcdc │ │ │ │ vaba.s8 d30, d4, d21 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xe719fd51 │ │ │ │ + sdiv r9, fp, sp │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r8, #-804] @ 0xfffffcdc │ │ │ │ + ldc2 0, cr15, [r2, #-804] @ 0xfffffcdc │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - ldc2 0, cr15, [lr], {197} @ 0xc5 │ │ │ │ + blx 0xffa9977a │ │ │ │ @ instruction: 0xf1b94607 │ │ │ │ adcle r0, pc, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r8, #-804]! @ 0xfffffcdc │ │ │ │ + stc2 0, cr15, [r2, #-804] @ 0xfffffcdc │ │ │ │ vaba.s8 d30, d20, d16 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldrb pc, [fp, -pc, lsr #26] @ │ │ │ │ - addeq r2, fp, sl, asr #23 │ │ │ │ + smmlsr fp, r9, ip, pc @ │ │ │ │ + addeq r2, fp, r6, lsl #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb46d8 │ │ │ │ + bl 0xfebb469c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900fe0 │ │ │ │ ldrdlt r7, [r3], r1 │ │ │ │ @ instruction: 0x4632e9d0 │ │ │ │ mlapl r0, sp, r8, pc @ │ │ │ │ mvnsmi fp, #-1073741801 @ 0xc0000017 │ │ │ │ streq pc, [r1], #-6 │ │ │ │ andcs fp, r0, ip, ror r1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bleq 0xff98ccc8 │ │ │ │ + bleq 0xff98cc8c │ │ │ │ strbmi lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf00443e4 │ │ │ │ stccs 4, cr0, [r0], {1} │ │ │ │ strls sp, [r0, #-495] @ 0xfffffe11 │ │ │ │ mrc2 7, 5, pc, cr0, cr15, {7} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -78986,82 +78971,82 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, ip, asr #16 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - blx 0xff219866 │ │ │ │ + blx 0xfe49982a │ │ │ │ strmi r2, [r5], -pc, lsl #24 │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x1e1b558 │ │ │ │ + blx 0xfe59b51c │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0xfed9988a │ │ │ │ + blx 0x201984e │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ @ instruction: 0xf0400f0f │ │ │ │ @ instruction: 0xf897809a │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ee68 │ │ │ │ + blcs 0x6ee2c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf1b9fa63 │ │ │ │ + @ instruction: 0xf1b9fa81 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0x46218098 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf1b8fdb3 │ │ │ │ + @ instruction: 0xf1b8fdd1 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldmvs r3!, {r0, r2, r3, r4, r7, pc}^ │ │ │ │ rsble r2, r5, pc, lsl #22 │ │ │ │ - blx 0xff2998ca │ │ │ │ + blx 0xfe51988e │ │ │ │ @ instruction: 0xf0c54680 │ │ │ │ - strtmi pc, [r9], -r5, asr #23 │ │ │ │ + strtmi pc, [r9], -pc, lsl #23 │ │ │ │ strbmi r4, [r0], -r1, lsl #13 │ │ │ │ - cdp2 0, 12, cr15, cr2, cr14, {6} │ │ │ │ + cdp2 0, 8, cr15, cr12, cr14, {6} │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 0, 11, cr15, cr14, cr14, {6} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr14, {6} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0cb4640 │ │ │ │ - ldmvs r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89780a5 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x6eec8 │ │ │ │ + blcs 0x6ee8c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0x4648fa33 │ │ │ │ + @ instruction: 0x4648fa51 │ │ │ │ @ instruction: 0xf0ce4621 │ │ │ │ - strbmi pc, [sl], -r7, lsr #29 @ │ │ │ │ + @ instruction: 0x464afe71 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffe0f0cb │ │ │ │ + @ instruction: 0xffaaf0cb │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4628 │ │ │ │ - @ instruction: 0xf0c5ff07 │ │ │ │ - andscs pc, pc, #99328 @ 0x18400 │ │ │ │ + @ instruction: 0xf0c5fed1 │ │ │ │ + andscs pc, pc, #44032 @ 0xac00 │ │ │ │ strmi r4, [r2], r9, lsr #12 │ │ │ │ - @ instruction: 0xf830f0ca │ │ │ │ - blx 0x171993e │ │ │ │ + @ instruction: 0xfffaf0c9 │ │ │ │ + blx 0x999902 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0cb4680 │ │ │ │ - andcs pc, r1, r5, asr ip @ │ │ │ │ - @ instruction: 0xf80af0c6 │ │ │ │ + andcs pc, r1, pc, lsl ip @ │ │ │ │ + @ instruction: 0xffd4f0c5 │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrbmi r9, [r3], -r0 │ │ │ │ @ instruction: 0xf8cd2009 │ │ │ │ @ instruction: 0xf0cb8004 │ │ │ │ - @ instruction: 0xf8d9f8a3 │ │ │ │ + @ instruction: 0xf8d9f86d │ │ │ │ strbmi r1, [r0], -r0 │ │ │ │ andvc pc, r6, #1325400064 @ 0x4f000000 │ │ │ │ - stc2 0, cr15, [lr], #812 @ 0x32c │ │ │ │ + ldc2l 0, cr15, [r8], #-812 @ 0xfffffcd4 │ │ │ │ ldmdavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ andcs pc, r1, sp, asr #29 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79074,54 +79059,54 @@ │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strls r4, [r1], #-1044 @ 0xfffffbec │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #704643072 @ 0x2a000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - blx 0x1c199c8 │ │ │ │ + blx 0xe9998c │ │ │ │ vaba.s8 q15, q10, q2 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xf1b9fc33 │ │ │ │ + @ instruction: 0xf1b9fbfd │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strtmi sl, [r1], -r8, ror #30 │ │ │ │ andscs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - cdp2 0, 3, cr15, cr4, cr10, {6} │ │ │ │ + ldc2l 0, cr15, [lr, #808]! @ 0x328 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r6, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0063f43f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf8d6fcbb │ │ │ │ + @ instruction: 0xf8d6fc85 │ │ │ │ @ instruction: 0xf1b8800c │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ - blx 0xffc99a10 │ │ │ │ + blx 0xfef199d4 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534604 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - blmi 0x39c744 │ │ │ │ + blmi 0x39c630 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - str pc, [r1, -r1, lsl #24]! │ │ │ │ + str pc, [r1, -fp, asr #23]! │ │ │ │ addpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8524620 │ │ │ │ @ instruction: 0xf0c91023 │ │ │ │ - smmlsr sl, r7, fp, pc @ │ │ │ │ - ldrdeq r2, [fp], lr │ │ │ │ - addeq r2, fp, ip, asr #16 │ │ │ │ + ldrb pc, [sl, -r1, asr #23] @ │ │ │ │ + addeq r2, fp, sl, lsl r9 │ │ │ │ + addeq r2, fp, r8, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb494c │ │ │ │ + bl 0xfebb4910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79141,90 +79126,90 @@ │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs ip, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - @ instruction: 0x2c0ffa91 │ │ │ │ + @ instruction: 0x2c0ffa5b │ │ │ │ cmnle pc, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf942f7fb │ │ │ │ + @ instruction: 0xf960f7fb │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - blx 0xfe099af0 │ │ │ │ + blx 0x1319ab4 │ │ │ │ @ instruction: 0xf1ba4604 │ │ │ │ cmnle r4, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf930f7fb │ │ │ │ + @ instruction: 0xf94ef7fb │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x4621d01d │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ rscsvc pc, pc, #217055232 @ 0xcf00000 │ │ │ │ - ldc2l 0, cr15, [sl], #804 @ 0x324 │ │ │ │ + stc2l 0, cr15, [r4], {201} @ 0xc9 │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - @ instruction: 0xf88af0cb │ │ │ │ + @ instruction: 0xf854f0cb │ │ │ │ strtmi fp, [r8], -r7, ror #19 │ │ │ │ @ instruction: 0x46226831 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ andscs r8, r0, #240, 14 @ 0x3c00000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 6, cr15, cr4, cr9, {6} │ │ │ │ + cdp2 0, 2, cr15, cr14, cr9, {6} │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - @ instruction: 0xf86ef0cb │ │ │ │ + @ instruction: 0xf838f0cb │ │ │ │ rscle r2, r2, r0, lsl #30 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ - blx 0x1099b70 │ │ │ │ + blx 0x319b34 │ │ │ │ @ instruction: 0xf1b84607 │ │ │ │ teqle r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8f0f7fb │ │ │ │ + @ instruction: 0xf90ef7fb │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ vtst.8 d6, d0, d11 │ │ │ │ ldmpl r2, {r2, r3, r6, r7, r8, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ smladls r1, r7, r4, r4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #570425344 @ 0x22000000 │ │ │ │ @ instruction: 0x06ccf8d0 │ │ │ │ - @ instruction: 0xf970f0c6 │ │ │ │ + @ instruction: 0xf93af0c6 │ │ │ │ vaba.s8 d30, d20, d21 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - @ instruction: 0xe79bfb35 │ │ │ │ + @ instruction: 0xe79bfaff │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0xb99bf6 │ │ │ │ + blx 0xffe19bb8 │ │ │ │ vabd.s8 d30, d20, d0 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - strb pc, [r9, r3, lsr #22] @ │ │ │ │ - ldrdeq r2, [fp], r6 │ │ │ │ + strb pc, [r9, sp, ror #21] @ │ │ │ │ + addeq r2, fp, r2, lsl r7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ addlt r0, r3, r8, asr #1 │ │ │ │ @@ -79239,182 +79224,182 @@ │ │ │ │ pop {sl, fp} │ │ │ │ stmiaeq r0, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ subvc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ stmdacs r0, {r0} │ │ │ │ @ instruction: 0xf8d5d1ee │ │ │ │ @ instruction: 0xf0c59004 │ │ │ │ - strmi pc, [r0], sp, asr #19 │ │ │ │ + pkhbtmi pc, r0, r7, lsl #19 @ │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d157 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1d4 │ │ │ │ + blcs 0x6f198 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - @ instruction: 0xf8d5f87d │ │ │ │ + @ instruction: 0xf8d5f89b │ │ │ │ @ instruction: 0xf0c5a008 │ │ │ │ - @ instruction: 0x4681f9bb │ │ │ │ + strmi pc, [r1], r5, lsl #19 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f1f8 │ │ │ │ + blcs 0x6f1bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fb2204 │ │ │ │ - strbmi pc, [fp], -fp, ror #16 @ │ │ │ │ + strbmi pc, [fp], -r9, lsl #17 @ │ │ │ │ strbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ca4648 │ │ │ │ - @ instruction: 0xf8d5ffcf │ │ │ │ + @ instruction: 0xf8d5ff99 │ │ │ │ @ instruction: 0xf1baa00c │ │ │ │ andsle r0, r6, pc, lsl #30 │ │ │ │ - @ instruction: 0xf9a0f0c5 │ │ │ │ + @ instruction: 0xf96af0c5 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0c9102a │ │ │ │ - msrlt SPSR_fsxc, #774144 @ 0xbd000 │ │ │ │ + msrlt SPSR_fsxc, #552960 @ 0x87000 │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - ldrbmi pc, [fp], -sp, asr #28 @ │ │ │ │ + @ instruction: 0x465bfe17 │ │ │ │ strbmi r4, [r1], -r2, lsl #12 │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ca9800 │ │ │ │ - bllt 0x121d75c │ │ │ │ + bllt 0x121d648 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, r7, lsl sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - blx 0xfe699d1c │ │ │ │ + blx 0x1919ce0 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - str pc, [r8, pc, lsl #21]! │ │ │ │ + sbfx pc, r9, #20, #9 │ │ │ │ @ instruction: 0x4641465a │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - vmlscs.f32 s30, s1, s18 │ │ │ │ + @ instruction: 0x2e00fa93 │ │ │ │ @ instruction: 0x4649d0d6 │ │ │ │ andscs r4, pc, #72, 12 @ 0x4800000 │ │ │ │ - ldc2l 0, cr15, [r2, #804] @ 0x324 │ │ │ │ + ldc2 0, cr15, [ip, #804] @ 0x324 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0c94640 │ │ │ │ - @ instruction: 0xe7cbfabd │ │ │ │ + strb pc, [fp, r7, lsl #21] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ andlt fp, r2, r8, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs lr, {r4, r5, r6, r7, r8, pc}^ │ │ │ │ @ instruction: 0xf0c5460d │ │ │ │ - @ instruction: 0x4607f93b │ │ │ │ + strmi pc, [r7], -r5, lsl #18 │ │ │ │ cmple fp, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffecf7fa │ │ │ │ + @ instruction: 0xf80af7fb │ │ │ │ ldrdhi pc, [r8], -r5 │ │ │ │ - @ instruction: 0xf92af0c5 │ │ │ │ + @ instruction: 0xf8f4f0c5 │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmple r0, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffdaf7fa │ │ │ │ + @ instruction: 0xfff8f7fa │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ ldrbtmi pc, [r0], ip, asr #4 @ │ │ │ │ ldreq pc, [r1], r0, asr #5 │ │ │ │ @ instruction: 0xf506443b │ │ │ │ ldrmi r6, [sl], -sl, ror #3 │ │ │ │ smmlseq r0, r6, r8, pc @ │ │ │ │ - @ instruction: 0xf834f0c6 │ │ │ │ + @ instruction: 0xfffef0c5 │ │ │ │ cdpcs 8, 0, cr6, cr15, cr14, {7} │ │ │ │ @ instruction: 0xf0c5d00f │ │ │ │ - vmla.i8 d31, d4, d3 │ │ │ │ + vadd.i8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - blx 0x899e0c │ │ │ │ + @ instruction: 0xf9eaf0c9 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c94638 │ │ │ │ - @ instruction: 0x4620fa5b │ │ │ │ + strtmi pc, [r0], -r5, lsr #20 │ │ │ │ ldrtmi r6, [sl], -r9, lsr #16 │ │ │ │ stc2 7, cr15, [r2], {254} @ 0xfe │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91028 │ │ │ │ - ldr pc, [pc, r3, lsl #20]! │ │ │ │ + ldr pc, [pc, sp, asr #19]! │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf9faf0c9 │ │ │ │ + @ instruction: 0xf9c4f0c9 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - @ instruction: 0x008b24b2 │ │ │ │ + addeq r2, fp, lr, ror #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8904604 │ │ │ │ ldrdlt r0, [r3], r1 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ suble r2, pc, r0, lsl #16 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ stmdavs pc!, {r4, r5, r6, ip, lr, pc}^ @ │ │ │ │ - @ instruction: 0xf8b8f0c5 │ │ │ │ + @ instruction: 0xf882f0c5 │ │ │ │ svccs 0x000f4680 │ │ │ │ @ instruction: 0xf894d161 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f3fc │ │ │ │ + blcs 0x6f3c0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5ff69 │ │ │ │ + @ instruction: 0xf8d5ff87 │ │ │ │ @ instruction: 0xf0c59008 │ │ │ │ - strmi pc, [r7], -r7, lsr #17 │ │ │ │ + @ instruction: 0x4607f871 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d146 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f420 │ │ │ │ + blcs 0x6f3e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0xa9d908 │ │ │ │ + blmi 0xa9d944 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrmi r2, [r7], #-917 @ 0xfffffc6b │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ movwlt r2, #26368 @ 0x6700 │ │ │ │ bicsvc pc, r4, r0, lsl #4 │ │ │ │ @ instruction: 0x07d4f8d0 │ │ │ │ - @ instruction: 0xffd6f0c5 │ │ │ │ + @ instruction: 0xffa0f0c5 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4642 │ │ │ │ andcs pc, r1, fp, lsl #24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -79423,135 +79408,135 @@ │ │ │ │ andlt sp, r3, pc, lsr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf60083f0 │ │ │ │ @ instruction: 0xf8d00158 │ │ │ │ @ instruction: 0xf0c50858 │ │ │ │ - @ instruction: 0xe7ddffb5 │ │ │ │ + @ instruction: 0xe7ddff7f │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf97af0c9 │ │ │ │ + @ instruction: 0xf944f0c9 │ │ │ │ vaba.s8 d30, d20, d25 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91027 │ │ │ │ - @ instruction: 0xe79ef971 │ │ │ │ + @ instruction: 0xe79ef93b │ │ │ │ bfi r4, r8, #12, #17 │ │ │ │ - addeq r2, fp, r4, lsr #7 │ │ │ │ + addeq r2, fp, r0, ror #7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -ip, asr #16 │ │ │ │ ldrmi r4, [r2], r5, lsl #12 │ │ │ │ @ instruction: 0xf0c54699 │ │ │ │ - stccs 8, cr15, [pc], {55} @ 0x37 │ │ │ │ + stccs 8, cr15, [pc], {1} │ │ │ │ @ instruction: 0xf0404680 │ │ │ │ @ instruction: 0xf895808f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f520 │ │ │ │ + blcs 0x6f4e4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmvs r4!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf826f0c5 │ │ │ │ + ldmvs r4!, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xfff0f0c4 │ │ │ │ stccs 6, cr4, [pc], {7} │ │ │ │ addhi pc, sp, r0, asr #32 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr6, cr10, {7} │ │ │ │ + mrc2 7, 7, pc, cr4, cr10, {7} │ │ │ │ svceq 0x0000f1ba │ │ │ │ addhi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xa1bcac │ │ │ │ - @ instruction: 0xf842f0c5 │ │ │ │ + blx 0x119bc70 │ │ │ │ + @ instruction: 0xf80cf0c5 │ │ │ │ @ instruction: 0xf0c54604 │ │ │ │ - @ instruction: 0x4641f83f │ │ │ │ + strbmi pc, [r1], -r9, lsl #16 @ │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0xf9a00a │ │ │ │ + blx 0x219fce │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - blx 0xe9a012 │ │ │ │ + blx 0x119fd6 │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf1b94620 │ │ │ │ subsle r0, r4, r0, lsl #30 │ │ │ │ - stc2 0, cr15, [r2], #812 @ 0x32c │ │ │ │ + stc2l 0, cr15, [ip], #-812 @ 0xfffffcd4 │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xfff4f0c4 │ │ │ │ + @ instruction: 0xffbef0c4 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ cmnle r5, r7, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 5, pc, cr4, cr10, {7} @ │ │ │ │ - @ instruction: 0xffe4f0c4 │ │ │ │ + mcr2 7, 6, pc, cr2, cr10, {7} @ │ │ │ │ + @ instruction: 0xffaef0c4 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ cmple ip, r0, lsl #13 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 4, pc, cr4, cr10, {7} │ │ │ │ - @ instruction: 0xf808f0c5 │ │ │ │ + mrc2 7, 5, pc, cr2, cr10, {7} │ │ │ │ + @ instruction: 0xffd2f0c4 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ce4607 │ │ │ │ - @ instruction: 0x463afb3f │ │ │ │ + ldrtmi pc, [sl], -r9, lsl #22 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - mcrr2 0, 12, pc, r2, cr11 @ │ │ │ │ + stc2 0, cr15, [ip], {203} @ 0xcb │ │ │ │ ldrdhi pc, [ip], -r6 │ │ │ │ @ instruction: 0xf0c46837 │ │ │ │ - strtmi pc, [r1], -r5, asr #31 │ │ │ │ + strtmi pc, [r1], -pc, lsl #31 │ │ │ │ @ instruction: 0xf0ce4606 │ │ │ │ - ldrtmi pc, [r2], -fp, lsl #21 @ │ │ │ │ + @ instruction: 0x4632fa55 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x141bd5e │ │ │ │ - @ instruction: 0xffbaf0c4 │ │ │ │ + blx 0x141bd22 │ │ │ │ + @ instruction: 0xff84f0c4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xfe71a0a8 │ │ │ │ + blx 0x199a06c │ │ │ │ strtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fe4639 │ │ │ │ andcs pc, r1, r3, asr #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0cb87f0 │ │ │ │ - @ instruction: 0xe7a9fc1d │ │ │ │ + str pc, [r9, r7, ror #23]! │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8c2f0c9 │ │ │ │ + @ instruction: 0xf88cf0c9 │ │ │ │ @ instruction: 0xf0c468b4 │ │ │ │ - @ instruction: 0x4607ff99 │ │ │ │ + strmi pc, [r7], -r3, ror #30 │ │ │ │ @ instruction: 0xf43f2c0f │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91024 │ │ │ │ - @ instruction: 0xf1baf8b3 │ │ │ │ + @ instruction: 0xf1baf87d │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ andscs sl, r0, #468 @ 0x1d4 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfed9a0fc │ │ │ │ + blx 0x201a0c0 │ │ │ │ vabd.s8 q15, q2, q15 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c91029 │ │ │ │ - str pc, [r3, r1, lsr #17]! │ │ │ │ + str pc, [r3, fp, ror #16]! │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf898f0c9 │ │ │ │ + @ instruction: 0xf862f0c9 │ │ │ │ svclt 0x0000e78a │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb5004 │ │ │ │ + bl 0xfebb4fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q10, q10, d0[2] │ │ │ │ ldmdblt r4!, {r6, r7, sl} │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -79572,808 +79557,808 @@ │ │ │ │ ldrdcs r4, [r0], -r2 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ andlt fp, r2, r3, lsl #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ ldmeq fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - b 0x1125e78 │ │ │ │ + b 0x1125e3c │ │ │ │ bicsmi r7, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf0c468ae │ │ │ │ - strmi pc, [r7], -r9, lsr #30 │ │ │ │ + @ instruction: 0x4607fef3 │ │ │ │ cmnle lr, pc, lsl #28 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ ldrdhi pc, [r4], -r5 │ │ │ │ - @ instruction: 0xff18f0c4 │ │ │ │ + cdp2 0, 14, cr15, cr2, cr4, {6} │ │ │ │ @ instruction: 0xf1b84606 │ │ │ │ cmnle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - stc2 0, cr15, [r8, #-808] @ 0xfffffcd8 │ │ │ │ + ldc2l 0, cr15, [r2], {202} @ 0xca │ │ │ │ @ instruction: 0xf0c52000 │ │ │ │ - @ instruction: 0xf8d5fbbb │ │ │ │ + @ instruction: 0xf8d5fb85 │ │ │ │ strmi sl, [r0], ip │ │ │ │ - cdp2 0, 15, cr15, cr12, cr4, {6} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr4, {6} │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r2, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2 0, cr15, [r6], {202} @ 0xca │ │ │ │ + stc2l 0, cr15, [r0], #-808 @ 0xfffffcd8 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - cdp2 0, 14, cr15, cr2, cr4, {6} │ │ │ │ + cdp2 0, 10, cr15, cr12, cr4, {6} │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ teqle pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r2, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r0, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [ip], #-808 @ 0xfffffcd8 │ │ │ │ + mcrr2 0, 12, pc, r6, cr10 @ │ │ │ │ ldrtmi r6, [sl], -r9, ror #17 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0x4620fa59 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ - blx 0x159bf50 │ │ │ │ + blx 0x159bf14 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vaba.s8 q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81026 │ │ │ │ - @ instruction: 0xf8d5ffd5 │ │ │ │ + @ instruction: 0xf8d5ff9f │ │ │ │ @ instruction: 0xf0c48004 │ │ │ │ - strmi pc, [r6], -fp, lsr #29 │ │ │ │ + @ instruction: 0x4606fe75 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ vqadd.s8 d29, d20, d2 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81028 │ │ │ │ - ldr pc, [r3, r5, asr #31] │ │ │ │ + ldr pc, [r3, pc, lsl #31] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffbcf0c8 │ │ │ │ + @ instruction: 0xff86f0c8 │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0xe79dffb3 │ │ │ │ + @ instruction: 0xe79dff7d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb51cc │ │ │ │ + bl 0xfebb5190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - @ instruction: 0x4605fe75 │ │ │ │ + @ instruction: 0x4605fe3f │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [r0, #808]! @ 0x328 │ │ │ │ + ldc2l 0, cr15, [sl, #-808]! @ 0xfffffcd8 │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strdcs pc, [r1], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff74f0c8 │ │ │ │ + @ instruction: 0xff3ef0c8 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r4], r0 │ │ │ │ stmdavs pc, {r0, r1, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdaeq r3, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - cdp2 0, 3, cr15, cr10, cr4, {6} │ │ │ │ + cdp2 0, 0, cr15, cr4, cr4, {6} │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf894d13c │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f8f8 │ │ │ │ + blcs 0x6f8bc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf0c4fceb │ │ │ │ - strtmi pc, [r9], -fp, lsr #28 │ │ │ │ + @ instruction: 0xf0c4fd09 │ │ │ │ + @ instruction: 0x4629fdf5 │ │ │ │ @ instruction: 0xf0c84607 │ │ │ │ - @ instruction: 0xf8d6ff4d │ │ │ │ + @ instruction: 0xf8d6ff17 │ │ │ │ @ instruction: 0xf0c49008 │ │ │ │ - strmi pc, [r5], -r3, lsr #28 │ │ │ │ + strmi pc, [r5], -sp, ror #27 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf894d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6f928 │ │ │ │ + blcs 0x6f8ec │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - blmi 0x61d400 │ │ │ │ + blmi 0x61d43c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1576 @ 0xfffff9d8 │ │ │ │ ldmpl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ ldrtmi r8, [r9], #-0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strtmi r9, [sl], -r1, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf950f0d3 │ │ │ │ + @ instruction: 0xf91af0d3 │ │ │ │ @ instruction: 0x462a6871 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff18f0c8 │ │ │ │ + cdp2 0, 14, cr15, cr2, cr8, {6} │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - ldrb pc, [r2, pc, lsl #30] @ │ │ │ │ - addeq r1, fp, r2, lsr #29 │ │ │ │ + @ instruction: 0xe7d2fed9 │ │ │ │ + ldrdeq r1, [fp], lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, sp, asr #17 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ - ldc2l 0, cr15, [r6, #784] @ 0x310 │ │ │ │ + stc2 0, cr15, [r0, #784]! @ 0x310 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d17b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa00 │ │ │ │ + blcs 0x6f9c4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fc87 │ │ │ │ + @ instruction: 0xf8d4fca5 │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - strmi pc, [r5], -r5, asr #27 │ │ │ │ + strmi pc, [r5], -pc, lsl #27 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d179 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fa24 │ │ │ │ + blcs 0x6f9e8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x462bfc75 │ │ │ │ + @ instruction: 0x462bfc93 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xf1b94638 │ │ │ │ andsle r0, r4, r0, lsl #30 │ │ │ │ - blx 0xfed1a4aa │ │ │ │ + blx 0x1f9a46e │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs r3!, {r2, r4, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ stmdavs r1!, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe47f0 │ │ │ │ @ instruction: 0xf0cab92d │ │ │ │ - @ instruction: 0xf1b8fbc1 │ │ │ │ + @ instruction: 0xf1b8fb8b │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ @ instruction: 0x9010f8d4 │ │ │ │ - ldc2 0, cr15, [r2, #784] @ 0x310 │ │ │ │ + ldc2l 0, cr15, [ip, #-784] @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf1b94680 │ │ │ │ cmple pc, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcrr2 7, 15, pc, r2, cr10 @ │ │ │ │ + stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - stc2 0, cr15, [r0, #784] @ 0x310 │ │ │ │ + stc2l 0, cr15, [sl, #-784] @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ cmple sp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + mcrr2 7, 15, pc, lr, cr10 @ │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stmdbhi r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x71a532 │ │ │ │ - blcs 0x78298 │ │ │ │ + blx 0xff99a4f4 │ │ │ │ + blcs 0x7825c │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0x46290895 │ │ │ │ ldrdeq pc, [r4], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 8, cr15, cr4, cr8, {6} │ │ │ │ + cdp2 0, 4, cr15, cr14, cr8, {6} │ │ │ │ ldrdeq pc, [r8], #-136 @ 0xffffff78 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ - @ instruction: 0xf852f0c9 │ │ │ │ + @ instruction: 0xf81cf0c9 │ │ │ │ vabd.s8 d30, d20, d30 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - @ instruction: 0xf8d4fe75 │ │ │ │ + @ instruction: 0xf8d4fe3f │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - strmi pc, [r5], -fp, asr #26 │ │ │ │ + @ instruction: 0x4605fd15 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vhadd.s8 d29, d20, d5 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - str pc, [r6, r5, ror #28] │ │ │ │ + str pc, [r6, pc, lsr #28] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r9, r3, asr r8 @ │ │ │ │ - cdp2 0, 5, cr15, cr12, cr8, {6} │ │ │ │ + cdp2 0, 2, cr15, cr6, cr8, {6} │ │ │ │ ldrdge pc, [r4], -r4 │ │ │ │ - ldc2 0, cr15, [r2, #-784]! @ 0xfffffcf0 │ │ │ │ + ldc2l 0, cr15, [ip], #784 @ 0x310 │ │ │ │ @ instruction: 0xf1ba4681 │ │ │ │ adcsle r0, r1, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - cdp2 0, 4, cr15, cr12, cr8, {6} │ │ │ │ + cdp2 0, 1, cr15, cr6, cr8, {6} │ │ │ │ svclt 0x0000e7b2 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [sp], -pc, lsl #17 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ - ldc2 0, cr15, [r6, #-784] @ 0xfffffcf0 │ │ │ │ + stc2l 0, cr15, [r0], #784 @ 0x310 │ │ │ │ strmi r2, [r4], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fb80 │ │ │ │ + blcs 0x6fb44 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5fbc7 │ │ │ │ + @ instruction: 0xf8d5fbe5 │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - strmi pc, [r7], -r5, lsl #26 │ │ │ │ + strmi pc, [r7], -pc, asr #25 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fba4 │ │ │ │ + blcs 0x6fb68 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afbb5 │ │ │ │ + @ instruction: 0x463afbd3 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2 0, cr15, [r0], {201} @ 0xc9 │ │ │ │ + blx 0xff31a5e2 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ stmdavs fp!, {r0, r3, r5, r8, ip, lr, pc} │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe43f8 │ │ │ │ vtst.8 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - @ instruction: 0xf8d5fe03 │ │ │ │ + @ instruction: 0xf8d5fdcd │ │ │ │ @ instruction: 0xf0c4900c │ │ │ │ - @ instruction: 0x4607fcd9 │ │ │ │ + strmi pc, [r7], -r3, lsr #25 │ │ │ │ svceq 0x000ff1b9 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81029 │ │ │ │ - @ instruction: 0x463afdf3 │ │ │ │ + @ instruction: 0x463afdbd │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff61a672 │ │ │ │ + blx 0xfe89a636 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8d5d0d5 │ │ │ │ @ instruction: 0xf0c48010 │ │ │ │ - strmi pc, [r7], -r1, asr #25 │ │ │ │ + strmi pc, [r7], -fp, lsl #25 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf896d124 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fc2c │ │ │ │ + blcs 0x6fbf0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afb71 │ │ │ │ + ldrtmi pc, [sl], -pc, lsl #23 @ │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 1, cr15, cr4, cr8, {6} │ │ │ │ - blcs 0x78430 │ │ │ │ + ldc2l 0, cr15, [lr, #800] @ 0x320 │ │ │ │ + blcs 0x783f4 │ │ │ │ vqadd.s8 d29, d20, d30 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46210795 │ │ │ │ @ instruction: 0xf0c86c78 │ │ │ │ - ldcvs 13, cr15, [r8], #804 @ 0x324 │ │ │ │ + ldcvs 13, cr15, [r8], #588 @ 0x24c │ │ │ │ @ instruction: 0xf0c84621 │ │ │ │ - stmdavs r9!, {r0, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r6, #800]! @ 0x320 │ │ │ │ + stc2 0, cr15, [r0, #800] @ 0x320 │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb55c8 │ │ │ │ + bl 0xfebb558c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ andsle r2, r8, r1, lsl #22 │ │ │ │ andle r2, r7, r2, lsl #22 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ ldrle r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - blvs 0x166fc84 │ │ │ │ + blvs 0x166fc48 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84030 │ │ │ │ - @ instruction: 0xf890bd8f │ │ │ │ + @ instruction: 0xf890bd59 │ │ │ │ stmdblt sl!, {r0, r4, r6, r7, sp} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [sp], #-1682 @ 0xfffff96e │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ @ instruction: 0xf06fbfeb │ │ │ │ strtmi r0, [r1], -r3, lsl #4 │ │ │ │ @ instruction: 0xf0c84620 │ │ │ │ - ldrb pc, [sp, r5, ror #29] @ │ │ │ │ + ldrb pc, [sp, pc, lsr #29] @ │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ sbcvs r2, r2, r3, lsl #4 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ - blvs 0xff283050 │ │ │ │ + blvs 0xff283014 │ │ │ │ @ instruction: 0xf0c84621 │ │ │ │ - blls 0xddfb0 │ │ │ │ + blls 0xdde9c │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c8461a │ │ │ │ - @ instruction: 0xf247fed1 │ │ │ │ + @ instruction: 0xf247fe9b │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46202395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - @ instruction: 0xf04ffd5b │ │ │ │ + @ instruction: 0xf04ffd25 │ │ │ │ strvs r3, [fp, #1023]! @ 0x3ff │ │ │ │ svclt 0x0000e7b0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmiavs sp, {r0, r7, ip, sp, pc}^ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - ldc2 0, cr15, [lr], {196} @ 0xc4 │ │ │ │ + blx 0xffa9a776 │ │ │ │ strmi r2, [r7], -pc, lsl #26 │ │ │ │ @ instruction: 0xf896d130 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fd70 │ │ │ │ + blcs 0x6fd34 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - ldmib r4, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib r4, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r3], -r4, lsl #2 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff91 │ │ │ │ + @ instruction: 0xf8d4ffaf │ │ │ │ @ instruction: 0xf0c4a008 │ │ │ │ - strmi pc, [r5], -r7, lsl #24 │ │ │ │ + @ instruction: 0x4605fbd1 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d121 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fda0 │ │ │ │ + blcs 0x6fd64 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463afab7 │ │ │ │ + @ instruction: 0x463afad5 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ ldrbmi r6, [fp], -r1, ror #16 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ smmlsr fp, r0, pc, r4 @ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [r8, #-800] @ 0xfffffce0 │ │ │ │ + ldc2l 0, cr15, [r2], {200} @ 0xc8 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0x463afcff │ │ │ │ + ldrtmi pc, [sl], -r9, asr #25 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcsle r0, pc, r0, lsl #30 │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - ldc2l 0, cr15, [r0], #800 @ 0x320 │ │ │ │ + ldc2 0, cr15, [sl], #800 @ 0x320 │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - stc2l 0, cr15, [ip], #800 @ 0x320 │ │ │ │ + ldc2 0, cr15, [r6], #800 @ 0x320 │ │ │ │ svclt 0x0000e7d2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [lr], -sp, asr #17 │ │ │ │ ldrdge pc, [r0], -sp @ │ │ │ │ ldrmi r4, [r1], r7, lsl #12 │ │ │ │ @ instruction: 0xf0c44698 │ │ │ │ - vstrcs d15, [pc, #-716] @ 0x5e2ac │ │ │ │ + vstrcs d15, [pc, #-500] @ 0x5e348 │ │ │ │ tstle ip, r4, lsl #12 │ │ │ │ smullscc pc, r1, r7, r8 @ │ │ │ │ ldrtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x199c578 │ │ │ │ + blx 0xfe11c53c │ │ │ │ ldrdcs lr, [r4, -r6] │ │ │ │ strbmi r4, [r3], -r0, lsr #12 │ │ │ │ - @ instruction: 0xff26f7fb │ │ │ │ + @ instruction: 0xff44f7fb │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ tstle pc, r0, lsl #30 │ │ │ │ @ instruction: 0x46536871 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vabd.s8 d30, d4, d4 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81025 │ │ │ │ - @ instruction: 0xe7e3fcb1 │ │ │ │ + @ instruction: 0xe7e3fc7b │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ stclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - stc2 0, cr15, [r8], #800 @ 0x320 │ │ │ │ + ldc2l 0, cr15, [r2], #-800 @ 0xfffffce0 │ │ │ │ strtmi r6, [r1], -r8, lsr #25 │ │ │ │ - stc2 0, cr15, [r4], #800 @ 0x320 │ │ │ │ + stc2l 0, cr15, [lr], #-800 @ 0xfffffce0 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs pc, {r0, r7, ip, sp, pc} @ │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x46984691 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ - blx 0x1b1a91a │ │ │ │ + blx 0xd9a8de │ │ │ │ strmi r2, [r5], -pc, lsl #30 │ │ │ │ @ instruction: 0xf896d142 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fed8 │ │ │ │ + blcs 0x6fe9c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d4fa1b │ │ │ │ + @ instruction: 0xf8d4fa39 │ │ │ │ @ instruction: 0xf0c4b00c │ │ │ │ - @ instruction: 0x4607fb59 │ │ │ │ + strmi pc, [r7], -r3, lsr #22 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d140 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fefc │ │ │ │ + blcs 0x6fec0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - strtmi pc, [sl], -r9, lsl #20 │ │ │ │ + strtmi pc, [sl], -r7, lsr #20 │ │ │ │ strbmi r6, [r3], -r1, ror #18 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - @ instruction: 0xf8d4ff83 │ │ │ │ + @ instruction: 0xf8d4ffa1 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - strmi pc, [r5], -r1, asr #22 │ │ │ │ + strmi pc, [r5], -fp, lsl #22 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6ff2c │ │ │ │ + blcs 0x6fef0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x463af9f1 │ │ │ │ + ldrtmi pc, [sl], -pc, lsl #20 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrbmi r6, [r3], -r1, lsr #17 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0xe6954ff0 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - mcrr2 0, 12, pc, r2, cr8 @ │ │ │ │ + stc2 0, cr15, [ip], {200} @ 0xc8 │ │ │ │ ldrdlt pc, [ip], -r4 │ │ │ │ - blx 0x69a9be │ │ │ │ + blx 0xff91a980 │ │ │ │ @ instruction: 0xf1bb4607 │ │ │ │ adcsle r0, lr, pc, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, fp, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [r2], #-800 @ 0xfffffce0 │ │ │ │ + blx 0xfff9a9aa │ │ │ │ vaba.s8 d30, d20, d31 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - ldrtmi pc, [sl], -r9, lsr #24 @ │ │ │ │ + @ instruction: 0x463afbf3 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf1b847c8 │ │ │ │ sbcle r0, pc, r0, lsl #30 │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-164 @ 0xffffff5c │ │ │ │ - ldc2 0, cr15, [sl], {200} @ 0xc8 │ │ │ │ + blx 0xff99a9da │ │ │ │ @ instruction: 0x46296cb8 │ │ │ │ - ldc2 0, cr15, [r6], {200} @ 0xc8 │ │ │ │ + blx 0xff89a9e2 │ │ │ │ svclt 0x0000e7c2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdbvs ip, {r0, r7, ip, sp, pc} │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ ldrdlt pc, [r8], -sp @ │ │ │ │ - blx 0xff79aa34 │ │ │ │ + blx 0xfea1a9f8 │ │ │ │ strmi r2, [r0], pc, lsl #24 │ │ │ │ @ instruction: 0xf896d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x6fff4 │ │ │ │ + blcs 0x6ffb8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0xf8d5f98d │ │ │ │ + @ instruction: 0xf8d5f9ab │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - strmi pc, [r4], -fp, asr #21 │ │ │ │ + @ instruction: 0x4604fa95 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf896d12b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70018 │ │ │ │ + blcs 0x6ffdc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - stmdbvs r9!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r9!, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7fb463b │ │ │ │ - @ instruction: 0x4621fef5 │ │ │ │ + qadd16mi pc, r1, r3 @ │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x4622465b │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vmin.s8 d30, d4, d12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81024 │ │ │ │ - @ instruction: 0xf8d5fbc9 │ │ │ │ + @ instruction: 0xf8d5fb93 │ │ │ │ @ instruction: 0xf0c4a00c │ │ │ │ - @ instruction: 0x4604fa9f │ │ │ │ + strmi pc, [r4], -r9, ror #20 │ │ │ │ svceq 0x000ff1ba │ │ │ │ vqadd.s8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102a │ │ │ │ - @ instruction: 0xe7d4fbb9 │ │ │ │ + ldrb pc, [r4, r3, lsl #23] @ │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - blx 0xfec9aaea │ │ │ │ + blx 0x1f1aaae │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - blx 0xfeb9aaf2 │ │ │ │ + blx 0x1e1aab6 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ movwne lr, #14801 @ 0x39d1 │ │ │ │ ldrmi fp, [r1], r1, lsl #1 │ │ │ │ @ instruction: 0xf0034606 │ │ │ │ svccs 0x0000021f │ │ │ │ - blcs 0x8e45c │ │ │ │ + blcs 0x8e420 │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ @ instruction: 0xf802fa61 │ │ │ │ @ instruction: 0xf8d5d137 │ │ │ │ @ instruction: 0xf0c4b004 │ │ │ │ - strmi pc, [r4], -r7, ror #20 │ │ │ │ + @ instruction: 0x4604fa31 │ │ │ │ svceq 0x000ff1bb │ │ │ │ @ instruction: 0xf896d119 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x700e0 │ │ │ │ + blcs 0x700a4 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7fa2204 │ │ │ │ - @ instruction: 0x4640f917 │ │ │ │ - @ instruction: 0xff10f0c4 │ │ │ │ + @ instruction: 0x4640f935 │ │ │ │ + cdp2 0, 13, cr15, cr10, cr4, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strbmi r4, [r8, r0, lsr #12] │ │ │ │ stmiavs r9!, {r0, r1, r2, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x46224653 │ │ │ │ andlt r4, r1, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqrshl.s8 d30, d26, d20 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c8102b │ │ │ │ - strb pc, [r6, r7, ror #22]! @ │ │ │ │ + @ instruction: 0xe7e6fb31 │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ ldclvs 6, cr4, [r8], #-132 @ 0xffffff7c │ │ │ │ - blx 0x181ab8e │ │ │ │ + blx 0xa9ab52 │ │ │ │ @ instruction: 0x46216cb8 │ │ │ │ - blx 0x171ab96 │ │ │ │ + blx 0x99ab5a │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ - b 0x141f6d4 │ │ │ │ + b 0x141f698 │ │ │ │ ldclvs 1, cr7, [r8], {216} @ 0xd8 │ │ │ │ - blx 0x1b1abaa │ │ │ │ + blx 0xd9ab6e │ │ │ │ svclt 0x0000e7bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ movwvc lr, #14801 @ 0x39d1 │ │ │ │ @ instruction: 0xf8dd4680 │ │ │ │ ldrmi r9, [r2], r0, lsr #32 │ │ │ │ tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00182b00 │ │ │ │ - blx 0x1a2a0b8 │ │ │ │ + blx 0x1a2a07c │ │ │ │ tstple r0, r1, lsl #14 @ p-variant is OBSOLETE │ │ │ │ - blx 0x41abd0 │ │ │ │ + @ instruction: 0xf9d8f0c4 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ - cdp2 0, 12, cr15, cr4, cr4, {6} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr4, {6} │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - bllt 0x1f0810 │ │ │ │ + bllt 0x1f07d4 │ │ │ │ strbmi r6, [fp], -r1, lsr #17 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ vqrshl.s8 q15, q8, q2 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ svceq 0x00f90695 │ │ │ │ @ instruction: 0xf0c86cf0 │ │ │ │ - @ instruction: 0xf0c4fb37 │ │ │ │ - @ instruction: 0x4605f9f5 │ │ │ │ + @ instruction: 0xf0c4fb01 │ │ │ │ + @ instruction: 0x4605f9bf │ │ │ │ @ instruction: 0xf0c44638 │ │ │ │ - strmi pc, [r1], -fp, lsr #29 │ │ │ │ + @ instruction: 0x4601fe75 │ │ │ │ ldrbmi r4, [r0, r8, lsr #12] │ │ │ │ @ instruction: 0x46296c70 │ │ │ │ - blx 0x49ac2a │ │ │ │ + blx 0xff71abec │ │ │ │ @ instruction: 0x46296cb0 │ │ │ │ - blx 0x39ac32 │ │ │ │ + blx 0xff61abf4 │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0xe7f10695 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5b24 │ │ │ │ + bl 0xfebb5ae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ @ instruction: 0x460f4615 │ │ │ │ - @ instruction: 0xf9d4f0c4 │ │ │ │ + @ instruction: 0xf99ef0c4 │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ @ instruction: 0xf8941aed │ │ │ │ - blcs 0x6ac8c │ │ │ │ + blcs 0x6ac50 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ strtmi r2, [sl], #-516 @ 0xfffffdfc │ │ │ │ - @ instruction: 0xf882f7fa │ │ │ │ + @ instruction: 0xf8a0f7fa │ │ │ │ tstle r3, pc, lsl #30 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1691 @ 0xfffff965 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ vadd.f32 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c86bd8 │ │ │ │ - andcs pc, r1, #15616 @ 0x3d00 │ │ │ │ + andcs pc, r1, #1792 @ 0x700 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - ldc2 0, cr15, [r8], #-800 @ 0xfffffce0 │ │ │ │ + stc2 0, cr15, [r2], {200} @ 0xc8 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0xff11accc │ │ │ │ + blx 0xfe39ac90 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andcs r6, r0, r3, lsr #11 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5bc4 │ │ │ │ + bl 0xfebb5b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - @ instruction: 0x4605f979 │ │ │ │ + strmi pc, [r5], -r3, asr #18 │ │ │ │ tstle ip, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf82af7fa │ │ │ │ + @ instruction: 0xf848f7fa │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0ca2204 │ │ │ │ - strtmi pc, [r0], -pc, lsl #17 │ │ │ │ + @ instruction: 0x4620f859 │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ ldc2l 7, cr15, [r4], #1012 @ 0x3f4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c81027 │ │ │ │ - @ instruction: 0xe7e3fa77 │ │ │ │ + strb pc, [r3, r1, asr #20]! @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5c44 │ │ │ │ + bl 0xfebb5c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ addne pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c4460e │ │ │ │ - @ instruction: 0x4605f939 │ │ │ │ + strmi pc, [r5], -r3, lsl #18 │ │ │ │ @ instruction: 0xd1292f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffeaf7f9 │ │ │ │ + @ instruction: 0xf808f7fa │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ rscsmi pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf602442b │ │ │ │ @ instruction: 0xf8d201dc │ │ │ │ @ instruction: 0x461a08dc │ │ │ │ - @ instruction: 0xf82ef0c5 │ │ │ │ + @ instruction: 0xfff8f0c4 │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, r7, lsr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - blx 0xb1adf4 │ │ │ │ + @ instruction: 0xf9f4f0c8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - ldrdeq r1, [fp], r2 │ │ │ │ + addeq r1, fp, lr, lsl #10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ @@ -80392,15 +80377,15 @@ │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ ldmiblt r7!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x159ae68 │ │ │ │ + blx 0x81ae2c │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80413,15 +80398,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe71b4bc │ │ │ │ + blx 0x169b480 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, fp, fp, lsr #22 │ │ │ │ stmdbvc r0, {r0, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -80433,23 +80418,23 @@ │ │ │ │ ldrdge pc, [r8], -r1 │ │ │ │ ldrdhi pc, [ip], -r1 │ │ │ │ stmib sp, {r1, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd7902 │ │ │ │ @ instruction: 0xf8cda010 │ │ │ │ @ instruction: 0xf8cd8014 │ │ │ │ @ instruction: 0x9607b018 │ │ │ │ - blx 0xfea1cbe2 │ │ │ │ + blx 0xfea1cba6 │ │ │ │ strmi r9, [r4], -r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fd4628 │ │ │ │ ldmiblt r7!, {r0, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0x4632d018 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9f2f0c8 │ │ │ │ + @ instruction: 0xf9bcf0c8 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r0, lsr #2 │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ @@ -80462,155 +80447,155 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xe9b580 │ │ │ │ + @ instruction: 0xf9f6f248 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ biccc pc, r0, #201326595 @ 0xc000003 │ │ │ │ push {r0, r1, r3, r4, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebb5e78 │ │ │ │ + bl 0xfebb5e3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs sp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf015460c │ │ │ │ svclt 0x00180801 │ │ │ │ andle r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x460781f0 │ │ │ │ - blx 0x139cc96 │ │ │ │ + blx 0x139cc5a │ │ │ │ strmi r1, [r1], -fp, ror #24 │ │ │ │ strmi r6, [r6], -r2, lsr #18 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3!, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strbmi fp, [r2], -fp, asr #2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf998f0c8 │ │ │ │ + @ instruction: 0xf962f0c8 │ │ │ │ ldrtmi r6, [r2], -r1, ror #17 │ │ │ │ @ instruction: 0xf7fd4638 │ │ │ │ mulcs r1, fp, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf8d468a3 │ │ │ │ - blcs 0x7ed44 │ │ │ │ + blcs 0x7ed08 │ │ │ │ @ instruction: 0xf1c8d1df │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb5f04 │ │ │ │ + bl 0xfebb5ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, , q12 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ umulllt r2, r3, r5, r3 │ │ │ │ strmi r4, [r8], -r4, lsl #12 │ │ │ │ @ instruction: 0xf0c4681d │ │ │ │ - bmi 0x45df84 │ │ │ │ + bmi 0x45de70 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ andcs r0, r0, #1073741860 @ 0x40000024 │ │ │ │ ldrmi r4, [ip], #-1048 @ 0xfffffbe8 │ │ │ │ andmi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf501442b │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - @ instruction: 0xff22f0c4 │ │ │ │ + cdp2 0, 14, cr15, cr12, cr4, {6} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r1, fp, r8, lsr r2 │ │ │ │ + addeq r1, fp, r4, ror r2 │ │ │ │ ldmdblt r3!, {r0, r1, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ andcs r4, r0, r4, lsl #12 │ │ │ │ - stc2l 0, cr15, [r4], #-784 @ 0xfffffcf0 │ │ │ │ + stc2 0, cr15, [lr], #-784 @ 0xfffffcf0 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ca6819 │ │ │ │ - movwcs pc, #2319 @ 0x90f @ │ │ │ │ + movwcs pc, #2265 @ 0x8d9 @ │ │ │ │ andcs r6, r0, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb5fb8 │ │ │ │ + bl 0xfebb5f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - strmi pc, [r5], -fp, lsl #31 │ │ │ │ + @ instruction: 0x4605ff55 │ │ │ │ rscsne pc, pc, pc, asr #32 │ │ │ │ - mcrr2 0, 12, pc, r0, cr4 @ │ │ │ │ + stc2 0, cr15, [sl], {196} @ 0xc4 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ strtmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0xffe1b0fe │ │ │ │ + blx 0xff09b0c2 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - ldrtmi pc, [r2], -r9, ror #19 @ │ │ │ │ + @ instruction: 0x4632f9b3 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9e4f0c8 │ │ │ │ + @ instruction: 0xf9aef0c8 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0c82208 │ │ │ │ - strtmi pc, [sl], -r9, lsl #23 │ │ │ │ + @ instruction: 0x462afb53 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x199b128 │ │ │ │ + blt 0xc1b0ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6010 │ │ │ │ + bl 0xfebb5fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ strmi r3, [r4], -r8, asr #1 │ │ │ │ sbceq pc, r0, r3, asr #7 │ │ │ │ tstcs r0, r8, lsr #18 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs pc, {r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ @ │ │ │ │ @ instruction: 0xf0c3460e │ │ │ │ - @ instruction: 0x4605ff53 │ │ │ │ + @ instruction: 0x4605ff1d │ │ │ │ tstle fp, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mcr2 7, 0, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr2, cr9, {7} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ ldmdavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd462a │ │ │ │ andcs pc, r1, pc, asr #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf852f0c8 │ │ │ │ + @ instruction: 0xf81cf0c8 │ │ │ │ svclt 0x0000e7e4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb6090 │ │ │ │ + bl 0xfebb6054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ stmdbcs pc, {r1, r2, r9, sl, lr} @ │ │ │ │ ldm pc, {r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r7, -r1] │ │ │ │ eorscc r2, r0, r9, lsr #18 │ │ │ │ mrccc 7, 1, r3, cr14, cr7, {1} │ │ │ │ @@ -80641,568 +80626,568 @@ │ │ │ │ ubfx r6, r5, #24, #6 │ │ │ │ addpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldcvs 3, cr2, [r5, #-8] │ │ │ │ vaba.s8 q15, q10, q7 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf0c30795 │ │ │ │ - @ instruction: 0x4605fed9 │ │ │ │ + strmi pc, [r5], -r3, lsr #29 │ │ │ │ @ instruction: 0xf0c86cf9 │ │ │ │ - @ instruction: 0x6cbaf92f │ │ │ │ + ldcvs 8, cr15, [sl], #996 @ 0x3e4 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf93ef0c8 │ │ │ │ + @ instruction: 0xf908f0c8 │ │ │ │ strb r2, [sp, r9, lsl #6] │ │ │ │ - cdp2 0, 12, cr15, cr12, cr3, {6} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr3, {6} │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ mrrcvs 6, 0, r4, sl, cr5 │ │ │ │ @ instruction: 0xf0c86d19 │ │ │ │ - movwcs pc, #14899 @ 0x3a33 @ │ │ │ │ + movwcs pc, #14845 @ 0x39fd @ │ │ │ │ vabd.s8 q15, q10, q0 │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf0c30795 │ │ │ │ - @ instruction: 0x4605febb │ │ │ │ + strmi pc, [r5], -r5, lsl #29 │ │ │ │ ldcvs 12, cr6, [r9, #-488]! @ 0xfffffe18 │ │ │ │ - blx 0xa1b290 │ │ │ │ + @ instruction: 0xf9f0f0c8 │ │ │ │ @ instruction: 0x4629221f │ │ │ │ @ instruction: 0xf0c84628 │ │ │ │ - fldmiaxvs r9!, {d15-d80} @ Deprecated │ │ │ │ + fldmiaxvs r9!, {d15-d53} @ Deprecated │ │ │ │ strtmi r4, [r8], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff82f0c8 │ │ │ │ + @ instruction: 0xff4cf0c8 │ │ │ │ str r2, [r9, r9, lsl #6]! │ │ │ │ rsbscs pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - vmax.s8 d20, d15, d11 │ │ │ │ - vsubl.s8 q8, d0, d28 │ │ │ │ + @ instruction: 0xf64e460b │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ tstcs r1, sp, lsr #4 │ │ │ │ vadd.i8 d22, d7, d0 │ │ │ │ - @ instruction: 0xf7b1fed1 │ │ │ │ - svclt 0x0000fd8b │ │ │ │ + @ instruction: 0xf7b1fe8f │ │ │ │ + svclt 0x0000fda9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @ instruction: 0xf8d0b087 │ │ │ │ - bmi 0x126b2f0 │ │ │ │ + bmi 0x126b2b4 │ │ │ │ strmi r2, [r6], -r0, lsl #10 │ │ │ │ strpl lr, [r3, #-2509] @ 0xfffff633 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ stmdbvs fp, {r3, r4, r5, r6, r8, ip, sp, pc} │ │ │ │ - blcs 0x3b080c │ │ │ │ + blcs 0x3b07d0 │ │ │ │ stmvs fp, {r1, r3, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ andle r2, r5, sp, lsl #22 │ │ │ │ - blcs 0x3b9018 │ │ │ │ + blcs 0x3b8fdc │ │ │ │ stmiavs fp, {r1, ip, lr, pc}^ │ │ │ │ - vstrle d2, [pc, #-52] @ 0x5efc0 │ │ │ │ - blmi 0xef0898 │ │ │ │ - blls 0x1b9064 │ │ │ │ + vstrle d2, [pc, #-52] @ 0x5ef84 │ │ │ │ + blmi 0xef085c │ │ │ │ + blls 0x1b9028 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple pc, r0, lsl #6 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - cdp2 0, 6, cr15, cr2, cr3, {6} │ │ │ │ + cdp2 0, 2, cr15, cr12, cr3, {6} │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x430a24 │ │ │ │ + stmdavs r3!, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x4309e8 │ │ │ │ vhadd.s8 , q2, │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46380295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff78f0c7 │ │ │ │ - blcs 0x4394c8 │ │ │ │ + @ instruction: 0xff42f0c7 │ │ │ │ + blcs 0x43948c │ │ │ │ vqadd.s8 d29, d4, d24 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46400295 │ │ │ │ eorne pc, r3, r2, asr r8 @ │ │ │ │ - @ instruction: 0xff6cf0c7 │ │ │ │ - blcs 0x1391e0 │ │ │ │ + @ instruction: 0xff36f0c7 │ │ │ │ + blcs 0x1391a4 │ │ │ │ ldm pc, {r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ strcs pc, [r6, #-3] │ │ │ │ strbmi r2, [r1], -r2 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ffa803 │ │ │ │ stcls 15, cr15, [r3, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ @ instruction: 0xf0c42000 │ │ │ │ - ldrtmi pc, [r9], -fp, ror #21 @ │ │ │ │ + @ instruction: 0x4639fab5 │ │ │ │ strbmi r4, [sl], -r3, lsl #12 │ │ │ │ @ instruction: 0xf8cd4628 │ │ │ │ strls r8, [r0, -r4] │ │ │ │ - blx 0xfe19b3b2 │ │ │ │ + blx 0x141b376 │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd463a │ │ │ │ @ instruction: 0x2001f9b5 │ │ │ │ strbmi lr, [r1], -sp, lsr #15 │ │ │ │ @ instruction: 0xf0c84640 │ │ │ │ - @ instruction: 0xe7e0f877 │ │ │ │ + strb pc, [r0, r1, asr #16]! @ │ │ │ │ strbmi r2, [r1], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c74640 │ │ │ │ - ldrb pc, [sl, r1, lsr #31] @ │ │ │ │ + ldrb pc, [sl, fp, ror #30] @ │ │ │ │ strbmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff52f0c7 │ │ │ │ + @ instruction: 0xff1cf0c7 │ │ │ │ strtmi lr, [r9], -sl, asr #15 │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - ldr pc, [r9, sp, asr #30]! │ │ │ │ - @ instruction: 0xf804f248 │ │ │ │ + @ instruction: 0xe7b9ff17 │ │ │ │ + @ instruction: 0xffc2f247 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ - blmi 0x15f588 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x15f54c │ │ │ │ @ instruction: 0xf6419000 │ │ │ │ @ instruction: 0xf1db4286 │ │ │ │ - svclt 0x0000fecb │ │ │ │ + svclt 0x0000fe95 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r3, ip, r4, r8 │ │ │ │ + eorseq r8, r3, ip, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebb62f0 │ │ │ │ + bl 0xfebb62b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x5a3078 │ │ │ │ + blmi 0x5a303c │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ cdpvs 3, 4, cr0, cr3, cr0, {0} │ │ │ │ cdpvs 1, 8, cr11, cr6, cr11, {5} │ │ │ │ smlabbeq r1, r5, r0, pc @ │ │ │ │ @ instruction: 0xf7ffa801 │ │ │ │ - blmi 0x3debfc │ │ │ │ - blls 0x139184 │ │ │ │ + blmi 0x3debc0 │ │ │ │ + blls 0x139148 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #53477376 @ 0x3300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84070 │ │ │ │ - @ instruction: 0xf0bfbb2f │ │ │ │ - stcvs 14, cr15, [r2, #564]! @ 0x234 │ │ │ │ + @ instruction: 0xf0bfbaf9 │ │ │ │ + stcvs 14, cr15, [r2, #348]! @ 0x15c │ │ │ │ strmi r2, [r6], -r1, lsl #6 │ │ │ │ andseq lr, sl, #196, 18 @ 0x310000 │ │ │ │ strb r6, [r1, r3, ror #12]! │ │ │ │ - @ instruction: 0xffc2f247 │ │ │ │ + @ instruction: 0xff80f247 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs r4, r0, #11534336 @ 0xb00000 │ │ │ │ ldrdeq lr, [r0, -r0] │ │ │ │ - bllt 0x79b47c │ │ │ │ + blt 0xffa1b440 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6364 │ │ │ │ + bl 0xfebb6328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x42310c │ │ │ │ + blmi 0x4230d0 │ │ │ │ strmi fp, [r2], -r4, lsl #1 │ │ │ │ stmdage r1, {r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ - blmi 0x2deb90 │ │ │ │ - blls 0x1391f0 │ │ │ │ + blmi 0x2deb54 │ │ │ │ + blls 0x1391b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ ldrdeq lr, [r1, -sp] │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c84010 │ │ │ │ - vpmin.s8 , , │ │ │ │ - svclt 0x0000ff95 │ │ │ │ + vpmax.s8 , , │ │ │ │ + svclt 0x0000ff53 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebb63b4 │ │ │ │ + bl 0xfebb6378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00030ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ subsne r6, fp, r0, asr #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xf9b4e8 │ │ │ │ + blx 0x21b4ac │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ pop {r0, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0c94008 │ │ │ │ - svclt 0x0000bee5 │ │ │ │ + svclt 0x0000beaf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebb63f8 │ │ │ │ + bl 0xfebb63bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x46040395 │ │ │ │ strtmi r4, [sl], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f96bd9 │ │ │ │ - stclvs 12, cr15, [r3, #-140]! @ 0xffffff74 │ │ │ │ + stclvs 12, cr15, [r3, #-260]! @ 0xfffffefc │ │ │ │ strvs r4, [r3, #1067]! @ 0x42b │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stmdale sp, {r0, r2, fp, sp} │ │ │ │ - bicscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + movwcc pc, #33352 @ 0x8248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ ldrsbeq pc, [ip], #131 @ 0x83 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebb6454 │ │ │ │ + bl 0xfebb6418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - subeq pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ + rsbsvc pc, r8, #81788928 @ 0x4e00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - msrvc (UNDEF: 108), lr │ │ │ │ + orrsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, #3072 @ 0xc00 │ │ │ │ vhadd.s8 d18, d0, d0 │ │ │ │ @ instruction: 0xf1db328b │ │ │ │ - svclt 0x0000fdfd │ │ │ │ - eorseq r8, r3, r8, lsr #9 │ │ │ │ + svclt 0x0000fdc7 │ │ │ │ + ldrsbteq r8, [r3], -r8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - ldc2 0, cr15, [lr, #-780] @ 0xfffffcf4 │ │ │ │ + stc2l 0, cr15, [r8], #780 @ 0x30c │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - cdp2 0, 4, cr15, cr0, cr7, {6} │ │ │ │ + cdp2 0, 0, cr15, cr10, cr7, {6} │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bb11 │ │ │ │ - @ instruction: 0x008b0cb4 │ │ │ │ + svclt 0x0000badb │ │ │ │ + strdeq r0, [fp], r0 @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - ldc2l 0, cr15, [r8], #780 @ 0x30c │ │ │ │ + stc2l 0, cr15, [r2], {195} @ 0xc3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - cdp2 0, 1, cr15, cr10, cr7, {6} │ │ │ │ + stc2l 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000baed │ │ │ │ - addeq r0, fp, r8, ror #24 │ │ │ │ + svclt 0x0000bab7 │ │ │ │ + addeq r0, fp, r4, lsr #25 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - ldc2l 0, cr15, [r2], {195} @ 0xc3 │ │ │ │ + ldc2 0, cr15, [ip], {195} @ 0xc3 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r4, #796]! @ 0x31c │ │ │ │ + ldc2 0, cr15, [lr, #796]! @ 0x31c │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000bac9 │ │ │ │ - addeq r0, fp, ip, lsl ip │ │ │ │ + svclt 0x0000ba93 │ │ │ │ + addeq r0, fp, r8, asr ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #26 │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ - stc2 0, cr15, [ip], #780 @ 0x30c │ │ │ │ + ldc2l 0, cr15, [r6], #-780 @ 0xfffffcf4 │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [lr, #796] @ 0x31c │ │ │ │ + ldc2 0, cr15, [r8, #796] @ 0x31c │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ stmdbpl r9, {r4, r5, r9, sl, lr}^ │ │ │ │ strcs r4, [r0], #-1057 @ 0xfffffbdf │ │ │ │ pop {r1, r2, sl, ip, pc} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000baa5 │ │ │ │ - ldrdeq r0, [fp], r0 @ │ │ │ │ + svclt 0x0000ba6f │ │ │ │ + addeq r0, fp, ip, lsl #24 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - ldc2l 0, cr15, [sl], #-780 @ 0xfffffcf4 │ │ │ │ + mcrr2 0, 12, pc, r4, cr3 @ │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - ldc2 0, cr15, [sl, #796] @ 0x31c │ │ │ │ + stc2l 0, cr15, [r4, #-796]! @ 0xfffffce4 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000ba6b │ │ │ │ - addeq r0, fp, r8, ror #22 │ │ │ │ + svclt 0x0000ba35 │ │ │ │ + addeq r0, fp, r4, lsr #23 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, lr, asr #16 │ │ │ │ strmi r4, [r5], -r8, lsl #13 │ │ │ │ @ instruction: 0xf0c34691 │ │ │ │ - mcrcs 12, 0, pc, cr15, cr3, {2} @ │ │ │ │ + mcrcs 12, 0, pc, cr15, cr13, {0} @ │ │ │ │ cmple lr, r4, lsl #12 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0x9d43e │ │ │ │ + blx 0x81d402 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf8d8d158 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - @ instruction: 0x4606fc3b │ │ │ │ + strmi pc, [r6], -r5, lsl #24 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf895d15d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x70d18 │ │ │ │ + blcs 0x70cdc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - strtmi pc, [r2], -fp, ror #21 │ │ │ │ + strtmi pc, [r2], -r9, lsl #22 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - stc2 0, cr15, [lr, #796] @ 0x31c │ │ │ │ + ldc2l 0, cr15, [r8, #-796] @ 0xfffffce4 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7ff030f │ │ │ │ strtmi pc, [r2], -r7, lsl #31 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [lr, #-796]! @ 0xfffffce4 │ │ │ │ + stc2l 0, cr15, [r8, #-796] @ 0xfffffce4 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0x46284631 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff39d4a4 │ │ │ │ + blx 0xffb1d468 │ │ │ │ @ instruction: 0x46214632 │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ - @ instruction: 0xf895fd6f │ │ │ │ + @ instruction: 0xf895fd39 │ │ │ │ @ instruction: 0x462130d1 │ │ │ │ - blcs 0x70d54 │ │ │ │ + blcs 0x70d18 │ │ │ │ @ instruction: 0xf06fbf0c │ │ │ │ @ instruction: 0xf06f0203 │ │ │ │ @ instruction: 0xf0c70201 │ │ │ │ - movwcs pc, #16015 @ 0x3e8f @ │ │ │ │ + movwcs pc, #15961 @ 0x3e59 @ │ │ │ │ strtmi r6, [r1], -fp, ror #1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strvs r6, [fp, #3064]! @ 0xbf8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c743f0 │ │ │ │ - vmla.f32 d27, d4, d7 │ │ │ │ + sha1c.32 , q10, │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8570795 │ │ │ │ @ instruction: 0xf0c71026 │ │ │ │ - @ instruction: 0xf1b9fd0f │ │ │ │ + @ instruction: 0xf1b9fcd9 │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0c74620 │ │ │ │ - @ instruction: 0xf8d8fd47 │ │ │ │ + @ instruction: 0xf8d8fd11 │ │ │ │ @ instruction: 0xf0c38000 │ │ │ │ - @ instruction: 0x4606fbdd │ │ │ │ + strmi pc, [r6], -r7, lsr #23 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf857d0a1 │ │ │ │ @ instruction: 0xf0c71028 │ │ │ │ - @ instruction: 0xe7a6fcfb │ │ │ │ + str pc, [r6, r5, asr #25]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blcc 0x70d68 │ │ │ │ - beq 0x89b694 │ │ │ │ + blcc 0x70d2c │ │ │ │ + beq 0x89b658 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aa70 │ │ │ │ + bne 0x173aa34 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r1], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0x4606fedd │ │ │ │ - blx 0xfeb9b892 │ │ │ │ + blx 0x1e1b856 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrbmi pc, [r2], -sp, lsl #30 @ │ │ │ │ strtmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x49d584 │ │ │ │ + blx 0xc1d548 │ │ │ │ stmiblt fp, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ stmdbvs r2!, {r0, r1, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x4631b1db │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ @ instruction: 0xff22f7fc │ │ │ │ stmdbcs pc, {r0, r5, r8, fp, sp, lr} @ │ │ │ │ @ instruction: 0xf8d5d103 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ ldrtmi sp, [sl], -sp, lsl #8 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0014f7fc │ │ │ │ - blcs 0x79768 │ │ │ │ + blcs 0x7972c │ │ │ │ andcs sp, r0, #238 @ 0xee │ │ │ │ subsmi lr, r2, #59506688 @ 0x38c0000 │ │ │ │ vabd.s8 q15, q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r9], -sl, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - ldrtmi pc, [r9], -r1, lsl #28 @ │ │ │ │ + ldrtmi pc, [r9], -fp, asr #27 @ │ │ │ │ andcs r4, r1, #56, 12 @ 0x3800000 │ │ │ │ - ldc2l 0, cr15, [ip, #796]! @ 0x31c │ │ │ │ + stc2l 0, cr15, [r6, #796] @ 0x31c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d24 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - stc2 0, cr15, [r6], {201} @ 0xc9 │ │ │ │ + mrrc2 0, 12, pc, r0, cr9 @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, fp, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae354 │ │ │ │ + blcs 0x1ae318 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459408 │ │ │ │ + blcs 0x4593cc │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6880 │ │ │ │ + bl 0xfebb6844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28267 @ 0x6e6b @ │ │ │ │ + movwcs pc, #28297 @ 0x6e89 @ │ │ │ │ ldrb r2, [r1, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1870 @ 0x74e │ │ │ │ strb r2, [fp, -r1, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae3b8 │ │ │ │ + blcs 0x1ae37c │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r8, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x4593a4 │ │ │ │ + blcs 0x459368 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb68e4 │ │ │ │ + bl 0xfebb68a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28217 @ 0x6e39 @ │ │ │ │ + movwcs pc, #28247 @ 0x6e57 @ │ │ │ │ ldr r2, [pc, -r8, lsl #4] │ │ │ │ andcs r2, r8, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1820 @ 0x71c │ │ │ │ ldr r2, [r9, -r8, lsl #4] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae41c │ │ │ │ + blcs 0x1ae3e0 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r9, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459340 │ │ │ │ + blcs 0x459304 │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6948 │ │ │ │ + bl 0xfebb690c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #28167 @ 0x6e07 @ │ │ │ │ + movwcs pc, #28197 @ 0x6e25 @ │ │ │ │ strbt r2, [sp], r9, lsl #4 │ │ │ │ andcs r2, r9, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1770 @ 0x6ea │ │ │ │ strbt r2, [r7], r9, lsl #4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x46994690 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ - blcc 0x70f94 │ │ │ │ - beq 0x89b8c4 │ │ │ │ + blcc 0x70f58 │ │ │ │ + beq 0x89b888 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182a00 │ │ │ │ mrslt r2, (UNDEF: 115) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aca0 │ │ │ │ + bne 0x173ac64 │ │ │ │ svclt 0x00142b02 │ │ │ │ vst1.32 {d20-d22}, [r2 :64], r2 │ │ │ │ strtmi r7, [r9], -r0, lsl #21 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ strmi pc, [r7], -r5, lsl #18 │ │ │ │ - blx 0xfe59bac0 │ │ │ │ + blx 0x181ba84 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ @ instruction: 0x4606463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4652fdf5 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf8f8f7f9 │ │ │ │ + @ instruction: 0xf916f7f9 │ │ │ │ ldrtmi r4, [sl], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ stmdbvs r9!, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ tstle r3, pc, lsl #18 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ strle r0, [r6], #-1051 @ 0xfffffbe5 │ │ │ │ @ instruction: 0x46204632 │ │ │ │ @@ -81210,22 +81195,22 @@ │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ vceq.f32 d27, d4, d5 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r3, #1409286146 @ 0x54000002 │ │ │ │ ldrtmi r6, [r1], -r2, ror #1 │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0c76bd8 │ │ │ │ - @ instruction: 0x4631fcf9 │ │ │ │ + ldrtmi pc, [r1], -r3, asr #25 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - ldc2l 0, cr15, [r4], #796 @ 0x31c │ │ │ │ + ldc2 0, cr15, [lr], #796 @ 0x31c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ vmin.s8 d20, d0, d16 │ │ │ │ ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x201bb52 │ │ │ │ + blx 0x129bb16 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andlt r6, r2, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -81238,77 +81223,77 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - blx 0xc1bb8c │ │ │ │ + @ instruction: 0xf9f8f0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - blx 0x141bbaa │ │ │ │ + blx 0x69bb6e │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ - @ instruction: 0xf0d041f0 │ │ │ │ - svclt 0x0000b821 │ │ │ │ - ldrdeq r0, [fp], r0 @ │ │ │ │ + @ instruction: 0xf0cf41f0 │ │ │ │ + svclt 0x0000bfeb │ │ │ │ + addeq r0, fp, ip, lsl #14 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994616 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ - bcc 0x710e0 │ │ │ │ - beq 0xfe89ba10 │ │ │ │ + bcc 0x710a4 │ │ │ │ + beq 0xfe89b9d4 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173adec │ │ │ │ + bne 0x173adb0 │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09b9f8 │ │ │ │ - bvc 0xff09c9fc │ │ │ │ + beq 0xfe09b9bc │ │ │ │ + bvc 0xff09c9c0 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorle r2, r8, r0 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf856f7fc │ │ │ │ @ instruction: 0xb010f8d5 │ │ │ │ @ instruction: 0xf0c34607 │ │ │ │ - @ instruction: 0xf1bbf9e3 │ │ │ │ + @ instruction: 0xf1bbf9ad │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf894d123 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x711a8 │ │ │ │ + blcs 0x7116c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf893 │ │ │ │ + @ instruction: 0x464bf8b1 │ │ │ │ ldrtmi r4, [sl], -r1, asr #12 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xff84f7ff │ │ │ │ @ instruction: 0x46314652 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0x4620f83b │ │ │ │ + @ instruction: 0x4620f859 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ stc2 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - @ instruction: 0xe7dcfad9 │ │ │ │ + ldrb pc, [ip, r3, lsr #21] @ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldr r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ str r0, [pc, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @@ -81317,63 +81302,63 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x46994617 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ - bcc 0x711d0 │ │ │ │ - beq 0xfe89bafc │ │ │ │ + bcc 0x71194 │ │ │ │ + beq 0xfe89bac0 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ svclt 0x00182b00 │ │ │ │ mrslt r2, (UNDEF: 106) │ │ │ │ stmvs r3, {r1, r3, r8, fp, sp, lr} │ │ │ │ - bne 0x173aed8 │ │ │ │ + bne 0x173ae9c │ │ │ │ svclt 0x00142b02 │ │ │ │ - beq 0xfe09bae4 │ │ │ │ - bvc 0xff09cae8 │ │ │ │ + beq 0xfe09baa8 │ │ │ │ + bvc 0xff09caac │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ svclt 0x00082b0f │ │ │ │ eorsle r2, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 7, cr15, [r0], #1008 @ 0x3f0 │ │ │ │ @ instruction: 0xb010f8d4 │ │ │ │ @ instruction: 0xf0c34606 │ │ │ │ - @ instruction: 0xf1bbf96d │ │ │ │ + @ instruction: 0xf1bbf937 │ │ │ │ strmi r0, [r0], pc, lsl #30 │ │ │ │ @ instruction: 0xf895d12d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x712b4 │ │ │ │ + blcs 0x71278 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f92204 │ │ │ │ - @ instruction: 0x464bf81d │ │ │ │ + @ instruction: 0x464bf83b │ │ │ │ ldrtmi r4, [r2], -r1, asr #12 │ │ │ │ strls r4, [r0, -r8, lsr #12] │ │ │ │ @ instruction: 0xff0ef7ff │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdavs r3!, {r0, r2, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdblt r3, {r1, r5, r6, r8, fp, sp, lr} │ │ │ │ @ instruction: 0x46314252 │ │ │ │ @ instruction: 0xf0c74630 │ │ │ │ - stmiavs r1!, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284632 │ │ │ │ ldc2l 7, cr15, [r6], {252} @ 0xfc │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c7102b │ │ │ │ - @ instruction: 0xe7d2fa59 │ │ │ │ - blcs 0x79c08 │ │ │ │ + ldrb pc, [r2, r3, lsr #20] @ │ │ │ │ + blcs 0x79bcc │ │ │ │ andcs sp, r0, #234 @ 0xea │ │ │ │ svclt 0x0000e7df │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ str r0, [r5, pc, lsl #6] │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ @@ -81381,31 +81366,31 @@ │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ @ instruction: 0xf0032202 │ │ │ │ ldrb r0, [r9, -pc, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r0 │ │ │ │ stmdble lr, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ ldmdale r7, {r0, r1, r2, r9, fp, sp} │ │ │ │ - blcs 0x1ae7c4 │ │ │ │ + blcs 0x1ae788 │ │ │ │ ldm pc, {r0, r1, r5, fp, ip, lr, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ ldcne 15, cr1, [ip], {31} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blcs 0x459868 │ │ │ │ + blcs 0x45982c │ │ │ │ andcs sp, r1, #163840 @ 0x28000 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d113 │ │ │ │ svclt 0x00187f60 │ │ │ │ mvnsle r2, r8, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebb6cf0 │ │ │ │ + bl 0xfebb6cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7fa0ff8 │ │ │ │ - movwcs pc, #27699 @ 0x6c33 @ │ │ │ │ + movwcs pc, #27729 @ 0x6c51 @ │ │ │ │ strb r2, [sp, -r1, lsl #4] │ │ │ │ andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ movwcs lr, #1866 @ 0x74a │ │ │ │ strb r2, [r7, -r1, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -81415,53 +81400,53 @@ │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xf8ccf0c3 │ │ │ │ + @ instruction: 0xf896f0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9ecf0c7 │ │ │ │ + @ instruction: 0xf9b6f0c7 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000bec1 │ │ │ │ - addeq r0, fp, ip, lsl #8 │ │ │ │ + svclt 0x0000be8b │ │ │ │ + addeq r0, fp, r8, asr #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8904615 │ │ │ │ ldrmi r2, [r8], r0, ror #1 │ │ │ │ smullscc pc, r2, r0, r8 @ │ │ │ │ strmi r9, [pc], -r6, lsl #28 │ │ │ │ ldrdmi pc, [r4], r0 │ │ │ │ @ instruction: 0xb122025b │ │ │ │ svceq 0x00e0f016 │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ tstmi ip, #224, 12 @ 0xe000000 │ │ │ │ - @ instruction: 0xf898f0c3 │ │ │ │ + @ instruction: 0xf862f0c3 │ │ │ │ mcrmi 3, 0, r4, cr10, cr4, {1} │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9b8f0c7 │ │ │ │ + @ instruction: 0xf982f0c7 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ svcne 0x0070ee1d │ │ │ │ strbmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #8 │ │ │ │ strls r5, [r6], #-2441 @ 0xfffff677 │ │ │ │ pop {r0, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0cf41f0 │ │ │ │ - svclt 0x0000be8f │ │ │ │ - addeq r0, fp, r4, lsr #7 │ │ │ │ + svclt 0x0000be59 │ │ │ │ + addeq r0, fp, r0, ror #7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movwcs pc, #57345 @ 0xe001 @ │ │ │ │ strmi fp, [ip], -r7, lsl #1 │ │ │ │ @ instruction: 0xf1b34605 │ │ │ │ @@ -81475,330 +81460,330 @@ │ │ │ │ tstmi r3, #112, 4 │ │ │ │ andspl pc, lr, #64, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b382af │ │ │ │ vmax.f32 d6, d16, d0 │ │ │ │ @ instruction: 0xf5b383e8 │ │ │ │ vmax.f32 d7, d2, d6 │ │ │ │ - blcs 0x40b78 │ │ │ │ + blcs 0x40b3c │ │ │ │ adcshi pc, r4, #536870916 @ 0x20000004 │ │ │ │ orrvc pc, r0, #683671552 @ 0x28c00000 │ │ │ │ svcvc 0x008cf5b3 │ │ │ │ andge sp, r1, #14811136 @ 0xe20000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r2, r6, sp, lsl #2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, pc, ror #19 │ │ │ │ - andeq r0, r6, r5, lsr pc │ │ │ │ - andeq r0, r6, r7, ror fp │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsr #32 │ │ │ │ - andeq r1, r6, r9, lsl #6 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, sp, lsl #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, r1, r3 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r3, ror #18 │ │ │ │ - ldrdeq r2, [r6], -r9 │ │ │ │ - andeq r2, r6, fp, lsr r0 │ │ │ │ - strdeq r1, [r6], -r1 @ │ │ │ │ - andeq r0, r6, r7, ror fp │ │ │ │ - andeq r1, r6, sp, asr r1 │ │ │ │ - andeq r1, r6, r1, lsr #9 │ │ │ │ - andeq r1, r6, r5, asr #1 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, sp, asr r1 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq r1, r6, pc, ror #19 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ + ldrdeq r2, [r6], -r1 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ strdeq r0, [r6], -r9 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #13 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq r1, r6, r1, asr r6 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq r1, r6, r3, ror #18 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq r1, r6, r7, asr #11 │ │ │ │ - andeq r0, r6, fp, lsl #20 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq r1, r6, sp, asr #5 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, asr r3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, lsr #18 │ │ │ │ + muleq r6, sp, r0 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + @ instruction: 0x000611b5 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq r1, r6, r1, lsr #2 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq r1, r6, r9, lsl #1 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr #2 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r1, r6, r7, lsr #18 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq r0, r6, pc, asr #19 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ cmnpvs pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ mvnvc pc, #192, 12 @ 0xc000000 │ │ │ │ vaddl.u8 q10, d1, d11 │ │ │ │ vmlal.u8 q10, d1, d3 │ │ │ │ @ instruction: 0xf1b33903 │ │ │ │ @ instruction: 0xf0006f44 │ │ │ │ @ instruction: 0xf0c280c2 │ │ │ │ - strmi pc, [r7], -r9, lsl #28 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr2, {6} │ │ │ │ + @ instruction: 0x4607fdd3 │ │ │ │ + ldc2l 0, cr15, [r0, #776] @ 0x308 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404606 │ │ │ │ @ instruction: 0xf89580af │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x71984 │ │ │ │ + blcs 0x71948 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f82204 │ │ │ │ - stmibeq r3!, {r0, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibeq r3!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf003b2e2 │ │ │ │ vst2.8 {d0-d3}, [r4], r2 │ │ │ │ vst1.8 {d1-d2}, [r4], r0 │ │ │ │ mvneq r0, r0, lsl #22 │ │ │ │ vpmax.s8 d15, d3, d2 │ │ │ │ sbchi pc, sl, r0, asr #2 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff6cf0c6 │ │ │ │ + @ instruction: 0xff36f0c6 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - @ instruction: 0xff04f0c6 │ │ │ │ + cdp2 0, 12, cr15, cr14, cr6, {6} │ │ │ │ svceq 0x0000f1ba │ │ │ │ msrhi CPSR_f, r0, asr #32 │ │ │ │ rsceq r0, r1, #35, 30 @ 0x8c │ │ │ │ teqphi ip, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vst3.16 {d8-d10}, [r4 :64], r2 │ │ │ │ strbeq r0, [r2, #1664]! @ 0x680 │ │ │ │ @@ -81814,82 +81799,82 @@ │ │ │ │ @ instruction: 0xf7ff1040 │ │ │ │ vfma.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d2, d25, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c900d2 │ │ │ │ - strd pc, [r4], r3 │ │ │ │ + @ instruction: 0xe084f9bd │ │ │ │ andsne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf5b38091 │ │ │ │ @ instruction: 0xf0826f10 │ │ │ │ vqadd.s8 q12, q8, │ │ │ │ addsmi r7, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x83bcf200 │ │ │ │ andvc pc, r1, #64, 4 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ vld1.32 {d24-d27}, [pc] │ │ │ │ strmi r6, [r3], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf63f2b1d │ │ │ │ - blcs 0x7cb660 │ │ │ │ + blcs 0x7cb624 │ │ │ │ stcge 6, cr15, [r8, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, r1, asr #21 │ │ │ │ - andeq r1, r6, pc, ror #19 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq r0, r6, r1, asr #21 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq r0, r6, r1, asr #21 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #13 │ │ │ │ - andeq r0, r6, r1, asr #21 │ │ │ │ - andeq r1, r6, r1, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, ror sl │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #11 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r0, r6, r5, lsl #21 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq r0, r6, r5, lsl #21 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq r0, r6, r5, lsl #21 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq r0, r6, r5, lsl #21 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr sl │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - cdp2 0, 7, cr15, cr0, cr6, {6} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr6, {6} │ │ │ │ @ instruction: 0xf001e751 │ │ │ │ vhsub.s8 d16, d4, d15 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ rsceq r2, r4, #-1342177280 @ 0xb0000000 │ │ │ │ strbeq lr, [r2], pc, asr #20 │ │ │ │ @ instruction: 0xf1406d68 │ │ │ │ vhadd.s8 d24, d23, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46322395 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - stclvs 8, cr15, [r9, #-860]! @ 0xfffffca4 │ │ │ │ + stclvs 8, cr15, [r9, #-644]! @ 0xfffffd7c │ │ │ │ eoreq pc, r9, r5, asr r8 @ │ │ │ │ - @ instruction: 0xfff8f0cb │ │ │ │ + @ instruction: 0xffc2f0cb │ │ │ │ @ instruction: 0xf8556d69 │ │ │ │ - @ instruction: 0xf0cc0028 │ │ │ │ - andcs pc, r0, sp, lsl #16 │ │ │ │ + @ instruction: 0xf0cb0028 │ │ │ │ + ldrdcs pc, [r0], -r7 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svceq 0x0000f1ba │ │ │ │ @ instruction: 0xf1bbd15c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @@ -81900,975 +81885,975 @@ │ │ │ │ @ instruction: 0xf0806f50 │ │ │ │ @ instruction: 0xf64082e5 │ │ │ │ addsmi r3, r3, #-536870911 @ 0xe0000001 │ │ │ │ @ instruction: 0x81b5f202 │ │ │ │ andcc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d18, d3 │ │ │ │ @ instruction: 0xf6a3824f │ │ │ │ - blcs 0x768ee0 │ │ │ │ + blcs 0x768ea4 │ │ │ │ ldcge 6, cr15, [r6], {63} @ 0x3f │ │ │ │ @ instruction: 0xf63f2b1c │ │ │ │ andge sl, r1, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000618bd │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #13 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - @ instruction: 0x000617b3 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #11 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r1, r6, r1, lsl #17 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, ror r7 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ @ instruction: 0xf0c69205 │ │ │ │ - bls 0x1dfaec │ │ │ │ + bls 0x1df9d8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ subsmi sp, r2, #0, 2 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - cdp2 0, 3, cr15, cr12, cr6, {6} │ │ │ │ + cdp2 0, 0, cr15, cr6, cr6, {6} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xe6d1f83f │ │ │ │ eorcs pc, r8, r5, asr r8 @ │ │ │ │ eorne pc, r9, r5, asr r8 @ │ │ │ │ - @ instruction: 0xf816f0cc │ │ │ │ + @ instruction: 0xffe0f0cb │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtmi r6, [r2], -r8, ror #26 │ │ │ │ @ instruction: 0xf0c96819 │ │ │ │ - @ instruction: 0xf7faf8e1 │ │ │ │ - ldrb pc, [r0, -pc, asr #26]! @ │ │ │ │ + @ instruction: 0xf7faf8ab │ │ │ │ + ldrb pc, [r0, -r3, ror #26]! @ │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ vqsub.s8 q12, , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ vmin.s8 d0, d25, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r0, lsr ip │ │ │ │ - @ instruction: 0xf82cf0c9 │ │ │ │ - stc2 0, cr15, [r6], {194} @ 0xc2 │ │ │ │ + @ instruction: 0xfff6f0c8 │ │ │ │ + mrrc2 0, 12, pc, r0, cr2 @ │ │ │ │ @ instruction: 0x46806c31 │ │ │ │ streq pc, [r0], r4, lsl #8 │ │ │ │ @ instruction: 0xf14205e3 │ │ │ │ cdpcs 0, 0, cr8, cr0, cr5, {5} │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ ldrtmi r2, [sl], -r3, lsl #8 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strls r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - blx 0xff01e3f6 │ │ │ │ + blx 0xff01e3ba │ │ │ │ vld1.16 {d30}, [pc], r7 │ │ │ │ @ instruction: 0xf2406c80 │ │ │ │ strbtmi r1, [r3], #-541 @ 0xfffffde3 │ │ │ │ @ instruction: 0xf63f4293 │ │ │ │ strdge sl, [r1, -pc] │ │ │ │ @ instruction: 0xf023f851 │ │ │ │ - muleq r6, r9, sp │ │ │ │ - andeq r1, r6, pc, ror #19 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r7, asr #24 │ │ │ │ - muleq r6, r9, sp │ │ │ │ - andeq r1, r6, r5, lsr r7 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - muleq r6, r9, sp │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #13 │ │ │ │ - muleq r6, r9, sp │ │ │ │ - andeq r1, r6, r1, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, ror sl │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, fp, lsr r0 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r7, asr #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #11 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr r8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, pc, ror #19 │ │ │ │ - andeq r0, r6, r5, lsr pc │ │ │ │ - andeq r0, r6, r7, ror fp │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsr #32 │ │ │ │ - andeq r1, r6, r9, lsl #6 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, sp, lsl #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, r1, r3 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, ror sl │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, fp, lsr r0 │ │ │ │ - strdeq r1, [r6], -r1 @ │ │ │ │ - andeq r0, r6, r7, ror fp │ │ │ │ - andeq r1, r6, sp, asr r1 │ │ │ │ - andeq r1, r6, r1, lsr #9 │ │ │ │ - andeq r1, r6, r5, asr #1 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r0, r6, sp, asr sp │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq r0, r6, sp, asr sp │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq r0, r6, sp, asr sp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq r0, r6, sp, asr sp │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr sl │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsl r8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + strdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq r1, r6, sp, asr #5 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, asr r3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr sl │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + @ instruction: 0x000611b5 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq r1, r6, r1, lsr #2 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq r1, r6, r9, lsl #1 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ cmppvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ andge sl, r1, #3063808 @ 0x2ec000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r7, lsr #31 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r5, lsr pc │ │ │ │ - andeq r0, r6, r7, ror fp │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsr #32 │ │ │ │ - andeq r1, r6, r9, lsl #6 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, sp, lsl #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, r1, r3 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - strdeq r1, [r6], -r1 @ │ │ │ │ - andeq r0, r6, r7, ror fp │ │ │ │ - andeq r1, r6, sp, asr r1 │ │ │ │ - andeq r1, r6, r1, lsr #9 │ │ │ │ - andeq r1, r6, r5, asr #1 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r0, r6, fp, ror #30 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq r1, r6, sp, asr #5 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, asr r3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000611b5 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq r1, r6, r1, lsr #2 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq r1, r6, r9, lsl #1 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ movwvs pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63f2b1e │ │ │ │ - blcs 0x80aef4 │ │ │ │ + blcs 0x80aeb8 │ │ │ │ ldmdbge r2!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r0, r6, r7, lsr #31 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - @ instruction: 0x000618bd │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r7, asr #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, lsr r7 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #13 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - @ instruction: 0x000617b3 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r7, asr #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #11 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr r8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ - @ instruction: 0xf998f0c2 │ │ │ │ + andeq r0, r6, fp, ror #30 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r1, lsl #17 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, ror r7 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsl r8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + @ instruction: 0xf962f0c2 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addvs pc, r7, #37748736 @ 0x2400000 │ │ │ │ strcs r4, [r2], -r4, lsl #12 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - blx 0xfe41cce4 │ │ │ │ + blx 0x169cca8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xff38f7fe │ │ │ │ @ instruction: 0xf0c2e457 │ │ │ │ - @ instruction: 0xf8d5f97f │ │ │ │ + @ instruction: 0xf8d5f949 │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ tstls r0, r2, lsl #2 │ │ │ │ @ instruction: 0xf7fe4621 │ │ │ │ vfma.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5092395 │ │ │ │ strtmi r6, [r0], -r7, lsl #5 │ │ │ │ ldmdavs r9, {r1, r4, r7} │ │ │ │ - blx 0xff61cd2c │ │ │ │ + blx 0xfe89ccf0 │ │ │ │ @ instruction: 0xf006e43d │ │ │ │ @ instruction: 0xf004060f │ │ │ │ @ instruction: 0xf1bb0b0f │ │ │ │ svclt 0x00180f0f │ │ │ │ @ instruction: 0xf43f2e0f │ │ │ │ @ instruction: 0xf3c4a8f3 │ │ │ │ vmla.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d2, d25, d5 │ │ │ │ vmla.i8 d18, d4, d11 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ - b 0x1422c90 │ │ │ │ + b 0x1422c54 │ │ │ │ ldmdavs r9!, {r0, r3, r6, r7, r8, fp} │ │ │ │ @ instruction: 0xf8d8464a │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2fced │ │ │ │ - ldrtmi pc, [r2], -r7, asr #18 @ │ │ │ │ + @ instruction: 0xf0c2fcb7 │ │ │ │ + @ instruction: 0x4632f911 │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf0c2fc21 │ │ │ │ - @ instruction: 0x4682f93f │ │ │ │ + strmi pc, [r2], r9, lsl #18 │ │ │ │ @ instruction: 0x4628465a │ │ │ │ @ instruction: 0xf7fb4651 │ │ │ │ vmov.i32 d31, #51711 @ 0x0000c9ff │ │ │ │ - blcs 0x27167c │ │ │ │ + blcs 0x271640 │ │ │ │ ldrhi pc, [r4], #2 │ │ │ │ addhi pc, r0, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0xff10ad94 │ │ │ │ + blmi 0xff10ad58 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvs r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ - bl 0x136de4 │ │ │ │ + bl 0x136da8 │ │ │ │ ldrmi r0, [lr], #-522 @ 0xfffffdf6 │ │ │ │ strls r9, [r0], -r1, lsl #4 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - bleq 0x49ede8 │ │ │ │ + bleq 0x49edac │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - @ instruction: 0xf86ef0c3 │ │ │ │ + @ instruction: 0xf838f0c3 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2l 0, cr15, [r4, #-800] @ 0xfffffce0 │ │ │ │ - @ instruction: 0xf9c2f7fa │ │ │ │ - bllt 0xff95eac0 │ │ │ │ + ldc2 0, cr15, [lr, #-800] @ 0xfffffce0 │ │ │ │ + @ instruction: 0xf9d6f7fa │ │ │ │ + bllt 0xff95ea84 │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43f2bc0 │ │ │ │ @ instruction: 0xf0c2a89d │ │ │ │ - strmi pc, [r1], -r5, lsl #18 │ │ │ │ + strmi pc, [r1], -pc, asr #17 │ │ │ │ strtmi r4, [r8], -r1, lsl #13 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strcs pc, [fp, #-517] @ 0xfffffdfb │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #6 │ │ │ │ @ instruction: 0xf7fb00ed │ │ │ │ ldmdavs r9!, {r0, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - vmull.u8 , d20, d15 │ │ │ │ - blcs 0xa5910 │ │ │ │ + vmov.i32 , #51711 @ 0x0000c9ff │ │ │ │ + blcs 0xa58d4 │ │ │ │ andhi pc, ip, #2 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x81308 │ │ │ │ + blcs 0x812cc │ │ │ │ ldrthi pc, [r3], -r2, asr #32 @ │ │ │ │ strdeq r2, [r4], #15 @ │ │ │ │ - ldc2 0, cr15, [r6, #776] @ 0x308 │ │ │ │ + stc2l 0, cr15, [r0, #-776]! @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c20038 │ │ │ │ - @ instruction: 0x4602fd91 │ │ │ │ + @ instruction: 0x4602fd5b │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ mrspl pc, (UNDEF: 108) @ │ │ │ │ ldrmi r4, [lr], #-1050 @ 0xfffffbe6 │ │ │ │ - bl 0x145358 │ │ │ │ + bl 0x14531c │ │ │ │ strls r0, [r1], -r9, lsl #4 │ │ │ │ @ instruction: 0xf8d89200 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-1356 @ 0xfffffab4 │ │ │ │ @ instruction: 0xf0c3461a │ │ │ │ - ldmdavs r9!, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c8462a │ │ │ │ - @ instruction: 0xf7fafcf9 │ │ │ │ - @ instruction: 0xf7fff967 │ │ │ │ + @ instruction: 0xf7fafcc3 │ │ │ │ + @ instruction: 0xf7fff97b │ │ │ │ @ instruction: 0xf414bb88 │ │ │ │ @ instruction: 0xf43f0f40 │ │ │ │ vmul.i q13, q2, d3[0] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ sbcseq r0, r2, pc, lsl #20 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2fc3d │ │ │ │ - strbeq pc, [r2, #2199]! @ 0x897 @ │ │ │ │ + @ instruction: 0xf0c2fc07 │ │ │ │ + strbeq pc, [r2, #2145]! @ 0x861 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa8240 │ │ │ │ - blcs 0x1217dc │ │ │ │ + blcs 0x1217a0 │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf88cf0c2 │ │ │ │ + @ instruction: 0xf856f0c2 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #2211840 @ 0x21c000 │ │ │ │ + rscscs pc, pc, #1327104 @ 0x144000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x49cefa │ │ │ │ + blx 0xff71cebc │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf9a0f0c6 │ │ │ │ + @ instruction: 0xf96af0c6 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ strbhi pc, [r8], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 4, cr8, [r1], {206} @ 0xce │ │ │ │ stmdbmi r4!, {r0, r2, r4, r8, ip, lr, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6d10 │ │ │ │ + bl 0xb6cd4 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ vshl.s8 d4, d11, d0 │ │ │ │ @ instruction: 0xf8d051dc │ │ │ │ @ instruction: 0xf0c205dc │ │ │ │ - @ instruction: 0xf006ffb1 │ │ │ │ + @ instruction: 0xf006ff7b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7fafc93 │ │ │ │ - @ instruction: 0xf7faf901 │ │ │ │ - @ instruction: 0xf7fff8df │ │ │ │ + @ instruction: 0xf7fafc5d │ │ │ │ + @ instruction: 0xf7faf915 │ │ │ │ + @ instruction: 0xf7fff8f3 │ │ │ │ @ instruction: 0xf414bb20 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf3c4afdb │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, fp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c2fbd5 │ │ │ │ - strbeq pc, [r1, #2095]! @ 0x82f @ │ │ │ │ + @ instruction: 0xf0c1fb9f │ │ │ │ + strbeq pc, [r1, #4089]! @ 0xff9 @ │ │ │ │ @ instruction: 0xf1424681 │ │ │ │ @ instruction: 0xf1aa819e │ │ │ │ - blcs 0x1218ac │ │ │ │ + blcs 0x121870 │ │ │ │ svcge 0x00bcf63e │ │ │ │ - @ instruction: 0xf824f0c2 │ │ │ │ + @ instruction: 0xffeef0c1 │ │ │ │ addvs pc, r7, #41943040 @ 0x2800000 │ │ │ │ @ instruction: 0x46056839 │ │ │ │ @ instruction: 0xf0c80092 │ │ │ │ - rscscs pc, pc, #507904 @ 0x7c000 │ │ │ │ + rscscs pc, pc, #15269888 @ 0xe90000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0xfea9cfc8 │ │ │ │ + blx 0x1d1cf8c │ │ │ │ strbmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf938f0c6 │ │ │ │ + @ instruction: 0xf902f0c6 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ stccs 8, cr6, [r2], {59} @ 0x3b │ │ │ │ ldrthi pc, [r6], #-2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 3, cr8, [r1], {245} @ 0xf5 │ │ │ │ ldmdbmi r1!, {r0, r2, r3, r5, r7, r8, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0xb6de0 │ │ │ │ + bl 0xb6da4 │ │ │ │ strmi r0, [sl], #-9 │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d0618a │ │ │ │ @ instruction: 0xf0c20450 │ │ │ │ - ldr pc, [r6, r9, asr #30] │ │ │ │ + @ instruction: 0xe796ff13 │ │ │ │ svceq 0x0040f414 │ │ │ │ svcge 0x0082f43e │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - blx 0x201d04a │ │ │ │ - @ instruction: 0xffd8f0c1 │ │ │ │ + blx 0x129d00e │ │ │ │ + @ instruction: 0xffa2f0c1 │ │ │ │ @ instruction: 0x460521ff │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf9a4f7fa │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vqrdmlsh.s q13, q2, d1[5] │ │ │ │ @ instruction: 0xf8d85481 │ │ │ │ ldmdavs fp!, {r6, sp} │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stccs 4, cr8, [r3], {121} @ 0x79 │ │ │ │ - ldrbhi pc, [pc], #-2 @ 0x60d54 @ │ │ │ │ + ldrbhi pc, [pc], #-2 @ 0x60d18 @ │ │ │ │ @ instruction: 0xf47f2c01 │ │ │ │ stmdbmi pc, {r3, r5, r6, r8, r9, sl, fp, sp, pc} @ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 , q7, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [sl], #-145 @ 0xffffff6f │ │ │ │ stmib sp, {r0, r2, r3, sl, lr}^ │ │ │ │ strmi r2, [fp], #-1280 @ 0xfffffb00 │ │ │ │ teqpvc r1, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbceq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff04f0c2 │ │ │ │ + cdp2 0, 12, cr15, cr14, cr2, {6} │ │ │ │ svclt 0x0000e751 │ │ │ │ - ldrdeq pc, [sl], r0 │ │ │ │ - addeq pc, sl, lr, lsl r4 @ │ │ │ │ - addeq pc, sl, r8, asr r3 @ │ │ │ │ - addeq pc, sl, r8, lsl #5 │ │ │ │ - strdeq pc, [sl], ip │ │ │ │ + addeq pc, sl, ip, lsl #10 │ │ │ │ + addeq pc, sl, sl, asr r4 @ │ │ │ │ + umulleq pc, sl, r4, r3 @ │ │ │ │ + addeq pc, sl, r4, asr #5 │ │ │ │ + addeq pc, sl, r8, lsr r2 @ │ │ │ │ biceq pc, r0, #4 │ │ │ │ @ instruction: 0xf43e2bc0 │ │ │ │ vrecps.f32 d26, d4, d17 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0xf0c10895 │ │ │ │ - @ instruction: 0xf006ff95 │ │ │ │ + @ instruction: 0xf006ff5f │ │ │ │ strmi r0, [r6], -pc, lsl #4 │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ strne pc, [r1], #964 @ 0x3c4 │ │ │ │ - blx 0x1b1edb4 │ │ │ │ + blx 0x1b1ed78 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0022c01 │ │ │ │ stccs 1, cr8, [r2], {10} │ │ │ │ tstphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - blmi 0xfee0f40c │ │ │ │ + blmi 0xfee0f3d0 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061ba │ │ │ │ @ instruction: 0xf0c205d0 │ │ │ │ - vceq.f32 d31, d23, d3 │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d2, d23, d5 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9, {r6} │ │ │ │ @ instruction: 0xf0c800d2 │ │ │ │ - @ instruction: 0xf7fafba7 │ │ │ │ - @ instruction: 0xf7fff815 │ │ │ │ + @ instruction: 0xf7fafb71 │ │ │ │ + @ instruction: 0xf7fff829 │ │ │ │ vmvn.i16 d27, #50688 @ 0xc600 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - @ instruction: 0x2c0bfaeb │ │ │ │ + @ instruction: 0x2c0bfab5 │ │ │ │ mrcge 6, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - strdeq r1, [r6], -r5 │ │ │ │ - andeq r1, r6, pc, lsr #31 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r9, ror #30 │ │ │ │ - strdeq r1, [r6], -r3 │ │ │ │ - andeq r1, r6, sp, lsr #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, ror #28 │ │ │ │ - andeq r1, r6, r1, lsr #28 │ │ │ │ - ldrdeq r1, [r6], -fp │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsl #22 │ │ │ │ + @ instruction: 0x00061fb9 │ │ │ │ + andeq r1, r6, r3, ror pc │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsr #30 │ │ │ │ + @ instruction: 0x00061eb7 │ │ │ │ + andeq r1, r6, r1, ror lr │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr #28 │ │ │ │ + andeq r1, r6, r5, ror #27 │ │ │ │ + muleq r6, pc, sp @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, asr #21 │ │ │ │ @ instruction: 0xf57e02e2 │ │ │ │ @ instruction: 0xf414aebb │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244aeb7 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d16, d23, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vqshl.u64 d18, d5, #4 │ │ │ │ @ instruction: 0xf0064103 │ │ │ │ @ instruction: 0xf8d8060f │ │ │ │ @ instruction: 0xf0040040 │ │ │ │ @ instruction: 0xf7f8050f │ │ │ │ - @ instruction: 0xf3c4fb2d │ │ │ │ + @ instruction: 0xf3c4fb4b │ │ │ │ ldmdavs r9!, {r0, r7, r8, r9, ip, lr} │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ - blcs 0x141b00 │ │ │ │ + blcs 0x141ac4 │ │ │ │ cmnphi fp, #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xd1232b01 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142196c │ │ │ │ + b 0x1421930 │ │ │ │ @ instruction: 0xf14202c2 │ │ │ │ @ instruction: 0xf0c883eb │ │ │ │ - blmi 0x1d5f960 │ │ │ │ + blmi 0x1d5f84c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 3, cr15, cr8, cr2, {6} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr2, {6} │ │ │ │ strcs pc, [fp], -r6, lsl #4 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ rscseq r0, r2, r0, asr #32 │ │ │ │ - blx 0x79d24e │ │ │ │ - @ instruction: 0xff8af7f9 │ │ │ │ - @ instruction: 0xff68f7f9 │ │ │ │ + blx 0xffa1d210 │ │ │ │ + @ instruction: 0xff9ef7f9 │ │ │ │ + @ instruction: 0xff7cf7f9 │ │ │ │ stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47e0722 │ │ │ │ @ instruction: 0xf404ae65 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ @ instruction: 0xf244ae5f │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ vqshl.u64 d16, d5, #4 │ │ │ │ vaddw.u8 q10, q2, d3 │ │ │ │ ldcvs 4, cr5, [r8], #-516 @ 0xfffffdfc │ │ │ │ - blx 0xff79ef40 │ │ │ │ - cdp2 0, 11, cr15, cr12, cr1, {6} │ │ │ │ + blx 0xfff1ef04 │ │ │ │ + cdp2 0, 8, cr15, cr6, cr1, {6} │ │ │ │ strmi r2, [r0], r1, lsl #24 │ │ │ │ subhi pc, r8, #2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ ldmiblt r4, {r4, r5, r9, pc} │ │ │ │ @ instruction: 0xee1d4a51 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d001e8 │ │ │ │ @ instruction: 0xf0c208e8 │ │ │ │ - @ instruction: 0x4642fdb5 │ │ │ │ + @ instruction: 0x4642fd7f │ │ │ │ tstpeq pc, r6 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ @ instruction: 0xf7fffa2d │ │ │ │ vbic.i16 , #192 @ 0x00c0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf8d8fa27 │ │ │ │ + @ instruction: 0xf8d8f9f1 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf1410262 │ │ │ │ - blcs 0x82214 │ │ │ │ + blcs 0x821d8 │ │ │ │ ldrbthi pc, [r0], -r1 @ │ │ │ │ - blx 0xfe59efd0 │ │ │ │ + blx 0xfed1ef94 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r3, r5, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - ldmdavs r9!, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ vrsubhn.i16 d30, q2, q2 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - vmul.f , q10, d1[6] │ │ │ │ - blcs 0xf5e5c │ │ │ │ + @ instruction: 0xf3c4f9b3 │ │ │ │ + blcs 0xf5e20 │ │ │ │ strbhi pc, [r7, #-1]! @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vmla.f32 q5, , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142bc74 │ │ │ │ + b 0x142bc38 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #243269632 @ 0xe800000 │ │ │ │ eorshi pc, lr, r2, asr #2 │ │ │ │ - @ instruction: 0xf9d2f0c8 │ │ │ │ + @ instruction: 0xf99cf0c8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - ldr pc, [sl, #3437]! @ 0xd6d │ │ │ │ - addeq pc, sl, r4, ror r1 @ │ │ │ │ - addeq pc, sl, r4, rrx │ │ │ │ - addeq lr, sl, r0, ror #31 │ │ │ │ - addeq lr, sl, lr, asr pc │ │ │ │ - addeq lr, sl, lr, asr #29 │ │ │ │ + ldr pc, [sl, #3383]! @ 0xd37 │ │ │ │ + @ instruction: 0x008af1b0 │ │ │ │ + addeq pc, sl, r0, lsr #1 │ │ │ │ + addeq pc, sl, ip, lsl r0 @ │ │ │ │ + umulleq lr, sl, sl, pc @ │ │ │ │ + addeq lr, sl, sl, lsl #30 │ │ │ │ movweq pc, #33359 @ 0x824f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad97 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmla.f32 d26, d23, d1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vmla.f32 , , │ │ │ │ + vmla.f32 d31, d17, d31 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf3c4fef1 │ │ │ │ - blcs 0xb5f08 │ │ │ │ + @ instruction: 0xf3c4febb │ │ │ │ + blcs 0xb5ecc │ │ │ │ @ instruction: 0x81b4f002 │ │ │ │ @ instruction: 0xf0022b02 │ │ │ │ ldmdblt r3!, {r0, r1, r2, r5, r7, r8, pc} │ │ │ │ strtmi r0, [r9], -r2, lsr #1 │ │ │ │ andseq pc, ip, #2 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - @ instruction: 0x4629fa55 │ │ │ │ + @ instruction: 0x4629fa1f │ │ │ │ @ instruction: 0x4628221c │ │ │ │ - @ instruction: 0xf9f2f0c6 │ │ │ │ + @ instruction: 0xf9bcf0c6 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0c2683e │ │ │ │ - bmi 0xff65fb70 │ │ │ │ + bmi 0xff65fa5c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrmi r0, [r8], #-401 @ 0xfffffe6f │ │ │ │ ldrtmi r4, [r3], #-1053 @ 0xfffffbe3 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf5012200 │ │ │ │ stmdavs r8, {r1, r2, r4, r8, sp, lr} │ │ │ │ - ldc2 0, cr15, [r8, #-776] @ 0xfffffcf8 │ │ │ │ + stc2l 0, cr15, [r2], #776 @ 0x308 │ │ │ │ ldmlt r5, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movweq pc, #62031 @ 0xf24f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad4b │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vadd.f32 q13, , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vadd.f32 d31, d17, d25 │ │ │ │ + vmla.f32 , , │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf0c1fea3 │ │ │ │ - @ instruction: 0x4629fd9f │ │ │ │ + @ instruction: 0xf0c1fe6d │ │ │ │ + strtmi pc, [r9], -r9, ror #26 │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - stccs 14, cr15, [r1], {193} @ 0xc1 │ │ │ │ + stccs 14, cr15, [r1], {139} @ 0x8b │ │ │ │ cmpphi r9, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r1, r3, r4, r5, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf9a6f0c6 │ │ │ │ + @ instruction: 0xf970f0c6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c64628 │ │ │ │ - stccc 8, cr15, [r1], {131} @ 0x83 │ │ │ │ + stccc 8, cr15, [r1], {77} @ 0x4d │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - blx 0xf9d4e0 │ │ │ │ + blx 0x21d4a4 │ │ │ │ vnmls.f32 s8, s27, s29 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ stmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldrmi r4, [sp], #-1048 @ 0xfffffbe8 │ │ │ │ str r4, [fp, r3, lsr #8]! │ │ │ │ @@ -82878,34 +82863,34 @@ │ │ │ │ @ instruction: 0xf47e3f7c │ │ │ │ @ instruction: 0xf404ad01 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vfma.f32 q13, , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0c12795 │ │ │ │ - vmla.f32 , , │ │ │ │ + vadd.f32 d31, d1, d25 │ │ │ │ strmi r0, [r5], -ip, ror #5 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf0c76839 │ │ │ │ - @ instruction: 0xf0c1fe59 │ │ │ │ - @ instruction: 0x4629fd55 │ │ │ │ + @ instruction: 0xf0c1fe23 │ │ │ │ + @ instruction: 0x4629fd1f │ │ │ │ @ instruction: 0xf0c54606 │ │ │ │ - stccs 14, cr15, [r1], {119} @ 0x77 │ │ │ │ + stccs 14, cr15, [r1], {65} @ 0x41 │ │ │ │ orrshi pc, ip, r2 │ │ │ │ @ instruction: 0xf0022c02 │ │ │ │ stmdblt r4!, {r0, r2, r3, r7, r8, pc}^ │ │ │ │ andcs r2, r4, #117440512 @ 0x7000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf95cf0c6 │ │ │ │ + @ instruction: 0xf926f0c6 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c54628 │ │ │ │ - stccc 15, cr15, [r1], {173} @ 0xad │ │ │ │ + stccc 15, cr15, [r1], {119} @ 0x77 │ │ │ │ @ instruction: 0xf04fd1f3 │ │ │ │ ldmdavs ip!, {r4, r5, r6, lr} │ │ │ │ - @ instruction: 0xf9f2f0c2 │ │ │ │ + @ instruction: 0xf9bcf0c2 │ │ │ │ vnmls.f32 s8, s27, s20 │ │ │ │ ldrbtmi r1, [sl], #-3952 @ 0xfffff090 │ │ │ │ @ instruction: 0xe7b46812 │ │ │ │ strvc pc, [r6, -pc, ror #8] │ │ │ │ ldmibne r9, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf012408a │ │ │ │ @ instruction: 0xf47f0f55 │ │ │ │ @@ -82922,1850 +82907,1850 @@ │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ ldmdavs r9!, {r0, r1, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0060040 │ │ │ │ @ instruction: 0xf0c8060f │ │ │ │ - stccs 8, cr15, [fp], {171} @ 0xab │ │ │ │ + stccs 8, cr15, [fp], {117} @ 0x75 │ │ │ │ ldcge 6, cr15, [sl], {62} @ 0x3e │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r1, r6, pc, asr #26 │ │ │ │ - andeq r1, r6, r9, lsl #26 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #25 │ │ │ │ - andeq r1, r6, r1, lsl #25 │ │ │ │ - andeq r1, r6, sp, lsr ip │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - strdeq r1, [r6], -r9 │ │ │ │ - muleq r6, r3, fp │ │ │ │ - andeq r1, r6, sp, asr #22 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, r5, sp │ │ │ │ + andeq r1, r6, r3, lsl sp │ │ │ │ + andeq r1, r6, sp, asr #25 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #25 │ │ │ │ + andeq r1, r6, r5, asr #24 │ │ │ │ + andeq r1, r6, r1, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00061bbd │ │ │ │ + andeq r1, r6, r7, asr fp │ │ │ │ + andeq r1, r6, r1, lsl fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, asr sp │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43e2e0f │ │ │ │ @ instruction: 0xf404ac79 │ │ │ │ @ instruction: 0xf5b30340 │ │ │ │ @ instruction: 0xf43e0f40 │ │ │ │ vmvn.i32 q13, #50175 @ 0x0000c3ff │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vcge.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c80040 │ │ │ │ - @ instruction: 0xf0c1f86f │ │ │ │ - vqdmulh.s , q10, d1[2] │ │ │ │ + @ instruction: 0xf0c1f839 │ │ │ │ + @ instruction: 0xf3c4fc93 │ │ │ │ strmi r5, [r7], -r1, lsl #7 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blcs 0x102e14 │ │ │ │ + blcs 0x102dd8 │ │ │ │ ldrhi pc, [ip], r1 │ │ │ │ @ instruction: 0xf8d8b99b │ │ │ │ rsceq r1, r2, r0, asr #32 │ │ │ │ eorseq pc, r8, #2 │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8fce5 │ │ │ │ + @ instruction: 0xf8d8fcaf │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - @ instruction: 0xff7cf0ca │ │ │ │ + @ instruction: 0xff46f0ca │ │ │ │ @ instruction: 0xf1420723 │ │ │ │ @ instruction: 0x4639817e │ │ │ │ @ instruction: 0xf0c74638 │ │ │ │ - ldrtmi pc, [sl], -pc, ror #22 @ │ │ │ │ + @ instruction: 0x463afb39 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ @ instruction: 0xf838f7fb │ │ │ │ svclt 0x007bf7fe │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x613ac │ │ │ │ + streq pc, [pc, #-4] @ 0x61370 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xf832f0c8 │ │ │ │ + @ instruction: 0xfffcf0c7 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {218} @ 0xda │ │ │ │ ldcge 4, cr15, [lr], {62} @ 0x3e │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ ldrthi pc, [r4], #1 @ │ │ │ │ - @ instruction: 0xf89ef7f8 │ │ │ │ + @ instruction: 0xf8bcf7f8 │ │ │ │ vnmls.f64 d4, d13, d31 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - str pc, [ip], #-3007 @ 0xfffff441 │ │ │ │ + str pc, [ip], #-2953 @ 0xfffff477 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61428 │ │ │ │ + streq pc, [pc, #-4] @ 0x613ec │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xfff4f0c7 │ │ │ │ + @ instruction: 0xffbef0c7 │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 4, cr8, [r3], {10} │ │ │ │ - blge 0xff89e540 │ │ │ │ + blge 0xff89e504 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ mvnhi pc, #1 │ │ │ │ - @ instruction: 0xf860f7f8 │ │ │ │ + @ instruction: 0xf87ef7f8 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fffb81 │ │ │ │ + @ instruction: 0xf7fffb4b │ │ │ │ svclt 0x0000bbce │ │ │ │ - addeq lr, sl, r4, lsr #28 │ │ │ │ - addeq lr, sl, lr, ror sp │ │ │ │ - addeq lr, sl, sl, ror #25 │ │ │ │ - addeq lr, sl, r2, ror fp │ │ │ │ - strdeq lr, [sl], r6 │ │ │ │ + addeq lr, sl, r0, ror #28 │ │ │ │ + @ instruction: 0x008aedba │ │ │ │ + addeq lr, sl, r6, lsr #26 │ │ │ │ + addeq lr, sl, lr, lsr #23 │ │ │ │ + addeq lr, sl, r2, lsr fp │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x614bc │ │ │ │ + streq pc, [pc, #-4] @ 0x61480 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xffacf0c7 │ │ │ │ + @ instruction: 0xff76f0c7 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x141fec │ │ │ │ - blge 0xfe61e5d4 │ │ │ │ + blcs 0x141fb0 │ │ │ │ + blge 0xfe61e598 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ - blcs 0xa1648 │ │ │ │ + blcs 0xa160c │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addshi pc, r8, #1 │ │ │ │ @ instruction: 0xf14102a3 │ │ │ │ @ instruction: 0xf0c785b2 │ │ │ │ - blmi 0xff4e1350 │ │ │ │ + blmi 0xff4e123c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnseq pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xc9d836 │ │ │ │ + blx 0xfff1d7f8 │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - @ instruction: 0xf812f0c8 │ │ │ │ - stc2 7, cr15, [r0], {249} @ 0xf9 │ │ │ │ + @ instruction: 0xffdcf0c7 │ │ │ │ + ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ mcrlt 7, 5, pc, cr1, cr14, {7} @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ andeq pc, pc, #8 │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldmeq r0!, {r3, ip, sp, lr, pc}^ │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - @ instruction: 0xf004ff59 │ │ │ │ - b 0x12615b4 │ │ │ │ + @ instruction: 0xf004ff23 │ │ │ │ + b 0x1261578 │ │ │ │ @ instruction: 0xf0c20000 │ │ │ │ - blmi 0xfecdf724 │ │ │ │ + blmi 0xfecdf610 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ vhadd.s8 d25, d15, d1 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ stcvs 0, cr0, [sl], #-580 @ 0xfffffdbc │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ teqpvc r4, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ sbcseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xffc9d8b4 │ │ │ │ + blx 0xfef1d878 │ │ │ │ andeq pc, pc, #6 │ │ │ │ vtst.8 d6, d2, d25 │ │ │ │ stcvs 2, cr2, [r8], #-44 @ 0xffffffd4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9ffd3 │ │ │ │ - @ instruction: 0xf7f9fc41 │ │ │ │ - @ instruction: 0xf7fefc1f │ │ │ │ + @ instruction: 0xf7f9ff9d │ │ │ │ + @ instruction: 0xf7f9fc55 │ │ │ │ + @ instruction: 0xf7fefc33 │ │ │ │ vqrdmlah.s , q2, d0[4] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r8, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vmov.f32 d31, #-0.1953125 @ 0xbe480000 │ │ │ │ - blcs 0xf63fc │ │ │ │ + vqrdmlah.s , q10, d3[4] │ │ │ │ + blcs 0xf63c0 │ │ │ │ ldrthi pc, [r6], #-1 @ │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ vqdmulh.s d10, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x142c214 │ │ │ │ + b 0x142c1d8 │ │ │ │ @ instruction: 0xf00102c2 │ │ │ │ adceq r8, r3, #150994944 @ 0x9000000 │ │ │ │ strbhi pc, [r6], -r1, asr #2 @ │ │ │ │ - @ instruction: 0xff02f0c7 │ │ │ │ + cdp2 0, 12, cr15, cr12, cr7, {6} │ │ │ │ vnmls.f64 d4, d29, d9 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xe76bfa9d │ │ │ │ + strb pc, [fp, -r7, ror #20]! @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr7, {6} │ │ │ │ + cdp2 0, 10, cr15, cr0, cr7, {6} │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0012b02 │ │ │ │ - blcs 0x142070 │ │ │ │ - bge 0xff09e780 │ │ │ │ + blcs 0x142034 │ │ │ │ + bge 0xff09e744 │ │ │ │ @ instruction: 0xf0012b01 │ │ │ │ - blmi 0x1c41ed0 │ │ │ │ + blmi 0x1c41e94 │ │ │ │ svccs 0x0070ee1d │ │ │ │ vtst.8 d22, d13, d25 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adceq r9, r1, #0, 4 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf500518c │ │ │ │ @ instruction: 0xf8d06161 │ │ │ │ @ instruction: 0xf8d00d8c │ │ │ │ @ instruction: 0xf0c20e10 │ │ │ │ - @ instruction: 0xf7fffa37 │ │ │ │ + @ instruction: 0xf7fffa01 │ │ │ │ @ instruction: 0xf3c4bab0 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf3c4fe9b │ │ │ │ - blcs 0xf64f8 │ │ │ │ + vqrdmlah.s , q2, d1[5] │ │ │ │ + blcs 0xf64bc │ │ │ │ cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ - blcs 0xcc114 │ │ │ │ + blcs 0xcc0d8 │ │ │ │ cmpphi fp, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xee1d4b52 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-672 @ 0xfffffd60 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf851bf4c │ │ │ │ @ instruction: 0xf8510d54 │ │ │ │ andls r0, r0, #48, 30 @ 0xc0 │ │ │ │ - blx 0x9da3c │ │ │ │ - blt 0x1edf734 │ │ │ │ + @ instruction: 0xf9caf0c2 │ │ │ │ + blt 0x1edf6f8 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - streq pc, [pc, #-4] @ 0x61750 │ │ │ │ + streq pc, [pc, #-4] @ 0x61714 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - cdp2 0, 6, cr15, cr0, cr7, {6} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr7, {6} │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 1, cr8, [r3], {59} @ 0x3b │ │ │ │ - bge 0x139e868 │ │ │ │ + bge 0x139e82c │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ stccs 6, cr4, [r1], {41} @ 0x29 │ │ │ │ tstphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 6, pc, cr12, cr7, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr10, cr7, {7} @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r2, r4, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - @ instruction: 0xf7fff9ed │ │ │ │ + @ instruction: 0xf7fff9b7 │ │ │ │ @ instruction: 0xf004ba3a │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - vmull.p8 , d4, d19 │ │ │ │ + vqrdmulh.s , q10, d1[7] │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ ldmdavs r9!, {r3, r4, r6} │ │ │ │ - b 0x142227c │ │ │ │ + b 0x1422240 │ │ │ │ @ instruction: 0xf14102c2 │ │ │ │ @ instruction: 0xf0c78068 │ │ │ │ - blmi 0x661050 │ │ │ │ + blmi 0x660f3c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ mvnne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf986f0c2 │ │ │ │ + @ instruction: 0xf950f0c2 │ │ │ │ andcs pc, fp, #1610612736 @ 0x60000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r0, asr #32 │ │ │ │ - cdp2 0, 9, cr15, cr6, cr7, {6} │ │ │ │ - blx 0x19f822 │ │ │ │ + cdp2 0, 6, cr15, cr0, cr7, {6} │ │ │ │ + blx 0x69f7e6 │ │ │ │ stclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq lr, sl, r4, asr sl │ │ │ │ - ldrdeq lr, [sl], r8 │ │ │ │ - addeq lr, sl, lr, lsr #18 │ │ │ │ - @ instruction: 0x008ae8be │ │ │ │ - addeq lr, sl, lr, asr #16 │ │ │ │ - addeq lr, sl, lr, asr #15 │ │ │ │ - addeq lr, sl, r8, asr r7 │ │ │ │ + umulleq lr, sl, r0, sl │ │ │ │ + addeq lr, sl, r4, lsl sl │ │ │ │ + addeq lr, sl, sl, ror #18 │ │ │ │ + strdeq lr, [sl], sl │ │ │ │ + addeq lr, sl, sl, lsl #17 │ │ │ │ + addeq lr, sl, sl, lsl #16 │ │ │ │ + umulleq lr, sl, r4, r7 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ strpl pc, [r1], #964 @ 0x3c4 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - ldc2l 0, cr15, [r0, #796] @ 0x31c │ │ │ │ + ldc2 0, cr15, [sl, #796] @ 0x31c │ │ │ │ @ instruction: 0xf0012c02 │ │ │ │ stccs 3, cr8, [r3], {44} @ 0x2c │ │ │ │ ldmibge ip!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0012c01 │ │ │ │ - blmi 0xff4c24d8 │ │ │ │ + blmi 0xff4c249c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvc ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ smmlseq ip, r0, r8, pc @ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - ldrt pc, [r5], -r3, lsr #18 @ │ │ │ │ + ldrt pc, [r5], -sp, ror #17 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - stc2 0, cr15, [r0, #796]! @ 0x31c │ │ │ │ - @ instruction: 0xf9faf0c1 │ │ │ │ + stc2l 0, cr15, [sl, #-796]! @ 0xfffffce4 │ │ │ │ + @ instruction: 0xf9c4f0c1 │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ addvs pc, r8, #8388608 @ 0x800000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ addseq r1, r2, r0 │ │ │ │ - blx 0xffd1dc18 │ │ │ │ + blx 0xfef9dbdc │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0c52207 │ │ │ │ - @ instruction: 0xf004fc7d │ │ │ │ + @ instruction: 0xf004fc47 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8] │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xfece0f30 │ │ │ │ + blmi 0xfece0e1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x61934 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x618f8 │ │ │ │ stcvs 7, cr9, [sl, #4]! │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ @ instruction: 0xf8d06c2a │ │ │ │ ldrmi r0, [r3], #-1224 @ 0xfffffb38 │ │ │ │ @ instruction: 0xf0c2461a │ │ │ │ - @ instruction: 0xf006f921 │ │ │ │ + @ instruction: 0xf006f8eb │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ stcvs 0, cr1, [r8], #-0 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fe03 │ │ │ │ - @ instruction: 0xf7fefa71 │ │ │ │ + @ instruction: 0xf7f9fdcd │ │ │ │ + @ instruction: 0xf7fefa85 │ │ │ │ @ instruction: 0xf3c4bc92 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf004220b │ │ │ │ @ instruction: 0xf006050f │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf8d8fd49 │ │ │ │ + @ instruction: 0xf8d8fd13 │ │ │ │ vst4.16 {d0-d3}, [r4 :64], r8 │ │ │ │ strtmi r1, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf14002a2 │ │ │ │ - blcs 0x83778 │ │ │ │ + blcs 0x8373c │ │ │ │ cmnphi r7, r1 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ + ldc2l 7, cr15, [r4, #988] @ 0x3dc │ │ │ │ vnmls.f64 d4, d29, d13 │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r2, r3, r8, ip, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c26808 │ │ │ │ - vadd.i8 d15, d22, d29 │ │ │ │ + vtst.8 , q3, │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sl, sp} │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0c700f2 │ │ │ │ - @ instruction: 0xf7f9fdbd │ │ │ │ - @ instruction: 0xf7fefa2b │ │ │ │ + @ instruction: 0xf7f9fd87 │ │ │ │ + @ instruction: 0xf7fefa3f │ │ │ │ vqdmulh.s , q2, d0[3] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - stc2 0, cr15, [r8, #-796] @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r2], {199} @ 0xc7 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf3c4fcff │ │ │ │ + vqdmulh.s , q10, d1[2] │ │ │ │ @ instruction: 0xf8d55001 │ │ │ │ stcvs 0, cr8, [ip], #-352 @ 0xfffffea0 │ │ │ │ - cdp2 0, 0, cr15, cr14, cr1, {6} │ │ │ │ + ldc2l 0, cr15, [r8, #772] @ 0x304 │ │ │ │ vnmla.f64 d4, d13, d28 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ stmib sp, {r1, r6, sl, lr}^ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0x461a0091 │ │ │ │ orrsvs pc, r9, r0, lsl #10 │ │ │ │ strbeq pc, [r8], #2256 @ 0x8d0 @ │ │ │ │ - @ instruction: 0xf896f0c2 │ │ │ │ + @ instruction: 0xf860f0c2 │ │ │ │ andeq pc, pc, #6 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8], #-228 @ 0xffffff1c │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - @ instruction: 0xf7f9fd79 │ │ │ │ - @ instruction: 0xf7fef9e7 │ │ │ │ + @ instruction: 0xf7f9fd43 │ │ │ │ + @ instruction: 0xf7fef9fb │ │ │ │ vmull.u8 , d4, d8 │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004fcc1 │ │ │ │ + @ instruction: 0xf004fc8b │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1422548 │ │ │ │ + b 0x142250c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78741 │ │ │ │ - blmi 0x1360d8c │ │ │ │ + blmi 0x1360c78 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf8514402 │ │ │ │ andls r0, r0, #36, 30 @ 0x90 │ │ │ │ - @ instruction: 0xf0c2461a │ │ │ │ - rsceq pc, r1, #2424832 @ 0x250000 │ │ │ │ + @ instruction: 0xf0c1461a │ │ │ │ + rsceq pc, r1, #956 @ 0x3bc │ │ │ │ mrcge 5, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f74631 │ │ │ │ - @ instruction: 0xf8d8fd0f │ │ │ │ + @ instruction: 0xf8d8fd2d │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - stc2l 0, cr15, [r2, #-796]! @ 0xfffffce4 │ │ │ │ + stc2 0, cr15, [ip, #-796]! @ 0xfffffce4 │ │ │ │ vmax.s8 d14, d21, d14 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xde0d30 │ │ │ │ + blmi 0xde0c1c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf820f0c2 │ │ │ │ + @ instruction: 0xffeaf0c1 │ │ │ │ stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - stc2l 0, cr15, [r2], #-796 @ 0xfffffce4 │ │ │ │ + stc2 0, cr15, [ip], #-796 @ 0xfffffce4 │ │ │ │ vnmls.f64 d4, d13, d20 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r2, r5, r6, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffffd │ │ │ │ + @ instruction: 0xf7ffffc7 │ │ │ │ vmla.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x5a0ca4 │ │ │ │ + blmi 0x5a0b90 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71a2f501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffdaf0c1 │ │ │ │ + @ instruction: 0xffa4f0c1 │ │ │ │ stmiblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x008ae6b8 │ │ │ │ - addeq lr, sl, r4, lsr r6 │ │ │ │ - addeq lr, sl, r6, lsr #11 │ │ │ │ - addeq lr, sl, r2, lsr #10 │ │ │ │ - umulleq lr, sl, r0, r4 │ │ │ │ - addeq lr, sl, r4, lsr r4 │ │ │ │ - addeq lr, sl, lr, ror #7 │ │ │ │ - addeq lr, sl, r8, lsr #7 │ │ │ │ + strdeq lr, [sl], r4 │ │ │ │ + addeq lr, sl, r0, ror r6 │ │ │ │ + addeq lr, sl, r2, ror #11 │ │ │ │ + addeq lr, sl, lr, asr r5 │ │ │ │ + addeq lr, sl, ip, asr #9 │ │ │ │ + addeq lr, sl, r0, ror r4 │ │ │ │ + addeq lr, sl, sl, lsr #8 │ │ │ │ + addeq lr, sl, r4, ror #7 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - stc2 0, cr15, [ip], {199} @ 0xc7 │ │ │ │ + blx 0xff61deee │ │ │ │ vnmla.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ biccc r6, r0, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xffa8f0c1 │ │ │ │ + @ instruction: 0xff72f0c1 │ │ │ │ stmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xffb1df6e │ │ │ │ + blx 0xfed9df32 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ teqcc ip, fp, lsl r8 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff86f0c1 │ │ │ │ + @ instruction: 0xff50f0c1 │ │ │ │ stmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xff29dfb2 │ │ │ │ + blx 0xfe51df76 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmdbcc r8, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff64f0c1 │ │ │ │ + @ instruction: 0xff2ef0c1 │ │ │ │ stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xfea1dff6 │ │ │ │ + blx 0x1c9dfba │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ stmibcc ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff42f0c1 │ │ │ │ + @ instruction: 0xff0cf0c1 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xfe19e03a │ │ │ │ + blx 0x141dffe │ │ │ │ vnmls.f64 d4, d29, d11 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r5, r7, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7ffff1f │ │ │ │ + @ instruction: 0xf7fffee9 │ │ │ │ vadd.i8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1f60ae8 │ │ │ │ + blmi 0x1f609d4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msrvc R12_usr, r1 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 15, cr15, cr12, cr1, {6} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr1, {6} │ │ │ │ stmialt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x101e0c6 │ │ │ │ + blx 0x29e08a │ │ │ │ vnmla.f64 d4, d13, d26 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r4, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffed9 │ │ │ │ + @ instruction: 0xf7fffea3 │ │ │ │ vtst.8 d11, d21, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x1720a5c │ │ │ │ + blmi 0x1720948 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvs pc, lr, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 11, cr15, cr6, cr1, {6} │ │ │ │ + cdp2 0, 8, cr15, cr0, cr1, {6} │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xffe9e150 │ │ │ │ + blx 0xff11e114 │ │ │ │ vnmla.f64 d4, d13, d9 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffe93 │ │ │ │ + @ instruction: 0xf7fffe5d │ │ │ │ vtst.8 , , │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xee09d0 │ │ │ │ + blmi 0xee08bc │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61bdf501 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 7, cr15, cr0, cr1, {6} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr1, {6} │ │ │ │ ldmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0xfed1e1dc │ │ │ │ + blx 0x1f9e1a0 │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r5, r6, r8, ip, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fffe4d │ │ │ │ + @ instruction: 0xf7fffe17 │ │ │ │ vtst.8 d11, d5, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0x6a0944 │ │ │ │ + blmi 0x6a0830 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrsvs pc, ip, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 2, cr15, cr10, cr1, {6} │ │ │ │ + ldc2l 0, cr15, [r4, #772]! @ 0x304 │ │ │ │ svclt 0x00f0f7fe │ │ │ │ - addeq lr, sl, r2, asr #6 │ │ │ │ - strdeq lr, [sl], lr @ │ │ │ │ - @ instruction: 0x008ae2ba │ │ │ │ - addeq lr, sl, r6, ror r2 │ │ │ │ - addeq lr, sl, r2, lsr r2 │ │ │ │ - addeq lr, sl, ip, ror #3 │ │ │ │ - addeq lr, sl, r6, lsr #3 │ │ │ │ - addeq lr, sl, r0, ror #2 │ │ │ │ - addeq lr, sl, sl, lsl r1 │ │ │ │ - ldrdeq lr, [sl], r4 │ │ │ │ - addeq lr, sl, lr, lsl #1 │ │ │ │ - addeq lr, sl, r8, asr #32 │ │ │ │ + addeq lr, sl, lr, ror r3 │ │ │ │ + addeq lr, sl, sl, lsr r3 │ │ │ │ + strdeq lr, [sl], r6 │ │ │ │ + @ instruction: 0x008ae2b2 │ │ │ │ + addeq lr, sl, lr, ror #4 │ │ │ │ + addeq lr, sl, r8, lsr #4 │ │ │ │ + addeq lr, sl, r2, ror #3 │ │ │ │ + umulleq lr, sl, ip, r1 │ │ │ │ + addeq lr, sl, r6, asr r1 │ │ │ │ + addeq lr, sl, r0, lsl r1 │ │ │ │ + addeq lr, sl, sl, asr #1 │ │ │ │ + addeq lr, sl, r4, lsl #1 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x159e298 │ │ │ │ + blx 0x81e25c │ │ │ │ @ instruction: 0xee1d4bdb │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ vtst.8 d6, d1, d11 │ │ │ │ ldmpl r0, {r2, r3, r4, r6, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefdef │ │ │ │ + @ instruction: 0xf7fefdb9 │ │ │ │ vrecps.f32 d11, d21, d21 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - blmi 0xff360888 │ │ │ │ + blmi 0xff360774 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r6, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2l 0, cr15, [ip, #772] @ 0x304 │ │ │ │ + ldc2 0, cr15, [r6, #772] @ 0x304 │ │ │ │ svclt 0x0092f7fe │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ sbcseq r0, r2, r8, asr r0 │ │ │ │ - blx 0x41e324 │ │ │ │ + @ instruction: 0xf9d8f0c7 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r2, r4, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fefda9 │ │ │ │ + @ instruction: 0xf7fefd73 │ │ │ │ vqrdmlsh.s , q2, d3[7] │ │ │ │ vhsub.s8 d20, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ vtst.8 d0, d18, d5 │ │ │ │ @ instruction: 0xf006220b │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9, sl} │ │ │ │ @ instruction: 0xf8d800d2 │ │ │ │ @ instruction: 0xf0c70040 │ │ │ │ - @ instruction: 0xf004f9df │ │ │ │ + @ instruction: 0xf004f9a9 │ │ │ │ vhsub.s8 d0, d2, d15 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1422a0c │ │ │ │ + b 0x14229d0 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c78479 │ │ │ │ - blmi 0xfe7e07c8 │ │ │ │ + blmi 0xfe7e06b4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ tstpvs r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r2, #-772] @ 0xfffffcfc │ │ │ │ + stc2 0, cr15, [ip, #-772] @ 0xfffffcfc │ │ │ │ @ instruction: 0xf53f02e1 │ │ │ │ @ instruction: 0xf8d8abb9 │ │ │ │ @ instruction: 0x46310058 │ │ │ │ - blx 0xba009c │ │ │ │ + blx 0x1320060 │ │ │ │ ldrsbne pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c84608 │ │ │ │ - @ instruction: 0xf8d8fbdd │ │ │ │ + @ instruction: 0xf8d8fba7 │ │ │ │ @ instruction: 0xf8d81040 │ │ │ │ @ instruction: 0x46082058 │ │ │ │ - blx 0x1f1e3f4 │ │ │ │ - bllt 0xfea200d8 │ │ │ │ + blx 0x119e3b8 │ │ │ │ + bllt 0xfea2009c │ │ │ │ @ instruction: 0xf47d070a │ │ │ │ @ instruction: 0xf0c0ad93 │ │ │ │ - @ instruction: 0xf3c4fdfb │ │ │ │ + vqrdmulh.s , q10, d1[1] │ │ │ │ vshl.s8 d20, d3, d7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf5042395 │ │ │ │ strmi r6, [r7], -r7, lsl #9 │ │ │ │ adceq r6, r2, r9, lsl r8 │ │ │ │ - cdp2 0, 15, cr15, cr0, cr6, {6} │ │ │ │ + cdp2 0, 11, cr15, cr10, cr6, {6} │ │ │ │ @ instruction: 0xf006463a │ │ │ │ strtmi r0, [r8], -pc, lsl #2 │ │ │ │ @ instruction: 0xf97af7fa │ │ │ │ poplt {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - vbic.i16 , #201 @ 0x00c9 │ │ │ │ + vmul.f , q2, d3[0] │ │ │ │ vhsub.s8 d4, d2, d3 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - @ instruction: 0xf970f0c7 │ │ │ │ + @ instruction: 0xf93af0c7 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xf7f7fb0f │ │ │ │ - @ instruction: 0xf006fe53 │ │ │ │ + @ instruction: 0xf7f7fad9 │ │ │ │ + @ instruction: 0xf006fe71 │ │ │ │ ldmdavs r9!, {r0, r1, r2, r3, r9} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ - blt 0xb6015c │ │ │ │ + blt 0xb60120 │ │ │ │ andeq pc, pc, #1 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c76c28 │ │ │ │ - vorr.i16 , #193 @ 0x00c1 │ │ │ │ + vorr.i16 d31, #203 @ 0x00cb │ │ │ │ ldmdavs r9!, {r0, r1, r9, lr} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r8, lsr #27 │ │ │ │ - @ instruction: 0xf948f0c7 │ │ │ │ + @ instruction: 0xf912f0c7 │ │ │ │ stcvs 12, cr6, [sl, #164]! @ 0xa4 │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - @ instruction: 0xe7d6fa77 │ │ │ │ + ldrb pc, [r6, r1, asr #20] @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d66c │ │ │ │ + blcs 0x80d630 │ │ │ │ stcge 6, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, r7, lsr #5 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, pc, ror #19 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r7, asr #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, lsr r7 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #13 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r3, ror #18 │ │ │ │ - andeq r2, r6, sp, lsr #4 │ │ │ │ - andeq r2, r6, fp, lsr r0 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r7, asr #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #11 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr r8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r2, r6, fp, ror #4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, lsr #18 │ │ │ │ + strdeq r2, [r6], -r1 │ │ │ │ + strdeq r1, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsl r8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ vqdmulh.s q13, q10, d1[6] │ │ │ │ @ instruction: 0xf0064403 │ │ │ │ stccs 6, cr0, [fp], {15} │ │ │ │ stclge 6, cr15, [r2], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f024 │ │ │ │ - andeq r0, r6, r7, lsl #5 │ │ │ │ - strdeq r2, [r6], -r9 │ │ │ │ - strdeq r2, [r6], -sp │ │ │ │ - andeq r0, r6, r7, lsl #5 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, r9, ror r2 │ │ │ │ - andeq r2, r6, r9, ror r2 │ │ │ │ - andeq r2, r6, r9, ror r2 │ │ │ │ - andeq r2, r6, r9, ror r2 │ │ │ │ - stc2l 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ + andeq r0, r6, fp, asr #4 │ │ │ │ + @ instruction: 0x000622bd │ │ │ │ + andeq r2, r6, r1, asr #5 │ │ │ │ + andeq r0, r6, fp, asr #4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ + andeq r2, r6, sp, lsr r2 │ │ │ │ + ldc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ - stc2 0, cr15, [sl, #-768]! @ 0xfffffd00 │ │ │ │ + ldc2l 0, cr15, [r4], #768 @ 0x300 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ ldrtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf804f7fa │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adceq r4, r2, r0, lsr r6 │ │ │ │ @ instruction: 0xf0c66819 │ │ │ │ - @ instruction: 0xf7fdfe89 │ │ │ │ + @ instruction: 0xf7fdfe53 │ │ │ │ @ instruction: 0xf001bff0 │ │ │ │ vhsub.s8 d16, d7, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vaba.s8 d18, d20, d5 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ vqrshl.s8 d0, d5, d18 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ stcvs 0, cr0, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf8acf0c7 │ │ │ │ + @ instruction: 0xf876f0c7 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ stcvs 8, cr6, [r8, #228]! @ 0xe4 │ │ │ │ @ instruction: 0xf0c700d2 │ │ │ │ - stcvs 8, cr15, [r9], #-652 @ 0xfffffd74 │ │ │ │ + stcvs 8, cr15, [r9], #-436 @ 0xfffffe4c │ │ │ │ strmi r6, [r8], -sl, lsr #27 │ │ │ │ - blx 0x31e604 │ │ │ │ + @ instruction: 0xf9d4f0c7 │ │ │ │ svclt 0x0000e731 │ │ │ │ - ldrdeq sp, [sl], r2 │ │ │ │ - addeq sp, sl, ip, lsl #31 │ │ │ │ - addeq sp, sl, r6, asr #30 │ │ │ │ - ldrdeq sp, [sl], r0 │ │ │ │ - stc2 7, cr15, [r2, #992] @ 0x3e0 │ │ │ │ + addeq lr, sl, lr │ │ │ │ + addeq sp, sl, r8, asr #31 │ │ │ │ + addeq sp, sl, r2, lsl #31 │ │ │ │ + addeq sp, sl, ip, lsl #30 │ │ │ │ + ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ strvs pc, [r7], #1284 @ 0x504 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r6], #768 @ 0x300 │ │ │ │ + ldc2 0, cr15, [r0], #768 @ 0x300 │ │ │ │ strmi r0, [r7], -r4, lsr #1 │ │ │ │ @ instruction: 0xf8d84622 │ │ │ │ @ instruction: 0xf0c61000 │ │ │ │ - @ instruction: 0xf0c0fde1 │ │ │ │ - @ instruction: 0x4632fcdd │ │ │ │ + @ instruction: 0xf0c0fdab │ │ │ │ + ldrtmi pc, [r2], -r7, lsr #25 @ │ │ │ │ strtmi r4, [r8], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f94631 │ │ │ │ @ instruction: 0x4632ffb7 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - stc2 0, cr15, [r8, #788]! @ 0x314 │ │ │ │ + ldc2l 0, cr15, [r2, #-788]! @ 0xfffffcec │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ - cdp2 0, 3, cr15, cr10, cr6, {6} │ │ │ │ + cdp2 0, 0, cr15, cr4, cr6, {6} │ │ │ │ svclt 0x00a1f7fd │ │ │ │ tstpvs r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #23296 @ 0x5b00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r7, lsr #31 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - @ instruction: 0x000618bd │ │ │ │ - andeq r0, r6, r5, lsr pc │ │ │ │ - andeq r0, r6, r7, ror fp │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsr #32 │ │ │ │ - andeq r1, r6, r9, lsl #6 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, sp, lsl #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, r1, r3 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - strdeq r1, [r6], -r1 @ │ │ │ │ - andeq r0, r6, r7, ror fp │ │ │ │ - andeq r1, r6, sp, asr r1 │ │ │ │ - andeq r1, r6, r1, lsr #9 │ │ │ │ - andeq r1, r6, r5, asr #1 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r0, r6, fp, ror #30 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r1, lsl #17 │ │ │ │ + strdeq r0, [r6], -r9 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq r1, r6, sp, asr #5 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r1, [r6], -r1 @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, asr r3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000611b5 │ │ │ │ + andeq r0, r6, fp, lsr fp │ │ │ │ + andeq r1, r6, r1, lsr #2 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq r1, r6, r9, lsl #1 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ svcvc 0x0008f5b3 │ │ │ │ svcge 0x004ef4fe │ │ │ │ movtvc pc, #1443 @ 0x5a3 @ │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ - blcs 0x80d42c │ │ │ │ + blcs 0x80d3f0 │ │ │ │ stcge 6, cr15, [lr], {61} @ 0x3d │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - strdeq r2, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, pc, ror #19 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, sp, ror #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsr #32 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r3, ror #18 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, sp, ror #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, lsr #9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + @ instruction: 0x000624bd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r7, lsr #18 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ svceq 0x0040f414 │ │ │ │ - blge 0xff29f56c │ │ │ │ + blge 0xff29f530 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 │ │ │ │ - @ instruction: 0xffc4f0c6 │ │ │ │ - ldc2 0, cr15, [lr], {192} @ 0xc0 │ │ │ │ + @ instruction: 0xff8ef0c6 │ │ │ │ + blx 0xffa9e766 │ │ │ │ orrpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - blcs 0xf3cbc │ │ │ │ + blcs 0xf3c80 │ │ │ │ ldrbhi pc, [r6, -r0] @ │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc4178 │ │ │ │ - blge 0xfeedf6b0 │ │ │ │ + blcs 0xc413c │ │ │ │ + blge 0xfeedf674 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f8210f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe89f6bc │ │ │ │ + blge 0xfe89f680 │ │ │ │ vnmla.f64 d4, d29, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvs pc, r0, lsl #10 │ │ │ │ @ instruction: 0x0768f8d0 │ │ │ │ - blx 0x131e7fe │ │ │ │ - bllt 0xfe6604f4 │ │ │ │ + blx 0x59e7c2 │ │ │ │ + bllt 0xfe6604b8 │ │ │ │ andeq pc, pc, #4 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs pc, fp, #536870912 @ 0x20000000 │ │ │ │ sbcseq r6, r2, r9, lsr r8 │ │ │ │ @ instruction: 0xf0c66c28 │ │ │ │ - stcvs 15, cr15, [r9], #-524 @ 0xfffffdf4 │ │ │ │ + stcvs 15, cr15, [r9], #-308 @ 0xfffffecc │ │ │ │ @ instruction: 0xf0c74608 │ │ │ │ - strt pc, [ip], -r7, lsr #22 │ │ │ │ + @ instruction: 0xe62cfaf1 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf0c98113 │ │ │ │ - @ instruction: 0xf8d5fe9f │ │ │ │ + @ instruction: 0xf8d5fe69 │ │ │ │ strcs r3, [r1], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf003463a │ │ │ │ strbmi r0, [r1], -pc, lsl #6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf980f7fd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr15, cr13, {7} │ │ │ │ andsvs pc, lr, #64, 12 @ 0x4000000 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ @ instruction: 0xf6408159 │ │ │ │ addsmi r6, r3, #805306368 @ 0x30000000 │ │ │ │ - blge 0x159ff54 │ │ │ │ + blge 0x159ff18 │ │ │ │ movwvs pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ andge sl, r1, #80896 @ 0x13c00 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #13 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - strdeq r0, [r6], -r9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #11 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ - blx 0x201e8e2 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + @ instruction: 0x00060cbd │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + blx 0x129e8a6 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ tstcs r2, r4, lsl #12 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ mrc2 7, 6, pc, cr12, cr12, {7} │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d84621 │ │ │ │ @ instruction: 0xf0c90040 │ │ │ │ - @ instruction: 0xf7fdfe67 │ │ │ │ + @ instruction: 0xf7fdfe31 │ │ │ │ @ instruction: 0xf0c0bdac │ │ │ │ - @ instruction: 0xf8d5fb65 │ │ │ │ + @ instruction: 0xf8d5fb2f │ │ │ │ strmi r3, [r4], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ smlattcs r1, r9, r0, r8 │ │ │ │ tstls r0, sl, lsr r6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr12, {7} @ │ │ │ │ @ instruction: 0xf5a3e7e2 │ │ │ │ - blcs 0x7fb338 │ │ │ │ - bge 0xffa1ff30 │ │ │ │ + blcs 0x7fb2fc │ │ │ │ + bge 0xffa1fef4 │ │ │ │ @ instruction: 0xf63d2b1e │ │ │ │ andge sl, r1, #929792 @ 0xe3000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r0, r6, r7, lsr #31 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r7, asr #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, lsr r7 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #13 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, asr r6 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r7, asr #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, asr #11 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r9, asr r8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r0, r6, fp, ror #30 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + strdeq r1, [r6], -r9 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #13 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, lsl r6 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, lsl #24 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsl #11 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, sp, lsl r8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ movwvc pc, #8867 @ 0x22a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #643072 @ 0x9d000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r1, r6, pc, ror #19 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, sp, ror #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsr #32 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, ror sl │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, sp, ror #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, lsr #9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ - ldc2 0, cr15, [r2, #804] @ 0x324 │ │ │ │ + @ instruction: 0x000619b3 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, fp, lsr sl │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ + ldc2l 0, cr15, [ip, #-804] @ 0xfffffcdc │ │ │ │ @ instruction: 0xf8d52402 │ │ │ │ ldrbt r3, [r1], r8, lsl #1 │ │ │ │ - stc2 0, cr15, [ip, #804] @ 0x324 │ │ │ │ + ldc2l 0, cr15, [r6, #-804] @ 0xfffffcdc │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls r4, [r0], -r8, lsr #12 │ │ │ │ @ instruction: 0xf86ef7fd │ │ │ │ stclt 7, cr15, [sp, #1012] @ 0x3f4 │ │ │ │ movwcc pc, #9891 @ 0x26a3 @ │ │ │ │ @ instruction: 0xf63d2b1c │ │ │ │ andge sl, r1, #290816 @ 0x47000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x000618bd │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, sp, ror #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsr #32 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, sp, ror #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, lsr #9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r1, r6, r1, lsl #17 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ @ instruction: 0x4628463a │ │ │ │ strls r4, [r0], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ svclt 0x0000e6fa │ │ │ │ - addeq sp, sl, r6, lsl #21 │ │ │ │ + addeq sp, sl, r2, asr #21 │ │ │ │ movwvc pc, #18083 @ 0x46a3 @ │ │ │ │ @ instruction: 0xf63d2b1a │ │ │ │ - blcs 0x70d000 │ │ │ │ + blcs 0x70cfc4 │ │ │ │ ldmibge r8!, {r0, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r2, r6, sp, ror #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r7, lsr #32 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, r9, lsl #29 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r2, r6, sp, ror #8 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r1, lsr #9 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r0, r6, fp, lsl lr │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - muleq r6, fp, r2 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq pc, r5, r5, lsl #24 │ │ │ │ - andeq r1, r6, r5, asr #10 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, fp, ror #31 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r0, r6, sp, asr #28 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r2, r6, r1, lsr r4 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r5, ror #8 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + ldrdeq r0, [r6], -pc @ │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, pc, asr r2 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq pc, r5, r9, asr #23 │ │ │ │ + andeq r1, r6, r9, lsl #10 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f6818e │ │ │ │ - blmi 0xff56219c │ │ │ │ + blmi 0xff5621d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r4, #324]! @ 0x144 │ │ │ │ @ instruction: 0xf0c19400 │ │ │ │ - @ instruction: 0xf7fff939 │ │ │ │ + @ instruction: 0xf7fff903 │ │ │ │ @ instruction: 0xf0c6b88a │ │ │ │ - blmi 0xff261f80 │ │ │ │ + blmi 0xff261e6c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ msrcs (UNDEF: 104), r1 │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf91ef0c1 │ │ │ │ + @ instruction: 0xf8e8f0c1 │ │ │ │ svclt 0x0096f7fe │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf7f68202 │ │ │ │ - blmi 0xfeee212c │ │ │ │ + blmi 0xfeee2168 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvc r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf92af0c1 │ │ │ │ - bllt 0x1d60934 │ │ │ │ - ldc2l 0, cr15, [r2, #-792]! @ 0xfffffce8 │ │ │ │ + @ instruction: 0xf8f4f0c1 │ │ │ │ + bllt 0x1d608f8 │ │ │ │ + ldc2 0, cr15, [ip, #-792]! @ 0xfffffce8 │ │ │ │ vnmls.f64 d4, d29, d27 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf8d8681b │ │ │ │ ldmpl r2, {r3, r4, r6}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ svceq 0x00a8f851 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - @ instruction: 0xf8e4f0c1 │ │ │ │ + @ instruction: 0xf8aef0c1 │ │ │ │ poplt {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldc2l 0, cr15, [r8, #-792] @ 0xfffffce8 │ │ │ │ + stc2 0, cr15, [r2, #-792]! @ 0xfffffce8 │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ @ instruction: 0xf8d82f70 │ │ │ │ ldrbtmi r0, [fp], #-88 @ 0xffffffa8 │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf6010191 │ │ │ │ ldmpl r2, {r3, r7, r8, sp, lr}^ │ │ │ │ ldrdcc pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fff8c9 │ │ │ │ + @ instruction: 0xf7fff893 │ │ │ │ @ instruction: 0xf7f6bb85 │ │ │ │ - blmi 0xfe562088 │ │ │ │ + blmi 0xfe5620c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsvc pc, r8, r1, lsl #10 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8d8f0c1 │ │ │ │ + @ instruction: 0xf8a2f0c1 │ │ │ │ stmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf7f64629 │ │ │ │ - blmi 0xfe1a2048 │ │ │ │ + blmi 0xfe1a2084 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc sp, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf8b8f0c1 │ │ │ │ + @ instruction: 0xf882f0c1 │ │ │ │ stmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c683cd │ │ │ │ - blmi 0x1de1e20 │ │ │ │ + blmi 0x1de1d0c │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsne pc, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf898f0c1 │ │ │ │ + @ instruction: 0xf862f0c1 │ │ │ │ stcllt 7, cr15, [r6, #-1016]! @ 0xfffffc08 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ mvnhi pc, #64, 2 │ │ │ │ - ldc2l 0, cr15, [r6], {198} @ 0xc6 │ │ │ │ + stc2 0, cr15, [r0], #792 @ 0x318 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef871 │ │ │ │ - blmi 0x1611fac │ │ │ │ + @ instruction: 0xf7fef83b │ │ │ │ + blmi 0x1611f70 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ strmi r9, [fp], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf600bf4b │ │ │ │ @ instruction: 0xf6006194 │ │ │ │ @ instruction: 0xf8d07118 │ │ │ │ @ instruction: 0xf8d00e94 │ │ │ │ - @ instruction: 0xf0c10f18 │ │ │ │ - @ instruction: 0xf7fef827 │ │ │ │ + @ instruction: 0xf0c00f18 │ │ │ │ + @ instruction: 0xf7fefff1 │ │ │ │ adceq fp, r5, #160, 16 @ 0xa00000 │ │ │ │ orrhi pc, r5, #64, 2 │ │ │ │ - ldc2 0, cr15, [r8], {198} @ 0xc6 │ │ │ │ + stc2l 0, cr15, [r2], #-792 @ 0xfffffce8 │ │ │ │ vnmla.f64 d4, d13, d5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ - @ instruction: 0xf0c16808 │ │ │ │ - @ instruction: 0xf7fef833 │ │ │ │ + @ instruction: 0xf0c06808 │ │ │ │ + @ instruction: 0xf7fefffd │ │ │ │ vadd.i8 d11, d21, d0 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x14235c8 │ │ │ │ + b 0x142358c │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c68398 │ │ │ │ - blmi 0xd61d08 │ │ │ │ + blmi 0xd61bf4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrmi pc, r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xf80cf0c1 │ │ │ │ + @ instruction: 0xffd6f0c0 │ │ │ │ ldmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vnmls.f64 d4, d13, d22 │ │ │ │ ldmdavs r9!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldrbtmi r0, [fp], #-676 @ 0xfffffd5c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ strmi r4, [fp], #-1050 @ 0xfffffbe6 │ │ │ │ adchi pc, r7, #64, 2 │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6009200 │ │ │ │ @ instruction: 0xf8d0719c │ │ │ │ @ instruction: 0xf0c00f9c │ │ │ │ - @ instruction: 0xf7feffc5 │ │ │ │ + @ instruction: 0xf7feff8f │ │ │ │ @ instruction: 0xf7f6b83e │ │ │ │ - blmi 0x6e1e80 │ │ │ │ + blmi 0x6e1ebc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf8d858d4 │ │ │ │ strtmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ ldrmi r4, [sl], -r4, lsl #8 │ │ │ │ stcleq 8, cr15, [r0, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0c09400 │ │ │ │ - @ instruction: 0xf7feffab │ │ │ │ + @ instruction: 0xf7feff75 │ │ │ │ svclt 0x0000befc │ │ │ │ - @ instruction: 0x008ad6b8 │ │ │ │ - addeq sp, sl, r8, lsl #13 │ │ │ │ - addeq sp, sl, r8, asr #12 │ │ │ │ - addeq sp, sl, lr, lsl #12 │ │ │ │ - ldrdeq sp, [sl], lr │ │ │ │ - addeq sp, sl, r4, lsr #11 │ │ │ │ - addeq sp, sl, r4, ror #10 │ │ │ │ - addeq sp, sl, r4, lsr #10 │ │ │ │ - ldrdeq sp, [sl], r6 │ │ │ │ - addeq sp, sl, r0, lsr #9 │ │ │ │ - addeq sp, sl, sl, asr r4 │ │ │ │ - addeq sp, sl, ip, lsl #8 │ │ │ │ - ldrdeq sp, [sl], sl │ │ │ │ - umulleq sp, sl, ip, r3 │ │ │ │ - ldc2l 7, cr15, [ip], #-984 @ 0xfffffc28 │ │ │ │ + strdeq sp, [sl], r4 │ │ │ │ + addeq sp, sl, r4, asr #13 │ │ │ │ + addeq sp, sl, r4, lsl #13 │ │ │ │ + addeq sp, sl, sl, asr #12 │ │ │ │ + addeq sp, sl, sl, lsl r6 │ │ │ │ + addeq sp, sl, r0, ror #11 │ │ │ │ + addeq sp, sl, r0, lsr #11 │ │ │ │ + addeq sp, sl, r0, ror #10 │ │ │ │ + addeq sp, sl, r2, lsl r5 │ │ │ │ + ldrdeq sp, [sl], ip │ │ │ │ + umulleq sp, sl, r6, r4 │ │ │ │ + addeq sp, sl, r8, asr #8 │ │ │ │ + addeq sp, sl, r6, lsl r4 │ │ │ │ + ldrdeq sp, [sl], r8 │ │ │ │ + ldc2 7, cr15, [sl], {246} @ 0xf6 │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r7, r8, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdff9d │ │ │ │ + @ instruction: 0xf7fdff67 │ │ │ │ @ instruction: 0xf8d8bfea │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - mrrc2 7, 15, pc, ip, cr6 @ │ │ │ │ + ldc2l 7, cr15, [sl], #-984 @ 0xfffffc28 │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r4, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdff7d │ │ │ │ + @ instruction: 0xf7fdff47 │ │ │ │ @ instruction: 0xf7f6bfca │ │ │ │ - blmi 0xfeba1d98 │ │ │ │ + blmi 0xfeba1dd4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, ip, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ cmnpvs r9, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d2 │ │ │ │ ldrmi r3, [r3], #-64 @ 0xffffffc0 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff36f0c0 │ │ │ │ + @ instruction: 0xff00f0c0 │ │ │ │ mcrlt 7, 4, pc, cr7, cr14, {7} @ │ │ │ │ - stc2 7, cr15, [r4], #-984 @ 0xfffffc28 │ │ │ │ + mcrr2 7, 15, pc, r2, cr6 @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r3, r6, r8, ip, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7feff45 │ │ │ │ + @ instruction: 0xf7feff0f │ │ │ │ @ instruction: 0xf7f6b98e │ │ │ │ - blmi 0xfe521d28 │ │ │ │ + blmi 0xfe521d64 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppmi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - @ instruction: 0xff28f0c0 │ │ │ │ + cdp2 0, 15, cr15, cr2, cr0, {6} │ │ │ │ ldmdblt r1!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xffb20d1e │ │ │ │ + stc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ vnmls.f64 d4, d29, d4 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r1, r2, r4, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdff0b │ │ │ │ + @ instruction: 0xf7fdfed5 │ │ │ │ @ instruction: 0xf8d8bf58 │ │ │ │ @ instruction: 0x46290058 │ │ │ │ - blx 0xff320d5e │ │ │ │ + blx 0xffaa0d22 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vsra.s64 q10, q8, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r4, r5, r6, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfeeb │ │ │ │ - blmi 0x1ad2a9c │ │ │ │ + @ instruction: 0xf7fdfeb5 │ │ │ │ + blmi 0x1ad2a60 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adceq r6, r5, #3735552 @ 0x390000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [sl], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf140440b │ │ │ │ vrhadd.s8 q12, q15, q12 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #180, 30 @ 0x2d0 │ │ │ │ - cdp2 0, 10, cr15, cr6, cr0, {6} │ │ │ │ + cdp2 0, 7, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x001ff7fd │ │ │ │ @ instruction: 0xee1d4b5d │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ ldmdavs r9!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmpl r3, {r2, r5, r7, r9}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ svclt 0x004b440b │ │ │ │ bicsvc pc, lr, r0, lsl #10 │ │ │ │ tstpvc r0, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x01bcf8d0 │ │ │ │ subeq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - cdp2 0, 8, cr15, cr8, cr0, {6} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr0, {6} │ │ │ │ svclt 0x0001f7fd │ │ │ │ @ instruction: 0xf14002a5 │ │ │ │ @ instruction: 0xf0c68182 │ │ │ │ - blmi 0x13e1a18 │ │ │ │ + blmi 0x13e1904 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r4, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - cdp2 0, 9, cr15, cr4, cr0, {6} │ │ │ │ - bllt 0x1920e60 │ │ │ │ + cdp2 0, 5, cr15, cr14, cr0, {6} │ │ │ │ + bllt 0x1920e24 │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ @ instruction: 0xf8d86839 │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ cmnphi r8, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0xff51f198 │ │ │ │ + blx 0xfe79f15c │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefe6d │ │ │ │ - blmi 0xc11ba4 │ │ │ │ + @ instruction: 0xf7fefe37 │ │ │ │ + blmi 0xc11b68 │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsvs pc, r0, lsl #10 │ │ │ │ ubfxeq pc, r0, #17, #1 │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fefe13 │ │ │ │ - blmi 0x991b78 │ │ │ │ + @ instruction: 0xf7fefddd │ │ │ │ + blmi 0x991b3c │ │ │ │ svccs 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ msreq (UNDEF: 100), r0 │ │ │ │ stmdaeq r4!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8d858d3 │ │ │ │ ldrmi r2, [r3], #-64 @ 0xffffffc0 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fefdfd │ │ │ │ + @ instruction: 0xf7fefdc7 │ │ │ │ @ instruction: 0xf04fbb0f │ │ │ │ strdeq r3, [r4, #-15]! │ │ │ │ - blx 0xfe79f21a │ │ │ │ + blx 0x1a1f1de │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ @ instruction: 0xf0c00020 │ │ │ │ - @ instruction: 0x4602fb97 │ │ │ │ + strmi pc, [r2], -r1, ror #22 │ │ │ │ mcrlt 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ @ instruction: 0xf64f0124 │ │ │ │ @ instruction: 0xf0c070ff │ │ │ │ - strmi pc, [r6], -pc, lsl #23 │ │ │ │ + @ instruction: 0x4606fb59 │ │ │ │ eorseq pc, r0, r4 │ │ │ │ - blx 0xfe31f23e │ │ │ │ + blx 0x159f202 │ │ │ │ @ instruction: 0xf7fd4602 │ │ │ │ svclt 0x0000bdf7 │ │ │ │ - addeq sp, sl, lr, lsr #6 │ │ │ │ - addeq sp, sl, lr, ror #5 │ │ │ │ - @ instruction: 0x008ad2b8 │ │ │ │ - addeq sp, sl, lr, ror r2 │ │ │ │ - addeq sp, sl, r4, asr #4 │ │ │ │ - addeq sp, sl, sl, lsl #4 │ │ │ │ - addeq sp, sl, sl, asr #3 │ │ │ │ - umulleq sp, sl, r8, r1 │ │ │ │ - addeq sp, sl, r2, ror #2 │ │ │ │ - addeq sp, sl, ip, lsl r1 │ │ │ │ - addeq sp, sl, lr, asr #1 │ │ │ │ - umulleq sp, sl, r8, r0 │ │ │ │ - addeq sp, sl, ip, rrx │ │ │ │ - blcs 0x131bac │ │ │ │ + addeq sp, sl, sl, ror #6 │ │ │ │ + addeq sp, sl, sl, lsr #6 │ │ │ │ + strdeq sp, [sl], r4 │ │ │ │ + @ instruction: 0x008ad2ba │ │ │ │ + addeq sp, sl, r0, lsl #5 │ │ │ │ + addeq sp, sl, r6, asr #4 │ │ │ │ + addeq sp, sl, r6, lsl #4 │ │ │ │ + ldrdeq sp, [sl], r4 │ │ │ │ + umulleq sp, sl, lr, r1 │ │ │ │ + addeq sp, sl, r8, asr r1 │ │ │ │ + addeq sp, sl, sl, lsl #2 │ │ │ │ + ldrdeq sp, [sl], r4 │ │ │ │ + addeq sp, sl, r8, lsr #1 │ │ │ │ + blcs 0x131b70 │ │ │ │ mcrge 6, 2, pc, cr4, cr12, {1} @ │ │ │ │ @ instruction: 0xf10003e2 │ │ │ │ @ instruction: 0x03a383f8 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ @ instruction: 0xee1d4bd5 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @@ -84774,228 +84759,228 @@ │ │ │ │ ldmpl r2, {r3, r4, r8, lr}^ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ movwls r4, #5142 @ 0x1416 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d03040 │ │ │ │ ldrmi r0, [r3], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdfde7 │ │ │ │ + @ instruction: 0xf7fdfdb1 │ │ │ │ @ instruction: 0xf0bfbd77 │ │ │ │ - vceq.f32 d15, d26, d11 │ │ │ │ + @ instruction: 0xf20afe55 │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - blx 0xa1f2f0 │ │ │ │ + @ instruction: 0xf9f0f0c6 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdf947 │ │ │ │ - blmi 0xff092960 │ │ │ │ + @ instruction: 0xf7fdf911 │ │ │ │ + blmi 0xff092924 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ vshl.s8 d4, d10, d0 │ │ │ │ @ instruction: 0xf8d06154 │ │ │ │ @ instruction: 0xf0c00654 │ │ │ │ - @ instruction: 0xf7fdfd7d │ │ │ │ - blmi 0xfee52bf0 │ │ │ │ + @ instruction: 0xf7fdfd47 │ │ │ │ + blmi 0xfee52bb4 │ │ │ │ svcne 0x0070ee1d │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmibne fp, {r0, r3, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0xf500440a │ │ │ │ @ instruction: 0xf8d061db │ │ │ │ @ instruction: 0xf0c006d8 │ │ │ │ - @ instruction: 0xf7fdfd69 │ │ │ │ + @ instruction: 0xf7fdfd33 │ │ │ │ @ instruction: 0xf0bfbee4 │ │ │ │ - @ instruction: 0xf20afe51 │ │ │ │ + @ instruction: 0xf20afe1b │ │ │ │ ldmdavs r9!, {r0, r1, r3, r9, sp} │ │ │ │ sbcseq r4, r2, r5, lsl #12 │ │ │ │ ldrsbeq pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ - @ instruction: 0xf9ecf0c6 │ │ │ │ + @ instruction: 0xf9b6f0c6 │ │ │ │ ldrsbne pc, [r4], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c94628 │ │ │ │ - @ instruction: 0xf7fdf90d │ │ │ │ + @ instruction: 0xf7fdf8d7 │ │ │ │ @ instruction: 0xf0c6bdbc │ │ │ │ - blmi 0xfe9a17ec │ │ │ │ + blmi 0xfe9a16d8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpne r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [lr, #-768]! @ 0xfffffd00 │ │ │ │ - blt 0x13a108c │ │ │ │ + stc2l 0, cr15, [r8, #-768] @ 0xfffffd00 │ │ │ │ + blt 0x13a1050 │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020162 │ │ │ │ movwcs r0, #544 @ 0x220 │ │ │ │ @ instruction: 0xf0c64608 │ │ │ │ - @ instruction: 0xf8d8fe49 │ │ │ │ + @ instruction: 0xf8d8fe13 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - @ instruction: 0xf8e0f0c9 │ │ │ │ + @ instruction: 0xf8aaf0c9 │ │ │ │ stmdblt r9!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdne pc, [r0], #-136 @ 0xffffff78 │ │ │ │ @ instruction: 0xf0020122 │ │ │ │ movwcs r0, #560 @ 0x230 │ │ │ │ @ instruction: 0xf0c64608 │ │ │ │ - @ instruction: 0xf8d8fe39 │ │ │ │ + @ instruction: 0xf8d8fe03 │ │ │ │ ldrtmi r1, [r8], -r0, asr #32 │ │ │ │ - @ instruction: 0xf8d0f0c9 │ │ │ │ + @ instruction: 0xf89af0c9 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf1400724 │ │ │ │ @ instruction: 0xf0c582ca │ │ │ │ - @ instruction: 0xf7fefcd7 │ │ │ │ + @ instruction: 0xf7fefca1 │ │ │ │ vmul.i8 , q7, q1 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ @ instruction: 0xf8510191 │ │ │ │ andls r0, r0, #216, 26 @ 0x3600 │ │ │ │ - stc2 0, cr15, [r0, #-768]! @ 0xfffffd00 │ │ │ │ + stc2l 0, cr15, [sl], #768 @ 0x300 │ │ │ │ ldclt 7, cr15, [r9, #1012] @ 0x3f4 │ │ │ │ - @ instruction: 0xf994f0c6 │ │ │ │ + @ instruction: 0xf95ef0c6 │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r4, r5, r6, r7, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfd2f │ │ │ │ + @ instruction: 0xf7fdfcf9 │ │ │ │ @ instruction: 0xf0c6bd7c │ │ │ │ - blmi 0x1ca1714 │ │ │ │ + blmi 0x1ca1600 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, lr, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrspl pc, r8, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2 0, cr15, [r2, #-768] @ 0xfffffd00 │ │ │ │ + ldc2l 0, cr15, [ip], {192} @ 0xc0 │ │ │ │ stmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf95af0c6 │ │ │ │ + @ instruction: 0xf924f0c6 │ │ │ │ vnmla.f64 d4, d13, d18 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r1, r3, r5, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefcf5 │ │ │ │ + @ instruction: 0xf7fefcbf │ │ │ │ vmla.i8 , q15, │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ andls r0, r0, #145 @ 0x91 │ │ │ │ orrsvc pc, ip, r0, lsl #10 │ │ │ │ teqpeq r8, r0 @ @ p-variant is OBSOLETE │ │ │ │ - ldc2 0, cr15, [ip], #768 @ 0x300 │ │ │ │ + stc2 0, cr15, [r6], {192} @ 0xc0 │ │ │ │ ldclt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ - @ instruction: 0xf930f0c6 │ │ │ │ + @ instruction: 0xf8faf0c6 │ │ │ │ vnmla.f64 d4, d13, d14 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r3, r5, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefccb │ │ │ │ + @ instruction: 0xf7fefc95 │ │ │ │ @ instruction: 0xf0c6b999 │ │ │ │ - blmi 0x10e164c │ │ │ │ + blmi 0x10e1538 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - stc2 0, cr15, [lr], #768 @ 0x300 │ │ │ │ + ldc2l 0, cr15, [r8], #-768 @ 0xfffffd00 │ │ │ │ ldcllt 7, cr15, [fp], #1012 @ 0x3f4 │ │ │ │ - @ instruction: 0xf8f6f0c6 │ │ │ │ + @ instruction: 0xf8c0f0c6 │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r7, r8, ip, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefc91 │ │ │ │ + @ instruction: 0xf7fefc5b │ │ │ │ @ instruction: 0xf0c6b95f │ │ │ │ - blmi 0xa215d8 │ │ │ │ + blmi 0xa214c4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnpl pc, sp, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstppl r8, r1, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - ldc2l 0, cr15, [r4], #-768 @ 0xfffffd00 │ │ │ │ + ldc2 0, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ stcllt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ - @ instruction: 0xf8bcf0c6 │ │ │ │ + @ instruction: 0xf886f0c6 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf501681b │ │ │ │ ldmpl r0, {r0, r3, r6, r8, sp, lr}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fefc57 │ │ │ │ + @ instruction: 0xf7fefc21 │ │ │ │ svclt 0x0000b925 │ │ │ │ - addeq ip, sl, r2, asr #31 │ │ │ │ - addeq ip, sl, r8, ror #30 │ │ │ │ - addeq ip, sl, r0, asr #30 │ │ │ │ - strdeq ip, [sl], r0 │ │ │ │ - addeq ip, sl, r2, asr lr │ │ │ │ - addeq ip, sl, r8, lsl lr │ │ │ │ + strdeq ip, [sl], lr │ │ │ │ + addeq ip, sl, r4, lsr #31 │ │ │ │ + addeq ip, sl, ip, ror pc │ │ │ │ + addeq ip, sl, ip, lsr #30 │ │ │ │ + addeq ip, sl, lr, lsl #29 │ │ │ │ + addeq ip, sl, r4, asr lr │ │ │ │ + addeq ip, sl, sl, lsl lr │ │ │ │ + addeq ip, sl, r6, asr #27 │ │ │ │ + addeq ip, sl, ip, lsl #27 │ │ │ │ + addeq ip, sl, r2, asr sp │ │ │ │ + addeq ip, sl, r8, lsl sp │ │ │ │ ldrdeq ip, [sl], lr │ │ │ │ - addeq ip, sl, sl, lsl #27 │ │ │ │ - addeq ip, sl, r0, asr sp │ │ │ │ - addeq ip, sl, r6, lsl sp │ │ │ │ - ldrdeq ip, [sl], ip @ │ │ │ │ - addeq ip, sl, r2, lsr #25 │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7213f │ │ │ │ stmdacs r0, {r0, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r2], #-496 @ 0xfffffe10 │ │ │ │ @ instruction: 0xee1d4bd8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ @@ -85003,15 +84988,15 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ tstpvs r7, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2 0, cr15, [ip], {192} @ 0xc0 │ │ │ │ + blx 0xffa1f61a │ │ │ │ stcllt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ strtmi r4, [sl], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f7211f │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrrcge 4, 7, pc, r0, cr12 @ │ │ │ │ vnmla.f64 d4, d29, d8 │ │ │ │ vrecps.f32 q9, q7, q8 │ │ │ │ @@ -85020,364 +85005,364 @@ │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1, #-1053] @ 0xfffffbe3 │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #436207616 @ 0x1a000000 │ │ │ │ strmi r6, [fp], #-2105 @ 0xfffff7c7 │ │ │ │ mvnvc pc, r0, lsl #4 │ │ │ │ ubfxeq pc, r0, #17, #13 │ │ │ │ - blx 0xfff1f69a │ │ │ │ + blx 0xff19f65e │ │ │ │ mcrrlt 7, 15, pc, r7, cr13 @ │ │ │ │ vmov.s16 r4, d29[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ @ instruction: 0xf600681b │ │ │ │ ldmpl r3, {r2, r4, r7, r8, ip, sp}^ │ │ │ │ andeq lr, sl, #3072 @ 0xc00 │ │ │ │ andls r4, r1, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf8d89600 │ │ │ │ @ instruction: 0xf8d02040 │ │ │ │ ldrmi r0, [r3], #-2964 @ 0xfffff46c │ │ │ │ @ instruction: 0xf0c0461a │ │ │ │ - @ instruction: 0xf7fdfbdf │ │ │ │ - bmi 0xfec92190 │ │ │ │ + @ instruction: 0xf7fdfba9 │ │ │ │ + bmi 0xfec92154 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-3131 @ 0xfffff3c5 │ │ │ │ stmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ rscpl pc, r8, sp, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ tstpvs pc, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ ldmibeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe21f6fa │ │ │ │ - stcllt 7, cr15, [pc, #1012] @ 0x637f0 │ │ │ │ + blx 0x149f6be │ │ │ │ + stcllt 7, cr15, [pc, #1012] @ 0x637b4 │ │ │ │ vnmls.f32 s8, s27, s13 │ │ │ │ ldcvs 15, cr1, [fp], #-448 @ 0xfffffe40 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r3], #-2186 @ 0xfffff776 │ │ │ │ vshl.s8 d20, d2, d13 │ │ │ │ vmla.i d21, d16, d0[6] │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ @ instruction: 0xf8d0116c │ │ │ │ @ instruction: 0xf0c0096c │ │ │ │ - @ instruction: 0xf7fdfb71 │ │ │ │ + @ instruction: 0xf7fdfb3b │ │ │ │ @ instruction: 0x4631bdba │ │ │ │ andscs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - @ instruction: 0xf86ef0c4 │ │ │ │ + @ instruction: 0xf838f0c4 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ - @ instruction: 0xf7fdff4b │ │ │ │ + @ instruction: 0xf7fdff15 │ │ │ │ strcs fp, [r3], #-3784 @ 0xfffff138 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0c44630 │ │ │ │ - ldrtmi pc, [r2], -r1, ror #16 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsr #16 @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xff3ef0c3 │ │ │ │ + @ instruction: 0xff08f0c3 │ │ │ │ mvnsle r3, r1, lsl #24 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr9, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, lsr #2 │ │ │ │ andseq pc, r0, #2 │ │ │ │ andcc r4, ip, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8aef0c4 │ │ │ │ + @ instruction: 0xf878f0c4 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr7, cr13, {7} │ │ │ │ strtmi r0, [r9], -r2, ror #1 │ │ │ │ andseq pc, r8, #2 │ │ │ │ andcc r4, r4, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8a4f0c4 │ │ │ │ + @ instruction: 0xf86ef0c4 │ │ │ │ mcrlt 7, 2, pc, cr13, cr13, {7} @ │ │ │ │ @ instruction: 0xee1d4985 │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicvs pc, ip, r0, lsl #10 │ │ │ │ @ instruction: 0x0660f8d0 │ │ │ │ - blx 0x1c1f7b2 │ │ │ │ - bllt 0xfef614a8 │ │ │ │ + blx 0xe9f776 │ │ │ │ + bllt 0xfef6146c │ │ │ │ @ instruction: 0xee1d497a │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ tsteq r9, r0, lsl #22 │ │ │ │ strmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ smlabtcs r0, sp, r9, lr │ │ │ │ @ instruction: 0x61abf500 │ │ │ │ ldrbeq pc, [r8, #-2256] @ 0xfffff730 @ │ │ │ │ - blx 0x161f7e2 │ │ │ │ - bllt 0xfe9614d8 │ │ │ │ + blx 0x89f7a6 │ │ │ │ + bllt 0xfe96149c │ │ │ │ andcs pc, fp, #1342177280 @ 0x50000000 │ │ │ │ ldrsbeq pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ - b 0x1423f84 │ │ │ │ + b 0x1423f48 │ │ │ │ @ instruction: 0xf14002c2 │ │ │ │ @ instruction: 0xf0c5811d │ │ │ │ - blmi 0x1b23350 │ │ │ │ + blmi 0x1b2323c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvs r0, r1, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xc9f82e │ │ │ │ + blx 0xfff1f7f0 │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0xee1d495d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ andeq lr, r9, r1, lsl #22 │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ vhadd.s8 d18, d14, d0 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ strmi r0, [fp], #-145 @ 0xffffff6f │ │ │ │ bicsmi pc, r4, r0, lsl #4 │ │ │ │ ldrbeq pc, [r4], #2256 @ 0x8d0 @ │ │ │ │ - blx 0x69f85e │ │ │ │ - bllt 0x19e1554 │ │ │ │ + blx 0xff91f820 │ │ │ │ + bllt 0x19e1518 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c32210 │ │ │ │ - @ instruction: 0x4632ffd1 │ │ │ │ + shadd8mi pc, r2, fp @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr2, cr3, {6} │ │ │ │ + stc2l 0, cr15, [ip, #780]! @ 0x30c │ │ │ │ mrclt 7, 3, APSR_nzcv, cr5, cr13, {7} │ │ │ │ andcs r2, r8, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xffc4f0c3 │ │ │ │ + @ instruction: 0xff8ef0c3 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0c34628 │ │ │ │ - stccc 14, cr15, [r1], {21} │ │ │ │ + stccc 13, cr15, [r1], {223} @ 0xdf │ │ │ │ @ instruction: 0xf7fdd1f3 │ │ │ │ stmdbmi r5, {r1, r2, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x796a4 │ │ │ │ + bl 0x79668 │ │ │ │ strmi r0, [r2], #-265 @ 0xfffffef7 │ │ │ │ vshl.s8 d20, d3, d14 │ │ │ │ vmla.i d22, d16, d0[4] │ │ │ │ stmib sp, {r0, r4, r7}^ │ │ │ │ vrhadd.s8 d2, d0, d0 │ │ │ │ @ instruction: 0xf8d061e4 │ │ │ │ @ instruction: 0xf0c006e4 │ │ │ │ - @ instruction: 0xf7fdfae5 │ │ │ │ + @ instruction: 0xf7fdfaaf │ │ │ │ vpadd.i8 d11, d5, d18 │ │ │ │ @ instruction: 0xf8d8220b │ │ │ │ adceq r0, r4, #88 @ 0x58 │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ addhi pc, pc, r0, asr #2 │ │ │ │ - @ instruction: 0xff24f0c5 │ │ │ │ + cdp2 0, 14, cr15, cr14, cr5, {6} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r3, r8, sp}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfabf │ │ │ │ + @ instruction: 0xf7fdfa89 │ │ │ │ stmdbmi r8!, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r2], #-2112 @ 0xfffff7c0 │ │ │ │ strmi r4, [r3], #-1029 @ 0xfffffbfb │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r3, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ biceq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - blx 0xfea9f93c │ │ │ │ - blt 0xffde1634 │ │ │ │ + blx 0x1d1f900 │ │ │ │ + blt 0xffde15f8 │ │ │ │ @ instruction: 0xee1d491d │ │ │ │ ldrbtmi r0, [r9], #-3952 @ 0xfffff090 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ rscvs pc, r0, lr, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strmi r4, [sp], #-1034 @ 0xfffffbf6 │ │ │ │ strcs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d07152 │ │ │ │ @ instruction: 0xf0c00348 │ │ │ │ - @ instruction: 0xf7fdfa91 │ │ │ │ + @ instruction: 0xf7fdfa5b │ │ │ │ @ instruction: 0xf64fbade │ │ │ │ @ instruction: 0xf0c372ff │ │ │ │ - @ instruction: 0xf7fdfdc5 │ │ │ │ + @ instruction: 0xf7fdfd8f │ │ │ │ rscscs fp, pc, #2144 @ 0x860 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - ldc2 0, cr15, [lr, #780]! @ 0x30c │ │ │ │ + stc2 0, cr15, [r8, #780] @ 0x30c │ │ │ │ mrclt 7, 3, APSR_nzcv, cr15, cr13, {7} │ │ │ │ - addeq ip, sl, sl, lsr #24 │ │ │ │ - addeq ip, sl, r6, ror #23 │ │ │ │ - @ instruction: 0x008acbb2 │ │ │ │ - addeq ip, sl, r2, lsl #23 │ │ │ │ - addeq ip, sl, r8, asr fp │ │ │ │ - ldrdeq ip, [sl], r2 │ │ │ │ - addeq ip, sl, r2, lsr #21 │ │ │ │ - addeq ip, sl, r4, asr sl │ │ │ │ - addeq ip, sl, r6, lsr #20 │ │ │ │ - addeq ip, sl, r0, asr #19 │ │ │ │ - addeq ip, sl, r2, ror r9 │ │ │ │ - addeq ip, sl, r4, asr #18 │ │ │ │ - addeq ip, sl, r6, lsl r9 │ │ │ │ - cdp2 0, 11, cr15, cr2, cr5, {6} │ │ │ │ + addeq ip, sl, r6, ror #24 │ │ │ │ + addeq ip, sl, r2, lsr #24 │ │ │ │ + addeq ip, sl, lr, ror #23 │ │ │ │ + @ instruction: 0x008acbbe │ │ │ │ + umulleq ip, sl, r4, fp │ │ │ │ + addeq ip, sl, lr, lsl #22 │ │ │ │ + ldrdeq ip, [sl], lr │ │ │ │ + umulleq ip, sl, r0, sl │ │ │ │ + addeq ip, sl, r2, ror #20 │ │ │ │ + strdeq ip, [sl], ip @ │ │ │ │ + addeq ip, sl, lr, lsr #19 │ │ │ │ + addeq ip, sl, r0, lsl #19 │ │ │ │ + addeq ip, sl, r2, asr r9 │ │ │ │ + cdp2 0, 7, cr15, cr12, cr5, {6} │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r3, r4, r5, r6, r8}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfa4d │ │ │ │ + @ instruction: 0xf7fdfa17 │ │ │ │ @ instruction: 0xf0c5bc13 │ │ │ │ - blmi 0xaa3150 │ │ │ │ + blmi 0xaa303c │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsvc pc, r8, pc, asr #4 │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ orrcs pc, ip, r1, lsl #12 │ │ │ │ @ instruction: 0xf8d858d0 │ │ │ │ strmi r2, [r2], #-64 @ 0xffffffc0 │ │ │ │ ldmdavs fp!, {r9, ip, pc} │ │ │ │ ldrsbmi pc, [r8], #-136 @ 0xffffff78 @ │ │ │ │ strtmi r4, [r0], #-1027 @ 0xfffffbfd │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ - blx 0xc9fa2c │ │ │ │ - bllt 0xffe21724 │ │ │ │ - cdp2 0, 7, cr15, cr8, cr5, {6} │ │ │ │ + @ instruction: 0xf9faf0c0 │ │ │ │ + bllt 0xffe216e8 │ │ │ │ + cdp2 0, 4, cr15, cr2, cr5, {6} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q4, #64 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ @ instruction: 0xf601681b │ │ │ │ ldmpl r0, {r2, r7, r8, ip}^ │ │ │ │ ldrdcs pc, [r0], #-136 @ 0xffffff78 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf8d8683b │ │ │ │ strmi r4, [r3], #-88 @ 0xffffffa8 │ │ │ │ andls r4, r1, r0, lsr #8 │ │ │ │ @ instruction: 0xf0c06808 │ │ │ │ - @ instruction: 0xf7fdfa13 │ │ │ │ + @ instruction: 0xf7fdf9dd │ │ │ │ andscs fp, r0, #222208 @ 0x36400 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xff2af0c3 │ │ │ │ + cdp2 0, 15, cr15, cr4, cr3, {6} │ │ │ │ andscs lr, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xff24f0c3 │ │ │ │ + cdp2 0, 14, cr15, cr14, cr3, {6} │ │ │ │ andcs lr, r0, r1, lsl #8 │ │ │ │ - msrvc (UNDEF: 108), lr │ │ │ │ + orrsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ eorvc pc, ip, #64, 4 │ │ │ │ - blx 0x1c1fef6 │ │ │ │ - addeq ip, sl, lr, lsl #17 │ │ │ │ - addeq ip, sl, r4, asr r8 │ │ │ │ - addeq ip, sl, sl, lsl r8 │ │ │ │ - eorseq r8, r3, ip, asr #9 │ │ │ │ + blx 0xe9feba │ │ │ │ + addeq ip, sl, sl, asr #17 │ │ │ │ + umulleq ip, sl, r0, r8 │ │ │ │ + addeq ip, sl, r6, asr r8 │ │ │ │ + ldrshteq r8, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ stmdals r6, {r2, r9, sl, lr} │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ @ instruction: 0xf0bf4615 │ │ │ │ - @ instruction: 0xf894ff45 │ │ │ │ + @ instruction: 0xf894ff0f │ │ │ │ @ instruction: 0x460730d0 │ │ │ │ ldrtmi fp, [sl], -r3, lsl #3 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - mcr2 7, 3, pc, cr6, cr5, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr4, cr5, {7} @ │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0!, {r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf7f56bd9 │ │ │ │ - @ instruction: 0x6d63f929 │ │ │ │ + @ instruction: 0x6d63f947 │ │ │ │ strvs r4, [r3, #1091]! @ 0x443 │ │ │ │ svcvs 0x0063e7df │ │ │ │ - b 0x1067914 │ │ │ │ + b 0x10678d8 │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - vrecps.f32 d31, d7, d11 │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - blx 0xff21fb42 │ │ │ │ + blx 0xfe49fb06 │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r0, r3, r7, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebbaa48 │ │ │ │ + bl 0xfebbaa0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [sp], -r2, lsl #1 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ rsbsle r2, r0, sp, lsl #22 │ │ │ │ strmi r6, [r4], -r1, lsl #30 │ │ │ │ cmnle ip, r0, lsl #18 │ │ │ │ - blcs 0x17db14 │ │ │ │ - blvs 0xfe557898 │ │ │ │ + blcs 0x17dad8 │ │ │ │ + blvs 0xfe55785c │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 6, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d071 │ │ │ │ mcrcs 0, 0, r6, cr0, cr0, {4} │ │ │ │ @ instruction: 0xf0bbd174 │ │ │ │ - vpmax.s8 , q10, │ │ │ │ + vpmin.s8 d31, d20, d17 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, r9, sl} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ andcs r4, r8, r3, lsl #12 │ │ │ │ - @ instruction: 0xff78f0c3 │ │ │ │ + @ instruction: 0xff42f0c3 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ - blx 0x69fba8 │ │ │ │ + @ instruction: 0xf9e2f0bf │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ cmple r6, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf8c8f7f5 │ │ │ │ + @ instruction: 0xf8e6f7f5 │ │ │ │ @ instruction: 0x46416bb0 │ │ │ │ - blx 0xb9fbde │ │ │ │ - blcs 0x17db80 │ │ │ │ + blx 0xffe1fba0 │ │ │ │ + blcs 0x17db44 │ │ │ │ @ instruction: 0x4620d010 │ │ │ │ - @ instruction: 0xff40f036 │ │ │ │ + @ instruction: 0xff0ef036 │ │ │ │ suble r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf0bf68a8 │ │ │ │ - @ instruction: 0xf247feb5 │ │ │ │ + @ instruction: 0xf247fe7f │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - blx 0x189fc0e │ │ │ │ + blx 0xb1fbd2 │ │ │ │ andcs r6, r1, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [r0], -r1, lsr #17 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ ldrtmi pc, [r8], -r7, ror #24 @ │ │ │ │ - blx 0xfe61fc18 │ │ │ │ + blx 0x189fbdc │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ addsmi r2, r3, #0, 4 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ mrrc2 7, 15, pc, r6, cr7 @ │ │ │ │ @@ -85393,64 +85378,64 @@ │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x46184770 │ │ │ │ @ instruction: 0xf856e7ee │ │ │ │ @ instruction: 0xf0c3102a │ │ │ │ - sbfx pc, pc, #21, #14 │ │ │ │ + str pc, [sp, r9, lsr #21]! │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x96002211 │ │ │ │ @ instruction: 0xff18f7ff │ │ │ │ @ instruction: 0xf64ee7d6 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ - blmi 0xe3a50 │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ + blmi 0xe3a14 │ │ │ │ rsbscs pc, r9, #68157440 @ 0x4100000 │ │ │ │ - blx 0xff0a01ce │ │ │ │ - eorseq r8, r3, r0, ror #9 │ │ │ │ + blx 0xfe220192 │ │ │ │ + eorseq r8, r3, r0, lsl r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbaba0 │ │ │ │ + bl 0xfebbab64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ smullscc pc, r0, r0, r8 @ │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ @ instruction: 0x4631b173 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - movwcs pc, #10369 @ 0x2881 @ │ │ │ │ + movwcs pc, #10399 @ 0x289f @ │ │ │ │ andcs r6, r0, r3, ror #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ strmi r6, [pc], -r0, lsl #30 │ │ │ │ vmla.i8 , q2, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x463a0395 │ │ │ │ - blvs 0xff6b5264 │ │ │ │ - @ instruction: 0xf838f7f5 │ │ │ │ + blvs 0xff6b5228 │ │ │ │ + @ instruction: 0xf856f7f5 │ │ │ │ ldrtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ strb r6, [r0, r3, lsr #11]! │ │ │ │ subne r6, r0, r3, ror #30 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - mcr2 0, 1, pc, cr10, cr15, {5} @ │ │ │ │ + ldc2l 0, cr15, [r4, #764]! @ 0x2fc │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - ubfx pc, r5, #21, #3 │ │ │ │ + @ instruction: 0xe7e2fa9f │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbac30 │ │ │ │ + bl 0xfebbabf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0ff8 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -85460,255 +85445,255 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdavs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ stmdble sl, {r1, r8, r9, fp, sp}^ │ │ │ │ strmi r6, [r4], -fp, lsl #16 │ │ │ │ - blcs 0x752ac │ │ │ │ + blcs 0x75270 │ │ │ │ stmdavs r8, {r3, r4, r5, ip, lr, pc}^ │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ - blcs 0x7f710 │ │ │ │ + blcs 0x7f6d4 │ │ │ │ @ instruction: 0xf8d4d140 │ │ │ │ andcs r3, r1, #144 @ 0x90 │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ suble r2, r0, r0, lsl #22 │ │ │ │ stmdavs lr!, {r8, r9, sp}^ │ │ │ │ @ instruction: 0x6d22b97e │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ andle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4026c52 │ │ │ │ - bcs 0x7c46c │ │ │ │ + bcs 0x7c430 │ │ │ │ movwcs fp, #3852 @ 0xf0c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stmdavs fp!, {r0, r2, r5, r7, pc} │ │ │ │ eorsle r2, r3, r0, lsl #22 │ │ │ │ smullsne pc, r1, r4, r8 @ │ │ │ │ stmiavs fp!, {r9, sp} │ │ │ │ addsmi r4, r1, #32, 12 @ 0x2000000 │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abee4 │ │ │ │ - blx 0x2021ab6 │ │ │ │ + bne 0xff2abea8 │ │ │ │ + blx 0x2021a7a │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdblt r1, {r0, r8, r9, sl, fp, sp, lr}^ │ │ │ │ - blcs 0x7dca0 │ │ │ │ - blvs 0xfe557e14 │ │ │ │ + blcs 0x7dc64 │ │ │ │ + blvs 0xfe557dd8 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, r5, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf89483f8 │ │ │ │ - bcs 0x6bdf0 │ │ │ │ + bcs 0x6bdb4 │ │ │ │ @ instruction: 0xf894d1bb │ │ │ │ @ instruction: 0xf08330b4 │ │ │ │ ldr r0, [r6, r1, lsl #6]! │ │ │ │ - @ instruction: 0xf994f0bb │ │ │ │ + @ instruction: 0xf95ef0bb │ │ │ │ @ instruction: 0xf8d4686b │ │ │ │ @ instruction: 0x46069058 │ │ │ │ vqdmulh.s , q2, │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46030795 │ │ │ │ andcs r2, pc, r1, lsl #4 │ │ │ │ @ instruction: 0xf0c36bb9 │ │ │ │ - blvs 0xfeee33e0 │ │ │ │ + blvs 0xfeee32cc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0c34608 │ │ │ │ - @ instruction: 0xf894fa4d │ │ │ │ + @ instruction: 0xf894fa17 │ │ │ │ @ instruction: 0x462020d1 │ │ │ │ - bcs 0x7de0c │ │ │ │ + bcs 0x7ddd0 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ tstcs r8, ip, lsl #30 │ │ │ │ - bne 0xff2abf7c │ │ │ │ - blx 0xd21b4e │ │ │ │ + bne 0xff2abf40 │ │ │ │ + blx 0xd21b12 │ │ │ │ @ instruction: 0xf0c34630 │ │ │ │ - @ instruction: 0xf8c4f961 │ │ │ │ + @ instruction: 0xf8c4f92b │ │ │ │ stmdavs fp!, {r3, r4, r6, ip, pc}^ │ │ │ │ cmnle r5, r0, lsl #22 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ strtmi r6, [r0], -r3, ror #26 │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ str pc, [r3, r3, lsr #22]! │ │ │ │ - @ instruction: 0xf8a4f0bf │ │ │ │ + @ instruction: 0xf86ef0bf │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vadd.i8 d31, d23, d17 │ │ │ │ + vadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ strmi r6, [r0], sl, asr #4 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - mulcs r4, r9, r9 │ │ │ │ - stc2l 0, cr15, [lr, #-764] @ 0xfffffd04 │ │ │ │ + andcs pc, r4, r3, ror #18 │ │ │ │ + ldc2 0, cr15, [r8, #-764] @ 0xfffffd04 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - andcs pc, r1, pc, asr #20 │ │ │ │ - stc2l 0, cr15, [r2, #-764] @ 0xfffffd04 │ │ │ │ + andcs pc, r1, r9, lsl sl @ │ │ │ │ + stc2 0, cr15, [ip, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8d8fc77 │ │ │ │ + @ instruction: 0xf8d8fc41 │ │ │ │ @ instruction: 0x463a1038 │ │ │ │ andcs r4, pc, r3, lsr r6 @ │ │ │ │ - stc2 0, cr15, [sl, #780] @ 0x30c │ │ │ │ + ldc2l 0, cr15, [r4, #-780] @ 0xfffffcf4 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ @ instruction: 0x4608463a │ │ │ │ - blx 0xf1fefc │ │ │ │ + blx 0x19fec0 │ │ │ │ @ instruction: 0xf036e7b1 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0045f47f │ │ │ │ @ instruction: 0xf8842301 │ │ │ │ @ instruction: 0xe769307c │ │ │ │ - @ instruction: 0xf926f0bb │ │ │ │ + @ instruction: 0xf8f0f0bb │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ @ instruction: 0xf0bf4607 │ │ │ │ - vadd.i8 , , │ │ │ │ + vadd.i8 d31, d7, d31 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ pkhbtmi r2, r0, r5, lsl #7 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - @ instruction: 0x463bf95d │ │ │ │ + ldrtmi pc, [fp], -r7, lsr #18 @ │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0c32008 │ │ │ │ - @ instruction: 0x4631fdb1 │ │ │ │ + @ instruction: 0x4631fd7b │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46202212 │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ @ instruction: 0xf0c34638 │ │ │ │ - @ instruction: 0xf8c4f8f9 │ │ │ │ + @ instruction: 0xf8c4f8c3 │ │ │ │ @ instruction: 0xe7369058 │ │ │ │ @ instruction: 0xf0bf2004 │ │ │ │ - vfma.f32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r1, r3, r6, r9, sp, lr} │ │ │ │ - @ instruction: 0xf9aaf0c5 │ │ │ │ + @ instruction: 0xf974f0c5 │ │ │ │ svclt 0x0000e78c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbae70 │ │ │ │ + bl 0xfebbae34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ stmdbcs sp, {r0, r3, fp, sp, lr} │ │ │ │ andcs fp, r0, r8, asr #31 │ │ │ │ svcvs 0x0006dc11 │ │ │ │ stmiblt r6!, {r2, r9, sl, lr} │ │ │ │ - blx 0xc21c78 │ │ │ │ + blx 0xc21c3c │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ ldrmi r2, [r9], #-772 @ 0xfffffcfc │ │ │ │ - blx 0xfe6a1c80 │ │ │ │ + blx 0xfe6a1c44 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf04fbd70 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ ldrb pc, [r1, sp, ror #28]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf8d0461f │ │ │ │ strhlt r3, [r7], ip │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - blcs 0xb5538 │ │ │ │ + blcs 0xb54fc │ │ │ │ sbchi pc, r8, r0 │ │ │ │ vmul.i8 d2, d0, d15 │ │ │ │ andcs r8, r1, #187 @ 0xbb │ │ │ │ smlabbcs r0, sl, r0, r4 │ │ │ │ orreq pc, pc, r8, asr #13 │ │ │ │ @ instruction: 0xf040420a │ │ │ │ ldccs 0, cr8, [sl, #-700] @ 0xfffffd44 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0402d16 │ │ │ │ - blcs 0x143fbc │ │ │ │ + blcs 0x143f80 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - @ instruction: 0xffe6f0be │ │ │ │ + @ instruction: 0xffb0f0be │ │ │ │ svcvs 0x00204680 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ vhadd.s8 q12, , q0 │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ vmul.i8 d18, d20, d5 │ │ │ │ vqdmlsl.s , d16, d0 │ │ │ │ andcs r0, r0, #152576 @ 0x25400 │ │ │ │ @ instruction: 0xf8db4620 │ │ │ │ @ instruction: 0xf7f4103c │ │ │ │ - stclvs 14, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ + stclvs 14, cr15, [r3, #-700]! @ 0xfffffd44 │ │ │ │ strtmi r6, [r8], -r3, lsr #11 │ │ │ │ ldrdge pc, [r0], -r9 │ │ │ │ - stc2 0, cr15, [r6], {191} @ 0xbf │ │ │ │ + mrrc2 0, 11, pc, r0, cr15 @ │ │ │ │ vmov.s16 r4, d13[1] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ andls r6, r4, #1769472 @ 0x1b0000 │ │ │ │ - bl 0xfa09c │ │ │ │ + bl 0xfa060 │ │ │ │ vcgt.s8 d16, d15, d10 │ │ │ │ @ instruction: 0xf2c07ad8 │ │ │ │ ldrmi r0, [r0], #-2705 @ 0xfffff56f │ │ │ │ strbmi r9, [r2], #-0 │ │ │ │ orrsmi pc, ip, sl, lsl #12 │ │ │ │ ldceq 8, cr15, [ip], {218} @ 0xda │ │ │ │ - mcr2 0, 7, pc, cr2, cr15, {5} @ │ │ │ │ + mcr2 0, 5, pc, cr12, cr15, {5} @ │ │ │ │ vceq.f32 d2, d0, d3 │ │ │ │ vqadd.s8 q12, q12, │ │ │ │ - vrsra.s64 , q4, #64 │ │ │ │ + vsubw.s8 , q0, d8 │ │ │ │ movwls r0, #21299 @ 0x5333 │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x2114f8d3 │ │ │ │ - @ instruction: 0xf930f0c3 │ │ │ │ - @ instruction: 0xffa4f0be │ │ │ │ + @ instruction: 0xf8faf0c3 │ │ │ │ + @ instruction: 0xff6ef0be │ │ │ │ ldrsbtne pc, [r8], -fp @ │ │ │ │ @ instruction: 0xf0c34683 │ │ │ │ - @ instruction: 0xf8d4f8c5 │ │ │ │ + @ instruction: 0xf8d4f88f │ │ │ │ ldrbmi r3, [r9], -r8, lsl #1 │ │ │ │ @ instruction: 0xf04f4642 │ │ │ │ @ instruction: 0xf0030be2 │ │ │ │ strtmi r0, [r0], -pc, lsl #6 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8, #-1004] @ 0xfffffc14 │ │ │ │ - @ instruction: 0xff90f0be │ │ │ │ + @ instruction: 0xff5af0be │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ adcvc pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c59003 │ │ │ │ - andcs pc, r4, #9109504 @ 0x8b0000 │ │ │ │ + andcs pc, r4, #5570560 @ 0x550000 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf90ef0c3 │ │ │ │ + @ instruction: 0xf8d8f0c3 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r9, [r2], -r3, lsl #18 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf0034620 │ │ │ │ @ instruction: 0xf7fb030f │ │ │ │ msrlt CPSR_sxc, #3008 @ 0xbc0 │ │ │ │ strbmi r3, [r1], -r1, lsl #28 │ │ │ │ strbmi r2, [r0], -r2, lsl #28 │ │ │ │ @ instruction: 0xf06fbf8f │ │ │ │ - blls 0x1a4618 │ │ │ │ + blls 0x1a45dc │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [ip, -r3]! │ │ │ │ - @ instruction: 0xf8f4f0c3 │ │ │ │ + @ instruction: 0xf8bef0c3 │ │ │ │ @ instruction: 0xf8d94628 │ │ │ │ @ instruction: 0xf0bf5000 │ │ │ │ - bmi 0x12a2e90 │ │ │ │ - blls 0x17561c │ │ │ │ + bmi 0x12a2d7c │ │ │ │ + blls 0x1755e0 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stceq 8, cr15, [r0, #-872]! @ 0xfffffc98 │ │ │ │ - bl 0x13a090 │ │ │ │ + bl 0x13a054 │ │ │ │ ldrmi r0, [r9], #-520 @ 0xfffffdf8 │ │ │ │ strtmi r9, [fp], #-513 @ 0xfffffdff │ │ │ │ andcs r9, r0, #0, 2 │ │ │ │ @ instruction: 0xf0bf4941 │ │ │ │ - movwcs pc, #20139 @ 0x4eab @ │ │ │ │ + movwcs pc, #20085 @ 0x4e75 @ │ │ │ │ andlt r6, r7, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @@ -85728,55 +85713,55 @@ │ │ │ │ stmiale r9!, {r0, r1, r2, r3, r4, r8, fp, sp}^ │ │ │ │ andcs r4, r0, #139 @ 0x8b │ │ │ │ addeq pc, pc, #200, 12 @ 0xc800000 │ │ │ │ rscle r4, r3, r3, lsl r2 │ │ │ │ svcvs 0x0063e738 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1067fa8 │ │ │ │ + b 0x1067f6c │ │ │ │ @ instruction: 0xf0bf1003 │ │ │ │ - @ instruction: 0xf8d9fbd1 │ │ │ │ + @ instruction: 0xf8d9fb9b │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c57208 │ │ │ │ - @ instruction: 0xe732f87f │ │ │ │ + ldr pc, [r2, -r9, asr #16]! │ │ │ │ @ instruction: 0xf0bf2003 │ │ │ │ - @ instruction: 0xf894fbc7 │ │ │ │ + @ instruction: 0xf894fb91 │ │ │ │ @ instruction: 0x460530d0 │ │ │ │ strtmi fp, [sl], -r3, asr #2 │ │ │ │ tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f52001 │ │ │ │ - movwcs pc, #10983 @ 0x2ae7 @ │ │ │ │ + movwcs pc, #11013 @ 0x2b05 @ │ │ │ │ str r6, [lr, r3, ror #1]! │ │ │ │ ldmdblt fp, {r0, r1, r5, r8, r9, sl, fp, sp, lr}^ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - stclvs 13, cr15, [r3, #-716]! @ 0xfffffd34 │ │ │ │ + stclvs 13, cr15, [r3, #-836]! @ 0xfffffcbc │ │ │ │ strb r6, [r8, r3, lsr #11]! │ │ │ │ subsne r6, fp, r0, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0xfea20202 │ │ │ │ + blx 0x1ca01c6 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c56819 │ │ │ │ - ubfx pc, r1, #16, #4 │ │ │ │ + @ instruction: 0xe7e3f81b │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ - blmi 0x1e43d8 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x1e439c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d65285 │ │ │ │ - svclt 0x0000ffa3 │ │ │ │ - addeq ip, sl, r2, lsl r2 │ │ │ │ - addeq ip, sl, r4, asr #2 │ │ │ │ + svclt 0x0000ff6d │ │ │ │ + addeq ip, sl, lr, asr #4 │ │ │ │ + addeq ip, sl, r0, lsl #3 │ │ │ │ @ instruction: 0x009204f8 │ │ │ │ - ldrshteq r8, [r3], -ip │ │ │ │ + eorseq r8, r3, ip, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb148 │ │ │ │ + bl 0xfebbb10c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ smlabtlt fp, r0, r3, r0 │ │ │ │ strle r0, [r6, #-1427] @ 0xfffffa6d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -85787,15 +85772,15 @@ │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andcs pc, r1, r3, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb194 │ │ │ │ + bl 0xfebbb158 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #7 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -85805,15 +85790,15 @@ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, fp, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb1dc │ │ │ │ + bl 0xfebbb1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ @ instruction: 0xb3b31340 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ @@ -85828,15 +85813,15 @@ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ stmdavs fp, {r1, r3, r5, r6, r7, r8, sl, ip, lr, pc} │ │ │ │ andeq pc, r2, #35 @ 0x23 │ │ │ │ rscle r2, r5, sp, lsl #20 │ │ │ │ @ instruction: 0xf0216849 │ │ │ │ addmi r0, fp, #536870912 @ 0x20000000 │ │ │ │ - bcs 0x3d3c98 │ │ │ │ + bcs 0x3d3c5c │ │ │ │ vqadd.s8 , q10, q7 │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ vqadd.s8 d16, d23, d5 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8502495 │ │ │ │ @ instruction: 0xf8502023 │ │ │ │ stmdavs r1!, {r0, r5, ip, sp} │ │ │ │ @@ -85849,97 +85834,97 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x4358c0 │ │ │ │ + bcs 0x435884 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ andcs pc, r1, r7, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 15, 15, r8, r9, cr8 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58474 │ │ │ │ + b 0x1c58438 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4cd0 │ │ │ │ + bcs 0x3a4c94 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64cd8 │ │ │ │ + blcs 0x64c9c │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ tstpeq r2, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0018429a │ │ │ │ sbcsle r2, fp, sp, lsl #18 │ │ │ │ addsmi r6, r3, #2752512 @ 0x2a0000 │ │ │ │ @ instruction: 0xf0bed0d8 │ │ │ │ - @ instruction: 0xf8d5fe2b │ │ │ │ + @ instruction: 0xf8d5fdf5 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - ldc2l 0, cr15, [r2, #760]! @ 0x2f8 │ │ │ │ + ldc2 0, cr15, [ip, #760]! @ 0x2f8 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ smlalbble r4, r2, r1, r6 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - bpl 0xfe0a0a18 │ │ │ │ - beq 0xfe5e0c0c │ │ │ │ - blcs 0x75914 │ │ │ │ + bpl 0xfe0a09dc │ │ │ │ + beq 0xfe5e0bd0 │ │ │ │ + blcs 0x758d8 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - ldc2 7, cr15, [lr], {244} @ 0xf4 │ │ │ │ + ldc2 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ - ldc2l 0, cr15, [ip, #760] @ 0x2f8 │ │ │ │ + stc2 0, cr15, [r6, #760]! @ 0x2f8 │ │ │ │ @ instruction: 0xf1bb4680 │ │ │ │ teqle r5, pc, lsl #30 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - stc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ + stc2 7, cr15, [sl], #976 @ 0x3d0 │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - vmul.i8 d31, d7, d25 │ │ │ │ + vmla.i8 d31, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x463a2395 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf85a68ab │ │ │ │ ldrmi r3, [r0, r3, lsr #32]! │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xf884f0c8 │ │ │ │ + @ instruction: 0xf84ef0c8 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf89af0c8 │ │ │ │ + @ instruction: 0xf864f0c8 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r1, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf93ef7f8 │ │ │ │ vaba.s8 d30, d20, d1 │ │ │ │ vmlsl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf85a0a95 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - strb pc, [r1, r9, asr #29] @ │ │ │ │ + bfi pc, r3, (invalid: 29:1) @ │ │ │ │ eorne pc, fp, sl, asr r8 @ │ │ │ │ - cdp2 0, 12, cr15, cr4, cr2, {6} │ │ │ │ + cdp2 0, 8, cr15, cr14, cr2, {6} │ │ │ │ svclt 0x0000e7ce │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebbb3ac │ │ │ │ + bl 0xfebbb370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ vmla.i q10, q10, d0[3] │ │ │ │ cmnlt r3, #64, 6 │ │ │ │ ldrmi r6, [r5], -r3, lsl #26 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xff9221d2 │ │ │ │ + blx 0xff922196 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mrrcvs 13, 3, fp, fp, cr8 @ │ │ │ │ svcvs 0x0070f413 │ │ │ │ strbteq sp, [r3], ip, ror #1 │ │ │ │ @@ -85960,105 +85945,105 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [ip], #128 @ 0x80 │ │ │ │ vrsubhn.i16 d20, , q2 │ │ │ │ orrslt r1, r8, r0, asr #32 │ │ │ │ stmdavs sl, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ - bcs 0x435a7c │ │ │ │ + bcs 0x435a40 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ stcvs 0, cr13, [r1, #-48]! @ 0xffffffd0 │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ tstle lr, r0, ror pc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ mulcs r1, r9, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ mcrrvs 7, 15, r8, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - b 0x1c58630 │ │ │ │ + b 0x1c585f4 │ │ │ │ @ instruction: 0xf0031313 │ │ │ │ - bcs 0x3a4e8c │ │ │ │ + bcs 0x3a4e50 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x64e94 │ │ │ │ + blcs 0x64e58 │ │ │ │ stmiavs fp!, {r1, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x2320b90b │ │ │ │ @ instruction: 0xf0be60ab │ │ │ │ - @ instruction: 0xf8d5fd53 │ │ │ │ + @ instruction: 0xf8d5fd1d │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ - ldc2 0, cr15, [sl, #-760] @ 0xfffffd08 │ │ │ │ + stc2l 0, cr15, [r4], #760 @ 0x2f8 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ teqle r8, r1, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xff322296 │ │ │ │ + blx 0xffaa225a │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - stc2 0, cr15, [r8, #-760] @ 0xfffffd08 │ │ │ │ + ldc2l 0, cr15, [r2], {190} @ 0xbe │ │ │ │ @ instruction: 0xf1ba4680 │ │ │ │ @ instruction: 0xd12f0f0f │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xfeea22ba │ │ │ │ + blx 0xff62227e │ │ │ │ strbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0c84638 │ │ │ │ - stmiavs sl!, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r1, r2, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46384639 │ │ │ │ sbfxmi r1, r3, #15, #17 │ │ │ │ @ instruction: 0x46484639 │ │ │ │ - @ instruction: 0xffb6f0c7 │ │ │ │ + @ instruction: 0xff80f0c7 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xffccf0c7 │ │ │ │ + @ instruction: 0xff96f0c7 │ │ │ │ strbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f84620 │ │ │ │ stmdavs r9!, {r0, r2, r4, r5, r6, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vabd.s8 d30, d20, d17 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - @ instruction: 0xe7c7fdfb │ │ │ │ + strb pc, [r7, r5, asr #27] @ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r2, #776]! @ 0x308 │ │ │ │ + ldc2 0, cr15, [ip, #776]! @ 0x308 │ │ │ │ svclt 0x0000e7d0 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, ip, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [ip], -lr, asr #17 │ │ │ │ ldrdls pc, [r8], -r1 │ │ │ │ - bl 0x1f1b74 │ │ │ │ - blcs 0x864f98 │ │ │ │ + bl 0x1f1b38 │ │ │ │ + blcs 0x864f5c │ │ │ │ @ instruction: 0xf8d1dc2b │ │ │ │ strmi sl, [r5], -r4 │ │ │ │ @ instruction: 0xf0be4690 │ │ │ │ - @ instruction: 0xf1bafcad │ │ │ │ + @ instruction: 0xf1bafc77 │ │ │ │ strmi r0, [r7], -pc, lsl #30 │ │ │ │ @ instruction: 0xf895d13b │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x75c34 │ │ │ │ + blcs 0x75bf8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f42204 │ │ │ │ - @ instruction: 0x4633fb5d │ │ │ │ + @ instruction: 0x4633fb7b │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf1b84638 │ │ │ │ eorle r0, r7, r0, lsl #30 │ │ │ │ - @ instruction: 0xf876f0c4 │ │ │ │ + @ instruction: 0xf840f0c4 │ │ │ │ stmdavs r1!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f8463a │ │ │ │ andcs pc, r1, r3, lsr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -86070,117 +86055,117 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf88af0c4 │ │ │ │ + @ instruction: 0xf854f0c4 │ │ │ │ vaba.s8 q15, q10, q3 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c2102a │ │ │ │ - strb pc, [r4, fp, lsl #27] @ │ │ │ │ + @ instruction: 0xe7c4fd55 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ orrne pc, r0, #201326595 @ 0xc000003 │ │ │ │ suble r2, r8, r0, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ - blle 0x1435948 │ │ │ │ + blle 0x143590c │ │ │ │ movwcc r6, #6222 @ 0x184e │ │ │ │ - bl 0xfe935c58 │ │ │ │ + bl 0xfe935c1c │ │ │ │ cdpcs 7, 0, cr0, cr15, cr8, {0} │ │ │ │ @ instruction: 0xf0bed043 │ │ │ │ - sha1c.32 , q2, │ │ │ │ + vfma.f32 d31, d4, d1 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r1, r5, lsl #7 │ │ │ │ eorne pc, r6, r3, asr r8 @ │ │ │ │ - stc2l 0, cr15, [r4, #-776]! @ 0xfffffcf8 │ │ │ │ + stc2 0, cr15, [lr, #-776]! @ 0xfffffcf8 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ - ldc2 0, cr15, [sl], #-760 @ 0xfffffd08 │ │ │ │ + stc2 0, cr15, [r4], {190} @ 0xbe │ │ │ │ @ instruction: 0xf1ba4606 │ │ │ │ @ instruction: 0xd1270f0f │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - blx 0xffb22454 │ │ │ │ + blx 0x2a241a │ │ │ │ strbmi r4, [sl], -r3, asr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ @ instruction: 0xf0c39700 │ │ │ │ - strtmi pc, [r8], -pc, lsl #31 │ │ │ │ + qsaxmi pc, r8, r9 @ │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xffb2f7f7 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - stc2 0, cr15, [ip, #-776]! @ 0xfffffcf8 │ │ │ │ + ldc2l 0, cr15, [r6], #776 @ 0x308 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - @ instruction: 0xf8bcf0bf │ │ │ │ + @ instruction: 0xf886f0bf │ │ │ │ strb r4, [r1, r1, lsl #13] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0x16a24e4 │ │ │ │ + blx 0x16a24a8 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbb708 │ │ │ │ + bl 0xfebbb6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [sp], -r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ stmdavs fp!, {r0, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strmi fp, [r4], -r3, asr #22 │ │ │ │ - blx 0xff7a081e │ │ │ │ + blx 0xfea207e2 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0x46062f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x51a4f600 │ │ │ │ stceq 8, cr15, [r4, #832]! @ 0x340 │ │ │ │ - blx 0xff6a0850 │ │ │ │ + blx 0xfe920814 │ │ │ │ ldrtmi r6, [r2], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ andcs pc, r1, r1, asr pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ ldrb pc, [r0, pc, lsl #20]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq fp, sl, r0, lsr sl │ │ │ │ + addeq fp, sl, ip, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbb798 │ │ │ │ + bl 0xfebbb75c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, asr #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -86258,29 +86243,29 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [fp], pc, lsl #1 │ │ │ │ @ instruction: 0xf8904617 │ │ │ │ strmi r2, [lr], -pc, lsl #1 │ │ │ │ - blls 0x6f5f00 │ │ │ │ + blls 0x6f5ec4 │ │ │ │ ldrdge pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ movwls r9, #40216 @ 0x9d18 │ │ │ │ biceq lr, fp, #274432 @ 0x43000 │ │ │ │ bicne lr, sl, #274432 @ 0x43000 │ │ │ │ ldrdeq pc, [r0], #128 @ 0x80 │ │ │ │ biccs lr, r5, #274432 @ 0x43000 │ │ │ │ - b 0x1149b20 │ │ │ │ + b 0x1149ae4 │ │ │ │ @ instruction: 0xf89d33c7 │ │ │ │ - b 0x11448c4 │ │ │ │ - b 0x113531c │ │ │ │ - blls 0x780c24 │ │ │ │ - blls 0x7c9330 │ │ │ │ + b 0x1144888 │ │ │ │ + b 0x11352e0 │ │ │ │ + blls 0x780be8 │ │ │ │ + blls 0x7c92f4 │ │ │ │ movwls r9, #33031 @ 0x8107 │ │ │ │ - @ instruction: 0xf94ef7ea │ │ │ │ + @ instruction: 0xf96cf7ea │ │ │ │ strmi r2, [r5], -lr, lsl #28 │ │ │ │ mrshi pc, (UNDEF: 8) @ │ │ │ │ @ instruction: 0xf0002e0f │ │ │ │ @ instruction: 0xf8d480cf │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ @ instruction: 0xf04fbf5c │ │ │ │ movwls r7, #25344 @ 0x6300 │ │ │ │ @@ -86291,50 +86276,50 @@ │ │ │ │ cmpeq r2, r8, lsl #22 │ │ │ │ ldrbeq r4, [r8, fp, asr #1] │ │ │ │ rschi pc, r6, r0, asr #2 │ │ │ │ smullscc pc, pc, r4, r8 @ │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ ldmdblt fp, {r0, r8, r9} │ │ │ │ - blcs 0x7f720 │ │ │ │ + blcs 0x7f6e4 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ stmdacs r0, {r5, r8, r9, sl, fp, sp, lr} │ │ │ │ eorhi pc, r0, #64 @ 0x40 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f46bd9 │ │ │ │ - @ instruction: 0x6d63f95f │ │ │ │ + @ instruction: 0x6d63f97d │ │ │ │ @ instruction: 0xf0be65a3 │ │ │ │ - strmi pc, [r6], -r5, lsl #22 │ │ │ │ + strmi pc, [r6], -pc, asr #21 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0beb000 │ │ │ │ - pkhtbmi pc, r1, r1, asr #30 @ │ │ │ │ + pkhbtmi pc, r1, fp, lsl #30 @ │ │ │ │ @ instruction: 0xf0be9806 │ │ │ │ - strmi pc, [r2], sp, asr #30 │ │ │ │ + pkhbtmi pc, r2, r7, lsl #30 @ │ │ │ │ @ instruction: 0xf0be4640 │ │ │ │ - bmi 0xfeba44e4 │ │ │ │ + bmi 0xfeba43d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ vhadd.s8 d25, d15, d2 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe4a1c │ │ │ │ + bl 0xe49e0 │ │ │ │ tstls r1, sl, lsl #2 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ - bl 0x108be4 │ │ │ │ + bl 0x108ba8 │ │ │ │ @ instruction: 0xf500030b │ │ │ │ ldrtmi r6, [r2], #-371 @ 0xfffffe8d │ │ │ │ svceq 0x0030f8d0 │ │ │ │ - @ instruction: 0xf9faf0bf │ │ │ │ + @ instruction: 0xf9c4f0bf │ │ │ │ @ instruction: 0xf003692b │ │ │ │ - bcs 0xa5038 │ │ │ │ - bcs 0x11897c │ │ │ │ + bcs 0xa4ffc │ │ │ │ + bcs 0x118940 │ │ │ │ sbchi pc, r1, r0 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf413844f │ │ │ │ @ instruction: 0xf0407a00 │ │ │ │ @ instruction: 0xf0038190 │ │ │ │ @ instruction: 0xf1b80310 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @@ -86345,61 +86330,61 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 3, 0, r8, cr0, cr0, {4} │ │ │ │ ldrhi pc, [r5], #-0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0be469b │ │ │ │ - bmi 0xfe323240 │ │ │ │ + bmi 0xfe32312c │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stcleq 8, cr15, [r0, #324] @ 0x144 │ │ │ │ @ instruction: 0xf0bf9600 │ │ │ │ - @ instruction: 0xf0bef961 │ │ │ │ - @ instruction: 0x4629fa33 │ │ │ │ + @ instruction: 0xf0bef92b │ │ │ │ + @ instruction: 0x4629f9fd │ │ │ │ @ instruction: 0xf0c74606 │ │ │ │ - @ instruction: 0x4632fcf9 │ │ │ │ + ldrtmi pc, [r2], -r3, asr #25 @ │ │ │ │ strtmi r9, [r0], -r4, lsl #18 │ │ │ │ ldc2 7, cr15, [ip, #988]! @ 0x3dc │ │ │ │ - blx 0xaa0b84 │ │ │ │ + @ instruction: 0xf9f2f0be │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [r8, #-796] @ 0xfffffce4 │ │ │ │ + ldc2l 0, cr15, [r2], {199} @ 0xc7 │ │ │ │ strtmi r9, [sl], -r8, lsl #18 │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ @ instruction: 0xf1bafdb1 │ │ │ │ andle r0, ip, r0, lsl #30 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], -r5, lsr #17 │ │ │ │ - blvs 0xff6bfe3c │ │ │ │ + blvs 0xff6bfe00 │ │ │ │ @ instruction: 0xf7f41aaa │ │ │ │ - movwcs pc, #51407 @ 0xc8cf @ │ │ │ │ + movwcs pc, #51437 @ 0xc8ed @ │ │ │ │ andlt r6, pc, r3, ror #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x144b4e8 │ │ │ │ + b 0x144b4ac │ │ │ │ @ instruction: 0xf894014a │ │ │ │ ldrsbeq r2, [fp, #-15] │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ stmdals r5, {r0, r7, pc} │ │ │ │ orrcs lr, r0, #274432 @ 0x43000 │ │ │ │ - b 0x114a914 │ │ │ │ - b 0x1125514 │ │ │ │ - b 0x11355f8 │ │ │ │ + b 0x114a8d8 │ │ │ │ + b 0x11254d8 │ │ │ │ + b 0x11355bc │ │ │ │ movwmi r3, #45963 @ 0xb38b │ │ │ │ cmnpvs lr, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x8951c │ │ │ │ + bcs 0x894e0 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1a09805 │ │ │ │ sbcslt r0, fp, #603979776 @ 0x24000000 │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stccs 1, cr8, [r0, #-124] @ 0xffffff84 │ │ │ │ svcge 0x0019f47f │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ @@ -86407,117 +86392,117 @@ │ │ │ │ ldrbeq r6, [sp, #-2075] @ 0xfffff7e5 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x144b554 │ │ │ │ + b 0x144b518 │ │ │ │ cmpeq fp, sl, asr #4 │ │ │ │ eorsle r2, fp, r0, lsl #30 │ │ │ │ - b 0x110ad70 │ │ │ │ + b 0x110ad34 │ │ │ │ tstmi r3, #268435464 @ 0x10000008 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ movtpl pc, #61507 @ 0xf043 @ │ │ │ │ movwne pc, #1091 @ 0x443 @ │ │ │ │ @ instruction: 0xf8949306 │ │ │ │ - blcs 0x70ce8 │ │ │ │ + blcs 0x70cac │ │ │ │ stmdacs r0, {r4, r6, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d051 │ │ │ │ - bl 0x270c68 │ │ │ │ + bl 0x270c2c │ │ │ │ stmdbvs r3, {r0, r1, r6, r9}^ │ │ │ │ @ instruction: 0x07db40d3 │ │ │ │ mrcge 5, 7, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1b8e7d2 │ │ │ │ bicle r0, pc, r0, lsl #30 │ │ │ │ vadd.f32 q11, q2, q9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ - bne 0xfebb621c │ │ │ │ + bne 0xfebb61e0 │ │ │ │ @ instruction: 0x462a6bd9 │ │ │ │ - @ instruction: 0xf85af7f4 │ │ │ │ + @ instruction: 0xf878f7f4 │ │ │ │ andcs r6, r5, #6336 @ 0x18c0 │ │ │ │ strtmi r6, [fp], #-226 @ 0xffffff1e │ │ │ │ andlt r6, pc, r3, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x114addc │ │ │ │ + b 0x114ada0 │ │ │ │ stmdbls r9, {r0, r7, r8, r9, sp} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movtmi lr, #6723 @ 0x1a43 │ │ │ │ orrcc lr, fp, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0434313 │ │ │ │ movwls r5, #25535 @ 0x63bf │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xe799aeb4 │ │ │ │ - b 0x10caa0c │ │ │ │ + b 0x10ca9d0 │ │ │ │ movwmi r2, #45440 @ 0xb180 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ movwmi lr, #47683 @ 0xba43 │ │ │ │ orrspl pc, pc, #67 @ 0x43 │ │ │ │ - bcs 0x89618 │ │ │ │ + bcs 0x895dc │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcc 0x2cb61c │ │ │ │ - blcs 0x111578 │ │ │ │ + blcc 0x2cb5e0 │ │ │ │ + blcs 0x11153c │ │ │ │ adchi pc, r2, r0, asr #4 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ @ instruction: 0xf24eae9c │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strle r0, [r3, #1369] @ 0x559 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - strbmi pc, [r8, #588] @ 0x24c @ │ │ │ │ - streq pc, [pc, #-704]! @ 0x64770 │ │ │ │ - bicsmi pc, r8, ip, asr #4 │ │ │ │ + ldrbcc pc, [r8, #588]! @ 0x24c @ │ │ │ │ + streq pc, [pc, #-704]! @ 0x64734 │ │ │ │ + tstpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ @ instruction: 0xf1b84632 │ │ │ │ svclt 0x00080f00 │ │ │ │ - vmax.s8 d20, d15, d25 │ │ │ │ - vmlsl.s q8, d0, d0[5] │ │ │ │ - vmax.s8 d16, d15, d29 │ │ │ │ - vmls.f d16, d0, d0[6] │ │ │ │ + @ instruction: 0xf64e4629 │ │ │ │ + @ instruction: 0xf2c07694 │ │ │ │ + @ instruction: 0xf64e062d │ │ │ │ + vshl.s64 d23, d8, #0 │ │ │ │ svccs 0x0000052d │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - vmin.s8 q10, , │ │ │ │ - vshr.s64 d16, d4, #64 │ │ │ │ + @ instruction: 0xf64e465b │ │ │ │ + vmla.i d23, d16, d0[1] │ │ │ │ strls r0, [r1, #-45] @ 0xffffffd3 │ │ │ │ - stc2l 0, cr15, [r6], #968 @ 0x3c8 │ │ │ │ + ldc2 0, cr15, [r0], #968 @ 0x3c8 │ │ │ │ svclt 0x0000e75e │ │ │ │ - umulleq fp, sl, r8, r7 │ │ │ │ - addeq fp, sl, r8, lsl #14 │ │ │ │ + ldrdeq fp, [sl], r4 │ │ │ │ + addeq fp, sl, r4, asr #14 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ svccs 0x0000af20 │ │ │ │ msrhi CPSR_fsx, r0 │ │ │ │ - @ instruction: 0xf95ef0be │ │ │ │ + @ instruction: 0xf928f0be │ │ │ │ @ instruction: 0xf0be4607 │ │ │ │ - blls 0x1a2f2c │ │ │ │ - blcs 0x436494 │ │ │ │ + blls 0x1a2e18 │ │ │ │ + blcs 0x436458 │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xffd6f7f3 │ │ │ │ - @ instruction: 0xf916f0be │ │ │ │ + @ instruction: 0xfff4f7f3 │ │ │ │ + @ instruction: 0xf8e0f0be │ │ │ │ strmi r9, [r1], r8, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89481e3 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76344 │ │ │ │ + blcs 0x76308 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - strbmi pc, [sl], -r5, asr #31 @ │ │ │ │ + strbmi pc, [sl], -r3, ror #31 @ │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - ldc2l 0, cr15, [r2], #-796 @ 0xfffffce4 │ │ │ │ - blcs 0x7fc88 │ │ │ │ + ldc2 0, cr15, [ip], #-796 @ 0xfffffce4 │ │ │ │ + blcs 0x7fc4c │ │ │ │ subhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ mrc 2, 0, r8, cr13, cr11, {4} │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0x469b2995 │ │ │ │ @ instruction: 0xf8d94ab5 │ │ │ │ @@ -86526,66 +86511,66 @@ │ │ │ │ andcs r3, r0, #2 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ @ instruction: 0xf640440b │ │ │ │ vsra.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf8510192 │ │ │ │ stmib sp, {r3, r6, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf0bf6700 │ │ │ │ - stmdbvs r9!, {r0, r1, r2, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r9!, {r0, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53f064a │ │ │ │ @ instruction: 0xf3c1aebc │ │ │ │ strtmi r3, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8bef7f5 │ │ │ │ + @ instruction: 0xf8dcf7f5 │ │ │ │ @ instruction: 0x4620e6b8 │ │ │ │ - blx 0x17a0d0a │ │ │ │ + blx 0xa20cce │ │ │ │ strmi r6, [r2], fp, lsr #18 │ │ │ │ @ instruction: 0xf8d4e669 │ │ │ │ - blls 0x1ace34 │ │ │ │ + blls 0x1acdf8 │ │ │ │ @ instruction: 0xf0002a01 │ │ │ │ - blcc 0x2c4d64 │ │ │ │ - blcs 0x1116bc │ │ │ │ + blcc 0x2c4d28 │ │ │ │ + blcs 0x111680 │ │ │ │ rscshi pc, fp, r0, lsl #4 │ │ │ │ mulscs r4, sp, r8 │ │ │ │ - bicscc pc, r8, #72, 4 @ 0x80000004 │ │ │ │ + movwcc pc, #33352 @ 0x8248 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ @ instruction: 0xf28afa5f │ │ │ │ teqpcc r6, r3 @ @ p-variant is OBSOLETE │ │ │ │ bfieq r4, r3, #2, #25 │ │ │ │ stclge 5, cr15, [sl, #508]! @ 0x1fc │ │ │ │ ldrsbtcs pc, [ip], r4 @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - bcs 0xc51d4 │ │ │ │ + bcs 0xc5198 │ │ │ │ stclge 4, cr15, [r2, #508]! @ 0x1fc │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d99806 │ │ │ │ @ instruction: 0xf0be9000 │ │ │ │ - blmi 0xfe42410c │ │ │ │ + blmi 0xfe423ff8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0x61acf600 │ │ │ │ @ instruction: 0xf8d0444b │ │ │ │ @ instruction: 0xf0be0eac │ │ │ │ - strb pc, [r3, #4027] @ 0xfbb @ │ │ │ │ + strb pc, [r3, #3973] @ 0xf85 @ │ │ │ │ vmax.f32 q11, , │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ umaalne r2, r0, r5, r9 │ │ │ │ andne lr, r3, r0, asr #20 │ │ │ │ - ldc2 0, cr15, [lr, #-760]! @ 0xfffffd08 │ │ │ │ + stc2 0, cr15, [r8, #-760] @ 0xfffffd08 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9ecf0c4 │ │ │ │ + @ instruction: 0xf9b6f0c4 │ │ │ │ stmibvs fp!, {r1, r4, r6, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ - blcs 0x70f88 │ │ │ │ + blcs 0x70f4c │ │ │ │ stclge 4, cr15, [r4, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ svclt 0x00cc2e0d │ │ │ │ strcs r2, [r1], -r0, lsl #12 │ │ │ │ @ instruction: 0x0653ea16 │ │ │ │ ldcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf413692b │ │ │ │ @@ -86593,331 +86578,331 @@ │ │ │ │ svcvs 0x0023adf4 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vrhadd.s8 d24, d20, d0 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ strcs r4, [r0], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7f36bd9 │ │ │ │ - stclvs 15, cr15, [r3, #-92]! @ 0xffffffa4 │ │ │ │ + stclvs 15, cr15, [r3, #-212]! @ 0xffffff2c │ │ │ │ stmdbvs fp!, {r0, r1, r5, r7, r8, sl, sp, lr} │ │ │ │ @ instruction: 0xf8d4e5e1 │ │ │ │ - bcs 0xacf28 │ │ │ │ - blls 0x1d8c6c │ │ │ │ + bcs 0xaceec │ │ │ │ + blls 0x1d8c30 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ stmible r7, {r1, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strbt sl, [r4], r4, lsl #27 │ │ │ │ @ instruction: 0xf47f2f00 │ │ │ │ strbt sl, [r3], -r2, ror #29 │ │ │ │ - blcs 0x1765a4 │ │ │ │ - blcs 0x4148bc │ │ │ │ - blls 0x1d9244 │ │ │ │ + blcs 0x176568 │ │ │ │ + blcs 0x414880 │ │ │ │ + blls 0x1d9208 │ │ │ │ sbcslt r3, fp, #9216 @ 0x2400 │ │ │ │ @ instruction: 0xf63f2b02 │ │ │ │ ldrb sl, [r3, -pc, ror #26]! │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ stcvs 0, cr8, [fp], #-648 @ 0xfffffd78 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr15, {2} │ │ │ │ orrhi pc, r9, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0be469b │ │ │ │ - bmi 0x14a2d28 │ │ │ │ + @ instruction: 0xf0bd469b │ │ │ │ + bmi 0x14a4c14 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf85b4605 │ │ │ │ ldrmi r2, [r6], #-2 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ ldceq 8, cr15, [ip, #-324]! @ 0xfffffebc │ │ │ │ @ instruction: 0xf0be9600 │ │ │ │ - blls 0x1a49b0 │ │ │ │ + blls 0x1a489c │ │ │ │ @ instruction: 0xf0002b0f │ │ │ │ - blls 0x184f98 │ │ │ │ + blls 0x184f5c │ │ │ │ @ instruction: 0xf0002b0d │ │ │ │ - bls 0x185134 │ │ │ │ + bls 0x1850f8 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534629 │ │ │ │ @ instruction: 0xf0c20022 │ │ │ │ - ldrb pc, [lr, #2341] @ 0x925 @ │ │ │ │ - @ instruction: 0xfffcf0bd │ │ │ │ + ldrb pc, [lr, #2287] @ 0x8ef @ │ │ │ │ + @ instruction: 0xffc6f0bd │ │ │ │ strmi r9, [r7], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402b0f │ │ │ │ @ instruction: 0xf89480bf │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76578 │ │ │ │ + blcs 0x7653c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stclvs 14, cr15, [fp], #-684 @ 0xfffffd54 │ │ │ │ + stclvs 14, cr15, [fp], #-804 @ 0xfffffcdc │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ mcrcs 1, 0, r8, cr0, cr10, {1} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xbf678c │ │ │ │ + bmi 0xbf6750 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r2, fp, asr r8 @ │ │ │ │ - ldrmi r2, [pc], #-512 @ 0x64d30 │ │ │ │ + ldrmi r2, [pc], #-512 @ 0x64cf4 │ │ │ │ strmi r4, [fp], #-1054 @ 0xfffffbe2 │ │ │ │ bicseq pc, r0, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ svceq 0x00ccf851 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0xff22f0be │ │ │ │ + mcr2 0, 7, pc, cr12, cr14, {5} @ │ │ │ │ stccs 6, cr14, [r0, #-932] @ 0xfffffc5c │ │ │ │ stcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ vrshl.s8 q15, q10, │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ movwls r2, #55701 @ 0xd995 │ │ │ │ - @ instruction: 0xf87af0ba │ │ │ │ + @ instruction: 0xf844f0ba │ │ │ │ movwls r6, #52643 @ 0xcda3 │ │ │ │ @ instruction: 0xf0bd900b │ │ │ │ - @ instruction: 0xf8d9ffb9 │ │ │ │ + @ instruction: 0xf8d9ff83 │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ andls r6, sl, r7, lsl #5 │ │ │ │ - @ instruction: 0xf8b4f0c4 │ │ │ │ + @ instruction: 0xf87ef0c4 │ │ │ │ @ instruction: 0xf04f9b0d │ │ │ │ stmdbls sl, {r0, r8, fp} │ │ │ │ vpmax.s8 d15, d3, d9 │ │ │ │ @ instruction: 0xf0c24608 │ │ │ │ - andcs pc, r0, #241664 @ 0x3b000 │ │ │ │ + andcs pc, r0, #20480 @ 0x5000 │ │ │ │ movwne lr, #43485 @ 0xa9dd │ │ │ │ @ instruction: 0xf0c22008 │ │ │ │ - @ instruction: 0x464afcff │ │ │ │ + strbmi pc, [sl], -r9, asr #25 @ │ │ │ │ tstcs r0, r2, lsl #6 │ │ │ │ movwls r4, #1568 @ 0x620 │ │ │ │ @ instruction: 0xf7fe9b06 │ │ │ │ movwcs pc, #3329 @ 0xd01 @ │ │ │ │ rscvs r9, r3, fp, lsl #16 │ │ │ │ - @ instruction: 0xf844f0c2 │ │ │ │ + @ instruction: 0xf80ef0c2 │ │ │ │ strvs r9, [r3, #2828]! @ 0xb0c │ │ │ │ - bvs 0xfea9eb04 │ │ │ │ - mcrr2 0, 11, pc, sl, cr14 @ │ │ │ │ + bvs 0xfea9eac8 │ │ │ │ + ldc2 0, cr15, [r4], {190} @ 0xbe │ │ │ │ ldrb r4, [ip, -r5, lsl #12]! │ │ │ │ ldrdeq lr, [sl, -r5] │ │ │ │ - mrrc2 0, 11, pc, lr, cr14 @ │ │ │ │ + stc2 0, cr15, [r8], #-760 @ 0xfffffd08 │ │ │ │ ldrb r4, [r2, #-1541] @ 0xfffff9fb │ │ │ │ - addeq fp, sl, r2, ror #8 │ │ │ │ - addeq fp, sl, r0, asr #7 │ │ │ │ - addeq fp, sl, r0, asr #5 │ │ │ │ - addeq fp, sl, r8, lsr r2 │ │ │ │ + umulleq fp, sl, lr, r4 │ │ │ │ + strdeq fp, [sl], ip │ │ │ │ + strdeq fp, [sl], ip │ │ │ │ + addeq fp, sl, r4, ror r2 │ │ │ │ vqdmulh.s d25, d12, d9 │ │ │ │ - vmls.f d20, d16, d0[2] │ │ │ │ + vshl.s64 , q12, #0 │ │ │ │ stmdbls r5, {r0, r1, r2, r3, r5, r8, sl} │ │ │ │ movwge lr, #6605 @ 0x19cd │ │ │ │ tstls r0, r2, lsr r6 │ │ │ │ - bicsmi pc, r8, ip, asr #4 │ │ │ │ + tstpmi r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - strbteq pc, [r4], -pc, asr #4 @ │ │ │ │ + ldrvc pc, [r4], lr, asr #12 │ │ │ │ strteq pc, [sp], -r0, asr #5 │ │ │ │ umullvc pc, pc, r4, r8 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ strtmi fp, [r9], -r8, lsl #30 │ │ │ │ - strbeq pc, [r8, #-591]! @ 0xfffffdb1 @ │ │ │ │ + ldrvc pc, [r8, #1614] @ 0x64e │ │ │ │ streq pc, [sp, #-704]! @ 0xfffffd40 │ │ │ │ svccs 0x0000465b │ │ │ │ shadd16mi fp, r5, r8 │ │ │ │ - rsceq pc, r8, pc, asr #4 │ │ │ │ + andseq pc, r8, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf0f29503 │ │ │ │ - ldrb pc, [pc, #-2823]! @ 0x64325 @ │ │ │ │ + ldrb pc, [pc, #-2769]! @ 0x6431f @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbsmi pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0xf0be681e │ │ │ │ - bmi 0xfea23e64 │ │ │ │ + bmi 0xfea23d50 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs r5, r0, #10158080 @ 0x9b0000 │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d04433 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - ldr pc, [r8, #-3729] @ 0xfffff16f │ │ │ │ + ldr pc, [r8, #-3675] @ 0xfffff1a5 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - smlsld pc, r0, r5, r8 @ │ │ │ │ + smlald pc, r0, pc, r8 @ │ │ │ │ vpmax.s8 d25, d4, d8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - ldr pc, [ip], -fp, asr #16 │ │ │ │ + @ instruction: 0xe61cf815 │ │ │ │ vpmax.s8 d25, d4, d4 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c21022 │ │ │ │ - str pc, [r1], -r1, asr #16 │ │ │ │ + str pc, [r1], -fp, lsl #16 │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf57f011b │ │ │ │ stcvs 12, cr10, [r3, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0x3094f8d3 │ │ │ │ svceq 0x0070f413 │ │ │ │ mcrrge 4, 3, pc, r4, cr15 @ │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ andls r9, sl, #393216 @ 0x60000 │ │ │ │ ldrdls pc, [r0], -r9 │ │ │ │ - blx 0xff0211ce │ │ │ │ + blx 0xfe2a1192 │ │ │ │ vnmls.f64 d4, d29, d1 │ │ │ │ - bls 0x2ecc9c │ │ │ │ + bls 0x2ecc60 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2251 @ 0xfffff735 │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf6000091 │ │ │ │ strbmi r6, [fp], #-296 @ 0xfffffed8 │ │ │ │ mcreq 8, 1, pc, cr8, cr0, {6} @ │ │ │ │ - mrc2 0, 0, pc, cr12, cr14, {5} │ │ │ │ + stc2l 0, cr15, [r6, #760]! @ 0x2f8 │ │ │ │ @ instruction: 0xf8d4e424 │ │ │ │ ldreq r3, [r9, #200] @ 0xc8 │ │ │ │ mcrge 5, 7, pc, cr1, cr15, {3} @ │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf976f0c2 │ │ │ │ + @ instruction: 0xf940f0c2 │ │ │ │ svcvs 0x0060e6d9 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - b 0x1129090 │ │ │ │ + b 0x1129054 │ │ │ │ @ instruction: 0xf0be1000 │ │ │ │ - @ instruction: 0xf8d9fb93 │ │ │ │ + @ instruction: 0xf8d9fb5d │ │ │ │ vst4.8 {d17-d20}, [pc], r0 │ │ │ │ @ instruction: 0xf0c47208 │ │ │ │ - strbt pc, [lr], -r1, asr #16 @ │ │ │ │ + strbt pc, [lr], -fp, lsl #16 @ │ │ │ │ @ instruction: 0xf0bd6b2d │ │ │ │ - vceq.f32 , , │ │ │ │ + @ instruction: 0xf247fe99 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x462a2395 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc8f0c3 │ │ │ │ + @ instruction: 0xff92f0c3 │ │ │ │ @ instruction: 0xf0bde6b3 │ │ │ │ - @ instruction: 0xf247fef7 │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blvs 0xaeddb4 │ │ │ │ + blvs 0xaedd78 │ │ │ │ ldmdavs r9, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x1821278 │ │ │ │ + blx 0xaa123c │ │ │ │ vshl.s8 d30, d3, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blvs 0xaeddc8 │ │ │ │ + blvs 0xaedd8c │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xffda128c │ │ │ │ + blx 0xff021250 │ │ │ │ vrshl.s8 q15, , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blvs 0xaedddc │ │ │ │ + blvs 0xaedda0 │ │ │ │ ldmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf814f0c4 │ │ │ │ + @ instruction: 0xffdef0c3 │ │ │ │ vrshl.s8 q15, , │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - strmi pc, [r6], -r7, lsl #30 │ │ │ │ + @ instruction: 0x4606fed1 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - bmi 0x13e3cf8 │ │ │ │ + bmi 0x13e3be4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [sl], #-1691 @ 0xfffff965 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - ldc2 0, cr15, [r0, #760]! @ 0x2f8 │ │ │ │ + ldc2l 0, cr15, [sl, #-760]! @ 0xfffffd08 │ │ │ │ vmin.s8 q15, , │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - strmi pc, [r6], -r5, ror #29 │ │ │ │ + strmi pc, [r6], -pc, lsr #29 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be8000 │ │ │ │ - blmi 0xfe3cb4 │ │ │ │ + blmi 0xfe3ba0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0x71b4f600 │ │ │ │ @ instruction: 0xf8d04432 │ │ │ │ @ instruction: 0xf0be0fb4 │ │ │ │ - str pc, [r0], sp, lsl #27 │ │ │ │ + pkhtb pc, r0, r7, asr #26 @ │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - mcr2 0, 6, pc, cr2, cr13, {5} @ │ │ │ │ + mcr2 0, 4, pc, cr12, cr13, {5} @ │ │ │ │ stmdals r7, {r1, r2, r9, sl, lr} │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ - blx 0x42132e │ │ │ │ + blx 0xff6a12f0 │ │ │ │ vnmls.f64 d4, d13, d28 │ │ │ │ @ instruction: 0x46932f70 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ vhadd.s8 d25, d15, d0 │ │ │ │ vshr.s64 , q4, #64 │ │ │ │ - bl 0xe5294 │ │ │ │ + bl 0xe5258 │ │ │ │ @ instruction: 0xf6000308 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - stc2l 0, cr15, [sl, #-760]! @ 0xfffffd08 │ │ │ │ + ldc2 0, cr15, [r4, #-760]! @ 0xfffffd08 │ │ │ │ vrshl.s8 q15, q4, │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0bd2995 │ │ │ │ - @ instruction: 0x4606fe9f │ │ │ │ + strmi pc, [r6], -r9, ror #28 │ │ │ │ @ instruction: 0xf8d99807 │ │ │ │ @ instruction: 0xf0be5000 │ │ │ │ - blmi 0x7a3c28 │ │ │ │ + blmi 0x7a3b14 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1683 @ 0xfffff96d │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcsvc pc, r8, pc, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf6001953 │ │ │ │ ldrtmi r7, [r2], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x00b4f8d0 │ │ │ │ - stc2l 0, cr15, [r8, #-760] @ 0xfffffd08 │ │ │ │ - bllt 0xff4630a4 │ │ │ │ + ldc2 0, cr15, [r2, #-760] @ 0xfffffd08 │ │ │ │ + bllt 0xff463068 │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ - blmi 0x425568 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x42552c │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1d5421c │ │ │ │ - @ instruction: 0xf64efedb │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ - vrhadd.s8 d16, d15, d29 │ │ │ │ - vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ - blmi 0x2a5184 │ │ │ │ + @ instruction: 0xf64efea5 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + @ instruction: 0xf64e012d │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ + blmi 0x2a5148 │ │ │ │ adccc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf81ef20d │ │ │ │ - addeq fp, sl, r8, lsl r1 │ │ │ │ - addeq fp, sl, r0, lsl #1 │ │ │ │ - addeq sl, sl, sl, lsr #31 │ │ │ │ - addeq sl, sl, r6, ror #30 │ │ │ │ - addeq sl, sl, r0, lsr #30 │ │ │ │ - ldrdeq sl, [sl], sl @ │ │ │ │ - eorseq r8, r3, r8, lsr #10 │ │ │ │ - eorseq r8, r3, r0, lsl r5 │ │ │ │ + @ instruction: 0xffe4f20c │ │ │ │ + addeq fp, sl, r4, asr r1 │ │ │ │ + strheq fp, [sl], ip │ │ │ │ + addeq sl, sl, r6, ror #31 │ │ │ │ + addeq sl, sl, r2, lsr #31 │ │ │ │ + addeq sl, sl, ip, asr pc │ │ │ │ + addeq sl, sl, r6, lsl pc │ │ │ │ + eorseq r8, r3, r8, asr r4 │ │ │ │ + eorseq r8, r3, r0, asr #8 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ stmdavs r9, {r1, r3, r9, sl, lr} │ │ │ │ svceq 0x0002f013 │ │ │ │ stmdbcs r1, {r0, ip, lr, pc} │ │ │ │ @ instruction: 0xf013d92b │ │ │ │ andle r6, r2, r0, lsl #31 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ @ instruction: 0xf1a1b31b │ │ │ │ - blcs 0x1a5d3c │ │ │ │ + blcs 0x1a5d00 │ │ │ │ ldrlt sp, [r0, #-2337]! @ 0xfffff6df │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmib r2, {r0, r1, r2, r7, ip, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strcs r3, [r0], #-1028 @ 0xfffffbfc │ │ │ │ @@ -86932,34 +86917,34 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbcs sp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ ldrdcs sp, [r0], -sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbc378 │ │ │ │ + bl 0xfebbc33c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ strmi r2, [ip], r8, asr #1 │ │ │ │ stmdavs r9, {r1, r2, r7, ip, sp, pc} │ │ │ │ strle r0, [r1, #-1940] @ 0xfffff86c │ │ │ │ stmdble r5!, {r0, r8, fp, sp} │ │ │ │ strle r0, [r2, #-339] @ 0xfffffead │ │ │ │ subcs pc, r0, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1a1b1f2 │ │ │ │ - blcs 0x1a5dc0 │ │ │ │ + blcs 0x1a5d84 │ │ │ │ @ instruction: 0xf8dcd91c │ │ │ │ strcs r3, [r1], #-16 │ │ │ │ @ instruction: 0xf8dc9305 │ │ │ │ movwls r3, #16396 @ 0x400c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #1026 @ 0x402 │ │ │ │ andcc lr, r1, #220, 18 @ 0x370000 │ │ │ │ strtmi r9, [r2], -r1, lsl #4 │ │ │ │ - blx 0xfe2231c0 │ │ │ │ + blx 0xfe223184 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xdce2290d │ │ │ │ andlt r2, r6, r0 │ │ │ │ @@ -86969,255 +86954,255 @@ │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ strle r0, [r6, #-1435] @ 0xfffffa65 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebbc40c │ │ │ │ + bl 0xfebbc3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r0, ror #31 │ │ │ │ ldmib r1, {r1, r7, ip, sp, pc}^ │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0x1da31ee │ │ │ │ + blx 0xfe5231b2 │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ - ldc2l 0, cr15, [sl, #-756] @ 0xfffffd0c │ │ │ │ + stc2 0, cr15, [r4, #-756]! @ 0xfffffd0c │ │ │ │ strmi r2, [r7], -pc, lsl #28 │ │ │ │ @ instruction: 0xf894d11d │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76ab8 │ │ │ │ + blcs 0x76a7c │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - stmdavs sp!, {r0, r1, r3, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi fp, [r0], -r5, ror #3 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ - blx 0xfe92324e │ │ │ │ + blx 0xfe923212 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vand q12, q10, q8 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0c11026 │ │ │ │ - stmdavs sp!, {r0, r1, r2, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs sp!, {r0, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs lr, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9e0f0be │ │ │ │ + @ instruction: 0xf9aaf0be │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ qsub16mi r3, sl, r0 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2139 @ 0xfffff7a5 │ │ │ │ vhadd.s8 d25, d12, d1 │ │ │ │ vshr.s64 q10, q8, #64 │ │ │ │ - ldrmi r0, [pc], #-145 @ 0x652ac │ │ │ │ + ldrmi r0, [pc], #-145 @ 0x65270 │ │ │ │ ldrtmi r9, [r3], #-1792 @ 0xfffff900 │ │ │ │ tstpvs r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0!, {r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 0, cr15, [r8], #-760 @ 0xfffffd08 │ │ │ │ + ldc2 0, cr15, [r2], #-760 @ 0xfffffd08 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stclvs 8, cr6, [r2, #-660]! @ 0xfffffd6c │ │ │ │ - blvs 0xff6b6b4c │ │ │ │ + blvs 0xff6b6b10 │ │ │ │ @ instruction: 0xf7f31aaa │ │ │ │ - movwcs pc, #52163 @ 0xcbc3 @ │ │ │ │ + movwcs pc, #52193 @ 0xcbe1 @ │ │ │ │ rscvs r2, r3, r1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - addeq sl, sl, r4, asr #25 │ │ │ │ + addeq sl, sl, r0, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbc4f8 │ │ │ │ + bl 0xfebbc4bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r3, r2, lsl #4 │ │ │ │ ldrdvs lr, [r0, -r1] │ │ │ │ subseq r4, fp, r4, lsl #12 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf503fa62 │ │ │ │ @ instruction: 0xf7f34632 │ │ │ │ - @ instruction: 0x4607faf7 │ │ │ │ - ldc2l 0, cr15, [lr], {189} @ 0xbd │ │ │ │ + @ instruction: 0x4607fb15 │ │ │ │ + stc2 0, cr15, [r8], #756 @ 0x2f4 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - cdp2 0, 1, cr15, cr10, cr1, {6} │ │ │ │ + stc2l 0, cr15, [r4, #772]! @ 0x304 │ │ │ │ @ instruction: 0xf04fb14e │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe40f0 │ │ │ │ vqdmulh.s d27, d7, d29 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46382395 │ │ │ │ @ instruction: 0xf0be681f │ │ │ │ - ldmdbmi r6, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi r6, {r0, r1, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r1, r8, lsl r4 │ │ │ │ rscsmi pc, r0, ip, asr #4 │ │ │ │ addseq pc, r1, r0, asr #5 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d06116 │ │ │ │ @ instruction: 0xf0be0960 │ │ │ │ - @ instruction: 0xf244fc09 │ │ │ │ + vpadd.i8 , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stmiavs r5!, {r0, r2, r4, r7, r8, r9} │ │ │ │ strtmi r6, [r0], -r2, ror #26 │ │ │ │ - bne 0xfeb002f0 │ │ │ │ - blx 0x19a335e │ │ │ │ + bne 0xfeb002b4 │ │ │ │ + blx 0xfe123322 │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq sl, sl, r6, lsl #24 │ │ │ │ + addeq sl, sl, r2, asr #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ eorsle r2, fp, r0, lsl #16 │ │ │ │ strmi r6, [sp], -pc, lsl #16 │ │ │ │ eorsle r2, pc, pc, lsl #30 │ │ │ │ - blcs 0x43f504 │ │ │ │ + blcs 0x43f4c8 │ │ │ │ vqadd.s8 d29, d4, d28 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0x46160895 │ │ │ │ - ldc2l 0, cr15, [sl], #-756 @ 0xfffffd0c │ │ │ │ + mcrr2 0, 11, pc, r4, cr13 @ │ │ │ │ @ instruction: 0xf8584681 │ │ │ │ @ instruction: 0xf0c11027 │ │ │ │ - @ instruction: 0xf8d5fd9b │ │ │ │ + @ instruction: 0xf8d5fd65 │ │ │ │ @ instruction: 0xf0bda004 │ │ │ │ - @ instruction: 0x4607fc71 │ │ │ │ + @ instruction: 0x4607fc3b │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf894d131 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x76c8c │ │ │ │ + blcs 0x76c50 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - eorcs pc, pc, r1, lsr #22 │ │ │ │ - stc2l 0, cr15, [r6, #-772] @ 0xfffffcfc │ │ │ │ + eorcs pc, pc, pc, lsr fp @ │ │ │ │ + ldc2 0, cr15, [r0, #-772] @ 0xfffffcfc │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r0, r6, asr #32 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ - blx 0x32341c │ │ │ │ + blx 0x3233e0 │ │ │ │ strtmi r6, [r0], -sl, ror #16 │ │ │ │ @ instruction: 0xf0424631 │ │ │ │ @ instruction: 0xf7f302c0 │ │ │ │ - @ instruction: 0x2001fabf │ │ │ │ + ldrdcs pc, [r1], -sp │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ mulcs r1, fp, sl │ │ │ │ @ instruction: 0xf858e7ee │ │ │ │ @ instruction: 0xf0c1102a │ │ │ │ - @ instruction: 0xe7d2fd5d │ │ │ │ + ldrb pc, [r2, r7, lsr #26] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ addvs pc, r0, r3, asr #7 │ │ │ │ stmdavs pc, {r3, r7, r8, r9, ip, sp, pc} @ │ │ │ │ svccs 0x000f460d │ │ │ │ stmdavs fp, {r0, r2, r4, r5, ip, lr, pc}^ │ │ │ │ eorsle r2, r2, pc, lsl #22 │ │ │ │ @ instruction: 0xf0bd4616 │ │ │ │ - vfma.f32 d31, d4, d13 │ │ │ │ + vqdmulh.s , q10, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - ldc2 0, cr15, [sl, #-772]! @ 0xfffffcfc │ │ │ │ - ldc2 0, cr15, [r2], {189} @ 0xbd │ │ │ │ + stc2 0, cr15, [r4, #-772] @ 0xfffffcfc │ │ │ │ + blx 0xff7a1772 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strmi r4, [r7], -r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ mvneq pc, r6, asr #32 │ │ │ │ strmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ stmdavs sl!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ subeq pc, r0, #66 @ 0x42 │ │ │ │ - blx 0x1ca34ac │ │ │ │ + blx 0xfe423470 │ │ │ │ stmdavs r9!, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ eorcs pc, pc, fp, lsl #31 │ │ │ │ - ldc2l 0, cr15, [ip], {193} @ 0xc1 │ │ │ │ + stc2 0, cr15, [r6], #772 @ 0x304 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf04f81f0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x11a3508 │ │ │ │ + blx 0x11a34cc │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r6, r7, lr, asr #17 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf8d1d15d │ │ │ │ pkhbtmi r9, r8, r4 │ │ │ │ @ instruction: 0xf089fa1f │ │ │ │ subsle r2, r6, r0, lsl #16 │ │ │ │ - blcs 0x43f56c │ │ │ │ + blcs 0x43f530 │ │ │ │ vqadd.s8 , q1, │ │ │ │ - movwcs pc, #7927 @ 0x1ef7 @ │ │ │ │ + movwcs pc, #7873 @ 0x1ec1 @ │ │ │ │ @ instruction: 0xf8874602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf7f54634 │ │ │ │ @ instruction: 0xf8d7ff63 │ │ │ │ strmi r3, [r2], r8, lsl #1 │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x12ca178 │ │ │ │ + blx 0x12ca13c │ │ │ │ ldrbeq pc, [sl, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf0bdd54f │ │ │ │ - mvncs pc, #183296 @ 0x2cc00 │ │ │ │ + mvncs pc, #128000 @ 0x1f400 │ │ │ │ movwls r4, #1537 @ 0x601 │ │ │ │ - blls 0x136d94 │ │ │ │ + blls 0x136d58 │ │ │ │ @ instruction: 0x46384652 │ │ │ │ @ instruction: 0xff14f7f9 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ adcmi r3, r3, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0x462ad035 │ │ │ │ cmple r0, pc, lsl #24 │ │ │ │ ldrdcc pc, [r8], #135 @ 0x87 │ │ │ │ strble r0, [fp], #-1051 @ 0xfffffbe5 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff2cf7f6 │ │ │ │ @ instruction: 0xd00445b3 │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14650 │ │ │ │ - @ instruction: 0xf8d8fd1d │ │ │ │ + @ instruction: 0xf8d8fce7 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf870f7f7 │ │ │ │ - blcs 0x8c1dc │ │ │ │ + blcs 0x8c1a0 │ │ │ │ svcvs 0x00bbd155 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -87225,53 +87210,53 @@ │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ ldrmi fp, [r3, #2509]! @ 0x9cd │ │ │ │ andcs sp, r4, #4 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - ldc2l 0, cr15, [r2], #772 @ 0x304 │ │ │ │ + ldc2 0, cr15, [ip], #772 @ 0x304 │ │ │ │ strls r2, [r5, #-769] @ 0xfffffcff │ │ │ │ strcc r9, [r1], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xd1a82c10 │ │ │ │ strtmi lr, [r1], -sp, asr #15 │ │ │ │ @ instruction: 0xf7f64638 │ │ │ │ ldrmi pc, [r3, #3823]! @ 0xeef │ │ │ │ strcc fp, [r1], #-3848 @ 0xfffff0f8 │ │ │ │ andcs sp, r4, #159 @ 0x9f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0c13401 │ │ │ │ - @ instruction: 0xe798fcdd │ │ │ │ + ldr pc, [r8, r7, lsr #25] │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ rscsvs r2, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf06f4629 │ │ │ │ - blvs 0xff665e50 │ │ │ │ - ldc2l 0, cr15, [r8, #772] @ 0x304 │ │ │ │ + blvs 0xff665e14 │ │ │ │ + stc2 0, cr15, [r2, #772]! @ 0x304 │ │ │ │ strtmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf0c14628 │ │ │ │ - vmla.f32 , , │ │ │ │ + vmla.f32 d31, d23, d13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46282395 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - @ instruction: 0xf04ffc5d │ │ │ │ + @ instruction: 0xf04ffc27 │ │ │ │ ldrmi r3, [r3, #1023]! @ 0x3ff │ │ │ │ @ instruction: 0xd09e65bb │ │ │ │ @ instruction: 0xf8d8e798 │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ @ instruction: 0xf7f69a05 │ │ │ │ svcvs 0x00bbfebd │ │ │ │ adcle r2, r3, r0, lsl #22 │ │ │ │ @ instruction: 0xf0bd2000 │ │ │ │ - vrecps.f32 , , │ │ │ │ + vmax.f32 d31, d23, d25 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - stc2 0, cr15, [sl], {195} @ 0xc3 │ │ │ │ + mrrc2 0, 12, pc, r4, cr3 @ │ │ │ │ ldrvs r2, [fp, r0, lsl #6]! │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -87281,81 +87266,81 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, ip, asr #17 │ │ │ │ stccs 6, cr4, [r0], {6} │ │ │ │ @ instruction: 0xf8d1d159 │ │ │ │ pkhbtmi r8, sl, r4 │ │ │ │ @ instruction: 0xf088fa1f │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - blcs 0x43f718 │ │ │ │ + blcs 0x43f6dc │ │ │ │ vhadd.s8 , q1, │ │ │ │ - movwcs pc, #7713 @ 0x1e21 @ │ │ │ │ + movwcs pc, #7659 @ 0x1deb @ │ │ │ │ @ instruction: 0xf8864602 │ │ │ │ sxtab16mi r3, r3, ip │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xf7f54627 │ │ │ │ @ instruction: 0xf8d6fe8d │ │ │ │ strmi r3, [r1], r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vcgt.s8 d25, d4, d2 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ movwls r0, #13205 @ 0x3395 │ │ │ │ vpmax.u8 , q2, q4 │ │ │ │ ldrle r0, [lr, #-2011]! @ 0xfffff825 │ │ │ │ - blx 0xff721a1c │ │ │ │ + blx 0xfe9a19e0 │ │ │ │ strmi r3, [r5], -r1, lsl #14 │ │ │ │ teqle ip, pc, lsl #24 │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xf98af7f3 │ │ │ │ - blls 0xedad0 │ │ │ │ + @ instruction: 0xf9a8f7f3 │ │ │ │ + blls 0xeda94 │ │ │ │ andls r4, r0, sl, asr #12 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf87af7fa │ │ │ │ @ instruction: 0xd00445bb │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0c14648 │ │ │ │ - @ instruction: 0xf8dafc47 │ │ │ │ + @ instruction: 0xf8dafc11 │ │ │ │ @ instruction: 0xb12b3010 │ │ │ │ @ instruction: 0x464a465b │ │ │ │ @ instruction: 0x46304651 │ │ │ │ @ instruction: 0xff9af7f6 │ │ │ │ - bllt 0xfe141644 │ │ │ │ + bllt 0xfe141608 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ strcc fp, [r1], #-2299 @ 0xfffff705 │ │ │ │ @ instruction: 0xd1b92c10 │ │ │ │ - blls 0x15f718 │ │ │ │ + blls 0x15f6dc │ │ │ │ eorne pc, r4, r3, asr r8 @ │ │ │ │ - blx 0xfef21aba │ │ │ │ + blx 0xfe1a1a7e │ │ │ │ strtmi r2, [r9], -r2, ror #7 │ │ │ │ strbmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r2, lsl #22 │ │ │ │ @ instruction: 0xf842f7fa │ │ │ │ svclt 0x000845bb │ │ │ │ adcle r3, r7, r1, lsl #8 │ │ │ │ strbmi r2, [r9], -r4, lsl #4 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ - stc2 0, cr15, [ip], {193} @ 0xc1 │ │ │ │ + blx 0xff621aa2 │ │ │ │ andcs lr, r0, r0, lsr #15 │ │ │ │ - @ instruction: 0xff38f0bd │ │ │ │ + @ instruction: 0xff02f0bd │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c36819 │ │ │ │ - movwcs pc, #3043 @ 0xbe3 @ │ │ │ │ + movwcs pc, #2989 @ 0xbad @ │ │ │ │ @ instruction: 0xb00567b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -87365,135 +87350,135 @@ │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ strmi r3, [pc], -r8, asr #1 │ │ │ │ umulllt r4, r7, r1, r6 │ │ │ │ strmi r6, [r4], -sl, lsl #16 │ │ │ │ strle r0, [r1, #-345] @ 0xfffffea7 │ │ │ │ strble r0, [r4, #-1435]! @ 0xfffffa65 │ │ │ │ rsble r2, pc, pc, lsl #20 │ │ │ │ - blcs 0x43fa28 │ │ │ │ + blcs 0x43f9ec │ │ │ │ @ instruction: 0xf894d06c │ │ │ │ - bcs 0x6db88 │ │ │ │ - blcs 0x3d99c8 │ │ │ │ + bcs 0x6db4c │ │ │ │ + blcs 0x3d998c │ │ │ │ @ instruction: 0xf1b9d066 │ │ │ │ tstle r6, r3, lsl #30 │ │ │ │ addsmi r6, sl, #12189696 @ 0xba0000 │ │ │ │ - bcs 0x4554b8 │ │ │ │ - bcs 0x3d99d4 │ │ │ │ + bcs 0x45547c │ │ │ │ + bcs 0x3d9998 │ │ │ │ @ instruction: 0xf0bdd05c │ │ │ │ - ldmdavs fp!, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x43707c │ │ │ │ + ldmdavs fp!, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0x437040 │ │ │ │ @ instruction: 0xf894d160 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0x46010895 │ │ │ │ strtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f32204 │ │ │ │ - ldmvs sl!, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs sl!, {r0, r1, r2, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfeca1b96 │ │ │ │ - blge 0xdfff0 │ │ │ │ - blx 0x921b8c │ │ │ │ + blx 0x1f21b5a │ │ │ │ + blge 0xdffb4 │ │ │ │ + @ instruction: 0xf9ecf0bd │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ strmi r2, [r7], -r1, lsl #4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ sbcscs pc, r7, r4, lsl #17 │ │ │ │ mvneq pc, #67 @ 0x43 │ │ │ │ movwls sp, #69 @ 0x45 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf8d44620 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7f9030f │ │ │ │ @ instruction: 0xf8d8fd75 │ │ │ │ ldrtmi r0, [r9], -r0, rrx │ │ │ │ - stc2 0, cr15, [r4, #-792] @ 0xfffffce8 │ │ │ │ + stc2l 0, cr15, [lr], {198} @ 0xc6 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf7f6463a │ │ │ │ @ instruction: 0xf8d8fd93 │ │ │ │ @ instruction: 0x4629005c │ │ │ │ - ldc2l 0, cr15, [sl], #792 @ 0x318 │ │ │ │ + stc2l 0, cr15, [r4], {198} @ 0xc6 │ │ │ │ cmple pc, r0, lsl #28 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bcs 0x4498c0 │ │ │ │ + bcs 0x449884 │ │ │ │ ldmdavs fp!, {r1, r3, ip, lr, pc}^ │ │ │ │ andle r2, r7, pc, lsl #22 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ ldmvs sl!, {r0, r1, r2, r5, r7, r8, ip, lr, pc} │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xd1a2429a │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ - blx 0xffe21c40 │ │ │ │ + blx 0xff0a1c04 │ │ │ │ movwls lr, #22435 @ 0x57a3 │ │ │ │ - @ instruction: 0xf9ccf0bd │ │ │ │ + @ instruction: 0xf996f0bd │ │ │ │ @ instruction: 0xf0bd9003 │ │ │ │ - @ instruction: 0x4681f9fd │ │ │ │ - @ instruction: 0xf9c6f0bd │ │ │ │ + strmi pc, [r1], r7, asr #19 │ │ │ │ + @ instruction: 0xf990f0bd │ │ │ │ andls r4, r4, r9, lsr #12 │ │ │ │ - blx 0xffaa1c5c │ │ │ │ + blx 0xfed21c20 │ │ │ │ @ instruction: 0xee1d4916 │ │ │ │ - bls 0x169720 │ │ │ │ + bls 0x1696e4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r2, [r1], #-0 │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ strbmi r9, [r8], -r0 │ │ │ │ andeq pc, pc, #2 │ │ │ │ - @ instruction: 0xffbaf0c9 │ │ │ │ + @ instruction: 0xff84f0c9 │ │ │ │ ldrdeq pc, [r0], #-136 @ 0xffffff78 @ │ │ │ │ @ instruction: 0xf0c34649 │ │ │ │ - @ instruction: 0xf8d4fb61 │ │ │ │ + @ instruction: 0xf8d4fb2b │ │ │ │ strbmi r3, [sl], -r4, lsl #1 │ │ │ │ svclt 0x000b2b10 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ stmdbls r3, {r0, r1, fp, ip, pc} │ │ │ │ - stc2l 0, cr15, [r4, #-792] @ 0xfffffce8 │ │ │ │ + stc2 0, cr15, [lr, #-792] @ 0xfffffce8 │ │ │ │ ldrbmi r9, [r9], -r3, lsl #20 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ ldr pc, [r3, sp, lsr #26] │ │ │ │ andlt r2, r7, pc, lsl r0 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x1f21cb8 │ │ │ │ - strdeq sl, [sl], ip │ │ │ │ + blt 0x11a1c7c │ │ │ │ + addeq sl, sl, r8, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcbc0 │ │ │ │ + bl 0xfebbcb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127f40 │ │ │ │ + b 0x1127f04 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127e5c │ │ │ │ + b 0x1127e20 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r5, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcc1c │ │ │ │ + bl 0xfebbcbe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87501,38 +87486,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbcc5c │ │ │ │ + bl 0xfebbcc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1127fdc │ │ │ │ + b 0x1127fa0 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1127ef8 │ │ │ │ + b 0x1127ebc │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ @ instruction: 0x2001feb7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccb8 │ │ │ │ + bl 0xfebbcc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87540,15 +87525,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ mulcs r1, r7, lr │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbccf8 │ │ │ │ + bl 0xfebbccbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87556,15 +87541,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ andcs pc, r1, r7, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbcd38 │ │ │ │ + bl 0xfebbccfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87579,203 +87564,203 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi r4, [r5], -r8, lsl #13 │ │ │ │ teqcs r2, r0 @ │ │ │ │ addlt r4, fp, r4, lsl #12 │ │ │ │ addvs pc, r0, r2, asr #7 │ │ │ │ - beq 0x1512034 │ │ │ │ + beq 0x1511ff8 │ │ │ │ sbcpl lr, r1, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ @ instruction: 0xf8d80001 │ │ │ │ stmdbcs pc, {r2, ip} @ │ │ │ │ @ instruction: 0xf8d8d010 │ │ │ │ - bcs 0x42dbac │ │ │ │ + bcs 0x42db70 │ │ │ │ @ instruction: 0xf8d8d00c │ │ │ │ cdpcs 0, 0, cr6, cr15, cr8, {0} │ │ │ │ addsmi fp, r1, #24, 30 @ 0x60 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ adcsmi r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf042bf08 │ │ │ │ cmplt sl, r1, lsl #4 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ andlt r4, fp, r0, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf89480a2 │ │ │ │ - bcs 0x6df2c │ │ │ │ + bcs 0x6def0 │ │ │ │ addshi pc, sp, r0 │ │ │ │ svclt 0x0018290d │ │ │ │ rscle r2, r9, sp, lsl #28 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ - blcs 0x86000 │ │ │ │ + blcs 0x85fc4 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ - @ instruction: 0xf86cf0bd │ │ │ │ + @ instruction: 0xf836f0bd │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ - blcs 0x437428 │ │ │ │ + blcs 0x4373ec │ │ │ │ addshi pc, r9, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strpl pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x77424 │ │ │ │ + blcs 0x773e8 │ │ │ │ svclt 0x000c4620 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - @ instruction: 0xff16f7f2 │ │ │ │ + @ instruction: 0xff34f7f2 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf9dcf0c1 │ │ │ │ + @ instruction: 0xf9a6f0c1 │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ - bls 0xe03a0 │ │ │ │ + bls 0xe0364 │ │ │ │ @ instruction: 0xf043432b │ │ │ │ movwls r0, #25568 @ 0x63e0 │ │ │ │ ldrdcc pc, [ip], -r8 │ │ │ │ @ instruction: 0xf0b99308 │ │ │ │ - andls pc, r5, r1, lsl #18 │ │ │ │ - @ instruction: 0xf8fef0b9 │ │ │ │ + andls pc, r5, fp, asr #17 │ │ │ │ + @ instruction: 0xf8c8f0b9 │ │ │ │ @ instruction: 0xf0bd4680 │ │ │ │ - @ instruction: 0x4639f873 │ │ │ │ + @ instruction: 0x4639f83d │ │ │ │ @ instruction: 0xf0c64683 │ │ │ │ - blls 0x1e494c │ │ │ │ + blls 0x1e4838 │ │ │ │ @ instruction: 0x46596df2 │ │ │ │ @ instruction: 0xf0c42009 │ │ │ │ - @ instruction: 0xf0bdf921 │ │ │ │ - @ instruction: 0x4639f833 │ │ │ │ + @ instruction: 0xf0bcf8eb │ │ │ │ + shsub8mi pc, r9, sp @ │ │ │ │ @ instruction: 0xf0c19007 │ │ │ │ - @ instruction: 0xf0bdf955 │ │ │ │ - strmi pc, [r7], -sp, lsr #16 │ │ │ │ - @ instruction: 0xf82af0bd │ │ │ │ + @ instruction: 0xf0bcf91f │ │ │ │ + @ instruction: 0x4607fff7 │ │ │ │ + @ instruction: 0xfff4f0bc │ │ │ │ svceq 0x000ff1ba │ │ │ │ cmnle r5, r3, lsl #13 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - mrc2 7, 6, pc, cr10, cr2, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr2, {7} │ │ │ │ subsle r2, lr, r3, lsl #26 │ │ │ │ - @ instruction: 0xf818f0bd │ │ │ │ + @ instruction: 0xffe2f0bc │ │ │ │ @ instruction: 0x46056e31 │ │ │ │ - blx 0xff821fcc │ │ │ │ + blx 0xfeaa1f90 │ │ │ │ @ instruction: 0xee1d4958 │ │ │ │ @ instruction: 0xf8d40f70 │ │ │ │ ldrbmi r2, [fp], -r8, lsl #1 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmdals r6, {r0, r6, fp, ip, lr} │ │ │ │ andcs lr, r0, sp, asr #19 │ │ │ │ - bls 0x2375b4 │ │ │ │ + bls 0x237578 │ │ │ │ andcs r4, r0, #285212672 @ 0x11000000 │ │ │ │ strtmi r9, [sl], -r2, lsl #4 │ │ │ │ - blx 0xfe92200a │ │ │ │ + blx 0x1ba1fce │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andcs r4, r9, r9, lsr r6 │ │ │ │ - stc2 0, cr15, [r8, #772]! @ 0x304 │ │ │ │ + ldc2l 0, cr15, [r2, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf8564639 │ │ │ │ @ instruction: 0xf0c10029 │ │ │ │ - @ instruction: 0x4640f919 │ │ │ │ - @ instruction: 0xf8a4f0c1 │ │ │ │ + strbmi pc, [r0], -r3, ror #17 @ │ │ │ │ + @ instruction: 0xf86ef0c1 │ │ │ │ @ instruction: 0xf0c19805 │ │ │ │ - @ instruction: 0xf856f89b │ │ │ │ + @ instruction: 0xf856f865 │ │ │ │ tstcs r1, r9, lsr #32 │ │ │ │ - @ instruction: 0xf928f0c1 │ │ │ │ + @ instruction: 0xf8f2f0c1 │ │ │ │ @ instruction: 0xf0c14640 │ │ │ │ - ldclvs 8, cr15, [r0, #588]! @ 0x24c │ │ │ │ + ldclvs 8, cr15, [r0, #372]! @ 0x174 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0c34ff0 │ │ │ │ - @ instruction: 0x2d03b9f9 │ │ │ │ + @ instruction: 0x2d03b9c3 │ │ │ │ svcge 0x0067f47f │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - blcs 0x91a58 │ │ │ │ + blcs 0x91a1c │ │ │ │ svcge 0x0060f43f │ │ │ │ vhadd.s8 d30, d4, d8 │ │ │ │ vsubhn.i16 d21, q8, q0 │ │ │ │ @ instruction: 0xf8560695 │ │ │ │ @ instruction: 0xf0c11023 │ │ │ │ - strb pc, [fp, -fp, ror #17]! @ │ │ │ │ + @ instruction: 0xe76bf8b5 │ │ │ │ @ instruction: 0xf0c1202f │ │ │ │ - ldrb pc, [r1, -r7, lsr #17] @ │ │ │ │ + @ instruction: 0xe751f871 │ │ │ │ eorne pc, sl, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf8e2f0c1 │ │ │ │ + @ instruction: 0xf8acf0c1 │ │ │ │ @ instruction: 0xf0bce79e │ │ │ │ - strmi pc, [r5], -sp, ror #31 │ │ │ │ - @ instruction: 0xffeaf0bc │ │ │ │ + @ instruction: 0x4605ffb7 │ │ │ │ + @ instruction: 0xffb4f0bc │ │ │ │ @ instruction: 0xf0bc4682 │ │ │ │ - bls 0x2a5c44 │ │ │ │ + bls 0x2a5b30 │ │ │ │ teqle r7, pc, lsl #20 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ andls r4, r8, r1, lsl #12 │ │ │ │ - bcs 0x77608 │ │ │ │ + bcs 0x775cc │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7f22204 │ │ │ │ - blls 0x2a5720 │ │ │ │ + blls 0x2a575c │ │ │ │ ldrdcs pc, [r4], r4 │ │ │ │ - bcs 0x4776dc │ │ │ │ + bcs 0x4776a0 │ │ │ │ ldrmi fp, [r9], -fp, lsl #30 │ │ │ │ @ instruction: 0x465a461a │ │ │ │ @ instruction: 0xf0c64659 │ │ │ │ - ldmdbmi ip, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbmi ip, {r0, r1, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ ldrdcs pc, [r8], r4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf0024653 │ │ │ │ stmdapl r1, {r0, r1, r2, r3, r9}^ │ │ │ │ stmib sp, {r1, r2, fp, ip, pc}^ │ │ │ │ strtmi r2, [r8], -r0 │ │ │ │ ldrmi r9, [r1], #-2567 @ 0xfffff5f9 │ │ │ │ andls r2, r2, #0, 4 │ │ │ │ @ instruction: 0xf0ca6e32 │ │ │ │ - strtmi pc, [r9], -fp, lsr #22 │ │ │ │ + @ instruction: 0x4629faf5 │ │ │ │ andcs r6, r9, r3, lsr lr │ │ │ │ @ instruction: 0xf0c4462a │ │ │ │ - strtmi pc, [r9], -r5, lsr #18 │ │ │ │ + strtmi pc, [r9], -pc, ror #17 │ │ │ │ @ instruction: 0xf0c64638 │ │ │ │ - ldrb pc, [pc, -r3, asr #20]! @ │ │ │ │ + ldrb pc, [pc, -sp, lsl #20]! @ │ │ │ │ andls r9, r9, r8, lsl #22 │ │ │ │ eorne pc, r3, r6, asr r8 @ │ │ │ │ - @ instruction: 0xf898f0c1 │ │ │ │ + @ instruction: 0xf862f0c1 │ │ │ │ strb r9, [fp, r9, lsl #22] │ │ │ │ ldrdcs pc, [ip], -r8 │ │ │ │ svclt 0x00182a0f │ │ │ │ @ instruction: 0xf43f4291 │ │ │ │ - bcs 0x3d1988 │ │ │ │ + bcs 0x3d194c │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xe79daef5 │ │ │ │ - umulleq sl, sl, ip, r2 @ │ │ │ │ - addeq sl, sl, r8, lsr #3 │ │ │ │ + ldrdeq sl, [sl], r8 │ │ │ │ + addeq sl, sl, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd028 │ │ │ │ + bl 0xfebbcfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x11283a8 │ │ │ │ + b 0x112836c │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x11282c4 │ │ │ │ + b 0x1128288 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ andcs pc, r1, r3, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd084 │ │ │ │ + bl 0xfebbd048 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87783,38 +87768,38 @@ │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r3, ror #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd0c4 │ │ │ │ + bl 0xfebbd088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ ldmib r0, {r0, r4, r6, r7, lr}^ │ │ │ │ cmnlt ip, r2, lsr r2 │ │ │ │ - b 0x1128444 │ │ │ │ + b 0x1128408 │ │ │ │ bicsmi r6, fp, #134217731 @ 0x8000003 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs fp, r0, r3, ror r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x1128360 │ │ │ │ + b 0x1128324 │ │ │ │ bicsmi r7, fp, #134217728 @ 0x8000000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf7ff461a │ │ │ │ andcs pc, r1, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd120 │ │ │ │ + bl 0xfebbd0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87822,15 +87807,15 @@ │ │ │ │ @ instruction: 0xf7ff2200 │ │ │ │ andcs pc, r1, r5, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd160 │ │ │ │ + bl 0xfebbd124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r7, r8, r9, sp, lr} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87838,15 +87823,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ strdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1a0 │ │ │ │ + bl 0xfebbd164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r7, r8, r9} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87854,15 +87839,15 @@ │ │ │ │ @ instruction: 0xf7ff2202 │ │ │ │ ldrdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd1e0 │ │ │ │ + bl 0xfebbd1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ ldmdblt r3!, {r6, r8, r9, ip, sp} │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -87871,15 +87856,15 @@ │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ andcs pc, r1, r7, asr #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebbd224 │ │ │ │ + bl 0xfebbd1e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ tstlt r3, r0, lsl #6 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ andcs fp, r0, r1, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -87892,3320 +87877,3321 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ cmplt sl, sl, lsl #18 │ │ │ │ stmdbvs sl, {r4, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4122680c │ │ │ │ strle r0, [r5], #-2002 @ 0xfffff82e │ │ │ │ - blmi 0x1a41ec │ │ │ │ - bllt 0x924078 │ │ │ │ - bllt 0x8a407c │ │ │ │ - blmi 0x1a41f8 │ │ │ │ + blmi 0x1a41b0 │ │ │ │ + bllt 0x92403c │ │ │ │ + bllt 0x8a4040 │ │ │ │ + blmi 0x1a41bc │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd298 │ │ │ │ + bl 0xfebbd25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs sl, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs fp, {r1, r7, ip, sp, pc} │ │ │ │ - bcs 0x437ab8 │ │ │ │ - bcs 0x3da100 │ │ │ │ + bcs 0x437a7c │ │ │ │ + bcs 0x3da0c4 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ @ instruction: 0xf6469400 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebbd2f8 │ │ │ │ + bl 0xfebbd2bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r0, lsl #4 │ │ │ │ - bcs 0x437b18 │ │ │ │ - bcs 0x3da160 │ │ │ │ + bcs 0x437adc │ │ │ │ + bcs 0x3da124 │ │ │ │ strcs fp, [r2], #-3852 @ 0xfffff0f4 │ │ │ │ strbtmi r2, [r0], -r1, lsl #8 │ │ │ │ @ instruction: 0xf6469400 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7f80212 │ │ │ │ andlt pc, r2, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strcs fp, [r1], #-3344 @ 0xfffff2f0 │ │ │ │ rscle r2, sl, r0, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4010 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd358 │ │ │ │ + bl 0xfebbd31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmvs fp, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stmdavs ip, {r0, r1, r7, ip, sp, pc} │ │ │ │ - blcs 0x437b78 │ │ │ │ - blcs 0x3da1f8 │ │ │ │ + blcs 0x437b3c │ │ │ │ + blcs 0x3da1bc │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - vqadd.s8 d29, d7, d9 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + @ instruction: 0xf646d019 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vqdmlal.s q11, d0, d1[4] │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs fp, {r4, r5, r8, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ - vaba.s8 q15, , │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + @ instruction: 0xf646e7df │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bbe3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd3dc │ │ │ │ + bl 0xfebbd3a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r3, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r4, r3, r0, lsl #6 │ │ │ │ - blcs 0x437bfc │ │ │ │ - blcs 0x3da27c │ │ │ │ + blcs 0x437bc0 │ │ │ │ + blcs 0x3da240 │ │ │ │ strcs fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - vqadd.s8 d29, d7, d9 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + @ instruction: 0xf646d019 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ @ instruction: 0xf6490212 │ │ │ │ vqdmlal.s q11, d0, d1[4] │ │ │ │ stccs 3, cr0, [r0], {5} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ strbtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f89500 │ │ │ │ andlt pc, r3, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmvs fp, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x000c2b0d │ │ │ │ strcs r2, [r1, #-1282] @ 0xfffffafe │ │ │ │ - vaba.s8 q15, , │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + @ instruction: 0xf646e7df │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ strcs r0, [r1, #-530] @ 0xfffffdee │ │ │ │ rscle r2, r3, r0, lsl #24 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bba1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebbd460 │ │ │ │ + bl 0xfebbd424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, lsr #31 │ │ │ │ @ instruction: 0xb0914bbd │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ stmdage r6, {r1, r6, r9, sl, sp, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stcl 2, cr15, [r8], #188 @ 0xbc │ │ │ │ - blcs 0x1edc54 │ │ │ │ - strhi pc, [r0], -r1, lsl #4 │ │ │ │ + stc 2, cr15, [lr], #188 @ 0xbc │ │ │ │ + blcs 0x1edc18 │ │ │ │ + ldrbhi pc, [pc, #513]! @ 0x66451 @ │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - rsbeq r0, r3, ip, asr #32 │ │ │ │ - smlaleq r0, r1, r1, r0 │ │ │ │ - tsteq sp, r9, lsl #2 │ │ │ │ + rsbeq r0, r2, fp, asr #32 │ │ │ │ + smlaleq r0, r0, r0, r0 @ │ │ │ │ + tsteq ip, r8, lsl #2 │ │ │ │ mvneq r0, r7 │ │ │ │ - strhi pc, [r4], #-256 @ 0xffffff00 │ │ │ │ + strhi pc, [r3], #-256 @ 0xffffff00 │ │ │ │ vnmlacs.f32 s28, s8, s30 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - subne pc, r2, r4, asr #7 │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + subne pc, r2, r4, asr #7 │ │ │ │ tstpeq pc, lr @ p-variant is OBSOLETE │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - stmib sp, {r4, r9, fp, sp}^ │ │ │ │ - strls r6, [r8, -r9] │ │ │ │ - tstls r6, r7, lsl #6 │ │ │ │ - eorgt pc, ip, sp, asr #17 │ │ │ │ + strcc pc, [r3], -r4, asr #7 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + movwls r2, #31248 @ 0x7a10 │ │ │ │ + tstls r6, sl │ │ │ │ + strls r9, [r9, -fp, lsl #12] │ │ │ │ + eorgt pc, r0, sp, asr #17 │ │ │ │ bichi pc, r8, #0 │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstphi sl, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ svceq 0x0002f012 │ │ │ │ @ instruction: 0xf414d003 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ - cmpeq r4, r2, lsl #2 │ │ │ │ + cmpeq r4, r1, lsl #2 │ │ │ │ ldreq sp, [r4, #1282] @ 0x502 │ │ │ │ - strhi pc, [sp], -r0, asr #2 │ │ │ │ + strhi pc, [ip], -r0, asr #2 │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - andcs r8, r0, #244 @ 0xf4 │ │ │ │ + andcs r8, r0, #243 @ 0xf3 │ │ │ │ andls r2, r2, r1, lsl #8 │ │ │ │ - @ instruction: 0xf8cd4628 │ │ │ │ - stmib sp, {r4, lr, pc}^ │ │ │ │ - andls r7, r5, #0, 12 │ │ │ │ - @ instruction: 0xf7fe9403 │ │ │ │ - ldrd pc, [ip], r5 @ │ │ │ │ - movtpl pc, #13252 @ 0x33c4 @ │ │ │ │ - blcs 0x3f4f34 │ │ │ │ - strbhi pc, [r4], -r1, lsl #4 @ │ │ │ │ - @ instruction: 0xf013e8df │ │ │ │ - rscseq r0, r6, #56, 4 @ 0x80000003 │ │ │ │ - adceq r0, ip, #212, 4 @ 0x4000000d │ │ │ │ - bicseq r0, r0, sl, lsl #5 │ │ │ │ - andseq r0, lr, #-2147483605 @ 0x8000002b │ │ │ │ - andeq r0, ip, #-2147483627 @ 0x80000015 │ │ │ │ - mvnseq r0, sl, ror r1 │ │ │ │ - rsbseq r0, r0, #-1073741812 @ 0xc000000c │ │ │ │ - @ instruction: 0xf0040252 │ │ │ │ - @ instruction: 0xf1b373a8 │ │ │ │ - @ instruction: 0xf0007f80 │ │ │ │ - vshl.s8 d8, d17, d0 │ │ │ │ - @ instruction: 0xf5b382f3 │ │ │ │ - @ instruction: 0xf0000f80 │ │ │ │ - vqadd.s8 q4, q8, │ │ │ │ - blcs 0x87208 │ │ │ │ - ldrbthi pc, [r7], #0 @ │ │ │ │ - bicpl pc, r0, r4, asr #7 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - adceq r9, r7, #8, 2 │ │ │ │ - strbhi pc, [lr, #256] @ 0x100 @ │ │ │ │ - strtmi r9, [r8], -sl, lsl #6 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0032202 │ │ │ │ - strcs r0, [r0], #-783 @ 0xfffffcf1 │ │ │ │ - strls r2, [r9], -r0, lsl #10 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8c2f7f9 │ │ │ │ - andscs lr, r0, #103 @ 0x67 │ │ │ │ - subne pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ + strls r4, [r4], -r8, lsr #12 │ │ │ │ + strgt lr, [r0, -sp, asr #19] │ │ │ │ + strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ + @ instruction: 0xf9d6f7fe │ │ │ │ + vaddl.u8 q15, d20, d28 │ │ │ │ + blcc 0xbaffc │ │ │ │ + vqdmulh.s d2, d1, d14 │ │ │ │ + ldm pc, {r0, r2, r6, r9, sl, pc}^ @ │ │ │ │ + eorseq pc, r8, #19 │ │ │ │ + sbcseq r0, r5, #1879048207 @ 0x7000000f │ │ │ │ + addeq r0, fp, #-805306358 @ 0xd000000a │ │ │ │ + ldrdeq r0, [lr, r0]! @ │ │ │ │ + cmpeq r5, lr, lsl r2 │ │ │ │ + cmneq r9, ip, lsl #4 │ │ │ │ + teqeq r4, r2 @ │ │ │ │ + subseq r0, r2, #268435463 @ 0x10000007 │ │ │ │ + @ instruction: 0x73a8f004 │ │ │ │ svcvc 0x0080f1b3 │ │ │ │ - strhi pc, [fp], #-0 │ │ │ │ - rschi pc, r9, #0, 4 │ │ │ │ + strthi pc, [r1], #-0 │ │ │ │ + rscshi pc, r4, #0, 4 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ - addshi pc, sl, r0 │ │ │ │ - orrshi pc, r5, #0, 4 │ │ │ │ + rscshi pc, ip, r0 │ │ │ │ + @ instruction: 0x83a5f200 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - eorcs r8, r0, #-1761607680 @ 0x97000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - movshi pc, r1 │ │ │ │ - strbhi pc, [r5, #-512]! @ 0xfffffe00 @ │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - andhi pc, fp, #1 │ │ │ │ - strbhi pc, [sp, -r0, lsl #4]! @ │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - vst1.8 {d24-d27}, [pc :256], r3 │ │ │ │ - vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - b 0x16684c │ │ │ │ - tstls r8, r2, lsl #6 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vsubl.u8 q10, d20, d11 │ │ │ │ - andls r3, r7, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019406 │ │ │ │ - addsmi r8, r3, #176, 6 @ 0xc0000002 │ │ │ │ - bichi pc, fp, #1 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + vsri.64 q12, , #60 │ │ │ │ + vaddw.u8 q10, q2, d3 │ │ │ │ + vsubl.u8 q8, d4, d11 │ │ │ │ + vmla.i , q10, d0[0] │ │ │ │ + tstls r9, r3, lsl #6 │ │ │ │ + @ instruction: 0xf10002a7 │ │ │ │ + movwls r8, #42446 @ 0xa5ce │ │ │ │ + @ instruction: 0xf8d5a906 │ │ │ │ + strcs r3, [r0], -r8, lsl #1 │ │ │ │ + strtmi r9, [r8], -r8 │ │ │ │ + @ instruction: 0xf003920b │ │ │ │ + andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ + stmib sp, {r8, r9, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f96706 │ │ │ │ + rsb pc, r7, r3, asr #17 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + b 0x16ac7c │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0007f80 │ │ │ │ + vshl.s8 d8, d11, d0 │ │ │ │ + @ instruction: 0xf5b382ea │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vqadd.s8 d8, d16, d10 │ │ │ │ + blcs 0x871ec │ │ │ │ + ldrhi pc, [r7], #0 │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x166e24 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0010f00 │ │ │ │ + vand d8, d16, d16 │ │ │ │ + @ instruction: 0xf5b38565 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + vhsub.s8 d8, d0, d11 │ │ │ │ + blcs 0x88170 │ │ │ │ + eorshi pc, r3, #1 │ │ │ │ + rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd15a4293 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #10756 @ 0x2a04 │ │ │ │ + vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ + addmi r3, fp, #3 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-6 │ │ │ │ + movshi pc, #1 │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst2. {d24-d27}, [pc], fp │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + stmdbge r6, {r1, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f60205 │ │ │ │ + ands pc, r8, r3, ror fp @ │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + movwvs pc, #964 @ 0x3c4 @ │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + vaddw.u8 , q2, d6 │ │ │ │ + adclt r5, r2, #128, 6 │ │ │ │ + andls r9, fp, #603979776 @ 0x24000000 │ │ │ │ + movtpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r0, #41696 @ 0xa2e0 │ │ │ │ + rschi pc, r8, #0, 2 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subsne pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - blx 0x1d2442a │ │ │ │ - vmov.i32 d30, #200 @ 0x000000c8 │ │ │ │ - vsubl.u8 , d20, d0 │ │ │ │ - vaddl.u8 q11, d4, d0 │ │ │ │ - @ instruction: 0xf3c45340 │ │ │ │ - stmib sp, {r0, r1, r8, lr}^ │ │ │ │ - adclt r2, r2, #603979776 @ 0x24000000 │ │ │ │ - vaddl.u8 , d4, d8 │ │ │ │ - andls r5, fp, #192 @ 0xc0 │ │ │ │ - rsceq r9, r0, #7 │ │ │ │ - @ instruction: 0xf1009106 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, r7, r9, pc} │ │ │ │ - @ instruction: 0xf7ff4628 │ │ │ │ - andcs pc, r1, pc, lsl r9 @ │ │ │ │ - ldmdavs sl, {r1, r2, r4, r5, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - bichi pc, ip, #65 @ 0x41 │ │ │ │ - tstcs r0, r1, lsl r0 │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - vmul.f32 , q10, q8 │ │ │ │ - @ instruction: 0xf8950617 │ │ │ │ - @ instruction: 0xf01430d1 │ │ │ │ - b 0x1442eb0 │ │ │ │ - strls r0, [r6], -r6, lsl #13 │ │ │ │ - adcshi pc, r0, #64 @ 0x40 │ │ │ │ - strtmi r2, [r8], -r0, lsl #22 │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - ldrtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - mcr2 7, 4, pc, cr6, cr4, {7} @ │ │ │ │ - vqshl.u64 q15, , #4 │ │ │ │ - vsubw.u8 , q2, d4 │ │ │ │ - blcs 0x176ce0 │ │ │ │ - @ instruction: 0xf004920a │ │ │ │ - andls r0, r8, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf920f7ff │ │ │ │ + blmi 0xe2e44c │ │ │ │ + blls 0x4404b4 │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0410300 │ │ │ │ + andslt r8, r1, ip, asr #7 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldcllt 12, cr0, [r0] │ │ │ │ + ldreq pc, [r7], -r4, asr #6 │ │ │ │ + smullscc pc, r1, r5, r8 @ │ │ │ │ + addvc pc, r0, #20 │ │ │ │ + streq lr, [r6], pc, asr #20 │ │ │ │ + @ instruction: 0xf0409606 │ │ │ │ + blcs 0x86f40 │ │ │ │ + svclt 0x000c4628 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f44431 │ │ │ │ + ldrb pc, [fp, r7, lsl #29] @ │ │ │ │ + movwpl pc, #17348 @ 0x43c4 @ │ │ │ │ andne pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - andls r3, r6, #50331648 @ 0x3000000 │ │ │ │ - @ instruction: 0xf0009409 │ │ │ │ - blcs 0x1c6fcc │ │ │ │ - andcs sp, r0, r1 │ │ │ │ - stmdbge r6, {r2, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fe4628 │ │ │ │ - @ instruction: 0xe7bffe37 │ │ │ │ - movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - strbpl pc, [r0, r4, asr #7] @ │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf3c42b02 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - tstls ip, r8, lsl #12 │ │ │ │ - ldrbhi pc, [r9, #0]! @ │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc7c74 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r2, r3, ip, pc} │ │ │ │ - andls r4, fp, #40, 12 @ 0x2800000 │ │ │ │ - streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - @ instruction: 0xf003940a │ │ │ │ - @ instruction: 0xf04f030f │ │ │ │ - @ instruction: 0xf04f0400 │ │ │ │ - stmib sp, {r9}^ │ │ │ │ - @ instruction: 0xf0004506 │ │ │ │ - @ instruction: 0xf7f985b8 │ │ │ │ - ldr pc, [r1, r9, lsr #19] │ │ │ │ + andls r2, r7, #4, 22 @ 0x1000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d10 │ │ │ │ + andls r2, r6, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x664ac │ │ │ │ + andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ + adcshi pc, r7, #0 │ │ │ │ + andle r2, r1, r5, lsl #22 │ │ │ │ + strb r2, [r4, r0] │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 1, pc, cr8, cr14, {7} │ │ │ │ + vqshl.u64 d30, d31, #4 │ │ │ │ + vsubw.u8 , q2, d1 │ │ │ │ + @ instruction: 0xf3c417c4 │ │ │ │ + vmla.f , q2, d1[0] │ │ │ │ + vmla.i , q10, d0[0] │ │ │ │ + vrsubhn.i16 d20, q2, │ │ │ │ + blcs 0xf2cec │ │ │ │ + streq pc, [pc], #-4 @ 0x664e4 │ │ │ │ + stmib sp, {r0, r2, r3, r8, ip, pc}^ │ │ │ │ + @ instruction: 0xf000470b │ │ │ │ + blcs 0x147cd0 │ │ │ │ + strbhi pc, [pc] @ 0x664f4 @ │ │ │ │ + @ instruction: 0xf8d52b01 │ │ │ │ + stmib sp, {r3, r7, ip, sp}^ │ │ │ │ + @ instruction: 0xf04f0608 │ │ │ │ + @ instruction: 0xf04f0700 │ │ │ │ + andls r0, sl, #0, 12 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strvs lr, [r6, -sp, asr #19] │ │ │ │ + ldrhi pc, [r7, #0]! │ │ │ │ + @ instruction: 0xf9aaf7f9 │ │ │ │ + svclt 0x0000e791 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ + bicpl pc, r0, r4, asr #7 │ │ │ │ andmi pc, r3, r4, asr #7 │ │ │ │ + streq pc, [fp], -r4, asr #7 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - tstls sl, r8, lsl #12 │ │ │ │ - ldrbthi pc, [ip], #64 @ 0x40 @ │ │ │ │ - stmdbge r6, {r0, r1, r3, r8, r9, ip, pc} │ │ │ │ + andne lr, r8, sp, asr #19 │ │ │ │ + ldrbthi pc, [fp], #64 @ 0x40 @ │ │ │ │ + stmdbge r6, {r1, r3, r8, r9, ip, pc} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, r9, r0, lsl #12 │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - strcs r0, [r0, -pc, lsl #6] │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - blx 0xa4580 │ │ │ │ - vbic.i32 q15, #-1040187392 @ 0xc2000000 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - rsclt r5, r1, #0, 6 │ │ │ │ - svccs 0x0070f414 │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - andls r9, sl, #402653184 @ 0x18000000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - andls r9, r7, #1073741826 @ 0x40000002 │ │ │ │ + strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf0032500 │ │ │ │ + strls r0, [fp], -pc, lsl #6 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xa4544 │ │ │ │ + vbic.i32 q15, #-1056964608 @ 0xc1000000 │ │ │ │ + tstcs r0, r3, lsl #6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - orrsle r9, r8, r8, lsl #4 │ │ │ │ + subseq r9, fp, r7, lsl #2 │ │ │ │ + movwls fp, #41697 @ 0xa2e1 │ │ │ │ + svccs 0x0070f414 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + movwls r9, #25096 @ 0x6208 │ │ │ │ + orrsle r9, r9, r9, lsl #2 │ │ │ │ @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x3c70a8 │ │ │ │ + bcs 0x3c706c │ │ │ │ strcs fp, [r2], -r8, lsl #30 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f89600 │ │ │ │ - smlsld pc, lr, r5, r9 @ │ │ │ │ + smlsld pc, pc, r7, r9 @ │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ @ instruction: 0xf5b38615 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #8060 @ 0x1f7c │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andls r2, r0, #0, 4 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r2, r9, #50331648 @ 0x3000000 │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d19, d25, #64 │ │ │ │ - addsmi r0, ip, r2, lsl r2 │ │ │ │ - @ instruction: 0xf7f8940a │ │ │ │ - @ instruction: 0xe72af8d5 │ │ │ │ + movwcs sl, #8061 @ 0x1f7d │ │ │ │ + vrsubhn.i16 d20, q2, q12 │ │ │ │ + andcs r2, r0, #12582912 @ 0xc00000 │ │ │ │ + andls sl, r0, #98304 @ 0x18000 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + stmib sp, {r0, r1, r9, lr}^ │ │ │ │ + vhsub.s8 d19, d7, d6 │ │ │ │ + vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ + rsclt r0, r4, #536870913 @ 0x20000001 │ │ │ │ + strls r4, [r9], #-157 @ 0xffffff63 │ │ │ │ + @ instruction: 0xf7f8950a │ │ │ │ + @ instruction: 0xe72bf8d7 │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ @ instruction: 0xf5b3863c │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - tstcs r1, r8, asr pc │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vmlal.u , d20, d2[5] │ │ │ │ - addmi r4, sl, r3, lsl #8 │ │ │ │ - strls r9, [r9], -r6, lsl #2 │ │ │ │ - bicsmi r2, r6, r0, lsl #2 │ │ │ │ - smlabtmi r7, sp, r9, lr │ │ │ │ - @ instruction: 0xf0bc920a │ │ │ │ - @ instruction: 0x2c0ffb3b │ │ │ │ - @ instruction: 0xf0414607 │ │ │ │ - @ instruction: 0xf895812a │ │ │ │ - @ instruction: 0x460130d1 │ │ │ │ - blcs 0x77f18 │ │ │ │ - andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ - @ instruction: 0xf7f22204 │ │ │ │ - ldrtmi pc, [r0], -fp, ror #19 @ │ │ │ │ - @ instruction: 0xffe4f0bc │ │ │ │ - @ instruction: 0x46024639 │ │ │ │ - @ instruction: 0xf7f34638 │ │ │ │ - ldrbt pc, [r6], r5, ror #24 @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwvs lr, #27085 @ 0x69cd │ │ │ │ + vmov.f32 q13, #-0.1953125 @ 0xbe480000 │ │ │ │ + rsclt r2, r2, #201326592 @ 0xc000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + subseq r2, fp, r0, lsl #2 │ │ │ │ + movwls r9, #41224 @ 0xa108 │ │ │ │ + blx 0x18eea20 │ │ │ │ + stmib sp, {r0, r1, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andls r1, r9, #100663296 @ 0x6000000 │ │ │ │ + blx 0x22291a │ │ │ │ + strmi r2, [r7], -pc, lsl #24 │ │ │ │ + msrhi CPSR_fx, r1, asr #32 │ │ │ │ + smullscc pc, r1, r5, r8 @ │ │ │ │ + strtmi r4, [r8], -r1, lsl #12 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ + blx 0x32460c │ │ │ │ + @ instruction: 0xf0bc4630 │ │ │ │ + ldrtmi pc, [r9], -pc, lsr #31 @ │ │ │ │ + ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ + stc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ + vqshlu.s64 q15, q11, #4 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ - andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ - sbcspl pc, r1, #77594624 @ 0x4a00000 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ + adcspl pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0xf64a9309 │ │ │ │ - vsubw.s8 q11, q8, d1 │ │ │ │ - cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ + @ instruction: 0xf64a9307 │ │ │ │ + vqdmlal.s q11, d0, d1[7] │ │ │ │ + rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ + svclt 0x00082e00 │ │ │ │ + strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xe6d4f87f │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strpl pc, [r0], -r4, asr #7 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwvs lr, #27085 @ 0x69cd │ │ │ │ + strls r9, [r6], -r0, lsl #8 │ │ │ │ + @ instruction: 0xf880f7f8 │ │ │ │ + vqshlu.s64 q15, q2, #4 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + vrsubhn.i16 d21, q2, q0 │ │ │ │ + movwls r3, #33539 @ 0x8303 │ │ │ │ vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ - andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ + andls r4, sl, #201326592 @ 0xc000000 │ │ │ │ sbcseq pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ - vcgt.s8 d25, d10, d9 │ │ │ │ + vcgt.s8 d25, d10, d7 │ │ │ │ vsubw.s8 q8, q8, d21 │ │ │ │ - cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ - ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ + rsclt r0, r4, #335544320 @ 0x14000000 │ │ │ │ + svclt 0x00082e00 │ │ │ │ + strls r4, [r9], #-1562 @ 0xfffff9e6 │ │ │ │ + strcs sl, [r1], #-2310 @ 0xfffff6fa │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f89400 │ │ │ │ - ssat pc, #19, sp, asr #16 @ │ │ │ │ + strls r9, [r6], -r0, lsl #8 │ │ │ │ + @ instruction: 0xf85ef7f8 │ │ │ │ + vqshlu.s64 d30, d18, #4 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vmlal.s q9, d16, d1[3] │ │ │ │ - rsbeq r0, r4, r2, lsl r2 │ │ │ │ - @ instruction: 0xf7f8940a │ │ │ │ - ldr pc, [r8], r3, asr #16 │ │ │ │ - rsceq r0, r0, #8960 @ 0x2300 │ │ │ │ - ldrhi pc, [sp], #256 @ 0x100 │ │ │ │ - vorr.i32 d16, #51968 @ 0x0000cb00 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - addslt r4, fp, #40, 12 @ 0x2800000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andls r0, sl, #82 @ 0x52 │ │ │ │ + andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + eorcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xf844f7f8 │ │ │ │ + stceq 6, cr14, [r3], #-608 @ 0xfffffda0 │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + tsteq fp, #156, 8 @ 0x9c000000 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + vrshr.u64 d27, d11, #60 │ │ │ │ + tstmi r3, #50331648 @ 0x3000000 │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + @ instruction: 0xf910f7f6 │ │ │ │ + stceq 6, cr14, [r3], #-540 @ 0xfffffde4 │ │ │ │ + @ instruction: 0xf10002e7 │ │ │ │ + tsteq r8, #1845493760 @ 0x6e000000 │ │ │ │ + ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf7f64306 │ │ │ │ - str pc, [r7], pc, lsl #18 │ │ │ │ - rsceq r0, r7, #8704 @ 0x2200 │ │ │ │ - strbthi pc, [lr], #-256 @ 0xffffff00 @ │ │ │ │ - @ instruction: 0xf8d50310 │ │ │ │ - vmla.i , q10, d0[2] │ │ │ │ - vsubl.u8 q8, d4, d11 │ │ │ │ - addlt r3, r0, #50331648 @ 0x3000000 │ │ │ │ - tstmi r0, #100663296 @ 0x6000000 │ │ │ │ - andls r0, r7, lr, asr r6 │ │ │ │ - mcrge 5, 5, pc, cr15, cr15, {3} @ │ │ │ │ - @ instruction: 0xff5af0bc │ │ │ │ - strmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - strbt pc, [ip], -sp, lsr #28 @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 d19, d25, #64 │ │ │ │ - rsbeq r0, r4, r2, lsl r2 │ │ │ │ - @ instruction: 0xf7f7940a │ │ │ │ - usub8 pc, r2, sp @ │ │ │ │ - vsubl.u8 q9, d4, d0 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ + strls fp, [r6], #-640 @ 0xfffffd80 │ │ │ │ + @ instruction: 0x065e4310 │ │ │ │ + @ instruction: 0xf57f9007 │ │ │ │ + @ instruction: 0xf0bcaeaf │ │ │ │ + strtmi pc, [r1], -r5, lsr #30 │ │ │ │ + strtmi r4, [r8], -r2, lsl #12 │ │ │ │ + mcr2 7, 1, pc, cr14, cr5, {7} @ │ │ │ │ + vmlsl.u q15, d4, d0[7] │ │ │ │ andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andls r0, sl, #82 @ 0x52 │ │ │ │ andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + andscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-774 @ 0xfffffcfa │ │ │ │ + @ instruction: 0xfffef7f7 │ │ │ │ + vmov.i32 q15, #-1040187392 @ 0xc2000000 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ svccs 0x0070f414 │ │ │ │ - subeq lr, r2, #323584 @ 0x4f000 │ │ │ │ - @ instruction: 0xf47f920a │ │ │ │ - strcs sl, [r1], #-3706 @ 0xfffff186 │ │ │ │ + b 0x144b3cc │ │ │ │ + andls r0, sl, #536870916 @ 0x20000004 │ │ │ │ + andls fp, r9, #536870926 @ 0x2000000e │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf47f9207 │ │ │ │ + strcs sl, [r1], #-3705 @ 0xfffff187 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + rscscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f89400 │ │ │ │ - @ instruction: 0xe634f83b │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xe633f83b │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #4 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + stmdbge r6, {r8, r9, ip, lr} │ │ │ │ + subseq r4, r2, r8, lsr #12 │ │ │ │ + rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 q11, d16, d5 │ │ │ │ - rsbeq r0, r4, r2, lsl r2 │ │ │ │ - @ instruction: 0xf7f7940a │ │ │ │ - ldr pc, [sl], -r5, asr #31 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + movwls r4, #25603 @ 0x6403 │ │ │ │ + @ instruction: 0xf7f79407 │ │ │ │ + ldr pc, [r9], -r5, asr #31 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + subseq r9, r2, r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwvs lr, #27085 @ 0x69cd │ │ │ │ - vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ - andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ - sbcvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0xf6499309 │ │ │ │ - vqdmlal.s q11, d16, d1[3] │ │ │ │ - cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ + @ instruction: 0xf649920a │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ + movwls r0, #29189 @ 0x7205 │ │ │ │ + bicvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + cdpcs 2, 0, cr11, cr0, cr4, {7} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - ldrb pc, [r8, #4003]! @ 0xfa3 @ │ │ │ │ + stmdbge r6, {r0, r3, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7f79606 │ │ │ │ + ldrb pc, [r7, #4003]! @ 0xfa3 @ │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ svclt 0x00082b0d │ │ │ │ andls r2, r8, #53248 @ 0xd000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svclt 0x000c9307 │ │ │ │ + movwcs r2, #769 @ 0x301 │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - movwvs lr, #27085 @ 0x69cd │ │ │ │ - movwcs fp, #7948 @ 0x1f0c │ │ │ │ - rsclt r2, r4, #0, 6 │ │ │ │ - subseq r3, r2, r1, lsl #6 │ │ │ │ - movwcs r9, #768 @ 0x300 │ │ │ │ - @ instruction: 0xf6469409 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ - andls r0, sl, #301989888 @ 0x12000000 │ │ │ │ - subsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - svclt 0x0008429e │ │ │ │ - @ instruction: 0xf7f74622 │ │ │ │ - ldrb pc, [r0, #3963] @ 0xf7b @ │ │ │ │ + rsclt r3, r4, #67108864 @ 0x4000000 │ │ │ │ + movwls r0, #82 @ 0x52 │ │ │ │ + strls r2, [r9], #-768 @ 0xfffffd00 │ │ │ │ + ldrbtvs pc, [sp], #1606 @ 0x646 @ │ │ │ │ + ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf649920a │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ + addsmi r4, lr, #40, 12 @ 0x2800000 │ │ │ │ + strtmi fp, [r2], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf7f79606 │ │ │ │ + strb pc, [pc, #3963] @ 0x6781f @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + subseq r9, r2, r8, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwvs lr, #27085 @ 0x69cd │ │ │ │ - vmov.i32 q8, #194 @ 0x000000c2 │ │ │ │ - andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ - sbcvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ - @ instruction: 0xf6499309 │ │ │ │ - vorr.i32 q11, #1280 @ 0x00000500 │ │ │ │ - cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ + @ instruction: 0xf649920a │ │ │ │ + vmlal.s q11, d16, d1[1] │ │ │ │ + movwls r0, #29189 @ 0x7205 │ │ │ │ + cmppvs r5, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + movweq pc, #21184 @ 0x52c0 @ │ │ │ │ + cdpcs 2, 0, cr11, cr0, cr4, {7} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - movwcs r4, #1576 @ 0x628 │ │ │ │ - @ instruction: 0xf7f79400 │ │ │ │ - str pc, [lr, #3929]! @ 0xf59 │ │ │ │ + stmdbge r6, {r0, r3, sl, ip, pc} │ │ │ │ + strtmi r2, [r8], -r1, lsl #8 │ │ │ │ + strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ + @ instruction: 0xf7f79606 │ │ │ │ + str pc, [sp, #3929]! @ 0xf59 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r0, r6, #91 @ 0x5b │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, r8, #91 @ 0x5b │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r3, r7, #201326592 @ 0xc000000 │ │ │ │ - stmib sp, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf7ff3408 │ │ │ │ - ldr pc, [sl, #3075] @ 0xc03 │ │ │ │ + rsclt r5, r3, #0, 4 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7ff2406 │ │ │ │ + ldr pc, [r9, #3075] @ 0xc03 │ │ │ │ svcvc 0x00a0f1b3 │ │ │ │ - eorhi pc, r7, #0 │ │ │ │ + eorhi pc, r6, #0 │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ - msrhi SPSR_s, r0 │ │ │ │ + msrhi SPSR_xc, r0 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ - stclge 4, cr15, [r9, #508] @ 0x1fc │ │ │ │ + stclge 4, cr15, [r8, #508] @ 0x1fc │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ andcs r4, r2, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ + strls r9, [sl], #-1287 @ 0xfffffaf9 │ │ │ │ stc2l 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ - @ instruction: 0xf1b3e573 │ │ │ │ + @ instruction: 0xf1b3e572 │ │ │ │ @ instruction: 0xf0007fa0 │ │ │ │ - addsmi r8, r3, #-2147483613 @ 0x80000023 │ │ │ │ - cmpphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ + addsmi r8, r3, #1073741859 @ 0x40000023 │ │ │ │ + cmpphi r8, r0 @ p-variant is OBSOLETE │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ + stcge 4, cr15, [r0, #508]! @ 0x1fc │ │ │ │ vqdmlal.s q9, d0, d0[4] │ │ │ │ eormi r0, r3, r0, lsr #7 │ │ │ │ @ instruction: 0xf0002b60 │ │ │ │ - vqrshl.s8 d8, d1, d0 │ │ │ │ - blcs 0x8871f0 │ │ │ │ - ldrbthi pc, [r2], #0 @ │ │ │ │ + vrshl.s8 d8, d15, d0 │ │ │ │ + blcs 0x8871b0 │ │ │ │ + ldrbthi pc, [r0], #0 @ │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x87d24 │ │ │ │ - stcge 4, cr15, [pc, #508] @ 0x66bd4 │ │ │ │ + blcs 0x87ce0 │ │ │ │ + stcge 4, cr15, [lr, #508] @ 0x1fc │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ - @ instruction: 0xf5b3804f │ │ │ │ + @ instruction: 0xf5b3804e │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - @ instruction: 0xf404ad84 │ │ │ │ + @ instruction: 0xf404ad83 │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ @ instruction: 0xf5b32203 │ │ │ │ andls r4, r8, #112, 30 @ 0x1c0 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ - ldclge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x669c8 │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + ldclge 4, cr15, [r4, #-508]! @ 0xfffffe04 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - ldr pc, [r5, #-2195]! @ 0xfffff76d │ │ │ │ + ldr pc, [r4, #-2195]! @ 0xfffff76d │ │ │ │ strtmi r6, [r8], -r9, ror #26 │ │ │ │ - bne 0x1500cc8 │ │ │ │ + bne 0x1500c8c │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blvs 0xfe2b7694 │ │ │ │ - @ instruction: 0xf814f7f2 │ │ │ │ + blvs 0xfe2b7658 │ │ │ │ + @ instruction: 0xf832f7f2 │ │ │ │ smullscc pc, r1, r5, r8 @ │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ svclt 0x000c4293 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f44431 │ │ │ │ - ldr pc, [ip, #-3015] @ 0xfffff439 │ │ │ │ + ldr pc, [fp, #-3015] @ 0xfffff439 │ │ │ │ ldrdeq pc, [r8], #133 @ 0x85 │ │ │ │ cmpne r0, #77824 @ 0x13000 │ │ │ │ - addshi pc, ip, r0, asr #32 │ │ │ │ + addshi pc, fp, r0, asr #32 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - stmdbge r6, {r0, r4, r8, sl, sp, lr, pc} │ │ │ │ + stmdbge r6, {r4, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ - str pc, [sp, #-2889] @ 0xfffff4b7 │ │ │ │ + str pc, [ip, #-2889] @ 0xfffff4b7 │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ svceq 0x000ef01e │ │ │ │ - ldcge 4, cr15, [pc, #-252]! @ 0x6697c │ │ │ │ + ldcge 4, cr15, [lr, #-252]! @ 0xffffff04 │ │ │ │ strle r0, [r2, #-340] @ 0xfffffeac │ │ │ │ @ instruction: 0xf1400594 │ │ │ │ - @ instruction: 0xf1a18250 │ │ │ │ - bcs 0x1a72a8 │ │ │ │ + @ instruction: 0xf1a1824f │ │ │ │ + bcs 0x1a726c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0x6f294 │ │ │ │ - ldcge 4, cr15, [r1, #-252]! @ 0xffffff04 │ │ │ │ + bcs 0x6f258 │ │ │ │ + ldcge 4, cr15, [r0, #-252]! @ 0xffffff04 │ │ │ │ andls r2, r2, r0, lsl #4 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - andls r7, r5, #0, 12 │ │ │ │ - @ instruction: 0xf7fd9203 │ │ │ │ - strbt pc, [sl], #3603 @ 0xe13 @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-36 @ 0x66ab4 @ │ │ │ │ - @ instruction: 0xf7f49406 │ │ │ │ - strbt pc, [r2], #3817 @ 0xee9 @ │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - ldcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - strbpl pc, [r0], r4, asr #7 @ │ │ │ │ + strtmi r9, [r8], -r4, lsl #12 │ │ │ │ + strgt lr, [r0, -sp, asr #19] │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + mrc2 7, 0, pc, cr4, cr13, {7} │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r7, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0244628 │ │ │ │ + strls r4, [r6], #-1151 @ 0xfffffb81 │ │ │ │ + mcr2 7, 7, pc, cr10, cr4, {7} @ │ │ │ │ + @ instruction: 0xf5b3e4e2 │ │ │ │ + @ instruction: 0xf47f0fa0 │ │ │ │ + vmov.i32 d26, #13238271 @ 0x00c9ffff │ │ │ │ + vmla.f , q10, d0[0] │ │ │ │ + vaddl.u8 q10, d4, d3 │ │ │ │ + vrsubhn.i16 d16, q2, │ │ │ │ + @ instruction: 0xf4143303 │ │ │ │ + stmib sp, {r9, ip}^ │ │ │ │ + @ instruction: 0xf0401008 │ │ │ │ + movwls r8, #41623 @ 0xa297 │ │ │ │ + @ instruction: 0xf8d54628 │ │ │ │ + stmdbge r6, {r3, r7, ip, sp} │ │ │ │ + strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f84506 │ │ │ │ + strb pc, [r1], #3357 @ 0xd1d @ │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #64, 4 │ │ │ │ + ldclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + b 0x167554 │ │ │ │ + @ instruction: 0xf1b30302 │ │ │ │ + @ instruction: 0xf0001f20 │ │ │ │ + vqshl.s8 d8, d11, d16 │ │ │ │ + blcs 0x88717c │ │ │ │ + ldrhi pc, [pc, #-0]! @ 0x66ae8 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + strhi pc, [r9, #-0] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + @ instruction: 0xf44face1 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x91084293 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ - movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - andne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - tstls sl, r8, lsl #12 │ │ │ │ - addshi pc, r7, #64 @ 0x40 │ │ │ │ - stmdbge r6, {r0, r1, r3, r8, r9, ip, pc} │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - andls r2, r9, r0, lsl #12 │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - strcs r0, [r0, -pc, lsl #6] │ │ │ │ - strvs lr, [r6, -sp, asr #19] │ │ │ │ - ldc2 7, cr15, [ip, #-992] @ 0xfffffc20 │ │ │ │ - andscs lr, r0, #-1056964608 @ 0xc1000000 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - eorcs sl, r0, #62976 @ 0xf600 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svcne 0x0020f1b3 │ │ │ │ - ldrhi pc, [ip], #0 │ │ │ │ - @ instruction: 0x81a6f200 │ │ │ │ - @ instruction: 0xf0002b20 │ │ │ │ - @ instruction: 0xf5b38540 │ │ │ │ - @ instruction: 0xf0001f00 │ │ │ │ - blcs 0x87f58 │ │ │ │ - stclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0xf0040210 │ │ │ │ - addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - tstls r7, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0019406 │ │ │ │ - vst4.8 {d24-d27}, [pc :128], ip │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - andshi pc, fp, r1 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ + eorhi pc, ip, r1 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47f4293 │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r7, sl, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ - @ instruction: 0xf7f50205 │ │ │ │ - ldrbt pc, [fp], #-4053 @ 0xfffff02b @ │ │ │ │ - ldrbeq r4, [r7, sl, lsl #2] │ │ │ │ - svcge 0x0060f57f │ │ │ │ - movwvc pc, #79 @ 0x4f @ │ │ │ │ - tstcs r0, r1, lsl #4 │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - strbt pc, [lr], #-3835 @ 0xfffff105 @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf0034628 │ │ │ │ - vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ - strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ + @ instruction: 0xf0014293 │ │ │ │ + vst4.8 {d24-d27}, [pc :64], fp │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + ldcge 4, cr15, [lr], #508 @ 0x1fc │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rscscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffd6f7f5 │ │ │ │ + tstmi sl, fp, ror r4 │ │ │ │ + @ instruction: 0xf57f07d7 │ │ │ │ + @ instruction: 0xf04faf61 │ │ │ │ + andcs r7, r1, #0, 6 │ │ │ │ + strtmi r2, [r8], -r0, lsl #2 │ │ │ │ + mrc2 7, 7, pc, cr12, cr12, {7} │ │ │ │ + @ instruction: 0xf8d5e46e │ │ │ │ + andcs r3, r2, #136 @ 0x88 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs r9, [r1, #-1289] @ 0xfffffaf7 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - mcr2 7, 7, pc, cr2, cr8, {7} @ │ │ │ │ - @ instruction: 0xf8d5e454 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r6, r9, ip, lr} │ │ │ │ - @ instruction: 0xf0039207 │ │ │ │ - andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ - andls r4, r6, #40, 12 @ 0x2800000 │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vmls.f , q2, d0[0] │ │ │ │ + strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f8940a │ │ │ │ + ldrb pc, [r4], #-3811 @ 0xfffff11d @ │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, sp, #40, 12 @ 0x2800000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ + andls r5, r7, #64, 4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r0, sl, #228, 4 @ 0x4000000e │ │ │ │ + andeq pc, r2, #79 @ 0x4f │ │ │ │ + rscshi pc, r5, #0, 2 │ │ │ │ + mcr2 7, 2, pc, cr8, cr8, {7} @ │ │ │ │ + @ instruction: 0xf8d5e42f │ │ │ │ + strtmi r3, [r8], -r8, lsl #1 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strcs r9, [r1, #-1289] @ 0xfffffaf7 │ │ │ │ + vabal.u8 , d4, d6 │ │ │ │ + strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ + streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + vabal.u8 , d4, d11 │ │ │ │ + vmls.f , q2, d0[0] │ │ │ │ + strls r3, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f8940a │ │ │ │ + ldr pc, [r3], #-3183 @ 0xfffff391 │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + b 0x1676a4 │ │ │ │ + blcs 0x1867830 │ │ │ │ + bicshi pc, r7, #0 │ │ │ │ + rschi pc, r0, r0, lsl #4 │ │ │ │ + @ instruction: 0xf0002b20 │ │ │ │ + blcs 0x10880bc │ │ │ │ + strhi pc, [r0, #-0] │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + orrcs sl, r0, #15104 @ 0x3b00 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #35 @ 0x23 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ + blcs 0x8bc80 │ │ │ │ + ldrhi pc, [r9, -r0] │ │ │ │ + svcne 0x0080f5b3 │ │ │ │ + stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + mrc2 7, 0, pc, cr8, cr6, {7} │ │ │ │ + bllt 0xff964c7c │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ andeq pc, pc, #4 │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ - rsceq r3, r4, #805306368 @ 0x30000000 │ │ │ │ - @ instruction: 0xf04f920a │ │ │ │ - @ instruction: 0xf1000202 │ │ │ │ - @ instruction: 0xf7f882f6 │ │ │ │ - strt pc, [pc], #-3655 @ 0x66c24 │ │ │ │ + @ instruction: 0xf0031241 │ │ │ │ + andls r0, sp, #1006632960 @ 0x3c000000 │ │ │ │ + sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d12 │ │ │ │ + andls r4, r9, #805306368 @ 0x30000000 │ │ │ │ + andls r2, r6, #268435456 @ 0x10000000 │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r5, r7, #64, 4 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf414920a │ │ │ │ + @ instruction: 0xf0401280 │ │ │ │ + stmdbge r6, {r1, r3, r7, r9, pc} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffdd7 │ │ │ │ + @ instruction: 0xf3c4bbbe │ │ │ │ + vsubl.u8 , d4, d1 │ │ │ │ + vqdmulh.s , q10, d0[1] │ │ │ │ + vmla.f , q2, d1[0] │ │ │ │ + vmlsl.u , d20, d0[0] │ │ │ │ + vabdl.u8 q10, d4, d3 │ │ │ │ + bcs 0xf2cf0 │ │ │ │ + streq pc, [pc], #-4 @ 0x66ce8 │ │ │ │ + stmib sp, {r0, r2, r3, r8, ip, pc}^ │ │ │ │ + @ instruction: 0xf0004c0b │ │ │ │ + bcs 0x14760c │ │ │ │ + andshi pc, sp, #0 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - andcs r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ + stmib sp, {r0, r9, fp, sp}^ │ │ │ │ + stmdbge r6, {r3, r8, r9, sl, sp, lr} │ │ │ │ + streq pc, [r0], -pc, asr #32 │ │ │ │ + streq pc, [r0, -pc, asr #32] │ │ │ │ + @ instruction: 0xf04f900a │ │ │ │ + strtmi r0, [r8], -r2, lsl #4 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strvs lr, [r6, -sp, asr #19] │ │ │ │ + andhi pc, r5, #0 │ │ │ │ + stc2 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + bllt 0xfe464d24 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + vaddw.u8 , q2, d9 │ │ │ │ + vmlsl.u , d20, d0[0] │ │ │ │ + adceq r3, r1, #3 │ │ │ │ + msrhi CPSR_x, r0, lsl #2 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + andls r2, sl, r2, lsl #4 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r4, [r0, -r8, lsr #12] │ │ │ │ + strcs r9, [r0], -r8, lsl #12 │ │ │ │ + strvs lr, [r6, -sp, asr #19] │ │ │ │ + mcr2 7, 0, pc, cr0, cr8, {7} @ │ │ │ │ + bllt 0x1ce4d60 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + @ instruction: 0xf0034628 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ - strls r5, [r7, #-1344] @ 0xfffffac0 │ │ │ │ + strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ strls r2, [r6, #-1281] @ 0xfffffaff │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ - strls r4, [r9, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [fp, #-964] @ 0xfffffc3c │ │ │ │ + strls r0, [fp, #-1291] @ 0xfffffaf5 │ │ │ │ + strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1291 @ 0xfffffaf5 │ │ │ │ - stc2l 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ - rsbcs lr, r0, #318767104 @ 0x13000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - @ instruction: 0xf0002b60 │ │ │ │ - vcge.s8 q4, q8, q4 │ │ │ │ - blcs 0x886ff0 │ │ │ │ - strhi pc, [r1, #-0]! │ │ │ │ - @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x8807c │ │ │ │ - ldcge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ - vsubw.s8 q9, q8, d0 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - eormi r2, r3, r3, lsl #4 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0xf5b38719 │ │ │ │ - @ instruction: 0xf47f1f80 │ │ │ │ - movwcs sl, #3108 @ 0xc24 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffe17 │ │ │ │ - @ instruction: 0xf8d5bbe3 │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - andls r5, r7, #64, 4 │ │ │ │ - @ instruction: 0xf0032201 │ │ │ │ - andls r0, r6, #1006632960 @ 0x3c000000 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - andls r1, sp, #268435460 @ 0x10000004 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - andls r1, ip, #196, 4 @ 0x4000000c │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r3, sl, #805306368 @ 0x30000000 │ │ │ │ - addne pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - addhi pc, fp, #64 @ 0x40 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ - bllt 0xff024d04 │ │ │ │ - andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ - stclpl 3, cr15, [r0], {196} @ 0xc4 │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - vmlsl.u8 q9, d4, d2 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - tstls ip, r8, lsl #14 │ │ │ │ - subhi pc, r7, #0 │ │ │ │ - @ instruction: 0xf0002a03 │ │ │ │ - @ instruction: 0xf8d5821e │ │ │ │ - bcs 0xb2f5c │ │ │ │ - stmdbge r6, {r0, r2, r3, ip, pc} │ │ │ │ - strls r4, [sl], #-1576 @ 0xfffff9d8 │ │ │ │ - streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ - streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - andeq pc, r2, #79 @ 0x4f │ │ │ │ - stmib sp, {r0, r1, r3, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf0004506 │ │ │ │ - @ instruction: 0xf7f88206 │ │ │ │ - @ instruction: 0xf7fffda7 │ │ │ │ - @ instruction: 0xf3c4bb8f │ │ │ │ - vmla.f , q10, d0[0] │ │ │ │ - tstls r8, fp, lsl #4 │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - andcc pc, r3, r4, asr #7 │ │ │ │ - @ instruction: 0xf10002a1 │ │ │ │ - @ instruction: 0xf8d58122 │ │ │ │ - stmdbge r6, {r3, r7, ip, sp} │ │ │ │ - strtmi r9, [r8], -sl │ │ │ │ - @ instruction: 0xf003920b │ │ │ │ - andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ - strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - stmib sp, {r0, r3, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f84506 │ │ │ │ - @ instruction: 0xf7fffdff │ │ │ │ - @ instruction: 0xf8d5bb71 │ │ │ │ - andcs r3, r0, #136 @ 0x88 │ │ │ │ + strls r9, [sl], #-1287 @ 0xfffffaf9 │ │ │ │ + stc2l 7, cr15, [r4, #992]! @ 0x3e0 │ │ │ │ + bllt 0x15e4d98 │ │ │ │ + svceq 0x0000f5b3 │ │ │ │ + ldrhi pc, [ip], #0 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + strhi pc, [r3], #0 │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + blge 0xfe0a3fb4 │ │ │ │ + orreq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + addsmi r2, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + vaddw.u8 , q2, d8 │ │ │ │ + @ instruction: 0xf0044103 │ │ │ │ + tstls r6, pc, lsl #8 │ │ │ │ + @ instruction: 0xf47f9407 │ │ │ │ + andcs sl, r1, #109568 @ 0x1ac00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strbpl pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ - strcs r9, [r1, #-1287] @ 0xfffffaf9 │ │ │ │ - vabal.u8 , d4, d6 │ │ │ │ - strls r5, [r8, #-1472] @ 0xfffffa40 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vabal.u8 , d4, d9 │ │ │ │ - vabal.u8 q8, d4, d11 │ │ │ │ - strls r3, [fp, #-1027] @ 0xfffffbfd │ │ │ │ - @ instruction: 0xf7f8940a │ │ │ │ - @ instruction: 0xf7fffde3 │ │ │ │ - @ instruction: 0xf5b3bb55 │ │ │ │ - @ instruction: 0xf0000f00 │ │ │ │ - subcs r8, r0, #156, 8 @ 0x9c000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ + mcr2 7, 4, pc, cr10, cr6, {7} @ │ │ │ │ + bllt 0xb64dec │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, fp, #160, 2 @ 0x28 │ │ │ │ + mvnhi pc, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf5b38483 │ │ │ │ - @ instruction: 0xf47f1f00 │ │ │ │ - vqdmulh.s d26, d31, d0 │ │ │ │ - vsubw.s8 q8, q8, d0 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf5b383dc │ │ │ │ + @ instruction: 0xf47f0f00 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf0044628 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + vsubw.u8 q10, q2, d4 │ │ │ │ + stmib sp, {r2, r6, r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7fd4308 │ │ │ │ + @ instruction: 0xf7fffad7 │ │ │ │ + @ instruction: 0xf5b3bb0c │ │ │ │ + @ instruction: 0xf0000f20 │ │ │ │ + addsmi r8, r3, #872415233 @ 0x34000001 │ │ │ │ + tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ + vsubl.s8 q9, d0, d16 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + blge 0xea4044 │ │ │ │ + cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + blcs 0x106f85c │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ - blge 0x1b6401c │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fffe89 │ │ │ │ - cmpcs r0, fp, lsr #22 │ │ │ │ - asreq pc, r0, #5 @ │ │ │ │ - @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #236, 6 @ 0xb0000003 │ │ │ │ - bicshi pc, sp, #0 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - blge 0x1664044 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + blge 0x9a406c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwmi lr, #27085 @ 0x69cd │ │ │ │ - blx 0xff624e5c │ │ │ │ - bllt 0x3a4e68 │ │ │ │ + blx 0xff924e4e │ │ │ │ + blt 0xff9e4e78 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ - movthi pc, #57344 @ 0xe000 @ │ │ │ │ + strhi pc, [sp], #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - eorcs r8, r0, #1811939328 @ 0x6c000000 │ │ │ │ + eorcs r8, r0, #1509949440 @ 0x5a000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - @ instruction: 0xf44fab38 │ │ │ │ + @ instruction: 0xf44fab11 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andls r2, r8, #64, 22 @ 0x10000 │ │ │ │ - addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47f4206 │ │ │ │ - stmdbge r6, {r2, r5, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fffbe1 │ │ │ │ - @ instruction: 0xf5b3bae5 │ │ │ │ - @ instruction: 0xf0000f20 │ │ │ │ - addsmi r8, r3, #-1929379840 @ 0x8d000000 │ │ │ │ - ldrbhi pc, [sl], #-0 @ │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - blge 0x4e40d0 │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x1076f6c │ │ │ │ - strthi pc, [pc], -r0 │ │ │ │ - svcvc 0x0060f5b3 │ │ │ │ - blge 0x1e40e8 │ │ │ │ - movtvs pc, #1028 @ 0x404 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47f4206 │ │ │ │ - stmdbge r6, {r1, r2, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7ffffc5 │ │ │ │ - stmdbcs sp, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, pc} │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - @ instruction: 0xf7ff2201 │ │ │ │ - stmdbcs sp, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ - andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - ldr r2, [r0, #513]! @ 0x201 │ │ │ │ - andcs r9, r0, sl, lsl #6 │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - strls r2, [r9], -r0, lsl #2 │ │ │ │ - andls r2, fp, #25600 @ 0x6400 │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + @ instruction: 0xf5b3862f │ │ │ │ + @ instruction: 0xf47f7f60 │ │ │ │ + @ instruction: 0xf404ab05 │ │ │ │ + @ instruction: 0xf0046340 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + andls r6, r8, #64, 30 @ 0x100 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + bge 0xffe240c8 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xffc6f7f5 │ │ │ │ + blt 0xfee64ed4 │ │ │ │ + svclt 0x0094290d │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + ldmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + svclt 0x0094290d │ │ │ │ + andcs r2, r1, #0, 4 │ │ │ │ + movwls lr, #42417 @ 0xa5b1 │ │ │ │ + @ instruction: 0xf8d52100 │ │ │ │ + andls r3, r8, r8, lsl #1 │ │ │ │ + blcs 0x6aeefc │ │ │ │ + stmib sp, {r0, r1, r3, r9, ip, pc}^ │ │ │ │ + vrhadd.s8 d16, d0, d6 │ │ │ │ + @ instruction: 0xf1a3838a │ │ │ │ + bcs 0x22780c │ │ │ │ + andhi pc, r4, #0, 4 │ │ │ │ + blcs 0x1b5c1c │ │ │ │ + strhi pc, [r7, #-512] @ 0xfffffe00 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stceq 3, cr0, [sp, #-12] │ │ │ │ + movwcs r0, #11019 @ 0x2b0b │ │ │ │ + stmdbge r6, {r1, r9, sp} │ │ │ │ + @ instruction: 0xf7f84628 │ │ │ │ + @ instruction: 0xf7fffae5 │ │ │ │ + movwcs fp, #27273 @ 0x6a89 │ │ │ │ + movwcs lr, #18422 @ 0x47f6 │ │ │ │ + movwls lr, #42996 @ 0xa7f4 │ │ │ │ + @ instruction: 0xf8d52000 │ │ │ │ + smlabbcs r0, r8, r0, r3 │ │ │ │ + blcs 0x6cc774 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, sl, #64, 4 │ │ │ │ + cmpphi r4, #64, 4 @ p-variant is OBSOLETE │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d0, d7 │ │ │ │ - blcc 0x1107760 │ │ │ │ + blcc 0x11076d8 │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r0, r1, r2, r8, sl, pc}^ @ │ │ │ │ + ldm pc, {r0, r2, r5, r6, r7, sl, pc}^ @ │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bleq 0x32a394 │ │ │ │ + bleq 0x32a3a0 │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ + blt 0x19e4f78 │ │ │ │ + ldrb r2, [r6, r6, lsl #6]! │ │ │ │ + ldrb r2, [r4, r4, lsl #6]! │ │ │ │ + ldrdne pc, [r8], r5 │ │ │ │ + strls r2, [r8], -r0, lsl #14 │ │ │ │ + ldmdbcs r9, {r9, sl, sp} │ │ │ │ + andls r9, fp, #10 │ │ │ │ + strvs lr, [r6, -sp, asr #19] │ │ │ │ + bichi pc, r0, r0, asr #4 │ │ │ │ + movteq pc, #417 @ 0x1a1 @ │ │ │ │ + vqdmulh.s d2, d0, d7 │ │ │ │ + stmdbcc r2, {r0, r3, r4, r5, r7, r8, pc}^ │ │ │ │ + vmla.i8 d2, d0, d5 │ │ │ │ + ldm pc, {r0, r1, r2, r4, r7, r8, r9, sl, pc}^ @ │ │ │ │ + movweq pc, #12289 @ 0x3001 @ │ │ │ │ + bleq 0x32a3ec │ │ │ │ andcs r2, r2, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff9a4f4c │ │ │ │ - blt 0xfe2e4f6c │ │ │ │ + stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ + blt 0x1064fc4 │ │ │ │ ldrb r2, [r6, r6, lsl #6]! │ │ │ │ ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - andls r2, r9, r0, lsl #2 │ │ │ │ - bcs 0x6aef84 │ │ │ │ - stmib sp, {r0, r1, r3, r8, r9, ip, pc}^ │ │ │ │ + andcs r9, r0, sl, lsl #6 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + strls r2, [fp], -r0, lsl #2 │ │ │ │ + stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a28355 │ │ │ │ - blcs 0x227c94 │ │ │ │ - bicshi pc, pc, r0, lsl #4 │ │ │ │ - bcs 0x1b58a4 │ │ │ │ - strbthi pc, [r5], #512 @ 0x200 @ │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ + @ instruction: 0xf1a3818a │ │ │ │ + bcs 0x2278ec │ │ │ │ + orrshi pc, r4, r0, lsl #4 │ │ │ │ + blcs 0x1b5cfc │ │ │ │ + ldrhi pc, [r4], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffcf3 │ │ │ │ - movwcs fp, #27237 @ 0x6a65 │ │ │ │ - movwcs lr, #18422 @ 0x47f6 │ │ │ │ - andls lr, fp, #244, 14 @ 0x3d00000 │ │ │ │ - @ instruction: 0xf8d52100 │ │ │ │ - stmib sp, {r3, r7, sp}^ │ │ │ │ - andcs r6, r0, r9 │ │ │ │ - stmib sp, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a281c0 │ │ │ │ - blcs 0x227ce0 │ │ │ │ - @ instruction: 0x81b9f200 │ │ │ │ - bcs 0x1b58f0 │ │ │ │ - ldrhi pc, [r7, r0, lsl #4] │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - stceq 3, cr0, [sp, #-12] │ │ │ │ - movwcs r0, #11019 @ 0x2b0b │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffccd │ │ │ │ - movwcs fp, #27199 @ 0x6a3f │ │ │ │ + @ instruction: 0xf7fffa75 │ │ │ │ + movwcs fp, #27161 @ 0x6a19 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ - @ instruction: 0xf8d5e7f4 │ │ │ │ - smlabbcs r0, r8, r0, r2 │ │ │ │ - andcs r9, r0, r9 │ │ │ │ - movwls r2, #47641 @ 0xba19 │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - orrhi pc, fp, r0, asr #4 │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - vqdmulh.s d2, d0, d7 │ │ │ │ - bcc 0x1107680 │ │ │ │ - vpmax.s8 d2, d0, d5 │ │ │ │ - ldm pc, {r2, r4, r7, sl, pc}^ @ │ │ │ │ - movweq pc, #12290 @ 0x3002 @ │ │ │ │ - bleq 0x32a474 │ │ │ │ - andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1da502c │ │ │ │ - blt 0x6e504c │ │ │ │ - ldrb r2, [r6, r6, lsl #6]! │ │ │ │ - ldrb r2, [r4, r4, lsl #6]! │ │ │ │ - @ instruction: 0xf0022301 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ - andcs r3, r0, #1610612736 @ 0x60000000 │ │ │ │ - rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - @ instruction: 0xf4142203 │ │ │ │ - blx 0xf8234 │ │ │ │ - andls pc, sl, #805306368 @ 0x30000000 │ │ │ │ - bge 0xfe4278 │ │ │ │ + @ instruction: 0xf003e7f4 │ │ │ │ + movwcs r0, #4623 @ 0x120f │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + tstcs r0, r3, lsl #4 │ │ │ │ + addsmi r9, sl, r6, lsl #6 │ │ │ │ + andls r9, sl, #8, 2 │ │ │ │ + @ instruction: 0xf414b2e2 │ │ │ │ + andls r4, r9, #112, 8 @ 0x70000000 │ │ │ │ + bge 0x1024238 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f79400 │ │ │ │ - @ instruction: 0xf7fffba3 │ │ │ │ - andcs fp, r1, #248, 18 @ 0x3e0000 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ - @ instruction: 0xf0032203 │ │ │ │ - tstcs r0, pc, lsl #6 │ │ │ │ - subseq r9, r2, r7, lsl #6 │ │ │ │ - smlattls r8, r3, r2, fp │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - andls r4, sl, #112, 6 @ 0xc0000001 │ │ │ │ - bge 0x8e42b0 │ │ │ │ + @ instruction: 0xf7fffba5 │ │ │ │ + andcs fp, r0, #4079616 @ 0x3e4000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + andls r2, r6, #201326592 @ 0xc000000 │ │ │ │ + movwls r4, #41107 @ 0xa093 │ │ │ │ + movwls fp, #37603 @ 0x92e3 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + bge 0x924270 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ rsbvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f79300 │ │ │ │ - @ instruction: 0xf7fffb87 │ │ │ │ - @ instruction: 0xf7f8b9dc │ │ │ │ - @ instruction: 0xf7fffb4b │ │ │ │ - @ instruction: 0xf8d5b9d8 │ │ │ │ + @ instruction: 0xf7fffb89 │ │ │ │ + @ instruction: 0xf7f8b9dd │ │ │ │ + @ instruction: 0xf7fffb4d │ │ │ │ + @ instruction: 0xf8d5b9d9 │ │ │ │ smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, sp │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r1, r3, r9, lr}^ │ │ │ │ + streq lr, [r8], -sp, asr #19 │ │ │ │ + blcs 0x6af0a0 │ │ │ │ + stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a38429 │ │ │ │ - bcs 0x2279f0 │ │ │ │ - teqphi r1, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x1b5e00 │ │ │ │ - ldrthi pc, [r3], #512 @ 0x200 @ │ │ │ │ + @ instruction: 0xf1a3842a │ │ │ │ + bcs 0x2279b0 │ │ │ │ + teqphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + blcs 0x1b5dc0 │ │ │ │ + ldrthi pc, [r4], #512 @ 0x200 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffb29 │ │ │ │ - movwcs fp, #27062 @ 0x69b6 │ │ │ │ + @ instruction: 0xf7fffb2b │ │ │ │ + movwcs fp, #27063 @ 0x69b7 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, sp │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r1, r3, r9, lr}^ │ │ │ │ + streq lr, [r8], -sp, asr #19 │ │ │ │ + blcs 0x6af0ec │ │ │ │ + stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a383f2 │ │ │ │ - bcs 0x227a3c │ │ │ │ - mrshi pc, R11_fiq @ │ │ │ │ - blcs 0x1b5e4c │ │ │ │ - strhi pc, [sl], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf1a383f3 │ │ │ │ + bcs 0x2279fc │ │ │ │ + mrshi pc, R12_fiq @ │ │ │ │ + blcs 0x1b5e0c │ │ │ │ + strhi pc, [fp], #512 @ 0x200 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffba9 │ │ │ │ - movwcs fp, #27025 @ 0x6991 │ │ │ │ + @ instruction: 0xf7fffbab │ │ │ │ + movwcs fp, #27026 @ 0x6992 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fffafb │ │ │ │ - @ instruction: 0xf8d5b988 │ │ │ │ - smlabbcs r0, r8, r0, r3 │ │ │ │ - andcs r9, r0, sp │ │ │ │ - stmib sp, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - stmib sp, {r1, r3, r9, sl, lr}^ │ │ │ │ - vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a383a6 │ │ │ │ - bcs 0x227a90 │ │ │ │ - rschi pc, r1, r0, lsl #4 │ │ │ │ - blcs 0x1b5ea0 │ │ │ │ - strhi pc, [r7], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf7fffafd │ │ │ │ + @ instruction: 0xf8d5b989 │ │ │ │ + stmib sp, {r3, r7, ip, sp}^ │ │ │ │ + strcs r6, [r0], -r8, lsl #14 │ │ │ │ + blcs 0x6b0d40 │ │ │ │ + stmib sp, {r1, r3, ip, pc}^ │ │ │ │ + vabd.s8 d22, d0, d6 │ │ │ │ + @ instruction: 0xf1a383a7 │ │ │ │ + bcs 0x227a50 │ │ │ │ + rschi pc, r2, r0, lsl #4 │ │ │ │ + blcs 0x1b5e60 │ │ │ │ + strhi pc, [r8], #512 @ 0x200 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffad9 │ │ │ │ - movwcs fp, #26982 @ 0x6966 │ │ │ │ + @ instruction: 0xf7fffadb │ │ │ │ + movwcs fp, #26983 @ 0x6967 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf8d5e7f4 │ │ │ │ smlabbcs r0, r8, r0, r2 │ │ │ │ - andcs r9, r0, sp │ │ │ │ - @ instruction: 0x960b2a19 │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ + andvc lr, r9, sp, asr #19 │ │ │ │ + bcs 0x6af18c │ │ │ │ + stmib sp, {r3, r9, sl, ip, pc}^ │ │ │ │ vrhadd.s8 d16, d0, d6 │ │ │ │ - @ instruction: 0xf1a28391 │ │ │ │ - blcs 0x227edc │ │ │ │ - adcshi pc, fp, r0, lsl #4 │ │ │ │ - bcs 0x1b5aec │ │ │ │ - strhi pc, [r5, -r0, lsl #4] │ │ │ │ + @ instruction: 0xf1a28392 │ │ │ │ + blcs 0x227e9c │ │ │ │ + adcshi pc, ip, r0, lsl #4 │ │ │ │ + bcs 0x1b5aac │ │ │ │ + strhi pc, [r7, -r0, lsl #4] │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 3, cr0, [sp, #-12] │ │ │ │ movwcs r0, #11019 @ 0x2b0b │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - @ instruction: 0xf7fffb59 │ │ │ │ - movwcs fp, #26945 @ 0x6941 │ │ │ │ + @ instruction: 0xf7fffb5b │ │ │ │ + movwcs fp, #26946 @ 0x6942 │ │ │ │ movwcs lr, #18422 @ 0x47f6 │ │ │ │ @ instruction: 0xf7f8e7f4 │ │ │ │ - @ instruction: 0xf7fffaab │ │ │ │ - andcs fp, r0, #56, 18 @ 0xe0000 │ │ │ │ + @ instruction: 0xf7fffaad │ │ │ │ + andcs fp, r0, #933888 @ 0xe4000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfe9a51fc │ │ │ │ - ldmdblt r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfea251bc │ │ │ │ + ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svccs 0x0070f414 │ │ │ │ - ldrbthi pc, [r8], #-64 @ 0xffffffc0 @ │ │ │ │ + ldrbthi pc, [r9], #-64 @ 0xffffffc0 @ │ │ │ │ svceq 0x00ecf014 │ │ │ │ - stmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge sl!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x435e3c │ │ │ │ - stmdbge r3!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x435dfc │ │ │ │ + stmdbge r4!, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r7, r6, r9, lsr #5 │ │ │ │ - muleq r6, pc, r2 @ │ │ │ │ - andeq r7, r6, fp, lsl #5 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r6, r6, pc, ror r4 │ │ │ │ - andeq r7, r6, r1, lsl #5 │ │ │ │ + andeq r7, r6, r9, ror #4 │ │ │ │ + andeq r7, r6, pc, asr r2 │ │ │ │ + andeq r7, r6, fp, asr #4 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r6, r6, r1, asr #8 │ │ │ │ + andeq r7, r6, r1, asr #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffb0f │ │ │ │ - stclvs 8, cr11, [fp, #-1000]! @ 0xfffffc18 │ │ │ │ + @ instruction: 0xf7fffb2f │ │ │ │ + stclvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ stmiavs r9!, {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f71ac9 │ │ │ │ - movwcs pc, #24491 @ 0x5fab @ │ │ │ │ + movwcs pc, #24493 @ 0x5fad @ │ │ │ │ @ instruction: 0xf7ff60eb │ │ │ │ - @ instruction: 0x4628b8f0 │ │ │ │ - mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ - stmialt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0x4628b8f1 │ │ │ │ + mcr2 7, 6, pc, cr2, cr3, {7} @ │ │ │ │ + stmialt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fffe8f │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffe91 │ │ │ │ + stmdbge r6, {r0, r1, r2, r5, r6, r7, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - rsclt r4, r4, #201326592 @ 0xc000000 │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ - movwcs r9, #5129 @ 0x1409 │ │ │ │ - @ instruction: 0xf7fe9306 │ │ │ │ - @ instruction: 0xf7fff80f │ │ │ │ - @ instruction: 0xf1b3b8d6 │ │ │ │ + rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fe3406 │ │ │ │ + @ instruction: 0xf7fff811 │ │ │ │ + @ instruction: 0xf1b3b8d7 │ │ │ │ @ instruction: 0xf47f1f20 │ │ │ │ - vst2.8 {d26,d28}, [pc], ip │ │ │ │ + vst2.8 {d26,d28}, [pc]! │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0040210 │ │ │ │ - b 0x167728 │ │ │ │ + b 0x1676e8 │ │ │ │ tstls r8, r2, lsl #6 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r3, r7, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ - vrshl.s8 d8, d19, d16 │ │ │ │ - @ instruction: 0xf5b383d1 │ │ │ │ + andls r4, r6, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009407 │ │ │ │ + vrshl.s8 d8, d20, d16 │ │ │ │ + @ instruction: 0xf5b383d2 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b385b1 │ │ │ │ + @ instruction: 0xf5b385b2 │ │ │ │ @ instruction: 0xf0006f7c │ │ │ │ - @ instruction: 0xf5b385a3 │ │ │ │ + @ instruction: 0xf5b385a4 │ │ │ │ @ instruction: 0xf47f6f70 │ │ │ │ - stmdbge r6, {r3, r5, r6, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r5, r6, r7, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmlal.s q11, d0, d1[6] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fffc81 │ │ │ │ - bcs 0x4555d0 │ │ │ │ - movwcs sp, #6411 @ 0x190b │ │ │ │ - @ instruction: 0xf4134093 │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf013830a │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - @ instruction: 0xf7f3ae76 │ │ │ │ - bcs 0x465368 │ │ │ │ - strdcs sp, [r1, -fp] │ │ │ │ - vpmax.s8 d15, d2, d1 │ │ │ │ + @ instruction: 0xf7fffc83 │ │ │ │ + blcs 0x455594 │ │ │ │ + andcs sp, r1, #12, 18 @ 0x30000 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + movwhi pc, #41024 @ 0xa040 @ │ │ │ │ + svcvc 0x0060f013 │ │ │ │ + movwcs fp, #36632 @ 0x8f18 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr6, cr15, {3} │ │ │ │ + @ instruction: 0xf822f7f3 │ │ │ │ + ldmible fp!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ + addmi r2, sl, r1, lsl #4 │ │ │ │ svceq 0x00aaf412 │ │ │ │ - mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ + mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ svcvc 0x0060f012 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - mcrge 4, 2, pc, cr0, cr15, {3} @ │ │ │ │ - orrcs lr, r0, #62128128 @ 0x3b40000 │ │ │ │ + mcrge 4, 2, pc, cr1, cr15, {3} @ │ │ │ │ + orrcs lr, r0, #62390272 @ 0x3b80000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r8, #35 @ 0x23 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - blcs 0x77bb4 │ │ │ │ - stmiage fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + andls r0, r9, #251658240 @ 0xf000000 │ │ │ │ + blcs 0x8c378 │ │ │ │ + stmiage ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9ccf7f6 │ │ │ │ - stmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9cef7f6 │ │ │ │ + stmdalt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r2, r3, r3, lsl #4 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x6738c │ │ │ │ + strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - andcs sl, r1, #144, 16 @ 0x900000 │ │ │ │ + andcs sl, r1, #9502720 @ 0x910000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9b2f7f6 │ │ │ │ - ldmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9b4f7f6 │ │ │ │ + ldmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ eormi r2, r3, r3, lsl #4 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x673c0 │ │ │ │ + strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - movwcs sl, #6262 @ 0x1876 │ │ │ │ + movwcs sl, #6263 @ 0x1877 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fff997 │ │ │ │ - orrcs fp, r0, #3473408 @ 0x350000 │ │ │ │ + @ instruction: 0xf7fff999 │ │ │ │ + orrcs fp, r0, #3538944 @ 0x360000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andsmi r4, ip, r3, lsl #4 │ │ │ │ - @ instruction: 0xf0009206 │ │ │ │ - addsmi r8, ip, #-1610612725 @ 0xa000000b │ │ │ │ - ldmdage r9, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049209 │ │ │ │ + andsmi r0, ip, pc, lsl #4 │ │ │ │ + @ instruction: 0xf0009207 │ │ │ │ + addsmi r8, ip, #-1342177269 @ 0xb000000b │ │ │ │ + ldmdage sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4628461a │ │ │ │ - blx 0x13a5428 │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x14253e8 │ │ │ │ + ldmdalt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ rsbsvs pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r8 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ vorr.i32 d16, #192 @ 0x000000c0 │ │ │ │ - addmi r4, fp, #3 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-7 │ │ │ │ - ldrbthi pc, [sl], #-0 @ │ │ │ │ - sbchi pc, r0, #0, 4 │ │ │ │ + addmi r3, fp, #3 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-6 │ │ │ │ + ldrbthi pc, [fp], #-0 @ │ │ │ │ + sbchi pc, r1, #0, 4 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - strhi pc, [r8], #0 │ │ │ │ + strhi pc, [r9], #0 │ │ │ │ svcvs 0x007cf5b3 │ │ │ │ - ldrbthi pc, [sl], #-0 @ │ │ │ │ + ldrbthi pc, [fp], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - stmdage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ eorcs pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - blx 0xff225482 │ │ │ │ - svclt 0x00eaf7fe │ │ │ │ + blx 0xff2a5442 │ │ │ │ + svclt 0x00ebf7fe │ │ │ │ cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #1006632963 @ 0x3c000003 │ │ │ │ + subcs r8, r0, #208, 6 @ 0x40000003 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x1087e10 │ │ │ │ - @ instruction: 0x83acf000 │ │ │ │ + blcs 0x1087dd4 │ │ │ │ + @ instruction: 0x83adf000 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ - stmdage fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + subvs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ - movwls r3, #37379 @ 0x9203 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - movwls r0, #41487 @ 0xa20f │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strbvs pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - svcvs 0x0040f5b4 │ │ │ │ - svcge 0x00f9f47e │ │ │ │ + stmib sp, {r0, r1, r8, ip, sp}^ │ │ │ │ + @ instruction: 0xf5b23309 │ │ │ │ + vqrdmlsh.s q11, q2, d0[0] │ │ │ │ + tstls r6, r3, lsl #6 │ │ │ │ + streq pc, [pc], #-4 @ 0x674bc │ │ │ │ + movwmi lr, #31181 @ 0x79cd │ │ │ │ + svcge 0x00faf47e │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xa54e2 │ │ │ │ - svclt 0x00baf7fe │ │ │ │ + blx 0x1254a2 │ │ │ │ + svclt 0x00bbf7fe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ subseq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + movwls r4, #33540 @ 0x8304 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ @ instruction: 0xf3c413c4 │ │ │ │ - stmib sp, {r2, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f54308 │ │ │ │ - @ instruction: 0xf7fefa6f │ │ │ │ - @ instruction: 0xf44fbfa1 │ │ │ │ + stmib sp, {r7, sl, ip}^ │ │ │ │ + @ instruction: 0xf7f53409 │ │ │ │ + @ instruction: 0xf7fefa71 │ │ │ │ + @ instruction: 0xf44fbfa2 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x91084293 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ mvnshi pc, #0 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d16, d3 │ │ │ │ - @ instruction: 0xf5b382b7 │ │ │ │ + @ instruction: 0xf5b382b8 │ │ │ │ @ instruction: 0xf0006f74 │ │ │ │ - @ instruction: 0xf5b38453 │ │ │ │ + @ instruction: 0xf5b38454 │ │ │ │ @ instruction: 0xf0006f78 │ │ │ │ - @ instruction: 0xf5b38445 │ │ │ │ + @ instruction: 0xf5b38446 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r4, r5, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6494628 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefb4b │ │ │ │ - @ instruction: 0xf44fbf6f │ │ │ │ + @ instruction: 0xf7fefb4d │ │ │ │ + @ instruction: 0xf44fbf70 │ │ │ │ vmvn.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf0040210 │ │ │ │ - b 0x1679f0 │ │ │ │ + b 0x1679b0 │ │ │ │ tstls r8, r2, lsl #6 │ │ │ │ cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ + andcc pc, r3, r4, asr #7 │ │ │ │ vsubl.u8 q10, d20, d11 │ │ │ │ - andls r3, r7, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ - addsmi r8, r3, #16, 6 @ 0x40000000 │ │ │ │ - movwhi pc, #12288 @ 0x3000 @ │ │ │ │ + andls r4, r6, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009407 │ │ │ │ + addsmi r8, r3, #1140850688 @ 0x44000000 │ │ │ │ + movwhi pc, #16384 @ 0x4000 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r3, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r3, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefa9f │ │ │ │ - orrcs fp, r0, #276 @ 0x114 │ │ │ │ + @ instruction: 0xf7fefaa1 │ │ │ │ + orrcs fp, r0, #280 @ 0x118 │ │ │ │ tstpeq r0, #-268435444 @ p-variant is OBSOLETE @ 0xf000000c │ │ │ │ vsubl.s8 q9, d30, d0 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf7ffaf74 │ │ │ │ - andcs fp, r1, #790528 @ 0xc1000 │ │ │ │ + @ instruction: 0xf7ffaf75 │ │ │ │ + andcs fp, r1, #794624 @ 0xc2000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - movwls r0, #29455 @ 0x730f │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + vsubw.u8 , q2, d7 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-777 @ 0xfffffcf7 │ │ │ │ - mcr2 7, 4, pc, cr10, cr12, {7} @ │ │ │ │ - svclt 0x0026f7fe │ │ │ │ - @ instruction: 0xf67f2a0f │ │ │ │ - movwcs sl, #7820 @ 0x1e8c │ │ │ │ - @ instruction: 0xf4134093 │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138190 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - ldrbt sl, [lr], -fp, lsr #25 │ │ │ │ + strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + mcr2 7, 4, pc, cr12, cr12, {7} @ │ │ │ │ + svclt 0x0027f7fe │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #124, 28 @ 0x7c0 │ │ │ │ + andcs sl, r1, #2256 @ 0x8d0 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - cmnphi ip, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ + orrshi pc, r0, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldclge 4, cr15, [r5], #-508 @ 0xfffffe04 │ │ │ │ - orrcs lr, r0, #114294784 @ 0x6d00000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d8 │ │ │ │ + stcge 4, cr15, [fp], #508 @ 0x1fc │ │ │ │ + blcs 0x461014 │ │ │ │ + mrcge 6, 3, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + blx 0xefe28 │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf013817c │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + @ instruction: 0xe66dac75 │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ + b 0x58be78 │ │ │ │ + @ instruction: 0xf0000203 │ │ │ │ + addsmi r8, sl, #228, 2 @ 0x39 │ │ │ │ + svcge 0x0028f47e │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf91cf7f6 │ │ │ │ + mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - mvnhi pc, r0 │ │ │ │ - @ instruction: 0xf47e429a │ │ │ │ - movwcs sl, #7976 @ 0x1f28 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef91b │ │ │ │ - orrcs fp, r0, #3696 @ 0xe70 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - blcs 0x77ef0 │ │ │ │ - bichi pc, sp, r0 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - svcge 0x0009f47e │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + streq pc, [pc], #-4 @ 0x67694 │ │ │ │ + strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b381cd │ │ │ │ + @ instruction: 0xf47e1f80 │ │ │ │ + movwcs sl, #3849 @ 0xf09 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef8fd │ │ │ │ + andcs fp, r0, #200, 28 @ 0xc80 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf8fcf7f6 │ │ │ │ - mcrlt 7, 6, pc, cr8, cr14, {7} @ │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - vrsubhn.i16 d20, q2, q12 │ │ │ │ - movwls r1, #33732 @ 0x83c4 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ - vsubw.u8 q10, q2, d4 │ │ │ │ - movwls r3, #37891 @ 0x9403 │ │ │ │ - @ instruction: 0xf7fc9406 │ │ │ │ - @ instruction: 0xf7fefe19 │ │ │ │ - orrcs fp, r0, #2896 @ 0xb50 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r4, r8, #35 @ 0x23 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + strbne pc, [r4], #964 @ 0x3c4 @ │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + mrc2 7, 0, pc, cr10, cr12, {7} │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr5, cr14, {7} │ │ │ │ + vsubw.s8 q9, q8, d0 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + eormi r2, r3, r3, lsl #4 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049209 │ │ │ │ + streq pc, [pc], #-4 @ 0x676f8 │ │ │ │ + strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef975 │ │ │ │ + @ instruction: 0xf004be9c │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - blcs 0x77f54 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf974f7f6 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r3, r8, #201326592 @ 0xc000000 │ │ │ │ + vmlal.u q8, d20, d2[5] │ │ │ │ + movwls r4, #25091 @ 0x6203 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + movwls r1, #37828 @ 0x93c4 │ │ │ │ orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - rsceq r9, r6, #1610612736 @ 0x60000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #671088640 @ 0x28000000 │ │ │ │ - bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049309 │ │ │ │ - movwls r0, #33551 @ 0x830f │ │ │ │ - mcrge 5, 6, pc, cr3, cr14, {1} @ │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf870f7f5 │ │ │ │ - mcrlt 7, 4, pc, cr4, cr14, {7} @ │ │ │ │ - cmnpvc r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - vmlal.s q9, d0, d0[0] │ │ │ │ - eormi r0, r3, r0, lsl r2 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - subcs r8, r0, #805306376 @ 0x30000008 │ │ │ │ + @ instruction: 0xf53e930a │ │ │ │ + stmdbge r6, {r0, r1, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fef871 │ │ │ │ + @ instruction: 0xf44fbe84 │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ + subcs r0, r0, #16, 6 @ 0x40000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ - vqsub.s8 d4, d16, d3 │ │ │ │ - blcs 0x1087be8 │ │ │ │ - addshi pc, r4, #0 │ │ │ │ - svcvc 0x0040f5b3 │ │ │ │ - mcrge 4, 5, pc, cr5, cr14, {3} @ │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - movwls r3, #37379 @ 0x9203 │ │ │ │ - @ instruction: 0xf0049206 │ │ │ │ - movwls r0, #41487 @ 0xa20f │ │ │ │ + addsmi r4, r3, #35 @ 0x23 │ │ │ │ + addhi pc, r3, #0 │ │ │ │ + vmlal.s q9, d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0002b40 │ │ │ │ + @ instruction: 0xf5b38294 │ │ │ │ + @ instruction: 0xf47e7f40 │ │ │ │ + @ instruction: 0xf404aea5 │ │ │ │ + movwcs r6, #576 @ 0x240 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + movwcc lr, #39373 @ 0x99cd │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strbvs pc, [r0], #-1028 @ 0xfffffbfc @ │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ - svcvs 0x0040f5b4 │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr3, cr14, {3} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf986f7f5 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr4, cr14, {7} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcsvc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049306 │ │ │ │ + @ instruction: 0xf0049106 │ │ │ │ + stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ + @ instruction: 0xf47e4307 │ │ │ │ + stmdbge r6, {r0, r1, r4, r7, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fef987 │ │ │ │ + stmdbge r6, {r2, r4, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6484628 │ │ │ │ + vrshr.s64 d23, d21, #64 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + movwls r3, #25347 @ 0x6303 │ │ │ │ + movwmi pc, #17348 @ 0x43c4 @ │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ movwls r0, #29455 @ 0x730f │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubw.u8 , q2, d10 │ │ │ │ - @ instruction: 0xf3c413c4 │ │ │ │ - stmib sp, {r2, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f54308 │ │ │ │ - @ instruction: 0xf7fef909 │ │ │ │ - @ instruction: 0xf44fbe3b │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x91084293 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ - sbcshi pc, r0, #0 │ │ │ │ - rscshi pc, r8, r0, lsl #4 │ │ │ │ - svcvs 0x0074f5b3 │ │ │ │ - sbchi pc, r0, #0 │ │ │ │ - svcvs 0x0078f5b3 │ │ │ │ - adcshi pc, r2, #0 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr1, cr14, {3} │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcpl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf9eaf7f5 │ │ │ │ - mcrlt 7, 0, pc, cr14, cr14, {7} @ │ │ │ │ + bicne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ + strne pc, [r0], #964 @ 0x3c4 │ │ │ │ + strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf90af7f5 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr11, cr14, {7} │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0040210 │ │ │ │ addsmi r0, r3, #-1073741821 @ 0xc0000003 │ │ │ │ vaddw.u8 , q2, d8 │ │ │ │ - vaddw.u8 q10, q2, d3 │ │ │ │ - tstls r7, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009406 │ │ │ │ - vst4.16 {d24,d26,d28,d30}, [pc :256], r4 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - msrhi SPSR_xc, r0 │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - stmdbge r6, {r2, r5, r9, sl, fp, sp, pc} │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + tstls r6, r3, lsl #8 │ │ │ │ + @ instruction: 0xf0009407 │ │ │ │ + vqsub.s8 q4, q8, q0 │ │ │ │ + @ instruction: 0xf5b380f8 │ │ │ │ + @ instruction: 0xf0006f74 │ │ │ │ + @ instruction: 0xf5b382c0 │ │ │ │ + @ instruction: 0xf0006f78 │ │ │ │ + @ instruction: 0xf5b382b2 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + stmdbge r6, {r0, r4, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 , d0, d5 │ │ │ │ + vmlal.s , d16, d1[2] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fef93b │ │ │ │ - vadd.f32 , q10, │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ - @ instruction: 0xf8530395 │ │ │ │ - @ instruction: 0xf0bf1024 │ │ │ │ - @ instruction: 0xf7fefb2b │ │ │ │ - blcs 0x457430 │ │ │ │ - ldcge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ - blx 0xf00e4 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf01380e0 │ │ │ │ - svclt 0x00187f60 │ │ │ │ - @ instruction: 0xf47f2308 │ │ │ │ - str sl, [lr, #-3161]! @ 0xfffff3a7 │ │ │ │ - @ instruction: 0xf67f2a0f │ │ │ │ - tstcs r1, ip, lsr #26 │ │ │ │ - vpmax.s8 d15, d2, d1 │ │ │ │ - svceq 0x00aaf412 │ │ │ │ - ldclge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ - svcvc 0x0060f012 │ │ │ │ + @ instruction: 0xf7fef9eb │ │ │ │ + @ instruction: 0xf44fbe0e │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x91084293 │ │ │ │ + smlabtcc r3, r4, r3, pc @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ + cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vst4.16 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + mcrge 4, 1, pc, cr4, cr14, {3} @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andne pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf93cf7f5 │ │ │ │ + stcllt 7, cr15, [r1, #1016]! @ 0x3f8 │ │ │ │ + orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + eorne pc, r4, r3, asr r8 @ │ │ │ │ + blx 0xffe23b90 │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr6, cr14, {7} │ │ │ │ + @ instruction: 0xf67f2b0f │ │ │ │ + andcs sl, r1, #3904 @ 0xf40 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + rschi pc, r0, r0, asr #32 │ │ │ │ + svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [lr], #-508 @ 0xfffffe04 │ │ │ │ - blcs 0x460d90 │ │ │ │ - ldcge 6, cr15, [fp, #-508] @ 0xfffffe04 │ │ │ │ - blx 0xf0128 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf0400faa │ │ │ │ - @ instruction: 0xf0138097 │ │ │ │ + mrrcge 4, 7, pc, r8, cr15 @ │ │ │ │ + bcs 0x460d74 │ │ │ │ + stcge 6, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ + blx 0xafcc8 │ │ │ │ + pldw [r2], #-514 @ 0xfffffdfe │ │ │ │ + @ instruction: 0xf47f0faa │ │ │ │ + @ instruction: 0xf012ac73 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ - str sl, [ip, #-3085] @ 0xfffff3f3 │ │ │ │ + ldr sl, [sp, #-3181] @ 0xfffff393 │ │ │ │ @ instruction: 0xf67f2b0f │ │ │ │ - andcs sl, r1, #640 @ 0x280 │ │ │ │ + andcs sl, r1, #1728 @ 0x6c0 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ svceq 0x00aaf413 │ │ │ │ - addhi pc, r9, r0, asr #32 │ │ │ │ + addshi pc, r7, r0, asr #32 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ - blge 0xff624b58 │ │ │ │ - movwcs lr, #1275 @ 0x4fb │ │ │ │ - bllt 0x1c65960 │ │ │ │ + stcge 4, cr15, [ip], {127} @ 0x7f │ │ │ │ + blcs 0x460d30 │ │ │ │ + stcge 6, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ + blx 0xf010c │ │ │ │ + pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ + @ instruction: 0xf0400faa │ │ │ │ + @ instruction: 0xf0138089 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf47f2308 │ │ │ │ + ldrbt sl, [fp], #3029 @ 0xbd5 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + movwcs fp, #2927 @ 0xb6f │ │ │ │ + blt 0xfffa5928 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2812 @ 0xafc │ │ │ │ - bllt 0x82596c │ │ │ │ + @ instruction: 0xf44fbb1e │ │ │ │ + vmlal.s , d0, d0[0] │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + bichi pc, r1, r0 │ │ │ │ + rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + @ instruction: 0xf44fadb5 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + stcge 4, cr15, [r8, #504]! @ 0x1f8 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf808f7f7 │ │ │ │ + stcllt 7, cr15, [r9, #-1016]! @ 0xfffffc08 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + blx 0x8a5958 │ │ │ │ + stcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r1 │ │ │ │ + vst4.32 {d24,d26,d28,d30}, [pc :128], fp │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - ldcge 4, cr15, [r5, #504]! @ 0x1f8 │ │ │ │ + stcge 4, cr15, [ip, #504] @ 0x1f8 │ │ │ │ movtvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ @ instruction: 0x43a39207 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r3, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fef807 │ │ │ │ - movwcs fp, #7529 @ 0x1d69 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fefa1f │ │ │ │ - @ instruction: 0xf44fbd61 │ │ │ │ - vmlal.s , d0, d0[0] │ │ │ │ + @ instruction: 0xf7fefa05 │ │ │ │ + @ instruction: 0xf44fbd40 │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + addmi r0, fp, #16, 2 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef909 │ │ │ │ + @ instruction: 0xf44fbd2c │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ - @ instruction: 0x81abf000 │ │ │ │ - rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + mvnhi pc, r0 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf44fad8c │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vsubw.u8 q10, q10, d19 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - ldclge 4, cr15, [pc, #-504]! @ 0x67800 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1a59dc │ │ │ │ - stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #1073741883 @ 0x4000003b │ │ │ │ - stclge 4, cr15, [pc, #-504]! @ 0x67820 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andscc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf908f7f5 │ │ │ │ - stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r7, #-504] @ 0xfffffe08 │ │ │ │ + stmdbge r6, {r0, r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef8f1 │ │ │ │ + movwcs fp, #3348 @ 0xd14 │ │ │ │ + bllt 0x1ea5a20 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + movwcs fp, #6991 @ 0x1b4f │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbspl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8f0f7f5 │ │ │ │ - ldclt 7, cr15, [r4, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf9c6f7f6 │ │ │ │ + stclt 7, cr15, [r7, #-1016] @ 0xfffffc08 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef9bf │ │ │ │ + @ instruction: 0xf3c4bd00 │ │ │ │ + stmdbge r6, {r0, r1, r9, sp} │ │ │ │ + strtmi r9, [r8], -r8, lsl #4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d6 │ │ │ │ + andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ + @ instruction: 0xf004461a │ │ │ │ + strls r0, [r7], #-1039 @ 0xfffffbf1 │ │ │ │ + mrc2 7, 2, pc, cr0, cr5, {7} │ │ │ │ + stcllt 7, cr15, [sp], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwcs fp, #2937 @ 0xb79 │ │ │ │ - bllt 0x14a5a64 │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf44fbb7b │ │ │ │ + vbic.i32 q11, #4 @ 0x00000004 │ │ │ │ + addmi r0, fp, #16, 2 │ │ │ │ + cmpphi r1, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r0, r3, r4, r8, sl, fp, sp, pc} │ │ │ │ + vmax.s8 d20, d9, d24 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef8b3 │ │ │ │ + movwcs fp, #3286 @ 0xcd6 │ │ │ │ + ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9c5 │ │ │ │ - andcs fp, r1, #448 @ 0x1c0 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9bef7f6 │ │ │ │ - stclt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, r8, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf7fef98d │ │ │ │ + @ instruction: 0xf44fbcce │ │ │ │ + vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ + addsmi r0, r3, #16, 4 │ │ │ │ + @ instruction: 0x81a3f000 │ │ │ │ + rsbsvs pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + stmdbge r6, {r0, r3, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f50205 │ │ │ │ + @ instruction: 0xf7fef893 │ │ │ │ + stmdbge r6, {r1, r2, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ - andls r3, r9, #805306368 @ 0x30000000 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - ldrmi r9, [sl], -r7, lsl #4 │ │ │ │ + rsclt r2, r3, #805306368 @ 0x30000000 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf7f59406 │ │ │ │ - @ instruction: 0xf7fefe4f │ │ │ │ - movwcs fp, #3309 @ 0xced │ │ │ │ - bllt 0x1fa5aac │ │ │ │ - cmnpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf000428b │ │ │ │ - addsmi r8, r3, #1073741844 @ 0x40000014 │ │ │ │ - ldcge 4, cr15, [r9, #-504] @ 0xfffffe08 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7fd3406 │ │ │ │ + @ instruction: 0xf7fefbdf │ │ │ │ + blcs 0x96d90 │ │ │ │ + stclge 4, cr15, [r8, #-248] @ 0xffffff08 │ │ │ │ + stmdalt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subsvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + addcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #25097 @ 0x6209 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwmi lr, #31181 @ 0x79cd │ │ │ │ + ldc2l 7, cr15, [r4, #-976]! @ 0xfffffc30 │ │ │ │ + stclt 7, cr15, [pc], {254} @ 0xfe │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adcseq pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8b2f7f5 │ │ │ │ - ldcllt 7, cr15, [r6], {254} @ 0xfe │ │ │ │ - stmdbge r6, {r8, r9, sp} │ │ │ │ - @ instruction: 0x4628461a │ │ │ │ - @ instruction: 0xf98cf7f6 │ │ │ │ - stcllt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ - rsbsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc :128], r3 │ │ │ │ - vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - ldclge 4, cr15, [r9], #504 @ 0x1f8 │ │ │ │ + @ instruction: 0xffe0f7f4 │ │ │ │ + stclt 7, cr15, [r5], {254} @ 0xfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorsne pc, r9, #76546048 @ 0x4900000 │ │ │ │ + subscs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf892f7f5 │ │ │ │ - ldclt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ + @ instruction: 0xffd6f7f4 │ │ │ │ + ldcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ - strls r3, [r9], #-519 @ 0xfffffdf9 │ │ │ │ - movwls r2, #25344 @ 0x6300 │ │ │ │ - blx 0xff825b2a │ │ │ │ - stclt 7, cr15, [r5], #1016 @ 0x3f8 │ │ │ │ - @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7ffad49 │ │ │ │ - stmdbge r6, {r0, r3, r5, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf0044628 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r7, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf7f44306 │ │ │ │ - @ instruction: 0xf7fefd73 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r7, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 d16, d17, #64 │ │ │ │ + andcs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffccf7f4 │ │ │ │ + ldcllt 7, cr15, [r1], #-1016 @ 0xfffffc08 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adccs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffc2f7f4 │ │ │ │ + stcllt 7, cr15, [r7], #-1016 @ 0xfffffc08 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + submi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffb8f7f4 │ │ │ │ + mrrclt 7, 15, pc, sp, cr14 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adcne pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffaef7f4 │ │ │ │ + mrrclt 7, 15, pc, r3, cr14 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + adccc pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xffa4f7f4 │ │ │ │ + mcrrlt 7, 15, pc, r9, cr14 @ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rscscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xff9af7f4 │ │ │ │ + ldclt 7, cr15, [pc], #-1016 @ 0x677d0 │ │ │ │ + movwvc pc, #63055 @ 0xf64f @ │ │ │ │ + movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ + vsubl.s8 q9, d0, d14 │ │ │ │ + eormi r0, r3, r0, asr #4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + blmi 0xff552d94 │ │ │ │ + blls 0x441c4c │ │ │ │ + @ instruction: 0xf04f405a │ │ │ │ + @ instruction: 0xf0010300 │ │ │ │ + vrshl.s64 d8, d0, d31 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vsubl.s8 q9, d0, d9 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049506 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49407 │ │ │ │ + @ instruction: 0xf7fefc95 │ │ │ │ + stmdbge r6, {r4, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049506 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49407 │ │ │ │ + @ instruction: 0xf7fefc7b │ │ │ │ + stmdbge r6, {r1, r2, r4, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049506 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49407 │ │ │ │ + @ instruction: 0xf7fefc61 │ │ │ │ + stmdbge r6, {r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vrshr.s64 d17, d25, #64 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf0049506 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + strls r4, [r8, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f49407 │ │ │ │ + @ instruction: 0xf7fefc47 │ │ │ │ + @ instruction: 0xf44fbbc2 │ │ │ │ + vqdmlal.s q11, d0, d0[0] │ │ │ │ + @ instruction: 0xf004030f │ │ │ │ + andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ + vsubw.u8 q10, q10, d19 │ │ │ │ + andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ + blge 0xffc24ed4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mcr2 7, 4, pc, cr14, cr6, {7} @ │ │ │ │ + bllt 0xfec65ce0 │ │ │ │ + movtvs pc, #1103 @ 0x44f @ │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0x43a39207 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47e9206 │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fef93f │ │ │ │ + stmdbge r6, {r2, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffdf │ │ │ │ - stmdbge r6, {r0, r2, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff6f │ │ │ │ + stmdbge r6, {r1, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmov.i32 q9, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffd5 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q9, d0, d1 │ │ │ │ + @ instruction: 0xf7feff65 │ │ │ │ + stmdbge r6, {r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff5b │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q9, d16, d1[2] │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffcb │ │ │ │ - stmdbge r6, {r0, r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff51 │ │ │ │ + stmdbge r6, {r2, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s , d0, d1[6] │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff47 │ │ │ │ + stmdbge r6, {r1, r3, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 q9, d16, d25 │ │ │ │ + vsubl.s8 , d0, d25 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffc1 │ │ │ │ - stmdbge r6, {r0, r1, r2, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7feff3d │ │ │ │ + stmdbge r6, {r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q8, d0, d1[2] │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff33 │ │ │ │ + stmdbge r6, {r1, r2, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vmlal.s q10, d0, d1[3] │ │ │ │ + vmov.i32 d22, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff29 │ │ │ │ + stmdbge r6, {r2, r3, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vrshr.s64 d19, d25, #64 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff1f │ │ │ │ + stmdbge r6, {r1, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vrshr.s64 d16, d9, #64 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff15 │ │ │ │ + stmdbge r6, {r3, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff0b │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vsubl.s8 q10, d0, d9 │ │ │ │ + @ instruction: 0xf7f40205 │ │ │ │ + @ instruction: 0xf7feff01 │ │ │ │ + stmdbge r6, {r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffb7 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefef7 │ │ │ │ + stmdbge r6, {r1, r3, r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vrshr.s64 d22, d25, #64 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffad │ │ │ │ - stmdbge r6, {r0, r1, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefeed │ │ │ │ + stmdbge r6, {r4, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feffa3 │ │ │ │ - stmdbge r6, {r0, r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefee3 │ │ │ │ + stmdbge r6, {r1, r2, r8, r9, fp, ip, sp, pc} │ │ │ │ vmax.s8 d20, d9, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f40205 │ │ │ │ - @ instruction: 0xf7feff99 │ │ │ │ - @ instruction: 0xf64fbc3f │ │ │ │ - vsubw.s8 , q0, d15 │ │ │ │ - andcs r0, lr, #1006632961 @ 0x3c000001 │ │ │ │ - subeq pc, r0, #192, 4 │ │ │ │ - addsmi r4, r3, #35 @ 0x23 │ │ │ │ - stclge 4, cr15, [sp], #-504 @ 0xfffffe08 │ │ │ │ - ldmdavs sl, {r0, r1, r4, r6, r7, r8, r9, fp, lr} │ │ │ │ - subsmi r9, sl, pc, lsl #22 │ │ │ │ - movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrbhi pc, [ip, #-1]! @ │ │ │ │ - blx 0x14a452c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0x73a5f646 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - adcscs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x67c44 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - ldc2 7, cr15, [r4], {244} @ 0xf4 │ │ │ │ - ldclt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0x73a5f646 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andcc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x67c78 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - ldc2l 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ - bllt 0xffe25c90 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0x73a5f646 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addcs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x67cac │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r0], #-976 @ 0xfffffc30 │ │ │ │ - bllt 0xff7a5cc4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0x73a5f646 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbcs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - streq pc, [pc, #-4] @ 0x67ce0 │ │ │ │ - vabal.u8 , d4, d8 │ │ │ │ - strls r2, [r9, #-1409] @ 0xfffffa7f │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - mcrr2 7, 15, pc, r6, cr4 @ │ │ │ │ - bllt 0xff125cf8 │ │ │ │ - movtvs pc, #1103 @ 0x44f @ │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0x43a39207 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf47e9206 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fefe8d │ │ │ │ - @ instruction: 0xf44fbbaf │ │ │ │ - vqdmlal.s q11, d0, d0[0] │ │ │ │ - @ instruction: 0xf004030f │ │ │ │ - andls r0, r7, #-268435456 @ 0xf0000000 │ │ │ │ - vsubw.u8 q10, q10, d19 │ │ │ │ - andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - blge 0xff764f38 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf93ef7f6 │ │ │ │ - bllt 0xfe7a5d44 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbcsne pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff6ef7f4 │ │ │ │ - bllt 0xfe525d58 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rscsvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff64f7f4 │ │ │ │ - bllt 0xfe2a5d6c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbscs pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff5af7f4 │ │ │ │ - bllt 0x2025d80 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - sbccs pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff50f7f4 │ │ │ │ - bllt 0x1da5d94 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsbcc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff46f7f4 │ │ │ │ - bllt 0x1b25da8 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorpl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff3cf7f4 │ │ │ │ - bllt 0x18a5dbc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subeq pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff32f7f4 │ │ │ │ - bllt 0x1625dd0 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andsvs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff28f7f4 │ │ │ │ - bllt 0x13a5de4 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcscc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff1ef7f4 │ │ │ │ - bllt 0x1125df8 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - addseq pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff14f7f4 │ │ │ │ - bllt 0xea5e0c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - rsceq pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff0af7f4 │ │ │ │ - bllt 0xc25e20 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff00f7f4 │ │ │ │ - bllt 0x9a5e34 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - subsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 7, pc, cr6, cr4, {7} │ │ │ │ - bllt 0x725e48 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcsvs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr12, cr4, {7} @ │ │ │ │ - bllt 0x4a5e5c │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - andvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 7, pc, cr2, cr4, {7} @ │ │ │ │ - bllt 0x225e70 │ │ │ │ + @ instruction: 0xf7fefed9 │ │ │ │ + tstcs r0, #252, 20 @ 0xfc000 │ │ │ │ + movwne pc, #704 @ 0x2c0 @ │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcvc 0x0080f1b2 │ │ │ │ + vhadd.s8 , q0, │ │ │ │ + bcs 0x88118 │ │ │ │ + rscshi pc, r0, r0 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + b 0x1687f0 │ │ │ │ + @ instruction: 0xf5b30302 │ │ │ │ + @ instruction: 0xf0000f80 │ │ │ │ + vand q4, q0, q7 │ │ │ │ + @ instruction: 0xf5b381a3 │ │ │ │ + @ instruction: 0xf0001f00 │ │ │ │ + vrhadd.s8 q4, q8, q7 │ │ │ │ + blcs 0x8877c │ │ │ │ + subshi pc, r8, #0 │ │ │ │ + strbne pc, [r1], -r4, asr #7 @ │ │ │ │ + @ instruction: 0xf0002e02 │ │ │ │ + cdpcs 2, 0, cr8, cr3, cr13, {4} │ │ │ │ + adchi pc, r9, #0 │ │ │ │ + @ instruction: 0xf0002e01 │ │ │ │ + @ instruction: 0xf41482c0 │ │ │ │ + @ instruction: 0xf0410300 │ │ │ │ + vmvn.i32 q12, #203 @ 0x000000cb │ │ │ │ + movwls r2, #41475 @ 0xa203 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + movwls r4, #25091 @ 0x6203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs lr, #31181 @ 0x79cd │ │ │ │ + rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + bge 0xffda50c8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 6, pc, cr8, cr4, {7} │ │ │ │ - blt 0xfffa5e84 │ │ │ │ - vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ - b 0x16ca94 │ │ │ │ - @ instruction: 0xf1b20203 │ │ │ │ - suble r7, r1, r0, lsl #31 │ │ │ │ - adchi pc, ip, r0, lsl #4 │ │ │ │ - @ instruction: 0xf0002a00 │ │ │ │ - addcs r8, r0, #239 @ 0xef │ │ │ │ - rsbeq pc, r0, #192, 4 │ │ │ │ - movweq lr, #10756 @ 0x2a04 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - cmpphi sp, r0 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x81a2f200 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - bichi pc, sp, r0 │ │ │ │ - eorshi pc, fp, #0, 4 │ │ │ │ + @ instruction: 0xf9c0f7f6 │ │ │ │ + blt 0xfeda5ed4 │ │ │ │ + @ instruction: 0xf7ff2300 │ │ │ │ + vst2.16 {d11-d12}, [r4 :128], ip │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + eorle r0, r1, r0, lsl #30 │ │ │ │ + rscshi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vmov.i32 q12, #50944 @ 0x0000c700 │ │ │ │ - cdpcs 6, 0, cr1, cr2, cr1, {2} │ │ │ │ - addhi pc, ip, #0 │ │ │ │ - @ instruction: 0xf0002e03 │ │ │ │ - cdpcs 2, 0, cr8, cr1, cr8, {5} │ │ │ │ - adcshi pc, pc, #0 │ │ │ │ - andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbshi pc, sl, r1, asr #32 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - movwls r9, #25098 @ 0x620a │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - rsbsmi pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - @ instruction: 0xf47e9309 │ │ │ │ - stmdbge r6, {r2, r4, r5, r6, r7, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fef9bf │ │ │ │ - movwcs fp, #2740 @ 0xab4 │ │ │ │ - stmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - svceq 0x0000f5b3 │ │ │ │ - vhadd.s8 d13, d0, d18 │ │ │ │ - blcs 0x88b20 │ │ │ │ - orrshi pc, r0, #0 │ │ │ │ - rsceq r0, r2, #1622016 @ 0x18c000 │ │ │ │ - cmpphi fp, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - movweq pc, #28675 @ 0x7003 @ │ │ │ │ - blcs 0x1f6b48 │ │ │ │ - msrhi SPSR_c, #268435456 @ 0x10000000 │ │ │ │ - @ instruction: 0xf852a201 │ │ │ │ - svclt 0x0000f023 │ │ │ │ - ldrdeq r9, [r6], -sp │ │ │ │ - muleq r6, pc, r6 @ │ │ │ │ - andeq r7, r6, r3, lsl #24 │ │ │ │ - ldrdeq r9, [r6], -r7 │ │ │ │ - andeq r9, r6, r1, lsr #11 │ │ │ │ - andeq r9, r6, r9, ror #2 │ │ │ │ - andeq r9, r6, fp, lsr #2 │ │ │ │ + stmdbeq r3!, {r0, r4, r7, r8, r9, pc}^ │ │ │ │ + setend be │ │ │ │ + @ instruction: 0xf003815d │ │ │ │ + blcc 0xa8b20 │ │ │ │ + vqdmulh.s d2, d1, d6 │ │ │ │ + andge r8, r1, #-1811939327 @ 0x94000001 │ │ │ │ + @ instruction: 0xf023f852 │ │ │ │ + andeq r9, r6, r7, lsr #11 │ │ │ │ + andeq r9, r6, r9, ror #12 │ │ │ │ + andeq r7, r6, r5, asr #23 │ │ │ │ + andeq r9, r6, r1, lsr #13 │ │ │ │ + andeq r9, r6, r9, ror #10 │ │ │ │ + andeq r9, r6, pc, lsr #2 │ │ │ │ + strdeq r9, [r6], -r1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svceq 0x0080f414 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubl.u8 , d4, d9 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ vsubl.u8 , d4, d8 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vmlal.u , d20, d0[1] │ │ │ │ + andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ + svclt 0x00089307 │ │ │ │ + eorcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - @ instruction: 0xf04f920b │ │ │ │ - svclt 0x000b0401 │ │ │ │ - sbccs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - addvs pc, r5, #74448896 @ 0x4700000 │ │ │ │ + @ instruction: 0xf647bf18 │ │ │ │ + @ instruction: 0xf04f52dd │ │ │ │ + svclt 0x000c0401 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movwls r9, #25600 @ 0x6400 │ │ │ │ - blx 0x1925f90 │ │ │ │ - blt 0x1965fb4 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + blx 0x1925f54 │ │ │ │ + blt 0x1925f78 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - rsclt r9, r2, #8, 4 @ 0x80000000 │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ - strtmi r2, [r8], -r1, lsl #4 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 q9, d4, d3 │ │ │ │ + stmdbge r6, {r8, r9, ip, lr} │ │ │ │ + subseq r4, r2, r8, lsr #12 │ │ │ │ + rsclt r9, r2, #-1610612736 @ 0xa0000000 │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ - rsbeq r0, r4, r2, lsl r2 │ │ │ │ - @ instruction: 0xf7f6940a │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ + vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ + movwls r4, #25603 @ 0x6403 │ │ │ │ + @ instruction: 0xf7f69407 │ │ │ │ @ instruction: 0xf7fefbf3 │ │ │ │ - movwcs fp, #2632 @ 0xa48 │ │ │ │ - ldmlt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs fp, #2631 @ 0xa47 │ │ │ │ + ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - addcs sl, r0, #124, 20 @ 0x7c000 │ │ │ │ + addcs sl, r0, #503808 @ 0x7b000 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ sbcshi pc, sl, #0 │ │ │ │ - strhi pc, [r3, #-512] @ 0xfffffe00 │ │ │ │ + strhi pc, [r6, #-512] @ 0xfffffe00 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - vst3.8 {d24,d26,d28}, [pc :128], r0 │ │ │ │ + vst3.8 {d24,d26,d28}, [pc :128], r3 │ │ │ │ vbic.i32 q11, #1536 @ 0x00000600 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [lr, #-0] @ │ │ │ │ - ldrbhi pc, [fp, #576] @ 0x240 @ │ │ │ │ + strbhi pc, [r2, #-0]! @ │ │ │ │ + ldrbhi pc, [lr, #576] @ 0x240 @ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vmin.s8 d8, d16, d5 │ │ │ │ + vmin.s8 d8, d16, d6 │ │ │ │ subcs r8, r0, #267386880 @ 0xff00000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ rsbcs r8, r0, #92, 14 @ 0x1700000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorcs r8, r0, #28049408 @ 0x1ac0000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r8, asr #20 │ │ │ │ + strtmi sl, [r1], -r7, asr #20 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf8d5fd57 │ │ │ │ + @ instruction: 0xf8d5fd75 │ │ │ │ andcs r3, r1, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - blx 0x1d2605e │ │ │ │ - ldmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0x1d26022 │ │ │ │ + ldmiblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subpl pc, r2, #196, 6 @ 0x10000003 │ │ │ │ - bicne pc, r4, r4, asr #7 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ vmlsl.u8 , d4, d1 │ │ │ │ - vrsubhn.i16 d21, q2, q0 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - tstls sl, pc │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - vrsubhn.i16 d25, q2, q3 │ │ │ │ - movwls r1, #33857 @ 0x8441 │ │ │ │ - andls r9, r9, r7, lsl #2 │ │ │ │ - bcs 0x20d0dc │ │ │ │ + vaddw.u8 , q2, d3 │ │ │ │ + movwls r5, #38400 @ 0x9600 │ │ │ │ + vaddw.u8 , q2, d7 │ │ │ │ + strls r1, [r6], -r1, asr #6 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + movwls r1, #33988 @ 0x84c4 │ │ │ │ + bcs 0x20d09c │ │ │ │ rsbshi pc, r5, #0, 4 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ addeq r0, r0, #1610612742 @ 0x60000006 │ │ │ │ strdeq r0, [r3], #-20 @ 0xffffffec │ │ │ │ andseq r0, fp, pc, lsr #32 │ │ │ │ @ instruction: 0xf64a0007 │ │ │ │ - vsubl.s8 q11, d16, d1 │ │ │ │ + vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vrsra.s64 d21, d29, #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9c9 │ │ │ │ - vmla.i8 , q13, q5 │ │ │ │ + vmla.i8 , q13, │ │ │ │ vsubl.s8 q8, d16, d21 │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9b5 │ │ │ │ - @ instruction: 0xf649b9b6 │ │ │ │ + @ instruction: 0xf649b9b5 │ │ │ │ vmlal.s q11, d16, d1[3] │ │ │ │ @ instruction: 0xf6490205 │ │ │ │ vqdmlal.s , d16, d1[2] │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9a1 │ │ │ │ - blcs 0x3d67c8 │ │ │ │ + blcs 0x3d6788 │ │ │ │ stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strtvc pc, [r5], #1606 @ 0x646 │ │ │ │ + ldrbtvs pc, [sp], #1606 @ 0x646 @ │ │ │ │ ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf6492300 │ │ │ │ vmov.i32 , #2304 @ 0x00000900 │ │ │ │ movwcc r0, #4613 @ 0x1205 │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ svclt 0x0008429e │ │ │ │ @ instruction: 0xf7f64622 │ │ │ │ @ instruction: 0xf7fef987 │ │ │ │ - @ instruction: 0xf004b988 │ │ │ │ - vaddl.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 , q2, d0 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - andls r3, r9, r3, lsl #6 │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - andne lr, r6, #3358720 @ 0x334000 │ │ │ │ - vaddl.u8 , d4, d11 │ │ │ │ - movwls r2, #32771 @ 0x8003 │ │ │ │ - eoreq r9, r0, #10 │ │ │ │ - blcs 0x45d1f0 │ │ │ │ - blcs 0x3dc23c │ │ │ │ - bcs 0x3d7dc4 │ │ │ │ + @ instruction: 0xf004b987 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + vaddl.u8 q9, d4, d3 │ │ │ │ + vsubw.u8 , q2, d3 │ │ │ │ + stmib sp, {r8, ip, lr}^ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r1, sl, r1, asr #4 │ │ │ │ + andls r0, fp, #32, 4 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r7, #-2147483647 @ 0x80000001 │ │ │ │ + blcs 0x45d1b4 │ │ │ │ + blcs 0x3dc200 │ │ │ │ + bcs 0x3d7d88 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ mrrcne 3, 0, r2, ip, cr0 │ │ │ │ @ instruction: 0xf649b319 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fefa11 │ │ │ │ - vmul.i8 , q5, q7 │ │ │ │ + vmul.i8 , q5, │ │ │ │ vsubl.s8 q8, d16, d21 │ │ │ │ vhsub.s8 d16, d10, d5 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ stmdbcs r0, {r0, r2, r8, r9} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9fd │ │ │ │ - stmdbcs r0, {r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ - ldclge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ - vshl.s8 d18, d1, d7 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + stmdbcs r0, {r0, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ + stclge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ + @ instruction: 0xf6462401 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ bfi r0, r2, #4, #23 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ addsmi sp, r3, #95 @ 0x5f │ │ │ │ cmpphi lr, r0 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - stmdbge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdbge lr!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strbne pc, [r1], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ cdpcs 6, 0, cr8, cr3, cr11, {7} │ │ │ │ strhi pc, [fp, -r0] │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ eoreq r8, r7, #20, 14 @ 0x500000 │ │ │ │ ldrhi pc, [r3, -r0, lsl #2]! │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r1, r2, r5, r6, r7, r9}^ │ │ │ │ - @ instruction: 0xf0042308 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf53e3206 │ │ │ │ - stmdbge r6, {r1, r4, r6, r8, fp, sp, pc} │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + rsceq r9, r6, #8, 4 @ 0x80000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r9, #402653184 @ 0x18000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf53e9307 │ │ │ │ + stmdbge r6, {r0, r4, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fefdef │ │ │ │ - vorr.i16 d27, #195 @ 0x00c3 │ │ │ │ - vsubl.u8 q10, d4, d3 │ │ │ │ - eoreq r5, r6, #0, 6 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf004b912 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + eoreq r3, r6, #201326592 @ 0xc000000 │ │ │ │ + andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ vsubl.u8 , d4, d11 │ │ │ │ + movwls r4, #25091 @ 0x6203 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ strcs sp, [r1], #-1035 @ 0xfffffbf5 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcscc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef9a5 │ │ │ │ - @ instruction: 0xf649b8f2 │ │ │ │ + @ instruction: 0xf649b8f1 │ │ │ │ vmla.f d22, d16, d1[3] │ │ │ │ @ instruction: 0xf6490105 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ - blcs 0x68ac4 │ │ │ │ + blcs 0x68a88 │ │ │ │ strmi fp, [sl], -r8, lsl #30 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef991 │ │ │ │ - @ instruction: 0xf3c4b8de │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ + @ instruction: 0xf3c4b8dd │ │ │ │ + @ instruction: 0xf0043303 │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r9, sl, ip, lr}^ │ │ │ │ - vsubw.u8 q11, q2, d6 │ │ │ │ - movwls r3, #33539 @ 0x8303 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - movwls r1, #45889 @ 0xb341 │ │ │ │ + strls r3, [r6], -r8, lsl #4 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + movwls r4, #29443 @ 0x7303 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf414930a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ ldrbvs pc, [r5, -r9, asr #12] @ │ │ │ │ streq pc, [r5, -r0, asr #5] │ │ │ │ sbcvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef969 │ │ │ │ - @ instruction: 0xf64ab8b6 │ │ │ │ - vsubl.s8 q11, d16, d1 │ │ │ │ + @ instruction: 0xf64ab8b5 │ │ │ │ + vmlal.s q11, d0, d1[7] │ │ │ │ @ instruction: 0xf64a0205 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ + vrsra.s64 d21, d29, #64 │ │ │ │ cdpcs 3, 0, cr0, cr0, cr5, {0} │ │ │ │ sadd16mi fp, sl, r8 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ movwcs r4, #1576 @ 0x628 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef955 │ │ │ │ - addcs fp, r0, #10616832 @ 0xa20000 │ │ │ │ + addcs fp, r0, #10551296 @ 0xa10000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf3c4a8d6 │ │ │ │ + @ instruction: 0xf3c4a8d5 │ │ │ │ strtmi r1, [r1], -r1, asr #12 │ │ │ │ cdpcs 8, 0, cr10, cr2, cr6, {0} │ │ │ │ - rsbshi pc, sp, #0 │ │ │ │ + addhi pc, r0, #0 │ │ │ │ @ instruction: 0xf0002e03 │ │ │ │ - mcrcs 2, 0, r8, cr1, cr7, {4} │ │ │ │ - adcshi pc, r0, #0 │ │ │ │ - blx 0xff126332 │ │ │ │ + mcrcs 2, 0, r8, cr1, cr10, {4} │ │ │ │ + adcshi pc, r3, #0 │ │ │ │ + blx 0xff8a62f6 │ │ │ │ @ instruction: 0xf1000224 │ │ │ │ - andcs r8, r1, #40, 6 @ 0xa0000000 │ │ │ │ + andcs r8, r1, #-1409286144 @ 0xac000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xff8ef7f5 │ │ │ │ - stmlt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - andeq pc, pc, r4 │ │ │ │ + stmlt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + smlalbtne pc, r1, r4, r3 @ │ │ │ │ strpl pc, [r0], -r4, asr #7 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - eoreq r9, r7, #9 │ │ │ │ - subne pc, r1, r4, asr #7 │ │ │ │ - andls r9, fp, r6, lsl #12 │ │ │ │ andcs pc, r3, r4, asr #7 │ │ │ │ - andls r9, r8, #-1073741823 @ 0xc0000001 │ │ │ │ + eoreq r9, r7, #-1879048192 @ 0x90000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r8, #-1073741822 @ 0xc0000002 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + tstls r7, r6, lsl #12 │ │ │ │ strle r9, [ip], #-10 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f69400 │ │ │ │ @ instruction: 0xf7fef915 │ │ │ │ - bcs 0x3d6548 │ │ │ │ + bcs 0x3d6508 │ │ │ │ stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - strtvc pc, [r5], #1606 @ 0x646 │ │ │ │ + ldrbtvs pc, [sp], #1606 @ 0x646 @ │ │ │ │ ldreq pc, [r2], #-704 @ 0xfffffd40 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ andls r3, r0, #268435456 @ 0x10000000 │ │ │ │ subsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ cdpcs 6, 0, cr4, cr0, cr8, {1} │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8fcf7f6 │ │ │ │ - stmdalt r9, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfec263c2 │ │ │ │ + blx 0xff3a6386 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andle r4, lr, r3, lsr #32 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ @ instruction: 0xf7fef9a3 │ │ │ │ - stmdbge r6, {r4, r5, fp, ip, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r5, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xf7fef8d7 │ │ │ │ - strtmi fp, [r1], -fp, lsr #16 │ │ │ │ + strtmi fp, [r1], -sl, lsr #16 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb8f │ │ │ │ + @ instruction: 0xf44ffbad │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ addshi pc, sl, r0 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - ldmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r4, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f7030f │ │ │ │ @ instruction: 0xf7fef983 │ │ │ │ - @ instruction: 0x4621b810 │ │ │ │ + strtmi fp, [r1], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7f2a806 │ │ │ │ - @ instruction: 0xf44ffb75 │ │ │ │ + @ instruction: 0xf44ffb93 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf5b3d00e │ │ │ │ @ instruction: 0xf47e1f80 │ │ │ │ - @ instruction: 0xf8d5a83c │ │ │ │ + @ instruction: 0xf8d5a83b │ │ │ │ ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf96af7f7 │ │ │ │ - svclt 0x00f7f7fd │ │ │ │ + svclt 0x00f6f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1da6478 │ │ │ │ - svclt 0x00f2f7fd │ │ │ │ + blx 0x1da643c │ │ │ │ + svclt 0x00f1f7fd │ │ │ │ subsvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ bicvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ svclt 0x00182e00 │ │ │ │ strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xffdcf7f5 │ │ │ │ - svclt 0x00ddf7fd │ │ │ │ + svclt 0x00dcf7fd │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ andsle r2, sp, r2, lsl #22 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc99c8 │ │ │ │ + blcs 0xc998c │ │ │ │ strbhi pc, [r6, #-0] @ │ │ │ │ @ instruction: 0xf1000222 │ │ │ │ vorr.i32 q12, #12779520 @ 0x00c30000 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ - rsceq r3, r3, #1610612736 @ 0x60000000 │ │ │ │ - svcge 0x00fbf53d │ │ │ │ + andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + andls r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + rsceq r9, r3, #469762048 @ 0x1c000000 │ │ │ │ + svcge 0x00faf53d │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mrc2 7, 1, pc, cr4, cr4, {7} │ │ │ │ - svclt 0x00bcf7fd │ │ │ │ + svclt 0x00bbf7fd │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x16264de │ │ │ │ + blx 0x1da64a2 │ │ │ │ @ instruction: 0xf57d02e6 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ @ instruction: 0xf7fdf8bd │ │ │ │ - @ instruction: 0xf5b3bfae │ │ │ │ + @ instruction: 0xf5b3bfad │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf004afe4 │ │ │ │ - vaddw.u8 q8, q2, d15 │ │ │ │ - andcs r5, r0, #0, 6 │ │ │ │ - andls r9, r8, #1073741826 @ 0x40000002 │ │ │ │ - smlalbtne pc, r1, r4, r3 @ │ │ │ │ - sbcne pc, r4, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, sl, #402653184 @ 0x18000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf414910b │ │ │ │ - andls r0, r7, #-1644167168 @ 0x9e000000 │ │ │ │ + @ instruction: 0xf004afe3 │ │ │ │ + vsubw.u8 q8, q2, d15 │ │ │ │ + tstcs r0, r3, lsl #4 │ │ │ │ + tstls r8, r9, lsl #6 │ │ │ │ + movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + bicne pc, r4, r4, asr #7 │ │ │ │ + andls r9, r7, #738197504 @ 0x2c000000 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + @ instruction: 0xf414910a │ │ │ │ + movwls r0, #25758 @ 0x649e │ │ │ │ strhi pc, [r4, #-0]! │ │ │ │ svceq 0x0080f5b4 │ │ │ │ - svcge 0x00cbf47d │ │ │ │ + svcge 0x00caf47d │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ @ instruction: 0xfff0f7f5 │ │ │ │ - svclt 0x0085f7fd │ │ │ │ + svclt 0x0084f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf86af7fc │ │ │ │ - svclt 0x0080f7fd │ │ │ │ + svclt 0x007ff7fd │ │ │ │ ldrtmi r2, [r3], -r1, lsl #8 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcscc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ @ instruction: 0xf7fdff71 │ │ │ │ - strcs fp, [r1], #-3954 @ 0xfffff08e │ │ │ │ + strcs fp, [r1], #-3953 @ 0xfffff08f │ │ │ │ stmdbge r6, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ @ instruction: 0xff64f7f5 │ │ │ │ - svclt 0x0065f7fd │ │ │ │ + svclt 0x0064f7fd │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ mcr2 7, 0, pc, cr10, cr13, {7} @ │ │ │ │ - svclt 0x005ff7fd │ │ │ │ + svclt 0x005ef7fd │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ vhadd.s8 d13, d0, d20 │ │ │ │ - blcs 0x89b94 │ │ │ │ - ldrhi pc, [r2] │ │ │ │ + blcs 0x89b58 │ │ │ │ + ldrhi pc, [r3] │ │ │ │ @ instruction: 0xf10002e3 │ │ │ │ - vst1.16 {d8-d10}, [r4 :256], r0 │ │ │ │ - blcs 0x18813bc │ │ │ │ - strhi pc, [sl], r0 │ │ │ │ + vst1.16 {d8-d10}, [r4 :256], r1 │ │ │ │ + blcs 0x1881380 │ │ │ │ + strhi pc, [fp], r0 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldrhi pc, [fp], r0 │ │ │ │ + ldrhi pc, [ip], r0 │ │ │ │ @ instruction: 0xf47d2b40 │ │ │ │ - movwcs sl, #8064 @ 0x1f80 │ │ │ │ + movwcs sl, #8063 @ 0x1f7f │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ strls r0, [r8, #-1295] @ 0xfffffaf1 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - blx 0xfe2a65e6 │ │ │ │ - svclt 0x0036f7fd │ │ │ │ + strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ + blx 0xfe2a65aa │ │ │ │ + svclt 0x0035f7fd │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - strtmi r3, [r8], -r6, lsl #4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + andls r3, r8, #805306368 @ 0x30000000 │ │ │ │ subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ @ instruction: 0xf6479200 │ │ │ │ - vsubl.s8 q11, d16, d5 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [sl], #-1027 @ 0xfffffbfd │ │ │ │ + movwls r4, #25859 @ 0x6503 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1287 @ 0xfffffaf9 │ │ │ │ @ instruction: 0xffcaf7f5 │ │ │ │ - svclt 0x0017f7fd │ │ │ │ + svclt 0x0016f7fd │ │ │ │ rsceq r0, r0, #1605632 @ 0x188000 │ │ │ │ @ instruction: 0xf002d418 │ │ │ │ - bcs 0x228e7c │ │ │ │ - svcge 0x0049f63d │ │ │ │ + bcs 0x228e40 │ │ │ │ + svcge 0x0048f63d │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f022 │ │ │ │ - andeq r8, r6, r1, lsl r8 │ │ │ │ - strdeq r6, [r6], -r3 │ │ │ │ - andeq r8, r6, sp, asr #15 │ │ │ │ - strdeq r6, [r6], -r3 │ │ │ │ - andeq r8, r6, pc, ror #14 │ │ │ │ - andeq r8, r6, r5, lsr r7 │ │ │ │ - andeq r8, r6, r7, lsl #14 │ │ │ │ - ldrdeq r8, [r6], -r5 │ │ │ │ + ldrdeq r8, [r6], -fp │ │ │ │ + @ instruction: 0x000664b5 │ │ │ │ + muleq r6, r7, r7 │ │ │ │ + @ instruction: 0x000664b5 │ │ │ │ + andeq r8, r6, r7, lsr r7 │ │ │ │ + strdeq r8, [r6], -fp │ │ │ │ + andeq r8, r6, sp, asr #13 │ │ │ │ + muleq r6, r7, r6 │ │ │ │ andeq pc, r3, #2 │ │ │ │ vst1.8 {d25-d28}, [pc], fp │ │ │ │ vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ - vmlal.u q8, d4, d0[0] │ │ │ │ - andcs r4, r1, r3, lsl #2 │ │ │ │ - vaddw.u8 , q2, d8 │ │ │ │ - smlabtls sl, r4, r1, r1 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - tstls r9, r4, lsl r0 │ │ │ │ - tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0040240 │ │ │ │ + andcs r0, r1, pc, lsl #2 │ │ │ │ + tstcs r0, r9, lsl #2 │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ - @ instruction: 0xf5b4d074 │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - stmdbge r6, {r1, r3, r4, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmlal.s q11, d0, d1[4] │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - mrc2 7, 6, pc, cr4, cr5, {7} │ │ │ │ - mrclt 7, 6, APSR_nzcv, cr5, cr13, {7} │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + vaddw.u8 , q2, d8 │ │ │ │ + andsmi r1, r4, r4, asr #3 │ │ │ │ + rsbsle r9, r8, sl, lsl #2 │ │ │ │ + svceq 0x0080f5b4 │ │ │ │ + svcge 0x001af47d │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rsbvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f59300 │ │ │ │ + @ instruction: 0xf7fdfed5 │ │ │ │ + @ instruction: 0xf3c4bed5 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs r9, #4871 @ 0x1307 │ │ │ │ + vmlal.u q8, d4, d1[4] │ │ │ │ + svclt 0x00582203 │ │ │ │ + andls sl, r8, #98304 @ 0x18000 │ │ │ │ + stmdbge r6, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r9, #40, 12 @ 0x2800000 │ │ │ │ + ssaxmi fp, sl, r4 │ │ │ │ + movwls r2, #514 @ 0x202 │ │ │ │ + mcr2 7, 7, pc, cr4, cr4, {7} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr11, cr13, {7} │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - andeq pc, pc, #4 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - rsbeq r2, r1, #67108864 @ 0x4000000 │ │ │ │ - svclt 0x00594628 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - @ instruction: 0xf7f49300 │ │ │ │ - @ instruction: 0xf7fdfee5 │ │ │ │ - @ instruction: 0xf3c4bebd │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + movwls r3, #25091 @ 0x6203 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwls r9, #29193 @ 0x7209 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + andcs sp, r1, #-1073741806 @ 0xc0000012 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49200 │ │ │ │ + @ instruction: 0xf7fdfecd │ │ │ │ + vmull.p8 , d20, d20 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ - @ instruction: 0xf4143206 │ │ │ │ - smlalbble r0, r9, r0, r3 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - mcr2 7, 6, pc, cr14, cr4, {7} @ │ │ │ │ - mcrlt 7, 5, pc, cr6, cr13, {7} @ │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - streq pc, [r0], #1044 @ 0x414 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - movwcs fp, #7945 @ 0x1f09 │ │ │ │ + andls r4, r8, #201326592 @ 0xc000000 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + @ instruction: 0xf414030f │ │ │ │ + movwls r0, #29824 @ 0x7480 │ │ │ │ + movwcs fp, #7944 @ 0x1f08 │ │ │ │ + svclt 0x00139209 │ │ │ │ stmdbge r6, {sl, sp} │ │ │ │ - svclt 0x001e461a │ │ │ │ - andcs r2, r2, #67108864 @ 0x4000000 │ │ │ │ + movwcs r4, #5658 @ 0x161a │ │ │ │ + andcs fp, r2, #28, 30 @ 0x70 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - @ instruction: 0xf7fdfeb1 │ │ │ │ - vmull.p8 , d20, d9 │ │ │ │ - vsubl.u8 q9, d4, d3 │ │ │ │ - stmib sp, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ - @ instruction: 0xf0042308 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf4143206 │ │ │ │ - stmdbge r6, {r7, r8, r9} │ │ │ │ - movwcs fp, #3862 @ 0xf16 │ │ │ │ - andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ - movwls r4, #1576 @ 0x628 │ │ │ │ - mrc2 7, 4, pc, cr8, cr4, {7} │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr0, cr13, {7} │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - mcr2 7, 3, pc, cr2, cr5, {7} @ │ │ │ │ - mcrlt 7, 3, pc, cr3, cr13, {7} @ │ │ │ │ - movwcs r2, #1025 @ 0x401 │ │ │ │ - stmdbge r6, {r1, r9, sp} │ │ │ │ - strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - mcr2 7, 4, pc, cr2, cr4, {7} @ │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr10, cr13, {7} │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0044023 │ │ │ │ - @ instruction: 0xf5b3020f │ │ │ │ - andls r0, r8, #128, 30 @ 0x200 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ - vhadd.s8 d13, d0, d23 │ │ │ │ - blcs 0x89790 │ │ │ │ - ldrhi pc, [sl], #-0 │ │ │ │ - svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr9, cr13, {3} │ │ │ │ - andcs r2, r1, #0, 6 │ │ │ │ + @ instruction: 0xf7fdfeaf │ │ │ │ + vmull.p8 , d20, d6 │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf4149307 │ │ │ │ + vsubw.u8 q8, q10, d0 │ │ │ │ + svclt 0x00182203 │ │ │ │ + andls r2, r8, #0, 6 │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + strtmi r3, [r8], -r3, lsl #4 │ │ │ │ + movwls r9, #521 @ 0x209 │ │ │ │ + andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ + @ instruction: 0xf7f42202 │ │ │ │ + @ instruction: 0xf7fdfe95 │ │ │ │ + movwcs fp, #7788 @ 0x1e6c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip], {244} @ 0xf4 │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr8, cr13, {7} │ │ │ │ - movwvs pc, #63040 @ 0xf640 @ │ │ │ │ - @ instruction: 0xf0004023 │ │ │ │ - @ instruction: 0xf5b384d5 │ │ │ │ + andne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfe5f │ │ │ │ + strcs fp, [r1], #-3679 @ 0xfffff1a1 │ │ │ │ + andcs r2, r2, #0, 6 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f49400 │ │ │ │ + @ instruction: 0xf7fdfe7f │ │ │ │ + @ instruction: 0xf44fbe56 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, asr #6 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svceq 0x0080f5b3 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + eorle r2, r7, r6, lsl #8 │ │ │ │ + mvnhi pc, #0, 4 │ │ │ │ + @ instruction: 0xf0002b00 │ │ │ │ + @ instruction: 0xf5b38417 │ │ │ │ @ instruction: 0xf47d7f00 │ │ │ │ - blmi 0xfec541c8 │ │ │ │ - blls 0x442894 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47f0300 │ │ │ │ - @ instruction: 0x4628a9fb │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - movwcs fp, #10471 @ 0x28e7 │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ + movwcs sl, #3701 @ 0xe75 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfbfd │ │ │ │ - @ instruction: 0xf7f2be19 │ │ │ │ - vst2.16 {d31,d33}, [pc :256] │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl r3 │ │ │ │ - svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 2, pc, cr7, cr13, {3} @ │ │ │ │ - ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble r6!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ - subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ - @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113e34 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r1, r3, r4, r5, r7, pc}^ @ │ │ │ │ - ldclt 0, cr15, [ip], #12 │ │ │ │ - cdplt 0, 11, cr12, cr14, cr0, {6} │ │ │ │ - @ instruction: 0xf962f7f2 │ │ │ │ + @ instruction: 0xf7fdfc19 │ │ │ │ + @ instruction: 0xf640be34 │ │ │ │ + eormi r6, r3, pc, lsl #6 │ │ │ │ + ldrbhi pc, [r3], #0 @ │ │ │ │ + svcvc 0x0000f5b3 │ │ │ │ + mcrge 4, 3, pc, cr4, cr13, {3} @ │ │ │ │ + ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + ldmibge r7!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + stmialt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfff267ea │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr5, cr13, {7} │ │ │ │ + @ instruction: 0xf99af7f2 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf47d1f80 │ │ │ │ - @ instruction: 0xf8d5ae2a │ │ │ │ - blcs 0x6b4ac8 │ │ │ │ - @ instruction: 0xf1a3d93b │ │ │ │ - bcs 0x2291b0 │ │ │ │ - ldclge 6, cr15, [r1, #-248] @ 0xffffff08 │ │ │ │ - blcs 0x1b75c0 │ │ │ │ - ldm pc, {r0, r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ - bmi 0x13248cc │ │ │ │ - cdpmi 8, 4, cr4, cr14, cr8, {2} │ │ │ │ - @ instruction: 0xf946f7f2 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andsle r4, r5, r3, lsr #32 │ │ │ │ + @ instruction: 0xf8d5ae43 │ │ │ │ + blcs 0x6b4a58 │ │ │ │ + @ instruction: 0xf1a3d976 │ │ │ │ + bcs 0x229140 │ │ │ │ + stclge 6, cr15, [sl, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1b7550 │ │ │ │ + adcshi pc, sl, r0, lsl #4 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + strhgt fp, [r0], #204 @ 0xcc │ │ │ │ + @ instruction: 0xf7f2bebe │ │ │ │ + vst2.16 {d31,d33}, [pc :256]! │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - mcrge 4, 0, pc, cr13, cr13, {3} @ │ │ │ │ + mcrge 4, 1, pc, cr6, cr13, {3} @ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - ldmdble r4!, {r0, r3, r4, r8, r9, fp, sp}^ │ │ │ │ + ldmdble fp!, {r0, r3, r4, r8, r9, fp, sp} │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ @ instruction: 0xf63e2a07 │ │ │ │ - blcc 0x1113dc0 │ │ │ │ - vqdmulh.s d2, d0, d5 │ │ │ │ - ldm pc, {r2, r3, r7, pc}^ @ │ │ │ │ - stchi 0, cr15, [ip], {3} │ │ │ │ - cdphi 8, 8, cr8, cr14, cr8, {4} │ │ │ │ - ldrdcs pc, [r8], r5 │ │ │ │ - stmdble sl, {r0, r3, r4, r9, fp, sp}^ │ │ │ │ - movteq pc, #418 @ 0x1a2 @ │ │ │ │ - @ instruction: 0xf63e2b07 │ │ │ │ - bcc 0x1113d9c │ │ │ │ - ldmdale r0, {r0, r2, r9, fp, sp}^ │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - @ instruction: 0x37373f3f │ │ │ │ - blcs 0x4446e0 │ │ │ │ - ldcge 6, cr15, [r7, #-504] @ 0xfffffe08 │ │ │ │ - blx 0xf1130 │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - tstle r0, sl, lsr #31 │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stcge 4, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff0d │ │ │ │ - movwcs fp, #19866 @ 0x4d9a │ │ │ │ - movwcs lr, #10230 @ 0x27f6 │ │ │ │ - movwcs lr, #2036 @ 0x7f4 │ │ │ │ - movwcs lr, #26610 @ 0x67f2 │ │ │ │ - blcs 0x462920 │ │ │ │ - ldclge 6, cr15, [r9], #504 @ 0x1f8 │ │ │ │ - blx 0xf116c │ │ │ │ - pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ - smlaltble r0, r2, sl, pc @ │ │ │ │ - svcvc 0x0060f013 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - stclge 4, cr15, [sp], #248 @ 0xf8 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfeef │ │ │ │ - movwcs fp, #19836 @ 0x4d7c │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdff8d │ │ │ │ - movwcs fp, #11637 @ 0x2d75 │ │ │ │ - bcs 0x462978 │ │ │ │ - ldclge 6, cr15, [r9], {126} @ 0x7e │ │ │ │ - @ instruction: 0xf4164096 │ │ │ │ - mvnle r0, sl, lsr #31 │ │ │ │ - svcvc 0x0060f016 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - @ instruction: 0xf7fed1ea │ │ │ │ - movwcs fp, #3278 @ 0xcce │ │ │ │ - movwcs lr, #6118 @ 0x17e6 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfba3 │ │ │ │ - blcs 0x457f38 │ │ │ │ - stclge 6, cr15, [r1], {126} @ 0x7e │ │ │ │ - @ instruction: 0xf416409e │ │ │ │ - tstle r8, sl, lsr #31 │ │ │ │ - svcvc 0x0060f016 │ │ │ │ - movwcs fp, #36632 @ 0x8f18 │ │ │ │ - ldcge 4, cr15, [r7], #248 @ 0xf8 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfeb9 │ │ │ │ - movwcs fp, #3398 @ 0xd46 │ │ │ │ - movwcs lr, #26560 @ 0x67c0 │ │ │ │ - movwcs lr, #10182 @ 0x27c6 │ │ │ │ - movwcs lr, #26556 @ 0x67bc │ │ │ │ - movwcs lr, #18362 @ 0x47ba │ │ │ │ - movwcs lr, #18360 @ 0x47b8 │ │ │ │ - movwcs lr, #2028 @ 0x7ec │ │ │ │ - movwcs lr, #10218 @ 0x27ea │ │ │ │ - movwcs lr, #26600 @ 0x67e8 │ │ │ │ - addsmi lr, r3, #60293120 @ 0x3980000 │ │ │ │ - stclge 4, cr15, [fp, #-500]! @ 0xfffffe0c │ │ │ │ - vqdmlal.s q9, d0, d0[4] │ │ │ │ - b 0x169668 │ │ │ │ - @ instruction: 0xf5b20203 │ │ │ │ - @ instruction: 0xf0001f80 │ │ │ │ - vqshl.s8 d8, d2, d0 │ │ │ │ - bcs 0x1089c60 │ │ │ │ - ldrthi pc, [r9], #0 @ │ │ │ │ - strbthi pc, [r1], #512 @ 0x200 @ │ │ │ │ + blcc 0x1113db4 │ │ │ │ + stmdale sp, {r0, r2, r8, r9, fp, sp}^ │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stmdami r8, {r1, r3, r6, r9, fp, lr}^ │ │ │ │ + @ instruction: 0xf7f24e4e │ │ │ │ + vst2.16 {d31,d33}, [pc :128], r1 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl r3 │ │ │ │ + @ instruction: 0xf5b3d015 │ │ │ │ + @ instruction: 0xf47d1f80 │ │ │ │ + @ instruction: 0xf8d5ae09 │ │ │ │ + blcs 0x6b4acc │ │ │ │ + @ instruction: 0xf1a3d974 │ │ │ │ + bcs 0x2291b4 │ │ │ │ + ldcge 6, cr15, [r0, #-248]! @ 0xffffff08 │ │ │ │ + blcs 0x1b75c4 │ │ │ │ + addhi pc, ip, r0, lsl #4 │ │ │ │ + @ instruction: 0xf003e8df │ │ │ │ + stmhi r8, {r2, r3, r7, sl, fp, pc} │ │ │ │ + @ instruction: 0xf8d58e8e │ │ │ │ + bcs 0x6b0af0 │ │ │ │ + @ instruction: 0xf1a2d94a │ │ │ │ + blcs 0x2295d8 │ │ │ │ + ldcge 6, cr15, [lr, #-248] @ 0xffffff08 │ │ │ │ + bcs 0x1b71e8 │ │ │ │ + ldm pc, {r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ + svccc 0x003ff002 │ │ │ │ + svcvs 0x006f3737 │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + andcs sl, r1, #1216 @ 0x4c0 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + @ instruction: 0xf013d110 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r9, #448 @ 0x1c0 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xff0af7f6 │ │ │ │ + ldclt 7, cr15, [r6, #1012] @ 0x3f4 │ │ │ │ + ldrb r2, [r6, r4, lsl #6]! │ │ │ │ + ldrb r2, [r4, r2, lsl #6]! │ │ │ │ + ldrb r2, [r2, r0, lsl #6]! │ │ │ │ + ldrb r2, [r0, r6, lsl #6]! │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + andcs sl, r1, #62720 @ 0xf500 │ │ │ │ + vpmax.u8 d15, d3, d2 │ │ │ │ + svceq 0x00aaf413 │ │ │ │ + @ instruction: 0xf013d142 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r8, #59648 @ 0xe900 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mcr2 7, 7, pc, cr12, cr6, {7} @ │ │ │ │ + ldcllt 7, cr15, [r8, #-1012]! @ 0xfffffc0c │ │ │ │ + andcs r2, r1, #4, 6 @ 0x10000000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xff8af7f6 │ │ │ │ + ldcllt 7, cr15, [r1, #-1012]! @ 0xfffffc0c │ │ │ │ + ldrb r2, [r6, r2, lsl #6]! │ │ │ │ + @ instruction: 0xf67e2a0f │ │ │ │ + @ instruction: 0x4096acd5 │ │ │ │ + svceq 0x00aaf416 │ │ │ │ + @ instruction: 0xf016d1ef │ │ │ │ + svclt 0x00187f60 │ │ │ │ + mvnle r2, r8, lsl #6 │ │ │ │ + stcllt 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + strb r2, [r6, r0, lsl #6]! │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + blx 0xfe8a696a │ │ │ │ + ldcllt 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf67e2b0f │ │ │ │ + @ instruction: 0x409eacbd │ │ │ │ + svceq 0x00aaf416 │ │ │ │ + @ instruction: 0xf016d118 │ │ │ │ + svclt 0x00187f60 │ │ │ │ + @ instruction: 0xf43e2308 │ │ │ │ + andcs sl, r1, #45824 @ 0xb300 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 5, pc, cr6, cr6, {7} │ │ │ │ + stcllt 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + strb r2, [r0, r0, lsl #6] │ │ │ │ + strb r2, [r6, r6, lsl #6] │ │ │ │ + ldr r2, [ip, r2, lsl #6]! │ │ │ │ + ldr r2, [sl, r6, lsl #6]! │ │ │ │ + ldr r2, [r8, r4, lsl #6]! │ │ │ │ + strb r2, [ip, r4, lsl #6]! │ │ │ │ + strb r2, [sl, r0, lsl #6]! │ │ │ │ + strb r2, [r8, r2, lsl #6]! │ │ │ │ + strb r2, [r6, r6, lsl #6]! │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + cmncs r0, #6592 @ 0x19c0 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ + svcne 0x0080f5b2 │ │ │ │ + ldrhi pc, [r0], #-0 │ │ │ │ + strhi pc, [r8], #512 @ 0x200 │ │ │ │ + @ instruction: 0xf0002a40 │ │ │ │ + vqshl.s8 d8, d23, d16 │ │ │ │ + bcs 0x89d88 │ │ │ │ + strbthi pc, [ip], #0 @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8b8f7f2 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf81af7f7 │ │ │ │ + ldclt 7, cr15, [r1, #-1012] @ 0xfffffc0c │ │ │ │ + eoreq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svceq 0x0000f5b2 │ │ │ │ + stmdale pc!, {r0, r5, ip, lr, pc}^ @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - strtmi r8, [r1], -sp, ror #9 │ │ │ │ - @ instruction: 0xf7f2a806 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f74628 │ │ │ │ - @ instruction: 0xf7fdf81d │ │ │ │ - @ instruction: 0xf404bd15 │ │ │ │ - @ instruction: 0xf5b20220 │ │ │ │ - eorle r0, r1, r0, lsl #30 │ │ │ │ - bcs 0x9ec24 │ │ │ │ - addhi pc, fp, r0 │ │ │ │ + vaddl.u8 q12, d20, d11 │ │ │ │ + @ instruction: 0xf0041341 │ │ │ │ + rsceq r0, r0, #-268435456 @ 0xf0000000 │ │ │ │ + orrhi pc, pc, r0, lsl #2 │ │ │ │ + @ instruction: 0xf0002b02 │ │ │ │ + blcs 0x1490e8 │ │ │ │ + @ instruction: 0x81b6f000 │ │ │ │ + andls r2, r6, #1024 @ 0x400 │ │ │ │ + cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ + @ instruction: 0x81b9f000 │ │ │ │ + @ instruction: 0xf47d43a3 │ │ │ │ + stmdbge r6, {r0, r3, r5, r8, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7f24628 │ │ │ │ + @ instruction: 0xf7fdfd33 │ │ │ │ + vqdmulh.s , q10, d2[6] │ │ │ │ + @ instruction: 0xf0045300 │ │ │ │ + strtmi r0, [r8], -pc, lsl #4 │ │ │ │ + stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andls r1, fp, #268435460 @ 0x10000004 │ │ │ │ + andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ + eorcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + strls r2, [r7, #-1027] @ 0xfffffbfd │ │ │ │ + @ instruction: 0xf7f5940a │ │ │ │ + @ instruction: 0xf7fdfd7f │ │ │ │ + svclt 0x0000bccb │ │ │ │ + addseq lr, r0, r0, lsr r5 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ + movwcs r6, #776 @ 0x308 │ │ │ │ + vst2.8 {d9-d12}, [r4], sl │ │ │ │ + @ instruction: 0xf5b30320 │ │ │ │ + andsle r0, r5, r0, lsl #30 │ │ │ │ + svceq 0x0020f5b3 │ │ │ │ + stclge 4, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ + @ instruction: 0xf57d06db │ │ │ │ + @ instruction: 0xf014ace7 │ │ │ │ + @ instruction: 0xf47e0301 │ │ │ │ + andcs sl, r3, #3276800 @ 0x320000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + strls r3, [r9], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf81af7fd │ │ │ │ + stclt 7, cr15, [r0], #1012 @ 0x3f4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xaa6b00 │ │ │ │ + ldclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ + svceq 0x0020f5b2 │ │ │ │ + ldclge 4, cr15, [r0], {125} @ 0x7d │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf4149307 │ │ │ │ + @ instruction: 0xf3c42f70 │ │ │ │ + andls r3, sl, #201326592 @ 0xc000000 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + mrsls r5, (UNDEF: 57) │ │ │ │ + movwls r9, #25099 @ 0x620b │ │ │ │ + ldcge 4, cr15, [ip], #500 @ 0x1f4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xfe226b3c │ │ │ │ + ldcllt 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ movtne pc, #5060 @ 0x13c4 @ │ │ │ │ + @ instruction: 0xf10002e6 │ │ │ │ + blcs 0x108e44 │ │ │ │ + sbcshi pc, r5, r0 │ │ │ │ + @ instruction: 0xf47d2b03 │ │ │ │ + beq 0x953e10 │ │ │ │ + smullscs pc, r1, r5, r8 @ │ │ │ │ + streq pc, [pc], #-4 @ 0x68b6c │ │ │ │ + bcs 0x68fdc │ │ │ │ + @ instruction: 0xf44fbf0c │ │ │ │ + eorscs r4, ip, #112, 4 │ │ │ │ + @ instruction: 0x4323b29b │ │ │ │ + addsmi r9, r3, #402653184 @ 0x18000000 │ │ │ │ + svcge 0x00e9f47d │ │ │ │ + blcs 0x84834 │ │ │ │ + msrhi CPSR_fs, r0, asr #32 │ │ │ │ + orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ + orrseq pc, r5, #192, 4 │ │ │ │ + strtmi r2, [r8], -r0, lsl #4 │ │ │ │ + @ instruction: 0xf7ef6bd9 │ │ │ │ + stclvs 15, cr15, [fp, #-372]! @ 0xfffffe8c │ │ │ │ + andscs r6, r0, fp, lsr #11 │ │ │ │ + blx 0xffca6b6e │ │ │ │ + rscvs r2, fp, r2, lsl #6 │ │ │ │ + mcrrlt 7, 15, pc, sl, cr13 @ │ │ │ │ + andsle r2, fp, r0, ror #22 │ │ │ │ + blcs 0x89ec48 │ │ │ │ + blcs 0x109cd74 │ │ │ │ + blcs 0x9cdb0 │ │ │ │ + ldclge 4, cr15, [sl], #-500 @ 0xfffffe0c │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - blcs 0x1090c0 │ │ │ │ - @ instruction: 0x81aaf000 │ │ │ │ - @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xc916c │ │ │ │ - vst1.8 {d25-d28}, [pc], r6 │ │ │ │ - vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf000030f │ │ │ │ - @ instruction: 0x43a381bc │ │ │ │ - stcge 4, cr15, [sp, #-500]! @ 0xfffffe0c │ │ │ │ + svceq 0x0020f414 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf47d9306 │ │ │ │ + rsccs sl, r2, #27904 @ 0x6d00 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ - stcllt 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - strtmi r3, [r8], -r6, lsl #4 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - andcs r9, r1, #-1342177280 @ 0xb0000000 │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vmlal.s q9, d16, d1[3] │ │ │ │ - vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ - strls r2, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - stc2 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ - stcllt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ - addseq lr, r0, r0, lsr r5 │ │ │ │ + blx 0x4a6bbc │ │ │ │ + stclt 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff94f7f1 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stc2 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [r3], #-1012 @ 0xfffffc0c │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + @ instruction: 0xf5b3d02b │ │ │ │ + @ instruction: 0xf47d6f60 │ │ │ │ + vmov.i32 q13, #50687 @ 0x0000c5ff │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + @ instruction: 0xf0043203 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r9, sl}^ │ │ │ │ + movwcs r3, #61958 @ 0xf206 │ │ │ │ + movwvs lr, #35277 @ 0x89cd │ │ │ │ + movwls r2, #41728 @ 0xa300 │ │ │ │ msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf004210f │ │ │ │ - andls r0, r7, #15728640 @ 0xf00000 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r6, #8, 12 @ 0x800000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - andne lr, r9, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf5b3d015 │ │ │ │ + @ instruction: 0xf5b3d03c │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf8d5acf0 │ │ │ │ - ldrbeq r3, [fp], r8, asr #1 │ │ │ │ - stclge 5, cr15, [fp], #500 @ 0x1f4 │ │ │ │ - movweq pc, #4116 @ 0x1014 @ │ │ │ │ - ldmdage r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8d5ac3f │ │ │ │ + cmpeq r9, r8, asr #1 │ │ │ │ + ldcge 5, cr15, [sl], #-500 @ 0xfffffe0c │ │ │ │ + @ instruction: 0xf53d07e2 │ │ │ │ + movwcs sl, #8070 @ 0x1f86 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - strcc r4, [r1], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf7fd9609 │ │ │ │ - @ instruction: 0xf7fdf81d │ │ │ │ - stmdbge r6, {r2, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa2b │ │ │ │ - @ instruction: 0xf5b2bc9f │ │ │ │ - @ instruction: 0xf47d0f20 │ │ │ │ - @ instruction: 0xf3c4acd4 │ │ │ │ - movwls r5, #29184 @ 0x7200 │ │ │ │ - vsubl.u8 , d4, d6 │ │ │ │ + ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ + @ instruction: 0xf7fc9609 │ │ │ │ + @ instruction: 0xf7fdff6d │ │ │ │ + andcs fp, pc, #248832 @ 0x3cc00 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vst2.8 {d18-d21}, [pc], r8 │ │ │ │ + vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vst2.32 {d16-d19}, [pc :128], r0 │ │ │ │ + vmvn.i32 q10, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #5 │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + vrshr.u64 d20, d3, #60 │ │ │ │ + tstls r7, r3, lsl #8 │ │ │ │ + @ instruction: 0xf47d9406 │ │ │ │ + andcs sl, r2, #5888 @ 0x1700 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0x1c26c86 │ │ │ │ + bllt 0xff666c8c │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff3ef7f1 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + mrc2 7, 2, pc, cr0, cr6, {7} │ │ │ │ + bllt 0xff3e6ca0 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf934f7fd │ │ │ │ + bllt 0xff266cac │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xff2ef7f1 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + stc2l 7, cr15, [sl], #-1004 @ 0xfffffc14 │ │ │ │ + bllt 0xfefe6cc0 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + andls r9, r9, #738197504 @ 0x2c000000 │ │ │ │ + andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ + andls r9, r8, #402653184 @ 0x18000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubl.u8 , d4, d7 │ │ │ │ + @ instruction: 0xf4142203 │ │ │ │ + andls r4, sl, #112, 8 @ 0x70000000 │ │ │ │ + blge 0xff9a5ee4 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + andne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfc53 │ │ │ │ + @ instruction: 0xf3c4bb9f │ │ │ │ @ instruction: 0xf0043303 │ │ │ │ - movwls r0, #33295 @ 0x820f │ │ │ │ - svccs 0x0070f414 │ │ │ │ - movtne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwls r9, #45577 @ 0xb209 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf47d930a │ │ │ │ - stmdbge r6, {r6, r7, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdfa89 │ │ │ │ - vmull.u8 , d20, d0 │ │ │ │ - rsceq r1, r0, #67108865 @ 0x4000001 │ │ │ │ - adcshi pc, sp, r0, lsl #2 │ │ │ │ - @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x148ef0 │ │ │ │ - stcge 4, cr15, [pc], #500 @ 0x68d8c │ │ │ │ - @ instruction: 0xf8950a23 │ │ │ │ - @ instruction: 0xf00420d1 │ │ │ │ - tsteq fp, pc, lsl #8 │ │ │ │ - svclt 0x000c2a00 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addslt r2, fp, #60, 4 @ 0xc0000003 │ │ │ │ - movwls r4, #25379 @ 0x6323 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - svcvs 0x002bafed │ │ │ │ - @ instruction: 0xf0402b00 │ │ │ │ - vrhadd.s8 d24, d4, d31 │ │ │ │ - vsubw.s8 , q8, d0 │ │ │ │ - andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6ba470 │ │ │ │ - @ instruction: 0xff42f7ef │ │ │ │ - strvs r6, [fp, #3435]! @ 0xd6b │ │ │ │ - @ instruction: 0xf7f12010 │ │ │ │ - movwcs pc, #11221 @ 0x2bd5 @ │ │ │ │ - @ instruction: 0xf7fd60eb │ │ │ │ - blcs 0x1897d20 │ │ │ │ - stmdale r4!, {r0, r1, r3, r4, ip, lr, pc} │ │ │ │ - rsbsle r2, r0, r0, lsr #22 │ │ │ │ - rsbsle r2, lr, r0, asr #22 │ │ │ │ - @ instruction: 0xf47d2b00 │ │ │ │ - vmvn.i32 q13, #52991 @ 0x0000ceff │ │ │ │ - @ instruction: 0xf0044303 │ │ │ │ movwls r0, #25103 @ 0x620f │ │ │ │ - svceq 0x0020f414 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #29192 @ 0x7208 │ │ │ │ - ldclge 4, cr15, [r1], #-500 @ 0xfffffe0c │ │ │ │ - stmdbge r6, {r1, r5, r6, r7, r9, sp} │ │ │ │ - @ instruction: 0xf7f54628 │ │ │ │ - @ instruction: 0xf7fdfa13 │ │ │ │ - @ instruction: 0x4621bc30 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfd11 │ │ │ │ - @ instruction: 0xf5b3bc27 │ │ │ │ - eorle r6, sp, r0, asr #30 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - mrrcge 4, 7, pc, r9, cr13 @ │ │ │ │ - msreq CPSR_, #4, 8 @ 0x4000000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ - streq pc, [pc], -r4 │ │ │ │ - @ instruction: 0xf5b39207 │ │ │ │ - @ instruction: 0xf3c40f00 │ │ │ │ - strls r4, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf04f9206 │ │ │ │ - stmib sp, {r9}^ │ │ │ │ - eorsle ip, ip, r9, lsl #4 │ │ │ │ - svceq 0x0020f5b3 │ │ │ │ - mcrrge 4, 7, pc, r1, cr13 @ │ │ │ │ - ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - @ instruction: 0xf57d015f │ │ │ │ - @ instruction: 0x07e0ac3c │ │ │ │ - svcge 0x0088f53d │ │ │ │ - andcs r2, r3, #67108864 @ 0x4000000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0x9609441e │ │ │ │ - @ instruction: 0xff6ef7fc │ │ │ │ - bllt 0xffde6c8c │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + cmnpvs r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + blge 0xff3a5f14 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fdffdf │ │ │ │ + andcs fp, pc, #140, 22 @ 0x23000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwcs r2, #62216 @ 0xf308 │ │ │ │ moveq pc, #192, 4 │ │ │ │ - rsbsmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - addsmi r4, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - streq pc, [pc], #-4 @ 0x68cbc │ │ │ │ - strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ - ldcge 4, cr15, [r9], {125} @ 0x7d │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + blge 0xfed25f48 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfb6f │ │ │ │ - @ instruction: 0x4621bbd9 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdfe51 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fd4628 │ │ │ │ - @ instruction: 0xf7fdf935 │ │ │ │ - strtmi fp, [r1], -r9, asr #23 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdfc6b │ │ │ │ - @ instruction: 0xf3c4bbbf │ │ │ │ - movwls r4, #45571 @ 0xb203 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - andcs r3, r0, #1610612736 @ 0x60000000 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + @ instruction: 0xf7fdfb6b │ │ │ │ + andls fp, r9, #116736 @ 0x1c800 │ │ │ │ + movwls r2, #45568 @ 0xb200 │ │ │ │ + andls r2, r8, #67108864 @ 0x4000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r9, r7, #402653184 @ 0x18000000 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ @ instruction: 0xf47d920a │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - mrrc2 7, 15, pc, r4, cr5 @ │ │ │ │ - bllt 0xfe8e6d34 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ - @ instruction: 0xf47d6370 │ │ │ │ - andcs sl, r1, #210944 @ 0x33800 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xffe0f7f3 │ │ │ │ - bllt 0xfe426d5c │ │ │ │ - movwcs r2, #527 @ 0x20f │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - vsubw.s8 q9, q0, d15 │ │ │ │ - vsubw.s8 q8, q8, d16 │ │ │ │ - eormi r0, r3, r0, lsl #5 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - vrshr.u64 d20, d3, #60 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf47d9407 │ │ │ │ - andcs sl, r2, #180, 22 @ 0x2d000 │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x1ba6d8a │ │ │ │ - bllt 0x1da6d90 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - stmib sp, {r0, r1, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d10 │ │ │ │ - movwcs r4, #4611 @ 0x1203 │ │ │ │ - ldrbtmi pc, [r0], #-1044 @ 0xfffffbec @ │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andeq pc, r0, #79 @ 0x4f │ │ │ │ - @ instruction: 0xf47d9208 │ │ │ │ - stmdbge r6, {r2, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d19, d25, #64 │ │ │ │ + vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ stc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ - bllt 0x1666dc8 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ + bllt 0x1626d8c │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf4149306 │ │ │ │ + movwls r9, #25096 @ 0x6208 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf4149307 │ │ │ │ @ instruction: 0xf47d6370 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #23 │ │ │ │ + ldrmi sl, [sl], -r5, lsl #23 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xff98f7f3 │ │ │ │ - bllt 0x1226dec │ │ │ │ + bllt 0x11e6db0 │ │ │ │ stmdbge r6, {r0, r1, r5, r9, fp} │ │ │ │ tsteq fp, r8, lsr #12 │ │ │ │ tstmi r3, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf7f29306 │ │ │ │ @ instruction: 0xf7fdfcc1 │ │ │ │ - @ instruction: 0x43a3bb3b │ │ │ │ - blge 0x1ce6008 │ │ │ │ + @ instruction: 0x43a3bb3a │ │ │ │ + blge 0x1ca5fcc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff426de6 │ │ │ │ - bllt 0xd26e14 │ │ │ │ + blx 0xff426daa │ │ │ │ + bllt 0xce6dd8 │ │ │ │ subsne r6, fp, r8, ror #30 │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - ldc2 0, cr15, [r2], {186} @ 0xba │ │ │ │ + blx 0xff7a50da │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0c06819 │ │ │ │ - @ instruction: 0xe6c0f8bd │ │ │ │ + strb pc, [r3], r7, lsl #17 @ │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ mlale lr, r3, r2, r4 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, pc, #79872 @ 0x13800 │ │ │ │ + andcs sl, pc, #78848 @ 0x13400 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.s8 q9, q0, d8 │ │ │ │ vsubl.u8 q8, d20, d16 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ tstcs pc, r3, lsl #12 │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ strcc lr, [r6], -sp, asr #19 │ │ │ │ andsmi r0, r4, r3, lsr #22 │ │ │ │ subsle r4, r1, ip, lsl #5 │ │ │ │ @ instruction: 0xf47d4294 │ │ │ │ - @ instruction: 0xf8d5ab38 │ │ │ │ + @ instruction: 0xf8d5ab37 │ │ │ │ ldrbeq r2, [r0], r8, asr #1 │ │ │ │ - blge 0xd66484 │ │ │ │ + blge 0xd26448 │ │ │ │ movweq pc, #4115 @ 0x1013 @ │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr14, cr13, {3} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr13, cr13, {3} │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ strcc r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ @ instruction: 0xf7fdfcb3 │ │ │ │ - andcs fp, pc, #236, 20 @ 0xec000 │ │ │ │ + andcs fp, pc, #962560 @ 0xeb000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmib sp, {r0, r1, r9, sl, ip, sp}^ │ │ │ │ vsubw.u8 q9, q2, d8 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ movwcs r3, #62982 @ 0xf606 │ │ │ │ moveq pc, #192, 4 │ │ │ │ vqdmlsl.s q8, d0, d17 │ │ │ │ andsmi r0, ip, r0, lsl #5 │ │ │ │ mulsle r4, r4, r2 │ │ │ │ @ instruction: 0xf47d429c │ │ │ │ - @ instruction: 0xf8d5ab10 │ │ │ │ + @ instruction: 0xf8d5ab0f │ │ │ │ cmpeq pc, r8, asr #1 │ │ │ │ - blge 0x3664d4 │ │ │ │ + blge 0x326498 │ │ │ │ @ instruction: 0xf53d07cc │ │ │ │ - movwcs sl, #7767 @ 0x1e57 │ │ │ │ + movwcs sl, #7766 @ 0x1e56 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrmi r4, [lr], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ @ instruction: 0xf7fdfc8b │ │ │ │ - stmdbge r6, {r2, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ @ instruction: 0xf7fdfe17 │ │ │ │ - @ instruction: 0x4621babf │ │ │ │ + @ instruction: 0x4621babe │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fe07 │ │ │ │ + @ instruction: 0xf8d5fe25 │ │ │ │ andcs r3, r8, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ strtmi r0, [r8], -pc, lsl #6 │ │ │ │ stc2 7, cr15, [r2], #-984 @ 0xfffffc28 │ │ │ │ - blt 0xfec66f18 │ │ │ │ + blt 0xfec26edc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ stc2l 7, cr15, [r2, #1008]! @ 0x3f0 │ │ │ │ - blt 0xfeb26f24 │ │ │ │ + blt 0xfeae6ee8 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [r2, #964]! @ 0x3c4 │ │ │ │ + mrc2 7, 0, pc, cr0, cr1, {7} │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fdfc0d │ │ │ │ - @ instruction: 0x4621ba9a │ │ │ │ + @ instruction: 0x4621ba99 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r4, #848 @ 0x350 │ │ │ │ - bge 0xff3e6550 │ │ │ │ + rsceq pc, r4, #1328 @ 0x530 │ │ │ │ + bge 0xff3a6514 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff426f3e │ │ │ │ - blt 0xfe3e6f5c │ │ │ │ + blx 0xff426f02 │ │ │ │ + blt 0xfe3a6f20 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 1, pc, cr8, cr1, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr6, cr1, {7} @ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ strle r0, [r3], #-743 @ 0xfffffd19 │ │ │ │ ldc2 7, cr15, [r6, #984] @ 0x3d8 │ │ │ │ - blt 0xfe126f74 │ │ │ │ - blx 0x1726f5e │ │ │ │ - blt 0x1fe6f7c │ │ │ │ + blt 0xfe0e6f38 │ │ │ │ + blx 0x1726f22 │ │ │ │ + blt 0x1fa6f40 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr, #964]! @ 0x3c4 │ │ │ │ + stc2l 7, cr15, [ip, #964] @ 0x3c4 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf8baf7f5 │ │ │ │ - blt 0x1ce6f94 │ │ │ │ + blt 0x1ca6f58 │ │ │ │ suble r2, r0, pc, lsl #20 │ │ │ │ svclt 0x000c2a0d │ │ │ │ strcs r2, [r1], #-1026 @ 0xfffffbfe │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f59400 │ │ │ │ @ instruction: 0xf7fdfacb │ │ │ │ - vst1.16 {d27-d28}, [pc :128], r0 │ │ │ │ + vst1.16 {d27-d28}, [pc :64] │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r0, r3, #64, 4 │ │ │ │ - bge 0xfe5661c4 │ │ │ │ + bge 0xfe526188 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf836f7f4 │ │ │ │ - blt 0x1526fd4 │ │ │ │ + blt 0x14e6f98 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ + stc2 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ @ instruction: 0xf88ef7f5 │ │ │ │ - blt 0x11e6fec │ │ │ │ + blt 0x11a6fb0 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ - stc2l 7, cr15, [r0, #964]! @ 0x3c4 │ │ │ │ + ldc2l 7, cr15, [lr, #964]! @ 0x3c4 │ │ │ │ strle r0, [r5], #-736 @ 0xfffffd20 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xff726fda │ │ │ │ - blt 0xf27004 │ │ │ │ + blx 0xff726f9e │ │ │ │ + blt 0xee6fc8 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ @ instruction: 0xf7fdfa89 │ │ │ │ - blcs 0x978e0 │ │ │ │ - ldcge 4, cr15, [r4, #500]! @ 0x1f4 │ │ │ │ + blcs 0x978a0 │ │ │ │ + ldcge 4, cr15, [r3, #500]! @ 0x1f4 │ │ │ │ ldr r2, [sp, r1, lsl #8]! │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0xf7fdf807 │ │ │ │ - strtmi fp, [r1], -r3, lsr #20 │ │ │ │ + strtmi fp, [r1], -r2, lsr #20 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r1, #12096 @ 0x2f40 │ │ │ │ + rsceq pc, r1, #14016 @ 0x36c0 │ │ │ │ stmdbge r6, {r2, r3, r4, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fdfe09 │ │ │ │ - @ instruction: 0x4621ba17 │ │ │ │ + @ instruction: 0x4621ba16 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - rsceq pc, r4, #11328 @ 0x2c40 │ │ │ │ + rsceq pc, r4, #13248 @ 0x33c0 │ │ │ │ stmdbge r6, {r0, r2, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ @ instruction: 0xf7fdfd13 │ │ │ │ - @ instruction: 0xf8d5ba0b │ │ │ │ + @ instruction: 0xf8d5ba0a │ │ │ │ ldrtmi r3, [r2], -r8, lsl #1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x1727058 │ │ │ │ - ldmiblt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0x172701c │ │ │ │ + ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ stmdbge r6, {r0, r3, r9, sp} │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf7f6030f │ │ │ │ @ instruction: 0xf7fdfa4f │ │ │ │ - @ instruction: 0x4621b9f4 │ │ │ │ + @ instruction: 0x4621b9f3 │ │ │ │ @ instruction: 0xf7f1a806 │ │ │ │ - movwcs pc, #3365 @ 0xd25 @ │ │ │ │ + movwcs pc, #3395 @ 0xd43 @ │ │ │ │ stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ @ instruction: 0xf7fdf831 │ │ │ │ - @ instruction: 0xf5b3b9e8 │ │ │ │ + @ instruction: 0xf5b3b9e7 │ │ │ │ @ instruction: 0xf47d0f20 │ │ │ │ - andcs sl, r0, #122880 @ 0x1e000 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svccs 0x0070f414 │ │ │ │ - andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf0049208 │ │ │ │ - andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d11 │ │ │ │ - andls r2, sl, #805306368 @ 0x30000000 │ │ │ │ - bge 0x2e62d8 │ │ │ │ - stmdbge r6, {r0, sl, sp} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - blx 0x1a70ce │ │ │ │ - stmiblt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0xf10002e1 │ │ │ │ - bcs 0x109b7c │ │ │ │ - adcshi pc, r6, #0 │ │ │ │ - @ instruction: 0xf47d2a03 │ │ │ │ - blmi 0xff1138dc │ │ │ │ - blls 0x443180 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47e0300 │ │ │ │ - strtmi sl, [r8], -r5, lsl #27 │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fb40f0 │ │ │ │ - vmvn.i16 d27, #49408 @ 0xc100 │ │ │ │ - tstcs r0, r3, lsl #6 │ │ │ │ - smlabtcc r8, sp, r9, lr │ │ │ │ + @ instruction: 0xf004aa1d │ │ │ │ + vsubl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf4143303 │ │ │ │ + stmib sp, {r4, r5, r6, r8, r9, sl, fp, sp}^ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + vmlal.u , d4, d1[0] │ │ │ │ + andls r5, fp, #0, 6 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + andls r9, r7, #402653184 @ 0x18000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf47d920a │ │ │ │ + strcs sl, [r1], #-2567 @ 0xfffff5f9 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + rscscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f59400 │ │ │ │ + @ instruction: 0xf7fdfb03 │ │ │ │ + vmul.f , q10, d1[0] │ │ │ │ + rsceq r1, r1, #268435460 @ 0x10000004 │ │ │ │ + addshi pc, pc, #0, 2 │ │ │ │ + @ instruction: 0xf0002a02 │ │ │ │ + bcs 0x149bb4 │ │ │ │ + ldmibge r0!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r1, r6, r7, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + stcge 4, cr15, [r3, #504] @ 0x1f8 │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + blt 0xca70e0 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ - andls r4, r6, #805306368 @ 0x30000000 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r2, r8, #0, 2 │ │ │ │ andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d026 │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #6606 @ 0x19ce │ │ │ │ - strtmi r4, [r8], -sl, lsl #12 │ │ │ │ - movwls sl, #2310 @ 0x906 │ │ │ │ - @ instruction: 0xf9b4f7f4 │ │ │ │ - stmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - rsbeq r9, r6, #8, 2 │ │ │ │ - stmib sp, {r0, r1, r2, r4, r8, sl, ip, lr, pc}^ │ │ │ │ - movwcs r2, #774 @ 0x306 │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - @ instruction: 0xf47d4370 │ │ │ │ - @ instruction: 0x2601a9b4 │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - strls r4, [r0], -r8, lsr #12 │ │ │ │ - @ instruction: 0xf99af7f4 │ │ │ │ - ldmdblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fdfaeb │ │ │ │ - movwls fp, #31083 @ 0x796b │ │ │ │ - andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ + eorle r9, r6, r9, lsl #2 │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + stmibge ip, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strmi r2, [sl], -r1, lsl #6 │ │ │ │ + stmdbge r6, {r3, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf7f49300 │ │ │ │ + @ instruction: 0xf7fdf9b3 │ │ │ │ + @ instruction: 0xf3c4b98a │ │ │ │ + vaddw.u8 q9, q2, d3 │ │ │ │ + @ instruction: 0xf0044303 │ │ │ │ + tstls r8, pc, lsl #4 │ │ │ │ + ldrle r0, [r7, #-615] @ 0xfffffd99 │ │ │ │ + movwcs r9, #774 @ 0x306 │ │ │ │ + movwls r9, #37383 @ 0x9207 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + ldmibge r2!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldrmi r2, [sl], -r1, lsl #12 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ - strls r3, [r9], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xff827194 │ │ │ │ - ldmdblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vaddl.u8 q10, d4, d19 │ │ │ │ - @ instruction: 0xf5b35280 │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47d4206 │ │ │ │ - stmdbge r6, {r3, r7, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fb4628 │ │ │ │ - @ instruction: 0xf7fdf989 │ │ │ │ - @ instruction: 0xf003b949 │ │ │ │ - movwls r0, #45827 @ 0xb303 │ │ │ │ + @ instruction: 0xf7f49600 │ │ │ │ + @ instruction: 0xf7fdf999 │ │ │ │ + movwcs fp, #6512 @ 0x1970 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xffb27140 │ │ │ │ + stmdblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwcs r9, #4870 @ 0x1306 │ │ │ │ + stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ + ldrmi r4, [sl], -r8, lsr #12 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f49409 │ │ │ │ + @ instruction: 0xf7fdfadd │ │ │ │ + vst2.16 {d27,d29}, [pc :64], ip │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ + eormi r0, r3, pc, lsl #6 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strpl pc, [r0], #964 @ 0x3c4 │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + stmibge r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf988f7fb │ │ │ │ + stmdblt r7, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + movweq pc, #12291 @ 0x3003 @ │ │ │ │ + andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ + movwcs r9, #779 @ 0x30b │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - tstcs r0, r1 │ │ │ │ - stmib sp, {r3, r9, ip, pc}^ │ │ │ │ - vaddw.u8 q8, q2, d6 │ │ │ │ - andls r1, sl, #196, 4 @ 0x4000000c │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + andsmi r1, ip, r4, asr #5 │ │ │ │ + andle r9, pc, sl, lsl #4 │ │ │ │ + svceq 0x0080f5b4 │ │ │ │ + stmdbge r6!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r6, {r8, r9, sp} │ │ │ │ + @ instruction: 0xf6494628 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + movwls r0, #517 @ 0x205 │ │ │ │ + @ instruction: 0xf920f7f5 │ │ │ │ + stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + vmax.s8 d20, d7, d24 │ │ │ │ + vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf914f7f5 │ │ │ │ + ldmdblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwcs r2, #527 @ 0x20f │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + movwvc pc, #63040 @ 0xf640 @ │ │ │ │ + moveq pc, #192, 4 │ │ │ │ + andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + adceq pc, r0, #192, 4 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + addsmi r3, r3, #-1073741824 @ 0xc0000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + addhi pc, pc, r0 │ │ │ │ + andvs pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + adchi pc, fp, r0, lsl #4 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + @ instruction: 0xf6408105 │ │ │ │ + vsubl.s8 , d0, d15 │ │ │ │ + addsmi r0, r3, #128, 4 │ │ │ │ + teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47d4293 │ │ │ │ + andcs sl, r0, #540672 @ 0x84000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf8daf7fc │ │ │ │ + stmialt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - andls r4, r9, #28 │ │ │ │ - @ instruction: 0xf5b4d00f │ │ │ │ - @ instruction: 0xf47d0f80 │ │ │ │ - movwcs sl, #2408 @ 0x968 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ + movwcs r1, #4673 @ 0x1241 │ │ │ │ + movwls r9, #25099 @ 0x620b │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #41479 @ 0xa207 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ subsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf7f59300 │ │ │ │ - @ instruction: 0xf7fdf921 │ │ │ │ - movwcs fp, #6434 @ 0x1922 │ │ │ │ + @ instruction: 0xf7fdf975 │ │ │ │ + @ instruction: 0xf004b8c1 │ │ │ │ + @ instruction: 0xf414030f │ │ │ │ + movwls r2, #28543 @ 0x6f7f │ │ │ │ + ldmge r4!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdavs sl, {r2, r6, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, pc, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + stcge 4, cr15, [r7], {126} @ 0x7e │ │ │ │ + andslt r4, r1, r8, lsr #12 │ │ │ │ + ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr10, cr12, {7} │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + andmi lr, r6, #3358720 @ 0x334000 │ │ │ │ + ldmge sl, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - adcscc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f59400 │ │ │ │ - @ instruction: 0xf7fdf915 │ │ │ │ - andcs fp, pc, #360448 @ 0x58000 │ │ │ │ - stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf6402308 │ │ │ │ - vsubw.s8 , q0, d15 │ │ │ │ - @ instruction: 0xf64003a0 │ │ │ │ - vsubl.s8 q10, d0, d15 │ │ │ │ - eormi r0, r3, r0, lsr #5 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - vrshr.u64 d20, d3, #60 │ │ │ │ - tstls r6, r3, lsl #8 │ │ │ │ - @ instruction: 0xf0009407 │ │ │ │ - @ instruction: 0xf640808f │ │ │ │ - vhsub.s8 d6, d0, d15 │ │ │ │ - vaddl.s8 q12, d16, d27 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 4) @ │ │ │ │ - andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0004293 │ │ │ │ - @ instruction: 0xf640812f │ │ │ │ - vsubl.s8 q10, d0, d15 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - stmdbge r3!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - stmdbge r6, {r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf8db │ │ │ │ - andcs fp, r1, #14876672 @ 0xe30000 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r8, r9}^ │ │ │ │ - vsubw.u8 q9, q2, d8 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r6, r9, ip}^ │ │ │ │ - @ instruction: 0xf414320a │ │ │ │ - @ instruction: 0xf47d4370 │ │ │ │ - stmdbge r6, {r3, r8, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xf976f7f5 │ │ │ │ - stmialt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - svccs 0x007ff414 │ │ │ │ - @ instruction: 0xf47d9306 │ │ │ │ - blmi 0x11936e4 │ │ │ │ - blls 0x443378 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf47e0300 │ │ │ │ - strtmi sl, [r8], -r9, lsl #25 │ │ │ │ - pop {r0, r4, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7fc40f0 │ │ │ │ - @ instruction: 0xf404be7b │ │ │ │ - @ instruction: 0xf0042370 │ │ │ │ - @ instruction: 0xf5b3020f │ │ │ │ - @ instruction: 0xf3c42f70 │ │ │ │ - stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - @ instruction: 0xf47d4206 │ │ │ │ - stmdbge r6, {r2, r3, r4, r6, r7, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfe41 │ │ │ │ - @ instruction: 0x2140b89d │ │ │ │ - tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - andsle r4, r6, sl, lsl #5 │ │ │ │ - mlasle r4, sl, r2, r4 │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - stmiage r9, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 2, pc, cr0, cr3, {7} @ │ │ │ │ + ldmlt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ + addmi r0, sl, #16, 2 │ │ │ │ + addsmi sp, sl, #22 │ │ │ │ + @ instruction: 0x2320d034 │ │ │ │ + tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47d429a │ │ │ │ + strtmi sl, [r1], -r7, asr #17 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + @ instruction: 0xf8d5fc2b │ │ │ │ + andcs r3, r1, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + strtmi r0, [r8], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf8daf7f6 │ │ │ │ + ldmdalt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [lr], {241} @ 0xf1 │ │ │ │ + ldc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ + stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - @ instruction: 0xf7fdf8db │ │ │ │ - strtmi fp, [r1], -r0, lsl #17 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbff │ │ │ │ - andcs r3, r8, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8ccf7f6 │ │ │ │ - ldmdalt r1!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmdbge r6, {r0, r9, sp} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdf863 │ │ │ │ - strtmi fp, [r1], -fp, ror #16 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - stmdbge r6, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fdfa01 │ │ │ │ - strtmi fp, [r1], -r1, ror #16 │ │ │ │ - @ instruction: 0xf7f1a806 │ │ │ │ - @ instruction: 0xf8d5fbdf │ │ │ │ - andcs r3, r9, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - strtmi r0, [r8], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf8acf7f6 │ │ │ │ - ldmdalt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xd05f4293 │ │ │ │ - andvc pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - adceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - stmdbge r6, {r7, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7fc4628 │ │ │ │ - @ instruction: 0xf7fdfadd │ │ │ │ - bcs 0x1897508 │ │ │ │ - ldmdage r7!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fdf8cb │ │ │ │ + andcs fp, r1, #7274496 @ 0x6f0000 │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf862f7fc │ │ │ │ + stmdalt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfefa73d6 │ │ │ │ + stc2 7, cr15, [r6], {241} @ 0xf1 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r6], #-980 @ 0xfffffc2c │ │ │ │ - ldmdalt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xa7350 │ │ │ │ + ldmdalt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + blx 0xfffa7356 │ │ │ │ + ldrdcc pc, [r8], r5 │ │ │ │ + stmdbge r6, {r0, r3, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f64628 │ │ │ │ + @ instruction: 0xf7fdf8ab │ │ │ │ + vmul.i d27, d0, d3[3] │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + @ instruction: 0xf640d060 │ │ │ │ + vsubl.s8 , d0, d15 │ │ │ │ + addsmi r0, r3, #160, 4 │ │ │ │ + ldmdage lr!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + blx 0xff7a73b4 │ │ │ │ + ldmdalt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf47d2a60 │ │ │ │ + @ instruction: 0x4621a875 │ │ │ │ + @ instruction: 0xf7f1a806 │ │ │ │ + stmdbge r6, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f54628 │ │ │ │ + @ instruction: 0xf7fdfc25 │ │ │ │ + svclt 0x0000b832 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ rsbsvs pc, r0, pc, asr #8 │ │ │ │ addeq pc, r0, r0, asr #5 │ │ │ │ movweq lr, #6660 @ 0x1a04 │ │ │ │ andsle r4, pc, r3, lsl #5 │ │ │ │ @@ -91213,242 +91199,243 @@ │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ vst4.16 {d29-d32}, [pc :256], r4 │ │ │ │ vmla.f d22, d0, d0[4] │ │ │ │ addmi r0, fp, #128, 2 │ │ │ │ addhi pc, r4, r0 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r2, r3, r6, fp, sp, pc} │ │ │ │ + stmdbge r6, {r0, r1, r3, r6, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044628 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8, #976]! @ 0x3d0 │ │ │ │ - stmdalt r5, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + stc2l 7, cr15, [r6, #976]! @ 0x3d0 │ │ │ │ + stmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andcs r4, pc, #50331648 @ 0x3000000 │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ - svclt 0x00f4f7fc │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #29194 @ 0x720a │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004230f │ │ │ │ + andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + ldc2 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ + svclt 0x00f1f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0x227496 │ │ │ │ - svclt 0x00eef7fc │ │ │ │ + blx 0x1a745e │ │ │ │ + svclt 0x00ebf7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfed274a0 │ │ │ │ - svclt 0x00e8f7fc │ │ │ │ + blx 0xfeca7468 │ │ │ │ + svclt 0x00e5f7fc │ │ │ │ rsbvs pc, r0, pc, asr #8 │ │ │ │ adceq pc, r0, r0, asr #5 │ │ │ │ eorle r4, r5, r3, lsl #5 │ │ │ │ subsle r4, sp, fp, lsl #5 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - andcs sl, pc, #1179648 @ 0x120000 │ │ │ │ + andcs sl, pc, #983040 @ 0xf0000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vst2.8 {d2-d5}, [r4], r8 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - @ instruction: 0xf5b34203 │ │ │ │ - @ instruction: 0xf0044f70 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf47d2406 │ │ │ │ - andcs sl, r1, #131072 @ 0x20000 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + @ instruction: 0xf5b3020f │ │ │ │ + @ instruction: 0xf3c44f70 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + @ instruction: 0xf47c4206 │ │ │ │ + andcs sl, r1, #1020 @ 0x3fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff58f7fb │ │ │ │ - svclt 0x00c2f7fc │ │ │ │ + @ instruction: 0xff56f7fb │ │ │ │ + svclt 0x00bff7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - blx 0xfea274f8 │ │ │ │ - svclt 0x00bcf7fc │ │ │ │ + blx 0xfe9a74c0 │ │ │ │ + svclt 0x00b9f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andcs r4, pc, #50331648 @ 0x3000000 │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - stc2 7, cr15, [r8], #1008 @ 0x3f0 │ │ │ │ - svclt 0x00aaf7fc │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #29194 @ 0x720a │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004230f │ │ │ │ + andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + stc2 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + svclt 0x00a7f7fc │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ andcs r2, pc, r0, lsl #2 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ smlabteq r8, sp, r9, lr │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - streq pc, [pc], #-4 @ 0x69548 │ │ │ │ - strls r9, [r7], #-262 @ 0xfffffefa │ │ │ │ - svcge 0x00d3f47c │ │ │ │ + tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [r6], #-263 @ 0xfffffef9 │ │ │ │ + svcge 0x00d0f47c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff2af7fb │ │ │ │ - svclt 0x0094f7fc │ │ │ │ + @ instruction: 0xff28f7fb │ │ │ │ + svclt 0x0091f7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andcs r4, pc, #50331648 @ 0x3000000 │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - stc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - svclt 0x0082f7fc │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #29194 @ 0x720a │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004230f │ │ │ │ + andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + stc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + svclt 0x007ff7fc │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - andcs r4, pc, #50331648 @ 0x3000000 │ │ │ │ - strls r9, [r6], #-1287 @ 0xfffffaf9 │ │ │ │ - andcc lr, r8, #3358720 @ 0x334000 │ │ │ │ - mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ - svclt 0x0070f7fc │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r9, sp}^ │ │ │ │ - vst1.8 {d19-d22}, [pc], r8 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - eormi r0, r3, pc, lsl #2 │ │ │ │ - vaddw.u8 , q2, d7 │ │ │ │ - tstls r6, r3, lsl #2 │ │ │ │ - adcshi pc, r4, r0 │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - svcge 0x0093f47c │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - andls r4, r0, #40, 12 @ 0x2800000 │ │ │ │ - @ instruction: 0xff7af7f3 │ │ │ │ - svclt 0x0052f7fc │ │ │ │ - cmnpmi pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movteq pc, #62144 @ 0xf2c0 @ │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 q10, #3840 @ 0x00000f00 │ │ │ │ - @ instruction: 0xf004020f │ │ │ │ - addsmi r0, r3, #251658240 @ 0xf000000 │ │ │ │ - @ instruction: 0xf47c9406 │ │ │ │ - stmdbge r6, {r2, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf7f24628 │ │ │ │ - @ instruction: 0xf7fcf837 │ │ │ │ - @ instruction: 0xf3c4bf3d │ │ │ │ - blcs 0x1e72328 │ │ │ │ - blcs 0x1edd624 │ │ │ │ - stmdbge r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #29194 @ 0x720a │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf004230f │ │ │ │ + andls r0, r6, #251658240 @ 0xf000000 │ │ │ │ + movwmi lr, #35277 @ 0x89cd │ │ │ │ + ldc2 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ svclt 0x006df7fc │ │ │ │ - orrpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - stmib sp, {r0, r1, r2, r5, r6, r7, r8, sl}^ │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0049306 │ │ │ │ + movwls r0, #29455 @ 0x730f │ │ │ │ + cmnpmi r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r8, #35 @ 0x23 │ │ │ │ + andeq pc, r0, #79 @ 0x4f │ │ │ │ + @ instruction: 0xf0009209 │ │ │ │ + @ instruction: 0xf5b380b4 │ │ │ │ + @ instruction: 0xf47c0f80 │ │ │ │ + movwcs sl, #8079 @ 0x1f8f │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf7f39200 │ │ │ │ + @ instruction: 0xf7fcff77 │ │ │ │ + @ instruction: 0xf44fbf4e │ │ │ │ + vbic.i32 q10, #3840 @ 0x00000f00 │ │ │ │ + eormi r0, r3, pc, asr #6 │ │ │ │ + rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ + andeq pc, pc, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0x695c0 │ │ │ │ + strls r4, [r6], #-659 @ 0xfffffd6d │ │ │ │ + svcge 0x0078f47c │ │ │ │ + strtmi sl, [r8], -r6, lsl #18 │ │ │ │ + @ instruction: 0xf834f7f2 │ │ │ │ + svclt 0x0039f7fc │ │ │ │ + movtcs pc, #25540 @ 0x63c4 @ │ │ │ │ + andle r2, r4, r8, ror fp │ │ │ │ + @ instruction: 0xf43f2b79 │ │ │ │ + @ instruction: 0xf7fca907 │ │ │ │ + vqrdmlsh.s , q2, d1[6] │ │ │ │ + @ instruction: 0xf0045380 │ │ │ │ + stmib sp, {r0, r1, r2, r3, r9}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ movwls r4, #33539 @ 0x8303 │ │ │ │ - svcge 0x0061f53c │ │ │ │ + @ instruction: 0xf53c05e3 │ │ │ │ + stmdbge r6, {r0, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + @ instruction: 0xf7fb4628 │ │ │ │ + @ instruction: 0xf7fcfdd5 │ │ │ │ + movwls fp, #36638 @ 0x8f1e │ │ │ │ + andls r2, fp, #67108864 @ 0x4000000 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d6 │ │ │ │ + andls r2, r7, #201326592 @ 0xc000000 │ │ │ │ + @ instruction: 0xf004930a │ │ │ │ + movwls r0, #37647 @ 0x930f │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + svcge 0x0046f47c │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ - svclt 0x0022f7fc │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - andls r9, fp, #8, 6 @ 0x20000000 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r0, r9, sp}^ │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf4142306 │ │ │ │ - @ instruction: 0xf47c4370 │ │ │ │ - stmdbge r6, {r1, r3, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf6494628 │ │ │ │ - vmlal.s q11, d0, d1[4] │ │ │ │ - movwls r0, #517 @ 0x205 │ │ │ │ - @ instruction: 0xffb8f7f4 │ │ │ │ - svclt 0x0005f7fc │ │ │ │ + rsbvs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f49300 │ │ │ │ + @ instruction: 0xf7fcffb5 │ │ │ │ + @ instruction: 0xf3c4bf01 │ │ │ │ + @ instruction: 0xf0043303 │ │ │ │ + movwls r0, #25103 @ 0x620f │ │ │ │ + svcvs 0x0070f414 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + movwls r9, #29192 @ 0x7208 │ │ │ │ + svcge 0x002ef47c │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + blx 0x10a7636 │ │ │ │ + mcrlt 7, 7, pc, cr13, cr12, {7} @ │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + movteq pc, #704 @ 0x2c0 @ │ │ │ │ andeq pc, pc, #4 │ │ │ │ - svcvs 0x0070f414 │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ - movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf47c9306 │ │ │ │ - movwcs sl, #7986 @ 0x1f32 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfb43 │ │ │ │ - @ instruction: 0xf44fbef1 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0040340 │ │ │ │ - andls r0, r8, #-268435456 @ 0xf0000000 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d7 │ │ │ │ + vsubl.u8 , d4, d8 │ │ │ │ andls r3, r6, #805306368 @ 0x30000000 │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf5b2d03d │ │ │ │ - @ instruction: 0xf47c7f00 │ │ │ │ - movwcs sl, #7958 @ 0x1f16 │ │ │ │ - ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f34628 │ │ │ │ - @ instruction: 0xf7fcfcb9 │ │ │ │ - @ instruction: 0xf004bed5 │ │ │ │ - vsubl.u8 q8, d4, d15 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf4144603 │ │ │ │ - stmib sp, {r7, r8, r9}^ │ │ │ │ - andle r2, lr, r7, lsl #2 │ │ │ │ - strls r2, [r6], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf4149309 │ │ │ │ - @ instruction: 0xf47c4370 │ │ │ │ - @ instruction: 0x461aaefc │ │ │ │ - strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf7f39300 │ │ │ │ - @ instruction: 0xf7fcfee3 │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + b 0x58dea4 │ │ │ │ + eorsle r0, sp, r3, lsl #4 │ │ │ │ + svcvc 0x0000f5b2 │ │ │ │ + svcge 0x0012f47c │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x4628461a │ │ │ │ + ldc2 7, cr15, [r6], #972 @ 0x3cc │ │ │ │ + mrclt 7, 6, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ + andcs pc, r3, r4, asr #7 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + orreq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ + tstls r6, r8 │ │ │ │ + movwcs sp, #14 │ │ │ │ + movwls r9, #37383 @ 0x9207 │ │ │ │ + cmnpmi r0, #20, 8 @ p-variant is OBSOLETE @ 0x14000000 │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr8, cr12, {3} │ │ │ │ + stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ + movwls r4, #1576 @ 0x628 │ │ │ │ + mcr2 7, 7, pc, cr0, cr3, {7} @ │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + stmdbge r6, {r0, r1, r2, r9, ip, pc} │ │ │ │ andcs r4, r1, #40, 12 @ 0x2800000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r9], #-1542 @ 0xfffff9fa │ │ │ │ - @ instruction: 0xf830f7f4 │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr0, cr12, {7} │ │ │ │ - andslt r4, r1, r8, lsr #12 │ │ │ │ - ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - mrrclt 7, 15, pc, r4, cr12 @ │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f44628 │ │ │ │ - @ instruction: 0xf7fcf823 │ │ │ │ - movwcs fp, #7843 @ 0x1ea3 │ │ │ │ + @ instruction: 0xf7f49409 │ │ │ │ + @ instruction: 0xf7fcf82d │ │ │ │ + strtmi fp, [r8], -ip, lsr #29 │ │ │ │ + pop {r0, r4, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fc40f0 │ │ │ │ + @ instruction: 0x461abc51 │ │ │ │ strtmi sl, [r8], -r6, lsl #18 │ │ │ │ - stc2 7, cr15, [r0], {243} @ 0xf3 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr12, cr12, {7} │ │ │ │ + @ instruction: 0xf820f7f4 │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr15, cr12, {7} │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0xf7f34628 │ │ │ │ + @ instruction: 0xf7fcfc7d │ │ │ │ + svclt 0x0000be98 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xb08a4bba │ │ │ │ strmi r6, [r4], -r5, lsl #17 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf04007aa │ │ │ │ stmiavs r3!, {r1, r5, r7, pc} │ │ │ │ @ instruction: 0xf1131d2e │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf507813b │ │ │ │ @ instruction: 0xf8d45008 │ │ │ │ strtmi r7, [sl], -r0, lsl #1 │ │ │ │ andscc r6, r0, r5, ror #10 │ │ │ │ @ instruction: 0xf06f4621 │ │ │ │ - strmi pc, [r5], -r3, asr #31 │ │ │ │ + strmi pc, [r5], -r9, lsl #31 │ │ │ │ @ instruction: 0xf0402f00 │ │ │ │ @ instruction: 0xf8d480cb │ │ │ │ strtvs r0, [r5], -r8, asr #1 │ │ │ │ vaddl.u8 q11, d16, d22 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ msrhi CPSR_fxc, r0, asr #32 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svceq 0x0029812e │ │ │ │ @ instruction: 0xf000290f │ │ │ │ stmdbcs lr, {r0, r1, r3, r4, r5, r7, pc} │ │ │ │ strtmi sp, [r0], -r2 │ │ │ │ - stc2 7, cr15, [sl], {245} @ 0xf5 │ │ │ │ + stc2 7, cr15, [r6], {245} @ 0xf5 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ cmnle r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - stc2 0, cr15, [ip], #-196 @ 0xffffff3c │ │ │ │ + blx 0xffda587a │ │ │ │ cmple sl, r0, lsl #16 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ @ instruction: 0xf1400793 │ │ │ │ vst4. {d24-d27}, [pc :256]! │ │ │ │ @ instruction: 0xf6c06360 │ │ │ │ eormi r4, fp, r0, lsl #6 │ │ │ │ svcvs 0x0040f1b3 │ │ │ │ @@ -91479,49 +91466,49 @@ │ │ │ │ stmdacc r3, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldclvs 2, cr0, [r0, #-940]! @ 0xfffffc54 │ │ │ │ subshi pc, r1, #64, 2 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - ldclvs 13, cr15, [r1, #-836]! @ 0xfffffcbc │ │ │ │ + ldclvs 13, cr15, [r1, #-604]! @ 0xfffffda4 │ │ │ │ eoreq pc, r8, r6, asr r8 @ │ │ │ │ - ldc2l 0, cr15, [r2], #776 @ 0x308 │ │ │ │ + ldc2 0, cr15, [r8], #776 @ 0x308 │ │ │ │ @ instruction: 0xf8566d71 │ │ │ │ @ instruction: 0xf0c20027 │ │ │ │ - @ instruction: 0xf856fd07 │ │ │ │ + @ instruction: 0xf856fccd │ │ │ │ rscscs r1, pc, #39 @ 0x27 │ │ │ │ @ instruction: 0xf0bd4608 │ │ │ │ - cdpvs 12, 6, cr15, cr3, cr15, {5} │ │ │ │ + mcrvs 12, 3, pc, cr3, cr5, {3} @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ ldmdale r1!, {r0, r8, r9, fp, sp} │ │ │ │ cdpvs 13, 14, cr6, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf0404295 │ │ │ │ mcrvs 0, 5, r8, cr0, cr11, {5} │ │ │ │ - blx 0xff025bb0 │ │ │ │ + blx 0xfe1a5b7c │ │ │ │ strbtvs r2, [r3], -r0, lsl #6 │ │ │ │ stmdbvs r3!, {r1, r2, r5, sp, lr, pc} │ │ │ │ @ instruction: 0xf0402b01 │ │ │ │ vqsub.s8 d24, d23, d11 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ strcc r4, [r3, #-1576] @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf0b9681f │ │ │ │ - ldmdbmi fp, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdbmi fp, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0070ee1d │ │ │ │ @ instruction: 0xf0254632 │ │ │ │ ldrbtmi r0, [r9], #-1283 @ 0xfffffafd │ │ │ │ ldmdapl fp, {r0, r3, fp, sp, lr}^ │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500443b │ │ │ │ @ instruction: 0xf8d071a8 │ │ │ │ @ instruction: 0xf0ba0150 │ │ │ │ - movwcs pc, #10517 @ 0x2915 @ │ │ │ │ + movwcs pc, #10459 @ 0x28db @ │ │ │ │ movwpl lr, #10692 @ 0x29c4 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -91532,77 +91519,77 @@ │ │ │ │ strb r6, [r9, r5, lsr #1]! │ │ │ │ ldr fp, [r2, -r5, lsl #20]! │ │ │ │ sbccc pc, r0, #192, 6 │ │ │ │ subsle r2, r3, r0, lsl #20 │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blcc 0x1e6d304 │ │ │ │ + blcc 0x1e6d2d0 │ │ │ │ ldmdale r5, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ mulseq r4, r1, r0 │ │ │ │ ldrsbteq r0, [r8], #-0 │ │ │ │ strdeq r0, [r6], -lr │ │ │ │ andseq pc, r7, #335544321 @ 0x14000001 │ │ │ │ movwvs pc, #965 @ 0x3c5 @ │ │ │ │ strtmi sl, [r0], -r3, lsl #18 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ movwls r0, #12379 @ 0x305b │ │ │ │ - stc2 7, cr15, [r2], {241} @ 0xf1 │ │ │ │ + ldc2l 7, cr15, [lr], #-964 @ 0xfffffc3c │ │ │ │ orrle r2, ip, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 0, 7, pc, cr0, cr0, {1} │ │ │ │ + mrc2 0, 5, pc, cr10, cr0, {1} │ │ │ │ orrle r2, r6, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 0, 15, cr15, cr10, cr5, {1} │ │ │ │ + cdp2 0, 12, cr15, cr14, cr5, {1} │ │ │ │ orrle r2, r0, r0, lsl #16 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf982f02b │ │ │ │ + @ instruction: 0xf956f02b │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ qsub16mi sl, r9, sl │ │ │ │ @ instruction: 0xf02b4620 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0073f47f │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwvs pc, #1728 @ 0x6c0 @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #192, 12 @ 0xc000000 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ @ instruction: 0xf8d4d10e │ │ │ │ ldrbeq r3, [r9, -r8, asr #1] │ │ │ │ @ instruction: 0xf8d4d50a │ │ │ │ @ instruction: 0x079a30f8 │ │ │ │ strtmi sp, [r9], -r6, lsl #10 │ │ │ │ @ instruction: 0xf7f64620 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0059f43f │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl #4 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0, -sp, asr #31] @ │ │ │ │ + ldrb pc, [r0, -r9, asr #31] @ │ │ │ │ @ instruction: 0xf7f02009 │ │ │ │ - movwcs pc, #11457 @ 0x2cc1 @ │ │ │ │ + movwcs pc, #11483 @ 0x2cdb @ │ │ │ │ movwvs lr, #10692 @ 0x29c4 │ │ │ │ @ instruction: 0xf04fe780 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xffbef7f9 │ │ │ │ + @ instruction: 0xffbaf7f9 │ │ │ │ @ instruction: 0xf04fe741 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - @ instruction: 0xe73affb7 │ │ │ │ + @ instruction: 0xe73affb3 │ │ │ │ orrpl pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x46201b55 │ │ │ │ - blvs 0xff2bb2e4 │ │ │ │ - @ instruction: 0xf80cf7ef │ │ │ │ + blvs 0xff2bb2b0 │ │ │ │ + @ instruction: 0xf826f7ef │ │ │ │ strtmi r6, [fp], #-3427 @ 0xfffff29d │ │ │ │ ldr r6, [r6, -r3, lsr #11]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, sl, r2, ror r6 │ │ │ │ + addeq r6, sl, r6, lsr #13 │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r1, fp, r0, ror r3 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ adchi pc, fp, r0, lsl #4 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ adchi pc, r3, r0 │ │ │ │ @@ -91636,16 +91623,16 @@ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf500440b │ │ │ │ @ instruction: 0xf8d071ea │ │ │ │ - @ instruction: 0xf0ba01d4 │ │ │ │ - movwcs pc, #18437 @ 0x4805 @ │ │ │ │ + @ instruction: 0xf0b901d4 │ │ │ │ + movwcs pc, #20427 @ 0x4fcb @ │ │ │ │ ldrb r6, [r0], r3, ror #1 │ │ │ │ @ instruction: 0x73b8f005 │ │ │ │ svcvc 0x0088f1b3 │ │ │ │ stmible fp!, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ svcvc 0x00a8f1b3 │ │ │ │ @ instruction: 0xf1b3d057 │ │ │ │ @ instruction: 0xf47f7fb8 │ │ │ │ @@ -91661,15 +91648,15 @@ │ │ │ │ addhi pc, r2, r0 │ │ │ │ subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ pkhbteq sl, r0, sp, lsl #30 │ │ │ │ svcge 0x001af57f │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ - strt pc, [r2], r7, lsr #19 │ │ │ │ + strt pc, [r2], sp, ror #18 │ │ │ │ mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ addsmi r4, r3, #43 @ 0x2b │ │ │ │ vst4.8 {d29-d32}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ @@ -91679,116 +91666,116 @@ │ │ │ │ svccs 0x0050f5b3 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ @ instruction: 0xf57f0700 │ │ │ │ @ instruction: 0xf3c5aefb │ │ │ │ @ instruction: 0xf3c55340 │ │ │ │ @ instruction: 0xf00552c1 │ │ │ │ @ instruction: 0x4620011f │ │ │ │ - @ instruction: 0xf88ef7fa │ │ │ │ + @ instruction: 0xf88af7fa │ │ │ │ vst1.16 {d14-d16}, [r5 :256]! │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ strbeq sl, [r7], #3819 @ 0xeeb │ │ │ │ mcrge 5, 7, pc, cr8, cr15, {3} @ │ │ │ │ @ instruction: 0xf1b3e673 │ │ │ │ @ instruction: 0xf47f7fa8 │ │ │ │ @ instruction: 0xf405aee3 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47f4f70 │ │ │ │ - bcs 0x95744 │ │ │ │ + bcs 0x95710 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr10, cr15, {1} │ │ │ │ streq lr, [fp, #1637]! @ 0x665 │ │ │ │ mrcge 5, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf53f0707 │ │ │ │ ldrb sl, [r1], r0, ror #28 │ │ │ │ tstpeq pc, r5, lsl r0 @ p-variant is OBSOLETE @ │ │ │ │ mcrge 4, 6, pc, cr14, cr15, {3} @ │ │ │ │ @ instruction: 0xf57f0706 │ │ │ │ @ instruction: 0xf04faecb │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ @ instruction: 0xf7f94620 │ │ │ │ - ldrb pc, [r0], -sp, asr #29 @ │ │ │ │ + ldrb pc, [r0], -r9, asr #29 @ │ │ │ │ rsbeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ mlale r7, r3, r2, r4 │ │ │ │ rsbseq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0x072aaeb7 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr4, cr15, {3} │ │ │ │ ldmibvs fp, {r0, r1, r5, r8, sl, fp, sp, lr} │ │ │ │ svcmi 0x0070f413 │ │ │ │ mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ @ instruction: 0xf0bd203f │ │ │ │ - @ instruction: 0x6e63f93b │ │ │ │ + @ instruction: 0x6e63f901 │ │ │ │ rscvs r2, r2, r1, lsl #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xe667ae37 │ │ │ │ - blx 0x1226538 │ │ │ │ + blx 0xa6504 │ │ │ │ movweq pc, #61445 @ 0xf005 @ │ │ │ │ @ instruction: 0xf47f2b0f │ │ │ │ @ instruction: 0x4620ae9d │ │ │ │ - mcr2 7, 0, pc, cr2, cr0, {7} @ │ │ │ │ + mrc2 7, 0, pc, cr12, cr0, {7} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xe622ae97 │ │ │ │ @ instruction: 0xf57f0681 │ │ │ │ @ instruction: 0xe7e6ae93 │ │ │ │ svceq 0x00e0f015 │ │ │ │ mcrge 4, 6, pc, cr2, cr15, {3} @ │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ - @ instruction: 0xf834f0b9 │ │ │ │ + @ instruction: 0xfffaf0b8 │ │ │ │ strmi r2, [r6], -pc, lsl #30 │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ svclt 0x000c2b00 │ │ │ │ andcs r2, r4, #8, 4 @ 0x80000000 │ │ │ │ - cdp2 7, 14, cr15, cr4, cr14, {7} │ │ │ │ + cdp2 7, 15, cr15, cr14, cr14, {7} │ │ │ │ stmdaeq pc, {r0, r2, ip, sp, lr, pc} @ │ │ │ │ - @ instruction: 0xf822f0b9 │ │ │ │ + @ instruction: 0xffe8f0b8 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404607 │ │ │ │ @ instruction: 0xf8948089 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7b52c │ │ │ │ + blcs 0x7b4f8 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ee2204 │ │ │ │ - @ instruction: 0xf3c5fed1 │ │ │ │ - blcs 0x27a8c8 │ │ │ │ + vqrdmlah.s , , d3[6] │ │ │ │ + blcs 0x27a894 │ │ │ │ ldmdale r9!, {r1, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - blmi 0x129571c │ │ │ │ + blmi 0x12956e8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ strpl pc, [r0, #580] @ 0x244 │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vrshr.s64 , q4, #64 │ │ │ │ - ldrmi r0, [pc], #-657 @ 0x69ce4 │ │ │ │ + ldrmi r0, [pc], #-657 @ 0x69cb0 │ │ │ │ smladls r1, lr, r4, r4 │ │ │ │ stcvs 6, cr9, [r9], #-0 │ │ │ │ - bleq 0x4a8038 │ │ │ │ + bleq 0x4a8004 │ │ │ │ @ instruction: 0xf502440b │ │ │ │ @ instruction: 0x461a6131 │ │ │ │ - @ instruction: 0xff48f0b9 │ │ │ │ + @ instruction: 0xff0ef0b9 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf2416c28 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9} │ │ │ │ - stc2 0, cr15, [sl], #-764 @ 0xfffffd04 │ │ │ │ + blx 0xffca5fda │ │ │ │ @ instruction: 0xf856e5c7 │ │ │ │ @ instruction: 0xf8562027 │ │ │ │ @ instruction: 0xf0c21028 │ │ │ │ - vqdmulh.s , , │ │ │ │ + vpadd.i8 d31, d7, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldclvs 3, cr2, [r0, #-596]! @ 0xfffffdac │ │ │ │ subseq pc, r8, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xf0bf6819 │ │ │ │ - ldr pc, [r6, #3097]! @ 0xc19 │ │ │ │ - blcs 0x138968 │ │ │ │ + ldr pc, [r6, #3039]! @ 0xbdf │ │ │ │ + blcs 0x138934 │ │ │ │ mrcge 6, 2, APSR_nzcv, cr10, cr15, {1} │ │ │ │ ldrble r0, [r9], #-1000 @ 0xfffffc18 │ │ │ │ strble r0, [r9], #-937 @ 0xfffffc57 │ │ │ │ vnmls.f64 d4, d13, d25 │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ @@ -91797,4074 +91784,4068 @@ │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-3096 @ 0xfffff3e8 │ │ │ │ tstpmi r8, r2, lsl #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b9461a │ │ │ │ - ldr pc, [pc, r9, lsl #30]! │ │ │ │ + ldr pc, [pc, pc, asr #29]! │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q2, q8 │ │ │ │ vabal.s8 , d16, d0 │ │ │ │ ldrbtmi r0, [fp], #-1429 @ 0xfffffa6b │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ sbcsvc pc, r8, #-268435452 @ 0xf0000004 │ │ │ │ addseq pc, r1, #192, 4 │ │ │ │ ldrmi r4, [lr], #-1055 @ 0xfffffbe1 │ │ │ │ strls r9, [r0], -r1, lsl #14 │ │ │ │ @ instruction: 0xf8d26c29 │ │ │ │ strmi r0, [fp], #-2964 @ 0xfffff46c │ │ │ │ orrscc pc, r4, r2, lsl #12 │ │ │ │ @ instruction: 0xf0b9461a │ │ │ │ - str pc, [r3, sp, ror #29]! │ │ │ │ + @ instruction: 0xe7a3feb3 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r8, r3, asr r8 @ │ │ │ │ - @ instruction: 0xf8b2f0bd │ │ │ │ + @ instruction: 0xf878f0bd │ │ │ │ vaba.s8 q15, q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0xf8530395 │ │ │ │ @ instruction: 0xf0bd1027 │ │ │ │ - ldrb pc, [fp, -r9, lsr #17] @ │ │ │ │ + ldrb pc, [fp, -pc, ror #16] @ │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf0bd4638 │ │ │ │ - @ instruction: 0xe7affbf3 │ │ │ │ - addeq r6, sl, r0, lsl #9 │ │ │ │ - addeq r6, sl, r8, lsl #5 │ │ │ │ - addeq r6, sl, sl, lsl #4 │ │ │ │ - ldrdeq r6, [sl], r2 │ │ │ │ + @ instruction: 0xe7affbb9 │ │ │ │ + @ instruction: 0x008a64b4 │ │ │ │ + @ instruction: 0x008a62bc │ │ │ │ + addeq r6, sl, lr, lsr r2 │ │ │ │ + addeq r6, sl, r6, lsl #4 │ │ │ │ @ instruction: 0x46312210 │ │ │ │ @ instruction: 0xf0bd4630 │ │ │ │ - ldr pc, [pc, r5, ror #23] │ │ │ │ - msrvc (UNDEF: 108), lr │ │ │ │ + ldr pc, [pc, fp, lsr #23] │ │ │ │ + orrsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscvc pc, r8, lr, asr #12 │ │ │ │ + andsvc pc, r8, lr, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b02 │ │ │ │ vqsub.s8 q3, q4, │ │ │ │ - svclt 0x0000f97d │ │ │ │ - eorseq r8, r3, r8, lsr r5 │ │ │ │ + svclt 0x0000f93f │ │ │ │ + eorseq r8, r3, r8, ror #8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @ instruction: 0xb0914bbb │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r6, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x0004f22b │ │ │ │ + cdp 2, 12, cr15, cr6, cr11, {1} │ │ │ │ strtmi r0, [r8], r3, ror #29 │ │ │ │ - blcs 0x7fb710 │ │ │ │ - blcs 0x85ded0 │ │ │ │ - blcs 0x7ddea4 │ │ │ │ + blcs 0x7fb6dc │ │ │ │ + blcs 0x85de9c │ │ │ │ + blcs 0x7dde70 │ │ │ │ andcs sp, r0, r4, asr #32 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrhi pc, [r3, #67]! @ 0x43 │ │ │ │ + strhi pc, [r7, #67]! @ 0x43 │ │ │ │ tstcs r0, r1, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andvs pc, r2, #196, 6 @ 0x10000003 │ │ │ │ stmiale sl!, {r0, r1, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r1], #1 │ │ │ │ mlseq r1, r5, r0, r0 │ │ │ │ - ldrtle r0, [sp], #-1057 @ 0xfffffbdf │ │ │ │ + ldrtle r0, [sp], #-1059 @ 0xfffffbdd │ │ │ │ stmibpl r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ movwge sp, #6365 @ 0x18dd │ │ │ │ @ instruction: 0xf029f853 │ │ │ │ - andeq sl, r6, r5, ror #11 │ │ │ │ - @ instruction: 0x0006a5b1 │ │ │ │ - andeq sl, r6, r9, ror r5 │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq sl, r6, r1, lsr #10 │ │ │ │ + andeq sl, r6, r7, lsr #11 │ │ │ │ + andeq sl, r6, r5, ror r5 │ │ │ │ + andeq sl, r6, pc, lsr r5 │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ andeq sl, r6, r9, ror #9 │ │ │ │ - andeq sl, r6, r1, asr #9 │ │ │ │ - andeq sl, r6, r9, lsl #9 │ │ │ │ - andeq sl, r6, pc, lsr #8 │ │ │ │ - strdeq sl, [r6], -fp │ │ │ │ - @ instruction: 0x0006a3b3 │ │ │ │ - andeq sl, r6, r7, ror r6 │ │ │ │ - andeq sl, r6, sp, lsl r6 │ │ │ │ - andeq sl, r6, r7, lsr r3 │ │ │ │ - ldrdeq sl, [r6], -pc @ │ │ │ │ - andeq sl, r6, r9, ror r3 │ │ │ │ + @ instruction: 0x0006a4b3 │ │ │ │ + andeq sl, r6, sp, lsl #9 │ │ │ │ + andeq sl, r6, r7, asr r4 │ │ │ │ + strdeq sl, [r6], -sp │ │ │ │ + andeq sl, r6, r9, asr #7 │ │ │ │ + andeq sl, r6, r1, lsl #7 │ │ │ │ + andeq sl, r6, r7, lsr r6 │ │ │ │ + ldrdeq sl, [r6], -sp │ │ │ │ + andeq sl, r6, r5, lsl #6 │ │ │ │ + andeq sl, r6, sp, lsr #5 │ │ │ │ + andeq sl, r6, r7, asr #6 │ │ │ │ movwvs pc, #9156 @ 0x23c4 @ │ │ │ │ ldmle r6!, {r1, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq sl, r6, r5, lsl #1 │ │ │ │ - andeq sl, r6, r7, asr #1 │ │ │ │ - andeq sl, r6, pc, ror #1 │ │ │ │ - andeq sl, r6, r1, lsr #2 │ │ │ │ - muleq r6, r7, r1 │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq sl, r6, pc, asr #3 │ │ │ │ + andeq sl, r6, r1, asr r0 │ │ │ │ + muleq r6, r3, r0 │ │ │ │ + strheq sl, [r6], -fp │ │ │ │ + andeq sl, r6, sp, ror #1 │ │ │ │ + andeq sl, r6, r3, ror #2 │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ + muleq r6, fp, r1 │ │ │ │ movmi pc, #4, 8 @ 0x4000000 │ │ │ │ svcmi 0x0080f5b3 │ │ │ │ - ldrbthi pc, [fp], r0 @ │ │ │ │ - orrshi pc, r0, r0, lsl #4 │ │ │ │ + ldrbthi pc, [r5], r0 @ │ │ │ │ + orrshi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - @ instruction: 0x4621873c │ │ │ │ + @ instruction: 0x46218736 │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf896fd9d │ │ │ │ - blls 0x1ee27c │ │ │ │ + @ instruction: 0xf896fdb7 │ │ │ │ + blls 0x1ee248 │ │ │ │ stmdbcs r0, {r1, r3, r5, r9, sl, lr} │ │ │ │ svclt 0x000c4630 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7f14419 │ │ │ │ - andcs pc, r1, r5, asr #18 │ │ │ │ + andcs pc, r1, r1, asr #18 │ │ │ │ @ instruction: 0xf004e788 │ │ │ │ @ instruction: 0xf5b313f0 │ │ │ │ @ instruction: 0xf0000fe0 │ │ │ │ - vqrshl.s8 q4, , q8 │ │ │ │ - @ instruction: 0xf5b38670 │ │ │ │ + vqrshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b3866a │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ - vcgt.s8 q4, q0, q13 │ │ │ │ - eorcs r8, r0, #58982400 @ 0x3840000 │ │ │ │ + vcge.s8 q4, q0, q7 │ │ │ │ + eorcs r8, r0, #220, 14 @ 0x3700000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - vcge.s8 d8, d1, d25 │ │ │ │ - @ instruction: 0xf5b382dd │ │ │ │ + vcgt.s8 d8, d1, d29 │ │ │ │ + @ instruction: 0xf5b382d8 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ - vqshl.s8 d8, d17, d18 │ │ │ │ - blcs 0x8a9e8 │ │ │ │ - rscshi pc, r9, #2 │ │ │ │ + vshl.s8 d8, d21, d18 │ │ │ │ + blcs 0x8a984 │ │ │ │ + rschi pc, sp, #2 │ │ │ │ @ instruction: 0xf47f2b10 │ │ │ │ stmdbge r6, {r1, r2, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf8def7f3 │ │ │ │ + @ instruction: 0xf8daf7f3 │ │ │ │ vaba.s8 q15, , q2 │ │ │ │ vqdmlal.s q8, d16, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ cmnpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, r0, asr #5 │ │ │ │ @ instruction: 0xf000428b │ │ │ │ - vcgt.s8 q4, q0, │ │ │ │ - @ instruction: 0xf5b38669 │ │ │ │ + vcgt.s8 q4, q0, │ │ │ │ + @ instruction: 0xf5b38663 │ │ │ │ @ instruction: 0xf0014f70 │ │ │ │ - vqadd.s8 q12, , q5 │ │ │ │ + vqadd.s8 q12, , │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ svcge 0x003df47f │ │ │ │ movwpl pc, #9156 @ 0x23c4 @ │ │ │ │ - andcs pc, r3, r4, asr #7 │ │ │ │ - smlabtmi r3, r4, r3, pc @ │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf63f2b05 │ │ │ │ ldm pc, {r4, r5, r8, r9, sl, fp, sp, pc}^ @ │ │ │ │ - @ instruction: 0x060bf013 │ │ │ │ - ldrbeq r0, [sp, #1528] @ 0x5f8 │ │ │ │ - streq r0, [pc, #1474]! @ 0x6a5ce │ │ │ │ - vsli.64 d16, d12, #4 │ │ │ │ - blcs 0xbec1c │ │ │ │ - teqphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x0605f013 │ │ │ │ + ldrbeq r0, [r7, #1522] @ 0x5f2 │ │ │ │ + streq r0, [r9, #1468]! @ 0x5bc │ │ │ │ + vsli.64 d16, d6, #4 │ │ │ │ + blcs 0xbebe8 │ │ │ │ + teqphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ @ instruction: 0xf404af20 │ │ │ │ @ instruction: 0xf5b32370 │ │ │ │ @ instruction: 0xf0012f70 │ │ │ │ - @ instruction: 0xf41481b0 │ │ │ │ + @ instruction: 0xf41481ab │ │ │ │ @ instruction: 0xf0010200 │ │ │ │ - vst4. {d8,d10,d12,d14}, [r4], ip │ │ │ │ + vst4. {d8,d10,d12,d14}, [r4], r7 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ addle r4, r6, r0, ror pc │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x19a8040 │ │ │ │ + blx 0x18a800c │ │ │ │ @ instruction: 0xf3c4e76d │ │ │ │ - blcs 0x1bec7c │ │ │ │ + blcs 0x1bec48 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmneq sl, #152, 6 @ 0x60000002 │ │ │ │ - strteq r0, [r8], #-829 @ 0xfffffcc3 │ │ │ │ - mvnseq r0, #335544323 @ 0x14000003 │ │ │ │ + cmneq r4, #1207959554 @ 0x48000002 │ │ │ │ + strteq r0, [r2], #-823 @ 0xfffffcc9 │ │ │ │ + mvneq r0, #-67108862 @ 0xfc000002 │ │ │ │ adceq pc, r0, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - subshi pc, r0, r1 │ │ │ │ - strhi pc, [lr, r0, lsl #4]! │ │ │ │ + subhi pc, fp, r1 │ │ │ │ + strhi pc, [r9, r0, lsl #4]! │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ - adclt r8, r7, #117 @ 0x75 │ │ │ │ + adclt r8, r7, #112 @ 0x70 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf5b7844e │ │ │ │ + @ instruction: 0xf5b78445 │ │ │ │ @ instruction: 0xf47f4f40 │ │ │ │ - blmi 0x795c10 │ │ │ │ - blls 0x44411c │ │ │ │ + blmi 0x795bdc │ │ │ │ + blls 0x4440e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0430300 │ │ │ │ - ldrtmi r8, [r0], -ip, lsl #9 │ │ │ │ + ldrtmi r8, [r0], -r0, lsl #9 │ │ │ │ pop {r0, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f943f0 │ │ │ │ - @ instruction: 0xf404bf61 │ │ │ │ + @ instruction: 0xf404bf5d │ │ │ │ @ instruction: 0xf5b303a0 │ │ │ │ @ instruction: 0xf0010f80 │ │ │ │ - vqadd.s8 d8, d16, d4 │ │ │ │ - blcs 0x8be44 │ │ │ │ - rsbshi pc, r3, r1 │ │ │ │ + vhadd.s8 d8, d16, d15 │ │ │ │ + blcs 0x8bdfc │ │ │ │ + rsbhi pc, lr, r1 │ │ │ │ eoreq fp, r7, #805306378 @ 0x3000000a │ │ │ │ - ldrbhi pc, [sp], #-321 @ 0xfffffebf @ │ │ │ │ + ldrbhi pc, [r4], #-321 @ 0xfffffebf @ │ │ │ │ svcmi 0x0040f5b3 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr7, cr15, {3} │ │ │ │ vqshl.u64 q15, , #4 │ │ │ │ - blcs 0x1fee00 │ │ │ │ + blcs 0x1fedcc │ │ │ │ mrcge 6, 5, APSR_nzcv, cr1, cr15, {1} │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - @ instruction: 0x0006aab7 │ │ │ │ - ldrdeq sl, [r6], -r1 │ │ │ │ - andeq sl, r6, fp, ror r9 │ │ │ │ - andeq sl, r6, r1, lsr #18 │ │ │ │ - andeq sl, r6, sp, asr sl │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq sl, r6, fp, lsl sl │ │ │ │ + andeq sl, r6, r7, ror sl │ │ │ │ + muleq r6, r1, r9 │ │ │ │ + andeq sl, r6, fp, lsr r9 │ │ │ │ + andeq sl, r6, r1, ror #17 │ │ │ │ + andeq sl, r6, sp, lsl sl │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ + ldrdeq sl, [r6], -fp │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ mvneq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - vhadd.s8 d8, d16, d1 │ │ │ │ - blcs 0x8baac │ │ │ │ - adchi pc, r6, r1 │ │ │ │ + vqadd.s8 q4, q0, q14 │ │ │ │ + blcs 0x8ba60 │ │ │ │ + adchi pc, r1, r1 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ mcrge 4, 4, pc, cr11, cr15, {3} @ │ │ │ │ strpl pc, [r0, -r4, asr #7] │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movwls r0, #39589 @ 0x9aa5 │ │ │ │ + movwls r0, #31397 @ 0x7aa5 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ strbvs pc, [sp], r9, asr #12 @ │ │ │ │ streq pc, [r5], -r0, asr #5 │ │ │ │ - @ instruction: 0xf6499207 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ - ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - @ instruction: 0xf0051681 │ │ │ │ - teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ - strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf972f7f4 │ │ │ │ + @ instruction: 0xf004920b │ │ │ │ + andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ + sbcvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + svclt 0x0008429f │ │ │ │ + stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ + strne pc, [r1], r4, asr #7 │ │ │ │ + ldreq pc, [ip, #-5] │ │ │ │ + vbic.i32 d20, #50432 @ 0x0000c500 │ │ │ │ + strls r4, [r6, -r3, lsl #8] │ │ │ │ + strls r9, [r8], #-1290 @ 0xfffffaf6 │ │ │ │ + @ instruction: 0xf96ef7f4 │ │ │ │ vqshlu.s64 q15, , #4 │ │ │ │ - vsubw.u8 , q2, d3 │ │ │ │ - vabal.u8 , d4, d3 │ │ │ │ - @ instruction: 0xf0044203 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - blcs 0x16e5bc │ │ │ │ - strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strbhi pc, [pc], -r0 @ │ │ │ │ + @ instruction: 0xf0045303 │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + vaddl.u8 q9, d4, d3 │ │ │ │ + blcs 0x16e588 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strbhi pc, [r9], -r0 @ │ │ │ │ @ instruction: 0xf47f2b05 │ │ │ │ stmib sp, {r4, r6, r9, sl, fp, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - andls r7, sl, #8, 10 @ 0x2000000 │ │ │ │ - @ instruction: 0xffd0f7fa │ │ │ │ - beq 0x8a3aec │ │ │ │ + stmdbge r6, {r1, r2, r8} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + andls r5, sl, #8, 8 @ 0x8000000 │ │ │ │ + @ instruction: 0xffccf7fa │ │ │ │ + beq 0x8a3ab8 │ │ │ │ andsne pc, r0, #4 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strbne pc, [r2, -r4, asr #7] @ │ │ │ │ - stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ - cdpeq 0, 0, cr15, cr15, cr4, {0} │ │ │ │ - movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + streq pc, [pc, #-4] @ 0x6a1a4 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + mcrrne 3, 12, pc, r2, cr4 @ │ │ │ │ mrseq pc, CPSR @ │ │ │ │ + movtpl pc, #9156 @ 0x23c4 @ │ │ │ │ + cdpcc 3, 0, cr15, cr3, cr4, {6} │ │ │ │ @ instruction: 0xf0002a10 │ │ │ │ - @ instruction: 0xf1b2863b │ │ │ │ + @ instruction: 0xf1b28635 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ @ instruction: 0xf8d6ae30 │ │ │ │ ldreq r2, [r0, r8, asr #1] │ │ │ │ @ instruction: 0xf414d503 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ cmpeq r4, r8, lsr #28 │ │ │ │ ldreq sp, [r0, #1282] @ 0x502 │ │ │ │ - ldrhi pc, [r1, r1, asr #2] │ │ │ │ + strhi pc, [r7, r1, asr #2] │ │ │ │ andeq pc, r8, #1073741864 @ 0x40000028 │ │ │ │ svclt 0x00942a05 │ │ │ │ andcs r2, r1, #0, 4 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ andcs sl, r0, #416 @ 0x1a0 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #8 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ - andls r5, r5, #0, 28 │ │ │ │ - @ instruction: 0xf7fa9403 │ │ │ │ - str pc, [r2], r7, asr #20 │ │ │ │ - svcmi 0x00a0f5b3 │ │ │ │ - mcrge 4, 0, pc, cr9, cr15, {3} @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [ip], {240} @ 0xf0 │ │ │ │ - ldmvs r1!, {r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ - orrseq pc, r5, #192, 4 │ │ │ │ - smullscs pc, r1, r6, r8 @ │ │ │ │ - ldrtmi r1, [r0], -r9, lsl #20 │ │ │ │ - stcls 3, cr4, [r6], {10} │ │ │ │ - @ instruction: 0xf7ee6b99 │ │ │ │ - @ instruction: 0xf896fbf3 │ │ │ │ - @ instruction: 0x462a30d1 │ │ │ │ - blcs 0x7bb3c │ │ │ │ - tstcs r8, ip, lsl #30 │ │ │ │ - strtmi r2, [r1], #-260 @ 0xfffffefc │ │ │ │ - @ instruction: 0xffa6f7f0 │ │ │ │ - vst1.16 {d14-d16}, [r4 :64] │ │ │ │ - @ instruction: 0xf5b22270 │ │ │ │ - @ instruction: 0xf0012f70 │ │ │ │ - eoreq r8, r5, #86 @ 0x56 │ │ │ │ - sbchi pc, r9, r1, asr #2 │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [r8], r8, asr #1 │ │ │ │ - mcrge 5, 2, pc, cr13, cr15, {1} @ │ │ │ │ - ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ - strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf92af7f5 │ │ │ │ - @ instruction: 0x2320e633 │ │ │ │ - tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf47f421c │ │ │ │ - vmla.f32 d26, d23, d24 │ │ │ │ - vqdmlal.s q8, d16, d0[0] │ │ │ │ - eormi r0, r3, r0, lsr #6 │ │ │ │ - stmdacs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ - ldreq pc, [pc, #-4] @ 0x6a300 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - strbthi pc, [r4], r1 @ │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0031281 │ │ │ │ - stmdbge r6, {r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0x46304313 │ │ │ │ - subseq pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - andshi pc, r8, sp, asr #17 │ │ │ │ - strls r9, [r8, #-1799] @ 0xfffff8f9 │ │ │ │ - strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1d28302 │ │ │ │ - @ instruction: 0x2320e592 │ │ │ │ - teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r3, #20, 20 @ 0x14000 │ │ │ │ - mvnshi pc, r1 │ │ │ │ - svcne 0x0000f5b2 │ │ │ │ - stcge 4, cr15, [r7, #508] @ 0x1fc │ │ │ │ - vmlsl.u8 q8, d20, d19 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + andgt pc, r8, sp, asr #17 │ │ │ │ + strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ + strls r9, [r3], #-517 @ 0xfffffdfb │ │ │ │ + blx 0x11281f8 │ │ │ │ + @ instruction: 0xf5b3e681 │ │ │ │ + @ instruction: 0xf47f4fa0 │ │ │ │ + strtmi sl, [r1], -r8, lsl #28 │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + ldclvs 12, cr15, [r0, #-148]! @ 0xffffff6c │ │ │ │ + vtst.8 d22, d20, d17 │ │ │ │ + vsubw.s8 , q8, d0 │ │ │ │ + @ instruction: 0xf8960395 │ │ │ │ + bne 0x2b2578 │ │ │ │ + movwmi r4, #42544 @ 0xa630 │ │ │ │ + blvs 0xfe6d1254 │ │ │ │ + stc2 7, cr15, [ip], {238} @ 0xee │ │ │ │ + smullscc pc, r1, r6, r8 @ │ │ │ │ + ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ + svclt 0x000c2b00 │ │ │ │ + tstcs r4, r8, lsl #2 │ │ │ │ + @ instruction: 0xf7f04421 │ │ │ │ + ldrb pc, [lr], -r1, lsr #31 @ │ │ │ │ + rsbscs pc, r0, #4, 8 @ 0x4000000 │ │ │ │ + svccs 0x0070f5b2 │ │ │ │ + subshi pc, r0, r1 │ │ │ │ + @ instruction: 0xf1410225 │ │ │ │ + vst4. {d8-d11}, [r4], r3 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53f0698 │ │ │ │ + @ instruction: 0xf8d6ae4c │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + stmdbge r6, {r0, r1, r3, r9} │ │ │ │ + ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + strcs r2, [r1, #-520] @ 0xfffffdf8 │ │ │ │ + vabal.u8 , d4, d8 │ │ │ │ + vabal.u8 q10, d4, d3 │ │ │ │ + strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ + strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ + stmib sp, {r0, sl, sp}^ │ │ │ │ + @ instruction: 0xf7f54506 │ │ │ │ + ldrt pc, [r2], -r5, lsr #18 @ │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldcge 4, cr15, [r7, #508]! @ 0x1fc │ │ │ │ + biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + msreq CPSR_, #192, 4 │ │ │ │ + vaddl.u8 q10, d4, d19 │ │ │ │ + vmlal.u8 q9, d4, d3 │ │ │ │ + @ instruction: 0xf0044703 │ │ │ │ + @ instruction: 0xf5b3051f │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + beq 0xfe94be40 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #41943040 @ 0x2800000 │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - ldreq pc, [pc], #-4 @ 0x6a370 │ │ │ │ - stmib sp, {r0, r1, r2, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7fa3408 │ │ │ │ - ldrb pc, [r1, #-2125]! @ 0xfffff7b3 @ │ │ │ │ + tstmi r3, #98304 @ 0x18000 │ │ │ │ + vmin.s8 d20, d9, d16 │ │ │ │ + vmov.i32 q8, #3328 @ 0x00000d00 │ │ │ │ + vsubl.u8 q8, d4, d5 │ │ │ │ + @ instruction: 0xf8cd5440 │ │ │ │ + smladls r7, r8, r0, r8 │ │ │ │ + stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f23409 │ │ │ │ + ldr pc, [r1, #2925] @ 0xb6d │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ - andsmi r4, ip, #48, 6 @ 0xc0000000 │ │ │ │ - stclge 4, cr15, [fp, #-508]! @ 0xfffffe04 │ │ │ │ - movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - vsubw.u8 , q2, d6 │ │ │ │ - movwls r4, #29443 @ 0x7303 │ │ │ │ - strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ - vsubl.u8 q9, d4, d1 │ │ │ │ - stmdbge r6, {r0, r7, r8, sl, ip} │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - @ instruction: 0xf004031c │ │ │ │ - @ instruction: 0x432b041f │ │ │ │ - strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xffcaf7f9 │ │ │ │ - vst3.16 {d14,d16,d18}, [r4 :64], r4 │ │ │ │ - @ instruction: 0xf5b31340 │ │ │ │ + b 0x57afd0 │ │ │ │ + @ instruction: 0xf0010203 │ │ │ │ + @ instruction: 0xf5b281ee │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - stmdbeq r3!, {r1, r2, r3, r6, r8, sl, fp, sp, pc} │ │ │ │ - vst1.64 {d11-d14}, [r3 :128], r2 │ │ │ │ - @ instruction: 0xf3c463e0 │ │ │ │ - tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf4020be2 │ │ │ │ - subsmi r6, sl, r0, lsl #4 │ │ │ │ - cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [fp, #2] @ │ │ │ │ - ldrtmi r9, [r0], -r8, lsl #2 │ │ │ │ - movwcs sl, #2310 @ 0x906 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [r7], #-521 @ 0xfffffdf7 │ │ │ │ - movwls r9, #41734 @ 0xa306 │ │ │ │ - mcr2 7, 5, pc, cr10, cr11, {7} @ │ │ │ │ - stmdage r6, {r0, r2, r5, r7, r8, sl, sp, lr, pc} │ │ │ │ - strls r4, [r8, #-1569] @ 0xfffff9df │ │ │ │ - strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xff3a83cc │ │ │ │ - svcne 0x0040f414 │ │ │ │ - stcge 4, cr15, [r5, #-508]! @ 0xfffffe04 │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f0659 │ │ │ │ - ldmib sp, {r5, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0b94006 │ │ │ │ - @ instruction: 0x4602f915 │ │ │ │ - @ instruction: 0x46214630 │ │ │ │ - @ instruction: 0xffe8f7f1 │ │ │ │ - @ instruction: 0xf414e58b │ │ │ │ - @ instruction: 0xf47f1340 │ │ │ │ - stmdbeq r2!, {r1, r4, r8, sl, fp, sp, pc} │ │ │ │ - vst1.64 {d11-d14}, [r2 :128], r1 │ │ │ │ - vmlal.u q11, d20, d0[4] │ │ │ │ - movwmi r2, #42243 @ 0xa503 │ │ │ │ - @ instruction: 0xf4010be1 │ │ │ │ - submi r6, sl, r0, lsl #2 │ │ │ │ - cmnpcs r0, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - svccs 0x0070f5b1 │ │ │ │ - ldrhi pc, [fp], -r1 │ │ │ │ - strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - svclt 0x00082c0d │ │ │ │ - andls r2, r9, #832 @ 0x340 │ │ │ │ - strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - strcc r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ + beq 0xfe955938 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r6, #98304 @ 0x18000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + @ instruction: 0xf0031281 │ │ │ │ + strls r0, [sl, #-796] @ 0xfffffce4 │ │ │ │ + vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ + @ instruction: 0xf0044503 │ │ │ │ + strls r0, [r7, #-1055] @ 0xfffffbe1 │ │ │ │ + strcc lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf848f7fa │ │ │ │ + @ instruction: 0x2320e570 │ │ │ │ + teqpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f421c │ │ │ │ + vqrdmulh.s q13, q2, d2[6] │ │ │ │ + movwls r2, #25347 @ 0x6303 │ │ │ │ + movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ + beq 0xfe94ef80 │ │ │ │ + andcs r9, r1, #41943040 @ 0x2800000 │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strls r9, [r8, #-1024] @ 0xfffffc00 │ │ │ │ - @ instruction: 0xf7f4930a │ │ │ │ - ldrb pc, [lr, #-2469] @ 0xfffff65b @ │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6a378 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7f93408 │ │ │ │ + ldrb pc, [r3, #-4037] @ 0xfffff03b @ │ │ │ │ + movtne pc, #1028 @ 0x404 @ │ │ │ │ + svcne 0x0000f5b3 │ │ │ │ + stclge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ + rsclt r0, r2, #573440 @ 0x8c000 │ │ │ │ + mvnvs pc, #50331648 @ 0x3000000 │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + bleq 0xff8fafec │ │ │ │ + andvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + vst4.16 {d4-d7}, [r4 :64], sl │ │ │ │ + @ instruction: 0xf5b32370 │ │ │ │ + @ instruction: 0xf0022f70 │ │ │ │ + smlabtls r8, lr, r5, r8 │ │ │ │ + stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + andls r4, r9, #50331648 @ 0x3000000 │ │ │ │ + movwls r9, #25607 @ 0x6407 │ │ │ │ + @ instruction: 0xf7fb930a │ │ │ │ + str pc, [r4, #3749]! @ 0xea5 │ │ │ │ + strtmi sl, [r1], -r6, lsl #16 │ │ │ │ + strls r9, [r9, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - pldw [r4], #-2995 @ 0xfffff44d │ │ │ │ + pldw [r4], #-2789 @ 0xfffff51b │ │ │ │ + @ instruction: 0xf47f1f40 │ │ │ │ + @ instruction: 0xf8d6ad24 │ │ │ │ + ldrbeq r3, [r9], -r8, asr #1 │ │ │ │ + ldcge 5, cr15, [pc, #-508] @ 0x6a1f0 │ │ │ │ + ldrdmi lr, [r6], -sp │ │ │ │ + @ instruction: 0xf8daf0b9 │ │ │ │ + ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ + @ instruction: 0xf7f14621 │ │ │ │ + str pc, [sl, #4067] @ 0xfe3 │ │ │ │ + movtne pc, #1044 @ 0x414 @ │ │ │ │ + ldcge 4, cr15, [r1, #-508] @ 0xfffffe04 │ │ │ │ + rsclt r0, r1, #557056 @ 0x88000 │ │ │ │ + rscvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ + strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ + bleq 0xff8bb040 │ │ │ │ + tstpvs r0, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ + vst4.16 {d4-d7}, [r4], sl │ │ │ │ + @ instruction: 0xf5b12170 │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + vmov.i32 d24, #-1073741824 @ 0xc0000000 │ │ │ │ + stmib sp, {r0, r1, sl, lr}^ │ │ │ │ + stccs 4, cr3, [sp], {6} │ │ │ │ + stccs 15, cr11, [sp, #-32] @ 0xffffffe0 │ │ │ │ + svclt 0x000c9209 │ │ │ │ + strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ + stmdbge r6, {r0, sl, ip, sp} │ │ │ │ + @ instruction: 0xf6464630 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + movwls r9, #42248 @ 0xa508 │ │ │ │ + @ instruction: 0xf9a0f7f4 │ │ │ │ + @ instruction: 0x4621e55d │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + pldw [r4], #-3017 @ 0xfffff437 │ │ │ │ @ instruction: 0xf47f1300 │ │ │ │ stcls 12, cr10, [r6, #-896] @ 0xfffffc80 │ │ │ │ ldrbvs pc, [r5], #-1609 @ 0xfffff9b7 @ │ │ │ │ streq pc, [r5], #-704 @ 0xfffffd40 │ │ │ │ sbcvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x2d00a906 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ strcs r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - strb pc, [r2, #-2441] @ 0xfffff677 @ │ │ │ │ + strb pc, [r2, #-2437] @ 0xfffff67b @ │ │ │ │ @ instruction: 0xf57f02a0 │ │ │ │ @ instruction: 0xf44facca │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ @ instruction: 0x43a3a806 │ │ │ │ - @ instruction: 0xf001950a │ │ │ │ - @ instruction: 0xf7f0865c │ │ │ │ - stmdbge r6, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf7fb4630 │ │ │ │ - str pc, [lr, #-3635]! @ 0xfffff1cd │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - svcls 0x0006fb83 │ │ │ │ + ldrbhi pc, [r3], -r1 @ │ │ │ │ + blx 0xfe9a846e │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + mrc2 7, 1, pc, cr0, cr11, {7} │ │ │ │ + strtmi lr, [r1], -pc, lsr #10 │ │ │ │ + @ instruction: 0xf7f0a806 │ │ │ │ + svcls 0x0006fb9b │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ - tstphi r6, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ + tstphi r1, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ strbvs pc, [sp, #1609] @ 0x649 @ │ │ │ │ streq pc, [r5, #-704] @ 0xfffffd40 │ │ │ │ sbcvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ stmdbge r6, {r0, sl, sp} │ │ │ │ svccs 0x00004630 │ │ │ │ strtmi fp, [sl], -r8, lsl #30 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldr pc, [r2, #-2393] @ 0xfffff6a7 │ │ │ │ - @ instruction: 0xf53f02a7 │ │ │ │ - @ instruction: 0xf44fac9a │ │ │ │ + ldr pc, [r4, #-2391] @ 0xfffff6a9 │ │ │ │ + @ instruction: 0xf53f02a5 │ │ │ │ + @ instruction: 0xf44fac9c │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46210310 │ │ │ │ @ instruction: 0x43a3a806 │ │ │ │ - @ instruction: 0xf001950a │ │ │ │ - @ instruction: 0xf7f0860a │ │ │ │ - blls 0x2a92b8 │ │ │ │ - blcs 0x3d0960 │ │ │ │ - movwcs fp, #7960 @ 0x1f18 │ │ │ │ - blls 0x25e960 │ │ │ │ - svclt 0x000c2b0d │ │ │ │ - movwcs r2, #4866 @ 0x1302 │ │ │ │ - @ instruction: 0xf6499300 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ - @ instruction: 0xf6460205 │ │ │ │ - vsubw.s8 , q8, d21 │ │ │ │ - @ instruction: 0x46300312 │ │ │ │ - svclt 0x00082900 │ │ │ │ - stmdbge r6, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7f42300 │ │ │ │ - strbt pc, [r6], #2349 @ 0x92d @ │ │ │ │ - smuadne r0, r4, r4 │ │ │ │ - stclge 4, cr15, [sp], #-508 @ 0xfffffe04 │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x43a34621 │ │ │ │ - strthi pc, [r3], -r1 │ │ │ │ - strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - blls 0x22925c │ │ │ │ + strhi pc, [r3], -r1 │ │ │ │ + blx 0x1e284ca │ │ │ │ + stmdbls r6, {r3, r8, r9, fp, ip, pc} │ │ │ │ + svclt 0x00182b0d │ │ │ │ + tstle r4, r1, lsl #6 │ │ │ │ + blcs 0x3d1134 │ │ │ │ + movwcs fp, #12044 @ 0x2f0c │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + subsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ + tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + stmdbcs r0, {r4, r5, r9, sl, lr} │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + movwcs sl, #2310 @ 0x906 │ │ │ │ + @ instruction: 0xf92cf7f4 │ │ │ │ + @ instruction: 0xf414e4e9 │ │ │ │ + @ instruction: 0xf47f1500 │ │ │ │ + @ instruction: 0xf44fac70 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a806 │ │ │ │ + ldrhi pc, [fp], -r1 │ │ │ │ + blx 0x1328522 │ │ │ │ + blls 0x1f3568 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcscc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - strb pc, [sl], #2321 @ 0x911 @ │ │ │ │ + strb pc, [lr], #2321 @ 0x911 @ │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - adceq r4, r2, #34603008 @ 0x2100000 │ │ │ │ - addshi pc, r1, r1, lsl #2 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - andshi pc, sl, #1 │ │ │ │ - strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - blls 0x229228 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbccs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f49400 │ │ │ │ - ldrt pc, [r0], #2295 @ 0x8f7 @ │ │ │ │ - smuadne r0, r4, r4 │ │ │ │ - strthi pc, [fp], #-66 @ 0xffffffbe │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x43a34621 │ │ │ │ - sbchi pc, r4, r1 │ │ │ │ - strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf7f0950a │ │ │ │ - blls 0x2291f0 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + setend be │ │ │ │ + @ instruction: 0xf5b3808f │ │ │ │ + @ instruction: 0xf0012f70 │ │ │ │ + @ instruction: 0xf7f08214 │ │ │ │ + strcs pc, [r1], #-2865 @ 0xfffff4cf │ │ │ │ + stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + vmin.s8 d20, d7, d16 │ │ │ │ + vsubl.s8 q9, d0, d21 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + @ instruction: 0xf8f8f7f4 │ │ │ │ + @ instruction: 0xf414e4b5 │ │ │ │ + @ instruction: 0xf0421500 │ │ │ │ + vst3.8 {d24-d26}, [pc :128], r4 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46210310 │ │ │ │ + @ instruction: 0x43a3a806 │ │ │ │ + sbchi pc, r1, r1 │ │ │ │ + blx 0x62858a │ │ │ │ + blls 0x1f35d0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f49400 │ │ │ │ - ldr pc, [r4], #2267 @ 0x8db │ │ │ │ + ldr pc, [sl], #2269 @ 0x8dd │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ andsmi r4, ip, #16, 6 @ 0x40000000 │ │ │ │ - ldcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ + ldcge 4, cr15, [pc], {127} @ 0x7f │ │ │ │ biceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vmlal.u8 q9, d4, d3 │ │ │ │ @ instruction: 0xf0044703 │ │ │ │ @ instruction: 0xf5b3051f │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ - beq 0xfe94baf4 │ │ │ │ + beq 0xfe94baa4 │ │ │ │ addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf6484630 │ │ │ │ vrshr.s64 d23, d21, #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf8cd5440 │ │ │ │ smladls r7, r8, r0, r8 │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fff9d3 │ │ │ │ - @ instruction: 0x4621bbf3 │ │ │ │ + @ instruction: 0xf7fff9d5 │ │ │ │ + @ instruction: 0x4621bbf9 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf98ef7f0 │ │ │ │ + @ instruction: 0xf9aef7f0 │ │ │ │ svcne 0x0040f414 │ │ │ │ - blge 0xffa6788c │ │ │ │ + blge 0xffbe784c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf97cf7f2 │ │ │ │ - bllt 0xff928698 │ │ │ │ + @ instruction: 0xf97ef7f2 │ │ │ │ + bllt 0xffaa8658 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r2, r0, ror r2 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ smlabtcs r3, r4, r3, pc @ │ │ │ │ - strmi pc, [r3, -r4, asr #7] │ │ │ │ svceq 0x0080f5b2 │ │ │ │ - streq pc, [pc], #-4 @ 0x6a6b4 │ │ │ │ - bichi pc, r2, r3 │ │ │ │ - strbhi pc, [r9, r0, lsl #4]! @ │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0x81bcf003 │ │ │ │ + strbhi pc, [sl, r0, lsl #4]! @ │ │ │ │ svcne 0x0010f1b2 │ │ │ │ - msrhi SPSR_fxc, r3 │ │ │ │ - strbhi pc, [r4], #513 @ 0x201 @ │ │ │ │ + msrhi SPSR_sc, r3 │ │ │ │ + strbhi pc, [r0], #513 @ 0x201 @ │ │ │ │ @ instruction: 0xf0032a20 │ │ │ │ - vqadd.s8 d8, d18, d24 │ │ │ │ - bcs 0x8c4dc │ │ │ │ - teqphi r4, r3 @ p-variant is OBSOLETE │ │ │ │ + vqadd.s8 d8, d18, d18 │ │ │ │ + bcs 0x8c484 │ │ │ │ + msrhi CPSR_fsx, r3 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 , d0, d25 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fffaa3 │ │ │ │ - @ instruction: 0xf414bbb5 │ │ │ │ + @ instruction: 0xf7fffaa5 │ │ │ │ + @ instruction: 0xf414bbbb │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst2.8 {d8-d11}, [r4 :64], r6 │ │ │ │ + vst2.8 {d8-d11}, [r4 :64], r0 │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b382f5 │ │ │ │ + @ instruction: 0xf5b382ef │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8adf0 │ │ │ │ - blge 0xfe967914 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930d │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - andls r1, fp, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf47f930c │ │ │ │ - stmdbge r6, {r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ + blcs 0x8ad98 │ │ │ │ + blge 0xfeae78d4 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwcs lr, #51661 @ 0xc9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47f930b │ │ │ │ + stmdbge r6, {r1, r2, r3, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf91cf7f5 │ │ │ │ - bllt 0xfe2a874c │ │ │ │ + @ instruction: 0xf91ef7f5 │ │ │ │ + bllt 0xfe42870c │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - sbchi pc, pc, r1 │ │ │ │ + sbchi pc, ip, r1 │ │ │ │ streq pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - eorhi pc, r2, r1 │ │ │ │ + andshi pc, pc, r1 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [sl], #-200 @ 0xffffff38 │ │ │ │ - blge 0xffae7c74 │ │ │ │ + blge 0xffc67c34 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 6, pc, cr6, cr4, {7} @ │ │ │ │ - bllt 0xff4687a8 │ │ │ │ + mcr2 7, 6, pc, cr8, cr4, {7} @ │ │ │ │ + bllt 0xff5e8768 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbhi pc, ip, #66 @ 0x42 │ │ │ │ + rsbhi pc, r6, #66 @ 0x42 │ │ │ │ tstpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - eorshi pc, r1, #2 │ │ │ │ + eorhi pc, fp, #2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - rsbshi pc, ip, #2 │ │ │ │ + rsbshi pc, r6, #2 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf004ab48 │ │ │ │ - movwls r0, #53775 @ 0xd20f │ │ │ │ - svcvs 0x00d8f414 │ │ │ │ - movwne pc, #5060 @ 0x13c4 @ │ │ │ │ - movwls r9, #49675 @ 0xc20b │ │ │ │ - blge 0xfe79e0 │ │ │ │ + @ instruction: 0xf3c4ab4e │ │ │ │ + @ instruction: 0xf4141201 │ │ │ │ + stmib sp, {r3, r4, r6, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ + @ instruction: 0xf004230c │ │ │ │ + movwls r0, #45839 @ 0xb30f │ │ │ │ + blge 0x11679a0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f5940a │ │ │ │ - @ instruction: 0xf7fff8c7 │ │ │ │ - @ instruction: 0xf414bb2d │ │ │ │ + @ instruction: 0xf7fff8c9 │ │ │ │ + @ instruction: 0xf414bb33 │ │ │ │ @ instruction: 0xf0420200 │ │ │ │ - vst4.32 {d8,d10,d12,d14}, [r4 :128], r3 │ │ │ │ + vst4.32 {d8,d10,d12,d14}, [r4 :64]! │ │ │ │ @ instruction: 0xf5b36310 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ - @ instruction: 0xf5b38168 │ │ │ │ + @ instruction: 0xf5b38162 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - blcs 0x8ad48 │ │ │ │ - blge 0x767a24 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - @ instruction: 0xf414930d │ │ │ │ - @ instruction: 0xf3c46fd8 │ │ │ │ - andls r1, fp, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf47f930c │ │ │ │ - stmdbge r6, {r4, r8, r9, fp, sp, pc} │ │ │ │ + blcs 0x8acf0 │ │ │ │ + blge 0x8e79e4 │ │ │ │ + andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + svcvs 0x00d8f414 │ │ │ │ + movwcs lr, #51661 @ 0xc9cd │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + @ instruction: 0xf47f930b │ │ │ │ + stmdbge r6, {r1, r2, r4, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf88ef7f5 │ │ │ │ - bllt 0xa885c │ │ │ │ + @ instruction: 0xf890f7f5 │ │ │ │ + bllt 0x22881c │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strhi pc, [r6], #-2 │ │ │ │ + strhi pc, [r0], #-2 │ │ │ │ andeq pc, r0, #20, 8 @ 0x14000000 │ │ │ │ - rsbshi pc, sp, #66 @ 0x42 │ │ │ │ + rsbshi pc, r7, #66 @ 0x42 │ │ │ │ tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0026f10 │ │ │ │ - vst3. {d24-d26}, [pc :128], r2 │ │ │ │ + vst3. {d24-d26}, [pc :64], ip │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - ldrhi pc, [ip, #-2] │ │ │ │ + ldrhi pc, [r6, #-2] │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - ldrthi pc, [sl], -r2 @ │ │ │ │ + ldrthi pc, [r4], -r2 @ │ │ │ │ cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f421c │ │ │ │ - @ instruction: 0x4621aad8 │ │ │ │ + @ instruction: 0x4621aade │ │ │ │ @ instruction: 0xf7f0a806 │ │ │ │ - @ instruction: 0xf8d6f8a9 │ │ │ │ + @ instruction: 0xf8d6f8c9 │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xff4ef7f4 │ │ │ │ - bllt 0x10688c8 │ │ │ │ + @ instruction: 0xff50f7f4 │ │ │ │ + bllt 0x11e8888 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r4, r0] @ │ │ │ │ + ldrbhi pc, [r1, r0] @ │ │ │ │ @ instruction: 0xf1400220 │ │ │ │ - vst1.32 {d8}, [r4 :64], fp │ │ │ │ + vst1.32 {d8}, [r4 :64], r8 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53f04d9 │ │ │ │ - @ instruction: 0xf8d6ab2c │ │ │ │ + @ instruction: 0xf8d6ab32 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 0, pc, cr10, cr4, {7} @ │ │ │ │ - bllt 0x568920 │ │ │ │ + mcr2 7, 0, pc, cr12, cr4, {7} @ │ │ │ │ + bllt 0x6e88e0 │ │ │ │ tstpmi r0, r4, lsl r4 @ p-variant is OBSOLETE │ │ │ │ - bge 0xfe6e7b28 │ │ │ │ + bge 0xfe867ae8 │ │ │ │ vmlsl.u8 q8, d20, d21 │ │ │ │ @ instruction: 0xf0051381 │ │ │ │ vst3.8 {d0,d2,d4}, [r4 :64], ip │ │ │ │ vmvn.i32 q9, #49152 @ 0x0000c000 │ │ │ │ tstmi sp, #256 @ 0x100 │ │ │ │ andcs pc, r3, r4, asr #7 │ │ │ │ streq pc, [pc, -r4] │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ svccs 0x0070f5b2 │ │ │ │ eorgt pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0029007 │ │ │ │ - andcs r8, r1, #1409286145 @ 0x54000001 │ │ │ │ + andcs r8, r1, #1006632961 @ 0x3c000001 │ │ │ │ andls sl, r0, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d23, d29, #64 │ │ │ │ + vmov.i32 d23, #1280 @ 0x00000500 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ strls r4, [r9, -r3, lsl #8] │ │ │ │ movwls r9, #25608 @ 0x6408 │ │ │ │ @ instruction: 0xf7f3950a │ │ │ │ - @ instruction: 0xf7fffd81 │ │ │ │ - vpmax.s8 , q8, q11 │ │ │ │ + @ instruction: 0xf7fffd83 │ │ │ │ + vpmax.s8 , q8, q14 │ │ │ │ vsubw.s8 , q0, d13 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - ldrbhi pc, [r5], #-1 @ │ │ │ │ + strbhi pc, [pc], #-1 @ 0x6a94c @ │ │ │ │ cmnpcs r8, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - strbthi pc, [fp], #2 @ │ │ │ │ + strbthi pc, [r5], #2 @ │ │ │ │ @ instruction: 0xf1410425 │ │ │ │ - vst3.32 {d8-d10}, [r4 :256]! │ │ │ │ + vst3.32 {d8-d10}, [r4 :256], r7 │ │ │ │ @ instruction: 0xf5b31386 │ │ │ │ @ instruction: 0xf47f1f84 │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r5, r6, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ stmib sp, {r0, r8, r9, ip, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubl.u8 q9, d4, d3 │ │ │ │ @ instruction: 0xf0041303 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0xffba89a0 │ │ │ │ - blt 0x12289d0 │ │ │ │ + blx 0xffc28960 │ │ │ │ + blt 0x13a8990 │ │ │ │ movwne pc, #5060 @ 0x13c4 @ │ │ │ │ movwls r0, #46119 @ 0xb427 │ │ │ │ - bge 0x1067edc │ │ │ │ + bge 0x11e7e9c │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049208 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ @ instruction: 0xf0020aa2 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ tstmi r4, #-2130706432 @ 0x81000000 │ │ │ │ andcs sl, r1, #98304 @ 0x18000 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - addvs pc, r5, #74448896 @ 0x4700000 │ │ │ │ + sbcspl pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fffd31 │ │ │ │ - vpmin.s8 d27, d24, d6 │ │ │ │ + @ instruction: 0xf7fffd33 │ │ │ │ + vpmin.s8 d27, d24, d12 │ │ │ │ vorr.i32 d16, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl r3 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - beq 0xfe955290 │ │ │ │ + beq 0xfe955268 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r4, r6, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ vsubl.u8 q10, d4, d3 │ │ │ │ @ instruction: 0xf0041340 │ │ │ │ movwls r0, #41999 @ 0xa40f │ │ │ │ strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 7, pc, cr14, cr1, {7} │ │ │ │ - blt 0xa8a5c │ │ │ │ + @ instruction: 0xff00f7f1 │ │ │ │ + blt 0x228a1c │ │ │ │ strmi pc, [r0, #-1044] @ 0xfffffbec │ │ │ │ - ldmibge fp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + bge 0xe7c24 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ - vrshr.u64 q12, , #60 │ │ │ │ + vrshr.u64 q12, , #60 │ │ │ │ andls r1, fp, #268435456 @ 0x10000000 │ │ │ │ vmlsl.u8 q8, d20, d18 │ │ │ │ @ instruction: 0xf0021581 │ │ │ │ vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ @ instruction: 0x432a5300 │ │ │ │ andls sl, sl, #98304 @ 0x18000 │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 d19, d25, #64 │ │ │ │ + vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ vmov.i32 d16, #49664 @ 0x0000c200 │ │ │ │ movwls r2, #25859 @ 0x6503 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r8, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7f39409 │ │ │ │ - @ instruction: 0xf7fffce3 │ │ │ │ - @ instruction: 0xf414ba48 │ │ │ │ + @ instruction: 0xf7fffce5 │ │ │ │ + @ instruction: 0xf414ba4e │ │ │ │ @ instruction: 0xf47f4500 │ │ │ │ - vst2. {d26,d28}, [pc], lr │ │ │ │ + vst2. {d26,d28}, [pc :64], r4 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x43a30310 │ │ │ │ - addhi pc, r0, #2 │ │ │ │ + rsbshi pc, sl, #2 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - beq 0xfe90f304 │ │ │ │ + beq 0xfe90f2c4 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ andseq pc, ip, #2 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ stmdbge r6, {r1, r3, r5, r8, r9, lr} │ │ │ │ ldrtmi r9, [r0], -sl, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - adcsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strls r9, [r7, #-774] @ 0xfffffcfa │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x6ab08 │ │ │ │ + streq pc, [pc], #-4 @ 0x6aac8 │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [r6], #972 @ 0x3cc │ │ │ │ - blt 0x768b10 │ │ │ │ + ldc2 7, cr15, [r8], #972 @ 0x3cc │ │ │ │ + blt 0x8e8ad0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049306 │ │ │ │ strls r0, [sl, #-783] @ 0xfffffcf1 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ @ instruction: 0xf7f29409 │ │ │ │ - @ instruction: 0xf7ffff7d │ │ │ │ - stmib sp, {r0, r1, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6460106 │ │ │ │ - vsubw.s8 , q8, d21 │ │ │ │ - andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcscs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r6, #-964] @ 0xfffffc3c │ │ │ │ - stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - @ instruction: 0x73a5f646 │ │ │ │ + @ instruction: 0xf7ffff7f │ │ │ │ + stmib sp, {r0, r3, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf646a906 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vsubl.s8 q9, d0, d9 │ │ │ │ + smladls r8, r2, r2, r0 │ │ │ │ + ldc2 7, cr15, [r8, #-964] @ 0xfffffc3c │ │ │ │ + stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ - @ instruction: 0xf6484630 │ │ │ │ - vmlal.s q9, d0, d1[4] │ │ │ │ - stmib sp, {r1, r4, r9}^ │ │ │ │ - @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffd03 │ │ │ │ - @ instruction: 0xf896b96d │ │ │ │ + adcsne pc, r9, #72, 12 @ 0x4800000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f19708 │ │ │ │ + @ instruction: 0xf7fffd05 │ │ │ │ + @ instruction: 0xf896b973 │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf57f07df │ │ │ │ - stmib sp, {r2, r5, r6, r8, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf6490106 │ │ │ │ + @ instruction: 0xf57f07d8 │ │ │ │ + stmib sp, {r1, r3, r5, r6, r8, fp, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ vrsra.s64 q11, , #64 │ │ │ │ - andls r0, r8, #335544320 @ 0x14000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbcpl pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8], #964 @ 0x3c4 │ │ │ │ - ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf6490305 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ + strls r0, [r8, -r5, lsl #4] │ │ │ │ + stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ + ldmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - stmdbge r9, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ + stmdbge pc, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ @ │ │ │ │ + strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ mvnsvs pc, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ - @ instruction: 0xf6494630 │ │ │ │ - vrshr.s64 d21, d5, #64 │ │ │ │ - stmib sp, {r0, r2, r9}^ │ │ │ │ - @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffccd │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ - @ instruction: 0xf6460106 │ │ │ │ - vsubw.s8 , q8, d21 │ │ │ │ - andls r0, r8, #1207959552 @ 0x48000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andcc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - stmdblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - smlabteq r6, sp, r9, lr │ │ │ │ - @ instruction: 0x73a5f646 │ │ │ │ + addspl pc, r5, #76546048 @ 0x4900000 │ │ │ │ + andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f19708 │ │ │ │ + @ instruction: 0xf7fffccf │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r6, lsl #8 │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf646a906 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf6480312 │ │ │ │ + vmov.i32 q9, #2304 @ 0x00000900 │ │ │ │ + smladls r8, r2, r2, r0 │ │ │ │ + ldc2 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ + stmdblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + strne lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + stmdbge r6, {r0, r3, r8, sl, sp} │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - stmdbge r6, {r3, r9, ip, pc} │ │ │ │ - @ instruction: 0xf6484630 │ │ │ │ - vsubl.s8 q9, d16, d9 │ │ │ │ - stmib sp, {r1, r4, r9}^ │ │ │ │ - @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fffca7 │ │ │ │ - adccs fp, r0, #278528 @ 0x44000 │ │ │ │ + rscne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f19708 │ │ │ │ + @ instruction: 0xf7fffca9 │ │ │ │ + adccs fp, r0, #376832 @ 0x5c000 │ │ │ │ sbceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmin.s8 d8, d0, d0 │ │ │ │ - rscscs r8, r0, #-2147483636 @ 0x8000000c │ │ │ │ + vmax.s8 d8, d0, d10 │ │ │ │ + rscscs r8, r0, #-1073741812 @ 0xc000000c │ │ │ │ adcseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - vmax.s8 d8, d0, d29 │ │ │ │ - rscscs r8, r0, #1174405120 @ 0x46000000 │ │ │ │ + vmax.s8 d8, d0, d23 │ │ │ │ + rscscs r8, r0, #1191182336 @ 0x47000000 │ │ │ │ addseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b3859a │ │ │ │ + @ instruction: 0xf5b38594 │ │ │ │ @ instruction: 0xf0010f20 │ │ │ │ - @ instruction: 0xf5b38581 │ │ │ │ + @ instruction: 0xf5b3857b │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ - movwcs sl, #2290 @ 0x8f2 │ │ │ │ + movwcs sl, #2296 @ 0x8f8 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049208 │ │ │ │ andls r0, r9, #-268435456 @ 0xf0000000 │ │ │ │ vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - blx 0xea8c6c │ │ │ │ - ldmdblt r3, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xf28c2c │ │ │ │ + ldmdblt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq pc, r0, #-268435452 @ 0xf0000004 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vqsub.s8 d24, d15, d4 │ │ │ │ + vqsub.s8 d24, d15, d5 │ │ │ │ vsubl.s8 q8, d16, d0 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - stmiage pc, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmge r5, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, ror r3 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - msrhi CPSR_fxc, #2 │ │ │ │ - ldrthi pc, [r8], #512 @ 0x200 @ │ │ │ │ + msrhi CPSR_sc, #2 │ │ │ │ + ldrthi pc, [r9], #512 @ 0x200 @ │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - strhi pc, [r8, #-2]! │ │ │ │ - bichi pc, ip, #268435456 @ 0x10000000 │ │ │ │ + strhi pc, [r2, #-2]! │ │ │ │ + bichi pc, r6, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b20 │ │ │ │ - vcgt.s8 d8, d2, d13 │ │ │ │ - blcs 0x8b720 │ │ │ │ - bichi pc, r7, #2 │ │ │ │ + vcgt.s8 d8, d2, d7 │ │ │ │ + blcs 0x8b6c8 │ │ │ │ + bichi pc, r1, #2 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6ad08 │ │ │ │ + streq pc, [pc], #-4 @ 0x6acc8 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fff809 │ │ │ │ - strtmi fp, [r1], -r5, lsr #17 │ │ │ │ + @ instruction: 0xf7fff80b │ │ │ │ + strtmi fp, [r1], -fp, lsr #17 │ │ │ │ stmib sp, {r1, r2, fp, sp, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf7ef5509 │ │ │ │ - stmdbge r6, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r6, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f04630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdbge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf57f07e2 │ │ │ │ - @ instruction: 0xf3c4a892 │ │ │ │ + @ instruction: 0xf3c4a898 │ │ │ │ strteq r5, [r3], #195 @ 0xc3 │ │ │ │ - rschi pc, r9, r1, lsl #2 │ │ │ │ + rschi pc, r5, r1, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ - vqdmulh.s d18, d2, d2 │ │ │ │ - stmdacs r0, {r0, r2, pc} │ │ │ │ - ldmge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + vqdmulh.s d18, d1, d2 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ + ldmge pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ movwpl pc, #1103 @ 0x44f @ │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ @ instruction: 0xf0020f80 │ │ │ │ - vabdl.u8 q12, d20, d4 │ │ │ │ + vbic.i32 q12, #-838860800 @ 0xce000000 │ │ │ │ vrshl.s8 q9, q0, q8 │ │ │ │ strdmi r7, [r3], -lr @ │ │ │ │ tstmi sp, #2496 @ 0x9c0 │ │ │ │ cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ - addhi pc, r6, r3 │ │ │ │ + addhi pc, r0, r3 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ streq pc, [r3, -r7] │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89708 │ │ │ │ - @ instruction: 0xf7fffd49 │ │ │ │ - @ instruction: 0xf004b85f │ │ │ │ + @ instruction: 0xf7fffd4b │ │ │ │ + @ instruction: 0xf004b865 │ │ │ │ @ instruction: 0xf1b37360 │ │ │ │ @ instruction: 0xf0007f60 │ │ │ │ - movwcs r8, #325 @ 0x145 │ │ │ │ + movwcs r8, #326 @ 0x146 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmdbeq r3!, {r0, r3, r8, r9, ip, lr}^ │ │ │ │ andeq pc, sl, #196, 6 @ 0x10000003 │ │ │ │ mvnscc pc, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0x01224313 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ subsmi sl, sl, r6, lsl #18 │ │ │ │ vst4. {d0,d2,d4,d6}, [r3 :128], r3 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #7 │ │ │ │ vmov.i32 q10, #195 @ 0x000000c3 │ │ │ │ vhsub.u8 d21, d20, d3 │ │ │ │ strls r6, [r8, -r0, lsl #9] │ │ │ │ - b 0x114f5fc │ │ │ │ + b 0x114f5bc │ │ │ │ subseq r4, fp, r4, asr #7 │ │ │ │ @ instruction: 0xf7f89307 │ │ │ │ - @ instruction: 0xf7ffff3d │ │ │ │ - @ instruction: 0xf5b3b837 │ │ │ │ + @ instruction: 0xf7ffff3f │ │ │ │ + @ instruction: 0xf5b3b83d │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - @ instruction: 0xf5b38281 │ │ │ │ + @ instruction: 0xf5b38282 │ │ │ │ @ instruction: 0xf47f0f40 │ │ │ │ - vmlal.u8 q13, d4, d30 │ │ │ │ - @ instruction: 0xf0045700 │ │ │ │ - ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - beq 0xfe9b3614 │ │ │ │ - andls r9, r0, #603979776 @ 0x24000000 │ │ │ │ + vmvn.i16 d26, #196 @ 0x00c4 │ │ │ │ + vabdl.u8 , d4, d0 │ │ │ │ + ldrtmi r2, [r0], -r3, lsl #6 │ │ │ │ + beq 0xfe9b35d4 │ │ │ │ + andls r9, r0, #469762048 @ 0x1c000000 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ - @ instruction: 0xf6492203 │ │ │ │ + @ instruction: 0xf6491201 │ │ │ │ vmov.i32 q11, #83886080 @ 0x05000000 │ │ │ │ - andls r0, r7, #5242880 @ 0x500000 │ │ │ │ - sbcvs pc, r5, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - svclt 0x0008429f │ │ │ │ - stmdbge r6, {r1, r4, r5, r9, sl, lr} │ │ │ │ - strne pc, [r1], r4, asr #7 │ │ │ │ - ldreq pc, [ip, #-5] │ │ │ │ - smladxls r6, r5, r3, r4 │ │ │ │ - vabal.u8 , d4, d10 │ │ │ │ - vabal.u8 q10, d4, d3 │ │ │ │ - strls r1, [r8, #-1025] @ 0xfffffbff │ │ │ │ - @ instruction: 0xf7f3940b │ │ │ │ - @ instruction: 0xf7fffb15 │ │ │ │ - stmib sp, {r1, r3, r4, r5, r6, fp, ip, sp, pc}^ │ │ │ │ - ldrtmi r4, [r0], -r6, lsl #2 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - andls r7, sl, #8, 10 @ 0x2000000 │ │ │ │ - @ instruction: 0xf948f7fa │ │ │ │ - svclt 0x00faf7fe │ │ │ │ + andls r0, fp, #5242880 @ 0x500000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + @ instruction: 0xf6499209 │ │ │ │ + vmlal.s q11, d16, d1[1] │ │ │ │ + addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ + ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf3c4a906 │ │ │ │ + @ instruction: 0xf0051681 │ │ │ │ + teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ + @ instruction: 0xf7f39408 │ │ │ │ + @ instruction: 0xf7fffb17 │ │ │ │ + stmib sp, {r7, fp, ip, sp, pc}^ │ │ │ │ + stmdbge r6, {r1, r2, r8} │ │ │ │ + stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ + andls r5, sl, #8, 8 @ 0x8000000 │ │ │ │ + @ instruction: 0xf94af7fa │ │ │ │ + stmdalt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ strle r0, [r3, #-1940] @ 0xfffff86c │ │ │ │ svceq 0x000ef010 │ │ │ │ - svcge 0x00f1f43e │ │ │ │ + svcge 0x00f7f43e │ │ │ │ strle r0, [r2, #-336] @ 0xfffffeb0 │ │ │ │ @ instruction: 0xf1410594 │ │ │ │ - @ instruction: 0xf1a18160 │ │ │ │ - bcs 0x1ab6ac │ │ │ │ + @ instruction: 0xf1a1815c │ │ │ │ + bcs 0x1ab66c │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - bcs 0x73698 │ │ │ │ - svcge 0x00e3f43e │ │ │ │ + bcs 0x73658 │ │ │ │ + svcge 0x00e9f43e │ │ │ │ ldrtmi r2, [r0], -r0, lsl #4 │ │ │ │ - andsgt pc, r0, sp, asr #17 │ │ │ │ - stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ - andls r5, r5, #0, 28 │ │ │ │ - @ instruction: 0xf7f99203 │ │ │ │ - @ instruction: 0xf7fffc11 │ │ │ │ - sbccs fp, r0, #76, 16 @ 0x4c0000 │ │ │ │ - sbcseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - vshl.s8 d8, d8, d16 │ │ │ │ - @ instruction: 0xf1b382ec │ │ │ │ - @ instruction: 0xf0011fc0 │ │ │ │ - sbcscs r8, r0, #-1241513984 @ 0xb6000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + ands pc, r0, sp, asr #17 │ │ │ │ + andgt pc, r8, sp, asr #17 │ │ │ │ + strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ + andls r9, r3, #1342177280 @ 0x50000000 │ │ │ │ + ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + ldmdalt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + vmlal.s q9, d16, d0[0] │ │ │ │ + addsmi r0, r3, #208, 4 │ │ │ │ + strhi pc, [r1], #1 │ │ │ │ + rschi pc, ip, #0, 4 │ │ │ │ + svcne 0x00c0f1b3 │ │ │ │ + strthi pc, [pc], #1 @ 0x6ae8c │ │ │ │ + vrshr.s64 q9, q0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + strhi pc, [pc], #1 @ 0x6ae98 │ │ │ │ + vrshr.s64 d18, d16, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + svcge 0x00c3f47e │ │ │ │ + smullsne pc, r1, r6, r8 @ │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf0022900 │ │ │ │ + bicsmi r8, r2, #254 @ 0xfe │ │ │ │ + movweq pc, #4098 @ 0x1002 @ │ │ │ │ + @ instruction: 0xf47e2b00 │ │ │ │ + @ instruction: 0xf3c4afb4 │ │ │ │ + movwcs r2, #4611 @ 0x1203 │ │ │ │ + stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + andcs r2, r2, #8, 8 @ 0x8000000 │ │ │ │ + @ instruction: 0xf7f2950a │ │ │ │ + @ instruction: 0xf7fff9ab │ │ │ │ + @ instruction: 0xf5b3b814 │ │ │ │ + @ instruction: 0xf0010fa0 │ │ │ │ + vcgt.s8 d8, d0, d9 │ │ │ │ + @ instruction: 0xf5b38337 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #-469762045 @ 0xe4000003 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - adcscs r8, r0, #-1778384896 @ 0x96000000 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + andscs r8, r0, #1677721603 @ 0x64000003 │ │ │ │ + eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - @ instruction: 0xf896afbe │ │ │ │ - @ instruction: 0xf8d610d1 │ │ │ │ - @ instruction: 0xf8d630c8 │ │ │ │ - stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ - tstphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6bb00 │ │ │ │ - svcge 0x00aff47e │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r6, #67108864 @ 0x4000000 │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - ldrtmi r4, [r0], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf0049207 │ │ │ │ - movwls r0, #527 @ 0x20f │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [sl, #-514] @ 0xfffffdfe │ │ │ │ - @ instruction: 0xf9aaf7f2 │ │ │ │ - stmdalt pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ - svceq 0x00a0f5b3 │ │ │ │ - tstphi r0, #1 @ p-variant is OBSOLETE │ │ │ │ - teqphi r7, #0, 4 @ p-variant is OBSOLETE │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - strhi pc, [r0], #-1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - mvnhi pc, #1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #48, 4 │ │ │ │ - svcge 0x0083f47e │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - rscshi pc, pc, #2 │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - @ instruction: 0x461a4630 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f24509 │ │ │ │ - @ instruction: 0xf7fefbfb │ │ │ │ - @ instruction: 0xf5b3bf69 │ │ │ │ - @ instruction: 0xf47e0fa0 │ │ │ │ - adceq sl, r3, #100, 30 @ 0x190 │ │ │ │ - ldrhi pc, [r6], #320 @ 0x140 │ │ │ │ - cmnpmi pc, #36 @ p-variant is OBSOLETE @ 0x24 │ │ │ │ - rsbsne pc, pc, #81788928 @ 0x4e00000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - mvneq pc, #587202560 @ 0x23000000 │ │ │ │ - @ instruction: 0xd1084293 │ │ │ │ - ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - movwvc pc, #1103 @ 0x44f @ │ │ │ │ - movwmi pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf0014393 │ │ │ │ - rsclt r8, r3, #63438848 @ 0x3c80000 │ │ │ │ + @ instruction: 0xf404af88 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf5b34803 │ │ │ │ + @ instruction: 0xf0024f70 │ │ │ │ + movwcs r8, #4856 @ 0x12f8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ - andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ - stmib sp, {r0, r8, r9, sp}^ │ │ │ │ - vsubw.u8 q9, q2, d6 │ │ │ │ - vmlal.u , d20, d0[0] │ │ │ │ - vsubw.u8 q10, q2, d3 │ │ │ │ + vmov.i32 d20, #-905969664 @ 0xca000000 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - ldc2l 7, cr15, [r8, #972] @ 0x3cc │ │ │ │ - svclt 0x00abf7fe │ │ │ │ - svceq 0x00a0f5b2 │ │ │ │ - svcge 0x0031f47e │ │ │ │ - @ instruction: 0xf10202a3 │ │ │ │ - eoreq r8, r7, #93 @ 0x5d │ │ │ │ - strthi pc, [r6], -r0, lsl #2 │ │ │ │ - cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - svcge 0x0025f47e │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + blx 0xfffa8f16 │ │ │ │ + svclt 0x006ef7fe │ │ │ │ + svceq 0x00a0f5b3 │ │ │ │ + svcge 0x0069f47e │ │ │ │ + @ instruction: 0xf14002a3 │ │ │ │ + @ instruction: 0xf0248492 │ │ │ │ + @ instruction: 0xf64e437f │ │ │ │ + vmvn.i32 , #3840 @ 0x00000f00 │ │ │ │ + vld1.8 {d0-d3}, [r3] │ │ │ │ + addsmi r0, r3, #224, 6 @ 0x80000003 │ │ │ │ + @ instruction: 0xf8d6d108 │ │ │ │ + vst4. {d18-d21}, [pc], r8 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + orrsmi r4, r3, #0, 6 │ │ │ │ + strbhi pc, [fp, r1]! @ │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + addseq r2, fp, r3, lsl #4 │ │ │ │ + movwcs lr, #47565 @ 0xb9cd │ │ │ │ + movwcs r2, #4609 @ 0x1201 │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - rsclt r9, r3, #402653184 @ 0x18000000 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - addseq r2, fp, pc, lsl #4 │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - movwls r4, #37383 @ 0x9207 │ │ │ │ - ldc2l 7, cr15, [lr, #-1000] @ 0xfffffc18 │ │ │ │ - svclt 0x0014f7fe │ │ │ │ - movwpl pc, #1103 @ 0x44f @ │ │ │ │ - msrmi SPSR_, #192, 4 │ │ │ │ - streq lr, [r3, -r4, lsl #20] │ │ │ │ - svceq 0x00c0f5b7 │ │ │ │ - strthi pc, [fp], r1 │ │ │ │ - orrhi pc, r9, #0, 4 │ │ │ │ - svcne 0x0000f5b7 │ │ │ │ - ldrhi pc, [sp, -r1]! │ │ │ │ - svceq 0x0080f5b7 │ │ │ │ - ldrhi pc, [r0, -r1] │ │ │ │ - @ instruction: 0xf47f2f00 │ │ │ │ - @ instruction: 0xf004aea4 │ │ │ │ - blcs 0x86c028 │ │ │ │ - ldrbhi pc, [sl, #-2]! @ │ │ │ │ - ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldmibeq pc!, {r2, r4, ip, sp, lr, pc}^ @ │ │ │ │ - strbthi pc, [pc], #2 @ 0x6b07c @ │ │ │ │ - movtvc pc, #1103 @ 0x44f @ │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002421c │ │ │ │ - movwcs r8, #1380 @ 0x564 │ │ │ │ - vqshlu.s64 d30, d1, #4 │ │ │ │ - @ instruction: 0xf0145341 │ │ │ │ - movwls r0, #48944 @ 0xbf30 │ │ │ │ - mcrge 4, 7, pc, cr1, cr14, {3} @ │ │ │ │ - smlabtcs r3, r4, r3, pc @ │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - svclt 0x0018290d │ │ │ │ - stmdbcs pc, {r0, r9, sp} @ │ │ │ │ - tstphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r9, #8, 2 │ │ │ │ - @ instruction: 0xf646a906 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ - @ instruction: 0xf0040212 │ │ │ │ - movwls r0, #25615 @ 0x640f │ │ │ │ - strcs r9, [r0], #-1034 @ 0xfffffbf6 │ │ │ │ - @ instruction: 0xf7f39407 │ │ │ │ - @ instruction: 0xf7fefb15 │ │ │ │ - eorscs fp, r0, #56, 30 @ 0xe0 │ │ │ │ - rsbseq pc, r0, #192, 4 │ │ │ │ - vaddl.u8 q10, d4, d18 │ │ │ │ + movwcs lr, #35277 @ 0x89cd │ │ │ │ + @ instruction: 0xf7f3940a │ │ │ │ + @ instruction: 0xf7fefdd9 │ │ │ │ + @ instruction: 0xf5b2bfb0 │ │ │ │ + @ instruction: 0xf47e0fa0 │ │ │ │ + adceq sl, r3, #54, 30 @ 0xd8 │ │ │ │ + subshi pc, r6, r2, lsl #2 │ │ │ │ + @ instruction: 0xf1000227 │ │ │ │ + vst1.8 {d8-d10}, [r4 :128], r1 │ │ │ │ + @ instruction: 0xf5b36370 │ │ │ │ + @ instruction: 0xf47e6f70 │ │ │ │ + @ instruction: 0xf3c4af2a │ │ │ │ + movwls r4, #25347 @ 0x6303 │ │ │ │ + stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + andcs r3, pc, #50331648 @ 0x3000000 │ │ │ │ + strls r0, [sl, #-155] @ 0xffffff65 │ │ │ │ + andmi lr, r7, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf7fa9309 │ │ │ │ + @ instruction: 0xf7fefd5f │ │ │ │ + @ instruction: 0xf44fbf19 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + b 0x17bd84 │ │ │ │ + @ instruction: 0xf5b70703 │ │ │ │ + @ instruction: 0xf0010fc0 │ │ │ │ + vmax.s8 d8, d16, d20 │ │ │ │ + @ instruction: 0xf5b78387 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + @ instruction: 0xf5b78735 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + svccs 0x00008708 │ │ │ │ + mcrge 4, 5, pc, cr3, cr15, {3} @ │ │ │ │ + mvneq pc, #4 │ │ │ │ + @ instruction: 0xf0022b20 │ │ │ │ + b 0x144c600 │ │ │ │ + @ instruction: 0xf0144814 │ │ │ │ + @ instruction: 0xf00209ff │ │ │ │ + vst3. {d24-d26}, [pc :128], r8 │ │ │ │ + vqdmlal.s , d0, d0[0] │ │ │ │ + andsmi r0, ip, #16, 6 @ 0x40000000 │ │ │ │ + ldrbhi pc, [sp, #-2] @ │ │ │ │ + ldr r2, [r0], r0, lsl #6 │ │ │ │ + movtpl pc, #5060 @ 0x13c4 @ │ │ │ │ + svceq 0x0030f014 │ │ │ │ + @ instruction: 0xf47e930b │ │ │ │ + vqrdmlah.s q13, q10, d2[5] │ │ │ │ vaddw.u8 q9, q2, d3 │ │ │ │ - @ instruction: 0xf5b24703 │ │ │ │ - @ instruction: 0xf0040f80 │ │ │ │ - @ instruction: 0xf002040f │ │ │ │ - vshl.s8 d8, d5, d16 │ │ │ │ - @ instruction: 0xf1b2827b │ │ │ │ - @ instruction: 0xf0021f10 │ │ │ │ - vshl.s8 q4, , q8 │ │ │ │ - bcs 0x88cf18 │ │ │ │ - mvnshi pc, #2 │ │ │ │ - eorshi pc, pc, #536870912 @ 0x20000000 │ │ │ │ - @ instruction: 0xf0022a00 │ │ │ │ - tstls r6, r4, lsr #8 │ │ │ │ - stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - rsceq pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - stc2 7, cr15, [r4, #964] @ 0x3c4 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr6, cr14, {7} │ │ │ │ + stmdbcs sp, {r8, r9, ip, lr} │ │ │ │ + andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ + @ instruction: 0xf002290f │ │ │ │ + andls r8, r0, #-1073741824 @ 0xc0000000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + tstls r8, r3, lsl #4 │ │ │ │ + stmdbge r6, {r0, r3, r9, ip, pc} │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + streq pc, [pc], #-4 @ 0x6b08c │ │ │ │ + strls r9, [sl], #-774 @ 0xfffffcfa │ │ │ │ + strls r2, [r7], #-1024 @ 0xfffffc00 │ │ │ │ + blx 0x629066 │ │ │ │ + svclt 0x003df7fe │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, ror r2 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + smlabtcs r3, r4, r3, pc @ │ │ │ │ + svceq 0x0080f5b2 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + ldrbthi pc, [lr], #-2 @ │ │ │ │ + rsbshi pc, fp, #0, 4 │ │ │ │ + svcne 0x0010f1b2 │ │ │ │ + ldrbhi pc, [ip], #2 @ │ │ │ │ + ldrbhi pc, [pc, -r0, lsl #4]! @ │ │ │ │ + @ instruction: 0xf0022a20 │ │ │ │ + vcge.s8 q4, q9, │ │ │ │ + bcs 0x8b9b4 │ │ │ │ + ldrhi pc, [sp], #-2 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f1950a │ │ │ │ + @ instruction: 0xf7fefd85 │ │ │ │ + adceq fp, r7, #2480 @ 0x9b0 │ │ │ │ + strbhi pc, [r8, r1, lsl #2] @ │ │ │ │ + movweq pc, #1044 @ 0x414 @ │ │ │ │ + ldrbthi pc, [r0], #-64 @ 0xffffffc0 @ │ │ │ │ + vpmax.s8 d16, d15, d17 │ │ │ │ + eormi r0, r3, pc, lsr r3 │ │ │ │ + ldrdeq pc, [r8], #134 @ 0x86 │ │ │ │ + streq pc, [pc, #-1] @ 0x6b113 │ │ │ │ + strmi pc, [r3, -r4, asr #7] │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + strhi pc, [lr, #-1] │ │ │ │ + @ instruction: 0xf57e0701 │ │ │ │ + ldrtmi sl, [r0], -r2, lsl #29 │ │ │ │ + movwcs fp, #62182 @ 0xf2e6 │ │ │ │ + movwls sl, #39174 @ 0x9906 │ │ │ │ + movwcs r2, #514 @ 0x202 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0x970600b6 │ │ │ │ + strpl lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7fa960a │ │ │ │ + @ instruction: 0xf7fefcf7 │ │ │ │ + stcleq 14, cr11, [r3, #-920]! @ 0xfffffc68 │ │ │ │ setend be │ │ │ │ - @ instruction: 0xf41487cf │ │ │ │ - @ instruction: 0xf0400300 │ │ │ │ - beq 0x8cc31c │ │ │ │ - teqpeq pc, #-268435452 @ p-variant is OBSOLETE @ 0xf0000004 │ │ │ │ - @ instruction: 0xf8d64023 │ │ │ │ - @ instruction: 0xf00100c8 │ │ │ │ - vabal.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0xf5b34703 │ │ │ │ - @ instruction: 0xf0014f70 │ │ │ │ - smladeq r1, r5, r5, r8 │ │ │ │ - mrcge 5, 3, APSR_nzcv, cr13, cr14, {3} │ │ │ │ - rsclt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r8, r9, sp} │ │ │ │ - andcs r9, r2, #603979776 @ 0x24000000 │ │ │ │ - vsubw.u8 q9, q2, d0 │ │ │ │ - adcseq r3, r6, r3, lsl #8 │ │ │ │ - stmib sp, {r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r5, [sl], -r7, lsl #8 │ │ │ │ - ldc2l 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ - mcrlt 7, 7, pc, cr1, cr14, {7} @ │ │ │ │ - eoreq r0, r0, #6336 @ 0x18c0 │ │ │ │ - ldrbhi pc, [sl, -r1, lsl #2] @ │ │ │ │ - rscvc pc, r0, #82837504 @ 0x4f00000 │ │ │ │ - andeq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf47e2f5c │ │ │ │ - @ instruction: 0xf8d6ae5e │ │ │ │ - ldreq r2, [r1, -r8, asr #1] │ │ │ │ - mrcge 5, 2, APSR_nzcv, cr9, cr14, {3} │ │ │ │ - @ instruction: 0xf53e0597 │ │ │ │ - @ instruction: 0xf003ae56 │ │ │ │ - andcs r0, r2, #67108864 @ 0x4000000 │ │ │ │ - tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf7f84630 │ │ │ │ - @ instruction: 0xf7fefd7f │ │ │ │ - vqrdmlah.s , q10, d2[0] │ │ │ │ - eoreq r5, r1, #64, 4 │ │ │ │ - strhi pc, [r0], #-320 @ 0xfffffec0 │ │ │ │ - mvnvc pc, #82837504 @ 0x4f00000 │ │ │ │ - movweq pc, #62144 @ 0xf2c0 @ │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf47e2f5c │ │ │ │ - stmdbge r6, {r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0xf0044630 │ │ │ │ - movwcs r0, #5151 @ 0x141f │ │ │ │ - strls r9, [r6], #-519 @ 0xfffffdf9 │ │ │ │ - strcc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f8950a │ │ │ │ - @ instruction: 0xf7fefea3 │ │ │ │ - vmov.i64 d27, #0xffff0000000000ff │ │ │ │ - movwls r2, #45827 @ 0xb303 │ │ │ │ + @ instruction: 0xf64f8753 │ │ │ │ + vmlal.s , d16, d0[4] │ │ │ │ + eormi r0, r2, pc, lsl #4 │ │ │ │ + svccs 0x005cf5b2 │ │ │ │ + mcrge 4, 3, pc, cr3, cr14, {3} @ │ │ │ │ + ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57e0711 │ │ │ │ + ldreq sl, [r7, #3678] @ 0xe5e │ │ │ │ + mrcge 5, 2, APSR_nzcv, cr11, cr14, {1} │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + @ instruction: 0xf0042202 │ │ │ │ + @ instruction: 0x4630011f │ │ │ │ + stc2 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ + mcrlt 7, 6, pc, cr7, cr14, {7} @ │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf1400221 │ │ │ │ + @ instruction: 0xf64f83fc │ │ │ │ + vqdmlal.s , d16, d0[4] │ │ │ │ + eormi r0, r3, pc, lsl #6 │ │ │ │ + svccs 0x005cf5b3 │ │ │ │ + mcrge 4, 2, pc, cr3, cr14, {3} @ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + ldreq pc, [pc], #-4 @ 0x6b1ac │ │ │ │ + andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ + stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ + strls r3, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + mcr2 7, 5, pc, cr4, cr8, {7} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr14, {7} │ │ │ │ vmlal.u , d20, d3[4] │ │ │ │ ldrtmi r5, [r0], -r0, asr #3 │ │ │ │ stmdbge r6, {r3, r8, ip, pc} │ │ │ │ - andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - movwls r0, #49307 @ 0xc09b │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - stmib sp, {r2, r5, r7, r9}^ │ │ │ │ - @ instruction: 0xf04f3209 │ │ │ │ - svclt 0x00540201 │ │ │ │ - movwcs r2, #4864 @ 0x1300 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - mrrc2 7, 15, pc, r4, cr3 @ │ │ │ │ - mcrlt 7, 4, pc, cr9, cr14, {7} @ │ │ │ │ - strpl pc, [r0, -r4, asr #7] │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ - movwls r0, #39589 @ 0x9aa5 │ │ │ │ - movwcs r9, #512 @ 0x200 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - strteq pc, [r5], sl, asr #4 │ │ │ │ - streq pc, [r5], -r0, asr #5 │ │ │ │ - vhsub.s8 d25, d10, d7 │ │ │ │ + andls r0, fp, #155 @ 0x9b │ │ │ │ + vsubw.u8 , q2, d12 │ │ │ │ + vsubl.u8 q10, d4, d3 │ │ │ │ + adceq r3, r4, #201326592 @ 0xc000000 │ │ │ │ + movwcs lr, #39373 @ 0x99cd │ │ │ │ + andeq pc, r1, #79 @ 0x4f │ │ │ │ + movwcs fp, #3924 @ 0xf54 │ │ │ │ + stmib sp, {r0, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf7f32306 │ │ │ │ + @ instruction: 0xf7fefc55 │ │ │ │ + vmull.p8 , d20, d14 │ │ │ │ + vabdl.u8 , d4, d0 │ │ │ │ + ldrtmi r2, [r0], -r3, lsl #6 │ │ │ │ + beq 0xfe9b3a0c │ │ │ │ + andls r9, r0, #469762048 @ 0x1c000000 │ │ │ │ + vsubw.u8 q9, q2, d0 │ │ │ │ + vhsub.s8 d17, d10, d1 │ │ │ │ + vsubhn.i16 d16, q8, │ │ │ │ + andls r0, fp, #5242880 @ 0x500000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + vhsub.s8 d25, d10, d9 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ addsmi r0, pc, #1342177280 @ 0x50000000 │ │ │ │ ldrtmi fp, [r2], -r8, lsl #30 │ │ │ │ @ instruction: 0xf3c4a906 │ │ │ │ @ instruction: 0xf0051681 │ │ │ │ teqmi r5, #28, 10 @ 0x7000000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-1798] @ 0xfffff8fa │ │ │ │ - strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - strne pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [fp], #-1288 @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8faf7f3 │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr15, cr14, {7} │ │ │ │ - vst1.32 {d16-d17}, [pc :128], r2 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0020110 │ │ │ │ - vmov.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - vaddl.u8 , d20, d1 │ │ │ │ - b 0x10f22a8 │ │ │ │ - @ instruction: 0xf0040500 │ │ │ │ - vabdl.u8 q8, d4, d15 │ │ │ │ - @ instruction: 0x43a14203 │ │ │ │ - eorgt pc, ip, sp, asr #17 │ │ │ │ - strhi pc, [fp], -r0 │ │ │ │ - strvc lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - svclt 0x00082d0d │ │ │ │ - andls r2, r8, #53248 @ 0xd000 │ │ │ │ - andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - vsubl.u8 q9, d4, d0 │ │ │ │ - andcc r5, r1, #0, 8 │ │ │ │ - @ instruction: 0xf6469507 │ │ │ │ - vabal.s8 , d16, d21 │ │ │ │ - andls r0, r0, #75497472 @ 0x4800000 │ │ │ │ - subsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ + @ instruction: 0xf7f39408 │ │ │ │ + @ instruction: 0xf7fef8fb │ │ │ │ + beq 0xfe91abe0 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + andseq pc, ip, #2 │ │ │ │ + addne pc, r1, r4, asr #7 │ │ │ │ + stcne 3, cr15, [r1], {196} @ 0xc4 │ │ │ │ + streq lr, [r0, #-2626] @ 0xfffff5be │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + @ instruction: 0xf8cd43a1 │ │ │ │ + @ instruction: 0xf000c02c │ │ │ │ + stmib sp, {r1, r2, r9, sl, pc}^ │ │ │ │ + vabal.u8 , d4, d9 │ │ │ │ + stccs 5, cr2, [sp, #-12] │ │ │ │ + bcs 0x3daea8 │ │ │ │ + svclt 0x000c9208 │ │ │ │ + andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ + strpl pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ + strls r3, [r7, #-513] @ 0xfffffdff │ │ │ │ + ldrbvs pc, [sp, #1606]! @ 0x646 @ │ │ │ │ + ldreq pc, [r2, #-704] @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf6499200 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + stmdbge r6, {r0, r2, r9} │ │ │ │ + stccs 6, cr4, [r0], {48} @ 0x30 │ │ │ │ + strtmi fp, [sl], -r8, lsl #30 │ │ │ │ + @ instruction: 0xf7f39406 │ │ │ │ + @ instruction: 0xf7fef8c3 │ │ │ │ + beq 0xfe95ab70 │ │ │ │ + cmnpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ + tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ + addne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + andne pc, r1, r4, asr #7 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + vabal.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0x43a14303 │ │ │ │ + movwls r9, #32779 @ 0x800b │ │ │ │ + strbhi pc, [r1, #0]! @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - svclt 0x00082c00 │ │ │ │ - strls r4, [r6], #-1578 @ 0xfffff9d6 │ │ │ │ - @ instruction: 0xf8c2f7f3 │ │ │ │ - mcrlt 7, 1, pc, cr7, cr14, {7} @ │ │ │ │ - vst1.32 {d16-d17}, [pc :128], r3 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf0030110 │ │ │ │ - vorr.i32 d16, #52224 @ 0x0000cc00 │ │ │ │ - vsubl.u8 , d20, d1 │ │ │ │ - vabdl.u8 , d4, d1 │ │ │ │ - tstmi sl, #3 │ │ │ │ - streq pc, [pc, #-4] @ 0x6b318 │ │ │ │ - strls r4, [fp, -r1, lsr #7] │ │ │ │ - @ instruction: 0xf0009008 │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r7, r8, sl, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - stmib sp, {r8, r9, ip, lr}^ │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - stmib sp, {r0, r1, sl, sp}^ │ │ │ │ - @ instruction: 0xf7fa3406 │ │ │ │ - @ instruction: 0xf7feff4b │ │ │ │ - @ instruction: 0xf404be04 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53e069f │ │ │ │ - @ instruction: 0xf8d6adfa │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d8 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fef8d7 │ │ │ │ - @ instruction: 0xf404bde0 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - @ instruction: 0xf43e4f70 │ │ │ │ - @ instruction: 0xf8d6adda │ │ │ │ - vaddl.u8 , d20, d8 │ │ │ │ - stmdbge r6, {r0, r1, r3, r9} │ │ │ │ - ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d9 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ - strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ - strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ - stmib sp, {r0, sl, sp}^ │ │ │ │ - @ instruction: 0xf7f44506 │ │ │ │ - @ instruction: 0xf7fef8b7 │ │ │ │ - @ instruction: 0xf44fbdc0 │ │ │ │ - vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0010f5b3 │ │ │ │ - strhi pc, [r5, -r1] │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b38706 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.16 {d24-d27}, [pc :64], r1 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - stcge 4, cr15, [sp, #-504]! @ 0xfffffe08 │ │ │ │ + movwpl pc, #964 @ 0x3c4 @ │ │ │ │ + andpl lr, r9, #3358720 @ 0x334000 │ │ │ │ + strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + @ instruction: 0xff4cf7fa │ │ │ │ + mcrlt 7, 0, pc, cr9, cr14, {7} @ │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - ldcge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffea93d4 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [pc], r8, asr #1 │ │ │ │ + ldclge 5, cr15, [pc, #248]! @ 0x6b410 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - stmdbge r6, {r0, r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf7fef99d │ │ │ │ - @ instruction: 0xf44fbd8e │ │ │ │ - vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ - eormi r0, r2, r0, lsl #5 │ │ │ │ - svcvs 0x0010f5b2 │ │ │ │ - ldrhi pc, [r4, -r1] │ │ │ │ - rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addeq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b24022 │ │ │ │ - @ instruction: 0xf0006f40 │ │ │ │ - @ instruction: 0xf5b287f0 │ │ │ │ - @ instruction: 0xf0026f60 │ │ │ │ - vst1.64 {d24-d27}, [pc], r0 │ │ │ │ - vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ - andsmi r0, ip, #128, 6 │ │ │ │ - ldclge 4, cr15, [fp], #504 @ 0x1f8 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b33c │ │ │ │ + strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8d8f7f4 │ │ │ │ + stcllt 7, cr15, [r5, #1016]! @ 0x3f8 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [sl], r8, asr #1 │ │ │ │ - stclge 5, cr15, [r7, #-248]! @ 0xffffff08 │ │ │ │ - stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xff129440 │ │ │ │ + ldclge 4, cr15, [pc, #248] @ 0x6b450 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - stmdbge r6, {r3, r9, sp} │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - @ instruction: 0xf7f44630 │ │ │ │ - @ instruction: 0xf7fef967 │ │ │ │ - @ instruction: 0xf5b3bd58 │ │ │ │ - @ instruction: 0xf0010f60 │ │ │ │ - rsbcs r8, r0, #-1073741817 @ 0xc0000007 │ │ │ │ - rsceq pc, r0, #192, 4 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r9, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b37c │ │ │ │ + strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf8b8f7f4 │ │ │ │ + stcllt 7, cr15, [r5, #1016] @ 0x3f8 │ │ │ │ + tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.64 {d24-d26}, [pc :256], lr │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + svcvs 0x0040f5b3 │ │ │ │ + ldrbthi pc, [pc], r0 @ │ │ │ │ + svcvs 0x0060f5b3 │ │ │ │ + subhi pc, sl, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404ad32 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + @ instruction: 0xf43e4f70 │ │ │ │ + strtmi sl, [r1], -r2, lsr #27 │ │ │ │ + @ instruction: 0xf7efa806 │ │ │ │ + @ instruction: 0xf8d6fb17 │ │ │ │ + andcs r3, r9, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf99ef7f4 │ │ │ │ + ldclt 7, cr15, [r3, #1016] @ 0x3f8 │ │ │ │ + andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf5b24022 │ │ │ │ + @ instruction: 0xf0016f10 │ │ │ │ + vst1.8 {d24}, [pc]! │ │ │ │ + vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + eormi r0, r2, r0, lsl #5 │ │ │ │ + svcvs 0x0040f5b2 │ │ │ │ + strbhi pc, [r9, r0]! @ │ │ │ │ + svcvs 0x0060f5b2 │ │ │ │ + adcshi pc, r9, #2 │ │ │ │ + cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + orreq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e421c │ │ │ │ + @ instruction: 0xf404ad00 │ │ │ │ + @ instruction: 0xf5b34370 │ │ │ │ + tstle r4, r0, ror pc │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf53e069a │ │ │ │ + strtmi sl, [r1], -ip, ror #26 │ │ │ │ + @ instruction: 0xf7efa806 │ │ │ │ + @ instruction: 0xf8d6fae1 │ │ │ │ + andcs r3, r8, #136 @ 0x88 │ │ │ │ + @ instruction: 0xf003a906 │ │ │ │ + ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ + @ instruction: 0xf968f7f4 │ │ │ │ + ldcllt 7, cr15, [sp, #-1016] @ 0xfffffc08 │ │ │ │ + svceq 0x0060f5b3 │ │ │ │ + tstphi r8, r1 @ p-variant is OBSOLETE │ │ │ │ + vmlal.s q9, d0, d0[4] │ │ │ │ + addsmi r0, r3, #224, 4 │ │ │ │ + rscshi pc, pc, r1 │ │ │ │ + svcne 0x00d0f1b3 │ │ │ │ + ldclge 4, cr15, [r9], {126} @ 0x7e │ │ │ │ + ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ + @ instruction: 0xf57e071b │ │ │ │ + movwcs sl, #7380 @ 0x1cd4 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r6, #98304 @ 0x18000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ + andeq pc, pc, #4 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ + strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ + blx 0xfee29472 │ │ │ │ + ldclt 7, cr15, [r5, #-1016]! @ 0xfffffc08 │ │ │ │ + vsubl.s8 q9, d16, d0 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + subshi pc, ip, #1 │ │ │ │ + vrshr.s64 d18, d0, #64 │ │ │ │ + addsmi r0, r3, #192, 4 │ │ │ │ + adcshi pc, r0, r1 │ │ │ │ + svceq 0x0040f5b3 │ │ │ │ + stcge 4, cr15, [pc], #504 @ 0x6b6c4 │ │ │ │ + movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + movwcs lr, #27085 @ 0x69cd │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + movwls r4, #33539 @ 0x8303 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ + movwcs r9, #4873 @ 0x1309 │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f2940a │ │ │ │ + @ instruction: 0xf7fefdf1 │ │ │ │ + @ instruction: 0xf5b3bd10 │ │ │ │ + @ instruction: 0xf0011f00 │ │ │ │ + andscs r8, r0, #1073741885 @ 0x4000003d │ │ │ │ + eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf1b38106 │ │ │ │ - @ instruction: 0xf47e1fd0 │ │ │ │ - @ instruction: 0xf8d6acd4 │ │ │ │ - ldreq r3, [fp, -r8, asr #1] │ │ │ │ - stclge 5, cr15, [pc], {126} @ 0x7e │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + eorscs r8, r0, #47 @ 0x2f │ │ │ │ + andseq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf47e4293 │ │ │ │ + @ instruction: 0xf404ac8a │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ + @ instruction: 0xf3c42903 │ │ │ │ + @ instruction: 0xf5b34803 │ │ │ │ + @ instruction: 0xf0014f70 │ │ │ │ + @ instruction: 0xf896875f │ │ │ │ + ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ + stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ + ldrbhi pc, [r4, #1]! @ │ │ │ │ + @ instruction: 0xf00243d2 │ │ │ │ + blcs 0x6c148 │ │ │ │ + ldclge 4, cr15, [r1], #-504 @ 0xfffffe08 │ │ │ │ + stmdbge r6, {r0, r8, r9, sp} │ │ │ │ + @ instruction: 0x461a4630 │ │ │ │ + vsubw.u8 , q2, d0 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r9, [r8, -r6, lsl #16] │ │ │ │ + strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + mcr2 7, 3, pc, cr14, cr1, {7} @ │ │ │ │ + ldcllt 7, cr15, [r7], {254} @ 0xfe │ │ │ │ + svceq 0x00c0f5b3 │ │ │ │ + mvnhi pc, r1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #96, 4 │ │ │ │ + bicshi pc, r0, r1 │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ + addsmi r0, r3, #80, 4 │ │ │ │ + mrrcge 4, 7, pc, r1, cr14 @ │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, r6, #98304 @ 0x18000 │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ - ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ + andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f2950a │ │ │ │ - @ instruction: 0xf7fefbb5 │ │ │ │ - addcs fp, r0, #48, 26 @ 0xc00 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf0014293 │ │ │ │ - addscs r8, r0, #805306374 @ 0x30000006 │ │ │ │ - sbceq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf7fef97f │ │ │ │ + @ instruction: 0x2320bc3d │ │ │ │ + cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf002429a │ │ │ │ + vrhadd.s8 d8, d17, d12 │ │ │ │ + @ instruction: 0xf5b2821a │ │ │ │ + @ instruction: 0xf0020fa0 │ │ │ │ + @ instruction: 0xf04f80f6 │ │ │ │ + vcge.s8 d0, d2, d0 │ │ │ │ + vmvn.i32 q12, #3 @ 0x00000003 │ │ │ │ + addsmi r0, sl, #64, 6 │ │ │ │ + rscshi pc, ip, r2 │ │ │ │ + vsubw.s8 q9, q0, d16 │ │ │ │ + addsmi r0, sl, #64, 6 │ │ │ │ + stcge 4, cr15, [r1], #-504 @ 0xfffffe08 │ │ │ │ + ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ + @ instruction: 0xf649a906 │ │ │ │ + vmov.i32 d19, #2304 @ 0x00000900 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf7f1950a │ │ │ │ + @ instruction: 0xf7fefafd │ │ │ │ + eorcs fp, r0, #4864 @ 0x1300 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - @ instruction: 0xf5b380b7 │ │ │ │ - @ instruction: 0xf47e0f40 │ │ │ │ - vmull.u8 q13, d20, d26 │ │ │ │ - andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ - stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ - ldrtmi r2, [r0], -r6, lsl #6 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - @ instruction: 0xf0049308 │ │ │ │ - movwls r0, #37647 @ 0x930f │ │ │ │ - vsubw.u8 q9, q2, d1 │ │ │ │ - strls r3, [sl], #-1027 @ 0xfffffbfd │ │ │ │ - ldc2l 7, cr15, [r0, #968]! @ 0x3c8 │ │ │ │ - stclt 7, cr15, [fp, #-1016] @ 0xfffffc08 │ │ │ │ - svcne 0x0000f5b3 │ │ │ │ - mvnshi pc, r1 │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - eorshi pc, r6, r1 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #16, 4 │ │ │ │ - stcge 4, cr15, [r5], {126} @ 0x7e │ │ │ │ - cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ - stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ - svcmi 0x0070f5b3 │ │ │ │ - strbhi pc, [r6, -r1]! @ │ │ │ │ - smullsne pc, r1, r6, r8 @ │ │ │ │ - eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ - @ instruction: 0xf0012900 │ │ │ │ - bicsmi r8, r2, #1052770304 @ 0x3ec00000 │ │ │ │ - movweq pc, #4098 @ 0x1002 @ │ │ │ │ - @ instruction: 0xf47e2b00 │ │ │ │ - movwcs sl, #7276 @ 0x1c6c │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - movwls r4, #1562 @ 0x61a │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f14509 │ │ │ │ - @ instruction: 0xf7fefe6d │ │ │ │ - @ instruction: 0xf5b3bcd2 │ │ │ │ - @ instruction: 0xf0010fc0 │ │ │ │ - andscs r8, r0, #-2147483588 @ 0x8000003c │ │ │ │ - rsbeq pc, r0, #192, 4 │ │ │ │ + vmax.s8 d8, d16, d19 │ │ │ │ + @ instruction: 0xf5b38756 │ │ │ │ + @ instruction: 0xf0010f80 │ │ │ │ + andscs r8, r0, #204472320 @ 0xc300000 │ │ │ │ + subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - andscs r8, r0, #-1073741771 @ 0xc0000035 │ │ │ │ - subseq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e4293 │ │ │ │ - vqdmulh.s q13, q2, d0[3] │ │ │ │ - stmdbge r6, {r0, r1, r9, sp} │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - andls r2, r7, #0, 6 │ │ │ │ - andeq pc, pc, #4 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xf97ef7f2 │ │ │ │ - ldclt 7, cr15, [r8], #-1016 @ 0xfffffc08 │ │ │ │ + @ instruction: 0xf5b386aa │ │ │ │ + @ instruction: 0xf47e1f40 │ │ │ │ + stmdbge r6, {r2, r3, r4, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ + vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ + stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf0045508 │ │ │ │ + strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + stc2 7, cr15, [r0], #964 @ 0x3c4 │ │ │ │ + bllt 0xffc29648 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - orrshi pc, r3, r2 │ │ │ │ - eorhi pc, r1, #268435456 @ 0x10000000 │ │ │ │ + @ instruction: 0x81bbf002 │ │ │ │ + @ instruction: 0x81acf201 │ │ │ │ svceq 0x00a0f5b2 │ │ │ │ - rscshi pc, sp, r2 │ │ │ │ + subhi pc, fp, r2 │ │ │ │ tstpeq r0, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ - rsbshi pc, sl, r2, lsl #4 │ │ │ │ + ldrbhi pc, [r7, r1, lsl #4] @ │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ - @ instruction: 0x23208103 │ │ │ │ + @ instruction: 0x23208110 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e429a │ │ │ │ - tstls r6, ip, lsl ip │ │ │ │ + ldrdls sl, [r6, -r2] │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ - andscc pc, r9, #76546048 @ 0x4900000 │ │ │ │ + subsvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfffa9604 │ │ │ │ - stclt 7, cr15, [lr], {254} @ 0xfe │ │ │ │ - vsubl.s8 q9, d0, d16 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - strthi pc, [sl], r1 │ │ │ │ - ldrbhi pc, [sp, -r0, lsl #4] @ │ │ │ │ - svceq 0x0080f5b3 │ │ │ │ - strbhi pc, [sl], r1 @ │ │ │ │ - vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #64, 4 │ │ │ │ - ldrthi pc, [r1], r1 @ │ │ │ │ - svcne 0x0040f5b3 │ │ │ │ - blge 0xffe68868 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfec29664 │ │ │ │ + bllt 0xff1a969c │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + orrshi pc, r8, #1 │ │ │ │ + blx 0xfe92966c │ │ │ │ + blls 0x1f46b8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andsvc pc, r5, #74448896 @ 0x4700000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f39400 │ │ │ │ + @ instruction: 0xf7fef869 │ │ │ │ + @ instruction: 0xf24abc26 │ │ │ │ + vsubw.s8 q8, q8, d21 │ │ │ │ + vcgt.s8 d16, d10, d5 │ │ │ │ + vrshr.s64 q8, , #64 │ │ │ │ + svccs 0x00000205 │ │ │ │ + ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ + stmdbge r6, {r0, sl, sp} │ │ │ │ + movwcs r4, #1584 @ 0x630 │ │ │ │ + @ instruction: 0xf7f39400 │ │ │ │ + @ instruction: 0xf7fef855 │ │ │ │ + beq 0xfe95a73c │ │ │ │ + stmdbge r6, {r1, r3, r8, sl, ip, pc} │ │ │ │ + strne pc, [r1, #964] @ 0x3c4 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + @ instruction: 0x432b031c │ │ │ │ + @ instruction: 0xf0049308 │ │ │ │ + movwls r0, #37663 @ 0x931f │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ - strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6b680 │ │ │ │ - stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ - @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fefc9f │ │ │ │ - @ instruction: 0x2320bbe9 │ │ │ │ - cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf002429a │ │ │ │ - vrhadd.s8 q4, , q1 │ │ │ │ - @ instruction: 0xf5b281b3 │ │ │ │ - @ instruction: 0xf0020fa0 │ │ │ │ - @ instruction: 0xf04f8052 │ │ │ │ - vcge.s8 d0, d1, d0 │ │ │ │ - vqshl.s64 q12, q7, #0 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - tstphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ - vsubw.s8 q9, q0, d16 │ │ │ │ - addsmi r0, sl, #64, 6 │ │ │ │ - blge 0xff3e88bc │ │ │ │ - ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ - vmla.i8 d26, d9, d6 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fefaad │ │ │ │ - stmdage r6, {r0, r1, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - @ instruction: 0xf001950a │ │ │ │ - @ instruction: 0xf7ef839d │ │ │ │ - strcs pc, [r1], #-2693 @ 0xfffff57b │ │ │ │ - stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - @ instruction: 0xf6474630 │ │ │ │ - vrshr.s64 d23, d29, #64 │ │ │ │ - strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ - @ instruction: 0xf866f7f3 │ │ │ │ - ldclt 7, cr15, [pc], {254} @ 0xfe │ │ │ │ - @ instruction: 0x03a5f24a │ │ │ │ - movweq pc, #21184 @ 0x52c0 @ │ │ │ │ - sbcseq pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - svclt 0x00082f00 │ │ │ │ - strcs r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + ldc2l 7, cr15, [r8, #992]! @ 0x3e0 │ │ │ │ + bllt 0xfe229718 │ │ │ │ + svcvs 0x008cf1b7 │ │ │ │ + cmnphi sl, #1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf47f429f │ │ │ │ + rsceq sl, r1, #32, 22 @ 0x8000 │ │ │ │ + blge 0x7e8d30 │ │ │ │ + movwvc pc, #79 @ 0x4f @ │ │ │ │ + tstcs r0, r1, lsl #4 │ │ │ │ + @ instruction: 0xf7f84630 │ │ │ │ + @ instruction: 0xf7fef90d │ │ │ │ + @ instruction: 0xf7efbbe8 │ │ │ │ + movwcs pc, #7089 @ 0x1bb1 @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - strls r2, [r0], #-768 @ 0xfffffd00 │ │ │ │ - @ instruction: 0xf852f7f3 │ │ │ │ - stclt 7, cr15, [fp], {254} @ 0xfe │ │ │ │ - strls r0, [sl, #-2723] @ 0xfffff55d │ │ │ │ - @ instruction: 0xf3c4a906 │ │ │ │ - ldrtmi r1, [r0], -r1, lsl #11 │ │ │ │ - tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ - movwls r4, #33579 @ 0x832b │ │ │ │ - tstpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 , q2, d9 │ │ │ │ - vsubw.u8 q9, q2, d3 │ │ │ │ - stmib sp, {r0, r1, sl, lr}^ │ │ │ │ - @ instruction: 0xf7f83406 │ │ │ │ - @ instruction: 0xf7fefdf5 │ │ │ │ - @ instruction: 0xf1b7bb7f │ │ │ │ - @ instruction: 0xf0016f8c │ │ │ │ - addsmi r8, pc, #128, 6 │ │ │ │ - blge 0x86896c │ │ │ │ - @ instruction: 0xf57f02e1 │ │ │ │ - @ instruction: 0xf04fab1c │ │ │ │ - andcs r7, r1, #0, 6 │ │ │ │ - ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf90af7f8 │ │ │ │ - bllt 0xff8e9780 │ │ │ │ - strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ - blx 0xfe6a974e │ │ │ │ - stmdbge r6, {r0, r8, r9, sp} │ │ │ │ - vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ - smladls r0, r2, r2, r0 │ │ │ │ - @ instruction: 0xf818f7f3 │ │ │ │ - bllt 0xff4e97a0 │ │ │ │ - tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - vst1.8 {d24-d27}, [pc], r6 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + andne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + @ instruction: 0xf7f39500 │ │ │ │ + @ instruction: 0xf7fef81d │ │ │ │ + @ instruction: 0xf44fbbda │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - strthi pc, [r8], #1 │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - adchi pc, ip, #2 │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ab3e │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53e041f │ │ │ │ - strtmi sl, [r1], -sl, lsr #23 │ │ │ │ - @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6f905 │ │ │ │ - andcs r3, r0, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xffaaf7f3 │ │ │ │ - bllt 0xfe76980c │ │ │ │ - tstpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + andhi pc, r3, #2 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf5b34023 │ │ │ │ - @ instruction: 0xf0026f10 │ │ │ │ - vst4.32 {d24,d26,d28,d30}, [pc], r7 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf0016f40 │ │ │ │ + @ instruction: 0xf5b384a5 │ │ │ │ + @ instruction: 0xf0026f60 │ │ │ │ + vst1.32 {d24-d27}, [pc :128], r9 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + andsmi r0, ip, #128, 6 │ │ │ │ + blge 0x1268994 │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [pc], #-200 @ 0x6b7ac │ │ │ │ + blge 0xfed68ca8 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf928f7ef │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + stmdbge r6, {r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f34630 │ │ │ │ + @ instruction: 0xf7feffaf │ │ │ │ + @ instruction: 0xf44fbba4 │ │ │ │ + vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ - svcvs 0x0040f5b3 │ │ │ │ - ldrthi pc, [r4], #1 @ │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - rsbhi pc, r3, #2 │ │ │ │ - cmnpvs ip, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ + svcvs 0x0010f5b3 │ │ │ │ + orrhi pc, r4, r2 │ │ │ │ + cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ - @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ab08 │ │ │ │ - @ instruction: 0xf5b34370 │ │ │ │ - tstle r4, r0, ror pc │ │ │ │ - ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53e04db │ │ │ │ - @ instruction: 0x4621ab74 │ │ │ │ - @ instruction: 0xf7efa806 │ │ │ │ - @ instruction: 0xf8d6f8cf │ │ │ │ - andcs r3, r1, #136 @ 0x88 │ │ │ │ - @ instruction: 0xf003a906 │ │ │ │ - ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xff74f7f3 │ │ │ │ - bllt 0x19e9878 │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0016f40 │ │ │ │ + @ instruction: 0xf5b384b1 │ │ │ │ + @ instruction: 0xf0026f60 │ │ │ │ + vst1.16 {d24-d27}, [pc :128], r0 │ │ │ │ + vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ + andsmi r0, ip, #128, 6 │ │ │ │ + blge 0x4e8a00 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ - ldreq r3, [sp], #-200 @ 0xffffff38 │ │ │ │ - blge 0x1768d8c │ │ │ │ + ldrbeq r3, [fp], #200 @ 0xc8 │ │ │ │ + blge 0x1fe8d14 │ │ │ │ + stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf8f2f7ef │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ - andls sl, fp, #98304 @ 0x18000 │ │ │ │ - @ instruction: 0xf0034630 │ │ │ │ - andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ - strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6b8b8 │ │ │ │ - strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ - strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 1, pc, cr8, cr3, {7} │ │ │ │ - bllt 0x10e98c0 │ │ │ │ - stmdbge r6, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ - vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ - addseq r2, fp, r3, lsl #4 │ │ │ │ - movwcs lr, #47565 @ 0xb9cd │ │ │ │ - movwcs r2, #513 @ 0x201 │ │ │ │ - movwcs lr, #27085 @ 0x69cd │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf7f3940a │ │ │ │ - @ instruction: 0xf7fef955 │ │ │ │ - @ instruction: 0xf404bb28 │ │ │ │ + stmdbge r6, {r0, r9, sp} │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf7f34630 │ │ │ │ + @ instruction: 0xf7feff79 │ │ │ │ + @ instruction: 0xf404bb6e │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ - @ instruction: 0xf53e0419 │ │ │ │ - @ instruction: 0xf8d6ab1e │ │ │ │ + @ instruction: 0xf53e041d │ │ │ │ + @ instruction: 0xf8d6ab64 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - vsubl.u8 q9, d4, d0 │ │ │ │ + vsubl.u8 q9, d4, d1 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ strls r2, [r9], #-1039 @ 0xfffffbf1 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fefdfb │ │ │ │ - @ instruction: 0xf404bb04 │ │ │ │ - @ instruction: 0xf5b3133c │ │ │ │ - @ instruction: 0xf0402f70 │ │ │ │ - ldcvs 3, cr8, [r3, #-888]! @ 0xfffffc88 │ │ │ │ - @ instruction: 0xf3c36b9b │ │ │ │ - blcs 0xf0564 │ │ │ │ - bicshi pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf10004a0 │ │ │ │ - blx 0xfee4c8b4 │ │ │ │ - stmdbeq sp!, {r0, r1, r2, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf0002f00 │ │ │ │ - movwcs r8, #5070 @ 0x13ce │ │ │ │ - @ instruction: 0xf8864628 │ │ │ │ - vqadd.s8 , q2, q14 │ │ │ │ - vqdmlal.s , d16, d0 │ │ │ │ - @ instruction: 0xf0b70995 │ │ │ │ - strmi pc, [r0], r7, ror #28 │ │ │ │ - strcc lr, [r1, #-3] │ │ │ │ - @ instruction: 0xf0022d0f │ │ │ │ - blx 0xa4bd70 │ │ │ │ - ldrbeq pc, [r1, r5, lsl #4] @ │ │ │ │ - @ instruction: 0xf859d5f7 │ │ │ │ - strbmi r0, [r1], -r5, lsr #32 │ │ │ │ - blx 0xff1a7c8c │ │ │ │ - vqshl.u64 q15, , #4 │ │ │ │ - movwls r4, #45571 @ 0xb203 │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - tstmi r3, ip, lsl r1 │ │ │ │ - @ instruction: 0xf53f07dd │ │ │ │ - stmdbge r6, {r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - movwcs r4, #1584 @ 0x630 │ │ │ │ - strls r9, [sl], #-518 @ 0xfffffdfa │ │ │ │ - movwls r2, #37377 @ 0x9201 │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ - stc2 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ - blt 0xfefe99c8 │ │ │ │ - vsubl.u8 , d20, d19 │ │ │ │ - movwls r4, #46083 @ 0xb403 │ │ │ │ - @ instruction: 0x4123b11a │ │ │ │ - @ instruction: 0xf53f07db │ │ │ │ - stmdbge r6, {r1, r3, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ - movwcs r4, #1584 @ 0x630 │ │ │ │ - strls r9, [r6], #-522 @ 0xfffffdf6 │ │ │ │ - movwls r2, #37377 @ 0x9201 │ │ │ │ - andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ - mcr2 7, 3, pc, cr4, cr9, {7} @ │ │ │ │ - blt 0xfea699f4 │ │ │ │ - strls sl, [sl, #-2054] @ 0xfffff7fa │ │ │ │ - blx 0xfe9299c0 │ │ │ │ - blls 0x212228 │ │ │ │ - @ instruction: 0xf0012a0f │ │ │ │ - bcs 0x3cc7dc │ │ │ │ - @ instruction: 0xf04fbf08 │ │ │ │ - stmdbge r6, {r1, r8, fp} │ │ │ │ - @ instruction: 0xf6464630 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ - @ instruction: 0xf8cd0212 │ │ │ │ - @ instruction: 0xf7f29000 │ │ │ │ - @ instruction: 0xf7feff31 │ │ │ │ - vmlsl.u8 , d20, d14 │ │ │ │ - blcc 0x170640 │ │ │ │ - @ instruction: 0xf63e2b0b │ │ │ │ - andge sl, r1, #73728 @ 0x12000 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq fp, r6, pc, lsl ip │ │ │ │ - andeq fp, r6, sp, ror #23 │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq fp, r6, r3, asr #23 │ │ │ │ - muleq r6, r5, fp │ │ │ │ - andeq fp, r6, r7, ror #22 │ │ │ │ - andeq fp, r6, r9, lsr fp │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq fp, r6, r7, lsl #22 │ │ │ │ - ldrdeq fp, [r6], -r5 │ │ │ │ - andeq fp, r6, r3, lsr #21 │ │ │ │ - andeq fp, r6, sp, ror #20 │ │ │ │ + @ instruction: 0xf7fefe3d │ │ │ │ + rsclt fp, r3, #75776 @ 0x12800 │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmib sp, {r0, r1, r3, r4, r7}^ │ │ │ │ + andcs r2, r1, #738197504 @ 0x2c000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + vsubw.u8 q9, q2, d6 │ │ │ │ + vmlal.u , d20, d0[0] │ │ │ │ + vsubw.u8 q10, q2, d3 │ │ │ │ + stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ + strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ + @ instruction: 0xf95af7f3 │ │ │ │ + bllt 0xce98ac │ │ │ │ + cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svcmi 0x0070f5b3 │ │ │ │ + @ instruction: 0xf8d6d104 │ │ │ │ + ldreq r3, [r9], #-200 @ 0xffffff38 │ │ │ │ + blge 0xa68dc0 │ │ │ │ + ldrdcc pc, [r8], r6 │ │ │ │ + andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ + andls sl, fp, #98304 @ 0x18000 │ │ │ │ + @ instruction: 0xf0034630 │ │ │ │ + andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ + strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6b8ec │ │ │ │ + strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ + strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ + mcr2 7, 0, pc, cr0, cr3, {7} @ │ │ │ │ + bllt 0x3e98f4 │ │ │ │ + teqpne ip, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0070f5b3 │ │ │ │ + bicshi pc, sp, #64 @ 0x40 │ │ │ │ + blvs 0xfe746dd8 │ │ │ │ + movwne pc, #13251 @ 0x33c3 @ │ │ │ │ + vqdmulh.s d18, d0, d2 │ │ │ │ + strteq r8, [r0], #982 @ 0x3d6 │ │ │ │ + bicshi pc, r3, #0, 2 │ │ │ │ + @ instruction: 0xf587fab7 │ │ │ │ + svccs 0x0000096d │ │ │ │ + bichi pc, sp, #0 │ │ │ │ + strtmi r2, [r8], -r1, lsl #6 │ │ │ │ + rsbscc pc, ip, r6, lsl #17 │ │ │ │ + stmibpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmibeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ + mrc2 0, 1, pc, cr6, cr7, {5} │ │ │ │ + and r4, r3, r0, lsl #13 │ │ │ │ + stccs 5, cr3, [pc, #-4] @ 0x6b940 │ │ │ │ + rscshi pc, r5, r2 │ │ │ │ + vpmax.s8 d15, d5, d23 │ │ │ │ + ldrble r0, [r7, #2001]! @ 0x7d1 │ │ │ │ + eoreq pc, r5, r9, asr r8 @ │ │ │ │ + @ instruction: 0xf0bb4641 │ │ │ │ + @ instruction: 0xe7f1fa93 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + tstlt sl, r3, lsl #8 │ │ │ │ + ldrbeq r4, [sp, r3, lsr #2] │ │ │ │ + mcrge 5, 7, pc, cr2, cr15, {1} @ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andls r2, sl, #0, 6 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ + stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f93207 │ │ │ │ + @ instruction: 0xf7fefda9 │ │ │ │ + adclt fp, r3, #811008 @ 0xc6000 │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + tstlt sl, fp, lsl #6 │ │ │ │ + ldrbeq r4, [fp, r3, lsr #2] │ │ │ │ + mcrge 5, 6, pc, cr12, cr15, {1} @ │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + andls r2, sl, #0, 6 │ │ │ │ + andcs r9, r1, #100663296 @ 0x6000000 │ │ │ │ + stmib sp, {r0, r3, r8, r9, ip, pc}^ │ │ │ │ + @ instruction: 0xf7f93207 │ │ │ │ + @ instruction: 0xf7fefe69 │ │ │ │ + @ instruction: 0xf7efbab0 │ │ │ │ + bls 0x2aa488 │ │ │ │ + bcs 0x4525d8 │ │ │ │ + cmnphi r2, #1 @ p-variant is OBSOLETE │ │ │ │ + svclt 0x00082a0d │ │ │ │ + stmdbeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ + ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ + andseq pc, r2, #192, 4 │ │ │ │ + andls pc, r0, sp, asr #17 │ │ │ │ + @ instruction: 0xff38f7f2 │ │ │ │ + blt 0xfe6e99dc │ │ │ │ + movwne pc, #13252 @ 0x33c4 @ │ │ │ │ + blcs 0x33a5fc │ │ │ │ + bge 0x7e92e8 │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + ldrdeq fp, [r6], -r7 │ │ │ │ + andeq fp, r6, r5, lsr #23 │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ + andeq fp, r6, fp, ror fp │ │ │ │ + andeq fp, r6, sp, asr #22 │ │ │ │ + andeq fp, r6, pc, lsl fp │ │ │ │ + strdeq fp, [r6], -r1 │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ + @ instruction: 0x0006babf │ │ │ │ + andeq fp, r6, sp, lsl #21 │ │ │ │ + andeq fp, r6, fp, asr sl │ │ │ │ + andeq fp, r6, r5, lsr #20 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e015a │ │ │ │ - movwcs sl, #6642 @ 0x19f2 │ │ │ │ + movwcs sl, #6652 @ 0x19fc │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [r6, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6ba88 │ │ │ │ + streq pc, [pc, #-4] @ 0x6ba40 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vabal.u8 , d4, d3 │ │ │ │ strls r2, [r8, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0], #-1033 @ 0xfffffbf7 │ │ │ │ @ instruction: 0xf7fa940a │ │ │ │ - @ instruction: 0xf7fef867 │ │ │ │ - vst1.16 {d11-d12}, [r4 :64], r2 │ │ │ │ + @ instruction: 0xf7fef86d │ │ │ │ + vst1.16 {d11-d12}, [r4 :64], ip │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r1, r2, r4, r6, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r5, r6, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - blx 0x1129abc │ │ │ │ - stmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x12a9a74 │ │ │ │ + stmiblt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmibge sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r7, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef9bb │ │ │ │ - vst2.32 {d11,d13}, [r4 :128], fp │ │ │ │ + @ instruction: 0xf7fef9c1 │ │ │ │ + vst2.32 {d11,d13}, [r4 :256], r5 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r2, r5, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r7, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf9f0f7fa │ │ │ │ - ldmiblt r2, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9f6f7fa │ │ │ │ + ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #140, 18 @ 0x230000 │ │ │ │ + andcs sl, r2, #2457600 @ 0x258000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefc23 │ │ │ │ - @ instruction: 0xf640b97b │ │ │ │ + @ instruction: 0xf7fefc29 │ │ │ │ + @ instruction: 0xf640b985 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdbge r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge pc!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bb8c │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bb44 │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ - stmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ + stmdblt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #1540096 @ 0x178000 │ │ │ │ + andcs sl, r0, #104, 18 @ 0x1a0000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefbf5 │ │ │ │ - vmul.f , q2, d1[3] │ │ │ │ + @ instruction: 0xf7fefbfb │ │ │ │ + vorr.i16 , #199 @ 0x00c7 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ stmdbge r6, {r1, r2, r9, ip, pc} │ │ │ │ andeq pc, pc, #4 │ │ │ │ andls r4, r7, #48, 12 @ 0x3000000 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andcs r9, r3, #8, 4 @ 0x80000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-778 @ 0xfffffcf6 │ │ │ │ - @ instruction: 0xffc2f7f9 │ │ │ │ - stmiblt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffc8f7f9 │ │ │ │ + ldmiblt r7!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ cmnpvs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - ldmdbge r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwcs r2, #527 @ 0x20f │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7fa930a │ │ │ │ - @ instruction: 0xf7fef901 │ │ │ │ - vst2.8 {d11,d13}, [r4 :64] │ │ │ │ + @ instruction: 0xf7fef907 │ │ │ │ + vst2.8 {d11,d13}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf47e6f70 │ │ │ │ - stmdbge r6, {r3, r4, r8, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r5, r8, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf0044203 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, pc, #402653184 @ 0x18000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #41480 @ 0xa208 │ │ │ │ - @ instruction: 0xf936f7fa │ │ │ │ - stmdblt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf93cf7fa │ │ │ │ + ldmdblt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwne pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf63e2b0f │ │ │ │ - andge sl, r1, #0, 18 │ │ │ │ + andge sl, r1, #163840 @ 0x28000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - muleq r6, pc, lr @ │ │ │ │ - andeq fp, r6, r3, ror lr │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq fp, r6, r7, asr #28 │ │ │ │ - andeq fp, r6, fp, lsl lr │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq fp, r6, fp, ror #27 │ │ │ │ - @ instruction: 0x0006bdbd │ │ │ │ - andeq fp, r6, pc, lsl #27 │ │ │ │ - andeq fp, r6, r1, ror #26 │ │ │ │ - andeq r9, r6, fp, asr lr │ │ │ │ - andeq fp, r6, r5, lsr sp │ │ │ │ - andeq fp, r6, r9, lsl #26 │ │ │ │ - ldrdeq fp, [r6], -sp │ │ │ │ - andeq fp, r6, r1, lsr #25 │ │ │ │ + andeq fp, r6, r7, asr lr │ │ │ │ + andeq fp, r6, fp, lsr #28 │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ + strdeq fp, [r6], -pc @ │ │ │ │ + ldrdeq fp, [r6], -r3 │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ + andeq fp, r6, r3, lsr #27 │ │ │ │ + andeq fp, r6, r5, ror sp │ │ │ │ + andeq fp, r6, r7, asr #26 │ │ │ │ + andeq fp, r6, r9, lsl sp │ │ │ │ + andeq r9, r6, r7, lsr #28 │ │ │ │ + andeq fp, r6, sp, ror #25 │ │ │ │ + andeq fp, r6, r1, asr #25 │ │ │ │ + muleq r6, r5, ip │ │ │ │ + andeq fp, r6, r9, asr ip │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47e2b0f │ │ │ │ - @ instruction: 0xf8d6a8d8 │ │ │ │ + @ instruction: 0xf8d6a8e2 │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ - ldmge r3, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge sp, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #4611 @ 0x1203 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ andcs r9, r0, #1879048192 @ 0x70000000 │ │ │ │ andmi lr, r8, #3358720 @ 0x334000 │ │ │ │ strls r2, [sl, #-515] @ 0xfffffdfd │ │ │ │ - ldc2 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ - ldmdblt r5!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [lr, #996] @ 0x3e4 │ │ │ │ + ldmdblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r3, r4, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r6, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff14f7f9 │ │ │ │ - stmialt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff1af7f9 │ │ │ │ + ldmlt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r2, r5, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r5, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 3, pc, cr0, cr9, {7} │ │ │ │ - ldmlt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 3, pc, cr6, cr9, {7} │ │ │ │ + ldmlt lr, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - stmdbge r6, {r1, r2, r3, r7, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r7, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, pc, #201326592 @ 0xc000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl, #-774] @ 0xfffffcfa │ │ │ │ strls r2, [r7], #-768 @ 0xfffffd00 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ - mcr2 7, 5, pc, cr8, cr9, {7} @ │ │ │ │ - ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mcr2 7, 5, pc, cr14, cr9, {7} @ │ │ │ │ + stmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r2, #120, 16 @ 0x780000 │ │ │ │ + andcs sl, r2, #8519680 @ 0x820000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb71 │ │ │ │ - @ instruction: 0xf640b867 │ │ │ │ + @ instruction: 0xf7fefb77 │ │ │ │ + @ instruction: 0xf640b871 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage fp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ - strcs r3, [pc], #-1030 @ 0x6bdb4 │ │ │ │ + strcs r3, [pc], #-1030 @ 0x6bd6c │ │ │ │ strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x1729da2 │ │ │ │ - ldmdalt r0, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x18a9d5a │ │ │ │ + ldmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #63040 @ 0xf640 @ │ │ │ │ @ instruction: 0xf47e43a3 │ │ │ │ - andcs sl, r0, #4849664 @ 0x4a0000 │ │ │ │ + andcs sl, r0, #84, 16 @ 0x540000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strcs r3, [r0, #-1027] @ 0xfffffbfd │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl, sp}^ │ │ │ │ @ instruction: 0xf7f94508 │ │ │ │ - @ instruction: 0xf7fefb43 │ │ │ │ - @ instruction: 0xf004b839 │ │ │ │ - blcs 0x42ca30 │ │ │ │ - ldmdage r3!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fefb49 │ │ │ │ + @ instruction: 0xf004b843 │ │ │ │ + blcs 0x42c9e8 │ │ │ │ + ldmdage sp!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andcs r4, r3, #48, 12 @ 0x3000000 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ @ instruction: 0xf7f99408 │ │ │ │ - @ instruction: 0xf7fefcf9 │ │ │ │ - @ instruction: 0xf640b896 │ │ │ │ + @ instruction: 0xf7fefcff │ │ │ │ + @ instruction: 0xf640b8a0 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - ldmdage fp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fefdb9 │ │ │ │ - @ instruction: 0xf640b80b │ │ │ │ + @ instruction: 0xf7fefdbf │ │ │ │ + @ instruction: 0xf640b815 │ │ │ │ @ instruction: 0x43a3730f │ │ │ │ - stmdage r5, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdage pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ vsubl.u8 q9, d4, d15 │ │ │ │ movwls r3, #25603 @ 0x6403 │ │ │ │ movwcs r9, #1290 @ 0x50a │ │ │ │ stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f92308 │ │ │ │ - @ instruction: 0xf7fdfdf1 │ │ │ │ - @ instruction: 0xf404bff5 │ │ │ │ + @ instruction: 0xf7fdfdf7 │ │ │ │ + @ instruction: 0xf404bfff │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6be94 │ │ │ │ + streq pc, [pc], #-4 @ 0x6be4c │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefabd │ │ │ │ - vst2.16 {d11-d12}, [r4 :64], r4 │ │ │ │ + @ instruction: 0xf7fefac3 │ │ │ │ + vst2.16 {d11-d12}, [r4 :64], lr │ │ │ │ @ instruction: 0xf5b3437f │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r3, r4, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6bec0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6be78 │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7f34507 │ │ │ │ - @ instruction: 0xf7fefaa7 │ │ │ │ - andls fp, r8, #4063232 @ 0x3e0000 │ │ │ │ + @ instruction: 0xf7fefaad │ │ │ │ + andls fp, r8, #72, 16 @ 0x480000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmov.i32 , #2304 @ 0x00000900 │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ strls r9, [r9, -sl, lsl #10] │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefac7 │ │ │ │ - stmib sp, {r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefacd │ │ │ │ + stmib sp, {r1, r2, r4, r5, fp, ip, sp, pc}^ │ │ │ │ movwcs r5, #521 @ 0x209 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ @ instruction: 0xf6499300 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ strcs r0, [r1], #-517 @ 0xfffffdfb │ │ │ │ stmib sp, {r8, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fefab5 │ │ │ │ - rsbeq fp, r7, #1703936 @ 0x1a0000 │ │ │ │ - @ instruction: 0x81b5f101 │ │ │ │ + @ instruction: 0xf7fefabb │ │ │ │ + rsbeq fp, r7, #36, 16 @ 0x240000 │ │ │ │ + @ instruction: 0x81b3f101 │ │ │ │ ldmdavs sl, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ andcc pc, r3, #134217731 @ 0x8000003 │ │ │ │ vpmax.s8 d18, d1, d2 │ │ │ │ - stmdacs r0, {r1, r2, r3, r4, r6, r7, r8, sl, pc} │ │ │ │ - stmdage sp, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r2, r3, r4, r6, r7, r8, sl, pc} │ │ │ │ + ldmdage r7, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ smlalbteq pc, sl, r4, r3 @ │ │ │ │ @ instruction: 0xf0012900 │ │ │ │ - @ instruction: 0xf5b1879b │ │ │ │ + @ instruction: 0xf5b18799 │ │ │ │ @ instruction: 0xf47d6f80 │ │ │ │ - blvs 0xfe717d7c │ │ │ │ + blvs 0xfe717d5c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x0089f43d │ │ │ │ - b 0x14470bc │ │ │ │ + svcge 0x0093f43d │ │ │ │ + b 0x1447074 │ │ │ │ @ instruction: 0xf4134914 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - @ instruction: 0xf009af82 │ │ │ │ + @ instruction: 0xf009af8c │ │ │ │ @ instruction: 0xf1a7070d │ │ │ │ submi r0, r7, #13 │ │ │ │ svccs 0x00004147 │ │ │ │ - svcge 0x0079f47d │ │ │ │ + svcge 0x0083f47d │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00e9f43d │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00f3f43d │ │ │ │ @ instruction: 0xf02e4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x00e3f43d │ │ │ │ - mcr2 0, 5, pc, cr10, cr6, {5} @ │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x00edf43d │ │ │ │ + mrc2 0, 3, pc, cr10, cr6, {5} │ │ │ │ @ instruction: 0xf0b64680 │ │ │ │ - strmi pc, [r5], -r7, lsr #29 │ │ │ │ + @ instruction: 0x4605fe77 │ │ │ │ andeq pc, pc, #9 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf97ef7f0 │ │ │ │ + @ instruction: 0xf984f7f0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0bb4640 │ │ │ │ - @ instruction: 0xf1c4fab1 │ │ │ │ + @ instruction: 0xf1c4fa81 │ │ │ │ andcs r0, r1, r4, lsl #8 │ │ │ │ @ instruction: 0xf0b740a0 │ │ │ │ - strmi pc, [r4], -sp, asr #22 │ │ │ │ + @ instruction: 0x4604fb1d │ │ │ │ @ instruction: 0xf0b72010 │ │ │ │ - strtmi pc, [r3], -r9, asr #22 │ │ │ │ + @ instruction: 0x4623fb19 │ │ │ │ strtmi r4, [r9], -sl, lsr #12 │ │ │ │ andhi lr, r0, sp, asr #19 │ │ │ │ @ instruction: 0xf0bc200f │ │ │ │ - blmi 0xff12af5c │ │ │ │ + blmi 0xff0eae54 │ │ │ │ svcne 0x0070ee1d │ │ │ │ eorseq pc, r0, r7, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl fp, {r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ @ instruction: 0xf6406801 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ strmi r0, [fp], #-146 @ 0xffffff6e │ │ │ │ cmnpvc r9, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ mvneq pc, #208, 16 @ 0xd00000 │ │ │ │ - ldc2 0, cr15, [sl, #732] @ 0x2dc │ │ │ │ + stc2l 0, cr15, [sl, #-732]! @ 0xfffffd24 │ │ │ │ ldrtmi r2, [r0], -sp, lsl #6 │ │ │ │ @ instruction: 0xf01560f3 │ │ │ │ - @ instruction: 0xf7fdf9cb │ │ │ │ - tstcs r0, #632 @ 0x278 │ │ │ │ + @ instruction: 0xf7fdf9a5 │ │ │ │ + tstcs r0, #168, 30 @ 0x2a0 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - vqshl.s8 d8, d17, d17 │ │ │ │ - @ instruction: 0x23208255 │ │ │ │ + vshl.s8 d8, d31, d17 │ │ │ │ + @ instruction: 0x23208253 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001429a │ │ │ │ - @ instruction: 0xf5b284c7 │ │ │ │ + @ instruction: 0xf5b284c5 │ │ │ │ @ instruction: 0xf47d1f00 │ │ │ │ - tstls r6, r6, lsl pc │ │ │ │ + tstls r6, r0, lsr #30 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ subscc pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - ldc2l 7, cr15, [r4, #-960]! @ 0xfffffc40 │ │ │ │ - svclt 0x0008f7fd │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + ldc2l 7, cr15, [sl, #-960]! @ 0xfffffc40 │ │ │ │ + svclt 0x0012f7fd │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - orrhi pc, r6, #1 │ │ │ │ - teqphi pc, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ + orrhi pc, r4, #1 │ │ │ │ + teqphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0x83bcf001 │ │ │ │ + @ instruction: 0x83baf001 │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - mrcge 4, 7, APSR_nzcv, cr5, cr13, {3} │ │ │ │ + mrcge 4, 7, APSR_nzcv, cr15, cr13, {3} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmov.i32 , #2304 @ 0x00000900 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdfd53 │ │ │ │ - strtmi fp, [r9], -r7, ror #29 │ │ │ │ + @ instruction: 0xf7fdfd59 │ │ │ │ + @ instruction: 0x4629bef1 │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fdfc41 │ │ │ │ - @ instruction: 0xf896bf56 │ │ │ │ + @ instruction: 0xf7fdfc47 │ │ │ │ + @ instruction: 0xf896bf60 │ │ │ │ ldrdlt r3, [r3, -r1]! │ │ │ │ ldrdcc pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57e07da │ │ │ │ - @ instruction: 0xf648aace │ │ │ │ + @ instruction: 0xf648aad2 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strhi lr, [r6, -sp, asr #19] │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03309 │ │ │ │ - stmdacs r0, {r0, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfefe91c8 │ │ │ │ - svclt 0x003bf7fd │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff0e9180 │ │ │ │ + svclt 0x0045f7fd │ │ │ │ smullscc pc, r1, r6, r8 @ │ │ │ │ @ instruction: 0xf8d6b123 │ │ │ │ ldrbeq r3, [fp, ip, asr #1] │ │ │ │ - ldmdbge r4, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge pc, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} @ │ │ │ │ andeq pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ strls r8, [r8, #-1798] @ 0xfffff8fa │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - stc2 7, cr15, [lr], {240} @ 0xf0 │ │ │ │ + ldc2 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fda903 │ │ │ │ - @ instruction: 0xf3c4bf20 │ │ │ │ - strls r4, [fp, -r3, lsl #4] │ │ │ │ - strbpl pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ - blx 0x12585a8 │ │ │ │ - ldrbeq pc, [fp, r2, lsl #6] @ │ │ │ │ - blge 0xb6961c │ │ │ │ + @ instruction: 0xf7fda90e │ │ │ │ + @ instruction: 0xf3c4bf2a │ │ │ │ + strls r5, [fp, -r0, asr #4] │ │ │ │ + strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ + blx 0x1258558 │ │ │ │ + ldrbeq pc, [fp, r4, lsl #6] @ │ │ │ │ + blge 0xc295d4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ - stmib sp, {r1, r3, sl, ip, pc}^ │ │ │ │ - stmib sp, {r1, r2, r8, sl, sp}^ │ │ │ │ + stmib sp, {r1, r3, r9, ip, pc}^ │ │ │ │ + stmib sp, {r1, r2, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - @ instruction: 0xf7fdf9ef │ │ │ │ - stmdbcs sp, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdf9f5 │ │ │ │ + stmdbcs sp, {r1, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - stmdbcs sp, {r0, r1, r2, r3, r5, r6, fp, ip, sp, pc} │ │ │ │ + stmdbcs sp, {r0, r3, r4, r5, r6, fp, ip, sp, pc} │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ - @ instruction: 0xf7eebea0 │ │ │ │ - svcls 0x0007feb5 │ │ │ │ + @ instruction: 0xf7eebea4 │ │ │ │ + svcls 0x0007fecf │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b641dd │ │ │ │ - svccs 0x000ffdbb │ │ │ │ + svccs 0x000ffd8b │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968741 │ │ │ │ + @ instruction: 0xf896873f │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7da38 │ │ │ │ + blcs 0x7d9f0 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -fp, ror #24 │ │ │ │ - blx 0x19a8464 │ │ │ │ + strtmi pc, [r8], -pc, lsl #25 │ │ │ │ + blx 0xda841c │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfee5 │ │ │ │ - @ instruction: 0xf7eebeda │ │ │ │ - svcls 0x0007fe93 │ │ │ │ + @ instruction: 0xf7fdff09 │ │ │ │ + @ instruction: 0xf7eebee4 │ │ │ │ + svcls 0x0007fead │ │ │ │ movwpl lr, #39389 @ 0x99dd │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0b641dd │ │ │ │ - svccs 0x000ffd99 │ │ │ │ + svccs 0x000ffd69 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ - @ instruction: 0xf8968705 │ │ │ │ + @ instruction: 0xf8968703 │ │ │ │ @ instruction: 0x460130d1 │ │ │ │ - blcs 0x7da7c │ │ │ │ + blcs 0x7da34 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ec2204 │ │ │ │ - strtmi pc, [r8], -r9, asr #24 │ │ │ │ - blx 0x11284a8 │ │ │ │ + strtmi pc, [r8], -sp, ror #24 │ │ │ │ + blx 0x528460 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fdfe47 │ │ │ │ - stmdage r6, {r3, r4, r5, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf7ee950a │ │ │ │ - movwcs pc, #7791 @ 0x1e6f @ │ │ │ │ + @ instruction: 0xf7fdfe6b │ │ │ │ + @ instruction: 0xf7eebec2 │ │ │ │ + movwcs pc, #7819 @ 0x1e8b @ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - adcscc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f29700 │ │ │ │ - @ instruction: 0xf7fdfaef │ │ │ │ - @ instruction: 0xf404bea8 │ │ │ │ + @ instruction: 0xf7f29500 │ │ │ │ + @ instruction: 0xf7fdfaf7 │ │ │ │ + @ instruction: 0xf404beb4 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - @ instruction: 0xf8d6aea2 │ │ │ │ + @ instruction: 0xf8d6aeae │ │ │ │ stmdbge r6, {r3, r7, ip, sp} │ │ │ │ ldrtmi r9, [r0], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0032209 │ │ │ │ rsclt r0, r5, #1006632960 @ 0x3c000000 │ │ │ │ vabal.u8 , d4, d11 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f34506 │ │ │ │ - @ instruction: 0xf7fdf981 │ │ │ │ - @ instruction: 0xf004be8a │ │ │ │ - blcs 0x8ecf04 │ │ │ │ + @ instruction: 0xf7fdf989 │ │ │ │ + @ instruction: 0xf004be96 │ │ │ │ + blcs 0x8eceb8 │ │ │ │ strthi pc, [r1], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf63e2b22 │ │ │ │ - andge sl, r1, #166912 @ 0x28c00 │ │ │ │ + andge sl, r1, #173056 @ 0x2a400 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - @ instruction: 0x0006c3b3 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq ip, r6, r5, ror r3 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq ip, r6, r7, lsr r3 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - strdeq ip, [r6], -r1 │ │ │ │ - andeq sl, r6, r9, lsl #19 │ │ │ │ - ldrdeq ip, [r6], -r9 │ │ │ │ - addeq r3, sl, r0, lsl #31 │ │ │ │ + andeq ip, r6, r7, ror #6 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq ip, r6, r9, lsr #6 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq ip, r6, fp, ror #5 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq ip, r6, r5, lsr #7 │ │ │ │ + andeq sl, r6, r9, asr #18 │ │ │ │ + andeq ip, r6, sp, lsl #5 │ │ │ │ + addeq r3, sl, r8, asr #31 │ │ │ │ @ instruction: 0xf53e0423 │ │ │ │ - @ instruction: 0xf404ab5e │ │ │ │ + @ instruction: 0xf404ab64 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ strtmi r8, [r1], -pc, asr #13 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ @ instruction: 0xf7ee85e7 │ │ │ │ - @ instruction: 0xf649fb37 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + @ instruction: 0xf649fb5d │ │ │ │ + vmlal.s , d0, d1[2] │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr9, cr13, {3} │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 1, pc, cr5, cr13, {3} @ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffd2a2d8 │ │ │ │ - blls 0x1f5328 │ │ │ │ + blx 0x6aa28e │ │ │ │ + blls 0x1f52dc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - sbccs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ + eorcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f29400 │ │ │ │ - @ instruction: 0xf7fdf8a3 │ │ │ │ - strteq fp, [r3], #-3592 @ 0xfffff1f8 │ │ │ │ - blge 0xc69838 │ │ │ │ + @ instruction: 0xf7fdf8ab │ │ │ │ + strteq fp, [r3], #-3604 @ 0xfffff1ec │ │ │ │ + blge 0xde97ec │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldrbhi pc, [r3], -r1 @ │ │ │ │ strtmi r9, [r1], -sl, lsl #14 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ ldrhi pc, [sp, #-257]! @ 0xfffffeff │ │ │ │ - blx 0x2aa31a │ │ │ │ - eorspl pc, r5, #76546048 @ 0x4900000 │ │ │ │ + blx 0xc2a2ce │ │ │ │ + addmi pc, sp, #76546048 @ 0x4900000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xff5af7f7 │ │ │ │ + @ instruction: 0xff62f7f7 │ │ │ │ sbcsle r2, r1, r0, lsl #16 │ │ │ │ - stcllt 7, cr15, [r9, #1012]! @ 0x3f4 │ │ │ │ + ldcllt 7, cr15, [r5, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf53e0421 │ │ │ │ - @ instruction: 0xf404ab10 │ │ │ │ + @ instruction: 0xf404ab16 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0016f60 │ │ │ │ @ instruction: 0x462186f7 │ │ │ │ @ instruction: 0xf8cda806 │ │ │ │ mvneq r8, #36 @ 0x24 │ │ │ │ @ instruction: 0xf101970a │ │ │ │ @ instruction: 0xf7ee85a8 │ │ │ │ - @ instruction: 0xf649fae9 │ │ │ │ - vmov.i32 q10, #1280 @ 0x00000500 │ │ │ │ + @ instruction: 0xf649fb0f │ │ │ │ + vsubl.s8 , d16, d29 │ │ │ │ stmdbge r6, {r1, r4, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fdd0b2 │ │ │ │ - vqrdmulh.s , q10, d2[2] │ │ │ │ + @ instruction: 0xf3c4bdd6 │ │ │ │ @ instruction: 0xf0141381 │ │ │ │ @ instruction: 0xf0010fc0 │ │ │ │ - blcs 0x10d828 │ │ │ │ - bge 0xff9295c0 │ │ │ │ + blcs 0x10d7dc │ │ │ │ + bge 0xffaa9574 │ │ │ │ strtmi sl, [r1], -r6, lsl #16 │ │ │ │ strls r9, [sl, #-1289] @ 0xfffffaf7 │ │ │ │ - blx 0xfef2a38c │ │ │ │ + blx 0xff8aa340 │ │ │ │ @ instruction: 0xf57e03e0 │ │ │ │ - @ instruction: 0xf648aadf │ │ │ │ + @ instruction: 0xf648aae5 │ │ │ │ vmov.i32 d20, #3328 @ 0x00000d00 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff4294e8 │ │ │ │ - stclt 7, cr15, [fp, #1012]! @ 0x3f4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff5a949c │ │ │ │ + ldclt 7, cr15, [r7, #1012]! @ 0x3f4 │ │ │ │ orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x00c0f014 │ │ │ │ strhi pc, [r7, #1] │ │ │ │ @ instruction: 0xf47e2b02 │ │ │ │ - strtmi sl, [r1], -r3, asr #21 │ │ │ │ + strtmi sl, [r1], -r9, asr #21 │ │ │ │ strls sl, [r9, #-2054] @ 0xfffff7fa │ │ │ │ @ instruction: 0xf7ee950a │ │ │ │ - mvneq pc, #634880 @ 0x9b000 │ │ │ │ - bge 0xff0a9a10 │ │ │ │ + mvneq pc, #790528 @ 0xc1000 │ │ │ │ + bge 0xff2299c4 │ │ │ │ eorsvs pc, sp, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr0, cr7, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr8, cr7, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fdaaaf │ │ │ │ - @ instruction: 0xf404bd8c │ │ │ │ + @ instruction: 0xf7fdaab5 │ │ │ │ + @ instruction: 0xf404bd98 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ tstle r4, r0, ror pc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf53d0699 │ │ │ │ - @ instruction: 0xf8d6ad82 │ │ │ │ + @ instruction: 0xf8d6ad8e │ │ │ │ rsclt r3, r2, #136 @ 0x88 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r8, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1280] @ 0xfffffb00 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf860f7f3 │ │ │ │ - stcllt 7, cr15, [r9, #-1012]! @ 0xfffffc0c │ │ │ │ + @ instruction: 0xf868f7f3 │ │ │ │ + ldcllt 7, cr15, [r5, #-1012]! @ 0xfffffc0c │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ rschi pc, r4, r1 │ │ │ │ vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #16, 4 │ │ │ │ sbchi pc, pc, r1 │ │ │ │ svcne 0x0010f1b3 │ │ │ │ - stclge 4, cr15, [r3], #500 @ 0x1f4 │ │ │ │ + stclge 4, cr15, [pc], #500 @ 0x6c640 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6c4a8 │ │ │ │ + streq pc, [pc], #-4 @ 0x6c45c │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f23406 │ │ │ │ - @ instruction: 0xf7fdfcab │ │ │ │ - @ instruction: 0xf1b3bcd5 │ │ │ │ + @ instruction: 0xf7fdfcb3 │ │ │ │ + @ instruction: 0xf1b3bce1 │ │ │ │ @ instruction: 0xf47d1f10 │ │ │ │ - @ instruction: 0xf404acd0 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf404acdc │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ @ instruction: 0xf3c42903 │ │ │ │ - @ instruction: 0xf0044803 │ │ │ │ - @ instruction: 0xf5b3070f │ │ │ │ + @ instruction: 0xf5b34803 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ @ instruction: 0xf89687c2 │ │ │ │ ldmib r6, {r0, r4, r6, r7, ip}^ │ │ │ │ stmdbcs r0, {r1, r4, r5, r9, ip, sp} │ │ │ │ strbhi pc, [lr], -r0 @ │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d0f0 │ │ │ │ - ldcge 4, cr15, [r7], #500 @ 0x1f4 │ │ │ │ + blcs 0x6d0a4 │ │ │ │ + stclge 4, cr15, [r3], {125} @ 0x7d │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfeb9 │ │ │ │ - andscs fp, r0, #1920 @ 0x780 │ │ │ │ + @ instruction: 0xf7fdfec1 │ │ │ │ + andscs fp, r0, #2688 @ 0xa80 │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ eorcs r8, r0, #207 @ 0xcf │ │ │ │ subseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b380b6 │ │ │ │ @ instruction: 0xf47d0fa0 │ │ │ │ - @ instruction: 0xf3c4ac98 │ │ │ │ + vmull.u8 q13, d20, d20 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [ip, #-960]! @ 0xfffffc40 │ │ │ │ - stclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [r4, #960] @ 0x3c0 │ │ │ │ + ldclt 7, cr15, [r2], {253} @ 0xfd │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9b7 │ │ │ │ - @ instruction: 0xf404bc71 │ │ │ │ + @ instruction: 0xf7fdf9bf │ │ │ │ + @ instruction: 0xf404bc7d │ │ │ │ vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ - vaddw.u8 q9, q2, d3 │ │ │ │ - tstls r7, r3, lsl #4 │ │ │ │ - streq pc, [pc, #-4] @ 0x6c58c │ │ │ │ + @ instruction: 0xf0042103 │ │ │ │ + tstls r7, pc, lsl #10 │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ eorshi pc, r0, r1 │ │ │ │ andcs r9, r1, #8, 4 @ 0x80000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r5, #25609 @ 0x6409 │ │ │ │ - mrc2 7, 3, pc, cr2, cr1, {7} │ │ │ │ - stcllt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ + mrc2 7, 3, pc, cr10, cr1, {7} │ │ │ │ + ldcllt 7, cr15, [r7], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071a │ │ │ │ - vmov.i32 q13, #49407 @ 0x0000c0ff │ │ │ │ + vmov.i32 q13, #52479 @ 0x0000ccff │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #0, 6 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-513] @ 0xfffffdff │ │ │ │ - @ instruction: 0xffa6f7f0 │ │ │ │ - ldclt 7, cr15, [r1], #1012 @ 0x3f4 │ │ │ │ + @ instruction: 0xffaef7f0 │ │ │ │ + ldclt 7, cr15, [sp], #1012 @ 0x3f4 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ ldrbhi pc, [sl, r0] @ │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ bicsmi r8, r2, #809500672 @ 0x30400000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - movwls sl, #3106 @ 0xc22 │ │ │ │ + movwls sl, #3118 @ 0xc2e │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib sp, {r3, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f04509 │ │ │ │ - @ instruction: 0xf7fdfe23 │ │ │ │ - @ instruction: 0xf404bc88 │ │ │ │ - vbic.i32 q10, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf7fdfe2b │ │ │ │ + @ instruction: 0xf404bc94 │ │ │ │ + @ instruction: 0xf0044370 │ │ │ │ + vabdl.u8 q8, d4, d15 │ │ │ │ @ instruction: 0xf3c42903 │ │ │ │ - @ instruction: 0xf0044803 │ │ │ │ - @ instruction: 0xf5b3070f │ │ │ │ + @ instruction: 0xf5b34803 │ │ │ │ @ instruction: 0xf0004f70 │ │ │ │ stmdbge r6, {r1, r2, r3, r4, r6, r7, r8, r9, sl, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf88af7f1 │ │ │ │ - bllt 0xffeaa664 │ │ │ │ + @ instruction: 0xf892f7f1 │ │ │ │ + stclt 7, cr15, [r4], {253} @ 0xfd │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ bicsmi r8, r2, #-218103808 @ 0xf3000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - andcs sl, r1, #232, 22 @ 0x3a000 │ │ │ │ + andcs sl, r1, #244, 22 @ 0x3d000 │ │ │ │ andls sl, r0, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ strls r2, [r6, #-1283] @ 0xfffffafd │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0xf0049507 │ │ │ │ vabal.u8 q8, d4, d15 │ │ │ │ strls r3, [r8, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f09409 │ │ │ │ - @ instruction: 0xf7fdfde3 │ │ │ │ - stmdbge r6, {r3, r6, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fdfdeb │ │ │ │ + stmdbge r6, {r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ vsubw.u8 q9, q2, d3 │ │ │ │ movwls r4, #25091 @ 0x6203 │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - blx 0xfec2a6a2 │ │ │ │ - bllt 0xff0aa6d4 │ │ │ │ + blx 0xfee2a656 │ │ │ │ + bllt 0xff3aa688 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ strls r2, [r6, #-1280] @ 0xfffffb00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r4, [r8, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c6f8 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c6ac │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - stc2 7, cr15, [r4, #-964] @ 0xfffffc3c │ │ │ │ - ldclt 7, cr15, [pc], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [ip, #-964] @ 0xfffffc3c │ │ │ │ + stclt 7, cr15, [fp], #-1012 @ 0xfffffc0c │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071f │ │ │ │ - movwcs sl, #7076 @ 0x1ba4 │ │ │ │ + movwcs sl, #7088 @ 0x1bb0 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - mrc2 7, 7, pc, cr10, cr0, {7} │ │ │ │ - stclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ + @ instruction: 0xff02f7f0 │ │ │ │ + ldclt 7, cr15, [r1], {253} @ 0xfd │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d071b │ │ │ │ - @ instruction: 0xf3c4ab8a │ │ │ │ + @ instruction: 0xf3c4ab96 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - mcr2 7, 7, pc, cr0, cr0, {7} @ │ │ │ │ - bllt 0xffb6a768 │ │ │ │ + mcr2 7, 7, pc, cr8, cr0, {7} @ │ │ │ │ + bllt 0xffe6a71c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r8, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ andcs r9, r1, #-1879048192 @ 0x90000000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fdfcbb │ │ │ │ - @ instruction: 0xf404bbd6 │ │ │ │ + @ instruction: 0xf7fdfcc3 │ │ │ │ + @ instruction: 0xf404bbe2 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ @ instruction: 0xf47d4f70 │ │ │ │ - stmdbge r6, {r1, r3, r4, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ @ instruction: 0xf004950a │ │ │ │ movwls r0, #29711 @ 0x740f │ │ │ │ @ instruction: 0xf7f19408 │ │ │ │ - @ instruction: 0xf7fdf9b9 │ │ │ │ - @ instruction: 0xf8d6bb49 │ │ │ │ + @ instruction: 0xf7fdf9c1 │ │ │ │ + @ instruction: 0xf8d6bb55 │ │ │ │ ldreq r3, [sl, -r8, asr #1] │ │ │ │ - blge 0x1169dcc │ │ │ │ + blge 0x1469d80 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #4611 @ 0x1203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r0, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa29 │ │ │ │ - @ instruction: 0xf8d6bba4 │ │ │ │ + @ instruction: 0xf7fdfa31 │ │ │ │ + @ instruction: 0xf8d6bbb0 │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - blge 0xae9e00 │ │ │ │ + blge 0xde9db4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #515 @ 0x203 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ andcs r2, r1, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdfa0f │ │ │ │ - @ instruction: 0xf8d6bb8a │ │ │ │ + @ instruction: 0xf7fdfa17 │ │ │ │ + @ instruction: 0xf8d6bb96 │ │ │ │ ldreq r3, [r8, -r8, asr #1] │ │ │ │ - blge 0x469e34 │ │ │ │ + blge 0x769de8 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f1950a │ │ │ │ - @ instruction: 0xf7fdf9f5 │ │ │ │ - @ instruction: 0xf896bb70 │ │ │ │ + @ instruction: 0xf7fdf9fd │ │ │ │ + @ instruction: 0xf896bb7c │ │ │ │ @ instruction: 0xf8d610d1 │ │ │ │ @ instruction: 0xf8d630c8 │ │ │ │ stmdbcs r0, {r2, r3, r6, r7, sp} │ │ │ │ ldrhi pc, [r8], #-0 │ │ │ │ @ instruction: 0xf00243d2 │ │ │ │ - blcs 0x6d488 │ │ │ │ - bge 0xffb69a7c │ │ │ │ + blcs 0x6d43c │ │ │ │ + bge 0xffe69a30 │ │ │ │ andcs r9, r2, #0, 6 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ strls r4, [sl, #-1584] @ 0xfffff9d0 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c8a0 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c854 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - stc2l 7, cr15, [r6], #960 @ 0x3c0 │ │ │ │ - bllt 0x136a8a8 │ │ │ │ + stc2l 7, cr15, [lr], #960 @ 0x3c0 │ │ │ │ + bllt 0x166a85c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ - bge 0xff469ab4 │ │ │ │ + bge 0xff769a68 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6c8d8 │ │ │ │ + streq pc, [pc], #-4 @ 0x6c88c │ │ │ │ strls r9, [r8], #-775 @ 0xfffffcf9 │ │ │ │ - @ instruction: 0xf92ef7f1 │ │ │ │ - blt 0xff02a8d8 │ │ │ │ + @ instruction: 0xf936f7f1 │ │ │ │ + blt 0xff32a88c │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + streq pc, [pc, -r4] │ │ │ │ stmdbcs r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdami r3, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - streq pc, [pc, -r4] │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ strhi pc, [sp] │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ eorscc lr, r2, #3506176 @ 0x358000 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ bicsmi r8, r2, #721420288 @ 0x2b000000 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r4, r5, r7, r9, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ strls r9, [r9], #-1290 @ 0xfffffaf6 │ │ │ │ - stc2 7, cr15, [r6], #960 @ 0x3c0 │ │ │ │ - bllt 0x36a928 │ │ │ │ + stc2 7, cr15, [lr], #960 @ 0x3c0 │ │ │ │ + bllt 0x66a8dc │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0xf57d0719 │ │ │ │ - movwcs sl, #2704 @ 0xa90 │ │ │ │ + movwcs sl, #2716 @ 0xa9c │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls sl, r6, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andls r4, r7, #805306368 @ 0x30000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r4, [sl, #-1562] @ 0xfffff9e6 │ │ │ │ - stc2l 7, cr15, [r6, #960]! @ 0x3c0 │ │ │ │ - blt 0xffcea95c │ │ │ │ + stc2l 7, cr15, [lr, #960]! @ 0x3c0 │ │ │ │ + blt 0xfffea910 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf0049207 │ │ │ │ vsubl.u8 q8, d4, d15 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ ldrmi r2, [sl], -r8, lsl #8 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdffad │ │ │ │ - vmull.u , d4, d3[5] │ │ │ │ + @ instruction: 0xf7fdffb5 │ │ │ │ + vmvn.i16 , #49920 @ 0xc300 │ │ │ │ stmdbge r6, {r0, r1, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #4 │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ andls r2, r7, #67108864 @ 0x4000000 │ │ │ │ andeq pc, pc, #4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [sl, #-512] @ 0xfffffe00 │ │ │ │ - @ instruction: 0xff98f7f0 │ │ │ │ - blt 0x152a9b0 │ │ │ │ + @ instruction: 0xffa0f7f0 │ │ │ │ + blt 0x182a964 │ │ │ │ smullsne pc, r1, r6, r8 @ │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ ldrdcs pc, [ip], #134 @ 0x86 │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ bicsmi r8, r2, #160, 6 @ 0x80000002 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r1, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r2, r3, r6, r9, fp, sp, pc} │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ strls r9, [sl, #-768] @ 0xfffffd00 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r4, [r7, #-1283] @ 0xfffffafd │ │ │ │ - streq pc, [pc, #-4] @ 0x6c9f0 │ │ │ │ + streq pc, [pc, #-4] @ 0x6c9a4 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r9], #-1288 @ 0xfffffaf8 │ │ │ │ - ldc2 7, cr15, [lr], #-960 @ 0xfffffc40 │ │ │ │ - blt 0xfe96a9f8 │ │ │ │ + mcrr2 7, 15, pc, r6, cr0 @ │ │ │ │ + blt 0xfec6a9ac │ │ │ │ vorr.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ ldrhi pc, [r5, -r0]! │ │ │ │ vsubw.s8 q9, q0, d16 │ │ │ │ addsmi r0, sl, #96, 6 @ 0x80000001 │ │ │ │ strhi pc, [r0, -r0]! │ │ │ │ svceq 0x00c0f5b2 │ │ │ │ - bge 0x7e9c18 │ │ │ │ + bge 0xae9bcc │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmov.i32 q9, #1280 @ 0x00000500 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f0950a │ │ │ │ - @ instruction: 0xf7fdf87b │ │ │ │ - tstcs r0, #61440 @ 0xf000 │ │ │ │ + @ instruction: 0xf7fdf883 │ │ │ │ + tstcs r0, #110592 @ 0x1b000 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0x23208064 │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf5b2804f │ │ │ │ @ instruction: 0xf47d0fc0 │ │ │ │ - strdls sl, [r6, -lr] │ │ │ │ + tstls r6, sl, lsl #20 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ submi pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf85cf7f0 │ │ │ │ - ldmiblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf864f7f0 │ │ │ │ + ldmiblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r2, r7, #128, 10 @ 0x20000000 │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - @ instruction: 0xff76f7f2 │ │ │ │ - ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff7ef7f2 │ │ │ │ + stmiblt r2!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r2, [r6, #-1408] @ 0xfffffa80 │ │ │ │ strls r2, [r7, #-1281] @ 0xfffffaff │ │ │ │ strbcs pc, [r0, #-964] @ 0xfffffc3c @ │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdff5b │ │ │ │ - @ instruction: 0xf3c4b9bb │ │ │ │ - blcs 0xf57f4 │ │ │ │ + @ instruction: 0xf7fdff63 │ │ │ │ + vmul.f , q10, d3[1] │ │ │ │ + blcs 0xf57a8 │ │ │ │ strthi pc, [sl], #-0 │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a9b2 │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6b9b18 │ │ │ │ + rsclt sl, r3, #3112960 @ 0x2f8000 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vaddl.u8 q10, d4, d3 │ │ │ │ + blcs 0x6b9acc │ │ │ │ rschi pc, fp, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110ceac │ │ │ │ + blcc 0x110ce60 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ ldm pc, {r0, r1, r4, r5, r6, r7, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andls r2, r9, r4, lsl #6 │ │ │ │ stmdbge r6, {r1, r9, sp} │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff2af7f2 │ │ │ │ - stmiblt sl, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff32f7f2 │ │ │ │ + ldmiblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff0cf7f2 │ │ │ │ - stmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff14f7f2 │ │ │ │ + ldmdblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf47e4383 │ │ │ │ - @ instruction: 0xf001aae4 │ │ │ │ + @ instruction: 0xf001aaeb │ │ │ │ stmdbcs sp, {r0, r2, r3, r8} │ │ │ │ - stclge 4, cr15, [fp, #248]! @ 0xf8 │ │ │ │ + ldclge 4, cr15, [r0, #248]! @ 0xf8 │ │ │ │ @ instruction: 0xf43e2f0f │ │ │ │ - vqrdmulh.s q13, q10, d0[6] │ │ │ │ + vqrdmulh.s q13, q10, d1[7] │ │ │ │ strteq r1, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf896d504 │ │ │ │ - blcs 0x78e78 │ │ │ │ - ldclge 4, cr15, [pc, #248] @ 0x6ccb0 │ │ │ │ - @ instruction: 0xf890f0b6 │ │ │ │ + blcs 0x78e2c │ │ │ │ + stclge 4, cr15, [r4, #248]! @ 0xf8 │ │ │ │ + @ instruction: 0xf862f0b6 │ │ │ │ @ instruction: 0x4601463a │ │ │ │ ldrtmi r4, [r0], -r0, lsl #13 │ │ │ │ - blx 0x1b2ab86 │ │ │ │ - @ instruction: 0xf888f0b6 │ │ │ │ + blx 0x1d2ab3a │ │ │ │ + @ instruction: 0xf85af0b6 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ ldrmi r1, [ip], -r0, lsl #1 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subeq lr, r9, r0, asr #20 │ │ │ │ @ instruction: 0xf0b6681f │ │ │ │ - bmi 0xff3ec0bc │ │ │ │ + bmi 0xff3ebfb8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r0], #-2202 @ 0xfffff766 │ │ │ │ @ instruction: 0xf6409001 │ │ │ │ vshr.s64 q8, q0, #64 │ │ │ │ - bl 0xece48 │ │ │ │ + bl 0xecdfc │ │ │ │ tstls r0, r8, lsl #2 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [r2], #-311 @ 0xfffffec9 │ │ │ │ sbcseq pc, ip, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xffbcf0b6 │ │ │ │ + @ instruction: 0xff8ef0b6 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ef4630 │ │ │ │ - @ instruction: 0xf7fdfbf1 │ │ │ │ - @ instruction: 0xf3c4b994 │ │ │ │ - blcs 0xf592c │ │ │ │ + @ instruction: 0xf7fdfbf9 │ │ │ │ + @ instruction: 0xf3c4b9a0 │ │ │ │ + blcs 0xf58e0 │ │ │ │ strbthi pc, [r1], #-0 @ │ │ │ │ @ instruction: 0xf47d2b03 │ │ │ │ - @ instruction: 0xf8d6a916 │ │ │ │ - rsclt r3, r1, #136 @ 0x88 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - blcs 0x6b9c50 │ │ │ │ + rsclt sl, r3, #557056 @ 0x88000 │ │ │ │ + @ instruction: 0xf8d6930b │ │ │ │ + vaddl.u8 , d20, d8 │ │ │ │ + vaddl.u8 q10, d4, d3 │ │ │ │ + blcs 0x6b9c04 │ │ │ │ eorshi pc, lr, r1, asr #4 │ │ │ │ subeq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.s8 d2, d1, d7 │ │ │ │ - blcc 0x110cd74 │ │ │ │ + blcc 0x110cd28 │ │ │ │ vqdmulh.s d2, d1, d5 │ │ │ │ ldm pc, {r1, r2, r4, r5, r8, pc}^ @ │ │ │ │ tstpne r3, #3 @ p-variant is OBSOLETE │ │ │ │ ldrne r0, [r5, #-771] @ 0xfffffcfd │ │ │ │ andls r2, r9, r4, lsl #6 │ │ │ │ stmdbge r6, {r9, sp} │ │ │ │ strcs r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strcs r9, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 4, pc, cr14, cr2, {7} @ │ │ │ │ - stmialt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 4, pc, cr6, cr2, {7} │ │ │ │ + ldmlt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strb r2, [lr, r2, lsl #6]! │ │ │ │ strb r2, [ip, r6, lsl #6]! │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r0, #1006632960 @ 0x3c000000 │ │ │ │ strls r2, [r8, #-1281] @ 0xfffffaff │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ strcs r2, [r1], #-1280 @ 0xfffffb00 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mrc2 7, 3, pc, cr0, cr2, {7} │ │ │ │ - ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 3, pc, cr8, cr2, {7} │ │ │ │ + ldmlt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strcs pc, [r0, #964] @ 0x3c4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r9, [r1, #-1286] @ 0xfffffafa │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ strls r2, [r8, #-1344] @ 0xfffffac0 │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1289 @ 0xfffffaf7 │ │ │ │ - mrc2 7, 2, pc, cr6, cr2, {7} │ │ │ │ - ldmlt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 2, pc, cr14, cr2, {7} │ │ │ │ + stmialt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtcs pc, #5060 @ 0x13c4 @ │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x14dc48 │ │ │ │ - stmiage sp!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blcs 0x14dbfc │ │ │ │ + ldmge r9!, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f2940a │ │ │ │ - @ instruction: 0xf7fdfec1 │ │ │ │ - @ instruction: 0xf8d6b89b │ │ │ │ + @ instruction: 0xf7fdfec9 │ │ │ │ + @ instruction: 0xf8d6b8a7 │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032201 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - mcr2 7, 1, pc, cr2, cr2, {7} @ │ │ │ │ - stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr10, cr2, {7} @ │ │ │ │ + stmlt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47d2b01 │ │ │ │ - @ instruction: 0xf7fda87a │ │ │ │ - @ instruction: 0xf8d6bff5 │ │ │ │ + @ instruction: 0xf7fda886 │ │ │ │ + @ instruction: 0xf8d6bffb │ │ │ │ vaddl.u8 , d20, d8 │ │ │ │ stmdbge r6, {r0, r1, r3, r9} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r1, #-514] @ 0xfffffdfe │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fdfbcb │ │ │ │ - @ instruction: 0xf004b8d4 │ │ │ │ - blcs 0x86dd64 │ │ │ │ + @ instruction: 0xf7fdfbd3 │ │ │ │ + @ instruction: 0xf004b8e0 │ │ │ │ + blcs 0x86dd18 │ │ │ │ qadd16mi fp, pc, r8 @ │ │ │ │ ldrbthi pc, [lr], r0 @ │ │ │ │ mvnsne pc, #4 │ │ │ │ cmnpeq r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ ldrbhi pc, [r0, -r0]! @ │ │ │ │ mvnsne pc, #4, 8 @ 0x4000000 │ │ │ │ svccs 0x0070f5b3 │ │ │ │ - ldmdbge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmdbge r6!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ movtcs pc, #962 @ 0x3c2 @ │ │ │ │ @ instruction: 0xf57d0592 │ │ │ │ - @ instruction: 0xf0b5afec │ │ │ │ - vrecps.f32 , , │ │ │ │ + @ instruction: 0xf0b5aff2 │ │ │ │ + vrecps.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46052395 │ │ │ │ ldmdavs pc, {r5, r6, r7, r9, ip, sp, pc} @ │ │ │ │ - ldc2 0, cr15, [r0], #-728 @ 0xfffffd28 │ │ │ │ + stc2 0, cr15, [r2], {182} @ 0xb6 │ │ │ │ vnmla.f32 s8, s26, s22 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r0, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf50019d3 │ │ │ │ strtmi r7, [sl], #-344 @ 0xfffffea8 │ │ │ │ msreq SPSR_, #208, 16 @ 0xd00000 │ │ │ │ - mcr2 0, 4, pc, cr14, cr6, {5} @ │ │ │ │ + mcr2 0, 3, pc, cr0, cr6, {5} @ │ │ │ │ vrsubhn.i16 d20, q2, q13 │ │ │ │ ldrtmi r2, [r0], -r3, lsl #2 │ │ │ │ - blx 0xffc2ade0 │ │ │ │ - ldmlt r1, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf88ef7ee │ │ │ │ - blls 0x1f5e34 │ │ │ │ - ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ - andseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfd25 │ │ │ │ - strtmi fp, [r1], -r2, lsl #17 │ │ │ │ - strcs sl, [r1], #-2054 @ 0xfffff7fa │ │ │ │ - @ instruction: 0xf7ed950a │ │ │ │ - blls 0x22c9a8 │ │ │ │ + blx 0xffe2ad94 │ │ │ │ + ldmlt sp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf8a0f7ee │ │ │ │ + blls 0x1f5de8 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - addvs pc, r5, #74448896 @ 0x4700000 │ │ │ │ + rscscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf7f19400 │ │ │ │ - @ instruction: 0xf7fdfcb7 │ │ │ │ - rsceq fp, r0, #112, 16 @ 0x700000 │ │ │ │ - mvnhi pc, r0, lsl #2 │ │ │ │ - @ instruction: 0xf7f74630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0099f43d │ │ │ │ - stmdalt r5!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ - svcvs 0x0070f5b2 │ │ │ │ - ldrhi pc, [r5, #-0] │ │ │ │ - @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0xf404af8a │ │ │ │ - @ instruction: 0xf5b32370 │ │ │ │ - @ instruction: 0xf47d2f60 │ │ │ │ - rsclt sl, r4, #132, 30 @ 0x210 │ │ │ │ - ldrtmi fp, [r0], -ip, lsr #18 │ │ │ │ - @ instruction: 0xf894f7f9 │ │ │ │ - @ instruction: 0xf47d2800 │ │ │ │ - @ instruction: 0xf896a84a │ │ │ │ - blcs 0x791fc │ │ │ │ - sbcshi pc, r5, r1 │ │ │ │ - tstpvc r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf7eb2001 │ │ │ │ - movwcs pc, #11769 @ 0x2df9 @ │ │ │ │ - @ instruction: 0xf7fd60f3 │ │ │ │ - vst2.8 {d27-d28}, [pc :256], ip │ │ │ │ - vsubw.s8 q11, q0, d0 │ │ │ │ - eormi r0, r3, pc, lsl r3 │ │ │ │ - svccs 0x0070f5b3 │ │ │ │ - ldrbhi pc, [r1], #-0 @ │ │ │ │ - andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - andseq pc, pc, #192, 4 │ │ │ │ - @ instruction: 0xf47d4293 │ │ │ │ - vmov.f32 q13, #-0.234375 @ 0xbe700000 │ │ │ │ - blcc 0x1cf1b10 │ │ │ │ - @ instruction: 0xf63d2b05 │ │ │ │ - andge sl, r1, #88, 30 @ 0x160 │ │ │ │ - @ instruction: 0xf023f852 │ │ │ │ - andeq ip, r6, sp, ror pc │ │ │ │ - andeq sl, r6, fp, lsr #27 │ │ │ │ - andeq ip, r6, fp, ror #30 │ │ │ │ - andeq ip, r6, r9, asr pc │ │ │ │ - andeq ip, r6, r1, asr #30 │ │ │ │ - andeq ip, r6, r1, lsr #30 │ │ │ │ - addeq r3, sl, r0, ror r3 │ │ │ │ - addeq r3, sl, r6, ror #2 │ │ │ │ + @ instruction: 0xf7fdfd2d │ │ │ │ + strtmi fp, [r1], -lr, lsl #17 │ │ │ │ + @ instruction: 0xf7eda806 │ │ │ │ + strcs pc, [r1], #-3833 @ 0xfffff107 │ │ │ │ + stmdbge r6, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ + @ instruction: 0xf6474630 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ + strls r0, [r0], #-530 @ 0xfffffdee │ │ │ │ + stc2l 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ + ldmdalt sp!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf10002e0 │ │ │ │ + ldrtmi r8, [r0], -r1, ror #3 │ │ │ │ + blx 0xfe62ae06 │ │ │ │ + @ instruction: 0xf43d2800 │ │ │ │ + @ instruction: 0xf7fdafa0 │ │ │ │ + vst2.16 {d27-d28}, [pc :256], r2 │ │ │ │ + vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + b 0x16da7c │ │ │ │ + @ instruction: 0xf5b20203 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + addsmi r8, sl, #92274688 @ 0x5800000 │ │ │ │ + svcge 0x0091f47d │ │ │ │ + cmnpcs r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ + svccs 0x0060f5b3 │ │ │ │ + svcge 0x008bf47d │ │ │ │ + stmdblt ip!, {r2, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7f94630 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmdage r7, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + smullscc pc, r0, r6, r8 @ │ │ │ │ + @ instruction: 0xf0012b00 │ │ │ │ + @ instruction: 0xf04f80d6 │ │ │ │ + andcs r7, r1, r0, lsl #2 │ │ │ │ + cdp2 7, 2, cr15, cr0, cr11, {7} │ │ │ │ + rscsvs r2, r3, r2, lsl #6 │ │ │ │ + stmdalt r9, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + movwvs pc, #1103 @ 0x44f @ │ │ │ │ + tstpeq pc, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0002f70 │ │ │ │ + vst3.16 {d24-d26}, [pc :64], r2 │ │ │ │ + vsubl.s8 q11, d0, d0 │ │ │ │ + addsmi r0, r3, #-268435455 @ 0xf0000001 │ │ │ │ + svcge 0x0065f47d │ │ │ │ + movwne pc, #25540 @ 0x63c4 @ │ │ │ │ + blcs 0x1bbc74 │ │ │ │ + svcge 0x005ff63d │ │ │ │ + @ instruction: 0xf852a201 │ │ │ │ + svclt 0x0000f023 │ │ │ │ + andeq ip, r6, r1, lsr pc │ │ │ │ + andeq sl, r6, fp, ror #26 │ │ │ │ + andeq ip, r6, pc, lsl pc │ │ │ │ + andeq ip, r6, sp, lsl #30 │ │ │ │ + strdeq ip, [r6], -r5 │ │ │ │ + ldrdeq ip, [r6], -r5 │ │ │ │ + @ instruction: 0x008a33bc │ │ │ │ + @ instruction: 0x008a31b2 │ │ │ │ @ instruction: 0xf47d0721 │ │ │ │ - ldcvs 15, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ + ldcvs 15, cr10, [r3, #-288]! @ 0xfffffee0 │ │ │ │ @ instruction: 0xf413699b │ │ │ │ @ instruction: 0xf43d4f70 │ │ │ │ - eorscs sl, pc, ip, lsr pc @ │ │ │ │ - @ instruction: 0xffb6f0b9 │ │ │ │ + eorscs sl, pc, r2, asr #30 │ │ │ │ + @ instruction: 0xff88f0b9 │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - stmdalt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdalt pc, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - b 0x112f898 │ │ │ │ + b 0x112f84c │ │ │ │ @ instruction: 0x07d81352 │ │ │ │ - svcge 0x002df57d │ │ │ │ + svcge 0x0033f57d │ │ │ │ rscsvs r2, r3, r1, lsl #6 │ │ │ │ - svclt 0x00f7f7fc │ │ │ │ + stmdalt r3, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ teqeq r2, r6 @ │ │ │ │ - stc2l 7, cr15, [r4], #-948 @ 0xfffffc4c │ │ │ │ + stc2 7, cr15, [sl], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf22 │ │ │ │ - ldmib r6, {r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fcaf28 │ │ │ │ + ldmib r6, {r1, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7ed0132 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0019f43d │ │ │ │ - svclt 0x00e5f7fc │ │ │ │ + stmdacs r0, {r0, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x001ff43d │ │ │ │ + svclt 0x00f1f7fc │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @ instruction: 0xf47d2b0f │ │ │ │ - shadd16mi sl, r0, r2 │ │ │ │ - stc2l 7, cr15, [r4], #-948 @ 0xfffffc4c │ │ │ │ + shadd16mi sl, r0, r8 │ │ │ │ + stc2 7, cr15, [sl], {237} @ 0xed │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaf0c │ │ │ │ - subsmi fp, r2, #216, 30 @ 0x360 │ │ │ │ + @ instruction: 0xf7fcaf12 │ │ │ │ + subsmi fp, r2, #228, 30 @ 0x390 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcbd │ │ │ │ - @ instruction: 0xf896bfd2 │ │ │ │ - blcs 0x79270 │ │ │ │ - svcge 0x00cdf43c │ │ │ │ + @ instruction: 0xf7fcfcc5 │ │ │ │ + @ instruction: 0xf896bfde │ │ │ │ + blcs 0x79224 │ │ │ │ + svcge 0x00d9f43c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs ip, #3244032 @ 0x318000 │ │ │ │ - svclt 0x00c7f7fc │ │ │ │ + svclt 0x00d3f7fc │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffaef0b9 │ │ │ │ - ldmlt fp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xff80f0b9 │ │ │ │ + ldmlt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [ip, #-948]! @ 0xfffffc4c │ │ │ │ + ldc2 7, cr15, [r2, #948] @ 0x3b4 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x12aafb0 │ │ │ │ - svclt 0x00adf7fc │ │ │ │ + blx 0x14aaf64 │ │ │ │ + svclt 0x00b9f7fc │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ eorne pc, r7, r3, asr r8 @ │ │ │ │ - @ instruction: 0xff94f0b9 │ │ │ │ - ldmlt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xff66f0b9 │ │ │ │ + stmialt r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ tstls r8, r1, lsl #4 │ │ │ │ stmdbge r6, {r9, ip, pc} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ movwls r0, #25106 @ 0x6212 │ │ │ │ strls r9, [sl, #-1801] @ 0xfffff8f7 │ │ │ │ - blx 0xfe72afe4 │ │ │ │ - svclt 0x0093f7fc │ │ │ │ + blx 0xfe92af98 │ │ │ │ + svclt 0x009ff7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2l 7, cr15, [r2, #-948] @ 0xfffffc4c │ │ │ │ + stc2l 7, cr15, [r8, #-948]! @ 0xfffffc4c │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ vmin.s8 d20, d7, d16 │ │ │ │ - vrshr.s64 d19, d25, #64 │ │ │ │ + vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ strls r0, [r0, #-530] @ 0xfffffdee │ │ │ │ - blx 0x82b004 │ │ │ │ - svclt 0x0083f7fc │ │ │ │ + blx 0xa2afb8 │ │ │ │ + svclt 0x008ff7fc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ andcs lr, r8, #3358720 @ 0x334000 │ │ │ │ adclt r9, r2, #671088640 @ 0x28000000 │ │ │ │ vsubw.u8 q9, q2, d1 │ │ │ │ andls r4, fp, #50331648 @ 0x3000000 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf800f7f9 │ │ │ │ - svclt 0x0071f7fc │ │ │ │ - b 0x112ffd8 │ │ │ │ + @ instruction: 0xf808f7f9 │ │ │ │ + svclt 0x007df7fc │ │ │ │ + b 0x112ff8c │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0x2ab074 │ │ │ │ + bllt 0x2ab028 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andeq pc, fp, #196, 6 @ 0x10000003 │ │ │ │ andls sl, fp, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf0034630 │ │ │ │ andcs r0, r2, #1006632960 @ 0x3c000000 │ │ │ │ strbpl pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [sl], #-1288 @ 0xfffffaf8 │ │ │ │ - strcs r2, [pc], #-1280 @ 0x6d09c │ │ │ │ + strcs r2, [pc], #-1280 @ 0x6d050 │ │ │ │ strcs r9, [r1], #-1033 @ 0xfffffbf7 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - blx 0x122b070 │ │ │ │ - svclt 0x004ff7fc │ │ │ │ - b 0x113001c │ │ │ │ + blx 0x142b024 │ │ │ │ + svclt 0x005bf7fc │ │ │ │ + b 0x112ffd0 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff96b0b8 │ │ │ │ + bllt 0xff96b06c │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [sl], {237} @ 0xed │ │ │ │ + ldc2 7, cr15, [r0], #948 @ 0x3b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - stc2l 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ - svclt 0x0039f7fc │ │ │ │ + stc2l 7, cr15, [lr, #-964]! @ 0xfffffc3c │ │ │ │ + svclt 0x0045f7fc │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - ldc2l 7, cr15, [ip], #-948 @ 0xfffffc4c │ │ │ │ + stc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - ldc2l 7, cr15, [r6], #964 @ 0x3c4 │ │ │ │ - svclt 0x002bf7fc │ │ │ │ + ldc2l 7, cr15, [lr], #964 @ 0x3c4 │ │ │ │ + svclt 0x0037f7fc │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - @ instruction: 0xf7feac8e │ │ │ │ - bleq 0xff75bdf0 │ │ │ │ + @ instruction: 0xf7feac8f │ │ │ │ + bleq 0xff75bdb8 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ @ instruction: 0xf7fd0301 │ │ │ │ - bleq 0xff75cce8 │ │ │ │ + bleq 0xff75ccb8 │ │ │ │ movtmi lr, #10819 @ 0x2a43 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ ldrb r0, [fp], #-769 @ 0xfffffcff │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldreq r3, [fp], #-200 @ 0xffffff38 │ │ │ │ - svcge 0x000df53c │ │ │ │ + svcge 0x0019f53c │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ andls r4, r8, #12582912 @ 0xc00000 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9ecf7f2 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr12, {7} │ │ │ │ - b 0x11300d0 │ │ │ │ + @ instruction: 0xf9f4f7f2 │ │ │ │ + svclt 0x0001f7fc │ │ │ │ + b 0x1130084 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - bllt 0xff4ab16c │ │ │ │ - b 0x11300e0 │ │ │ │ + bllt 0xff4ab120 │ │ │ │ + b 0x1130094 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xab178 │ │ │ │ - b 0x11300f0 │ │ │ │ + blt 0x26b12c │ │ │ │ + b 0x11300a4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - b 0x1130100 │ │ │ │ + b 0x11300b4 │ │ │ │ bicsmi r4, fp, #134217729 @ 0x8000001 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - blt 0xf2b19c │ │ │ │ + blt 0xf2b150 │ │ │ │ cmnpmi r0, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x0070f5b3 │ │ │ │ @ instruction: 0xf8d6d104 │ │ │ │ ldrbeq r3, [sl], #200 @ 0xc8 │ │ │ │ - mcrge 5, 6, pc, cr11, cr12, {1} @ │ │ │ │ + mrcge 5, 6, APSR_nzcv, cr7, cr12, {1} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrtmi r9, [r0], -fp, lsl #4 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ vabal.u8 , d4, d8 │ │ │ │ vabal.u8 q10, d4, d3 │ │ │ │ strls r3, [r9, #-1027] @ 0xfffffbfd │ │ │ │ strcs r9, [r0, #-1034] @ 0xfffffbf6 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f24506 │ │ │ │ - @ instruction: 0xf7fcf9a9 │ │ │ │ - @ instruction: 0x4621beb2 │ │ │ │ + @ instruction: 0xf7fcf9b1 │ │ │ │ + @ instruction: 0x4621bebe │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fc27 │ │ │ │ + @ instruction: 0xf8d6fc4d │ │ │ │ andcs r3, r9, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf99af7f2 │ │ │ │ - mcrlt 7, 5, pc, cr3, cr12, {7} @ │ │ │ │ + @ instruction: 0xf9a2f7f2 │ │ │ │ + mcrlt 7, 5, pc, cr15, cr12, {7} @ │ │ │ │ @ instruction: 0xf47c2b30 │ │ │ │ - vmull.p8 q13, d4, d26 │ │ │ │ + vmov.i64 d26, #0xffff000000ffff00 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - ldc2l 7, cr15, [ip, #-956]! @ 0xfffffc44 │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr8, cr12, {7} │ │ │ │ + stc2 7, cr15, [r4, #956] @ 0x3bc │ │ │ │ + mcrlt 7, 1, pc, cr4, cr12, {7} @ │ │ │ │ movweq pc, #46020 @ 0xb3c4 @ │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - @ instruction: 0x4630adba │ │ │ │ - mcr2 7, 7, pc, cr14, cr8, {7} @ │ │ │ │ + ldrtmi sl, [r0], -r0, asr #27 │ │ │ │ + mrc2 7, 7, pc, cr6, cr8, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcadb4 │ │ │ │ - strtmi fp, [r1], -r0, lsl #29 │ │ │ │ + @ instruction: 0xf7fcadba │ │ │ │ + strtmi fp, [r1], -ip, lsl #29 │ │ │ │ @ instruction: 0xf7eda806 │ │ │ │ - @ instruction: 0xf8d6fbf5 │ │ │ │ + @ instruction: 0xf8d6fc1b │ │ │ │ andcs r3, r2, #136 @ 0x88 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf968f7f2 │ │ │ │ - mrclt 7, 3, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + @ instruction: 0xf970f7f2 │ │ │ │ + mrclt 7, 3, APSR_nzcv, cr13, cr12, {7} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xffa2b226 │ │ │ │ + stc2 7, cr15, [ip], {237} @ 0xed │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r3, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ - @ instruction: 0xf7fcf959 │ │ │ │ - adceq fp, r5, #1568 @ 0x620 │ │ │ │ + @ instruction: 0xf7fcf961 │ │ │ │ + adceq fp, r5, #1760 @ 0x6e0 │ │ │ │ strbhi pc, [fp, #-256]! @ 0xffffff00 @ │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r9, sl, pc} │ │ │ │ - mrcge 4, 2, APSR_nzcv, cr5, cr12, {3} │ │ │ │ + mcrge 4, 3, pc, cr1, cr12, {3} @ │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c421c │ │ │ │ - stmdbge r6, {r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + stmdbge r6, {r2, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r4, #17411 @ 0x4403 │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - mcrr2 7, 14, pc, ip, cr14 @ │ │ │ │ - stcllt 7, cr15, [lr, #1008] @ 0x3f0 │ │ │ │ + mrrc2 7, 14, pc, r4, cr14 @ │ │ │ │ + ldcllt 7, cr15, [sl, #1008] @ 0x3f0 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - andcs sl, r1, #352256 @ 0x56000 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr0, cr13, {7} │ │ │ │ + andcs sl, r1, #372736 @ 0x5b000 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr7, cr13, {7} │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ andls sl, r8, #98304 @ 0x18000 │ │ │ │ andcs r4, r2, #48, 12 @ 0x3000000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ strls fp, [fp, #-741] @ 0xfffffd1b │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcs r9, [r0, #-1289] @ 0xfffffaf7 │ │ │ │ strcs r9, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf91cf7f2 │ │ │ │ - mcrlt 7, 1, pc, cr5, cr12, {7} @ │ │ │ │ + @ instruction: 0xf924f7f2 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr1, cr12, {7} │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d318 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d2cc │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfd01 │ │ │ │ - stmdbge r6, {r0, r2, r3, r4, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfd09 │ │ │ │ + stmdbge r6, {r0, r3, r5, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ strls r2, [r9, #-771] @ 0xfffffcfd │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r4, [sl, #-771] @ 0xfffffcfd │ │ │ │ - streq pc, [pc], #-4 @ 0x6d33c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d2f0 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [ip, #956]! @ 0x3bc │ │ │ │ - stclt 7, cr15, [ip, #1008] @ 0x3f0 │ │ │ │ + ldc2 7, cr15, [r4, #956]! @ 0x3bc │ │ │ │ + ldclt 7, cr15, [r8, #1008] @ 0x3f0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andls fp, r8, #805306382 @ 0x3000000e │ │ │ │ andcs r9, r1, #738197504 @ 0x2c000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ @ instruction: 0xf7f23409 │ │ │ │ - @ instruction: 0xf7fcfb99 │ │ │ │ - beq 0xfe95c954 │ │ │ │ + @ instruction: 0xf7fcfba1 │ │ │ │ + beq 0xfe95c938 │ │ │ │ strne pc, [r1, #964] @ 0x3c4 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ andls r4, fp, #-1409286144 @ 0xac000000 │ │ │ │ vsubw.u8 , q2, d10 │ │ │ │ movwcs r5, #512 @ 0x200 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0042203 │ │ │ │ stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ strls r2, [r9], #-775 @ 0xfffffcf9 │ │ │ │ - mcr2 7, 5, pc, cr8, cr8, {7} @ │ │ │ │ - ldcllt 7, cr15, [r3, #1008] @ 0x3f0 │ │ │ │ + mrc2 7, 5, pc, cr0, cr8, {7} │ │ │ │ + ldcllt 7, cr15, [pc, #1008] @ 0x6d748 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ movwls sl, #26886 @ 0x6906 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r0, #201326592 @ 0xc000000 │ │ │ │ movwcs r9, #8967 @ 0x2307 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d3bc │ │ │ │ + streq pc, [pc], #-4 @ 0x6d370 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe41 │ │ │ │ - vqrdmulh.s , q2, d3[2] │ │ │ │ + @ instruction: 0xf7fcfe49 │ │ │ │ + vmov.i32 , #13107199 @ 0x00c7ffff │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29184 @ 0x7200 │ │ │ │ @ instruction: 0xf0042301 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - cdp2 7, 2, cr15, cr14, cr15, {7} │ │ │ │ - ldclt 7, cr15, [r8, #-1008]! @ 0xfffffc10 │ │ │ │ + cdp2 7, 3, cr15, cr6, cr15, {7} │ │ │ │ + stcllt 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d408 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d3bc │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfe1b │ │ │ │ - movwcs fp, #3365 @ 0xd25 │ │ │ │ + @ instruction: 0xf7fcfe23 │ │ │ │ + movwcs fp, #3377 @ 0xd31 │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ stmdals r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strls r9, [sl, #-1800] @ 0xfffff8f8 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ - stmdacs r0, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x19aa530 │ │ │ │ - stclt 7, cr15, [r9, #1008] @ 0x3f0 │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x19aa4e4 │ │ │ │ + ldclt 7, cr15, [r5, #1008] @ 0x3f0 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf840f7f0 │ │ │ │ + @ instruction: 0xf848f7f0 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ - @ instruction: 0xf7fca88b │ │ │ │ - movwcs fp, #3448 @ 0xd78 │ │ │ │ + @ instruction: 0xf7fca892 │ │ │ │ + movwcs fp, #3460 @ 0xd84 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r0, lsl #4 │ │ │ │ stmib sp, {r1, r3, r4, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf82ef7f0 │ │ │ │ + @ instruction: 0xf836f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fca82e │ │ │ │ - stmdbge r6, {r1, r2, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r6, {r1, r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ strcs pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ vabal.u8 , d4, d6 │ │ │ │ @ instruction: 0xf0044503 │ │ │ │ strls r0, [r7, #-1039] @ 0xfffffbf1 │ │ │ │ @ instruction: 0xf7ef9408 │ │ │ │ - @ instruction: 0xf7fcfc43 │ │ │ │ - stmdbge r6, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfc4b │ │ │ │ + stmdbge r6, {r0, r1, r3, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xffa2b48c │ │ │ │ - stcllt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + blx 0xffc2b440 │ │ │ │ + ldcllt 7, cr15, [r8], {252} @ 0xfc │ │ │ │ svcne 0x0020f1b2 │ │ │ │ - stclge 4, cr15, [r7], {124} @ 0x7c │ │ │ │ + ldclge 4, cr15, [r3], {124} @ 0x7c │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmvn.i32 q9, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfba7 │ │ │ │ - stmdbge r6, {r0, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcfbaf │ │ │ │ + stmdbge r6, {r0, r2, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r9, #45576 @ 0xb208 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfef2b4d8 │ │ │ │ - stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + blx 0xff12b48c │ │ │ │ + ldclt 7, cr15, [r2], #1008 @ 0x3f0 │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - vmlal.u , d20, d1[4] │ │ │ │ - tstls fp, r3 │ │ │ │ + andmi pc, r3, r4, asr #7 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a38444 │ │ │ │ - bcs 0x22de30 │ │ │ │ + bcs 0x22dde4 │ │ │ │ bicshi pc, r7, #0, 4 │ │ │ │ - blcs 0x1bc240 │ │ │ │ + blcs 0x1bc1f4 │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ movweq r1, #13075 @ 0x3313 │ │ │ │ movwcs r1, #17685 @ 0x4515 │ │ │ │ andcs r9, r2, #9 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fcffe9 │ │ │ │ - movwcs fp, #11506 @ 0x2cf2 │ │ │ │ + @ instruction: 0xf7fcfff1 │ │ │ │ + movwcs fp, #11518 @ 0x2cfe │ │ │ │ movwcs lr, #26606 @ 0x67ee │ │ │ │ andcs lr, r0, #236, 14 @ 0x3b00000 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xf8fef7f0 │ │ │ │ + @ instruction: 0xf906f7f0 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcacf3 │ │ │ │ - @ instruction: 0xf5b2bcde │ │ │ │ + @ instruction: 0xf7fcacfa │ │ │ │ + @ instruction: 0xf5b2bcea │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - tstls r6, r4, ror #24 │ │ │ │ + tstls r6, r0, ror ip │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rscscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xff12b56c │ │ │ │ - mrrclt 7, 15, pc, r6, cr12 @ │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xff32b520 │ │ │ │ + stcllt 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ movwcs r2, #4608 @ 0x1200 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ stmib sp, {r9, ip, pc}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ andls r9, r9, #41943040 @ 0x2800000 │ │ │ │ - @ instruction: 0xff82f7ef │ │ │ │ + @ instruction: 0xff8af7ef │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fca817 │ │ │ │ - @ instruction: 0xf5b2bcba │ │ │ │ + @ instruction: 0xf5b2bcc6 │ │ │ │ @ instruction: 0xf47c1f80 │ │ │ │ - tstls r6, r0, asr #24 │ │ │ │ + tstls r6, ip, asr #24 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andne pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe82b5b4 │ │ │ │ - ldclt 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfea2b568 │ │ │ │ + ldclt 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ strcs lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ andls r2, r6, #0, 4 │ │ │ │ @ instruction: 0xf7f0920a │ │ │ │ - @ instruction: 0xf7fcfe45 │ │ │ │ - movwcs fp, #3230 @ 0xc9e │ │ │ │ + @ instruction: 0xf7fcfe4d │ │ │ │ + movwcs fp, #3242 @ 0xcaa │ │ │ │ ldrmi sl, [sl], -r6, lsl #18 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls r9, [r8, -r6, lsl #16] │ │ │ │ movwls r9, #38154 @ 0x950a │ │ │ │ - @ instruction: 0xf8aef7f0 │ │ │ │ + @ instruction: 0xf8b6f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7fca814 │ │ │ │ - stmdbge r6, {r1, r2, r3, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0045508 │ │ │ │ strls r0, [sl, #-1039] @ 0xfffffbf1 │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf9baf7f1 │ │ │ │ - stclt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ + @ instruction: 0xf9c2f7f1 │ │ │ │ + ldclt 7, cr15, [r6], {252} @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d65c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d610 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f13406 │ │ │ │ - @ instruction: 0xf7fcf9eb │ │ │ │ - @ instruction: 0xf2c0bbfb │ │ │ │ + @ instruction: 0xf7fcf9f3 │ │ │ │ + vmull.s8 , d0, d7 │ │ │ │ addsmi r0, sl, #80, 6 @ 0x40000001 │ │ │ │ - blge 0xffdea864 │ │ │ │ + stcge 4, cr15, [r1], {124} @ 0x7c │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 , d16, d25 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfad5 │ │ │ │ - @ instruction: 0xf3c4bbe7 │ │ │ │ + @ instruction: 0xf7fcfadd │ │ │ │ + @ instruction: 0xf3c4bbf3 │ │ │ │ stmdbge r6, {r0, r1, r8, r9, sp} │ │ │ │ ldrtmi r9, [r0], -r6, lsl #6 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ movwls r2, #29185 @ 0x7201 │ │ │ │ @ instruction: 0xf0042302 │ │ │ │ strls r0, [r9, #-1039] @ 0xfffffbf1 │ │ │ │ strls r9, [sl, #-1032] @ 0xfffffbf8 │ │ │ │ - stc2l 7, cr15, [sl], {239} @ 0xef │ │ │ │ - bllt 0xff5ab6a8 │ │ │ │ + ldc2l 7, cr15, [r2], {239} @ 0xef │ │ │ │ + bllt 0xff8ab65c │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ movwls r4, #29443 @ 0x7303 │ │ │ │ stmdbge r6, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4630 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d6d0 │ │ │ │ + streq pc, [pc], #-4 @ 0x6d684 │ │ │ │ strls r9, [r8], #-1289 @ 0xfffffaf7 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfcb7 │ │ │ │ - @ instruction: 0xf1b2bbc1 │ │ │ │ + @ instruction: 0xf7fcfcbf │ │ │ │ + @ instruction: 0xf1b2bbcd │ │ │ │ @ instruction: 0xf47c1f20 │ │ │ │ - @ instruction: 0x9106abbc │ │ │ │ + smlabtls r6, r8, fp, sl │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ adcsvs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe7ab6bc │ │ │ │ - bllt 0xfec2b6f4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe9ab670 │ │ │ │ + bllt 0xfef2b6a8 │ │ │ │ cmppeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf47c429a │ │ │ │ - smlatbls r6, r8, fp, sl │ │ │ │ + @ instruction: 0x9106abb4 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbcc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - blx 0xfe2ab6e4 │ │ │ │ - bllt 0xfe72b71c │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + blx 0xfe4ab698 │ │ │ │ + bllt 0xfea2b6d0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - streq pc, [pc], #-4 @ 0x6d73c │ │ │ │ + streq pc, [pc], #-4 @ 0x6d6f0 │ │ │ │ stmib sp, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f03406 │ │ │ │ - @ instruction: 0xf7fcfc3f │ │ │ │ - smlabbls r6, fp, fp, fp │ │ │ │ + @ instruction: 0xf7fcfc47 │ │ │ │ + @ instruction: 0x9106bb97 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andcs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9e8f7ef │ │ │ │ - bllt 0x1fab758 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9f0f7ef │ │ │ │ + bllt 0xfe2ab70c │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmlal.s q11, d0, d1[6] │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa5b │ │ │ │ - vqdmulh.s , q0, │ │ │ │ + @ instruction: 0xf7fcfa63 │ │ │ │ + vpadd.i8 , q0, │ │ │ │ andsmi r7, ip, #236, 6 @ 0xb0000003 │ │ │ │ rscshi pc, sl, #64 @ 0x40 │ │ │ │ tstpeq r3, #4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x43c39c │ │ │ │ - blge 0xff66b08c │ │ │ │ + blcs 0x43c350 │ │ │ │ + blge 0xff96b040 │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq lr, r6, r3, lsl #2 │ │ │ │ - andeq lr, r6, r1, lsr #2 │ │ │ │ - andeq lr, r6, sp, lsl #2 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq r9, r6, r7, asr #30 │ │ │ │ - andeq lr, r6, sp, asr r0 │ │ │ │ + strheq lr, [r6], -r7 │ │ │ │ + ldrdeq lr, [r6], -r5 │ │ │ │ + andeq lr, r6, r1, asr #1 │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq r9, r6, r3, lsl pc │ │ │ │ + andeq lr, r6, r1, lsl r0 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vmov.i32 d22, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcfa1d │ │ │ │ - tstls r6, pc, lsr #22 │ │ │ │ + @ instruction: 0xf7fcfa25 │ │ │ │ + tstls r6, fp, lsr fp │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rscscc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf98cf7ef │ │ │ │ - bllt 0x8ab810 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf994f7ef │ │ │ │ + bllt 0xbab7c4 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmlal.s q9, d16, d1[2] │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9ff │ │ │ │ - tstls r6, r1, lsl fp │ │ │ │ + @ instruction: 0xf7fcfa07 │ │ │ │ + tstls r6, sp, lsl fp │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rsbspl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9f0f7ef │ │ │ │ - bllt 0x12b84c │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9f8f7ef │ │ │ │ + bllt 0x42b800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vrshr.s64 d16, d9, #64 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf9e1 │ │ │ │ - strdls fp, [r6, -r3] │ │ │ │ + @ instruction: 0xf7fcf9e9 │ │ │ │ + strdls fp, [r6, -pc] │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ subeq pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf9d2f7ef │ │ │ │ - blt 0xff9ab888 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9daf7ef │ │ │ │ + blt 0xffcab83c │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ andcs fp, r1, #805306382 @ 0x3000000e │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7f1940a │ │ │ │ - @ instruction: 0xf7fcff23 │ │ │ │ - rsclt fp, r3, #71680 @ 0x11800 │ │ │ │ + @ instruction: 0xf7fcff2b │ │ │ │ + rsclt fp, r3, #83968 @ 0x14800 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ - stmdbge r6, {r2, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r6, {r1, r3, r4, r5, r6, r9, fp, sp, pc} │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ stmib sp, {r0, r1, r8, r9, lr}^ │ │ │ │ stmib sp, {r3, r8, sl, ip, lr}^ │ │ │ │ strls r3, [sl, #-1286] @ 0xfffffafa │ │ │ │ - cdp2 7, 12, cr15, cr12, cr13, {7} │ │ │ │ + cdp2 7, 13, cr15, cr4, cr13, {7} │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaa66 │ │ │ │ - tstls r6, r2, lsr fp │ │ │ │ + @ instruction: 0xf7fcaa6c │ │ │ │ + tstls r6, lr, lsr fp │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf99cf7ef │ │ │ │ - blt 0xfec2b8f4 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf9a4f7ef │ │ │ │ + blt 0xfef2b8a8 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf98d │ │ │ │ - @ instruction: 0x9106ba9f │ │ │ │ + @ instruction: 0xf7fcf995 │ │ │ │ + smlatbls r6, fp, sl, fp │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ adcscc pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf97ef7ef │ │ │ │ - blt 0xfe4ab930 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf986f7ef │ │ │ │ + blt 0xfe7ab8e4 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vrshr.s64 d16, d17, #64 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8ed │ │ │ │ - smlabbls r6, r1, sl, fp │ │ │ │ + @ instruction: 0xf7fcf8f5 │ │ │ │ + smlabbls r6, sp, sl, fp │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ adccs pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf8def7ef │ │ │ │ - blt 0x1d2b96c │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf8e6f7ef │ │ │ │ + blt 0x202b920 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 q9, d0, d25 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf951 │ │ │ │ - tstls r6, r3, ror #20 │ │ │ │ + @ instruction: 0xf7fcf959 │ │ │ │ + tstls r6, pc, ror #20 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ sbcpl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf942f7ef │ │ │ │ - blt 0x15ab9a8 │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf94af7ef │ │ │ │ + blt 0x18ab95c │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf933 │ │ │ │ - vpmax.s , , │ │ │ │ - stmdbge r6, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcf93b │ │ │ │ + vpmin.s , , │ │ │ │ + stmdbge r6, {r0, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ rsclt r9, r3, #8, 6 @ 0x20000000 │ │ │ │ movwcs r9, #779 @ 0x30b │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - mrc2 7, 2, pc, cr0, cr1, {7} │ │ │ │ - blt 0xfe9eb9f0 │ │ │ │ + mrc2 7, 2, pc, cr8, cr1, {7} │ │ │ │ + blt 0xfeceb9a4 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf88d │ │ │ │ - tstls r6, r1, lsr #20 │ │ │ │ + @ instruction: 0xf7fcf895 │ │ │ │ + tstls r6, sp, lsr #20 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ rscsvc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf900f7ef │ │ │ │ - blt 0x52ba2c │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf908f7ef │ │ │ │ + blt 0x82b9e0 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ vmla.i8 d26, d9, d6 │ │ │ │ vsubl.s8 , d16, d29 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf86f │ │ │ │ - stmdbge r6, {r0, r1, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf877 │ │ │ │ + stmdbge r6, {r0, r1, r2, r3, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0084630 │ │ │ │ vsubw.u8 q8, q2, d15 │ │ │ │ movwls r2, #26371 @ 0x6703 │ │ │ │ movwpl pc, #964 @ 0x3c4 @ │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #30472 @ 0x7708 │ │ │ │ - blx 0xfef2ba56 │ │ │ │ + blx 0xff12ba0a │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ - @ instruction: 0xf7fcaaff │ │ │ │ - blcs 0xd1c414 │ │ │ │ - svcge 0x0082f47c │ │ │ │ + @ instruction: 0xf7fcab06 │ │ │ │ + blcs 0xd1c3f8 │ │ │ │ + svcge 0x0088f47c │ │ │ │ @ instruction: 0xf53c0422 │ │ │ │ - @ instruction: 0xf404af88 │ │ │ │ + @ instruction: 0xf404af8e │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ @ instruction: 0xf0006f60 │ │ │ │ mvneq r8, #200, 4 @ 0x8000000c │ │ │ │ ldcge 5, cr15, [ip], #-504 @ 0xfffffe08 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7ec970a │ │ │ │ - @ instruction: 0xf648ff61 │ │ │ │ + @ instruction: 0xf648ff87 │ │ │ │ vrshr.s64 q11, , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0064f43c │ │ │ │ - blt 0x10ebab8 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x006af43c │ │ │ │ + blt 0x13eba6c │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf8ab │ │ │ │ - @ instruction: 0x2101b9bd │ │ │ │ + @ instruction: 0xf7fcf8b3 │ │ │ │ + smlabtcs r1, r9, r9, fp │ │ │ │ orrvc pc, r0, r0, asr #5 │ │ │ │ stmdbcs r1, {r0, r5, lr} │ │ │ │ - ldmibge r5!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x7abaf0 │ │ │ │ + stmibge r1, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x82baa4 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #2 │ │ │ │ @ instruction: 0xf649a906 │ │ │ │ vmov.i32 q10, #2304 @ 0x00000900 │ │ │ │ - strls r0, [r7, -r5, lsl #4] │ │ │ │ - strmi lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ + strls r0, [r7], #-517 @ 0xfffffdfb │ │ │ │ + strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ef950a │ │ │ │ - @ instruction: 0xf7fcf893 │ │ │ │ - smlatbls r6, r5, r9, fp │ │ │ │ + @ instruction: 0xf7fcf89b │ │ │ │ + @ instruction: 0x9106b9b1 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ andmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, sl, ip, pc}^ │ │ │ │ - strls r4, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - @ instruction: 0xf884f7ef │ │ │ │ - ldmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmib sp, {r0, r1, r2, sl, ip, pc}^ │ │ │ │ + strls r7, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ + @ instruction: 0xf88cf7ef │ │ │ │ + stmiblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff80f7ec │ │ │ │ + @ instruction: 0xffa6f7ec │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ stmdbge r6, {r0, r9, sp} │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ - @ instruction: 0xf7fcfcf3 │ │ │ │ - @ instruction: 0xf8d6b9fc │ │ │ │ + @ instruction: 0xf7fcfcfb │ │ │ │ + @ instruction: 0xf8d6ba08 │ │ │ │ vmla.i q9, q9, d0[2] │ │ │ │ ldreq r2, [r0, #832] @ 0x340 │ │ │ │ strbmi sp, [pc], -r2, asr #8 │ │ │ │ - stmdblt r7!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + pushlt {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge sp!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r9!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strcs pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fd431f │ │ │ │ - strteq fp, [r2], #-2681 @ 0xfffff587 │ │ │ │ + strteq fp, [r2], #-2688 @ 0xfffff580 │ │ │ │ cmpphi r5, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x89a54 │ │ │ │ - ldmibge pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + blcs 0x89a08 │ │ │ │ + stmibge fp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0b52000 │ │ │ │ - vmla.f32 , , │ │ │ │ + vmla.f32 d31, d7, d17 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - blx 0x329e90 │ │ │ │ + @ instruction: 0xf9dcf0bb │ │ │ │ ldrvs r2, [r3, r0, lsl #6]! │ │ │ │ - stmiblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + ldmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r9, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmibge r5, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tstpeq r0, #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff431f │ │ │ │ @ instruction: 0x4621b8f5 │ │ │ │ @ instruction: 0xf7eca806 │ │ │ │ - @ instruction: 0xf8d6ff37 │ │ │ │ + @ instruction: 0xf8d6ff5d │ │ │ │ strtmi r3, [sl], -r8, lsl #1 │ │ │ │ @ instruction: 0xf003a906 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ - stc2 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - ldmiblt r3!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r2], #964 @ 0x3c4 │ │ │ │ + ldmiblt pc!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ rscsmi pc, pc, r0, asr #12 │ │ │ │ @ instruction: 0xf0b54020 │ │ │ │ - strmi pc, [r5], -pc, lsr #26 │ │ │ │ - @ instruction: 0xf872f0b5 │ │ │ │ + strmi pc, [r5], -r1, lsl #26 │ │ │ │ + @ instruction: 0xf844f0b5 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ @ instruction: 0xf0404604 │ │ │ │ @ instruction: 0xf8968159 │ │ │ │ vqadd.s8 , q10, │ │ │ │ vabdl.s8 , d16, d0 │ │ │ │ @ instruction: 0x46010795 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ andcs fp, r8, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf7ea2204 │ │ │ │ - blmi 0xff2ed894 │ │ │ │ + blmi 0xff2ed8e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andcs r5, r0, #13828096 @ 0xd30000 │ │ │ │ ldrmi r4, [sp], #-1052 @ 0xfffffbe4 │ │ │ │ strls r9, [r0, #-1025] @ 0xfffffbff │ │ │ │ strmi r6, [fp], #-2057 @ 0xfffff7f7 │ │ │ │ tstpvc r6, r0, lsl #10 @ p-variant is OBSOLETE │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ - @ instruction: 0xff9cf0b5 │ │ │ │ + @ instruction: 0xff6ef0b5 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf828f7ec │ │ │ │ + @ instruction: 0xf84ef7ec │ │ │ │ ldmvs r2!, {r0, r1, r4, r5, r6, r8, sl, fp, sp, lr} │ │ │ │ - blvs 0xffebf524 │ │ │ │ + blvs 0xffebf4d8 │ │ │ │ @ instruction: 0xf7ea1ad2 │ │ │ │ - movwcs pc, #52983 @ 0xcef7 @ │ │ │ │ + movwcs pc, #53021 @ 0xcf1d @ │ │ │ │ @ instruction: 0xf7fc60f3 │ │ │ │ - @ instruction: 0xf414b96c │ │ │ │ + @ instruction: 0xf414b978 │ │ │ │ @ instruction: 0xf47c1f40 │ │ │ │ - @ instruction: 0xf3c4a8f2 │ │ │ │ + @ instruction: 0xf3c4a8fe │ │ │ │ vcgt.s8 q9, q8, q0 │ │ │ │ strdmi r7, [r2], -lr @ │ │ │ │ tstmi r3, #98304 @ 0x18000 │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ andcs r4, r4, #50331648 @ 0x3000000 │ │ │ │ andls r0, r8, #91 @ 0x5b │ │ │ │ movwmi lr, #27085 @ 0x69cd │ │ │ │ - stc2l 7, cr15, [sl, #980] @ 0x3d4 │ │ │ │ - stmialt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 7, cr15, [r2, #980] @ 0x3d4 │ │ │ │ + stmialt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwcs pc, #13252 @ 0x33c4 @ │ │ │ │ strvc lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r5, [sl, #-768] @ 0xfffffd00 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r1, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ stmge r0, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdble ip, {r0, r1, r2, r3, r8, r9, fp, sp} │ │ │ │ - blx 0xb60d0 │ │ │ │ + blx 0xb6084 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ @ instruction: 0xf0400faa │ │ │ │ @ instruction: 0xf01380f8 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47e2308 │ │ │ │ @ instruction: 0xf7ecafc2 │ │ │ │ - blcs 0x46c9dc │ │ │ │ + blcs 0x46ca28 │ │ │ │ strdcs sp, [r1, -fp] │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ tstphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ svcge 0x0015f47e │ │ │ │ @@ -95872,353 +95853,353 @@ │ │ │ │ rsclt r4, r3, #48, 12 @ 0x3000000 │ │ │ │ movwls r2, #45569 @ 0xb201 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vsubw.u8 q9, q2, d6 │ │ │ │ vsubw.u8 q10, q2, d3 │ │ │ │ stmib sp, {r0, r1, sl, ip, sp}^ │ │ │ │ strls r2, [sl], #-776 @ 0xfffffcf8 │ │ │ │ - stc2 7, cr15, [r8], {241} @ 0xf1 │ │ │ │ - stmdblt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + ldc2 7, cr15, [r0], {241} @ 0xf1 │ │ │ │ + ldmdblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + movwls fp, #45795 @ 0xb2e3 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ - vmlal.u , d20, d2[4] │ │ │ │ - andls r4, fp, #-1073741824 @ 0xc0000000 │ │ │ │ + smlabtmi r3, r4, r3, pc @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ vpadd.i8 d18, d0, d9 │ │ │ │ @ instruction: 0xf1a3810e │ │ │ │ - bcs 0x22e648 │ │ │ │ - blcc 0x1124078 │ │ │ │ + bcs 0x22e5fc │ │ │ │ + blcc 0x112402c │ │ │ │ vqdmulh.s d2, d0, d5 │ │ │ │ ldm pc, {r1, r2, r3, r6, r8, pc}^ @ │ │ │ │ cmppeq sl, r3, lsl r0 @ p-variant is OBSOLETE │ │ │ │ cmpeq r6, sl, asr #2 │ │ │ │ cmpeq r8, r6, asr #2 │ │ │ │ @ instruction: 0xf6400148 │ │ │ │ andsmi r7, ip, #-134217725 @ 0xf8000003 │ │ │ │ - ldmdage r9!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmge r5, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ movwcc pc, #13251 @ 0x33c3 @ │ │ │ │ @ instruction: 0xf67c2b02 │ │ │ │ - stmdacc r0, {r1, r4, r5, r6, fp, sp, pc} │ │ │ │ + stmdacc r0, {r1, r2, r3, r4, r5, r6, fp, sp, pc} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ - stmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00e0f414 │ │ │ │ - ldmge pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ + stmiage fp!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcs pc, [r8], #134 @ 0x86 │ │ │ │ - smlalbtne pc, r0, r4, r3 @ │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vaddw.u8 , q2, d11 │ │ │ │ - vmls.f , q10, d0[0] │ │ │ │ - ldreq r2, [r1, -r0, lsl #14] │ │ │ │ - stmdage r5, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + strbne pc, [r0, #964] @ 0x3c4 @ │ │ │ │ + vsubw.u8 , q2, d11 │ │ │ │ + vabdl.u8 q9, d4, d0 │ │ │ │ + ldreq r1, [r1, -r0, lsl #7] │ │ │ │ + stmdage fp, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf53d0592 │ │ │ │ - @ instruction: 0xf7fca802 │ │ │ │ - blcs 0x45c0e4 │ │ │ │ + @ instruction: 0xf7fca808 │ │ │ │ + blcs 0x45c0c8 │ │ │ │ @ instruction: 0x2101d995 │ │ │ │ vpmax.u8 d15, d3, d1 │ │ │ │ svceq 0x00aaf413 │ │ │ │ @ instruction: 0xf013d106 │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf47f2308 │ │ │ │ @ instruction: 0xe788abbd │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ @ instruction: 0xf7ecbbb9 │ │ │ │ - vadd.f32 , , │ │ │ │ + vmla.f32 , , │ │ │ │ vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [lr, #240] @ 0xf0 │ │ │ │ - stmialt fp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r4, #240] @ 0xf0 │ │ │ │ + ldmlt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvs SPSR_, #4, 8 @ 0x4000000 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ orrhi pc, pc, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [sl, #944] @ 0x3b0 │ │ │ │ + stc2l 7, cr15, [r0, #944] @ 0x3b0 │ │ │ │ rsbscc pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf922f7f6 │ │ │ │ + @ instruction: 0xf92af7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcadb7 │ │ │ │ - vadd.i8 d27, d23, d14 │ │ │ │ + @ instruction: 0xf7fcadbd │ │ │ │ + vtst.8 d27, d23, d10 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs ip, {r6, sp, lr} │ │ │ │ - stc2 0, cr15, [r8], {181} @ 0xb5 │ │ │ │ + blx 0xff72a0ca │ │ │ │ vnmla.f32 s8, s26, s2 │ │ │ │ ldrbtmi r3, [sl], #-3952 @ 0xfffff090 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ andls r4, r0, r8, lsl r4 │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf5009201 │ │ │ │ strtmi r7, [r3], #-278 @ 0xfffffeea │ │ │ │ subseq pc, r8, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf0b52200 │ │ │ │ - str pc, [r9], pc, lsl #29 │ │ │ │ + str pc, [r9], r1, ror #28 │ │ │ │ cmnpne ip, r4, lsl #8 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0070f5b1 │ │ │ │ msrhi CPSR_s, r0 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - cdp2 7, 6, cr15, cr4, cr13, {7} │ │ │ │ - svclt 0x00e6f7fb │ │ │ │ + cdp2 7, 6, cr15, cr12, cr13, {7} │ │ │ │ + svclt 0x00f2f7fb │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ movwls r9, #25864 @ 0x6508 │ │ │ │ movweq pc, #4103 @ 0x1007 @ │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x006cf43c │ │ │ │ - stmdalt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0072f43c │ │ │ │ + ldmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strpl pc, [r0, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ eorne pc, r8, r7, asr r8 @ │ │ │ │ - @ instruction: 0xf832f0b9 │ │ │ │ + @ instruction: 0xf804f0b9 │ │ │ │ movwcs lr, #1707 @ 0x6ab │ │ │ │ mcrlt 7, 6, pc, cr13, cr14, {7} @ │ │ │ │ - ldc2l 7, cr15, [r0, #-944] @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [r6, #-944]! @ 0xfffffc50 │ │ │ │ eorspl pc, r9, #805306372 @ 0x30000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf9a2f7f6 │ │ │ │ + @ instruction: 0xf9aaf7f6 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ - @ instruction: 0xf7fcad53 │ │ │ │ - @ instruction: 0xf7ecb830 │ │ │ │ - @ instruction: 0xf648fd41 │ │ │ │ + @ instruction: 0xf7fcad59 │ │ │ │ + @ instruction: 0xf7ecb83c │ │ │ │ + @ instruction: 0xf648fd67 │ │ │ │ vrshr.s64 q10, , #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ - stmdalt r1!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stclge 4, cr15, [sl, #-240] @ 0xffffff10 │ │ │ │ + stmdalt sp!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe2300 │ │ │ │ @ instruction: 0xf404be10 │ │ │ │ @ instruction: 0xf5b36360 │ │ │ │ suble r6, pc, r0, ror #30 │ │ │ │ stmdage r6, {r0, r5, r9, sl, lr} │ │ │ │ eorhi pc, r4, sp, asr #17 │ │ │ │ strls r0, [sl, -r5, ror #7] │ │ │ │ @ instruction: 0xf7ecd439 │ │ │ │ - @ instruction: 0xf648fd0f │ │ │ │ + @ instruction: 0xf648fd35 │ │ │ │ vrshr.s64 d21, d5, #64 │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [ip, #-240]! @ 0xffffff10 │ │ │ │ - stmdalt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - addeq r2, sl, r0, lsr r3 │ │ │ │ - addeq r2, sl, r6, lsl r1 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ + stmdalt pc, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + addeq r2, sl, ip, ror r3 │ │ │ │ + addeq r2, sl, r2, ror #2 │ │ │ │ vsubw.s8 q9, q0, d1 │ │ │ │ eormi r7, r3, r0, lsl #7 │ │ │ │ @ instruction: 0xf47b2b01 │ │ │ │ - @ instruction: 0xf7ffaf82 │ │ │ │ - blcs 0x45c5e4 │ │ │ │ + @ instruction: 0xf7ffaf8e │ │ │ │ + blcs 0x45c598 │ │ │ │ mrcge 6, 5, APSR_nzcv, cr15, cr15, {3} │ │ │ │ - blx 0xf676c │ │ │ │ + blx 0xf6720 │ │ │ │ pldw [r3], #-771 @ 0xfffffcfd │ │ │ │ teqle lr, sl, lsr #31 │ │ │ │ svcvc 0x0060f013 │ │ │ │ movwcs fp, #36632 @ 0x8f18 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr3, cr15, {1} │ │ │ │ andcs r9, r0, #1073741826 @ 0x40000002 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ strls r2, [sl], #-1280 @ 0xfffffb00 │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7f14506 │ │ │ │ - @ instruction: 0xf7fbfacf │ │ │ │ - @ instruction: 0xf7ecbfd8 │ │ │ │ - @ instruction: 0xf648fcd5 │ │ │ │ + @ instruction: 0xf7fbfad7 │ │ │ │ + @ instruction: 0xf7ecbfe4 │ │ │ │ + @ instruction: 0xf648fcfb │ │ │ │ vmlal.s , d16, d1[6] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - stclge 4, cr15, [ip], #240 @ 0xf0 │ │ │ │ - svclt 0x00c9f7fb │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [r2], #240 @ 0xf0 │ │ │ │ + svclt 0x00d5f7fb │ │ │ │ subpl pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ - @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7f69307 │ │ │ │ + stmdacs r0, {r0, r2, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fbd09c │ │ │ │ - movwcs fp, #20404 @ 0x4fb4 │ │ │ │ + movwcs fp, #20416 @ 0x4fc0 │ │ │ │ movwcs lr, #26570 @ 0x67ca │ │ │ │ movwcs lr, #10184 @ 0x27c8 │ │ │ │ movwcs lr, #1990 @ 0x7c6 │ │ │ │ @ instruction: 0xf3c4e7c4 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf646031c │ │ │ │ vrshr.s64 , , #64 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf8c4f7f6 │ │ │ │ + @ instruction: 0xf8ccf7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r2, r4, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r5, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fe8709 │ │ │ │ @ instruction: 0xf3c4b991 │ │ │ │ movwls r4, #25347 @ 0x6303 │ │ │ │ vmlsl.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0031181 │ │ │ │ @ instruction: 0xf648031c │ │ │ │ vrshr.s64 d22, d1, #64 │ │ │ │ movwmi r0, #45573 @ 0xb205 │ │ │ │ stmdbge r6, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r3, r8, sl, ip, pc}^ │ │ │ │ movwls r5, #29961 @ 0x7509 │ │ │ │ - @ instruction: 0xf8a8f7f6 │ │ │ │ + @ instruction: 0xf8b0f7f6 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ - ldmib sp, {r3, r4, r5, r6, r8, r9, sl, fp, sp, pc}^ │ │ │ │ + ldmib sp, {r2, r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ ldr r8, [ip, #-1801] @ 0xfffff8f7 │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbfc21 │ │ │ │ - svcvs 0x0033bf70 │ │ │ │ + @ instruction: 0xf7fbfc47 │ │ │ │ + svcvs 0x0033bf7c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vqadd.s8 d24, d20, d15 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6bf940 │ │ │ │ - stc2l 7, cr15, [sl], #936 @ 0x3a8 │ │ │ │ + blvs 0xff6bf8f4 │ │ │ │ + ldc2 7, cr15, [r0, #-936] @ 0xfffffc58 │ │ │ │ ldrvs r6, [r3, #3443]! @ 0xd73 │ │ │ │ - svclt 0x001af7fe │ │ │ │ + svclt 0x0019f7fe │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952cac │ │ │ │ + beq 0xfe952c60 │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbscc pc, sp, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x0047f47b │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x0053f47b │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ ldmdblt r5, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2a02 │ │ │ │ - blvs 0xfe719c30 │ │ │ │ + blvs 0xfe719be4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr4, cr15, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -pc, asr #29 │ │ │ │ - blx 0xfaa196 │ │ │ │ + blx 0x52a14a │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ - andcs sl, r4, r0, lsr pc │ │ │ │ - blx 0xfecaa3c4 │ │ │ │ + andcs sl, r4, ip, lsr pc │ │ │ │ + blx 0xfe12a378 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ subvs pc, sl, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - @ instruction: 0xf7fbff5b │ │ │ │ - ldrtmi fp, [r0], -r2, lsr #30 │ │ │ │ - @ instruction: 0xff62f7ec │ │ │ │ - svclt 0x001df7fb │ │ │ │ + @ instruction: 0xf7fbff2d │ │ │ │ + ldrtmi fp, [r0], -lr, lsr #30 │ │ │ │ + @ instruction: 0xff6af7ec │ │ │ │ + svclt 0x0029f7fb │ │ │ │ @ instruction: 0x46306d73 │ │ │ │ - bne 0xff2c83dc │ │ │ │ - @ instruction: 0xf86af7f1 │ │ │ │ + bne 0xff2c8390 │ │ │ │ + @ instruction: 0xf872f7f1 │ │ │ │ rscsvs r2, r3, r5, lsl #6 │ │ │ │ - svclt 0x0013f7fb │ │ │ │ + svclt 0x001ff7fb │ │ │ │ @ instruction: 0xf7ec4630 │ │ │ │ - @ instruction: 0xf7fbff7f │ │ │ │ - @ instruction: 0xf7ecbf0e │ │ │ │ - @ instruction: 0xf648fc0b │ │ │ │ + @ instruction: 0xf7fbff87 │ │ │ │ + @ instruction: 0xf7ecbf1a │ │ │ │ + @ instruction: 0xf648fc31 │ │ │ │ vmlal.s , d16, d1[2] │ │ │ │ stmdbge r6, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f54630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r2], #-240 @ 0xffffff10 │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr15, cr11, {7} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r8], #-240 @ 0xffffff10 │ │ │ │ + svclt 0x000bf7fb │ │ │ │ eorcc pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ strls r3, [sl, #-771] @ 0xfffffcfd │ │ │ │ @ instruction: 0xf7f59307 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 2, pc, cr6, cr15, {1} @ │ │ │ │ - mcrlt 7, 7, pc, cr9, cr11, {7} @ │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr5, cr11, {7} │ │ │ │ movwmi pc, #13252 @ 0x33c4 @ │ │ │ │ - beq 0xfe952d98 │ │ │ │ + beq 0xfe952d4c │ │ │ │ orrne pc, r1, r4, asr #7 │ │ │ │ tstpeq ip, #3 @ p-variant is OBSOLETE │ │ │ │ rsbsmi pc, r1, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ strls sl, [r8, #-2310] @ 0xfffff6fa │ │ │ │ strpl lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69307 │ │ │ │ - stmdacs r0, {r0, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr1, cr11, {3} │ │ │ │ + stmdacs r0, {r0, r3, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr13, cr11, {3} │ │ │ │ @ instruction: 0x8709e9dd │ │ │ │ stmialt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subsne r6, fp, r0, ror pc │ │ │ │ andne lr, r0, r3, asr #20 │ │ │ │ - blx 0x132a490 │ │ │ │ + blx 0x7aa444 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf0ba6819 │ │ │ │ - smmlsr r0, r5, lr, pc @ │ │ │ │ + ldrb pc, [r0, -r7, asr #29] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r6, sp, r7, lsl #17 │ │ │ │ ldrbeq r4, [sl, r9, lsr #23]! │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - msrhi CPSR_sc, r1, lsl #2 │ │ │ │ + msrhi CPSR_xc, r1, lsl #2 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ - stc2l 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ + ldc2l 7, cr15, [lr, #-944] @ 0xfffffc50 │ │ │ │ stmdacs r0, {r7, r9, sl, lr} │ │ │ │ tstphi lr, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf11368a3 │ │ │ │ vmax.f32 d1, d0, d1 │ │ │ │ @ instruction: 0xf8d48104 │ │ │ │ @ instruction: 0xf5056080 │ │ │ │ ldrcc r5, [r0, #-1288] @ 0xfffffaf8 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ strbvs r4, [r7, #-1576]! @ 0xfffff9d8 │ │ │ │ - blx 0xfaa3d0 │ │ │ │ + blx 0x42a384 │ │ │ │ tstlt lr, r1, lsl #13 │ │ │ │ @ instruction: 0xf990fa90 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ ldcne 6, cr4, [sl], #312 @ 0x138 │ │ │ │ svcmi 0x0068f5b9 │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ @ instruction: 0xf8d4d30a │ │ │ │ - beq 0x16ba564 │ │ │ │ + beq 0x16ba518 │ │ │ │ orrsne lr, r3, #266240 @ 0x41000 │ │ │ │ @ instruction: 0xf10007db │ │ │ │ ldmdacs lr, {r0, r1, r3, r5, r8, pc} │ │ │ │ msrhi CPSR_, r0 │ │ │ │ smlalcc pc, r1, r4, r8 @ │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtvs r6, [r6], -r2, lsr #1 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ svcvs 0x00a78132 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - blmi 0xfe29a82c │ │ │ │ + blmi 0xfe29a7e0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrsbls pc, [r8], #-132 @ 0xffffff7c @ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50358d3 │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ svcvs 0x0023681f │ │ │ │ @@ -96230,157 +96211,157 @@ │ │ │ │ addsmi r2, sl, #128, 6 │ │ │ │ cmpphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ cmnpne pc, #81788928 @ p-variant is OBSOLETE @ 0x4e00000 │ │ │ │ cmnpne pc, #216006656 @ p-variant is OBSOLETE @ 0xce00000 │ │ │ │ @ instruction: 0xf000429e │ │ │ │ svcvs 0x0061819e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - @ instruction: 0xf1b883cd │ │ │ │ + @ instruction: 0xf1b883ce │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf8d480c2 │ │ │ │ ldrmi r3, [sl], r8, asr #1 │ │ │ │ @ instruction: 0xf140059a │ │ │ │ ldreq r8, [r8], r1, lsr #2 │ │ │ │ tstphi pc, r0, asr #2 @ p-variant is OBSOLETE │ │ │ │ msrmi SPSR_f, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #1743 @ 0x6cf @ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r3 │ │ │ │ vmlal.s q10, d15, d0[6] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldrbhi pc, [pc], #0 @ 0x6e2f0 @ │ │ │ │ + ldrbhi pc, [sp], #0 @ │ │ │ │ svceq 0x0040f01a │ │ │ │ @ instruction: 0x4631d035 │ │ │ │ @ instruction: 0xf0024620 │ │ │ │ - bllt 0xfeeac67c │ │ │ │ + bllt 0xfeeac628 │ │ │ │ msrmi SPSR_fsxc, #6 │ │ │ │ svcmi 0x006ff1b3 │ │ │ │ - strbhi pc, [r1], #0 @ │ │ │ │ + ldrthi pc, [pc], #0 @ 0x6e2c0 @ │ │ │ │ @ instruction: 0xf6cf2300 │ │ │ │ eorsmi r7, r3, r0, lsl r3 │ │ │ │ svcmi 0x0079f1b3 │ │ │ │ @ instruction: 0xf026d107 │ │ │ │ @ instruction: 0x4620417f │ │ │ │ cmnpmi r4, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ - stc2l 0, cr15, [r2], {38} @ 0x26 │ │ │ │ + stc2 0, cr15, [r2], #152 @ 0x98 │ │ │ │ @ instruction: 0x4631bb10 │ │ │ │ @ instruction: 0xf7fb4620 │ │ │ │ - stmiblt r8!, {r0, r1, r2, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r1, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x72a3ec │ │ │ │ + @ instruction: 0xf9f0f02c │ │ │ │ ldrtmi fp, [r1], -r0, asr #19 │ │ │ │ @ instruction: 0xf0264620 │ │ │ │ - ldmiblt r8, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - @ instruction: 0xf854f013 │ │ │ │ + @ instruction: 0xf830f013 │ │ │ │ svceq 0x0033b970 │ │ │ │ tstle r4, lr, lsl #22 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr12, {1} │ │ │ │ + cdp2 0, 4, cr15, cr4, cr12, {1} │ │ │ │ @ instruction: 0xf04fb930 │ │ │ │ andcs r7, r1, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x5ac346 │ │ │ │ + blx 0x7ac2fa │ │ │ │ cmnlt r3, r3, lsr #30 │ │ │ │ subseq r6, r9, r2, ror #30 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ movwne pc, #963 @ 0x3c3 @ │ │ │ │ andeq pc, lr, #2 │ │ │ │ - b 0x10f8788 │ │ │ │ + b 0x10f873c │ │ │ │ svclt 0x00080203 │ │ │ │ stmib r4, {r1, r3, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3121c │ │ │ │ @ instruction: 0xf894b123 │ │ │ │ mcrcs 0, 0, r6, cr0, cr12, {3} │ │ │ │ sbchi pc, sl, r0 │ │ │ │ cmnlt r3, r3, ror #28 │ │ │ │ - blcs 0xc8734 │ │ │ │ + blcs 0xc86e8 │ │ │ │ stcvs 8, cr13, [r6, #240]! @ 0xf0 │ │ │ │ addsmi r6, r6, #3616 @ 0xe20 │ │ │ │ msrhi SPSR_xc, r0, asr #32 │ │ │ │ @ instruction: 0xf0b86ea0 │ │ │ │ - movwcs pc, #3391 @ 0xd3f @ │ │ │ │ + movwcs pc, #3345 @ 0xd11 @ │ │ │ │ stmiavs r3!, {r0, r1, r5, r6, r9, sl, sp, lr}^ │ │ │ │ stmiavs r2!, {r0, r1, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - bne 0xff549b54 │ │ │ │ + bne 0xff549b08 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0xf640d220 │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ strtmi sp, [r8], -r6, lsr #18 │ │ │ │ ldrdpl pc, [r0], r4 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ - tstplt sp, sp, asr r9 @ p-variant is OBSOLETE │ │ │ │ + tstplt sp, pc, lsr #18 @ p-variant is OBSOLETE │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ @ instruction: 0xf5b00ac1 │ │ │ │ tstle r9, #104, 30 @ 0x1a0 │ │ │ │ ldrdcs pc, [r8], #132 @ 0x84 │ │ │ │ - b 0x1130d44 │ │ │ │ + b 0x1130cf8 │ │ │ │ bfieq r1, r2, #7, #20 │ │ │ │ ldmdbcs lr, {r3, sl, ip, lr, pc} │ │ │ │ stmiavs r3!, {r4, r8, ip, lr, pc} │ │ │ │ rscsvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ - bne 0x1749b90 │ │ │ │ + bne 0x1749b44 │ │ │ │ stmdale r9, {r0, r1, r4, r7, r9, lr} │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ andcs lr, r9, r6 │ │ │ │ - @ instruction: 0xffb6f7eb │ │ │ │ + @ instruction: 0xffdcf7eb │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ adcvs r3, r7, r2, lsl #14 │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldrthi pc, [sl], -r0, asr #32 @ │ │ │ │ + ldrthi pc, [r8], -r0, asr #32 @ │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10d8ff0 │ │ │ │ - blx 0x830c70 │ │ │ │ + blx 0x830c24 │ │ │ │ eorcs pc, r0, #8781824 @ 0x860000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ - bl 0xfffaacf8 │ │ │ │ + bl 0xff32acac │ │ │ │ tstcc r8, #323584 @ 0x4f000 │ │ │ │ - blcs 0x3fd068 │ │ │ │ - ldrhi pc, [r6, r0, lsl #4]! │ │ │ │ + blcs 0x3fd01c │ │ │ │ + ldrhi pc, [r4, r0, lsl #4]! │ │ │ │ @ instruction: 0xf013e8df │ │ │ │ - cmpeq r5, r4, lsl r2 │ │ │ │ - subseq r0, r0, #805306374 @ 0x30000006 │ │ │ │ - orreq r0, pc, r7, lsl #5 │ │ │ │ - ldrsheq r0, [pc, #25] @ 0x6e495 │ │ │ │ + cmpeq r5, r5, lsl r2 │ │ │ │ + subseq r0, r1, #100, 4 @ 0x40000006 │ │ │ │ + orreq r0, pc, r8, lsl #5 │ │ │ │ + ldrsheq r0, [pc, #26] @ 0x6e44a │ │ │ │ asrseq r0, r2, #3 │ │ │ │ teqeq pc, pc, lsl #1 │ │ │ │ sbcseq r0, sp, r7, lsr #2 │ │ │ │ svclt 0x00000173 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r1, sl, r4, ror #25 │ │ │ │ + addeq r1, sl, r0, lsr sp │ │ │ │ stmiavs r3!, {r0, r5, r6, r7, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf6401a5b │ │ │ │ addmi r7, fp, #252, 2 @ 0x3f │ │ │ │ mrcge 6, 6, APSR_nzcv, cr8, cr15, {1} │ │ │ │ ldrdvs pc, [r0], r4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf8f6f06b │ │ │ │ - blt 0x109a8ec │ │ │ │ + @ instruction: 0xf8c8f06b │ │ │ │ + blt 0x109a8a0 │ │ │ │ @ instruction: 0xf894b280 │ │ │ │ - b 0x107a840 │ │ │ │ + b 0x107a7f4 │ │ │ │ ldcne 6, cr4, [sl, #-36]! @ 0xffffffdc │ │ │ │ adcvs r6, r2, r6, lsr #12 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - blmi 0xff25a004 │ │ │ │ - blls 0x348538 │ │ │ │ + blmi 0xff259fb8 │ │ │ │ + blls 0x3484ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf04f85e7 │ │ │ │ + @ instruction: 0xf04f85e5 │ │ │ │ andcs r5, r1, #104, 6 @ 0xa0000001 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - @ instruction: 0xf01aba55 │ │ │ │ + @ instruction: 0xf01aba5d │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ - bmi 0xfefda0ec │ │ │ │ + bmi 0xfefda0a0 │ │ │ │ tstpeq r8, r2, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf852468c │ │ │ │ @ instruction: 0xf8513b04 │ │ │ │ eorsmi r0, r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf43f4283 │ │ │ │ strbmi sl, [r2, #-3828]! @ 0xfffff10c │ │ │ │ @ instruction: 0xe726d1f5 │ │ │ │ @@ -96389,1046 +96370,1045 @@ │ │ │ │ vst4.8 {d20-d23}, [pc :256], r2 │ │ │ │ vmla.f d20, d15, d0[6] │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr15, cr15, {1} │ │ │ │ @ instruction: 0xf57f0659 │ │ │ │ usat sl, #5, r8, lsl #30 │ │ │ │ @ instruction: 0xf0b64638 │ │ │ │ - @ instruction: 0xf04ffefd │ │ │ │ + @ instruction: 0xf04ffecf │ │ │ │ ldrtmi r7, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0x46202212 │ │ │ │ subsls pc, r8, r4, asr #17 │ │ │ │ @ instruction: 0xf7f56666 │ │ │ │ - str pc, [r7, -r5, lsr #20]! │ │ │ │ + str pc, [r7, -sp, lsr #20]! │ │ │ │ ldrdcc pc, [r8], #132 @ 0x84 │ │ │ │ addvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vshr.u64 d24, d12, #61 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ - @ instruction: 0x83b8f000 │ │ │ │ + @ instruction: 0x83b6f000 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - rsbshi pc, r4, #64, 4 │ │ │ │ + rsbshi pc, r5, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mcrge 4, 5, pc, cr9, cr15, {1} @ │ │ │ │ - beq 0x2aa9b0 │ │ │ │ + beq 0x2aa964 │ │ │ │ tstcs r0, r0, lsr #4 │ │ │ │ - blx 0x83fec4 │ │ │ │ + blx 0x83fe78 │ │ │ │ vadd.i32 d15, d23, d6 │ │ │ │ - @ instruction: 0xf418eb66 │ │ │ │ + @ instruction: 0xf418eb34 │ │ │ │ @ instruction: 0xf0406f80 │ │ │ │ - @ instruction: 0xf4188621 │ │ │ │ + @ instruction: 0xf418861f │ │ │ │ @ instruction: 0xf0407280 │ │ │ │ - vst3.8 {d8,d10,d12}, [r8 :64], r6 │ │ │ │ + vst3.8 {d8,d10,d12}, [r8 :64], r4 │ │ │ │ @ instruction: 0xf5b36328 │ │ │ │ @ instruction: 0xf0007f20 │ │ │ │ - vqshl.s8 d8, d5, d16 │ │ │ │ - blcs 0xfe08f770 │ │ │ │ - ldrbthi pc, [sl], #0 @ │ │ │ │ + vqshl.s8 d8, d3, d16 │ │ │ │ + blcs 0xfe08f71c │ │ │ │ + ldrbthi pc, [r8], #0 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - ldrbhi pc, [r5], #0 @ │ │ │ │ + ldrbhi pc, [r3], #0 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf008aed2 │ │ │ │ andcs r0, r2, #8323072 @ 0x7f0000 │ │ │ │ andls r4, r0, #84934656 @ 0x5100000 │ │ │ │ - adcvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8cd9306 │ │ │ │ @ instruction: 0x46208014 │ │ │ │ @ instruction: 0xf04f260d │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ strls r0, [r4], -sp, lsl #22 │ │ │ │ - blge 0x128d20 │ │ │ │ - @ instruction: 0xf8f2f7f0 │ │ │ │ + blge 0x128cd4 │ │ │ │ + @ instruction: 0xf8faf7f0 │ │ │ │ @ instruction: 0xf8d4e6be │ │ │ │ vst4. {d26-d29}, [pc], r8 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #4 │ │ │ │ andeq lr, sl, #204800 @ 0x32000 │ │ │ │ - bicshi pc, ip, r0 │ │ │ │ + bicshi pc, sp, r0 │ │ │ │ stmdbcs sp, {r0, r5, r6, r8, r9, sl, fp, sp, lr} │ │ │ │ - eorhi pc, r4, #64, 4 │ │ │ │ + eorhi pc, r5, #64, 4 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ mrcge 4, 2, APSR_nzcv, cr9, cr15, {1} │ │ │ │ ldmdane pc!, {r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ vadd.i32 d10, d7, d2 │ │ │ │ - @ instruction: 0xf418eb18 │ │ │ │ + @ instruction: 0xf418eae6 │ │ │ │ @ instruction: 0xf0406200 │ │ │ │ - @ instruction: 0xf89483ec │ │ │ │ + @ instruction: 0xf89483ea │ │ │ │ vqadd.u8 , q11, │ │ │ │ strtmi r0, [r0], -sl, lsl #2 │ │ │ │ svclt 0x000c2b00 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ cmpeq r1, r3, lsl #22 │ │ │ │ - stc2l 7, cr15, [r6, #944] @ 0x3b0 │ │ │ │ + stc2l 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ @ instruction: 0xf1b8e692 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - @ instruction: 0xf10d8337 │ │ │ │ + @ instruction: 0xf10d8335 │ │ │ │ eorcs r0, r0, #8, 20 @ 0x8000 │ │ │ │ ldrbmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - b 0xffeaaf00 │ │ │ │ + b 0xff22aeb4 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ed9302 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr5, cr15, {1} │ │ │ │ vmin.s8 q15, q2, q13 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ - blne 0xfe5eecd8 │ │ │ │ + blne 0xfe5eec8c │ │ │ │ ldrtmi r4, [r2], -r0, lsr #12 │ │ │ │ @ instruction: 0xf7ea6bc9 │ │ │ │ - @ instruction: 0x6d63f9e5 │ │ │ │ + vstmdbvs r3!, {s31-s41} │ │ │ │ strvs r4, [r3, #1075]! @ 0x433 │ │ │ │ svcvs 0x0061e68e │ │ │ │ vmla.i8 d18, d0, d13 │ │ │ │ - @ instruction: 0xf1b881dd │ │ │ │ + @ instruction: 0xf1b881de │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xf10dae12 │ │ │ │ ldrmi r0, [r1], -r8, lsl #20 │ │ │ │ eorcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - b 0xff42af54 │ │ │ │ + b 0xfe7aaf08 │ │ │ │ vst1.16 {d14}, [r8 :128], r7 │ │ │ │ @ instruction: 0xf5b36370 │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ ldrbmi sl, [r1], -lr, asr #28 │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ - @ instruction: 0x83a3f000 │ │ │ │ + @ instruction: 0x83a1f000 │ │ │ │ @ instruction: 0x4620b273 │ │ │ │ strcs pc, [r3], -r6, asr #7 │ │ │ │ subseq r9, fp, r2, lsl #12 │ │ │ │ @ instruction: 0xf7f59303 │ │ │ │ - stmdacs r0, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr13, cr15, {1} │ │ │ │ movwcs lr, #5698 @ 0x1642 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ @ instruction: 0xf4189303 │ │ │ │ movwls r6, #28416 @ 0x6f00 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r9, sl, ip, pc}^ │ │ │ │ - blx 0x183b314 │ │ │ │ + blx 0x183b2c8 │ │ │ │ movwls pc, #29576 @ 0x7388 @ │ │ │ │ - cmpphi r8, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ + cmpphi r6, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - @ instruction: 0xffd6f7f6 │ │ │ │ + @ instruction: 0xffdef7f6 │ │ │ │ vrsubhn.i16 d30, q3, q14 │ │ │ │ - movwcs r2, #1538 @ 0x602 │ │ │ │ - blx 0xfe2ad09e │ │ │ │ + blx 0x1837ed8 │ │ │ │ + movwcs pc, #2952 @ 0xb88 @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ strvs lr, [r3], -sp, asr #19 │ │ │ │ - @ instruction: 0xf8cd9306 │ │ │ │ - @ instruction: 0xf040b014 │ │ │ │ - svcvs 0x00238303 │ │ │ │ + andslt pc, r4, sp, asr #17 │ │ │ │ + @ instruction: 0xf0409306 │ │ │ │ + svcvs 0x00238301 │ │ │ │ ldrbmi r2, [r1], -r1, lsl #4 │ │ │ │ - blx 0xfed52f3c │ │ │ │ + blx 0xfed52ef0 │ │ │ │ strtmi pc, [r0], -r3, lsl #7 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r0, #10587 @ 0x295b │ │ │ │ - @ instruction: 0xf89ef7f0 │ │ │ │ + @ instruction: 0xf8a6f7f0 │ │ │ │ @ instruction: 0xf418e60e │ │ │ │ @ instruction: 0xf0406f00 │ │ │ │ - @ instruction: 0xf8d4831a │ │ │ │ + @ instruction: 0xf8d48318 │ │ │ │ vhadd.u8 , q11, q4 │ │ │ │ ldrbeq r0, [r8], -sl, lsl #4 │ │ │ │ - strhi pc, [fp], -r0, lsl #2 │ │ │ │ + strhi pc, [r9], -r0, lsl #2 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ - blcs 0x7fff0 │ │ │ │ + blcs 0x7ffa4 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ svclt 0x000c6b99 │ │ │ │ movwcs r2, #17160 @ 0x4308 │ │ │ │ andcc lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf968f7ea │ │ │ │ + @ instruction: 0xf98ef7ea │ │ │ │ vsli.64 q15, q9, #6 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ andcs r3, r1, r8, lsl #1 │ │ │ │ addseq r2, r2, r0, lsl #2 │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf0039207 │ │ │ │ - @ instruction: 0xf008030f │ │ │ │ - ldrbmi r0, [r1], -r7, lsl #4 │ │ │ │ - strtmi r9, [r0], -r6, lsl #4 │ │ │ │ - @ instruction: 0xf4182201 │ │ │ │ - andls r6, r4, #0, 30 │ │ │ │ + andcs r0, r1, #1006632960 @ 0x3c000000 │ │ │ │ + andls r4, r4, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf0084620 │ │ │ │ + @ instruction: 0xf4180207 │ │ │ │ + andls r6, r6, #0, 30 │ │ │ │ @ instruction: 0xf04f9605 │ │ │ │ teqle r1, r2, lsl #4 │ │ │ │ - @ instruction: 0xf8ecf7f1 │ │ │ │ + @ instruction: 0xf8f4f7f1 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrb sl, [r1, #3532] @ 0xdcc │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ smlabtcs r2, r6, r3, pc @ │ │ │ │ svcvs 0x0000f418 │ │ │ │ addeq lr, r3, #323584 @ 0x4f000 │ │ │ │ - sbchi pc, r1, #64 @ 0x40 │ │ │ │ + adcshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - strb pc, [r3, #2203] @ 0x89b @ │ │ │ │ + strb pc, [r3, #2211] @ 0x8a3 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r8, r3, r0, lsr #11 │ │ │ │ + ldrsbteq r8, [r3], -r0 │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ @ instruction: 0xf288fa5f │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ addseq r2, r2, r1 │ │ │ │ strls r2, [r6], -r0, lsl #2 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ smlabteq r2, sp, r9, lr │ │ │ │ andls r2, r7, #13631488 @ 0xd00000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ svcvs 0x0000f418 │ │ │ │ andeq pc, r2, #79 @ 0x4f │ │ │ │ sbcle r9, sp, r5, lsl #12 │ │ │ │ - mcr2 7, 4, pc, cr6, cr0, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr14, cr0, {7} @ │ │ │ │ vabal.u8 q15, d22, d18 │ │ │ │ @ instruction: 0xf8d41284 │ │ │ │ - andcs r3, r1, r8, lsl #1 │ │ │ │ - subseq r2, r2, r0, lsl #2 │ │ │ │ - smlabteq r2, sp, r9, lr │ │ │ │ - strbeq pc, [r2], r6, asr #7 @ │ │ │ │ - @ instruction: 0xf0039207 │ │ │ │ - @ instruction: 0xf008030f │ │ │ │ - ldrbmi r0, [r1], -r7, lsl #4 │ │ │ │ - strtmi r9, [r0], -r6, lsl #4 │ │ │ │ - @ instruction: 0xf4182201 │ │ │ │ - strls r6, [r5], -r0, lsl #30 │ │ │ │ - adcsle r9, r1, r4, lsl #4 │ │ │ │ - @ instruction: 0xf8d4e7e2 │ │ │ │ @ instruction: 0xf0083088 │ │ │ │ - andls r0, r6, #1879048192 @ 0x70000000 │ │ │ │ + andcs r0, r1, r7, lsl #2 │ │ │ │ + vmov.i32 q8, #226 @ 0x000000e2 │ │ │ │ + andls r0, r7, #203423744 @ 0xc200000 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + tstls r6, r1, lsl #4 │ │ │ │ + svcvs 0x0000f418 │ │ │ │ + tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ + stmib sp, {r0, r2, r9, sl, ip, pc}^ │ │ │ │ + ldrbmi r0, [r1], -r2, lsl #2 │ │ │ │ + andls r4, r4, #32, 12 @ 0x2000000 │ │ │ │ + @ instruction: 0xe7e1d0b0 │ │ │ │ + ldrdcc pc, [r8], r4 │ │ │ │ sbceq pc, r2, #402653187 @ 0x18000003 │ │ │ │ - tstpeq pc, r3 @ p-variant is OBSOLETE │ │ │ │ strne pc, [r4], r6, asr #7 │ │ │ │ - andls r2, r5, #0, 6 │ │ │ │ - andcs r9, r1, #7340032 @ 0x700000 │ │ │ │ - andcs r9, r1, #4, 4 @ 0x40000000 │ │ │ │ - movwcs lr, #10701 @ 0x29cd │ │ │ │ - @ instruction: 0xf418460b │ │ │ │ - ldrbmi r6, [r1], -r0, lsl #4 │ │ │ │ - sbchi pc, r0, #64 @ 0x40 │ │ │ │ - ldr r4, [r5, r0, lsr #12] │ │ │ │ - @ instruction: 0xf3c66f20 │ │ │ │ - @ instruction: 0xf00801c2 │ │ │ │ - vsubl.u8 q8, d6, d7 │ │ │ │ - blx 0xfec742c8 │ │ │ │ - pldw [r8], #-896 @ 0xfffffc80 │ │ │ │ - b 0x144a4ac │ │ │ │ - @ instruction: 0xf0001353 │ │ │ │ - vrshr.u64 d24, d5, #56 │ │ │ │ - @ instruction: 0xf0062841 │ │ │ │ - @ instruction: 0xf1b80607 │ │ │ │ - @ instruction: 0xf0000f02 │ │ │ │ - @ instruction: 0xf1b882b7 │ │ │ │ - @ instruction: 0xf0000f03 │ │ │ │ - stmib sp, {r0, r2, r4, r6, r7, r9, pc}^ │ │ │ │ - @ instruction: 0xf1b82103 │ │ │ │ - ldrbmi r0, [r1], -r1, lsl #30 │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - sbchi pc, r3, #0 │ │ │ │ - @ instruction: 0x73a5f646 │ │ │ │ - tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - subsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - svclt 0x00182800 │ │ │ │ - movwcs r4, #5658 @ 0x161a │ │ │ │ - movwcs r9, #768 @ 0x300 │ │ │ │ - @ instruction: 0xf04f4620 │ │ │ │ - @ instruction: 0xf04f0a00 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf7efab06 │ │ │ │ - ldr pc, [r1, #-3513]! @ 0xfffff247 │ │ │ │ + @ instruction: 0xf0039205 │ │ │ │ + andcs r0, r1, #-1073741821 @ 0xc0000003 │ │ │ │ + andls r2, r4, #0, 6 │ │ │ │ + @ instruction: 0xf0089607 │ │ │ │ + andls r0, r6, #1879048192 @ 0x70000000 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + strmi r2, [fp], -r2, lsl #6 │ │ │ │ + andvs pc, r0, #24, 8 @ 0x18000000 │ │ │ │ + @ instruction: 0xf0404651 │ │ │ │ + @ instruction: 0x462082bd │ │ │ │ + svcvs 0x0020e794 │ │ │ │ + biceq pc, r2, r6, asr #7 │ │ │ │ + andeq pc, r7, #8 │ │ │ │ + strne pc, [r9], r6, asr #7 │ │ │ │ + @ instruction: 0xf380fab0 │ │ │ │ svcvs 0x0000f418 │ │ │ │ - sbchi pc, r5, #64 @ 0x40 │ │ │ │ - movwcs pc, #9160 @ 0x23c8 @ │ │ │ │ - blcs 0x1fd520 │ │ │ │ - ldrhi pc, [ip, #-512]! @ 0xfffffe00 │ │ │ │ - @ instruction: 0xf013e8df │ │ │ │ - smulbbeq r3, sp, r1 │ │ │ │ - tsteq sp, sp, lsr #2 │ │ │ │ - ldrsheq r0, [r2], #1 │ │ │ │ - svcvs 0x0020014d │ │ │ │ - vsubw.u8 q9, q3, d0 │ │ │ │ - movwls r2, #26114 @ 0x6602 │ │ │ │ + cmpne r3, #323584 @ 0x4f000 │ │ │ │ + addshi pc, r2, #0 │ │ │ │ + stmdacs r1, {r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ + streq pc, [r7], -r6 │ │ │ │ + svceq 0x0002f1b8 │ │ │ │ + adcshi pc, r4, #0 │ │ │ │ + svceq 0x0003f1b8 │ │ │ │ + sbcshi pc, r2, #0 │ │ │ │ + strne lr, [r4], -sp, asr #19 │ │ │ │ + svceq 0x0001f1b8 │ │ │ │ + stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ + @ instruction: 0xf0003202 │ │ │ │ + @ instruction: 0xf64682c0 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ + @ instruction: 0xf6490312 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + stmdacs r0, {r0, r2, r9} │ │ │ │ + sadd16mi fp, sl, r8 │ │ │ │ + movwls r2, #769 @ 0x301 │ │ │ │ + strtmi r2, [r0], -r0, lsl #6 │ │ │ │ + beq 0xaa9f0 │ │ │ │ + bleq 0xaa9f4 │ │ │ │ + blge 0x228ff0 │ │ │ │ + stc2l 7, cr15, [r0, #956] @ 0x3bc │ │ │ │ + @ instruction: 0xf418e530 │ │ │ │ + @ instruction: 0xf0406f00 │ │ │ │ + vmlal.u q12, d24, d2[0] │ │ │ │ + blcc 0xb74d8 │ │ │ │ + vqdmulh.s d2, d0, d6 │ │ │ │ + ldm pc, {r0, r3, r4, r5, r8, sl, pc}^ @ │ │ │ │ + orreq pc, sl, r3, lsl r0 @ │ │ │ │ + @ instruction: 0x012a0160 │ │ │ │ + rscseq r0, r0, fp, lsl #2 │ │ │ │ + ldrdeq r0, [sl, #-2] │ │ │ │ + blx 0x184a56c │ │ │ │ + vsubw.u8 , q11, d8 │ │ │ │ + movwls r2, #22018 @ 0x5602 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ - @ instruction: 0xf388fa5f │ │ │ │ - movwls r4, #22097 @ 0x5651 │ │ │ │ - @ instruction: 0xf4180952 │ │ │ │ - stmib sp, {r8, r9, sp, lr}^ │ │ │ │ - andls r6, r2, #3145728 @ 0x300000 │ │ │ │ - eorshi pc, sp, #64 @ 0x40 │ │ │ │ - strtvc pc, [r5], r6, asr #12 │ │ │ │ - ldreq pc, [r2], -r0, asr #5 │ │ │ │ - subsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - svclt 0x00182800 │ │ │ │ - andcs r4, r1, r2, lsr r6 │ │ │ │ - strtmi r9, [r0], -r0 │ │ │ │ - @ instruction: 0xff2ef7ef │ │ │ │ - @ instruction: 0xf8d4e4fa │ │ │ │ - vaddl.u8 , d24, d8 │ │ │ │ - bcc 0xb728c │ │ │ │ - tstpeq r7, r8 @ p-variant is OBSOLETE │ │ │ │ - tstls r6, r1 │ │ │ │ - movweq pc, #61443 @ 0xf003 @ │ │ │ │ - biceq pc, r2, r6, asr #7 │ │ │ │ - strne pc, [r2], r6, asr #7 │ │ │ │ - strls r9, [r7], -r5, lsl #2 │ │ │ │ - tstls r4, r1, lsl #2 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - andcs r0, r0, r2, lsl #2 │ │ │ │ - stmib sp, {r8, sp}^ │ │ │ │ - bcs 0x1eedd0 │ │ │ │ - ldrbhi pc, [r2, #-512] @ 0xfffffe00 @ │ │ │ │ - @ instruction: 0xf002e8df │ │ │ │ - bvs 0x1c8c3b8 │ │ │ │ - subseq r5, r8, r4, ror #28 │ │ │ │ - svceq 0x0000f1b8 │ │ │ │ - ldcge 4, cr15, [r3, #252] @ 0xfc │ │ │ │ - ldrbtne pc, [pc], -r0, asr #4 @ │ │ │ │ - eorcs r2, r0, #0, 2 │ │ │ │ - vadd.i32 d10, d7, d2 │ │ │ │ - @ instruction: 0xf01ae940 │ │ │ │ - strls r0, [r2], -r0, asr #30 │ │ │ │ - ldrthi pc, [r5], #64 @ 0x40 @ │ │ │ │ - svcmi 0x0000f41a │ │ │ │ - ldcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ - stmpl r0, {r2, r6, r9, ip, sp, lr, pc} │ │ │ │ - ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf974f0b4 │ │ │ │ - @ instruction: 0x46060072 │ │ │ │ + ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ + ldmdbeq r2, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ + movwvs pc, #1048 @ 0x418 @ │ │ │ │ + strvs lr, [r3], -sp, asr #19 │ │ │ │ + @ instruction: 0xf0409202 │ │ │ │ + @ instruction: 0xf646823a │ │ │ │ + @ instruction: 0xf2c066fd │ │ │ │ + @ instruction: 0xf6490612 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + stmdacs r0, {r0, r2, r9} │ │ │ │ + shadd16mi fp, r2, r8 │ │ │ │ + andls r2, r0, r1 │ │ │ │ + @ instruction: 0xf7ef4620 │ │ │ │ + ldrbt pc, [r9], #3893 @ 0xf35 @ │ │ │ │ + ldrdcc pc, [r8], r4 │ │ │ │ + subcs pc, r2, #200, 6 @ 0x20000003 │ │ │ │ + @ instruction: 0xf0083a01 │ │ │ │ + andcs r0, r1, r7, lsl #2 │ │ │ │ + @ instruction: 0xf0039106 │ │ │ │ + vsubw.u8 q8, q3, d15 │ │ │ │ + vaddw.u8 , q11, d2 │ │ │ │ + smlabtls r7, r2, r6, r0 │ │ │ │ + tstcs r1, r5, lsl #12 │ │ │ │ + tstcs r0, r4, lsl #2 │ │ │ │ + smlabteq r2, sp, r9, lr │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + smlabteq r8, sp, r9, lr │ │ │ │ + vpmax.s8 d2, d0, d6 │ │ │ │ + ldm pc, {r0, r1, r2, r3, r6, r8, sl, pc}^ @ │ │ │ │ + ldrbtvc pc, [pc], -r2 @ │ │ │ │ + @ instruction: 0x5e646a70 │ │ │ │ + @ instruction: 0xf1b80058 │ │ │ │ + @ instruction: 0xf43f0f00 │ │ │ │ + vmla.f32 d26, d16, d2 │ │ │ │ + tstcs r0, pc, ror r6 │ │ │ │ + stmdage r2, {r5, r9, sp} │ │ │ │ + stmdb ip, {r0, r1, r2, r5, r9, ip, sp, lr, pc} │ │ │ │ + svceq 0x0040f01a │ │ │ │ + @ instruction: 0xf0409602 │ │ │ │ + @ instruction: 0xf41a84b2 │ │ │ │ + @ instruction: 0xf43f4f00 │ │ │ │ + vfma.f32 d26, d20, d28 │ │ │ │ + vmlal.s8 , d16, d0 │ │ │ │ + @ instruction: 0xf0b40895 │ │ │ │ + rsbseq pc, r2, r5, asr #18 │ │ │ │ + @ instruction: 0xf8d84606 │ │ │ │ + @ instruction: 0xf0b81038 │ │ │ │ + @ instruction: 0xf06ffac9 │ │ │ │ + ldrtmi r0, [r1], -r3, lsl #4 │ │ │ │ + @ instruction: 0xf0b84630 │ │ │ │ + stmiavs r3!, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stclvs 6, cr4, [r2, #-128]! @ 0xffffff80 │ │ │ │ ldrsbtne pc, [r8], -r8 @ │ │ │ │ - blx 0xffeaace0 │ │ │ │ - andeq pc, r3, #111 @ 0x6f │ │ │ │ - @ instruction: 0x46304631 │ │ │ │ - blx 0xfff2acee │ │ │ │ - strtmi r6, [r0], -r3, lsr #17 │ │ │ │ - @ instruction: 0xf8d86d62 │ │ │ │ - bne 0xfe6f2af8 │ │ │ │ - andeq pc, r1, #66 @ 0x42 │ │ │ │ - @ instruction: 0xf81cf7ea │ │ │ │ - rscvs r2, r3, r3, lsl #6 │ │ │ │ - andeq pc, r1, #111 @ 0x6f │ │ │ │ - @ instruction: 0xf8d84631 │ │ │ │ - @ instruction: 0xf0b8003c │ │ │ │ - andcs pc, r1, #236544 @ 0x39c00 │ │ │ │ - @ instruction: 0x46304631 │ │ │ │ - blx 0xff92ad1e │ │ │ │ - teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ - orrscs pc, r5, #192, 4 │ │ │ │ - vmin.s8 d20, d0, d16 │ │ │ │ - ldmdavs r9, {r0, r2, r3, r6, r9, ip} │ │ │ │ - blx 0x1baad38 │ │ │ │ - mvnscc pc, #79 @ 0x4f │ │ │ │ - str r6, [fp], #1443 @ 0x5a3 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - @ instruction: 0xf1b8fb45 │ │ │ │ - @ instruction: 0xf47f0f00 │ │ │ │ - strt sl, [lr], #-3314 @ 0xfffff30e │ │ │ │ - andcs r4, r9, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - ldrbt pc, [sp], #-3705 @ 0xfffff187 @ │ │ │ │ - andcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - ldrbt pc, [r7], #-3699 @ 0xfffff18d @ │ │ │ │ - andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - ldrbt pc, [r1], #-3693 @ 0xfffff193 @ │ │ │ │ - andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - strbt pc, [fp], #-3687 @ 0xfffff199 @ │ │ │ │ - andcs r4, r8, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - strbt pc, [r5], #-3681 @ 0xfffff19f @ │ │ │ │ - andcs r4, r0, #84934656 @ 0x5100000 │ │ │ │ - @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrrcge 4, 3, pc, r7, cr15 @ │ │ │ │ - @ instruction: 0x4651e45c │ │ │ │ + @ instruction: 0xf0421a9a │ │ │ │ + @ instruction: 0xf7ea0201 │ │ │ │ + movwcs pc, #14401 @ 0x3841 @ │ │ │ │ + @ instruction: 0xf06f60e3 │ │ │ │ + ldrtmi r0, [r1], -r1, lsl #4 │ │ │ │ + ldrsbteq pc, [ip], -r8 @ │ │ │ │ + blx 0xfeeaacca │ │ │ │ + ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ + @ instruction: 0xf0b84630 │ │ │ │ + vpadd.i8 d31, d23, d19 │ │ │ │ + vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0x46302395 │ │ │ │ + subne pc, sp, #64, 4 │ │ │ │ + @ instruction: 0xf0ba6819 │ │ │ │ + @ instruction: 0xf04ffa3d │ │ │ │ + strvs r3, [r3, #1023]! @ 0x3ff │ │ │ │ + strtmi lr, [r0], -sl, lsl #9 │ │ │ │ + blx 0x13ac9d6 │ │ │ │ + svceq 0x0000f1b8 │ │ │ │ + ldclge 4, cr15, [r1], #508 @ 0x1fc │ │ │ │ + ldrbmi lr, [r1], -sp, lsr #8 │ │ │ │ + strtmi r2, [r0], -r9, lsl #4 │ │ │ │ + mcr2 7, 4, pc, cr0, cr0, {7} @ │ │ │ │ + @ instruction: 0x4651e47c │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + mrc2 7, 3, pc, cr10, cr0, {7} │ │ │ │ + @ instruction: 0x4651e476 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - mrc2 7, 7, pc, cr8, cr0, {7} │ │ │ │ + mrc2 7, 3, pc, cr4, cr0, {7} │ │ │ │ + @ instruction: 0x4651e470 │ │ │ │ + strtmi r2, [r0], -r2, lsl #4 │ │ │ │ + mcr2 7, 3, pc, cr14, cr0, {7} @ │ │ │ │ + ldrbmi lr, [r1], -sl, ror #8 │ │ │ │ + strtmi r2, [r0], -r8, lsl #4 │ │ │ │ + mcr2 7, 3, pc, cr8, cr0, {7} @ │ │ │ │ + ldrbmi lr, [r1], -r4, ror #8 │ │ │ │ + strtmi r2, [r0], -r0, lsl #4 │ │ │ │ + @ instruction: 0xff08f7f0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - ldrb sl, [r3], #-3150 @ 0xfffff3b2 │ │ │ │ - @ instruction: 0xf008b2b6 │ │ │ │ - movwcs r0, #2055 @ 0x807 │ │ │ │ - ldmdbeq r2!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf0024620 │ │ │ │ - vsubl.u8 q8, d6, d8 │ │ │ │ - b 0xfe0f05ec │ │ │ │ - andls r0, r3, #8, 4 @ 0x80000000 │ │ │ │ - andls r2, r4, #53248 @ 0xd000 │ │ │ │ + ldrb sl, [fp], #-3158 @ 0xfffff3aa │ │ │ │ + andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ + @ instruction: 0xf7f04620 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrrge 4, 3, pc, sp, cr15 @ │ │ │ │ + ldmdbeq r3!, {r1, r4, r6, sl, sp, lr, pc} │ │ │ │ + stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + b 0xfe1403d0 │ │ │ │ + strtmi r0, [r0], -r8, lsl #6 │ │ │ │ + movwls r2, #19213 @ 0x4b0d │ │ │ │ andcs fp, r2, #12, 30 @ 0x30 │ │ │ │ - andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + movwls r2, #12801 @ 0x3201 │ │ │ │ + andls r2, r0, #0, 6 │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ + strbeq pc, [r3], r6, asr #7 @ │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ - strls r9, [r5], -r2, lsl #6 │ │ │ │ - stc2 7, cr15, [r8, #-956]! @ 0xfffffc44 │ │ │ │ - adcslt lr, r6, #52, 8 @ 0x34000000 │ │ │ │ + movwls r9, #9733 @ 0x2605 │ │ │ │ + ldc2 7, cr15, [r0, #-956]! @ 0xfffffc44 │ │ │ │ + ldmdbeq r2!, {r2, r4, r5, sl, sp, lr, pc} │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - @ instruction: 0x46200932 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - b 0xfe11371c │ │ │ │ - stmib sp, {r3, r9}^ │ │ │ │ - @ instruction: 0xf6492203 │ │ │ │ + b 0xfe0f76c8 │ │ │ │ + vsubl.u8 q8, d6, d8 │ │ │ │ + andls r0, r3, #204472320 @ 0xc300000 │ │ │ │ + stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ + strtmi r2, [r0], -r4, lsl #12 │ │ │ │ + @ instruction: 0xf6499300 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ - vsubl.u8 q8, d6, d5 │ │ │ │ - stmib sp, {r0, r1, r6, r7, r9, sl}^ │ │ │ │ - strls r3, [r5], -r6, lsl #6 │ │ │ │ - strls r2, [r2], -r1, lsl #12 │ │ │ │ - stc2 7, cr15, [r0], #956 @ 0x3bc │ │ │ │ - adcslt lr, r6, #24, 8 @ 0x18000000 │ │ │ │ - stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ - @ instruction: 0x46200932 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - strbeq pc, [r3], r6, asr #7 @ │ │ │ │ - andeq lr, r8, #532480 @ 0x82000 │ │ │ │ - bcs 0x3d3368 │ │ │ │ - svclt 0x00149204 │ │ │ │ + strcs r0, [r1], -r5, lsl #4 │ │ │ │ + movwcc lr, #27085 @ 0x69cd │ │ │ │ + @ instruction: 0xf7ef9602 │ │ │ │ + ldr pc, [r9], #-3241 @ 0xfffff357 │ │ │ │ + @ instruction: 0xf0080933 │ │ │ │ + @ instruction: 0xf0030807 │ │ │ │ + ldrbmi r0, [r1], -r8, lsl #6 │ │ │ │ + movweq lr, #35459 @ 0x8a83 │ │ │ │ + blcs 0x3c0384 │ │ │ │ + svclt 0x00149304 │ │ │ │ andcs r2, r2, #268435456 @ 0x10000000 │ │ │ │ + movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vsubl.s8 , d16, d21 │ │ │ │ - stmib sp, {r1, r4, r9}^ │ │ │ │ - movwls r3, #8966 @ 0x2306 │ │ │ │ - @ instruction: 0xf7ef9605 │ │ │ │ - @ instruction: 0xf7fffc81 │ │ │ │ - svcvs 0x0023bbf9 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ + vmov.i32 d16, #57856 @ 0x0000e200 │ │ │ │ + stmib sp, {r0, r1, r6, r7, r9, sl}^ │ │ │ │ + strls r3, [r5], -r6, lsl #6 │ │ │ │ + @ instruction: 0xf7ef9302 │ │ │ │ + @ instruction: 0xf7fffc8b │ │ │ │ + svcvs 0x0023bbfb │ │ │ │ orrne pc, r1, r8, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ andeq pc, r7, #8 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x1438f9c │ │ │ │ + b 0x1438f4c │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ stmdbcs r3, {r0, r1, r3, r4, r5, r6, r9, pc} │ │ │ │ rsbhi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ stmib sp, {r0, r1, r4, r6, r9, pc}^ │ │ │ │ ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vmlal.s q9, d16, d1[3] │ │ │ │ + vsubl.s8 q9, d0, d21 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ - @ instruction: 0xf008e69c │ │ │ │ + @ instruction: 0xf008e69f │ │ │ │ vsubw.u8 q8, q11, d7 │ │ │ │ - blcs 0xfe0706d4 │ │ │ │ + blcs 0xfe070684 │ │ │ │ @ instruction: 0xf0009602 │ │ │ │ @ instruction: 0xf63f82fa │ │ │ │ - blcs 0x99af4 │ │ │ │ - blge 0xff1ebdd4 │ │ │ │ + blcs 0x99aac │ │ │ │ + blge 0xff26bd84 │ │ │ │ @ instruction: 0x46204651 │ │ │ │ - ldc2 7, cr15, [r8], {236} @ 0xec │ │ │ │ + stc2 7, cr15, [r2], #944 @ 0x3b0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffabbe │ │ │ │ - @ instruction: 0xf3c8bbc3 │ │ │ │ + @ instruction: 0xf7ffabc0 │ │ │ │ + @ instruction: 0xf3c8bbc5 │ │ │ │ vsubl.u8 , d22, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - bcs 0xef814 │ │ │ │ + bcs 0xef7c4 │ │ │ │ rsbshi pc, pc, #0 │ │ │ │ @ instruction: 0xf0002a03 │ │ │ │ - bcs 0xcf5cc │ │ │ │ + bcs 0xcf57c │ │ │ │ subshi pc, r2, #0 │ │ │ │ strcc lr, [r4], -sp, asr #19 │ │ │ │ - adcsne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + andne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ - @ instruction: 0xf04f0a01 │ │ │ │ - stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf04fab02 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - @ instruction: 0xf7efab06 │ │ │ │ - @ instruction: 0xf7fffc21 │ │ │ │ - svcvs 0x0020bb99 │ │ │ │ + @ instruction: 0xf04fab06 │ │ │ │ + @ instruction: 0xf04f0a01 │ │ │ │ + stmib sp, {r8, r9, fp}^ │ │ │ │ + @ instruction: 0xf7efab02 │ │ │ │ + @ instruction: 0xf7fffc2b │ │ │ │ + svcvs 0x0020bb9b │ │ │ │ orrne pc, r1, r8, asr #7 │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ andeq pc, r7, #8 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ - b 0x143905c │ │ │ │ + b 0x143900c │ │ │ │ @ instruction: 0xf0001353 │ │ │ │ stmdbcs r3, {r0, r1, r7, r9, pc} │ │ │ │ rsbhi pc, sp, #0 │ │ │ │ @ instruction: 0xf0002901 │ │ │ │ stmib sp, {r1, r4, r7, r9, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0x96060212 │ │ │ │ strcs r9, [r0], -r2, lsl #6 │ │ │ │ strcs r9, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffd3b │ │ │ │ - ldmdbeq r1!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fffd45 │ │ │ │ + ldmdbeq r1!, {r0, r1, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ mvnpl pc, #38 @ 0x26 │ │ │ │ orrvc pc, r0, r1 │ │ │ │ tstmi r9, #32, 12 @ 0x2000000 │ │ │ │ orrpl pc, r0, r1, asr #32 │ │ │ │ - ldc2l 0, cr15, [r6, #-128]! @ 0xffffff80 │ │ │ │ + ldc2l 0, cr15, [r8, #-128] @ 0xffffff80 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffab40 │ │ │ │ - ldrtmi fp, [r1], -r1, ror #22 │ │ │ │ + @ instruction: 0xf7ffab42 │ │ │ │ + ldrtmi fp, [r1], -r3, ror #22 │ │ │ │ @ instruction: 0xf0014620 │ │ │ │ stmdacs r0, {r0, r1, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xe6bdb8 │ │ │ │ - bllt 0x16accbc │ │ │ │ + blge 0xeebd68 │ │ │ │ + bllt 0x172cc6c │ │ │ │ ldrdge pc, [r8], #132 @ 0x84 │ │ │ │ svcvc 0x0000f41a │ │ │ │ - ldcge 4, cr15, [r1], {127} @ 0x7f │ │ │ │ + ldcge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ svceq 0x0040f01a │ │ │ │ - blge 0xb6bed0 │ │ │ │ - bllt 0x11eccd4 │ │ │ │ + blge 0xbebe80 │ │ │ │ + bllt 0x126cc84 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ adchi pc, r3, r0 │ │ │ │ - beq 0x2ab118 │ │ │ │ + beq 0x2ab0c8 │ │ │ │ ldrbmi r2, [r0], -r0, lsr #4 │ │ │ │ @ instruction: 0xf886fa1f │ │ │ │ - svc 0x00b2f226 │ │ │ │ - bleq 0x10aad54 │ │ │ │ + svc 0x0082f226 │ │ │ │ + bleq 0x10aad04 │ │ │ │ orrshi pc, fp, r0, asr #32 │ │ │ │ smullscs pc, r1, r4, r8 @ │ │ │ │ teqpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x9390c │ │ │ │ - blge 0xbebe04 │ │ │ │ + bcs 0x938bc │ │ │ │ + blge 0xc6bdb4 │ │ │ │ @ instruction: 0xf47f2b3c │ │ │ │ - strtmi sl, [r0], -sl, lsr #22 │ │ │ │ - blx 0x13accd4 │ │ │ │ + strtmi sl, [r0], -ip, lsr #22 │ │ │ │ + blx 0x162cc84 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ @ instruction: 0xf7e96bd9 │ │ │ │ - stclvs 14, cr15, [r3, #-612]! @ 0xfffffd9c │ │ │ │ + stclvs 14, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ andscs r6, r0, r3, lsr #11 │ │ │ │ - blx 0xbaccde │ │ │ │ + blx 0x15acc8e │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ - bllt 0x7acd34 │ │ │ │ - @ instruction: 0xffd0f0b3 │ │ │ │ + bllt 0x82cce4 │ │ │ │ + @ instruction: 0xffa4f0b3 │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534680 │ │ │ │ @ instruction: 0xf0b81026 │ │ │ │ - ldrbmi pc, [r8], -sp, ror #17 @ │ │ │ │ - ldc2l 0, cr15, [lr], #-720 @ 0xfffffd30 │ │ │ │ + ldrbmi pc, [r8], -r1, asr #17 @ │ │ │ │ + mrrc2 0, 11, pc, r2, cr4 @ │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf7eb4640 │ │ │ │ - @ instruction: 0xf7fff883 │ │ │ │ - stmib sp, {r0, r1, r2, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fff8ab │ │ │ │ + stmib sp, {r0, r3, r8, r9, fp, ip, sp, pc}^ │ │ │ │ movwcs r1, #516 @ 0x204 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - adcvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rscsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xaaeb8 │ │ │ │ - bleq 0x3eaebc │ │ │ │ + beq 0xaae68 │ │ │ │ + bleq 0x3eae6c │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7efab02 │ │ │ │ - @ instruction: 0xf7fffd25 │ │ │ │ - @ instruction: 0xf0b3baf1 │ │ │ │ - @ instruction: 0xf8d4ffa5 │ │ │ │ + @ instruction: 0xf7fffd2f │ │ │ │ + @ instruction: 0xf0b3baf3 │ │ │ │ + @ instruction: 0xf8d4ff79 │ │ │ │ vmla.i , q12, d0[2] │ │ │ │ strmi r0, [r6], -sl, lsl #16 │ │ │ │ @ instruction: 0xf1000659 │ │ │ │ - b 0x144f928 │ │ │ │ + b 0x144f8d8 │ │ │ │ @ instruction: 0xf0480848 │ │ │ │ vhsub.s8 d16, d4, d1 │ │ │ │ vmlal.s8 , d16, d0 │ │ │ │ @ instruction: 0xf8d80895 │ │ │ │ @ instruction: 0xf0b81038 │ │ │ │ - @ instruction: 0xe627f91b │ │ │ │ + strt pc, [sl], -pc, ror #17 │ │ │ │ @ instruction: 0x46514133 │ │ │ │ @ instruction: 0x462043db │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf7f69306 │ │ │ │ - @ instruction: 0xf7fffba3 │ │ │ │ - strtmi fp, [r0], -pc, asr #21 │ │ │ │ - @ instruction: 0xf9bcf7f7 │ │ │ │ - blt 0xff32cdd8 │ │ │ │ + @ instruction: 0xf7fffbad │ │ │ │ + @ instruction: 0x4620bad1 │ │ │ │ + @ instruction: 0xf9c6f7f7 │ │ │ │ + blt 0xff3acd88 │ │ │ │ strtmi r9, [r0], -r5, lsl #2 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf6469200 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf0060212 │ │ │ │ movwls r0, #9759 @ 0x261f │ │ │ │ strcs r9, [r2], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fffba9 │ │ │ │ - @ instruction: 0xf8d4bab5 │ │ │ │ + @ instruction: 0xf7fffbb3 │ │ │ │ + @ instruction: 0xf8d4bab7 │ │ │ │ vmla.i q13, q12, d0[2] │ │ │ │ - strb r0, [r2, #1546]! @ 0x60a │ │ │ │ + strb r0, [r5, #1546]! @ 0x60a │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - strtmi lr, [r0], -r6, lsl #10 │ │ │ │ + strtmi lr, [r0], -r8, lsl #10 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ @ instruction: 0xf7ec9302 │ │ │ │ - @ instruction: 0xf7fffd35 │ │ │ │ - ldrbeq fp, [fp], -r5, lsr #21 │ │ │ │ - bge 0x1cac328 │ │ │ │ - blt 0xfe6ece2c │ │ │ │ - andne lr, r3, #3358720 @ 0x334000 │ │ │ │ - subsvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r5, #192, 4 │ │ │ │ - movwls r9, #9733 @ 0x2605 │ │ │ │ - strtvc pc, [r5], r6, asr #12 │ │ │ │ - ldreq pc, [r2], -r0, asr #5 │ │ │ │ - addsmi r2, r8, #0, 6 │ │ │ │ - shadd16mi fp, r2, r8 │ │ │ │ - andcs r4, r1, r1, asr r6 │ │ │ │ + @ instruction: 0xf7fffd3f │ │ │ │ + ldrbeq fp, [fp], -r7, lsr #21 │ │ │ │ + bge 0x1d2c2d8 │ │ │ │ + blt 0xfe76cddc │ │ │ │ + smlabtcc r2, sp, r9, lr │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + @ instruction: 0xf6462604 │ │ │ │ + @ instruction: 0xf2c066fd │ │ │ │ + @ instruction: 0xf6490612 │ │ │ │ + vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + ldrbmi r0, [r1], -r5, lsl #4 │ │ │ │ + svclt 0x00184298 │ │ │ │ + andcs r4, r1, r2, lsr r6 │ │ │ │ strtmi r9, [r0], -r0 │ │ │ │ @ instruction: 0xf7ef9306 │ │ │ │ - @ instruction: 0xf7fffcbb │ │ │ │ - strtmi fp, [r0], -r7, lsl #21 │ │ │ │ + @ instruction: 0xf7fffcc5 │ │ │ │ + strtmi fp, [r0], -r9, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #27085 @ 0x69cd │ │ │ │ - @ instruction: 0xf9b2f7f7 │ │ │ │ - blt 0x202ce70 │ │ │ │ - andne lr, r3, #3358720 @ 0x334000 │ │ │ │ + @ instruction: 0xf9bcf7f7 │ │ │ │ + blt 0xfe0ace20 │ │ │ │ + smlabtcc r2, sp, r9, lr │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ - strls r9, [r5], -r2, lsl #6 │ │ │ │ - movwls r2, #25344 @ 0x6300 │ │ │ │ - @ instruction: 0xf964f7f7 │ │ │ │ - blt 0x1d2ce88 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + movwls r2, #26116 @ 0x6604 │ │ │ │ + @ instruction: 0xf96ef7f7 │ │ │ │ + blt 0x1dace38 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ @ instruction: 0xf5b3d03f │ │ │ │ @ instruction: 0xf43f6f28 │ │ │ │ @ instruction: 0xf7ffaf2b │ │ │ │ - blx 0x185d828 │ │ │ │ + blx 0x185d7e0 │ │ │ │ ldrbmi pc, [r1], -r8, lsl #7 @ │ │ │ │ strtmi r2, [r0], -r2, lsl #4 │ │ │ │ movwls r0, #28827 @ 0x709b │ │ │ │ ldrdcc pc, [r8], r4 │ │ │ │ strcs pc, [r2], -r6, asr #7 │ │ │ │ strcs r9, [r1], -r6, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - strls r9, [r2], -r4, lsl #12 │ │ │ │ + strls r9, [r4], -r2, lsl #12 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ strls r2, [r5], -pc, lsl #12 │ │ │ │ - blx 0xdace8e │ │ │ │ - blt 0x14acecc │ │ │ │ + blx 0x102ce3e │ │ │ │ + blt 0x152ce7c │ │ │ │ svceq 0x0040f018 │ │ │ │ @ instruction: 0xf0089205 │ │ │ │ ldrbmi r0, [r1], -r7, lsl #6 │ │ │ │ @ instruction: 0xf648bf0b │ │ │ │ - @ instruction: 0xf6483201 │ │ │ │ - vrshr.s64 d18, d17, #64 │ │ │ │ + @ instruction: 0xf6482259 │ │ │ │ + vsubl.s8 q9, d0, d9 │ │ │ │ vmov.i32 d16, #512 @ 0x00000200 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ movwcs r4, #63008 @ 0xf620 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ - vsubw.s8 , q8, d21 │ │ │ │ + vrsra.s64 q11, , #64 │ │ │ │ vorr.i32 d16, #57856 @ 0x0000e200 │ │ │ │ strls r0, [r4], -r2, asr #13 │ │ │ │ - blx 0x10acebe │ │ │ │ + blx 0x132ce6e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffaa2a │ │ │ │ - @ instruction: 0xf8d4ba2f │ │ │ │ + @ instruction: 0xf7ffaa2c │ │ │ │ + @ instruction: 0xf8d4ba31 │ │ │ │ vmla.i , q11, d0[2] │ │ │ │ @ instruction: 0xf0180ac2 │ │ │ │ @ instruction: 0xf0080f40 │ │ │ │ @ instruction: 0xf8cd0607 │ │ │ │ vaddl.u8 q13, d3, d12 │ │ │ │ strls r0, [r2], -r0, asr #7 │ │ │ │ rschi pc, pc, r0, asr #32 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - @ instruction: 0xf0b3aa16 │ │ │ │ - @ instruction: 0xf244fed1 │ │ │ │ + @ instruction: 0xf0b3aa18 │ │ │ │ + vceq.f32 d31, d20, d21 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ pkhbtmi r0, r0, r5, lsl #7 │ │ │ │ eorne pc, sl, r3, asr r8 @ │ │ │ │ - @ instruction: 0xffeef0b7 │ │ │ │ + @ instruction: 0xffc2f0b7 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - mrc2 0, 0, pc, cr0, cr9, {5} │ │ │ │ + stc2l 0, cr15, [r4, #740]! @ 0x2e4 │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fffa51 │ │ │ │ - @ instruction: 0xf018ba07 │ │ │ │ + @ instruction: 0xf7fffa5b │ │ │ │ + @ instruction: 0xf018ba09 │ │ │ │ andls r0, r5, #64, 30 @ 0x100 │ │ │ │ movweq pc, #28680 @ 0x7008 @ │ │ │ │ svclt 0x000b4651 │ │ │ │ - addcs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ - rsbcs pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + rscne pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + adcsne pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strtmi r9, [r0], -r2, lsl #6 │ │ │ │ movwls r2, #13071 @ 0x330f │ │ │ │ - @ instruction: 0x73a5f646 │ │ │ │ + mvnsvs pc, #73400320 @ 0x4600000 │ │ │ │ tstpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbeq pc, [r2], r6, asr #7 @ │ │ │ │ @ instruction: 0xf7ed9604 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stmibge r1!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmibge r3!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq pc!, {r3, ip, sp, lr, pc}^ @ │ │ │ │ andls r4, r6, #19922944 @ 0x1300000 │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ stmeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - vhsub.s8 d25, d7, d0 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + @ instruction: 0xf6469200 │ │ │ │ + vrshr.s64 d23, d25, #64 │ │ │ │ @ instruction: 0xf8cd0212 │ │ │ │ @ instruction: 0xf7ff8014 │ │ │ │ - adcslt fp, r2, #10240 @ 0x2800 │ │ │ │ + adcslt fp, r6, #12, 22 @ 0x3000 │ │ │ │ stmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ - bcs 0xff0abee8 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ - vorr.i16 d16, #163 @ 0x00a3 │ │ │ │ + vbic.i16 d16, #227 @ 0x00e3 │ │ │ │ @ instruction: 0xf00302c4 │ │ │ │ - @ instruction: 0xf8cd0320 │ │ │ │ - tstmi r3, #8 │ │ │ │ + vsubw.u8 q8, q3, d16 │ │ │ │ + tstmi r3, #192, 20 @ 0xc0000 │ │ │ │ + andge pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0x9604005e │ │ │ │ - mrc2 0, 3, pc, cr8, cr3, {5} │ │ │ │ + mcr2 0, 2, pc, cr12, cr3, {5} @ │ │ │ │ orrpl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8534683 │ │ │ │ @ instruction: 0xf0b71028 │ │ │ │ - mcrvs 15, 3, pc, cr3, cr5, {4} @ │ │ │ │ + cdpvs 15, 6, cr15, cr3, cr9, {3} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x465980d6 │ │ │ │ @ instruction: 0xf1ca6ea3 │ │ │ │ andcs r0, r0, #9 │ │ │ │ - blx 0xff0ab2f6 │ │ │ │ + blx 0xfe5ab2a6 │ │ │ │ smullscc pc, r1, r4, r8 @ │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ svclt 0x000c2b00 │ │ │ │ tstcs r4, r8, lsl #2 │ │ │ │ @ instruction: 0xf7ec4431 │ │ │ │ - @ instruction: 0xf7fff8d5 │ │ │ │ - ldrbmi fp, [r1], -r1, lsr #19 │ │ │ │ - @ instruction: 0xf0084620 │ │ │ │ - vsubw.u8 q8, q3, d7 │ │ │ │ - movwls r0, #9922 @ 0x26c2 │ │ │ │ - @ instruction: 0xf7ef9603 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - ldmiblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - ldrbmi r9, [r1], -r3, lsl #4 │ │ │ │ - strtmi r9, [r0], -r5, lsl #4 │ │ │ │ + @ instruction: 0xf7fff8df │ │ │ │ + ldrbmi fp, [r1], -r3, lsr #19 │ │ │ │ + vrsubhn.i16 d20, q3, q8 │ │ │ │ + @ instruction: 0xf00806c2 │ │ │ │ + strls r0, [r3], -r7, lsl #6 │ │ │ │ + @ instruction: 0xf7ef9302 │ │ │ │ + stmdacs r0, {r0, r1, r2, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmibge pc, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ + ldmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldrbmi r9, [r1], -r5, lsl #4 │ │ │ │ + strtmi r9, [r0], -r3, lsl #4 │ │ │ │ strls r2, [r4], -r0, lsl #4 │ │ │ │ andls r9, r6, #134217728 @ 0x8000000 │ │ │ │ - @ instruction: 0xf91af7ef │ │ │ │ - stmiblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf924f7ef │ │ │ │ + stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r6, r9, sl, lr}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #4 │ │ │ │ andls r2, r0, #268435456 @ 0x10000000 │ │ │ │ - addsmi pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + rscscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - beq 0xab1b8 │ │ │ │ - bleq 0xab1bc │ │ │ │ + beq 0xab168 │ │ │ │ + bleq 0xab16c │ │ │ │ movwls r9, #9733 @ 0x2605 │ │ │ │ - blge 0x2297bc │ │ │ │ - blx 0x19ad048 │ │ │ │ - ldmdblt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blge 0x22976c │ │ │ │ + blx 0x1c2cff8 │ │ │ │ + ldmdblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r9, r0, #5242880 @ 0x500000 │ │ │ │ - addvs pc, r5, #74448896 @ 0x4700000 │ │ │ │ + sbcspl pc, sp, #74448896 @ 0x4700000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ - strt r9, [r7], #-770 @ 0xfffffcfe │ │ │ │ - @ instruction: 0xf812f238 │ │ │ │ + strt r9, [sl], #-770 @ 0xfffffcfe │ │ │ │ + @ instruction: 0xffdaf237 │ │ │ │ @ instruction: 0xf6499200 │ │ │ │ vmov.i32 q11, #5 @ 0x00000005 │ │ │ │ stmib sp, {r0, r2}^ │ │ │ │ svcvs 0x00236303 │ │ │ │ @ instruction: 0xf6494651 │ │ │ │ vmlal.s q11, d16, d1[1] │ │ │ │ - blcs 0x6f8dc │ │ │ │ + blcs 0x6f88c │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4602bf18 │ │ │ │ svclt 0x000c4620 │ │ │ │ ldrmi r2, [lr], -r1, lsl #12 │ │ │ │ movwcc lr, #22989 @ 0x59cd │ │ │ │ @ instruction: 0xf7ef9602 │ │ │ │ - @ instruction: 0xf7fffb79 │ │ │ │ - stmib sp, {r0, r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fffb83 │ │ │ │ + stmib sp, {r0, r1, r2, r6, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf6493604 │ │ │ │ vmov.i32 , #2304 @ 0x00000900 │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ stmib sp, {r4, r7, r8, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6493604 │ │ │ │ vmlal.s q11, d0, d1[4] │ │ │ │ movwcs r0, #517 @ 0x205 │ │ │ │ movwls r4, #1617 @ 0x651 │ │ │ │ - blcs 0xa8728 │ │ │ │ - stmdbge r7!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r2, #716]! @ 0x2cc │ │ │ │ + blcs 0xa86d8 │ │ │ │ + stmdbge r9!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 0, cr15, [r6, #716]! @ 0x2cc │ │ │ │ pkhtbmi r4, r0, r2, asr #12 │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xf8bcf7ed │ │ │ │ + @ instruction: 0xf8c6f7ed │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - cdp2 7, 4, cr15, cr2, cr15, {7} │ │ │ │ + cdp2 7, 4, cr15, cr12, cr15, {7} │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7ed4620 │ │ │ │ - @ instruction: 0xf7fff965 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fff96f │ │ │ │ + stmib sp, {r0, r2, r3, r4, r8, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r6, [r1], -r6, lsl #2 │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ movwls r2, #8705 @ 0x2201 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ - blx 0xff52d118 │ │ │ │ - stmdblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xff7ad0c8 │ │ │ │ + stmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d10, d2 │ │ │ │ vrsra.s64 q8, , #64 │ │ │ │ stmib sp, {r0, r2, r8, r9}^ │ │ │ │ vhsub.s8 d18, d10, d3 │ │ │ │ vsubl.s8 q8, d16, d21 │ │ │ │ stmdacs r0, {r0, r2, r9} │ │ │ │ ldrmi fp, [sl], -r8, lsl #30 │ │ │ │ movwcs r4, #5713 @ 0x1651 │ │ │ │ movwls r9, #1541 @ 0x605 │ │ │ │ @ instruction: 0xf7ff2300 │ │ │ │ - movwls fp, #11191 @ 0x2bb7 │ │ │ │ + movwls fp, #11194 @ 0x2bba │ │ │ │ bicvc pc, r9, #76546048 @ 0x4900000 │ │ │ │ movweq pc, #21184 @ 0x52c0 @ │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ sbcvs pc, sp, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ svclt 0x00082800 │ │ │ │ tstls r0, sl, lsl r6 │ │ │ │ ldrbmi r2, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7ff9605 │ │ │ │ - @ instruction: 0xf0afbba3 │ │ │ │ - stcvs 14, cr15, [r3, #316]! @ 0x13c │ │ │ │ + @ instruction: 0xf0afbba6 │ │ │ │ + stcvs 14, cr15, [r3, #140]! @ 0x8c │ │ │ │ movwcs r6, #5859 @ 0x16e3 │ │ │ │ strbtvs r6, [r3], -r0, lsr #13 │ │ │ │ ldrbmi lr, [r1], -r1, lsr #14 │ │ │ │ @ instruction: 0xf7ec4620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - stmiage r9, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - stmialt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdacs r0, {r0, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiage fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ msrvs CPSR_, #8, 8 @ 0x8000000 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ ldmdble r6!, {r1, r3, r4, ip, lr, pc} │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ - b 0x14637d8 │ │ │ │ + b 0x1463788 │ │ │ │ ldrbmi r1, [r1], -r8, asr #7 │ │ │ │ @ instruction: 0xf888fa5f │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x1140a78 │ │ │ │ + b 0x1140a28 │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ movwls r2, #13057 @ 0x3301 │ │ │ │ movwcs r9, #774 @ 0x306 │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwls r2, #8973 @ 0x230d │ │ │ │ - @ instruction: 0xf982f7f6 │ │ │ │ - stmialt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf98cf7f6 │ │ │ │ + ldmlt r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #13256 @ 0x33c8 @ │ │ │ │ eorle r2, pc, r2, lsl #22 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - @ instruction: 0xf018a8a0 │ │ │ │ + @ instruction: 0xf018a8a2 │ │ │ │ @ instruction: 0xf47f0f08 │ │ │ │ - @ instruction: 0xf8d4a89c │ │ │ │ + @ instruction: 0xf8d4a89e │ │ │ │ streq r0, [r3, -r8, asr #1] │ │ │ │ streq sp, [r6, #1282] @ 0x502 │ │ │ │ - ldmge ip, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + ldmge lr, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x0004f018 │ │ │ │ - ldmge r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - @ instruction: 0xf7ffa88c │ │ │ │ - b 0x145d494 │ │ │ │ + @ instruction: 0xf7ffa88e │ │ │ │ + b 0x145d44c │ │ │ │ ldrbmi r1, [r1], -r8, lsl #7 │ │ │ │ @ instruction: 0xf888fa5f │ │ │ │ orrmi pc, r0, #50331648 @ 0x3000000 │ │ │ │ - b 0x1140ae0 │ │ │ │ + b 0x1140a90 │ │ │ │ movwls r0, #29448 @ 0x7308 │ │ │ │ - movwls r2, #25345 @ 0x6301 │ │ │ │ - movwcs r9, #772 @ 0x304 │ │ │ │ - movwls r9, #21251 @ 0x5303 │ │ │ │ + movwls r2, #13056 @ 0x3300 │ │ │ │ + movwcs r9, #4869 @ 0x1305 │ │ │ │ + movwls r9, #17158 @ 0x4306 │ │ │ │ movwls r2, #8973 @ 0x230d │ │ │ │ - blx 0x9ad250 │ │ │ │ - ldmdalt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0xc2d200 │ │ │ │ + ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r7, {r3, ip, sp, lr, pc} │ │ │ │ strbeq pc, [r0], r6, asr #7 @ │ │ │ │ svceq 0x0010f1b8 │ │ │ │ @ instruction: 0xf47f9602 │ │ │ │ - @ instruction: 0xf8d4a86a │ │ │ │ + @ instruction: 0xf8d4a86c │ │ │ │ ldreq r3, [r9, -r8, asr #1] │ │ │ │ - stmdage r5!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdage r7!, {r0, r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r4], r4 │ │ │ │ andseq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ cmpmi r3, r3, asr r2 │ │ │ │ @ instruction: 0xf43f429e │ │ │ │ - blmi 0xfe099438 │ │ │ │ + blmi 0xfe0993f0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ sbcseq pc, r0, r0, asr #12 │ │ │ │ addseq pc, r2, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r3, {r0, r2, r4, r7, r9, sp} │ │ │ │ strmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ mvnvc pc, r0, lsl #10 │ │ │ │ ldrsbeq pc, [r4, #128] @ 0x80 @ │ │ │ │ - ldc2 0, cr15, [r6], {180} @ 0xb4 │ │ │ │ + blx 0xffb2b55a │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ - stmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - ldmdage sp!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage pc!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ svcvc 0x0080f418 │ │ │ │ - ldmibge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmibge ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ svceq 0x000ff018 │ │ │ │ @ instruction: 0xf008d115 │ │ │ │ @ instruction: 0xf1b808f0 │ │ │ │ andsle r0, pc, r0, lsl pc @ │ │ │ │ svceq 0x0020f1b8 │ │ │ │ @ instruction: 0xf1b8d017 │ │ │ │ @ instruction: 0xf47f0f30 │ │ │ │ - stclvs 8, cr10, [r3, #-196]! @ 0xffffff3c │ │ │ │ + stclvs 8, cr10, [r3, #-204]! @ 0xffffff34 │ │ │ │ stmiavs r1!, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef1ac9 │ │ │ │ - movwcs pc, #24427 @ 0x5f6b @ │ │ │ │ + movwcs pc, #24437 @ 0x5f75 @ │ │ │ │ @ instruction: 0xf7ff60e3 │ │ │ │ - vmlal.u8 , d8, d23 │ │ │ │ + vmlal.u8 , d8, d25 │ │ │ │ @ instruction: 0xf0081303 │ │ │ │ @ instruction: 0xf003021f │ │ │ │ strvs r0, [r2, -lr, lsl #6]! │ │ │ │ @ instruction: 0xf7ff6763 │ │ │ │ - @ instruction: 0x4620b81d │ │ │ │ - cdp2 7, 7, cr15, cr6, cr11, {7} │ │ │ │ - ldmdalt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0x4620b81f │ │ │ │ + cdp2 7, 8, cr15, cr0, cr11, {7} │ │ │ │ + ldmdalt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7eb4620 │ │ │ │ - @ instruction: 0xf7fffe45 │ │ │ │ - @ instruction: 0xf64eb813 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + @ instruction: 0xf7fffe4f │ │ │ │ + @ instruction: 0xf64eb815 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d17, d0, d0[4] │ │ │ │ - blmi 0x15af410 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ + blmi 0x15af3c0 │ │ │ │ rscsne pc, r9, #68157440 @ 0x4100000 │ │ │ │ - cdp2 2, 13, cr15, cr8, cr2, {0} │ │ │ │ - msrvc (UNDEF: 108), lr │ │ │ │ + cdp2 2, 10, cr15, cr8, cr2, {0} │ │ │ │ + orrsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r0, pc, asr #4 │ │ │ │ + addseq pc, r0, pc, asr #4 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ @ instruction: 0xf6414b4f │ │ │ │ vhsub.s8 , q9, q15 │ │ │ │ - @ instruction: 0xf64efecb │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + @ instruction: 0xf64efe9b │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d17, d0, d0[4] │ │ │ │ - blmi 0x12ef444 │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ + blmi 0x12ef3f4 │ │ │ │ rscne pc, r5, #68157440 @ 0x4100000 │ │ │ │ - cdp2 2, 11, cr15, cr14, cr2, {0} │ │ │ │ + cdp2 2, 8, cr15, cr14, cr2, {0} │ │ │ │ @ instruction: 0xf3c86f23 │ │ │ │ vaddw.u8 , q11, d1 │ │ │ │ @ instruction: 0xf00806c2 │ │ │ │ - blx 0xfed2fbc4 │ │ │ │ + blx 0xfed2fb74 │ │ │ │ stmdbcs r2, {r0, r1, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ stmdbcs r3, {r1, r4, r5, ip, lr, pc} │ │ │ │ stmdbcs r1, {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ stmib sp, {r2, r3, r5, r6, ip, lr, pc}^ │ │ │ │ ldrbmi r2, [r1], -r3, lsl #4 │ │ │ │ strls r2, [r5], -r1, lsl #4 │ │ │ │ vhsub.s8 d25, d7, d0 │ │ │ │ - vrshr.s64 d17, d21, #64 │ │ │ │ + vsubl.s8 , d0, d13 │ │ │ │ movwls r0, #8722 @ 0x2212 │ │ │ │ - blt 0xfe52d3d0 │ │ │ │ - b 0x144b064 │ │ │ │ + blt 0xfe5ed380 │ │ │ │ + b 0x144b014 │ │ │ │ @ instruction: 0xf00822d8 │ │ │ │ - bcs 0xaf7fc │ │ │ │ + bcs 0xaf7ac │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ smlabtne r3, sp, r9, lr │ │ │ │ biceq pc, r2, r6, asr #7 │ │ │ │ strne pc, [r4], r6, asr #7 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ movwls r9, #8453 @ 0x2105 │ │ │ │ @ instruction: 0x96064651 │ │ │ │ andcs sp, r1, #54 @ 0x36 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ strls r2, [r7], -r0, lsl #12 │ │ │ │ - @ instruction: 0xf8a0f7ef │ │ │ │ - svclt 0x00acf7fe │ │ │ │ + @ instruction: 0xf8aaf7ef │ │ │ │ + svclt 0x00aef7fe │ │ │ │ andcs lr, r4, #3358720 @ 0x334000 │ │ │ │ andcs r4, r1, #84934656 @ 0x5100000 │ │ │ │ andls r4, r0, #32, 12 @ 0x2000000 │ │ │ │ - eorvc pc, r5, #73400320 @ 0x4600000 │ │ │ │ + rsbsvs pc, sp, #73400320 @ 0x4600000 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r9, #9734 @ 0x2606 │ │ │ │ strls r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0xf7ef9607 │ │ │ │ - @ instruction: 0xf7fef963 │ │ │ │ - @ instruction: 0xf64ebf99 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ + @ instruction: 0xf7fef96d │ │ │ │ + @ instruction: 0xf64ebf9b │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ vrhadd.s8 d16, d15, d29 │ │ │ │ - vmla.i d17, d0, d0[1] │ │ │ │ - blmi 0x72f504 │ │ │ │ + vmvn.i32 q8, #4 @ 0x00000004 │ │ │ │ + blmi 0x72f4b4 │ │ │ │ sbcvs pc, sp, #68157440 @ 0x4100000 │ │ │ │ - cdp2 2, 5, cr15, cr14, cr2, {0} │ │ │ │ + cdp2 2, 2, cr15, cr14, cr2, {0} │ │ │ │ andcs r4, r2, #84934656 @ 0x5100000 │ │ │ │ @ instruction: 0xf7f04620 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - svcge 0x007df43e │ │ │ │ - svclt 0x0082f7fe │ │ │ │ + stmdacs r0, {r0, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + svcge 0x007ff43e │ │ │ │ + svclt 0x0084f7fe │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf6469207 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vmvn.i32 q11, #3328 @ 0x00000d00 │ │ │ │ @ instruction: 0xf7ef0212 │ │ │ │ - @ instruction: 0xf7fef86b │ │ │ │ - stmib sp, {r0, r1, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fef875 │ │ │ │ + stmib sp, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ ldrbmi r2, [r1], -r4, lsl #4 │ │ │ │ strls r2, [r6], -r1, lsl #4 │ │ │ │ andls r9, r0, #134217728 @ 0x8000000 │ │ │ │ ldrb r9, [sl], -r7, lsl #4 │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ - adcscc pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + andscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andseq pc, r2, #192, 4 │ │ │ │ movwls r9, #9733 @ 0x2605 │ │ │ │ - blt 0xa2d4a8 │ │ │ │ - addeq r0, sl, r4, lsr #25 │ │ │ │ - eorseq r8, r3, r8, ror #10 │ │ │ │ - mlaseq r3, r0, r5, r8 │ │ │ │ - eorseq r8, r3, ip, ror r5 │ │ │ │ - eorseq r8, r3, r0, asr r5 │ │ │ │ + blt 0xaed458 │ │ │ │ + strdeq r0, [sl], r4 │ │ │ │ + mlaseq r3, r8, r4, r8 │ │ │ │ + eorseq r8, r3, r0, asr #9 │ │ │ │ + eorseq r8, r3, ip, lsr #9 │ │ │ │ + eorseq r8, r3, r0, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc66c8 │ │ │ │ + bl 0xfebc6678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8900ff8 │ │ │ │ @ instruction: 0x460430d0 │ │ │ │ @ instruction: 0xf04fb17b │ │ │ │ andcs r7, r1, r0, lsl #2 │ │ │ │ - blx 0xffc2d484 │ │ │ │ + blx 0x62d436 │ │ │ │ rscvs r2, r3, r2, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svcvs 0x0003bd10 │ │ │ │ vmul.i8 , q2, │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ andcs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ - blvs 0xff6c0d88 │ │ │ │ - blx 0xfea2d4b0 │ │ │ │ + blvs 0xff6c0d38 │ │ │ │ + blx 0xff42d460 │ │ │ │ strvs r6, [r3, #3427]! @ 0xd63 │ │ │ │ svcvs 0x0040e7e1 │ │ │ │ - b 0x1133684 │ │ │ │ + b 0x1133634 │ │ │ │ @ instruction: 0xf0b41000 │ │ │ │ - vtst.8 d31, d23, d9 │ │ │ │ + vadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vst2.32 {d18-d21}, [pc :64], r5 │ │ │ │ ldmdavs r9, {r3, r9, ip, sp, lr} │ │ │ │ - stc2l 0, cr15, [r4, #-740] @ 0xfffffd1c │ │ │ │ + ldc2 0, cr15, [r8, #-740] @ 0xfffffd1c │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc673c │ │ │ │ + bl 0xfebc66ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ stclvs 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ - blvs 0xff6c0d60 │ │ │ │ - bne 0xfe709760 │ │ │ │ - blx 0xfe0ad4fc │ │ │ │ + blvs 0xff6c0d10 │ │ │ │ + bne 0xfe709710 │ │ │ │ + blx 0xfeaad4ac │ │ │ │ rscvs r2, r3, ip, lsl #6 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ movweq pc, #4128 @ 0x1020 @ │ │ │ │ @@ -97442,23 +97422,23 @@ │ │ │ │ andeq pc, r1, r0 │ │ │ │ addsmi r4, r1, r8, lsl r4 │ │ │ │ sbceq lr, r0, r1, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmplt r8, fp, asr #16 │ │ │ │ @ instruction: 0xf00133ce │ │ │ │ - bl 0x6f5b4 │ │ │ │ + bl 0x6f564 │ │ │ │ sbceq r0, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf003088a │ │ │ │ sbccc r0, lr, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0000088 │ │ │ │ - bl 0x12f5dc │ │ │ │ - bl 0x702d8 │ │ │ │ + bl 0x12f58c │ │ │ │ + bl 0x70288 │ │ │ │ smlabtcs r0, r3, r0, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ @ instruction: 0xf003448c │ │ │ │ @@ -97468,182 +97448,182 @@ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbcs r6, {r0, r2, r3, r8, r9, fp, ip} │ │ │ │ stmdbcs r9!, {r0, r3, r5, r8, fp, sp} │ │ │ │ andeq r1, r6, r2, lsr #8 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - sha1c.32 , , │ │ │ │ + vfma.f32 d27, d7, d25 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bllt 0xff42b908 │ │ │ │ + bllt 0xfe92b8b8 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - vfma.f32 d27, d7, d19 │ │ │ │ + @ instruction: 0xf247bc07 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - stclt 0, cr15, [r8], {185} @ 0xb9 │ │ │ │ + bllt 0xff7ab8d4 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3037] @ 0xfffff423 │ │ │ │ + strlt fp, [r0, #-2993] @ 0xfffff44f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 108), lr │ │ │ │ + orrsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0x900042b7 │ │ │ │ - stc2 1, cr15, [r0], {203} @ 0xcb │ │ │ │ - ldrsbteq r8, [r3], -r0 │ │ │ │ + blx 0xff5abd52 │ │ │ │ + eorseq r8, r3, r0, lsl #10 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2819 @ 0xb03 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x3236dc │ │ │ │ - blcs 0x1236bc │ │ │ │ + blcs 0x32368c │ │ │ │ + blcs 0x12366c │ │ │ │ vand d29, d7, d4 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcrlt 0, 2, pc, cr14, cr9, {5} @ │ │ │ │ + mcrlt 0, 1, pc, cr2, cr9, {5} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf247be7f │ │ │ │ + @ instruction: 0xf247be53 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcrlt 0, 5, pc, cr14, cr9, {5} @ │ │ │ │ + mcrlt 0, 4, pc, cr2, cr9, {5} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebc68d0 │ │ │ │ + bl 0xfebc6880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf64e2000 │ │ │ │ - vmla.f d23, d0, d0[7] │ │ │ │ - blmi 0x12fb98 │ │ │ │ + vsra.s64 d22, d12, #64 │ │ │ │ + blmi 0x12fb48 │ │ │ │ sbcmi pc, sl, #64, 4 │ │ │ │ @ instruction: 0xf1cb9000 │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ - eorseq r8, r3, r4, ror #11 │ │ │ │ + svclt 0x0000fb97 │ │ │ │ + eorseq r8, r3, r4, lsl r5 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2817 @ 0xb01 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x123754 │ │ │ │ + blcs 0x123704 │ │ │ │ stmiblt r3!, {r0, r1, r2, ip, lr, pc} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - @ instruction: 0xf247bc01 │ │ │ │ + vpadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcrrlt 0, 11, pc, r2, cr9 @ │ │ │ │ + ldclt 0, cr15, [r6], {185} @ 0xb9 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3095] @ 0xfffff3e9 │ │ │ │ + strlt fp, [r0, #-3051] @ 0xfffff415 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 108), lr │ │ │ │ + orrsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ ldrdls r4, [r0], -sp │ │ │ │ - blx 0xfe22be96 │ │ │ │ - ldrshteq r8, [r3], -r8 │ │ │ │ + blx 0x172be46 │ │ │ │ + eorseq r8, r3, r8, lsr #10 │ │ │ │ stceq 0, cr15, [r1], {33} @ 0x21 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ stclvc 5, cr15, [lr], {12} │ │ │ │ strmi r2, [ip], #2818 @ 0xb02 │ │ │ │ tstpeq r7, r3 @ p-variant is OBSOLETE │ │ │ │ vpmax.s8 d15, d1, d2 │ │ │ │ sbceq lr, ip, #2048 @ 0x800 │ │ │ │ - blcs 0x1637ac │ │ │ │ + blcs 0x16375c │ │ │ │ vrhadd.s8 d29, d7, d13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - mcrlt 0, 7, pc, cr4, cr9, {5} @ │ │ │ │ + mrclt 0, 5, APSR_nzcv, cr8, cr9, {5} │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0b96819 │ │ │ │ - strlt fp, [r0, #-3769] @ 0xfffff147 │ │ │ │ + strlt fp, [r0, #-3725] @ 0xfffff173 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ andcs fp, r0, r3, lsl #1 │ │ │ │ - msrvc (UNDEF: 108), lr │ │ │ │ + orrsvs pc, ip, lr, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ andls r4, r0, sp, ror #5 │ │ │ │ - blx 0x152befe │ │ │ │ - eorseq r8, r3, r0, lsl r6 │ │ │ │ + blx 0xa2beae │ │ │ │ + eorseq r8, r3, r0, asr #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 13, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [pc], -r6, asr #1 │ │ │ │ @ instruction: 0x46054b1b │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movtls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8ddab04 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r0 │ │ │ │ smlabbcs r0, r0, r2, r7 │ │ │ │ vmin.s32 d4, d6, d8 │ │ │ │ - @ instruction: 0xf8cdea26 │ │ │ │ + @ instruction: 0xf8cde9f6 │ │ │ │ andls r8, r2, r0 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stmiavs r4!, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf4144632 │ │ │ │ stcmi 15, cr0, [pc], {-0} │ │ │ │ ldreq pc, [r8, #-420] @ 0xfffffe5c │ │ │ │ strtmi fp, [ip], -r8, lsl #30 │ │ │ │ @ instruction: 0xf0699401 │ │ │ │ - blmi 0x32ec44 │ │ │ │ - blls 0x11c989c │ │ │ │ + blmi 0x32eb44 │ │ │ │ + blls 0x11c984c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vorn q4, , q8 │ │ │ │ - svclt 0x0000fc3d │ │ │ │ + svclt 0x0000fc05 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r8, r3, r0, asr #12 │ │ │ │ + eorseq r8, r3, r0, ror r5 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebc6a6c │ │ │ │ + bl 0xfebc6a1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ stmvs ip, {r1, r3, r6, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf0b34605 │ │ │ │ - strtmi pc, [r2], -pc, lsr #20 │ │ │ │ + strtmi pc, [r2], -r3, lsl #20 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7ec4628 │ │ │ │ - strtmi pc, [r0], -r9, lsl #26 │ │ │ │ + @ instruction: 0x4620fd13 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6aa0 │ │ │ │ + bl 0xfebc6a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-992] @ 0xfffffc20 │ │ │ │ stcvs 6, cr4, [r3], #-8 │ │ │ │ ldcleq 0, cr15, [r0], #76 @ 0x4c │ │ │ │ - blvs 0xfe963d14 │ │ │ │ + blvs 0xfe963cc4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ stclvs 0, cr13, [r0], #-108 @ 0xffffff94 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ stmdbcs pc, {r0, r1, r2, r4, ip, lr, pc} @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r6, sl, fp, ip, lr, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr8, {3} │ │ │ │ stmdale pc, {r1, r2, r3, r8, r9, fp, sp} @ │ │ │ │ @@ -97659,34 +97639,34 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbcs r0, {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ mcrne 13, 2, sp, cr11, cr6, {7} │ │ │ │ ldmle r3!, {r1, r2, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf850a001 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq pc, r6, r5, asr r9 @ │ │ │ │ - andeq pc, r6, r9, asr #18 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - andeq pc, r6, sp, ror #17 │ │ │ │ - muleq r6, r5, r9 │ │ │ │ - muleq r6, r5, r9 │ │ │ │ - andeq pc, r6, sp, ror #18 │ │ │ │ - andeq pc, r6, sp, ror #18 │ │ │ │ + andeq pc, r6, r5, lsl #18 │ │ │ │ + strdeq pc, [r6], -r9 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + muleq r6, sp, r8 │ │ │ │ + andeq pc, r6, r5, asr #18 │ │ │ │ + andeq pc, r6, r5, asr #18 │ │ │ │ + andeq pc, r6, sp, lsl r9 @ │ │ │ │ + andeq pc, r6, sp, lsl r9 @ │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ sbcle r2, ip, r0, lsl #16 │ │ │ │ @ instruction: 0xf02a4610 │ │ │ │ - strdcc pc, [r1], -pc @ │ │ │ │ + ldrdcc pc, [r1], -r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [ip], #130 @ 0x82 │ │ │ │ subne pc, r0, r3, asr #7 │ │ │ │ adcsle r2, sl, r0, lsl #16 │ │ │ │ @@ -97717,288 +97697,288 @@ │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stmdblt fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r1, r2, r3, r8, fp, ip, sp, pc} │ │ │ │ stmdavs r7!, {r0, r1, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf970f0b3 │ │ │ │ + @ instruction: 0xf944f0b3 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcrr2 7, 14, pc, sl, cr12 @ │ │ │ │ - bllt 0xfe149f98 │ │ │ │ + mrrc2 7, 14, pc, r4, cr12 @ │ │ │ │ + bllt 0xfe149f48 │ │ │ │ umlalscc pc, r2, r5, r8 @ │ │ │ │ stmdavs r3!, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ andle r2, ip, sp, lsl #22 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x4628463a │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ec43f0 │ │ │ │ - stmdbvs r3!, {r0, r1, r2, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ + stmdbvs r3!, {r0, r4, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ stmdblt r6, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf8d583f0 │ │ │ │ strbmi r3, [r9], -r8, lsl #1 │ │ │ │ ldrdcs pc, [r4], r5 │ │ │ │ @ instruction: 0xf0034628 │ │ │ │ @ instruction: 0xf042030f │ │ │ │ andls r0, r0, #536870926 @ 0x2000000e │ │ │ │ @ instruction: 0xf7ef463a │ │ │ │ - stmdbvs r3!, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ bicsle r2, r8, r0, lsl #22 │ │ │ │ strbmi lr, [r2], -r4, ror #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfefabd54 │ │ │ │ + blx 0xfe4abd04 │ │ │ │ strbmi lr, [r2], -r8, asr #15 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - blx 0xfee2bd60 │ │ │ │ - blmi 0x3a99bc │ │ │ │ + blx 0xfe32bd10 │ │ │ │ + blmi 0x3a996c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpvs r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r1, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ vtst.8 , , q1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi r4, [sl], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b46808 │ │ │ │ - cdpcs 8, 0, cr15, cr0, cr1, {2} │ │ │ │ + mcrcs 8, 0, pc, cr0, cr5, {0} @ │ │ │ │ @ instruction: 0xe7c8d0b1 │ │ │ │ - addeq r0, sl, r8, asr #9 │ │ │ │ + addeq r0, sl, r8, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc6cc4 │ │ │ │ + bl 0xfebc6c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r3, r2, r2, lsr r2 │ │ │ │ ldrle r0, [r3, #-1436]! @ 0xfffffa64 │ │ │ │ - blcs 0x349b04 │ │ │ │ + blcs 0x349ab4 │ │ │ │ ldreq sp, [r2], r9 │ │ │ │ @ instruction: 0xf1a3d514 │ │ │ │ @ instruction: 0xf1a30208 │ │ │ │ stccs 4, cr0, [r1], {14} │ │ │ │ - bcs 0xdf90c │ │ │ │ + bcs 0xdf8bc │ │ │ │ movwcs sp, #43020 @ 0xa80c │ │ │ │ @ instruction: 0xf8d0600b │ │ │ │ stmiblt ip, {r4, r7, lr}^ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ rscsle r2, r2, sl, lsl #22 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ - @ instruction: 0xff40f7f3 │ │ │ │ + @ instruction: 0xff4af7f3 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ @ instruction: 0xf7f39400 │ │ │ │ - @ instruction: 0xe7edfe37 │ │ │ │ - cmppvs r8, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + strb pc, [sp, r1, asr #28]! @ │ │ │ │ + orrpl pc, r8, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmpppl r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, ip, r4, asr #12 │ │ │ │ + adcmi pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ sbcscs pc, lr, #64, 4 │ │ │ │ - blx 0xff7ac364 │ │ │ │ + blx 0xfebac314 │ │ │ │ stmvs r9, {r0, r1, r3, r6, r8, ip, sp, pc} │ │ │ │ andle r2, r1, pc, lsl #18 │ │ │ │ - mcrrlt 7, 14, pc, ip, cr12 @ │ │ │ │ + mrrclt 7, 14, pc, r6, cr12 @ │ │ │ │ cmnpmi r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ef4610 │ │ │ │ - andcs fp, r0, r5, asr #17 │ │ │ │ + andcs fp, r0, pc, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movwhi lr, #10705 @ 0x29d1 │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ ldrmi r4, [r5], -r7, lsl #12 │ │ │ │ @ instruction: 0xf1c8b90b │ │ │ │ stmdblt sp, {fp} │ │ │ │ movtlt r6, #47395 @ 0xb923 │ │ │ │ @ instruction: 0xf0b36826 │ │ │ │ - @ instruction: 0x4632f897 │ │ │ │ + ldrtmi pc, [r2], -fp, ror #16 @ │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - stmdbvs r3!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle r9, r0, lsl #22 │ │ │ │ umlalscc pc, r2, r7, r8 @ │ │ │ │ - bllt 0x7de254 │ │ │ │ + bllt 0x7de204 │ │ │ │ teqlt r3, r3, lsr #18 │ │ │ │ @ instruction: 0xb3bb6963 │ │ │ │ ldrtmi r6, [r2], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7ec4638 │ │ │ │ - @ instruction: 0x4628fc13 │ │ │ │ + @ instruction: 0x4628fc1d │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x3c9c80 │ │ │ │ + blcs 0x3c9c30 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdblt sp, {r0, r1, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #10 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf864f0b3 │ │ │ │ + @ instruction: 0xf838f0b3 │ │ │ │ ldrdcc pc, [r8], r7 │ │ │ │ ldrdcs pc, [r4], r7 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ rsceq pc, r2, #66 @ 0x42 │ │ │ │ andls r4, r0, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ef4632 │ │ │ │ - @ instruction: 0xe7c9fbbf │ │ │ │ + strb pc, [r9, r9, asr #23] @ │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - sbfx pc, r9, #19, #32 │ │ │ │ + ldr pc, [pc, sp, lsr #19]! │ │ │ │ ldrtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xe7c1f9d3 │ │ │ │ + strb pc, [r1, r7, lsr #19] @ │ │ │ │ vnmls.f64 d4, d13, d11 │ │ │ │ vrecps.f32 q9, q6, q8 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-401 @ 0xfffffe6f │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ andls r4, r0, #838860800 @ 0x32000000 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff5ef0b3 │ │ │ │ + @ instruction: 0xff32f0b3 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - addeq r0, sl, r2, lsl #6 │ │ │ │ + addeq r0, sl, r2, asr r3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf0b34607 │ │ │ │ - @ instruction: 0xf640f81f │ │ │ │ + @ instruction: 0xf0b24607 │ │ │ │ + @ instruction: 0xf640fff3 │ │ │ │ strmi r4, [r5], -r4, lsl #5 │ │ │ │ @ instruction: 0xf0b96831 │ │ │ │ - @ instruction: 0xf0b3f91b │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2f8ef │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94604 │ │ │ │ - @ instruction: 0x4629f913 │ │ │ │ + strtmi pc, [r9], -r7, ror #17 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4629fa9d │ │ │ │ + @ instruction: 0x4629fa71 │ │ │ │ @ instruction: 0xf04f4628 │ │ │ │ @ instruction: 0xf0b74200 │ │ │ │ - @ instruction: 0x4621fb99 │ │ │ │ + strtmi pc, [r1], -sp, ror #22 │ │ │ │ andcs r4, r4, #32, 12 @ 0x2000000 │ │ │ │ - blx 0xfe52bfb8 │ │ │ │ + blx 0x1a2bf68 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf0b74620 │ │ │ │ - @ instruction: 0x463bfaf5 │ │ │ │ + ldrtmi pc, [fp], -r9, asr #21 @ │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf0b72009 │ │ │ │ - svclt 0x0000bd4f │ │ │ │ - blvs 0xfe54b104 │ │ │ │ + svclt 0x0000bd23 │ │ │ │ + blvs 0xfe54b0b4 │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ push {r1, r3, r7, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebc6f10 │ │ │ │ + bl 0xfebc6ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ addlt r3, r2, ip, asr #1 │ │ │ │ ldrbeq r4, [sp], r4, lsl #12 │ │ │ │ @ instruction: 0xf890d56d │ │ │ │ - blcs 0x7bfec │ │ │ │ + blcs 0x7bf9c │ │ │ │ movwcs sp, #4201 @ 0x1069 │ │ │ │ rsbscc pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0x07186c13 │ │ │ │ adchi pc, r8, r0 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0b2460f │ │ │ │ - @ instruction: 0xf640ffcb │ │ │ │ + @ instruction: 0xf640ff9f │ │ │ │ strmi r4, [r6], -r8, lsl #5 │ │ │ │ @ instruction: 0xf0b96829 │ │ │ │ - @ instruction: 0xf0b2f8c7 │ │ │ │ - stmdavs r9!, {r0, r1, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2f89b │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b94605 │ │ │ │ - @ instruction: 0xf04ff8bf │ │ │ │ + @ instruction: 0xf04ff893 │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - @ instruction: 0xf04ffa49 │ │ │ │ + @ instruction: 0xf04ffa1d │ │ │ │ ldrtmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74630 │ │ │ │ - strtmi pc, [r9], -r5, asr #22 │ │ │ │ + @ instruction: 0x4629fb19 │ │ │ │ andcs r4, r8, #40, 12 @ 0x2800000 │ │ │ │ - blx 0x102c060 │ │ │ │ + blx 0x52c010 │ │ │ │ ldrtmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - strtmi pc, [r0], -r1, lsr #21 │ │ │ │ - blx 0xfadd44 │ │ │ │ + @ instruction: 0x4620fa75 │ │ │ │ + blx 0x122dcf4 │ │ │ │ cdpvs 6, 10, cr4, cr3, cr9, {1} │ │ │ │ andcs r2, r8, r0, lsl #4 │ │ │ │ - ldc2l 0, cr15, [sl], #732 @ 0x2dc │ │ │ │ + stc2l 0, cr15, [lr], {183} @ 0xb7 │ │ │ │ @ instruction: 0x5090f8d4 │ │ │ │ cmnle sp, r0, lsl #26 │ │ │ │ strvs lr, [r0, #-2519] @ 0xfffff629 │ │ │ │ strtmi r6, [lr], #-2235 @ 0xfffff745 │ │ │ │ - blcs 0x13f5b8 │ │ │ │ + blcs 0x13f568 │ │ │ │ mrccs 0, 1, sp, cr15, cr14, {0} │ │ │ │ cdpcs 12, 1, cr13, cr15, cr1, {1} │ │ │ │ ldrbeq sp, [r2, r7, lsl #26]! │ │ │ │ stcvs 5, cr13, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ svclt 0x00080f0e │ │ │ │ @ instruction: 0x4620261f │ │ │ │ - stc2l 0, cr15, [r4], {42} @ 0x2a │ │ │ │ + ldc2 0, cr15, [ip], {42} @ 0x2a │ │ │ │ @ instruction: 0x2000b1b0 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - ubfxeq pc, r3, #24, #12 │ │ │ │ + strbeq pc, [fp, r7, lsr #24]! @ │ │ │ │ strle r4, [sp, #-1664]! @ 0xfffff980 │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf102fa45 │ │ │ │ @ instruction: 0xf7ff4415 │ │ │ │ strht pc, [r5], -sp @ │ │ │ │ rsbeq r0, sp, r6, ror r0 │ │ │ │ cdpcs 6, 3, cr3, cr15, cr1, {0} │ │ │ │ @ instruction: 0x4620dd14 │ │ │ │ - blx 0x182de02 │ │ │ │ + blx 0x182ddb2 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stclle 14, cr2, [sl], {31} │ │ │ │ @ instruction: 0xf02a4620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r6, ror #1 │ │ │ │ @ instruction: 0xf0b32100 │ │ │ │ - strmi pc, [r0], r3, lsr #24 │ │ │ │ + @ instruction: 0x4680fbf7 │ │ │ │ adcsmi r1, r7, #28416 @ 0x6f00 │ │ │ │ strtmi sp, [pc], -sl, lsl #24 │ │ │ │ movwcs r1, #12393 @ 0x3069 │ │ │ │ strbmi r2, [r0], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff3703 │ │ │ │ strcc pc, [r2, #-3211] @ 0xfffff375 │ │ │ │ ldclle 2, cr4, [r4, #732]! @ 0x2dc │ │ │ │ @@ -98006,40 +97986,40 @@ │ │ │ │ adcmi r3, lr, #1048576 @ 0x100000 │ │ │ │ stcvs 1, cr13, [r3, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andle r6, fp, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, r7, r0, ror pc │ │ │ │ @ instruction: 0xf0b32000 │ │ │ │ - andcs pc, r4, #238592 @ 0x3a400 │ │ │ │ + andcs pc, r4, #193536 @ 0x2f400 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf9e2f7ec │ │ │ │ + @ instruction: 0xf9ecf7ec │ │ │ │ @ instruction: 0xf7ee4620 │ │ │ │ - andcs pc, r1, r9, ror #30 │ │ │ │ + andcs pc, r1, r3, ror pc @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r1, lsl r2 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - ldc2l 7, cr15, [sl], #-972 @ 0xfffffc34 │ │ │ │ + stc2 7, cr15, [r4], {243} @ 0xf3 │ │ │ │ rsbne lr, r9, r6, lsr #15 │ │ │ │ movwcs r4, #9792 @ 0x2640 │ │ │ │ ldrtmi r2, [sp], -r0, lsl #4 │ │ │ │ mrrc2 7, 15, pc, r4, cr15 @ │ │ │ │ @ instruction: 0xf644e7cc │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q8, d8 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ - blmi 0xeff90 │ │ │ │ + vshr.s64 q10, q0, #64 │ │ │ │ + blmi 0xeff40 │ │ │ │ vqsub.s8 d2, d18, d25 │ │ │ │ - svclt 0x0000f91b │ │ │ │ - eorseq r8, r3, r4, ror #12 │ │ │ │ + svclt 0x0000f8eb │ │ │ │ + mlaseq r3, r4, r5, r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @@ -98057,140 +98037,140 @@ │ │ │ │ rscseq r0, sl, r8, asr r0 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ ldrshteq r0, [sl], #10 │ │ │ │ eorseq r0, r1, r3, asr r0 │ │ │ │ adcseq r0, r8, pc │ │ │ │ - @ instruction: 0xff84f0ae │ │ │ │ + @ instruction: 0xff58f0ae │ │ │ │ @ instruction: 0xf0ae4604 │ │ │ │ - strmi pc, [r0], r1, lsl #31 │ │ │ │ + pkhtbmi pc, r0, r5, asr #30 @ │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x4639fe93 │ │ │ │ strtmi r2, [r8], -r0, lsl #4 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ - @ instruction: 0xff6ef0b6 │ │ │ │ + @ instruction: 0xff42f0b6 │ │ │ │ @ instruction: 0xf0b64620 │ │ │ │ - tstpcs r1, r5, ror #30 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r1, r9, lsr pc @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0274628 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf1b860e8 │ │ │ │ sbcle r0, r1, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b64640 │ │ │ │ - sbfx pc, r7, #30, #30 │ │ │ │ + ldr pc, [sp, fp, lsr #30]! │ │ │ │ ldrtmi r2, [r9], -r1, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ @ instruction: 0xf0b24606 │ │ │ │ - vceq.f32 d31, d23, d17 │ │ │ │ + @ instruction: 0xf247fe75 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b86819 │ │ │ │ - movwcs pc, #3993 @ 0xf99 @ │ │ │ │ + movwcs pc, #3949 @ 0xf6d @ │ │ │ │ @ instruction: 0x46322110 │ │ │ │ tstls r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf0b84621 │ │ │ │ - andcs pc, r4, #4079616 @ 0x3e4000 │ │ │ │ + andcs pc, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf6404620 │ │ │ │ @ instruction: 0xf7ec41a4 │ │ │ │ - movwcs pc, #55617 @ 0xd941 @ │ │ │ │ + movwcs pc, #55627 @ 0xd94b @ │ │ │ │ ldr r6, [fp, fp, ror #1] │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ ldrmi r4, [r0, r8, lsr #12]! │ │ │ │ andcs lr, r1, #39321600 @ 0x2580000 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ stcvs 7, cr4, [fp, #-704]! @ 0xfffffd40 │ │ │ │ - blvs 0xfe7017fc │ │ │ │ + blvs 0xfe7017ac │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr3 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b2d00f │ │ │ │ - @ instruction: 0xf04ffe71 │ │ │ │ + @ instruction: 0xf04ffe45 │ │ │ │ strtmi r6, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf0b74604 │ │ │ │ - tstpcs r0, #16580608 @ p-variant is OBSOLETE @ 0xfd0000 │ │ │ │ + tstpcs r0, #13697024 @ p-variant is OBSOLETE @ 0xd10000 │ │ │ │ msrvs SPSR_fsx, pc, asr #8 │ │ │ │ andcs r4, r2, sl, lsl r6 │ │ │ │ @ instruction: 0xf0c79400 │ │ │ │ - @ instruction: 0x4629feb7 │ │ │ │ + strtmi pc, [r9], -fp, lsl #29 │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf0b74628 │ │ │ │ - @ instruction: 0xf0b2f8ef │ │ │ │ - @ instruction: 0xf247fe5b │ │ │ │ + @ instruction: 0xf0b2f8c3 │ │ │ │ + vceq.f32 d31, d7, d31 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b86819 │ │ │ │ - qsaxmi pc, r1, r3 @ │ │ │ │ + strtmi pc, [r1], -r7, lsr #30 │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - @ instruction: 0x462af8dd │ │ │ │ + @ instruction: 0x462af8b1 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf940f0b7 │ │ │ │ + @ instruction: 0xf914f0b7 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ mvnsvs pc, r0, asr #12 │ │ │ │ - @ instruction: 0xf8f8f7ec │ │ │ │ + @ instruction: 0xf902f7ec │ │ │ │ @ instruction: 0x4639e754 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ - bmi 0xd41f28 │ │ │ │ + bmi 0xd41ed8 │ │ │ │ svcne 0x0070ee1d │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmpl fp, {r2, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ strtmi r9, [r3], #-0 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0x4628fd51 │ │ │ │ - blx 0x142e094 │ │ │ │ + strtmi pc, [r8], -r5, lsr #26 │ │ │ │ + blx 0x142e044 │ │ │ │ @ instruction: 0xf04fe736 │ │ │ │ ldrtmi r0, [r9], -r0, lsl #16 │ │ │ │ strtmi r2, [r8], -r1, lsl #4 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0x460447b0 │ │ │ │ - mrc2 0, 0, pc, cr4, cr2, {5} │ │ │ │ + stc2l 0, cr15, [r8, #712]! @ 0x2c8 │ │ │ │ andscs r4, pc, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf0b74681 │ │ │ │ - @ instruction: 0xf0b2fa85 │ │ │ │ - ldmdavs r9!, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2fa59 │ │ │ │ + ldmdavs r9!, {r0, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404606 │ │ │ │ @ instruction: 0xf0b84208 │ │ │ │ - strbmi pc, [sl], -r9, lsl #30 @ │ │ │ │ + @ instruction: 0x464afedd │ │ │ │ ldrtmi r2, [r1], -r1, lsl #6 │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf0b82303 │ │ │ │ - ldrtmi pc, [r0], -r9, ror #18 @ │ │ │ │ + @ instruction: 0x4630f93d │ │ │ │ @ instruction: 0xf6402204 │ │ │ │ @ instruction: 0xf7ec4108 │ │ │ │ - @ instruction: 0x4621f8b1 │ │ │ │ + @ instruction: 0x4621f8bb │ │ │ │ @ instruction: 0xf06f4620 │ │ │ │ @ instruction: 0xf0b74270 │ │ │ │ - bmi 0x4ae30c │ │ │ │ + bmi 0x4ae20c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2105 @ 0xfffff7c7 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [ip], #-512 @ 0xfffffe00 │ │ │ │ vshl.s8 d20, d11, d12 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andcs pc, sp, sp, lsl #26 │ │ │ │ + andcs pc, sp, r1, ror #25 │ │ │ │ andcs lr, r0, lr, lsr #14 │ │ │ │ - cmpppl r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b04 │ │ │ │ ldrdls r7, [r0], -r2 │ │ │ │ - cdp2 1, 10, cr15, cr0, cr10, {6} │ │ │ │ - addeq pc, r9, r8, ror #29 │ │ │ │ - addeq pc, r9, lr, asr lr @ │ │ │ │ - eorseq r8, r3, r4, ror r6 │ │ │ │ + cdp2 1, 7, cr15, cr4, cr10, {6} │ │ │ │ + addeq pc, r9, r8, lsr pc @ │ │ │ │ + addeq pc, r9, lr, lsr #29 │ │ │ │ + eorseq r8, r3, r4, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ @ instruction: 0xf7ff460f │ │ │ │ @@ -98207,213 +98187,213 @@ │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ subseq r0, ip, ip, asr r0 │ │ │ │ rscseq r0, pc, r2, lsl r1 @ │ │ │ │ ldrdeq r0, [r7], #-3 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ @ instruction: 0xd148429f │ │ │ │ - ldc2 0, cr15, [ip, #712] @ 0x2c8 │ │ │ │ + ldc2l 0, cr15, [r0, #-712]! @ 0xfffffd38 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r3, r4, r5, r6, r7, r9, sp, lr} │ │ │ │ - mrc2 0, 4, pc, cr4, cr8, {5} │ │ │ │ + mcr2 0, 3, pc, cr8, cr8, {5} @ │ │ │ │ rsbsmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf81ef0b7 │ │ │ │ + @ instruction: 0xfff2f0b6 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blvs 0xfe70b674 │ │ │ │ + blvs 0xfe70b624 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 13, sp, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xf0b2d0d4 │ │ │ │ - blmi 0xfeaef7c0 │ │ │ │ + blmi 0xfeaef6c0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r0], #-716 @ 0xfffffd34 │ │ │ │ + mcrr2 0, 11, pc, r4, cr3 @ │ │ │ │ rsbsmi pc, r8, #79 @ 0x4f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffe8f0b6 │ │ │ │ + @ instruction: 0xffbcf0b6 │ │ │ │ andcs lr, r0, r8, asr #15 │ │ │ │ - cmpppl r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r8, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ mulls r0, r9, fp │ │ │ │ eorscs pc, r1, #64, 4 │ │ │ │ - cdp2 1, 1, cr15, cr6, cr10, {6} │ │ │ │ - stc2l 0, cr15, [r8, #-712] @ 0xfffffd38 │ │ │ │ + stc2l 1, cr15, [sl, #808]! @ 0x328 │ │ │ │ + ldc2 0, cr15, [ip, #-712] @ 0xfffffd38 │ │ │ │ @ instruction: 0xf0b24607 │ │ │ │ - blmi 0xfe5ef768 │ │ │ │ + blmi 0xfe5ef668 │ │ │ │ svclt 0x0070ee1d │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r9, [r2], r2, lsl #14 │ │ │ │ andcc pc, r3, fp, asr r8 @ │ │ │ │ ldmibne sl, {r3, fp, sp, lr}^ │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0b3443b │ │ │ │ - svcls 0x0002fc41 │ │ │ │ + svcls 0x0002fc15 │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xffb8f0b6 │ │ │ │ - stc2 0, cr15, [r4, #-712]! @ 0xfffffd38 │ │ │ │ + @ instruction: 0xff8cf0b6 │ │ │ │ + ldc2l 0, cr15, [r8], #712 @ 0x2c8 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf6404681 │ │ │ │ @ instruction: 0xf0b84208 │ │ │ │ - andcs pc, r8, #496 @ 0x1f0 │ │ │ │ + andcs pc, r8, #15552 @ 0x3cc0 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - @ instruction: 0xffaaf0b6 │ │ │ │ + @ instruction: 0xff7ef0b6 │ │ │ │ @ instruction: 0x4651221c │ │ │ │ @ instruction: 0xf0b74650 │ │ │ │ - ldrbmi pc, [r2], -fp, lsr #18 @ │ │ │ │ + @ instruction: 0x4652f8ff │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf808f0b7 │ │ │ │ + @ instruction: 0xffdcf0b6 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf06f47a8 │ │ │ │ strbmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0b64648 │ │ │ │ - andcs pc, r4, #596 @ 0x254 │ │ │ │ + andcs pc, r4, #420 @ 0x1a4 │ │ │ │ tstpmi r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - @ instruction: 0xf0b2ffb5 │ │ │ │ - @ instruction: 0xf8d8fcfb │ │ │ │ + @ instruction: 0xf0b2ffbf │ │ │ │ + @ instruction: 0xf8d8fccf │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r4, [r5], -ip, lsl #5 │ │ │ │ - ldc2l 0, cr15, [r6, #736]! @ 0x2e0 │ │ │ │ + stc2l 0, cr15, [sl, #736] @ 0x2e0 │ │ │ │ vpmax.s8 q10, q6, │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ @ instruction: 0xf85b0000 │ │ │ │ andcs r3, r0, #2 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2 0, cr15, [lr], {179} @ 0xb3 │ │ │ │ + blx 0xff92c596 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ ldrb pc, [r6, -fp, lsl #18] @ │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - ldc2 0, cr15, [r4, #696] @ 0x2b8 │ │ │ │ + stc2l 0, cr15, [r8, #-696]! @ 0xfffffd48 │ │ │ │ @ instruction: 0xf7ff4681 │ │ │ │ @ instruction: 0xf0b2fca7 │ │ │ │ - ldmdavs r9!, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6404680 │ │ │ │ @ instruction: 0xf0b8428c │ │ │ │ - strbmi pc, [r2], -pc, asr #27 @ │ │ │ │ + strbmi pc, [r2], -r3, lsr #27 @ │ │ │ │ movwcs r4, #5681 @ 0x1631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ - stc2 0, cr15, [r2, #696] @ 0x2b8 │ │ │ │ + ldc2l 0, cr15, [r6, #-696] @ 0xfffffd48 │ │ │ │ @ instruction: 0xf0b64680 │ │ │ │ - @ instruction: 0x4648fd77 │ │ │ │ - stc2l 0, cr15, [lr, #-728]! @ 0xfffffd28 │ │ │ │ + strbmi pc, [r8], -fp, asr #26 @ │ │ │ │ + stc2l 0, cr15, [r2, #-728] @ 0xfffffd28 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - cdp2 0, 6, cr15, cr14, cr6, {1} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr6, {1} │ │ │ │ teqle r8, r0, lsl #16 │ │ │ │ @ instruction: 0xf1b860e0 │ │ │ │ sbcsle r0, r3, r0, lsl #30 │ │ │ │ @ instruction: 0xf0b64640 │ │ │ │ - strb pc, [pc, r1, ror #26] @ │ │ │ │ - ldc2 0, cr15, [r0], #712 @ 0x2c8 │ │ │ │ + @ instruction: 0xe7cffd35 │ │ │ │ + stc2 0, cr15, [r4], {178} @ 0xb2 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf6404607 │ │ │ │ ldmdavs r9, {r2, r5, r7, r9, lr} │ │ │ │ - stc2 0, cr15, [r8, #736]! @ 0x2e0 │ │ │ │ + ldc2l 0, cr15, [ip, #-736]! @ 0xfffffd20 │ │ │ │ andcs r2, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf880f0b8 │ │ │ │ + @ instruction: 0xf854f0b8 │ │ │ │ movwcs lr, #1810 @ 0x712 │ │ │ │ @ instruction: 0x461a4631 │ │ │ │ strmi r4, [r8, r0, lsr #12]! │ │ │ │ @ instruction: 0xf0b2e711 │ │ │ │ - blmi 0x10af60c │ │ │ │ + blmi 0x10af50c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - blx 0xfe62c6a6 │ │ │ │ + blx 0x1b2c656 │ │ │ │ @ instruction: 0xf0b2e6f4 │ │ │ │ - sxtab16mi pc, r3, pc, ror #24 @ │ │ │ │ - ldc2l 0, cr15, [ip], #-712 @ 0xfffffd38 │ │ │ │ + pkhtbmi pc, r3, r3, asr #24 @ │ │ │ │ + mrrc2 0, 11, pc, r0, cr2 @ │ │ │ │ @ instruction: 0xf0b24682 │ │ │ │ - blmi 0xd2f5d0 │ │ │ │ + blmi 0xd2f4d0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r9, [r1], r2, lsl #4 │ │ │ │ ldmdavs fp!, {r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - @ instruction: 0x4649fb7b │ │ │ │ + strbmi pc, [r9], -pc, asr #22 @ │ │ │ │ rsbsmi pc, r0, #111 @ 0x6f │ │ │ │ @ instruction: 0xf0b64658 │ │ │ │ - @ instruction: 0xf0b2fef3 │ │ │ │ - ldmdavs r9!, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0b2fec7 │ │ │ │ + ldmdavs r9!, {r0, r1, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b89003 │ │ │ │ - stmdbls r3, {r0, r1, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r8, #80, 12 @ 0x5000000 │ │ │ │ - mcr2 0, 7, pc, cr6, cr6, {5} @ │ │ │ │ + mrc2 0, 5, pc, cr10, cr6, {5} │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0b7221c │ │ │ │ - ldrbmi pc, [r2], -r7, ror #16 @ │ │ │ │ + @ instruction: 0x4652f83b │ │ │ │ @ instruction: 0x46584659 │ │ │ │ - @ instruction: 0xff44f0b6 │ │ │ │ + @ instruction: 0xff18f0b6 │ │ │ │ ldrbmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf0b247a8 │ │ │ │ - ldmdavs r9!, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ addmi pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0b84605 │ │ │ │ - andcs pc, r0, pc, lsr sp @ │ │ │ │ - @ instruction: 0xf8f4f0b3 │ │ │ │ + andcs pc, r0, r3, lsl sp @ │ │ │ │ + @ instruction: 0xf8c8f0b3 │ │ │ │ @ instruction: 0x46034652 │ │ │ │ andcs r4, r8, r9, asr #12 │ │ │ │ @ instruction: 0xf8cd9500 │ │ │ │ @ instruction: 0xf0b89004 │ │ │ │ - bmi 0x46eab0 │ │ │ │ + bmi 0x46e9b0 │ │ │ │ ldrbtmi r9, [sl], #-2818 @ 0xfffff4fe │ │ │ │ ldmdavs r9!, {r1, r4, fp, sp, lr} │ │ │ │ - bl 0x1466f4 │ │ │ │ + bl 0x1466a4 │ │ │ │ strmi r0, [fp], #-521 @ 0xfffffdf7 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strb pc, [r4, -fp, asr #22]! @ │ │ │ │ - addeq pc, r9, r4, asr sp @ │ │ │ │ - eorseq r8, r3, ip, lsl #13 │ │ │ │ - strdeq pc, [r9], ip │ │ │ │ - addeq pc, r9, lr, asr ip @ │ │ │ │ - addeq pc, r9, r0, lsr #23 │ │ │ │ - addeq pc, r9, r4, ror #22 │ │ │ │ - ldrdeq pc, [r9], lr │ │ │ │ + @ instruction: 0xe764fb1f │ │ │ │ + addeq pc, r9, r4, lsr #27 │ │ │ │ + ldrhteq r8, [r3], -ip │ │ │ │ + addeq pc, r9, ip, asr #26 │ │ │ │ + addeq pc, r9, lr, lsr #25 │ │ │ │ + strdeq pc, [r9], r0 │ │ │ │ + @ instruction: 0x0089fbb4 │ │ │ │ + addeq pc, r9, lr, lsr #22 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ @ instruction: 0xf001b08d │ │ │ │ strmi r6, [ip], -r0, asr #4 │ │ │ │ movwcs r4, #2465 @ 0x9a1 │ │ │ │ @@ -98423,15 +98403,15 @@ │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ movwcc lr, #27085 @ 0x69cd │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r0, r3, r4, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - addshi pc, r4, #64 @ 0x40 │ │ │ │ + addshi pc, r0, #64 @ 0x40 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ cmnpvc pc, #82837504 @ p-variant is OBSOLETE @ 0x4f00000 │ │ │ │ mvncc pc, #-268435444 @ 0xf000000c │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -98463,14090 +98443,14088 @@ │ │ │ │ addsmi r4, lr, #38 @ 0x26 │ │ │ │ rschi pc, ip, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - movhi pc, r0 │ │ │ │ + orrshi pc, ip, r0 │ │ │ │ cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf000429e │ │ │ │ - vst4. {d24,d26,d28,d30}, [pc], r8 │ │ │ │ + vst4. {d24,d26,d28,d30}, [pc], r4 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #32, 6 @ 0x80000000 │ │ │ │ - msrhi SPSR_sc, r0 │ │ │ │ + msrhi SPSR_c, r0 │ │ │ │ strbtmi pc, [r3], -r4 @ │ │ │ │ svcmi 0x0062f1b6 │ │ │ │ - @ instruction: 0x81a3f000 │ │ │ │ + orrshi pc, pc, r0 │ │ │ │ msrmi SPSR_x, #4 │ │ │ │ svcmi 0x0060f1b3 │ │ │ │ - bichi pc, sl, r0 │ │ │ │ + bichi pc, r6, r0 │ │ │ │ svcmi 0x0063f1b6 │ │ │ │ @ instruction: 0xf8d5d189 │ │ │ │ andcs r3, sl, #204 @ 0xcc │ │ │ │ ldreq r9, [fp], r4, lsl #4 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrb pc, [pc, -r5, ror #20]! @ │ │ │ │ ldrdcs pc, [r8], #128 @ 0x80 │ │ │ │ - movwpl pc, #964 @ 0x3c4 @ │ │ │ │ - strmi pc, [r3], -r4, asr #7 │ │ │ │ - strcc lr, [r4], -sp, asr #19 │ │ │ │ movwvc pc, #1103 @ 0x44f @ │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ + andpl pc, r0, r4, asr #7 │ │ │ │ bicne pc, r0, r4, asr #7 │ │ │ │ - ldrdeq pc, [ip], #128 @ 0x80 │ │ │ │ - @ instruction: 0x91064393 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + orrsmi r9, r3, #4 │ │ │ │ + ldrdeq pc, [ip], #133 @ 0x85 │ │ │ │ + smlabtvs r5, sp, r9, lr │ │ │ │ stmdbcs r0, {r3, r7, r8, ip, lr, pc} │ │ │ │ mvnhi pc, r0 │ │ │ │ strble r0, [r9, #-1666] @ 0xfffff97e │ │ │ │ umlalscc pc, r1, r5, r8 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - stcvs 1, cr8, [fp, #-952]! @ 0xfffffc48 │ │ │ │ + stcvs 1, cr8, [fp, #-936]! @ 0xfffffc58 │ │ │ │ @ instruction: 0xf8852201 │ │ │ │ ldcvs 0, cr2, [fp], {124} @ 0x7c │ │ │ │ svcvs 0x007ff413 │ │ │ │ - mvnshi pc, r0 │ │ │ │ - blx 0x13ac90e │ │ │ │ + mvnhi pc, r0 │ │ │ │ + blx 0x8ac8be │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 2, cr15, cr6, cr11, {7} │ │ │ │ + cdp2 7, 3, cr15, cr0, cr11, {7} │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ stmdavs r9, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ ldmdane r3, {r1, r4, r6, r7, fp, ip, lr}^ │ │ │ │ - bls 0x1816bc │ │ │ │ + bls 0x18166c │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ - vand q12, q14, q0 │ │ │ │ + vrhadd.s8 q12, q14, q6 │ │ │ │ vsra.s64 q11, q6, #64 │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x16ac950 │ │ │ │ + blx 0xbac900 │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - movwcs pc, #19307 @ 0x4b6b @ │ │ │ │ - rsc r6, r5, fp, ror #1 │ │ │ │ + movwcs pc, #19317 @ 0x4b75 @ │ │ │ │ + rsc r6, r1, fp, ror #1 │ │ │ │ vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #-2147483631 @ 0x80000011 │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r4, {r2, r8, r9, ip} │ │ │ │ - movwls r2, #25347 @ 0x6303 │ │ │ │ - blx 0x9ae6ae │ │ │ │ + vsubl.u8 , d4, d3 │ │ │ │ + @ instruction: 0xf0030146 │ │ │ │ + tstls r4, r0, lsl r3 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + andcs r4, r3, #1275068416 @ 0x4c000000 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0x9ae65e │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - sbcs sl, r1, r7, asr #30 │ │ │ │ + sbc sl, sp, r7, asr #30 │ │ │ │ movwvc pc, #5696 @ 0x1640 @ │ │ │ │ @ instruction: 0x33bff2cf │ │ │ │ eorsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addseq pc, pc, #-536870900 @ 0xe000000c │ │ │ │ addsmi r4, r3, #35 @ 0x23 │ │ │ │ vst4. {d29-d32}, [pc :128], r0 │ │ │ │ vrsra.s8 q11, q8, #1 │ │ │ │ vst2.32 {d19-d22}, [pc :256] │ │ │ │ vsubl.s8 q11, d14, d16 │ │ │ │ mlami r3, pc, r2, r0 @ │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff95c404 │ │ │ │ + beq 0xff95c3b4 │ │ │ │ addpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - tstmi r3, #268435470 @ 0x1000000e │ │ │ │ - stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ - stmdbge r4, {r2, r8, r9, ip} │ │ │ │ - movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0xfff2e700 │ │ │ │ + @ instruction: 0xf003b2e1 │ │ │ │ + tstls r4, lr, lsl r3 │ │ │ │ + stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ + andcs r4, r2, #1275068416 @ 0x4c000000 │ │ │ │ + andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ + blx 0xfff2e6b0 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - adc sl, r7, r9, lsr #30 │ │ │ │ + adc sl, r3, r9, lsr #30 │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ - andls r2, r4, #15360 @ 0x3c00 │ │ │ │ - tstls r5, r6, lsl #6 │ │ │ │ - addshi pc, ip, r0 │ │ │ │ + andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + tstls r5, pc, lsl #22 │ │ │ │ + andls r9, r4, #402653184 @ 0x18000000 │ │ │ │ + addshi pc, r8, r0 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - @ instruction: 0xf64f8144 │ │ │ │ - vmlal.s q8, d0, d1[4] │ │ │ │ + @ instruction: 0xf64f8140 │ │ │ │ + vmov.i32 d16, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - addhi pc, ip, r0, asr #32 │ │ │ │ + addhi pc, r8, r0, asr #32 │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ eormi r4, r7, r6, lsr #32 │ │ │ │ svclt 0x0000e724 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - strdeq pc, [r9], lr │ │ │ │ + addeq pc, r9, lr, asr #18 │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - beq 0x46ce14 │ │ │ │ - ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe32f264 │ │ │ │ - b 0x1c33b04 │ │ │ │ + beq 0x46cdc4 │ │ │ │ + blx 0xfeef3aac │ │ │ │ + @ instruction: 0xf004fa8a │ │ │ │ + b 0x1c32d2c │ │ │ │ vorr.i32 , #49920 @ 0x0000c300 │ │ │ │ - @ instruction: 0xf0033242 │ │ │ │ - @ instruction: 0xf0010301 │ │ │ │ - b 0x1430bb0 │ │ │ │ + @ instruction: 0xf0013242 │ │ │ │ + @ instruction: 0xf0030108 │ │ │ │ + b 0x1431344 │ │ │ │ tstmi r1, #368640 @ 0x5a000 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ andls r5, r9, #192, 22 @ 0x30000 │ │ │ │ movweq lr, #14938 @ 0x3a5a │ │ │ │ subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ andsls pc, r8, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9105 │ │ │ │ andls fp, r8, #28 │ │ │ │ - rschi pc, r3, r0 │ │ │ │ + sbcshi pc, pc, r0 │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ mcrge 4, 7, pc, cr15, cr15, {3} @ │ │ │ │ ldrbtvs pc, [r8], -pc, asr #8 @ │ │ │ │ ldrne pc, [r0], -r0, asr #5 │ │ │ │ ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ - blvc 0xfe5abe60 │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ + blvc 0xfe52be10 │ │ │ │ + b 0x1c54bac │ │ │ │ + stmib sp, {r0, r1, r4, r6, r8, r9, ip}^ │ │ │ │ + @ instruction: 0xf0039b06 │ │ │ │ + @ instruction: 0xf8cd0301 │ │ │ │ + b 0x17107e8 │ │ │ │ + stc 3, cr0, [sp, #12] │ │ │ │ + @ instruction: 0xf0007b08 │ │ │ │ + vst4. {d24-d27}, [pc], sl │ │ │ │ + vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ + addsmi r1, lr, #0, 6 │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr8, cr15, {3} │ │ │ │ + ldrbvs pc, [r8, -pc, asr #8]! @ │ │ │ │ + ldreq pc, [r0, -r0, asr #5]! │ │ │ │ + ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ + stmib sp, {r0, r9, sp}^ │ │ │ │ + andls r9, r9, #6144 @ 0x1800 │ │ │ │ + subpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ cmpne r3, #454656 @ 0x6f000 │ │ │ │ smlabthi r4, sp, r9, lr │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ - andslt pc, ip, sp, asr #17 │ │ │ │ - movweq lr, #14938 @ 0x3a5a │ │ │ │ - blvc 0x2abe34 │ │ │ │ - sbchi pc, sp, r0 │ │ │ │ - cmnpvs r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - movwne pc, #704 @ 0x2c0 @ │ │ │ │ - @ instruction: 0xf47f429e │ │ │ │ - @ instruction: 0xf44faed7 │ │ │ │ - vbic.i32 q11, #134217728 @ 0x08000000 │ │ │ │ - @ instruction: 0xf8d50730 │ │ │ │ - andcs r3, r1, #204 @ 0xcc │ │ │ │ - andsls pc, r8, sp, asr #17 │ │ │ │ - vsubl.u8 , d4, d9 │ │ │ │ - b 0x1c4512c │ │ │ │ - @ instruction: 0xf8cd1353 │ │ │ │ - @ instruction: 0xf0038010 │ │ │ │ - @ instruction: 0xf8cd0301 │ │ │ │ - b 0x171c8ac │ │ │ │ - tstls r5, r3, lsl #6 │ │ │ │ - @ instruction: 0xf47f9208 │ │ │ │ - @ instruction: 0xf64faeb6 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - blge 0x171068 │ │ │ │ + b 0x1715008 │ │ │ │ + @ instruction: 0xf47f0303 │ │ │ │ + @ instruction: 0xf64faeba │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + blge 0x171010 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 5, pc, cr11, cr15, {1} @ │ │ │ │ - strb r2, [r9], -r1 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr15, cr15, {1} @ │ │ │ │ + strb r2, [sp], -r1 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ - stmdbcs r1, {r0, r2, r3, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ - mcrge 4, 5, pc, cr10, cr15, {3} @ │ │ │ │ + stmdbcs r1, {r0, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {3} @ │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ - subscc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ + andcc pc, r9, #82837504 @ 0x4f00000 │ │ │ │ andeq pc, r6, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf7ff9105 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - mrcge 4, 4, APSR_nzcv, cr12, cr15, {1} │ │ │ │ - @ instruction: 0xf004e7e8 │ │ │ │ - vbic.i32 q8, #52992 @ 0x0000cf00 │ │ │ │ - stcleq 2, cr4, [r1], #12 │ │ │ │ - addseq r9, fp, r4, lsl #4 │ │ │ │ - @ instruction: 0xf8d59306 │ │ │ │ - @ instruction: 0xf00130cc │ │ │ │ - strcs r0, [r1], -r8, lsl #2 │ │ │ │ - stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - b 0x1c4a4cc │ │ │ │ - @ instruction: 0xf0031353 │ │ │ │ - bcs 0x4314b8 │ │ │ │ - @ instruction: 0xf043bf08 │ │ │ │ - vsubw.u8 q8, q2, d1 │ │ │ │ - tstmi r1, #536870916 @ 0x20000004 │ │ │ │ - sbcpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - andls r9, r7, #1073741825 @ 0x40000001 │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ + stcleq 7, cr14, [r1], #928 @ 0x3a0 │ │ │ │ + movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + vorr.i32 d20, #51456 @ 0x0000c900 │ │ │ │ + movwls r5, #29632 @ 0x73c0 │ │ │ │ + cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ + strcs r2, [r0, -r1, lsl #12] │ │ │ │ + movwls r0, #24731 @ 0x609b │ │ │ │ + ldrdcc pc, [ip], #133 @ 0x85 │ │ │ │ + andls r9, r4, #1073741825 @ 0x40000001 │ │ │ │ + cmpne r3, #454656 @ 0x6f000 │ │ │ │ + strvs lr, [r8, -sp, asr #19] │ │ │ │ + movweq pc, #4099 @ 0x1003 @ │ │ │ │ + svclt 0x00082a0f │ │ │ │ + movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf64fae79 │ │ │ │ - vmlal.s , d16, d1[2] │ │ │ │ - blge 0x1710f0 │ │ │ │ + @ instruction: 0xf64fae7d │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + blge 0x171098 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - stmdacs r0, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xe66dd1bc │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xe671d1bc │ │ │ │ ldmdami r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq pc, {r3, ip, sp, lr, pc} @ │ │ │ │ - ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - beq 0x46cf94 │ │ │ │ - blx 0xfeef3c7c │ │ │ │ + @ instruction: 0xf1a80ce1 │ │ │ │ + @ instruction: 0xf0040a0f │ │ │ │ + blx 0xfeef2e9c │ │ │ │ @ instruction: 0xf001fa8a │ │ │ │ vaddw.u8 q8, q2, d8 │ │ │ │ - b 0x143d60c │ │ │ │ + b 0x143d5b4 │ │ │ │ tstmi r9, #2244608 @ 0x224000 │ │ │ │ - bne 0x172b248 │ │ │ │ - blpl 0xff0ad820 │ │ │ │ - stmdbge r4, {r2, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ + bne 0x172b1f0 │ │ │ │ + blpl 0xff0ad7c8 │ │ │ │ + stmdbge r4, {r3, r5, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, q2, q12 │ │ │ │ strls r2, [r4], -r3, lsl #12 │ │ │ │ - @ instruction: 0xf8cef7ff │ │ │ │ + @ instruction: 0xf8d2f7ff │ │ │ │ orrsle r2, fp, r0, lsl #16 │ │ │ │ strbtmi pc, [r2], #-4 @ │ │ │ │ svcmi 0x0060f1b4 │ │ │ │ - stclge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7ff9604 │ │ │ │ - stmdacs r0, {r0, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - ldclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ + stmdacs r0, {r0, r2, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldclge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ vabdl.u8 q15, d20, d12 │ │ │ │ - @ instruction: 0xf0044803 │ │ │ │ - @ instruction: 0xf1a8097f │ │ │ │ - vstmiaeq r1!, {s1-s15} │ │ │ │ - blx 0xfe32f43c │ │ │ │ + stcleq 8, cr4, [r1], #12 │ │ │ │ + beq 0x46cf94 │ │ │ │ + ldmdbeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ + blx 0xfe32f3e4 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x14415c8 │ │ │ │ + b 0x1441570 │ │ │ │ vmov.i16 , #51712 @ 0xca00 │ │ │ │ - ldrb r5, [r6, -r0, asr #23] │ │ │ │ + ldrb r5, [r9, -r0, asr #23] │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ strcs pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf7ff9404 │ │ │ │ - stmdacs r0, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - mcrge 4, 1, pc, cr12, cr15, {1} @ │ │ │ │ - blge 0x1aa734 │ │ │ │ + stmdacs r0, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr0, cr15, {1} │ │ │ │ + blge 0x1aa6dc │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfeaae990 │ │ │ │ + blx 0xfebae938 │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0060f47f │ │ │ │ - blge 0x1aa5d8 │ │ │ │ + blge 0x1aa590 │ │ │ │ @ instruction: 0xf64f4628 │ │ │ │ - vmvn.i32 , #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ tstls r3, r6, lsl #4 │ │ │ │ - blx 0xfe72e9ac │ │ │ │ + blx 0xfe82e954 │ │ │ │ stmdacs r0, {r0, r1, r8, fp, ip, pc} │ │ │ │ svcge 0x0052f47f │ │ │ │ - @ instruction: 0xf64fe724 │ │ │ │ - vmov.i32 , #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf64fe727 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7ff0206 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0048f47f │ │ │ │ ldrbtpl pc, [ip], pc, asr #8 @ │ │ │ │ ldrcc pc, [r0], -r0, asr #5 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r1, lr, #16, 6 @ 0x40000000 │ │ │ │ - mcrge 4, 6, pc, cr2, cr15, {1} @ │ │ │ │ + mcrge 4, 6, pc, cr6, cr15, {1} @ │ │ │ │ ldrbpl pc, [ip, pc, asr #8]! @ │ │ │ │ ldrcc pc, [r0, -r0, asr #5]! │ │ │ │ vst4.8 {d20-d23}, [pc :128], r7 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ addsmi r0, pc, #48, 6 @ 0xc0000000 │ │ │ │ - ldclge 4, cr15, [fp, #508] @ 0x1fc │ │ │ │ + ldclge 4, cr15, [pc, #508] @ 0x70ba0 │ │ │ │ stcvs 7, cr14, [fp, #-464]! @ 0xfffffe30 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0f0e │ │ │ │ - strtmi sl, [r8], -sp, lsl #28 │ │ │ │ - ldc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ + @ instruction: 0x4628ae11 │ │ │ │ + ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ vabd.s8 d30, d12, d20 │ │ │ │ vmla.f d23, d0, d0[4] │ │ │ │ strls r0, [r0], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - strt pc, [pc], -r9, lsl #17 │ │ │ │ + ldrt pc, [r3], -r1, ror #16 @ │ │ │ │ @ instruction: 0xf7ee4628 │ │ │ │ - @ instruction: 0xe717f99b │ │ │ │ - blx 0x14ad30a │ │ │ │ + ldr pc, [r7, -r9, lsr #19] │ │ │ │ + blx 0x7ad2b2 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andeq r0, r0, r1 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebc7c44 │ │ │ │ + bl 0xfebc7bec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - @ instruction: 0xf9aef0b2 │ │ │ │ + @ instruction: 0xf986f0b2 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf0b60112 │ │ │ │ - strtmi pc, [r0], -r5, asr #21 │ │ │ │ + @ instruction: 0x4620fa9d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7c80 │ │ │ │ + bl 0xfebc7c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - mullt r5, fp, r8 │ │ │ │ + andlt pc, r5, r3, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, asr #9 │ │ │ │ + addeq pc, r9, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7cd4 │ │ │ │ + bl 0xfebc7c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r1, ror r8 @ │ │ │ │ + andlt pc, r5, r9, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, ror r4 @ │ │ │ │ + ldrdeq pc, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d28 │ │ │ │ + bl 0xfebc7cd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, r7, asr #16 │ │ │ │ + andlt pc, r5, pc, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsr #8 │ │ │ │ + addeq pc, r9, lr, ror r4 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7d7c │ │ │ │ + bl 0xfebc7d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b36808 │ │ │ │ - andlt pc, r5, sp, lsl r8 @ │ │ │ │ + @ instruction: 0xf0b26808 │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], r2 │ │ │ │ + addeq pc, r9, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7dd0 │ │ │ │ + bl 0xfebc7d78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, ror r3 @ │ │ │ │ + ldrdeq pc, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e24 │ │ │ │ + bl 0xfebc7dcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, asr #31 │ │ │ │ + andlt pc, r5, r1, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsr #6 │ │ │ │ + addeq pc, r9, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7e78 │ │ │ │ + bl 0xfebc7e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, pc, pc @ │ │ │ │ + andlt pc, r5, r7, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], r6 │ │ │ │ + addeq pc, r9, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7ecc │ │ │ │ + bl 0xfebc7e74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, ror pc @ │ │ │ │ + andlt pc, r5, sp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsl #5 │ │ │ │ + ldrdeq pc, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f20 │ │ │ │ + bl 0xfebc7ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr #30 │ │ │ │ + andlt pc, r5, r3, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, lr, lsr #4 │ │ │ │ + addeq pc, r9, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7f74 │ │ │ │ + bl 0xfebc7f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr #30 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], sl │ │ │ │ + addeq pc, r9, r2, lsr r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc7fc8 │ │ │ │ + bl 0xfebc7f70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsl #3 │ │ │ │ + ldrdeq pc, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc801c │ │ │ │ + bl 0xfebc7fc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, asr #29 │ │ │ │ + andlt pc, r5, r5, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r2, lsr r1 @ │ │ │ │ + addeq pc, r9, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8070 │ │ │ │ + bl 0xfebc8018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsr #29 │ │ │ │ + andlt pc, r5, fp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq pc, [r9], lr │ │ │ │ + addeq pc, r9, r6, lsr r1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc80c4 │ │ │ │ + bl 0xfebc806c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, ror lr @ │ │ │ │ + andlt pc, r5, r1, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, sl, lsl #1 │ │ │ │ + addeq pc, r9, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8118 │ │ │ │ + bl 0xfebc80c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr #28 │ │ │ │ + andlt pc, r5, r7, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq pc, r9, r6, lsr r0 @ │ │ │ │ + addeq pc, r9, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc816c │ │ │ │ + bl 0xfebc8114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr #28 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #31 │ │ │ │ + addeq pc, r9, sl, lsr r0 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc81c0 │ │ │ │ + bl 0xfebc8168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #31 │ │ │ │ + addeq lr, r9, r6, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8214 │ │ │ │ + bl 0xfebc81bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr pc │ │ │ │ + umulleq lr, r9, r2, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8268 │ │ │ │ + bl 0xfebc8210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsr #27 │ │ │ │ + andlt pc, r5, pc, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #29 │ │ │ │ + addeq lr, r9, lr, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc82bc │ │ │ │ + bl 0xfebc8264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, ror sp @ │ │ │ │ + andlt pc, r5, r5, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r2, lr │ │ │ │ + addeq lr, r9, sl, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8310 │ │ │ │ + bl 0xfebc82b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, asr sp @ │ │ │ │ + andlt pc, r5, fp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr lr │ │ │ │ + umulleq lr, r9, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8364 │ │ │ │ + bl 0xfebc830c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr #26 │ │ │ │ + andlt pc, r5, r1, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #27 │ │ │ │ + addeq lr, r9, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc83b8 │ │ │ │ + bl 0xfebc8360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, r6, sp │ │ │ │ + addeq lr, r9, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc840c │ │ │ │ + bl 0xfebc83b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #26 │ │ │ │ + umulleq lr, r9, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8460 │ │ │ │ + bl 0xfebc8408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsr #25 │ │ │ │ + andlt pc, r5, r3, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #25 │ │ │ │ + addeq lr, r9, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc84b4 │ │ │ │ + bl 0xfebc845c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r5 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsl #25 │ │ │ │ + andlt pc, r5, r9, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, sl, ip │ │ │ │ + strdeq lr, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8508 │ │ │ │ + bl 0xfebc84b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, asr ip @ │ │ │ │ + andlt pc, r5, pc, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #24 │ │ │ │ + umulleq lr, r9, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc855c │ │ │ │ + bl 0xfebc8504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr #24 │ │ │ │ + andlt pc, r5, r5, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r2 │ │ │ │ + addeq lr, r9, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc85b0 │ │ │ │ + bl 0xfebc8558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl #24 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq lr, r9, lr, fp │ │ │ │ + strdeq lr, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8604 │ │ │ │ + bl 0xfebc85ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005fbb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #22 │ │ │ │ + addeq lr, r9, r2, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8658 │ │ │ │ + bl 0xfebc8600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf245 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsr #23 │ │ │ │ + andlt pc, r5, r7, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], r6 │ │ │ │ + addeq lr, r9, lr, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc86ac │ │ │ │ + bl 0xfebc8654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsl #23 │ │ │ │ + andlt pc, r5, sp, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #21 │ │ │ │ + strdeq lr, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8700 │ │ │ │ + bl 0xfebc86a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r4, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, asr fp @ │ │ │ │ + andlt pc, r5, r3, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr #20 │ │ │ │ + addeq lr, r9, r6, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8754 │ │ │ │ + bl 0xfebc86fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, lsr fp @ │ │ │ │ + andlt pc, r5, r9, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], sl │ │ │ │ + addeq lr, r9, r2, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87a8 │ │ │ │ + bl 0xfebc8750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, lsl #22 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsr #19 │ │ │ │ + strdeq lr, [r9], lr @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc87fc │ │ │ │ + bl 0xfebc87a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xb005fab5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr r9 │ │ │ │ + addeq lr, r9, sl, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8850 │ │ │ │ + bl 0xfebc87f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005fab3 │ │ │ │ + andlt pc, r5, fp, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq lr, [r9], lr @ │ │ │ │ + addeq lr, r9, r6, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc88a4 │ │ │ │ + bl 0xfebc884c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r0, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsl #21 │ │ │ │ + andlt pc, r5, r1, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsr #17 │ │ │ │ + addeq lr, r9, r2, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc88f8 │ │ │ │ + bl 0xfebc88a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, asr sl @ │ │ │ │ + andlt pc, r5, r7, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr r8 │ │ │ │ + addeq lr, r9, lr, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc894c │ │ │ │ + bl 0xfebc88f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, lsr sl @ │ │ │ │ + andlt pc, r5, sp, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl #16 │ │ │ │ + addeq lr, r9, sl, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc89a0 │ │ │ │ + bl 0xfebc8948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, fp, lsl #20 │ │ │ │ + andlt pc, r5, r3, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsr #15 │ │ │ │ + addeq lr, r9, r6, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc89f4 │ │ │ │ + bl 0xfebc899c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r1, ror #19 │ │ │ │ + @ instruction: 0xb005f9b9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr r7 │ │ │ │ + @ instruction: 0x0089e7b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a48 │ │ │ │ + bl 0xfebc89f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b4f24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005f9b7 │ │ │ │ + andlt pc, r5, pc, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl #14 │ │ │ │ + addeq lr, r9, lr, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8a9c │ │ │ │ + bl 0xfebc8a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsl #19 │ │ │ │ + andlt pc, r5, r5, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e6b2 │ │ │ │ + addeq lr, r9, sl, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8af0 │ │ │ │ + bl 0xfebc8a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, ror #18 │ │ │ │ + andlt pc, r5, fp, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, asr r6 │ │ │ │ + @ instruction: 0x0089e6b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b44 │ │ │ │ + bl 0xfebc8aec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r9, lsr r9 @ │ │ │ │ + andlt pc, r5, r1, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl #12 │ │ │ │ + addeq lr, r9, r2, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8b98 │ │ │ │ + bl 0xfebc8b40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 96), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, pc, lsl #18 │ │ │ │ + andlt pc, r5, r7, ror #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e5b6 │ │ │ │ + addeq lr, r9, lr, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8bec │ │ │ │ + bl 0xfebc8b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_fiq, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r5, ror #17 │ │ │ │ + @ instruction: 0xb005f8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror #10 │ │ │ │ + @ instruction: 0x0089e5ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c40 │ │ │ │ + bl 0xfebc8be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11acf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - @ instruction: 0xb005f8bb │ │ │ │ + mullt r5, r3, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl #10 │ │ │ │ + addeq lr, r9, r6, ror #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8c94 │ │ │ │ + bl 0xfebc8c3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - mullt r5, r1, r8 │ │ │ │ + andlt pc, r5, r9, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e4ba │ │ │ │ + addeq lr, r9, r2, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ce8 │ │ │ │ + bl 0xfebc8c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01acf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r7, ror #16 │ │ │ │ + andlt pc, r5, pc, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror #8 │ │ │ │ + @ instruction: 0x0089e4be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d3c │ │ │ │ + bl 0xfebc8ce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, sp, lsr r8 @ │ │ │ │ + andlt pc, r5, r5, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsl r4 │ │ │ │ + addeq lr, r9, sl, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8d90 │ │ │ │ + bl 0xfebc8d38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b26808 │ │ │ │ - andlt pc, r5, r3, lsl r8 @ │ │ │ │ + @ instruction: 0xf0b16808 │ │ │ │ + andlt pc, r5, fp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089e3be │ │ │ │ + addeq lr, r9, r6, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8de4 │ │ │ │ + bl 0xfebc8d8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, ror #31 │ │ │ │ + andlt pc, r5, r1, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, ror #6 │ │ │ │ + addeq lr, r9, r2, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e38 │ │ │ │ + bl 0xfebc8de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005ffbf │ │ │ │ + mullt r5, r7, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, lsl r3 │ │ │ │ + addeq lr, r9, lr, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8e8c │ │ │ │ + bl 0xfebc8e34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r5, pc @ │ │ │ │ + andlt pc, r5, sp, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, asr #5 │ │ │ │ + addeq lr, r9, sl, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8ee0 │ │ │ │ + bl 0xfebc8e88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror #30 │ │ │ │ + andlt pc, r5, r3, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, ror #4 │ │ │ │ + addeq lr, r9, r6, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f34 │ │ │ │ + bl 0xfebc8edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr #30 │ │ │ │ + andlt pc, r5, r9, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, lsl r2 │ │ │ │ + addeq lr, r9, r2, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8f88 │ │ │ │ + bl 0xfebc8f30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a4f64a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsl pc @ │ │ │ │ + andlt pc, r5, pc, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, asr #3 │ │ │ │ + addeq lr, r9, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc8fdc │ │ │ │ + bl 0xfebc8f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_fiq, fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, ror #29 │ │ │ │ + andlt pc, r5, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, ror r1 │ │ │ │ + addeq lr, r9, sl, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9030 │ │ │ │ + bl 0xfebc8fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, ip, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, asr #29 │ │ │ │ + mullt r5, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, lr, lsl r1 │ │ │ │ + addeq lr, r9, r6, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9084 │ │ │ │ + bl 0xfebc902c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r0, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, r9, lr │ │ │ │ + andlt pc, r5, r1, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, sl, asr #1 │ │ │ │ + addeq lr, r9, r2, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc90d8 │ │ │ │ + bl 0xfebc9080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r4, sp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror #28 │ │ │ │ + andlt pc, r5, r7, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r6, ror r0 │ │ │ │ + addeq lr, r9, lr, asr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc912c │ │ │ │ + bl 0xfebc90d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr #28 │ │ │ │ + andlt pc, r5, sp, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq lr, r9, r2, lsr #32 │ │ │ │ + addeq lr, r9, sl, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9180 │ │ │ │ + bl 0xfebc9128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R8_usr, sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsl lr @ │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #31 │ │ │ │ + addeq lr, r9, r6, lsr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc91d4 │ │ │ │ + bl 0xfebc917c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror pc │ │ │ │ + ldrdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9228 │ │ │ │ + bl 0xfebc91d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, ip, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, asr #27 │ │ │ │ + mullt r5, pc, sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #30 │ │ │ │ + addeq sp, r9, lr, ror pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc927c │ │ │ │ + bl 0xfebc9224 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_usr, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - mullt r5, sp, sp │ │ │ │ + andlt pc, r5, r5, ror sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, sl, lsr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc92d0 │ │ │ │ + bl 0xfebc9278 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b4f24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, ror sp @ │ │ │ │ + andlt pc, r5, fp, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror lr │ │ │ │ + ldrdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9324 │ │ │ │ + bl 0xfebc92cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r8, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr #26 │ │ │ │ + andlt pc, r5, r1, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #28 │ │ │ │ + addeq sp, r9, r2, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9378 │ │ │ │ + bl 0xfebc9320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31bcf24d │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsl sp @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc93cc │ │ │ │ + bl 0xfebc9374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r4, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #27 │ │ │ │ + ldrdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9420 │ │ │ │ + bl 0xfebc93c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, asr #25 │ │ │ │ + andlt pc, r5, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #26 │ │ │ │ + addeq sp, r9, r6, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9474 │ │ │ │ + bl 0xfebc941c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, ip, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsr #25 │ │ │ │ + andlt pc, r5, r9, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], sl │ │ │ │ + addeq sp, r9, r2, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc94c8 │ │ │ │ + bl 0xfebc9470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, ror ip @ │ │ │ │ + andlt pc, r5, pc, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #25 │ │ │ │ + ldrdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc951c │ │ │ │ + bl 0xfebc94c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr #24 │ │ │ │ + andlt pc, r5, r5, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr ip │ │ │ │ + addeq sp, r9, sl, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9570 │ │ │ │ + bl 0xfebc9518 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr #24 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sp, [r9], lr │ │ │ │ + addeq sp, r9, r6, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc95c4 │ │ │ │ + bl 0xfebc956c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #23 │ │ │ │ + addeq sp, r9, r2, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9618 │ │ │ │ + bl 0xfebc95c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, asr #23 │ │ │ │ + andlt pc, r5, r7, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr fp │ │ │ │ + addeq sp, r9, lr, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc966c │ │ │ │ + bl 0xfebc9614 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsr #23 │ │ │ │ + andlt pc, r5, sp, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, ror #21 │ │ │ │ + addeq sp, r9, sl, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc96c0 │ │ │ │ + bl 0xfebc9668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, ror fp @ │ │ │ │ + andlt pc, r5, r3, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsl #21 │ │ │ │ + addeq sp, r9, r6, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9714 │ │ │ │ + bl 0xfebc96bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, asr fp @ │ │ │ │ + andlt pc, r5, r9, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr sl │ │ │ │ + umulleq sp, r9, r2, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9768 │ │ │ │ + bl 0xfebc9710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsr #22 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, ror #19 │ │ │ │ + addeq sp, r9, lr, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc97bc │ │ │ │ + bl 0xfebc9764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 108), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r2, r9 │ │ │ │ + addeq sp, r9, sl, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9810 │ │ │ │ + bl 0xfebc97b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr r9 │ │ │ │ + umulleq sp, r9, r6, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9864 │ │ │ │ + bl 0xfebc980c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsr #21 │ │ │ │ + andlt pc, r5, r1, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, ror #17 │ │ │ │ + addeq sp, r9, r2, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc98b8 │ │ │ │ + bl 0xfebc9860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 104), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, ror sl @ │ │ │ │ + andlt pc, r5, r7, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, r6, r8 │ │ │ │ + addeq sp, r9, lr, ror #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc990c │ │ │ │ + bl 0xfebc98b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, asr sl @ │ │ │ │ + andlt pc, r5, sp, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr #16 │ │ │ │ + umulleq sp, r9, sl, r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9960 │ │ │ │ + bl 0xfebc9908 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, fp, lsr #20 │ │ │ │ + andlt pc, r5, r3, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, ror #15 │ │ │ │ + addeq sp, r9, r6, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc99b4 │ │ │ │ + bl 0xfebc995c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 100), r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r1, lsl #20 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, sl, r7 │ │ │ │ + strdeq sp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a08 │ │ │ │ + bl 0xfebc99b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr #14 │ │ │ │ + umulleq sp, r9, lr, r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9a5c │ │ │ │ + bl 0xfebc9a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, lsr #19 │ │ │ │ + andlt pc, r5, r5, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r2 │ │ │ │ + addeq sp, r9, sl, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ab0 │ │ │ │ + bl 0xfebc9a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsl #19 │ │ │ │ + andlt pc, r5, fp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sp, r9, lr, r6 │ │ │ │ + strdeq sp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b04 │ │ │ │ + bl 0xfebc9aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, asr r9 @ │ │ │ │ + andlt pc, r5, r1, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr #12 │ │ │ │ + addeq sp, r9, r2, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9b58 │ │ │ │ + bl 0xfebc9b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, pc, lsr #18 │ │ │ │ + andlt pc, r5, r7, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], r6 │ │ │ │ + addeq sp, r9, lr, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9bac │ │ │ │ + bl 0xfebc9b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r5, lsl #18 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsr #11 │ │ │ │ + strdeq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c00 │ │ │ │ + bl 0xfebc9ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + @ instruction: 0xb005f8b3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr #10 │ │ │ │ + addeq sp, r9, r6, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9c54 │ │ │ │ + bl 0xfebc9bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f24f │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - @ instruction: 0xb005f8b1 │ │ │ │ + andlt pc, r5, r9, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], sl │ │ │ │ + addeq sp, r9, r2, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ca8 │ │ │ │ + bl 0xfebc9c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r7, lsl #17 │ │ │ │ + andlt pc, r5, pc, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsr #9 │ │ │ │ + strdeq sp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9cfc │ │ │ │ + bl 0xfebc9ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, sp, asr r8 @ │ │ │ │ + andlt pc, r5, r5, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, asr r4 │ │ │ │ + addeq sp, r9, sl, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9d50 │ │ │ │ + bl 0xfebc9cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r8, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r3, lsr r8 @ │ │ │ │ + andlt pc, r5, fp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sp, [r9], lr │ │ │ │ + addeq sp, r9, r6, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9da4 │ │ │ │ + bl 0xfebc9d4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, ip, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0b16808 │ │ │ │ - andlt pc, r5, r9, lsl #16 │ │ │ │ + @ instruction: 0xf0b06808 │ │ │ │ + andlt pc, r5, r1, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsr #7 │ │ │ │ + addeq sp, r9, r2, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9df8 │ │ │ │ + bl 0xfebc9da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 96), fp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + @ instruction: 0xb005ffb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, asr r3 │ │ │ │ + addeq sp, r9, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9e4c │ │ │ │ + bl 0xfebc9df4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005ffb5 │ │ │ │ + andlt pc, r5, sp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, lsl #6 │ │ │ │ + addeq sp, r9, sl, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ea0 │ │ │ │ + bl 0xfebc9e48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsl #31 │ │ │ │ + andlt pc, r5, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, lsr #5 │ │ │ │ + addeq sp, r9, r6, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ef4 │ │ │ │ + bl 0xfebc9e9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror #30 │ │ │ │ + andlt pc, r5, r9, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, asr r2 │ │ │ │ + @ instruction: 0x0089d2b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f48 │ │ │ │ + bl 0xfebc9ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsr pc @ │ │ │ │ + andlt pc, r5, pc, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r6, lsl #4 │ │ │ │ + addeq sp, r9, lr, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9f9c │ │ │ │ + bl 0xfebc9f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl #30 │ │ │ │ + andlt pc, r5, r5, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089d1b2 │ │ │ │ + addeq sp, r9, sl, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebc9ff0 │ │ │ │ + bl 0xfebc9f98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, ror #29 │ │ │ │ + @ instruction: 0xb005febb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr, asr r1 │ │ │ │ + @ instruction: 0x0089d1b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca044 │ │ │ │ + bl 0xfebc9fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R8_usr, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005feb9 │ │ │ │ + mullt r5, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, sl, lsl #2 │ │ │ │ + addeq sp, r9, r2, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca098 │ │ │ │ + bl 0xfebca040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61a4f648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsl #29 │ │ │ │ + andlt pc, r5, r7, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq sp, [r9], r6 │ │ │ │ + addeq sp, r9, lr, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca0ec │ │ │ │ + bl 0xfebca094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R8_fiq, r8 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror #28 │ │ │ │ + andlt pc, r5, sp, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, r2, rrx │ │ │ │ + strheq sp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca140 │ │ │ │ + bl 0xfebca0e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne ip, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, lsr lr @ │ │ │ │ + andlt pc, r5, r3, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sp, r9, lr │ │ │ │ + addeq sp, r9, r6, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca194 │ │ │ │ + bl 0xfebca13c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsl lr @ │ │ │ │ + andlt pc, r5, r9, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089cfba │ │ │ │ + addeq sp, r9, r2, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca1e8 │ │ │ │ + bl 0xfebca190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r4, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, ror #27 │ │ │ │ + @ instruction: 0xb005fdbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #30 │ │ │ │ + @ instruction: 0x0089cfbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca23c │ │ │ │ + bl 0xfebca1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - @ instruction: 0xb005fdbd │ │ │ │ + mullt r5, r5, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl pc │ │ │ │ + addeq ip, r9, sl, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca290 │ │ │ │ + bl 0xfebca238 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, ip, r8, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r3, sp │ │ │ │ + andlt pc, r5, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089cebe │ │ │ │ + addeq ip, r9, r6, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca2e4 │ │ │ │ + bl 0xfebca28c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror #26 │ │ │ │ + andlt pc, r5, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #28 │ │ │ │ + addeq ip, r9, r2, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca338 │ │ │ │ + bl 0xfebca2e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, lsr sp @ │ │ │ │ + andlt pc, r5, r7, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl lr │ │ │ │ + addeq ip, r9, lr, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca38c │ │ │ │ + bl 0xfebca334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsl sp @ │ │ │ │ + andlt pc, r5, sp, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #27 │ │ │ │ + addeq ip, r9, sl, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca3e0 │ │ │ │ + bl 0xfebca388 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, ror #25 │ │ │ │ + andlt pc, r5, r3, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #26 │ │ │ │ + addeq ip, r9, r6, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca434 │ │ │ │ + bl 0xfebca3dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11bcf249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, asr #25 │ │ │ │ + mullt r5, r9, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl sp │ │ │ │ + addeq ip, r9, r2, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca488 │ │ │ │ + bl 0xfebca430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, r7, ip │ │ │ │ + andlt pc, r5, pc, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #25 │ │ │ │ + addeq ip, r9, lr, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca4dc │ │ │ │ + bl 0xfebca484 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror #24 │ │ │ │ + andlt pc, r5, r5, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror ip │ │ │ │ + addeq ip, r9, sl, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca530 │ │ │ │ + bl 0xfebca4d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr #24 │ │ │ │ + andlt pc, r5, fp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl ip │ │ │ │ + addeq ip, r9, r6, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca584 │ │ │ │ + bl 0xfebca52c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsl ip @ │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #23 │ │ │ │ + addeq ip, r9, r2, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca5d8 │ │ │ │ + bl 0xfebca580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpeq r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, ror #23 │ │ │ │ + andlt pc, r5, r7, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror fp │ │ │ │ + addeq ip, r9, lr, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca62c │ │ │ │ + bl 0xfebca5d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, asr #23 │ │ │ │ + mullt r5, sp, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #22 │ │ │ │ + addeq ip, r9, sl, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca680 │ │ │ │ + bl 0xfebca628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs (UNDEF: 96), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, fp, fp │ │ │ │ + andlt pc, r5, r3, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #21 │ │ │ │ + addeq ip, r9, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca6d4 │ │ │ │ + bl 0xfebca67c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, ror fp @ │ │ │ │ + andlt pc, r5, r9, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror sl │ │ │ │ + ldrdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca728 │ │ │ │ + bl 0xfebca6d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 104), r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, asr #22 │ │ │ │ + andlt pc, r5, pc, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr #20 │ │ │ │ + addeq ip, r9, lr, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca77c │ │ │ │ + bl 0xfebca724 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, lsl fp @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca7d0 │ │ │ │ + bl 0xfebca778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror r9 │ │ │ │ + ldrdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca824 │ │ │ │ + bl 0xfebca7cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71acf648 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, asr #21 │ │ │ │ + andlt pc, r5, r1, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr #18 │ │ │ │ + addeq ip, r9, r2, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca878 │ │ │ │ + bl 0xfebca820 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - mullt r5, pc, sl @ │ │ │ │ + andlt pc, r5, r7, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca8cc │ │ │ │ + bl 0xfebca874 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01b4f249 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, ror sl @ │ │ │ │ + andlt pc, r5, sp, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsl #17 │ │ │ │ + ldrdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca920 │ │ │ │ + bl 0xfebca8c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, fp, asr #20 │ │ │ │ + andlt pc, r5, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr #16 │ │ │ │ + addeq ip, r9, r6, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca974 │ │ │ │ + bl 0xfebca91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r1, lsr #20 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], sl │ │ │ │ + addeq ip, r9, r2, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebca9c8 │ │ │ │ + bl 0xfebca970 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsl #15 │ │ │ │ + ldrdeq ip, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa1c │ │ │ │ + bl 0xfebca9c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, asr #19 │ │ │ │ + andlt pc, r5, r5, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr r7 │ │ │ │ + addeq ip, r9, sl, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaa70 │ │ │ │ + bl 0xfebcaa18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, lsr #19 │ │ │ │ + andlt pc, r5, fp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq ip, [r9], lr │ │ │ │ + addeq ip, r9, r6, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaac4 │ │ │ │ + bl 0xfebcaa6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, ror r9 @ │ │ │ │ + andlt pc, r5, r1, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsl #13 │ │ │ │ + addeq ip, r9, r2, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab18 │ │ │ │ + bl 0xfebcaac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, pc, asr #18 │ │ │ │ + andlt pc, r5, r7, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, lsr r6 │ │ │ │ + addeq ip, r9, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcab6c │ │ │ │ + bl 0xfebcab14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71b8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r5, lsr #18 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, ror #11 │ │ │ │ + addeq ip, r9, sl, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcabc0 │ │ │ │ + bl 0xfebcab68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsl #11 │ │ │ │ + addeq ip, r9, r6, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac14 │ │ │ │ + bl 0xfebcabbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, lsr r5 │ │ │ │ + umulleq ip, r9, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcac68 │ │ │ │ + bl 0xfebcac10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvc pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r7, lsr #17 │ │ │ │ + andlt pc, r5, pc, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, ror #9 │ │ │ │ + addeq ip, r9, lr, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcacbc │ │ │ │ + bl 0xfebcac64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r0, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, sp, ror r8 @ │ │ │ │ + andlt pc, r5, r5, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r2, r4 │ │ │ │ + addeq ip, r9, sl, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad10 │ │ │ │ + bl 0xfebcacb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r3, asr r8 @ │ │ │ │ + andlt pc, r5, fp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, lsr r4 │ │ │ │ + umulleq ip, r9, r6, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcad64 │ │ │ │ + bl 0xfebcad0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0b06808 │ │ │ │ - andlt pc, r5, r9, lsr #16 │ │ │ │ + andlt pc, r5, r1, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, ror #7 │ │ │ │ + addeq ip, r9, r2, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcadb8 │ │ │ │ + bl 0xfebcad60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvs pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, r6, r3 │ │ │ │ + addeq ip, r9, lr, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae0c │ │ │ │ + bl 0xfebcadb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r0, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, asr #6 │ │ │ │ + umulleq ip, r9, sl, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcae60 │ │ │ │ + bl 0xfebcae08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsr #31 │ │ │ │ + andlt pc, r5, r3, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, ror #5 │ │ │ │ + addeq ip, r9, r6, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaeb4 │ │ │ │ + bl 0xfebcae5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, r8, r6, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsl #31 │ │ │ │ + andlt pc, r5, r9, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, sl, r2 │ │ │ │ + strdeq ip, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf08 │ │ │ │ + bl 0xfebcaeb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r4, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, asr pc @ │ │ │ │ + andlt pc, r5, pc, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r6, asr #4 │ │ │ │ + umulleq ip, r9, lr, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcaf5c │ │ │ │ + bl 0xfebcaf04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, r8, r5, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr #30 │ │ │ │ + andlt pc, r5, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r2 │ │ │ │ + addeq ip, r9, sl, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcafb0 │ │ │ │ + bl 0xfebcaf58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl #30 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq ip, r9, lr, r1 │ │ │ │ + strdeq ip, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb004 │ │ │ │ + bl 0xfebcafac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51a8f645 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005feb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, sl, asr #2 │ │ │ │ + addeq ip, r9, r2, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb058 │ │ │ │ + bl 0xfebcb000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvs R12_fiq, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsr #29 │ │ │ │ + andlt pc, r5, r7, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq ip, [r9], r6 │ │ │ │ + addeq ip, r9, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb0ac │ │ │ │ + bl 0xfebcb054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsvs pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsl #29 │ │ │ │ + andlt pc, r5, sp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, r2, lsr #1 │ │ │ │ + strdeq ip, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb100 │ │ │ │ + bl 0xfebcb0a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnpl pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, asr lr @ │ │ │ │ + andlt pc, r5, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq ip, r9, lr, asr #32 │ │ │ │ + addeq ip, r9, r6, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb154 │ │ │ │ + bl 0xfebcb0fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, lsr lr @ │ │ │ │ + andlt pc, r5, r9, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], sl │ │ │ │ + addeq ip, r9, r2, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1a8 │ │ │ │ + bl 0xfebcb150 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl #28 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #31 │ │ │ │ + strdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb1fc │ │ │ │ + bl 0xfebcb1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xb005fdb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr pc │ │ │ │ + addeq fp, r9, sl, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb250 │ │ │ │ + bl 0xfebcb1f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fdb3 │ │ │ │ + andlt pc, r5, fp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, r6, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb2a4 │ │ │ │ + bl 0xfebcb24c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsl #27 │ │ │ │ + andlt pc, r5, r1, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #29 │ │ │ │ + addeq fp, r9, r2, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb2f8 │ │ │ │ + bl 0xfebcb2a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, asr sp @ │ │ │ │ + andlt pc, r5, r7, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr lr │ │ │ │ + addeq fp, r9, lr, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb34c │ │ │ │ + bl 0xfebcb2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, lsr sp @ │ │ │ │ + andlt pc, r5, sp, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #28 │ │ │ │ + addeq fp, r9, sl, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb3a0 │ │ │ │ + bl 0xfebcb348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x01a8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl #26 │ │ │ │ + andlt pc, r5, r3, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #27 │ │ │ │ + addeq fp, r9, r6, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb3f4 │ │ │ │ + bl 0xfebcb39c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_fiq, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, ror #25 │ │ │ │ + @ instruction: 0xb005fcb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr sp │ │ │ │ + @ instruction: 0x0089bdb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb448 │ │ │ │ + bl 0xfebcb3f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrsne pc, ip, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fcb7 │ │ │ │ + andlt pc, r5, pc, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #26 │ │ │ │ + addeq fp, r9, lr, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb49c │ │ │ │ + bl 0xfebcb444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsl #25 │ │ │ │ + andlt pc, r5, r5, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bcb2 │ │ │ │ + addeq fp, r9, sl, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb4f0 │ │ │ │ + bl 0xfebcb498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvc pc, fp, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror #24 │ │ │ │ + andlt pc, r5, fp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr ip │ │ │ │ + @ instruction: 0x0089bcb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb544 │ │ │ │ + bl 0xfebcb4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_usr, ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, lsr ip @ │ │ │ │ + andlt pc, r5, r1, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #24 │ │ │ │ + addeq fp, r9, r2, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb598 │ │ │ │ + bl 0xfebcb540 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicspl pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl #24 │ │ │ │ + andlt pc, r5, r7, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089bbb6 │ │ │ │ + addeq fp, r9, lr, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb5ec │ │ │ │ + bl 0xfebcb594 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, ror #23 │ │ │ │ + @ instruction: 0xb005fbbd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #22 │ │ │ │ + @ instruction: 0x0089bbba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb640 │ │ │ │ + bl 0xfebcb5e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r0, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fbbb │ │ │ │ + mullt r5, r3, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #22 │ │ │ │ + addeq fp, r9, r6, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb694 │ │ │ │ + bl 0xfebcb63c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r1, fp │ │ │ │ + andlt pc, r5, r9, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089baba │ │ │ │ + addeq fp, r9, r2, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb6e8 │ │ │ │ + bl 0xfebcb690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r8, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, ror #22 │ │ │ │ + andlt pc, r5, pc, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror #20 │ │ │ │ + @ instruction: 0x0089babe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb73c │ │ │ │ + bl 0xfebcb6e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs r4, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, lsr fp @ │ │ │ │ + andlt pc, r5, r5, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl sl │ │ │ │ + addeq fp, r9, sl, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb790 │ │ │ │ + bl 0xfebcb738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21b8f24c │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, lsl fp @ │ │ │ │ + andlt pc, r5, fp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0089b9be │ │ │ │ + addeq fp, r9, r6, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb7e4 │ │ │ │ + bl 0xfebcb78c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, ror #21 │ │ │ │ + andlt pc, r5, r1, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror #18 │ │ │ │ + addeq fp, r9, r2, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb838 │ │ │ │ + bl 0xfebcb7e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc ip, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - @ instruction: 0xb005fabf │ │ │ │ + mullt r5, r7, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl r9 │ │ │ │ + addeq fp, r9, lr, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb88c │ │ │ │ + bl 0xfebcb834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r5, sl │ │ │ │ + andlt pc, r5, sp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, asr #17 │ │ │ │ + addeq fp, r9, sl, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb8e0 │ │ │ │ + bl 0xfebcb888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, ror #20 │ │ │ │ + andlt pc, r5, r3, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror #16 │ │ │ │ + addeq fp, r9, r6, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb934 │ │ │ │ + bl 0xfebcb8dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r1, asr #20 │ │ │ │ + andlt pc, r5, r9, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl r8 │ │ │ │ + addeq fp, r9, r2, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb988 │ │ │ │ + bl 0xfebcb930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, lsl sl @ │ │ │ │ + andlt pc, r5, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, asr #15 │ │ │ │ + addeq fp, r9, lr, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcb9dc │ │ │ │ + bl 0xfebcb984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, sp, ror #19 │ │ │ │ + andlt pc, r5, r5, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror r7 │ │ │ │ + addeq fp, r9, sl, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba30 │ │ │ │ + bl 0xfebcb9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, asr #19 │ │ │ │ + mullt r5, fp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl r7 │ │ │ │ + addeq fp, r9, r6, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcba84 │ │ │ │ + bl 0xfebcba2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, r9, r9 │ │ │ │ + andlt pc, r5, r1, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, asr #13 │ │ │ │ + addeq fp, r9, r2, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbad8 │ │ │ │ + bl 0xfebcba80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsmi pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, ror #18 │ │ │ │ + andlt pc, r5, r7, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, ror r6 │ │ │ │ + addeq fp, r9, lr, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb2c │ │ │ │ + bl 0xfebcbad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r5, asr #18 │ │ │ │ + andlt pc, r5, sp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr #12 │ │ │ │ + addeq fp, r9, sl, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbb80 │ │ │ │ + bl 0xfebcbb28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r0, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, fp, lsl r9 @ │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, asr #11 │ │ │ │ + addeq fp, r9, r6, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbbd4 │ │ │ │ + bl 0xfebcbb7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, ror r5 │ │ │ │ + ldrdeq fp, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc28 │ │ │ │ + bl 0xfebcbbd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r8, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r7, asr #17 │ │ │ │ + mullt r5, pc, r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr #10 │ │ │ │ + addeq fp, r9, lr, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbc7c │ │ │ │ + bl 0xfebcbc24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - mullt r5, sp, r8 │ │ │ │ + andlt pc, r5, r5, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r2 │ │ │ │ + addeq fp, r9, sl, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbcd0 │ │ │ │ + bl 0xfebcbc78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrvs pc, r9, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r3, ror r8 @ │ │ │ │ + andlt pc, r5, fp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, ror r4 │ │ │ │ + ldrdeq fp, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd24 │ │ │ │ + bl 0xfebcbccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc R12_usr, r9 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, r9, asr #16 │ │ │ │ + andlt pc, r5, r1, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr #8 │ │ │ │ + addeq fp, r9, r2, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbd78 │ │ │ │ + bl 0xfebcbd20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsmi pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0af6808 │ │ │ │ - andlt pc, r5, pc, lsl r8 @ │ │ │ │ + @ instruction: 0xf0ae6808 │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], r6 │ │ │ │ + addeq fp, r9, lr, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbdcc │ │ │ │ + bl 0xfebcbd74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsl #7 │ │ │ │ + ldrdeq fp, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe20 │ │ │ │ + bl 0xfebcbdc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, asr #31 │ │ │ │ + andlt pc, r5, r3, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsr #6 │ │ │ │ + addeq fp, r9, r6, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbe74 │ │ │ │ + bl 0xfebcbe1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, ip, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, lsr #31 │ │ │ │ + andlt pc, r5, r9, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], sl │ │ │ │ + addeq fp, r9, r2, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbec8 │ │ │ │ + bl 0xfebcbe70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r0, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, ror pc @ │ │ │ │ + andlt pc, r5, pc, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsl #5 │ │ │ │ + ldrdeq fp, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf1c │ │ │ │ + bl 0xfebcbec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r0, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, asr #30 │ │ │ │ + andlt pc, r5, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, lsr r2 │ │ │ │ + addeq fp, r9, sl, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbf70 │ │ │ │ + bl 0xfebcbf18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsr #30 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq fp, [r9], lr │ │ │ │ + addeq fp, r9, r6, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcbfc4 │ │ │ │ + bl 0xfebcbf6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpne r4, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsl #3 │ │ │ │ + addeq fp, r9, r2, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc018 │ │ │ │ + bl 0xfebcbfc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11b8f24a │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, asr #29 │ │ │ │ + andlt pc, r5, r7, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r6, lsr r1 │ │ │ │ + addeq fp, r9, lr, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc06c │ │ │ │ + bl 0xfebcc014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcs ip, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, lsr #29 │ │ │ │ + andlt pc, r5, sp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, r2, ror #1 │ │ │ │ + addeq fp, r9, sl, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc0c0 │ │ │ │ + bl 0xfebcc068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f649 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, ror lr @ │ │ │ │ + andlt pc, r5, r3, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, lr, lsl #1 │ │ │ │ + addeq fp, r9, r6, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc114 │ │ │ │ + bl 0xfebcc0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, asr lr @ │ │ │ │ + andlt pc, r5, r9, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq fp, r9, sl, lsr r0 │ │ │ │ + umulleq fp, r9, r2, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc168 │ │ │ │ + bl 0xfebcc110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, lsr #28 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, ror #31 │ │ │ │ + addeq fp, r9, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc1bc │ │ │ │ + bl 0xfebcc164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r4, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r9, r2, pc @ │ │ │ │ + addeq sl, r9, sl, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc210 │ │ │ │ + bl 0xfebcc1b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r8, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, lsr pc │ │ │ │ + umulleq sl, r9, r6, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc264 │ │ │ │ + bl 0xfebcc20c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, lsr #27 │ │ │ │ + andlt pc, r5, r1, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, ror #29 │ │ │ │ + addeq sl, r9, r2, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc2b8 │ │ │ │ + bl 0xfebcc260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, pc, ror sp @ │ │ │ │ + andlt pc, r5, r7, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r9, r6, lr │ │ │ │ + addeq sl, r9, lr, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc30c │ │ │ │ + bl 0xfebcc2b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r5, asr sp @ │ │ │ │ + andlt pc, r5, sp, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, asr #28 │ │ │ │ + umulleq sl, r9, sl, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc360 │ │ │ │ + bl 0xfebcc308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcs pc, r0, r9, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, fp, lsr #26 │ │ │ │ + andlt pc, r5, r3, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, lr, ror #27 │ │ │ │ + addeq sl, r9, r6, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc3b4 │ │ │ │ + bl 0xfebcc35c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccs pc, r4, r9, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r1, lsl #26 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r9, sl, sp │ │ │ │ + strdeq sl, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc408 │ │ │ │ + bl 0xfebcc3b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, asr #26 │ │ │ │ + umulleq sl, r9, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc45c │ │ │ │ + bl 0xfebcc404 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnseq pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, lsr #25 │ │ │ │ + andlt pc, r5, r5, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], r2 │ │ │ │ + addeq sl, r9, sl, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc4b0 │ │ │ │ + bl 0xfebcc458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r3, lsl #25 │ │ │ │ + andlt pc, r5, fp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r9, lr, ip │ │ │ │ + strdeq sl, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc504 │ │ │ │ + bl 0xfebcc4ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r9, asr ip @ │ │ │ │ + andlt pc, r5, r1, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, sl, asr #24 │ │ │ │ + addeq sl, r9, r2, lsr #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc558 │ │ │ │ + bl 0xfebcc500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d22, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [lr], #-696 @ 0xfffffd48 │ │ │ │ + stc2 0, cr15, [r6], {174} @ 0xae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r9], r6 │ │ │ │ + addeq sl, r9, lr, asr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc5ac │ │ │ │ + bl 0xfebcc554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d22, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r4], {174} @ 0xae │ │ │ │ + blx 0xff7b1642 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr #23 │ │ │ │ + strdeq sl, [r9], sl @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc600 │ │ │ │ + bl 0xfebcc5a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff7316ee │ │ │ │ + blx 0xfed31696 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr #22 │ │ │ │ + addeq sl, r9, r6, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc654 │ │ │ │ + bl 0xfebcc5fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrvc (UNDEF: 100), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - @ instruction: 0xb005fbb1 │ │ │ │ + andlt pc, r5, r9, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq sl, [r9], sl @ │ │ │ │ + addeq sl, r9, r2, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6a8 │ │ │ │ + bl 0xfebcc650 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, r7, lsl #23 │ │ │ │ + andlt pc, r5, pc, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r6, lsr #21 │ │ │ │ + strdeq sl, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc6fc │ │ │ │ + bl 0xfebcc6a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 108), sl │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ae6808 │ │ │ │ - andlt pc, r5, sp, asr fp @ │ │ │ │ + andlt pc, r5, r5, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r9, r2, asr sl │ │ │ │ + addeq sl, r9, sl, lsr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc750 │ │ │ │ + bl 0xfebcc6f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d23, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xd3183e │ │ │ │ + blx 0x3317e6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq sl, [r9], lr │ │ │ │ + addeq sl, r9, r6, asr sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc7a4 │ │ │ │ + bl 0xfebcc74c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vbic.i32 q8, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x2b1892 │ │ │ │ + blx 0xff8b1838 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsr #19 │ │ │ │ + addeq sl, r9, r2, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc7f8 │ │ │ │ + bl 0xfebcc7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xff8318e4 │ │ │ │ + blx 0xfee3188c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr r9 │ │ │ │ + addeq sl, r9, lr, lsr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc84c │ │ │ │ + bl 0xfebcc7f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6481863 │ │ │ │ vsra.s64 q8, q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfedb1938 │ │ │ │ + blx 0xfe3b18e0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl #18 │ │ │ │ + addeq sl, r9, sl, asr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc8a0 │ │ │ │ + bl 0xfebcc848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 q10, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xfe33198c │ │ │ │ + blx 0x1931934 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsr #17 │ │ │ │ + addeq sl, r9, r6, lsl #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc8f4 │ │ │ │ + bl 0xfebcc89c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x18b19e0 │ │ │ │ + blx 0xeb1988 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr r8 │ │ │ │ + @ instruction: 0x0089a8b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc948 │ │ │ │ + bl 0xfebcc8f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 q10, q4, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0xe31a34 │ │ │ │ + blx 0x4319dc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl #16 │ │ │ │ + addeq sl, r9, lr, asr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc99c │ │ │ │ + bl 0xfebcc944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d21, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - blx 0x3b1a88 │ │ │ │ + @ instruction: 0xf9e4f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a7b2 │ │ │ │ + addeq sl, r9, sl, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcc9f0 │ │ │ │ + bl 0xfebcc998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9e2f0ae │ │ │ │ + @ instruction: 0xf9baf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr r7 │ │ │ │ + @ instruction: 0x0089a7b6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca44 │ │ │ │ + bl 0xfebcc9ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d22, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf9b8f0ae │ │ │ │ + @ instruction: 0xf990f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl #14 │ │ │ │ + addeq sl, r9, r2, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcca98 │ │ │ │ + bl 0xfebcca40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q0, d4 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf98ef0ae │ │ │ │ + @ instruction: 0xf966f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a6b6 │ │ │ │ + addeq sl, r9, lr, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccaec │ │ │ │ + bl 0xfebcca94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf964f0ae │ │ │ │ + @ instruction: 0xf93cf0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror #12 │ │ │ │ + @ instruction: 0x0089a6ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb40 │ │ │ │ + bl 0xfebccae8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf93af0ae │ │ │ │ + @ instruction: 0xf912f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl #12 │ │ │ │ + addeq sl, r9, r6, ror #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccb94 │ │ │ │ + bl 0xfebccb3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf910f0ae │ │ │ │ + @ instruction: 0xf8e8f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a5ba │ │ │ │ + addeq sl, r9, r2, lsl r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccbe8 │ │ │ │ + bl 0xfebccb90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8e6f0ae │ │ │ │ + @ instruction: 0xf8bef0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror #10 │ │ │ │ + @ instruction: 0x0089a5be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc3c │ │ │ │ + bl 0xfebccbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q0, d20 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf8bcf0ae │ │ │ │ + @ instruction: 0xf894f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsl r5 │ │ │ │ + addeq sl, r9, sl, ror #10 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccc90 │ │ │ │ + bl 0xfebccc38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d17, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf892f0ae │ │ │ │ + @ instruction: 0xf86af0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x0089a4be │ │ │ │ + addeq sl, r9, r6, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccce4 │ │ │ │ + bl 0xfebccc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf868f0ae │ │ │ │ + @ instruction: 0xf840f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror #8 │ │ │ │ + addeq sl, r9, r2, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd38 │ │ │ │ + bl 0xfebccce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d19, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf83ef0ae │ │ │ │ + @ instruction: 0xf816f0ae │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsl r4 │ │ │ │ + addeq sl, r9, lr, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccd8c │ │ │ │ + bl 0xfebccd34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xf814f0ae │ │ │ │ + @ instruction: 0xffecf0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, asr #7 │ │ │ │ + addeq sl, r9, sl, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccde0 │ │ │ │ + bl 0xfebccd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vmla.f d18, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xffeaf0ad │ │ │ │ + @ instruction: 0xffc2f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, ror #6 │ │ │ │ + addeq sl, r9, r6, asr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce34 │ │ │ │ + bl 0xfebccddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xffc0f0ad │ │ │ │ + @ instruction: 0xff98f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, lsl r3 │ │ │ │ + addeq sl, r9, r2, ror r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcce88 │ │ │ │ + bl 0xfebcce30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff96f0ad │ │ │ │ + @ instruction: 0xff6ef0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, asr #5 │ │ │ │ + addeq sl, r9, lr, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccedc │ │ │ │ + bl 0xfebcce84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff6cf0ad │ │ │ │ + @ instruction: 0xff44f0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, ror r2 │ │ │ │ + addeq sl, r9, sl, asr #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf30 │ │ │ │ + bl 0xfebcced8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff42f0ad │ │ │ │ + @ instruction: 0xff1af0ad │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, lsl r2 │ │ │ │ + addeq sl, r9, r6, ror r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccf84 │ │ │ │ + bl 0xfebccf2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d16, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - @ instruction: 0xff18f0ad │ │ │ │ + cdp2 0, 15, cr15, cr0, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, asr #3 │ │ │ │ + addeq sl, r9, r2, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebccfd8 │ │ │ │ + bl 0xfebccf80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 14, cr15, cr14, cr13, {5} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, ror r1 │ │ │ │ + addeq sl, r9, lr, asr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd02c │ │ │ │ + bl 0xfebccfd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vsra.s64 d16, d24, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 12, cr15, cr4, cr13, {5} │ │ │ │ + cdp2 0, 9, cr15, cr12, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r2, lsr #2 │ │ │ │ + addeq sl, r9, sl, ror r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd080 │ │ │ │ + bl 0xfebcd028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d20, d8, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 9, cr15, cr10, cr13, {5} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, lr, asr #1 │ │ │ │ + addeq sl, r9, r6, lsr #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd0d4 │ │ │ │ + bl 0xfebcd07c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q4, │ │ │ │ vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 7, cr15, cr0, cr13, {5} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, sl, ror r0 │ │ │ │ + ldrdeq sl, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd128 │ │ │ │ + bl 0xfebcd0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d0, d0[5] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 4, cr15, cr6, cr13, {5} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr13, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r9, r6, lsr #32 │ │ │ │ + addeq sl, r9, lr, ror r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd17c │ │ │ │ + bl 0xfebcd124 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d21, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - cdp2 0, 1, cr15, cr12, cr13, {5} │ │ │ │ + ldc2l 0, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r9], r2 │ │ │ │ + addeq sl, r9, sl, lsr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd1d0 │ │ │ │ + bl 0xfebcd178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q3, │ │ │ │ vmla.f d22, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r2, #692]! @ 0x2b4 │ │ │ │ + stc2l 0, cr15, [sl, #692] @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, lr, ror pc │ │ │ │ + ldrdeq r9, [r9], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd224 │ │ │ │ + bl 0xfebcd1cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 q11, q8, d24 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2l 0, cr15, [r8, #692] @ 0x2b4 │ │ │ │ + stc2 0, cr15, [r0, #692]! @ 0x2b4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, sl, lsr #30 │ │ │ │ + addeq r9, r9, r2, lsl #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd278 │ │ │ │ + bl 0xfebcd220 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q0, d28 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [lr, #692] @ 0x2b4 │ │ │ │ + ldc2l 0, cr15, [r6, #-692]! @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, lr, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd2cc │ │ │ │ + bl 0xfebcd274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 d23, d16, #64 │ │ │ │ strtmi r0, [r5], #-402 @ 0xfffffe6e │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [r4, #-692]! @ 0xfffffd4c │ │ │ │ + stc2l 0, cr15, [ip, #-692] @ 0xfffffd4c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r9, r2, lsl #29 │ │ │ │ + ldrdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd320 │ │ │ │ + bl 0xfebcd2c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrne pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr #26 │ │ │ │ + andlt pc, r5, r3, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #28 │ │ │ │ + addeq r9, r9, r6, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd374 │ │ │ │ + bl 0xfebcd31c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr #26 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], sl │ │ │ │ + addeq r9, r9, r2, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd3c8 │ │ │ │ + bl 0xfebcd370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #27 │ │ │ │ + ldrdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd41c │ │ │ │ + bl 0xfebcd3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, asr #25 │ │ │ │ + andlt pc, r5, r5, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr sp │ │ │ │ + addeq r9, r9, sl, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd470 │ │ │ │ + bl 0xfebcd418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 108), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsr #25 │ │ │ │ + andlt pc, r5, fp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r9, [r9], lr │ │ │ │ + addeq r9, r9, r6, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd4c4 │ │ │ │ + bl 0xfebcd46c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, ror ip @ │ │ │ │ + andlt pc, r5, r1, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #25 │ │ │ │ + addeq r9, r9, r2, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd518 │ │ │ │ + bl 0xfebcd4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x51acf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, asr #24 │ │ │ │ + andlt pc, r5, r7, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr ip │ │ │ │ + addeq r9, r9, lr, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd56c │ │ │ │ + bl 0xfebcd514 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsr #24 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #23 │ │ │ │ + addeq r9, r9, sl, lsr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd5c0 │ │ │ │ + bl 0xfebcd568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orreq pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #23 │ │ │ │ + addeq r9, r9, r6, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd614 │ │ │ │ + bl 0xfebcd5bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, lsr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr fp │ │ │ │ + umulleq r9, r9, r2, fp @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd668 │ │ │ │ + bl 0xfebcd610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsr #23 │ │ │ │ + andlt pc, r5, pc, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, ror #21 │ │ │ │ + addeq r9, r9, lr, lsr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd6bc │ │ │ │ + bl 0xfebcd664 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, ror fp @ │ │ │ │ + andlt pc, r5, r5, asr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, r2, sl @ │ │ │ │ + addeq r9, r9, sl, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd710 │ │ │ │ + bl 0xfebcd6b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 100), r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, asr fp @ │ │ │ │ + andlt pc, r5, fp, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr sl │ │ │ │ + umulleq r9, r9, r6, sl @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd764 │ │ │ │ + bl 0xfebcd70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsr #22 │ │ │ │ + andlt pc, r5, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, ror #19 │ │ │ │ + addeq r9, r9, r2, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd7b8 │ │ │ │ + bl 0xfebcd760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41a4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, r6, r9 @ │ │ │ │ + addeq r9, r9, lr, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd80c │ │ │ │ + bl 0xfebcd7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R8_fiq, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr #18 │ │ │ │ + umulleq r9, r9, sl, r9 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd860 │ │ │ │ + bl 0xfebcd808 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnmi pc, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsr #21 │ │ │ │ + andlt pc, r5, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, ror #17 │ │ │ │ + addeq r9, r9, r6, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd8b4 │ │ │ │ + bl 0xfebcd85c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl (UNDEF: 104), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsl #21 │ │ │ │ + andlt pc, r5, r9, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, sl, r8 @ │ │ │ │ + strdeq r9, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd908 │ │ │ │ + bl 0xfebcd8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscs pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, asr sl @ │ │ │ │ + andlt pc, r5, pc, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr #16 │ │ │ │ + umulleq r9, r9, lr, r8 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd95c │ │ │ │ + bl 0xfebcd904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, sp, lsr #20 │ │ │ │ + andlt pc, r5, r5, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r2 │ │ │ │ + addeq r9, r9, sl, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcd9b0 │ │ │ │ + bl 0xfebcd958 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvc ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r3, lsl #20 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r9, r9, lr, r7 @ │ │ │ │ + strdeq r9, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda04 │ │ │ │ + bl 0xfebcd9ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005f9b1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr #14 │ │ │ │ + addeq r9, r9, r2, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcda58 │ │ │ │ + bl 0xfebcda00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne ip, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, lsr #19 │ │ │ │ + andlt pc, r5, r7, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], r6 │ │ │ │ + addeq r9, r9, lr, asr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdaac │ │ │ │ + bl 0xfebcda54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, r0, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsl #19 │ │ │ │ + andlt pc, r5, sp, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsr #13 │ │ │ │ + strdeq r9, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb00 │ │ │ │ + bl 0xfebcdaa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc ip, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, asr r9 @ │ │ │ │ + andlt pc, r5, r3, lsr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr #12 │ │ │ │ + addeq r9, r9, r6, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdb54 │ │ │ │ + bl 0xfebcdafc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, r0, r3, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r1, lsr r9 @ │ │ │ │ + andlt pc, r5, r9, lsl #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], sl │ │ │ │ + addeq r9, r9, r2, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdba8 │ │ │ │ + bl 0xfebcdb50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscc pc, ip, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r7, lsl #18 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsr #11 │ │ │ │ + strdeq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdbfc │ │ │ │ + bl 0xfebcdba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi R8_usr, r4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xb005f8b5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, asr r5 │ │ │ │ + addeq r9, r9, sl, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdc50 │ │ │ │ + bl 0xfebcdbf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpvs r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - @ instruction: 0xb005f8b3 │ │ │ │ + andlt pc, r5, fp, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r9], lr │ │ │ │ + addeq r9, r9, r6, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdca4 │ │ │ │ + bl 0xfebcdc4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r9, lsl #17 │ │ │ │ + andlt pc, r5, r1, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsr #9 │ │ │ │ + addeq r9, r9, r2, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdcf8 │ │ │ │ + bl 0xfebcdca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r4, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, pc, asr r8 @ │ │ │ │ + andlt pc, r5, r7, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, asr r4 │ │ │ │ + addeq r9, r9, lr, lsr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdd4c │ │ │ │ + bl 0xfebcdcf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r8, r4, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, r5, lsr r8 @ │ │ │ │ + andlt pc, r5, sp, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl #8 │ │ │ │ + addeq r9, r9, sl, asr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdda0 │ │ │ │ + bl 0xfebcdd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvs r4, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ad6808 │ │ │ │ - andlt pc, r5, fp, lsl #16 │ │ │ │ + @ instruction: 0xf0ac6808 │ │ │ │ + andlt pc, r5, r3, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsr #7 │ │ │ │ + addeq r9, r9, r6, lsl #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcddf4 │ │ │ │ + bl 0xfebcdd9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b8f643 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, ror #31 │ │ │ │ + @ instruction: 0xb005ffb9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, asr r3 │ │ │ │ + @ instruction: 0x008993b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde48 │ │ │ │ + bl 0xfebcddf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrscs pc, r4, r4, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005ffb7 │ │ │ │ + andlt pc, r5, pc, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, lsl #6 │ │ │ │ + addeq r9, r9, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcde9c │ │ │ │ + bl 0xfebcde44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpcc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsl #31 │ │ │ │ + andlt pc, r5, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008992b2 │ │ │ │ + addeq r9, r9, sl, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdef0 │ │ │ │ + bl 0xfebcde98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicscc pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror #30 │ │ │ │ + andlt pc, r5, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, asr r2 │ │ │ │ + @ instruction: 0x008992b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf44 │ │ │ │ + bl 0xfebcdeec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrmi (UNDEF: 96), r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsr pc @ │ │ │ │ + andlt pc, r5, r1, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, sl, lsl #4 │ │ │ │ + addeq r9, r9, r2, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdf98 │ │ │ │ + bl 0xfebcdf40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicne pc, ip, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl #30 │ │ │ │ + andlt pc, r5, r7, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008991b6 │ │ │ │ + addeq r9, r9, lr, lsl #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcdfec │ │ │ │ + bl 0xfebcdf94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, ror #29 │ │ │ │ + @ instruction: 0xb005febd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, ror #2 │ │ │ │ + @ instruction: 0x008991ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce040 │ │ │ │ + bl 0xfebcdfe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005febb │ │ │ │ + mullt r5, r3, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, lr, lsl #2 │ │ │ │ + addeq r9, r9, r6, ror #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce094 │ │ │ │ + bl 0xfebce03c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r1, lr │ │ │ │ + andlt pc, r5, r9, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strheq r9, [r9], sl │ │ │ │ + addeq r9, r9, r2, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce0e8 │ │ │ │ + bl 0xfebce090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror #28 │ │ │ │ + andlt pc, r5, pc, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r6, rrx │ │ │ │ + strheq r9, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce13c │ │ │ │ + bl 0xfebce0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, lsr lr @ │ │ │ │ + andlt pc, r5, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r9, r2, lsl r0 │ │ │ │ + addeq r9, r9, sl, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce190 │ │ │ │ + bl 0xfebce138 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 108), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsl lr @ │ │ │ │ + andlt pc, r5, fp, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00898fbe │ │ │ │ + addeq r9, r9, r6, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce1e4 │ │ │ │ + bl 0xfebce18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, ip, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, ror #27 │ │ │ │ + andlt pc, r5, r1, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #30 │ │ │ │ + addeq r8, r9, r2, asr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce238 │ │ │ │ + bl 0xfebce1e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - @ instruction: 0xb005fdbf │ │ │ │ + mullt r5, r7, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl pc │ │ │ │ + addeq r8, r9, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce28c │ │ │ │ + bl 0xfebce234 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r5, sp │ │ │ │ + andlt pc, r5, sp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #29 │ │ │ │ + addeq r8, r9, sl, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce2e0 │ │ │ │ + bl 0xfebce288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror #26 │ │ │ │ + andlt pc, r5, r3, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #28 │ │ │ │ + addeq r8, r9, r6, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce334 │ │ │ │ + bl 0xfebce2dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr #26 │ │ │ │ + andlt pc, r5, r9, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl lr │ │ │ │ + addeq r8, r9, r2, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce388 │ │ │ │ + bl 0xfebce330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsl sp @ │ │ │ │ + andlt pc, r5, pc, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #27 │ │ │ │ + addeq r8, r9, lr, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce3dc │ │ │ │ + bl 0xfebce384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicmi pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, ror #25 │ │ │ │ + andlt pc, r5, r5, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror sp │ │ │ │ + addeq r8, r9, sl, asr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce430 │ │ │ │ + bl 0xfebce3d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asreq pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, asr #25 │ │ │ │ + mullt r5, fp, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl sp │ │ │ │ + addeq r8, r9, r6, ror sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce484 │ │ │ │ + bl 0xfebce42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R12_usr, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, r9, ip │ │ │ │ + andlt pc, r5, r1, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #25 │ │ │ │ + addeq r8, r9, r2, lsr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce4d8 │ │ │ │ + bl 0xfebce480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a8f24e │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror #24 │ │ │ │ + andlt pc, r5, r7, asr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror ip │ │ │ │ + addeq r8, r9, lr, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce52c │ │ │ │ + bl 0xfebce4d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41b8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr #24 │ │ │ │ + andlt pc, r5, sp, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #24 │ │ │ │ + addeq r8, r9, sl, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce580 │ │ │ │ + bl 0xfebce528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqppl ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsl ip @ │ │ │ │ + strdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #23 │ │ │ │ + addeq r8, r9, r6, lsr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce5d4 │ │ │ │ + bl 0xfebce57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, asr #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror fp │ │ │ │ + ldrdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce628 │ │ │ │ + bl 0xfebce5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, asr #23 │ │ │ │ + mullt r5, pc, fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #22 │ │ │ │ + addeq r8, r9, lr, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce67c │ │ │ │ + bl 0xfebce624 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - mullt r5, sp, fp │ │ │ │ + andlt pc, r5, r5, ror fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, sl, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce6d0 │ │ │ │ + bl 0xfebce678 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, ror fp @ │ │ │ │ + andlt pc, r5, fp, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror sl │ │ │ │ + ldrdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce724 │ │ │ │ + bl 0xfebce6cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, asr #22 │ │ │ │ + andlt pc, r5, r1, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr #20 │ │ │ │ + addeq r8, r9, r2, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce778 │ │ │ │ + bl 0xfebce720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, lsl fp @ │ │ │ │ + strdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce7cc │ │ │ │ + bl 0xfebce774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsl #19 │ │ │ │ + ldrdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce820 │ │ │ │ + bl 0xfebce7c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r0, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, asr #21 │ │ │ │ + andlt pc, r5, r3, lsr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr #18 │ │ │ │ + addeq r8, r9, r6, lsl #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce874 │ │ │ │ + bl 0xfebce81c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r4, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsr #21 │ │ │ │ + andlt pc, r5, r9, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, r2, lsr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce8c8 │ │ │ │ + bl 0xfebce870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, ror sl @ │ │ │ │ + andlt pc, r5, pc, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsl #17 │ │ │ │ + ldrdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce91c │ │ │ │ + bl 0xfebce8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, sp, asr #20 │ │ │ │ + andlt pc, r5, r5, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr r8 │ │ │ │ + addeq r8, r9, sl, lsl #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce970 │ │ │ │ + bl 0xfebce918 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r3, lsr #20 │ │ │ │ + strdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r9], lr │ │ │ │ + addeq r8, r9, r6, lsr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebce9c4 │ │ │ │ + bl 0xfebce96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl ip, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + ldrdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsl #15 │ │ │ │ + addeq r8, r9, r2, ror #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea18 │ │ │ │ + bl 0xfebce9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrspl pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, asr #19 │ │ │ │ + andlt pc, r5, r7, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr r7 │ │ │ │ + addeq r8, r9, lr, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcea6c │ │ │ │ + bl 0xfebcea14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, lsr #19 │ │ │ │ + andlt pc, r5, sp, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, ror #13 │ │ │ │ + addeq r8, r9, sl, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceac0 │ │ │ │ + bl 0xfebcea68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), pc │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, ror r9 @ │ │ │ │ + andlt pc, r5, r3, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsl #13 │ │ │ │ + addeq r8, r9, r6, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb14 │ │ │ │ + bl 0xfebceabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, asr r9 @ │ │ │ │ + andlt pc, r5, r9, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, lsr r6 │ │ │ │ + umulleq r8, r9, r2, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceb68 │ │ │ │ + bl 0xfebceb10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r7, lsr #18 │ │ │ │ + strdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, ror #11 │ │ │ │ + addeq r8, r9, lr, lsr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcebbc │ │ │ │ + bl 0xfebceb64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnvc pc, ip, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + ldrdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r2, r5 │ │ │ │ + addeq r8, r9, sl, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec10 │ │ │ │ + bl 0xfebcebb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq (UNDEF: 100), ip │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, lsr r5 │ │ │ │ + umulleq r8, r9, r6, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcec64 │ │ │ │ + bl 0xfebcec0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r9, lsr #17 │ │ │ │ + andlt pc, r5, r1, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, ror #9 │ │ │ │ + addeq r8, r9, r2, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcecb8 │ │ │ │ + bl 0xfebcec60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r0, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, pc, ror r8 @ │ │ │ │ + andlt pc, r5, r7, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, r6, r4 │ │ │ │ + addeq r8, r9, lr, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced0c │ │ │ │ + bl 0xfebcecb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r4, pc, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r5, asr r8 @ │ │ │ │ + andlt pc, r5, sp, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr #8 │ │ │ │ + umulleq r8, r9, sl, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebced60 │ │ │ │ + bl 0xfebced08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_fiq, lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, fp, lsr #16 │ │ │ │ + andlt pc, r5, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, ror #7 │ │ │ │ + addeq r8, r9, r6, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcedb4 │ │ │ │ + bl 0xfebced5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscs pc, lr, #4 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ac6808 │ │ │ │ - andlt pc, r5, r1, lsl #16 │ │ │ │ + @ instruction: 0xf0ab6808 │ │ │ │ + ldrdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, sl, r3 │ │ │ │ + strdeq r8, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee08 │ │ │ │ + bl 0xfebcedb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, asr #6 │ │ │ │ + umulleq r8, r9, lr, r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcee5c │ │ │ │ + bl 0xfebcee04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsr #31 │ │ │ │ + andlt pc, r5, r5, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r2 │ │ │ │ + addeq r8, r9, sl, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebceeb0 │ │ │ │ + bl 0xfebcee58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsl #31 │ │ │ │ + andlt pc, r5, fp, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r9, lr, r2 │ │ │ │ + strdeq r8, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef04 │ │ │ │ + bl 0xfebceeac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, asr pc @ │ │ │ │ + andlt pc, r5, r1, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, sl, asr #4 │ │ │ │ + addeq r8, r9, r2, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcef58 │ │ │ │ + bl 0xfebcef00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R12_fiq, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr #30 │ │ │ │ + andlt pc, r5, r7, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], r6 │ │ │ │ + addeq r8, r9, lr, asr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcefac │ │ │ │ + bl 0xfebcef54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrscc pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl #30 │ │ │ │ + ldrdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, lsr #3 │ │ │ │ + strdeq r8, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf000 │ │ │ │ + bl 0xfebcefa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + @ instruction: 0xb005feb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, lr, asr #2 │ │ │ │ + addeq r8, r9, r6, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf054 │ │ │ │ + bl 0xfebceffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005feb1 │ │ │ │ + andlt pc, r5, r9, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r9], sl │ │ │ │ + addeq r8, r9, r2, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0a8 │ │ │ │ + bl 0xfebcf050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, pc, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsl #29 │ │ │ │ + andlt pc, r5, pc, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r6, lsr #1 │ │ │ │ + strdeq r8, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf0fc │ │ │ │ + bl 0xfebcf0a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, asr lr @ │ │ │ │ + andlt pc, r5, r5, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r9, r2, asr r0 │ │ │ │ + addeq r8, r9, sl, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf150 │ │ │ │ + bl 0xfebcf0f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r0, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, lsr lr @ │ │ │ │ + andlt pc, r5, fp, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r9], lr │ │ │ │ + addeq r8, r9, r6, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf1a4 │ │ │ │ + bl 0xfebcf14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r4, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl #28 │ │ │ │ + andlt pc, r5, r1, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #31 │ │ │ │ + addeq r8, r9, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf1f8 │ │ │ │ + bl 0xfebcf1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + @ instruction: 0xb005fdb7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr pc │ │ │ │ + addeq r7, r9, lr, lsr #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf24c │ │ │ │ + bl 0xfebcf1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fdb5 │ │ │ │ + andlt pc, r5, sp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #30 │ │ │ │ + addeq r7, r9, sl, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf2a0 │ │ │ │ + bl 0xfebcf248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsl #27 │ │ │ │ + andlt pc, r5, r3, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #29 │ │ │ │ + addeq r7, r9, r6, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf2f4 │ │ │ │ + bl 0xfebcf29c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror #26 │ │ │ │ + andlt pc, r5, r9, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr lr │ │ │ │ + @ instruction: 0x00897eb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf348 │ │ │ │ + bl 0xfebcf2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, lsr sp @ │ │ │ │ + andlt pc, r5, pc, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #28 │ │ │ │ + addeq r7, r9, lr, asr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf39c │ │ │ │ + bl 0xfebcf344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrcc pc, r0, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl #26 │ │ │ │ + andlt pc, r5, r5, ror #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897db2 │ │ │ │ + addeq r7, r9, sl, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf3f0 │ │ │ │ + bl 0xfebcf398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, ror #25 │ │ │ │ + @ instruction: 0xb005fcbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr sp │ │ │ │ + @ instruction: 0x00897db6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf444 │ │ │ │ + bl 0xfebcf3ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fcb9 │ │ │ │ + mullt r5, r1, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #26 │ │ │ │ + addeq r7, r9, r2, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf498 │ │ │ │ + bl 0xfebcf440 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsl #25 │ │ │ │ + andlt pc, r5, r7, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897cb6 │ │ │ │ + addeq r7, r9, lr, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf4ec │ │ │ │ + bl 0xfebcf494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror #24 │ │ │ │ + andlt pc, r5, sp, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #24 │ │ │ │ + @ instruction: 0x00897cba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf540 │ │ │ │ + bl 0xfebcf4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31acf241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, lsr ip @ │ │ │ │ + andlt pc, r5, r3, lsl ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #24 │ │ │ │ + addeq r7, r9, r6, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf594 │ │ │ │ + bl 0xfebcf53c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc R8_fiq, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsl ip @ │ │ │ │ + andlt pc, r5, r9, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897bba │ │ │ │ + addeq r7, r9, r2, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf5e8 │ │ │ │ + bl 0xfebcf590 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a4f241 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, ror #23 │ │ │ │ + @ instruction: 0xb005fbbf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #22 │ │ │ │ + @ instruction: 0x00897bbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf63c │ │ │ │ + bl 0xfebcf5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvs pc, r0, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - @ instruction: 0xb005fbbd │ │ │ │ + mullt r5, r5, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl fp │ │ │ │ + addeq r7, r9, sl, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf690 │ │ │ │ + bl 0xfebcf638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r3, fp │ │ │ │ + andlt pc, r5, fp, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00897abe │ │ │ │ + addeq r7, r9, r6, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf6e4 │ │ │ │ + bl 0xfebcf68c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, ror #22 │ │ │ │ + andlt pc, r5, r1, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror #20 │ │ │ │ + addeq r7, r9, r2, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf738 │ │ │ │ + bl 0xfebcf6e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r8, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, lsr fp @ │ │ │ │ + andlt pc, r5, r7, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl sl │ │ │ │ + addeq r7, r9, lr, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf78c │ │ │ │ + bl 0xfebcf734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs ip, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, lsl fp @ │ │ │ │ + andlt pc, r5, sp, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, asr #19 │ │ │ │ + addeq r7, r9, sl, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf7e0 │ │ │ │ + bl 0xfebcf788 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvs pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, ror #21 │ │ │ │ + andlt pc, r5, r3, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror #18 │ │ │ │ + addeq r7, r9, r6, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf834 │ │ │ │ + bl 0xfebcf7dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r0, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, asr #21 │ │ │ │ + mullt r5, r9, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl r9 │ │ │ │ + addeq r7, r9, r2, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf888 │ │ │ │ + bl 0xfebcf830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, r7, sl │ │ │ │ + andlt pc, r5, pc, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, asr #17 │ │ │ │ + addeq r7, r9, lr, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf8dc │ │ │ │ + bl 0xfebcf884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r8, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, ror #20 │ │ │ │ + andlt pc, r5, r5, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror r8 │ │ │ │ + addeq r7, r9, sl, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf930 │ │ │ │ + bl 0xfebcf8d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrne pc, r0, #4 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r3, asr #20 │ │ │ │ + andlt pc, r5, fp, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl r8 │ │ │ │ + addeq r7, r9, r6, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf984 │ │ │ │ + bl 0xfebcf92c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R12_usr, r0 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, lsl sl @ │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, asr #15 │ │ │ │ + addeq r7, r9, r2, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcf9d8 │ │ │ │ + bl 0xfebcf980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21a8f240 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, pc, ror #19 │ │ │ │ + andlt pc, r5, r7, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror r7 │ │ │ │ + addeq r7, r9, lr, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa2c │ │ │ │ + bl 0xfebcf9d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, asr #19 │ │ │ │ + mullt r5, sp, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr #14 │ │ │ │ + addeq r7, r9, sl, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfa80 │ │ │ │ + bl 0xfebcfa28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, fp, r9 │ │ │ │ + andlt pc, r5, r3, ror r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, asr #13 │ │ │ │ + addeq r7, r9, r6, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfad4 │ │ │ │ + bl 0xfebcfa7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl ip, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, ror r9 @ │ │ │ │ + andlt pc, r5, r9, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, ror r6 │ │ │ │ + ldrdeq r7, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb28 │ │ │ │ + bl 0xfebcfad0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biccc pc, r4, fp, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r7, asr #18 │ │ │ │ + andlt pc, r5, pc, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr #12 │ │ │ │ + addeq r7, r9, lr, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfb7c │ │ │ │ + bl 0xfebcfb24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppmi r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, sp, lsl r9 @ │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r2 │ │ │ │ + addeq r7, r9, sl, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfbd0 │ │ │ │ + bl 0xfebcfb78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21bcf24b │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - strdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, ror r5 │ │ │ │ + ldrdeq r7, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc24 │ │ │ │ + bl 0xfebcfbcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppcc r0, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r9, asr #17 │ │ │ │ + andlt pc, r5, r1, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr #10 │ │ │ │ + addeq r7, r9, r2, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfc78 │ │ │ │ + bl 0xfebcfc20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - mullt r5, pc, r8 @ │ │ │ │ + andlt pc, r5, r7, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], r6 │ │ │ │ + addeq r7, r9, lr, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfccc │ │ │ │ + bl 0xfebcfc74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, lr, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r5, ror r8 @ │ │ │ │ + andlt pc, r5, sp, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsl #9 │ │ │ │ + ldrdeq r7, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd20 │ │ │ │ + bl 0xfebcfcc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), lr │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, fp, asr #16 │ │ │ │ + andlt pc, r5, r3, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr #8 │ │ │ │ + addeq r7, r9, r6, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfd74 │ │ │ │ + bl 0xfebcfd1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_usr, r1 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ - @ instruction: 0xf0ab6808 │ │ │ │ - andlt pc, r5, r1, lsr #16 │ │ │ │ + @ instruction: 0xf0aa6808 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], sl │ │ │ │ + addeq r7, r9, r2, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfdc8 │ │ │ │ + bl 0xfebcfd70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmpppl r4, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsl #7 │ │ │ │ + ldrdeq r7, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe1c │ │ │ │ + bl 0xfebcfdc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, asr #31 │ │ │ │ + andlt pc, r5, r5, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, lsr r3 │ │ │ │ + addeq r7, r9, sl, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfe70 │ │ │ │ + bl 0xfebcfe18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsr #31 │ │ │ │ + andlt pc, r5, fp, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r7, [r9], lr │ │ │ │ + addeq r7, r9, r6, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcfec4 │ │ │ │ + bl 0xfebcfe6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, ror pc @ │ │ │ │ + andlt pc, r5, r1, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsl #5 │ │ │ │ + addeq r7, r9, r2, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff18 │ │ │ │ + bl 0xfebcfec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r0, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, asr #30 │ │ │ │ + andlt pc, r5, r7, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, lsr r2 │ │ │ │ + addeq r7, r9, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcff6c │ │ │ │ + bl 0xfebcff14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstppl r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsr #30 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r2, ror #3 │ │ │ │ + addeq r7, r9, sl, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebcffc0 │ │ │ │ + bl 0xfebcff68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsl #3 │ │ │ │ + addeq r7, r9, r6, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0014 │ │ │ │ + bl 0xfebcffbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 104), sp │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, sl, lsr r1 │ │ │ │ + umulleq r7, r9, r2, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0068 │ │ │ │ + bl 0xfebd0010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, sp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsr #29 │ │ │ │ + andlt pc, r5, pc, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, r6, ror #1 │ │ │ │ + addeq r7, r9, lr, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd00bc │ │ │ │ + bl 0xfebd0064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, ror lr @ │ │ │ │ + andlt pc, r5, r5, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r7, r9, r2, r0 │ │ │ │ + addeq r7, r9, sl, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0110 │ │ │ │ + bl 0xfebd00b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, asr lr @ │ │ │ │ + andlt pc, r5, fp, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r9, lr, lsr r0 │ │ │ │ + umulleq r7, r9, r6, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0164 │ │ │ │ + bl 0xfebd010c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpne ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsr #28 │ │ │ │ + andlt pc, r5, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, ror #31 │ │ │ │ + addeq r7, r9, r2, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd01b8 │ │ │ │ + bl 0xfebd0160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi r4, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - strdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, r9, r6, pc @ │ │ │ │ + addeq r6, r9, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd020c │ │ │ │ + bl 0xfebd01b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrmi pc, r8, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr #30 │ │ │ │ + umulleq r6, r9, sl, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0260 │ │ │ │ + bl 0xfebd0208 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsne pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsr #27 │ │ │ │ + andlt pc, r5, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, ror #29 │ │ │ │ + addeq r6, r9, r6, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd02b4 │ │ │ │ + bl 0xfebd025c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsl #27 │ │ │ │ + andlt pc, r5, r9, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, r9, sl, lr │ │ │ │ + strdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0308 │ │ │ │ + bl 0xfebd02b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, fp, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, asr sp @ │ │ │ │ + andlt pc, r5, pc, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr #28 │ │ │ │ + umulleq r6, r9, lr, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd035c │ │ │ │ + bl 0xfebd0304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpne r0, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsr #26 │ │ │ │ + andlt pc, r5, r5, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, sl, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd03b0 │ │ │ │ + bl 0xfebd0358 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc r4, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, lsl #26 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r6, r9, lr, sp │ │ │ │ + strdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0404 │ │ │ │ + bl 0xfebd03ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvc pc, r8, r1, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -r9 │ │ │ │ + @ instruction: 0xb005fcb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr #26 │ │ │ │ + addeq r6, r9, r2, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0458 │ │ │ │ + bl 0xfebd0400 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq ip, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsr #25 │ │ │ │ + andlt pc, r5, r7, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, lr, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd04ac │ │ │ │ + bl 0xfebd0454 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, r0, r2, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsl #25 │ │ │ │ + andlt pc, r5, sp, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsr #25 │ │ │ │ + strdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0500 │ │ │ │ + bl 0xfebd04a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, asr ip @ │ │ │ │ + andlt pc, r5, r3, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr #24 │ │ │ │ + addeq r6, r9, r6, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0554 │ │ │ │ + bl 0xfebd04fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, lsr ip @ │ │ │ │ + andlt pc, r5, r9, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], sl │ │ │ │ + addeq r6, r9, r2, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05a8 │ │ │ │ + bl 0xfebd0550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r7, lsl #24 │ │ │ │ + ldrdlt pc, [r5], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsr #23 │ │ │ │ + strdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd05fc │ │ │ │ + bl 0xfebd05a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r1 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - ldrdlt pc, [r5], -sp │ │ │ │ + @ instruction: 0xb005fbb5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, asr fp │ │ │ │ + addeq r6, r9, sl, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0650 │ │ │ │ + bl 0xfebd05f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicvc pc, ip, r0, asr #12 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005fbb3 │ │ │ │ + andlt pc, r5, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, r6, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd06a4 │ │ │ │ + bl 0xfebd064c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsne pc, ip, r1, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsl #23 │ │ │ │ + andlt pc, r5, r1, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsr #21 │ │ │ │ + addeq r6, r9, r2, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd06f8 │ │ │ │ + bl 0xfebd06a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, asr fp @ │ │ │ │ + andlt pc, r5, r7, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, asr sl │ │ │ │ + addeq r6, r9, lr, lsr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd074c │ │ │ │ + bl 0xfebd06f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, lsr fp @ │ │ │ │ + andlt pc, r5, sp, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, lsl #20 │ │ │ │ + addeq r6, r9, sl, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd07a0 │ │ │ │ + bl 0xfebd0748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, fp, lsl #22 │ │ │ │ + andlt pc, r5, r3, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsr #19 │ │ │ │ + addeq r6, r9, r6, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd07f4 │ │ │ │ + bl 0xfebd079c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ biceq pc, r4, r5, asr #4 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r1, ror #21 │ │ │ │ + @ instruction: 0xb005fab9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, asr r9 │ │ │ │ + @ instruction: 0x008969b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0848 │ │ │ │ + bl 0xfebd07f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppne r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005fab7 │ │ │ │ + andlt pc, r5, pc, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r6, lsl #18 │ │ │ │ + addeq r6, r9, lr, asr r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd089c │ │ │ │ + bl 0xfebd0844 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x61b4f644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, sp, lsl #21 │ │ │ │ + andlt pc, r5, r5, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008968b2 │ │ │ │ + addeq r6, r9, sl, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd08f0 │ │ │ │ + bl 0xfebd0898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpvc r8, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r3, ror #20 │ │ │ │ + andlt pc, r5, fp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, asr r8 │ │ │ │ + @ instruction: 0x008968b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0944 │ │ │ │ + bl 0xfebd08ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71bcf644 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r9, lsr sl @ │ │ │ │ + andlt pc, r5, r1, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, sl, lsl #16 │ │ │ │ + addeq r6, r9, r2, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0998 │ │ │ │ + bl 0xfebd0940 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpmi ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, pc, lsl #20 │ │ │ │ + andlt pc, r5, r7, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008967b6 │ │ │ │ + addeq r6, r9, lr, lsl #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd09ec │ │ │ │ + bl 0xfebd0994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrmi pc, r5, #12 @ │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r5, r5, ror #19 │ │ │ │ + @ instruction: 0xb005f9bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, r2, ror #14 │ │ │ │ + @ instruction: 0x008967ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a40 │ │ │ │ + bl 0xfebd09e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrpl R12_usr, r5 │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - @ instruction: 0xb005f9bb │ │ │ │ + mullt r5, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r6, r9, lr, lsl #14 │ │ │ │ + addeq r6, r9, r6, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0a94 │ │ │ │ + bl 0xfebd0a3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - cdp2 0, 13, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 0, 10, cr15, cr8, cr9, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, r7, lsl #19 │ │ │ │ + andlt pc, r4, pc, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r6, r9, lr, r6 │ │ │ │ + strdeq r6, [r9], r6 @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd0afc │ │ │ │ + bl 0xfebd0aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - cdp2 0, 9, cr15, cr12, cr9, {5} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr9, {5} │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0aa6808 │ │ │ │ - andlt pc, r4, r3, asr r9 @ │ │ │ │ + andlt pc, r4, fp, lsr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r6, r9, r6, lsr r6 │ │ │ │ + addeq r6, r9, lr, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0b64 │ │ │ │ + bl 0xfebd0b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8faf0aa │ │ │ │ + @ instruction: 0xf8d2f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, ror #11 │ │ │ │ + addeq r6, r9, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0bb8 │ │ │ │ + bl 0xfebd0b60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8d0f0aa │ │ │ │ + @ instruction: 0xf8a8f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r9, r6, r5 │ │ │ │ + addeq r6, r9, lr, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c0c │ │ │ │ + bl 0xfebd0bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8a6f0aa │ │ │ │ + @ instruction: 0xf87ef0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, asr #10 │ │ │ │ + umulleq r6, r9, sl, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0c60 │ │ │ │ + bl 0xfebd0c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf87cf0aa │ │ │ │ + @ instruction: 0xf854f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, ror #9 │ │ │ │ + addeq r6, r9, r6, asr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0cb4 │ │ │ │ + bl 0xfebd0c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf852f0aa │ │ │ │ + @ instruction: 0xf82af0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r9, sl, r4 │ │ │ │ + strdeq r6, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d08 │ │ │ │ + bl 0xfebd0cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf828f0aa │ │ │ │ + @ instruction: 0xf800f0aa │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, asr #8 │ │ │ │ + umulleq r6, r9, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0d5c │ │ │ │ + bl 0xfebd0d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfffef0a9 │ │ │ │ + @ instruction: 0xffd6f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], r2 │ │ │ │ + addeq r6, r9, sl, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0db0 │ │ │ │ + bl 0xfebd0d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffd4f0a9 │ │ │ │ + @ instruction: 0xffacf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r9, lr, r3 │ │ │ │ + strdeq r6, [r9], r6 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e04 │ │ │ │ + bl 0xfebd0dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffaaf0a9 │ │ │ │ + @ instruction: 0xff82f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, asr #6 │ │ │ │ + addeq r6, r9, r2, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0e58 │ │ │ │ + bl 0xfebd0e00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff80f0a9 │ │ │ │ + @ instruction: 0xff58f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], r6 @ │ │ │ │ + addeq r6, r9, lr, asr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0eac │ │ │ │ + bl 0xfebd0e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff56f0a9 │ │ │ │ + @ instruction: 0xff2ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, lsr #5 │ │ │ │ + strdeq r6, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f00 │ │ │ │ + bl 0xfebd0ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff2cf0a9 │ │ │ │ + @ instruction: 0xff04f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, lr, asr #4 │ │ │ │ + addeq r6, r9, r6, lsr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0f54 │ │ │ │ + bl 0xfebd0efc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff02f0a9 │ │ │ │ + cdp2 0, 13, cr15, cr10, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], sl │ │ │ │ + addeq r6, r9, r2, asr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0fa8 │ │ │ │ + bl 0xfebd0f50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 13, cr15, cr8, cr9, {5} │ │ │ │ + cdp2 0, 11, cr15, cr0, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, lsr #3 │ │ │ │ + strdeq r6, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd0ffc │ │ │ │ + bl 0xfebd0fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr14, cr9, {5} │ │ │ │ + cdp2 0, 8, cr15, cr6, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2, asr r1 │ │ │ │ + addeq r6, r9, sl, lsr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1050 │ │ │ │ + bl 0xfebd0ff8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 8, cr15, cr4, cr9, {5} │ │ │ │ + cdp2 0, 5, cr15, cr12, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r9], lr │ │ │ │ + addeq r6, r9, r6, asr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd10a4 │ │ │ │ + bl 0xfebd104c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr10, cr9, {5} │ │ │ │ + cdp2 0, 3, cr15, cr2, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, sl, lsr #1 │ │ │ │ + addeq r6, r9, r2, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd10f8 │ │ │ │ + bl 0xfebd10a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 3, cr15, cr0, cr9, {5} │ │ │ │ + cdp2 0, 0, cr15, cr8, cr9, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r6, asr r0 │ │ │ │ + addeq r6, r9, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd114c │ │ │ │ + bl 0xfebd10f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vqdmulh.s d23, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 0, cr15, cr6, cr9, {5} │ │ │ │ + ldc2l 0, cr15, [lr, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r9, r2 │ │ │ │ + addeq r6, r9, sl, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd11a0 │ │ │ │ + bl 0xfebd1148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #676] @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r4, #676]! @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #31 │ │ │ │ + addeq r6, r9, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd11f4 │ │ │ │ + bl 0xfebd119c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d16, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r2, #676]! @ 0x2a4 │ │ │ │ + stc2 0, cr15, [sl, #676] @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr pc │ │ │ │ + @ instruction: 0x00895fb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1248 │ │ │ │ + bl 0xfebd11f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vqdmulh.s d17, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #676] @ 0x2a4 │ │ │ │ + stc2l 0, cr15, [r0, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #30 │ │ │ │ + addeq r5, r9, lr, asr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd129c │ │ │ │ + bl 0xfebd1244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ @ instruction: 0xf2c01cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr, #-676] @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [r6, #-676]! @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895eb2 │ │ │ │ + addeq r5, r9, sl, lsl #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd12f0 │ │ │ │ + bl 0xfebd1298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6443004 │ │ │ │ vmov.i32 q9, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r4, #-676]! @ 0xfffffd5c │ │ │ │ + stc2 0, cr15, [ip, #-676] @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr lr │ │ │ │ + @ instruction: 0x00895eb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1344 │ │ │ │ + bl 0xfebd12ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl, #-676] @ 0xfffffd5c │ │ │ │ + stc2l 0, cr15, [r2], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #28 │ │ │ │ + addeq r5, r9, r2, ror #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1398 │ │ │ │ + bl 0xfebd1340 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r0], #676 @ 0x2a4 │ │ │ │ + ldc2 0, cr15, [r8], #676 @ 0x2a4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895db6 │ │ │ │ + addeq r5, r9, lr, lsl #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd13ec │ │ │ │ + bl 0xfebd1394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r6], #676 @ 0x2a4 │ │ │ │ + stc2 0, cr15, [lr], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #26 │ │ │ │ + @ instruction: 0x00895dba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1440 │ │ │ │ + bl 0xfebd13e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], {169} @ 0xa9 │ │ │ │ + stc2l 0, cr15, [r4], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #26 │ │ │ │ + addeq r5, r9, r6, ror #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1494 │ │ │ │ + bl 0xfebd143c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r2], #-676 @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [sl], #-676 @ 0xfffffd5c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895cba │ │ │ │ + addeq r5, r9, r2, lsl sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd14e8 │ │ │ │ + bl 0xfebd1490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [r8], #-676 @ 0xfffffd5c │ │ │ │ + ldc2 0, cr15, [r0], {169} @ 0xa9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #24 │ │ │ │ + @ instruction: 0x00895cbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd153c │ │ │ │ + bl 0xfebd14e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr], {169} @ 0xa9 │ │ │ │ + blx 0xffa365be │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl ip │ │ │ │ + addeq r5, r9, sl, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1590 │ │ │ │ + bl 0xfebd1538 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff9b666a │ │ │ │ + blx 0xfefb6612 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00895bbe │ │ │ │ + addeq r5, r9, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd15e4 │ │ │ │ + bl 0xfebd158c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c05cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfef366be │ │ │ │ + blx 0xfe536666 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #22 │ │ │ │ + addeq r5, r9, r2, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1638 │ │ │ │ + bl 0xfebd15e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d22, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe4b6712 │ │ │ │ + blx 0x1ab66ba │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl fp │ │ │ │ + addeq r5, r9, lr, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd168c │ │ │ │ + bl 0xfebd1634 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ @ instruction: 0xf2c06cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1a36766 │ │ │ │ + blx 0x103670e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #21 │ │ │ │ + addeq r5, r9, sl, lsl fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd16e0 │ │ │ │ + bl 0xfebd1688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d4, d4 │ │ │ │ vmvn.i32 d23, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfb67ba │ │ │ │ + blx 0x5b6762 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror #20 │ │ │ │ + addeq r5, r9, r6, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1734 │ │ │ │ + bl 0xfebd16dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x53680e │ │ │ │ + blx 0xffb367b4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl sl │ │ │ │ + addeq r5, r9, r2, ror sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1788 │ │ │ │ + bl 0xfebd1730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 q11, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xffab6860 │ │ │ │ + blx 0xff0b6808 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, asr #19 │ │ │ │ + addeq r5, r9, lr, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd17dc │ │ │ │ + bl 0xfebd1784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff0368b4 │ │ │ │ + blx 0xfe63685c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror r9 │ │ │ │ + addeq r5, r9, sl, asr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1830 │ │ │ │ + bl 0xfebd17d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe5b6908 │ │ │ │ + blx 0x1bb68b0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl r9 │ │ │ │ + addeq r5, r9, r6, ror r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1884 │ │ │ │ + bl 0xfebd182c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d21, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1b3695c │ │ │ │ + blx 0x1136904 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, asr #17 │ │ │ │ + addeq r5, r9, r2, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd18d8 │ │ │ │ + bl 0xfebd1880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c02cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x10b69b0 │ │ │ │ + blx 0x6b6958 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror r8 │ │ │ │ + addeq r5, r9, lr, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd192c │ │ │ │ + bl 0xfebd18d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c03cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x636a04 │ │ │ │ + @ instruction: 0xf9eef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr #16 │ │ │ │ + addeq r5, r9, sl, ror r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1980 │ │ │ │ + bl 0xfebd1928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vqdmulh.s d20, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9ecf0a9 │ │ │ │ + @ instruction: 0xf9c4f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, asr #15 │ │ │ │ + addeq r5, r9, r6, lsr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd19d4 │ │ │ │ + bl 0xfebd197c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmov.i32 q9, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9c2f0a9 │ │ │ │ + @ instruction: 0xf99af0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror r7 │ │ │ │ + ldrdeq r5, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a28 │ │ │ │ + bl 0xfebd19d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 q8, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf998f0a9 │ │ │ │ + @ instruction: 0xf970f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr #14 │ │ │ │ + addeq r5, r9, lr, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1a7c │ │ │ │ + bl 0xfebd1a24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c06cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf96ef0a9 │ │ │ │ + @ instruction: 0xf946f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r2 │ │ │ │ + addeq r5, r9, sl, lsr #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ad0 │ │ │ │ + bl 0xfebd1a78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf944f0a9 │ │ │ │ + @ instruction: 0xf91cf0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, ror r6 │ │ │ │ + ldrdeq r5, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b24 │ │ │ │ + bl 0xfebd1acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf91af0a9 │ │ │ │ + @ instruction: 0xf8f2f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr #12 │ │ │ │ + addeq r5, r9, r2, lsl #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1b78 │ │ │ │ + bl 0xfebd1b20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8f0f0a9 │ │ │ │ + @ instruction: 0xf8c8f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], r6 │ │ │ │ + addeq r5, r9, lr, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1bcc │ │ │ │ + bl 0xfebd1b74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6453004 │ │ │ │ @ instruction: 0xf2c07cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8c6f0a9 │ │ │ │ + @ instruction: 0xf89ef0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsl #11 │ │ │ │ + ldrdeq r5, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c20 │ │ │ │ + bl 0xfebd1bc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf89cf0a9 │ │ │ │ + @ instruction: 0xf874f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr #10 │ │ │ │ + addeq r5, r9, r6, lsl #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1c74 │ │ │ │ + bl 0xfebd1c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf872f0a9 │ │ │ │ + @ instruction: 0xf84af0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], sl │ │ │ │ + addeq r5, r9, r2, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1cc8 │ │ │ │ + bl 0xfebd1c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d0, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf848f0a9 │ │ │ │ + @ instruction: 0xf820f0a9 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsl #9 │ │ │ │ + ldrdeq r5, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d1c │ │ │ │ + bl 0xfebd1cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf81ef0a9 │ │ │ │ + @ instruction: 0xfff6f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, lsr r4 │ │ │ │ + addeq r5, r9, sl, lsl #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1d70 │ │ │ │ + bl 0xfebd1d18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 q8, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xfff4f0a8 │ │ │ │ + @ instruction: 0xffccf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r9], lr │ │ │ │ + addeq r5, r9, r6, lsr r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1dc4 │ │ │ │ + bl 0xfebd1d6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffcaf0a8 │ │ │ │ + @ instruction: 0xffa2f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsl #7 │ │ │ │ + addeq r5, r9, r2, ror #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e18 │ │ │ │ + bl 0xfebd1dc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffa0f0a8 │ │ │ │ + @ instruction: 0xff78f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, lsr r3 │ │ │ │ + addeq r5, r9, lr, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1e6c │ │ │ │ + bl 0xfebd1e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff76f0a8 │ │ │ │ + @ instruction: 0xff4ef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, ror #5 │ │ │ │ + addeq r5, r9, sl, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1ec0 │ │ │ │ + bl 0xfebd1e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff4cf0a8 │ │ │ │ + @ instruction: 0xff24f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsl #5 │ │ │ │ + addeq r5, r9, r6, ror #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f14 │ │ │ │ + bl 0xfebd1ebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d16, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff22f0a8 │ │ │ │ + cdp2 0, 15, cr15, cr10, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, lsr r2 │ │ │ │ + umulleq r5, r9, r2, r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1f68 │ │ │ │ + bl 0xfebd1f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr8, cr8, {5} │ │ │ │ + cdp2 0, 13, cr15, cr0, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r6, ror #3 │ │ │ │ + addeq r5, r9, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd1fbc │ │ │ │ + bl 0xfebd1f64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr14, cr8, {5} │ │ │ │ + cdp2 0, 10, cr15, cr6, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r2, r1 │ │ │ │ + addeq r5, r9, sl, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2010 │ │ │ │ + bl 0xfebd1fb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d0, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 10, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 0, 7, cr15, cr12, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, lr, lsr r1 │ │ │ │ + umulleq r5, r9, r6, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2064 │ │ │ │ + bl 0xfebd200c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cfc │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr10, cr8, {5} │ │ │ │ + cdp2 0, 5, cr15, cr2, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, sl, ror #1 │ │ │ │ + addeq r5, r9, r2, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd20b8 │ │ │ │ + bl 0xfebd2060 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00cd4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 5, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 0, 2, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r9, r6, r0 │ │ │ │ + addeq r5, r9, lr, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd210c │ │ │ │ + bl 0xfebd20b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 2, cr15, cr6, cr8, {5} │ │ │ │ + ldc2l 0, cr15, [lr, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r9, r2, asr #32 │ │ │ │ + umulleq r5, r9, sl, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2160 │ │ │ │ + bl 0xfebd2108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d22, d16, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [ip, #672]! @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [r4, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #31 │ │ │ │ + addeq r5, r9, r6, asr #32 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd21b4 │ │ │ │ + bl 0xfebd215c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vqdmulh.s d23, d0, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #672] @ 0x2a0 │ │ │ │ + stc2 0, cr15, [sl, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, sl, pc @ │ │ │ │ + strdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2208 │ │ │ │ + bl 0xfebd21b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r8, #672]! @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r0, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #30 │ │ │ │ + umulleq r4, r9, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd225c │ │ │ │ + bl 0xfebd2204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [lr, #-672]! @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [r6, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, sl, asr #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd22b0 │ │ │ │ + bl 0xfebd2258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4, #-672] @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [ip, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r4, r9, lr, lr │ │ │ │ + strdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2304 │ │ │ │ + bl 0xfebd22ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [sl, #-672]! @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [r2, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #28 │ │ │ │ + addeq r4, r9, r2, lsr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2358 │ │ │ │ + bl 0xfebd2300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d18, d16, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0, #-672] @ 0xfffffd60 │ │ │ │ + ldc2l 0, cr15, [r8], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, lr, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd23ac │ │ │ │ + bl 0xfebd2354 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d19, d0, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6], {168} @ 0xa8 │ │ │ │ + stc2 0, cr15, [lr], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #27 │ │ │ │ + strdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2400 │ │ │ │ + bl 0xfebd23a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ @ instruction: 0xf2c04cb4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [ip], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #26 │ │ │ │ + addeq r4, r9, r6, lsr #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2454 │ │ │ │ + bl 0xfebd23fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d1, d4 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ + mrrc2 0, 10, pc, sl, cr8 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], sl │ │ │ │ + addeq r4, r9, r2, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24a8 │ │ │ │ + bl 0xfebd2450 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrrc2 0, 10, pc, r8, cr8 @ │ │ │ │ + ldc2 0, cr15, [r0], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #25 │ │ │ │ + strdeq r4, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd24fc │ │ │ │ + bl 0xfebd24a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [r6], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr ip │ │ │ │ + addeq r4, r9, sl, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2550 │ │ │ │ + bl 0xfebd24f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4], {168} @ 0xa8 │ │ │ │ + blx 0xff7b75ce │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r4, [r9], lr │ │ │ │ + addeq r4, r9, r6, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd25a4 │ │ │ │ + bl 0xfebd254c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q10, d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff73767a │ │ │ │ + blx 0xfed37622 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #23 │ │ │ │ + addeq r4, r9, r2, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd25f8 │ │ │ │ + bl 0xfebd25a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfecb76ce │ │ │ │ + blx 0xfe2b7676 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr fp │ │ │ │ + addeq r4, r9, lr, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd264c │ │ │ │ + bl 0xfebd25f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe237722 │ │ │ │ + blx 0x18376ca │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #22 │ │ │ │ + addeq r4, r9, sl, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd26a0 │ │ │ │ + bl 0xfebd2648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x17b7776 │ │ │ │ + blx 0xdb771e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #21 │ │ │ │ + addeq r4, r9, r6, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd26f4 │ │ │ │ + bl 0xfebd269c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c02c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xd377ca │ │ │ │ + blx 0x337772 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr sl │ │ │ │ + @ instruction: 0x00894ab2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2748 │ │ │ │ + bl 0xfebd26f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d19, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x2b781e │ │ │ │ + blx 0xff8b77c4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl #20 │ │ │ │ + addeq r4, r9, lr, asr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd279c │ │ │ │ + bl 0xfebd2744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff837870 │ │ │ │ + blx 0xfee37818 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008949b2 │ │ │ │ + addeq r4, r9, sl, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd27f0 │ │ │ │ + bl 0xfebd2798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfedb78c4 │ │ │ │ + blx 0xfe3b786c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr r9 │ │ │ │ + @ instruction: 0x008949b6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2844 │ │ │ │ + bl 0xfebd27ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe337918 │ │ │ │ + blx 0x19378c0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl #18 │ │ │ │ + addeq r4, r9, r2, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2898 │ │ │ │ + bl 0xfebd2840 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c05cf4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x18b796c │ │ │ │ + blx 0xeb7914 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008948b6 │ │ │ │ + addeq r4, r9, lr, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd28ec │ │ │ │ + bl 0xfebd2894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 q11, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xe379c0 │ │ │ │ + blx 0x437968 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror #16 │ │ │ │ + @ instruction: 0x008948ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2940 │ │ │ │ + bl 0xfebd28e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c06cfc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x3b7a14 │ │ │ │ + @ instruction: 0xf9e4f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl #16 │ │ │ │ + addeq r4, r9, r6, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2994 │ │ │ │ + bl 0xfebd293c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e2f0a8 │ │ │ │ + @ instruction: 0xf9baf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008947ba │ │ │ │ + addeq r4, r9, r2, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd29e8 │ │ │ │ + bl 0xfebd2990 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9b8f0a8 │ │ │ │ + @ instruction: 0xf990f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror #14 │ │ │ │ + @ instruction: 0x008947be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a3c │ │ │ │ + bl 0xfebd29e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d0, d0[6] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf98ef0a8 │ │ │ │ + @ instruction: 0xf966f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl r7 │ │ │ │ + addeq r4, r9, sl, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2a90 │ │ │ │ + bl 0xfebd2a38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d20, d16, d0[7] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf964f0a8 │ │ │ │ + @ instruction: 0xf93cf0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008946be │ │ │ │ + addeq r4, r9, r6, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ae4 │ │ │ │ + bl 0xfebd2a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmvn.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf93af0a8 │ │ │ │ + @ instruction: 0xf912f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror #12 │ │ │ │ + addeq r4, r9, r2, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b38 │ │ │ │ + bl 0xfebd2ae0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 , d0, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf910f0a8 │ │ │ │ + @ instruction: 0xf8e8f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsl r6 │ │ │ │ + addeq r4, r9, lr, ror #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2b8c │ │ │ │ + bl 0xfebd2b34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ @ instruction: 0xf2c01c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e6f0a8 │ │ │ │ + @ instruction: 0xf8bef0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, asr #11 │ │ │ │ + addeq r4, r9, sl, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2be0 │ │ │ │ + bl 0xfebd2b88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmov.i32 d18, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8bcf0a8 │ │ │ │ + @ instruction: 0xf894f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror #10 │ │ │ │ + addeq r4, r9, r6, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c34 │ │ │ │ + bl 0xfebd2bdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 , d16, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf892f0a8 │ │ │ │ + @ instruction: 0xf86af0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsl r5 │ │ │ │ + addeq r4, r9, r2, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2c88 │ │ │ │ + bl 0xfebd2c30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d0, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf868f0a8 │ │ │ │ + @ instruction: 0xf840f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, asr #9 │ │ │ │ + addeq r4, r9, lr, lsl r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2cdc │ │ │ │ + bl 0xfebd2c84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6433004 │ │ │ │ vmull.s8 q8, d16, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf83ef0a8 │ │ │ │ + @ instruction: 0xf816f0a8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, ror r4 │ │ │ │ + addeq r4, r9, sl, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d30 │ │ │ │ + bl 0xfebd2cd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf814f0a8 │ │ │ │ + @ instruction: 0xffecf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsl r4 │ │ │ │ + addeq r4, r9, r6, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2d84 │ │ │ │ + bl 0xfebd2d2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffeaf0a7 │ │ │ │ + @ instruction: 0xffc2f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, asr #7 │ │ │ │ + addeq r4, r9, r2, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2dd8 │ │ │ │ + bl 0xfebd2d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02cdc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc0f0a7 │ │ │ │ + @ instruction: 0xff98f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, ror r3 │ │ │ │ + addeq r4, r9, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e2c │ │ │ │ + bl 0xfebd2dd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d0, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff96f0a7 │ │ │ │ + @ instruction: 0xff6ef0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsr #6 │ │ │ │ + addeq r4, r9, sl, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2e80 │ │ │ │ + bl 0xfebd2e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d19, d16, d0[5] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff6cf0a7 │ │ │ │ + @ instruction: 0xff44f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, asr #5 │ │ │ │ + addeq r4, r9, r6, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2ed4 │ │ │ │ + bl 0xfebd2e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff42f0a7 │ │ │ │ + @ instruction: 0xff1af0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, ror r2 │ │ │ │ + ldrdeq r4, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f28 │ │ │ │ + bl 0xfebd2ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff18f0a7 │ │ │ │ + cdp2 0, 15, cr15, cr0, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r6, lsr #4 │ │ │ │ + addeq r4, r9, lr, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2f7c │ │ │ │ + bl 0xfebd2f24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 , #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 14, cr15, cr14, cr7, {5} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r2 │ │ │ │ + addeq r4, r9, sl, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd2fd0 │ │ │ │ + bl 0xfebd2f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01cd4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr4, cr7, {5} │ │ │ │ + cdp2 0, 9, cr15, cr12, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, ror r1 │ │ │ │ + ldrdeq r4, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3024 │ │ │ │ + bl 0xfebd2fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 q9, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 7, cr15, cr2, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, sl, lsr #2 │ │ │ │ + addeq r4, r9, r2, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3078 │ │ │ │ + bl 0xfebd3020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr0, cr7, {5} │ │ │ │ + cdp2 0, 4, cr15, cr8, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r9], r6 │ │ │ │ + addeq r4, r9, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd30cc │ │ │ │ + bl 0xfebd3074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 1, cr15, cr14, cr7, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, r2, lsl #1 │ │ │ │ + ldrdeq r4, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3120 │ │ │ │ + bl 0xfebd30c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d16, d0[1] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr12, cr7, {5} │ │ │ │ + ldc2l 0, cr15, [r4, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r9, lr, lsr #32 │ │ │ │ + addeq r4, r9, r6, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3174 │ │ │ │ + bl 0xfebd311c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d0, d0[2] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r2, #668]! @ 0x29c │ │ │ │ + stc2l 0, cr15, [sl, #668] @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r9], sl │ │ │ │ + addeq r4, r9, r2, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd31c8 │ │ │ │ + bl 0xfebd3170 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vqdmulh.s d16, d16, d0[3] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [r8, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [r0, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsl #31 │ │ │ │ + ldrdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd321c │ │ │ │ + bl 0xfebd31c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2 0, cr15, [lr, #668] @ 0x29c │ │ │ │ + ldc2l 0, cr15, [r6, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr pc │ │ │ │ + addeq r3, r9, sl, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3270 │ │ │ │ + bl 0xfebd3218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r4, #-668]! @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [ip, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, r6, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd32c4 │ │ │ │ + bl 0xfebd326c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d22, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [sl, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r2, #-668]! @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsl #29 │ │ │ │ + addeq r3, r9, r2, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3318 │ │ │ │ + bl 0xfebd32c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c06cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r0, #-668]! @ 0xfffffd64 │ │ │ │ + ldc2l 0, cr15, [r8], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr lr │ │ │ │ + addeq r3, r9, lr, lsl #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd336c │ │ │ │ + bl 0xfebd3314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d23, d0, d0[0] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r6], #668 @ 0x29c │ │ │ │ + stc2l 0, cr15, [lr], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, ror #27 │ │ │ │ + addeq r3, r9, sl, lsr lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd33c0 │ │ │ │ + bl 0xfebd3368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d16, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2l 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r4], #668 @ 0x29c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsl #27 │ │ │ │ + addeq r3, r9, r6, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3414 │ │ │ │ + bl 0xfebd33bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 d21, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r2], #668 @ 0x29c │ │ │ │ + ldc2l 0, cr15, [sl], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr sp │ │ │ │ + umulleq r3, r9, r2, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3468 │ │ │ │ + bl 0xfebd3410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cb4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - ldc2l 0, cr15, [r8], #-668 @ 0xfffffd64 │ │ │ │ + mrrc2 0, 10, pc, r0, cr7 @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, ror #25 │ │ │ │ + addeq r3, r9, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd34bc │ │ │ │ + bl 0xfebd3464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcrr2 0, 10, pc, lr, cr7 @ │ │ │ │ + stc2 0, cr15, [r6], #-668 @ 0xfffffd64 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, r2, ip │ │ │ │ + addeq r3, r9, sl, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3510 │ │ │ │ + bl 0xfebd34b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - stc2 0, cr15, [r4], #-668 @ 0xfffffd64 │ │ │ │ + blx 0xfffb858a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr ip │ │ │ │ + umulleq r3, r9, r6, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3564 │ │ │ │ + bl 0xfebd350c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q10, d0, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfff38636 │ │ │ │ + blx 0xff5385de │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, ror #23 │ │ │ │ + addeq r3, r9, r2, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd35b8 │ │ │ │ + bl 0xfebd3560 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d16, d24 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff4b868a │ │ │ │ + blx 0xfeab8632 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, r6, fp │ │ │ │ + addeq r3, r9, lr, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd360c │ │ │ │ + bl 0xfebd35b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfea386de │ │ │ │ + blx 0x2038686 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr #22 │ │ │ │ + umulleq r3, r9, sl, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3660 │ │ │ │ + bl 0xfebd3608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1fb8732 │ │ │ │ + blx 0x15b86da │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, ror #21 │ │ │ │ + addeq r3, r9, r6, asr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd36b4 │ │ │ │ + bl 0xfebd365c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1538786 │ │ │ │ + blx 0xb3872e │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, sl, sl │ │ │ │ + strdeq r3, [r9], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3708 │ │ │ │ + bl 0xfebd36b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xab87da │ │ │ │ + blx 0xb8782 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr #20 │ │ │ │ + umulleq r3, r9, lr, sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd375c │ │ │ │ + bl 0xfebd3704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x3882c │ │ │ │ + blx 0xff6387d4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r2 │ │ │ │ + addeq r3, r9, sl, asr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd37b0 │ │ │ │ + bl 0xfebd3758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff5b8880 │ │ │ │ + blx 0xfebb8828 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r3, r9, lr, r9 │ │ │ │ + strdeq r3, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3804 │ │ │ │ + bl 0xfebd37ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfeb388d4 │ │ │ │ + blx 0xfe13887c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr #18 │ │ │ │ + addeq r3, r9, r2, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3858 │ │ │ │ + bl 0xfebd3800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe0b8928 │ │ │ │ + blx 0x16b88d0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], r6 │ │ │ │ + addeq r3, r9, lr, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd38ac │ │ │ │ + bl 0xfebd3854 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x163897c │ │ │ │ + blx 0xc38924 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsr #17 │ │ │ │ + strdeq r3, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3900 │ │ │ │ + bl 0xfebd38a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xbb89d0 │ │ │ │ + blx 0x1b8978 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, asr #16 │ │ │ │ + addeq r3, r9, r6, lsr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3954 │ │ │ │ + bl 0xfebd38fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x138a24 │ │ │ │ + @ instruction: 0xf9daf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], sl │ │ │ │ + addeq r3, r9, r2, asr r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39a8 │ │ │ │ + bl 0xfebd3950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9d8f0a7 │ │ │ │ + @ instruction: 0xf9b0f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, lsr #15 │ │ │ │ + strdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd39fc │ │ │ │ + bl 0xfebd39a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9aef0a7 │ │ │ │ + @ instruction: 0xf986f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, asr r7 │ │ │ │ + addeq r3, r9, sl, lsr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3a50 │ │ │ │ + bl 0xfebd39f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf984f0a7 │ │ │ │ + @ instruction: 0xf95cf0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r3, [r9], lr │ │ │ │ + addeq r3, r9, r6, asr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3aa4 │ │ │ │ + bl 0xfebd3a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf95af0a7 │ │ │ │ + @ instruction: 0xf932f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, lsr #13 │ │ │ │ + addeq r3, r9, r2, lsl #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3af8 │ │ │ │ + bl 0xfebd3aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf930f0a7 │ │ │ │ + @ instruction: 0xf908f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r6, asr r6 │ │ │ │ + addeq r3, r9, lr, lsr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3b4c │ │ │ │ + bl 0xfebd3af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf906f0a7 │ │ │ │ + @ instruction: 0xf8def0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, r2, lsl #12 │ │ │ │ + addeq r3, r9, sl, asr r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3ba0 │ │ │ │ + bl 0xfebd3b48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8dcf0a7 │ │ │ │ + @ instruction: 0xf8b4f0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, lr, lsr #11 │ │ │ │ + addeq r3, r9, r6, lsl #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd3bf4 │ │ │ │ + bl 0xfebd3b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8b2f0a7 │ │ │ │ + @ instruction: 0xf88af0a7 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r3, r9, sl, asr r5 │ │ │ │ + @ instruction: 0x008935b2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c48 │ │ │ │ + bl 0xfebd3bf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, lsl #17 │ │ │ │ + andlt pc, r3, r3, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, lsl #10 │ │ │ │ + addeq r3, r9, lr, asr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3c98 │ │ │ │ + bl 0xfebd3c40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, ror #16 │ │ │ │ + andlt pc, r3, fp, lsr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x008934b6 │ │ │ │ + addeq r3, r9, lr, lsl #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ce8 │ │ │ │ + bl 0xfebd3c90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, fp, lsr r8 @ │ │ │ │ + andlt pc, r3, r3, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, ror #8 │ │ │ │ + @ instruction: 0x008934be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d38 │ │ │ │ + bl 0xfebd3ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ - @ instruction: 0xf0a76808 │ │ │ │ - andlt pc, r3, r3, lsl r8 @ │ │ │ │ + @ instruction: 0xf0a66808 │ │ │ │ + andlt pc, r3, fp, ror #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, lsl r4 │ │ │ │ + addeq r3, r9, lr, ror #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3d88 │ │ │ │ + bl 0xfebd3d30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q0, d24 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror #31 │ │ │ │ + andlt pc, r3, r3, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, asr #7 │ │ │ │ + addeq r3, r9, lr, lsl r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3dd8 │ │ │ │ + bl 0xfebd3d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q11, q8, d28 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr #31 │ │ │ │ + mullt r3, fp, pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, ror r3 │ │ │ │ + addeq r3, r9, lr, asr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e28 │ │ │ │ + bl 0xfebd3dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, fp, pc @ │ │ │ │ + andlt pc, r3, r3, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, lsr #6 │ │ │ │ + addeq r3, r9, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3e78 │ │ │ │ + bl 0xfebd3e20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d21, d16, d0[5] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror pc @ │ │ │ │ + andlt pc, r3, fp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r3, [r9], r6 │ │ │ │ + addeq r3, r9, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3ec8 │ │ │ │ + bl 0xfebd3e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d0, d0[6] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr #30 │ │ │ │ + andlt pc, r3, r3, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, lsl #5 │ │ │ │ + ldrdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f18 │ │ │ │ + bl 0xfebd3ec0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr #30 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, lsr r2 │ │ │ │ + addeq r3, r9, lr, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3f68 │ │ │ │ + bl 0xfebd3f10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -fp │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, ror #3 │ │ │ │ + addeq r3, r9, lr, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd3fb8 │ │ │ │ + bl 0xfebd3f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r3, r9, r6, r1 │ │ │ │ + addeq r3, r9, lr, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4008 │ │ │ │ + bl 0xfebd3fb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsr #29 │ │ │ │ + andlt pc, r3, r3, lsl #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, asr #2 │ │ │ │ + umulleq r3, r9, lr, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4058 │ │ │ │ + bl 0xfebd4000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsl #29 │ │ │ │ + andlt pc, r3, fp, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r3, [r9], r6 │ │ │ │ + addeq r3, r9, lr, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40a8 │ │ │ │ + bl 0xfebd4050 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr lr @ │ │ │ │ + andlt pc, r3, r3, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, lsr #1 │ │ │ │ + strdeq r3, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd40f8 │ │ │ │ + bl 0xfebd40a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr lr @ │ │ │ │ + andlt pc, r3, fp, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6, asr r0 │ │ │ │ + addeq r3, r9, lr, lsr #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4148 │ │ │ │ + bl 0xfebd40f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsl #28 │ │ │ │ + andlt pc, r3, r3, ror #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r3, r9, r6 │ │ │ │ + addeq r3, r9, lr, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4198 │ │ │ │ + bl 0xfebd4140 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, ror #27 │ │ │ │ + @ instruction: 0xb003fdbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00892fb6 │ │ │ │ + addeq r3, r9, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd41e8 │ │ │ │ + bl 0xfebd4190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d19, d4, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003fdbb │ │ │ │ + mullt r3, r3, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, ror #30 │ │ │ │ + @ instruction: 0x00892fbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4238 │ │ │ │ + bl 0xfebd41e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vorr.i32 d20, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - mullt r3, r3, sp │ │ │ │ + andlt pc, r3, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, lsl pc │ │ │ │ + addeq r2, r9, lr, ror #30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4288 │ │ │ │ + bl 0xfebd4230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q2, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror #26 │ │ │ │ + andlt pc, r3, r3, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, asr #29 │ │ │ │ + addeq r2, r9, lr, lsl pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd42d8 │ │ │ │ + bl 0xfebd4280 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr #26 │ │ │ │ + andlt pc, r3, fp, lsl sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, ror lr │ │ │ │ + addeq r2, r9, lr, asr #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4328 │ │ │ │ + bl 0xfebd42d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 q10, q6, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsl sp @ │ │ │ │ + strdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, lsr #28 │ │ │ │ + addeq r2, r9, lr, ror lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4378 │ │ │ │ + bl 0xfebd4320 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, fp, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, lr, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd43c8 │ │ │ │ + bl 0xfebd4370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6461863 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, asr #25 │ │ │ │ + andlt pc, r3, r3, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, lsl #27 │ │ │ │ + ldrdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4418 │ │ │ │ + bl 0xfebd43c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsr #25 │ │ │ │ + andlt pc, r3, fp, ror ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, lsr sp │ │ │ │ + addeq r2, r9, lr, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4468 │ │ │ │ + bl 0xfebd4410 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[7] │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, ror ip @ │ │ │ │ + andlt pc, r3, r3, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, ror #25 │ │ │ │ + addeq r2, r9, lr, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd44b8 │ │ │ │ + bl 0xfebd4460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, asr ip @ │ │ │ │ + andlt pc, r3, fp, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r2, r9, r6, ip │ │ │ │ + addeq r2, r9, lr, ror #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4508 │ │ │ │ + bl 0xfebd44b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, fp, lsr #24 │ │ │ │ + andlt pc, r3, r3, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, asr #24 │ │ │ │ + umulleq r2, r9, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd4558 │ │ │ │ + bl 0xfebd4500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vbic.i32 q8, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - andlt pc, r3, r3, lsl #24 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, lr, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45a8 │ │ │ │ + bl 0xfebd4550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vsra.s64 q8, q14, #64 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - ldrdlt pc, [r3], -fp │ │ │ │ + @ instruction: 0xb003fbb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, lsr #23 │ │ │ │ + strdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd45f8 │ │ │ │ + bl 0xfebd45a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf6471863 │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ stmiane r5!, {r1, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf0a66808 │ │ │ │ - @ instruction: 0xb003fbb3 │ │ │ │ + andlt pc, r3, fp, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r2, r9, r6, asr fp │ │ │ │ + addeq r2, r9, lr, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4648 │ │ │ │ + bl 0xfebd45f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c04cf0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe2b9716 │ │ │ │ + blx 0x18b96be │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl #22 │ │ │ │ + addeq r2, r9, lr, asr fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd469c │ │ │ │ + bl 0xfebd4644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x183976a │ │ │ │ + blx 0xe39712 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00892ab2 │ │ │ │ + addeq r2, r9, sl, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd46f0 │ │ │ │ + bl 0xfebd4698 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c05cf8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xdb97be │ │ │ │ + blx 0x3b9766 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr sl │ │ │ │ + @ instruction: 0x00892ab6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4744 │ │ │ │ + bl 0xfebd46ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmvn.i32 q11, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x339812 │ │ │ │ + blx 0xff9397b8 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl #20 │ │ │ │ + addeq r2, r9, r2, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4798 │ │ │ │ + bl 0xfebd4740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d0, d0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff8b9864 │ │ │ │ + blx 0xfeeb980c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008929b6 │ │ │ │ + addeq r2, r9, lr, lsl #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd47ec │ │ │ │ + bl 0xfebd4794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmull.s8 , d16, d4 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfee398b8 │ │ │ │ + blx 0xfe439860 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror #18 │ │ │ │ + @ instruction: 0x008929ba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4840 │ │ │ │ + bl 0xfebd47e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c01c94 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe3b990c │ │ │ │ + blx 0x19b98b4 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl #18 │ │ │ │ + addeq r2, r9, r6, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4894 │ │ │ │ + bl 0xfebd483c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d18, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1939960 │ │ │ │ + blx 0xf39908 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008928ba │ │ │ │ + addeq r2, r9, r2, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd48e8 │ │ │ │ + bl 0xfebd4890 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ @ instruction: 0xf2c02c9c │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xeb99b4 │ │ │ │ + blx 0x4b995c │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror #16 │ │ │ │ + @ instruction: 0x008928be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd493c │ │ │ │ + bl 0xfebd48e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d0, d8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x439a08 │ │ │ │ + @ instruction: 0xf9e6f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl r8 │ │ │ │ + addeq r2, r9, sl, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4990 │ │ │ │ + bl 0xfebd4938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmull.s8 q8, d16, d12 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9e4f0a6 │ │ │ │ + @ instruction: 0xf9bcf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008927be │ │ │ │ + addeq r2, r9, r6, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd49e4 │ │ │ │ + bl 0xfebd498c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d3, d4 │ │ │ │ vmov.i32 d17, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf9baf0a6 │ │ │ │ + @ instruction: 0xf992f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror #14 │ │ │ │ + addeq r2, r9, r2, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a38 │ │ │ │ + bl 0xfebd49e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d20, d0, d0[7] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf990f0a6 │ │ │ │ + @ instruction: 0xf968f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl r7 │ │ │ │ + addeq r2, r9, lr, ror #14 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4a8c │ │ │ │ + bl 0xfebd4a34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c05cb8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf966f0a6 │ │ │ │ + @ instruction: 0xf93ef0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, asr #13 │ │ │ │ + addeq r2, r9, sl, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ae0 │ │ │ │ + bl 0xfebd4a88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d22, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf93cf0a6 │ │ │ │ + @ instruction: 0xf914f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror #12 │ │ │ │ + addeq r2, r9, r6, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b34 │ │ │ │ + bl 0xfebd4adc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d22, d16, d0[0] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf912f0a6 │ │ │ │ + @ instruction: 0xf8eaf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsl r6 │ │ │ │ + addeq r2, r9, r2, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4b88 │ │ │ │ + bl 0xfebd4b30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmull.s8 q10, d0, d28 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8e8f0a6 │ │ │ │ + @ instruction: 0xf8c0f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, asr #11 │ │ │ │ + addeq r2, r9, lr, lsl r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4bdc │ │ │ │ + bl 0xfebd4b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cb0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf8bef0a6 │ │ │ │ + @ instruction: 0xf896f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, ror r5 │ │ │ │ + addeq r2, r9, sl, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c30 │ │ │ │ + bl 0xfebd4bd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 d21, #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf894f0a6 │ │ │ │ + @ instruction: 0xf86cf0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsl r5 │ │ │ │ + addeq r2, r9, r6, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4c84 │ │ │ │ + bl 0xfebd4c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d18, d16, d0[4] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf86af0a6 │ │ │ │ + @ instruction: 0xf842f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, asr #9 │ │ │ │ + addeq r2, r9, r2, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4cd8 │ │ │ │ + bl 0xfebd4c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d0, d0[5] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf840f0a6 │ │ │ │ + @ instruction: 0xf818f0a6 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, ror r4 │ │ │ │ + addeq r2, r9, lr, asr #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d2c │ │ │ │ + bl 0xfebd4cd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d19, d16, d0[6] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xf816f0a6 │ │ │ │ + @ instruction: 0xffeef0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr #8 │ │ │ │ + addeq r2, r9, sl, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4d80 │ │ │ │ + bl 0xfebd4d28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vqdmulh.s d16, d0, d0[3] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffecf0a5 │ │ │ │ + @ instruction: 0xffc4f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, asr #7 │ │ │ │ + addeq r2, r9, r6, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4dd4 │ │ │ │ + bl 0xfebd4d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c00cd0 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xffc2f0a5 │ │ │ │ + @ instruction: 0xff9af0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, ror r3 │ │ │ │ + ldrdeq r2, [r9], r2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e28 │ │ │ │ + bl 0xfebd4dd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 , #1279 @ 0x000004ff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff98f0a5 │ │ │ │ + @ instruction: 0xff70f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsr #6 │ │ │ │ + addeq r2, r9, lr, ror r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4e7c │ │ │ │ + bl 0xfebd4e24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ @ instruction: 0xf2c01cd8 │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff6ef0a5 │ │ │ │ + @ instruction: 0xff46f0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r2 @ │ │ │ │ + addeq r2, r9, sl, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4ed0 │ │ │ │ + bl 0xfebd4e78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6423004 │ │ │ │ vmov.i32 q9, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff44f0a5 │ │ │ │ + @ instruction: 0xff1cf0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, ror r2 │ │ │ │ + ldrdeq r2, [r9], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f24 │ │ │ │ + bl 0xfebd4ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d0, d0[1] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - @ instruction: 0xff1af0a5 │ │ │ │ + cdp2 0, 15, cr15, cr2, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, sl, lsr #4 │ │ │ │ + addeq r2, r9, r2, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4f78 │ │ │ │ + bl 0xfebd4f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vqdmulh.s d23, d16, d0[2] │ │ │ │ ldmne ip, {r0, r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 15, cr15, cr0, cr5, {5} │ │ │ │ + cdp2 0, 12, cr15, cr8, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], r6 │ │ │ │ + addeq r2, r9, lr, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd4fcc │ │ │ │ + bl 0xfebd4f74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ vmvn.i32 d21, #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 12, cr15, cr6, cr5, {5} │ │ │ │ + cdp2 0, 9, cr15, cr14, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsl #3 │ │ │ │ + ldrdeq r2, [r9], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5020 │ │ │ │ + bl 0xfebd4fc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6403004 │ │ │ │ @ instruction: 0xf2c05cbc │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 9, cr15, cr12, cr5, {5} │ │ │ │ + cdp2 0, 7, cr15, cr4, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, lr, lsr #2 │ │ │ │ + addeq r2, r9, r6, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd5074 │ │ │ │ + bl 0xfebd501c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vqdmulh.s d20, d16, d0[4] │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 7, cr15, cr2, cr5, {5} │ │ │ │ + cdp2 0, 4, cr15, cr10, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r2, [r9], sl │ │ │ │ + addeq r2, r9, r2, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd50c8 │ │ │ │ + bl 0xfebd5070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ @ instruction: 0xf2c03cd8 │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 4, cr15, cr8, cr5, {5} │ │ │ │ + cdp2 0, 2, cr15, cr0, cr5, {5} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r6, lsl #1 │ │ │ │ + ldrdeq r2, [r9], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd511c │ │ │ │ + bl 0xfebd50c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d6, d4 │ │ │ │ vmov.i32 q10, #3327 @ 0x00000cff │ │ │ │ ldmne ip, {r1, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - cdp2 0, 1, cr15, cr14, cr5, {5} │ │ │ │ + ldc2l 0, cr15, [r6, #660]! @ 0x294 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r2, r9, r2, lsr r0 │ │ │ │ + addeq r2, r9, sl, lsl #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5170 │ │ │ │ + bl 0xfebd5118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, pc, asr #28 │ │ │ │ + andlt pc, r4, r7, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r1, [r9], lr │ │ │ │ + addeq r2, r9, r6, lsr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd51cc │ │ │ │ + bl 0xfebd5174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vbic.i32 d21, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r1, lsr #28 │ │ │ │ + strdlt pc, [r4], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, lsl #31 │ │ │ │ + ldrdeq r1, [r9], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5228 │ │ │ │ + bl 0xfebd51d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vsra.s64 d21, d20, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - strdlt pc, [r4], -r3 │ │ │ │ + andlt pc, r4, fp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r6, lsr #30 │ │ │ │ + addeq r1, r9, lr, ror pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5284 │ │ │ │ + bl 0xfebd522c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r5, asr #27 │ │ │ │ + mullt r4, sp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, sl, asr #29 │ │ │ │ + addeq r1, r9, r2, lsr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd52e0 │ │ │ │ + bl 0xfebd5288 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - mullt r4, r7, sp │ │ │ │ + andlt pc, r4, pc, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, ror #28 │ │ │ │ + addeq r1, r9, r6, asr #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd533c │ │ │ │ + bl 0xfebd52e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r2], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , , │ │ │ │ vaddw.s8 q10, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdane r2!, {r0, r3, r8, sl, fp, ip, pc} │ │ │ │ strtmi r6, [ip], #-2056 @ 0xfffff7f8 │ │ │ │ @ instruction: 0xf0a59403 │ │ │ │ - andlt pc, r4, r9, ror #26 │ │ │ │ + andlt pc, r4, r1, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, r2, lsl lr │ │ │ │ + addeq r1, r9, sl, ror #28 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stmdacs r0, {r2, r7, ip, sp, pc} │ │ │ │ streq pc, [r1], #-256 @ 0xffffff00 │ │ │ │ ldrcs fp, [r0, #-3860] @ 0xfffff0ec │ │ │ │ @@ -112555,1526 +112533,1511 @@ │ │ │ │ @ instruction: 0xf8dd4620 │ │ │ │ @ instruction: 0x460f903c │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ strls r9, [r0, #-3597] @ 0xfffff1f3 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ andls pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf0ba9301 │ │ │ │ - bl 0xfedfd8f8 │ │ │ │ + bl 0xfedfd800 │ │ │ │ strtmi r0, [r0], -sl, lsl #10 │ │ │ │ - bl 0x1a0fac4 │ │ │ │ + bl 0x1a0fa6c │ │ │ │ ldrtmi r0, [r9], -r6, asr #12 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strpl lr, [ip], -sp, asr #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - svclt 0x0000becb │ │ │ │ + svclt 0x0000bea3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib sp, {r3, r8, r9, sp}^ │ │ │ │ addmi r6, r3, r6, lsl #14 │ │ │ │ @ instruction: 0xce08e9dd │ │ │ │ - b 0x144ebe0 │ │ │ │ + b 0x144eb88 │ │ │ │ stmib sp, {r0, r1, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ - bl 0x1a71a34 │ │ │ │ + bl 0x1a719dc │ │ │ │ strmi r0, [r0, #1095]! @ 0x447 │ │ │ │ adcmi fp, fp, #8, 30 │ │ │ │ mvnsmi fp, #4, 30 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r7, r8, r9, lr}^ │ │ │ │ pop {r1, r2, sl, ip, lr} │ │ │ │ @ instruction: 0xf0ba41f0 │ │ │ │ - svclt 0x0000beaf │ │ │ │ + svclt 0x0000be87 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa648 │ │ │ │ + beq 0xfa5f0 │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a754 │ │ │ │ + b 0x166a6fc │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - mrrc2 0, 11, pc, lr, cr10 @ │ │ │ │ + ldc2 0, cr15, [r6], #-744 @ 0xfffffd18 │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfb18 │ │ │ │ + bl 0x19cfac0 │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - andscs fp, r0, r1, ror lr │ │ │ │ + andscs fp, r0, r9, asr #28 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - mcrlt 0, 3, pc, cr2, cr10, {5} @ │ │ │ │ + mrclt 0, 1, APSR_nzcv, cr10, cr10, {5} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ ldmib sp, {r1, r2, r6, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r3, r8, fp, pc}^ │ │ │ │ lslslt r5, lr, #14 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, ip, sp, lr}^ │ │ │ │ strtmi r0, [r1], -r0, lsl #2 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0ba5702 │ │ │ │ - ldrtmi pc, [r0], -r3, lsr #24 @ │ │ │ │ + @ instruction: 0x4630fbfb │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ strls r9, [lr, #-1807] @ 0xfffff8f1 │ │ │ │ stmdbhi ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba43f0 │ │ │ │ - rscscs fp, pc, r7, lsr #26 │ │ │ │ + ldrshtcs fp, [pc], #207 │ │ │ │ strb r2, [r8, r0, lsl #2]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r4, lsl #1 │ │ │ │ - beq 0xfa734 │ │ │ │ + beq 0xfa6dc │ │ │ │ strvc lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ stmdbhi lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x166a840 │ │ │ │ + b 0x166a7e8 │ │ │ │ eorle r0, r8, r5, lsl #6 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x261070ff │ │ │ │ and r2, r9, r0, lsl #2 │ │ │ │ movweq lr, #23127 @ 0x5a57 │ │ │ │ andcs fp, r8, r4, lsl #30 │ │ │ │ andsle r2, lr, r0, lsl #2 │ │ │ │ vst1.8 {d18-d20}, [pc], r8 │ │ │ │ tstcs r0, pc, ror r0 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xffaba65e │ │ │ │ + blx 0xff0ba606 │ │ │ │ @ instruction: 0x46501bf6 │ │ │ │ - bl 0x19cfc04 │ │ │ │ + bl 0x19cfbac │ │ │ │ strtmi r0, [r1], -r5, asr #10 │ │ │ │ eorsls pc, ip, sp, asr #17 │ │ │ │ eorshi pc, r8, sp, asr #17 │ │ │ │ strvs lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf0ba47f0 │ │ │ │ - andscs fp, r0, r1, asr sp │ │ │ │ + andscs fp, r0, r9, lsr #26 │ │ │ │ stmib sp, {r8, sp}^ │ │ │ │ strtmi r0, [r1], -ip, lsl #2 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ @ instruction: 0xf8cd903c │ │ │ │ andlt r8, r4, r8, lsr r0 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - stcllt 0, cr15, [r2, #-744] @ 0xfffffd18 │ │ │ │ + ldclt 0, cr15, [sl, #-744] @ 0xfffffd18 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ - mcrlt 0, 7, pc, cr4, cr9, {5} @ │ │ │ │ + mrclt 0, 5, APSR_nzcv, cr12, cr9, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebd55c4 │ │ │ │ + bl 0xfebd556c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ + vmla.f d20, d16, d0[6] │ │ │ │ addcs r0, ip, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1bc9000 │ │ │ │ - svclt 0x0000fd47 │ │ │ │ + svclt 0x0000fd1f │ │ │ │ @ instruction: 0xf04fb570 │ │ │ │ - blls 0x181410 │ │ │ │ - blx 0x3a5808 │ │ │ │ + blls 0x1813b8 │ │ │ │ + blx 0x3a57b0 │ │ │ │ subsmi pc, ip, #0, 24 │ │ │ │ vfmsvc.f32 s29, s24, s30 │ │ │ │ strbeq lr, [r5, #-2917] @ 0xfffff49b │ │ │ │ movwvs lr, #27101 @ 0x69dd │ │ │ │ svclt 0x000845ae │ │ │ │ andle r4, r5, r4, lsr #11 │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - ldclt 0, cr15, [r0, #-744] @ 0xfffffd18 │ │ │ │ + stcllt 0, cr15, [r8], #744 @ 0x2e8 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmib sp, {r1, r4, r5, r9, sl, lr}^ │ │ │ │ pop {r2, r8, sl, lr} │ │ │ │ @ instruction: 0xf0b94070 │ │ │ │ - svclt 0x0000bead │ │ │ │ + svclt 0x0000be85 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5634 │ │ │ │ + bl 0xfebd55dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ - mcrr2 0, 10, pc, ip, cr4 @ │ │ │ │ + stc2 0, cr15, [r4], #-656 @ 0xfffffd70 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ adcmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4, #-680] @ 0xfffffd58 │ │ │ │ - blcs 0x11a328 │ │ │ │ + ldc2 0, cr15, [ip, #-680] @ 0xfffffd58 │ │ │ │ + blcs 0x11a2d0 │ │ │ │ ldcle 0, cr13, [r6], {26} │ │ │ │ stmdale r3!, {r0, r8, r9, fp, sp} │ │ │ │ andne lr, r5, r5, asr #20 │ │ │ │ @ instruction: 0xf0a52508 │ │ │ │ - tstpcs r0, #15794176 @ p-variant is OBSOLETE @ 0xf10000 │ │ │ │ + tstpcs r0, #13172736 @ p-variant is OBSOLETE @ 0xc90000 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xff9af0a9 │ │ │ │ + @ instruction: 0xff72f0a9 │ │ │ │ strtmi r2, [r0], -r4, lsl #4 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7dd4070 │ │ │ │ - blcc 0x1ae00c │ │ │ │ + blcc 0x1adfec │ │ │ │ stmdale fp, {r0, r8, r9, fp, sp} │ │ │ │ strcs r4, [r4, #-1576] @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf8daf0a5 │ │ │ │ + @ instruction: 0xf8b2f0a5 │ │ │ │ @ instruction: 0x46022314 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0a99500 │ │ │ │ - strb pc, [r7, r3, lsl #31]! @ │ │ │ │ + ubfx pc, fp, #30, #8 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 d21, d24, #64 │ │ │ │ - blmi 0x13e970 │ │ │ │ + vmla.f d20, d16, d0[6] │ │ │ │ + blmi 0x13e918 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1bc5243 │ │ │ │ - svclt 0x0000fcd9 │ │ │ │ - ldrhteq r8, [r3], -r8 │ │ │ │ + svclt 0x0000fcb1 │ │ │ │ + eorseq r8, r3, r8, ror #11 │ │ │ │ andcs fp, r0, #48, 8 @ 0x30000000 │ │ │ │ strbne pc, [r0, #-961] @ 0xfffffc3f @ │ │ │ │ vaddl.u8 q11, d17, d2 │ │ │ │ stmib r0, {r9, ip, sp}^ │ │ │ │ vabal.u8 q9, d1, d5 │ │ │ │ - strcs r5, [r1], #-514 @ 0xfffffdfe │ │ │ │ - bl 0x180910 │ │ │ │ - vmls.i q8, , d2[0] │ │ │ │ - @ instruction: 0xf0033242 │ │ │ │ - andvs r0, r4, r8, lsl #6 │ │ │ │ - subvs r0, r2, r2, asr r0 │ │ │ │ - subeq pc, r2, #67108867 @ 0x4000003 │ │ │ │ + tstvs r2, r2, asr #4 │ │ │ │ + andpl pc, r2, #67108867 @ 0x4000003 │ │ │ │ + stmdbeq fp, {r0, sl, sp} │ │ │ │ + strbeq lr, [r2], #-2820 @ 0xfffff4fc │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - ldclt 2, cr3, [r0], #-12 │ │ │ │ + subseq r4, r2, fp, lsl #6 │ │ │ │ + stmib r0, {r0, r1, r6, r7, sp, lr}^ │ │ │ │ + ldclt 2, cr4, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf3c1090b │ │ │ │ @ instruction: 0xf0034c42 │ │ │ │ ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stcpl 3, cr15, [r2], {193} @ 0xc1 │ │ │ │ vmla.i q11, , d3[0] │ │ │ │ - @ instruction: 0xf3c13342 │ │ │ │ - andcs r3, r1, #0, 8 │ │ │ │ - vmla.f q11, , d0[1] │ │ │ │ - bl 0x10f538 │ │ │ │ - strcc r0, [r1], #-588 @ 0xfffffdb4 │ │ │ │ - addvs r0, r4, fp, asr r0 │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - smlabbvs r1, r4, r1, r6 │ │ │ │ - blmi 0x1bc6c8 │ │ │ │ + strcs r5, [r1], #-770 @ 0xfffffcfe │ │ │ │ + andcc pc, r0, #67108867 @ 0x4000003 │ │ │ │ + strbeq lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ + vmla.f q11, , d2[0] │ │ │ │ + tstvs r2, r2, asr #4 │ │ │ │ + andmi pc, r0, #67108867 @ 0x4000003 │ │ │ │ + vsubl.u8 , d1, d1 │ │ │ │ + subseq r1, fp, r0, asr #2 │ │ │ │ + addvs r6, r2, r4 │ │ │ │ + blmi 0x1bc66c │ │ │ │ + subvs r6, r3, r1, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf3c1090b │ │ │ │ @ instruction: 0xf0034c42 │ │ │ │ ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ vaddl.u8 q11, d17, d3 │ │ │ │ @ instruction: 0xf3c13342 │ │ │ │ - strcs r3, [r0], #-512 @ 0xfffffe00 │ │ │ │ - qaddvs r0, fp, r2 │ │ │ │ - strcc lr, [r0], #-2496 @ 0xfffff640 │ │ │ │ - subne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1bc704 │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - sbcvs r6, r1, r2, asr #2 │ │ │ │ + andcs r3, r0, #0, 8 │ │ │ │ + qaddvs r0, fp, r4 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + andvs r0, r3, r2, asr #8 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + smlalbtvs r6, r1, r4, r0 │ │ │ │ + blmi 0x1bc6b4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - b 0x110f1ec │ │ │ │ + b 0x110f194 │ │ │ │ addvs r0, r3, ip, lsl #4 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmul.f q8, , d3[2] │ │ │ │ - @ instruction: 0xf0031c00 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + tstmi sl, #0, 24 │ │ │ │ + @ instruction: 0xf003094b │ │ │ │ ldrlt r0, [r0], #-770 @ 0xfffffcfe │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - stmib r0, {r0, r6, r7, r9, ip}^ │ │ │ │ - stcleq 3, cr2, [sl], {3} │ │ │ │ - @ instruction: 0xf001088b │ │ │ │ - vraddhn.i16 d16, , │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x10feb18 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - stmib r0, {r2, r6, r8, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - submi pc, r2, #67108867 @ 0x4000003 │ │ │ │ - movteq pc, #9153 @ 0x23c1 @ │ │ │ │ - blx 0x12b67c │ │ │ │ - bl 0x3bae70 │ │ │ │ - stmib r0, {r0, r1, r6, r8, r9}^ │ │ │ │ - stcleq 3, cr2, [sl], {1} │ │ │ │ - movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - stmibeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - tsteq ip, r1, lsl #20 │ │ │ │ - sbcvs r4, r4, fp, lsl #6 │ │ │ │ - blx 0x396670 │ │ │ │ - @ instruction: 0xf85df303 │ │ │ │ - tstvs r3, r4, lsl #22 │ │ │ │ + stcleq 1, cr6, [fp], {3} │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + @ instruction: 0xf0013242 │ │ │ │ + tstmi r3, #16777216 @ 0x1000000 │ │ │ │ + andvs r6, r3, r4, asr #2 │ │ │ │ + strbne pc, [r1], #961 @ 0x3c1 @ │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + addvs r6, r1, r4, asr #1 │ │ │ │ + blmi 0x1bc738 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldrtlt r0, [r0], #-2443 @ 0xfffff675 │ │ │ │ movweq pc, #8195 @ 0x2003 @ │ │ │ │ - streq pc, [r1, #-1] │ │ │ │ - @ instruction: 0x432b2201 │ │ │ │ - strbmi pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + streq pc, [r1], #-1 │ │ │ │ + @ instruction: 0x43232201 │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ strpl pc, [r1, #-961] @ 0xfffffc3f │ │ │ │ - addsmi r6, r4, r5, lsl #1 │ │ │ │ - addsmi r6, sl, r4, asr #32 │ │ │ │ - @ instruction: 0xf0030ccb │ │ │ │ + blx 0x116904 │ │ │ │ + bl 0x13b200 │ │ │ │ + stcleq 4, cr0, [sl], {68} @ 0x44 │ │ │ │ + @ instruction: 0xf0026103 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - movwmi r3, #45378 @ 0xb142 │ │ │ │ - ldclt 0, cr6, [r0], #-776 @ 0xfffffcf8 │ │ │ │ - andcs r6, r0, r3 │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + addvs r3, r4, r2, asr #2 │ │ │ │ + subseq r4, r2, fp, lsl #6 │ │ │ │ + andvs fp, r3, r0, lsr ip │ │ │ │ + andcs r6, r0, r2, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + @ instruction: 0xf001098a │ │ │ │ + @ instruction: 0xf0020301 │ │ │ │ + @ instruction: 0xf04f0202 │ │ │ │ + tstmi sl, #256 @ 0x100 │ │ │ │ + stcleq 4, cr11, [fp], {16} │ │ │ │ + vpmax.s8 d15, d2, d12 │ │ │ │ + vmla.i q11, , d2[0] │ │ │ │ + vmlal.u q10, d1, d2[0] │ │ │ │ + @ instruction: 0xf0035401 │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + movwmi r3, #45378 @ 0xb142 │ │ │ │ + vpmax.s8 d15, d12, d2 │ │ │ │ + andvs r6, r3, r4, lsl #1 │ │ │ │ + blmi 0x1bc7c8 │ │ │ │ + andcs r6, r0, r2, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrlt r0, [r0], #-3275 @ 0xfffff335 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ andeq pc, pc, #1 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - subvs r6, r2, r4, lsl #1 │ │ │ │ - blmi 0x1bc854 │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ + stmib r0, {r2, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d1200 │ │ │ │ + sbcvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113ef40 │ │ │ │ + b 0x113eee8 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - subvs r4, r2, r2, asr #2 │ │ │ │ - andvs r6, r1, r3, asr #1 │ │ │ │ + sbcvs r4, r3, r2, asr #2 │ │ │ │ + andne lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vmlal.u8 q8, d17, d10 │ │ │ │ - @ instruction: 0xf0020c42 │ │ │ │ - stcleq 2, cr0, [fp], {8} │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stcvc 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + stmeq sl, {r4, sl, ip, sp, pc} │ │ │ │ + strvc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + @ instruction: 0xf1c40ccb │ │ │ │ + @ instruction: 0xf0020402 │ │ │ │ + addvs r0, r4, r8, lsl #4 │ │ │ │ + strbeq pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - @ instruction: 0xf1cc6002 │ │ │ │ - addvs r0, r2, r2, lsl #4 │ │ │ │ - subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ + vsubw.u8 q10, , d18 │ │ │ │ + @ instruction: 0x43233442 │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - subvs r4, r1, r3, lsl r3 │ │ │ │ + blmi 0x1bc868 │ │ │ │ + smlabtcs r0, r0, r9, lr │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ - vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ - @ instruction: 0xf0020442 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - @ instruction: 0x43220308 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + b 0x112b754 │ │ │ │ + @ instruction: 0xf003020c │ │ │ │ + andvs r0, r2, r8, lsl #6 │ │ │ │ + subcc pc, r2, #67108867 @ 0x4000003 │ │ │ │ strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ - vaddl.u8 q11, d1, d2 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ addvs r4, r4, r2, asr #2 │ │ │ │ - @ instruction: 0xf85d60c3 │ │ │ │ - subvs r4, r1, r4, lsl #22 │ │ │ │ + @ instruction: 0xf85d6041 │ │ │ │ + sbcvs r4, r3, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ @ instruction: 0xf0010308 │ │ │ │ - b 0x113efe8 │ │ │ │ + b 0x113ef90 │ │ │ │ vsubw.u8 q8, , d12 │ │ │ │ - andvs r4, r3, r1, lsl #3 │ │ │ │ - smlabtcs r1, r0, r9, lr │ │ │ │ + stmib r0, {r0, r7, r8, lr}^ │ │ │ │ + addvs r3, r1, r0, lsl #4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ - ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmdbeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - streq pc, [pc], #-1 @ 0x7e7dc │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - addvs r4, r4, fp, lsl #6 │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ + addvs r0, r3, sl, asr #25 │ │ │ │ + @ instruction: 0xf3c1090b │ │ │ │ + @ instruction: 0xf0023c42 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + @ instruction: 0xf0034142 │ │ │ │ + b 0x10ff3ac │ │ │ │ + movwmi r0, #45580 @ 0xb20c │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ - blmi 0x1bc964 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vqdmulh.s q8, , d3[2] │ │ │ │ @ instruction: 0xf0033c42 │ │ │ │ ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stmdbeq fp, {r0, r1, sp, lr} │ │ │ │ strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ andeq pc, pc, #1 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs r2, r3, r2, lsl #8 │ │ │ │ - blmi 0x1bc9a0 │ │ │ │ + sbcvs r4, r4, fp, lsl #6 │ │ │ │ + andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ + blmi 0x1bc948 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ - streq pc, [r8], #-4 │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - strcc r7, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - vmls.i , , d2[0] │ │ │ │ - @ instruction: 0x43220142 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + stmeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strvc pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ stmdbeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + @ instruction: 0xf0043501 │ │ │ │ + sbcvs r0, r5, r8, lsl #8 │ │ │ │ + strbeq pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0xf002432c │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + subvs r0, r4, r8, lsl #6 │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + andvs fp, r2, r0, lsr ip │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stmdbeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strbmi pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - sbcvs r5, r4, r1, lsl #8 │ │ │ │ + @ instruction: 0xf003432c │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + subvs r5, r4, r1, lsl #10 │ │ │ │ strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + smlalbteq pc, r2, r1, r3 @ │ │ │ │ movwmi r4, #45858 @ 0xb322 │ │ │ │ - blmi 0x1bca2c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andvs r6, r2, r5, asr #1 │ │ │ │ + addvs fp, r3, r0, lsr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0034c42 │ │ │ │ - andcs r0, r0, #8, 6 @ 0x20000000 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - addvs r6, r3, r2, asr #1 │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ + stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + @ instruction: 0xf0042200 │ │ │ │ + sbcvs r0, r2, r8, lsl #8 │ │ │ │ + tstmi ip, #51712 @ 0xca00 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + movtcc pc, #9153 @ 0x23c1 @ │ │ │ │ + stmdbeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x114f520 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - streq pc, [r8], #-4 │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + addvs r2, r3, r0, lsl #8 │ │ │ │ + blmi 0x1bca0c │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + stmeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ stmdbeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - vmla.i q11, , d0[1] │ │ │ │ - strcc r5, [r1], #-1024 @ 0xfffffc00 │ │ │ │ + @ instruction: 0xf0043501 │ │ │ │ + sbcvs r0, r5, r8, lsl #8 │ │ │ │ + strbeq pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + @ instruction: 0xf002432c │ │ │ │ + @ instruction: 0xf0030208 │ │ │ │ + subvs r0, r4, r8, lsl #6 │ │ │ │ + strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ + movwmi r4, #45858 @ 0xb322 │ │ │ │ + andvs fp, r2, r0, lsr ip │ │ │ │ + andcs r6, r0, r3, lsl #1 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + @ instruction: 0xf001b410 │ │ │ │ + stcleq 3, cr0, [sl], {15} │ │ │ │ + strvc pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + stmdbeq fp, {r0, r1, r7, sp, lr} │ │ │ │ + streq pc, [r2], #-452 @ 0xfffffe3c │ │ │ │ andeq pc, r8, #2 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ vmls.i , , d2[0] │ │ │ │ @ instruction: 0x43224142 │ │ │ │ @ instruction: 0xf85d430b │ │ │ │ - andvs r4, r2, r4, lsl #22 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r2, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwvc pc, #961 @ 0x3c1 @ │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - streq pc, [pc], #-1 @ 0x7e960 │ │ │ │ - movweq pc, #8643 @ 0x21c3 @ │ │ │ │ - movwmi lr, #10688 @ 0x29c0 │ │ │ │ - @ instruction: 0xf3c1090b │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x110ee84 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - blmi 0x1bcaf8 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - stmeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - streq pc, [r8], #-4 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + stmeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strpl pc, [r0, #-961] @ 0xfffffc3f │ │ │ │ stmdbeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ + streq pc, [r2, #-453] @ 0xfffffe3b │ │ │ │ + streq pc, [r8], #-4 │ │ │ │ + vmla.i q11, , d1[1] │ │ │ │ + @ instruction: 0x432c0542 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ vmla.i q11, , d0[1] │ │ │ │ - @ instruction: 0xf1c45400 │ │ │ │ - @ instruction: 0xf0020402 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - sbcvs r0, r4, r8, lsl #6 │ │ │ │ - strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbtmi pc, r2, r1, r3 @ │ │ │ │ - movwmi r4, #45858 @ 0xb322 │ │ │ │ - blmi 0x1bcb44 │ │ │ │ + vmls.i , , d2[0] │ │ │ │ + @ instruction: 0x43224142 │ │ │ │ + ldclt 3, cr4, [r0], #-44 @ 0xffffffd4 │ │ │ │ addvs r6, r3, r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdbeq ip, {r4, sl, ip, sp, pc} │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ - mcrrmi 3, 12, pc, r2, cr1 @ │ │ │ │ + stmeq ip, {r4, r5, sl, ip, sp, pc} │ │ │ │ + strbeq pc, [r2, #-961] @ 0xfffffc3f @ │ │ │ │ + stmdbeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ streq pc, [r8], #-4 │ │ │ │ andeq pc, r8, #2 │ │ │ │ - streq lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - vaddl.u8 q11, d17, d4 │ │ │ │ - sbcvs r5, r4, r1, lsl #8 │ │ │ │ + @ instruction: 0xf003432c │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + subvs r5, r4, r1, lsl #10 │ │ │ │ strbcc pc, [r2], #-961 @ 0xfffffc3f @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + smlalbtmi pc, r2, r1, r3 @ │ │ │ │ movwmi r4, #45858 @ 0xb322 │ │ │ │ - blmi 0x1bcb8c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andvs r6, r2, r5, asr #1 │ │ │ │ + addvs fp, r3, r0, lsr ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ - movwmi pc, #17345 @ 0x43c1 @ │ │ │ │ - @ instruction: 0xf1c30cca │ │ │ │ - stmib r0, {r5, r8, r9}^ │ │ │ │ - blx 0x8cba48 │ │ │ │ - vsubw.u8 , , d4 │ │ │ │ - @ instruction: 0xf0020c42 │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + vpmax.s8 d15, d4, d17 │ │ │ │ + @ instruction: 0xf00260c4 │ │ │ │ vsubl.u8 q8, d1, d8 │ │ │ │ - @ instruction: 0xf0033142 │ │ │ │ - movwmi r0, #41736 @ 0xa308 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - blmi 0x1bcbd0 │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + tstmi sl, #4, 8 @ 0x4000000 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + @ instruction: 0xf1c43142 │ │ │ │ + movwmi r0, #46112 @ 0xb420 │ │ │ │ + strcs lr, [r1], #-2496 @ 0xfffff640 │ │ │ │ + @ instruction: 0xf85d6003 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + @ instruction: 0xf0032401 │ │ │ │ + sbcvs r0, r4, r8, lsl #6 │ │ │ │ + strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ + ldreq pc, [r0], #-452 @ 0xfffffe3c │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r1, lsl #8 │ │ │ │ + blmi 0x1bcb84 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwmi pc, #13249 @ 0x33c1 @ │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - @ instruction: 0xf1c32401 │ │ │ │ - stmib r0, {r4, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, ip, sp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ - smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x114f6c0 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwmi pc, #9153 @ 0x23c1 @ │ │ │ │ - stcleq 4, cr11, [sl], {16} │ │ │ │ - @ instruction: 0xf1c32400 │ │ │ │ - stmib r0, {r3, r8, r9}^ │ │ │ │ - stmeq fp, {r1, sl, ip, sp} │ │ │ │ - mcrreq 3, 12, pc, r2, cr1 @ │ │ │ │ - andeq pc, r8, #2 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + @ instruction: 0xf0032400 │ │ │ │ + sbcvs r0, r4, r8, lsl #6 │ │ │ │ + strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ smlalbtcc pc, r2, r1, r3 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x114f700 │ │ │ │ - @ instruction: 0xf85d030c │ │ │ │ - stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ - andcs r2, r0, r0, lsl #6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - movwcs fp, #5136 @ 0x1410 │ │ │ │ - stcleq 4, cr2, [sl], {16} │ │ │ │ - movwmi lr, #10688 @ 0x29c0 │ │ │ │ - vmlal.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0023c42 │ │ │ │ - @ instruction: 0xf0030208 │ │ │ │ - vsubw.u8 q8, , d8 │ │ │ │ - b 0x10ff018 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - blmi 0x1bcc8c │ │ │ │ + streq pc, [r8], #-452 @ 0xfffffe3c │ │ │ │ + stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + andvs r2, r3, r1, lsl #8 │ │ │ │ + blmi 0x1bcbc0 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + andscs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ + addvs r0, r2, fp, lsl #17 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + strcs r3, [r1], #-322 @ 0xfffffebe │ │ │ │ + b 0x114f6a0 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ + blmi 0x1bcbf8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - movwcs fp, #1040 @ 0x410 │ │ │ │ - stcleq 4, cr2, [sl], {8} │ │ │ │ - movwmi lr, #10688 @ 0x29c0 │ │ │ │ - eormi r0, r2, fp, lsl #17 │ │ │ │ - mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - vaddl.u8 q10, d1, d19 │ │ │ │ - b 0x10ff050 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - blmi 0x1bccc4 │ │ │ │ + andcs fp, r8, #16, 8 @ 0x10000000 │ │ │ │ + addvs r0, r2, fp, lsl #17 │ │ │ │ + vqdmulh.s q8, , d2[2] │ │ │ │ + @ instruction: 0xf0030c42 │ │ │ │ + @ instruction: 0xf0020308 │ │ │ │ + vsubl.u8 q8, d1, d8 │ │ │ │ + strcs r3, [r0], #-322 @ 0xfffffebe │ │ │ │ + b 0x114f6dc │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ + blmi 0x1bcc34 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - stcleq 2, cr2, [fp], {2} │ │ │ │ + strcs fp, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ + movteq pc, #9153 @ 0x23c1 @ │ │ │ │ + vpmax.s8 d15, d4, d17 │ │ │ │ mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - b 0x116bbb4 │ │ │ │ - vsubw.u8 q8, , d12 │ │ │ │ - andvs r4, r3, r4, lsl #8 │ │ │ │ - vpmax.u8 d15, d2, d17 │ │ │ │ - movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - subvs r4, r3, r2, lsl #4 │ │ │ │ - blmi 0x1bcd08 │ │ │ │ + andeq pc, r8, #2 │ │ │ │ + tstmi sl, #196 @ 0xc4 │ │ │ │ + @ instruction: 0xf0030ccb │ │ │ │ + vsubw.u8 q8, , d8 │ │ │ │ + b 0x114ef04 │ │ │ │ + @ instruction: 0xf85d030c │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andvs r2, r3, r1, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - strmi pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #45569 @ 0xb201 │ │ │ │ - andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf85d6043 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + vraddhn.i16 d18, , │ │ │ │ + b 0x114ef3c │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + blmi 0x1bccb0 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d3[2] │ │ │ │ - @ instruction: 0xf0033c42 │ │ │ │ - ldrlt r0, [r0], #-776 @ 0xfffffcf8 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - stmeq fp, {r0, r1, sp, lr} │ │ │ │ - strmi pc, [r2], #-961 @ 0xfffffc3f │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ + ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + mcrrcc 3, 12, pc, r2, cr1 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ - movwmi r2, #45568 @ 0xb200 │ │ │ │ - andmi lr, r2, #192, 18 @ 0x300000 │ │ │ │ - @ instruction: 0xf85d6043 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + vraddhn.i16 d18, , q0 │ │ │ │ + b 0x114ef74 │ │ │ │ + sbcvs r0, r4, ip, lsl #6 │ │ │ │ + smlabtcs r1, r0, r9, lr │ │ │ │ + blmi 0x1bccec │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - vqdmulh.s q8, , d2[2] │ │ │ │ - @ instruction: 0xf0023342 │ │ │ │ + vmlal.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0020342 │ │ │ │ ldrlt r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ - stmeq fp, {r1, r3, r4, r8, r9, lr} │ │ │ │ - smlalbteq pc, r2, r1, r3 @ │ │ │ │ + stcleq 3, cr4, [fp], {26} │ │ │ │ + smlalbtcc pc, r2, r1, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r2, #46080 @ 0xb400 │ │ │ │ stmib r0, {r2, r7, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d2300 │ │ │ │ + @ instruction: 0xf85d3200 │ │ │ │ andcs r4, r0, r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmeq fp, {r1, r3, r6, r7, sl, fp} │ │ │ │ + stcleq 8, cr0, [fp], {138} @ 0x8a │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ - vqdmulh.s , , d2[0] │ │ │ │ + vqdmulh.s q8, , d2[0] │ │ │ │ @ instruction: 0xf0024481 │ │ │ │ @ instruction: 0xf0030208 │ │ │ │ vsubw.u8 q8, , d8 │ │ │ │ - b 0x10ff170 │ │ │ │ + b 0x110b0dc │ │ │ │ movwmi r0, #45580 @ 0xb20c │ │ │ │ - andvs r6, r2, r4, lsl #1 │ │ │ │ - blmi 0x1bcde8 │ │ │ │ - andcs r6, r0, r3, asr #32 │ │ │ │ + subvs r6, r2, r4, lsl #1 │ │ │ │ + blmi 0x1bcd54 │ │ │ │ + andcs r6, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5e8c │ │ │ │ + bl 0xfebd5df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r8], {164} @ 0xa4 │ │ │ │ + stc2l 0, cr15, [lr], {164} @ 0xa4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q8, q2, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, lsl #31 │ │ │ │ + andlt pc, r4, r5, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsr #5 │ │ │ │ + addeq r1, r9, r2, asr #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5eec │ │ │ │ + bl 0xfebd5e58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - stc2 0, cr15, [r8], #656 @ 0x290 │ │ │ │ + ldc2 0, cr15, [lr], {164} @ 0xa4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d16, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, asr pc @ │ │ │ │ + andlt pc, r4, r5, asr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, asr #4 │ │ │ │ + addeq r1, r9, r2, ror #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5f4c │ │ │ │ + bl 0xfebd5eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r8], #-656 @ 0xfffffd70 │ │ │ │ + stc2l 0, cr15, [lr], #-656 @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, lsr #30 │ │ │ │ + andlt pc, r4, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, ror #3 │ │ │ │ + addeq r1, r9, r2, lsl #5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd5fac │ │ │ │ + bl 0xfebd5f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - mcrr2 0, 10, pc, r8, cr4 @ │ │ │ │ + ldc2 0, cr15, [lr], #-656 @ 0xfffffd70 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmla.f d18, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - strdlt pc, [r4], -pc @ │ │ │ │ + strdlt pc, [r4], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsl #3 │ │ │ │ + addeq r1, r9, r2, lsr #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd600c │ │ │ │ + bl 0xfebd5f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - ldc2 0, cr15, [r8], {164} @ 0xa4 │ │ │ │ + stc2 0, cr15, [lr], {164} @ 0xa4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, asr #29 │ │ │ │ + andlt pc, r4, r5, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, lsr #2 │ │ │ │ + addeq r1, r9, r2, asr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd606c │ │ │ │ + bl 0xfebd5fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xffabb112 │ │ │ │ + blx 0xff83b07e │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, pc, lr @ │ │ │ │ + mullt r4, r5, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, asr #1 │ │ │ │ + addeq r1, r9, r2, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd60cc │ │ │ │ + bl 0xfebd6038 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfeebb172 │ │ │ │ + blx 0xfec3b0de │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d23, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, ror #28 │ │ │ │ + andlt pc, r4, r5, ror #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr, rrx │ │ │ │ + addeq r1, r9, r2, lsl #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd612c │ │ │ │ + bl 0xfebd6098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe2bb1d2 │ │ │ │ + blx 0x203b13e │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, lsr lr @ │ │ │ │ + andlt pc, r4, r5, lsr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r1, r9, lr │ │ │ │ + addeq r1, r9, r2, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd618c │ │ │ │ + bl 0xfebd60f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0x15bb23a │ │ │ │ + blx 0x133b1a6 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, lsl #28 │ │ │ │ + andlt pc, r4, r1, lsl #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsr #31 │ │ │ │ + addeq r1, r9, sl, lsr r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd61f4 │ │ │ │ + bl 0xfebd6160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdavc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0x8bb2a2 │ │ │ │ + blx 0x63b20e │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - ldrdlt pc, [r4], -r7 │ │ │ │ + andlt pc, r4, sp, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, lsr pc │ │ │ │ + ldrdeq r0, [r9], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd625c │ │ │ │ + bl 0xfebd61c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0xffbbb308 │ │ │ │ + blx 0xff93b274 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r3, lsr #27 │ │ │ │ + mullt r4, r9, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r0, [r9], r6 │ │ │ │ + addeq r0, r9, sl, ror #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd62c4 │ │ │ │ + bl 0xfebd6230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmdbvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0xfeebb370 │ │ │ │ + blx 0xfec3b2dc │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, pc, ror #26 │ │ │ │ + andlt pc, r4, r5, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, ror #28 │ │ │ │ + addeq r0, r9, r2, lsl #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd632c │ │ │ │ + bl 0xfebd6298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - blx 0xfe1bb3d8 │ │ │ │ + blx 0x1f3b344 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, fp, lsr sp @ │ │ │ │ + andlt pc, r4, r1, lsr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsl #28 │ │ │ │ + umulleq r0, r9, sl, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6394 │ │ │ │ + bl 0xfebd6300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - blx 0x14bb440 │ │ │ │ + blx 0x123b3ac │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - andlt pc, r4, r7, lsl #26 │ │ │ │ + strdlt pc, [r4], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r0, r9, lr, sp │ │ │ │ + addeq r0, r9, r2, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd63fc │ │ │ │ + bl 0xfebd6368 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - blx 0x7bb4a8 │ │ │ │ + blx 0x53b414 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - ldrdlt pc, [r4], -r3 │ │ │ │ + andlt pc, r4, r9, asr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, r6, lsr sp │ │ │ │ + addeq r0, r9, sl, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebd6464 │ │ │ │ + bl 0xfebd63d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q14, q8 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ addlt r0, r4, r3, lsr r3 │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ ldmvc r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9e8f0a4 │ │ │ │ + @ instruction: 0xf9def0a4 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ @ instruction: 0xf6402f70 │ │ │ │ vmla.f d22, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-402 @ 0xfffffe6e │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ ldrmi r4, [ip], #-1053 @ 0xfffffbe3 │ │ │ │ stmib sp, {r1, ip, pc}^ │ │ │ │ ldrtmi r4, [r3], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf0a46808 │ │ │ │ - mullt r4, pc, ip @ │ │ │ │ + mullt r4, r5, ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r0, r9, lr, asr #25 │ │ │ │ + addeq r0, r9, r2, ror #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ stmvs fp, {r1, r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf023460e │ │ │ │ - blcs 0x3bfeec │ │ │ │ + blcs 0x3bfe58 │ │ │ │ svcvs 0x0083d017 │ │ │ │ strmi r2, [r5], -r1, lsl #4 │ │ │ │ rsbscs pc, ip, r0, lsl #17 │ │ │ │ @ instruction: 0xdc192b02 │ │ │ │ - blle 0x709ef8 │ │ │ │ + blle 0x709e64 │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - ldmiblt r8!, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r3, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0xcdf3c │ │ │ │ + blcs 0xcdea8 │ │ │ │ strtmi sp, [r8], -r4, ror #19 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ - blx 0xc3d2ce │ │ │ │ + blx 0x173d23a │ │ │ │ strb r2, [r0, r1]! │ │ │ │ vtst.8 d22, d7, d23 │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a32995 │ │ │ │ - @ instruction: 0xf107fd2f │ │ │ │ + @ instruction: 0xf107fd25 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r9 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d6fe49 │ │ │ │ + @ instruction: 0xf8d6fe3f │ │ │ │ @ instruction: 0xf0a38004 │ │ │ │ - @ instruction: 0x4607fcbb │ │ │ │ + @ instruction: 0x4607fcb1 │ │ │ │ strmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d6ff95 │ │ │ │ + @ instruction: 0xf8d6ffc1 │ │ │ │ @ instruction: 0xf0a3b008 │ │ │ │ - @ instruction: 0x4601fcb1 │ │ │ │ + strmi pc, [r1], -r7, lsr #25 │ │ │ │ pkhtbmi r4, r0, sl, asr #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf8d9ff8b │ │ │ │ + @ instruction: 0xf8d9ffb7 │ │ │ │ ldmdbvs r0!, {ip, pc} │ │ │ │ - @ instruction: 0xf960f0a4 │ │ │ │ + @ instruction: 0xf956f0a4 │ │ │ │ @ instruction: 0x4652463b │ │ │ │ stmib sp, {r0, r3, r6, r9, sl, lr}^ │ │ │ │ ldrtmi r8, [r8], -r0 │ │ │ │ ldmdavs r1!, {r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x4628463a │ │ │ │ - @ instruction: 0xf82cf7dd │ │ │ │ - blcs 0x9b258 │ │ │ │ + @ instruction: 0xf858f7dd │ │ │ │ + blcs 0x9b1c4 │ │ │ │ @ instruction: 0xf1a3d0a8 │ │ │ │ - blx 0xfed3ffc8 │ │ │ │ + blx 0xfed3ff34 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r1, fp, lsr #15]! │ │ │ │ @ instruction: 0xf023680b │ │ │ │ - blcs 0x3bffcc │ │ │ │ + blcs 0x3bff38 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #31 │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ strmi r2, [r4], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8802b02 │ │ │ │ ldcle 0, cr2, [r0], {124} @ 0x7c │ │ │ │ - blle 0x4c9ffc │ │ │ │ + blle 0x4c9f68 │ │ │ │ @ instruction: 0xf01b4620 │ │ │ │ - ldmiblt r8!, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r0, r1, r2, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a33dc │ │ │ │ + blcc 0x1a3348 │ │ │ │ stmible sp!, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e42100 │ │ │ │ - @ instruction: 0x2001fab5 │ │ │ │ + andcs pc, r1, r1, ror #21 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vtst.8 q11, , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107fcad │ │ │ │ + @ instruction: 0xf107fca3 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - ldmdbvs r7!, {r0, r1, r2, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - stc2 0, cr15, [r2], #652 @ 0x28c │ │ │ │ + ldmdbvs r7!, {r0, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldc2 0, cr15, [r8], {163} @ 0xa3 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r3, lsl #13 │ │ │ │ - ldc2 0, cr15, [ip, #668]! @ 0x29c │ │ │ │ - stc2l 0, cr15, [r4], #-652 @ 0xfffffd74 │ │ │ │ + ldc2 0, cr15, [r2, #668]! @ 0x29c │ │ │ │ + mrrc2 0, 10, pc, sl, cr3 @ │ │ │ │ @ instruction: 0x460769b3 │ │ │ │ svcvs 0x00a3b953 │ │ │ │ mcrrle 11, 0, r2, ip, cr2 │ │ │ │ @ instruction: 0xdc052b00 │ │ │ │ tstcs r0, ip, asr #2 │ │ │ │ @ instruction: 0xf0a42000 │ │ │ │ - @ instruction: 0xe01af8f7 │ │ │ │ + ands pc, sl, sp, ror #17 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ - ldc2 0, cr15, [lr], {163} @ 0xa3 │ │ │ │ + ldc2 0, cr15, [r4], {163} @ 0xa3 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - mrc2 7, 7, pc, cr8, cr12, {6} │ │ │ │ + @ instruction: 0xff24f7dc │ │ │ │ andls r6, r3, #3276800 @ 0x320000 │ │ │ │ - ldc2 0, cr15, [r4], {163} @ 0xa3 │ │ │ │ + stc2 0, cr15, [sl], {163} @ 0xa3 │ │ │ │ strmi r9, [r1], -r3, lsl #20 │ │ │ │ strtmi r9, [r0], -r3 │ │ │ │ - mcr2 7, 7, pc, cr14, cr12, {6} @ │ │ │ │ + @ instruction: 0xff1af7dc │ │ │ │ ldrtmi r9, [r8], -r3, lsl #18 │ │ │ │ strbmi r4, [r9], -sl, lsl #12 │ │ │ │ - @ instruction: 0xff78f0ac │ │ │ │ + @ instruction: 0xff6ef0ac │ │ │ │ andls r4, r0, r8, lsr r6 │ │ │ │ @ instruction: 0x4652465b │ │ │ │ @ instruction: 0xf8d84638 │ │ │ │ strmi r1, [r8, r0]! │ │ │ │ - blx 0x3b76e │ │ │ │ + blx 0xffdbb6da │ │ │ │ @ instruction: 0xf0a34680 │ │ │ │ - @ instruction: 0x4639fbfb │ │ │ │ + @ instruction: 0x4639fbf1 │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ - cdp2 0, 12, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 0, 11, cr15, cr6, cr12, {5} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr12, {5} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr12, {5} │ │ │ │ @ instruction: 0x46426871 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r1!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -sl, lsr #12 │ │ │ │ - @ instruction: 0xff7af7dc │ │ │ │ - blcs 0x9b39c │ │ │ │ + @ instruction: 0xffa6f7dc │ │ │ │ + blcs 0x9b308 │ │ │ │ svcge 0x0078f43f │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ - blcc 0x1b92e4 │ │ │ │ + blcc 0x1b9250 │ │ │ │ ldmible r7!, {r0, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xff48f7fe │ │ │ │ + @ instruction: 0xff66f7fe │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ - blvs 0xfe690d58 │ │ │ │ + blvs 0xfe690cc4 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r8, cr11 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfed33630 │ │ │ │ + blx 0xfed3359c │ │ │ │ stmdavs fp, {r1, r7, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ - blcs 0x241a60 │ │ │ │ + blcs 0x2419cc │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ - bllt 0xfe67f56c │ │ │ │ - blcs 0x3d9698 │ │ │ │ - blcs 0x473678 │ │ │ │ + bllt 0xfe67f4d8 │ │ │ │ + blcs 0x3d9604 │ │ │ │ + blcs 0x4735e4 │ │ │ │ movwcs sp, #4135 @ 0x1027 │ │ │ │ rsbscc pc, ip, r5, lsl #17 │ │ │ │ - blcs 0x11b428 │ │ │ │ - blcc 0x1b6a40 │ │ │ │ + blcs 0x11b394 │ │ │ │ + blcc 0x1b69ac │ │ │ │ stmdale pc!, {r0, r8, r9, fp, sp} @ │ │ │ │ @ instruction: 0xf01b4628 │ │ │ │ - biclt pc, r8, r9, ror #17 │ │ │ │ + biclt pc, r8, r3, ror #17 │ │ │ │ @ instruction: 0xf0a36874 │ │ │ │ - strtmi pc, [r2], -r5, lsr #23 │ │ │ │ + @ instruction: 0x4622fb9b │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - @ instruction: 0xf247fe7f │ │ │ │ + vceq.f32 d31, d23, d27 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldmdavs r0!, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrdls pc, [r0], -r3 │ │ │ │ - @ instruction: 0xf850f0a4 │ │ │ │ + @ instruction: 0xf846f0a4 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ - bllt 0x1d59a88 │ │ │ │ + bllt 0x1d599f4 │ │ │ │ stmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff44a1e4 │ │ │ │ + ble 0xff44a150 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - ubfx pc, r3, #19, #6 │ │ │ │ - blcs 0x99a24 │ │ │ │ + @ instruction: 0xe7e5f9ff │ │ │ │ + blcs 0x99990 │ │ │ │ @ instruction: 0xe7e2d0bb │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ @ instruction: 0xf0a40118 │ │ │ │ - andcs pc, r4, #2162688 @ 0x210000 │ │ │ │ + andcs pc, r4, #1507328 @ 0x170000 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - mrc2 7, 0, pc, cr10, cr12, {6} │ │ │ │ + mcr2 7, 2, pc, cr6, cr12, {6} @ │ │ │ │ @ instruction: 0x4642e7d2 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [r6], #668 @ 0x29c │ │ │ │ + ldc2l 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ @ instruction: 0x46226871 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - strb pc, [r5, r9, ror #29] @ │ │ │ │ + bfi pc, r5, (invalid: 30:5) @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee502a8 │ │ │ │ + blx 0xfee50214 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r3, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ andcs r8, r1, #240, 6 @ 0xc0000003 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11b534 │ │ │ │ - bcs 0xb676c │ │ │ │ + bcs 0x11b4a0 │ │ │ │ + bcs 0xb66d8 │ │ │ │ @ instruction: 0x4628db38 │ │ │ │ @ instruction: 0xf01b9301 │ │ │ │ - blls 0xfd820 │ │ │ │ + blls 0xfd774 │ │ │ │ ldmdbvs r2!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf803fa02 │ │ │ │ @ instruction: 0xb3ab68b3 │ │ │ │ @ instruction: 0xf0a36834 │ │ │ │ - @ instruction: 0x4681fb7f │ │ │ │ + @ instruction: 0x4681fb75 │ │ │ │ sbceq pc, lr, #4, 2 │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ stmdavs r1!, {r1, r4, r8} │ │ │ │ - ldc2 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ @ instruction: 0xf0a36876 │ │ │ │ - stmdavs r1!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - stc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [r2], {167} @ 0xa7 │ │ │ │ strbmi r6, [r0], -r4, lsr #16 │ │ │ │ - @ instruction: 0xffb8f0a3 │ │ │ │ + @ instruction: 0xffaef0a3 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ svcvs 0x00ab47b8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40308 │ │ │ │ + blx 0xfed40274 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b95e4 │ │ │ │ + bcc 0x1b9550 │ │ │ │ stmible r6, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44628 │ │ │ │ - ldrb pc, [r2, r3, asr #18]! @ │ │ │ │ + ldrb pc, [r2, pc, ror #18]! @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7c6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe550f44 │ │ │ │ + blvs 0xfe550eb0 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00182d00 │ │ │ │ svclt 0x000a2b00 │ │ │ │ andcs r2, r0, r1 │ │ │ │ mrsle r2, (UNDEF: 6) │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs fp, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ - blcs 0x3d0f9c │ │ │ │ + blcs 0x3d0f08 │ │ │ │ svcvs 0x00a3d0f4 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107960 │ │ │ │ - blcs 0xb67b0 │ │ │ │ + blcs 0x1078cc │ │ │ │ + blcs 0xb671c │ │ │ │ @ instruction: 0x4620db10 │ │ │ │ - @ instruction: 0xfff0f01a │ │ │ │ + @ instruction: 0xffeaf01a │ │ │ │ andcs fp, r1, r0, lsr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blcc 0x1a1754 │ │ │ │ + blcc 0x1a16c0 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - @ instruction: 0xe7eaf8f9 │ │ │ │ + strb pc, [sl, r5, lsr #18]! @ │ │ │ │ @ instruction: 0xf0a36837 │ │ │ │ - @ instruction: 0x4681faff │ │ │ │ + @ instruction: 0x4681faf5 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - ldc2 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ svceq 0x000ff1ba │ │ │ │ @ instruction: 0xf0a3d019 │ │ │ │ - ldrbmi pc, [r2], -r5, lsl #21 @ │ │ │ │ + @ instruction: 0x4652fa7b │ │ │ │ strmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0x4649fd5f │ │ │ │ + strbmi pc, [r9], -fp, lsl #27 @ │ │ │ │ @ instruction: 0x46426838 │ │ │ │ ldmvs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b981 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0x2000e7bd │ │ │ │ - @ instruction: 0xff24f0a3 │ │ │ │ + @ instruction: 0xff1af0a3 │ │ │ │ strb r4, [r8, r0, lsl #13]! │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - strb pc, [sl, sp, lsl #28]! @ │ │ │ │ + strb pc, [sl, fp, lsr #28]! @ │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152448 │ │ │ │ - bvs 0x700644 │ │ │ │ + bl 0x1523b4 │ │ │ │ + bvs 0x7005b0 │ │ │ │ andcs lr, r0, lr, ror #14 │ │ │ │ - blmi 0x1bd9b8 │ │ │ │ + blmi 0x1bd924 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152484 │ │ │ │ - blvs 0x700680 │ │ │ │ + bl 0x1523f0 │ │ │ │ + blvs 0x7005ec │ │ │ │ andcs lr, r0, r0, asr r7 │ │ │ │ - blmi 0x1bd9f4 │ │ │ │ + blmi 0x1bd960 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524c0 │ │ │ │ + bl 0x15242c │ │ │ │ ldcvs 3, cr0, [sl], {130} @ 0x82 │ │ │ │ andcs lr, r0, r2, lsr r7 │ │ │ │ - blmi 0x1bda30 │ │ │ │ + blmi 0x1bd99c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1524fc │ │ │ │ + bl 0x152468 │ │ │ │ ldcvs 3, cr0, [sl, #-520] @ 0xfffffdf8 │ │ │ │ andcs lr, r0, r4, lsl r7 │ │ │ │ - blmi 0x1bda6c │ │ │ │ + blmi 0x1bd9d8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152538 │ │ │ │ + bl 0x1524a4 │ │ │ │ cdpvs 3, 1, cr0, cr10, cr2, {4} │ │ │ │ strdcs lr, [r0], -r6 │ │ │ │ - blmi 0x1bdaa8 │ │ │ │ + blmi 0x1bda14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, lr, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, sl, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x152574 │ │ │ │ + bl 0x1524e0 │ │ │ │ svcvs 0x001a0382 │ │ │ │ ldrdcs lr, [r0], -r8 │ │ │ │ - blmi 0x1bdae4 │ │ │ │ + blmi 0x1bda50 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -114090,104 +114053,104 @@ │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a383f8 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107bc0 │ │ │ │ - blcs 0xb69f0 │ │ │ │ + blcs 0x107b2c │ │ │ │ + blcs 0xb695c │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - mcr2 0, 6, pc, cr0, cr10, {0} @ │ │ │ │ + mrc2 0, 5, pc, cr10, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1b998c │ │ │ │ + blcc 0x1b98f8 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ubfx pc, r1, #31, #19 │ │ │ │ + udf #12285 @ 0x2ffd │ │ │ │ @ instruction: 0xf0a3687d │ │ │ │ - pkhtbmi pc, r0, r7, asr #19 @ │ │ │ │ + strmi pc, [r0], sp, asr #19 │ │ │ │ sbceq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ stmdavs r9!, {r1, r4, r8} │ │ │ │ - blx 0xffc3bcb0 │ │ │ │ + blx 0xff9bbc1c │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ - @ instruction: 0xf9c8f0a3 │ │ │ │ + @ instruction: 0xf9bef0a3 │ │ │ │ @ instruction: 0xf1096829 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - strbmi pc, [r1], -r3, ror #21 @ │ │ │ │ + @ instruction: 0x4641fad9 │ │ │ │ strbmi r6, [sl], -r8, lsr #16 │ │ │ │ ldmvs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ svcvs 0x00a3b959 │ │ │ │ rscvs r2, r2, sp, lsl #4 │ │ │ │ sbcle r2, lr, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ strtmi lr, [r0], -r7, asr #15 │ │ │ │ - stc2l 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ + stc2 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7ef │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ addlt r4, r2, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andsle r6, r7, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andsle r6, fp, r0, ror r3 │ │ │ │ - blcs 0x259b30 │ │ │ │ + blcs 0x259a9c │ │ │ │ stmiavs fp!, {r3, r4, sl, fp, ip, lr, pc} │ │ │ │ andsle r2, r5, r3, lsl #22 │ │ │ │ ldrmi r6, [r6], -r3, lsr #31 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x107c88 │ │ │ │ - blcs 0xb6af8 │ │ │ │ + blcs 0x107bf4 │ │ │ │ + blcs 0xb6a64 │ │ │ │ @ instruction: 0x4620db18 │ │ │ │ - mrc2 0, 2, pc, cr12, cr10, {0} │ │ │ │ + mrc2 0, 2, pc, cr6, cr10, {0} │ │ │ │ andcs fp, r1, r0, ror #19 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x1a1a8c │ │ │ │ + blcc 0x1a19f8 │ │ │ │ stmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ubfx pc, sp, #30, #3 │ │ │ │ + strb pc, [r2, r9, lsl #31]! @ │ │ │ │ vadd.i8 d22, d7, d31 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a32895 │ │ │ │ - @ instruction: 0xf107f95f │ │ │ │ + @ instruction: 0xf107f955 │ │ │ │ strmi r0, [r1], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - @ instruction: 0xf8d5fa79 │ │ │ │ + @ instruction: 0xf8d5fa6f │ │ │ │ @ instruction: 0xf0a3a004 │ │ │ │ - strmi pc, [r7], -fp, ror #17 │ │ │ │ + strmi pc, [r7], -r1, ror #17 │ │ │ │ ldrbmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - @ instruction: 0xf8d8fbc5 │ │ │ │ + @ instruction: 0xf8d8fbf1 │ │ │ │ stmiavs r8!, {pc}^ │ │ │ │ - ldc2 0, cr15, [sl, #652] @ 0x28c │ │ │ │ + ldc2 0, cr15, [r0, #652] @ 0x28c │ │ │ │ @ instruction: 0x464a463b │ │ │ │ andls r4, r0, r1, asr #12 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7dc4620 │ │ │ │ - svcvs 0x00a3fc67 │ │ │ │ + svcvs 0x00a3fc93 │ │ │ │ adcsle r2, r6, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -114199,727 +114162,727 @@ │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, sp, r0, ror r0 │ │ │ │ @ instruction: 0x460e4617 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ tstmi sl, #0 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x2420f0 │ │ │ │ + bcs 0x24205c │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc222b02 │ │ │ │ - blle 0x94a7ac │ │ │ │ + blle 0x94a718 │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - ldrsblt pc, [r0, #213] @ 0xd5 @ │ │ │ │ + bicslt pc, r0, pc, asr #27 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r1, r0, lsl #30 │ │ │ │ ldmiblt fp!, {r0, r1, r3, r5, r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ strtmi r3, [r1], -r1 │ │ │ │ tsteq sl, lr, asr #7 │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed407f8 │ │ │ │ + blx 0xfed40764 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1b9b28 │ │ │ │ + blcc 0x1b9a94 │ │ │ │ ldmible fp, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, fp, asr #29]! @ │ │ │ │ - @ instruction: 0xf8d2f0a3 │ │ │ │ + udf #12263 @ 0x2fe7 │ │ │ │ + @ instruction: 0xf8c8f0a3 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a76821 │ │ │ │ - ldmdavs r6!, {r0, r1, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8c6f0a3 │ │ │ │ + ldmdavs r6!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf8bcf0a3 │ │ │ │ @ instruction: 0xf1066821 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - stmdavs r0!, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0!, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46414632 │ │ │ │ @ instruction: 0xe7d047b8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ - blvs 0xfe491464 │ │ │ │ + blvs 0xfe4913d0 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r0, cr11 │ │ │ │ rsbvs pc, r0, r0, lsl r4 @ │ │ │ │ @ instruction: 0x460ed017 │ │ │ │ vadd.i8 d22, d24, d9 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ andcs r0, r0, r3, lsr r2 │ │ │ │ movteq lr, #6915 @ 0x1b03 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d26833 │ │ │ │ ldmdavs r2!, {r7, lr}^ │ │ │ │ - blx 0xfed908e8 │ │ │ │ + blx 0xfed90854 │ │ │ │ ldmdbeq fp, {r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82a07 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ tstcs r0, r3, lsr r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28a8ac │ │ │ │ + blle 0x28a818 │ │ │ │ @ instruction: 0xf01a4628 │ │ │ │ - stmdblt r0!, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r3, r6, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [sl, r1]! │ │ │ │ - blcs 0xce8cc │ │ │ │ + blcs 0xce838 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - cdp2 7, 6, cr15, cr6, cr3, {7} │ │ │ │ + cdp2 7, 9, cr15, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf8d6e7f2 │ │ │ │ @ instruction: 0xf0a38000 │ │ │ │ - strmi pc, [r1], fp, ror #16 │ │ │ │ + strmi pc, [r1], r1, ror #16 │ │ │ │ sbceq pc, lr, #8, 2 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d80112 │ │ │ │ @ instruction: 0xf0a71000 │ │ │ │ - ldmdavs r6!, {r0, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf85cf0a3 │ │ │ │ + ldmdavs r6!, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf852f0a3 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - @ instruction: 0xf976f0a7 │ │ │ │ - msrmi SPSR_fs, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0xf96cf0a7 │ │ │ │ + orrscc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrdhi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a35dd8 │ │ │ │ - @ instruction: 0x4632fc9d │ │ │ │ + @ instruction: 0x4632fc93 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ strmi r4, [r0, r0, asr #12]! │ │ │ │ - blcs 0x9bbd0 │ │ │ │ + blcs 0x9bb3c │ │ │ │ @ instruction: 0xf1a3d0c6 │ │ │ │ - blx 0xfed40940 │ │ │ │ + blx 0xfed408ac │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [pc, fp, lsr #15]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r2, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ rsble r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf087fab7 │ │ │ │ strmi r6, [lr], -sl, asr #16 │ │ │ │ - bcs 0x242268 │ │ │ │ + bcs 0x2421d4 │ │ │ │ @ instruction: 0xf040bfc8 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs sl, {r0, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ suble r2, lr, pc, lsl #20 │ │ │ │ tstle r2, sp, lsl #20 │ │ │ │ - bcs 0x9a2a8 │ │ │ │ + bcs 0x9a214 │ │ │ │ andcs sp, r1, #1073741842 @ 0x40000012 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ - bcs 0x11bc34 │ │ │ │ - bcc 0x1b72e0 │ │ │ │ + bcs 0x11bba0 │ │ │ │ + bcc 0x1b724c │ │ │ │ ldmdale r3, {r0, r9, fp, sp}^ │ │ │ │ movwls r4, #5672 @ 0x1628 │ │ │ │ - stc2l 0, cr15, [r0], #104 @ 0x68 │ │ │ │ + ldc2l 0, cr15, [sl], {26} │ │ │ │ stmdacs r0, {r0, r8, r9, fp, ip, pc} │ │ │ │ ldmvs r2!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf903fa02 │ │ │ │ stmdblt fp, {r0, r1, r4, r5, r8, fp, sp, lr} │ │ │ │ stmdbeq r0, {r0, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0a26834 │ │ │ │ - qadd8mi pc, r2, r3 @ │ │ │ │ + strtmi pc, [r2], -r9, lsl #31 │ │ │ │ strtmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0xf7dc4628 │ │ │ │ - ldmvs r3!, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmvs r3!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrdhi pc, [r4], -r6 │ │ │ │ - @ instruction: 0xffeef0a2 │ │ │ │ + @ instruction: 0xffe4f0a2 │ │ │ │ @ instruction: 0xf1084682 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0x01122895 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf904f0a7 │ │ │ │ + @ instruction: 0xf8faf0a7 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ ldmdbvs r3!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ ldmvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x3dd74 │ │ │ │ + blx 0xb3dce2 │ │ │ │ @ instruction: 0xb12b6fab │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #12 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ble 0xfeb4a63c │ │ │ │ + ble 0xfeb4a5a8 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - strb pc, [r3, r7, lsr #27]! @ │ │ │ │ + ubfx pc, r3, #27, #4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - ldr pc, [r7, sp, asr #17]! │ │ │ │ + ldr pc, [r7, r3, asr #17]! │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0a74620 │ │ │ │ - strb pc, [sl, r7, asr #17] @ │ │ │ │ + @ instruction: 0xe7caf8bd │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-92] @ 0xffffffa4 │ │ │ │ addlt r4, r7, r5, lsl #12 │ │ │ │ @ instruction: 0xf4106b90 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ andcs r4, r0, lr, lsl #12 │ │ │ │ ldrdcs lr, [r0, -r1] │ │ │ │ - blx 0xfee50adc │ │ │ │ + blx 0xfee50a48 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r7, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00c82907 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andlt fp, r7, sl, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00aa83f0 │ │ │ │ ldmvs r4!, {r0, r8, sp} │ │ │ │ @ instruction: 0xf8852a02 │ │ │ │ stcle 0, cr1, [sl], #-496 @ 0xfffffe10 │ │ │ │ - blle 0xb4a6c8 │ │ │ │ + blle 0xb4a634 │ │ │ │ movwls r4, #22056 @ 0x5628 │ │ │ │ - mcrr2 0, 1, pc, r6, cr10 @ │ │ │ │ + mcrr2 0, 1, pc, r0, cr10 @ │ │ │ │ movwlt r9, #2821 @ 0xb05 │ │ │ │ ldmdavs r3!, {r0, r1, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ - b 0x144ce14 │ │ │ │ - blls 0x405eec │ │ │ │ + b 0x144cd80 │ │ │ │ + blls 0x405e58 │ │ │ │ svcvs 0x00abb343 │ │ │ │ @ instruction: 0xf895bb33 │ │ │ │ tstlt fp, #230 @ 0xe6 │ │ │ │ @ instruction: 0x46416873 │ │ │ │ biccc r6, lr, #240, 16 @ 0xf00000 │ │ │ │ strbne r9, [r4, r0, lsl #8]! │ │ │ │ tsteq sl, r1, lsl #8 │ │ │ │ stmib sp, {r4, r8, r9, sp}^ │ │ │ │ - blls 0x40cb0c │ │ │ │ + blls 0x40ca78 │ │ │ │ svcvs 0x00ab4798 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed40b24 │ │ │ │ + blx 0xfed40a90 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - bcc 0x1b9e30 │ │ │ │ + bcc 0x1b9d9c │ │ │ │ ldmible r3, {r0, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - @ instruction: 0xe7f2fd35 │ │ │ │ + ldrb pc, [r2, r1, ror #26]! @ │ │ │ │ ldrb r4, [r0, r4, ror #4] │ │ │ │ - @ instruction: 0xff3af0a2 │ │ │ │ + @ instruction: 0xff30f0a2 │ │ │ │ vmax.s8 q10, , q1 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ pkhbtmi r2, r1, r5, lsl #17 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf852f0a7 │ │ │ │ + @ instruction: 0xf848f0a7 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - @ instruction: 0xf8d8ff2d │ │ │ │ + @ instruction: 0xf8d8ff23 │ │ │ │ @ instruction: 0xf1061000 │ │ │ │ strmi r0, [r6], -lr, asr #5 │ │ │ │ @ instruction: 0xf0a70112 │ │ │ │ - strtmi pc, [r0], -r7, asr #16 │ │ │ │ + @ instruction: 0x4620f83d │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - blx 0x1d3c1fa │ │ │ │ + blx 0x1abc166 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xe7c647b8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7180 │ │ │ │ + bl 0xfebd70ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a0 │ │ │ │ andlt pc, r2, r1, ror #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71bc │ │ │ │ + bl 0xfebd7128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20a8 │ │ │ │ andlt pc, r2, r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd71f8 │ │ │ │ + bl 0xfebd7164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b0 │ │ │ │ andlt pc, r2, r5, lsr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7234 │ │ │ │ + bl 0xfebd71a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20b8 │ │ │ │ andlt pc, r2, r7, lsl #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7270 │ │ │ │ + bl 0xfebd71dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c0 │ │ │ │ andlt pc, r2, r9, ror #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72ac │ │ │ │ + bl 0xfebd7218 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20c8 │ │ │ │ andlt pc, r2, fp, asr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd72e8 │ │ │ │ + bl 0xfebd7254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d0 │ │ │ │ andlt pc, r2, sp, lsr #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7324 │ │ │ │ + bl 0xfebd7290 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20d8 │ │ │ │ andlt pc, r2, pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7360 │ │ │ │ + bl 0xfebd72cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e0 │ │ │ │ andlt pc, r2, r1, ror lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd739c │ │ │ │ + bl 0xfebd7308 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20e8 │ │ │ │ andlt pc, r2, r3, asr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd73d8 │ │ │ │ + bl 0xfebd7344 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f0 │ │ │ │ andlt pc, r2, r5, lsr lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7414 │ │ │ │ + bl 0xfebd7380 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff20f8 │ │ │ │ andlt pc, r2, r7, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7450 │ │ │ │ + bl 0xfebd73bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd748c │ │ │ │ + bl 0xfebd73f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2108 │ │ │ │ ldrdlt pc, [r2], -fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd74c8 │ │ │ │ + bl 0xfebd7434 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2110 │ │ │ │ @ instruction: 0xb002fdbd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7504 │ │ │ │ + bl 0xfebd7470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2118 │ │ │ │ mullt r2, pc, sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7540 │ │ │ │ + bl 0xfebd74ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ - bl 0x100f78 │ │ │ │ + vbic.i32 d17, #1280 @ 0x00000500 │ │ │ │ + bl 0x100ee4 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2120 │ │ │ │ andlt pc, r2, sp, ror sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7584 │ │ │ │ + bl 0xfebd74f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vsubw.s8 q9, q0, d29 │ │ │ │ - bl 0x100fbc │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ + bl 0x100f28 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2128 │ │ │ │ andlt pc, r2, fp, asr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd75c8 │ │ │ │ + bl 0xfebd7534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vqdmlal.s q9, d16, d1[1] │ │ │ │ - bl 0x101000 │ │ │ │ + vqdmlal.s q9, d0, d1[7] │ │ │ │ + bl 0x100f6c │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2130 │ │ │ │ andlt pc, r2, r9, lsr sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd760c │ │ │ │ + bl 0xfebd7578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vorr.i32 d19, #2304 @ 0x00000900 │ │ │ │ - bl 0x101044 │ │ │ │ + vqdmlal.s q9, d16, d1[0] │ │ │ │ + bl 0x100fb0 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2138 │ │ │ │ andlt pc, r2, r7, lsl sp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7650 │ │ │ │ + bl 0xfebd75bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d30, d2 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - bl 0x101088 │ │ │ │ + vrsra.s64 d17, d13, #64 │ │ │ │ + bl 0x100ff4 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22301 │ │ │ │ @ instruction: 0xf7ff2140 │ │ │ │ strdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7694 │ │ │ │ + bl 0xfebd7600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrsbcs pc, [r0, #-130] @ 0xffffff7e @ │ │ │ │ ldc2l 7, cr15, [r6], {255} @ 0xff │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd76d4 │ │ │ │ + bl 0xfebd7640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf648b082 │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ - bl 0x10113c │ │ │ │ + vrsra.s64 d20, d25, #64 │ │ │ │ + bl 0x1010a8 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2160 │ │ │ │ @ instruction: 0xb002fcb3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7718 │ │ │ │ + bl 0xfebd7684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff2170 │ │ │ │ mullt r2, r5, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7754 │ │ │ │ + bl 0xfebd76c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf6480ff0 │ │ │ │ - vsubl.s8 q8, d0, d4 │ │ │ │ + vrecps.f32 q8, q12, q8 │ │ │ │ + vmvn.i32 d23, #1024 @ 0x00000400 │ │ │ │ addlt r0, r2, r3, lsr r2 │ │ │ │ vadd.i8 q11, q15, q6 │ │ │ │ - vqdmlal.s , d16, d1[5] │ │ │ │ + vsubw.s8 , q8, d13 │ │ │ │ @ instruction: 0xf8520307 │ │ │ │ movwls r2, #36 @ 0x24 │ │ │ │ @ instruction: 0xf7ff2301 │ │ │ │ andlt pc, r2, r5, ror ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7794 │ │ │ │ + bl 0xfebd7700 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ ldrdcs pc, [r0, r2] │ │ │ │ mrrc2 7, 15, pc, r6, cr15 @ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd77d4 │ │ │ │ + bl 0xfebd7740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vqdmlal.s q11, d16, d1[5] │ │ │ │ - bl 0x101204 │ │ │ │ + bl 0x101170 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff2190 │ │ │ │ andlt pc, r2, r3, lsr ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7818 │ │ │ │ + bl 0xfebd7784 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf647b082 │ │ │ │ vorr.i32 d16, #2304 @ 0x00000900 │ │ │ │ - bl 0x101248 │ │ │ │ + bl 0x1011b4 │ │ │ │ movwls r0, #644 @ 0x284 │ │ │ │ @ instruction: 0xf8d22300 │ │ │ │ @ instruction: 0xf7ff21a0 │ │ │ │ andlt pc, r2, r1, lsl ip @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd785c │ │ │ │ + bl 0xfebd77c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21b0 │ │ │ │ strdlt pc, [r2], -r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebd7898 │ │ │ │ + bl 0xfebd7804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs ip, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d29300 │ │ │ │ @ instruction: 0xf7ff21c0 │ │ │ │ ldrdlt pc, [r2], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -114934,79 +114897,79 @@ │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b8b │ │ │ │ andle r6, lr, r0, ror r0 │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ andle r6, r9, r0, ror r3 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stmiavs sl!, {r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0x242c6c │ │ │ │ + bcs 0x242bd8 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ cmplt r3, r1, lsl #6 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svcvs 0x00a38ff0 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x108914 │ │ │ │ - blcs 0xb7744 │ │ │ │ + blcs 0x108880 │ │ │ │ + blcs 0xb76b0 │ │ │ │ strtmi sp, [r0], -r8, lsl #22 │ │ │ │ - @ instruction: 0xf816f01a │ │ │ │ + @ instruction: 0xf810f01a │ │ │ │ andcs fp, r1, r0, ror #18 │ │ │ │ - blcc 0x1ba6dc │ │ │ │ + blcc 0x1ba648 │ │ │ │ ldmible r6!, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34620 │ │ │ │ - ldrb pc, [r2, r7, lsr #18]! @ │ │ │ │ + ubfx pc, r3, #18, #19 │ │ │ │ @ instruction: 0xf0a268af │ │ │ │ - strmi pc, [r1], sp, lsr #22 │ │ │ │ + strmi pc, [r1], r3, lsr #22 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - mcrr2 0, 10, pc, r4, cr6 @ │ │ │ │ + ldc2 0, cr15, [sl], #-664 @ 0xfffffd68 │ │ │ │ ldrdhi pc, [ip], -r5 │ │ │ │ - blx 0x83c9fa │ │ │ │ + blx 0x5bc966 │ │ │ │ @ instruction: 0xf1086839 │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - stmdbvs fp!, {r0, r3, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs fp!, {r0, r1, r2, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x00a0bb0b │ │ │ │ stcle 8, cr2, [sl], #-8 │ │ │ │ ldcle 8, cr2, [ip], {-0} │ │ │ │ @ instruction: 0xf0a2d12a │ │ │ │ - pkhtbmi pc, r0, pc, asr #30 @ │ │ │ │ - blx 0xfe93ca20 │ │ │ │ + pkhtbmi pc, r0, r5, asr #30 @ │ │ │ │ + blx 0xfe6bc98c │ │ │ │ @ instruction: 0xf8cd4683 │ │ │ │ ldrbmi r8, [r3], -r0 │ │ │ │ @ instruction: 0x464a6839 │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ ldrbmi r6, [sl], -r9, lsr #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fe27 │ │ │ │ + svcvs 0x00a3fe53 │ │ │ │ adcsle r2, ip, r0, lsl #22 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ @ instruction: 0xf8d5e7b5 │ │ │ │ @ instruction: 0xf0a28000 │ │ │ │ - strbmi pc, [r2], -r7, lsl #21 @ │ │ │ │ + @ instruction: 0x4642fa7d │ │ │ │ strbmi r4, [r1], -r0, lsl #13 │ │ │ │ strbmi r4, [r3], r0, lsr #12 │ │ │ │ - stc2l 7, cr15, [r0, #-876]! @ 0xfffffc94 │ │ │ │ + stc2 7, cr15, [ip, #876] @ 0x36c │ │ │ │ stmdacc r4, {r0, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldmible r0!, {r0, fp, sp}^ │ │ │ │ - stc2l 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ + mcr2 7, 0, pc, cr8, cr13, {7} @ │ │ │ │ vqshl.s8 d27, d0, d8 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdavs ip, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x11ac20 │ │ │ │ + bl 0x11ab8c │ │ │ │ @ instruction: 0xf85d0244 │ │ │ │ - bl 0x153410 │ │ │ │ + bl 0x15337c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe76121d0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-608] @ 0xfffffda0 │ │ │ │ @@ -115016,160 +114979,160 @@ │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, pc, r0, ror r0 @ │ │ │ │ stmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ strmi r6, [lr], -sl, lsl #17 │ │ │ │ tstmi r3, #0 │ │ │ │ tstmi sl, #4849664 @ 0x4a0000 │ │ │ │ @ instruction: 0xf387fab7 │ │ │ │ - bcs 0x242db4 │ │ │ │ + bcs 0x242d20 │ │ │ │ @ instruction: 0xf043bfc8 │ │ │ │ teqlt fp, r1, lsl #6 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc262b02 │ │ │ │ - blle 0xa4b470 │ │ │ │ + blle 0xa4b3dc │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - mvnslt pc, r3, ror pc @ │ │ │ │ + mvnslt pc, sp, ror #30 │ │ │ │ biccc r6, lr, #3342336 @ 0x330000 │ │ │ │ @ instruction: 0xf1b8011c │ │ │ │ eorle r0, r5, r0, lsl #30 │ │ │ │ - bllt 0x75c734 │ │ │ │ + bllt 0x75c6a0 │ │ │ │ smlalcc pc, r6, r5, r8 @ │ │ │ │ ldmib r6, {r0, r1, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r2, [r1], -r2 │ │ │ │ ldrcs r6, [r0], #-2163 @ 0xfffff78d │ │ │ │ stmib sp, {r1, r2, r3, r6, r7, r9, ip, sp}^ │ │ │ │ biccc r4, lr, #0, 8 │ │ │ │ tsteq fp, r2, lsl r1 │ │ │ │ svcvs 0x00ab47c0 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed414c4 │ │ │ │ + blx 0xfed41430 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, fp, lsr #15 │ │ │ │ - blcc 0x1ba7e4 │ │ │ │ + blcc 0x1ba750 │ │ │ │ ldmible r7, {r0, r8, r9, fp, sp}^ │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e34628 │ │ │ │ - ldrb pc, [r2, r5, ror #16]! @ │ │ │ │ - blx 0x1bbcb5c │ │ │ │ + @ instruction: 0xe7f2f891 │ │ │ │ + blx 0x193cac8 │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ pkhbtmi r2, r0, r5, lsl #9 │ │ │ │ @ instruction: 0xf0a66821 │ │ │ │ - @ instruction: 0xf8d6fb85 │ │ │ │ + @ instruction: 0xf8d6fb7b │ │ │ │ @ instruction: 0xf0a2a008 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - blx 0x1f3cb96 │ │ │ │ + blx 0x1cbcb02 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - blx 0x1cbcbaa │ │ │ │ + blx 0x1a3cb16 │ │ │ │ ldrtmi r6, [r3], -r0, lsr #16 │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xe7c447b8 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, q12, q6 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beab8 │ │ │ │ + blmi 0x1bea24 │ │ │ │ ldrsbcs pc, [r0, #130]! @ 0x82 @ │ │ │ │ andcs lr, r0, lr, asr r7 │ │ │ │ - blmi 0x1beac4 │ │ │ │ + blmi 0x1bea30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andsle r6, r0, r0, ror pc │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, ip, r0, ror #30 │ │ │ │ vadd.i8 q11, q12, q6 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ - blmi 0x1beaf8 │ │ │ │ + blmi 0x1bea64 │ │ │ │ andcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ andcs lr, r0, lr, lsr r7 │ │ │ │ - blmi 0x1beb04 │ │ │ │ + blmi 0x1bea70 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe5521c4 │ │ │ │ + blvs 0xfe552130 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr0 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1634 │ │ │ │ + blx 0xfedd15a0 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r2, r6, r8, ip, lr, pc} │ │ │ │ eorsle r2, fp, pc, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r4, #-8] │ │ │ │ - blcs 0xcf604 │ │ │ │ + blcs 0xcf570 │ │ │ │ strtmi sp, [r0], -r3, asr #16 │ │ │ │ - mrc2 0, 5, pc, cr0, cr9, {0} │ │ │ │ + mcr2 0, 5, pc, cr10, cr9, {0} @ │ │ │ │ ldmvs r7!, {r3, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf96cf0a2 │ │ │ │ + @ instruction: 0xf962f0a2 │ │ │ │ strtmi r4, [r0], -r0, lsl #13 │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - mcrr2 7, 13, pc, r6, cr11 @ │ │ │ │ + ldc2l 7, cr15, [r2], #-876 @ 0xfffffc94 │ │ │ │ @ instruction: 0xf0a26837 │ │ │ │ - strmi pc, [r1], fp, asr #19 │ │ │ │ + strmi pc, [r1], r1, asr #19 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ ldmdavs r9!, {r1, r4, r8} │ │ │ │ - blx 0xff93ccc4 │ │ │ │ + blx 0xff6bcc30 │ │ │ │ @ instruction: 0xf0a26876 │ │ │ │ - ldmdavs r9!, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ tsteq r2, r6, lsl #12 │ │ │ │ - blx 0xff6bccd8 │ │ │ │ + blx 0xff43cc44 │ │ │ │ ldmdavs r8!, {r0, r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0x46494632 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41668 │ │ │ │ + blx 0xfed415d4 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r8 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1a5c │ │ │ │ + blcs 0xa19c8 │ │ │ │ @ instruction: 0xf04fdabb │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff86f7e2 │ │ │ │ + @ instruction: 0xffb2f7e2 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r5, lsl #26 │ │ │ │ @ instruction: 0xf4136bab │ │ │ │ @@ -115181,917 +115144,916 @@ │ │ │ │ ldrmi r6, [r6], -fp, asr #16 │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ svclt 0x00182a00 │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble fp!, {d2} │ │ │ │ - blcs 0xcf6ec │ │ │ │ + blcs 0xcf658 │ │ │ │ @ instruction: 0x4620d83a │ │ │ │ - mrc2 0, 1, pc, cr12, cr9, {0} │ │ │ │ + mrc2 0, 1, pc, cr6, cr9, {0} │ │ │ │ ldmdavs sp!, {r5, r8, r9, ip, sp, pc} │ │ │ │ - @ instruction: 0xf960f0a2 │ │ │ │ + @ instruction: 0xf956f0a2 │ │ │ │ @ instruction: 0xf1054680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x01122595 │ │ │ │ @ instruction: 0xf0a66829 │ │ │ │ - @ instruction: 0xf8d7fa77 │ │ │ │ + @ instruction: 0xf8d7fa6d │ │ │ │ @ instruction: 0xf0a29004 │ │ │ │ - strmi pc, [r1], -r9, ror #17 │ │ │ │ + @ instruction: 0x4601f8df │ │ │ │ strbmi r4, [sl], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [fp], -r3, asr #23 @ │ │ │ │ + ldrtmi pc, [fp], -pc, ror #23 @ │ │ │ │ strbmi r6, [r2], -r8, lsr #16 │ │ │ │ ldrmi r4, [r0, r1, asr #12]! │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ble 0xff18b754 │ │ │ │ + ble 0xff18b6c0 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - @ instruction: 0xe7e5ff1b │ │ │ │ + strb pc, [r5, r7, asr #30]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ - blvs 0xfe55238c │ │ │ │ + blvs 0xfe5522f8 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 4, sp, r0, cr14 │ │ │ │ rsbsvs pc, r0, r0, lsl r4 @ │ │ │ │ - blx 0xfee34cb4 │ │ │ │ + blx 0xfee34c20 │ │ │ │ stmdavs sl, {r1, r2, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdbeq fp, {r0, r2, r3, r9, sl, lr}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmdavs fp, {r0, r2, r6, r8, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r9, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r2, #-8] │ │ │ │ - blcs 0xcf7cc │ │ │ │ + blcs 0xcf738 │ │ │ │ strtmi sp, [r0], -r1, asr #16 │ │ │ │ - stc2l 0, cr15, [ip, #100] @ 0x64 │ │ │ │ + stc2l 0, cr15, [r6, #100] @ 0x64 │ │ │ │ stmdavs pc!, {r3, r4, r6, r8, r9, ip, sp, pc} @ │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8ecf0a2 │ │ │ │ + @ instruction: 0xf8e2f0a2 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ @ instruction: 0xf8d84681 │ │ │ │ tsteq r2, r0 │ │ │ │ - blx 0x23ce7c │ │ │ │ + @ instruction: 0xf9fcf0a6 │ │ │ │ ldrdge pc, [r4], -r5 │ │ │ │ - @ instruction: 0xf878f0a2 │ │ │ │ + @ instruction: 0xf86ef0a2 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - blx 0x153eb66 │ │ │ │ + blx 0x203ead2 │ │ │ │ @ instruction: 0xf8d8463b │ │ │ │ strbmi r1, [sl], -r0 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ ldrtmi r6, [sl], -r9, ror #16 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - svcvs 0x00a3fbf9 │ │ │ │ + svcvs 0x00a3fc25 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed4182c │ │ │ │ + blx 0xfed41798 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa2c00 │ │ │ │ + blcs 0xa2b6c │ │ │ │ @ instruction: 0xf04fdabd │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - cdp2 7, 10, cr15, cr4, cr2, {7} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr2, {7} │ │ │ │ svclt 0x0000e7e5 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153888 │ │ │ │ + bl 0x1537f4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7712210 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x1538c8 │ │ │ │ + bl 0x153834 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldrb r2, [r1, -r0, lsr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153908 │ │ │ │ + bl 0x153874 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xe7312230 │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcvs 4, cr11, [r2, #-64] @ 0xffffffc0 │ │ │ │ @ instruction: 0xf4146b94 │ │ │ │ andle r6, pc, r0, ror pc @ │ │ │ │ @ instruction: 0xf4126c52 │ │ │ │ andle r6, fp, r0, ror #30 │ │ │ │ vadd.i8 d22, d24, d10 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0xf85d0333 │ │ │ │ - bl 0x153948 │ │ │ │ + bl 0x1538b4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ ldr r2, [r1, -r0, asr #4] │ │ │ │ @ instruction: 0xf85d2000 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56cf78 │ │ │ │ + blvs 0xfe56cee4 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmiavs fp, {r0, r2, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf023460d │ │ │ │ - blcs 0x3c198c │ │ │ │ + blcs 0x3c18f8 │ │ │ │ andcs sp, r0, r8, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ @ instruction: 0xdc072b02 │ │ │ │ - blle 0x28b9a8 │ │ │ │ + blle 0x28b914 │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - stmdblt r0!, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r4, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strb r2, [r9, r1]! │ │ │ │ - blcs 0xcf9c8 │ │ │ │ + blcs 0xcf934 │ │ │ │ @ instruction: 0xf04fd9f6 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2l 7, cr15, [r8, #904]! @ 0x388 │ │ │ │ + cdp2 7, 1, cr15, cr4, cr2, {7} │ │ │ │ @ instruction: 0xf0a1e7f2 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x925ec │ │ │ │ + stmdavs fp!, {r0, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x92558 │ │ │ │ svcvs 0x00a3d154 │ │ │ │ @ instruction: 0xdc732b02 │ │ │ │ mcrrle 11, 0, r2, pc, cr0 │ │ │ │ andcs sp, r0, r3, ror r1 │ │ │ │ @ instruction: 0xf0a22100 │ │ │ │ - strmi pc, [r1], sp, asr #24 │ │ │ │ + strmi pc, [r1], r3, asr #24 │ │ │ │ vadd.i8 d22, d23, d31 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0xf107ffd9 │ │ │ │ + @ instruction: 0xf107ffcf │ │ │ │ strmi r0, [r7], -lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a60112 │ │ │ │ - bmi 0xcff1d8 │ │ │ │ + bmi 0xcff11c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [sl], #-2088 @ 0xfffff7d8 │ │ │ │ @ instruction: 0xf8d86812 │ │ │ │ stmpl sl, {ip, sp} │ │ │ │ - bl 0x111e7c │ │ │ │ + bl 0x111de8 │ │ │ │ ldrmi r0, [r3], #-265 @ 0xfffffef7 │ │ │ │ smlabtvc r0, sp, r9, lr │ │ │ │ stmdacs r0, {r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf646d042 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r1, r4, r7, r8} │ │ │ │ - cdp2 0, 10, cr15, cr8, cr2, {5} │ │ │ │ - @ instruction: 0xff4ef0a1 │ │ │ │ + cdp2 0, 9, cr15, cr14, cr2, {5} │ │ │ │ + @ instruction: 0xff44f0a1 │ │ │ │ @ instruction: 0xf0a14680 │ │ │ │ - ldrtmi pc, [r1], -fp, asr #30 @ │ │ │ │ + ldrtmi pc, [r1], -r1, asr #30 @ │ │ │ │ strbmi r4, [r0], -r7, lsl #12 │ │ │ │ - blx 0x4bd0fc │ │ │ │ + blx 0x23d068 │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0xa3d104 │ │ │ │ + blx 0x7bd070 │ │ │ │ strbmi r6, [r2], -r9, lsr #18 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - stmiavs r9!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r9!, {r0, r1, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xff33edd8 │ │ │ │ - blcs 0x9ccfc │ │ │ │ + blx 0xffe3ed44 │ │ │ │ + blcs 0x9cc68 │ │ │ │ @ instruction: 0xf1a3d09e │ │ │ │ - blx 0xfed41a8c │ │ │ │ + blx 0xfed419f8 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ ldr r6, [r7, r3, lsr #15] │ │ │ │ @ instruction: 0xf0a1692f │ │ │ │ - ldrtmi pc, [sl], -fp, lsr #30 @ │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #30 @ │ │ │ │ ldrtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - @ instruction: 0xf8d5fa05 │ │ │ │ + @ instruction: 0xf8d5fa31 │ │ │ │ @ instruction: 0xf0a1900c │ │ │ │ - strmi pc, [r1], -r1, lsr #30 │ │ │ │ + @ instruction: 0x4601ff17 │ │ │ │ strmi r4, [r0], sl, asr #12 │ │ │ │ ldrtmi r4, [r1], r0, lsr #12 │ │ │ │ - @ instruction: 0xf9faf7db │ │ │ │ + blx 0xa3ed80 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf0ab4630 │ │ │ │ - ldr pc, [fp, r5, lsl #21] │ │ │ │ + @ instruction: 0xe79bfa7b │ │ │ │ tstpne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - ldr pc, [fp, r5, ror #28]! │ │ │ │ - blcs 0xcfad8 │ │ │ │ + sbfx pc, fp, #28, #28 │ │ │ │ + blcs 0xcfa44 │ │ │ │ @ instruction: 0xf7fdd9da │ │ │ │ - svclt 0x0000fa77 │ │ │ │ - addeq pc, r8, sl, asr #2 │ │ │ │ + svclt 0x0000fa95 │ │ │ │ + ldrdeq pc, [r8], lr │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r6, r5, fp, lsl #17 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldrle r0, [sp, #-2010]! @ 0xfffff826 │ │ │ │ @ instruction: 0xdc362b0b │ │ │ │ @ instruction: 0xf64868ca │ │ │ │ - vqdmlal.s , d0, d1[0] │ │ │ │ + vrsra.s64 d18, d9, #64 │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vqdmlsl.s q10, d16, d1[0] │ │ │ │ - bcs 0x82b54 │ │ │ │ + vorr.i32 d20, #150994944 @ 0x09000000 │ │ │ │ + bcs 0x82ac0 │ │ │ │ svclt 0x00186d2a │ │ │ │ @ instruction: 0xf64d461f │ │ │ │ - vorr.i32 d23, #256 @ 0x00000100 │ │ │ │ + vrsra.s64 d22, d25, #64 │ │ │ │ @ instruction: 0xf64d0307 │ │ │ │ - @ instruction: 0xf2c066bd │ │ │ │ + vmlsl.s q11, d0, d1[5] │ │ │ │ svclt 0x00180607 │ │ │ │ - blvs 0xfe55279c │ │ │ │ + blvs 0xfe552708 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 1, sp, r3, cr3 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xdc2a2b07 │ │ │ │ @ instruction: 0xf8852301 │ │ │ │ svcvs 0x00ab307c │ │ │ │ @ instruction: 0xdc2d2b02 │ │ │ │ - blle 0xc0bb48 │ │ │ │ + blle 0xc0bab4 │ │ │ │ @ instruction: 0xf0194628 │ │ │ │ - bllt 0xfe4bff6c │ │ │ │ + bllt 0xfe4bfec0 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0x461f24 │ │ │ │ + blcs 0x461e90 │ │ │ │ stmiavs fp, {r1, r8, ip, lr, pc}^ │ │ │ │ andsle r2, r0, r1, lsl #22 │ │ │ │ vadd.f32 d22, d14, d26 │ │ │ │ - vqshl.s64 d19, d17, #0 │ │ │ │ + vorr.i32 , #150994944 @ 0x09000000 │ │ │ │ @ instruction: 0xf64d0707 │ │ │ │ - vmlsl.s q11, d0, d1[6] │ │ │ │ - blvs 0xfe54279c │ │ │ │ + vmov.i32 d22, #16777216 @ 0x01000000 │ │ │ │ + blvs 0xfe542708 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 14, sp, r3, cr5 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrdcs sp, [r0], -r1 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - blcs 0xcfbb4 │ │ │ │ + blcs 0xcfb20 │ │ │ │ @ instruction: 0xf04fd9d0 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldc2l 7, cr15, [r2], #904 @ 0x388 │ │ │ │ + ldc2 7, cr15, [lr, #-904] @ 0xfffffc78 │ │ │ │ ldmib r4, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdavs r0!, {r1, r9, ip}^ │ │ │ │ - @ instruction: 0xf89af7db │ │ │ │ + @ instruction: 0xf8c6f7db │ │ │ │ svcvs 0x00ab6824 │ │ │ │ strbcc r4, [lr], #1665 @ 0x681 │ │ │ │ smlawbeq r4, r8, r6, r4 │ │ │ │ @ instruction: 0xf895b9b3 │ │ │ │ orrslt r3, fp, r6, ror #1 │ │ │ │ andls r2, r0, r0, lsl r3 │ │ │ │ strtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ stmib sp, {r2, pc}^ │ │ │ │ ldrmi r3, [r8, r2, lsl #6]! │ │ │ │ - blcs 0x9ce98 │ │ │ │ + blcs 0x9ce04 │ │ │ │ @ instruction: 0xf1a3d0b0 │ │ │ │ - blx 0xfed41c08 │ │ │ │ + blx 0xfed41b74 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ str r6, [r9, fp, lsr #15]! │ │ │ │ - cdp2 0, 13, cr15, cr6, cr1, {5} │ │ │ │ + cdp2 0, 12, cr15, cr12, cr1, {5} │ │ │ │ vmax.s8 d20, d7, d18 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46072495 │ │ │ │ @ instruction: 0xf0a56821 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0xdbd2a6 │ │ │ │ + blx 0xb3d212 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ ldrmi r4, [r0, r0, lsr #12]! │ │ │ │ svclt 0x0000e7e0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ - blvs 0xfe552850 │ │ │ │ + blvs 0xfe5527bc │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 5, sp, r3, cr4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldmib r1, {r0, r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strmi r3, [lr], -r0, lsl #4 │ │ │ │ - blx 0xfedd1cc0 │ │ │ │ + blx 0xfedd1c2c │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00d42a07 │ │ │ │ @ instruction: 0xf0434618 │ │ │ │ stmdacs r0, {r0} │ │ │ │ stmvs fp, {r0, r3, r6, r8, ip, lr, pc} │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, sp, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vstrle d18, [r6, #-8] │ │ │ │ - blcs 0xcfc94 │ │ │ │ + blcs 0xcfc00 │ │ │ │ strtmi sp, [r0], -r5, asr #16 │ │ │ │ - blx 0x1abd0f2 │ │ │ │ + blx 0x193d05e │ │ │ │ ldmdavs r7!, {r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ - cdp2 0, 8, cr15, cr12, cr1, {5} │ │ │ │ + cdp2 0, 8, cr15, cr2, cr1, {5} │ │ │ │ @ instruction: 0xf1074680 │ │ │ │ vhsub.s8 q8, , q7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x01122795 │ │ │ │ @ instruction: 0xf0a56839 │ │ │ │ - @ instruction: 0xf8d6ffa3 │ │ │ │ + @ instruction: 0xf8d6ff99 │ │ │ │ @ instruction: 0xf0a1a004 │ │ │ │ - ldmdavs r9!, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r9!, {r0, r1, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbceq pc, lr, #-2147483646 @ 0x80000002 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - @ instruction: 0xff98f0a5 │ │ │ │ + @ instruction: 0xff8ef0a5 │ │ │ │ ldrdge pc, [r8], -r6 │ │ │ │ - cdp2 0, 0, cr15, cr10, cr1, {5} │ │ │ │ + cdp2 0, 0, cr15, cr0, cr1, {5} │ │ │ │ strmi r4, [r6], -r1, lsl #12 │ │ │ │ @ instruction: 0x46204652 │ │ │ │ - @ instruction: 0xf8e4f7db │ │ │ │ + @ instruction: 0xf910f7db │ │ │ │ ldmdavs r8!, {r0, r1, r4, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ svcvs 0x00a347a8 │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41cfc │ │ │ │ + blx 0xfed41c68 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa30d0 │ │ │ │ + blcs 0xa303c │ │ │ │ @ instruction: 0xf04fdab9 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [ip], #-904 @ 0xfffffc78 │ │ │ │ + stc2l 7, cr15, [r8], #-904 @ 0xfffffc78 │ │ │ │ svclt 0x0000e7e5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-88] @ 0xffffffa8 │ │ │ │ addlt r4, r3, r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ subsle r6, ip, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c50 │ │ │ │ subsle r6, r8, r0, ror r0 │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ tstmi sl, #13631488 @ 0xd00000 │ │ │ │ @ instruction: 0xf386fab6 │ │ │ │ - bcs 0x2436c8 │ │ │ │ + bcs 0x243634 │ │ │ │ @ instruction: 0x4618bfd4 │ │ │ │ andeq pc, r1, r3, asr #32 │ │ │ │ cmple r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf023688b │ │ │ │ - blcs 0x3c1d78 │ │ │ │ + blcs 0x3c1ce4 │ │ │ │ svcvs 0x00a3d045 │ │ │ │ @ instruction: 0xf8842201 │ │ │ │ - blcs 0x10936c │ │ │ │ - blcc 0x1b86c0 │ │ │ │ + blcs 0x1092d8 │ │ │ │ + blcc 0x1b862c │ │ │ │ stmdale pc, {r0, r8, r9, fp, sp}^ @ │ │ │ │ @ instruction: 0xf0194620 │ │ │ │ - @ instruction: 0xb3b8fae9 │ │ │ │ + @ instruction: 0xb3b8fae3 │ │ │ │ vadd.i8 q11, , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0xf107fe09 │ │ │ │ + @ instruction: 0xf107fdff │ │ │ │ strmi r0, [r2], lr, asr #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0xf0a50112 │ │ │ │ - stmdavs pc!, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ - ldc2l 0, cr15, [lr, #644]! @ 0x284 │ │ │ │ + stmdavs pc!, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + ldc2l 0, cr15, [r4, #644]! @ 0x284 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ sbceq pc, lr, #-1073741823 @ 0xc0000001 │ │ │ │ tsteq r2, r1, lsl #13 │ │ │ │ - @ instruction: 0xff18f0a5 │ │ │ │ + @ instruction: 0xff0ef0a5 │ │ │ │ ldrdlt pc, [r8], -r5 │ │ │ │ - stc2 0, cr15, [sl, #644] @ 0x284 │ │ │ │ + stc2 0, cr15, [r0, #644] @ 0x284 │ │ │ │ strmi r4, [r1], -r7, lsl #12 │ │ │ │ @ instruction: 0x4620465a │ │ │ │ - @ instruction: 0xf864f7db │ │ │ │ + @ instruction: 0xf890f7db │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ @ instruction: 0x464a4653 │ │ │ │ smladxls r0, r8, r6, r4 │ │ │ │ stmiavs r9!, {r4, r5, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - @ instruction: 0xf90af7db │ │ │ │ + @ instruction: 0xf936f7db │ │ │ │ @ instruction: 0xb12b6fa3 │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ sbfxvs r0, fp, #18, #4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ble 0xfec4be24 │ │ │ │ + ble 0xfec4bd90 │ │ │ │ movwvc pc, #79 @ 0x4f @ │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ @ instruction: 0xf7e24620 │ │ │ │ - @ instruction: 0xe7e3fbb3 │ │ │ │ + ubfx pc, pc, #23, #4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r6, [r4], -r2, lsl #26 │ │ │ │ - blvs 0xfe56d454 │ │ │ │ + blvs 0xfe56d3c0 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mrrcvs 0, 3, sp, r3, cr10 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs fp, {r1, r2, r3, r4, r5, ip, lr, pc} │ │ │ │ - blcs 0x252a94 │ │ │ │ + blcs 0x252a00 │ │ │ │ stmdavs fp, {r1, r3, r4, r5, sl, fp, ip, lr, pc}^ │ │ │ │ movweq pc, #8227 @ 0x2023 @ │ │ │ │ eorsle r2, r5, sp, lsl #22 │ │ │ │ andcs r6, r1, #652 @ 0x28c │ │ │ │ rsbscs pc, ip, r4, lsl #17 │ │ │ │ vldmdble r8!, {d2} │ │ │ │ - blcs 0xcfe8c │ │ │ │ + blcs 0xcfdf8 │ │ │ │ @ instruction: 0x4620d837 │ │ │ │ - blx 0x1bbd2e8 │ │ │ │ + blx 0x1a3d254 │ │ │ │ stmdavs lr!, {r3, r4, r5, r6, r7, r8, ip, sp, pc}^ │ │ │ │ - stc2 0, cr15, [r8, #-644]! @ 0xfffffd7c │ │ │ │ + ldc2 0, cr15, [lr, #-644] @ 0xfffffd7c │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf802f7db │ │ │ │ + @ instruction: 0xf82ef7db │ │ │ │ svcvs 0x00a2682b │ │ │ │ tsteq pc, lr, asr #7 │ │ │ │ @ instruction: 0xf894bb6a │ │ │ │ cmplt r3, #230 @ 0xe6 │ │ │ │ stmiavs r8!, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0x461a4639 │ │ │ │ @ instruction: 0xf0b69600 │ │ │ │ - svcvs 0x00a3fd67 │ │ │ │ + svcvs 0x00a3fd5d │ │ │ │ @ instruction: 0xf1a3b12b │ │ │ │ - blx 0xfed41ed4 │ │ │ │ + blx 0xfed41e40 │ │ │ │ ldmdbeq fp, {r0, r1, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r3, lsr #15 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xa1aac │ │ │ │ + blcs 0xa1a18 │ │ │ │ @ instruction: 0xf04fdac7 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - blx 0x143f286 │ │ │ │ + blx 0x1f3f1f2 │ │ │ │ vabd.s8 q15, , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0a12895 │ │ │ │ - @ instruction: 0x463afd51 │ │ │ │ + ldrtmi pc, [sl], -r7, asr #26 @ │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf0a51000 │ │ │ │ - stmiavs r8!, {r0, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46314632 │ │ │ │ - mcr2 0, 7, pc, cr12, cr4, {5} @ │ │ │ │ + mcr2 0, 7, pc, cr2, cr4, {5} @ │ │ │ │ vnmls.f32 s8, s26, s20 │ │ │ │ @ instruction: 0xf8d83f70 │ │ │ │ ldrbtmi r1, [sl], #-0 │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [lr], #-512 @ 0xfffffe00 │ │ │ │ strmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ bicvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ strls r9, [r0, -r1, lsl #12] │ │ │ │ @ instruction: 0xf0a26808 │ │ │ │ - ldr pc, [r4, r1, lsr #24]! │ │ │ │ - addeq lr, r8, r2, lsr ip │ │ │ │ + @ instruction: 0xe7b4fc17 │ │ │ │ + addeq lr, r8, r6, asr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd8558 │ │ │ │ + bl 0xfebd84c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00820ff8 │ │ │ │ @ instruction: 0xf8802301 │ │ │ │ - bcs 0x10d558 │ │ │ │ - bcs 0xb838c │ │ │ │ + bcs 0x10d4c4 │ │ │ │ + bcs 0xb82f8 │ │ │ │ ldrmi sp, [r8], -r9, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - bcs 0xcfb90 │ │ │ │ + bcs 0xcfafc │ │ │ │ @ instruction: 0xf04fd9f5 │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ @ instruction: 0xf7e22100 │ │ │ │ - andcs pc, r0, r5, lsl #22 │ │ │ │ + andcs pc, r0, r1, lsr fp @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ smlawblt fp, r3, pc, r6 @ │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfebd85c0 │ │ │ │ + bl 0xfebd852c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ svcvs 0x00830ff8 │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ movweq pc, #20899 @ 0x51a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0x6783095b │ │ │ │ @ instruction: 0xf0a20118 │ │ │ │ - andcs pc, r4, #835584 @ 0xcc000 │ │ │ │ + andcs pc, r4, #671744 @ 0xa4000 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - svclt 0x002af7da │ │ │ │ + svclt 0x0056f7da │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - addlt r4, pc, r6, lsr #23 │ │ │ │ + addlt r4, pc, r5, lsr #23 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ eorcs r4, r4, #6291456 @ 0x600000 │ │ │ │ stmdage r4, {r0, r3, r5, r9, sl, lr} │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc 2, cr15, [r8], {20} │ │ │ │ + stc 2, cr15, [sl], {20} │ │ │ │ msrmi SPSR_fsxc, #4 │ │ │ │ svcmi 0x006ef1b3 │ │ │ │ - addshi pc, r0, r0 │ │ │ │ + addhi pc, pc, r0 │ │ │ │ @ instruction: 0xf1b3d827 │ │ │ │ @ instruction: 0xf0004f6c │ │ │ │ - @ instruction: 0xf1b380e0 │ │ │ │ + @ instruction: 0xf1b380df │ │ │ │ @ instruction: 0xf0404f6d │ │ │ │ - vorr.i32 d24, #207 @ 0x000000cf │ │ │ │ - blcc 0x28a058 │ │ │ │ + vorr.i32 d24, #206 @ 0x000000ce │ │ │ │ + blcc 0x289fc4 │ │ │ │ vpadd.i8 d2, d0, d7 │ │ │ │ - ldm pc, {r0, r3, r4, r8, pc}^ @ │ │ │ │ - orrseq pc, lr, #19 │ │ │ │ - tsteq r7, r7, lsl r1 │ │ │ │ - tsteq r7, r7, lsl r1 │ │ │ │ - ldrteq r0, [r8], #-279 @ 0xfffffee9 │ │ │ │ - @ instruction: 0x011703d4 │ │ │ │ - tsteq r7, r7, lsl r1 │ │ │ │ - tsteq r7, r7, lsl r1 │ │ │ │ - tsteq r7, r7, lsl r1 │ │ │ │ - tsteq r7, r7, lsl r1 │ │ │ │ - tsteq r7, r7, lsl r1 │ │ │ │ - tsteq r7, r7, lsl r1 │ │ │ │ - streq r0, [r7], #-279 @ 0xfffffee9 │ │ │ │ - @ instruction: 0xf1b3036f │ │ │ │ + ldm pc, {r3, r4, r8, pc}^ @ │ │ │ │ + orrseq pc, ip, #19 │ │ │ │ + tsteq r6, r6, lsl r1 │ │ │ │ + tsteq r6, r6, lsl r1 │ │ │ │ + ldrteq r0, [r6], #-278 @ 0xfffffeea │ │ │ │ + @ instruction: 0x011603d2 │ │ │ │ + tsteq r6, r6, lsl r1 │ │ │ │ + tsteq r6, r6, lsl r1 │ │ │ │ + tsteq r6, r6, lsl r1 │ │ │ │ + tsteq r6, r6, lsl r1 │ │ │ │ + tsteq r6, r6, lsl r1 │ │ │ │ + tsteq r6, r6, lsl r1 │ │ │ │ + streq r0, [r5], #-278 @ 0xfffffeea │ │ │ │ + @ instruction: 0xf1b3036d │ │ │ │ @ instruction: 0xf0404f6f │ │ │ │ - vqadd.s8 q12, , │ │ │ │ + vqadd.s8 q12, , q13 │ │ │ │ vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r0, lsl #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ - eorhi pc, sl, #0 │ │ │ │ - rschi pc, r8, r0, lsl #4 │ │ │ │ + eorhi pc, r8, #0 │ │ │ │ + rschi pc, r7, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ - blcs 0x14a26e0 │ │ │ │ - rschi pc, r8, r0, asr #32 │ │ │ │ + blcs 0x14a2644 │ │ │ │ + rschi pc, r7, r0, asr #32 │ │ │ │ strvc pc, [r1, -r0, asr #12] │ │ │ │ streq pc, [r1, -r1, asr #5] │ │ │ │ @ instruction: 0xf1b74027 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - vqsub.s8 q4, q8, q9 │ │ │ │ - @ instruction: 0xf5b7861a │ │ │ │ + vqsub.s8 q4, q8, q8 │ │ │ │ + @ instruction: 0xf5b78618 │ │ │ │ @ instruction: 0xf0026fa0 │ │ │ │ - vqsub.s8 d8, d17, d0 │ │ │ │ - @ instruction: 0xf5b7819f │ │ │ │ + vhsub.s8 d8, d17, d14 │ │ │ │ + @ instruction: 0xf5b7819d │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ - vhsub.s8 q4, , │ │ │ │ - svccs 0x0000874b │ │ │ │ - adcshi pc, r3, #2 │ │ │ │ + vhsub.s8 q4, , │ │ │ │ + svccs 0x00008749 │ │ │ │ + adcshi pc, r1, #2 │ │ │ │ svcvc 0x0080f5b7 │ │ │ │ - sbchi pc, sl, r0, asr #32 │ │ │ │ - @ instruction: 0xf3c40921 │ │ │ │ - @ instruction: 0xf0014042 │ │ │ │ - stcleq 1, cr0, [r2], #32 │ │ │ │ - b 0x10c3788 │ │ │ │ - @ instruction: 0xf0020700 │ │ │ │ - vsubl.u8 q8, d4, d8 │ │ │ │ - movwmi r3, #41282 @ 0xa142 │ │ │ │ + sbchi pc, r9, r0, asr #32 │ │ │ │ + vqdmulh.s q8, q10, d1[4] │ │ │ │ + stmiaeq r3!, {r1, r6, ip, sp} │ │ │ │ + tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ + stmdbeq r2!, {r0, r8, r9, lr} │ │ │ │ + subeq pc, r2, r4, asr #7 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ - smlalbteq pc, r2, r4, r3 @ │ │ │ │ - strpl pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ - ldrtmi r4, [r0], -fp, lsl #6 │ │ │ │ + @ instruction: 0xf0024303 │ │ │ │ + vsubl.u8 q8, d4, d8 │ │ │ │ + vmla.i q10, q2, d2[0] │ │ │ │ + movwmi r5, #9217 @ 0x2401 │ │ │ │ + ldrtmi r9, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0x2c02a904 │ │ │ │ - movwls r9, #20996 @ 0x5204 │ │ │ │ - sbchi pc, r5, r4 │ │ │ │ - @ instruction: 0xf0042c03 │ │ │ │ - stccs 0, cr8, [r1], {228} @ 0xe4 │ │ │ │ - sbcshi pc, r0, r4 │ │ │ │ - vhsub.s8 d18, d8, d0 │ │ │ │ - vrsra.s64 , , #64 │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ - vhsub.s8 d23, d8, d6 │ │ │ │ - vmlal.s q9, d16, d1[4] │ │ │ │ - stmib sp, {r0, r1, r2, r9}^ │ │ │ │ - @ instruction: 0xf7ff5508 │ │ │ │ - adds pc, r8, sp, asr r9 @ │ │ │ │ - cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ - orreq pc, r0, #192, 4 │ │ │ │ - vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ - vmvn.i32 d22, #256 @ 0x00000100 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - addhi pc, ip, #0 │ │ │ │ - rscshi pc, r8, r0, lsl #4 │ │ │ │ - svcvs 0x0070f5b3 │ │ │ │ - ldrbthi pc, [lr], #0 @ │ │ │ │ - ldrbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ - svcvs 0x0060f5b3 │ │ │ │ - andhi pc, pc, #0 │ │ │ │ - svcvs 0x0064f5b3 │ │ │ │ - vst4.16 {d29,d31,d33,d35}, [pc :256], ip │ │ │ │ - vsubw.s8 , q8, d1 │ │ │ │ - eormi r0, r3, r1, lsl #6 │ │ │ │ - svccc 0x0080f5b3 │ │ │ │ - subshi pc, r9, r2 │ │ │ │ - ldrhi pc, [sl, r0, lsl #4] │ │ │ │ - svcpl 0x0080f5b3 │ │ │ │ - cmnphi sl, r2 @ p-variant is OBSOLETE │ │ │ │ - ldrbhi pc, [r2], -r1, lsl #4 @ │ │ │ │ - @ instruction: 0xf0012b00 │ │ │ │ - strdeq r8, [r3], #110 @ 0x6e @ │ │ │ │ - vmls.i , q2, d2[5] │ │ │ │ - movwcs r5, #513 @ 0x201 │ │ │ │ - stcleq 3, cr9, [r5], #32 │ │ │ │ - vcgt.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ - orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0xf0054630 │ │ │ │ - vabal.u8 q8, d4, d8 │ │ │ │ - teqmi r5, #69206016 @ 0x4200000 │ │ │ │ - @ instruction: 0xf8d3a904 │ │ │ │ - stmdbeq r3!, {r4, r5, r7, r8, r9, sl, sp} │ │ │ │ - @ instruction: 0xf0039504 │ │ │ │ - vsubw.u8 q8, q2, d8 │ │ │ │ - @ instruction: 0xf0044542 │ │ │ │ - @ instruction: 0x432b040f │ │ │ │ - strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r8, #-1020] @ 0xfffffc04 │ │ │ │ - vmla.i q15, q2, d3[0] │ │ │ │ - blcs 0x24a30c │ │ │ │ - blcs 0x47574c │ │ │ │ - rscshi pc, sp, r0 │ │ │ │ - teqle r9, r4, lsl #22 │ │ │ │ - stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ + @ instruction: 0xf0049305 │ │ │ │ + stccs 0, cr8, [r3], {196} @ 0xc4 │ │ │ │ + rschi pc, r3, r4 │ │ │ │ + @ instruction: 0xf0042c01 │ │ │ │ + strcs r8, [r0], #-207 @ 0xffffff31 │ │ │ │ + teqpvc r5, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ + tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + addcs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf97af7fd │ │ │ │ - cmppne r1, #64, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x03a1f2c1 │ │ │ │ - subcs r4, r0, #35 @ 0x23 │ │ │ │ - addeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ - addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ - cmnphi r8, #0 @ p-variant is OBSOLETE │ │ │ │ - vmlal.s q9, d1, d0[0] │ │ │ │ - addsmi r0, r3, #160, 4 │ │ │ │ - ldrbhi pc, [r8, #0]! @ │ │ │ │ - vmlal.s q9, d1, d0[0] │ │ │ │ - addsmi r0, r3, #32, 4 │ │ │ │ - ldcvs 1, cr13, [r3, #-112]! @ 0xffffff90 │ │ │ │ - @ instruction: 0xf4126b9a │ │ │ │ - andsle r6, r7, r0, ror pc │ │ │ │ - @ instruction: 0xf4136c5b │ │ │ │ - andsle r6, r3, r0, ror #30 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + @ instruction: 0xf95ef7ff │ │ │ │ + vst4.32 {d30-d33}, [pc :64], r8 │ │ │ │ + vbic.i32 q11, #1280 @ 0x00000500 │ │ │ │ + eormi r0, r3, r0, lsl #7 │ │ │ │ + eorsvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + vhsub.s8 d8, d16, d11 │ │ │ │ + @ instruction: 0xf5b380f7 │ │ │ │ + @ instruction: 0xf0006f70 │ │ │ │ + vqshl.s8 q4, , q8 │ │ │ │ + @ instruction: 0xf5b38459 │ │ │ │ + @ instruction: 0xf0006f60 │ │ │ │ + @ instruction: 0xf5b3820e │ │ │ │ + cmnle ip, r4, ror #30 │ │ │ │ + orrpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ + movweq pc, #4800 @ 0x12c0 @ │ │ │ │ + @ instruction: 0xf5b34023 │ │ │ │ + @ instruction: 0xf0023f80 │ │ │ │ + vqadd.s8 q4, q0, q4 │ │ │ │ + @ instruction: 0xf5b38799 │ │ │ │ + @ instruction: 0xf0025f80 │ │ │ │ + vand q4, , │ │ │ │ + blcs 0xa2e58 │ │ │ │ + ldrbthi pc, [sp], r1 @ │ │ │ │ + strbtle r0, [r6], #-227 @ 0xffffff1d │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + movwls r0, #40165 @ 0x9ce5 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - addeq lr, r1, #3072 @ 0xc00 │ │ │ │ - movwcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d2a904 │ │ │ │ - @ instruction: 0xf7ff2250 │ │ │ │ - and pc, r6, fp, asr #17 │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - addsmi r0, r3, #128, 4 │ │ │ │ - mrshi pc, (UNDEF: 2) @ │ │ │ │ - blmi 0x289684 │ │ │ │ - blls 0x3db6f0 │ │ │ │ - @ instruction: 0xf04f405a │ │ │ │ - @ instruction: 0xf0440300 │ │ │ │ - ldrdlt r8, [pc], -r6 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - pop {sl, fp} │ │ │ │ - svclt 0x000083f0 │ │ │ │ + bl 0x165d50 │ │ │ │ + ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ + streq pc, [r8, #-5] │ │ │ │ + strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ + stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ + sbfxcs pc, r3, #17, #17 │ │ │ │ + strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ + movweq pc, #32771 @ 0x8003 @ │ │ │ │ + strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ + streq pc, [pc], #-4 @ 0x81558 │ │ │ │ + stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ + @ instruction: 0xf7ff3405 │ │ │ │ + sub pc, r3, r9, lsl sp @ │ │ │ │ + movtcs pc, #13252 @ 0x33c4 @ │ │ │ │ + subsle r2, r1, r7, lsl #22 │ │ │ │ + @ instruction: 0xf0002b0f │ │ │ │ + blcs 0x1a1964 │ │ │ │ + @ instruction: 0x4621d139 │ │ │ │ + stmib sp, {r2, fp, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fd5508 │ │ │ │ + vmul.i8 d31, d16, d1 │ │ │ │ + vorr.i32 , #4352 @ 0x00001100 │ │ │ │ + eormi r0, r3, r1, lsr #7 │ │ │ │ + vmlal.s q9, d1, d0[0] │ │ │ │ + stmdbls r7, {r7, r9} │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + subcs r8, r0, #-603979775 @ 0xdc000001 │ │ │ │ + adceq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + subcs r8, r0, #1035993088 @ 0x3dc00000 │ │ │ │ + eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ + @ instruction: 0xd11c4293 │ │ │ │ + blvs 0xfe71ca80 │ │ │ │ + svcvs 0x0070f412 │ │ │ │ + mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ + svcvs 0x0060f413 │ │ │ │ + vqadd.s8 d29, d8, d3 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x142298 │ │ │ │ + ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ + stmdbge r4, {r8, r9, sp} │ │ │ │ + subscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ + @ instruction: 0xf8ccf7ff │ │ │ │ + subscs lr, r0, #6 │ │ │ │ + addeq pc, r0, #192, 4 │ │ │ │ + @ instruction: 0xf0004293 │ │ │ │ + andcs r8, r0, r1, lsl #2 │ │ │ │ + ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ + subsmi r9, sl, sp, lsl #22 │ │ │ │ + movweq pc, #79 @ 0x4f @ │ │ │ │ + bicshi pc, r5, #68 @ 0x44 │ │ │ │ + tstcs r0, pc │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf10002a7 │ │ │ │ movwcs r8, #850 @ 0x352 │ │ │ │ orrseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svceq 0x0000f5b2 │ │ │ │ rschi pc, r1, r1 │ │ │ │ strbhi pc, [r8, #-512]! @ 0xfffffe00 @ │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ vst4. {d8-d11}, [r4 :256], r5 │ │ │ │ @ instruction: 0xf5b373f0 │ │ │ │ - bicsle r7, r5, r0, lsl #31 │ │ │ │ - blvs 0xfe71cba4 │ │ │ │ + bicsle r7, r6, r0, lsl #31 │ │ │ │ + blvs 0xfe71cb0c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrrcvs 0, 13, sp, fp, cr0 │ │ │ │ + mrrcvs 0, 13, sp, fp, cr1 │ │ │ │ @ instruction: 0xf0070c27 │ │ │ │ stcleq 2, cr0, [r5], #52 @ 0x34 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svclt 0x00182a0d │ │ │ │ @ instruction: 0xf3c42b00 │ │ │ │ svclt 0x000c3242 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf0044315 │ │ │ │ - bcs 0x3c1f3c │ │ │ │ + bcs 0x3c1ea4 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ - blcs 0x82314 │ │ │ │ - stccs 1, cr13, [r7, #-728] @ 0xfffffd28 │ │ │ │ - @ instruction: 0x4630d8b4 │ │ │ │ - mrc2 7, 0, pc, cr10, cr15, {7} │ │ │ │ + blcs 0x8227c │ │ │ │ + stccs 1, cr13, [r7, #-732] @ 0xfffffd24 │ │ │ │ + @ instruction: 0x4630d8b5 │ │ │ │ + mrc2 7, 0, pc, cr12, cr15, {7} │ │ │ │ ldrtmi fp, [r0], -r0, ror #3 │ │ │ │ - @ instruction: 0xf81cf019 │ │ │ │ + @ instruction: 0xf818f019 │ │ │ │ vmla.f , q10, d0[0] │ │ │ │ rsbeq r1, sp, r0, lsl #16 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x13bd79e │ │ │ │ + blx 0x123d706 │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ strcc r8, [r1, #-677] @ 0xfffffd5b │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x113d7b2 │ │ │ │ + blx 0xfbd71a │ │ │ │ @ instruction: 0xf0052800 │ │ │ │ ldrtmi r8, [r0], -sl, lsl #5 │ │ │ │ - mrc2 7, 1, pc, cr0, cr15, {7} │ │ │ │ - ldr r2, [r2, r1] │ │ │ │ + mrc2 7, 1, pc, cr2, cr15, {7} │ │ │ │ + ldr r2, [r3, r1] │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst2.32 {d24-d27}, [pc :256]! │ │ │ │ vmvn.i32 q11, #1024 @ 0x00000400 │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ mrshi pc, (UNDEF: 72) @ │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #8061 @ 0x1f7d │ │ │ │ + movwcs sl, #8062 @ 0x1f7e │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcpl 0x0080f1b2 │ │ │ │ adcshi pc, r5, #1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vst1.32 {d8-d11}, [r4], r2 │ │ │ │ - bcs 0x82724 │ │ │ │ + bcs 0x8268c │ │ │ │ subhi pc, pc, #1 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ ldrhi pc, [r0, #2]! │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - mcr2 7, 5, pc, cr12, cr12, {7} @ │ │ │ │ - blvs 0xfe71cc88 │ │ │ │ + mcr2 7, 6, pc, cr12, cr12, {7} @ │ │ │ │ + blvs 0xfe71cbf0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x005ef43f │ │ │ │ + svcge 0x005ff43f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - stmdbls r6, {r0, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + stmdbls r6, {r1, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x128000 │ │ │ │ + bl 0x127f68 │ │ │ │ stmdbls r7, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xff0bfb34 │ │ │ │ + blcs 0xff0bfa9c │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xad510 │ │ │ │ - svcge 0x0044f43f │ │ │ │ + bcs 0xad47c │ │ │ │ + svcge 0x0045f43f │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [lr, #1012] @ 0x3f4 │ │ │ │ - stcleq 7, cr14, [r3], #252 @ 0xfc │ │ │ │ + stc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ + stcleq 7, cr14, [r3], #256 @ 0x100 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strmi pc, [r3, -r4, asr #7] │ │ │ │ tsteq r2, r3, asr #20 │ │ │ │ orrpl pc, r0, #20 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ addcs r4, r0, r2, lsr #32 │ │ │ │ eoreq pc, r0, r0, asr #5 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81824 │ │ │ │ + ldcleq 0, cr15, [pc], #-16 @ 0x8178c │ │ │ │ movwls r4, #49794 @ 0xc282 │ │ │ │ @ instruction: 0xf000950b │ │ │ │ vst1.8 {d24}, [pc], lr │ │ │ │ vaddl.s8 , d16, d0 │ │ │ │ addmi r0, r2, #32 │ │ │ │ strbthi pc, [sp], r0 @ │ │ │ │ svcne 0x0000f5b2 │ │ │ │ - svcge 0x0016f47f │ │ │ │ + svcge 0x0017f47f │ │ │ │ andls r2, r9, #268435456 @ 0x10000000 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ smlabtvc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ ldrtcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ stmib sp, {r1, r3, r8, r9, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe3407 │ │ │ │ - usat pc, #30, r9, asr #20 @ │ │ │ │ + usat pc, #31, fp, asr #20 @ │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ eormi r0, r3, r0, lsr #6 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf5b384a6 │ │ │ │ @ instruction: 0xf47f1f00 │ │ │ │ - @ instruction: 0xf640aef3 │ │ │ │ + @ instruction: 0xf640aef4 │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vmin.s8 q4, , │ │ │ │ @ instruction: 0xf5b38080 │ │ │ │ @ instruction: 0xf0036f40 │ │ │ │ vmin.s8 q4, , q6 │ │ │ │ @ instruction: 0xf5b384f1 │ │ │ │ @ instruction: 0xf0036fa0 │ │ │ │ vmin.s8 d8, d3, d28 │ │ │ │ - blcs 0xa28cc │ │ │ │ + blcs 0xa2834 │ │ │ │ ldrhi pc, [r1, #3] │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr2, cr15, {3} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr3, cr15, {3} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fd9309 │ │ │ │ - stmdbge r4, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - strb pc, [r6], sp, asr #27 @ │ │ │ │ + strb pc, [r7], pc, asr #27 @ │ │ │ │ orrvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ teqpeq r3, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vrshr.s64 d22, d16, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ ldrbhi pc, [sl, r2] @ │ │ │ │ msrhi SPSR_fxc, #0, 4 │ │ │ │ @@ -116109,325 +116071,325 @@ │ │ │ │ addshi pc, r0, r3 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ andcs r8, r0, #102 @ 0x66 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - strls sl, [r7, #-3731] @ 0xfffff16d │ │ │ │ + strls sl, [r7, #-3732] @ 0xfffff16c │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8d6f7fe │ │ │ │ - vmin.s8 q15, , │ │ │ │ + @ instruction: 0xf8d8f7fe │ │ │ │ + vmin.s8 q15, , q9 │ │ │ │ vsubw.s8 q8, q0, d1 │ │ │ │ - b 0x1825ac │ │ │ │ + b 0x182514 │ │ │ │ @ instruction: 0xf5b70703 │ │ │ │ @ instruction: 0xf0013f80 │ │ │ │ vmax.s8 d8, d0, d27 │ │ │ │ @ instruction: 0xf5b78540 │ │ │ │ @ instruction: 0xf0015f80 │ │ │ │ vabd.s8 q4, , │ │ │ │ svccs 0x0000841f │ │ │ │ ldrhi pc, [ip, #-1] │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ addhi pc, ip, r4 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ eorshi pc, r1, #67 @ 0x43 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x2819d8 │ │ │ │ + @ instruction: 0xf7fd9309 │ │ │ │ + bls 0x27f970 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d32bc │ │ │ │ + bl 0x1d3224 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fe25e0 │ │ │ │ - ldrt pc, [ip], -r1, lsl #30 @ │ │ │ │ + ldrt pc, [sp], -r3, lsl #30 @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ msreq CPSR_, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r3 │ │ │ │ vsubl.s8 , d16, d0 │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ mvnhi pc, #2 │ │ │ │ strhi pc, [sp], #512 @ 0x200 │ │ │ │ svcpl 0x0084f5b3 │ │ │ │ @ instruction: 0x83acf002 │ │ │ │ movwhi pc, #4609 @ 0x1201 @ │ │ │ │ @ instruction: 0xf0022b80 │ │ │ │ @ instruction: 0xf5b3842c │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ - blcs 0xa2a04 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + blcs 0xa296c │ │ │ │ + mrcge 4, 0, APSR_nzcv, cr15, cr15, {3} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x18228c │ │ │ │ + b 0x1821f4 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0041f80 │ │ │ │ addsmi r8, r3, #1577058304 @ 0x5e000000 │ │ │ │ strbhi pc, [lr], #-4 @ │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ strtmi r8, [r1], -r7, lsr #9 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf820f7fd │ │ │ │ + @ instruction: 0xf822f7fd │ │ │ │ @ instruction: 0xf57f0327 │ │ │ │ - stmdbge r4, {r0, r2, r9, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xe600fa9b │ │ │ │ + @ instruction: 0xe601fa9d │ │ │ │ @ instruction: 0x232f0922 │ │ │ │ cmnpeq r1, #268435468 @ p-variant is OBSOLETE @ 0x1000000c │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0024023 │ │ │ │ movwmi r0, #41480 @ 0xa208 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ svcne 0x0020f1b3 │ │ │ │ eorhi pc, r5, r1 │ │ │ │ svceq 0x00c0f5b3 │ │ │ │ ldrhi pc, [r4, r0]! │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - stclge 4, cr15, [r8, #508]! @ 0x1fc │ │ │ │ + stclge 4, cr15, [r9, #508]! @ 0x1fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ andls r2, r4, #134217728 @ 0x8000000 │ │ │ │ movwmi lr, #22989 @ 0x59cd │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7ff9509 │ │ │ │ - ldrb pc, [ip, #2999] @ 0xbb7 @ │ │ │ │ + ldrb pc, [sp, #3001] @ 0xbb9 @ │ │ │ │ vorr.i32 d18, #3840 @ 0x00000f00 │ │ │ │ mlami r3, r0, r3, r0 │ │ │ │ + sbcne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ subpl pc, r0, r4, asr #7 │ │ │ │ - subne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svceq 0x0010f5b3 │ │ │ │ - strbne pc, [r1], #964 @ 0x3c4 @ │ │ │ │ + strbne pc, [r1], #-964 @ 0xfffffc3c @ │ │ │ │ tstphi r3, #1 @ p-variant is OBSOLETE │ │ │ │ andhi pc, lr, r1, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ msrhi CPSR_f, #1 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ stceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47f4563 │ │ │ │ - stmdbcs r4, {r0, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldcge 6, cr15, [lr, #252]! @ 0xfc │ │ │ │ - bl 0x1a6b20 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + stmdbcs r4, {r1, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [pc, #252]! @ 0x81b68 │ │ │ │ + bl 0x126288 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + ldrbpl pc, [r4], #584 @ 0x248 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fd2490 │ │ │ │ - str pc, [r8, #3327]! @ 0xcff │ │ │ │ + str pc, [r9, #3329]! @ 0xd01 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ @ instruction: 0xf0040308 │ │ │ │ tstmi r3, #33292288 @ 0x1fc0000 │ │ │ │ addpl pc, r0, #20 │ │ │ │ @ instruction: 0x83b4f040 │ │ │ │ strteq r9, [r1], -ip, lsl #4 │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf53f920b │ │ │ │ - movwls sl, #23957 @ 0x5d95 │ │ │ │ + movwls sl, #23958 @ 0x5d96 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ bicpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ vsubw.u8 , q2, d8 │ │ │ │ movwls r5, #37696 @ 0x9340 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x16bf84 │ │ │ │ + bl 0x16beec │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r9, [r4], #-1798 @ 0xfffff8fa │ │ │ │ strbcs pc, [r0], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41730 @ 0xa302 │ │ │ │ - @ instruction: 0xf8d4f7fe │ │ │ │ - @ instruction: 0x4621e579 │ │ │ │ + @ instruction: 0xf8d6f7fe │ │ │ │ + @ instruction: 0x4621e57a │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7fc5508 │ │ │ │ - cmppcs r1, #2960 @ p-variant is OBSOLETE @ 0xb90 │ │ │ │ + cmppcs r1, #3344 @ p-variant is OBSOLETE @ 0xd10 │ │ │ │ @ instruction: 0x03a1f2c1 │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ eormi r0, r3, r0, lsl #5 │ │ │ │ addsmi r9, r3, #114688 @ 0x1c000 │ │ │ │ strhi pc, [r1, #-0]! │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ strhi pc, [r1, #-0] │ │ │ │ vmlal.s q9, d1, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - ldclge 4, cr15, [ip, #-508] @ 0xfffffe04 │ │ │ │ - blvs 0xfe71d098 │ │ │ │ + ldclge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ + blvs 0xfe71d000 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ + ldclge 4, cr15, [r7, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vmla.f32 q13, q4, │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bl 0x1428b4 │ │ │ │ + vmla.f32 q13, q4, q1 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x14281c │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ ldrbcs pc, [r0, #-2258] @ 0xfffff72e @ │ │ │ │ - mcr2 7, 0, pc, cr8, cr14, {7} @ │ │ │ │ - orrcs lr, r0, #281018368 @ 0x10c00000 │ │ │ │ + mcr2 7, 0, pc, cr10, cr14, {7} @ │ │ │ │ + orrcs lr, r0, #68, 10 @ 0x11000000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ - smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + smlabtvc r0, r4, r3, pc @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81b70 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ vabdl.u8 q10, d4, d2 │ │ │ │ - @ instruction: 0xf0043042 │ │ │ │ - stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, sl}^ │ │ │ │ - blcs 0x8a048 │ │ │ │ + stmib sp, {r1, r6, ip, sp}^ │ │ │ │ + blcs 0x89fb0 │ │ │ │ cmnphi r2, #0 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0000f5b3 │ │ │ │ - stcge 4, cr15, [ip, #-508]! @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d8 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c3104 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c306c │ │ │ │ movwcs r0, #5506 @ 0x1582 │ │ │ │ andvc lr, r4, sp, asr #19 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8d59307 │ │ │ │ strcs r2, [r2, #-1056] @ 0xfffffbe0 │ │ │ │ vabal.u8 , d4, d10 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fe9409 │ │ │ │ - ldr pc, [r0, #-2155] @ 0xfffff795 │ │ │ │ + ldr pc, [r1, #-2157] @ 0xfffff793 │ │ │ │ vqdmulh.s q8, q10, d3[4] │ │ │ │ @ instruction: 0xf0033242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ - tstmi sl, #64, 14 @ 0x1000000 │ │ │ │ - cdppl 3, 12, cr15, cr0, cr4, {6} │ │ │ │ - ldcleq 0, cr15, [pc], #-16 @ 0x81c68 │ │ │ │ + tstmi sl, #192, 24 @ 0xc000 │ │ │ │ + strbpl pc, [r0, -r4, asr #7] @ │ │ │ │ + cdpeq 0, 7, cr15, cr15, cr4, {0} │ │ │ │ orrpl pc, r0, #20 │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ strpl pc, [r0, #-964] @ 0xfffffc3c │ │ │ │ smlabtmi r3, r4, r3, pc @ │ │ │ │ @ instruction: 0xf014930c │ │ │ │ strls r0, [fp, #-896] @ 0xfffffc80 │ │ │ │ andne lr, r4, #3358720 @ 0x334000 │ │ │ │ - andsgt pc, r8, sp, asr #17 │ │ │ │ + ands pc, r8, sp, asr #17 │ │ │ │ strbhi pc, [r0, #64]! @ 0x40 @ │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf8cd2401 │ │ │ │ - @ instruction: 0xf8d2e020 │ │ │ │ + @ instruction: 0xf8d2c020 │ │ │ │ stmib sp, {r4, r5, sl, sp}^ │ │ │ │ strls r7, [r7], #-777 @ 0xfffffcf7 │ │ │ │ - @ instruction: 0xf83af7fe │ │ │ │ - orrcs lr, r0, #-553648128 @ 0xdf000000 │ │ │ │ + @ instruction: 0xf83cf7fe │ │ │ │ + orrcs lr, r0, #224, 8 @ 0xe0000000 │ │ │ │ movteq pc, #33472 @ 0x82c0 @ │ │ │ │ vaddl.u8 q10, d4, d19 │ │ │ │ - vaddw.u8 , q2, d0 │ │ │ │ - blcs 0xfe0964d4 │ │ │ │ + vsubl.u8 , d4, d0 │ │ │ │ + blcs 0xfe09e03c │ │ │ │ smlabtcs fp, sp, r9, lr │ │ │ │ - ldclge 4, cr15, [r2], {127} @ 0x7f │ │ │ │ + ldclge 4, cr15, [r3], {127} @ 0x7f │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ movwmi pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwls r3, #21314 @ 0x5342 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf3c453c0 │ │ │ │ strls r5, [r9], #-1088 @ 0xfffffbc0 │ │ │ │ - strtvs pc, [r4], #584 @ 0x248 │ │ │ │ + ldrbpl pc, [r4], #584 @ 0x248 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ strls r2, [sl], #-1025 @ 0xfffffbff │ │ │ │ @ instruction: 0xf7fe9407 │ │ │ │ - ldrt pc, [r0], #2059 @ 0x80b @ │ │ │ │ - blvs 0xfe71d1f0 │ │ │ │ + ldrt pc, [r1], #2061 @ 0x80d @ │ │ │ │ + blvs 0xfe71d158 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [sl], #252 @ 0xfc │ │ │ │ + stcge 4, cr15, [fp], #252 @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - @ instruction: 0xf248aca5 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bl 0x142a0c │ │ │ │ + @ instruction: 0xf248aca6 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x142974 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ rsbcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - ldc2l 7, cr15, [ip, #-1016] @ 0xfffffc08 │ │ │ │ - vst3.32 {d30-d32}, [pc :64], r7 │ │ │ │ + ldc2l 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ + vst3.32 {d30-d32}, [pc :64], r8 │ │ │ │ vqdmlal.s , d16, d0[0] │ │ │ │ eormi r0, r3, r8, asr #6 │ │ │ │ - smlabtvc r0, r4, r3, pc @ │ │ │ │ andpl pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + smlabtvc r0, r4, r3, pc @ │ │ │ │ + ldrbeq pc, [pc, #-4]! @ 0x81ccc @ │ │ │ │ stcmi 3, cr15, [r2], {196} @ 0xc4 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ - ldrbeq pc, [pc, #-4]! @ 0x81d6c @ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - andls r9, fp, #12, 2 │ │ │ │ + tstls ip, fp, lsl #4 │ │ │ │ cmnphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ addvc pc, r0, pc, asr #8 │ │ │ │ andeq pc, r8, r0, asr #5 │ │ │ │ @ instruction: 0xf0014283 │ │ │ │ - blcs 0xfe0a2afc │ │ │ │ - ldclge 4, cr15, [r8], #-508 @ 0xfffffe04 │ │ │ │ + blcs 0xfe0a2a64 │ │ │ │ + ldclge 4, cr15, [r9], #-508 @ 0xfffffe04 │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ strbpl pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ vshl.s8 d19, d7, d8 │ │ │ │ - vaddhn.i16 d22, q8, q10 │ │ │ │ - bl 0x182e74 │ │ │ │ + @ instruction: 0xf2c054d4 │ │ │ │ + bl 0x182ddc │ │ │ │ stmdbge r4, {r1, r7, sl} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ strls ip, [r6, #-1796] @ 0xfffff8fc │ │ │ │ strcs pc, [r0], #-2260 @ 0xfffff72c │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf7fd4409 │ │ │ │ - ldrb pc, [lr], #-4025 @ 0xfffff047 @ │ │ │ │ + ldrb pc, [pc], #-4027 @ 0x81d2c @ │ │ │ │ strvc pc, [r1, #-1600] @ 0xfffff9c0 │ │ │ │ streq pc, [r1, #-705] @ 0xfffffd3f │ │ │ │ @ instruction: 0xf1b54025 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b58159 │ │ │ │ @ instruction: 0xf0026fc0 │ │ │ │ vhadd.s8 d8, d0, d17 │ │ │ │ @ instruction: 0xf5b58453 │ │ │ │ @ instruction: 0xf0027f00 │ │ │ │ vqadd.s8 d8, d17, d24 │ │ │ │ stccs 0, cr8, [r0, #-252] @ 0xffffff04 │ │ │ │ strbhi pc, [r8, r1]! @ │ │ │ │ svcvc 0x0080f5b5 │ │ │ │ - mcrrge 4, 7, pc, r0, cr15 @ │ │ │ │ + mcrrge 4, 7, pc, r1, cr15 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2cc8 │ │ │ │ - strt pc, [sl], #-3311 @ 0xfffff311 │ │ │ │ + strt pc, [fp], #-3313 @ 0xfffff30f │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ - stcge 4, cr15, [r6], #-508 @ 0xfffffe04 │ │ │ │ + stcge 4, cr15, [r7], #-508 @ 0xfffffe04 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strthi pc, [ip], #-1 │ │ │ │ orrhi pc, r1, #0, 4 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @@ -116436,107 +116398,107 @@ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ stmdbeq r3!, {r0, r1, r2, r5, r7, r8, r9, pc} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r0, #48354 @ 0xbce2 │ │ │ │ andeq pc, r8, #2 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ vsubw.u8 q10, q2, d10 │ │ │ │ @ instruction: 0xf0045101 │ │ │ │ stmib sp, {r0, r1, r2, r3}^ │ │ │ │ rsceq r2, r7, r4, lsl #6 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ smlabteq r6, sp, r9, lr │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ orreq lr, r1, r5, lsl #22 │ │ │ │ ldrbhi pc, [r1], r2, lsl #2 @ │ │ │ │ - bcs 0xc01e8 │ │ │ │ + bcs 0xc0150 │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8bef7ff │ │ │ │ + @ instruction: 0xf8c0f7ff │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ac53 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47f1f40 │ │ │ │ - strtmi sl, [r1], -r1, ror #23 │ │ │ │ + strtmi sl, [r1], -r2, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - bl 0x1caad4 │ │ │ │ + ldc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + bl 0x1caa3c │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0x8c0230 │ │ │ │ - @ instruction: 0xf8a4f7ff │ │ │ │ - bllt 0xff47fee0 │ │ │ │ + bcs 0x8c0198 │ │ │ │ + @ instruction: 0xf8a6f7ff │ │ │ │ + bllt 0xff4bfe48 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ @ instruction: 0xf5b385ca │ │ │ │ @ instruction: 0xf0003f80 │ │ │ │ - blcs 0xa355c │ │ │ │ - blge 0xff13f0f8 │ │ │ │ + blcs 0xa34c4 │ │ │ │ + blge 0xff17f060 │ │ │ │ mvnseq pc, #4, 8 @ 0x4000000 │ │ │ │ @ instruction: 0xf10200e7 │ │ │ │ @ instruction: 0xf5b3805a │ │ │ │ @ instruction: 0xf0020fd8 │ │ │ │ vst1.16 {d8-d10}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0030fc0 │ │ │ │ @ instruction: 0xf5b382e4 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ strtmi r8, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - vldmdbvs r3!, {s30-s236} │ │ │ │ + vldmdbvs r3!, {s30-s268} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 11, 10, sl, fp, cr5 │ │ │ │ + mrrcvs 11, 10, sl, fp, cr6 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0xfe8bf03c │ │ │ │ + blge 0xfe8fefa4 │ │ │ │ vpmax.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ mcrrcs 8, 13, pc, r8, cr3 @ │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73f2907 │ │ │ │ - bcs 0xacda4 │ │ │ │ - blge 0xfe43f060 │ │ │ │ + bcs 0xacd10 │ │ │ │ + blge 0xfe47efc8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xabff60 │ │ │ │ - bllt 0xfe2fff6c │ │ │ │ + blx 0xb3fec8 │ │ │ │ + bllt 0xfe33fed4 │ │ │ │ movwne pc, #4100 @ 0x1004 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ ldrhi pc, [r8, -r0] │ │ │ │ svcne 0x0001f1b3 │ │ │ │ strbthi pc, [pc], r0 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x46218633 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrrc2 7, 15, pc, r2, cr12 @ │ │ │ │ + ldc2l 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, lr}^ │ │ │ │ @ instruction: 0xf5b41504 │ │ │ │ ldmib sp, {r6, r8, r9, sl, fp, ip}^ │ │ │ │ @ instruction: 0xf0020206 │ │ │ │ addsmi r8, ip, #536870917 @ 0x20000005 │ │ │ │ - blge 0x19bf1b4 │ │ │ │ + blge 0x19ff11c │ │ │ │ tstle r5, r2, lsl #20 │ │ │ │ @ instruction: 0xf43f42a9 │ │ │ │ - addmi sl, r1, #97280 @ 0x17c00 │ │ │ │ - blge 0x17bf0c4 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + addmi sl, r1, #96, 22 @ 0x18000 │ │ │ │ + blge 0x17ff02c │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe28e0 │ │ │ │ - @ instruction: 0xf7fffc13 │ │ │ │ - @ instruction: 0xf44fbb4e │ │ │ │ + @ instruction: 0xf7fffc15 │ │ │ │ + @ instruction: 0xf44fbb4f │ │ │ │ vsubl.s8 , d1, d16 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ subhi pc, r8, #2 │ │ │ │ cmnphi r2, #0, 4 @ p-variant is OBSOLETE │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ msrhi SPSR_fsxc, #2 │ │ │ │ @@ -116546,38 +116508,38 @@ │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ andcs r8, r0, #692060160 @ 0x29400000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.8 {d24-d26}, [pc :256], r3 │ │ │ │ vrshr.s64 q11, q0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xabf22c │ │ │ │ - blvs 0xfe71d500 │ │ │ │ + blge 0xaff194 │ │ │ │ + blvs 0xfe71d468 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x93f138 │ │ │ │ + blge 0x97f0a0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - strls sl, [r7, #-2845] @ 0xfffff4e3 │ │ │ │ + strls sl, [r7, #-2846] @ 0xfffff4e2 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - blt 0xfff80088 │ │ │ │ + stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ + blt 0xfffbfff0 │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vabd.s8 d8, d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :64], r9 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ @@ -116585,27 +116547,27 @@ │ │ │ │ ldrbhi pc, [r3, #513] @ 0x201 @ │ │ │ │ orrvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vst1.8 {d24}, [pc :256], r9 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - bge 0xff73f2c8 │ │ │ │ + bge 0xff77f230 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdals r7, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fe2d88 │ │ │ │ - @ instruction: 0xf7fffb89 │ │ │ │ - vst1.64 {d27-d28}, [pc], r4 │ │ │ │ + @ instruction: 0xf7fffb8b │ │ │ │ + vst1.64 {d27-d28}, [pc], r5 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ vqsub.s8 d4, d16, d15 │ │ │ │ vst2.16 {d24-d27}, [pc], lr │ │ │ │ @@ -116614,55 +116576,55 @@ │ │ │ │ strbhi pc, [lr], #-1 @ │ │ │ │ orrvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst3.8 {d24-d26}, [pc :256], r0 │ │ │ │ vsubw.s8 , , d0 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - bge 0xfe8bf33c │ │ │ │ + bge 0xfe8ff2a4 │ │ │ │ movtne pc, #1044 @ 0x414 @ │ │ │ │ - bge 0xfe7bf344 │ │ │ │ + bge 0xfe7ff2ac │ │ │ │ stcleq 6, cr4, [r6], #192 @ 0xc0 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0060922 │ │ │ │ @ instruction: 0xf0020608 │ │ │ │ teqmi lr, #8, 4 @ 0x80000000 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ stmiaeq r5!, {r2, r9, sl, ip, pc} │ │ │ │ strbeq pc, [r2], -r4, asr #7 @ │ │ │ │ strbmi pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movwls r4, #29460 @ 0x7314 │ │ │ │ @ instruction: 0xf005a904 │ │ │ │ @ instruction: 0xf6480508 │ │ │ │ - vrsra.s64 q8, , #64 │ │ │ │ + vbic.i32 d16, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf6480313 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + vmov.i32 d19, #256 @ 0x00000100 │ │ │ │ teqmi r5, #1879048192 @ 0x70000000 │ │ │ │ strls r9, [r5, #-1030] @ 0xfffffbfa │ │ │ │ - blx 0xfc018a │ │ │ │ - blt 0x1e80190 │ │ │ │ + blx 0x10400f2 │ │ │ │ + blt 0x1ec00f8 │ │ │ │ svceq 0x0010f5b2 │ │ │ │ mvnhi pc, #0 │ │ │ │ @ instruction: 0xf47f429a │ │ │ │ - strtmi sl, [r1], -pc, ror #20 │ │ │ │ + @ instruction: 0x4621aa70 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - ldmib sp, {r0, r1, r2, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - bge 0x1a3f2b0 │ │ │ │ + bge 0x1a7f218 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe89e0 │ │ │ │ + bl 0xe8948 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x113a8c │ │ │ │ - bl 0x142be0 │ │ │ │ + bl 0x1139f4 │ │ │ │ + bl 0x142b48 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fe2380 │ │ │ │ - @ instruction: 0xf7fffbe1 │ │ │ │ - rsceq fp, r5, #335872 @ 0x52000 │ │ │ │ + @ instruction: 0xf7fffbe3 │ │ │ │ + rsceq fp, r5, #339968 @ 0x53000 │ │ │ │ ldrbhi pc, [lr], #256 @ 0x100 @ │ │ │ │ movwcs pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [sp], #64 @ 0x40 │ │ │ │ fstmdbxeq r2!, {d16-d33} @ Deprecated │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ ldrbeq pc, [r0, #-5]! @ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ @@ -116672,198 +116634,198 @@ │ │ │ │ ldrtmi r9, [r0], -r5, lsl #4 │ │ │ │ andcs pc, r3, #196, 6 @ 0x10000003 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ vmlal.u , d4, d0[0] │ │ │ │ andls r3, r7, #1107296256 @ 0x42000000 │ │ │ │ movwls r4, #17187 @ 0x4323 │ │ │ │ - mrc2 7, 2, pc, cr6, cr14, {7} │ │ │ │ - blt 0xb80228 │ │ │ │ - blvs 0xfe71d6fc │ │ │ │ + mrc2 7, 2, pc, cr8, cr14, {7} │ │ │ │ + blt 0xbc0190 │ │ │ │ + blvs 0xfe71d664 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0x9bf334 │ │ │ │ + bge 0x9ff29c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f60 │ │ │ │ - vpmin.s8 d26, d8, d15 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bl 0x142f18 │ │ │ │ + vpmax.s8 d26, d8, d16 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x142e80 │ │ │ │ ldrtmi r0, [r0], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ rsbscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xff640254 │ │ │ │ - blt 0x50025c │ │ │ │ + blx 0xff6c01bc │ │ │ │ + blt 0x5401c4 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ @ instruction: 0xf4140308 │ │ │ │ - b 0x1147490 │ │ │ │ + b 0x11473f8 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b486a5 │ │ │ │ @ instruction: 0xf47f1f80 │ │ │ │ - addsmi sl, r3, #4096 @ 0x1000 │ │ │ │ - ldmibge lr!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + addsmi sl, r3, #8192 @ 0x2000 │ │ │ │ + ldmibge pc!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12c6a4 │ │ │ │ + bl 0x12c60c │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d27c07 │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d27e07 │ │ │ │ strls r2, [r9, #-1416] @ 0xfffffa78 │ │ │ │ - @ instruction: 0xf9c2f7fd │ │ │ │ - stmiblt r9!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9c4f7fd │ │ │ │ + stmiblt sl!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf3c40922 │ │ │ │ @ instruction: 0xf0024142 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ movwmi r5, #44096 @ 0xac40 │ │ │ │ bicpl pc, r0, r4, asr #7 │ │ │ │ strne pc, [r8], #1044 @ 0x414 │ │ │ │ strbthi pc, [r5], -r0 @ │ │ │ │ svcne 0x0080f5b4 │ │ │ │ - ldmibge r6, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmibge r7, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ - stmib sp, {r0, r1, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ + stmib sp, {r2, r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ vhsub.s8 d19, d8, d4 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1432] @ 0xfffffa68 │ │ │ │ - @ instruction: 0xf998f7fd │ │ │ │ - ldmiblt pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} @ │ │ │ │ + @ instruction: 0xf99af7fd │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ vrshl.s8 d25, d6, d8 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c37e0 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c3748 │ │ │ │ stmib sp, {r1, r7, r8, sl}^ │ │ │ │ stmdbge r4, {r2, ip, sp, lr} │ │ │ │ @ instruction: 0xf8d54630 │ │ │ │ strcs r2, [r2, #-1040] @ 0xfffffbf0 │ │ │ │ strcs r9, [r1, #-1290] @ 0xfffffaf6 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vmls.f , q10, d0[0] │ │ │ │ strls r5, [r8, #-1088] @ 0xfffffbc0 │ │ │ │ @ instruction: 0xf7fd9409 │ │ │ │ - @ instruction: 0xf7fffcfd │ │ │ │ - vst2.32 {d27,d29}, [pc :128], r2 │ │ │ │ + @ instruction: 0xf7fffcff │ │ │ │ + vst2.32 {d27,d29}, [pc :128], r3 │ │ │ │ vsubl.s8 , d17, d4 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrthi pc, [pc], r1 @ │ │ │ │ strbhi pc, [lr], -r0, lsl #4 @ │ │ │ │ vsubl.s8 q9, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r5], r1 @ │ │ │ │ svccs 0x0010f1b3 │ │ │ │ ldrbhi pc, [r2], r1 @ │ │ │ │ svcpl 0x0080f1b3 │ │ │ │ - stmibge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x182bb4 │ │ │ │ + b 0x182b1c │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0031f80 │ │ │ │ addsmi r8, r3, #4980736 @ 0x4c0000 │ │ │ │ strhi pc, [r3, -r3] │ │ │ │ @ instruction: 0xf0042b00 │ │ │ │ strtmi r8, [r1], -sl, lsl #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe3c038a │ │ │ │ + blx 0xfe4402f2 │ │ │ │ @ instruction: 0xf57f0322 │ │ │ │ - stmdbge r4, {r0, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r4, r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fffef7 │ │ │ │ - vst2.16 {d27,d29}, [pc :128], ip │ │ │ │ + @ instruction: 0xf7fffef9 │ │ │ │ + vst2.16 {d27,d29}, [pc :128]! │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ addhi pc, r3, r2 │ │ │ │ ldrbhi pc, [r9, #-512]! @ 0xfffffe00 @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4. {d24-d27}, [pc :64], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #268435459 @ 0x10000003 │ │ │ │ adchi pc, r1, r2 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r1, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - movwcs sl, #2381 @ 0x94d │ │ │ │ + movwcs sl, #2382 @ 0x94e │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f78 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ vshl.s8 q8, q1, q4 │ │ │ │ - vrsra.s64 d23, d25, #64 │ │ │ │ + vorr.i32 d23, #256 @ 0x00000100 │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fd9405 │ │ │ │ - @ instruction: 0xf7fffb8b │ │ │ │ - @ instruction: 0xf5b7b926 │ │ │ │ + @ instruction: 0xf7fffb8d │ │ │ │ + @ instruction: 0xf5b7b927 │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, pc, #-2147483593 @ 0x80000037 │ │ │ │ orrshi pc, r9, r1 │ │ │ │ svcne 0x0001f1b7 │ │ │ │ - ldmdbge sl, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x18294c │ │ │ │ + b 0x1828b4 │ │ │ │ @ instruction: 0xf0140201 │ │ │ │ @ instruction: 0xf0425780 │ │ │ │ @ instruction: 0xf5b285ef │ │ │ │ @ instruction: 0xf0031f78 │ │ │ │ addmi r8, sl, #244318208 @ 0xe900000 │ │ │ │ strthi pc, [r5], #3 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ ldrhi pc, [r6, r3] │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strhi pc, [r1, r3] │ │ │ │ orrcs r2, r0, #0, 14 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - b 0x18294c │ │ │ │ + b 0x1828b4 │ │ │ │ addmi r0, sl, #805306368 @ 0x30000000 │ │ │ │ subhi pc, pc, r4 │ │ │ │ svcne 0x0048f5b2 │ │ │ │ sbchi pc, r3, r4 │ │ │ │ @ instruction: 0xf003429a │ │ │ │ vqshl.s8 d24, d10, d24 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ @ instruction: 0x46210533 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe6404a8 │ │ │ │ + blx 0xfe940410 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26c0f8d2 │ │ │ │ - @ instruction: 0xf99ef7fe │ │ │ │ - ldmlt r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf9a0f7fe │ │ │ │ + ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svccc 0x0088f5b3 │ │ │ │ eorshi pc, pc, r1 │ │ │ │ addpl pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ eorcs r8, r0, #60293120 @ 0x3980000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - vst2. {d10-d11}, [r4], r7 │ │ │ │ + vst2. {d10-d11}, [r4], r8 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ vcgt.s8 q12, q4, │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ stmdbeq r3!, {r0, r1, r4, r5, r8, sl} │ │ │ │ smlalbtmi pc, r2, r4, r3 @ │ │ │ │ @ instruction: 0xf0030ce2 │ │ │ │ @ instruction: 0xf0020308 │ │ │ │ movwmi r0, #45576 @ 0xb208 │ │ │ │ smlalbtcc pc, r2, r4, r3 @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ @@ -116873,298 +116835,298 @@ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ ldmdacs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fe9309 │ │ │ │ - @ instruction: 0xf7fffd6f │ │ │ │ - @ instruction: 0xf5b3b89a │ │ │ │ + @ instruction: 0xf7fffd71 │ │ │ │ + @ instruction: 0xf5b3b89b │ │ │ │ @ instruction: 0xf0013f88 │ │ │ │ addsmi r8, r3, #1073741874 @ 0x40000032 │ │ │ │ sbcshi pc, r6, r1 │ │ │ │ vsubl.s8 q9, d0, d16 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - stmge ip, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmge sp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf10300e7 │ │ │ │ @ instruction: 0xf0048180 │ │ │ │ - blcs 0x4031ac │ │ │ │ + blcs 0x403114 │ │ │ │ strbhi pc, [ip, -r2] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9509 │ │ │ │ - ldcvs 8, cr15, [r3, #-340]! @ 0xfffffeac │ │ │ │ + ldcvs 8, cr15, [r3, #-468]! @ 0xfffffe2c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr9 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr10 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - ldmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0x2691ac │ │ │ │ - ldmdage r0!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r5!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + blcs 0x269114 │ │ │ │ + ldmdage r1!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x153e70 │ │ │ │ + bl 0x153dd8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fc2ad0 │ │ │ │ - @ instruction: 0xf7fffe85 │ │ │ │ - ldcvs 8, cr11, [r3, #-392]! @ 0xfffffe78 │ │ │ │ + @ instruction: 0xf7fffe87 │ │ │ │ + ldcvs 8, cr11, [r3, #-396]! @ 0xfffffe74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr11 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r6, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + ldmdage r7, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2570 │ │ │ │ - @ instruction: 0xf7fff90d │ │ │ │ - ldcvs 8, cr11, [r3, #-288]! @ 0xfffffee0 │ │ │ │ + @ instruction: 0xf7fff90f │ │ │ │ + ldcvs 8, cr11, [r3, #-292]! @ 0xfffffedc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - mrrcvs 8, 4, sl, fp, cr1 │ │ │ │ + mrrcvs 8, 4, sl, fp, cr2 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage ip!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + ldmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r1, #3072 @ 0xc00 │ │ │ │ movwcs r4, #1584 @ 0x630 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fe2560 │ │ │ │ - @ instruction: 0xf7fff8f3 │ │ │ │ - vmlal.u8 , d4, d30 │ │ │ │ + @ instruction: 0xf7fff8f5 │ │ │ │ + vmlal.u8 , d4, d31 │ │ │ │ movwls r5, #29888 @ 0x74c0 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ vcgt.s8 d20, d8, d8 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bl 0x143308 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x143270 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #9280 @ 0x2440 │ │ │ │ @ instruction: 0xf7fd930a │ │ │ │ - @ instruction: 0xf7fffb6f │ │ │ │ - vmov.i16 d27, #196 @ 0x00c4 │ │ │ │ + @ instruction: 0xf7fffb71 │ │ │ │ + vmov.i16 d27, #197 @ 0x00c5 │ │ │ │ stmib sp, {r6, r7, sl, ip, lr}^ │ │ │ │ vshl.s8 d19, d7, d8 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bl 0x143338 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x1432a0 │ │ │ │ stmib sp, {r0, r2, r7, r8, r9}^ │ │ │ │ ldrtmi r7, [r0], -r4, lsl #2 │ │ │ │ @ instruction: 0xf8cda904 │ │ │ │ @ instruction: 0xf8d3c018 │ │ │ │ movwcs r2, #5176 @ 0x1438 │ │ │ │ movwcc lr, #39373 @ 0x99cd │ │ │ │ - blx 0x164067e │ │ │ │ - svclt 0x00fbf7fe │ │ │ │ + blx 0x16c05e6 │ │ │ │ + svclt 0x00fcf7fe │ │ │ │ svcvs 0x0030f5b5 │ │ │ │ cmpphi r5, #1 @ p-variant is OBSOLETE │ │ │ │ rscshi pc, sp, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00e0f5b5 │ │ │ │ msrhi SPSR_sx, #1 │ │ │ │ svcvs 0x0000f5b5 │ │ │ │ - svcge 0x00ecf47e │ │ │ │ + svcge 0x00edf47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280d14 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x280cac │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - msrcc CPSR_fc, #72, 4 @ 0x80000004 │ │ │ │ + orrcs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf898f7fe │ │ │ │ - svclt 0x00d3f7fe │ │ │ │ + @ instruction: 0xf89af7fe │ │ │ │ + svclt 0x00d4f7fe │ │ │ │ sbcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vand d8, d0, d9 │ │ │ │ vst1.8 {d24-d26}, [pc], r7 │ │ │ │ vmlal.s , d1, d0[4] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ eorshi pc, lr, r2 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc], r9 │ │ │ │ vmlal.s , d1, d0[0] │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - svcge 0x00b4f47e │ │ │ │ + svcge 0x00b5f47e │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - blx 0x1e40740 │ │ │ │ - svclt 0x0099f7fe │ │ │ │ + blx 0x1ec06a8 │ │ │ │ + svclt 0x009af7fe │ │ │ │ teqpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429d │ │ │ │ vqshl.s8 d8, d7, d1 │ │ │ │ vst1.64 {d24-d27}, [pc], r2 │ │ │ │ vqdmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ bichi pc, r9, #1 │ │ │ │ movwvs pc, #1103 @ 0x44f @ │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47e429d │ │ │ │ - strtmi sl, [r1], -r1, lsl #31 │ │ │ │ + strtmi sl, [r1], -r2, lsl #31 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf92cf7fc │ │ │ │ + @ instruction: 0xf938f7fc │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x15405c │ │ │ │ + bl 0x153fc4 │ │ │ │ vhsub.s8 d16, d24, d2 │ │ │ │ - vbic.i32 d21, #2304 @ 0x00000900 │ │ │ │ + vrsra.s64 d20, d1, #64 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fe2dd8 │ │ │ │ - @ instruction: 0xf7fef82d │ │ │ │ - @ instruction: 0xf44fbf68 │ │ │ │ + @ instruction: 0xf7fef82f │ │ │ │ + @ instruction: 0xf44fbf69 │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ movshi pc, r1 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429f │ │ │ │ vst4.32 {d24,d26,d28,d30}, [pc], r3 │ │ │ │ vqdmlal.s q11, d17, d0[0] │ │ │ │ addsmi r0, pc, #0, 6 │ │ │ │ - svcge 0x0052f47e │ │ │ │ + svcge 0x0053f47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280be0 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x280b78 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - @ instruction: 0x63bdf248 │ │ │ │ + tstpvs r5, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 6, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xfffef7fd │ │ │ │ - svclt 0x0039f7fe │ │ │ │ + @ instruction: 0xf800f7fe │ │ │ │ + svclt 0x003af7fe │ │ │ │ svcvs 0x0010f5b7 │ │ │ │ bichi pc, pc, r1 │ │ │ │ svcvs 0x0040f5b7 │ │ │ │ @ instruction: 0x81a5f001 │ │ │ │ svcvs 0x00c0f5b7 │ │ │ │ - svcge 0x002cf47e │ │ │ │ + svcge 0x002df47e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - bls 0x280b94 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x280b2c │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - orrsvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + mvnpl pc, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrcs 8, 2, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xffd8f7fd │ │ │ │ - svclt 0x0013f7fe │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + @ instruction: 0xffdaf7fd │ │ │ │ + svclt 0x0014f7fe │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - str lr, [r8, -sp, asr #19] │ │ │ │ + strgt lr, [r8, -sp, asr #19] │ │ │ │ ldrtcs pc, [r8], #-2259 @ 0xfffff72d @ │ │ │ │ movwls r2, #41729 @ 0xa301 │ │ │ │ @ instruction: 0xf7fd9307 │ │ │ │ - @ instruction: 0xf7fefa5b │ │ │ │ - strtmi fp, [r1], -r0, lsl #30 │ │ │ │ + @ instruction: 0xf7fefa5d │ │ │ │ + strtmi fp, [r1], -r1, lsl #30 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - bls 0x282328 │ │ │ │ + bls 0x282310 │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r0], #2817 @ 0xb01 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ addcs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - @ instruction: 0xf876f7fe │ │ │ │ - mcrlt 7, 7, pc, cr7, cr14, {7} @ │ │ │ │ + @ instruction: 0xf878f7fe │ │ │ │ + mcrlt 7, 7, pc, cr8, cr14, {7} @ │ │ │ │ mvnsvc pc, #4, 8 @ 0x4000000 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ - mcrge 4, 7, pc, cr0, cr14, {3} @ │ │ │ │ - blvs 0xfe71dd90 │ │ │ │ + mcrge 4, 7, pc, cr1, cr14, {3} @ │ │ │ │ + blvs 0xfe71dcf8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr10, cr14, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr11, cr14, {1} │ │ │ │ stceq 12, cr6, [r2], #-364 @ 0xfffffe94 │ │ │ │ andeq pc, sp, #2 │ │ │ │ @ instruction: 0xf4030ce5 │ │ │ │ vbic.i32 q11, #49152 @ 0x0000c000 │ │ │ │ - bcs 0x3d44ec │ │ │ │ - blcs 0xb2544 │ │ │ │ + bcs 0x3d4454 │ │ │ │ + blcs 0xb24ac │ │ │ │ andeq pc, sp, #4 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - bcs 0x3cb4f0 │ │ │ │ + bcs 0x3cb458 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ @ instruction: 0xf0050301 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf0043242 │ │ │ │ tstmi r5, #983040 @ 0xf0000 │ │ │ │ svclt 0x00084547 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ - stccs 14, cr10, [r7, #-732] @ 0xfffffd24 │ │ │ │ - mrcge 6, 5, APSR_nzcv, cr4, cr14, {1} │ │ │ │ + stccs 14, cr10, [r7, #-736] @ 0xfffffd20 │ │ │ │ + mrcge 6, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x001af43e │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0014f43e │ │ │ │ strne pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ movwcs r0, #8301 @ 0x206d │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ cmnphi r1, r4 @ p-variant is OBSOLETE │ │ │ │ movwcs r3, #9473 @ 0x2501 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf0184630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr14, {3} │ │ │ │ - @ instruction: 0xf9bef0a0 │ │ │ │ + @ instruction: 0xf9b6f0a0 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ movwcs r4, #9732 @ 0x2604 │ │ │ │ - cdp2 7, 3, cr15, cr8, cr12, {7} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr12, {7} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - @ instruction: 0xf7fefd45 │ │ │ │ + @ instruction: 0xf7fefd73 │ │ │ │ strtmi fp, [r1], -ip, ror #29 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r3, sl, #4, 4 @ 0x40000000 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr10, cr14, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ ldrdne lr, [r8], -sp │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0xe91b8 │ │ │ │ + bl 0xe9120 │ │ │ │ stmdbge r4, {r7, sl} │ │ │ │ - bl 0x114264 │ │ │ │ - bl 0x1433b8 │ │ │ │ + bl 0x1141cc │ │ │ │ + bl 0x143320 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ - @ instruction: 0xf7fefff5 │ │ │ │ - @ instruction: 0xf44fbe66 │ │ │ │ + @ instruction: 0xf7fefff7 │ │ │ │ + @ instruction: 0xf44fbe67 │ │ │ │ vmlal.s q11, d1, d0[0] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbthi pc, [r8], #2 @ │ │ │ │ tstphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ @@ -117172,99 +117134,99 @@ │ │ │ │ vst3.32 {d24-d26}, [pc :64], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrbhi pc, [r0, #-2]! @ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strtmi sl, [r1], -r5, asr #28 │ │ │ │ + strtmi sl, [r1], -r6, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8b0f7fc │ │ │ │ + @ instruction: 0xf8b2f7fc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr2, cr13, {7} @ │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr9, cr14, {7} │ │ │ │ + mcr2 7, 0, pc, cr4, cr13, {7} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr10, cr14, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strcs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ - mcrlt 7, 1, pc, cr13, cr14, {7} @ │ │ │ │ + stc2 7, cr15, [sl], {254} @ 0xfe │ │ │ │ + mcrlt 7, 1, pc, cr14, cr14, {7} @ │ │ │ │ orrpl pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #8896 @ 0x22c0 @ │ │ │ │ @ instruction: 0xf47e421c │ │ │ │ - @ instruction: 0xf404ae25 │ │ │ │ + @ instruction: 0xf404ae26 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0020fe0 │ │ │ │ vst1.32 {d8-d10}, [r4 :256] │ │ │ │ @ instruction: 0xf5b32340 │ │ │ │ @ instruction: 0xf47e2f00 │ │ │ │ - vmov.i8 d26, #201 @ 0xc9 │ │ │ │ + vmov.i8 d26, #202 @ 0xca │ │ │ │ vsubw.u8 , q2, d0 │ │ │ │ strls r1, [r9, #-576] @ 0xfffffdc0 │ │ │ │ strpl pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ movtcc pc, #9156 @ 0x23c4 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vsubl.u8 q9, d4, d1 │ │ │ │ - bl 0x103b78 │ │ │ │ + bl 0x103ae0 │ │ │ │ subseq r0, fp, r5, asr #4 │ │ │ │ stmib sp, {r1, r2, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7fe2307 │ │ │ │ - @ instruction: 0xf7fef96b │ │ │ │ - @ instruction: 0xf004be00 │ │ │ │ + @ instruction: 0xf7fef96d │ │ │ │ + @ instruction: 0xf004be01 │ │ │ │ @ instruction: 0xf1b35382 │ │ │ │ @ instruction: 0xf0025f80 │ │ │ │ vqadd.s8 q4, , q12 │ │ │ │ - blcs 0xa3650 │ │ │ │ + blcs 0xa35b8 │ │ │ │ @ instruction: 0x81b5f002 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stclge 4, cr15, [lr, #504]! @ 0x1f8 │ │ │ │ + stclge 4, cr15, [pc, #504]! @ 0x82c04 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1672d4 │ │ │ │ + bl 0x16723c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ @ instruction: 0xf3c42b60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3406 │ │ │ │ - @ instruction: 0xf7fefdf3 │ │ │ │ - stmdbge r4, {r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fefdf5 │ │ │ │ + stmdbge r4, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ stmib sp, {r2, r9, ip, pc}^ │ │ │ │ stmib sp, {r0, r2, r8, r9, lr}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe740afa │ │ │ │ - ldclt 7, cr15, [pc, #1016]! @ 0x82efc │ │ │ │ + blx 0xfe7c0a62 │ │ │ │ + stcllt 7, cr15, [r0, #1016] @ 0x3f8 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ ldceq 2, cr15, [r0], {192} @ 0xc0 │ │ │ │ @ instruction: 0xf47e4563 │ │ │ │ - stmdbcs r4, {r0, r1, r2, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ - ldcge 6, cr15, [r4, #248]! @ 0xf8 │ │ │ │ - bl 0x1a7b34 │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + stmdbcs r4, {r3, r4, r5, r7, r8, sl, fp, sp, pc} │ │ │ │ + ldcge 6, cr15, [r5, #248]! @ 0xf8 │ │ │ │ + bl 0x12729c │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + ldrbpl pc, [r4], #584 @ 0x248 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ movtcs r4, #1584 @ 0x630 │ │ │ │ - @ instruction: 0xf8d29509 │ │ │ │ + @ instruction: 0xf8d49509 │ │ │ │ @ instruction: 0xf7fc2510 │ │ │ │ - @ instruction: 0xf7fefcf5 │ │ │ │ - @ instruction: 0xf640bd9e │ │ │ │ + @ instruction: 0xf7fefcf7 │ │ │ │ + @ instruction: 0xf640bd9f │ │ │ │ vsubw.s8 , , d1 │ │ │ │ eormi r0, r3, r0, lsl #6 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0034293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64], r6 │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ @@ -117272,602 +117234,602 @@ │ │ │ │ subshi pc, lr, #268435456 @ 0x10000000 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ orrshi pc, r6, r3 │ │ │ │ @ instruction: 0x81a7f202 │ │ │ │ @ instruction: 0xf0032b00 │ │ │ │ @ instruction: 0xf5b38178 │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad7d │ │ │ │ + @ instruction: 0x4621ad7e │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff8ef7fb │ │ │ │ + @ instruction: 0xff90f7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8], #-1012 @ 0xfffffc0c │ │ │ │ - ldcllt 7, cr15, [r1, #-1016]! @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [sl], #-1012 @ 0xfffffc0c │ │ │ │ + ldcllt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ andvc pc, r1, #64, 12 @ 0x4000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ vst4.8 {d20-d23}, [pc :128], r2 │ │ │ │ vaddw.s8 , , d0 │ │ │ │ addmi r0, sl, #0, 2 │ │ │ │ msrhi SPSR_f, r3 │ │ │ │ cmpphi lr, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x00a0f5b2 │ │ │ │ teqphi r0, r3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x81b3f202 │ │ │ │ @ instruction: 0xf0032a00 │ │ │ │ @ instruction: 0xf5b280cd │ │ │ │ @ instruction: 0xf47e7f00 │ │ │ │ - @ instruction: 0x4621ad55 │ │ │ │ + @ instruction: 0x4621ad56 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff46f7fb │ │ │ │ + @ instruction: 0xff4af7fb │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r0, cr13 @ │ │ │ │ - stcllt 7, cr15, [r9, #-1016] @ 0xfffffc08 │ │ │ │ + mrrc2 7, 15, pc, r2, cr13 @ │ │ │ │ + stcllt 7, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b28365 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ addsmi r8, sl, #830472192 @ 0x31800000 │ │ │ │ ldrhi pc, [r7, #-1]! │ │ │ │ strpl pc, [r0, #1044] @ 0x414 │ │ │ │ strbhi pc, [lr, #-65] @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2890 │ │ │ │ - @ instruction: 0xf7fefde3 │ │ │ │ - @ instruction: 0xf5b3bd1e │ │ │ │ + @ instruction: 0xf7fefde5 │ │ │ │ + @ instruction: 0xf5b3bd1f │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ strtmi r8, [r1], -ip, lsl #7 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - ldcvs 12, cr15, [r3, #-372]! @ 0xfffffe8c │ │ │ │ + ldcvs 12, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 13, 0, sl, fp, cr15 │ │ │ │ + mrrcvs 13, 1, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [sl, #-248] @ 0xffffff08 │ │ │ │ + stcge 4, cr15, [fp, #-248] @ 0xffffff08 │ │ │ │ vmla.i8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bls 0x2c3944 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bls 0x2c38ac │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x16909c │ │ │ │ + bl 0x169004 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28da88 │ │ │ │ + blls 0x28d9f0 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldclge 7, cr15, [r8], #248 @ 0xf8 │ │ │ │ + ldclge 7, cr15, [r9], #248 @ 0xf8 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb8f │ │ │ │ - mvneq fp, #240, 24 @ 0xf000 │ │ │ │ - stclge 5, cr15, [ip], #248 @ 0xf8 │ │ │ │ + @ instruction: 0xf7fefb91 │ │ │ │ + mvneq fp, #61696 @ 0xf100 │ │ │ │ + stclge 5, cr15, [sp], #248 @ 0xf8 │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00e0f5b3 │ │ │ │ eorshi pc, ip, #2 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - stc2 7, cr15, [r6], {251} @ 0xfb │ │ │ │ - blvs 0xfe71e18c │ │ │ │ + stc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ + blvs 0xfe71e0f4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldclge 4, cr15, [ip], {62} @ 0x3e │ │ │ │ + ldclge 4, cr15, [sp], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - bls 0x2ee030 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x2edf9c │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1690fc │ │ │ │ + bl 0x169064 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dce8 │ │ │ │ + blls 0x28dc50 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - stclge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ + stclge 7, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r0, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb5f │ │ │ │ - @ instruction: 0xf404bcc0 │ │ │ │ + @ instruction: 0xf7fefb61 │ │ │ │ + @ instruction: 0xf404bcc1 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218357 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - fldmdbxvs r3!, {d15-d140} @ Deprecated │ │ │ │ + ldcvs 12, cr15, [r3, #-116]! @ 0xffffff8c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 12, 10, sl, fp, cr15 │ │ │ │ + mrrcvs 12, 11, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - stcge 4, cr15, [sl], #248 @ 0xf8 │ │ │ │ + stcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ vmla.i8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bls 0x2c3a04 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bls 0x2c396c │ │ │ │ subeq lr, r1, #2048 @ 0x800 │ │ │ │ - bl 0x16915c │ │ │ │ + bl 0x1690c4 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ - blls 0x28dcc8 │ │ │ │ + blls 0x28dc30 │ │ │ │ stmdbcs r7, {r0, r3, r4, r8, r9, lr} │ │ │ │ - ldcge 7, cr15, [r8], {62} @ 0x3e │ │ │ │ + ldcge 7, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ - stmdbge r4, {r0, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r4, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fefb2f │ │ │ │ - strbteq fp, [r7], #3216 @ 0xc90 │ │ │ │ + @ instruction: 0xf7fefb31 │ │ │ │ + strbteq fp, [r7], #3217 @ 0xc91 │ │ │ │ cmpphi r5, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ @ instruction: 0xf57e00e5 │ │ │ │ - @ instruction: 0xf404ac89 │ │ │ │ + @ instruction: 0xf404ac8a │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ movwcs r8, #929 @ 0x3a1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf1020624 │ │ │ │ @ instruction: 0xf7fb838e │ │ │ │ - bls 0x24212c │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x242114 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [sl, #1008]! @ 0x3f0 │ │ │ │ - stcllt 7, cr15, [fp], #-1016 @ 0xfffffc08 │ │ │ │ + stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ + stcllt 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ orrpl pc, r4, #4, 8 @ 0x4000000 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ addshi pc, ip, r2 │ │ │ │ strbhi pc, [r3, #-513] @ 0xfffffdff @ │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ vst4. {d8-d11}, [r4], fp │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0031f40 │ │ │ │ rsceq r8, r1, r2, ror r4 │ │ │ │ - mrrcge 5, 7, pc, r6, cr14 @ │ │ │ │ + mrrcge 5, 7, pc, r7, cr14 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x2420d8 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x2420c0 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - stc2l 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ - mcrrlt 7, 15, pc, r1, cr14 @ │ │ │ │ + stc2l 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + mcrrlt 7, 15, pc, r2, cr14 @ │ │ │ │ adcsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24-d26}, [pc :256], r6 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ strbhi pc, [ip], #1 @ │ │ │ │ addsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-3115] @ 0xfffff3d5 │ │ │ │ + strls sl, [r7, #-3116] @ 0xfffff3d4 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r6, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - mcr2 7, 3, pc, cr14, cr12, {7} @ │ │ │ │ - stclt 7, cr15, [r9], {254} @ 0xfe │ │ │ │ + mrc2 7, 3, pc, cr0, cr12, {7} │ │ │ │ + stclt 7, cr15, [sl], {254} @ 0xfe │ │ │ │ svcvs 0x0080f5b5 │ │ │ │ ldrhi pc, [r1, r0] │ │ │ │ svcvs 0x00a0f5b5 │ │ │ │ - stcge 4, cr15, [r0], {126} @ 0x7e │ │ │ │ + stcge 4, cr15, [r1], {126} @ 0x7e │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2cf8 │ │ │ │ - @ instruction: 0xf7fefcaf │ │ │ │ - @ instruction: 0xf44fbbea │ │ │ │ + @ instruction: 0xf7fefcb1 │ │ │ │ + @ instruction: 0xf44fbbeb │ │ │ │ vrshr.s64 d22, d0, #63 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ @ instruction: 0x83b3f001 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r2, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.16 {d24-d27}, [pc :256], lr │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #536870915 @ 0x20000003 │ │ │ │ - blge 0xff5c00d0 │ │ │ │ - blvs 0xfe71e3a8 │ │ │ │ + blge 0xff600038 │ │ │ │ + blvs 0xfe71e310 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xff43ffdc │ │ │ │ + blge 0xff47ff44 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-3017] @ 0xfffff437 │ │ │ │ + strls sl, [r7, #-3018] @ 0xfffff436 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r7, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - mcr2 7, 0, pc, cr12, cr12, {7} @ │ │ │ │ - bllt 0xfea80f2c │ │ │ │ + mcr2 7, 0, pc, cr14, cr12, {7} @ │ │ │ │ + bllt 0xfeac0e94 │ │ │ │ sbcvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3. {d24,d26,d28}, [pc], lr │ │ │ │ vsubl.s8 , d1, d0 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ strhi pc, [fp, #1]! │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - strls sl, [r7, #-2961] @ 0xfffff46f │ │ │ │ + strls sl, [r7, #-2962] @ 0xfffff46e │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fc9406 │ │ │ │ - @ instruction: 0xf7fefe53 │ │ │ │ - stmib sp, {r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ + @ instruction: 0xf7fefe55 │ │ │ │ + stmib sp, {r0, r1, r2, r4, r5, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d8, d4 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ tstls r6, r3, lsr r2 │ │ │ │ addeq lr, ip, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf8d2c707 │ │ │ │ strls r2, [r9, #-1424] @ 0xfffffa70 │ │ │ │ - blx 0xf40fae │ │ │ │ - bllt 0x1900fb8 │ │ │ │ + blx 0xfc0f16 │ │ │ │ + bllt 0x1940f20 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x12d3e0 │ │ │ │ + bl 0x12d348 │ │ │ │ ldrtmi r0, [r0], -r7, lsl #5 │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ - stmib sp, {r3, r4, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf8d27c07 │ │ │ │ + stmib sp, {r3, r4, lr, pc}^ │ │ │ │ + @ instruction: 0xf8d27e07 │ │ │ │ strls r2, [r9, #-1408] @ 0xfffffa80 │ │ │ │ - blx 0x9c0fda │ │ │ │ - bllt 0x1380fe4 │ │ │ │ + blx 0xa40f42 │ │ │ │ + bllt 0x13c0f4c │ │ │ │ svcpl 0x0081f1b3 │ │ │ │ teqphi r5, r1 @ p-variant is OBSOLETE │ │ │ │ addpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eoreq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - movwcs sl, #6975 @ 0x1b3f │ │ │ │ + movwcs sl, #6976 @ 0x1b40 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x93098 │ │ │ │ + blcs 0x93000 │ │ │ │ ldrhi pc, [r0, #2]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - blge 0xdc0210 │ │ │ │ + blge 0xe00178 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef9eb │ │ │ │ - @ instruction: 0xf5b3bb28 │ │ │ │ + @ instruction: 0xf7fef9ed │ │ │ │ + @ instruction: 0xf5b3bb29 │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ addcs r8, r0, #196 @ 0xc4 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ - ssateq sl, #6, sp, lsl #22 │ │ │ │ - blge 0x740544 │ │ │ │ - blvs 0xfe71e51c │ │ │ │ + ssateq sl, #6, lr, lsl #22 │ │ │ │ + blge 0x7804ac │ │ │ │ + blvs 0xfe71e484 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0x5c0150 │ │ │ │ + blge 0x6000b8 │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - vstrcs d10, [r7, #-36] @ 0xffffffdc │ │ │ │ - blge 0x24096c │ │ │ │ + vstrcs d10, [r7, #-40] @ 0xffffffd8 │ │ │ │ + blge 0x2808d4 │ │ │ │ movweq pc, #53252 @ 0xd004 @ │ │ │ │ @ instruction: 0xf43e2b0d │ │ │ │ - ldrtmi sl, [r0], -r1, lsl #22 │ │ │ │ - @ instruction: 0xf966f7fe │ │ │ │ + ldrtmi sl, [r0], -r2, lsl #22 │ │ │ │ + @ instruction: 0xf968f7fe │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ ldrtmi sl, [r0], -r7, ror #22 │ │ │ │ - blx 0x1a3f0ee │ │ │ │ + blx 0x193f056 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf004ab61 │ │ │ │ strtmi r0, [r8], -pc, lsl #16 │ │ │ │ - stc2l 7, cr15, [lr], {237} @ 0xed │ │ │ │ + stc2l 7, cr15, [lr], #948 @ 0x3b4 │ │ │ │ @ instruction: 0xf09f4607 │ │ │ │ - @ instruction: 0x4642fe1b │ │ │ │ + @ instruction: 0x4642fe13 │ │ │ │ strmi r4, [r5], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - vtst.8 , , │ │ │ │ + vmla.i8 d31, d7, d19 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ vrsra.u64 d18, d5, #60 │ │ │ │ ldmdavs ip, {r2, lr} │ │ │ │ - blx 0xff23f344 │ │ │ │ + blx 0xff03f2ac │ │ │ │ vnmla.f32 s8, s27, s26 │ │ │ │ @ instruction: 0xf6433f70 │ │ │ │ vsra.s64 d21, d16, #64 │ │ │ │ ldrbtmi r0, [sl], #-402 @ 0xfffffe6e │ │ │ │ ldmpl sl, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r1, [r0], #-2323 @ 0xfffff6ed │ │ │ │ andls r4, r2, r7, lsl r4 │ │ │ │ strls r4, [r0, -sl, lsr #8] │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - ldc2l 0, cr15, [lr, #-640]! @ 0xfffffd80 │ │ │ │ + ldc2l 0, cr15, [r6, #-640]! @ 0xfffffd80 │ │ │ │ strbmi r4, [r1], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d94630 │ │ │ │ - svcvs 0x00b3f985 │ │ │ │ + svcvs 0x00b3f9b3 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ svcne 0x005cab2d │ │ │ │ cmnmi r3, r3, ror #4 │ │ │ │ @ instruction: 0xf7fe67b3 │ │ │ │ stmdbcs r6, {r0, r1, r2, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - bge 0xfeec0a08 │ │ │ │ - bl 0x1a812c │ │ │ │ - andls r0, r7, #-2113929216 @ 0x82000000 │ │ │ │ - andls r2, r9, #0, 4 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ - eorseq pc, r3, #192, 4 │ │ │ │ + bge 0xfef00970 │ │ │ │ + bl 0x127894 │ │ │ │ + strls r0, [r7], #-644 @ 0xfffffd7c │ │ │ │ + strls r2, [r9], #-1024 @ 0xfffffc00 │ │ │ │ + ldrbpl pc, [r4], #584 @ 0x248 @ │ │ │ │ + ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strne lr, [r4, -sp, asr #19] │ │ │ │ - addeq lr, r4, #2048 @ 0x800 │ │ │ │ + streq lr, [r2], #2820 @ 0xb04 │ │ │ │ stmdbge r4, {r3, ip, pc} │ │ │ │ @ instruction: 0x23204630 │ │ │ │ - ldrbcs pc, [r0], #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xf9f8f7fc │ │ │ │ - blt 0xfe901138 │ │ │ │ + ldrbcs pc, [r0], #2260 @ 0x8d4 @ │ │ │ │ + @ instruction: 0xf9faf7fc │ │ │ │ + blt 0xfe9410a0 │ │ │ │ @ instruction: 0xf63e2906 │ │ │ │ - strls sl, [r6], #-2717 @ 0xfffff563 │ │ │ │ - streq lr, [r2], #2820 @ 0xb04 │ │ │ │ - vhsub.s8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - stmib sp, {r0, r1, r4, r5, r9}^ │ │ │ │ - bl 0x108d6c │ │ │ │ - andls r0, r8, r4, lsl #5 │ │ │ │ + andls sl, r6, #647168 @ 0x9e000 │ │ │ │ + addeq lr, r4, #2048 @ 0x800 │ │ │ │ + vshl.s8 d25, d7, d8 │ │ │ │ + @ instruction: 0xf2c054d4 │ │ │ │ + stmib sp, {r0, r1, r4, r5, sl}^ │ │ │ │ + bl 0x188cd4 │ │ │ │ + andls r0, r8, r2, lsl #9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r9, #-800] @ 0xfffffce0 │ │ │ │ - ldrbcs pc, [r0], #-2258 @ 0xfffff72e @ │ │ │ │ - @ instruction: 0xf9def7fc │ │ │ │ - blt 0xfe28116c │ │ │ │ + ldrbcs pc, [r0], #-2260 @ 0xfffff72c @ │ │ │ │ + @ instruction: 0xf9e0f7fc │ │ │ │ + blt 0xfe2c10d4 │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0xfe140374 │ │ │ │ + bge 0xfe1802dc │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ @ instruction: 0xf0034142 │ │ │ │ stcleq 3, cr0, [r2], #32 │ │ │ │ @ instruction: 0xf002430b │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ vrhadd.s8 , q4, q1 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ movwmi r0, #42291 @ 0xa533 │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ andeq pc, pc, r4 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - bl 0x1c35c8 │ │ │ │ + bl 0x1c3530 │ │ │ │ stmib sp, {r0, r7, r8}^ │ │ │ │ rsceq r3, r0, r8, lsl #6 │ │ │ │ strhi pc, [r5, #-257]! @ 0xfffffeff │ │ │ │ - bcs 0x18c1504 │ │ │ │ + bcs 0x18c146c │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff30f7fd │ │ │ │ + @ instruction: 0xff32f7fd │ │ │ │ @ instruction: 0xf47e2800 │ │ │ │ vst1.64 {d10-d11}, [r4], r5 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf47e1f40 │ │ │ │ - @ instruction: 0x4621aa53 │ │ │ │ + @ instruction: 0x4621aa54 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xffcc11d4 │ │ │ │ - bl 0x1cbdf0 │ │ │ │ + blx 0x4c113e │ │ │ │ + bl 0x1cbd58 │ │ │ │ stmdbge r4, {r0, r1, r7, r8, sl} │ │ │ │ movwls r4, #30256 @ 0x7630 │ │ │ │ - bcs 0xfe0c154c │ │ │ │ - @ instruction: 0xff16f7fd │ │ │ │ - blt 0x11011f8 │ │ │ │ + bcs 0xfe0c14b4 │ │ │ │ + @ instruction: 0xff18f7fd │ │ │ │ + blt 0x1141160 │ │ │ │ movweq pc, #4673 @ 0x1241 @ │ │ │ │ @ instruction: 0xf47e429f │ │ │ │ - vst1.8 {d10-d11}, [r4 :256], fp │ │ │ │ + vst1.8 {d10-d11}, [r4 :256], ip │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vcge.s8 d24, d24, d22 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ @ instruction: 0x46218570 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - blx 0xff6c1222 │ │ │ │ + blx 0xff9c118a │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2640f8d2 │ │ │ │ - blx 0xff8c123c │ │ │ │ - blt 0x781244 │ │ │ │ + blx 0xff9411a4 │ │ │ │ + blt 0x7c11ac │ │ │ │ svcpl 0x0081f5b3 │ │ │ │ - bge 0x64044c │ │ │ │ + bge 0x6803b4 │ │ │ │ @ instruction: 0xf53e00e5 │ │ │ │ - vmov.i16 d26, #49920 @ 0xc300 │ │ │ │ + vmov.i16 d26, #50176 @ 0xc400 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - mcr2 7, 6, pc, cr4, cr13, {7} @ │ │ │ │ - stmiblt pc!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr13, {7} @ │ │ │ │ + ldmiblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ orrhi pc, r6, r2 │ │ │ │ ldrbhi pc, [r7, -r1, lsl #4] @ │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ orrshi pc, lr, r2 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ - stmibge r0!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge r1!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - fldmdbxvs r3!, {d15-d101} @ Deprecated │ │ │ │ + fldmdbxvs r3!, {d15-d105} @ Deprecated │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - mrrcvs 9, 13, sl, fp, cr3 @ │ │ │ │ + mrrcvs 9, 13, sl, fp, cr4 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge lr, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + stmibge pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - rscscs pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + addscs pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - stmiblt r3, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [r8, #1008]! @ 0x3f0 │ │ │ │ + stmiblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ eorseq pc, r3, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst2.8 {d24-d27}, [pc :256], r7 │ │ │ │ vrshr.s64 q11, q8, #63 │ │ │ │ addsmi r0, r3, #805306371 @ 0x30000003 │ │ │ │ - ldmibge r4!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe71e7e8 │ │ │ │ + ldmibge r5!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe71e750 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stmibge lr!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmibge pc!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - strls sl, [r7, #-2473] @ 0xfffff657 │ │ │ │ + strls sl, [r7, #-2474] @ 0xfffff656 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - blx 0xffbc1362 │ │ │ │ - stmiblt r7, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xffc412ca │ │ │ │ + stmiblt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcvs 0x0080f5b7 │ │ │ │ - stmibge r2, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge r3, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fd2e28 │ │ │ │ - @ instruction: 0xf7fefa31 │ │ │ │ - rsceq fp, r2, ip, ror #18 │ │ │ │ - stmdbge r8!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf7fefa33 │ │ │ │ + rsceq fp, r2, sp, ror #18 │ │ │ │ + stmdbge r9!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ movwls r0, #40165 @ 0x9ce5 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x167be4 │ │ │ │ + bl 0x167b4c │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ sbfxcs pc, r3, #17, #1 │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x833ec │ │ │ │ + streq pc, [pc], #-4 @ 0x83354 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ - @ instruction: 0xf7fefe19 │ │ │ │ - svclt 0x0000b944 │ │ │ │ - addeq ip, r8, sl, lsl #29 │ │ │ │ + @ instruction: 0xf7fefe1b │ │ │ │ + svclt 0x0000b945 │ │ │ │ + addeq ip, r8, r2, lsr #30 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ addshi pc, r6, #2 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ strbthi pc, [r4], #-65 @ 0xffffffbf @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281fa0 │ │ │ │ + bls 0x281f38 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4cf4 │ │ │ │ + bl 0x1d4c5c │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd25b0 │ │ │ │ - @ instruction: 0xf7fef9e5 │ │ │ │ - bl 0x1318c4 │ │ │ │ + @ instruction: 0xf7fef9e7 │ │ │ │ + bl 0x131830 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ movwcs r9, #4871 @ 0x1307 │ │ │ │ movwmi lr, #35277 @ 0x89cd │ │ │ │ - strtvs pc, [r4], #584 @ 0x248 │ │ │ │ + ldrbpl pc, [r4], #584 @ 0x248 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1056 @ 0xfffffbe0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fefc5f │ │ │ │ - bl 0x13188c │ │ │ │ + @ instruction: 0xf7fefc61 │ │ │ │ + bl 0x1317f8 │ │ │ │ vmlal.u q8, d4, d1[0] │ │ │ │ movwcs r5, #1216 @ 0x4c0 │ │ │ │ strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r9], #-1025 @ 0xfffffbff │ │ │ │ - strtvs pc, [r4], #584 @ 0x248 │ │ │ │ + ldrbpl pc, [r4], #584 @ 0x248 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8d49506 │ │ │ │ strcs r2, [r2], #-1040 @ 0xfffffbf0 │ │ │ │ @ instruction: 0xf7fc940a │ │ │ │ - @ instruction: 0xf7fefc43 │ │ │ │ - addcs fp, r0, #232, 16 @ 0xe80000 │ │ │ │ + @ instruction: 0xf7fefc45 │ │ │ │ + addcs fp, r0, #15269888 @ 0xe90000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ setend le │ │ │ │ @ instruction: 0xf5b3865f │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ @ instruction: 0xf5b385f1 │ │ │ │ @ instruction: 0xf0021f48 │ │ │ │ @@ -117875,44 +117837,44 @@ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf001428b │ │ │ │ addsmi r8, r3, #216, 8 @ 0xd8000000 │ │ │ │ strbthi pc, [fp], #65 @ 0x41 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xf954f7fb │ │ │ │ + @ instruction: 0xf974f7fb │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d4dc4 │ │ │ │ + bl 0x1d4d2c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fd2860 │ │ │ │ - stmdacs r0, {r0, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r2!, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ vsubw.u8 , q2, d9 │ │ │ │ movwls r5, #29441 @ 0x7301 │ │ │ │ - bl 0x1d4de4 │ │ │ │ + bl 0x1d4d4c │ │ │ │ stcleq 3, cr0, [r5], #524 @ 0x20c │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strls r0, [r4, #-2339] @ 0xfffff6dd │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbmi pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ - streq pc, [pc], #-4 @ 0x83548 │ │ │ │ + streq pc, [pc], #-4 @ 0x834b0 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fd3405 │ │ │ │ - @ instruction: 0xf7fefd6b │ │ │ │ - vst2.32 {d11-d12}, [r4 :64], r6 │ │ │ │ + @ instruction: 0xf7fefd6d │ │ │ │ + vst2.32 {d11-d12}, [r4 :64], r7 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d24, d2 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117920,60 +117882,60 @@ │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r5, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r0, #-1012] @ 0xfffffc0c │ │ │ │ - stmdalt fp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stc2l 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ + stmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi r5, #2 @ p-variant is OBSOLETE │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e4598 │ │ │ │ + bl 0x1e4500 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2528 @ 0x9e0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2, #-1012] @ 0xfffffc0c │ │ │ │ - ldmdalt sp!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldc2 7, cr15, [r4, #-1012] @ 0xfffffc0c │ │ │ │ + ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ cmpphi fp, r2 @ p-variant is OBSOLETE │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ movthi pc, #61505 @ 0xf041 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281d98 │ │ │ │ + bls 0x281d30 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d4efc │ │ │ │ + bl 0x1d4e64 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2670 │ │ │ │ - @ instruction: 0xf7fef8e1 │ │ │ │ - vst2.8 {d11-d12}, [r4 :64], ip │ │ │ │ + @ instruction: 0xf7fef8e3 │ │ │ │ + vst2.8 {d11-d12}, [r4 :64]! │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ vmin.s8 d24, d8, d28 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ movwpl pc, #5060 @ 0x13c4 @ │ │ │ │ ldrtmi r9, [r0], -r7, lsl #6 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ @ instruction: 0xf0053642 │ │ │ │ @@ -117981,70 +117943,70 @@ │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r5, r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r6], {253} @ 0xfd │ │ │ │ - svclt 0x00f1f7fd │ │ │ │ + stc2l 7, cr15, [r8], {253} @ 0xfd │ │ │ │ + svclt 0x00f2f7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #-1761607680 @ 0x97000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [lr, #2]! │ │ │ │ @ instruction: 0xf002429a │ │ │ │ vaddw.u8 q12, q10, d7 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r4, r7, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r2], {253} @ 0xfd │ │ │ │ - svclt 0x00bdf7fd │ │ │ │ + ldc2 7, cr15, [r4], {253} @ 0xfd │ │ │ │ + svclt 0x00bef7fd │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #68, 8 @ 0x44000000 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strbthi pc, [r6], #2 @ │ │ │ │ @ instruction: 0xf002429a │ │ │ │ @ instruction: 0xf004850f │ │ │ │ - blcs 0x404364 │ │ │ │ + blcs 0x4042cc │ │ │ │ cmnphi r4, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9509 │ │ │ │ - ldcvs 15, cr15, [r3, #-484]! @ 0xfffffe1c │ │ │ │ + ldcvs 15, cr15, [r3, #-612]! @ 0xfffffd9c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 15, 9, sl, fp, cr13 │ │ │ │ + mrrcvs 15, 9, sl, fp, cr14 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - svcge 0x0098f43d │ │ │ │ - blcs 0x26a364 │ │ │ │ - svcge 0x0094f73d │ │ │ │ + svcge 0x0099f43d │ │ │ │ + blcs 0x26a2cc │ │ │ │ + svcge 0x0095f73d │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155028 │ │ │ │ + bl 0x154f90 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb2b30 │ │ │ │ - @ instruction: 0xf7fdfda9 │ │ │ │ - orrcs fp, r0, r6, lsl #31 │ │ │ │ + @ instruction: 0xf7fdfdab │ │ │ │ + orrcs fp, r0, r7, lsl #31 │ │ │ │ teqpeq lr, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r1, #4, 20 @ 0x4000 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ ldrhi pc, [r7, #-65]! @ 0xffffffbf │ │ │ │ svcne 0x0078f5b2 │ │ │ │ ldrbhi pc, [sp, #-2]! @ │ │ │ │ @ instruction: 0xf002428a │ │ │ │ @@ -118058,1290 +118020,1290 @@ │ │ │ │ teqpeq r0, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf003428a │ │ │ │ @ instruction: 0xf5b2804a │ │ │ │ @ instruction: 0xf0031f48 │ │ │ │ addsmi r8, sl, #88 @ 0x58 │ │ │ │ rsbshi pc, lr, #2 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281be8 │ │ │ │ + bls 0x281b80 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d50ac │ │ │ │ + bl 0x1d5014 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fd2760 │ │ │ │ - @ instruction: 0xf7fdf809 │ │ │ │ - @ instruction: 0xf404bf44 │ │ │ │ + @ instruction: 0xf7fdf80b │ │ │ │ + @ instruction: 0xf404bf45 │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vand q12, q4, │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ movwcs r0, #1331 @ 0x533 │ │ │ │ usad8pl r0, r4, r0 │ │ │ │ @ instruction: 0xf0419308 │ │ │ │ strtmi r8, [r1], -r9, lsr #6 │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - @ instruction: 0xf8e0f7fb │ │ │ │ + @ instruction: 0xf8ecf7fb │ │ │ │ ldrtmi r9, [fp], -r7, lsl #20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2710f8d2 │ │ │ │ - @ instruction: 0xffe8f7fc │ │ │ │ - svclt 0x0023f7fd │ │ │ │ + @ instruction: 0xffeaf7fc │ │ │ │ + svclt 0x0024f7fd │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ tstphi r2, r2 @ p-variant is OBSOLETE │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf3c40923 │ │ │ │ stcleq 1, cr4, [r2], #264 @ 0x108 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ @ instruction: 0xf0043142 │ │ │ │ movwmi r0, #40975 @ 0xa00f │ │ │ │ smlabtpl r1, r4, r3, pc @ │ │ │ │ setend le │ │ │ │ - bl 0x1e434c │ │ │ │ + bl 0x1e42b4 │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2624 @ 0xa40 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff34188a │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr5, cr13, {7} │ │ │ │ + blx 0xff3c17f2 │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr6, cr13, {7} │ │ │ │ @ instruction: 0xf53d00e7 │ │ │ │ - @ instruction: 0xf3c4aef1 │ │ │ │ + @ instruction: 0xf3c4aef2 │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r6, r7, r8, r9, sl, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xfe9418da │ │ │ │ - mcrlt 7, 6, pc, cr13, cr13, {7} @ │ │ │ │ + blx 0xfe9c1842 │ │ │ │ + mcrlt 7, 6, pc, cr14, cr13, {7} @ │ │ │ │ setend le │ │ │ │ orrcs r8, r0, #0, 8 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r3, #4, 20 @ 0x4000 │ │ │ │ @ instruction: 0xf00243a3 │ │ │ │ @ instruction: 0xf5b28460 │ │ │ │ @ instruction: 0xf0021f40 │ │ │ │ vmla.i q12, q10, d3[1] │ │ │ │ movwcs r5, #513 @ 0x201 │ │ │ │ stcleq 3, cr9, [r5], #32 │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ andls r0, r7, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ @ instruction: 0xf8d3a904 │ │ │ │ stmdbeq r3!, {r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf0039504 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ @ instruction: 0xf0044542 │ │ │ │ @ instruction: 0x432b040f │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1c41942 │ │ │ │ - mrclt 7, 4, APSR_nzcv, cr9, cr13, {7} │ │ │ │ + blx 0x1cc18aa │ │ │ │ + mrclt 7, 4, APSR_nzcv, cr10, cr13, {7} │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi lr, r2 @ p-variant is OBSOLETE │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf0142300 │ │ │ │ movwls r5, #34688 @ 0x8780 │ │ │ │ mvnhi pc, r1, asr #32 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - bls 0x281a50 │ │ │ │ + bls 0x2819e8 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ - bl 0x1d5244 │ │ │ │ + bl 0x1d51ac │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fc2610 │ │ │ │ - @ instruction: 0xf7fdff3d │ │ │ │ - @ instruction: 0x4621be78 │ │ │ │ + @ instruction: 0xf7fdff3f │ │ │ │ + @ instruction: 0x4621be79 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff72f7fa │ │ │ │ + @ instruction: 0xff8ef7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12ddc0 │ │ │ │ + bl 0x12dd28 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 5, pc, cr8, cr2, {6} @ │ │ │ │ - @ instruction: 0xff26f7fc │ │ │ │ - mcrlt 7, 3, pc, cr1, cr13, {7} @ │ │ │ │ + @ instruction: 0xff28f7fc │ │ │ │ + mcrlt 7, 3, pc, cr2, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fb9309 │ │ │ │ - stmdals r7, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e98 │ │ │ │ - @ instruction: 0xf7fdff0f │ │ │ │ - strtmi fp, [r1], -sl, asr #28 │ │ │ │ + @ instruction: 0xf7fdff11 │ │ │ │ + strtmi fp, [r1], -fp, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff44f7fa │ │ │ │ + @ instruction: 0xff60f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12de1c │ │ │ │ + bl 0x12dd84 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mrccs 8, 1, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - mrc2 7, 7, pc, cr8, cr12, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr3, cr13, {7} │ │ │ │ + mrc2 7, 7, pc, cr10, cr12, {7} │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr4, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2eb8 │ │ │ │ - @ instruction: 0xf7fdfee1 │ │ │ │ - @ instruction: 0x4621be1c │ │ │ │ + @ instruction: 0xf7fdfee3 │ │ │ │ + @ instruction: 0x4621be1d │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xffc6f7fa │ │ │ │ + @ instruction: 0xffd2f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0x463b0233 │ │ │ │ - bl 0x12de78 │ │ │ │ + bl 0x12dde0 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 0, pc, cr8, cr2, {6} @ │ │ │ │ - mcr2 7, 6, pc, cr10, cr12, {7} @ │ │ │ │ - mcrlt 7, 0, pc, cr5, cr13, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr12, cr12, {7} @ │ │ │ │ + mcrlt 7, 0, pc, cr6, cr13, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e18 │ │ │ │ - @ instruction: 0xf7fdfeb3 │ │ │ │ - strtmi fp, [r1], -lr, ror #27 │ │ │ │ + @ instruction: 0xf7fdfeb5 │ │ │ │ + strtmi fp, [r1], -pc, ror #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff98f7fa │ │ │ │ + @ instruction: 0xffa4f7fa │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12ded4 │ │ │ │ + bl 0x12de3c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ mcrcs 8, 4, pc, cr8, cr2, {6} @ │ │ │ │ - mrc2 7, 4, pc, cr12, cr12, {7} │ │ │ │ - ldcllt 7, cr15, [r7, #1012] @ 0x3f4 │ │ │ │ + mrc2 7, 4, pc, cr14, cr12, {7} │ │ │ │ + ldcllt 7, cr15, [r8, #1012] @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - ldcvs 15, cr15, [r1, #-364]! @ 0xfffffe94 │ │ │ │ - blvs 0xfe369b04 │ │ │ │ + ldcvs 15, cr15, [r1, #-428]! @ 0xfffffe54 │ │ │ │ + blvs 0xfe369a6c │ │ │ │ rsbsvs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movwne pc, #1044 @ 0x414 @ │ │ │ │ strthi pc, [r5], #-65 @ 0xffffffbf │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ - mcrrvs 13, 12, sl, sl, cr3 │ │ │ │ + mcrrvs 13, 12, sl, sl, cr4 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [lr, #244]! @ 0xf4 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + ldcge 4, cr15, [pc, #244]! @ 0x83b60 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ mcrcs 8, 7, pc, cr8, cr2, {6} @ │ │ │ │ - mrc2 7, 3, pc, cr6, cr12, {7} │ │ │ │ - ldclt 7, cr15, [r1, #1012]! @ 0x3f4 │ │ │ │ + mrc2 7, 3, pc, cr8, cr12, {7} │ │ │ │ + ldclt 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - pldw [r4], #-3893 @ 0xfffff0cb │ │ │ │ + pldw [r4], #-3909 @ 0xfffff0bb │ │ │ │ @ instruction: 0xf47d1300 │ │ │ │ - ldcvs 13, cr10, [r2, #-660]! @ 0xfffffd6c │ │ │ │ + ldcvs 13, cr10, [r2, #-664]! @ 0xfffffd68 │ │ │ │ @ instruction: 0xf4116b91 │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 13, 9, sl, r2, cr15 │ │ │ │ + mrrcvs 13, 10, sl, r2, cr0 │ │ │ │ svcvs 0x0060f412 │ │ │ │ - ldcge 4, cr15, [sl, #244] @ 0xf4 │ │ │ │ + ldcge 4, cr15, [fp, #244] @ 0xf4 │ │ │ │ @ instruction: 0xf2489c07 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x11541c │ │ │ │ + bl 0x115384 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2ed8 │ │ │ │ - @ instruction: 0xf7fdfe51 │ │ │ │ - strtmi fp, [r1], -ip, lsl #27 │ │ │ │ + @ instruction: 0xf7fdfe53 │ │ │ │ + strtmi fp, [r1], -sp, lsl #27 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff10f7fa │ │ │ │ + @ instruction: 0xff20f7fa │ │ │ │ stmdals r7, {r0, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf4036b8b │ │ │ │ @ instruction: 0xf4146270 │ │ │ │ @ instruction: 0xf0411300 │ │ │ │ - bcs 0xa4b50 │ │ │ │ - ldclge 4, cr15, [r8, #-244]! @ 0xffffff0c │ │ │ │ + bcs 0xa4ab8 │ │ │ │ + ldclge 4, cr15, [r9, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vmla.f32 q13, q4, │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x104470 │ │ │ │ + vmla.f32 q13, q4, q10 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x1043d8 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2e68 │ │ │ │ - @ instruction: 0xf7fdfe2b │ │ │ │ - strtmi fp, [r1], -r6, ror #26 │ │ │ │ + @ instruction: 0xf7fdfe2d │ │ │ │ + strtmi fp, [r1], -r7, ror #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff10f7fa │ │ │ │ + @ instruction: 0xff1cf7fa │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155494 │ │ │ │ + bl 0x1553fc │ │ │ │ vhsub.s8 d16, d24, d2 │ │ │ │ - vqdmlal.s , d0, d1[4] │ │ │ │ + vrsra.s64 d20, d25, #64 │ │ │ │ @ instruction: 0xf8d20313 │ │ │ │ @ instruction: 0xf7fc2e58 │ │ │ │ - @ instruction: 0xf7fdfe11 │ │ │ │ - @ instruction: 0xf44fbd4c │ │ │ │ + @ instruction: 0xf7fdfe13 │ │ │ │ + @ instruction: 0xf44fbd4d │ │ │ │ vmlal.s q11, d1, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst3.8 {d24,d26,d28}, [pc :64], r8 │ │ │ │ vmov.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - ldcge 4, cr15, [r6, #-500]! @ 0xfffffe0c │ │ │ │ + ldcge 4, cr15, [r7, #-500]! @ 0xfffffe0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - rsceq pc, r3, #39, 30 @ 0x9c │ │ │ │ - stcge 5, cr15, [ip, #-500]! @ 0xfffffe0c │ │ │ │ - blvs 0xfe71f0f8 │ │ │ │ + rsceq pc, r3, #43, 30 @ 0xac │ │ │ │ + stcge 5, cr15, [sp, #-500]! @ 0xfffffe0c │ │ │ │ + blvs 0xfe71f060 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [r6, #-244]! @ 0xffffff0c │ │ │ │ + stcge 4, cr15, [r7, #-244]! @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - movwcs sl, #3361 @ 0xd21 │ │ │ │ + movwcs sl, #3362 @ 0xd22 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vmlal.s q10, d16, d1[6] │ │ │ │ @ instruction: 0xf7fc0207 │ │ │ │ - @ instruction: 0xf7fdf909 │ │ │ │ - @ instruction: 0xf44fbd16 │ │ │ │ + @ instruction: 0xf7fdf90b │ │ │ │ + @ instruction: 0xf44fbd17 │ │ │ │ vsubw.s8 q11, , d16 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stcge 4, cr15, [lr, #-500] @ 0xfffffe0c │ │ │ │ + stcge 4, cr15, [pc, #-500] @ 0x839d8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2da8 │ │ │ │ - @ instruction: 0xf7fdfdbd │ │ │ │ - @ instruction: 0xf5b5bcf8 │ │ │ │ + @ instruction: 0xf7fdfdbf │ │ │ │ + @ instruction: 0xf5b5bcf9 │ │ │ │ @ instruction: 0xf47d6f50 │ │ │ │ - @ instruction: 0x4621acf3 │ │ │ │ + @ instruction: 0x4621acf4 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr8, cr10, {7} │ │ │ │ + mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ @ instruction: 0xf4146d31 │ │ │ │ stmdals r7, {r8, r9, ip} │ │ │ │ @ instruction: 0xf4026b8a │ │ │ │ @ instruction: 0xf0416270 │ │ │ │ - bcs 0xa5218 │ │ │ │ - stclge 4, cr15, [r0], #244 @ 0xf4 │ │ │ │ + bcs 0xa5180 │ │ │ │ + stclge 4, cr15, [r1], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - vfma.f32 q13, q12, │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x1045a0 │ │ │ │ + vfma.f32 q13, q12, q6 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x104508 │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d48 │ │ │ │ - @ instruction: 0xf7fdfd93 │ │ │ │ - @ instruction: 0xf44fbcce │ │ │ │ + @ instruction: 0xf7fdfd95 │ │ │ │ + @ instruction: 0xf44fbccf │ │ │ │ vorr.i32 q11, #4096 @ 0x00001000 │ │ │ │ addsmi r0, sp, #0, 6 │ │ │ │ - stclge 4, cr15, [r6], {125} @ 0x7d │ │ │ │ + stclge 4, cr15, [r7], {125} @ 0x7d │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - adceq pc, r7, #1200 @ 0x4b0 │ │ │ │ - ldcge 5, cr15, [ip], #500 @ 0x1f4 │ │ │ │ - blvs 0xfe71f1d8 │ │ │ │ + adceq pc, r7, #1456 @ 0x5b0 │ │ │ │ + ldcge 5, cr15, [sp], #500 @ 0x1f4 │ │ │ │ + blvs 0xfe71f140 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldcge 4, cr15, [r6], #244 @ 0xf4 │ │ │ │ + ldcge 4, cr15, [r7], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - stcls 12, cr10, [r7], {177} @ 0xb1 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stcls 12, cr10, [r7], {178} @ 0xb2 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1155f0 │ │ │ │ + bl 0x115558 │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fc2df8 │ │ │ │ - @ instruction: 0xf7fdfd67 │ │ │ │ - strtmi fp, [r1], -r2, lsr #25 │ │ │ │ + @ instruction: 0xf7fdfd69 │ │ │ │ + strtmi fp, [r1], -r3, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr8, cr10, {7} │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e16c │ │ │ │ + bl 0x12e0d4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #-840]! @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [r0, #-1008] @ 0xfffffc10 │ │ │ │ - stclt 7, cr15, [fp], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [r2, #-1008] @ 0xfffffc10 │ │ │ │ + stclt 7, cr15, [ip], {253} @ 0xfd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d18 │ │ │ │ - @ instruction: 0xf7fdfd39 │ │ │ │ - @ instruction: 0x4621bc74 │ │ │ │ + @ instruction: 0xf7fdfd3b │ │ │ │ + @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [lr, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e1c8 │ │ │ │ + bl 0x12e130 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8], #840 @ 0x348 │ │ │ │ - stc2 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ - mrrclt 7, 15, pc, sp, cr13 @ │ │ │ │ + stc2 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ + mrrclt 7, 15, pc, lr, cr13 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2cb8 │ │ │ │ - @ instruction: 0xf7fdfd0b │ │ │ │ - strtmi fp, [r1], -r6, asr #24 │ │ │ │ + @ instruction: 0xf7fdfd0d │ │ │ │ + strtmi fp, [r1], -r7, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [ip, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e224 │ │ │ │ + bl 0x12e18c │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldccs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - ldc2l 7, cr15, [r4], #1008 @ 0x3f0 │ │ │ │ - stclt 7, cr15, [pc], #-1012 @ 0x83a30 │ │ │ │ + ldc2l 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ + ldclt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x283598 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x283530 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - mvnvs pc, #72, 4 @ 0x80000004 │ │ │ │ + teqpvs sp, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr15, [r8, #-840] @ 0xfffffcb8 │ │ │ │ - ldc2l 7, cr15, [sl], {252} @ 0xfc │ │ │ │ - ldclt 7, cr15, [r5], {253} @ 0xfd │ │ │ │ + ldc2l 7, cr15, [ip], {252} @ 0xfc │ │ │ │ + ldclt 7, cr15, [r6], {253} @ 0xfd │ │ │ │ bicvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf001429a │ │ │ │ vaba.s8 d8, d17, d11 │ │ │ │ vst3. {d24,d26,d28}, [pc], r3 │ │ │ │ vsubw.s8 q11, , d0 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strhi pc, [r5, r1] │ │ │ │ movvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47d429a │ │ │ │ - @ instruction: 0x4621abfd │ │ │ │ + @ instruction: 0x4621abfe │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr10, cr10, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfef41e8e │ │ │ │ - bllt 0xffd01e94 │ │ │ │ + blx 0xfefc1df6 │ │ │ │ + bllt 0xffd41dfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - bls 0x28351c │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x2834b4 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #3072 @ 0xc00 │ │ │ │ - movwvc pc, #53832 @ 0xd248 @ │ │ │ │ + msrvs SPSR_sc, #72, 4 @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldccs 8, cr15, [r8, #840]! @ 0x348 │ │ │ │ - ldc2 7, cr15, [ip], {252} @ 0xfc │ │ │ │ - bllt 0xff681ec8 │ │ │ │ + ldc2 7, cr15, [lr], {252} @ 0xfc │ │ │ │ + bllt 0xff6c1e30 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa3308 │ │ │ │ - stmdals r7, {r0, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d68 │ │ │ │ - @ instruction: 0xf7fdfc85 │ │ │ │ - strtmi fp, [r1], -r0, asr #23 │ │ │ │ + @ instruction: 0xf7fdfc87 │ │ │ │ + strtmi fp, [r1], -r1, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [sl, #-1000]! @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r6, #-1000]! @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e330 │ │ │ │ + bl 0x12e298 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ stclcs 8, cr15, [r8, #840] @ 0x348 │ │ │ │ - stc2l 7, cr15, [lr], #-1008 @ 0xfffffc10 │ │ │ │ - bllt 0xfeb01f24 │ │ │ │ + ldc2l 7, cr15, [r0], #-1008 @ 0xfffffc10 │ │ │ │ + bllt 0xfeb41e8c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r1, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2d78 │ │ │ │ - @ instruction: 0xf7fdfc57 │ │ │ │ - @ instruction: 0x4621bb92 │ │ │ │ + @ instruction: 0xf7fdfc59 │ │ │ │ + @ instruction: 0x4621bb93 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [ip, #-1000]! @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [r8, #-1000] @ 0xfffffc18 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x12e38c │ │ │ │ + bl 0x12e2f4 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldclcs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - mcrr2 7, 15, pc, r0, cr12 @ │ │ │ │ - bllt 0x1f81f80 │ │ │ │ + mcrr2 7, 15, pc, r2, cr12 @ │ │ │ │ + bllt 0x1fc1ee8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc2de8 │ │ │ │ - @ instruction: 0xf7fdfc29 │ │ │ │ - @ instruction: 0xf5b3bb64 │ │ │ │ + @ instruction: 0xf7fdfc2b │ │ │ │ + @ instruction: 0xf5b3bb65 │ │ │ │ @ instruction: 0xf0010fd8 │ │ │ │ vst2.32 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e4 │ │ │ │ @ instruction: 0xf0020fc4 │ │ │ │ vst1.8 {d8-d11}, [r4 :128], r9 │ │ │ │ @ instruction: 0xf5b303e0 │ │ │ │ @ instruction: 0xf0010fe0 │ │ │ │ @ instruction: 0x46218492 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - vldmdbvs r3!, {s30-s144} │ │ │ │ + vldmdbvs r3!, {s30-s176} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 11, 4, sl, fp, cr9 │ │ │ │ + mrrcvs 11, 4, sl, fp, cr10 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x11c10ec │ │ │ │ + blge 0x1201054 │ │ │ │ vpmax.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbls r7, {r0, r1, r4, r5, r8, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ tstmi r9, #8, 22 @ 0x2000 │ │ │ │ @ instruction: 0xf73d2907 │ │ │ │ - bcs 0xaecec │ │ │ │ - blge 0xd41110 │ │ │ │ + bcs 0xaec58 │ │ │ │ + blge 0xd81078 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9ccf7fb │ │ │ │ - bllt 0xc0201c │ │ │ │ + @ instruction: 0xf9cef7fb │ │ │ │ + bllt 0xc41f84 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmin.s8 q4, , │ │ │ │ vst3.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d17, d0 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strhi pc, [r3], r1 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r0, #268435468 @ 0x1000000c │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ - @ instruction: 0x4621ab15 │ │ │ │ + @ instruction: 0x4621ab16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr, #1000]! @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff54205c │ │ │ │ - bllt 0x302064 │ │ │ │ + blx 0xff5c1fc4 │ │ │ │ + bllt 0x341fcc │ │ │ │ svcpl 0x0082f1b3 │ │ │ │ - blge 0x1c126c │ │ │ │ + blge 0x2011d4 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - bge 0x41278 │ │ │ │ + bge 0x811e0 │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1688b4 │ │ │ │ + bl 0x16881c │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ andls r1, r9, #64, 4 │ │ │ │ strls sl, [r5, #-2308] @ 0xfffff6fc │ │ │ │ @ instruction: 0xf8d34630 │ │ │ │ vsra.u64 q9, q0, #60 │ │ │ │ @ instruction: 0xf3c43342 │ │ │ │ subseq r4, fp, r2, asr #10 │ │ │ │ stmdbeq r3!, {r2, r8, r9, ip, pc} │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3406 │ │ │ │ - @ instruction: 0xf7fdfb03 │ │ │ │ - andcs fp, r1, #220, 20 @ 0xdc000 │ │ │ │ + @ instruction: 0xf7fdfb05 │ │ │ │ + andcs fp, r1, #905216 @ 0xdd000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ addshi pc, r0, r2 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa42e4 │ │ │ │ + blcs 0xa424c │ │ │ │ strbhi pc, [r1, -r1] @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_c, #56576 @ 0xdd00 │ │ │ │ - bge 0xff1416f0 │ │ │ │ + msreq CPSR_c, #57088 @ 0xdf00 │ │ │ │ + bge 0xff181658 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8fcf7fc │ │ │ │ - blt 0xff0020fc │ │ │ │ + @ instruction: 0xf8fef7fc │ │ │ │ + blt 0xff042064 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184950 │ │ │ │ + b 0x1848b8 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #21757952 @ 0x14c0000 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x46218731 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [lr], #1000 @ 0x3e8 │ │ │ │ + stc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0324 │ │ │ │ - stmdbge r4, {r0, r1, r5, r7, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf8a1 │ │ │ │ - andcs fp, r1, #647168 @ 0x9e000 │ │ │ │ + @ instruction: 0xf7fdf8a3 │ │ │ │ + andcs fp, r1, #651264 @ 0x9f000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ cmpphi r7, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ - blcs 0xa467c │ │ │ │ + blcs 0xa45e4 │ │ │ │ teqphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_sxc, #40704 @ 0x9f00 │ │ │ │ - bge 0xfe1c176c │ │ │ │ + msreq CPSR_sxc, #41216 @ 0xa100 │ │ │ │ + bge 0xfe2016d4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf846f7fc │ │ │ │ - blt 0x2082178 │ │ │ │ + @ instruction: 0xf848f7fc │ │ │ │ + blt 0xfe0c20e0 │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x1849cc │ │ │ │ + b 0x184934 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0011f80 │ │ │ │ addsmi r8, r3, #231735296 @ 0xdd00000 │ │ │ │ strbhi pc, [sp], r1 @ │ │ │ │ @ instruction: 0xf0012b00 │ │ │ │ @ instruction: 0x462186bb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0], {250} @ 0xfa │ │ │ │ + stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ @ instruction: 0xf57d0323 │ │ │ │ - stmdbge r4, {r0, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r1, r2, r5, r6, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdffaf │ │ │ │ - movwcs fp, #6752 @ 0x1a60 │ │ │ │ + @ instruction: 0xf7fdffb1 │ │ │ │ + movwcs fp, #6753 @ 0x1a61 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94258 │ │ │ │ + blcs 0x941c0 │ │ │ │ @ instruction: 0x83a4f001 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x15c13cc │ │ │ │ + bge 0x1601334 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf8a5 │ │ │ │ - movwcs fp, #6728 @ 0x1a48 │ │ │ │ + @ instruction: 0xf7fdf8a7 │ │ │ │ + movwcs fp, #6729 @ 0x1a49 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x94288 │ │ │ │ + blcs 0x941f0 │ │ │ │ ldrhi pc, [r5, #-1]! │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0xfc13fc │ │ │ │ + bge 0x1001364 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - stc2l 7, cr15, [r8], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8b0f7fc │ │ │ │ - blt 0xd02214 │ │ │ │ + @ instruction: 0xf8b2f7fc │ │ │ │ + blt 0xd4217c │ │ │ │ vsubl.s8 q9, d0, d1 │ │ │ │ - b 0x184a68 │ │ │ │ + b 0x1849d0 │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0021f80 │ │ │ │ addsmi r8, r3, #138 @ 0x8a │ │ │ │ rsbshi pc, sl, r2 │ │ │ │ @ instruction: 0xf0022b00 │ │ │ │ @ instruction: 0x46218091 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2], #-1000 @ 0xfffffc18 │ │ │ │ + ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ @ instruction: 0xf57d0321 │ │ │ │ - stmdbge r4, {r0, r1, r2, r4, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r4, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fdff25 │ │ │ │ - movwcs fp, #6674 @ 0x1a12 │ │ │ │ + @ instruction: 0xf7fdff27 │ │ │ │ + movwcs fp, #6675 @ 0x1a13 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x942f4 │ │ │ │ + blcs 0x9425c │ │ │ │ strhi pc, [lr, #-1] │ │ │ │ svcne 0x0080f5b3 │ │ │ │ - bge 0x241468 │ │ │ │ + bge 0x2813d0 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdbge r4, {r0, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fdf89b │ │ │ │ - andcs fp, r1, #4096000 @ 0x3e8000 │ │ │ │ + @ instruction: 0xf7fdf89d │ │ │ │ + andcs fp, r1, #4112384 @ 0x3ec000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ movweq lr, #10756 @ 0x2a04 │ │ │ │ svcne 0x0080f5b3 │ │ │ │ strbhi pc, [lr], r1 @ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0xa5da0 │ │ │ │ + blcs 0xa5d08 │ │ │ │ ldrbhi pc, [r5], r1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - msreq CPSR_s, #257024 @ 0x3ec00 │ │ │ │ - stmibge r0!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_s, #259072 @ 0x3f400 │ │ │ │ + stmibge r1!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ - ldmiblt fp, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 5, pc, cr4, cr11, {7} │ │ │ │ + ldmiblt ip, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ strhi pc, [sp], -r1 │ │ │ │ @ instruction: 0xf001429a │ │ │ │ @ instruction: 0xf41480b4 │ │ │ │ @ instruction: 0xf0415580 │ │ │ │ strtmi r8, [r1], -fp, asr #1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1f422da │ │ │ │ + blx 0xfe242242 │ │ │ │ vadd.i8 d25, d8, d7 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0x462b0233 │ │ │ │ - bl 0x12e710 │ │ │ │ + bl 0x12e678 │ │ │ │ ldrtmi r0, [r0], -r0, lsl #5 │ │ │ │ ldmcs r0!, {r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x20422fc │ │ │ │ - ldmiblt r9!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0xfe0c2264 │ │ │ │ + ldmiblt sl!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d8, d4 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x104c08 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x104b70 │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ - blcs 0xfe8c2698 │ │ │ │ + blcs 0xfe8c2600 │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - @ instruction: 0xf9b8f7fc │ │ │ │ + @ instruction: 0xf9baf7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fdaa27 │ │ │ │ @ instruction: 0xf3c4b9f9 │ │ │ │ vsubl.u8 q10, d4, d0 │ │ │ │ andcc r3, r1, #0, 6 │ │ │ │ andls r9, r5, #8, 6 @ 0x20000000 │ │ │ │ - bl 0x1467fc │ │ │ │ + bl 0x146764 │ │ │ │ @ instruction: 0xf3c40342 │ │ │ │ @ instruction: 0xf0013242 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movtmi pc, #9156 @ 0x23c4 @ │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ vsubw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf8d20342 │ │ │ │ movwls r2, #31584 @ 0x7b60 │ │ │ │ movtne pc, #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mcrrge 4, 3, pc, fp, cr14 @ │ │ │ │ stmiblt lr, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc pc, #964 @ 0x3c4 @ │ │ │ │ movwls r3, #33281 @ 0x8201 │ │ │ │ stmdbeq r1!, {r0, r2, r9, ip, pc} │ │ │ │ movteq lr, #11011 @ 0x2b03 │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r8, r1 @ p-variant is OBSOLETE │ │ │ │ subseq r4, r2, r0, lsr r6 │ │ │ │ vhsub.s8 d25, d8, d4 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x104cb4 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x104c1c │ │ │ │ vsubl.u8 q8, d20, d3 │ │ │ │ movwmi r4, #45890 @ 0xb342 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ ldrsbcs pc, [r0, #130] @ 0x82 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - @ instruction: 0xf962f7fc │ │ │ │ + @ instruction: 0xf964f7fc │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fdac80 │ │ │ │ vst2.32 {d11,d13}, [r4 :128], r3 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ orrhi pc, sp, #1073741824 @ 0x40000000 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ tstphi r1, r2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf57d00e7 │ │ │ │ - strtmi sl, [r1], -fp, lsr #18 │ │ │ │ + strtmi sl, [r1], -ip, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf992f7fa │ │ │ │ + @ instruction: 0xf9b2f7fa │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x155d08 │ │ │ │ + bl 0x155c70 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fb29a0 │ │ │ │ - @ instruction: 0xf7fdfa95 │ │ │ │ - bcs 0x1328b0 │ │ │ │ + @ instruction: 0xf7fdfa97 │ │ │ │ + bcs 0x13281c │ │ │ │ adcmi sp, r9, #1073741825 @ 0x40000001 │ │ │ │ - ldmdbge r0, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdbge r1, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d4281 │ │ │ │ - vmla.i8 d26, d8, d13 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bl 0x14513c │ │ │ │ + vmla.i8 d26, d8, d14 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x1450a4 │ │ │ │ stmdbge r4, {r1, r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ ldmcs r0, {r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9c4f7fc │ │ │ │ - ldmlt pc!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ + @ instruction: 0xf9c6f7fc │ │ │ │ + stmdblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ vmvn.i32 d20, #-1073741824 @ 0xc0000000 │ │ │ │ movwcs r3, #1602 @ 0x642 │ │ │ │ stmib sp, {r0, r2, r4, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r2, [r4, #-769] @ 0xfffffcff │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ ldrmi r9, [sl], -r5, lsl #4 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fdfbbf │ │ │ │ - ldcvs 8, cr11, [r3, #-904]! @ 0xfffffc78 │ │ │ │ + @ instruction: 0xf7fdfbc1 │ │ │ │ + ldcvs 8, cr11, [r3, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 13, sl, fp, cr11 │ │ │ │ + mrrcvs 8, 13, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmge r6, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmge r7, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x104db0 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x104d18 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00a8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfb19 │ │ │ │ - ldcvs 8, cr11, [r3, #-720]! @ 0xfffffd30 │ │ │ │ + @ instruction: 0xf7fdfb1b │ │ │ │ + ldcvs 8, cr11, [r3, #-724]! @ 0xfffffd2c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 10, sl, fp, cr13 │ │ │ │ + mrrcvs 8, 10, sl, fp, cr14 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmiage r8!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmiage r9!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x104e0c │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x104d74 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0098f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfaeb │ │ │ │ - movwcs fp, #2182 @ 0x886 │ │ │ │ + @ instruction: 0xf7fdfaed │ │ │ │ + movwcs fp, #2183 @ 0x887 │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ ldrmi r4, [sl], -r1, lsl #11 │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ movwls r0, #34056 @ 0x8508 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf0062f88 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ vshl.s8 q8, q1, q4 │ │ │ │ - vrsra.s64 d23, d5, #64 │ │ │ │ + vqdmlal.s q11, d16, d1[7] │ │ │ │ teqmi lr, #1275068416 @ 0x4c000000 │ │ │ │ strls r4, [r4], -ip, lsr #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfac3 │ │ │ │ - ldcvs 8, cr11, [r3, #-376]! @ 0xfffffe88 │ │ │ │ + @ instruction: 0xf7fdfac5 │ │ │ │ + ldcvs 8, cr11, [r3, #-380]! @ 0xfffffe84 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr8 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r2, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r3, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x104eb8 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x104e20 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00d8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfa95 │ │ │ │ - ldcvs 8, cr11, [r3, #-192]! @ 0xffffff40 │ │ │ │ + @ instruction: 0xf7fdfa97 │ │ │ │ + ldcvs 8, cr11, [r3, #-196]! @ 0xffffff3c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ - mrrcvs 8, 2, sl, fp, cr9 │ │ │ │ + mrrcvs 8, 2, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmdage r4!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + stmdage r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x104f14 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x104e7c │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00c8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fdfa67 │ │ │ │ - strtmi fp, [r1], -r2, lsl #16 │ │ │ │ + @ instruction: 0xf7fdfa69 │ │ │ │ + strtmi fp, [r1], -r3, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf920f7fa │ │ │ │ - blcs 0x12055c │ │ │ │ + @ instruction: 0xf938f7fa │ │ │ │ + blcs 0x1204c4 │ │ │ │ ldrhi pc, [sl, #-769] @ 0xfffffcff │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf042851b │ │ │ │ vqsub.s8 d24, d4, d31 │ │ │ │ - vmlal.s , d0, d1[0] │ │ │ │ + vmlal.s q8, d16, d1[6] │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r2, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fa9309 │ │ │ │ - stmdals r7, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fc28a0 │ │ │ │ - @ instruction: 0xf7fcf895 │ │ │ │ - stcleq 15, cr11, [r5], #832 @ 0x340 │ │ │ │ + @ instruction: 0xf7fcf897 │ │ │ │ + stcleq 15, cr11, [r5], #836 @ 0x344 │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #10 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a2300 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ stmdbge r4, {r0, r3, r8, r9, ip, pc} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0xfe4c2704 │ │ │ │ - svclt 0x00b3f7fc │ │ │ │ - blvs 0xfe71fbec │ │ │ │ + blx 0xfe54266c │ │ │ │ + svclt 0x00b4f7fc │ │ │ │ + blvs 0xfe71fb54 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00acf43c │ │ │ │ + svcge 0x00adf43c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-4007] @ 0xfffff059 │ │ │ │ + strls sl, [r7, #-4008] @ 0xfffff058 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf9eaf7fb │ │ │ │ - svclt 0x0085f7fc │ │ │ │ + @ instruction: 0xf9ecf7fb │ │ │ │ + svclt 0x0086f7fc │ │ │ │ strls r2, [r7, #-768] @ 0xfffffd00 │ │ │ │ ldrmi r0, [sl], -r5, ror #25 │ │ │ │ andls r4, r9, #48, 12 @ 0x3000000 │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf00508a2 │ │ │ │ @ instruction: 0xf0020508 │ │ │ │ teqmi r5, #8, 4 @ 0x80000000 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ movwls r0, #34114 @ 0x8542 │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ movwcs r9, #4613 @ 0x1205 │ │ │ │ vsubl.u8 q9, d4, d2 │ │ │ │ strls r4, [r6], #-1153 @ 0xfffffb7f │ │ │ │ - blx 0x11c279c │ │ │ │ - svclt 0x0067f7fc │ │ │ │ + blx 0x1242704 │ │ │ │ + svclt 0x0068f7fc │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x105090 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x104ff8 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0058f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf9a9 │ │ │ │ - @ instruction: 0xf414bf44 │ │ │ │ + @ instruction: 0xf7fcf9ab │ │ │ │ + @ instruction: 0xf414bf45 │ │ │ │ @ instruction: 0xf47c2340 │ │ │ │ - stmiaeq r2!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, sp, pc} │ │ │ │ + stmiaeq r2!, {r6, r8, r9, sl, fp, sp, pc} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldrtmi r9, [r0], -r9, lsl #10 │ │ │ │ vqdmulh.s q8, q10, d1[5] │ │ │ │ vmlsl.u , d4, d2[0] │ │ │ │ tstmi r4, #1107296256 @ 0x42000000 │ │ │ │ stmdbge r4, {r1, r2, r8, r9, ip, pc} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ - @ instruction: 0x13b9f248 │ │ │ │ + tstpne r1, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - eoreq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + sbcsvc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strls r4, [r5], #-821 @ 0xfffffccb │ │ │ │ @ instruction: 0xf7fb9504 │ │ │ │ - @ instruction: 0xf7fcf985 │ │ │ │ - @ instruction: 0xf5b3bf20 │ │ │ │ + @ instruction: 0xf7fcf987 │ │ │ │ + @ instruction: 0xf5b3bf21 │ │ │ │ @ instruction: 0xf47c5f84 │ │ │ │ - @ instruction: 0xf404af1b │ │ │ │ + @ instruction: 0xf404af1c │ │ │ │ @ instruction: 0xf5b31340 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r3, sl, asr #12 │ │ │ │ - svcge 0x0012f57c │ │ │ │ + svcge 0x0013f57c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x244650 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x244638 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmdbcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf87cf7fb │ │ │ │ - mrclt 7, 7, APSR_nzcv, cr13, cr12, {7} │ │ │ │ + @ instruction: 0xf87ef7fb │ │ │ │ + mrclt 7, 7, APSR_nzcv, cr14, cr12, {7} │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ ldrtmi r0, [r0], -r2, lsr #17 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbcc pc, [r2], -r4, asr #7 @ │ │ │ │ @ instruction: 0xf0024335 │ │ │ │ strls r0, [r4, #-520] @ 0xfffffdf8 │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ movwcs r4, #810 @ 0x32a │ │ │ │ stmdbge r4, {r0, r2, r9, ip, pc} │ │ │ │ vsubl.u8 q9, d4, d4 │ │ │ │ stmib sp, {r0, r7, sl, lr}^ │ │ │ │ strls r3, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - @ instruction: 0xf9bef7fb │ │ │ │ - mcrlt 7, 7, pc, cr1, cr12, {7} @ │ │ │ │ - blvs 0xfe71fd90 │ │ │ │ + @ instruction: 0xf9c0f7fb │ │ │ │ + mcrlt 7, 7, pc, cr2, cr12, {7} @ │ │ │ │ + blvs 0xfe71fcf8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 6, APSR_nzcv, cr10, cr12, {1} │ │ │ │ + mrcge 4, 6, APSR_nzcv, cr11, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - @ instruction: 0xf3c4aed5 │ │ │ │ + @ instruction: 0xf3c4aed6 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x00e8f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf918f7fb │ │ │ │ - mrclt 7, 5, APSR_nzcv, cr3, cr12, {7} │ │ │ │ - blvs 0xfe71fdec │ │ │ │ + @ instruction: 0xf91af7fb │ │ │ │ + mrclt 7, 5, APSR_nzcv, cr4, cr12, {7} │ │ │ │ + blvs 0xfe71fd54 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mcrge 4, 5, pc, cr12, cr12, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr13, cr12, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3751] @ 0xfffff159 │ │ │ │ + strls sl, [r7, #-3752] @ 0xfffff158 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8eaf7fb │ │ │ │ - mcrlt 7, 4, pc, cr5, cr12, {7} @ │ │ │ │ - blvs 0xfe71fe48 │ │ │ │ + @ instruction: 0xf8ecf7fb │ │ │ │ + mcrlt 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ + blvs 0xfe71fdb0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr14, cr12, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr15, cr12, {1} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3705] @ 0xfffff187 │ │ │ │ + strls sl, [r7, #-3706] @ 0xfffff186 │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf8bcf7fb │ │ │ │ - mrclt 7, 2, APSR_nzcv, cr7, cr12, {7} │ │ │ │ + @ instruction: 0xf8bef7fb │ │ │ │ + mrclt 7, 2, APSR_nzcv, cr8, cr12, {7} │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x129dfc │ │ │ │ + bl 0x129d64 │ │ │ │ ldrtmi r0, [r0], -r5, lsl #5 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ vsubw.u8 q9, q2, d0 │ │ │ │ @ instruction: 0xf0053742 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ strls r9, [r4], -r9, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf899 │ │ │ │ - strls fp, [r7, #-3636] @ 0xfffff1cc │ │ │ │ + @ instruction: 0xf7fcf89b │ │ │ │ + strls fp, [r7, #-3637] @ 0xfffff1cb │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8d20508 │ │ │ │ stmdbge r4, {r3, r5, r8, r9, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xf876f7fb │ │ │ │ - mrclt 7, 0, APSR_nzcv, cr1, cr12, {7} │ │ │ │ + @ instruction: 0xf878f7fb │ │ │ │ + mrclt 7, 0, APSR_nzcv, cr2, cr12, {7} │ │ │ │ vabal.u8 , d4, d7 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ - bl 0x10533c │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ + bl 0x1052a4 │ │ │ │ strls r0, [r6, #-645] @ 0xfffffd7b │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ vqdmulh.s q8, q10, d2[5] │ │ │ │ movwcs r3, #1858 @ 0x742 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0018f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ strls r3, [r4], -r8, lsl #6 │ │ │ │ @ instruction: 0xf7fb9405 │ │ │ │ - @ instruction: 0xf7fcf853 │ │ │ │ - strls fp, [r7, #-3566] @ 0xfffff212 │ │ │ │ + @ instruction: 0xf7fcf855 │ │ │ │ + strls fp, [r7, #-3567] @ 0xfffff211 │ │ │ │ stmiaeq r2!, {r0, r2, r5, r6, r7, sl, fp} │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ vabal.u8 q8, d4, d8 │ │ │ │ teqmi r5, #69206016 @ 0x4200000 │ │ │ │ andeq pc, r8, #2 │ │ │ │ vabal.u8 , d4, d4 │ │ │ │ @ instruction: 0x432a0542 │ │ │ │ andls r2, r5, #0, 6 │ │ │ │ andcs sl, r1, #4, 18 @ 0x10000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fcf8af │ │ │ │ - movwcs fp, #3538 @ 0xdd2 │ │ │ │ + @ instruction: 0xf7fcf8b1 │ │ │ │ + movwcs fp, #3539 @ 0xdd3 │ │ │ │ stcleq 5, cr9, [r5], #28 │ │ │ │ @ instruction: 0x4630461a │ │ │ │ vsubl.u8 , d4, d9 │ │ │ │ stmiaeq r2!, {r1, r6, r9, sl, ip, sp} │ │ │ │ streq pc, [r8, #-5] │ │ │ │ andeq pc, r8, #2 │ │ │ │ strls r4, [r4, #-821] @ 0xfffffccb │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432a9308 │ │ │ │ andls sl, r5, #4, 18 @ 0x10000 │ │ │ │ andcs r2, r0, #67108864 @ 0x4000000 │ │ │ │ strmi pc, [r1], #964 @ 0x3c4 │ │ │ │ @ instruction: 0xf7fb9406 │ │ │ │ - @ instruction: 0xf7fcf891 │ │ │ │ - @ instruction: 0xf3c4bdb4 │ │ │ │ + @ instruction: 0xf7fcf893 │ │ │ │ + @ instruction: 0xf3c4bdb5 │ │ │ │ vrshl.s8 d20, d1, d24 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ strls r0, [r6, #-563] @ 0xfffffdcd │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ stmiaeq r5!, {r4, r5, r9, sl, lr} │ │ │ │ movwcs r0, #3302 @ 0xce6 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ streq pc, [r8, #-5] │ │ │ │ svccs 0x0068f8d2 │ │ │ │ @ instruction: 0xf006a904 │ │ │ │ vrsubhn.i16 d16, q2, q4 │ │ │ │ teqmi lr, #1107296256 @ 0x42000000 │ │ │ │ stmib sp, {r2, r3, r5, r8, r9, lr}^ │ │ │ │ movwls r3, #37639 @ 0x9307 │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xfff6f7fa │ │ │ │ - ldclt 7, cr15, [r1, #1008] @ 0x3f0 │ │ │ │ - blvs 0xfe720030 │ │ │ │ + @ instruction: 0xfff8f7fa │ │ │ │ + ldclt 7, cr15, [r2, #1008] @ 0x3f0 │ │ │ │ + blvs 0xfe71ff98 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - stcge 4, cr15, [sl, #240] @ 0xf0 │ │ │ │ + stcge 4, cr15, [fp, #240] @ 0xf0 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - strls sl, [r7, #-3461] @ 0xfffff27b │ │ │ │ + strls sl, [r7, #-3462] @ 0xfffff27a │ │ │ │ strmi pc, [r1, #964] @ 0x3c4 │ │ │ │ - addsvc pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + sbcvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r5, #2048 @ 0x800 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #10 │ │ │ │ stcleq 8, cr0, [r6], #660 @ 0x294 │ │ │ │ strbcc pc, [r2, -r4, asr #7] @ │ │ │ │ @ instruction: 0xf0052300 │ │ │ │ @ instruction: 0xf8520508 │ │ │ │ stmdbge r4, {r4, r5, r6, r7, sl, fp, sp} │ │ │ │ streq pc, [r8], -r6 │ │ │ │ strbeq pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0x432c433e │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ strls r9, [r5], #-1540 @ 0xfffff9fc │ │ │ │ - @ instruction: 0xffc8f7fa │ │ │ │ - stcllt 7, cr15, [r3, #-1008]! @ 0xfffffc10 │ │ │ │ + @ instruction: 0xffcaf7fa │ │ │ │ + stcllt 7, cr15, [r4, #-1008]! @ 0xfffffc10 │ │ │ │ addcs r0, r0, #10682368 @ 0xa30000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ smlalbteq pc, r2, r4, r3 @ │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ movwmi r4, #45090 @ 0xb022 │ │ │ │ svccc 0x0000f5b2 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -119349,261 +119311,261 @@ │ │ │ │ teqphi r1, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0012a00 │ │ │ │ stmib sp, {r0, r3, r6, r7, r8, sl, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xf84cf7fc │ │ │ │ + @ instruction: 0xf84ef7fc │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca986 │ │ │ │ @ instruction: 0xf8d1bda9 │ │ │ │ @ instruction: 0x46302a70 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ - stmdacs r0, {r0, r1, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r0, #496]! @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - stcge 4, cr15, [lr, #-496]! @ 0xfffffe10 │ │ │ │ + stcge 4, cr15, [pc, #-496]! @ 0x8499c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r1, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r3, #-240]! @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8d1bad4 │ │ │ │ @ instruction: 0x46302a10 │ │ │ │ @ instruction: 0xf7fca904 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #496] @ 0x1f0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldcge 4, cr15, [r0, #-496] @ 0xfffffe10 │ │ │ │ + ldcge 4, cr15, [r1, #-496] @ 0xfffffe10 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - ldmib sp, {r0, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r2, sl, #4, 6 @ 0x10000000 │ │ │ │ - stcge 4, cr15, [r4, #-240] @ 0xffffff10 │ │ │ │ + stcge 4, cr15, [r5, #-240] @ 0xffffff10 │ │ │ │ @ instruction: 0xf7fd2302 │ │ │ │ @ instruction: 0xf3c4b928 │ │ │ │ vhsub.s8 d21, d8, d1 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmib sp, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - bl 0x14e0ac │ │ │ │ + bl 0x14e014 │ │ │ │ strls r0, [r9, #-898] @ 0xfffffc7e │ │ │ │ ldrtmi r0, [r0], -r5, lsr #18 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stccs 8, cr15, [r8], {211} @ 0xd3 │ │ │ │ teqmi r5, #10682368 @ 0xa30000 │ │ │ │ strls sl, [r4, #-2308] @ 0xfffff6fc │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ - @ instruction: 0xf7fcfa31 │ │ │ │ - @ instruction: 0x4621bcde │ │ │ │ + @ instruction: 0xf7fcfa33 │ │ │ │ + @ instruction: 0x4621bcdf │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 4, pc, cr10, cr9, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr6, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ pkhtbcs pc, r0, r2, asr #17 @ │ │ │ │ - ldc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ - stcllt 7, cr15, [sp], {252} @ 0xfc │ │ │ │ + ldc2 7, cr15, [r4, #1004] @ 0x3ec │ │ │ │ + stcllt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x2846d8 │ │ │ │ + bls 0x284670 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d65bc │ │ │ │ + bl 0x1d6524 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb25c0 │ │ │ │ - @ instruction: 0xf7fcfd81 │ │ │ │ - @ instruction: 0x4621bcbc │ │ │ │ + @ instruction: 0xf7fcfd83 │ │ │ │ + @ instruction: 0x4621bcbd │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 3, pc, cr8, cr9, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr4, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2650f8d2 │ │ │ │ - ldc2l 7, cr15, [r0, #-1004]! @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [fp], #1008 @ 0x3f0 │ │ │ │ + ldc2l 7, cr15, [r2, #-1004]! @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ stmdacs r0!, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - @ instruction: 0xf7fcf96f │ │ │ │ - @ instruction: 0x4621bc9a │ │ │ │ + @ instruction: 0xf7fcf971 │ │ │ │ + @ instruction: 0x4621bc9b │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - mcr2 7, 2, pc, cr6, cr9, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr2, cr9, {7} │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2620f8d2 │ │ │ │ - stc2l 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ - stclt 7, cr15, [r9], {252} @ 0xfc │ │ │ │ + ldc2l 7, cr15, [r0, #-1004] @ 0xfffffc14 │ │ │ │ + stclt 7, cr15, [sl], {252} @ 0xfc │ │ │ │ andcc pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1695a0 │ │ │ │ + bl 0x169508 │ │ │ │ vsubw.u8 q8, q10, d2 │ │ │ │ vmlal.u , d4, d2[0] │ │ │ │ ldrtmi r4, [r0], -r2, asr #2 │ │ │ │ andls r0, r4, #82 @ 0x52 │ │ │ │ - blcs 0x18c30e0 │ │ │ │ + blcs 0x18c3048 │ │ │ │ movwls r2, #21248 @ 0x5300 │ │ │ │ @ instruction: 0xf0030923 │ │ │ │ movwmi r0, #45832 @ 0xb308 │ │ │ │ movwls sl, #26884 @ 0x6904 │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ vsubw.u8 , q2, d7 │ │ │ │ movwls r1, #37696 @ 0x9340 │ │ │ │ - stc2 7, cr15, [ip], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [lr], {251} @ 0xfb │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca8b4 │ │ │ │ - bl 0x1f40f4 │ │ │ │ + bl 0x1f405c │ │ │ │ stmib sp, {r0, r7, r8, sl}^ │ │ │ │ andls r2, r6, r4, lsl #6 │ │ │ │ tstls r7, r0, lsr r6 │ │ │ │ @ instruction: 0xf8d5a904 │ │ │ │ movwcs r2, #2544 @ 0x9f0 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf926f7fc │ │ │ │ - mrrclt 7, 15, pc, r1, cr12 @ │ │ │ │ + @ instruction: 0xf928f7fc │ │ │ │ + mrrclt 7, 15, pc, r2, cr12 @ │ │ │ │ streq lr, [r1, #2821] @ 0xb05 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ ldrtmi r9, [r0], -r6 │ │ │ │ stmdbge r4, {r0, r1, r2, r8, ip, pc} │ │ │ │ - bcs 0x14c3148 │ │ │ │ + bcs 0x14c30b0 │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7fc9309 │ │ │ │ - @ instruction: 0xf7fcf915 │ │ │ │ - vqdmulh.s , q2, d0[0] │ │ │ │ + @ instruction: 0xf7fcf917 │ │ │ │ + vqdmulh.s , q2, d1[0] │ │ │ │ movwls r5, #37377 @ 0x9201 │ │ │ │ movwcs lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x1472ac │ │ │ │ + bl 0x147214 │ │ │ │ ldrtmi r0, [r0], -r2, lsl #7 │ │ │ │ streq pc, [r8, #-5] │ │ │ │ strbmi pc, [r2], -r4, asr #7 @ │ │ │ │ stmdbge r4, {r0, r2, r4, r5, r8, r9, lr} │ │ │ │ ldclcs 8, cr15, [r8], #-844 @ 0xfffffcb4 │ │ │ │ strls r0, [r4, #-2211] @ 0xfffff75d │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ strbeq pc, [r2, #-964] @ 0xfffffc3c @ │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc3405 │ │ │ │ - @ instruction: 0xf7fcf96f │ │ │ │ - @ instruction: 0x4621bc1c │ │ │ │ + @ instruction: 0xf7fcf971 │ │ │ │ + @ instruction: 0x4621bc1d │ │ │ │ movwls sl, #38916 @ 0x9804 │ │ │ │ - stc2l 7, cr15, [r8, #996] @ 0x3e4 │ │ │ │ + ldc2l 7, cr15, [r4, #996] @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ ldrbcs pc, [r0, #2258]! @ 0x8d2 @ │ │ │ │ - ldc2l 7, cr15, [r0], {251} @ 0xfb │ │ │ │ - stclt 7, cr15, [fp], {252} @ 0xfc │ │ │ │ + ldc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ + stclt 7, cr15, [ip], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x284554 │ │ │ │ + bls 0x2844ec │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6740 │ │ │ │ + bl 0x1d66a8 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2720 │ │ │ │ - @ instruction: 0xf7fcfcbf │ │ │ │ - @ instruction: 0x4621bbfa │ │ │ │ + @ instruction: 0xf7fcfcc1 │ │ │ │ + @ instruction: 0x4621bbfb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - @ instruction: 0xf648fc7f │ │ │ │ - vorr.i32 d16, #1024 @ 0x00000400 │ │ │ │ - bls 0x205b74 │ │ │ │ + vfma.f32 d31, d24, d15 │ │ │ │ + vqdmlal.s , d0, d0[1] │ │ │ │ + bls 0x205adc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ - stc2l 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ + ldc2l 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ sha1c.32 q13, q4, │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ @ instruction: 0xf7fe0533 │ │ │ │ @ instruction: 0xf5b3bb27 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b38003 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - @ instruction: 0x4621abd5 │ │ │ │ + @ instruction: 0x4621abd6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xcc2eda │ │ │ │ - bllt 0xff302ee0 │ │ │ │ + blx 0xd42e42 │ │ │ │ + bllt 0xff342e48 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ ldrhi pc, [sl], #-1 │ │ │ │ @ instruction: 0xf57c00e2 │ │ │ │ - @ instruction: 0x4621abbf │ │ │ │ + strtmi sl, [r1], -r0, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ + mcrr2 7, 15, pc, r6, cr9 @ │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1567e0 │ │ │ │ + bl 0x156748 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2940 │ │ │ │ - @ instruction: 0xf7fcfd29 │ │ │ │ - @ instruction: 0xf5b2bbaa │ │ │ │ + @ instruction: 0xf7fcfd2b │ │ │ │ + @ instruction: 0xf5b2bbab │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf1b287c2 │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -r1, lsr #23 │ │ │ │ + strtmi sl, [r1], -r2, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r2, #996] @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfffc2f40 │ │ │ │ - bllt 0xfe602f48 │ │ │ │ + blx 0x42ea8 │ │ │ │ + bllt 0xfe642eb0 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ msrhi CPSR_fxc, #1 │ │ │ │ @ instruction: 0xf57c00e0 │ │ │ │ - strtmi sl, [r1], -fp, lsl #23 │ │ │ │ + strtmi sl, [r1], -ip, lsl #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xffd42f5e │ │ │ │ + ldc2 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x156848 │ │ │ │ + bl 0x1567b0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7fa2900 │ │ │ │ - @ instruction: 0xf7fcfcf5 │ │ │ │ - @ instruction: 0xf404bb76 │ │ │ │ + @ instruction: 0xf7fcfcf7 │ │ │ │ + @ instruction: 0xf404bb77 │ │ │ │ strteq r1, [r2], -r0, asr #6 │ │ │ │ adcshi pc, r8, r1, lsl #2 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strbhi pc, [r3], #-1 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243dc4 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x243dac │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x10c3318 │ │ │ │ - blx 0xfea42fba │ │ │ │ - bllt 0x1682fc4 │ │ │ │ + blcs 0x10c3280 │ │ │ │ + blx 0xfeac2f22 │ │ │ │ + bllt 0x16c2f2c │ │ │ │ @ instruction: 0xf1010623 │ │ │ │ vhadd.s8 q12, q7, │ │ │ │ vsubw.s8 q8, q0, d15 │ │ │ │ eormi r0, r3, lr, ror r3 │ │ │ │ vsubl.s8 q9, d0, d13 │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ ldrbthi pc, [r9], #1 @ │ │ │ │ @@ -119614,22 +119576,22 @@ │ │ │ │ strhi pc, [r6, #-1]! │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ teqphi pc, #1 @ p-variant is OBSOLETE │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243d5c │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x243d44 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfe8c3380 │ │ │ │ - blx 0x1d43022 │ │ │ │ - bllt 0x98302c │ │ │ │ + bcs 0xfe8c32e8 │ │ │ │ + blx 0x1dc2f8a │ │ │ │ + bllt 0x9c2f94 │ │ │ │ svcne 0x0078f5b2 │ │ │ │ strthi pc, [fp], #-1 │ │ │ │ @ instruction: 0xf001428a │ │ │ │ @ instruction: 0xf5b28141 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ @ instruction: 0xf5b28456 │ │ │ │ @ instruction: 0xf0011f50 │ │ │ │ @@ -119639,108 +119601,108 @@ │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3857d │ │ │ │ @ instruction: 0xf0411f48 │ │ │ │ @ instruction: 0x4621813b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - stc2l 7, cr15, [r4, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c655c │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c64c4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1760 @ 0x6e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ + ldc2l 7, cr15, [r6, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0x4621ab59 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r8], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ movwcs r9, #2567 @ 0xa07 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ usatcs pc, #16, r2, asr #17 @ │ │ │ │ - blx 0xfe8c30b6 │ │ │ │ - blt 0xff7830bc │ │ │ │ + blx 0xfe94301e │ │ │ │ + blt 0xff7c3024 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ - bge 0xff6422c4 │ │ │ │ + bge 0xff68222c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcfa13 │ │ │ │ - vst1.64 {d11-d12}, [r4], sl │ │ │ │ + @ instruction: 0xf7fcfa15 │ │ │ │ + vst1.64 {d11-d12}, [r4], fp │ │ │ │ strteq r1, [r0], -r0, asr #6 │ │ │ │ @ instruction: 0x81b9f101 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ eorhi pc, sl, #1 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x243c6c │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x243c54 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x4c3470 │ │ │ │ - blx 0xfff43110 │ │ │ │ - blt 0xfeb8311c │ │ │ │ + blcs 0x4c33d8 │ │ │ │ + blx 0xfffc3078 │ │ │ │ + blt 0xfebc3084 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0x6c3118 │ │ │ │ - bls 0x2ab54c │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + blx 0xec3080 │ │ │ │ + bls 0x2ab4b4 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x116a04 │ │ │ │ + bl 0x11696c │ │ │ │ stmdbge r4, {r0, r6, r9} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0xfe8c349c │ │ │ │ - blx 0xfefc3140 │ │ │ │ + blcs 0xfe8c3404 │ │ │ │ + blx 0xff0430a8 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fcadad │ │ │ │ @ instruction: 0xf1b3bafd │ │ │ │ @ instruction: 0xf47c5f80 │ │ │ │ - strtmi sl, [r1], -sp, lsl #21 │ │ │ │ + strtmi sl, [r1], -lr, lsl #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrrc2 7, 15, pc, ip, cr9 @ │ │ │ │ + stc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9e8f7fb │ │ │ │ - blt 0xfe103170 │ │ │ │ + @ instruction: 0xf9eaf7fb │ │ │ │ + blt 0xfe1430d8 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ movwhi pc, #32769 @ 0x8001 @ │ │ │ │ svcne 0x0048f5b3 │ │ │ │ ldrhi pc, [r6, #0]! │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ addmi r0, fp, #48, 2 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ strtmi r8, [r1], -r3, asr #11 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f93307 │ │ │ │ - blls 0x243d88 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x243d70 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmdacs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ + stc2l 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ strtmi sl, [r1], -r3, asr #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x4431c6 │ │ │ │ + blx 0xc4312e │ │ │ │ stmdbge r4, {r0, r1, r2, r8, r9, fp, ip, pc} │ │ │ │ - bl 0x1d6aa8 │ │ │ │ + bl 0x1d6a10 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2880 │ │ │ │ - @ instruction: 0xf7fcff1b │ │ │ │ - @ instruction: 0xf5b2ba46 │ │ │ │ + @ instruction: 0xf7fcff1d │ │ │ │ + @ instruction: 0xf5b2ba47 │ │ │ │ @ instruction: 0xf0011f78 │ │ │ │ addmi r8, sl, #1073741871 @ 0x4000002f │ │ │ │ strbthi pc, [fp], r0 @ │ │ │ │ svcne 0x0040f5b2 │ │ │ │ ldrbthi pc, [r5], #1 @ │ │ │ │ svcne 0x0050f5b2 │ │ │ │ strbthi pc, [r0], #1 @ │ │ │ │ @@ -119750,1742 +119712,1742 @@ │ │ │ │ addsmi r0, r3, #48, 4 │ │ │ │ @ instruction: 0x83b9f001 │ │ │ │ svcne 0x0048f5b3 │ │ │ │ strbthi pc, [r5], r0, asr #32 @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99509 │ │ │ │ - blls 0x24465c │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x2445cc │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2780f8d3 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1fc2450 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1fc23b8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - bls 0x28415c │ │ │ │ + bls 0x2840f4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ - bl 0x1d6b38 │ │ │ │ + bl 0x1d6aa0 │ │ │ │ @ instruction: 0xf8d20282 │ │ │ │ @ instruction: 0xf7fb2790 │ │ │ │ - @ instruction: 0xf7fcfac3 │ │ │ │ - @ instruction: 0x4621b9fe │ │ │ │ + @ instruction: 0xf7fcfac5 │ │ │ │ + @ instruction: 0x4621b9ff │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x18c327a │ │ │ │ - blvs 0xfe720764 │ │ │ │ + blx 0x1dc31e2 │ │ │ │ + blvs 0xfe7206cc │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f81c │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x26f784 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ stmdacs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - mrc2 7, 5, pc, cr2, cr11, {7} │ │ │ │ + mrc2 7, 5, pc, cr4, cr11, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa47 │ │ │ │ strtmi fp, [r1], -lr, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfc32c2 │ │ │ │ - blvs 0xfe7207ac │ │ │ │ + blx 0x14c322a │ │ │ │ + blvs 0xfe720714 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmibge r7!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - blls 0x26f9bc │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x26f924 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ubfxcs pc, r3, #17, #17 │ │ │ │ - mcr2 7, 4, pc, cr14, cr11, {7} @ │ │ │ │ + mrc2 7, 4, pc, cr0, cr11, {7} │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7feaa23 │ │ │ │ vst2.32 {d27,d29}, [pc :128], r4 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - stmibge lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ + stmibge pc!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf9ab │ │ │ │ - bcs 0xb39c8 │ │ │ │ - ldmibge lr, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf7fcf9ad │ │ │ │ + bcs 0xb3934 │ │ │ │ + ldmibge pc, {r2, r3, r4, r5, sl, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf4136c4b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - vmul.i8 d26, d24, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ - bl 0x146024 │ │ │ │ + vmul.i8 d26, d24, d10 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ + bl 0x145f8c │ │ │ │ stmdbge r4, {r7, r9} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr2, {6} │ │ │ │ - blx 0x14c3354 │ │ │ │ - stmiblt fp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + blx 0x15432bc │ │ │ │ + stmiblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43c2a00 │ │ │ │ - mcrrvs 9, 8, sl, fp, cr7 @ │ │ │ │ + mcrrvs 9, 8, sl, fp, cr8 @ │ │ │ │ svcvs 0x0060f413 │ │ │ │ - stmibge r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + stmibge r3, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2e78 │ │ │ │ - @ instruction: 0xf7fcfa39 │ │ │ │ - @ instruction: 0x4621b974 │ │ │ │ + @ instruction: 0xf7fcfa3b │ │ │ │ + @ instruction: 0x4621b975 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xff84338e │ │ │ │ + blx 0xff8c32f6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf952f7fb │ │ │ │ - stmdblt r7!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf954f7fb │ │ │ │ + stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r2, #89088 @ 0x15c00 │ │ │ │ - ldmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe720898 │ │ │ │ + rsceq pc, r2, #93184 @ 0x16c00 │ │ │ │ + ldmdbge sp, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + blvs 0xfe720800 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdbge r7, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2385 @ 0x951 │ │ │ │ + movwcs sl, #2386 @ 0x952 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vrshr.s64 d19, d9, #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfd39 │ │ │ │ - strtmi fp, [r1], -r6, asr #18 │ │ │ │ + @ instruction: 0xf7fcfd3b │ │ │ │ + strtmi fp, [r1], -r7, asr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x5c33ea │ │ │ │ + blx 0x7c3352 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf81ef7fb │ │ │ │ - ldmdblt r9!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf820f7fb │ │ │ │ + ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - bls 0x2438e4 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x2438b4 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xff0c3780 │ │ │ │ - blx 0x4c3422 │ │ │ │ + bcs 0xff0c36e8 │ │ │ │ + blx 0x54338a │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fca89d │ │ │ │ strtmi fp, [r1], -fp, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0x1043434 │ │ │ │ - blcs 0x121320 │ │ │ │ + blx 0x164339c │ │ │ │ + blcs 0x121288 │ │ │ │ cmpphi pc, #67108864 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ vqrdmulh.s d2, d1, d0 │ │ │ │ @ instruction: 0xf041834e │ │ │ │ vcge.s8 q12, q2, │ │ │ │ - vmlal.s , d16, d1[4] │ │ │ │ + vsubl.s8 , d16, d9 │ │ │ │ stmdbge r4, {r0, r1, r2, r9} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdals r7, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + stmdals r7, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb28c0 │ │ │ │ - @ instruction: 0xf7fcf9b3 │ │ │ │ - @ instruction: 0xf7f9b8ee │ │ │ │ - bls 0x243a10 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + @ instruction: 0xf7fcf9b5 │ │ │ │ + @ instruction: 0xf7f9b8ef │ │ │ │ + bls 0x2439f8 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x17c34ac │ │ │ │ - ldmlt sp, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blx 0x1843414 │ │ │ │ + ldmlt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf877 │ │ │ │ - stmiaeq r2!, {r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf879 │ │ │ │ + stmiaeq r2!, {r0, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ vaddl.u8 q8, d4, d2 │ │ │ │ @ instruction: 0xf0020342 │ │ │ │ - b 0x185d14 │ │ │ │ + b 0x185c7c │ │ │ │ tstmi sl, #0, 14 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ svccc 0x0000f5b7 │ │ │ │ andhi pc, r3, #1 │ │ │ │ rscshi pc, r7, r1, lsl #4 │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ stmib sp, {r2, r3, r4, r6, r7, r9, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ ldccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - blx 0x643526 │ │ │ │ + blx 0x6c348e │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fcacf2 │ │ │ │ strtmi fp, [r1], -fp, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x343536 │ │ │ │ + blx 0x3c349e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffbaf7fa │ │ │ │ - ldmlt r3, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xffbcf7fa │ │ │ │ + ldmlt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f93308 │ │ │ │ - stmdbge r4, {r0, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fcf80d │ │ │ │ - stmdage r4, {r1, r2, r7, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fcf80f │ │ │ │ + stmdage r4, {r0, r1, r2, r7, fp, ip, sp, pc} │ │ │ │ movwcs r4, #1569 @ 0x621 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1e43568 │ │ │ │ + blx 0x1f434d0 │ │ │ │ @ instruction: 0xf57c02e0 │ │ │ │ - ldcvs 8, cr10, [r3, #-492]! @ 0xfffffe14 │ │ │ │ + ldcvs 8, cr10, [r3, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 7, sl, fp, cr5 │ │ │ │ + mrrcvs 8, 7, sl, fp, cr6 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r0!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - subcc pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + rscscs pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - mrrc2 7, 15, pc, r8, cr10 @ │ │ │ │ - stmdalt r5!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrrc2 7, 15, pc, sl, cr10 @ │ │ │ │ + stmdalt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - vldmdbvs r3!, {s30-s80} │ │ │ │ + vldmdbvs r3!, {s30-s88} │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ - mrrcvs 8, 5, sl, fp, cr7 │ │ │ │ + mrrcvs 8, 5, sl, fp, cr8 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - ldmdage r2, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdage r3, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ movwls r4, #1584 @ 0x630 │ │ │ │ - submi pc, r5, #-1879048188 @ 0x90000004 │ │ │ │ + rsccc pc, sp, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ - ldc2 7, cr15, [sl], #-1000 @ 0xfffffc18 │ │ │ │ - stmdalt r7, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ + stmdalt r8, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - rsceq pc, r1, #225280 @ 0x37000 │ │ │ │ - ldmdage ip!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe720ad8 │ │ │ │ + rsceq pc, r1, #241664 @ 0x3b000 │ │ │ │ + ldmdage sp!, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ + blvs 0xfe720a40 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r6!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r7!, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2097 @ 0x831 │ │ │ │ + movwcs sl, #2098 @ 0x832 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ + vmlal.s q10, d0, d1[0] │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfc19 │ │ │ │ - strtmi fp, [r1], -r6, lsr #16 │ │ │ │ + @ instruction: 0xf7fcfc1b │ │ │ │ + strtmi fp, [r1], -r7, lsr #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9f4f7f9 │ │ │ │ - blvs 0xfe720b14 │ │ │ │ + @ instruction: 0xf9fcf7f9 │ │ │ │ + blvs 0xfe720a7c │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldmdage r8, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ + ldmdage r9, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - movwcs sl, #2067 @ 0x813 │ │ │ │ + movwcs sl, #2068 @ 0x814 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vmlal.s q10, d16, d1[7] │ │ │ │ + vrshr.s64 d20, d5, #64 │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fcfbfb │ │ │ │ - strtmi fp, [r1], -r8, lsl #16 │ │ │ │ + @ instruction: 0xf7fcfbfd │ │ │ │ + strtmi fp, [r1], -r9, lsl #16 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf9d6f7f9 │ │ │ │ - blvs 0xfe720b50 │ │ │ │ + @ instruction: 0xf9def7f9 │ │ │ │ + blvs 0xfe720ab8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - svcge 0x00faf43b │ │ │ │ + svcge 0x00fbf43b │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43b6f60 │ │ │ │ - movwcs sl, #4085 @ 0xff5 │ │ │ │ + movwcs sl, #4086 @ 0xff6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ vcgt.s8 d25, d9, d0 │ │ │ │ - vrshr.s64 d19, d13, #64 │ │ │ │ + vmlal.s , d0, d1[1] │ │ │ │ @ instruction: 0xf7fa0207 │ │ │ │ - @ instruction: 0xf7fbfbdd │ │ │ │ - andcs fp, r0, #936 @ 0x3a8 │ │ │ │ - cmppeq sp, #72, 12 @ p-variant is OBSOLETE @ 0x4800000 │ │ │ │ + @ instruction: 0xf7fbfbdf │ │ │ │ + strcs fp, [r0], #-4075 @ 0xfffff015 │ │ │ │ + @ instruction: 0x73b5f248 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ - addcc pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + eorscc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf89ef7fb │ │ │ │ - svclt 0x00d9f7fb │ │ │ │ - @ instruction: 0xf6482200 │ │ │ │ - vqdmlal.s , d0, d1[1] │ │ │ │ + @ instruction: 0xf8a0f7fb │ │ │ │ + svclt 0x00daf7fb │ │ │ │ + @ instruction: 0xf6482400 │ │ │ │ + vrsra.s64 d16, d13, #64 │ │ │ │ stmib sp, {r0, r1, r4, r8, r9}^ │ │ │ │ - vhsub.s8 d23, d8, d6 │ │ │ │ - vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ + vshl.s8 d18, d6, d8 │ │ │ │ + vrshr.s64 q9, , #64 │ │ │ │ stmib sp, {r0, r1, r2, r9}^ │ │ │ │ @ instruction: 0xf7fb5508 │ │ │ │ - @ instruction: 0xf7fbf88d │ │ │ │ - andcs fp, r0, #200, 30 @ 0x320 │ │ │ │ - @ instruction: 0x13adf648 │ │ │ │ + @ instruction: 0xf7fbf88f │ │ │ │ + strcs fp, [r0], #-4041 @ 0xfffff037 │ │ │ │ + movwne pc, #22088 @ 0x5648 @ │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - andvc lr, r6, #3358720 @ 0x334000 │ │ │ │ - sbcscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + strcs lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + addcc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf87cf7fb │ │ │ │ - svclt 0x00b7f7fb │ │ │ │ + @ instruction: 0xf87ef7fb │ │ │ │ + svclt 0x00b8f7fb │ │ │ │ orrcs r0, r0, r7, ror #18 │ │ │ │ smlabteq r2, r0, r2, pc @ │ │ │ │ movteq pc, #9156 @ 0x23c4 @ │ │ │ │ strdmi r0, [r1], -sl @ │ │ │ │ andeq pc, r8, #2 │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x1456398 │ │ │ │ + b 0x1456300 │ │ │ │ vmov.i16 d19, #196 @ 0x00c4 │ │ │ │ @ instruction: 0xf5b13303 │ │ │ │ @ instruction: 0xf0013f00 │ │ │ │ vrhadd.s8 d8, d1, d0 │ │ │ │ stmdbcs r0, {r0, r3, r4, r5, pc} │ │ │ │ tstphi r9, r1 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fb9306 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [pc], #-248 @ 0x8566c │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [pc], #-248 @ 0x855d4 │ │ │ │ svclt 0x00f8f7fb │ │ │ │ @ instruction: 0xf43b2a00 │ │ │ │ - mcrrvs 15, 8, sl, fp, cr9 │ │ │ │ + mcrrvs 15, 8, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - svcge 0x0084f43b │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + svcge 0x0085f43b │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ addeq lr, r0, #3072 @ 0xc00 │ │ │ │ movwcs sl, #2308 @ 0x904 │ │ │ │ @ instruction: 0xf8d24630 │ │ │ │ @ instruction: 0xf7fb2d58 │ │ │ │ - @ instruction: 0xf7fbf83b │ │ │ │ - qsub16mi fp, r1, r6 │ │ │ │ + @ instruction: 0xf7fbf83d │ │ │ │ + qsub16mi fp, r1, r7 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf894f7f9 │ │ │ │ - rsceq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + @ instruction: 0xf8acf7f9 │ │ │ │ + addseq pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xb428b0 │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xb42818 │ │ │ │ svclt 0x00ccf7fb │ │ │ │ - blvs 0xfe720c90 │ │ │ │ + blvs 0xfe720bf8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge fp!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ vbic.i16 d26, #198 @ 0x00c6 │ │ │ │ @ instruction: 0xf1b84881 │ │ │ │ @ instruction: 0xf43b0f03 │ │ │ │ - ldrtmi sl, [r0], -pc, asr #30 │ │ │ │ - ldc2 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ + shsaxmi sl, r0, r0 │ │ │ │ + ldc2 7, cr15, [r6, #1004]! @ 0x3ec │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0x4630afb5 │ │ │ │ - @ instruction: 0xffb4f014 │ │ │ │ + @ instruction: 0xffb0f014 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf3c4afaf │ │ │ │ strteq r3, [r2], r2, asr #14 │ │ │ │ strbeq lr, [r7, -pc, asr #20] │ │ │ │ eorhi pc, r4, #1073741824 @ 0x40000000 │ │ │ │ stmdacs r2, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ andshi pc, ip, #67108864 @ 0x4000000 │ │ │ │ vsub.i8 d2, d1, d0 │ │ │ │ @ instruction: 0xf041821d │ │ │ │ @ instruction: 0xf09d8181 │ │ │ │ - pkhbtmi pc, r1, r9, lsl #30 @ │ │ │ │ - blx 0x17c1a98 │ │ │ │ + pkhbtmi pc, r1, r1, lsl #30 @ │ │ │ │ + blx 0x15c1a00 │ │ │ │ vrsubhn.i16 d20, q2, │ │ │ │ vmla.i q8, q2, d2[0] │ │ │ │ - bl 0x1a2830 │ │ │ │ + bl 0x1a2798 │ │ │ │ @ instruction: 0xf7eb0448 │ │ │ │ - vmla.i8 d31, d8, d3 │ │ │ │ - vaddw.s8 q11, q8, d20 │ │ │ │ - bl 0xc5d0c │ │ │ │ + vmla.i8 d31, d8, d19 │ │ │ │ + vsra.s64 , q2, #64 │ │ │ │ + bl 0xc5c74 │ │ │ │ strmi r0, [r2], -r4, lsl #3 │ │ │ │ strtmi r4, [r8], -fp, asr #12 │ │ │ │ ldcmi 8, cr15, [r8], {209} @ 0xd1 │ │ │ │ teqpeq r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ strmi r6, [r0, r9, lsl #16]! │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7d64630 │ │ │ │ - svcvs 0x00b3fdcf │ │ │ │ + svcvs 0x00b3fdfd │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ @ instruction: 0xf7fdaf77 │ │ │ │ strtmi fp, [r1], -r8, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xff20f7f8 │ │ │ │ + @ instruction: 0xff40f7f8 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ @ instruction: 0x46300333 │ │ │ │ stmdbge r4, {r1, r2, r5, r9, sl} │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d3bf54 │ │ │ │ @ instruction: 0xf8d32ae0 │ │ │ │ @ instruction: 0xf7f92af0 │ │ │ │ - @ instruction: 0xf7fbff3f │ │ │ │ - @ instruction: 0xf44fbef0 │ │ │ │ + @ instruction: 0xf7fbff41 │ │ │ │ + @ instruction: 0xf44fbef1 │ │ │ │ vmlal.s q11, d17, d0[4] │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ - mcrge 4, 7, pc, cr8, cr11, {3} @ │ │ │ │ + mcrge 4, 7, pc, cr9, cr11, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - stmdbge r4, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfee5 │ │ │ │ - @ instruction: 0x4621bedc │ │ │ │ + @ instruction: 0xf7fbfee7 │ │ │ │ + @ instruction: 0x4621bedd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xffb2f7f8 │ │ │ │ + @ instruction: 0xffd2f7f8 │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d71a8 │ │ │ │ + bl 0x1d7110 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1632 @ 0x660 │ │ │ │ - @ instruction: 0xff8af7fa │ │ │ │ + @ instruction: 0xff8cf7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbae91 │ │ │ │ strtmi fp, [r1], -sp, lsr #30 │ │ │ │ @ instruction: 0xf7f8a804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1982a0c │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1982974 │ │ │ │ svclt 0x0020f7fb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_sxc, #1523712 @ 0x174000 │ │ │ │ - mcrge 5, 5, pc, cr10, cr11, {3} @ │ │ │ │ + msreq CPSR_sxc, #1556480 @ 0x17c000 │ │ │ │ + mcrge 5, 5, pc, cr11, cr11, {3} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ - mcrlt 7, 5, pc, cr5, cr11, {7} @ │ │ │ │ + stc2 7, cr15, [r4, #-1000] @ 0xfffffc18 │ │ │ │ + mcrlt 7, 5, pc, cr6, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-492]! @ 0xfffffe14 │ │ │ │ + ldcvs 15, cr15, [r3, #-620]! @ 0xfffffd94 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 13, 5, sl, fp, cr13 │ │ │ │ svcvs 0x0060f413 │ │ │ │ ldclge 4, cr15, [r8, #-244] @ 0xffffff0c │ │ │ │ vpmax.s8 d25, d8, d7 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ @ instruction: 0x463b0533 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ addeq lr, r2, #5120 @ 0x1400 │ │ │ │ strcs pc, [r0, #2258]! @ 0x8d2 │ │ │ │ - @ instruction: 0xff48f7fa │ │ │ │ + @ instruction: 0xff4af7fa │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdaeed │ │ │ │ strtmi fp, [r1], -r9, asr #26 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff56f7f8 │ │ │ │ - blvs 0xfe720e60 │ │ │ │ + @ instruction: 0xff76f7f8 │ │ │ │ + blvs 0xfe720dc8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [sp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270a88 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x2709f0 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2630f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ stclt 7, cr15, [r9], #-1012 @ 0xfffffc0c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr9, cr13, {1} @ │ │ │ │ mrclt 7, 5, APSR_nzcv, cr4, cr11, {7} │ │ │ │ mvnvs pc, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ @ instruction: 0xf47b429a │ │ │ │ - strtmi sl, [r1], -r1, asr #28 │ │ │ │ + strtmi sl, [r1], -r2, asr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf8ccf7f9 │ │ │ │ + @ instruction: 0xf8cef7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 1, pc, cr14, cr10, {7} │ │ │ │ - mrclt 7, 1, APSR_nzcv, cr5, cr11, {7} │ │ │ │ + mcr2 7, 2, pc, cr0, cr10, {7} @ │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - bls 0x2452dc │ │ │ │ - msrne SPSR_s, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x2452ac │ │ │ │ + orrseq pc, r4, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ eorcs pc, r2, r3, asr r8 @ │ │ │ │ subsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 3, APSR_nzcv, cr4, cr13, {1} │ │ │ │ mcrlt 7, 4, pc, cr6, cr11, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 15, cr15, [r3, #-500]! @ 0xfffffe0c │ │ │ │ + ldcvs 15, cr15, [r3, #-580]! @ 0xfffffdbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 14, 15, sl, fp, cr1 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrge 4, 7, pc, cr12, cr13, {1} @ │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7340 │ │ │ │ + bl 0x1d72a8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2a30 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr4, cr11, {3} @ │ │ │ │ mrclt 7, 6, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0029f43d │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - blls 0x2855b4 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x28559c │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x2700f8d3 │ │ │ │ @ instruction: 0xf7fa2300 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr3, cr13, {1} │ │ │ │ mrclt 7, 1, APSR_nzcv, cr6, cr11, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-644]! @ 0xfffffd7c │ │ │ │ + ldcvs 14, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43b6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr7 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x0062f43b │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d73e0 │ │ │ │ + bl 0x1d7348 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1488 @ 0x5d0 │ │ │ │ - mcr2 7, 3, pc, cr14, cr10, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr0, cr10, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae13 │ │ │ │ @ instruction: 0xf5b3bf53 │ │ │ │ @ instruction: 0xf0011f40 │ │ │ │ rsceq r8, r5, r7, lsr #32 │ │ │ │ - ldcge 5, cr15, [lr, #492] @ 0x1ec │ │ │ │ + ldcge 5, cr15, [pc, #492] @ 0x85c98 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x245368 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x245350 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ stmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xff08f7f9 │ │ │ │ - stclt 7, cr15, [r9, #1004] @ 0x3ec │ │ │ │ + @ instruction: 0xff0af7f9 │ │ │ │ + stclt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f99309 │ │ │ │ - msreq CPSR_xc, #3211264 @ 0x310000 │ │ │ │ - ldclge 5, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ + msreq CPSR_xc, #3342336 @ 0x330000 │ │ │ │ + ldclge 5, cr15, [pc, #-492]! @ 0x85900 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - ldcllt 7, cr15, [r9, #-1004]! @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ + ldcllt 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-876]! @ 0xfffffc94 │ │ │ │ + ldcvs 14, cr15, [r3, #-956]! @ 0xfffffc44 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ mrrcvs 12, 10, sl, fp, cr10 │ │ │ │ svcvs 0x0060f413 │ │ │ │ stcge 4, cr15, [r5], #240 @ 0xf0 │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d7484 │ │ │ │ + bl 0x1d73ec │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fb2800 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r2, #492] @ 0x1ec │ │ │ │ ldclt 7, cr15, [r7], {252} @ 0xfc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - ldcvs 14, cr15, [r3, #-172]! @ 0xffffff54 │ │ │ │ + ldcvs 14, cr15, [r3, #-300]! @ 0xfffffed4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 14, 11, sl, fp, cr5 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr0, cr13, {1} │ │ │ │ vqdmulh.s d25, d8, d7 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, sl} │ │ │ │ - bl 0x1d74cc │ │ │ │ + bl 0x1d7434 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1536 @ 0x600 │ │ │ │ - ldc2l 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [sl, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdad9d │ │ │ │ strtmi fp, [r1], -r1, lsr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 4, pc, cr2, cr8, {7} │ │ │ │ - blvs 0xfe721100 │ │ │ │ + mcr2 7, 5, pc, cr6, cr8, {7} @ │ │ │ │ + blvs 0xfe721068 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldcge 4, cr15, [lr], #244 @ 0xf4 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - blls 0x270f2c │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x270e94 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9e4f7fb │ │ │ │ + @ instruction: 0xf9e6f7fb │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fdad79 │ │ │ │ stmdage r4, {r0, r1, r3, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r0, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - msreq CPSR_, #724 @ 0x2d4 │ │ │ │ - stcge 5, cr15, [r2, #-492] @ 0xfffffe14 │ │ │ │ + msreq CPSR_, #732 @ 0x2dc │ │ │ │ + stcge 5, cr15, [r3, #-492] @ 0xfffffe14 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x1fc3c6e │ │ │ │ - ldcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ + blx 0x2043bd6 │ │ │ │ + ldcllt 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_x, #660 @ 0x294 │ │ │ │ - ldclge 5, cr15, [r2], #492 @ 0x1ec │ │ │ │ + msreq CPSR_x, #668 @ 0x29c │ │ │ │ + ldclge 5, cr15, [r3], #492 @ 0x1ec │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe443c8e │ │ │ │ - stcllt 7, cr15, [sp], #1004 @ 0x3ec │ │ │ │ + blx 0xfe4c3bf6 │ │ │ │ + stcllt 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ smladxcs r2, r0, r6, r4 │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strvc lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x245bc4 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x245b34 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ smmlscs r0, r3, r8, pc @ │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [lr, #-244]! @ 0xffffff0c │ │ │ │ stclt 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - stc2l 7, cr15, [r8, #-992] @ 0xfffffc20 │ │ │ │ - msreq CPSR_s, #72, 12 @ 0x4800000 │ │ │ │ + stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ + cmppvc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8534630 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r8, #-492] @ 0xfffffe14 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blt 0x1483d30 │ │ │ │ + blt 0x1483c98 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc85 │ │ │ │ - @ instruction: 0x4621bc9a │ │ │ │ + @ instruction: 0xf7fbfc87 │ │ │ │ + @ instruction: 0x4621bc9b │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 5, pc, cr10, cr8, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr12, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ - stclt 7, cr15, [sp], {251} @ 0xfb │ │ │ │ + ldc2 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ + stclt 7, cr15, [lr], {251} @ 0xfb │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb65 │ │ │ │ - strtmi fp, [r1], -r0, lsl #25 │ │ │ │ + @ instruction: 0xf7fbfb67 │ │ │ │ + strtmi fp, [r1], -r1, lsl #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ + mrc2 7, 3, pc, cr4, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [sl], {250} @ 0xfa │ │ │ │ - ldcllt 7, cr15, [r3], #-1004 @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ + ldcllt 7, cr15, [r4], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfc51 │ │ │ │ - strtmi fp, [r1], -r6, ror #24 │ │ │ │ + @ instruction: 0xf7fbfc53 │ │ │ │ + strtmi fp, [r1], -r7, ror #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xffd43da6 │ │ │ │ + ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ strls r2, [r7, -r2, lsl #14] │ │ │ │ - stc2 7, cr15, [r6, #1000]! @ 0x3e8 │ │ │ │ + stc2 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ strtmi sl, [r1], -r1, asr #25 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xff34f7f8 │ │ │ │ + @ instruction: 0xff36f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c72bc │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c7224 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ movwcs r2, #1712 @ 0x6b0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 5, pc, cr4, cr9, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr6, cr9, {7} @ │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fbab52 │ │ │ │ strtmi fp, [r1], -r7, lsr #25 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 2, pc, cr12, cr8, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr14, cr8, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfee43e0a │ │ │ │ - stclt 7, cr15, [pc], #-1004 @ 0x85a38 │ │ │ │ + blx 0xfeec3d72 │ │ │ │ + ldclt 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb49 │ │ │ │ - @ instruction: 0xf221bc22 │ │ │ │ - addcs pc, r0, r7, asr #18 │ │ │ │ + @ instruction: 0xf7fbfb4b │ │ │ │ + @ instruction: 0xf221bc23 │ │ │ │ + addcs pc, r0, r3, lsr r9 @ │ │ │ │ andeq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf47c4282 │ │ │ │ stmib sp, {r5, r6, fp, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xff58f7fa │ │ │ │ + @ instruction: 0xff5af7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fba852 │ │ │ │ @ instruction: 0x4621bc75 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mrc2 7, 0, pc, cr10, cr8, {7} │ │ │ │ + mrc2 7, 0, pc, cr12, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff943e6c │ │ │ │ - bllt 0x3e74 │ │ │ │ + blx 0xff9c3dd4 │ │ │ │ + bllt 0x43ddc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ + ldc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x1ec3e86 │ │ │ │ - bllt 0xffd03e8c │ │ │ │ + blx 0x1f43dee │ │ │ │ + bllt 0xffd43df4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb0b │ │ │ │ - strtmi fp, [r1], -r4, ror #23 │ │ │ │ + @ instruction: 0xf7fbfb0d │ │ │ │ + strtmi fp, [r1], -r5, ror #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcr2 7, 3, pc, cr14, cr8, {7} @ │ │ │ │ + mrc2 7, 3, pc, cr0, cr8, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0x8c3eba │ │ │ │ - bllt 0xff683ec0 │ │ │ │ + blx 0x943e22 │ │ │ │ + bllt 0xff6c3e28 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbfb13 │ │ │ │ - strtmi fp, [r1], -sl, asr #23 │ │ │ │ + @ instruction: 0xf7fbfb15 │ │ │ │ + strtmi fp, [r1], -fp, asr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - stc2l 7, cr15, [r8], #992 @ 0x3e0 │ │ │ │ - addcc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + stc2 7, cr15, [r0, #-992] @ 0xfffffc20 │ │ │ │ + eorscc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmibge r3!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ stclt 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ + stc2l 7, cr15, [r8, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0322 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8d7 │ │ │ │ - strtmi fp, [r1], -r6, lsr #23 │ │ │ │ + @ instruction: 0xf7fbf8d9 │ │ │ │ + strtmi fp, [r1], -r7, lsr #23 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2 7, cr15, [r6, #992] @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [sl, #992] @ 0x3e0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf8e8f7fa │ │ │ │ - bllt 0xfe703f3c │ │ │ │ + @ instruction: 0xf8eaf7fa │ │ │ │ + bllt 0xfe743ea4 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf8bd │ │ │ │ - stmdage r4, {r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ + @ instruction: 0xf7fbf8bf │ │ │ │ + stmdage r4, {r0, r2, r3, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ movwls r4, #34337 @ 0x8621 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_, #10048 @ 0x2740 │ │ │ │ - blge 0xfe143568 │ │ │ │ + msreq CPSR_, #10176 @ 0x27c0 │ │ │ │ + blge 0xfe1834d0 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf99ef7fa │ │ │ │ - bllt 0x2003f74 │ │ │ │ + @ instruction: 0xf9a0f7fa │ │ │ │ + bllt 0x2043edc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [lr, #992] @ 0x3e0 │ │ │ │ + ldc2 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ @ instruction: 0xf57b0325 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ + stmdbge r4, {r2, r4, r5, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf953 │ │ │ │ - strtmi fp, [r1], -lr, ror #22 │ │ │ │ + @ instruction: 0xf7fbf955 │ │ │ │ + strtmi fp, [r1], -pc, ror #22 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - ldc2l 7, cr15, [lr, #-992] @ 0xfffffc20 │ │ │ │ + stc2l 7, cr15, [r2, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf964f7fa │ │ │ │ - bllt 0x1903fac │ │ │ │ + @ instruction: 0xf966f7fa │ │ │ │ + bllt 0x1943f14 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fbf939 │ │ │ │ - @ instruction: 0x4621bb54 │ │ │ │ + @ instruction: 0xf7fbf93b │ │ │ │ + @ instruction: 0x4621bb55 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xff8c3fc8 │ │ │ │ + blx 0xc3f32 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #29441 @ 0x7301 │ │ │ │ - ldc2 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r6], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ vqdmulh.s d26, d24, d31 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - vqrshl.s16 d16, d19, d4 │ │ │ │ - @ instruction: 0x4621bbdb │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + @ instruction: 0xf7ff0533 │ │ │ │ + strtmi fp, [r1], -sp, lsr #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - vqdmulh.s , q12, │ │ │ │ - vrsra.s64 , q10, #64 │ │ │ │ + vqdmulh.s , q12, │ │ │ │ + vsubw.s8 , q0, d20 │ │ │ │ @ instruction: 0xf7fe0333 │ │ │ │ strtmi fp, [r1], -r2, asr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2 7, cr15, [r0, #-992]! @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r4, #-992]! @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xfffaf7f9 │ │ │ │ - bllt 0x984028 │ │ │ │ + @ instruction: 0xfffcf7f9 │ │ │ │ + bllt 0x9c3f90 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffcf │ │ │ │ - @ instruction: 0x4621bb16 │ │ │ │ + @ instruction: 0xf7fbffd1 │ │ │ │ + @ instruction: 0x4621bb17 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_sc, #2496 @ 0x9c0 │ │ │ │ - blge 0x3c3654 │ │ │ │ + msreq CPSR_sc, #2624 @ 0xa40 │ │ │ │ + blge 0x4035bc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffc0f7f9 │ │ │ │ - bllt 0x284060 │ │ │ │ + @ instruction: 0xffc2f7f9 │ │ │ │ + bllt 0x2c3fc8 │ │ │ │ movtne pc, #1028 @ 0x404 @ │ │ │ │ svcne 0x0040f5b3 │ │ │ │ - ldrhi pc, [pc], #0 @ 0x86080 │ │ │ │ + ldrhi pc, [pc], #0 @ 0x85fe8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244cec │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x244cd4 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - bcs 0xfecc43f0 │ │ │ │ - blx 0xf4408e │ │ │ │ - blt 0xffb84098 │ │ │ │ + bcs 0xfecc4358 │ │ │ │ + blx 0xfc3ff6 │ │ │ │ + blt 0xffbc4000 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x1cc409e │ │ │ │ - mvnvc pc, #72, 4 @ 0x80000004 │ │ │ │ + blx 0xfe4c4006 │ │ │ │ + tstpvc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ mcrlt 7, 7, pc, cr15, cr14, {7} @ │ │ │ │ - blcs 0xd4cdc │ │ │ │ + blcs 0xd4c44 │ │ │ │ strhi pc, [r6, #-512]! @ 0xfffffe00 │ │ │ │ - rsceq pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + addseq pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffa431e0 │ │ │ │ - bllt 0xe440d8 │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffa43148 │ │ │ │ + bllt 0xe44040 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x403200 │ │ │ │ - bllt 0x9c40fc │ │ │ │ + stmdacs r0, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x403168 │ │ │ │ + bllt 0x9c4064 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ strhi pc, [r4, #-0] │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - bls 0x244c54 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x244c3c │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - blcs 0x14c4488 │ │ │ │ - blx 0xffc44124 │ │ │ │ - blt 0xfe884130 │ │ │ │ + blcs 0x14c43f0 │ │ │ │ + blx 0xffcc408c │ │ │ │ + blt 0xfe8c4098 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff903258 │ │ │ │ - blt 0xffec4154 │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff9031c0 │ │ │ │ + blt 0xffec40bc │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ svcls 0x00074630 │ │ │ │ - @ instruction: 0xf8fef7fa │ │ │ │ + @ instruction: 0xf900f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab11 │ │ │ │ strtmi fp, [r1], -r7, ror #21 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - stc2l 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xfffaf7f9 │ │ │ │ - blt 0x1c84190 │ │ │ │ + @ instruction: 0xfffcf7f9 │ │ │ │ + blt 0x1cc40f8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbffcf │ │ │ │ - strtmi fp, [r1], -r2, ror #20 │ │ │ │ + @ instruction: 0xf7fbffd1 │ │ │ │ + strtmi fp, [r1], -r3, ror #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfe5c41ac │ │ │ │ + blx 0xfedc4114 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25346 @ 0x6302 │ │ │ │ - blx 0x1ec41be │ │ │ │ + blx 0x1f44126 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbab94 │ │ │ │ @ instruction: 0x4621babb │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - mcrr2 7, 15, pc, r0, cr8 @ │ │ │ │ + mcrr2 7, 15, pc, r4, cr8 @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf882f7fa │ │ │ │ - blt 0x11841e8 │ │ │ │ + @ instruction: 0xf884f7fa │ │ │ │ + blt 0x11c4150 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ + ldc2 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf858f7fa │ │ │ │ - blt 0xe84200 │ │ │ │ + @ instruction: 0xf85af7fa │ │ │ │ + blt 0xec4168 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9776 @ 0x2630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1203328 │ │ │ │ - blt 0xfe4c4224 │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x1203290 │ │ │ │ + blt 0xfe4c418c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - stc2l 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ - blvs 0xfe721718 │ │ │ │ + stc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ + blvs 0xfe721680 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ @ instruction: 0xf64aa90f │ │ │ │ - vmov.i32 d18, #1280 @ 0x00000500 │ │ │ │ + vrshr.s64 d17, d29, #64 │ │ │ │ ldrtmi r0, [fp], -r7, lsl #4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fcaa71 │ │ │ │ strtmi fp, [r1], -r1, lsl #18 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ mrrc2 7, 15, pc, r2, cr8 @ │ │ │ │ @ instruction: 0x4621e775 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - ldcvs 12, cr15, [r3, #-772]! @ 0xfffffcfc │ │ │ │ + ldcvs 12, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ mrrcvs 10, 8, sl, fp, cr0 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - bge 0x1f833a4 │ │ │ │ - subsvs pc, r9, #77594624 @ 0x4a00000 │ │ │ │ + bge 0x1f8330c │ │ │ │ + andvs pc, r1, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x12c34b4 │ │ │ │ - blt 0x1c042c0 │ │ │ │ + stmdacs r0, {r0, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x12c341c │ │ │ │ + blt 0x1c04228 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r1, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7fa9307 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xe434d8 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xe43440 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr7, cr14, {7} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe53 │ │ │ │ - @ instruction: 0x4621b9b8 │ │ │ │ + @ instruction: 0xf7fbfe55 │ │ │ │ + @ instruction: 0x4621b9b9 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfeac4302 │ │ │ │ + blx 0xfebc426a │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 1, pc, cr8, cr9, {7} @ │ │ │ │ - stmiblt fp!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 1, pc, cr10, cr9, {7} @ │ │ │ │ + stmiblt ip!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfeb1 │ │ │ │ - @ instruction: 0x4621b99e │ │ │ │ + @ instruction: 0xf7fbfeb3 │ │ │ │ + @ instruction: 0x4621b99f │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe444336 │ │ │ │ + blx 0xfe54429e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 4, pc, cr6, cr9, {7} @ │ │ │ │ - ldmiblt r1, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mcr2 7, 4, pc, cr8, cr9, {7} @ │ │ │ │ + ldmiblt r2, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xfe94434e │ │ │ │ + blx 0xfe9c42b6 │ │ │ │ @ instruction: 0xf57b0320 │ │ │ │ - stmdbge r4, {r0, r1, r2, r7, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r3, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfe77 │ │ │ │ - strtmi fp, [r1], -r2, lsl #19 │ │ │ │ + @ instruction: 0xf7fbfe79 │ │ │ │ + strtmi fp, [r1], -r3, lsl #19 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - blx 0xfed4436e │ │ │ │ + blx 0xfed442d6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7f99f07 │ │ │ │ - stmdacs r0, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r1!, {r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ @ instruction: 0xe7edfbbf │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0x1f4439e │ │ │ │ + blx 0x1fc4306 │ │ │ │ @ instruction: 0xf57b0323 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r6, r8, fp, sp, pc} │ │ │ │ + stmdbge r4, {r5, r6, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbfdd7 │ │ │ │ - @ instruction: 0x4621b95a │ │ │ │ + @ instruction: 0xf7fbfdd9 │ │ │ │ + @ instruction: 0x4621b95b │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_xc, #109568 @ 0x1ac00 │ │ │ │ - ldmdbge r0, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_xc, #111616 @ 0x1b400 │ │ │ │ + ldmdbge r1, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr4, cr9, {7} │ │ │ │ - stmdblt fp, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 7, pc, cr6, cr9, {7} │ │ │ │ + stmdblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ movwls r2, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - stmdbge r4, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - @ instruction: 0xf7fbff05 │ │ │ │ - @ instruction: 0x4621b93e │ │ │ │ + @ instruction: 0xf7fbff07 │ │ │ │ + @ instruction: 0x4621b93f │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - blx 0xc443f6 │ │ │ │ + blx 0xd4435e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 6, pc, cr10, cr9, {7} │ │ │ │ - ldmdblt r1!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + mrc2 7, 6, pc, cr12, cr9, {7} │ │ │ │ + ldmdblt r2!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vmlal.u8 q8, d20, d19 │ │ │ │ @ instruction: 0xf0030242 │ │ │ │ vsubw.u8 q8, q2, d8 │ │ │ │ tstmi r3, #-1073741824 @ 0xc0000000 │ │ │ │ vrsubhn.i16 d16, q2, q8 │ │ │ │ @ instruction: 0xf1004281 │ │ │ │ stmib sp, {r1, r5, r6, r7, r8, pc}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ mrrccs 8, 13, pc, r0, cr3 @ │ │ │ │ - blx 0xfe14444a │ │ │ │ + blx 0xfe1c43b2 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fbadb4 │ │ │ │ @ instruction: 0xf5b3b977 │ │ │ │ @ instruction: 0xf0001f40 │ │ │ │ strtmi r8, [r1], -r9, ror #6 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwls r9, #37640 @ 0x9308 │ │ │ │ - @ instruction: 0xf91ef7f8 │ │ │ │ + @ instruction: 0xf93ef7f8 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x157d50 │ │ │ │ + bl 0x157cb8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92b20 │ │ │ │ - @ instruction: 0xf7fbf941 │ │ │ │ - @ instruction: 0x4621b8f2 │ │ │ │ + @ instruction: 0xf7fbf943 │ │ │ │ + @ instruction: 0x4621b8f3 │ │ │ │ movwls sl, #34820 @ 0x8804 │ │ │ │ @ instruction: 0xf7f89309 │ │ │ │ - msreq CPSR_c, #3072 @ 0xc00 │ │ │ │ - stmiage r8!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ + msreq CPSR_c, #5120 @ 0x1400 │ │ │ │ + stmiage r9!, {r0, r1, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ - stmialt r3!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + mrc2 7, 2, pc, cr2, cr9, {7} │ │ │ │ + stmialt r4!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - movwcs pc, #55809 @ 0xda01 @ │ │ │ │ - rsbsvc pc, sp, #68, 4 @ 0x40000004 │ │ │ │ + movwcs pc, #55833 @ 0xda19 @ │ │ │ │ + eorvc pc, r5, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ - @ instruction: 0xf994f7fa │ │ │ │ + @ instruction: 0xf996f7fa │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fbac4a │ │ │ │ @ instruction: 0x4621b937 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf914f7f8 │ │ │ │ - blvs 0xfe7219c8 │ │ │ │ + @ instruction: 0xf934f7f8 │ │ │ │ + blvs 0xfe721930 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stmibge r9!, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x230ba0 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x230b08 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb4450c │ │ │ │ + blx 0xbc4474 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea915 │ │ │ │ @ instruction: 0x4621b992 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0xfe244522 │ │ │ │ + blx 0xfe2c448a │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c7a18 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c7980 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrb r2, [r0], #-1680 @ 0xfffff970 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ - stmdbge r4, {r0, r3, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r3, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f99306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #248] @ 0xf8 │ │ │ │ ldmlt r0!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - blx 0x134456a │ │ │ │ - blvs 0xfe721a58 │ │ │ │ + blx 0x13c44d2 │ │ │ │ + blvs 0xfe7219c0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 2, pc, cr0, cr14, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ @ instruction: 0xf24bae3b │ │ │ │ - vrshr.s64 q8, , #64 │ │ │ │ + vsubl.s8 q8, d16, d17 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff3c4594 │ │ │ │ + blx 0xff4444fc │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8d1 │ │ │ │ strtmi fp, [r1], -sp, lsr #28 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf8acf7f8 │ │ │ │ - blvs 0xfe721a98 │ │ │ │ + @ instruction: 0xf8ccf7f8 │ │ │ │ + blvs 0xfe721a00 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r8], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43e6f60 │ │ │ │ - bls 0x2318ec │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x231854 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmcs r0!, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf9c2f7f9 │ │ │ │ + @ instruction: 0xf9c4f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fea8ad │ │ │ │ stmib sp, {r0, r4, r5, r7, sl, fp, ip, sp, pc}^ │ │ │ │ ldrtmi r3, [r0], -r4, lsl #2 │ │ │ │ movwcs sl, #10500 @ 0x2904 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - blx 0x1844602 │ │ │ │ + blx 0x18c456a │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac78 │ │ │ │ @ instruction: 0x4621b89b │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - blx 0x444612 │ │ │ │ + blx 0x4c457a │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c7b08 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c7a70 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff26a0 │ │ │ │ @ instruction: 0x4621bbd8 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf866f7f8 │ │ │ │ - blvs 0xfe721b24 │ │ │ │ + @ instruction: 0xf886f7f8 │ │ │ │ + blvs 0xfe721a8c │ │ │ │ svcvs 0x0070f412 │ │ │ │ mcrge 4, 7, pc, cr2, cr13, {1} @ │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43d6f60 │ │ │ │ - bls 0x2321e0 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x232148 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmibcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf97cf7f9 │ │ │ │ + @ instruction: 0xf97ef7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fda867 │ │ │ │ strtmi fp, [r1], -fp, asr #29 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf82cf7f8 │ │ │ │ + @ instruction: 0xf84cf7f8 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf8b6f7f9 │ │ │ │ + @ instruction: 0xf8b8f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7fbacb1 │ │ │ │ @ instruction: 0x4621b853 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xf830f7f8 │ │ │ │ - blvs 0xfe721b90 │ │ │ │ + @ instruction: 0xf850f7f8 │ │ │ │ + blvs 0xfe721af8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - blge 0xfe1037bc │ │ │ │ + blge 0xfe103724 │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43c6f60 │ │ │ │ - bls 0x2314c8 │ │ │ │ - @ instruction: 0x63a4f248 │ │ │ │ + bls 0x231430 │ │ │ │ + bicspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldmdbcs r0, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf946f7f9 │ │ │ │ + @ instruction: 0xf948f7f9 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fca831 │ │ │ │ addmi fp, r7, #108544 @ 0x1a800 │ │ │ │ ldcge 4, cr15, [r1], {123} @ 0x7b │ │ │ │ smlabtcs r4, sp, r9, lr │ │ │ │ andls r2, r8, #0, 4 │ │ │ │ andls sl, r9, #4, 18 @ 0x10000 │ │ │ │ - adcvs pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + sbcspl pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x117fd8 │ │ │ │ + bl 0x117f40 │ │ │ │ strls r0, [r7, #-643] @ 0xfffffd7d │ │ │ │ @ instruction: 0xf8d29306 │ │ │ │ @ instruction: 0xf7fa2c38 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfff83818 │ │ │ │ + stmdacs r0, {r0, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfff83780 │ │ │ │ ldmdalt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ - @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 15, cr15, [r3, #-964]! @ 0xfffffc3c │ │ │ │ + @ instruction: 0xf7f83308 │ │ │ │ + ldcvs 8, cr15, [r3, #-68]! @ 0xffffffbc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 13, sl, fp, cr9 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff5c384c │ │ │ │ + blge 0xff5c37b4 │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x158024 │ │ │ │ + bl 0x157f8c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f92930 │ │ │ │ - stmdacs r0, {r0, r1, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00f2f47a │ │ │ │ - bllt 0xff144770 │ │ │ │ + bllt 0xff1446d8 │ │ │ │ smlabtcc r4, sp, r9, lr │ │ │ │ stmdbge r4, {r4, r5, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff003880 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff0037e8 │ │ │ │ svclt 0x00e0f7fa │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strls r2, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwcc lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xfffaf7f7 │ │ │ │ - movweq pc, #17992 @ 0x4648 @ │ │ │ │ + @ instruction: 0xf81af7f8 │ │ │ │ + teqpvc r4, #72, 4 @ p-variant is OBSOLETE @ 0x80000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - blt 0xfecc47b0 │ │ │ │ + blt 0xfecc4718 │ │ │ │ vaddl.s8 q9, d16, d0 │ │ │ │ addmi r0, r1, #2 │ │ │ │ stcge 4, cr15, [r1], {125} @ 0x7d │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ @ instruction: 0xf7fa9306 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00bef47a │ │ │ │ mvneq pc, #4, 8 @ 0x4000000 │ │ │ │ svceq 0x00c4f5b3 │ │ │ │ - blge 0xffd839dc │ │ │ │ + blge 0xffd83944 │ │ │ │ @ instruction: 0xf00900fb │ │ │ │ @ instruction: 0xf0030907 │ │ │ │ @ instruction: 0xf0080308 │ │ │ │ - b 0x1146c34 │ │ │ │ + b 0x1146b9c │ │ │ │ vsubw.u8 q8, q2, d9 │ │ │ │ stmib sp, {r0, r7, r9, lr}^ │ │ │ │ movwcs r3, #260 @ 0x104 │ │ │ │ stmdbge r4, {r3, r8, r9, ip, pc} │ │ │ │ vcgt.s8 d25, d8, d9 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ andls r0, r6, #-872415232 @ 0xcc000000 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strls r4, [r7, #-1584] @ 0xfffff9d0 │ │ │ │ stclcs 8, cr15, [r0], #-844 @ 0xfffffcb4 │ │ │ │ - @ instruction: 0xf9a0f7fa │ │ │ │ + @ instruction: 0xf9a2f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faabd2 │ │ │ │ qadd8mi fp, r1, r5 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - @ instruction: 0xff5cf7f7 │ │ │ │ + @ instruction: 0xff7cf7f7 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xf85ef7f9 │ │ │ │ + @ instruction: 0xf860f7f9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faabad │ │ │ │ strtmi fp, [r1], -r3, lsl #31 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9f6f7f8 │ │ │ │ + @ instruction: 0xf9f8f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c7d38 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c7ca0 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2730 │ │ │ │ @ instruction: 0x4621ba39 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r7, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf9e4f7f8 │ │ │ │ + @ instruction: 0xf9e6f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c7d5c │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c7cc4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7ff2740 │ │ │ │ strtmi fp, [r1], -r7, lsr #20 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f83307 │ │ │ │ - @ instruction: 0x6d33f9b9 │ │ │ │ + @ instruction: 0x6d33f9bb │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 13, sl, fp, cr2 │ │ │ │ svcvs 0x0060f413 │ │ │ │ - blge 0xff4039b8 │ │ │ │ - adcsmi pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + blge 0xff403920 │ │ │ │ + subsmi pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r7, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0xf7f94630 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0040f47a │ │ │ │ - bllt 0xff0848d4 │ │ │ │ + bllt 0xff08483c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f83308 │ │ │ │ stmdbge r4, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - stc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ + stc2l 7, cr15, [r8, #-996]! @ 0xfffffc1c │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faabb0 │ │ │ │ strtmi fp, [r1], -sp, lsr #30 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xf910f7f8 │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], #-840 @ 0xfffffcb8 │ │ │ │ - @ instruction: 0xf918f7fa │ │ │ │ + @ instruction: 0xf91af7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7faaaf4 │ │ │ │ stmdbge r4, {r0, r2, r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ movwls r9, #25865 @ 0x6509 │ │ │ │ - @ instruction: 0xf9c0f7fa │ │ │ │ + @ instruction: 0xf9c2f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faab34 │ │ │ │ @ instruction: 0x4621befd │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ stmib sp, {r0, r3, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f73307 │ │ │ │ - @ instruction: 0xf648ff17 │ │ │ │ - vqdmlal.s q8, d0, d0[5] │ │ │ │ + vrecps.f32 d31, d8, d23 │ │ │ │ + vrsra.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf7ff0333 │ │ │ │ stmdbge r4, {r0, r2, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ strcc lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf962f7fa │ │ │ │ + @ instruction: 0xf964f7fa │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7faab1c │ │ │ │ @ instruction: 0x4621bedf │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ strls r5, [r9, #-1287] @ 0xfffffaf9 │ │ │ │ - @ instruction: 0xf952f7f8 │ │ │ │ + @ instruction: 0xf954f7f8 │ │ │ │ vqdmulh.s d25, d8, d6 │ │ │ │ - vabal.s8 q11, d16, d20 │ │ │ │ - bl 0x1c7e80 │ │ │ │ + vshl.s64 , q2, #0 │ │ │ │ + bl 0x1c7de8 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ @ instruction: 0xf7fe2770 │ │ │ │ strtmi fp, [r1], -r9, asr #24 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ - mrc2 7, 4, pc, cr4, cr7, {7} │ │ │ │ + mrc2 7, 5, pc, cr4, cr7, {7} │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ movwls r2, #25345 @ 0x6301 │ │ │ │ - @ instruction: 0xff3cf7f8 │ │ │ │ + @ instruction: 0xff3ef7f8 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf7faab51 │ │ │ │ ldcvs 14, cr11, [r3, #-748]! @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 11, 0, sl, fp, cr11 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - blge 0x243af0 │ │ │ │ + blge 0x243a58 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6e3c │ │ │ │ + blcs 0xa6da4 │ │ │ │ smlabthi r1, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr0, cr10, {1} @ │ │ │ │ vnmls.f32 s8, s27, s9 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ vtst.8 d22, d1, d2 │ │ │ │ vorr.i32 d17, #8 @ 0x00000008 │ │ │ │ ldmdavs fp, {r0, r1, r4, r7, r8} │ │ │ │ stmdavs r8, {r1, r7, fp, ip, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - @ instruction: 0xf862f09d │ │ │ │ + @ instruction: 0xf85af09d │ │ │ │ andcs r6, sp, #716 @ 0x2cc │ │ │ │ - blcs 0x9ee10 │ │ │ │ + blcs 0x9ed78 │ │ │ │ mcrge 4, 4, pc, cr6, cr10, {1} @ │ │ │ │ - bllt 0x1684a40 │ │ │ │ - blvs 0xfe721f20 │ │ │ │ + bllt 0x16849a8 │ │ │ │ + blvs 0xfe721e88 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xff5c3b54 │ │ │ │ + bge 0xff5c3abc │ │ │ │ stcleq 12, cr6, [r5], #364 @ 0x16c │ │ │ │ streq pc, [r8, #-5] │ │ │ │ subcc pc, r2, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf4134315 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ vstrcs s20, [r0, #-804] @ 0xfffffcdc │ │ │ │ - bge 0xff243b70 │ │ │ │ + bge 0xff243ad8 │ │ │ │ andcs r6, r1, #716 @ 0x2cc │ │ │ │ rsbscs pc, ip, r6, lsl #17 │ │ │ │ vqrdmulh.s d2, d0, d2 │ │ │ │ - blcs 0xa6d88 │ │ │ │ + blcs 0xa6cf0 │ │ │ │ sbchi pc, r1, r0, asr #5 │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 3, pc, cr0, cr10, {1} @ │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - stc2l 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ + stc2l 7, cr15, [r6], #988 @ 0x3dc │ │ │ │ stmdacs r0, {r4, r5, r7, r8, r9, sl, fp, sp, lr} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr8, cr10, {1} │ │ │ │ stceq 1, cr15, [r5], {160} @ 0xa0 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ andeq lr, ip, r0, asr #22 │ │ │ │ @ instruction: 0x010067b0 │ │ │ │ - stc2l 0, cr15, [sl, #624] @ 0x270 │ │ │ │ + stc2l 0, cr15, [r2, #624] @ 0x270 │ │ │ │ vst1.8 {d18-d21}, [pc], r4 │ │ │ │ @ instruction: 0xf7d57108 │ │ │ │ - @ instruction: 0xf7fafbc3 │ │ │ │ + @ instruction: 0xf7fafbf1 │ │ │ │ stmib sp, {r0, r1, r2, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #4, 2 │ │ │ │ stmdbge r4, {r3, r9, ip, pc} │ │ │ │ vhsub.s8 d25, d8, d9 │ │ │ │ - vsubl.s8 q11, d16, d20 │ │ │ │ + vrshr.s64 , q2, #64 │ │ │ │ @ instruction: 0x46300233 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ movwls r9, #25863 @ 0x6507 │ │ │ │ stccs 8, cr15, [r8], {210} @ 0xd2 │ │ │ │ - @ instruction: 0xf83af7fa │ │ │ │ + @ instruction: 0xf83cf7fa │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7faaa16 │ │ │ │ vceq.f32 d27, d4, d31 │ │ │ │ - vsubl.s8 , d16, d13 │ │ │ │ + vmvn.i32 d19, #1280 @ 0x00000500 │ │ │ │ movwcs r0, #519 @ 0x207 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrc2 7, 3, pc, cr14, cr9, {7} │ │ │ │ + mcr2 7, 4, pc, cr0, cr9, {7} @ │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faacb3 │ │ │ │ - blcc 0x1b639c │ │ │ │ + blcc 0x1b6304 │ │ │ │ stmible lr!, {r0, r8, r9, fp, sp}^ │ │ │ │ - mcrr2 7, 15, pc, lr, cr7 @ │ │ │ │ + stc2l 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r1, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r1, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffbc3c3c │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffbc3ba4 │ │ │ │ mcrlt 7, 0, pc, cr10, cr10, {7} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - stmdbge r4, {r0, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #5680 @ 0x1630 │ │ │ │ @ instruction: 0xf7f89306 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r7], {63} @ 0x3f │ │ │ │ ldcllt 7, cr15, [r8, #1000]! @ 0x3e8 │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ strpl lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f89509 │ │ │ │ - blls 0x244d24 │ │ │ │ - strvs pc, [r4, #584]! @ 0x248 │ │ │ │ + blls 0x244c94 │ │ │ │ + ldrbpl pc, [r4, #584] @ 0x248 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ orreq lr, r3, #5120 @ 0x1400 │ │ │ │ @ instruction: 0x26d0f8d3 │ │ │ │ - blt 0xfe204b84 │ │ │ │ + blt 0xfe204aec │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ - ldcvs 13, cr15, [r3, #-780]! @ 0xfffffcf4 │ │ │ │ + ldcvs 13, cr15, [r3, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mrrcvs 15, 12, sl, fp, cr12 │ │ │ │ svcvs 0x0060f413 │ │ │ │ svcge 0x00c7f43e │ │ │ │ vpmax.s8 d25, d8, d6 │ │ │ │ - vsubw.s8 q11, q8, d20 │ │ │ │ + vrsra.s64 , q2, #64 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x158480 │ │ │ │ + bl 0x1583e8 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f829b0 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4, #488] @ 0x1e8 │ │ │ │ svclt 0x00b5f7fe │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f73308 │ │ │ │ stmdbge r4, {r0, r1, r2, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcls 6, cr4, [r7, #-192] @ 0xffffff40 │ │ │ │ - stc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf7faab11 │ │ │ │ @ instruction: 0x4621bdb1 │ │ │ │ movwcs sl, #2052 @ 0x804 │ │ │ │ movwcc lr, #35277 @ 0x89cd │ │ │ │ @ instruction: 0xff94f7f7 │ │ │ │ - blcc 0x1c0bbc │ │ │ │ + blcc 0x1c0b24 │ │ │ │ @ instruction: 0xf67f2b01 │ │ │ │ @ instruction: 0xf04faf3f │ │ │ │ andscs r7, r2, #0, 6 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - mrc2 7, 5, pc, cr14, cr12, {6} │ │ │ │ + mcr2 7, 7, pc, cr12, cr12, {6} @ │ │ │ │ ldclt 7, cr15, [ip, #1000] @ 0x3e8 │ │ │ │ - blcs 0xd5834 │ │ │ │ + blcs 0xd579c │ │ │ │ mrcge 6, 7, APSR_nzcv, cr2, cr15, {3} │ │ │ │ @ instruction: 0xf09ce7f1 │ │ │ │ - @ instruction: 0x4622f857 │ │ │ │ + strtmi pc, [r2], -pc, asr #16 │ │ │ │ strtmi r4, [r9], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7e82302 │ │ │ │ - @ instruction: 0x464afcd1 │ │ │ │ + @ instruction: 0x464afcf5 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0xff844b9a │ │ │ │ + stc2 7, cr15, [ip], {213} @ 0xd5 │ │ │ │ mcrlt 7, 4, pc, cr0, cr11, {7} @ │ │ │ │ stmdacs r1, {r2, fp, ip, sp} │ │ │ │ svcge 0x0066f63f │ │ │ │ - @ instruction: 0xf844f09c │ │ │ │ + @ instruction: 0xf83cf09c │ │ │ │ @ instruction: 0x4681463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7d5464d │ │ │ │ - @ instruction: 0xf7fefb1d │ │ │ │ + @ instruction: 0xf7fefb4b │ │ │ │ @ instruction: 0xf09cbde0 │ │ │ │ - @ instruction: 0xf007f839 │ │ │ │ + @ instruction: 0xf007f831 │ │ │ │ strmi r0, [r4], -pc, lsl #4 │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x544bce │ │ │ │ + blx 0x10c4b36 │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - ldc2 7, cr15, [r8, #-928]! @ 0xfffffc60 │ │ │ │ + ldc2l 7, cr15, [ip, #-928] @ 0xfffffc60 │ │ │ │ stcllt 7, cr15, [r5, #-1000]! @ 0xfffffc18 │ │ │ │ - @ instruction: 0xf828f09c │ │ │ │ + @ instruction: 0xf820f09c │ │ │ │ andeq pc, pc, #4 │ │ │ │ strmi r4, [r1], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7d54630 │ │ │ │ - strbmi pc, [r8], -r1, lsl #22 @ │ │ │ │ + strbmi pc, [r8], -pc, lsr #22 @ │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e84629 │ │ │ │ - @ instruction: 0xf7fafd27 │ │ │ │ + @ instruction: 0xf7fafd4b │ │ │ │ svclt 0x0000bd4a │ │ │ │ - addeq r9, r8, r6, lsr r5 │ │ │ │ + addeq r9, r8, lr, asr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movweq lr, #10705 @ 0x29d1 │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdbeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mcrr2 7, 14, pc, sl, cr8 @ │ │ │ │ + stc2l 7, cr15, [lr], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - mcrr2 7, 14, pc, r6, cr8 @ │ │ │ │ + stc2l 7, cr15, [sl], #-928 @ 0xfffffc60 │ │ │ │ stmdavs r0!, {r7, r9, sl, lr} │ │ │ │ - mcrr2 7, 14, pc, r2, cr8 @ │ │ │ │ + stc2l 7, cr15, [r6], #-928 @ 0xfffffc60 │ │ │ │ ldrdpl pc, [r8], #138 @ 0x8a │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ orrslt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-138 @ 0xffffff76 @ │ │ │ │ ldcvs 8, cr6, [sp], {34} @ 0x22 │ │ │ │ movwne lr, #6612 @ 0x19d4 │ │ │ │ streq pc, [lr, #-21] @ 0xffffffeb │ │ │ │ movweq lr, #6723 @ 0x1a43 │ │ │ │ - b 0x117b11c │ │ │ │ + b 0x117b084 │ │ │ │ strbeq r0, [r9], r2, lsl #2 │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ andsmi r6, r3, #14811136 @ 0xe20000 │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf0134650 │ │ │ │ - teqplt r0, r1, lsl sp @ p-variant is OBSOLETE │ │ │ │ + teqplt r0, sp, lsl #26 @ p-variant is OBSOLETE │ │ │ │ ldrbmi r6, [fp], -r0, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r2, asr #12 │ │ │ │ stmdbls r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x200147b0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -121497,31 +121459,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #17 │ │ │ │ addlt r4, r3, r5, lsl #12 │ │ │ │ stmdavs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4616 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xffd44d2e │ │ │ │ + ldc2 7, cr15, [r6], {232} @ 0xe8 │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xffc44d36 │ │ │ │ + ldc2 7, cr15, [r2], {232} @ 0xe8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ mvnslt r2, r0 │ │ │ │ ldcvs 13, cr6, [fp], {43} @ 0x2b │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [lr], #-1747 @ 0xfffff92d │ │ │ │ - blcs 0x161144 │ │ │ │ + blcs 0x1610ac │ │ │ │ ldmib r4, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ tstmi r3, #0, 4 │ │ │ │ andsmi r6, r3, #10616832 @ 0xa20000 │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ - stc2l 0, cr15, [r8], {19} │ │ │ │ + stc2l 0, cr15, [r4], {19} │ │ │ │ stmiavs r0!, {r4, r5, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf8cd4643 │ │ │ │ ldrmi r8, [r0, r0]! │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -121539,17 +121501,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r6], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xfe844dd6 │ │ │ │ + blx 0xff144d3e │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfe744dde │ │ │ │ + blx 0xff044d46 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ cmnlt r8, r0 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ ldcvs 1, cr2, [fp], {-0} │ │ │ │ @ instruction: 0xf0134311 │ │ │ │ tstle r1, lr, lsl #6 │ │ │ │ @@ -121558,2851 +121520,2851 @@ │ │ │ │ andcs sp, r0, sl │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf0134628 │ │ │ │ - cmpplt r8, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ + cmpplt r8, fp, ror #24 @ p-variant is OBSOLETE │ │ │ │ stmdahi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrdcc lr, [r3], -r4 │ │ │ │ ldrbne r9, [fp, r0, lsl #6] │ │ │ │ ldrmi r9, [r0, r1, lsl #6]! │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde0b4 │ │ │ │ + bl 0xfebde01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218850 │ │ │ │ + bls 0x2187b8 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22006 │ │ │ │ - andlt pc, r4, pc, lsl sl @ │ │ │ │ + andlt pc, r4, r7, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde0f4 │ │ │ │ + bl 0xfebde05c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218890 │ │ │ │ + bls 0x2187f8 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200e │ │ │ │ - strdlt pc, [r4], -pc @ │ │ │ │ + strdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde134 │ │ │ │ + bl 0xfebde09c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x2188d0 │ │ │ │ + bls 0x218838 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22003 │ │ │ │ - ldrdlt pc, [r4], -pc @ │ │ │ │ + ldrdlt pc, [r4], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde174 │ │ │ │ + bl 0xfebde0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218910 │ │ │ │ + bls 0x218878 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b2200b │ │ │ │ - @ instruction: 0xb004f9bf │ │ │ │ + @ instruction: 0xb004f9b7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1b4 │ │ │ │ + bl 0xfebde11c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461c4694 │ │ │ │ - bls 0x218950 │ │ │ │ + bls 0x2188b8 │ │ │ │ stcls 4, cr9, [r7], {-0} │ │ │ │ strmi r9, [sl], -r1, lsl #4 │ │ │ │ strmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0b22008 │ │ │ │ - mullt r4, pc, r9 @ │ │ │ │ + mullt r4, r7, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde1f4 │ │ │ │ + bl 0xfebde15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ - blls 0x24802c │ │ │ │ + vmls.i d17, d16, d1[6] │ │ │ │ + blls 0x247f94 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, sp, lsl lr @ │ │ │ │ + andlt pc, r4, r5, lsl lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde238 │ │ │ │ + bl 0xfebde1a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c024d5 │ │ │ │ - blls 0x248070 │ │ │ │ + vmvn.i32 d18, #851968 @ 0x000d0000 │ │ │ │ + blls 0x247fd8 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - strdlt pc, [r4], -fp │ │ │ │ + strdlt pc, [r4], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde27c │ │ │ │ + bl 0xfebde1e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d19, q0, │ │ │ │ - blls 0x2480b4 │ │ │ │ + @ instruction: 0xf2c02491 │ │ │ │ + blls 0x24801c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - ldrdlt pc, [r4], -r9 │ │ │ │ + ldrdlt pc, [r4], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde2c0 │ │ │ │ + bl 0xfebde228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmvn.i32 , #851968 @ 0x000d0000 │ │ │ │ - blls 0x2480f8 │ │ │ │ + vmls.i d18, d16, d1[5] │ │ │ │ + blls 0x248060 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - @ instruction: 0xb004fdb7 │ │ │ │ + andlt pc, r4, pc, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde304 │ │ │ │ + bl 0xfebde26c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - @ instruction: 0xf2c034d1 │ │ │ │ - blls 0x24813c │ │ │ │ + vmvn.i32 d19, #589824 @ 0x00090000 │ │ │ │ + blls 0x2480a4 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - mullt r4, r5, sp │ │ │ │ + andlt pc, r4, sp, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde348 │ │ │ │ + bl 0xfebde2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vaddhn.i16 d20, q0, │ │ │ │ - blls 0x248180 │ │ │ │ + vaddhn.i16 d19, q8, │ │ │ │ + blls 0x2480e8 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r3, ror sp @ │ │ │ │ + andlt pc, r4, fp, ror #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde38c │ │ │ │ + bl 0xfebde2f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmvn.i32 q10, #589824 @ 0x00090000 │ │ │ │ - blls 0x2481c4 │ │ │ │ + vmls.i d19, d16, d1[4] │ │ │ │ + blls 0x24812c │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, r1, asr sp @ │ │ │ │ + andlt pc, r4, r9, asr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde3d0 │ │ │ │ + bl 0xfebde338 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ vmin.s8 d20, d7, d10 │ │ │ │ - vmls.i d20, d16, d1[3] │ │ │ │ - blls 0x248208 │ │ │ │ + vmvn.i32 d20, #327680 @ 0x00050000 │ │ │ │ + blls 0x248170 │ │ │ │ strcs r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ strls r9, [r1], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf0ae9b06 │ │ │ │ - andlt pc, r4, pc, lsr #26 │ │ │ │ + andlt pc, r4, r7, lsr #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde414 │ │ │ │ + bl 0xfebde37c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vaddhn.i16 d21, q0, │ │ │ │ + vaddhn.i16 d20, q8, │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r0, #-696] @ 0xfffffd48 │ │ │ │ + stc2 0, cr15, [r8, #-696] @ 0xfffffd48 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebde450 │ │ │ │ + bl 0xfebde3b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stcls 6, cr4, [r6], {8} │ │ │ │ strcs r9, [r0], #-1024 @ 0xfffffc00 │ │ │ │ vshl.s8 d25, d1, d7 │ │ │ │ - vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ + @ instruction: 0xf2c044dd │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r2], #696 @ 0x2b8 │ │ │ │ + stc2l 0, cr15, [sl], #696 @ 0x2b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde48c │ │ │ │ + bl 0xfebde3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcc (UNDEF: 104), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r5, ip │ │ │ │ + andlt pc, r5, sp, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr #25 │ │ │ │ + addeq r8, r8, sl, asr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde4e0 │ │ │ │ + bl 0xfebde448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, ror #24 │ │ │ │ + andlt pc, r5, r3, ror #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror #24 │ │ │ │ + addeq r8, r8, r6, lsl #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde534 │ │ │ │ + bl 0xfebde49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 96), r2 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, asr #24 │ │ │ │ + andlt pc, r5, r9, lsr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl ip │ │ │ │ + @ instruction: 0x00888cb2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde588 │ │ │ │ + bl 0xfebde4f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncc pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsl ip @ │ │ │ │ + andlt pc, r5, pc, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #23 │ │ │ │ + addeq r8, r8, lr, asr ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde5dc │ │ │ │ + bl 0xfebde544 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, r4, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, ror #23 │ │ │ │ + andlt pc, r5, r5, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror fp │ │ │ │ + addeq r8, r8, sl, lsl #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde630 │ │ │ │ + bl 0xfebde598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r0, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, asr #23 │ │ │ │ + @ instruction: 0xb005fbbb │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl fp │ │ │ │ + @ instruction: 0x00888bb6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde684 │ │ │ │ + bl 0xfebde5ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r8, r1, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, r9, fp │ │ │ │ + mullt r5, r1, fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #21 │ │ │ │ + addeq r8, r8, r2, ror #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde6d8 │ │ │ │ + bl 0xfebde640 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ asrseq pc, sl, #12 @ │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, ror #22 │ │ │ │ + andlt pc, r5, r7, ror #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror sl │ │ │ │ + addeq r8, r8, lr, lsl #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde72c │ │ │ │ + bl 0xfebde694 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnspl pc, r2, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, asr #22 │ │ │ │ + andlt pc, r5, sp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr #20 │ │ │ │ + @ instruction: 0x00888aba │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde780 │ │ │ │ + bl 0xfebde6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnppl r8, r2, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, lsl fp @ │ │ │ │ + andlt pc, r5, r3, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, asr #19 │ │ │ │ + addeq r8, r8, r6, ror #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde7d4 │ │ │ │ + bl 0xfebde73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x41bcf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r1 │ │ │ │ + andlt pc, r5, r9, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror r9 │ │ │ │ + addeq r8, r8, r2, lsl sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde828 │ │ │ │ + bl 0xfebde790 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x31b4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, asr #21 │ │ │ │ + @ instruction: 0xb005fabf │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr #18 │ │ │ │ + @ instruction: 0x008889be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde87c │ │ │ │ + bl 0xfebde7e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpmi r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - mullt r5, sp, sl │ │ │ │ + mullt r5, r5, sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], r2 │ │ │ │ + addeq r8, r8, sl, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde8d0 │ │ │ │ + bl 0xfebde838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ teqpcc r0, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, ror sl @ │ │ │ │ + andlt pc, r5, fp, ror #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror r8 │ │ │ │ + addeq r8, r8, r6, lsl r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde924 │ │ │ │ + bl 0xfebde88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r9, asr #20 │ │ │ │ + andlt pc, r5, r1, asr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr #16 │ │ │ │ + addeq r8, r8, r2, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde978 │ │ │ │ + bl 0xfebde8e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi ip, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, lsl sl @ │ │ │ │ + andlt pc, r5, r7, lsl sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], r6 │ │ │ │ + addeq r8, r8, lr, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebde9cc │ │ │ │ + bl 0xfebde934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 108), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r5 │ │ │ │ + andlt pc, r5, sp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsl #15 │ │ │ │ + addeq r8, r8, sl, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea20 │ │ │ │ + bl 0xfebde988 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscs pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, asr #19 │ │ │ │ + andlt pc, r5, r3, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr #14 │ │ │ │ + addeq r8, r8, r6, asr #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdea74 │ │ │ │ + bl 0xfebde9dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvneq pc, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, lsr #19 │ │ │ │ + mullt r5, r9, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], sl │ │ │ │ + addeq r8, r8, r2, ror r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeac8 │ │ │ │ + bl 0xfebdea30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 100), pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, ror r9 @ │ │ │ │ + andlt pc, r5, pc, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsl #13 │ │ │ │ + addeq r8, r8, lr, lsl r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb1c │ │ │ │ + bl 0xfebdea84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvc r4, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, sp, asr #18 │ │ │ │ + andlt pc, r5, r5, asr #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, lsr r6 │ │ │ │ + addeq r8, r8, sl, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeb70 │ │ │ │ + bl 0xfebdead8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicsvc pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r3, lsr #18 │ │ │ │ + andlt pc, r5, fp, lsl r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq r8, [r8], lr │ │ │ │ + addeq r8, r8, r6, ror r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdebc4 │ │ │ │ + bl 0xfebdeb2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicpl pc, r8, lr, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - strdlt pc, [r5], -r9 │ │ │ │ + strdlt pc, [r5], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsl #11 │ │ │ │ + addeq r8, r8, r2, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec18 │ │ │ │ + bl 0xfebdeb80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppvs ip, lr, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, pc, asr #17 │ │ │ │ + andlt pc, r5, r7, asr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, lsr r5 │ │ │ │ + addeq r8, r8, lr, asr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdec6c │ │ │ │ + bl 0xfebdebd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs R8_fiq, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r5, lsr #17 │ │ │ │ + mullt r5, sp, r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, ror #9 │ │ │ │ + addeq r8, r8, sl, ror r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdecc0 │ │ │ │ + bl 0xfebdec28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x21acf64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, fp, ror r8 @ │ │ │ │ + andlt pc, r5, r3, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsl #9 │ │ │ │ + addeq r8, r8, r6, lsr #10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded14 │ │ │ │ + bl 0xfebdec7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne R8_usr, pc │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r1, asr r8 @ │ │ │ │ + andlt pc, r5, r9, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, lsr r4 │ │ │ │ + ldrdeq r8, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebded68 │ │ │ │ + bl 0xfebdecd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x11a4f64f │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09c6808 │ │ │ │ - andlt pc, r5, r7, lsr #16 │ │ │ │ + andlt pc, r5, pc, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, ror #7 │ │ │ │ + addeq r8, r8, lr, ror r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdedbc │ │ │ │ + bl 0xfebded24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r8, pc, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - strdlt pc, [r5], -sp │ │ │ │ + strdlt pc, [r5], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, r2, r3 @ │ │ │ │ + addeq r8, r8, sl, lsr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee10 │ │ │ │ + bl 0xfebded78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrseq pc, ip, pc, asr #12 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -r3 │ │ │ │ + andlt pc, r5, fp, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, lsr r3 │ │ │ │ + ldrdeq r8, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdee64 │ │ │ │ + bl 0xfebdedcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r8, pc, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, lsr #31 │ │ │ │ + andlt pc, r5, r1, lsr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, ror #5 │ │ │ │ + addeq r8, r8, r2, lsl #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdeeb8 │ │ │ │ + bl 0xfebdee20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, ip, pc, asr #4 │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, ror pc @ │ │ │ │ + andlt pc, r5, r7, ror pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, r6, r2 @ │ │ │ │ + addeq r8, r8, lr, lsr #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef0c │ │ │ │ + bl 0xfebdee74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrsvc pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, asr pc @ │ │ │ │ + andlt pc, r5, sp, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r2, asr #4 │ │ │ │ + ldrdeq r8, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdef60 │ │ │ │ + bl 0xfebdeec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpeq r4, r0, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, fp, lsr #30 │ │ │ │ + andlt pc, r5, r3, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, lr, ror #3 │ │ │ │ + addeq r8, r8, r6, lsl #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdefb4 │ │ │ │ + bl 0xfebdef1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrvs pc, r8, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, lsl #30 │ │ │ │ + strdlt pc, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, sl, r1 @ │ │ │ │ + addeq r8, r8, r2, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf008 │ │ │ │ + bl 0xfebdef70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvc ip, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -r7 │ │ │ │ + andlt pc, r5, pc, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, r6, asr #2 │ │ │ │ + ldrdeq r8, [r8], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf05c │ │ │ │ + bl 0xfebdefc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ orrpl pc, r0, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsr #29 │ │ │ │ + andlt pc, r5, r5, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r8, [r8], r2 │ │ │ │ + addeq r8, r8, sl, lsl #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf0b0 │ │ │ │ + bl 0xfebdf018 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ tstpvs r4, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, lsl #29 │ │ │ │ + andlt pc, r5, fp, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq r8, r8, lr, r0 @ │ │ │ │ + addeq r8, r8, r6, lsr r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf104 │ │ │ │ + bl 0xfebdf06c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpmi r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, asr lr @ │ │ │ │ + andlt pc, r5, r1, asr lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r8, r8, sl, asr #32 │ │ │ │ + addeq r8, r8, r2, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf158 │ │ │ │ + bl 0xfebdf0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnsmi pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, pc, lsr #28 │ │ │ │ + andlt pc, r5, r7, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r7, [r8], r6 │ │ │ │ + addeq r8, r8, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf1ac │ │ │ │ + bl 0xfebdf114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msreq R12_fiq, sl │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r5, lsl #28 │ │ │ │ + strdlt pc, [r5], -sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, lsr #31 │ │ │ │ + addeq r8, r8, sl, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf200 │ │ │ │ + bl 0xfebdf168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x71a8f24a │ │ │ │ orrseq pc, r3, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -fp │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, asr #30 │ │ │ │ + addeq r7, r8, r6, ror #31 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf254 │ │ │ │ + bl 0xfebdf1bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vsra.s64 , q10, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r0, #620]! @ 0x26c │ │ │ │ + stc2 0, cr15, [r8, #620]! @ 0x26c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + umulleq r7, r8, r2, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2a8 │ │ │ │ + bl 0xfebdf210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf6441863 │ │ │ │ vaddw.s8 q8, q0, d4 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - stc2 0, cr15, [r6, #620] @ 0x26c │ │ │ │ + ldc2l 0, cr15, [lr, #-620]! @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r6, lsr #29 │ │ │ │ + addeq r7, r8, lr, lsr pc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf2fc │ │ │ │ + bl 0xfebdf264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2l 0, cr15, [ip, #-620] @ 0xfffffd94 │ │ │ │ + ldc2l 0, cr15, [r4, #-620] @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr lr │ │ │ │ + addeq r7, r8, sl, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf350 │ │ │ │ + bl 0xfebdf2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ stmiane r6!, {r2, r4, r5, r8, fp, ip, lr}^ │ │ │ │ vadd.i8 , q2, │ │ │ │ vaddw.s8 , q8, d0 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ stmiane r5!, {r1, r8, sl, ip, pc} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ stmdavs r8, {r1, r5, fp, ip} │ │ │ │ - ldc2 0, cr15, [r2, #-620]! @ 0xfffffd94 │ │ │ │ + stc2 0, cr15, [sl, #-620]! @ 0xfffffd94 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], lr │ │ │ │ + umulleq r7, r8, r6, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf3a4 │ │ │ │ + bl 0xfebdf30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnne pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r9, lsl #26 │ │ │ │ + andlt pc, r5, r1, lsl #26 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, lsr #27 │ │ │ │ + addeq r7, r8, r2, asr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf3f8 │ │ │ │ + bl 0xfebdf360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ bicseq pc, ip, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - ldrdlt pc, [r5], -pc @ │ │ │ │ + ldrdlt pc, [r5], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, asr sp │ │ │ │ + addeq r7, r8, lr, ror #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf44c │ │ │ │ + bl 0xfebdf3b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - @ instruction: 0xb005fcb5 │ │ │ │ + andlt pc, r5, sp, lsr #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r2, lsl #26 │ │ │ │ + umulleq r7, r8, sl, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf4a0 │ │ │ │ + bl 0xfebdf408 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ mvncs pc, r0, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, fp, lsl #25 │ │ │ │ + andlt pc, r5, r3, lsl #25 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, lsr #25 │ │ │ │ + addeq r7, r8, r6, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf4f4 │ │ │ │ + bl 0xfebdf45c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrne (UNDEF: 96), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r1, ror #24 │ │ │ │ + andlt pc, r5, r9, asr ip @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, sl, asr ip │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf548 │ │ │ │ + bl 0xfebdf4b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmppeq r8, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r7, lsr ip @ │ │ │ │ + andlt pc, r5, pc, lsr #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, r6, lsl #24 │ │ │ │ + umulleq r7, r8, lr, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf59c │ │ │ │ + bl 0xfebdf504 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ cmnpcc r0, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, sp, lsl #24 │ │ │ │ + andlt pc, r5, r5, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00887bb2 │ │ │ │ + addeq r7, r8, sl, asr #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf5f0 │ │ │ │ + bl 0xfebdf558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {224} @ 0xe0 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-133 @ 0xffffff7b │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ strtmi r1, [r1], #-2213 @ 0xfffff75b │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ msrcs (UNDEF: 104), r0 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ movwls r4, #9251 @ 0x2423 │ │ │ │ stmdane r3!, {r9, sp} │ │ │ │ @ instruction: 0xf09b6808 │ │ │ │ - andlt pc, r5, r3, ror #23 │ │ │ │ + ldrdlt pc, [r5], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r7, r8, lr, asr fp │ │ │ │ + strdeq r7, [r8], r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf644 │ │ │ │ + bl 0xfebdf5ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d20, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffa446ea │ │ │ │ + blx 0xff844652 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #22 │ │ │ │ + addeq r7, r8, r2, lsr #23 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf69c │ │ │ │ + bl 0xfebdf604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vmla.f d20, d16, d0[0] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfef44742 │ │ │ │ + blx 0xfed446aa │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00887ab2 │ │ │ │ + addeq r7, r8, sl, asr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf6f4 │ │ │ │ + bl 0xfebdf65c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vsra.s64 d18, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe44479a │ │ │ │ + blx 0xfe244702 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr sl │ │ │ │ + strdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf74c │ │ │ │ + bl 0xfebdf6b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vbic.i32 d19, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x19447f2 │ │ │ │ + blx 0x174475a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #20 │ │ │ │ + umulleq r7, r8, sl, sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf7a4 │ │ │ │ + bl 0xfebdf70c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 q10, q8, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xe4484a │ │ │ │ + blx 0xc447b2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #19 │ │ │ │ + addeq r7, r8, r2, asr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf7fc │ │ │ │ + bl 0xfebdf764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vaddw.s8 , q0, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x3448a2 │ │ │ │ + blx 0x14480a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr r9 │ │ │ │ + addeq r7, r8, sl, ror #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf854 │ │ │ │ + bl 0xfebdf7bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d20, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff8448f8 │ │ │ │ + blx 0xff644860 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], sl │ │ │ │ + umulleq r7, r8, r2, r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf8ac │ │ │ │ + bl 0xfebdf814 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vmla.f d21, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfed44950 │ │ │ │ + blx 0xfeb448b8 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #17 │ │ │ │ + addeq r7, r8, sl, lsr r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf904 │ │ │ │ + bl 0xfebdf86c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d19, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe2449a8 │ │ │ │ + blx 0x2044910 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #16 │ │ │ │ + addeq r7, r8, r2, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf95c │ │ │ │ + bl 0xfebdf8c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 d19, d28, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1744a00 │ │ │ │ + blx 0x1544968 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r7, [r8], r2 │ │ │ │ + addeq r7, r8, sl, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdf9b4 │ │ │ │ + bl 0xfebdf91c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xc44a58 │ │ │ │ + blx 0xa449c0 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, sl, r7 │ │ │ │ + addeq r7, r8, r2, lsr r8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa0c │ │ │ │ + bl 0xfebdf974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x144ab0 │ │ │ │ + @ instruction: 0xf9faf09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #14 │ │ │ │ + ldrdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfa64 │ │ │ │ + bl 0xfebdf9cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 d23, d8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9d6f09b │ │ │ │ + @ instruction: 0xf9cef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #13 │ │ │ │ + addeq r7, r8, r2, lsl #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfabc │ │ │ │ + bl 0xfebdfa24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vorr.i32 d16, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9aaf09b │ │ │ │ + @ instruction: 0xf9a2f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r7, r8, r2, r6 │ │ │ │ + addeq r7, r8, sl, lsr #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb14 │ │ │ │ + bl 0xfebdfa7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vsra.s64 q9, q10, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf97ef09b │ │ │ │ + @ instruction: 0xf976f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr r6 │ │ │ │ + ldrdeq r7, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfb6c │ │ │ │ + bl 0xfebdfad4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vbic.i32 , #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf952f09b │ │ │ │ + @ instruction: 0xf94af09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror #11 │ │ │ │ + addeq r7, r8, sl, ror r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfbc4 │ │ │ │ + bl 0xfebdfb2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d0, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf926f09b │ │ │ │ + @ instruction: 0xf91ef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl #11 │ │ │ │ + addeq r7, r8, r2, lsr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc1c │ │ │ │ + bl 0xfebdfb84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d17, d16, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8faf09b │ │ │ │ + @ instruction: 0xf8f2f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr r5 │ │ │ │ + addeq r7, r8, sl, asr #11 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfc74 │ │ │ │ + bl 0xfebdfbdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8cef09b │ │ │ │ + @ instruction: 0xf8c6f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], sl │ │ │ │ + addeq r7, r8, r2, ror r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfccc │ │ │ │ + bl 0xfebdfc34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d7, d0 │ │ │ │ vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf8a2f09b │ │ │ │ + @ instruction: 0xf89af09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl #9 │ │ │ │ + addeq r7, r8, sl, lsl r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd24 │ │ │ │ + bl 0xfebdfc8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vsra.s64 q11, q8, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf876f09b │ │ │ │ + @ instruction: 0xf86ef09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsr #8 │ │ │ │ + addeq r7, r8, r2, asr #9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfd7c │ │ │ │ + bl 0xfebdfce4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6469100 │ │ │ │ vbic.i32 , #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf84af09b │ │ │ │ + @ instruction: 0xf842f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r7, [r8], r2 │ │ │ │ + addeq r7, r8, sl, ror #8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfdd4 │ │ │ │ + bl 0xfebdfd3c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 q9, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf81ef09b │ │ │ │ + @ instruction: 0xf816f09b │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror r3 │ │ │ │ + addeq r7, r8, r2, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe2c │ │ │ │ + bl 0xfebdfd94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xfff2f09a │ │ │ │ + @ instruction: 0xffeaf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsr #6 │ │ │ │ + @ instruction: 0x008873ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfe84 │ │ │ │ + bl 0xfebdfdec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d16, d16, d0[6] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xffc6f09a │ │ │ │ + @ instruction: 0xffbef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, asr #5 │ │ │ │ + addeq r7, r8, r2, ror #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdfedc │ │ │ │ + bl 0xfebdfe44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vmla.f d17, d0, d0[7] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff9af09a │ │ │ │ + @ instruction: 0xff92f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, ror r2 │ │ │ │ + addeq r7, r8, sl, lsl #6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff34 │ │ │ │ + bl 0xfebdfe9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q8, d4 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff6ef09a │ │ │ │ + @ instruction: 0xff66f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, lsl r2 │ │ │ │ + @ instruction: 0x008872b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdff8c │ │ │ │ + bl 0xfebdfef4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q0, d8 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff42f09a │ │ │ │ + @ instruction: 0xff3af09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, asr #3 │ │ │ │ + addeq r7, r8, sl, asr r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebdffe4 │ │ │ │ + bl 0xfebdff4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xff16f09a │ │ │ │ + @ instruction: 0xff0ef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl, ror #2 │ │ │ │ + addeq r7, r8, r2, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe003c │ │ │ │ + bl 0xfebdffa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 q10, q0, d0 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 7, pc, cr10, cr10, {4} @ │ │ │ │ + mcr2 0, 7, pc, cr2, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, lsl r1 │ │ │ │ + addeq r7, r8, sl, lsr #3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0094 │ │ │ │ + bl 0xfebdfffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 5, pc, cr14, cr10, {4} │ │ │ │ + mrc2 0, 5, pc, cr6, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strheq r7, [r8], sl │ │ │ │ + addeq r7, r8, r2, asr r1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe00ec │ │ │ │ + bl 0xfebe0054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 4, pc, cr2, cr10, {4} │ │ │ │ + mcr2 0, 4, pc, cr10, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, r2, rrx │ │ │ │ + strdeq r7, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0144 │ │ │ │ + bl 0xfebe00ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vaddw.s8 , q8, d12 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 3, pc, cr6, cr10, {4} @ │ │ │ │ + mrc2 0, 2, pc, cr14, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r7, r8, sl │ │ │ │ + addeq r7, r8, r2, lsr #1 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe019c │ │ │ │ + bl 0xfebe0104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d13, d0 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrc2 0, 1, pc, cr10, cr10, {4} │ │ │ │ + mrc2 0, 1, pc, cr2, cr10, {4} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x00886fb2 │ │ │ │ + addeq r7, r8, sl, asr #32 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe01f4 │ │ │ │ + bl 0xfebe015c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q0, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mcr2 0, 0, pc, cr14, cr10, {4} @ │ │ │ │ + mcr2 0, 0, pc, cr6, cr10, {4} @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr pc │ │ │ │ + strdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe024c │ │ │ │ + bl 0xfebe01b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64e9100 │ │ │ │ vaddw.s8 , q8, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2l 0, cr15, [r2, #616]! @ 0x268 │ │ │ │ + ldc2l 0, cr15, [sl, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #30 │ │ │ │ + umulleq r6, r8, sl, pc @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe02a4 │ │ │ │ + bl 0xfebe020c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 , q6, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r6, #616]! @ 0x268 │ │ │ │ + stc2 0, cr15, [lr, #616]! @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #29 │ │ │ │ + addeq r6, r8, r2, asr #30 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe02fc │ │ │ │ + bl 0xfebe0264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d14, d0 │ │ │ │ vmla.f d16, d0, d0[4] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl, #616] @ 0x268 │ │ │ │ + stc2 0, cr15, [r2, #616] @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr lr │ │ │ │ + addeq r6, r8, sl, ror #29 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0354 │ │ │ │ + bl 0xfebe02bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vorr.i32 q11, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [lr, #-616] @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [r6, #-616] @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], sl │ │ │ │ + umulleq r6, r8, r2, lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe03ac │ │ │ │ + bl 0xfebe0314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vsra.s64 q11, q2, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2 0, cr15, [r2, #-616]! @ 0xfffffd98 │ │ │ │ + stc2 0, cr15, [sl, #-616]! @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #27 │ │ │ │ + addeq r6, r8, sl, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0404 │ │ │ │ + bl 0xfebe036c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 , q8, d28 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r6, #-616] @ 0xfffffd98 │ │ │ │ + ldc2l 0, cr15, [lr], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #26 │ │ │ │ + addeq r6, r8, r2, ror #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe045c │ │ │ │ + bl 0xfebe03c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vbic.i32 d18, #0 @ 0x00000000 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - ldc2l 0, cr15, [sl], {154} @ 0x9a │ │ │ │ + ldc2l 0, cr15, [r2], {154} @ 0x9a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r6, [r8], r2 │ │ │ │ + addeq r6, r8, sl, lsl #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe04b4 │ │ │ │ + bl 0xfebe041c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [lr], #616 @ 0x268 │ │ │ │ + stc2 0, cr15, [r6], #616 @ 0x268 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, sl, ip │ │ │ │ + addeq r6, r8, r2, lsr sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe050c │ │ │ │ + bl 0xfebe0474 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64d9100 │ │ │ │ vaddw.s8 q8, q8, d20 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [r2], {154} @ 0x9a │ │ │ │ + ldc2l 0, cr15, [sl], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #24 │ │ │ │ + ldrdeq r6, [r8], sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0564 │ │ │ │ + bl 0xfebe04cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d18, d24, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - mrrc2 0, 9, pc, r6, cr10 @ │ │ │ │ + mcrr2 0, 9, pc, lr, cr10 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #23 │ │ │ │ + addeq r6, r8, r2, lsl #25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe05bc │ │ │ │ + bl 0xfebe0524 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d19, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - stc2 0, cr15, [sl], #-616 @ 0xfffffd98 │ │ │ │ + stc2 0, cr15, [r2], #-616 @ 0xfffffd98 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r6, r8, r2, fp │ │ │ │ + addeq r6, r8, sl, lsr #24 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0614 │ │ │ │ + bl 0xfebe057c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vsra.s64 d17, d16, #64 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x456b6 │ │ │ │ + blx 0xffe4561e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr fp │ │ │ │ + ldrdeq r6, [r8], r2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe066c │ │ │ │ + bl 0xfebe05d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vbic.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff54570e │ │ │ │ + blx 0xff345676 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #21 │ │ │ │ + addeq r6, r8, sl, ror fp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe06c4 │ │ │ │ + bl 0xfebe062c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d0, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfea45766 │ │ │ │ + blx 0xfe8456ce │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #21 │ │ │ │ + addeq r6, r8, r2, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe071c │ │ │ │ + bl 0xfebe0684 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ vmla.f d20, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1f457be │ │ │ │ + blx 0x1d45726 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr sl │ │ │ │ + addeq r6, r8, sl, asr #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0774 │ │ │ │ + bl 0xfebe06dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d19, d16, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1445816 │ │ │ │ + blx 0x124577e │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], sl │ │ │ │ + addeq r6, r8, r2, ror sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe07cc │ │ │ │ + bl 0xfebe0734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d20, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x94586e │ │ │ │ + blx 0x7457d6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl #19 │ │ │ │ + addeq r6, r8, sl, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0824 │ │ │ │ + bl 0xfebe078c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf64b9100 │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xffe458c4 │ │ │ │ + blx 0xffc4582c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr #18 │ │ │ │ + addeq r6, r8, r2, asr #19 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe087c │ │ │ │ + bl 0xfebe07e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d16, d0[3] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xff34591c │ │ │ │ + blx 0xff145884 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r6, [r8], r2 │ │ │ │ + addeq r6, r8, sl, ror #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe08d4 │ │ │ │ + bl 0xfebe083c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d17, d16, d0[1] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0xfe845974 │ │ │ │ + blx 0xfe6458dc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror r8 │ │ │ │ + addeq r6, r8, r2, lsl r9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe092c │ │ │ │ + bl 0xfebe0894 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6479100 │ │ │ │ vmla.f d18, d0, d0[2] │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1d459cc │ │ │ │ + blx 0x1b45934 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsr #16 │ │ │ │ + @ instruction: 0x008868ba │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0984 │ │ │ │ + bl 0xfebe08ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vmla.f d17, d16, d0[4] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x1245a24 │ │ │ │ + blx 0x104598c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, asr #15 │ │ │ │ + addeq r6, r8, r2, ror #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe09dc │ │ │ │ + bl 0xfebe0944 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 , q0, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x745a7c │ │ │ │ + blx 0x5459e4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror r7 │ │ │ │ + addeq r6, r8, sl, lsl #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0a34 │ │ │ │ + bl 0xfebe099c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d1, d0 │ │ │ │ vorr.i32 , #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9eef09a │ │ │ │ + @ instruction: 0xf9e6f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl r7 │ │ │ │ + @ instruction: 0x008867b2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0a8c │ │ │ │ + bl 0xfebe09f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ vrhadd.s8 d25, d11, d0 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ strtmi r0, [r5], #-403 @ 0xfffffe6d │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf9c2f09a │ │ │ │ + @ instruction: 0xf9baf09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, asr #13 │ │ │ │ + addeq r6, r8, sl, asr r7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ae4 │ │ │ │ + bl 0xfebe0a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d23, d0, d0[3] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf996f09a │ │ │ │ + @ instruction: 0xf98ef09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, ror #12 │ │ │ │ + addeq r6, r8, r2, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b3c │ │ │ │ + bl 0xfebe0aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vsra.s64 d20, d24, #64 │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf96af09a │ │ │ │ + @ instruction: 0xf962f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, lsl r6 │ │ │ │ + addeq r6, r8, sl, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0b94 │ │ │ │ + bl 0xfebe0afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vmla.f d22, d16, d0[2] │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf93ef09a │ │ │ │ + @ instruction: 0xf936f09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008865ba │ │ │ │ + addeq r6, r8, r2, asr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0bec │ │ │ │ + bl 0xfebe0b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {224} @ 0xe0 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ stcls 8, cr6, [r8, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r1], #-2356 @ 0xfffff6cc │ │ │ │ @ instruction: 0xf6409100 │ │ │ │ vbic.i32 d21, #12 @ 0x0000000c │ │ │ │ strtmi r0, [r5], #-404 @ 0xfffffe6c │ │ │ │ strls r1, [r3, #-2278] @ 0xfffff71a │ │ │ │ stmib sp, {r0, r2, r5, r7, fp, ip}^ │ │ │ │ stmdane r3!, {r0, r9, sl, ip, lr} │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - @ instruction: 0xf912f09a │ │ │ │ + @ instruction: 0xf90af09a │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #10 │ │ │ │ + strdeq r6, [r8], sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c44 │ │ │ │ + bl 0xfebe0bac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ movwls r9, #3079 @ 0xc07 │ │ │ │ strls r4, [r2], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf0af460a │ │ │ │ - andlt pc, r4, sp, asr #30 │ │ │ │ + andlt pc, r4, r5, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0c7c │ │ │ │ + bl 0xfebe0be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x461a4694 │ │ │ │ stcls 6, cr4, [r6], {99} @ 0x63 │ │ │ │ stcls 4, cr9, [r7], {1} │ │ │ │ strls r9, [r2], #-256 @ 0xffffff00 │ │ │ │ - @ instruction: 0xff30f0af │ │ │ │ + @ instruction: 0xff28f0af │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0cb4 │ │ │ │ + bl 0xfebe0c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0x460b469c │ │ │ │ strls r9, [r1], #-3078 @ 0xfffff3fa │ │ │ │ andls r9, r0, #1792 @ 0x700 │ │ │ │ strls r4, [r2], #-1634 @ 0xfffff99e │ │ │ │ - @ instruction: 0xff14f0af │ │ │ │ + @ instruction: 0xff0cf0af │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ @@ -124414,383 +124376,383 @@ │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ andne lr, r3, #3424256 @ 0x344000 │ │ │ │ stmiavs r5!, {r0, r1, r3, r4, sl, fp, sp, lr} │ │ │ │ @ instruction: 0xf013430a │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ tsteq r5, r2, asr #20 │ │ │ │ strble r0, [r5], #-1737 @ 0xfffff937 │ │ │ │ - b 0x1123ca4 │ │ │ │ + b 0x1123c0c │ │ │ │ andmi r0, fp, r5, lsl #6 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmdavs r5!, {r4, r5, r8, ip, lr, pc} │ │ │ │ svclt 0x00d42d07 │ │ │ │ strcs r2, [r1, #-1280] @ 0xfffffb00 │ │ │ │ svclt 0x00182900 │ │ │ │ - bllt 0xfebd2f3c │ │ │ │ - mcr2 0, 0, pc, cr14, cr0, {0} @ │ │ │ │ + bllt 0xfebd2ea4 │ │ │ │ + mcr2 0, 0, pc, cr10, cr0, {0} @ │ │ │ │ stmdavs r6!, {r3, r4, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf099bbc6 │ │ │ │ - @ instruction: 0x4680f8fd │ │ │ │ - @ instruction: 0xf8faf099 │ │ │ │ + @ instruction: 0x4680f8f5 │ │ │ │ + @ instruction: 0xf8f2f099 │ │ │ │ @ instruction: 0xf0994607 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13829 @ 0x3605 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - stc2 7, cr15, [sl, #916] @ 0x394 │ │ │ │ + stc2 7, cr15, [lr, #916]! @ 0x394 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - stc2 7, cr15, [r4, #916] @ 0x394 │ │ │ │ + stc2 7, cr15, [r8, #916]! @ 0x394 │ │ │ │ strbmi r6, [r2], -r3, lsr #16 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r2, r3, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e54628 │ │ │ │ - strdcs pc, [r1], -r1 │ │ │ │ + andcs pc, r1, r5, lsl lr @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf8c4f099 │ │ │ │ + @ instruction: 0xf8bcf099 │ │ │ │ @ instruction: 0xf0994681 │ │ │ │ - strmi pc, [r6], -r1, asr #17 │ │ │ │ - @ instruction: 0xf8bef099 │ │ │ │ + @ instruction: 0x4606f8b9 │ │ │ │ + @ instruction: 0xf8b6f099 │ │ │ │ @ instruction: 0xf0994682 │ │ │ │ - @ instruction: 0x4607f8bb │ │ │ │ - @ instruction: 0xf8b8f099 │ │ │ │ + @ instruction: 0x4607f8b3 │ │ │ │ + @ instruction: 0xf8b0f099 │ │ │ │ stmiavs r1!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ - blcs 0x25b5dc │ │ │ │ + blcs 0x25b544 │ │ │ │ movweq pc, #12367 @ 0x304f @ │ │ │ │ andcs sp, r1, #44, 26 @ 0xb00 │ │ │ │ @ instruction: 0xf7e54650 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13866 @ 0x362a │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - stmdavs r3!, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r2, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46324651 │ │ │ │ strbmi r3, [r0], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r1, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54648 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r3, [r8], -r8, lsl #22 │ │ │ │ @ instruction: 0xf0a200db │ │ │ │ - stmdbvs r1!, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #13888 @ 0x3640 │ │ │ │ @ instruction: 0xf7e52200 │ │ │ │ - stmdbvs r1!, {r0, r1, r2, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - @ instruction: 0xe7a6fd99 │ │ │ │ + @ instruction: 0xe7a6fdbd │ │ │ │ ldrbmi r4, [r0], -sl, lsr #12 │ │ │ │ - ldc2 7, cr15, [sl, #-916] @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [lr, #-916]! @ 0xfffffc6c │ │ │ │ ldrtmi r6, [r0], -r1, ror #17 │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - ldc2 7, cr15, [r4, #-916] @ 0xfffffc6c │ │ │ │ + ldc2 7, cr15, [r8, #-916]! @ 0xfffffc6c │ │ │ │ ldrbmi r6, [r1], -r3, lsr #16 │ │ │ │ @ instruction: 0x46404632 │ │ │ │ - @ instruction: 0xf0a200db │ │ │ │ - stmiavs r1!, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf0a100db │ │ │ │ + stmiavs r1!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbmi r4, [r8], -sl, lsr #12 │ │ │ │ @ instruction: 0xf7e52303 │ │ │ │ - stmdavs r3!, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ sbcseq r4, fp, r8, lsr r6 │ │ │ │ - @ instruction: 0xfffaf0a1 │ │ │ │ + @ instruction: 0xfff2f0a1 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0e84 │ │ │ │ + bl 0xfebe0dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c054b9 │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22eca4 │ │ │ │ + blls 0x22ec0c │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, sp, ror #30 │ │ │ │ + andlt pc, r3, r5, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0ec4 │ │ │ │ + bl 0xfebe0e2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d22, q0, │ │ │ │ + vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ece4 │ │ │ │ + blls 0x22ec4c │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, sp, asr #30 │ │ │ │ + andlt pc, r3, r5, asr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f04 │ │ │ │ + bl 0xfebe0e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vmls.i d22, d0, d1[4] │ │ │ │ + vmls.i d21, d16, d1[2] │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed24 │ │ │ │ + blls 0x22ec8c │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, sp, lsr #30 │ │ │ │ + andlt pc, r3, r5, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f44 │ │ │ │ + bl 0xfebe0eac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - @ instruction: 0xf2c064b5 │ │ │ │ + vmov.i32 d22, #851968 @ 0x000d0000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22ed64 │ │ │ │ + blls 0x22eccc │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, sp, lsl #30 │ │ │ │ + andlt pc, r3, r5, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe0f84 │ │ │ │ + bl 0xfebe0eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strcs r4, [r0, #-1544] @ 0xfffff9f8 │ │ │ │ @ instruction: 0xf6494611 │ │ │ │ - vaddhn.i16 d23, q0, │ │ │ │ + vmvn.i32 q11, #65536 @ 0x00010000 │ │ │ │ ldrmi r0, [sl], -r8, lsl #8 │ │ │ │ - blls 0x22eda4 │ │ │ │ + blls 0x22ed0c │ │ │ │ @ instruction: 0xf0ab9500 │ │ │ │ - andlt pc, r3, sp, ror #29 │ │ │ │ + andlt pc, r3, r5, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe0fc4 │ │ │ │ + bl 0xfebe0f2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c04cf4 │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 6, pc, cr10, cr9, {4} @ │ │ │ │ + mcr2 0, 6, pc, cr2, cr9, {4} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsl #3 │ │ │ │ + addeq r6, r8, r2, lsr #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1018 │ │ │ │ + bl 0xfebe0f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmvn.i32 q10, #255 @ 0x000000ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 5, pc, cr0, cr9, {4} @ │ │ │ │ + mrc2 0, 4, pc, cr8, cr9, {4} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r6, lsr r1 │ │ │ │ + addeq r6, r8, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe106c │ │ │ │ + bl 0xfebe0fd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ @ instruction: 0xf2c01cdc │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mrc2 0, 3, pc, cr6, cr9, {4} │ │ │ │ + mcr2 0, 3, pc, cr14, cr9, {4} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, r2, ror #1 │ │ │ │ + addeq r6, r8, sl, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe10c0 │ │ │ │ + bl 0xfebe1028 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ vhadd.s8 d19, d2, d4 │ │ │ │ vmov.i32 , #2303 @ 0x000008ff │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 2, pc, cr12, cr9, {4} @ │ │ │ │ + mcr2 0, 2, pc, cr4, cr9, {4} @ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, lr, lsl #1 │ │ │ │ + addeq r6, r8, r6, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1114 │ │ │ │ + bl 0xfebe107c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r0], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-130 @ 0xffffff7e │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ @ instruction: 0xf6413004 │ │ │ │ vqdmulh.s d23, d16, d0[3] │ │ │ │ ldmne ip, {r2, r4, r7, sl, fp} │ │ │ │ stmib sp, {r0, r3, r4, sl, lr}^ │ │ │ │ strmi r1, [r3], #-1024 @ 0xfffffc00 │ │ │ │ strbtmi r2, [r1], -r0, lsl #4 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - mcr2 0, 1, pc, cr2, cr9, {4} @ │ │ │ │ + mrc2 0, 0, pc, cr10, cr9, {4} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r6, r8, sl, lsr r0 │ │ │ │ + ldrdeq r6, [r8], r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1168 │ │ │ │ + bl 0xfebe10d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54df30 │ │ │ │ + blmi 0x54de98 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ mvnsvs pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r4, #612]! @ 0x264 │ │ │ │ + stc2l 0, cr15, [ip, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, ror #31 │ │ │ │ + addeq r6, r8, lr, ror r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe11c8 │ │ │ │ + bl 0xfebe1130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54df90 │ │ │ │ + blmi 0x54def8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpne ip, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4, #612] @ 0x264 │ │ │ │ + ldc2 0, cr15, [ip, #612]! @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsl #31 │ │ │ │ + addeq r6, r8, lr, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1228 │ │ │ │ + bl 0xfebe1190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54dff0 │ │ │ │ + blmi 0x54df58 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ cmnpvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - ldc2 0, cr15, [r4, #612] @ 0x264 │ │ │ │ + stc2 0, cr15, [ip, #612] @ 0x264 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, lsr #30 │ │ │ │ + @ instruction: 0x00885fbe │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1288 │ │ │ │ + bl 0xfebe11f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x54e050 │ │ │ │ + blmi 0x54dfb8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orreq pc, r8, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4, #-612]! @ 0xfffffd9c │ │ │ │ + ldc2l 0, cr15, [ip, #-612] @ 0xfffffd9c │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, r6, asr #29 │ │ │ │ + addeq r5, r8, lr, asr pc │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ strmi fp, [sp], -ip, ror #3 │ │ │ │ @@ -124799,107 +124761,107 @@ │ │ │ │ @ instruction: 0xf0144313 │ │ │ │ tstle r1, lr, lsl #8 │ │ │ │ ldrle r0, [r2], #-1754 @ 0xfffff926 │ │ │ │ andsmi r6, ip, ip, lsr #17 │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ stmiavs fp!, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ andle r2, sl, r3, lsl #22 │ │ │ │ - blx 0x7c6166 │ │ │ │ + blx 0x6c60ce │ │ │ │ andcs fp, r1, r8, ror r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462087f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf09887f0 │ │ │ │ - strmi pc, [r7], -r9, asr #27 │ │ │ │ - stc2l 0, cr15, [r6, #608] @ 0x260 │ │ │ │ + strmi pc, [r7], -r1, asr #27 │ │ │ │ + ldc2 0, cr15, [lr, #608]! @ 0x260 │ │ │ │ strmi r6, [r6], -fp, ror #17 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ @ instruction: 0xf04f8093 │ │ │ │ @ instruction: 0xf6cf0900 │ │ │ │ strd r7, [r2], #-159 @ 0xffffff61 │ │ │ │ - ldc2 0, cr15, [sl, #608]! @ 0x260 │ │ │ │ + ldc2 0, cr15, [r2, #608]! @ 0x260 │ │ │ │ @ instruction: 0xf0984680 │ │ │ │ - andcs pc, r8, #11712 @ 0x2dc0 │ │ │ │ + andcs pc, r8, #11200 @ 0x2bc0 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #13 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ff9c9 │ │ │ │ + @ instruction: 0xf04ff9c1 │ │ │ │ @ instruction: 0x464122ff │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - @ instruction: 0xf04ff83d │ │ │ │ + @ instruction: 0xf04ff835 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - @ instruction: 0x4652f837 │ │ │ │ + ldrbmi pc, [r2], -pc, lsr #16 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ - @ instruction: 0xf89af09d │ │ │ │ + @ instruction: 0xf892f09d │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ffa11 │ │ │ │ + @ instruction: 0xf04ffa09 │ │ │ │ @ instruction: 0x463112ff │ │ │ │ @ instruction: 0xf09d4630 │ │ │ │ - @ instruction: 0xf04ff827 │ │ │ │ + @ instruction: 0xf04ff81f │ │ │ │ @ instruction: 0x463922ff │ │ │ │ @ instruction: 0xf09d4650 │ │ │ │ - ldrbmi pc, [r2], -r1, lsr #16 @ │ │ │ │ + @ instruction: 0x4652f819 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf884f09d │ │ │ │ + @ instruction: 0xf87cf09d │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - mcr2 0, 5, pc, cr12, cr12, {4} @ │ │ │ │ + mcr2 0, 5, pc, cr4, cr12, {4} @ │ │ │ │ stmdavs r9!, {r1, r5, r9, sl, lr}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0xfe3c8170 │ │ │ │ + blx 0xfecc80d8 │ │ │ │ strcc r4, [r1], #-1570 @ 0xfffff9de │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e54638 │ │ │ │ - stmiavs sl!, {r0, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs sl!, {r0, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r8], -r2, lsl #6 │ │ │ │ strtmi r2, [r2], -r0, lsl #20 │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, ip, #4, 2 │ │ │ │ stmdavs r9!, {r0, r1, r4, r7, r9, fp, ip, lr, pc}^ │ │ │ │ - @ instruction: 0xf9ecf7e5 │ │ │ │ + blx 0x4c8100 │ │ │ │ stmdavs r9!, {r1, r8, r9, sp} │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf9e6f7e5 │ │ │ │ - blcs 0xa45c0 │ │ │ │ + blx 0x34810c │ │ │ │ + blcs 0xa4528 │ │ │ │ @ instruction: 0xf098d0a6 │ │ │ │ - strmi pc, [r0], r1, ror #26 │ │ │ │ - ldc2l 0, cr15, [lr, #-608] @ 0xfffffda0 │ │ │ │ + pkhtbmi pc, r0, r9, asr #26 @ │ │ │ │ + ldc2l 0, cr15, [r6, #-608] @ 0xfffffda0 │ │ │ │ pkhbtmi r2, r2, r0, lsl #4 │ │ │ │ @ instruction: 0x46404639 │ │ │ │ - @ instruction: 0xf970f09d │ │ │ │ + @ instruction: 0xf968f09d │ │ │ │ @ instruction: 0x46504631 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - @ instruction: 0xffe4f09c │ │ │ │ + @ instruction: 0xffdcf09c │ │ │ │ @ instruction: 0x46414652 │ │ │ │ @ instruction: 0xf09d4640 │ │ │ │ - andscs pc, r0, #4653056 @ 0x470000 │ │ │ │ + andscs pc, r0, #4128768 @ 0x3f0000 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - @ instruction: 0xf9bef09d │ │ │ │ + @ instruction: 0xf9b6f09d │ │ │ │ ldr r4, [r2, sl, asr #12]! │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7e56869 │ │ │ │ - stmdavs r9!, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e54630 │ │ │ │ - @ instruction: 0x4622f9bb │ │ │ │ + @ instruction: 0x4622f9df │ │ │ │ stmdavs r9!, {r1, sl, ip, sp}^ │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - blx 0x10c8208 │ │ │ │ + blx 0x19c8170 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ ldrtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xf48214 │ │ │ │ + blx 0x184817c │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ tstcs r4, r9, lsl r6 │ │ │ │ - blle 0xff7dacc4 │ │ │ │ + blle 0xff7dac2c │ │ │ │ svclt 0x0000e747 │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #47]! @ 0x2f │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -124913,1173 +124875,1173 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf012bdf0 │ │ │ │ mvnsle r0, r0, lsl r1 │ │ │ │ tstlt fp, r3, ror #18 │ │ │ │ strbteq r6, [r9], r5, ror #17 │ │ │ │ strb sp, [ip, pc, ror #9]! │ │ │ │ - blx 0xec632c │ │ │ │ + blx 0xdc6294 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r4, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - @ instruction: 0xf944f7e5 │ │ │ │ + @ instruction: 0xf968f7e5 │ │ │ │ strmi r6, [r6], -r3, ror #18 │ │ │ │ rsceq r6, sp, r1, ror #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e52001 │ │ │ │ - stmib sp, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmib sp, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r2], -r0, lsl #10 │ │ │ │ ldmib r4, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf6493500 │ │ │ │ - vaddhn.i16 d16, q8, │ │ │ │ + vrshl.s8 d19, d0, d9 │ │ │ │ + vmls.i d23, d16, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - b 0x115bc18 │ │ │ │ + b 0x115bb80 │ │ │ │ movwls r0, #9093 @ 0x2385 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0ab681b │ │ │ │ - andcs pc, r1, pc, ror #26 │ │ │ │ + andcs pc, r1, r7, ror #26 │ │ │ │ svclt 0x0000e7c0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1578 │ │ │ │ + bl 0xfebe14e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e340 │ │ │ │ + bmi 0x44e2a8 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d17, #1279 @ 0x000004ff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff24660e │ │ │ │ + blx 0xff046576 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, asr #23 │ │ │ │ + addeq r5, r8, r6, ror #24 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe15c8 │ │ │ │ + bl 0xfebe1530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e390 │ │ │ │ + bmi 0x44e2f8 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c01c98 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe84665e │ │ │ │ + blx 0xfe6465c6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, ror fp │ │ │ │ + addeq r5, r8, r6, lsl ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1618 │ │ │ │ + bl 0xfebe1580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e3e0 │ │ │ │ + bmi 0x44e348 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmov.i32 d18, #3327 @ 0x00000cff │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x1e466ae │ │ │ │ + blx 0x1c46616 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsr #22 │ │ │ │ + addeq r5, r8, r6, asr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1668 │ │ │ │ + bl 0xfebe15d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e430 │ │ │ │ + bmi 0x44e398 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q9, d16, d16 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x14466fe │ │ │ │ + blx 0x1246666 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - ldrdeq r5, [r8], lr │ │ │ │ + addeq r5, r8, r6, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe16b8 │ │ │ │ + bl 0xfebe1620 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e480 │ │ │ │ + bmi 0x44e3e8 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 , d0, d20 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xa4674e │ │ │ │ + blx 0x8466b6 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsl #21 │ │ │ │ + addeq r5, r8, r6, lsr #22 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1708 │ │ │ │ + bl 0xfebe1670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e4d0 │ │ │ │ + bmi 0x44e438 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 q11, d16, d0 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x4679c │ │ │ │ + blx 0xffe46704 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, lsr sl │ │ │ │ + ldrdeq r5, [r8], r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1758 │ │ │ │ + bl 0xfebe16c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e520 │ │ │ │ + bmi 0x44e488 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d0, d4 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xff6467ec │ │ │ │ + blx 0xff446754 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, ror #19 │ │ │ │ + addeq r5, r8, r6, lsl #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe17a8 │ │ │ │ + bl 0xfebe1710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e570 │ │ │ │ + bmi 0x44e4d8 │ │ │ │ svc 0x0070ee1d │ │ │ │ vhadd.s8 d27, d18, d3 │ │ │ │ vmull.s8 , d16, d8 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfec4683c │ │ │ │ + blx 0xfea467a4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - umulleq r5, r8, lr, r9 │ │ │ │ + addeq r5, r8, r6, lsr sl │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe17f8 │ │ │ │ + bl 0xfebe1760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e5c0 │ │ │ │ + bmi 0x44e528 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ vmull.s8 q8, d0, d12 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0xfe24688c │ │ │ │ + blx 0x20467f4 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r5, r8, lr, asr #18 │ │ │ │ + addeq r5, r8, r6, ror #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe1848 │ │ │ │ + bl 0xfebe17b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x44e610 │ │ │ │ + bmi 0x44e578 │ │ │ │ svc 0x0070ee1d │ │ │ │ @ instruction: 0xf642b083 │ │ │ │ @ instruction: 0xf2c00c90 │ │ │ │ ldrbtmi r0, [sl], #-3220 @ 0xfffff36c │ │ │ │ @ instruction: 0xf85e6812 │ │ │ │ andcs r3, r0, #2 │ │ │ │ tstls r0, r9, lsl r4 │ │ │ │ strbtmi r4, [r1], -r3, lsl #8 │ │ │ │ ldrdeq pc, [r0], -ip │ │ │ │ - blx 0x18468dc │ │ │ │ + blx 0x1646844 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - strdeq r5, [r8], lr │ │ │ │ + umulleq r5, r8, r6, r9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1898 │ │ │ │ + bl 0xfebe1800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0xec6928 │ │ │ │ + blx 0xcc6890 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008858b4 │ │ │ │ + addeq r5, r8, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe18e4 │ │ │ │ + bl 0xfebe184c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - blx 0x546974 │ │ │ │ + blx 0x3468dc │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, ror #16 │ │ │ │ + addeq r5, r8, r0, lsl #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1930 │ │ │ │ + bl 0xfebe1898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvncc pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9ecf099 │ │ │ │ + @ instruction: 0xf9e4f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsl r8 │ │ │ │ + @ instruction: 0x008858b4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe197c │ │ │ │ + bl 0xfebe18e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9c6f099 │ │ │ │ + @ instruction: 0xf9bef099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r5, [r8], r0 │ │ │ │ + addeq r5, r8, r8, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe19c8 │ │ │ │ + bl 0xfebe1930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf9a0f099 │ │ │ │ + @ instruction: 0xf998f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsl #15 │ │ │ │ + addeq r5, r8, ip, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a14 │ │ │ │ + bl 0xfebe197c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, ip, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf97af099 │ │ │ │ + @ instruction: 0xf972f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, lsr r7 │ │ │ │ + ldrdeq r5, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1a60 │ │ │ │ + bl 0xfebe19c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppeq r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf954f099 │ │ │ │ + @ instruction: 0xf94cf099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, ror #13 │ │ │ │ + addeq r5, r8, r4, lsl #15 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1aac │ │ │ │ + bl 0xfebe1a14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicsne pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf92ef099 │ │ │ │ + @ instruction: 0xf926f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsr #13 │ │ │ │ + addeq r5, r8, r8, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1af8 │ │ │ │ + bl 0xfebe1a60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrcc (UNDEF: 96), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xf908f099 │ │ │ │ + @ instruction: 0xf900f099 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, asr r6 │ │ │ │ + addeq r5, r8, ip, ror #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1b44 │ │ │ │ + bl 0xfebe1aac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicsne pc, r8, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - ldrdlt pc, [r2], -sp │ │ │ │ + ldrdlt pc, [r2], -r5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsl #12 │ │ │ │ + umulleq r5, r8, sl, r6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1b9c │ │ │ │ + bl 0xfebe1b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppcs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - @ instruction: 0xb002f8b1 │ │ │ │ + andlt pc, r2, r9, lsr #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, lsr #11 │ │ │ │ + addeq r5, r8, r2, asr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1bf4 │ │ │ │ + bl 0xfebe1b5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ mvncs pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r5, lsl #17 │ │ │ │ + andlt pc, r2, sp, ror r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, asr r5 │ │ │ │ + addeq r5, r8, sl, ror #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1c4c │ │ │ │ + bl 0xfebe1bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicvc pc, r8, r2, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r9, asr r8 @ │ │ │ │ + andlt pc, r2, r1, asr r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - strdeq r5, [r8], sl │ │ │ │ + umulleq r5, r8, r2, r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1ca4 │ │ │ │ + bl 0xfebe1c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ cmppeq ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, sp, lsr #16 │ │ │ │ + andlt pc, r2, r5, lsr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, r2, lsr #9 │ │ │ │ + addeq r5, r8, sl, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebe1cfc │ │ │ │ + bl 0xfebe1c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r1], {240} @ 0xf0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ vhadd.s8 d27, d23, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [ip], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf85c6824 │ │ │ │ ldmdavs fp, {r2, sp} │ │ │ │ tstls r0, r1, lsl r4 │ │ │ │ bicseq pc, r0, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ - @ instruction: 0xf0996808 │ │ │ │ - andlt pc, r2, r1, lsl #16 │ │ │ │ + @ instruction: 0xf0986808 │ │ │ │ + strdlt pc, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - addeq r5, r8, sl, asr #8 │ │ │ │ + addeq r5, r8, r2, ror #9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1d54 │ │ │ │ + bl 0xfebe1cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x61b8f644 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffdaf098 │ │ │ │ + @ instruction: 0xffd2f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strdeq r5, [r8], r8 │ │ │ │ + umulleq r5, r8, r0, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1da0 │ │ │ │ + bl 0xfebe1d08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r8, r5, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xffb4f098 │ │ │ │ + @ instruction: 0xffacf098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsr #7 │ │ │ │ + addeq r5, r8, r4, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1dec │ │ │ │ + bl 0xfebe1d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff8ef098 │ │ │ │ + @ instruction: 0xff86f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, ror #6 │ │ │ │ + strdeq r5, [r8], r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e38 │ │ │ │ + bl 0xfebe1da0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnsmi pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff68f098 │ │ │ │ + @ instruction: 0xff60f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, lsl r3 │ │ │ │ + addeq r5, r8, ip, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1e84 │ │ │ │ + bl 0xfebe1dec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicvc pc, r0, r4, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff42f098 │ │ │ │ + @ instruction: 0xff3af098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, asr #5 │ │ │ │ + addeq r5, r8, r0, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1ed0 │ │ │ │ + bl 0xfebe1e38 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnpvs ip, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - @ instruction: 0xff1cf098 │ │ │ │ + @ instruction: 0xff14f098 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, ror r2 │ │ │ │ + addeq r5, r8, r4, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f1c │ │ │ │ + bl 0xfebe1e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orrvc pc, r4, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 7, pc, cr6, cr8, {4} │ │ │ │ + mcr2 0, 7, pc, cr14, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsr r2 │ │ │ │ + addeq r5, r8, r8, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1f68 │ │ │ │ + bl 0xfebe1ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ orreq pc, ip, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 6, pc, cr0, cr8, {4} │ │ │ │ + mcr2 0, 6, pc, cr8, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r4, ror #3 │ │ │ │ + addeq r5, r8, ip, ror r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe1fb4 │ │ │ │ + bl 0xfebe1f1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpvc r0, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mcr2 0, 5, pc, cr10, cr8, {4} @ │ │ │ │ + mcr2 0, 5, pc, cr2, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - umulleq r5, r8, r8, r1 │ │ │ │ + addeq r5, r8, r0, lsr r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2000 │ │ │ │ + bl 0xfebe1f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpeq r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mcr2 0, 4, pc, cr4, cr8, {4} @ │ │ │ │ + mrc2 0, 3, pc, cr12, cr8, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, asr #2 │ │ │ │ + addeq r5, r8, r4, ror #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe204c │ │ │ │ + bl 0xfebe1fb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 2, pc, cr14, cr8, {4} │ │ │ │ + mrc2 0, 2, pc, cr6, cr8, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r0, lsl #2 │ │ │ │ + umulleq r5, r8, r8, r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2098 │ │ │ │ + bl 0xfebe2000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmnppl r4, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 1, pc, cr8, cr8, {4} │ │ │ │ + mrc2 0, 1, pc, cr0, cr8, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strheq r5, [r8], r4 │ │ │ │ + addeq r5, r8, ip, asr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe20e4 │ │ │ │ + bl 0xfebe204c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ mvnspl pc, r3, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - mrc2 0, 0, pc, cr2, cr8, {4} │ │ │ │ + mcr2 0, 0, pc, cr10, cr8, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, r8, rrx │ │ │ │ + addeq r5, r8, r0, lsl #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2130 │ │ │ │ + bl 0xfebe2098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppcc r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [ip, #608]! @ 0x260 │ │ │ │ + stc2l 0, cr15, [r4, #608]! @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r5, r8, ip, lsl r0 │ │ │ │ + strheq r5, [r8], r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe217c │ │ │ │ + bl 0xfebe20e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ cmppne r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r6, #608] @ 0x260 │ │ │ │ + ldc2 0, cr15, [lr, #608]! @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq r4, [r8], r0 │ │ │ │ + addeq r5, r8, r8, rrx │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe21c8 │ │ │ │ + bl 0xfebe2130 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ bicscs pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r0, #608]! @ 0x260 │ │ │ │ + ldc2 0, cr15, [r8, #608] @ 0x260 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r4, lsl #31 │ │ │ │ + addeq r5, r8, ip, lsl r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2214 │ │ │ │ + bl 0xfebe217c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ biceq pc, r0, r7, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [sl, #-608]! @ 0xfffffda0 │ │ │ │ + ldc2l 0, cr15, [r2, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, lsr pc │ │ │ │ + ldrdeq r4, [r8], r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2260 │ │ │ │ + bl 0xfebe21c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpeq ip, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - ldc2l 0, cr15, [r4, #-608] @ 0xfffffda0 │ │ │ │ + stc2l 0, cr15, [ip, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, ip, ror #29 │ │ │ │ + addeq r4, r8, r4, lsl #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe22ac │ │ │ │ + bl 0xfebe2214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x71b8f646 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [lr, #-608]! @ 0xfffffda0 │ │ │ │ + stc2 0, cr15, [r6, #-608]! @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r0, lsr #29 │ │ │ │ + addeq r4, r8, r8, lsr pc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe22f8 │ │ │ │ + bl 0xfebe2260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2 0, cr15, [r8, #-608] @ 0xfffffda0 │ │ │ │ + stc2 0, cr15, [r0, #-608] @ 0xfffffda0 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r4, asr lr │ │ │ │ + addeq r4, r8, ip, ror #29 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2344 │ │ │ │ + bl 0xfebe22ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ asrsvs pc, r6, #12 @ │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmiane ip!, {r0, r2, r3, r5, r8, fp, ip, lr} │ │ │ │ stmdane sl!, {r0, r1, r3, r5, sl, lr} │ │ │ │ strls r6, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ - stc2l 0, cr15, [r2], #608 @ 0x260 │ │ │ │ + ldc2l 0, cr15, [sl], {152} @ 0x98 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r4, r8, r8, lsl #28 │ │ │ │ + addeq r4, r8, r0, lsr #29 │ │ │ │ @ instruction: 0xf09f4611 │ │ │ │ - svclt 0x0000bb7b │ │ │ │ + svclt 0x0000bb73 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ msrmi (UNDEF: 104), r4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bca7 │ │ │ │ - @ instruction: 0x00884dbc │ │ │ │ + svclt 0x0000bc9f │ │ │ │ + addeq r4, r8, r4, asr lr │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr12, [r8], {112} @ 0x70 │ │ │ │ mvnmi pc, r4, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r4, ip, asr r8 @ │ │ │ │ stmdane r2!, {r0, r1, r5, r7, fp, ip} │ │ │ │ @ instruction: 0xf85d6808 │ │ │ │ @ instruction: 0xf0984b04 │ │ │ │ - svclt 0x0000bc91 │ │ │ │ - umulleq r4, r8, r0, sp │ │ │ │ + svclt 0x0000bc89 │ │ │ │ + addeq r4, r8, r8, lsr #28 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc79 │ │ │ │ - addeq r4, r8, r4, ror #26 │ │ │ │ + svclt 0x0000bc71 │ │ │ │ + strdeq r4, [r8], ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r0], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc61 │ │ │ │ - addeq r4, r8, r4, lsr sp │ │ │ │ + svclt 0x0000bc59 │ │ │ │ + addeq r4, r8, ip, asr #27 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stccc 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc49 │ │ │ │ - addeq r4, r8, r4, lsl #26 │ │ │ │ + svclt 0x0000bc41 │ │ │ │ + umulleq r4, r8, ip, sp │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ stcmi 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc31 │ │ │ │ - ldrdeq r4, [r8], r4 @ │ │ │ │ + svclt 0x0000bc29 │ │ │ │ + addeq r4, r8, ip, ror #26 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [ip], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc19 │ │ │ │ - addeq r4, r8, r4, lsr #25 │ │ │ │ + svclt 0x0000bc11 │ │ │ │ + addeq r4, r8, ip, lsr sp │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ mcrrvc 6, 4, pc, r0, cr3 @ │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bc01 │ │ │ │ - addeq r4, r8, r4, ror ip │ │ │ │ + svclt 0x0000bbf9 │ │ │ │ + addeq r4, r8, ip, lsl #26 │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcpl 6, cr15, [r4], #268 @ 0x10c │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bbe9 │ │ │ │ - addeq r4, r8, r4, asr #24 │ │ │ │ + svclt 0x0000bbe1 │ │ │ │ + ldrdeq r4, [r8], ip │ │ │ │ mrc 5, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr14, [r9], {112} @ 0x70 │ │ │ │ ldcvs 6, cr15, [r8], #-268 @ 0xfffffef4 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r4, lr, asr r8 @ │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ strmi r1, [r2], #-2131 @ 0xfffff7ad │ │ │ │ @ instruction: 0xf8dc4661 │ │ │ │ @ instruction: 0xf0980000 │ │ │ │ - svclt 0x0000bbd1 │ │ │ │ - addeq r4, r8, r4, lsl ip │ │ │ │ + svclt 0x0000bbc9 │ │ │ │ + addeq r4, r8, ip, lsr #25 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ stcvs 1, cr11, [r3, #-780] @ 0xfffffcf4 │ │ │ │ stmdavs sp, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r3, lr, lsl #6 │ │ │ │ @ instruction: 0x43296849 │ │ │ │ strle r0, [sp], #-1739 @ 0xfffff935 │ │ │ │ vadd.i8 q11, , │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ @ instruction: 0xf0050333 │ │ │ │ @ instruction: 0xf8530501 │ │ │ │ svccs 0x00007021 │ │ │ │ @ instruction: 0xf045bf08 │ │ │ │ teqlt sp, r1, lsl #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xf9caf00f │ │ │ │ + @ instruction: 0xf9c6f00f │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf09783f8 │ │ │ │ - @ instruction: 0x4606fcb1 │ │ │ │ - ldc2l 0, cr15, [sl], #-604 @ 0xfffffda4 │ │ │ │ + strmi pc, [r6], -r9, lsr #25 │ │ │ │ + ldc2l 0, cr15, [r2], #-604 @ 0xfffffda4 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9857 @ 0x2681 │ │ │ │ strtmi r4, [sl], -r0, asr #12 │ │ │ │ - @ instruction: 0xf8f0f7e4 │ │ │ │ + @ instruction: 0xf914f7e4 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ strbmi r6, [r8], -r1, ror #16 │ │ │ │ - @ instruction: 0xf8eaf7e4 │ │ │ │ + @ instruction: 0xf90ef7e4 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmiavs r2!, {r3, r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0x46304631 │ │ │ │ vpmax.s8 d15, d2, d8 │ │ │ │ @ instruction: 0xf09e17d3 │ │ │ │ - @ instruction: 0x462afc1b │ │ │ │ + @ instruction: 0x462afc13 │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7e44630 │ │ │ │ - @ instruction: 0x4649f99f │ │ │ │ + strbmi pc, [r9], -r3, asr #19 @ │ │ │ │ @ instruction: 0x47b84630 │ │ │ │ ldrtmi r6, [r1], -r3, ror #17 │ │ │ │ - blx 0x29ccfc │ │ │ │ + blx 0x29cc64 │ │ │ │ ldrbne pc, [r3, r3, lsl #4] @ │ │ │ │ - stc2 0, cr15, [sl], {158} @ 0x9e │ │ │ │ + stc2 0, cr15, [r2], {158} @ 0x9e │ │ │ │ stmdavs r1!, {r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xf98ef7e4 │ │ │ │ + @ instruction: 0xf9b2f7e4 │ │ │ │ ldr r2, [fp, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe265c │ │ │ │ + bl 0xfebe25c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - ldc2 0, cr15, [r8], #-604 @ 0xfffffda4 │ │ │ │ + ldc2 0, cr15, [r0], #-604 @ 0xfffffda4 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - @ instruction: 0x462bfc35 │ │ │ │ + strtmi pc, [fp], -sp, lsr #24 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x16476f4 │ │ │ │ + blx 0x144765c │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a040f8 │ │ │ │ - svclt 0x0000bf97 │ │ │ │ + svclt 0x0000bf8f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe2698 │ │ │ │ + bl 0xfebe2600 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - ldc2 0, cr15, [sl], {151} @ 0x97 │ │ │ │ + ldc2 0, cr15, [r2], {151} @ 0x97 │ │ │ │ @ instruction: 0xf0974604 │ │ │ │ - @ instruction: 0x462bfc17 │ │ │ │ + strtmi pc, [fp], -pc, lsl #24 │ │ │ │ @ instruction: 0x4605463a │ │ │ │ strtmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x5c7730 │ │ │ │ + blx 0x3c7698 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a040f8 │ │ │ │ - svclt 0x0000bf79 │ │ │ │ + svclt 0x0000bf71 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe26d4 │ │ │ │ + bl 0xfebe263c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf09e4608 │ │ │ │ - strtmi pc, [r1], -r3, ror #20 │ │ │ │ + @ instruction: 0x4621fa5b │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a04038 │ │ │ │ - svclt 0x0000bed7 │ │ │ │ + svclt 0x0000becf │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ @ instruction: 0xf0ac2003 │ │ │ │ - svclt 0x0000be41 │ │ │ │ + svclt 0x0000be39 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ strcs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0x4616b174 │ │ │ │ @@ -126090,97 +126052,97 @@ │ │ │ │ tstmi sl, #655360 @ 0xa0000 │ │ │ │ strle r0, [r1], #-1746 @ 0xfffff92e │ │ │ │ strle r0, [r7, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf906f00f │ │ │ │ + @ instruction: 0xf902f00f │ │ │ │ subsle r2, sl, r0, lsl #16 │ │ │ │ - blcs 0xa5904 │ │ │ │ + blcs 0xa586c │ │ │ │ stmdbvs r8!, {r0, r5, r6, ip, lr, pc} │ │ │ │ svclt 0x00d82801 │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ teqlt r7, #195035136 @ 0xba00000 │ │ │ │ @ instruction: 0xf04f2208 │ │ │ │ strdmi r3, [r2], pc @ │ │ │ │ @ instruction: 0xf1c23001 │ │ │ │ @ instruction: 0xf1a20c40 │ │ │ │ - bne 0xff54d1fc │ │ │ │ + bne 0xff54d164 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ @ instruction: 0xf707fa04 │ │ │ │ @ instruction: 0xf10cfa24 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ - blx 0x99c274 │ │ │ │ + blx 0x99c1dc │ │ │ │ tstpmi r1, #12, 8 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ - blx 0x19b900 │ │ │ │ + blx 0x19b868 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ eoreq pc, r0, #-1073741784 @ 0xc0000028 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf0aa430a │ │ │ │ - strmi pc, [r7], -pc, asr #26 │ │ │ │ + strmi pc, [r7], -r7, asr #26 │ │ │ │ @ instruction: 0xf097468a │ │ │ │ - pkhbtmi pc, r1, r1, lsl #23 @ │ │ │ │ - blx 0xfe44781e │ │ │ │ + strmi pc, [r1], r9, lsl #23 │ │ │ │ + blx 0xfe247786 │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e44648 │ │ │ │ - andcs pc, r1, #458752 @ 0x70000 │ │ │ │ + andcs pc, r1, #2818048 @ 0x2b0000 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ @ instruction: 0xf7e44640 │ │ │ │ - @ instruction: 0xf097f801 │ │ │ │ - @ instruction: 0x4649fbb3 │ │ │ │ + @ instruction: 0xf097f825 │ │ │ │ + strbmi pc, [r9], -fp, lsr #23 @ │ │ │ │ ldrmi r4, [r0, r4, lsl #12]! │ │ │ │ - bllt 0x1525990 │ │ │ │ + bllt 0x15258f8 │ │ │ │ stmdavs r9!, {r9, sp}^ │ │ │ │ strtmi r2, [r0], -r3, lsl #6 │ │ │ │ - @ instruction: 0xf8bcf7e4 │ │ │ │ + @ instruction: 0xf8e0f7e4 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmiavs sl!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ stmdavs r9!, {r1, r4, r7, r8, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e44620 │ │ │ │ - @ instruction: 0x2001f8b1 │ │ │ │ + ldrdcs pc, [r1], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461f87f0 │ │ │ │ bfi r4, sl, (invalid: 13:8) │ │ │ │ @ instruction: 0x462117d3 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - mvnsmi pc, #21504 @ 0x5400 │ │ │ │ + mvnsmi pc, #13312 @ 0x3400 │ │ │ │ movweq lr, #43631 @ 0xaa6f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xff3c78b4 │ │ │ │ + blx 0xff1c781c │ │ │ │ @ instruction: 0x17d3e7df │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x2c78c2 │ │ │ │ - b 0x1c5c634 │ │ │ │ + blx 0xc782a │ │ │ │ + b 0x1c5c59c │ │ │ │ strtmi r0, [r1], -sl, lsl #6 │ │ │ │ @ instruction: 0xf09e4620 │ │ │ │ - @ instruction: 0xe7c7fabf │ │ │ │ + @ instruction: 0xe7c7fab7 │ │ │ │ vqshl.s8 d27, d0, d9 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x114268 │ │ │ │ + bl 0x1141d0 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmdbvs r2, {r2, r8, r9, fp, lr} │ │ │ │ svclt 0x0000e748 │ │ │ │ vqshl.s8 d27, d0, d9 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ stmdbvs ip, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x114288 │ │ │ │ + bl 0x1141f0 │ │ │ │ @ instruction: 0xf85d0284 │ │ │ │ ldmibvs r2, {r2, r8, r9, fp, lr}^ │ │ │ │ svclt 0x0000e73a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2898 │ │ │ │ + bl 0xfebe2800 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126188,23 +126150,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 , q8, d16 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, ror #21 │ │ │ │ + andlt pc, r6, r3, ror #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008848b6 │ │ │ │ + addeq r4, r8, lr, asr #18 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe28f8 │ │ │ │ + bl 0xfebe2860 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126212,23 +126174,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q8, d24 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - @ instruction: 0xb006fabb │ │ │ │ + @ instruction: 0xb006fab3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, asr r8 │ │ │ │ + addeq r4, r8, lr, ror #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2958 │ │ │ │ + bl 0xfebe28c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126236,23 +126198,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vsra.s64 d23, d20, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, lsl #21 │ │ │ │ + andlt pc, r6, r3, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - strdeq r4, [r8], r6 │ │ │ │ + addeq r4, r8, lr, lsl #17 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe29b8 │ │ │ │ + bl 0xfebe2920 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126260,23 +126222,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vbic.i32 d16, #8 @ 0x00000008 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, asr sl @ │ │ │ │ + andlt pc, r6, r3, asr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r4, r8, r6, r7 │ │ │ │ + addeq r4, r8, lr, lsr #16 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a18 │ │ │ │ + bl 0xfebe2980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126284,23 +126246,23 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vmla.f d17, d0, d0[0] │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, lsr #20 │ │ │ │ + andlt pc, r6, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, lsr r7 │ │ │ │ + addeq r4, r8, lr, asr #15 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2a78 │ │ │ │ + bl 0xfebe29e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126308,23 +126270,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vorr.i32 d17, #12 @ 0x0000000c │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - strdlt pc, [r6], -fp │ │ │ │ + strdlt pc, [r6], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - ldrdeq r4, [r8], r6 │ │ │ │ + addeq r4, r8, lr, ror #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2ad8 │ │ │ │ + bl 0xfebe2a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126332,23 +126294,23 @@ │ │ │ │ @ instruction: 0xf6401500 │ │ │ │ vaddw.s8 q9, q0, d20 │ │ │ │ stmiane r6!, {r2, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, asr #19 │ │ │ │ + andlt pc, r6, r3, asr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, ror r6 │ │ │ │ + addeq r4, r8, lr, lsl #14 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b38 │ │ │ │ + bl 0xfebe2aa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126356,23 +126318,23 @@ │ │ │ │ vrshl.s8 d17, d0, d7 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - mullt r6, fp, r9 │ │ │ │ + mullt r6, r3, r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r4, r8, r6, lsl r6 │ │ │ │ + addeq r4, r8, lr, lsr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe2b98 │ │ │ │ + bl 0xfebe2b00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r3], {216} @ 0xd8 │ │ │ │ cdp 0, 1, cr11, cr13, cr6, {4} │ │ │ │ ldrbtmi r6, [ip], #-3952 @ 0xfffff090 │ │ │ │ stcls 8, cr6, [sl, #-144] @ 0xffffff70 │ │ │ │ strtmi r5, [r5], #-2356 @ 0xfffff6cc │ │ │ │ strls r4, [r3, #-1057] @ 0xfffffbdf │ │ │ │ @@ -126380,21 +126342,21 @@ │ │ │ │ @ instruction: 0xf6471500 │ │ │ │ vsra.s64 d16, d28, #64 │ │ │ │ stmiane r6!, {r0, r1, r4, r7, r8}^ │ │ │ │ stmdane r3!, {r0, r1, r3, r8, sl, fp, ip, pc} │ │ │ │ andcs r9, r0, #2097152 @ 0x200000 │ │ │ │ stmdavs r8, {r2, r3, r5, sl, lr} │ │ │ │ @ instruction: 0xf0989404 │ │ │ │ - andlt pc, r6, fp, ror #18 │ │ │ │ + andlt pc, r6, r3, ror #18 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - @ instruction: 0x008845b6 │ │ │ │ + addeq r4, r8, lr, asr #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r6, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ teqmi fp, #12, 30 @ 0x30 │ │ │ │ @@ -126409,38 +126371,38 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r6, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - msrlt SPSR_, #2192 @ 0x890 │ │ │ │ + msrlt SPSR_, #2128 @ 0x850 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - strtmi pc, [r9], -r1, lsr #27 │ │ │ │ + strtmi pc, [r9], -r5, asr #27 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [ip, #908] @ 0x38c │ │ │ │ + stc2l 7, cr15, [r0, #908] @ 0x38c │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - @ instruction: 0x4621fd97 │ │ │ │ + @ instruction: 0x4621fdbb │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - ldc2 7, cr15, [r2, #908] @ 0x38c │ │ │ │ + ldc2 7, cr15, [r6, #908]! @ 0x38c │ │ │ │ stcls 6, cr4, [lr], {34} @ 0x22 │ │ │ │ strls r4, [r4], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [sp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ vshl.s8 d24, d2, d7 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8cd2495 │ │ │ │ stmdavs r4!, {r2, pc} │ │ │ │ @ instruction: 0xf0aa9400 │ │ │ │ - andcs pc, r1, r7, lsl sl @ │ │ │ │ + andcs pc, r1, pc, lsl #20 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -126460,45 +126422,45 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r4, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e81f0 │ │ │ │ - teqplt r0, #560 @ p-variant is OBSOLETE @ 0x230 │ │ │ │ + teqplt r0, #496 @ p-variant is OBSOLETE @ 0x1f0 │ │ │ │ strtmi r2, [r1], -r0, lsl #28 │ │ │ │ andeq pc, r1, pc, asr #32 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0808 │ │ │ │ @ instruction: 0xf7e30810 │ │ │ │ - @ instruction: 0x4629fd3b │ │ │ │ + @ instruction: 0x4629fd5f │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - ldc2 7, cr15, [r6, #-908]! @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [sl, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46064639 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - @ instruction: 0x4621fd31 │ │ │ │ + @ instruction: 0x4621fd55 │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ - stc2 7, cr15, [ip, #-908]! @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r0, #-908] @ 0xfffffc74 │ │ │ │ stcls 6, cr4, [ip], {34} @ 0x22 │ │ │ │ strls r4, [r3], #-1539 @ 0xfffff9fd │ │ │ │ stcls 6, cr4, [fp], {49} @ 0x31 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd8401 │ │ │ │ @ instruction: 0xf0aa8000 │ │ │ │ - @ instruction: 0x2001f8b9 │ │ │ │ + @ instruction: 0x2001f8b1 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r3, r4, r5, r6, r8, r9, ip, sp, pc} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebe2d90 │ │ │ │ + bl 0xfebe2cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r3, #-896] @ 0xfffffc80 │ │ │ │ stmdavs lr, {r2, r3, r9, sl, lr}^ │ │ │ │ ldcvs 6, cr4, [fp], {21} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ stmdavs sl, {r0, r1, r8, ip, lr, pc} │ │ │ │ @ instruction: 0x06d34332 │ │ │ │ @@ -126506,48 +126468,48 @@ │ │ │ │ stccs 6, cr0, [r0, #-4] │ │ │ │ @ instruction: 0xf046bf08 │ │ │ │ teqlt lr, r1, lsl #12 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2l 0, cr15, [r6, #56] @ 0x38 │ │ │ │ + stc2l 0, cr15, [r2, #56] @ 0x38 │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - beq 0xcc8514 │ │ │ │ - bcs 0xfe6086fc │ │ │ │ - @ instruction: 0xf8a2f097 │ │ │ │ + beq 0xcc847c │ │ │ │ + bcs 0xfe608664 │ │ │ │ + @ instruction: 0xf89af097 │ │ │ │ @ instruction: 0xf0974607 │ │ │ │ - pkhbtmi pc, r1, pc, lsl #17 @ │ │ │ │ - @ instruction: 0xf89cf097 │ │ │ │ + pkhbtmi pc, r1, r7, lsl #17 @ │ │ │ │ + @ instruction: 0xf894f097 │ │ │ │ strmi r2, [r0], r3, lsl #6 │ │ │ │ ldrtmi r6, [r2], -r1, ror #16 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - @ instruction: 0xf8dafd2f │ │ │ │ + @ instruction: 0xf8dafd53 │ │ │ │ ldrtmi r1, [sl], -r0 │ │ │ │ strmi r4, [r8, r8, asr #12]! │ │ │ │ stmdavs r1!, {r0, r1, r8, r9, sp}^ │ │ │ │ ldrtmi r2, [r8], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r4, #-908]! @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [r8, #-908] @ 0xfffffc74 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4640463a │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x4640fd93 │ │ │ │ + @ instruction: 0x4640fdb7 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, sp, lsl #27 │ │ │ │ + @ instruction: 0x2001fdb1 │ │ │ │ svclt 0x0000e7be │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @@ -126555,88 +126517,88 @@ │ │ │ │ tstle r6, lr, lsl #8 │ │ │ │ movwcs lr, #6613 @ 0x19d5 │ │ │ │ stmdavs sl!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0x06db4313 │ │ │ │ mcrcs 4, 0, sp, cr0, cr4, {2} │ │ │ │ stmiavs ip!, {r1, r4, r6, ip, lr, pc} │ │ │ │ streq pc, [r1], #-20 @ 0xffffffec │ │ │ │ - blls 0x2c01cc │ │ │ │ + blls 0x2c0134 │ │ │ │ cmple r3, r3, lsl #22 │ │ │ │ ldrbeq r6, [ip, fp, ror #16] │ │ │ │ @ instruction: 0xf00ed448 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf097d03a │ │ │ │ - strmi pc, [r1], sp, asr #16 │ │ │ │ - @ instruction: 0xf84af097 │ │ │ │ + strmi pc, [r1], r5, asr #16 │ │ │ │ + @ instruction: 0xf842f097 │ │ │ │ @ instruction: 0xf0974680 │ │ │ │ - strmi pc, [r2], r7, asr #16 │ │ │ │ + @ instruction: 0x4682f83f │ │ │ │ andcs r6, r0, #6881280 @ 0x690000 │ │ │ │ strbmi r9, [r8], -r8, lsl #22 │ │ │ │ - ldc2l 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ + ldc2l 7, cr15, [lr], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, r8, cr9 │ │ │ │ stmdavs r9!, {r1, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldc2l 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ + ldc2l 7, cr15, [r6], #908 @ 0x38c │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ mrrcne 11, 0, r9, r9, cr8 @ │ │ │ │ stmdavs r9!, {r1, r2, r4, r6, ip, lr, pc}^ │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2l 7, cr15, [r6], {227} @ 0xe3 │ │ │ │ + stc2l 7, cr15, [sl], #908 @ 0x38c │ │ │ │ mrrcne 11, 0, r9, sl, cr9 │ │ │ │ stmdavs r9!, {r1, r6, ip, lr, pc} │ │ │ │ ldrbmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr], #908 @ 0x38c │ │ │ │ + stc2l 7, cr15, [r2], #908 @ 0x38c │ │ │ │ stmiavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - ldc2 7, cr15, [r2, #-908]! @ 0xfffffc74 │ │ │ │ + ldc2l 7, cr15, [r6, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0x46414652 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ movwcs r6, #14505 @ 0x38a9 │ │ │ │ strbmi r2, [r0], -r1, lsl #4 │ │ │ │ - stc2 7, cr15, [r8, #-908]! @ 0xfffffc74 │ │ │ │ + stc2l 7, cr15, [ip, #-908] @ 0xfffffc74 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - stc2 0, cr15, [ip, #-56] @ 0xffffffc8 │ │ │ │ + stc2 0, cr15, [r8, #-56] @ 0xffffffc8 │ │ │ │ rscle r2, r9, r0, lsl #16 │ │ │ │ - @ instruction: 0xfffcf096 │ │ │ │ + @ instruction: 0xfff4f096 │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - @ instruction: 0x4680fff9 │ │ │ │ - @ instruction: 0xfff6f096 │ │ │ │ + @ instruction: 0x4680fff1 │ │ │ │ + @ instruction: 0xffeef096 │ │ │ │ strmi r9, [r2], r8, lsl #22 │ │ │ │ @ instruction: 0xd1ab3301 │ │ │ │ - @ instruction: 0xffbcf096 │ │ │ │ + @ instruction: 0xffb4f096 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r4], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [r6], #-908 @ 0xfffffc74 │ │ │ │ + mrrc2 7, 14, pc, sl, cr3 @ │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a547b8 │ │ │ │ - @ instruction: 0xffb0f096 │ │ │ │ + @ instruction: 0xffa8f096 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - stc2 7, cr15, [sl], #-908 @ 0xfffffc74 │ │ │ │ + mcrr2 7, 14, pc, lr, cr3 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7b547b8 │ │ │ │ - @ instruction: 0xffa4f096 │ │ │ │ + @ instruction: 0xff9cf096 │ │ │ │ strmi r6, [r4], -r9, ror #16 │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [lr], {227} @ 0xe3 │ │ │ │ + mcrr2 7, 14, pc, r2, cr3 @ │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe7a147b8 │ │ │ │ - @ instruction: 0xff98f096 │ │ │ │ + @ instruction: 0xff90f096 │ │ │ │ strmi r6, [r4], -r9, lsr #16 │ │ │ │ andcs r2, r0, #134217728 @ 0x8000000 │ │ │ │ - ldc2 7, cr15, [r2], {227} @ 0xe3 │ │ │ │ + ldc2 7, cr15, [r6], #-908 @ 0xfffffc74 │ │ │ │ ldrbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xe78947b8 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @@ -126649,95 +126611,95 @@ │ │ │ │ tstlt sp, r4, lsl #8 │ │ │ │ @ instruction: 0xf01268a2 │ │ │ │ andle r0, r7, r1, lsl #14 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - stc2 0, cr15, [r8], #56 @ 0x38 │ │ │ │ + stc2 0, cr15, [r4], #56 @ 0x38 │ │ │ │ andcs fp, r1, r8, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf0968ff8 │ │ │ │ - strmi pc, [r3], pc, lsl #31 │ │ │ │ - @ instruction: 0xff8cf096 │ │ │ │ + strmi pc, [r3], r7, lsl #31 │ │ │ │ + @ instruction: 0xff84f096 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - pkhtbmi pc, r0, r5, asr #30 @ │ │ │ │ - @ instruction: 0xff52f096 │ │ │ │ + strmi pc, [r0], sp, asr #30 │ │ │ │ + @ instruction: 0xff4af096 │ │ │ │ strmi r6, [r1], r1, ror #16 │ │ │ │ ldrtmi r2, [sl], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #11211 @ 0x2bcb @ │ │ │ │ + movwcs pc, #11247 @ 0x2bef @ │ │ │ │ ldrtmi r6, [sl], -r1, lsr #16 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - strbmi pc, [sl], -r5, asr #23 @ │ │ │ │ + strbmi pc, [sl], -r9, ror #23 @ │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - stmdavs r1!, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r8], -r1, lsl #4 │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0x464afbb5 │ │ │ │ + @ instruction: 0x464afbd9 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - @ instruction: 0xff62f096 │ │ │ │ + @ instruction: 0xff5af096 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ ldrtmi r6, [sl], -r1, lsr #17 │ │ │ │ - blx 0xffe49e1a │ │ │ │ + ldc2 7, cr15, [sl], {227} @ 0xe3 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ sbfxmi r4, r8, #12, #17 │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0xffbc9e2e │ │ │ │ + ldc2 7, cr15, [r0], {227} @ 0xe3 │ │ │ │ @ instruction: 0x46294652 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #4 │ │ │ │ - mrrc2 7, 14, pc, ip, cr3 @ │ │ │ │ + stc2 7, cr15, [r0], {227} @ 0xe3 │ │ │ │ stmiavs r1!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - mrrc2 7, 14, pc, r6, cr3 @ │ │ │ │ + ldc2l 7, cr15, [sl], #-908 @ 0xfffffc74 │ │ │ │ str r2, [r5, r1]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebe30cc │ │ │ │ + bl 0xfebe3034 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ vmla.i , , d0[2] │ │ │ │ mvnslt r2, r0, lsl #6 │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ ldcvs 6, cr4, [fp], {22} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r1, {r2, r8, ip, lr, pc}^ │ │ │ │ movwmi r2, #41216 @ 0xa100 │ │ │ │ ldrle r0, [r2], #-1747 @ 0xfffff92d │ │ │ │ ldmib r4, {r1, r2, r3, r7, r8, ip, sp, pc}^ │ │ │ │ tstmi sp, #0, 6 │ │ │ │ andsmi r6, sp, r3, lsr #17 │ │ │ │ @ instruction: 0xf00ed10b │ │ │ │ - ldmdblt r8!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8!, {r0, r1, r2, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - mrc2 0, 6, pc, cr8, cr6, {4} │ │ │ │ + mrc2 0, 6, pc, cr0, cr6, {4} │ │ │ │ and r4, ip, r7, lsl #12 │ │ │ │ @ instruction: 0xf7e36861 │ │ │ │ - @ instruction: 0x4639fb53 │ │ │ │ + @ instruction: 0x4639fb77 │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10273 @ 0x2821 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - stmiavs r1!, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r3, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ stmdbcs r0, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrmi fp, [r9], -ip, lsl #30 │ │ │ │ addmi r2, sp, #4, 2 │ │ │ │ andcs sp, r1, r8, ror #23 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -126759,55 +126721,55 @@ │ │ │ │ tstmi sl, #0, 4 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0xf00e4660 │ │ │ │ - stmiblt r8, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r8, {r0, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f8e8bd │ │ │ │ - mcr2 0, 5, pc, cr12, cr6, {4} @ │ │ │ │ + mcr2 0, 5, pc, cr4, cr6, {4} @ │ │ │ │ @ instruction: 0xf0964680 │ │ │ │ - strmi pc, [r1], r9, lsr #29 │ │ │ │ - mrc2 0, 3, pc, cr2, cr6, {4} │ │ │ │ + strmi pc, [r1], r1, lsr #29 │ │ │ │ + mcr2 0, 3, pc, cr10, cr6, {4} @ │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #13954 @ 0x3682 │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - blx 0xe49f9a │ │ │ │ + blx 0x1749f02 │ │ │ │ stmdavs r9!, {r0, r1, r8, r9, sp} │ │ │ │ strbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xcc9fa6 │ │ │ │ + blx 0x15c9f0e │ │ │ │ strbmi r4, [r1], -sl, asr #12 │ │ │ │ ldrmi r4, [r8, r0, asr #12]! │ │ │ │ ldrbmi r4, [r8], -r1, asr #12 │ │ │ │ stmdavs r9!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #15139 @ 0x3b23 @ │ │ │ │ + movwcs pc, #15175 @ 0x3b47 @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x464afb1d │ │ │ │ + strbmi pc, [sl], -r1, asr #22 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x464147b8 │ │ │ │ sbfxmi r4, r0, #12, #17 │ │ │ │ movwcs r6, #10409 @ 0x28a9 │ │ │ │ ldrbmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0x1449fe6 │ │ │ │ + blx 0x1d49f4e │ │ │ │ stmiavs r9!, {r4, r6, r9, sl, lr} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ - blx 0x12c9ff2 │ │ │ │ + blx 0x1bc9f5a │ │ │ │ str r2, [lr, r1]! │ │ │ │ ldmibvs r3, {r1, r8, sl, fp, sp, lr} │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrblt sp, [r0, #39]! @ 0x27 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -126817,45 +126779,45 @@ │ │ │ │ ldrbeq sp, [r3], r1, lsl #2 │ │ │ │ stmdbvs r3!, {r1, sl, ip, lr, pc} │ │ │ │ andle r4, r7, sl, lsl r2 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0x16c80e6 │ │ │ │ + blx 0x15c804e │ │ │ │ andcs fp, r1, r0, lsl #19 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4618bdf0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strne lr, [r3, #-2516] @ 0xfffff62c │ │ │ │ strmi r2, [r5], #-1 │ │ │ │ - blx 0x19ca068 │ │ │ │ + blx 0xfe2c9fd0 │ │ │ │ strmi r6, [r7], -r3, lsr #18 │ │ │ │ rsceq r6, sp, r1, lsr #17 │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r3!, {r0, r1, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr}^ │ │ │ │ svclt 0x00181e18 │ │ │ │ @ instruction: 0xf7e32001 │ │ │ │ - stmdavs r3!, {r0, r1, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3!, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vcgt.s8 d25, d7, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ vrshl.s8 d21, d0, d9 │ │ │ │ - vmov.i32 d22, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d21, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #12 │ │ │ │ ldmdavs fp, {r3, r4, r5, r9, sl, lr} │ │ │ │ - cdp2 0, 9, cr15, cr2, cr9, {5} │ │ │ │ + cdp2 0, 8, cr15, cr10, cr9, {5} │ │ │ │ strb r2, [r3, r1] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @@ -126867,83 +126829,83 @@ │ │ │ │ tstlt r5, r3, lsl #8 │ │ │ │ ldrbeq r6, [fp, r3, lsr #17] │ │ │ │ andcs sp, r0, r7, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e83f8 │ │ │ │ - stmdblt r8, {r0, r2, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ ldrdls pc, [ip], -r4 │ │ │ │ - stc2 0, cr15, [r4, #600]! @ 0x258 │ │ │ │ - b 0x145d9b4 │ │ │ │ + ldc2 0, cr15, [ip, #600] @ 0x258 │ │ │ │ + b 0x145d91c │ │ │ │ @ instruction: 0xf1b91228 │ │ │ │ suble r0, r3, r1, lsl #30 │ │ │ │ tstpeq pc, r8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e32302 │ │ │ │ - @ instruction: 0xf096fa19 │ │ │ │ - movwcs pc, #11671 @ 0x2d97 @ │ │ │ │ + @ instruction: 0xf096fa3d │ │ │ │ + movwcs pc, #11663 @ 0x2d8f @ │ │ │ │ stmdavs r1!, {r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - @ instruction: 0xf096fa11 │ │ │ │ - ldrtmi pc, [sl], -r3, asr #27 @ │ │ │ │ + @ instruction: 0xf096fa35 │ │ │ │ + @ instruction: 0x463afdbb │ │ │ │ strmi r4, [r1], r1, asr #12 │ │ │ │ stmdavs r1!, {r3, r5, r7, r8, r9, sl, lr}^ │ │ │ │ movwcs r2, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - @ instruction: 0xf096fa05 │ │ │ │ - @ instruction: 0x463afdb7 │ │ │ │ + @ instruction: 0xf096fa29 │ │ │ │ + ldrtmi pc, [sl], -pc, lsr #27 @ │ │ │ │ strmi r4, [r7], -r1, asr #12 │ │ │ │ @ instruction: 0xb1ae47a8 │ │ │ │ - ldc2 0, cr15, [r0, #600]! @ 0x258 │ │ │ │ + stc2 0, cr15, [r8, #600]! @ 0x258 │ │ │ │ strmi r2, [r5], -r3, lsl #6 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ - blx 0x11ca17c │ │ │ │ + blx 0x1aca0e4 │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ ldrmi r4, [r0, r8, asr #12]! │ │ │ │ andcs r6, r1, #10551296 @ 0xa10000 │ │ │ │ movwcs r4, #13864 @ 0x3628 │ │ │ │ - blx 0xf4a190 │ │ │ │ + blx 0x184a0f8 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0x47b04638 │ │ │ │ movwcs r6, #14497 @ 0x38a1 │ │ │ │ strbmi r2, [r8], -r0, lsl #4 │ │ │ │ - blx 0xfeb4a1a4 │ │ │ │ + blx 0xff44a10c │ │ │ │ stmiavs r1!, {r3, r4, r5, r9, sl, lr} │ │ │ │ andcs r2, r1, #201326592 @ 0xc000000 │ │ │ │ - blx 0xfe9ca1b0 │ │ │ │ + blx 0xff2ca118 │ │ │ │ str r2, [r6, r1]! │ │ │ │ @ instruction: 0xf0082302 │ │ │ │ @ instruction: 0xf7e30107 │ │ │ │ - @ instruction: 0xf018f9d5 │ │ │ │ + @ instruction: 0xf018f9f9 │ │ │ │ andsle r0, r4, r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r0, #-600] @ 0xfffffda8 │ │ │ │ + stc2l 0, cr15, [r8, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0x46804639 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x463872ff │ │ │ │ - @ instruction: 0xffdaf09a │ │ │ │ + @ instruction: 0xffd2f09a │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - @ instruction: 0x4642f9b9 │ │ │ │ + @ instruction: 0x4642f9b1 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf838f09b │ │ │ │ + @ instruction: 0xf830f09b │ │ │ │ @ instruction: 0xf096e7a3 │ │ │ │ - @ instruction: 0x4639fd3b │ │ │ │ + @ instruction: 0x4639fd33 │ │ │ │ ldrtmi r4, [r8], -r0, lsl #13 │ │ │ │ - mcrr2 0, 9, pc, sl, cr12 @ │ │ │ │ + mcrr2 0, 9, pc, r2, cr12 @ │ │ │ │ @ instruction: 0x46404639 │ │ │ │ @ instruction: 0xf09b2210 │ │ │ │ - strbmi pc, [r2], -r9, asr #18 @ │ │ │ │ + strbmi pc, [r2], -r1, asr #18 @ │ │ │ │ @ instruction: 0x46384639 │ │ │ │ - @ instruction: 0xf826f09b │ │ │ │ + @ instruction: 0xf81ef09b │ │ │ │ svclt 0x0000e791 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ ldrblt fp, [r0, #-851]! @ 0xfffffcad │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -126955,34 +126917,34 @@ │ │ │ │ strle r0, [r2], #-1739 @ 0xfffff935 │ │ │ │ andsmi r6, sl, #6488064 @ 0x630000 │ │ │ │ andcs sp, r0, r7 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00ebd70 │ │ │ │ - stmiblt r0, {r0, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmib r4, {r4, r5, r6, r8, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7e30603 │ │ │ │ - stmdbvs r2!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r2!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r1!, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e368a0 │ │ │ │ - stmdavs r3!, {r0, r2, r3, r4, r5, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #22 │ │ │ │ movwcs fp, #36620 @ 0x8f0c │ │ │ │ movwls r2, #784 @ 0x310 │ │ │ │ - ldc2l 0, cr15, [r2, #-684]! @ 0xfffffd54 │ │ │ │ + stc2l 0, cr15, [sl, #-684]! @ 0xfffffd54 │ │ │ │ ldrb r2, [r8, r1] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf8d0461e │ │ │ │ addlt r3, r3, r8, asr #1 │ │ │ │ @@ -126995,69 +126957,69 @@ │ │ │ │ @ instruction: 0x06c94311 │ │ │ │ ldrbeq sp, [r3, r1, lsl #8] │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9f4f00e │ │ │ │ + @ instruction: 0xf9f0f00e │ │ │ │ rsble r2, r8, r0, lsl #16 │ │ │ │ movweq lr, #14804 @ 0x39d4 │ │ │ │ - blcs 0xdcc80 │ │ │ │ + blcs 0xdcbe8 │ │ │ │ streq fp, [r3], #-3844 @ 0xfffff0fc │ │ │ │ @ instruction: 0xf080fa13 │ │ │ │ - @ instruction: 0xf962f097 │ │ │ │ + @ instruction: 0xf95af097 │ │ │ │ @ instruction: 0xf0964681 │ │ │ │ - strmi pc, [r2], r5, lsr #25 │ │ │ │ - stc2 0, cr15, [r2], #600 @ 0x258 │ │ │ │ + pkhbtmi pc, r2, sp, lsl #25 @ │ │ │ │ + ldc2 0, cr15, [sl], {150} @ 0x96 │ │ │ │ @ instruction: 0xf0964683 │ │ │ │ - pkhbtmi pc, r0, pc, lsl #25 @ │ │ │ │ - ldc2 0, cr15, [ip], {150} @ 0x96 │ │ │ │ + pkhbtmi pc, r0, r7, lsl #25 @ │ │ │ │ + ldc2 0, cr15, [r4], {150} @ 0x96 │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7e32200 │ │ │ │ - stmdavs r1!, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34658 │ │ │ │ - movwcs pc, #10511 @ 0x290f @ │ │ │ │ + movwcs pc, #10547 @ 0x2933 @ │ │ │ │ stmdavs r1!, {r1, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7e34640 │ │ │ │ - movwcs pc, #10505 @ 0x2909 @ │ │ │ │ + movwcs pc, #10541 @ 0x292d @ │ │ │ │ andcs r6, r3, #2162688 @ 0x210000 │ │ │ │ smladxls r1, r8, r6, r4 │ │ │ │ - @ instruction: 0xf902f7e3 │ │ │ │ - ldc2 0, cr15, [r4], #600 @ 0x258 │ │ │ │ + @ instruction: 0xf926f7e3 │ │ │ │ + stc2 0, cr15, [ip], #600 @ 0x258 │ │ │ │ strmi r4, [r7], -sl, asr #12 │ │ │ │ @ instruction: 0x46504651 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ @ instruction: 0x46584659 │ │ │ │ ldrbmi r4, [r1], -r8, lsr #15 │ │ │ │ - beq 0xcc8d10 │ │ │ │ - bcs 0xfe608ef8 │ │ │ │ + beq 0xcc8c78 │ │ │ │ + bcs 0xfe608e60 │ │ │ │ @ instruction: 0x4638465a │ │ │ │ - @ instruction: 0xffdef09f │ │ │ │ + @ instruction: 0xffd6f09f │ │ │ │ @ instruction: 0xf8da463a │ │ │ │ ldrtmi r1, [r8], -r0 │ │ │ │ movwcs r4, #10160 @ 0x27b0 │ │ │ │ andcs r6, r0, #6356992 @ 0x610000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - strbmi pc, [sl], -fp, lsr #19 @ │ │ │ │ + strbmi pc, [sl], -pc, asr #19 @ │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrdls pc, [r4], -sp │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ strbmi r4, [sl], -r8, lsr #15 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - @ instruction: 0xffc4f09f │ │ │ │ + @ instruction: 0xffbcf09f │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ @ instruction: 0x4638463a │ │ │ │ stmdavs r1!, {r4, r5, r7, r8, r9, sl, lr}^ │ │ │ │ andcs r2, r1, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7e34638 │ │ │ │ - mulcs r1, r1, r9 │ │ │ │ + @ instruction: 0x2001f9b5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -127074,299 +127036,302 @@ │ │ │ │ strle r0, [r2], #-1755 @ 0xfffff925 │ │ │ │ streq pc, [r1], #-18 @ 0xffffffee │ │ │ │ andcs sp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00e8ff8 │ │ │ │ - stmdblt r8, {r0, r1, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r8, {r0, r1, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ submi r6, r0, #232, 16 @ 0xe80000 │ │ │ │ @ instruction: 0xf09717c1 │ │ │ │ - pkhtbmi pc, r3, fp, asr #17 @ │ │ │ │ - ldc2 0, cr15, [r8], #-600 @ 0xfffffda8 │ │ │ │ + pkhtbmi pc, r3, r3, asr #17 @ │ │ │ │ + ldc2 0, cr15, [r0], #-600 @ 0xfffffda8 │ │ │ │ @ instruction: 0xf0964682 │ │ │ │ - @ instruction: 0x4681fc35 │ │ │ │ - ldc2 0, cr15, [r2], #-600 @ 0xfffffda8 │ │ │ │ + strmi pc, [r1], sp, lsr #24 │ │ │ │ + stc2 0, cr15, [sl], #-600 @ 0xfffffda8 │ │ │ │ strmi r6, [r0], r9, lsr #16 │ │ │ │ ldrbmi r2, [r0], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e34622 │ │ │ │ - movwcs pc, #14533 @ 0x38c5 @ │ │ │ │ + movwcs pc, #14569 @ 0x38e9 @ │ │ │ │ andcs r6, r1, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf7e34648 │ │ │ │ - @ instruction: 0x4651f8bf │ │ │ │ + ldrbmi pc, [r1], -r3, ror #17 @ │ │ │ │ @ instruction: 0x465a4650 │ │ │ │ @ instruction: 0x465247b8 │ │ │ │ - beq 0xcc8e24 │ │ │ │ - bcs 0xfe60900c │ │ │ │ + beq 0xcc8d8c │ │ │ │ + bcs 0xfe608f74 │ │ │ │ @ instruction: 0xf8da4640 │ │ │ │ ldrmi r1, [r0, r0]! │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ - @ instruction: 0xf926f7e3 │ │ │ │ + @ instruction: 0xf94af7e3 │ │ │ │ @ instruction: 0x4649465a │ │ │ │ ldrmi r4, [r8, r8, asr #12]! │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0x464047b0 │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e32201 │ │ │ │ - andcs pc, r1, r7, lsl r9 @ │ │ │ │ + andcs pc, r1, fp, lsr r9 @ │ │ │ │ svclt 0x0000e7b7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ ldrmi r4, [r8], pc, lsl #12 │ │ │ │ - blx 0xff0487ba │ │ │ │ + blx 0xfee48722 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - cdp2 7, 9, cr15, cr8, cr15, {6} │ │ │ │ + cdp2 7, 12, cr15, cr6, cr15, {6} │ │ │ │ andsle r2, r3, sp, lsl #30 │ │ │ │ - blx 0xfedc87ce │ │ │ │ + blx 0xfebc8736 │ │ │ │ @ instruction: 0x4680463a │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ - cdp2 7, 8, cr15, cr14, cr15, {6} │ │ │ │ + cdp2 7, 11, cr15, cr12, cr15, {6} │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ - strtmi pc, [r2], -pc, lsl #26 │ │ │ │ + strtmi pc, [r2], -r7, lsl #26 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0034f7cf │ │ │ │ + svclt 0x0062f7cf │ │ │ │ strtmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf09a4620 │ │ │ │ - strtmi pc, [r2], -r7, lsr #26 │ │ │ │ + @ instruction: 0x4622fd1f │ │ │ │ @ instruction: 0x46284631 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - svclt 0x0028f7cf │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ - @ instruction: 0xf0010210 │ │ │ │ - tstmi sl, #3840 @ 0xf00 │ │ │ │ - @ instruction: 0xf003084b │ │ │ │ + svclt 0x0056f7cf │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034c03 │ │ │ │ ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andcc lr, r1, #192, 18 @ 0x300000 │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0031480 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - andvs r3, r4, r3, lsl #2 │ │ │ │ - @ instruction: 0xf85d430b │ │ │ │ - sbcvs r4, r3, r4, lsl #22 │ │ │ │ - mrscs r2, (UNDEF: 0) │ │ │ │ - movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - svclt 0x00004770 │ │ │ │ - vmul.i q8, , d2[2] │ │ │ │ - @ instruction: 0xf0024303 │ │ │ │ + strne pc, [r0], #961 @ 0x3c1 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + stceq 0, cr6, [fp], {131} @ 0x83 │ │ │ │ + @ instruction: 0xf0030849 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + b 0x114c984 │ │ │ │ + tstmi r1, #12, 6 @ 0x30000000 │ │ │ │ + sbcvs r6, r3, r4 │ │ │ │ + blmi 0x1ca6c4 │ │ │ │ + andcs r6, r0, r1, asr #32 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ ldrlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - andvs r4, r2, sl, lsl r3 │ │ │ │ + addvs r4, r2, sl, lsl r3 │ │ │ │ @ instruction: 0xf001084a │ │ │ │ - stceq 4, cr0, [fp], {15} │ │ │ │ + stmiaeq fp, {r0, r1, r2, r3, sl}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ - subvs r5, r2, r1, lsl #8 │ │ │ │ - addne pc, r0, #67108867 @ 0x4000003 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwmi r6, #45316 @ 0xb104 │ │ │ │ - blmi 0x1ca7a4 │ │ │ │ - andcc lr, r2, #192, 18 @ 0x300000 │ │ │ │ + subvs r1, r2, r0, lsl #9 │ │ │ │ + andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + movwmi r6, #45252 @ 0xb0c4 │ │ │ │ + blmi 0x1ca70c │ │ │ │ + andvs r6, r3, r2, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - sbcvs r0, r2, r0, lsl r4 │ │ │ │ - tstmi ip, #35328 @ 0x8a00 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - tstmi sl, #4 │ │ │ │ - @ instruction: 0xf00308cb │ │ │ │ - addvs r0, r2, r0, lsl r3 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1ca7e4 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - subvs r5, r3, r1, lsl #2 │ │ │ │ - andcs r6, r0, r1, lsl #2 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - tstvs r2, r0, lsl r4 │ │ │ │ - tstmi ip, #35328 @ 0x8a00 │ │ │ │ + strcs fp, [r0], #-1040 @ 0xfffffbf0 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmla.i q11, , d0[1] │ │ │ │ + tstvs r4, r1, lsl #8 │ │ │ │ + @ instruction: 0xf004084c │ │ │ │ + stceq 4, cr0, [fp], {16} │ │ │ │ + stmiaeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - tstmi sl, #4 │ │ │ │ - @ instruction: 0xf00308cb │ │ │ │ - addvs r0, r2, r0, lsl r3 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1ca828 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - subvs r1, r3, r0, lsl #3 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + vraddhn.i16 d19, , │ │ │ │ + @ instruction: 0x43234103 │ │ │ │ + @ instruction: 0xf85d430a │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r2, r0, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ + strcs fp, [r0], #-1040 @ 0xfffffbf0 │ │ │ │ movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - sbcvs r0, r2, r0, lsl r4 │ │ │ │ - tstmi ip, #35328 @ 0x8a00 │ │ │ │ + stmdaeq ip, {r2, r8, sp, lr}^ │ │ │ │ + @ instruction: 0xf0040c8a │ │ │ │ + tstmi ip, #16, 8 @ 0x10000000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - tstmi sl, #4 │ │ │ │ - @ instruction: 0xf00308cb │ │ │ │ - addvs r0, r2, r0, lsl r3 │ │ │ │ + andvs r0, r4, fp, asr #17 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + addvs r4, r2, r2, lsr #6 │ │ │ │ andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - smlabtpl r0, r1, r3, pc @ │ │ │ │ - @ instruction: 0xf1c14313 │ │ │ │ - @ instruction: 0xf85d0102 │ │ │ │ - subvs r4, r3, r4, lsl #22 │ │ │ │ - andcs r6, r0, r1, lsl #2 │ │ │ │ + blmi 0x1ca790 │ │ │ │ + orrne pc, r0, r1, asr #7 │ │ │ │ + sbcvs r4, r1, r3, lsl r3 │ │ │ │ + andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - vaddl.u8 q11, d17, d2 │ │ │ │ - b 0x1160f40 │ │ │ │ - @ instruction: 0xf1c2030c │ │ │ │ - vsubl.u8 q8, d1, d2 │ │ │ │ - subvs r1, r3, r0, lsl #3 │ │ │ │ - andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ + andcs fp, r0, #16, 8 @ 0x10000000 │ │ │ │ + sbcvs r0, r2, ip, asr #16 │ │ │ │ + andpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ + @ instruction: 0xf1c20c8b │ │ │ │ + @ instruction: 0xf0040202 │ │ │ │ + tstvs r2, r0, lsl r4 │ │ │ │ + b 0x118e978 │ │ │ │ + @ instruction: 0xf003040c │ │ │ │ + @ instruction: 0xf0020310 │ │ │ │ + andvs r0, r4, r0, lsl r2 │ │ │ │ + strcc pc, [r3], #-961 @ 0xfffffc3f │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + movwmi r4, #41763 @ 0xa323 │ │ │ │ + blmi 0x1ca7e0 │ │ │ │ + movwcs lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + streq pc, [pc], #-1 @ 0x8c694 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - subvs r6, r3, r2, lsl #1 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ + stmiaeq fp, {r0, r1, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0x43234403 │ │ │ │ + strpl pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + streq pc, [r2], #-452 @ 0xfffffe3c │ │ │ │ orrne pc, r0, r1, asr #7 │ │ │ │ - andne lr, r3, #192, 18 @ 0x300000 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + strne lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ + blmi 0x1ca834 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strlt r0, [r0, #-2251] @ 0xfffff735 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - cdpmi 3, 0, cr15, cr3, cr1, {6} │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - subvs r6, r3, r2, asr #1 │ │ │ │ - stmdaeq fp, {r1, r3, r7, sl, fp}^ │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + streq pc, [pc], #-1 @ 0x8c6e0 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ + stmiaeq fp, {r0, r1, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0x43234403 │ │ │ │ + strne pc, [r0], #961 @ 0x3c1 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + smlabtmi r3, r0, r9, lr │ │ │ │ + blmi 0x1ca87c │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + svclt 0x00004770 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033c03 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + strpl pc, [r1], #-961 @ 0xfffffc3f │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ + strcc lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ + stmdaeq r9, {r0, r1, r3, r6, r7, fp}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - andvs r4, r3, sl, lsl #6 │ │ │ │ - andcs r6, r0, r2, lsl #1 │ │ │ │ + @ instruction: 0xf85d4311 │ │ │ │ + subvs r4, r3, r4, lsl #22 │ │ │ │ + andcs r6, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf85d0c00 │ │ │ │ - svclt 0x0000fb04 │ │ │ │ - stmdaeq ip, {r4, sl, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0042200 │ │ │ │ - tstvs r2, r0, lsl r4 │ │ │ │ - tstmi ip, #35328 @ 0x8a00 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + strcs fp, [r0], #-1040 @ 0xfffffbf0 │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vaddw.u8 q11, , d4 │ │ │ │ + sbcvs r5, r4, r1, lsl #8 │ │ │ │ + @ instruction: 0xf004084c │ │ │ │ + stceq 4, cr0, [fp], {16} │ │ │ │ + stmiaeq sl, {r2, r4, r8, r9, lr}^ │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ - tstmi sl, #4 │ │ │ │ - @ instruction: 0xf00308cb │ │ │ │ - addvs r0, r2, r0, lsl r3 │ │ │ │ - andmi pc, r3, #67108867 @ 0x4000003 │ │ │ │ - blmi 0x1ca998 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - subvs r5, r3, r1, lsl #2 │ │ │ │ - andcs r6, r0, r1, asr #1 │ │ │ │ + vaddl.u8 q11, d1, d4 │ │ │ │ + vraddhn.i16 d19, , │ │ │ │ + @ instruction: 0x43234103 │ │ │ │ + @ instruction: 0xf85d430a │ │ │ │ + stmib r0, {r2, r8, r9, fp, lr}^ │ │ │ │ + andcs r2, r0, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - stceq 12, cr0, [sl], {15} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + stmdaeq sl, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + streq pc, [pc], #-1 @ 0x8c7b4 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - stcmi 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - subvs r6, r3, r2, lsl #1 │ │ │ │ - andpl pc, r1, #67108867 @ 0x4000003 │ │ │ │ - smlabtvs r0, r1, r3, pc @ │ │ │ │ - smlabtcs r3, r0, r9, lr │ │ │ │ + stmiaeq fp, {r0, r1, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf0034322 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0x43234403 │ │ │ │ + strvs pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + smlabtpl r1, r1, r3, pc @ │ │ │ │ + strne lr, [r3], #-2496 @ 0xfffff640 │ │ │ │ + blmi 0x1ca950 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - strcs fp, [r1, #-1072] @ 0xfffffbd0 │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - vpmax.s8 d15, d5, d17 │ │ │ │ + ldrlt r2, [r0], #-769 @ 0xfffffcff │ │ │ │ + addvs r0, r3, sl, lsl #25 │ │ │ │ + vpmax.u8 d15, d3, d17 │ │ │ │ strmi pc, [r1], #961 @ 0x3c1 │ │ │ │ + stceq 0, cr15, [pc], {1} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - strpl lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r1, r3, pc @ │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - ldclt 2, cr3, [r0], #-0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + sbcvs r4, r4, sl, lsl #6 │ │ │ │ + movwcs lr, #2496 @ 0x9c0 │ │ │ │ + blmi 0x1ca98c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - @ instruction: 0xf001084a │ │ │ │ - @ instruction: 0xf002030f │ │ │ │ - ldrtlt r0, [r0], #-528 @ 0xfffffdf0 │ │ │ │ - stceq 3, cr4, [fp], {26} │ │ │ │ - strmi pc, [r1], #961 @ 0x3c1 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - movwmi r2, #46336 @ 0xb500 │ │ │ │ - strpl lr, [r2], #-2496 @ 0xfffff640 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - andcs fp, r0, r0, lsr ip │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ - @ instruction: 0xf001b410 │ │ │ │ - vmull.u8 q8, d1, d15 │ │ │ │ - @ instruction: 0xf0024481 │ │ │ │ + movwcs fp, #1040 @ 0x410 │ │ │ │ + addvs r0, r3, sl, lsl #25 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0014481 │ │ │ │ + @ instruction: 0xf0020c0f │ │ │ │ @ instruction: 0xf0030210 │ │ │ │ - sbcvs r0, r4, r0, lsl r3 │ │ │ │ - strne pc, [r0], #961 @ 0x3c1 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - addvs r4, r4, fp, lsl #6 │ │ │ │ - andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ - blmi 0x1caa94 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + b 0x1158c54 │ │ │ │ + movwmi r0, #41740 @ 0xa30c │ │ │ │ + stmib r0, {r2, r6, r7, sp, lr}^ │ │ │ │ + @ instruction: 0xf85d2300 │ │ │ │ + andcs r4, r0, r4, lsl #22 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033c03 │ │ │ │ + ldrlt r0, [r0], #-784 @ 0xfffffcf0 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmdaeq fp, {r0, r1, sp, lr}^ │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r1], #961 @ 0x3c1 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + sbcvs r1, r4, r0, lsl #3 │ │ │ │ + smlabtcc r1, r0, r9, lr │ │ │ │ + blmi 0x1caa08 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -127376,30 +127341,30 @@ │ │ │ │ andcs pc, r0, r0, asr #7 │ │ │ │ stcvs 1, cr11, [fp, #-672]! @ 0xfffffd60 │ │ │ │ stmibvs lr, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0106c18 │ │ │ │ tstle r1, lr │ │ │ │ strle r0, [ip], #-1777 @ 0xfffff90f │ │ │ │ @ instruction: 0xf10368a3 │ │ │ │ - blcs 0x14f56c │ │ │ │ + blcs 0x14f4e0 │ │ │ │ tstphi r8, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stceq 7, cr5, [r2, #-284] @ 0xfffffee4 │ │ │ │ cmnlt r2, r2, lsr #18 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmibvs r2!, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0002a02 │ │ │ │ - bvs 0x92cd30 │ │ │ │ + bvs 0x92cca4 │ │ │ │ movwvs pc, #15106 @ 0x3b02 @ │ │ │ │ fstmiaxle sp!, {d18-d32} @ Deprecated │ │ │ │ @ instruction: 0xf00d4628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, sl, r0 │ │ │ │ smlalne pc, r0, r5, r8 @ │ │ │ │ smullscc pc, r2, r5, r8 @ │ │ │ │ @ instruction: 0xf8d569e0 │ │ │ │ subseq r7, fp, #132 @ 0x84 │ │ │ │ @ instruction: 0xb1214602 │ │ │ │ svceq 0x00e0f010 │ │ │ │ @@ -127410,1443 +127375,1443 @@ │ │ │ │ svceq 0x0002f1bb │ │ │ │ sbchi pc, r9, r0 │ │ │ │ svceq 0x0004f1bb │ │ │ │ @ instruction: 0xf1bbd026 │ │ │ │ svclt 0x00080f01 │ │ │ │ eorle r2, r7, r0, ror #1 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ - blmi 0x1c8ceac │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0x1c8ce20 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22ee │ │ │ │ - bvs 0x94b2ec │ │ │ │ + bvs 0x94b228 │ │ │ │ @ instruction: 0xd1b92a01 │ │ │ │ stmibvs r1!, {r0, r1, r2, r5, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf001fa47 │ │ │ │ andeq pc, r1, r0, lsl r0 @ │ │ │ │ stmdbcs r2, {r1, r4, r5, r7, r8, ip, lr, pc} │ │ │ │ svccc 0x0001d1be │ │ │ │ ldmle fp!, {r0, r8, r9, sl, fp, sp} │ │ │ │ stmibvs r2!, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1b62a02 │ │ │ │ ldreq r6, [r2, r2, lsr #18] │ │ │ │ @ instruction: 0xe7a5d5b3 │ │ │ │ svclt 0x000c2802 │ │ │ │ mulcc r2, r8, ip │ │ │ │ - blx 0xfff4a982 │ │ │ │ + stc2 7, cr15, [r2], #-840 @ 0xfffffcb8 │ │ │ │ strbeq pc, [r0, r7, lsr #32]! @ │ │ │ │ @ instruction: 0xf0964307 │ │ │ │ - strmi pc, [r2], sp, asr #18 │ │ │ │ - @ instruction: 0xf94af096 │ │ │ │ + @ instruction: 0x4682f93f │ │ │ │ + @ instruction: 0xf93cf096 │ │ │ │ strmi r6, [r1], -r2, ror #16 │ │ │ │ strtmi r4, [r8], -r0, lsl #13 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stc2 7, cr15, [r2], #-828 @ 0xfffffcc4 │ │ │ │ + mcrr2 7, 12, pc, sl, cr15 @ │ │ │ │ teqpeq r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldrbmi r9, [r3], r4, lsl #2 │ │ │ │ smladxls r0, r0, r0, lr │ │ │ │ ldrbmi r4, [r9], -r2, asr #12 │ │ │ │ @ instruction: 0xf8d54628 │ │ │ │ @ instruction: 0xf0033088 │ │ │ │ @ instruction: 0xf7d2030f │ │ │ │ - @ instruction: 0xf8d4fc01 │ │ │ │ + @ instruction: 0xf8d4fc29 │ │ │ │ stmiavs r1!, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0x46524630 │ │ │ │ - ldc2l 7, cr15, [ip, #-904]! @ 0xfffffc78 │ │ │ │ + ldc2 7, cr15, [sl, #904] @ 0x388 │ │ │ │ svceq 0x0001f1ba │ │ │ │ suble r4, r6, r2, lsl #12 │ │ │ │ svceq 0x0002f1ba │ │ │ │ @ instruction: 0xf1bad03d │ │ │ │ cmnle r3, r0, lsl #30 │ │ │ │ ldrbmi r9, [r8], -r4, lsl #22 │ │ │ │ @ instruction: 0xf09c6819 │ │ │ │ - stmibvs r2!, {r0, r1, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmibvs r2!, {r0, r4, r5, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1094640 │ │ │ │ @ instruction: 0xf0270901 │ │ │ │ - blx 0x14ea3c │ │ │ │ - bvs 0x9892c8 │ │ │ │ + blx 0x14e9b0 │ │ │ │ + bvs 0x98923c │ │ │ │ @ instruction: 0xf09a441e │ │ │ │ - blls 0x18b51c │ │ │ │ + blls 0x18b458 │ │ │ │ ldcle 5, cr4, [ip, #-300]! @ 0xfffffed4 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ svceq 0x0000f1ba │ │ │ │ stmibvs r3!, {r0, r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmiavs r1!, {r4, r5, r9, sl, lr}^ │ │ │ │ andeq pc, r7, #3 │ │ │ │ @ instruction: 0xf7e29305 │ │ │ │ - blls 0x20c024 │ │ │ │ - blcs 0xde2f4 │ │ │ │ - blcs 0x140b84 │ │ │ │ - blcs 0xc0b68 │ │ │ │ - blls 0x1c0fec │ │ │ │ + blls 0x20c010 │ │ │ │ + blcs 0xde268 │ │ │ │ + blcs 0x140af8 │ │ │ │ + blcs 0xc0adc │ │ │ │ + blls 0x1c0f60 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf960f09c │ │ │ │ + @ instruction: 0xf952f09c │ │ │ │ strbmi r9, [r2], -r0, lsl #14 │ │ │ │ @ instruction: 0x46284659 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0xff7caa5e │ │ │ │ - blls 0x1c6a3c │ │ │ │ + stc2 7, cr15, [r4], {210} @ 0xd2 │ │ │ │ + blls 0x1c69b0 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x13c8d90 │ │ │ │ - blls 0x1c6a30 │ │ │ │ + blx 0x1048d04 │ │ │ │ + blls 0x1c69a4 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x948d9c │ │ │ │ - blls 0x1c6a24 │ │ │ │ + blx 0x5c8d10 │ │ │ │ + blls 0x1c6998 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9d4f09c │ │ │ │ - blls 0x1c6ac4 │ │ │ │ + @ instruction: 0xf9c6f09c │ │ │ │ + blls 0x1c6a38 │ │ │ │ ldmdavs r9, {r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf986f09c │ │ │ │ + @ instruction: 0xf978f09c │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdbcs pc, {r0, r1, r3, r4, r7, r9, sl, lr} @ │ │ │ │ stmibvs r3!, {r1, r2, ip, lr, pc}^ │ │ │ │ stmdavs r2!, {r3, r5, r9, sl, lr}^ │ │ │ │ vpmax.u8 d15, d3, d11 │ │ │ │ - ldc2l 7, cr15, [r4], #1020 @ 0x3fc │ │ │ │ + stc2l 7, cr15, [lr], #1020 @ 0x3fc │ │ │ │ str r2, [ip, -r1] │ │ │ │ - bcs 0x166fec │ │ │ │ + bcs 0x166f60 │ │ │ │ svcge 0x0015f47f │ │ │ │ andcc lr, r1, r6, lsl #14 │ │ │ │ - blx 0x184aaba │ │ │ │ + blx 0xfe24aa2e │ │ │ │ @ instruction: 0xf644e762 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ - blmi 0x44d034 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0x44cfa8 │ │ │ │ @ instruction: 0x46502236 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf976f1ae │ │ │ │ + @ instruction: 0xf968f1ae │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ - blmi 0x30d04c │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0x30cfc0 │ │ │ │ andls r2, r0, pc, asr r2 │ │ │ │ - @ instruction: 0xf96cf1ae │ │ │ │ + @ instruction: 0xf95ef1ae │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q4, #64 │ │ │ │ - blmi 0x14d060 │ │ │ │ + vaddw.s8 , q0, d8 │ │ │ │ + blmi 0x14cfd4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1ae22c2 │ │ │ │ - svclt 0x0000f961 │ │ │ │ - eorseq r9, r3, r0, lsr r7 │ │ │ │ - eorseq r9, r3, r8, asr r7 │ │ │ │ - eorseq r9, r3, r4, asr #14 │ │ │ │ + svclt 0x0000f953 │ │ │ │ + eorseq r9, r3, r0, ror #12 │ │ │ │ + eorseq r9, r3, r8, lsl #13 │ │ │ │ + eorseq r9, r3, r4, ror r6 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r7, r8, r9, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebe3dd4 │ │ │ │ + bl 0xfebe3d48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ ldmib r1, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ tstmi r9, #0, 6 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ strbeq sp, [fp], r1, lsl #2 │ │ │ │ stmiavs r3!, {r0, r3, sl, ip, lr, pc} │ │ │ │ - blx 0xfeddcc5c │ │ │ │ + blx 0xfeddcbd0 │ │ │ │ ldmdbeq fp, {r0, r2, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00182900 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcs fp, r0, fp, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00d81f0 │ │ │ │ - stmiblt r0, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiblt r0, {r0, r1, r2, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ stmdavs r6!, {r0, r2, r4, r7, r8, r9, sl, sp} │ │ │ │ - @ instruction: 0xf8b0f096 │ │ │ │ + @ instruction: 0xf8a2f096 │ │ │ │ ldrdhi pc, [r0], -r7 │ │ │ │ @ instruction: 0x46064631 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - strbmi pc, [r1], -r5, lsr #25 @ │ │ │ │ + strbmi pc, [r1], -r3, asr #25 @ │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9c6f09a │ │ │ │ + @ instruction: 0xf9b8f09a │ │ │ │ @ instruction: 0xf0966864 │ │ │ │ - ldmdavs pc!, {r0, r5, r7, fp, ip, sp, lr, pc} @ │ │ │ │ + ldmdavs pc!, {r0, r1, r4, r7, fp, ip, sp, lr, pc} @ │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e22001 │ │ │ │ - @ instruction: 0x4639fc97 │ │ │ │ + @ instruction: 0x4639fcb5 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9b8f09a │ │ │ │ + @ instruction: 0xf9aaf09a │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs r4, r1, r8, lsr #15 │ │ │ │ svclt 0x0000e7c9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3e94 │ │ │ │ + bl 0xfebe3e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ cdpmi 15, 1, cr0, cr8, cr8, {7} │ │ │ │ svcpl 0x0070ee1d │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldmdavs r6!, {r1, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdane r3, {r3, r5, r7, r8, fp, ip, lr}^ │ │ │ │ msrmi (UNDEF: 108), r3 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andls r4, r0, #33554432 @ 0x2000000 │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - @ instruction: 0xff3af096 │ │ │ │ + @ instruction: 0xff2cf096 │ │ │ │ vpmax.s8 d20, d7, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ @ instruction: 0xf6436812 │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ ldmdavs r8, {r2, r4, r7, r8} │ │ │ │ ldmdbne sl, {r0, r1, r3, r5, r7, fp, ip, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xff52f096 │ │ │ │ + @ instruction: 0xff44f096 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0x008832b8 │ │ │ │ - umulleq r3, r8, r2, r2 │ │ │ │ + addeq r3, r8, r4, asr #6 │ │ │ │ + addeq r3, r8, lr, lsl r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3f0c │ │ │ │ + bl 0xfebe3e80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550cd4 │ │ │ │ + blmi 0x550c48 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - @ instruction: 0xff22f096 │ │ │ │ + @ instruction: 0xff14f096 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, r2, asr #4 │ │ │ │ + addeq r3, r8, lr, asr #5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebe3f6c │ │ │ │ + bl 0xfebe3ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x550d34 │ │ │ │ + blmi 0x550ca8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ @ instruction: 0xf85c681b │ │ │ │ vhadd.s8 d19, d7, d3 │ │ │ │ vmvn.i32 d16, #255 @ 0x000000ff │ │ │ │ ldrmi r2, [sl], #-3221 @ 0xfffff36b │ │ │ │ ldrmi r9, [r9], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf8dc181a │ │ │ │ mrsls r0, (UNDEF: 0) │ │ │ │ tstpcs r8, r3, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - mrc2 0, 7, pc, cr2, cr6, {4} │ │ │ │ + mcr2 0, 7, pc, cr4, cr6, {4} @ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - addeq r3, r8, r2, ror #3 │ │ │ │ + addeq r3, r8, lr, ror #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe3fcc │ │ │ │ + bl 0xfebe3f40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0x46114610 │ │ │ │ @ instruction: 0xf09c4614 │ │ │ │ - blmi 0x50c908 │ │ │ │ + blmi 0x50c844 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrmi r9, [sp], #-1025 @ 0xfffffbff │ │ │ │ stmdavs r9, {r1, r3, r4, r7, r8, fp, ip} │ │ │ │ strmi r9, [fp], #-1280 @ 0xfffffb00 │ │ │ │ orrsne pc, r4, r3, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0966808 │ │ │ │ - @ instruction: 0xb002febd │ │ │ │ + andlt pc, r2, pc, lsr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r3, r8, ip, ror #2 │ │ │ │ + strdeq r3, [r8], r8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4034 │ │ │ │ + bl 0xfebe3fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6d0dbc │ │ │ │ + blmi 0x6d0d30 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ vmax.s8 d20, d3, d13 │ │ │ │ vmla.f d19, d0, d0[5] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ addlt r6, r3, fp, lsl r8 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x461a4413 │ │ │ │ - mrc2 0, 2, pc, cr2, cr6, {4} │ │ │ │ + mcr2 0, 2, pc, cr4, cr6, {4} @ │ │ │ │ vpadd.i8 d20, d7, d0 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [fp], #-405 @ 0xfffffe6b │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r1], #-1052 @ 0xfffffbe4 │ │ │ │ ldmibne sl, {r0, r2, r3, r4, sl, lr}^ │ │ │ │ strls r6, [r0, #-2057] @ 0xfffff7f7 │ │ │ │ @ instruction: 0xf643440b │ │ │ │ vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - mcr2 0, 4, pc, cr0, cr6, {4} @ │ │ │ │ + mrc2 0, 3, pc, cr2, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, r2, lsl r1 │ │ │ │ - strdeq r3, [r8], r2 │ │ │ │ + umulleq r3, r8, lr, r1 │ │ │ │ + addeq r3, r8, lr, ror r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe40b0 │ │ │ │ + bl 0xfebe4024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf0954604 │ │ │ │ - strmi pc, [r5], -sp, lsl #30 │ │ │ │ - @ instruction: 0xff0af095 │ │ │ │ + @ instruction: 0x4605feff │ │ │ │ + mrc2 0, 7, pc, cr12, cr5, {4} │ │ │ │ @ instruction: 0x463a4633 │ │ │ │ strmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf09b4628 │ │ │ │ - ldrtmi pc, [r2], -fp, lsr #26 @ │ │ │ │ + @ instruction: 0x4632fd1d │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x1c4915c │ │ │ │ + blx 0x18c90d0 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [fp], #-661 @ 0xfffffd6b │ │ │ │ @ instruction: 0xf643681b │ │ │ │ vsra.s64 d17, d4, #64 │ │ │ │ stmiapl r3, {r2, r4, r7, r8}^ │ │ │ │ ldmdbne sl, {r4, fp, sp, lr} │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ andcs lr, r0, #3358720 @ 0x334000 │ │ │ │ - mcr2 0, 2, pc, cr0, cr6, {4} @ │ │ │ │ + mrc2 0, 1, pc, cr2, cr6, {4} │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - addeq r3, r8, lr, rrx │ │ │ │ + strdeq r3, [r8], sl │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe412c │ │ │ │ + bl 0xfebe40a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vrecps.f32 d31, d7, d23 │ │ │ │ + vmax.f32 d31, d7, d25 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b090 │ │ │ │ + blls 0x38afcc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmvn.i32 d20, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d19, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff6af0a8 │ │ │ │ + @ instruction: 0xff5cf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4190 │ │ │ │ + bl 0xfebe4104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmax.f32 d31, d7, d5 │ │ │ │ + @ instruction: 0xf247fef7 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf09a6819 │ │ │ │ - blls 0x38b02c │ │ │ │ + blls 0x38af68 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c04491 │ │ │ │ + @ instruction: 0xf2c034f9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff38f0a8 │ │ │ │ + @ instruction: 0xff2af0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe41f4 │ │ │ │ + bl 0xfebe4168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fed3 │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cfc8 │ │ │ │ + blls 0x38cf04 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d20, d16, d1[6] │ │ │ │ + vmov.i32 q10, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff06f0a8 │ │ │ │ + cdp2 0, 15, cr15, cr8, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4258 │ │ │ │ + bl 0xfebe41cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 d31, d23, d17 │ │ │ │ + @ instruction: 0xf247fe93 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cf64 │ │ │ │ + blls 0x38cea0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d21, d0, d1[0] │ │ │ │ + vaddhn.i16 d20, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 13, cr15, cr4, cr8, {5} │ │ │ │ + cdp2 0, 12, cr15, cr6, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe42bc │ │ │ │ + bl 0xfebe4230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cf00 │ │ │ │ + blls 0x38ce3c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c05499 │ │ │ │ + vaddhn.i16 d21, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 10, cr15, cr2, cr8, {5} │ │ │ │ + cdp2 0, 9, cr15, cr4, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4320 │ │ │ │ + bl 0xfebe4294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fe3d │ │ │ │ + vceq.f32 d31, d7, d31 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce9c │ │ │ │ + blls 0x38cdd8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c054f1 │ │ │ │ + vmov.i32 , #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 7, cr15, cr0, cr8, {5} │ │ │ │ + cdp2 0, 6, cr15, cr2, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4384 │ │ │ │ + bl 0xfebe42f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vceq.f32 d31, d7, d11 │ │ │ │ + vmla.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ce38 │ │ │ │ + blls 0x38cd74 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d22, d0, d1[2] │ │ │ │ + @ instruction: 0xf2c054b1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 3, cr15, cr14, cr8, {5} │ │ │ │ + cdp2 0, 3, cr15, cr0, cr8, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe43e8 │ │ │ │ + bl 0xfebe435c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 , , │ │ │ │ + vadd.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cdd4 │ │ │ │ + blls 0x38cd10 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + vaddhn.i16 d22, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - cdp2 0, 0, cr15, cr12, cr8, {5} │ │ │ │ + ldc2l 0, cr15, [lr, #672]! @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe444c │ │ │ │ + bl 0xfebe43c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 d31, d23, d23 │ │ │ │ + vmla.f32 d31, d23, d9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd70 │ │ │ │ + blls 0x38ccac │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - @ instruction: 0xf2c064f9 │ │ │ │ + vmls.i d22, d0, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [sl, #672] @ 0x2a0 │ │ │ │ + stc2l 0, cr15, [ip, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe44b0 │ │ │ │ + bl 0xfebe4424 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 , , │ │ │ │ + vadd.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cd0c │ │ │ │ + blls 0x38cc48 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmov.i32 , #65536 @ 0x00010000 │ │ │ │ + @ instruction: 0xf2c064b9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [r8, #672]! @ 0x2a0 │ │ │ │ + ldc2 0, cr15, [sl, #672] @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4514 │ │ │ │ + bl 0xfebe4488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.f32 , , │ │ │ │ + vmla.f32 d31, d7, d21 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cca8 │ │ │ │ + blls 0x38cbe4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ + vmov.i32 d23, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [r6, #-672]! @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [r8, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4578 │ │ │ │ + bl 0xfebe44ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.f32 d31, d7, d1 │ │ │ │ + vadd.f32 d31, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cc44 │ │ │ │ + blls 0x38cb80 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + vshl.s8 d25, d2, d8 │ │ │ │ + vmls.i d23, d0, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r4, #-672] @ 0xfffffd60 │ │ │ │ + ldc2 0, cr15, [r6, #-672]! @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe45dc │ │ │ │ + bl 0xfebe4550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 , , │ │ │ │ + vfma.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cbe0 │ │ │ │ + blls 0x38cb1c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 q8, #589824 @ 0x00090000 │ │ │ │ + vshl.s8 d25, d2, d8 │ │ │ │ + vmls.i d23, d16, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r2, #-672] @ 0xfffffd60 │ │ │ │ + stc2 0, cr15, [r4, #-672] @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4640 │ │ │ │ + bl 0xfebe45b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - @ instruction: 0xf247fcad │ │ │ │ + vfma.f32 d31, d23, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cb7c │ │ │ │ + blls 0x38cab8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c004b1 │ │ │ │ + vmov.i32 d16, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2l 0, cr15, [r0], #672 @ 0x2a0 │ │ │ │ + ldc2l 0, cr15, [r2], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe46a4 │ │ │ │ + bl 0xfebe4618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 , , │ │ │ │ + sha1c.32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cb18 │ │ │ │ + blls 0x38ca54 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d17, q0, │ │ │ │ + vmvn.i32 q8, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - stc2 0, cr15, [lr], #672 @ 0x2a0 │ │ │ │ + stc2 0, cr15, [r0], #672 @ 0x2a0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4708 │ │ │ │ + bl 0xfebe467c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - sha1c.32 , , │ │ │ │ + vfma.f32 d31, d7, d27 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38cab4 │ │ │ │ + blls 0x38c9f0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d17, d0, d1[4] │ │ │ │ + vmls.i d16, d16, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2l 0, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ + stc2l 0, cr15, [lr], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe476c │ │ │ │ + bl 0xfebe46e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vfma.f32 d31, d7, d7 │ │ │ │ + @ instruction: 0xf247fc09 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38ca50 │ │ │ │ + blls 0x38c98c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c014b9 │ │ │ │ + vaddhn.i16 d17, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - mcrr2 0, 10, pc, sl, cr8 @ │ │ │ │ + ldc2 0, cr15, [ip], #-672 @ 0xfffffd60 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe47d0 │ │ │ │ + bl 0xfebe4744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s , , │ │ │ │ + vpadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c9ec │ │ │ │ + blls 0x38c928 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 d18, #65536 @ 0x00010000 │ │ │ │ + vmvn.i32 , #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - ldc2 0, cr15, [r8], {168} @ 0xa8 │ │ │ │ + stc2 0, cr15, [sl], {168} @ 0xa8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4834 │ │ │ │ + bl 0xfebe47a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 d31, d23, d19 │ │ │ │ + vqdmulh.s d31, d23, d21 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c988 │ │ │ │ + blls 0x38c8c4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d18, d0, d1[6] │ │ │ │ + @ instruction: 0xf2c014d1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xffa4991e │ │ │ │ + blx 0xff6c9892 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4898 │ │ │ │ + bl 0xfebe480c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s d31, d23, d1 │ │ │ │ + vpadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c924 │ │ │ │ + blls 0x38c860 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d18, d16, d1[0] │ │ │ │ + vaddhn.i16 d18, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfedc9982 │ │ │ │ + blx 0xfea498f6 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe48fc │ │ │ │ + bl 0xfebe4870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vqdmulh.s , , │ │ │ │ + vqdmulh.s , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c8c0 │ │ │ │ + blls 0x38c7fc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmov.i32 d19, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d18, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe1499e6 │ │ │ │ + blx 0x1dc995a │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4960 │ │ │ │ + bl 0xfebe48d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpadd.i8 d31, d7, d13 │ │ │ │ + vqdmulh.s d31, d7, d15 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c85c │ │ │ │ + blls 0x38c798 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 , #65536 @ 0x00010000 │ │ │ │ + @ instruction: 0xf2c024d9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x14c9a4a │ │ │ │ + blx 0x11499be │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe49c4 │ │ │ │ + bl 0xfebe4938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 , , │ │ │ │ + vpmin.s8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c7f8 │ │ │ │ + blls 0x38c734 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d19, d16, d1[2] │ │ │ │ + vmvn.i32 d19, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x849aae │ │ │ │ + blx 0x4c9a22 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a28 │ │ │ │ + bl 0xfebe499c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 d31, d23, d25 │ │ │ │ + vpmax.s8 d31, d23, d27 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c794 │ │ │ │ + blls 0x38c6d0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d20, q0, │ │ │ │ + vaddhn.i16 d19, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xffbc9b10 │ │ │ │ + blx 0xff849a84 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4a8c │ │ │ │ + bl 0xfebe4a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 d31, d23, d7 │ │ │ │ + vpmin.s8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c730 │ │ │ │ + blls 0x38c66c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 q10, #589824 @ 0x00090000 │ │ │ │ + vmls.i d19, d16, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfef49b74 │ │ │ │ + blx 0xfebc9ae8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4af0 │ │ │ │ + bl 0xfebe4a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmin.s8 , , │ │ │ │ + vpmax.s8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c6cc │ │ │ │ + blls 0x38c608 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c044d1 │ │ │ │ + vmvn.i32 d20, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfe2c9bd8 │ │ │ │ + blx 0x1f49b4c │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4b54 │ │ │ │ + bl 0xfebe4ac8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vpmax.s8 d31, d7, d19 │ │ │ │ + vpmin.s8 d31, d7, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c668 │ │ │ │ + blls 0x38c5a4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d21, q0, │ │ │ │ + @ instruction: 0xf2c04491 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x1649c3c │ │ │ │ + blx 0x12c9bb0 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4bb8 │ │ │ │ + bl 0xfebe4b2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c604 │ │ │ │ + blls 0x38c540 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d21, q8, │ │ │ │ + vmls.i d20, d16, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0x9c9ca0 │ │ │ │ + blx 0x649c14 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c1c │ │ │ │ + bl 0xfebe4b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmul.i8 d31, d23, d31 │ │ │ │ + vmul.i8 d31, d23, d17 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c5a0 │ │ │ │ + blls 0x38c4dc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c054d9 │ │ │ │ + vmls.i d21, d0, d1[0] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9f2f0a8 │ │ │ │ + @ instruction: 0xf9e4f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4c80 │ │ │ │ + bl 0xfebe4bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.i8 d31, d23, d13 │ │ │ │ + vmul.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c53c │ │ │ │ + blls 0x38c478 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d22, #65536 @ 0x00010000 │ │ │ │ + @ instruction: 0xf2c05499 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf9c0f0a8 │ │ │ │ + @ instruction: 0xf9b2f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ce4 │ │ │ │ + bl 0xfebe4c58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmul.i8 , , │ │ │ │ + vmla.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c4d8 │ │ │ │ + blls 0x38c414 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vaddhn.i16 d22, q8, │ │ │ │ + @ instruction: 0xf2c054f1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf98ef0a8 │ │ │ │ + @ instruction: 0xf980f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4d48 │ │ │ │ + bl 0xfebe4cbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vmla.i8 d31, d7, d25 │ │ │ │ + vmul.i8 d31, d7, d11 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c474 │ │ │ │ + blls 0x38c3b0 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d22, d16, d1[4] │ │ │ │ + vmls.i d22, d0, d1[2] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf95cf0a8 │ │ │ │ + @ instruction: 0xf94ef0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4dac │ │ │ │ + bl 0xfebe4d20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vtst.8 , , │ │ │ │ + vadd.i8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c410 │ │ │ │ + blls 0x38c34c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmvn.i32 d23, #589824 @ 0x00090000 │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf92af0a8 │ │ │ │ + @ instruction: 0xf91cf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e10 │ │ │ │ + bl 0xfebe4d84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.i8 , , │ │ │ │ + vtst.8 d31, d23, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c3ac │ │ │ │ + blls 0x38c2e8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - @ instruction: 0xf2c07491 │ │ │ │ + @ instruction: 0xf2c064f9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8f8f0a8 │ │ │ │ + @ instruction: 0xf8eaf0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4e74 │ │ │ │ + bl 0xfebe4de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vtst.8 d31, d23, d3 │ │ │ │ + vadd.i8 d31, d23, d5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c348 │ │ │ │ + blls 0x38c284 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ @ instruction: 0xf6489402 │ │ │ │ - vmls.i d23, d16, d1[6] │ │ │ │ + vmov.i32 , #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8c6f0a8 │ │ │ │ + @ instruction: 0xf8b8f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4ed8 │ │ │ │ + bl 0xfebe4e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.i8 , , │ │ │ │ + vtst.8 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c2e4 │ │ │ │ + blls 0x38c220 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ - vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d16, d0, d1[0] │ │ │ │ + @ instruction: 0xf6489402 │ │ │ │ + vaddhn.i16 d23, q8, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf894f0a8 │ │ │ │ + @ instruction: 0xf886f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4f3c │ │ │ │ + bl 0xfebe4eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf095461e │ │ │ │ - vadd.i8 d31, d7, d31 │ │ │ │ + vadd.i8 d31, d7, d17 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c280 │ │ │ │ + blls 0x38c1bc │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c00499 │ │ │ │ + vaddhn.i16 d16, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf862f0a8 │ │ │ │ + @ instruction: 0xf854f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe4fa0 │ │ │ │ + bl 0xfebe4f14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vrecps.f32 , , │ │ │ │ + vmax.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c21c │ │ │ │ + blls 0x38c158 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c004f1 │ │ │ │ + vmov.i32 q8, #589824 @ 0x00090000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf830f0a8 │ │ │ │ + @ instruction: 0xf822f0a8 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5004 │ │ │ │ + bl 0xfebe4f78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vmax.f32 , , │ │ │ │ + vrecps.f32 d31, d23, d29 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c1b8 │ │ │ │ + blls 0x38c0f4 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmls.i d17, d0, d1[2] │ │ │ │ + @ instruction: 0xf2c004b1 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xfffef0a7 │ │ │ │ + @ instruction: 0xfff0f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5068 │ │ │ │ + bl 0xfebe4fdc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vrecps.f32 d31, d23, d9 │ │ │ │ + vmax.f32 d31, d23, d11 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c154 │ │ │ │ + blls 0x38c090 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d17, q8, │ │ │ │ + vaddhn.i16 d17, q0, │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xffccf0a7 │ │ │ │ + @ instruction: 0xffbef0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe50cc │ │ │ │ + bl 0xfebe5040 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vmax.f32 , , │ │ │ │ + vrecps.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c0f0 │ │ │ │ + blls 0x38c02c │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - @ instruction: 0xf2c014f9 │ │ │ │ + vmls.i d17, d0, d1[4] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff9af0a7 │ │ │ │ + @ instruction: 0xff8cf0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5130 │ │ │ │ + bl 0xfebe50a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vrecps.f32 d31, d7, d21 │ │ │ │ + vmax.f32 d31, d7, d23 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c08c │ │ │ │ + blls 0x38bfc8 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vmov.i32 q9, #65536 @ 0x00010000 │ │ │ │ + @ instruction: 0xf2c014b9 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff68f0a7 │ │ │ │ + @ instruction: 0xff5af0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe5194 │ │ │ │ + bl 0xfebe5108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - vmax.f32 d31, d7, d3 │ │ │ │ + @ instruction: 0xf247fef5 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ @ instruction: 0x460772d4 │ │ │ │ @ instruction: 0xf0996819 │ │ │ │ - blls 0x38c028 │ │ │ │ + blls 0x38bf64 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d18, q8, │ │ │ │ + vmov.i32 d18, #65536 @ 0x00010000 │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff36f0a7 │ │ │ │ + @ instruction: 0xff28f0a7 │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebe51f8 │ │ │ │ + bl 0xfebe516c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf094461e │ │ │ │ - @ instruction: 0xf247fed1 │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ strmi r7, [r7], -r6, ror #5 │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - blls 0x38dfc4 │ │ │ │ + blls 0x38df00 │ │ │ │ stcls 6, cr4, [sl], {32} │ │ │ │ ldrtmi r9, [r2], -r1, lsl #6 │ │ │ │ ldrtmi r9, [fp], -r0, lsl #8 │ │ │ │ strcs r4, [r0], #-1577 @ 0xfffff9d7 │ │ │ │ vshl.s8 d25, d2, d9 │ │ │ │ - vaddhn.i16 d19, q0, │ │ │ │ + vmls.i d18, d0, d1[6] │ │ │ │ strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xff04f0a7 │ │ │ │ + cdp2 0, 15, cr15, cr6, cr7, {5} │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -128854,29 +128819,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 4, pc, cr6, cr4, {4} │ │ │ │ + mcr2 0, 4, pc, cr8, cr4, {4} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmax.f32 d31, d25, d31 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x311168 │ │ │ │ + vmax.f32 d31, d25, d17 │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3110dc │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-112 @ 0xffffff90 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 12, cr15, cr6, cr7, {5} │ │ │ │ + cdp2 0, 11, cr15, cr8, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128885,29 +128850,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 2, pc, cr8, cr4, {4} │ │ │ │ + mcr2 0, 2, pc, cr10, cr4, {4} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vrecps.f32 , , │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x3111e4 │ │ │ │ + vmax.f32 , , │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x311158 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-128 @ 0xffffff80 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 8, cr15, cr8, cr7, {5} │ │ │ │ + cdp2 0, 7, cr15, cr10, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128916,29 +128881,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - mrc2 0, 0, pc, cr10, cr4, {4} │ │ │ │ + mcr2 0, 0, pc, cr12, cr4, {4} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vrecps.f32 d31, d9, d19 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x311260 │ │ │ │ + vmax.f32 d31, d9, d21 │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3111d4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-144 @ 0xffffff70 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 4, cr15, cr10, cr7, {5} │ │ │ │ + cdp2 0, 3, cr15, cr12, cr7, {5} │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128947,29 +128912,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [ip, #592] @ 0x250 │ │ │ │ + stc2l 0, cr15, [lr, #592] @ 0x250 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf249fef5 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x3112dc │ │ │ │ + vceq.f32 , , │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x311250 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-160 @ 0xffffff60 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - cdp2 0, 0, cr15, cr12, cr7, {5} │ │ │ │ + ldc2l 0, cr15, [lr, #668]! @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -128978,29 +128943,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - ldc2 0, cr15, [lr, #592] @ 0x250 │ │ │ │ + ldc2 0, cr15, [r0, #592] @ 0x250 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf249feb7 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x311358 │ │ │ │ + vceq.f32 d31, d25, d25 │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3112cc │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-176 @ 0xffffff50 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - stc2l 0, cr15, [lr, #668] @ 0x29c │ │ │ │ + stc2l 0, cr15, [r0, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129009,29 +128974,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2l 0, cr15, [r0, #-592]! @ 0xfffffdb0 │ │ │ │ + ldc2l 0, cr15, [r2, #-592] @ 0xfffffdb0 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf249fe79 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x3113d4 │ │ │ │ + vceq.f32 , , │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x311348 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-192 @ 0xffffff40 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [r0, #668] @ 0x29c │ │ │ │ + stc2 0, cr15, [r2, #668] @ 0x29c │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129040,29 +129005,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2 0, cr15, [r2, #-592]! @ 0xfffffdb0 │ │ │ │ + ldc2 0, cr15, [r4, #-592] @ 0xfffffdb0 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf249fe3b │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x311450 │ │ │ │ + vceq.f32 d31, d9, d29 │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3113c4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-208 @ 0xffffff30 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2l 0, cr15, [r2, #-668] @ 0xfffffd64 │ │ │ │ + stc2l 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129071,29 +129036,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2l 0, cr15, [r4], #592 @ 0x250 │ │ │ │ + ldc2l 0, cr15, [r6], {148} @ 0x94 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.f32 , , │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x3114cc │ │ │ │ + vadd.f32 , , │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x311440 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-224 @ 0xffffff20 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [r4, #-668] @ 0xfffffd64 │ │ │ │ + stc2 0, cr15, [r6, #-668] @ 0xfffffd64 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129102,29 +129067,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2 0, cr15, [r6], #592 @ 0x250 │ │ │ │ + ldc2 0, cr15, [r8], {148} @ 0x94 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vmla.f32 d31, d25, d31 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x311548 │ │ │ │ + vmla.f32 d31, d25, d17 │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3114bc │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-240 @ 0xffffff10 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2l 0, cr15, [r6], {167} @ 0xa7 │ │ │ │ + stc2l 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129133,29 +129098,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2l 0, cr15, [r8], #-592 @ 0xfffffdb0 │ │ │ │ + mrrc2 0, 9, pc, sl, cr4 @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 d31, d25, d1 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x3115c4 │ │ │ │ + vmla.f32 , , │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x311538 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-256 @ 0xffffff00 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [r8], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [sl], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129164,29 +129129,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - stc2 0, cr15, [sl], #-592 @ 0xfffffdb0 │ │ │ │ + ldc2 0, cr15, [ip], {148} @ 0x94 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 , , │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x311640 │ │ │ │ + vmla.f32 d31, d9, d21 │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3115b4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-272 @ 0xfffffef0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - mrrc2 0, 10, pc, sl, cr7 @ │ │ │ │ + mcrr2 0, 10, pc, ip, cr7 @ │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129195,29 +129160,29 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xffbca826 │ │ │ │ + blx 0xff84a79a │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vadd.f32 d31, d9, d5 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x3116bc │ │ │ │ + vfma.f32 , , │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x311630 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-288 @ 0xfffffee0 │ │ │ │ strls r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ - ldc2 0, cr15, [ip], {167} @ 0xa7 │ │ │ │ + stc2 0, cr15, [lr], {167} @ 0xa7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129226,31 +129191,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfec4a8a2 │ │ │ │ + blx 0xfe8ca816 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - sha1c.32 , , │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x311738 │ │ │ │ + vfma.f32 d31, d25, d25 │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x3116ac │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-304 @ 0xfffffed0 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - blx 0xff74a92e │ │ │ │ + blx 0xff3ca8a2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129259,31 +129224,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x1bca926 │ │ │ │ + blx 0x184a89a │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf249fc85 │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x3117bc │ │ │ │ + vfma.f32 , , │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x311730 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-320 @ 0xfffffec0 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - blx 0xfe6ca9b2 │ │ │ │ + blx 0xfe34a926 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129292,30 +129257,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xb4a9aa │ │ │ │ + blx 0x7ca91e │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fc43 │ │ │ │ - vmull.s8 q8, d0, d28 │ │ │ │ - blls 0x311840 │ │ │ │ + vfma.f32 d31, d9, d21 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3117b4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - blx 0x16caa32 │ │ │ │ + blx 0x134a9a6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129324,30 +129289,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xffb4aa28 │ │ │ │ + blx 0xff7ca99c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fc03 │ │ │ │ - vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - blls 0x3118c0 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x311834 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - blx 0x6caab2 │ │ │ │ + blx 0x34aa26 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129356,30 +129321,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xfeb4aaa8 │ │ │ │ + blx 0xfe7caa1c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fbc3 │ │ │ │ - vmull.s8 q8, d0, d28 │ │ │ │ - blls 0x311940 │ │ │ │ + vpadd.i8 d31, d25, d21 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3118b4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - blx 0xff6cab30 │ │ │ │ + blx 0xff34aaa4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129388,30 +129353,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0x1b4ab28 │ │ │ │ + blx 0x17caa9c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fb83 │ │ │ │ - vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - blls 0x3119c0 │ │ │ │ + vpadd.i8 , , │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x311934 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - blx 0xfe6cabb0 │ │ │ │ + blx 0xfe34ab24 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129420,30 +129385,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - blx 0xb4aba8 │ │ │ │ + blx 0x7cab1c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fb43 │ │ │ │ - vmull.s8 q8, d0, d28 │ │ │ │ - blls 0x311a40 │ │ │ │ + vpadd.i8 d31, d9, d21 │ │ │ │ + vmov.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x3119b4 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - blx 0x16cac30 │ │ │ │ + blx 0x134aba4 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129452,30 +129417,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9eaf094 │ │ │ │ + @ instruction: 0xf9dcf094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fb03 │ │ │ │ - vmvn.i32 d16, #3327 @ 0x00000cff │ │ │ │ - blls 0x311ac0 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vqdmulh.s d23, d0, d0[7] │ │ │ │ + blls 0x311a34 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - blx 0x6cacb0 │ │ │ │ + blx 0x34ac24 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129484,31 +129449,31 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf6404698 │ │ │ │ @ instruction: 0xf64077d4 │ │ │ │ stmdacs r1, {r1, r2, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf9aaf094 │ │ │ │ + @ instruction: 0xf99cf094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - vpmax.s8 , , │ │ │ │ - @ instruction: 0xf2c06cfc │ │ │ │ - blls 0x311b40 │ │ │ │ + vpmin.s8 d31, d25, d21 │ │ │ │ + vmull.s8 q11, d0, d28 │ │ │ │ + blls 0x311ab4 │ │ │ │ vstmiaeq r4, {d14-d19} │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ @ instruction: 0xf8dc4628 │ │ │ │ strls r4, [r2], #-336 @ 0xfffffeb0 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2084 @ 0xfffff7dc │ │ │ │ - @ instruction: 0xf9d6f0a7 │ │ │ │ + @ instruction: 0xf9c8f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129517,30 +129482,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf968f094 │ │ │ │ + @ instruction: 0xf95af094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fa81 │ │ │ │ - vqdmulh.s d16, d0, d0[3] │ │ │ │ - blls 0x311bc4 │ │ │ │ + vpmin.s8 , , │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x311b38 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2340 @ 0xfffff6dc │ │ │ │ - @ instruction: 0xf996f0a7 │ │ │ │ + @ instruction: 0xf988f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129549,30 +129514,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf928f094 │ │ │ │ + @ instruction: 0xf91af094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fa41 │ │ │ │ - vqdmulh.s d16, d0, d0[3] │ │ │ │ - blls 0x311c44 │ │ │ │ + vpmin.s8 d31, d9, d19 │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x311bb8 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2276 @ 0xfffff71c │ │ │ │ - @ instruction: 0xf956f0a7 │ │ │ │ + @ instruction: 0xf948f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129581,30 +129546,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8e8f094 │ │ │ │ + @ instruction: 0xf8daf094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649fa01 │ │ │ │ - vqdmulh.s d16, d0, d0[3] │ │ │ │ - blls 0x311cc4 │ │ │ │ + vmul.i8 , , │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x311c38 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2212 @ 0xfffff75c │ │ │ │ - @ instruction: 0xf916f0a7 │ │ │ │ + @ instruction: 0xf908f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -129613,30 +129578,30 @@ │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [sp], -r4, lsl #1 │ │ │ │ @ instruction: 0x46984616 │ │ │ │ @ instruction: 0xf6404604 │ │ │ │ @ instruction: 0xf64073e6 │ │ │ │ stmdacs r1, {r2, r4, r6, r7, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrmi fp, [pc], -r8, lsl #30 │ │ │ │ - @ instruction: 0xf8a8f094 │ │ │ │ + @ instruction: 0xf89af094 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4607463a │ │ │ │ @ instruction: 0xf0986819 │ │ │ │ - @ instruction: 0xf649f9c1 │ │ │ │ - vqdmulh.s d16, d0, d0[3] │ │ │ │ - blls 0x311d44 │ │ │ │ + vmul.i8 d31, d25, d19 │ │ │ │ + vmvn.i32 , #3327 @ 0x00000cff │ │ │ │ + blls 0x311cb8 │ │ │ │ ldrtmi r9, [sl], -r0, lsl #6 │ │ │ │ ldrtmi r4, [r1], -r3, asr #12 │ │ │ │ eormi pc, r4, ip, asr r8 @ │ │ │ │ strls r4, [r2], #-1576 @ 0xfffff9d8 │ │ │ │ - strbtmi pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrcc pc, [ip], #588 @ 0x24c │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strls r7, [r1], #-2148 @ 0xfffff79c │ │ │ │ - @ instruction: 0xf8d6f0a7 │ │ │ │ + @ instruction: 0xf8c8f0a7 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -129653,78 +129618,78 @@ │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r1], sl, lsl #6 │ │ │ │ @ instruction: 0xb1a7d415 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #21 │ │ │ │ @ instruction: 0xf00bd40d │ │ │ │ - ldmiblt r8, {r0, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8, {r0, r1, r2, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stmiavs r6!, {r0, r2, r5, fp, sp, lr}^ │ │ │ │ - @ instruction: 0xffd8f093 │ │ │ │ + @ instruction: 0xffcaf093 │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ eorsle r2, r4, r1, lsl #28 │ │ │ │ tstpeq pc, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - @ instruction: 0xf093fc4f │ │ │ │ - vmax.f32 , , │ │ │ │ + @ instruction: 0xf093fc6d │ │ │ │ + vrecps.f32 d31, d23, d31 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ pkhbtmi r2, r0, r5, lsl #21 │ │ │ │ @ instruction: 0xf0932500 │ │ │ │ - strmi pc, [r6], -r5, asr #31 │ │ │ │ + @ instruction: 0x4606ffb7 │ │ │ │ stmdavs r1!, {r1, r2, r4, sp, lr, pc}^ │ │ │ │ - mcrr2 7, 14, pc, r0, cr0 @ │ │ │ │ + mrrc2 7, 14, pc, lr, cr0 @ │ │ │ │ stmiavs r1!, {r1, r3, r5, r9, sl, lr} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [sl], #-896 @ 0xfffffc80 │ │ │ │ + mrrc2 7, 14, pc, r8, cr0 @ │ │ │ │ strbmi r9, [fp], -r0, lsl #12 │ │ │ │ @ instruction: 0xf8da4642 │ │ │ │ ldrtmi r1, [r0], -r0 │ │ │ │ @ instruction: 0x462a47b8 │ │ │ │ stmiavs r1!, {r0, r8, sl, ip, sp} │ │ │ │ ldrtmi r2, [r0], -r2, lsl #6 │ │ │ │ - ldc2 7, cr15, [r8], #896 @ 0x380 │ │ │ │ + ldc2l 7, cr15, [r6], {224} @ 0xe0 │ │ │ │ movwcs r6, #10529 @ 0x2921 │ │ │ │ strbmi r4, [r0], -sl, lsr #12 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -sp @ │ │ │ │ movwcs lr, #10159 @ 0x27af │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - ldc2 7, cr15, [sl], {224} @ 0xe0 │ │ │ │ + ldc2 7, cr15, [r8], #-896 @ 0xfffffc80 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - @ instruction: 0xff96f093 │ │ │ │ + @ instruction: 0xff88f093 │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - blx 0x8cb020 │ │ │ │ + blx 0x54af94 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462afbff │ │ │ │ + @ instruction: 0x462afbf1 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x204b034 │ │ │ │ + blx 0x1ccafa8 │ │ │ │ @ instruction: 0xf093e7b3 │ │ │ │ - strbmi pc, [r9], -r1, lsl #31 @ │ │ │ │ + @ instruction: 0x4649ff73 │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - mrc2 0, 4, pc, cr0, cr9, {4} │ │ │ │ + mcr2 0, 4, pc, cr2, cr9, {4} @ │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -pc, lsl #23 │ │ │ │ + strtmi pc, [sl], -r1, lsl #23 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x1bcb058 │ │ │ │ + blx 0x184afcc │ │ │ │ svclt 0x0000e7a1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d0460c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -129736,77 +129701,77 @@ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #2228224 @ 0x220000 │ │ │ │ ldrle r0, [r4], #-1753 @ 0xfffff927 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, pc} │ │ │ │ ldmib r4, {r0, r1, r5, r8, ip, sp, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strle r0, [ip], #-2010 @ 0xfffff826 │ │ │ │ - stc2 0, cr15, [sl], {11} │ │ │ │ + stc2 0, cr15, [r0], {11} │ │ │ │ andcs fp, r1, r8, lsl #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r5!, {r4, r5, r6, r7, r8, r9, sl, pc} │ │ │ │ ldrdhi pc, [ip], -r4 │ │ │ │ - @ instruction: 0xff32f093 │ │ │ │ + @ instruction: 0xff24f093 │ │ │ │ smlawbne sl, r1, r6, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf005d031 │ │ │ │ movwcs r0, #8463 @ 0x210f │ │ │ │ - blx 0xfeacce0e │ │ │ │ - @ instruction: 0xff26f093 │ │ │ │ + blx 0xff24cd82 │ │ │ │ + @ instruction: 0xff18f093 │ │ │ │ strmi r2, [r0], r0, lsl #10 │ │ │ │ stmdavs r1!, {r0, r1, r3, r4, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - @ instruction: 0x464afb9f │ │ │ │ + @ instruction: 0x464afbbd │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ ldrhlt r4, [lr, #-120] @ 0xffffff88 │ │ │ │ - @ instruction: 0xff18f093 │ │ │ │ + @ instruction: 0xff0af093 │ │ │ │ strmi r6, [r2], r1, lsr #17 │ │ │ │ movwcs r4, #9770 @ 0x262a │ │ │ │ - blx 0xfe54ce3a │ │ │ │ + blx 0xfecccdae │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ ldrmi r4, [r0, r0, asr #12]! │ │ │ │ strcc r4, [r1, #-1578] @ 0xfffff9d6 │ │ │ │ movwcs r6, #10401 @ 0x28a1 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - stmdbvs r1!, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbvs r1!, {r0, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [sl], -r2, lsl #6 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ strbmi r0, [r5, #-3076]! @ 0xfffff3fc │ │ │ │ ldrdcs sp, [r1], -r9 │ │ │ │ movwcs lr, #10162 @ 0x27b2 │ │ │ │ tstpeq r7, r5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1e4ce72 │ │ │ │ + blx 0xfe5ccde6 │ │ │ │ ldrle r0, [r4, #-1835] @ 0xfffff8d5 │ │ │ │ - mrc2 0, 7, pc, cr2, cr3, {4} │ │ │ │ + mcr2 0, 7, pc, cr4, cr3, {4} @ │ │ │ │ strmi r4, [r5], -r9, asr #12 │ │ │ │ @ instruction: 0xf6cf2200 │ │ │ │ @ instruction: 0x464872ff │ │ │ │ - @ instruction: 0xf97cf098 │ │ │ │ + @ instruction: 0xf96ef098 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - @ instruction: 0x462afb5b │ │ │ │ + strtmi pc, [sl], -sp, asr #22 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9daf098 │ │ │ │ + @ instruction: 0xf9ccf098 │ │ │ │ @ instruction: 0xf093e7b6 │ │ │ │ - @ instruction: 0x4649fedd │ │ │ │ + strbmi pc, [r9], -pc, asr #29 @ │ │ │ │ strbmi r4, [r8], -r5, lsl #12 │ │ │ │ - stc2l 0, cr15, [ip, #612]! @ 0x264 │ │ │ │ + ldc2l 0, cr15, [lr, #612] @ 0x264 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - strtmi pc, [sl], -fp, ror #21 │ │ │ │ + @ instruction: 0x462afadd │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9c8f098 │ │ │ │ + @ instruction: 0xf9baf098 │ │ │ │ svclt 0x0000e7a4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @@ -129822,81 +129787,81 @@ │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andle r4, r8, r3, lsr r2 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b83f0 │ │ │ │ - @ instruction: 0xb3b8fbdf │ │ │ │ + @ instruction: 0xb3b8fbd5 │ │ │ │ svclt 0x000c2e00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - mrc2 0, 7, pc, cr14, cr3, {4} │ │ │ │ + mrc2 0, 7, pc, cr0, cr3, {4} │ │ │ │ andscs r9, r2, #16, 22 @ 0x4000 │ │ │ │ - blx 0x1209be │ │ │ │ + blx 0x120932 │ │ │ │ vhsub.s8 d31, d7, d3 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - @ instruction: 0xf812f098 │ │ │ │ + @ instruction: 0xf804f098 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - blx 0xffaccf54 │ │ │ │ + blx 0x24ceca │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - ldrtmi pc, [r9], -r3, ror #21 @ │ │ │ │ + ldrtmi pc, [r9], -r1, lsl #22 @ │ │ │ │ andcs r4, r1, r6, lsl #12 │ │ │ │ - blx 0xff84cf68 │ │ │ │ + blx 0xfffccedc │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7e02001 │ │ │ │ - @ instruction: 0x4622fad9 │ │ │ │ + @ instruction: 0x4622faf7 │ │ │ │ @ instruction: 0x46039c11 │ │ │ │ ldrtmi r9, [r1], -r4, lsl #8 │ │ │ │ strtmi r9, [r8], -pc, lsl #24 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strhi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xff62f0a6 │ │ │ │ + @ instruction: 0xff54f0a6 │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ stcvs 6, cr4, [r1, #-40] @ 0xffffffd8 │ │ │ │ svceq 0x001b694b │ │ │ │ ldrlt sp, [r0, #-77]! @ 0xffffffb3 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r5, r3, lsl r8 │ │ │ │ - b 0x1169298 │ │ │ │ + b 0x116920c │ │ │ │ ldmibvs r3, {r2, r7, sl} │ │ │ │ @ instruction: 0xd1262b01 │ │ │ │ strmi r6, [r4], fp, lsl #23 │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ mcrrvs 0, 4, sp, fp, cr0 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ ldrmi fp, [r8], -r8, lsl #30 │ │ │ │ strls sp, [r1], #-44 @ 0xffffffd4 │ │ │ │ strcs r2, [r7], #-262 @ 0xfffffefa │ │ │ │ ldmdavs r3, {r5, r6, r9, sl, lr}^ │ │ │ │ strls r6, [r0, #-2261] @ 0xfffff72b │ │ │ │ @ instruction: 0xf101fb03 │ │ │ │ - biceq pc, sp, #78643200 @ 0x4b00000 │ │ │ │ + teqpeq r5, #78643200 @ p-variant is OBSOLETE @ 0x4b00000 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ movwmi lr, #10701 @ 0x29cd │ │ │ │ andcc lr, r4, #3440640 @ 0x348000 │ │ │ │ @ instruction: 0xff5cf7ff │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strls fp, [r1], #-3376 @ 0xfffff2d0 │ │ │ │ - @ instruction: 0xf64b2106 │ │ │ │ - vqdmlal.s q8, d0, d1[7] │ │ │ │ + vrhadd.s8 d18, d11, d6 │ │ │ │ + vrsra.s64 , , #64 │ │ │ │ ldmdavs r4, {r3, r8, r9}^ │ │ │ │ movwls r9, #12546 @ 0x3102 │ │ │ │ @ instruction: 0xf101fb04 │ │ │ │ movwmi lr, #14802 @ 0x39d2 │ │ │ │ strls r6, [r0], #-2386 @ 0xfffff6ae │ │ │ │ @ instruction: 0xff42f7ff │ │ │ │ tstcs r0, r5 │ │ │ │ @@ -129919,45 +129884,45 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [ip], -r1, lsl #13 │ │ │ │ movweq lr, #6609 @ 0x19d1 │ │ │ │ ldrmi fp, [r7], -r5, lsl #1 │ │ │ │ svclt 0x000c2b00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blx 0xa4d0a4 │ │ │ │ + blx 0x11cd018 │ │ │ │ stmdavs r0!, {r0, r2, r9, sl, lr} │ │ │ │ - blx 0x94d0ac │ │ │ │ + blx 0x10cd020 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , q3 │ │ │ │ orrslt r2, r0, #0 │ │ │ │ @ instruction: 0xf8d96923 │ │ │ │ - blcs 0xd7280 │ │ │ │ + blcs 0xd71f4 │ │ │ │ ldcvs 0, cr13, [r3], {68} @ 0x44 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ stmiavs r3!, {r0, r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xd12e421a │ │ │ │ @ instruction: 0xf00b4648 │ │ │ │ - strdlt pc, [r8, #175]! @ 0xaf │ │ │ │ + strdlt pc, [r8, #165]! @ 0xa5 │ │ │ │ @ instruction: 0xf6406923 │ │ │ │ @ instruction: 0xf64072e6 │ │ │ │ - blcs 0xed8bc │ │ │ │ + blcs 0xed830 │ │ │ │ ldrmi fp, [r1], r8, lsl #30 │ │ │ │ - mrc2 0, 0, pc, cr12, cr3, {4} │ │ │ │ + mcr2 0, 0, pc, cr14, cr3, {4} @ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ strmi r4, [r1], sl, asr #12 │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - smuadxls r2, r5, pc @ │ │ │ │ + strls pc, [r2, -r7, lsr #30] │ │ │ │ ldrtmi r4, [r1], -sl, asr #12 │ │ │ │ strtmi r6, [r8], -r3, ror #17 │ │ │ │ strbmi r9, [r3], -r1, lsl #6 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - cdp2 0, 5, cr15, cr4, cr6, {5} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr6, {5} │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x06d383f0 │ │ │ │ andcs sp, r0, sp, asr #11 │ │ │ │ @@ -129980,32 +129945,32 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ addlt r4, r4, r1, lsl #13 │ │ │ │ stmvs r8, {r8, r9, fp, sp} │ │ │ │ svclt 0x000c4615 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf9acf7e0 │ │ │ │ + @ instruction: 0xf9caf7e0 │ │ │ │ stmdavs r0!, {r1, r2, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf9a8f7e0 │ │ │ │ + @ instruction: 0xf9c6f7e0 │ │ │ │ ldrdcc pc, [r8], #137 @ 0x89 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ biclt r2, r8, r0 │ │ │ │ ldrsbcc pc, [r0], #-137 @ 0xffffff77 @ │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ tstle r6, lr, lsl #6 │ │ │ │ andne lr, r1, #212, 18 @ 0x350000 │ │ │ │ stmdavs r1!, {r1, r3, r8, r9, lr} │ │ │ │ ldrbeq r4, [r2], sl, lsl #6 │ │ │ │ @ instruction: 0xb1add416 │ │ │ │ @ instruction: 0xb1236923 │ │ │ │ movwcs lr, #6612 @ 0x19d4 │ │ │ │ bfieq r4, r3, #6, #22 │ │ │ │ strbmi sp, [r8], -lr, lsl #8 │ │ │ │ - blx 0xfe0cb288 │ │ │ │ + blx 0x1e4b1fc │ │ │ │ andcs fp, r1, r8, lsr #19 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r4, r0 │ │ │ │ @@ -130013,38 +129978,38 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, pc}^ │ │ │ │ movwcc r6, #10274 @ 0x2822 │ │ │ │ @ instruction: 0xf1c3d42f │ │ │ │ stmdbcs r1, {r5, r8} │ │ │ │ - blx 0x946748 │ │ │ │ + blx 0x9466bc │ │ │ │ @ instruction: 0xf009f903 │ │ │ │ teqlt r3, #49152 @ 0xc000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - bvc 0xff5ccbac │ │ │ │ + bvc 0xff5ccb20 │ │ │ │ andsmi r4, r0, r8, asr #1 │ │ │ │ @ instruction: 0xf7e06020 │ │ │ │ - stmiavs r2!, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiavs r2!, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ mvnvc pc, #64, 12 @ 0x4000000 │ │ │ │ - bcs 0xe0ad0 │ │ │ │ + bcs 0xe0a44 │ │ │ │ ldrmi fp, [sl], r8, lsl #30 │ │ │ │ - ldc2l 0, cr15, [r2, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2l 0, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ pkhtbmi r4, r2, r2, asr #12 │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - ldrtmi pc, [r0], -fp, lsl #29 @ │ │ │ │ + @ instruction: 0x4630fe7d │ │ │ │ @ instruction: 0x46224653 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a68800 │ │ │ │ - andcs pc, r1, sp, lsr #27 │ │ │ │ + mulcs r1, pc, sp @ │ │ │ │ @ instruction: 0xf780e7b6 │ │ │ │ - svclt 0x0000ff95 │ │ │ │ + svclt 0x0000ffdb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r6, r5, r3, lsl #26 │ │ │ │ @ instruction: 0xf414699c │ │ │ │ andsle r0, r1, r0, ror r4 │ │ │ │ @@ -130058,60 +130023,60 @@ │ │ │ │ stmiavs lr!, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ andle r2, r8, r1, lsl #28 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf093d051 │ │ │ │ - vadd.f32 d31, d7, d27 │ │ │ │ + vmla.f32 d31, d7, d13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6402395 │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ svclt 0x0070ee1d │ │ │ │ strvc pc, [r8, sl, asr #12]! │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ @ instruction: 0xf0976819 │ │ │ │ - @ instruction: 0xf093fe3d │ │ │ │ - strmi pc, [r0], r5, ror #25 │ │ │ │ - stc2 0, cr15, [lr], #588 @ 0x24c │ │ │ │ + @ instruction: 0xf093fe2f │ │ │ │ + pkhtbmi pc, r0, r7, asr #25 @ │ │ │ │ + stc2 0, cr15, [r0], #588 @ 0x24c │ │ │ │ @ instruction: 0xf0934682 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r2], -r3, lsl #6 │ │ │ │ strbmi r9, [r0], -r3 │ │ │ │ - @ instruction: 0xf972f7e0 │ │ │ │ + @ instruction: 0xf990f7e0 │ │ │ │ @ instruction: 0x46394b19 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, fp, asr r8 @ │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldmdavs r8!, {r8, r9, ip, pc} │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ @ instruction: 0xf0944452 │ │ │ │ - stmdavs r9!, {r0, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r2], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7e04640 │ │ │ │ - blmi 0x4cd934 │ │ │ │ + blmi 0x4cd920 │ │ │ │ ldrbtmi r9, [fp], #-2307 @ 0xfffff6fd │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1173d8 │ │ │ │ + bl 0x11734c │ │ │ │ movwls r0, #777 @ 0x309 │ │ │ │ - bl 0x1294b4 │ │ │ │ + bl 0x129428 │ │ │ │ strmi r0, [sl], #-776 @ 0xfffffcf8 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r3, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7e02302 │ │ │ │ - stmdavs r9!, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwcs r9, #10243 @ 0x2803 │ │ │ │ @ instruction: 0xf7e04632 │ │ │ │ - andcs pc, r1, pc, ror r9 @ │ │ │ │ + mulcs r1, sp, r9 │ │ │ │ svclt 0x0000e79f │ │ │ │ - addeq r0, r8, r4, asr #23 │ │ │ │ - umulleq r0, r8, sl, fp │ │ │ │ + addeq r0, r8, r0, asr ip │ │ │ │ + addeq r0, r8, r6, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130127,103 +130092,103 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf97cf00b │ │ │ │ + @ instruction: 0xf972f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640fc9b │ │ │ │ + @ instruction: 0xf640fc8d │ │ │ │ ldrdls r7, [r2], -r4 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093fdb7 │ │ │ │ - ldmdavs r9!, {r0, r1, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093fda9 │ │ │ │ + ldmdavs r9!, {r0, r2, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - ldrtmi pc, [r3], -r7, lsr #26 @ │ │ │ │ + @ instruction: 0x4633fd19 │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ vmax.s8 q10, q4, q0 │ │ │ │ vqdmlsl.s , d0, d0[4] │ │ │ │ @ instruction: 0xf0980794 │ │ │ │ - @ instruction: 0xf093fffb │ │ │ │ - pkhbtmi pc, r2, r9, lsl #24 @ │ │ │ │ - ldc2 0, cr15, [r6], {147} @ 0x93 │ │ │ │ + @ instruction: 0xf093ffed │ │ │ │ + strmi pc, [r2], fp, lsl #24 │ │ │ │ + stc2 0, cr15, [r8], {147} @ 0x93 │ │ │ │ @ instruction: 0xf0934681 │ │ │ │ - stmdavs r9!, {r0, r1, r4, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r2, sl, fp, ip, sp, lr, pc}^ │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04683 │ │ │ │ - ldrtmi pc, [r2], -sp, lsl #17 @ │ │ │ │ + ldrtmi pc, [r2], -fp, lsr #17 @ │ │ │ │ movwcs r6, #10345 @ 0x2869 │ │ │ │ @ instruction: 0xf7e04648 │ │ │ │ - ldrbmi pc, [r9], -r7, lsl #17 @ │ │ │ │ + ldrbmi pc, [r9], -r5, lsr #17 @ │ │ │ │ @ instruction: 0xf0994650 │ │ │ │ - blmi 0xe8e134 │ │ │ │ + blmi 0xe8e070 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r9, ip, pc}^ │ │ │ │ tsteq r8, r2, lsl #22 │ │ │ │ stmdbls r2, {r0, r8, ip, pc} │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ andls r4, r0, #167772160 @ 0xa000000 │ │ │ │ @ instruction: 0x461a6838 │ │ │ │ @ instruction: 0xf0944639 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ movwcs r4, #9762 @ 0x2622 │ │ │ │ @ instruction: 0xf7e04650 │ │ │ │ - @ instruction: 0x4659f8f5 │ │ │ │ + @ instruction: 0x4659f913 │ │ │ │ andscs r4, r0, #88, 12 @ 0x5800000 │ │ │ │ - @ instruction: 0xf85af098 │ │ │ │ - bls 0x1621b8 │ │ │ │ + @ instruction: 0xf84cf098 │ │ │ │ + bls 0x16212c │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x12586c │ │ │ │ + bl 0x1257e0 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x136534 │ │ │ │ + bl 0x1364a8 │ │ │ │ strtmi r0, [r2], #-779 @ 0xfffffcf5 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0xb4b78a │ │ │ │ + blx 0x7cb6fe │ │ │ │ stmdavs r9!, {r1, r4, r5, r9, sl, lr} │ │ │ │ movwcs r4, #9816 @ 0x2658 │ │ │ │ - @ instruction: 0xf8d8f7e0 │ │ │ │ + @ instruction: 0xf8f6f7e0 │ │ │ │ ldrbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xff7cb7b0 │ │ │ │ + blx 0xff44b724 │ │ │ │ vmovls.32 d3[0], r4 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x125924 │ │ │ │ + bl 0x125898 │ │ │ │ strls r0, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ - bl 0x13656c │ │ │ │ + bl 0x1364e0 │ │ │ │ strtmi r0, [r2], #-778 @ 0xfffffcf6 │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ - blx 0x44b7c2 │ │ │ │ + blx 0xcb736 │ │ │ │ ldrmi r2, [sl], -r2, lsl #6 │ │ │ │ ldrbmi r6, [r0], -r9, lsr #16 │ │ │ │ - @ instruction: 0xf8bcf7e0 │ │ │ │ + @ instruction: 0xf8daf7e0 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf0982210 │ │ │ │ - blmi 0x44d60c │ │ │ │ + blmi 0x44d548 │ │ │ │ ldrbtmi r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ ldmpl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldmdbne sl, {r0, r9, ip, pc} │ │ │ │ andls r4, r0, #1258291200 @ 0x4b000000 │ │ │ │ ldmdavs r8!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xffdcb7f4 │ │ │ │ + blx 0xffa4b768 │ │ │ │ movwcs r6, #10281 @ 0x2829 │ │ │ │ strbmi r2, [r8], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf8a2f7e0 │ │ │ │ + @ instruction: 0xf8c0f7e0 │ │ │ │ svclt 0x0000e759 │ │ │ │ - addeq r0, r8, r0, lsl #21 │ │ │ │ - addeq r0, r8, r2, asr #20 │ │ │ │ - addeq r0, r8, sl, lsl #20 │ │ │ │ - ldrdeq r0, [r8], r2 │ │ │ │ + addeq r0, r8, ip, lsl #22 │ │ │ │ + addeq r0, r8, lr, asr #21 │ │ │ │ + umulleq r0, r8, r6, sl │ │ │ │ + addeq r0, r8, lr, asr sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrdmi pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d20, d5 │ │ │ │ @ instruction: 0xb1b42400 │ │ │ │ @@ -130239,106 +130204,106 @@ │ │ │ │ mrsle r2, (UNDEF: 3) │ │ │ │ cdpcs 8, 0, cr6, cr1, cr14, {7} │ │ │ │ strtmi sp, [r0], -r8 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf89cf00b │ │ │ │ + @ instruction: 0xf892f00b │ │ │ │ andcs fp, r1, r8, lsl #18 │ │ │ │ vaba.s8 q15, , q9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0932795 │ │ │ │ - @ instruction: 0xf640fbbb │ │ │ │ + @ instruction: 0xf640fbad │ │ │ │ pkhtbmi r7, r1, r4, asr #5 │ │ │ │ @ instruction: 0xf0976839 │ │ │ │ - @ instruction: 0xf093fcd7 │ │ │ │ - ldmdavs r9!, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf093fcc9 │ │ │ │ + ldmdavs r9!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst1.32 {d20-d22}, [pc], r0 │ │ │ │ @ instruction: 0xf0996270 │ │ │ │ - ldrtmi pc, [r3], -r7, asr #24 @ │ │ │ │ + @ instruction: 0x4633fc39 │ │ │ │ andscs r4, sl, #68157440 @ 0x4100000 │ │ │ │ strbmi r4, [pc], -r0, asr #12 │ │ │ │ - @ instruction: 0xff1ef098 │ │ │ │ - blx 0xfcb8b2 │ │ │ │ + @ instruction: 0xff10f098 │ │ │ │ + blx 0xc4b826 │ │ │ │ strtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r3], r2, lsl #6 │ │ │ │ - @ instruction: 0xffb6f7df │ │ │ │ + @ instruction: 0xffd4f7df │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vshr.s64 q10, q6, #64 │ │ │ │ ldrbtmi r0, [fp], #-148 @ 0xffffff6c │ │ │ │ andls r6, r2, #1769472 @ 0x1b0000 │ │ │ │ - bl 0x1259d0 │ │ │ │ - bl 0x1102b8 │ │ │ │ + bl 0x125944 │ │ │ │ + bl 0x11022c │ │ │ │ strbmi r0, [sl], #-264 @ 0xfffffef8 │ │ │ │ andls r9, r0, #1073741824 @ 0x40000000 │ │ │ │ ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ stmdavs r0, {r0, r3, r7, r9, sl, lr} │ │ │ │ - blx 0x1e4b8f0 │ │ │ │ - blx 0x7cb8f2 │ │ │ │ + blx 0x1acb864 │ │ │ │ + blx 0x44b866 │ │ │ │ ldrtmi r6, [r2], -r9, ror #16 │ │ │ │ strmi r2, [r2], r2, lsl #6 │ │ │ │ - @ instruction: 0xff96f7df │ │ │ │ + @ instruction: 0xffb4f7df │ │ │ │ @ instruction: 0x46494b34 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ ldmpl r2, {}^ @ │ │ │ │ vmlaeq.f64 d14, d10, d2 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd4673 │ │ │ │ ldrtmi ip, [sl], #-4 │ │ │ │ ldrbtmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0x174b928 │ │ │ │ + blx 0x13cb89c │ │ │ │ @ instruction: 0x46504651 │ │ │ │ @ instruction: 0xf0972210 │ │ │ │ - uadd16mi pc, sl, r5 @ │ │ │ │ + ldrbmi pc, [sl], -r7, lsl #30 @ │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - ldc2l 0, cr15, [r2, #604]! @ 0x25c │ │ │ │ + stc2l 0, cr15, [r4, #604]! @ 0x25c │ │ │ │ stmdavs r9!, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0x4658461a │ │ │ │ - @ instruction: 0xff72f7df │ │ │ │ - bls 0x122388 │ │ │ │ + @ instruction: 0xff90f7df │ │ │ │ + bls 0x1222fc │ │ │ │ ldrbtmi r4, [fp], #-1609 @ 0xfffff9b7 │ │ │ │ @ instruction: 0xf8d9681b │ │ │ │ @ instruction: 0xf8cd0000 │ │ │ │ ldmpl r2, {r2, r3, ip, pc}^ │ │ │ │ movweq lr, #47874 @ 0xbb02 │ │ │ │ @ instruction: 0x0c08eb02 │ │ │ │ @ instruction: 0xf8cd443a │ │ │ │ andls ip, r0, #4 │ │ │ │ @ instruction: 0xf094461a │ │ │ │ - @ instruction: 0xf093fa35 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf093fa27 │ │ │ │ + stmdavs r9!, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r3, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf7df4681 │ │ │ │ - stmdavs r9!, {r0, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [r0], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7df2302 │ │ │ │ - blmi 0x58f6ac │ │ │ │ + blmi 0x58f698 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ stmdbls r3, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - bl 0x165a98 │ │ │ │ + bl 0x165a0c │ │ │ │ andls r0, r1, #8, 4 @ 0x80000000 │ │ │ │ andls r1, r0, #3571712 @ 0x368000 │ │ │ │ ldrmi r4, [sl], -fp, asr #8 │ │ │ │ @ instruction: 0xf0946808 │ │ │ │ - @ instruction: 0x4649fa17 │ │ │ │ + strbmi pc, [r9], -r9, lsl #20 @ │ │ │ │ andscs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ - mrc2 0, 6, pc, cr2, cr7, {4} │ │ │ │ + mcr2 0, 6, pc, cr4, cr7, {4} @ │ │ │ │ @ instruction: 0x4649465a │ │ │ │ @ instruction: 0xf0974648 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r2], -r2, lsl #6 │ │ │ │ @ instruction: 0xf7df4648 │ │ │ │ - @ instruction: 0xe752ffbb │ │ │ │ - ldrdeq r0, [r8], lr │ │ │ │ + smmls r2, r9, pc, pc @ │ │ │ │ + addeq r0, r8, sl, ror #18 │ │ │ │ + addeq r0, r8, r2, lsr r9 │ │ │ │ + addeq r0, r8, sl, ror #17 │ │ │ │ addeq r0, r8, r6, lsr #17 │ │ │ │ - addeq r0, r8, lr, asr r8 │ │ │ │ - addeq r0, r8, sl, lsl r8 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ tstcs r0, #180, 20 @ 0xb4000 │ │ │ │ orrvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ andmi fp, fp, sl, lsl #1 │ │ │ │ @@ -130366,21 +130331,21 @@ │ │ │ │ strhi pc, [lr, #-512]! @ 0xfffffe00 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ rscshi pc, sp, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ rschi pc, r5, #1 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xffa0f7fc │ │ │ │ - blcs 0x176444 │ │ │ │ + @ instruction: 0xff9cf7fc │ │ │ │ + blcs 0x1763b8 │ │ │ │ stmdbge r4, {r0, r2, r3, r4, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - subs pc, r5, sp, lsr sl @ │ │ │ │ + subs pc, r5, r7, lsr sl @ │ │ │ │ vrshr.s8 d18, d0, #1 │ │ │ │ addsmi r2, r3, #128, 4 │ │ │ │ @ instruction: 0xf011d14f │ │ │ │ @ instruction: 0xf0400280 │ │ │ │ addeq r8, lr, #-1073741819 @ 0xc0000005 │ │ │ │ mvnhi pc, #0, 2 │ │ │ │ addne pc, r0, #285212672 @ 0x11000000 │ │ │ │ @@ -130410,18 +130375,18 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe7cd8ac │ │ │ │ + blx 0xfe64d820 │ │ │ │ svcge 0x0004e008 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff8cf7fc │ │ │ │ + @ instruction: 0xff86f7fc │ │ │ │ @ instruction: 0xf14001e4 │ │ │ │ @ instruction: 0x200082be │ │ │ │ ldmdavs sl, {r0, r1, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, r8, r4, asr #32 │ │ │ │ tstcs r0, sl │ │ │ │ @@ -130437,91 +130402,91 @@ │ │ │ │ vmax.f32 q3, q8, q12 │ │ │ │ @ instruction: 0xf5b38159 │ │ │ │ @ instruction: 0xf0017f50 │ │ │ │ vmax.s8 q4, q0, q4 │ │ │ │ @ instruction: 0xf5b38207 │ │ │ │ @ instruction: 0xf0027fa0 │ │ │ │ vqadd.s8 d8, d0, d1 │ │ │ │ - blcs 0x10b11e4 │ │ │ │ + blcs 0x10b1158 │ │ │ │ strhi pc, [r5], r1 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ ldrbhi pc, [r8], -r1 @ │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xff2af7fc │ │ │ │ + @ instruction: 0xff24f7fc │ │ │ │ @ instruction: 0xf8d59a07 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ ldrbhi pc, [r2, #258] @ 0x102 @ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x8f96c @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x8f8e0 @ │ │ │ │ ldrbeq r2, [r8, #1034] @ 0x40a │ │ │ │ vqrshl.s8 d29, d23, d25 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ - bl 0x150648 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x1505bc │ │ │ │ ldrtmi r0, [r9], -r2, lsl #5 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8d24400 │ │ │ │ @ instruction: 0xf8d23200 │ │ │ │ @ instruction: 0xf7fc2210 │ │ │ │ - str pc, [r7, r3, ror #18]! │ │ │ │ + sbfx pc, sp, #18, #8 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0007f80 │ │ │ │ vcgt.s8 d8, d0, d24 │ │ │ │ @ instruction: 0xf5b380e1 │ │ │ │ @ instruction: 0xf0016f00 │ │ │ │ vcge.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b38372 │ │ │ │ @ instruction: 0xf0006f80 │ │ │ │ vcge.s8 d8, d0, d0 │ │ │ │ @ instruction: 0xf5b38518 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ vcge.s8 d8, d17, d14 │ │ │ │ - blcs 0xafba4 │ │ │ │ + blcs 0xafb18 │ │ │ │ mvnhi pc, #1 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf4e8 │ │ │ │ + blls 0x2cf44c │ │ │ │ addle r2, r0, r3, lsl #22 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbccs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf960f7f7 │ │ │ │ + @ instruction: 0xf95af7f7 │ │ │ │ biceq lr, pc, r8, ror r7 @ │ │ │ │ andhi pc, r7, #64, 2 │ │ │ │ orrcs pc, r1, #67108867 @ 0x4000003 │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blcs 0x171980 │ │ │ │ + blcs 0x1718f4 │ │ │ │ strhi pc, [lr, r0]! │ │ │ │ @ instruction: 0xf44f2b01 │ │ │ │ vqdmlal.s , d0, d0[4] │ │ │ │ - b 0x150620 │ │ │ │ + b 0x150594 │ │ │ │ @ instruction: 0xf0000301 │ │ │ │ @ instruction: 0xf5b38778 │ │ │ │ @ instruction: 0xf0043f00 │ │ │ │ vrhadd.s8 q4, q1, │ │ │ │ @ instruction: 0xf5b38183 │ │ │ │ @ instruction: 0xf0043f80 │ │ │ │ vhsub.s8 d8, d18, d15 │ │ │ │ @ instruction: 0xf5b383f5 │ │ │ │ @ instruction: 0xf0047f00 │ │ │ │ vqsub.s8 d8, d3, d16 │ │ │ │ - blcs 0xfe0b14dc │ │ │ │ + blcs 0xfe0b1450 │ │ │ │ sbcshi pc, r1, #4 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ orrhi pc, r8, #4 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ vmax.f32 , q4, │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0050f43f │ │ │ │ ldr r2, [r7, -r1]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ cmnpvs r0, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ movwne pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf1b3400b │ │ │ │ @ instruction: 0xf0022f01 │ │ │ │ @@ -130529,15 +130494,15 @@ │ │ │ │ @ instruction: 0xf5b381ff │ │ │ │ @ instruction: 0xf0027f40 │ │ │ │ vhadd.s8 d8, d0, d8 │ │ │ │ @ instruction: 0xf5b385de │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b387e1 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xb199c │ │ │ │ + blcs 0xb1910 │ │ │ │ svcge 0x0019f47f │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -130546,15 +130511,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q10, d16, d1[4] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f79308 │ │ │ │ - ldrbt pc, [r9], sp, lsl #19 @ │ │ │ │ + ldrbt pc, [r9], r7, lsl #19 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vhadd.s8 d8, d16, d31 │ │ │ │ vst4.32 {d24-d27}, [pc :128], r4 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130567,25 +130532,25 @@ │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ cmnphi ip, r1 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr5, cr15, {3} │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fc5401 │ │ │ │ - stmdbge r4, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ ldrthi pc, [ip], -r2 @ │ │ │ │ @ instruction: 0xf0022c03 │ │ │ │ stccs 6, cr8, [r1], {49} @ 0x31 │ │ │ │ @ instruction: 0xf648bf15 │ │ │ │ - @ instruction: 0xf64902dd │ │ │ │ - vmvn.i32 d18, #2304 @ 0x00000900 │ │ │ │ + @ instruction: 0xf6490235 │ │ │ │ + vsubl.s8 , d16, d17 │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f70208 │ │ │ │ - ldrt pc, [fp], r3, lsr #17 @ │ │ │ │ + ssat pc, #28, sp, lsl #17 @ │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vcge.s8 d8, d16, d7 │ │ │ │ vst4.32 {d24-d27}, [pc :256], r1 │ │ │ │ vsubl.s8 q11, d16, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130597,21 +130562,21 @@ │ │ │ │ vst1.8 {d24-d27}, [pc], r6 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ mvnhi pc, r1 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf308 │ │ │ │ + blls 0x2cf26c │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r4, r7, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vsubl.s8 , d0, d21 │ │ │ │ @ instruction: 0xf7f70205 │ │ │ │ - str pc, [r7], pc, ror #16 │ │ │ │ + str pc, [r7], r9, ror #16 │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ strbhi pc, [ip, #1]! @ │ │ │ │ svcvs 0x0034f5b3 │ │ │ │ rschi pc, r1, r0, lsl #4 │ │ │ │ svcvs 0x0014f5b3 │ │ │ │ strbhi pc, [r2], #1 @ │ │ │ │ strbhi pc, [sl], #-512 @ 0xfffffe00 @ │ │ │ │ @@ -130619,28 +130584,28 @@ │ │ │ │ ldrbhi pc, [r5], r1 @ │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ ldrthi pc, [r6], -r1 @ │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ mcrge 4, 3, pc, cr13, cr15, {3} @ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fdcd │ │ │ │ + @ instruction: 0xf8d5fdc7 │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0b78 │ │ │ │ + blcs 0xb0aec │ │ │ │ mrcge 4, 2, APSR_nzcv, cr13, cr15, {1} │ │ │ │ - mvnseq pc, #76546048 @ 0x4900000 │ │ │ │ + msreq CPSR_fs, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtcs pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ + strbtne pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8bcf7fc │ │ │ │ + @ instruction: 0xf8b6f7fc │ │ │ │ vst1.16 {d30-d32}, [pc], ip │ │ │ │ vmlal.s q11, d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ strbhi pc, [r9, r0]! @ │ │ │ │ sbchi pc, r9, #0, 4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @@ -130649,36 +130614,36 @@ │ │ │ │ vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ rsbshi pc, r6, r1 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r3, r5, r9, sl, fp, sp, pc} │ │ │ │ - stc2l 7, cr15, [sl, #-1008]! @ 0xfffffc10 │ │ │ │ - blcs 0xb68b0 │ │ │ │ + stc2l 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ + blcs 0xb6824 │ │ │ │ mcrge 4, 1, pc, cr7, cr15, {3} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - sbcne pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + eorne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf806f7f7 │ │ │ │ + @ instruction: 0xf800f7f7 │ │ │ │ @ instruction: 0xf5b3e61e │ │ │ │ @ instruction: 0xf0017f40 │ │ │ │ vhadd.s8 d8, d0, d10 │ │ │ │ @ instruction: 0xf5b38307 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b38023 │ │ │ │ @ instruction: 0xf0017f00 │ │ │ │ - blcs 0xafd0c │ │ │ │ + blcs 0xafc80 │ │ │ │ mcrge 4, 0, pc, cr13, cr15, {3} @ │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - str pc, [r1], -r9, ror #31 │ │ │ │ + str pc, [r1], -r3, ror #31 │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vqsub.s8 d8, d16, d2 │ │ │ │ vst2.16 {d24-d27}, [pc], r4 │ │ │ │ vsubl.s8 q11, d0, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130687,71 +130652,71 @@ │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :64] │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ stclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - blls 0x2cf1a0 │ │ │ │ + blls 0x2cf104 │ │ │ │ @ instruction: 0xf43f2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d0, d1[4] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - ldrb pc, [r3, #4027] @ 0xfbb @ │ │ │ │ + ldrb pc, [r3, #4021] @ 0xfb5 @ │ │ │ │ svcvs 0x00a8f5b3 │ │ │ │ @ instruction: 0x83a5f001 │ │ │ │ ldrbhi pc, [r9], #-512 @ 0xfffffe00 @ │ │ │ │ svcvs 0x0088f5b3 │ │ │ │ ldrhi pc, [r9, #-1] │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ ldrbthi pc, [r3], #1 @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ stclge 4, cr15, [r1, #508] @ 0x1fc │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5fd21 │ │ │ │ + @ instruction: 0xf8d5fd1b │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ - blcs 0xb0ed0 │ │ │ │ + blcs 0xb0e44 │ │ │ │ ldcge 4, cr15, [r1, #252]! @ 0xfc │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - ldrbteq pc, [ip], #1609 @ 0x649 @ │ │ │ │ + strteq pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - @ instruction: 0xf8e0f7fc │ │ │ │ + @ instruction: 0xf8daf7fc │ │ │ │ @ instruction: 0xf5b3e59e │ │ │ │ @ instruction: 0xf0016f54 │ │ │ │ vrshl.s8 d8, d1, d16 │ │ │ │ @ instruction: 0xf5b38397 │ │ │ │ @ instruction: 0xf0016f44 │ │ │ │ @ instruction: 0xf5b384ae │ │ │ │ @ instruction: 0xf0016f50 │ │ │ │ @ instruction: 0xf5b3848d │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ strtmi sl, [r1], -ip, lsl #27 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - stc2l 7, cr15, [ip], #1008 @ 0x3f0 │ │ │ │ + stc2l 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0427380 │ │ │ │ - bcs 0xb0ca4 │ │ │ │ + bcs 0xb0c18 │ │ │ │ ldclge 4, cr15, [fp, #-252]! @ 0xffffff04 │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + eorvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ movtcs pc, #2258 @ 0x8d2 @ │ │ │ │ - @ instruction: 0xffdef7fb │ │ │ │ + @ instruction: 0xffd8f7fb │ │ │ │ stceq 5, cr14, [lr], {110} @ 0x6e │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ @ instruction: 0xf006084a │ │ │ │ tstmi lr, #16, 12 @ 0x1000000 │ │ │ │ andseq pc, r0, #2 │ │ │ │ movwcs pc, #13249 @ 0x33c1 @ │ │ │ │ movwls sl, #20228 @ 0x4f04 │ │ │ │ @@ -130759,33 +130724,33 @@ │ │ │ │ stmiaeq fp, {r0, r2, r8, r9, ip, pc}^ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldrtmi r4, [r9], -sl, lsl #6 │ │ │ │ vsubl.u8 , d4, d6 │ │ │ │ tstmi r3, #805306368 @ 0x30000000 │ │ │ │ movwls r9, #30216 @ 0x7608 │ │ │ │ - mrc2 7, 2, pc, cr0, cr9, {7} │ │ │ │ + mcr2 7, 2, pc, cr10, cr9, {7} @ │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf404ae13 │ │ │ │ @ instruction: 0xf5b36374 │ │ │ │ @ instruction: 0xf47f6fe8 │ │ │ │ strtmi sl, [r1], -r2, ror #26 │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - @ instruction: 0xf8d5fccb │ │ │ │ + @ instruction: 0xf8d5fcc5 │ │ │ │ ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ ldcge 5, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @ instruction: 0xf6499c07 │ │ │ │ - vsubw.s8 q9, q0, d28 │ │ │ │ + vorr.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmlal.s q9, d0, d0[7] │ │ │ │ + vrshr.s64 d17, d12, #64 │ │ │ │ @ instruction: 0x46390233 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8523024 │ │ │ │ @ instruction: 0xf7fc2024 │ │ │ │ - str pc, [fp, #-2383]! @ 0xfffff6b1 │ │ │ │ + str pc, [fp, #-2377]! @ 0xfffff6b7 │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vmax.s8 q4, q8, q5 │ │ │ │ vst3.32 {d24-d26}, [pc] │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130808,82 +130773,82 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #13632 @ 0x3540 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - strbt pc, [sp], #3969 @ 0xf81 @ │ │ │ │ + strbt pc, [sp], #3963 @ 0xf7b @ │ │ │ │ vmlsl.u8 q8, d4, d19 │ │ │ │ @ instruction: 0xf0031940 │ │ │ │ @ instruction: 0xf1b8080f │ │ │ │ svclt 0x008c0f0b │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0x90b24 │ │ │ │ + blcs 0x90a98 │ │ │ │ ldrhi pc, [ip, #64]! @ 0x40 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ movwcs fp, #3860 @ 0xf14 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ vfma.f32 q13, , q3 │ │ │ │ - vqshl.s64 q10, , #0 │ │ │ │ + vorr.i32 q10, #218103808 @ 0x0d000000 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ ldrbeq r3, [sl, #200] @ 0xc8 │ │ │ │ stclge 5, cr15, [sp], {127} @ 0x7f │ │ │ │ stceq 13, cr6, [r6], #172 @ 0xac │ │ │ │ ldreq pc, [r0], -r6 │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ ldcvs 3, cr4, [fp], {22} │ │ │ │ svceq 0x000ef013 │ │ │ │ ldrbteq sp, [r3], r2, lsl #2 │ │ │ │ - ldcge 5, cr15, [pc], #252 @ 0x90060 │ │ │ │ - bne 0xfe0cce78 │ │ │ │ - svceq 0x0006ea1a │ │ │ │ + ldcge 5, cr15, [pc], #252 @ 0x8ffd4 │ │ │ │ + bne 0xfe0ccdec │ │ │ │ + svceq 0x000aea16 │ │ │ │ ldcge 4, cr15, [r9], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [sl, #-252]! @ 0xffffff04 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - bleq 0x98eb60 │ │ │ │ + bleq 0x98eb4c │ │ │ │ @ instruction: 0xf0034605 │ │ │ │ @ instruction: 0xf0040370 │ │ │ │ @ instruction: 0xf1ba000f │ │ │ │ - b 0x1153b94 │ │ │ │ - b 0x1450b98 │ │ │ │ + b 0x1153b08 │ │ │ │ + b 0x1450b0c │ │ │ │ @ instruction: 0xf0004054 │ │ │ │ strbmi r0, [sl], -r0, lsl #1 │ │ │ │ - b 0x10a18a8 │ │ │ │ + b 0x10a181c │ │ │ │ svclt 0x000c0003 │ │ │ │ ldrcs r2, [r0], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf8a2f7cc │ │ │ │ + @ instruction: 0xf8caf7cc │ │ │ │ strmi r4, [r0], sl, lsr #12 │ │ │ │ andcs r4, r3, r9, lsl #13 │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ ldrmi r8, [r8, r0, lsl #18]! │ │ │ │ stmdage r4, {r2, r4, r6, r8, sl, sp, lr, pc} │ │ │ │ - blx 0xff34dfbe │ │ │ │ + blx 0xff24df32 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andspl pc, sp, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr10, cr6, {7} @ │ │ │ │ + mcr2 7, 3, pc, cr4, cr6, {7} @ │ │ │ │ stmdage r4, {r1, r7, sl, sp, lr, pc} │ │ │ │ - blx 0x34dfd6 │ │ │ │ + blx 0x1cdf4a │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ sbcsne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 2, pc, cr14, cr6, {7} │ │ │ │ + mrc2 7, 2, pc, cr8, cr6, {7} │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, sp, lr, pc} │ │ │ │ - blx 0xfed4dfee │ │ │ │ - blcs 0x176c20 │ │ │ │ - stclge 4, cr15, [pc], #-252 @ 0x8ff08 │ │ │ │ + blx 0xfec4df62 │ │ │ │ + blcs 0x176b94 │ │ │ │ + stclge 4, cr15, [pc], #-252 @ 0x8fe7c │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr14, cr6, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr8, cr6, {7} @ │ │ │ │ vst3.16 {d30-d32}, [pc :128], r6 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ strhi pc, [r6], -r2 │ │ │ │ addshi pc, r4, r0, lsl #4 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ @@ -130908,32 +130873,32 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 5, pc, cr8, cr6, {7} │ │ │ │ + mrc2 7, 5, pc, cr2, cr6, {7} │ │ │ │ @ instruction: 0xf5b3e424 │ │ │ │ @ instruction: 0xf0016f40 │ │ │ │ vhadd.s8 q4, q0, │ │ │ │ @ instruction: 0xf5b381bf │ │ │ │ @ instruction: 0xf0006f20 │ │ │ │ @ instruction: 0xf5b38737 │ │ │ │ @ instruction: 0xf0006f30 │ │ │ │ @ instruction: 0xf5b38721 │ │ │ │ @ instruction: 0xf47f6f10 │ │ │ │ stmdage r4, {r1, r4, sl, fp, sp, pc} │ │ │ │ - blx 0x144e0b6 │ │ │ │ - blcs 0x176ce8 │ │ │ │ + blx 0x134e02a │ │ │ │ + blcs 0x176c5c │ │ │ │ stcge 4, cr15, [fp], {63} @ 0x3f │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorsne pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2l 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ + stc2l 7, cr15, [r4, #984]! @ 0x3d8 │ │ │ │ vst3.8 {d30-d32}, [pc], r2 │ │ │ │ vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ andmi r1, fp, r0, lsl #6 │ │ │ │ svccs 0x0001f1b3 │ │ │ │ adchi pc, r3, r3 │ │ │ │ sbcshi pc, sp, #0, 4 │ │ │ │ svcvs 0x00e0f5b3 │ │ │ │ @@ -130954,16 +130919,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr12, cr6, {7} │ │ │ │ - bllt 0xff2ce150 │ │ │ │ + mrc2 7, 2, pc, cr6, cr6, {7} │ │ │ │ + bllt 0xff2ce0c4 │ │ │ │ tstpvs r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabtne r0, r0, r2, pc @ │ │ │ │ @ instruction: 0xf002428b │ │ │ │ vcge.s8 q4, q8, │ │ │ │ vst2.32 {d24-d27}, [pc], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -130977,15 +130942,15 @@ │ │ │ │ ldrbthi pc, [r8], #-2 @ │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst3.16 {d24-d26}, [pc :64], r0 │ │ │ │ vsubl.s8 , d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0xfe78d3a8 │ │ │ │ + blge 0xfe78d31c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ @@ -130993,319 +130958,319 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmvn.i32 q11, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffe0f │ │ │ │ + @ instruction: 0xf7fffe09 │ │ │ │ @ instruction: 0xf44fbb7b │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbthi pc, [r3], #0 @ │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24-d26}, [pc], r1 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - blge 0x1a0d414 │ │ │ │ + blge 0x1a0d388 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x1ece210 │ │ │ │ + blx 0x1e4e184 │ │ │ │ @ instruction: 0xf53f02a4 │ │ │ │ - blls 0x2bafa0 │ │ │ │ + blls 0x2baf14 │ │ │ │ @ instruction: 0xf0432b01 │ │ │ │ stcvs 1, cr8, [fp, #-652]! @ 0xfffffd74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 4, 5, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98e4c │ │ │ │ - blge 0x138d348 │ │ │ │ + blcs 0x98dc0 │ │ │ │ + blge 0x138d2bc │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcmi pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + submi pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - stc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ - bllt 0x114e25c │ │ │ │ + stc2 7, cr15, [r4, #-984]! @ 0xfffffc28 │ │ │ │ + bllt 0x114e1d0 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ strbthi pc, [lr], #-0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ strbhi pc, [r6], #-0 @ │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ - blge 0xe0d474 │ │ │ │ + blge 0xe0d3e8 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - blx 0x12ce270 │ │ │ │ + blx 0x124e1e4 │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ strbhi pc, [r1, -r1, lsl #2] @ │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 7, cr8, [fp, #-472]! @ 0xfffffe28 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x98eac │ │ │ │ - blge 0x78d3a8 │ │ │ │ + blcs 0x98e20 │ │ │ │ + blge 0x78d31c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andseq pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + addsvc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2l 7, cr15, [sl], #984 @ 0x3d8 │ │ │ │ - bllt 0x54e2bc │ │ │ │ + ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ + bllt 0x54e230 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ - ldrbhi pc, [pc] @ 0x902c8 @ │ │ │ │ + ldrbhi pc, [pc] @ 0x9023c @ │ │ │ │ svcvs 0x00c0f5b3 │ │ │ │ strbhi pc, [sl] @ │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ - blge 0x20d4d4 │ │ │ │ + blge 0x20d448 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 d18, d9, #64 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffce1 │ │ │ │ + @ instruction: 0xf7fffcdb │ │ │ │ vst1.64 {d27-d28}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbhi pc, [r0], #0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.32 {d24-d26}, [pc :256], r8 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff98d518 │ │ │ │ + bge 0xff98d48c │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r1, r3, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffcbf │ │ │ │ + @ instruction: 0xf7fffcb9 │ │ │ │ vst1.64 {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbthi pc, [fp], -r0 @ │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r3 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xff10d55c │ │ │ │ + bge 0xff10d4d0 │ │ │ │ @ instruction: 0xf7fca804 │ │ │ │ - stmdbge r4, {r0, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s q9, d0, d1[3] │ │ │ │ @ instruction: 0xf7f60205 │ │ │ │ - @ instruction: 0xf7fffc9d │ │ │ │ + @ instruction: 0xf7fffc97 │ │ │ │ vst1.32 {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s q11, d0, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ strhi pc, [r1, -r0]! │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3.32 {d24,d26,d28}, [pc], r5 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfe88d5a0 │ │ │ │ + bge 0xfe88d514 │ │ │ │ addeq sl, lr, #4, 30 │ │ │ │ @ instruction: 0xf1014638 │ │ │ │ @ instruction: 0xf7fc863b │ │ │ │ - strbteq pc, [r1], -fp, lsl #19 @ │ │ │ │ - bge 0xfe60d8b4 │ │ │ │ - blcs 0xf6fdc │ │ │ │ + strbteq pc, [r1], -r5, lsl #19 @ │ │ │ │ + bge 0xfe60d828 │ │ │ │ + blcs 0xf6f50 │ │ │ │ movwhi pc, #16451 @ 0x4043 @ │ │ │ │ - blvs 0xfe72b870 │ │ │ │ + blvs 0xfe72b7e4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [sp], r3 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91194 │ │ │ │ + blcc 0x91108 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ ldrtmi sl, [r9], -r2, lsl #21 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s , d0, d1[7] │ │ │ │ + vmlal.s q9, d16, d1[4] │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fffc61 │ │ │ │ + @ instruction: 0xf7fffc5b │ │ │ │ @ instruction: 0xf5b3ba79 │ │ │ │ @ instruction: 0xf0006fc0 │ │ │ │ @ instruction: 0xf5b385b6 │ │ │ │ @ instruction: 0xf0006fe0 │ │ │ │ @ instruction: 0xf5b385a1 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdage r4, {r2, r3, r5, r6, r9, fp, sp, pc} │ │ │ │ - @ instruction: 0xf8f4f7fc │ │ │ │ + @ instruction: 0xf8eef7fc │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andcs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcrr2 7, 15, pc, r8, cr6 @ │ │ │ │ - blt 0x18ce420 │ │ │ │ + mcrr2 7, 15, pc, r2, cr6 @ │ │ │ │ + blt 0x18ce394 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ svcvs 0x0070f5b3 │ │ │ │ strthi pc, [r1], -r0 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ - bge 0x158d638 │ │ │ │ + bge 0x158d5ac │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - @ instruction: 0xf966f7fc │ │ │ │ + @ instruction: 0xf964f7fc │ │ │ │ adceq r9, r0, #8, 22 @ 0x2000 │ │ │ │ strhi pc, [fp], -r1, lsl #2 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 6, cr8, [fp, #-672]! @ 0xfffffd60 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0036f70 │ │ │ │ mrrcvs 0, 13, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99070 │ │ │ │ - bge 0xf0d56c │ │ │ │ + blcs 0x98fe4 │ │ │ │ + bge 0xf0d4e0 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addvc pc, r5, #76, 12 @ 0x4c00000 │ │ │ │ + rscsvs pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2 7, cr15, [r8], {246} @ 0xf6 │ │ │ │ - blt 0xcce480 │ │ │ │ + ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ + blt 0xcce3f4 │ │ │ │ svcvs 0x0024f5b3 │ │ │ │ subhi pc, r8, #1 │ │ │ │ svcvs 0x0030f5b3 │ │ │ │ eorhi pc, r2, #1 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ - bge 0x98d698 │ │ │ │ + bge 0x98d60c │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - @ instruction: 0xf8d5f983 │ │ │ │ + @ instruction: 0xf8d5f97d │ │ │ │ mvneq r3, r8, asr #1 │ │ │ │ vmlsl.u8 , d3, d7 │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb2444 │ │ │ │ - bge 0x58d5b8 │ │ │ │ - movtne pc, #50761 @ 0xc649 @ │ │ │ │ + blcs 0xb23b8 │ │ │ │ + bge 0x58d52c │ │ │ │ + cmnpeq ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrtcs pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ + strbtne pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ - blt 0x14e4dc │ │ │ │ + stc2l 7, cr15, [ip], #-1004 @ 0xfffffc14 │ │ │ │ + blt 0x14e450 │ │ │ │ svcvs 0x0064f5b3 │ │ │ │ rschi pc, r2, r1 │ │ │ │ svcvs 0x0074f5b3 │ │ │ │ sbchi pc, r6, r1 │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ ldmibge r5!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - mvneq pc, r5, asr r9 @ │ │ │ │ + mvneq pc, pc, asr #18 │ │ │ │ stmibge sp!, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57f05dc │ │ │ │ @ instruction: 0x6d2aa9e8 │ │ │ │ stmdavc r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 12, 0, r6, cr6, cr3, {0} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x1284938 │ │ │ │ + b 0x12848ac │ │ │ │ teqmi r3, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf53f06d8 │ │ │ │ ubfxeq sl, sl, #19, #18 │ │ │ │ ldmibge r7, {r0, r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xb7154 │ │ │ │ + blcs 0xb70c8 │ │ │ │ eorshi pc, r7, r4 │ │ │ │ @ instruction: 0xf47f2b02 │ │ │ │ ldmdbvs r3, {r4, r6, r7, r8, fp, sp, pc}^ │ │ │ │ svceq 0x00e0f013 │ │ │ │ stmibge fp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - strtvc pc, [r1], #1607 @ 0x647 │ │ │ │ + strvc pc, [r9], #-1607 @ 0xfffff9b9 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf00a4628 │ │ │ │ - stmdacs r0, {r0, r8, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe2cd65c │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe2cd5d0 │ │ │ │ @ instruction: 0xf7df4630 │ │ │ │ - strmi pc, [r5], -r5, lsl #16 │ │ │ │ + strmi pc, [r5], -r3, lsr #16 │ │ │ │ @ instruction: 0xf7df4640 │ │ │ │ - strmi pc, [r6], -r1, lsl #16 │ │ │ │ - @ instruction: 0xf7de4638 │ │ │ │ - tstpcs r0, #1012 @ p-variant is OBSOLETE @ 0x3f4 │ │ │ │ + @ instruction: 0x4606f81f │ │ │ │ + @ instruction: 0xf7df4638 │ │ │ │ + tstpcs r0, #1769472 @ p-variant is OBSOLETE @ 0x1b0000 │ │ │ │ tstcs r0, r2, lsl #12 │ │ │ │ tstls r1, r8, lsr #12 │ │ │ │ ldrtmi r9, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf0a59300 │ │ │ │ - @ instruction: 0xf7fffb65 │ │ │ │ + @ instruction: 0xf7fffb57 │ │ │ │ @ instruction: 0xf5b3ba71 │ │ │ │ @ instruction: 0xf0007f10 │ │ │ │ @ instruction: 0xf5b387ca │ │ │ │ @ instruction: 0xf0007f40 │ │ │ │ @ instruction: 0xf5b3879d │ │ │ │ @ instruction: 0xf47f7f00 │ │ │ │ svcge 0x0004a99e │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7fc9608 │ │ │ │ - bls 0x28e9a8 │ │ │ │ + bls 0x28e904 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ setend le │ │ │ │ - bcs 0x1323e4 │ │ │ │ + bcs 0x132358 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ strcs r3, [sl], #-1279 @ 0xfffffb01 │ │ │ │ @ instruction: 0xf57f05d9 │ │ │ │ vmla.i8 d26, d25, d10 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ - bl 0x1512a4 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x151218 │ │ │ │ stmib sp, {r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf6494400 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmvn.i32 d16, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x46390433 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543250 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffb31 │ │ │ │ + @ instruction: 0xf7fffb2b │ │ │ │ @ instruction: 0xf5b3b975 │ │ │ │ @ instruction: 0xf0016fc8 │ │ │ │ @ instruction: 0xf5b38112 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf5b380ef │ │ │ │ @ instruction: 0xf47f6fc0 │ │ │ │ strtmi sl, [r1], -r8, ror #18 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf8c8f7fc │ │ │ │ + @ instruction: 0xf8c2f7fc │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x250dc0 │ │ │ │ + bls 0x250d34 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strbhi pc, [r7, r1, lsl #2]! @ │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf649a958 │ │ │ │ - vqdmlal.s , d0, d0[7] │ │ │ │ + vrsra.s64 d16, d12, #64 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmls.i d17, d0, d0[3] │ │ │ │ + vmvn.i32 q8, #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fb2022 │ │ │ │ - @ instruction: 0xf7fffc89 │ │ │ │ + @ instruction: 0xf7fffc83 │ │ │ │ @ instruction: 0xf5b3b947 │ │ │ │ @ instruction: 0xf0016fe0 │ │ │ │ @ instruction: 0xf1b38287 │ │ │ │ @ instruction: 0xf0017f80 │ │ │ │ @ instruction: 0xf5b38262 │ │ │ │ @ instruction: 0xf47f6fa0 │ │ │ │ stmdaeq sl, {r1, r3, r4, r5, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1110ab8 │ │ │ │ + b 0x1110a2c │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6484313 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vrshr.s64 d20, d25, #64 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f69308 │ │ │ │ - @ instruction: 0xf7fffbaf │ │ │ │ + @ instruction: 0xf7fffba9 │ │ │ │ vst2.8 {d27,d29}, [pc :64], fp │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrbhi pc, [lr, #2] @ │ │ │ │ strhi pc, [r1], -r0, lsl #4 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @@ -131329,15 +131294,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1c4e706 │ │ │ │ + blx 0x1ace67a │ │ │ │ ldmlt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r9 │ │ │ │ vmlal.s q11, d16, d0[0] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -131364,15 +131329,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xace792 │ │ │ │ + blx 0x94e706 │ │ │ │ ldmlt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d27}, [pc :64], r1 │ │ │ │ vmlal.s q11, d16, d0[4] │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -131387,15 +131352,15 @@ │ │ │ │ eorsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r3, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0xfff4e7ec │ │ │ │ + blx 0xffdce760 │ │ │ │ stmdalt r6!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvs 0x0060f5b3 │ │ │ │ orrshi pc, sl, r2 │ │ │ │ tstphi r9, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ svcvs 0x0040f5b3 │ │ │ │ msrhi SPSR_fsxc, r2 │ │ │ │ svcvs 0x0050f5b3 │ │ │ │ @@ -131411,15 +131376,15 @@ │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7fa5307 │ │ │ │ - @ instruction: 0xf7fffef3 │ │ │ │ + @ instruction: 0xf7fffeed │ │ │ │ vst2.8 {d27-d28}, [pc :256], r7 │ │ │ │ vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ rsbshi pc, ip, #2 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ vqsub.s8 d4, d17, d3 │ │ │ │ @@ -131430,54 +131395,54 @@ │ │ │ │ subvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24-d27}, [pc :64], ip │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldmdage r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r4, -r4, asr #7] │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #32, 14 @ 0x800000 │ │ │ │ + strmi pc, [r4, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #32, 14 @ 0x800000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ orrhi pc, r3, r3, asr #32 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vorr.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vrsra.s64 d23, d29, #64 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vmlal.s q11, d16, d1[4] │ │ │ │ strcs r0, [r3, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fb9707 │ │ │ │ - @ instruction: 0xf7fefdad │ │ │ │ + @ instruction: 0xf7fefda7 │ │ │ │ @ instruction: 0xf5b3bfed │ │ │ │ @ instruction: 0xf0033f00 │ │ │ │ vrhadd.s8 q4, , │ │ │ │ @ instruction: 0xf5b381ca │ │ │ │ @ instruction: 0xf0037f60 │ │ │ │ vhsub.s8 d8, d17, d24 │ │ │ │ @ instruction: 0xf5b3844a │ │ │ │ @ instruction: 0xf0037fc0 │ │ │ │ vrshl.s8 d8, d9, d2 │ │ │ │ - blcs 0xfe0b27e4 │ │ │ │ + blcs 0xfe0b2758 │ │ │ │ ldrhi pc, [r2, #-3]! │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ ldrhi pc, [r6], #3 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ vrecps.f32 , q12, │ │ │ │ vsubl.s8 , d16, d1 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f64628 │ │ │ │ - stmdacs r0, {r0, r1, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d8f43e │ │ │ │ stmlt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrvc SPSR_, #1325400064 @ 0x4f000000 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf001400b │ │ │ │ @ instruction: 0xf5b382eb │ │ │ │ @ instruction: 0xf47e3f80 │ │ │ │ @@ -131489,15 +131454,15 @@ │ │ │ │ @ instruction: 0xf0010c8b │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #8, 12 @ 0x800000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r0!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ ldmdbge r0, {r0, r1, r2, r3, r4, r5, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00b1f7fe │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ vmull.u8 q8, d17, d14 │ │ │ │ @@ -131507,534 +131472,534 @@ │ │ │ │ stmdaeq r3!, {r0, r1, r3, r4, r6, r7, r8, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ ldmeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ @ instruction: 0xf0086d03 │ │ │ │ vmov.i16 d16, #192 @ 0x00c0 │ │ │ │ - b 0x12a1200 │ │ │ │ + b 0x12a1174 │ │ │ │ ldcvs 8, cr0, [fp], {2} │ │ │ │ svceq 0x000ef013 │ │ │ │ - b 0x1284e18 │ │ │ │ - b 0x115161c │ │ │ │ + b 0x1244d8c │ │ │ │ + b 0x1151594 │ │ │ │ ldrbeq r0, [sl], r8, lsl #6 │ │ │ │ bichi pc, r0, r1, lsl #2 │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ - blcs 0x8a1b24 │ │ │ │ + blcs 0x8a1a98 │ │ │ │ @ instruction: 0x81b8f301 │ │ │ │ @ instruction: 0xf0094628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdage r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ addeq lr, r8, r9, asr #20 │ │ │ │ - mrc2 0, 0, pc, cr0, cr2, {4} │ │ │ │ - @ instruction: 0xf0924605 │ │ │ │ - strbteq pc, [r3], -r7, lsl #19 @ │ │ │ │ - @ instruction: 0xf1424680 │ │ │ │ + mcr2 0, 0, pc, cr2, cr2, {4} @ │ │ │ │ + @ instruction: 0xf0924680 │ │ │ │ + @ instruction: 0x0663f979 │ │ │ │ + @ instruction: 0xf1424605 │ │ │ │ movwcs r8, #14271 @ 0x37bf │ │ │ │ ldrtmi r2, [r1], -r0, lsl #4 │ │ │ │ - mrc2 7, 0, pc, cr8, cr14, {6} │ │ │ │ - @ instruction: 0xf97cf092 │ │ │ │ + mrc2 7, 1, pc, cr6, cr14, {6} │ │ │ │ + @ instruction: 0xf96ef092 │ │ │ │ movwcs r4, #13881 @ 0x3639 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - mrc2 7, 0, pc, cr0, cr14, {6} │ │ │ │ + mcr2 7, 1, pc, cr14, cr14, {6} @ │ │ │ │ vnmla.f64 d4, d29, d1 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vsra.s64 d20, d12, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ - vcgt.s8 d25, d7, d2 │ │ │ │ + vcgt.s8 d25, d7, d0 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrmi r2, [r5], #-917 @ 0xfffffc6b │ │ │ │ - ldmdavs fp, {r8, sl, ip, pc} │ │ │ │ + ldmdavs fp, {r1, r8, sl, ip, pc} │ │ │ │ strtmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - @ instruction: 0xf8aef093 │ │ │ │ + @ instruction: 0xf8a0f093 │ │ │ │ andcs r2, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - mcr2 7, 3, pc, cr10, cr14, {6} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr14, {6} @ │ │ │ │ svclt 0x00eaf7fe │ │ │ │ - strbmi pc, [r1, r8, asr #12] @ │ │ │ │ + ldrmi pc, [r9, -r8, asr #12] │ │ │ │ ldreq pc, [r3, -r0, asr #5] │ │ │ │ - movtcc pc, #5704 @ 0x1648 @ │ │ │ │ + orrscs pc, r9, #72, 12 @ 0x4800000 │ │ │ │ tstpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f1b9 │ │ │ │ sadd16mi fp, pc, r8 @ │ │ │ │ - blt 0x118eab4 │ │ │ │ + blt 0x118ea28 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ svcge 0x0011f47e │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d03fc │ │ │ │ + blls 0x2d0360 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r3, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 q11, d16, d25 │ │ │ │ + vmov.i32 d22, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef8e9 │ │ │ │ + @ instruction: 0xf7fef8e3 │ │ │ │ stmdage r4, {r0, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r8, #1004] @ 0x3ec │ │ │ │ + stc2 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscscs pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf8dcf7f6 │ │ │ │ + @ instruction: 0xf8d6f7f6 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr4, cr14, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - mcr2 7, 0, pc, cr6, cr11, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr4, cr11, {7} @ │ │ │ │ adceq r9, r2, #8, 22 @ 0x2000 │ │ │ │ rschi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 3, cr8, [fp, #-248]! @ 0xffffff08 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 0, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99730 │ │ │ │ + blcs 0x996a4 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr9, cr14, {1} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorscc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + adcscs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf8b8f7f6 │ │ │ │ + @ instruction: 0xf8b2f7f6 │ │ │ │ mrclt 7, 6, APSR_nzcv, cr0, cr14, {7} │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - stc2l 7, cr15, [r2, #1004]! @ 0x3ec │ │ │ │ + stc2l 7, cr15, [r0, #1004]! @ 0x3ec │ │ │ │ adceq r9, r1, #8, 22 @ 0x2000 │ │ │ │ adchi pc, r3, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf0412b01 │ │ │ │ stcvs 3, cr8, [fp, #-752]! @ 0xfffffd10 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 4, 15, r8, fp, cr13 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99778 │ │ │ │ + blcs 0x996ec │ │ │ │ mrcge 4, 5, APSR_nzcv, cr5, cr14, {1} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcne pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + eorne pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf894f7f6 │ │ │ │ + @ instruction: 0xf88ef7f6 │ │ │ │ mcrlt 7, 5, pc, cr12, cr14, {7} @ │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [lr, #1004]! @ 0x3ec │ │ │ │ + ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ adceq r9, r1, #8, 20 @ 0x8000 │ │ │ │ orrvs pc, r0, #201326595 @ 0xc000003 │ │ │ │ eorhi pc, r1, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ - bcs 0xfc61c │ │ │ │ + bcs 0xfc590 │ │ │ │ strhi pc, [r2], #66 @ 0x42 │ │ │ │ - blvs 0xfe72c060 │ │ │ │ + blvs 0xfe72bfd4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91984 │ │ │ │ + blcc 0x918f8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ ldrtmi sl, [r9], -sl, lsl #29 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vrshr.s64 d22, d9, #64 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef869 │ │ │ │ + @ instruction: 0xf7fef863 │ │ │ │ svcge 0x0004be81 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d0238 │ │ │ │ + blls 0x2d01a4 │ │ │ │ setend be │ │ │ │ - blcs 0xf12fc │ │ │ │ + blcs 0xf1270 │ │ │ │ msrhi SPSR_xc, #65 @ 0x41 │ │ │ │ - blvs 0xfe72c0a8 │ │ │ │ + blvs 0xfe72c01c │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r4], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x919cc │ │ │ │ + blcc 0x91940 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ ldrtmi sl, [r9], -r6, ror #28 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 d21, d5, #64 │ │ │ │ + vsubl.s8 , d0, d9 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef845 │ │ │ │ + @ instruction: 0xf7fef83f │ │ │ │ svcge 0x0004be5d │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - stcvs 13, cr15, [fp, #-604]! @ 0xfffffda4 │ │ │ │ + stcvs 13, cr15, [fp, #-588]! @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc588 │ │ │ │ - blcs 0xdf848 │ │ │ │ + blls 0x2bc4fc │ │ │ │ + blcs 0xdf7bc │ │ │ │ mcrge 6, 2, pc, cr13, cr14, {1} @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ rsccs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf82cf7f6 │ │ │ │ + @ instruction: 0xf826f7f6 │ │ │ │ mcrlt 7, 2, pc, cr4, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0260 │ │ │ │ + blls 0x2d01c4 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vmov.i32 d23, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f60208 │ │ │ │ - @ instruction: 0xf7fef81b │ │ │ │ + @ instruction: 0xf7fef815 │ │ │ │ stmdage r4, {r0, r1, r4, r5, r9, sl, fp, ip, sp, pc} │ │ │ │ - stc2l 7, cr15, [lr, #-1004]! @ 0xfffffc14 │ │ │ │ - blcs 0x1778a8 │ │ │ │ + stc2l 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ + blcs 0x17781c │ │ │ │ mcrge 4, 1, pc, cr11, cr14, {1} @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andseq pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xf80af7f6 │ │ │ │ + @ instruction: 0xf804f7f6 │ │ │ │ mcrlt 7, 1, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d021c │ │ │ │ + blls 0x2d0180 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r3, r4, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vrshr.s64 d22, d29, #64 │ │ │ │ + vmov.i32 d22, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefff9 │ │ │ │ + @ instruction: 0xf7fefff3 │ │ │ │ svcge 0x0004be11 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2d01f8 │ │ │ │ + blls 0x2d015c │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ ldrtmi sl, [r9], -r8, lsl #28 │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vrshr.s64 d22, d1, #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feffe7 │ │ │ │ + @ instruction: 0xf7feffe1 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - ldc2 7, cr15, [sl, #-1004]! @ 0xfffffc14 │ │ │ │ + ldc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbvc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffdaf7f5 │ │ │ │ + @ instruction: 0xffd4f7f5 │ │ │ │ ldcllt 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ vmlal.u8 q13, d4, d4 │ │ │ │ @ instruction: 0xf7fb5401 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ stccs 6, cr4, [r2], {40} @ 0x28 │ │ │ │ strbhi pc, [r8, #-1]! @ │ │ │ │ @ instruction: 0xf0012c03 │ │ │ │ stccs 5, cr8, [r1], {93} @ 0x5d │ │ │ │ vrecps.f32 d27, d8, d5 │ │ │ │ - @ instruction: 0xf64872dd │ │ │ │ - vmlal.s , d0, d1[1] │ │ │ │ + @ instruction: 0xf6487235 │ │ │ │ + vrshr.s64 d16, d13, #64 │ │ │ │ vmov.i32 d16, #768 @ 0x00000300 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feffbf │ │ │ │ + @ instruction: 0xf7feffb9 │ │ │ │ svcge 0x0004bdd7 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - strbteq pc, [r4], -r1, lsl #25 @ │ │ │ │ - stclge 5, cr15, [pc, #248] @ 0x90e3c │ │ │ │ - blcs 0x177968 │ │ │ │ + @ instruction: 0x0664fc7b │ │ │ │ + stclge 5, cr15, [pc, #248] @ 0x90db0 │ │ │ │ + blcs 0x1778dc │ │ │ │ stclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ subeq pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xffaaf7f5 │ │ │ │ + @ instruction: 0xffa4f7f5 │ │ │ │ stcllt 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ - strdeq pc, [r7], r6 │ │ │ │ + addeq pc, r7, r2, lsl #11 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcvs 12, cr15, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ + stcvs 12, cr15, [fp, #-988]! @ 0xfffffc24 │ │ │ │ @ instruction: 0xf013695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ - blls 0x2bc450 │ │ │ │ - blcs 0xdf980 │ │ │ │ + blls 0x2bc3c4 │ │ │ │ + blcs 0xdf8f4 │ │ │ │ ldcge 6, cr15, [r1, #248]! @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcs pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff90f7f5 │ │ │ │ + @ instruction: 0xff8af7f5 │ │ │ │ stclt 7, cr15, [r8, #1016]! @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0x0666fc53 │ │ │ │ + strbteq pc, [r6], -sp, asr #24 @ │ │ │ │ stcge 5, cr15, [r1, #248]! @ 0xf8 │ │ │ │ - blcs 0x1779c4 │ │ │ │ + blcs 0x177938 │ │ │ │ ldcge 4, cr15, [sp, #248] @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbsne pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff7cf7f5 │ │ │ │ + @ instruction: 0xff76f7f5 │ │ │ │ ldclt 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0100 │ │ │ │ + blls 0x2d0064 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r2, r3, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff6b │ │ │ │ + @ instruction: 0xf7feff65 │ │ │ │ stmdage r4, {r0, r1, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [lr], #-1004 @ 0xfffffc14 │ │ │ │ + stc2 7, cr15, [r8], #-1004 @ 0xfffffc14 │ │ │ │ @ instruction: 0xf53e0666 │ │ │ │ - blls 0x2bc3dc │ │ │ │ + blls 0x2bc350 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r4, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vrshr.s64 q8, , #64 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7feff57 │ │ │ │ + @ instruction: 0xf7feff51 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [sl], #1004 @ 0x3ec │ │ │ │ - blcs 0x177a30 │ │ │ │ + stc2 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ + blcs 0x1779a4 │ │ │ │ stclge 4, cr15, [r7, #-248]! @ 0xffffff08 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbpl pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + adcsmi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - @ instruction: 0xff46f7f5 │ │ │ │ + @ instruction: 0xff40f7f5 │ │ │ │ ldcllt 7, cr15, [lr, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0094 │ │ │ │ + blls 0x2cfff8 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r4, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d0, d1[6] │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7feff35 │ │ │ │ + @ instruction: 0xf7feff2f │ │ │ │ stmdage r4, {r0, r2, r3, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ - stc2 7, cr15, [r8], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addvs pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff28f7f5 │ │ │ │ + @ instruction: 0xff22f7f5 │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2d0058 │ │ │ │ + blls 0x2cffbc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r4, r5, r8, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vrshr.s64 d22, d5, #64 │ │ │ │ + vmlal.s , d16, d1[7] │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7feff17 │ │ │ │ + @ instruction: 0xf7feff11 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfee4ee7a │ │ │ │ + blx 0xfeccedee │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ subcc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - @ instruction: 0xff0af7f5 │ │ │ │ + @ instruction: 0xff04f7f5 │ │ │ │ stclt 7, cr15, [r2, #-1016]! @ 0xfffffc08 │ │ │ │ ldrtmi sl, [r8], -r4, lsl #30 │ │ │ │ - ldc2 7, cr15, [r0], {251} @ 0xfb │ │ │ │ + stc2 7, cr15, [sl], {251} @ 0xfb │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ - bls 0x291b30 │ │ │ │ - blcs 0xa0f40 │ │ │ │ + bls 0x291aa4 │ │ │ │ + blcs 0xa0eb4 │ │ │ │ mvnhi pc, r1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ ldcge 4, cr15, [r1, #-504] @ 0xfffffe08 │ │ │ │ @ instruction: 0xf0422a01 │ │ │ │ stcvs 3, cr8, [fp, #-548]! @ 0xfffffddc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0026f70 │ │ │ │ mrrcvs 5, 11, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x99ae4 │ │ │ │ - ldclge 4, cr15, [pc], #248 @ 0x90fdc │ │ │ │ + blcs 0x99a58 │ │ │ │ + ldclge 4, cr15, [pc], #248 @ 0x90f50 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subsvc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ + sbcvs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mrc2 7, 6, pc, cr14, cr5, {7} │ │ │ │ + mrc2 7, 6, pc, cr8, cr5, {7} │ │ │ │ ldcllt 7, cr15, [r6], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cffc4 │ │ │ │ - blcs 0xdfb08 │ │ │ │ + blls 0x2cff28 │ │ │ │ + blcs 0xdfa7c │ │ │ │ stclge 6, cr15, [sp], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 6, pc, cr12, cr5, {7} @ │ │ │ │ + mcr2 7, 6, pc, cr6, cr5, {7} @ │ │ │ │ stcllt 7, cr15, [r4], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r4], -pc, lsl #23 @ │ │ │ │ + strbteq pc, [r4], -r9, lsl #23 @ │ │ │ │ ldclge 5, cr15, [sp], {62} @ 0x3e │ │ │ │ - blcs 0x177b4c │ │ │ │ + blcs 0x177ac0 │ │ │ │ ldclge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ addseq pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 5, pc, cr8, cr5, {7} │ │ │ │ + mrc2 7, 5, pc, cr2, cr5, {7} │ │ │ │ ldcllt 7, cr15, [r0], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff78 │ │ │ │ + blls 0x2cfedc │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r3, r6, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vsubl.s8 , d16, d21 │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefea7 │ │ │ │ + @ instruction: 0xf7fefea1 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfff4ef5a │ │ │ │ - blcs 0x177b90 │ │ │ │ + blx 0xffe4eece │ │ │ │ + blcs 0x177b04 │ │ │ │ ldcge 4, cr15, [r7], #248 @ 0xf8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + eorsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mrc2 7, 4, pc, cr6, cr5, {7} │ │ │ │ + mrc2 7, 4, pc, cr0, cr5, {7} │ │ │ │ stclt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cff34 │ │ │ │ + blls 0x2cfe98 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r5, r7, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s q11, d16, d1[6] │ │ │ │ + vmov.i32 q11, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefe85 │ │ │ │ + @ instruction: 0xf7fefe7f │ │ │ │ stmdage r4, {r0, r2, r3, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xff6cef9e │ │ │ │ - blcs 0x177bd4 │ │ │ │ + blx 0xff5cef12 │ │ │ │ + blcs 0x177b48 │ │ │ │ ldcge 4, cr15, [r5], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mrc2 7, 3, pc, cr4, cr5, {7} │ │ │ │ + mcr2 7, 3, pc, cr14, cr5, {7} @ │ │ │ │ stclt 7, cr15, [ip], {254} @ 0xfe │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfef0 │ │ │ │ - blcs 0xdfbdc │ │ │ │ + blls 0x2cfe54 │ │ │ │ + blcs 0xdfb50 │ │ │ │ stcge 6, cr15, [r3], {62} @ 0x3e │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rscsne pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 3, pc, cr2, cr5, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr5, {7} │ │ │ │ ldcllt 7, cr15, [sl], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - strbteq pc, [r7], -r5, lsr #22 @ │ │ │ │ + @ instruction: 0x0667fb1f │ │ │ │ ldclge 5, cr15, [r3], #-248 @ 0xffffff08 │ │ │ │ - blcs 0x177c20 │ │ │ │ - stclge 4, cr15, [pc], #-248 @ 0x90f0c │ │ │ │ + blcs 0x177b94 │ │ │ │ + stclge 4, cr15, [pc], #-248 @ 0x90e80 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr14, cr5, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr8, cr5, {7} @ │ │ │ │ stcllt 7, cr15, [r6], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfea4 │ │ │ │ + blls 0x2cfe08 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ vmlal.s , d16, d1[3] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefe3d │ │ │ │ + @ instruction: 0xf7fefe37 │ │ │ │ stmdage r4, {r0, r2, r4, r6, sl, fp, ip, sp, pc} │ │ │ │ - blx 0xfe4cf02e │ │ │ │ - blcs 0x177c64 │ │ │ │ + blx 0xfe3cefa2 │ │ │ │ + blcs 0x177bd8 │ │ │ │ mcrrge 4, 3, pc, sp, cr14 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - andvc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + rsbvs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - mcr2 7, 1, pc, cr12, cr5, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr6, cr5, {7} @ │ │ │ │ mcrrlt 7, 15, pc, r4, cr14 @ │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vsubl.s8 q9, d16, d1 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefe1f │ │ │ │ + @ instruction: 0xf7fefe19 │ │ │ │ svcge 0x0004bc37 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfda4 │ │ │ │ + blls 0x2cfd10 │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf2ed8 │ │ │ │ + blcs 0xf2e4c │ │ │ │ orrshi pc, r6, r1, asr #32 │ │ │ │ - blvs 0xfe72c53c │ │ │ │ + blvs 0xfe72c4b0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ movwhi pc, #40962 @ 0xa002 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91e60 │ │ │ │ + blcc 0x91dd4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639ac1c │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdfb │ │ │ │ + @ instruction: 0xf7fefdf5 │ │ │ │ svcge 0x0004bc13 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - adceq pc, r1, #37888 @ 0x9400 │ │ │ │ + adceq pc, r1, #35840 @ 0x8c00 │ │ │ │ stcge 5, cr15, [fp], {62} @ 0x3e │ │ │ │ - blcs 0xf7cf0 │ │ │ │ + blcs 0xf7c64 │ │ │ │ rschi pc, r2, #66 @ 0x42 │ │ │ │ - blvs 0xfe72c584 │ │ │ │ + blvs 0xfe72c4f8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r6], #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91ea8 │ │ │ │ + blcc 0x91e1c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639abf8 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmov.i32 d17, #1280 @ 0x00000500 │ │ │ │ + vsubl.s8 q8, d16, d9 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefdd7 │ │ │ │ + @ instruction: 0xf7fefdd1 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ - blx 0xb4f0fa │ │ │ │ - blcs 0x177d30 │ │ │ │ - blge 0xffa8e20c │ │ │ │ + blx 0xa4f06e │ │ │ │ + blcs 0x177ca4 │ │ │ │ + blge 0xffa8e180 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ andscs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2l 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ - bllt 0xff84f120 │ │ │ │ + stc2l 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ + bllt 0xff84f094 │ │ │ │ vmull.u8 q8, d20, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ @ instruction: 0xf0040310 │ │ │ │ - b 0x1151174 │ │ │ │ + b 0x11510e8 │ │ │ │ stmiaeq r2!, {r1, r8, r9, sl}^ │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf0020330 │ │ │ │ eormi r0, r3, r0, lsl r2 │ │ │ │ vmul.i q8, q2, d1[2] │ │ │ │ @ instruction: 0xf0014403 │ │ │ │ tstmi r4, #16, 2 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0x10d19dc │ │ │ │ + b 0x10d1950 │ │ │ │ addsmi r0, r3, #0, 12 │ │ │ │ @ instruction: 0x81b2f002 │ │ │ │ rsbshi pc, r5, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf0022b40 │ │ │ │ subcs r8, r0, #196, 2 @ 0x31 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47e4293 │ │ │ │ vstmdbvs fp!, {d10-} │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbge r4, {r1, r2, r3, r5, r7, r8, r9, fp, sp, pc} │ │ │ │ - vmax.s8 d20, d7, d24 │ │ │ │ - vsubl.s8 q8, d0, d29 │ │ │ │ + @ instruction: 0xf6464628 │ │ │ │ + vrshr.s64 d23, d5, #64 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - stc2 7, cr15, [r6, #980] @ 0x3d4 │ │ │ │ - bllt 0xfe84f1a0 │ │ │ │ + stc2 7, cr15, [r0, #980] @ 0x3d4 │ │ │ │ + bllt 0xfe84f114 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - blls 0x2cfd14 │ │ │ │ + blls 0x2cfc78 │ │ │ │ @ instruction: 0xf43e2b03 │ │ │ │ stmdbge r4, {r1, r2, r4, r7, r8, r9, fp, sp, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f50205 │ │ │ │ - @ instruction: 0xf7fefd75 │ │ │ │ + @ instruction: 0xf7fefd6f │ │ │ │ svcge 0x0004bb8d │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - blls 0x2cfc50 │ │ │ │ + blls 0x2cfbbc │ │ │ │ @ instruction: 0xf10002a2 │ │ │ │ - blcs 0xf30ac │ │ │ │ + blcs 0xf3020 │ │ │ │ subhi pc, r9, r1, asr #32 │ │ │ │ - blvs 0xfe72c690 │ │ │ │ + blvs 0xfe72c604 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subhi pc, r2, #2 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x91fb4 │ │ │ │ + blcc 0x91f28 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0x4639ab72 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 q10, , #64 │ │ │ │ + vmvn.i32 q10, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf7f50208 │ │ │ │ - @ instruction: 0xf7fefd51 │ │ │ │ + @ instruction: 0xf7fefd4b │ │ │ │ fstmiaxeq fp, {d11-d62} @ Deprecated │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andeq pc, pc, r4 │ │ │ │ streq lr, [r2, -r3, asr #20] │ │ │ │ movtcs r0, #2274 @ 0x8e2 │ │ │ │ teqpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @@ -132045,484 +132010,484 @@ │ │ │ │ subcs r4, r0, #20, 6 @ 0x50000000 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ streq lr, [r0], -r1, asr #20 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ subcs r8, r0, #220, 8 @ 0xdc000000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ - blcs 0x10b2558 │ │ │ │ - blge 0x110e458 │ │ │ │ + blcs 0x10b24cc │ │ │ │ + blge 0x110e3cc │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ - blge 0xf8e364 │ │ │ │ + blge 0xf8e2d8 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rscseq pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + rsbeq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fefd13 │ │ │ │ + @ instruction: 0xf7fefd0d │ │ │ │ stmdage r4, {r0, r1, r3, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf9b2f7fb │ │ │ │ + @ instruction: 0xf9acf7fb │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcsne pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ - stc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ - bllt 0x84f2a0 │ │ │ │ + stc2 7, cr15, [r0, #-980] @ 0xfffffc2c │ │ │ │ + bllt 0x84f214 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdbge r4, {r0, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d24 │ │ │ │ - vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ + vrshr.s64 d20, d1, #64 │ │ │ │ @ instruction: 0xf7f50213 │ │ │ │ - @ instruction: 0xf7fefcf9 │ │ │ │ + @ instruction: 0xf7fefcf3 │ │ │ │ @ instruction: 0xf44fbb11 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrthi pc, [r5], -r1 @ │ │ │ │ addshi pc, r0, #268435456 @ 0x10000000 │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.16 {d24-d26}, [pc :64], r3 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0xfff0e4e8 │ │ │ │ - @ instruction: 0xf001084e │ │ │ │ - stceq 3, cr0, [sl], {15} │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + bge 0xfff0e45c │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #16, 14 @ 0x400000 │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + vorr.i32 d20, #39424 @ 0x00009a00 │ │ │ │ + @ instruction: 0xf0014703 │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ strbhi pc, [r1], #-66 @ 0xffffffbe @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 q11, , #64 │ │ │ │ + vqdmlal.s q11, d0, d1[0] │ │ │ │ @ instruction: 0xf6450308 │ │ │ │ vmlal.s , d16, d1[1] │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7fefff5 │ │ │ │ + @ instruction: 0xf7feffef │ │ │ │ @ instruction: 0xf5b3bad3 │ │ │ │ @ instruction: 0xf0016f20 │ │ │ │ vaba.s8 q4, , │ │ │ │ @ instruction: 0xf5b381c4 │ │ │ │ @ instruction: 0xf0026f00 │ │ │ │ @ instruction: 0xf5b3804f │ │ │ │ @ instruction: 0xf47e6f10 │ │ │ │ - stmdaeq lr, {r2, r6, r7, r9, fp, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - vmov.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ - @ instruction: 0xf0024703 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ + vstmiaeq sl, {s20-s215} │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + @ instruction: 0xf0060210 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ - @ instruction: 0xf011431a │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0420440 │ │ │ │ stmib sp, {r0, r6, r8, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - @ instruction: 0x73bdf24a │ │ │ │ + msrvc CPSR_sc, #-1610612732 @ 0xa0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ sbccc pc, r5, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xffc0f7fa │ │ │ │ - blt 0xfe84f3a0 │ │ │ │ + @ instruction: 0xffbaf7fa │ │ │ │ + blt 0xfe84f314 │ │ │ │ svcvs 0x0020f5b3 │ │ │ │ strhi pc, [r9, #1]! │ │ │ │ bicshi pc, fp, r1, lsl #4 │ │ │ │ svcvs 0x0000f5b3 │ │ │ │ subhi pc, r1, r2 │ │ │ │ svcvs 0x0010f5b3 │ │ │ │ - bge 0xfe48e5bc │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0xfe48e530 │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ strthi pc, [r0], #-66 @ 0xffffffbe │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 q8, q0, d9 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vbic.i32 , #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 d23, d29, #64 │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff8b │ │ │ │ + @ instruction: 0xf7feff85 │ │ │ │ vst1.16 {d27-d28}, [pc :128], r9 │ │ │ │ vmov.i32 d22, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ ldrhi pc, [r6], -r1 │ │ │ │ teqphi r4, r1, lsl #4 @ p-variant is OBSOLETE │ │ │ │ rscvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.8 {d24-d26}, [pc :256], r4 │ │ │ │ vsubl.s8 q11, d0, d0 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ - bge 0x150e638 │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + bge 0x150e5ac │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ movwhi pc, #41026 @ 0xa042 @ │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vsubw.s8 , q0, d21 │ │ │ │ + vsubw.s8 q11, q8, d13 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vrshr.s64 d23, d29, #64 │ │ │ │ + vsubl.s8 , d0, d21 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - @ instruction: 0xf7feff4d │ │ │ │ + @ instruction: 0xf7feff47 │ │ │ │ svcge 0x0004ba2b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9d0f7fb │ │ │ │ - bcs 0xf7cb8 │ │ │ │ + @ instruction: 0xf9caf7fb │ │ │ │ + bcs 0xf7c2c │ │ │ │ stcvs 1, cr13, [fp, #-56]! @ 0xffffffc8 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 7, 15, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9a0bc │ │ │ │ - bge 0x58e5b4 │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + blcs 0x9a030 │ │ │ │ + bge 0x58e528 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ adccs pc, r0, #13828096 @ 0xd30000 │ │ │ │ mcr2 7, 4, pc, cr12, cr13, {7} @ │ │ │ │ - blt 0x24f4d0 │ │ │ │ + blt 0x24f444 │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf964f7fb │ │ │ │ + @ instruction: 0xf95ef7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ strhi pc, [r5, r0, lsl #2] │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [r8, #266] @ 0x10a │ │ │ │ ldmibge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - movtne pc, #50761 @ 0xc649 @ │ │ │ │ + cmnpeq ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrteq pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb99 │ │ │ │ + @ instruction: 0xf7fefb93 │ │ │ │ @ instruction: 0x4621b9dd │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - @ instruction: 0xf8d5f961 │ │ │ │ - bls 0x25d858 │ │ │ │ + @ instruction: 0xf8d5f95b │ │ │ │ + bls 0x25d7cc │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ - blcs 0xb15e4 │ │ │ │ + blcs 0xb1558 │ │ │ │ stmibge sp, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strcs pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrtne pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ rsbcc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ ldmiblt sl!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ - bls 0x28faf8 │ │ │ │ + bls 0x28fa54 │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6eca30 │ │ │ │ + blvs 0xfe6ec9a4 │ │ │ │ svcvs 0x0070f411 │ │ │ │ strhi pc, [r9], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92354 │ │ │ │ + blcc 0x922c8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ vmla.i8 d26, d25, d18 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ - bl 0x152274 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x1521e8 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2300 │ │ │ │ @ instruction: 0xf7fefe1b │ │ │ │ @ instruction: 0x4621b995 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - mvneq pc, r9, lsl r9 @ │ │ │ │ + mvneq pc, r3, lsl r9 @ │ │ │ │ stmibge sp, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05dc │ │ │ │ @ instruction: 0x9c07a988 │ │ │ │ - mvnne pc, #76546048 @ 0x4900000 │ │ │ │ + tstpne ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + addsne pc, ip, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - ldc2 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r4, #1000] @ 0x3e8 │ │ │ │ ldmdblt r6!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0x96084638 │ │ │ │ - @ instruction: 0xf8d4f7fb │ │ │ │ + @ instruction: 0xf8cef7fb │ │ │ │ mvneq r9, r7, lsl #20 │ │ │ │ ldrbhi pc, [r8, r0, lsl #2] @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ ldrbeq r2, [lr, #266] @ 0x10a │ │ │ │ stmdbge r1!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - mvnseq pc, #76546048 @ 0x4900000 │ │ │ │ + msreq CPSR_fs, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strne pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrteq pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi r9, [r8], -r1, lsl #2 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8544639 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7fa9400 │ │ │ │ - @ instruction: 0xf7fefb09 │ │ │ │ + @ instruction: 0xf7fefb03 │ │ │ │ strtmi fp, [r1], -sp, asr #18 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {243} @ 0xf3 │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + stcls 8, cr15, [r7], {237} @ 0xed │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcsne pc, ip, #76546048 @ 0x4900000 │ │ │ │ + andne pc, ip, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ eorscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xff14f66e │ │ │ │ + blx 0xff14f5e2 │ │ │ │ ldmdblt r4!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8daf7fb │ │ │ │ + @ instruction: 0xf8d4f7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05df │ │ │ │ - bls 0x27bb38 │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x27baac │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ movcs pc, #13828096 @ 0xd30000 │ │ │ │ - blx 0x1cf69e │ │ │ │ + blx 0x1cf612 │ │ │ │ ldmdblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c2f7fb │ │ │ │ + @ instruction: 0xf8bcf7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05db │ │ │ │ - bls 0x27bb08 │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x27ba7c │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ orrscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xffbcf6cc │ │ │ │ + blx 0xffbcf640 │ │ │ │ stmdblt r4, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb9608 │ │ │ │ - @ instruction: 0xf014f863 │ │ │ │ + @ instruction: 0xf014f85d │ │ │ │ @ instruction: 0xf47e7380 │ │ │ │ @ instruction: 0xf8d5a8fa │ │ │ │ ldrbeq r2, [r7, #200] @ 0xc8 │ │ │ │ ldmge r5!, {r1, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf2499c07 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r9} │ │ │ │ - bl 0x122fa8 │ │ │ │ + bl 0x122f1c │ │ │ │ @ instruction: 0xf8d20284 │ │ │ │ @ instruction: 0xf7fa2370 │ │ │ │ - @ instruction: 0xf7fefb57 │ │ │ │ + @ instruction: 0xf7fefb51 │ │ │ │ strtmi fp, [r1], -r7, ror #17 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stmdals r7, {r0, r2, r3, r7, fp, ip, sp, lr, pc} │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd2360 │ │ │ │ @ instruction: 0xf7fefb61 │ │ │ │ @ instruction: 0x4621b8d3 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - @ instruction: 0xf832f7fb │ │ │ │ + @ instruction: 0xf82cf7fb │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ - bls 0x251ed4 │ │ │ │ + bls 0x251e48 │ │ │ │ movwcs pc, #963 @ 0x3c3 @ │ │ │ │ strthi pc, [r7], r0, lsl #2 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf649a8c2 │ │ │ │ - vrsra.s64 q8, q14, #64 │ │ │ │ + vsubw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - @ instruction: 0xf2c014bc │ │ │ │ + vmls.i d16, d16, d0[7] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7fa2022 │ │ │ │ - @ instruction: 0xf7fefb21 │ │ │ │ + @ instruction: 0xf7fefb1b │ │ │ │ @ instruction: 0x4621b8b1 │ │ │ │ @ instruction: 0xf7fba804 │ │ │ │ - stcls 8, cr15, [r7], {87} @ 0x57 │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + stcls 8, cr15, [r7], {81} @ 0x51 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - sbcsne pc, ip, #76546048 @ 0x4900000 │ │ │ │ + andne pc, ip, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xa4f7a6 │ │ │ │ + blx 0xa4f71a │ │ │ │ ldmlt r8, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf81cf7fb │ │ │ │ + @ instruction: 0xf816f7fb │ │ │ │ orrvc pc, r0, #20 │ │ │ │ stmge pc, {r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ ldrdcs pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05d2 │ │ │ │ stcls 8, cr10, [r7], {138} @ 0x8a │ │ │ │ - rsbcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + addsne pc, ip, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ - stc2 7, cr15, [r2], #1000 @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ ldmdalt lr!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - @ instruction: 0xf8d5ffdd │ │ │ │ + @ instruction: 0xf8d5ffd7 │ │ │ │ stmdbls r7, {r3, r6, r7, ip, sp} │ │ │ │ andcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ orrvc pc, r0, #20 │ │ │ │ strthi pc, [sl], -r0, asr #32 │ │ │ │ @ instruction: 0xf43e2a00 │ │ │ │ vadd.i8 q13, , q14 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ - bl 0x1120e0 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ + bl 0x112054 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ @ instruction: 0xf8d2a904 │ │ │ │ @ instruction: 0xf7fa22c0 │ │ │ │ - @ instruction: 0xf7fefacf │ │ │ │ + @ instruction: 0xf7fefac9 │ │ │ │ @ instruction: 0x4621b85f │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - @ instruction: 0xf8d5ffe3 │ │ │ │ - bls 0x25db54 │ │ │ │ + @ instruction: 0xf8d5ffdd │ │ │ │ + bls 0x25dac8 │ │ │ │ vmla.f q8, , d2[5] │ │ │ │ @ instruction: 0xf1002300 │ │ │ │ - blcs 0xb3294 │ │ │ │ + blcs 0xb3208 │ │ │ │ stmdage pc, {r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ @ │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ - strcs pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + ldrtne pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ adcscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2l 7, cr15, [r0], #-1000 @ 0xfffffc18 │ │ │ │ + mrrc2 7, 15, pc, sl, cr10 @ │ │ │ │ ldmdalt ip!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - strexheq pc, fp, [r7] @ │ │ │ │ + strexheq pc, r5, [r7] @ │ │ │ │ ldmdage r3!, {r1, r2, r3, r4, r5, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57e05de │ │ │ │ stcls 8, cr10, [r7], {46} @ 0x2e │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + addsne pc, ip, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bcac │ │ │ │ + bl 0x17bc20 │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ rscscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfe34f894 │ │ │ │ + blx 0xfe1cf808 │ │ │ │ ldmdalt sl, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xffc0f7fa │ │ │ │ + @ instruction: 0xffbaf7fa │ │ │ │ vadd.i8 d25, d9, d7 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ + vsubl.s8 q11, d0, d28 │ │ │ │ movwcs r0, #563 @ 0x233 │ │ │ │ - bl 0x13bcd8 │ │ │ │ + bl 0x13bc4c │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orrcs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - blx 0xfe5cf8c8 │ │ │ │ + blx 0xfe5cf83c │ │ │ │ stmdalt r6, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strtmi sl, [r1], -r4, lsl #16 │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ - mvneq pc, r5, ror #30 │ │ │ │ + mvneq pc, pc, asr pc @ │ │ │ │ svcge 0x00fdf53d │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57d05d9 │ │ │ │ stcls 15, cr10, [r7], {248} @ 0xf8 │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - rsbcs pc, ip, #76546048 @ 0x4900000 │ │ │ │ + addsne pc, ip, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ - bl 0x17bd18 │ │ │ │ + bl 0x17bc8c │ │ │ │ strtmi r0, [r8], -r4, lsl #7 │ │ │ │ eorcs pc, r4, r2, asr r8 @ │ │ │ │ teqpcc r0, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ - blx 0x15cf900 │ │ │ │ + blx 0x144f874 │ │ │ │ svclt 0x00e4f7fd │ │ │ │ stmdage r4, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff68f7fa │ │ │ │ + @ instruction: 0xff62f7fa │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf3c39907 │ │ │ │ @ instruction: 0xf0142200 │ │ │ │ @ instruction: 0xf0407380 │ │ │ │ - bcs 0xb2f34 │ │ │ │ + bcs 0xb2ea8 │ │ │ │ svcge 0x00d3f43d │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + eorvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r1, #2048 @ 0x800 │ │ │ │ stmdbge r4, {r3, r5, r9, sl, lr} │ │ │ │ tstpcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - blx 0xffb4f93e │ │ │ │ + blx 0xff9cf8b2 │ │ │ │ svclt 0x00c6f7fd │ │ │ │ strtmi sl, [r1], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ - bls 0x291710 │ │ │ │ + bls 0x29166c │ │ │ │ tstle lr, r1, lsl #20 │ │ │ │ - blvs 0xfe6ece18 │ │ │ │ + blvs 0xfe6ecd8c │ │ │ │ svcvs 0x0070f411 │ │ │ │ ldrhi pc, [r6, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9273c │ │ │ │ + blcc 0x926b0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ vmax.f32 d26, d25, d30 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ - bl 0x15265c │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x1525d0 │ │ │ │ ldrtmi r0, [r9], -r2, lsl #7 │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf7fd2240 │ │ │ │ @ instruction: 0xf7fdfc27 │ │ │ │ strtmi fp, [r1], -r1, lsr #31 │ │ │ │ @ instruction: 0xf7faa804 │ │ │ │ - stmdals r7, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - rscsvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + stmdals r7, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + eorvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf8d24628 │ │ │ │ @ instruction: 0xf7fd22e0 │ │ │ │ @ instruction: 0xf7fdfa1b │ │ │ │ @ instruction: 0xf5b3bf8d │ │ │ │ @@ -132530,27 +132495,27 @@ │ │ │ │ @ instruction: 0xf5b38783 │ │ │ │ @ instruction: 0xf0006f00 │ │ │ │ @ instruction: 0xf5b38758 │ │ │ │ @ instruction: 0xf47d6fa0 │ │ │ │ stmdaeq sl, {r7, r8, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1111e2c │ │ │ │ + b 0x1111da0 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6484313 │ │ │ │ - vmlal.s , d0, d1[4] │ │ │ │ + vrshr.s64 d20, d25, #64 │ │ │ │ vmov.i32 d16, #49920 @ 0x0000c300 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #9220 @ 0x2404 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf9f5 │ │ │ │ + @ instruction: 0xf7fdf9ef │ │ │ │ stmdaeq sl, {r0, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132558,15 +132523,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ sbcspl pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9d4f7f5 │ │ │ │ + @ instruction: 0xf9cef7f5 │ │ │ │ svclt 0x0040f7fd │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132575,15 +132540,15 @@ │ │ │ │ subpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf9b3 │ │ │ │ + @ instruction: 0xf7fdf9ad │ │ │ │ stmdaeq sl, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132591,15 +132556,15 @@ │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 q11, d0, d21 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ strcs r0, [r3], -r0, asr #10 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - @ instruction: 0xf992f7f5 │ │ │ │ + @ instruction: 0xf98cf7f5 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr14, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132608,15 +132573,15 @@ │ │ │ │ addpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf971 │ │ │ │ + @ instruction: 0xf7fdf96b │ │ │ │ stmdaeq sl, {r0, r2, r3, r4, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132624,15 +132589,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf950f7f5 │ │ │ │ + @ instruction: 0xf94af7f5 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -132640,15 +132605,15 @@ │ │ │ │ vrshr.s64 , , #64 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf931 │ │ │ │ + @ instruction: 0xf7fdf92b │ │ │ │ stmdaeq sl, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r5, #-964] @ 0xfffffc3c │ │ │ │ @@ -132656,15 +132621,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf910f7f5 │ │ │ │ + @ instruction: 0xf90af7f5 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -132673,30 +132638,30 @@ │ │ │ │ sbcvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ strbeq pc, [r0, #-453] @ 0xfffffe3b @ │ │ │ │ stmib sp, {r0, r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f59507 │ │ │ │ - @ instruction: 0xf7fdf8ef │ │ │ │ + @ instruction: 0xf7fdf8e9 │ │ │ │ stmdaeq sl, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ andseq pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r5], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-771] @ 0xfffffcfd │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf8d0f7f5 │ │ │ │ + @ instruction: 0xf8caf7f5 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr12, cr13, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -132704,23 +132669,23 @@ │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #13317 @ 0x3405 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f59308 │ │ │ │ - @ instruction: 0xf7fdf8b1 │ │ │ │ + @ instruction: 0xf7fdf8ab │ │ │ │ @ instruction: 0xf5b3be1d │ │ │ │ @ instruction: 0xf0023f40 │ │ │ │ vst2.32 {d24-d27}, [pc :256], fp │ │ │ │ vhsub.s8 d7, d0, d0 │ │ │ │ vorr.i32 d24, #1536 @ 0x00000600 │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ sbchi pc, r2, #2 │ │ │ │ - ldrbhi pc, [pc, #-513]! @ 0x91ac7 @ │ │ │ │ + ldrbhi pc, [pc, #-513]! @ 0x91a3b @ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], sl │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ cmpphi r5, r2 @ p-variant is OBSOLETE │ │ │ │ @@ -132728,22 +132693,22 @@ │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr0, cr13, {3} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ @ instruction: 0xf8d5fdfb │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ mcrge 5, 0, pc, cr6, cr13, {3} @ │ │ │ │ - blcs 0xf8924 │ │ │ │ + blcs 0xf8898 │ │ │ │ ldrbhi pc, [r6], r2 @ │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ vmla.f32 q13, q15, │ │ │ │ - vrshr.s64 d18, d29, #64 │ │ │ │ + vmvn.i32 d18, #256 @ 0x00000100 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f54628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr4, cr13, {3} @ │ │ │ │ ldcllt 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ svccc 0x0040f5b3 │ │ │ │ ldrhi pc, [sp], #-2 │ │ │ │ andvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ movwhi pc, #20992 @ 0x5200 @ │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @@ -132759,15 +132724,15 @@ │ │ │ │ addcs r8, r0, #11 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9608 │ │ │ │ stmdbge r4, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4, #244] @ 0xf4 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr13, {7} │ │ │ │ cmnpvs r4, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcvs 0x00e8f5b3 │ │ │ │ stclge 4, cr15, [r1, #500] @ 0x1f4 │ │ │ │ stclt 7, cr15, [r3, #1012]! @ 0x3f4 │ │ │ │ sbcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -132787,15 +132752,15 @@ │ │ │ │ eorsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf80af7f5 │ │ │ │ + @ instruction: 0xf804f7f5 │ │ │ │ ldcllt 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ rsbvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.64 {d24-d26}, [pc], r8 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ addsmi r1, r3, #0, 4 │ │ │ │ @@ -132805,15 +132770,15 @@ │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s , d16, d1[5] │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fd9308 │ │ │ │ @ instruction: 0xf7fdf953 │ │ │ │ @ instruction: 0xf5b3bd47 │ │ │ │ @@ -132831,211 +132796,211 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffb2f7f4 │ │ │ │ + @ instruction: 0xffacf7f4 │ │ │ │ ldclt 7, cr15, [lr, #-1012] @ 0xfffffc0c │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ adchi pc, sp, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ ldcge 4, cr15, [r5, #-500] @ 0xfffffe0c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - rsbpl pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + adcsmi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff8af7f4 │ │ │ │ + @ instruction: 0xff84f7f4 │ │ │ │ ldcllt 7, cr15, [r6], #1012 @ 0x3f4 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ msrhi CPSR_fsx, r1 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ stclge 4, cr15, [sp], #500 @ 0x1f4 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ - rsbpl pc, r1, #72, 12 @ 0x4800000 │ │ │ │ + adcsmi pc, r9, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff62f7f4 │ │ │ │ + @ instruction: 0xff5cf7f4 │ │ │ │ stcllt 7, cr15, [lr], {253} @ 0xfd │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf003020f │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #3145728 @ 0x300000 │ │ │ │ - @ instruction: 0xf0020ca2 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + @ instruction: 0xf0033203 │ │ │ │ + @ instruction: 0xf0040310 │ │ │ │ + tstmi r3, #15728640 @ 0xf00000 │ │ │ │ + @ instruction: 0xf0020862 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ teqmi r2, #128, 2 │ │ │ │ setend be │ │ │ │ cmneq r7, #2080374785 @ 0x7c000001 │ │ │ │ ldrhi pc, [r6, #-257] @ 0xfffffeff │ │ │ │ @ instruction: 0xf7fe2602 │ │ │ │ - blcs 0x1013ec │ │ │ │ + blcs 0x101360 │ │ │ │ movthi pc, #8257 @ 0x2041 @ │ │ │ │ - blvs 0xfe72d42c │ │ │ │ + blvs 0xfe72d3a0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - ldrbhi pc, [pc, #1]! @ 0x91f89 @ │ │ │ │ + ldrbhi pc, [pc, #1]! @ 0x91efd @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92d50 │ │ │ │ + blcc 0x92cc4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -r4, lsr #25 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmov.i32 q11, #3328 @ 0x00000d00 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe83 │ │ │ │ - blcs 0x10121c │ │ │ │ + @ instruction: 0xf7fdfe7d │ │ │ │ + blcs 0x101190 │ │ │ │ msrhi SPSR_f, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d464 │ │ │ │ + blvs 0xfe72d3d8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [r0, #1] │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92d88 │ │ │ │ + blcc 0x92cfc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -r8, lsl #25 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q9, d16, d21 │ │ │ │ + vmov.i32 d18, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe67 │ │ │ │ - blcs 0xc11e4 │ │ │ │ + @ instruction: 0xf7fdfe61 │ │ │ │ + blcs 0xc1158 │ │ │ │ ldclge 4, cr15, [fp], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0xf0412a01 │ │ │ │ stcvs 4, cr8, [fp, #-772]! @ 0xfffffcfc │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0016f70 │ │ │ │ mrrcvs 6, 4, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9ac10 │ │ │ │ + blcs 0x9ab84 │ │ │ │ stclge 4, cr15, [r9], #-244 @ 0xffffff0c │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscvc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ + rsbvc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - mcr2 7, 2, pc, cr8, cr4, {7} @ │ │ │ │ + mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ stcllt 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ - blx 0x1dd0012 │ │ │ │ - blcs 0xf8c4c │ │ │ │ + blx 0x1d4ff86 │ │ │ │ + blcs 0xf8bc0 │ │ │ │ sbchi pc, sl, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d4e0 │ │ │ │ + blvs 0xfe72d454 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strthi pc, [r0], -r1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e04 │ │ │ │ + blcc 0x92d78 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -sl, asr #24 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmvn.i32 d20, #1280 @ 0x00000500 │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe29 │ │ │ │ - blcs 0x101168 │ │ │ │ + @ instruction: 0xf7fdfe23 │ │ │ │ + blcs 0x1010dc │ │ │ │ rscshi pc, r0, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d518 │ │ │ │ + blvs 0xfe72d48c │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [fp, #-1]! @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e3c │ │ │ │ + blcc 0x92db0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ ldrtmi sl, [r9], -lr, lsr #24 │ │ │ │ - vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s q8, d0, d1[3] │ │ │ │ + @ instruction: 0xf64c4628 │ │ │ │ + vmlal.s , d16, d1[0] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfe0d │ │ │ │ - blcs 0x101130 │ │ │ │ + @ instruction: 0xf7fdfe07 │ │ │ │ + blcs 0x1010a4 │ │ │ │ rsbshi pc, lr, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d550 │ │ │ │ + blvs 0xfe72d4c4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r4], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92e74 │ │ │ │ + blcc 0x92de8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639ac12 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 q9, #1280 @ 0x00000500 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdf1 │ │ │ │ - blcs 0x1010f8 │ │ │ │ + @ instruction: 0xf7fdfdeb │ │ │ │ + blcs 0x10106c │ │ │ │ sbchi pc, r2, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d588 │ │ │ │ + blvs 0xfe72d4fc │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrhi pc, [sp, #-1]! │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92eac │ │ │ │ + blcc 0x92e20 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639abf6 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vsubl.s8 q10, d0, d5 │ │ │ │ + vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdd5 │ │ │ │ - blcs 0x1010c0 │ │ │ │ + @ instruction: 0xf7fdfdcf │ │ │ │ + blcs 0x101034 │ │ │ │ eorshi pc, ip, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5c0 │ │ │ │ + blvs 0xfe72d534 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldrbhi pc, [r8], #1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92ee4 │ │ │ │ + blcc 0x92e58 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639abda │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s q8, d16, d1[5] │ │ │ │ + vmov.i32 q8, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfdb9 │ │ │ │ - blcs 0x101088 │ │ │ │ + @ instruction: 0xf7fdfdb3 │ │ │ │ + blcs 0x100ffc │ │ │ │ eorshi pc, r4, #65 @ 0x41 │ │ │ │ - blvs 0xfe72d5f8 │ │ │ │ + blvs 0xfe72d56c │ │ │ │ svcvs 0x0070f412 │ │ │ │ strhi pc, [sl], #1 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x92f1c │ │ │ │ + blcc 0x92e90 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639abbe │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vmlal.s , d16, d1[1] │ │ │ │ + vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd9d │ │ │ │ + @ instruction: 0xf7fdfd97 │ │ │ │ @ instruction: 0x4639bbb5 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 d23, d25, #64 │ │ │ │ + vsubl.s8 , d0, d29 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd93 │ │ │ │ + @ instruction: 0xf7fdfd8d │ │ │ │ ldrtmi fp, [r9], -fp, lsr #23 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vrshr.s64 q9, , #64 │ │ │ │ + vmlal.s q9, d0, d1[3] │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd89 │ │ │ │ + @ instruction: 0xf7fdfd83 │ │ │ │ ldrtmi fp, [r9], -r1, lsr #23 │ │ │ │ @ instruction: 0xf64c4628 │ │ │ │ - vsubl.s8 , d0, d17 │ │ │ │ + vrshr.s64 d22, d5, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd7f │ │ │ │ + @ instruction: 0xf7fdfd79 │ │ │ │ @ instruction: 0xf44fbb97 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0x81bcf002 │ │ │ │ cmnphi sp, #268435456 @ p-variant is OBSOLETE @ 0x10000000 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @@ -133043,97 +133008,97 @@ │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ @ instruction: 0xf5b3866d │ │ │ │ @ instruction: 0xf47d3f80 │ │ │ │ svcge 0x0004ab93 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x20501de │ │ │ │ - blcs 0xf8e14 │ │ │ │ + blx 0x2050152 │ │ │ │ + blcs 0xf8d88 │ │ │ │ bichi pc, r7, #2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ - vqdmulh.s d26, d30, d7 │ │ │ │ - vmov.i32 q8, #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf64dab87 │ │ │ │ + vmlal.s , d16, d1[1] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [ip], #-500 @ 0xfffffe0c │ │ │ │ - bllt 0x1f50210 │ │ │ │ + bllt 0x1f50184 │ │ │ │ svccc 0x0081f5b3 │ │ │ │ strbhi pc, [r3, -r1] @ │ │ │ │ subhi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r1 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [fp, -r1]! @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ - blge 0x18cf444 │ │ │ │ + blge 0x18cf3b8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x13d0242 │ │ │ │ + blx 0x13d01b6 │ │ │ │ rscscc pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [ip, #-976]! @ 0xfffffc30 │ │ │ │ + ldc2l 7, cr15, [r6, #-976]! @ 0xfffffc30 │ │ │ │ @ instruction: 0xf43d2800 │ │ │ │ @ instruction: 0xf7fdab51 │ │ │ │ @ instruction: 0x4639bbff │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vrshr.s64 d20, d9, #64 │ │ │ │ + vsubl.s8 q10, d0, d13 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfd17 │ │ │ │ - bcs 0x100f44 │ │ │ │ + @ instruction: 0xf7fdfd11 │ │ │ │ + bcs 0x100eb8 │ │ │ │ asrshi pc, r1, #32 @ │ │ │ │ - blvs 0xfe72d73c │ │ │ │ + blvs 0xfe72d6b0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbthi pc, [sp], #-1 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x93060 │ │ │ │ + blcc 0x92fd4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0x4639ab1c │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vsubl.s8 q11, d16, d13 │ │ │ │ + vsubl.s8 q11, d0, d1 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcfb │ │ │ │ + @ instruction: 0xf7fdfcf5 │ │ │ │ @ instruction: 0x4639bb13 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmvn.i32 d21, #256 @ 0x00000100 │ │ │ │ + vsubl.s8 q10, d16, d21 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfcf1 │ │ │ │ + @ instruction: 0xf7fdfceb │ │ │ │ ldrtmi fp, [r9], -r9, lsl #22 │ │ │ │ @ instruction: 0xf64d4628 │ │ │ │ - vmlal.s , d0, d1[2] │ │ │ │ + vrshr.s64 d16, d29, #64 │ │ │ │ @ instruction: 0xf7f40208 │ │ │ │ - @ instruction: 0xf7fdfce7 │ │ │ │ + @ instruction: 0xf7fdfce1 │ │ │ │ @ instruction: 0xf2c0baff │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbhi pc, [r8, #-1]! @ │ │ │ │ addshi pc, ip, #268435456 @ 0x10000000 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0024293 │ │ │ │ vst4.8 {d24-d27}, [pc :256], r2 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrbthi pc, [ip], r1 @ │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xfff4f510 │ │ │ │ + bge 0xfff4f484 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xffa5030c │ │ │ │ - blcs 0x138f44 │ │ │ │ - bge 0xffd4f520 │ │ │ │ + blx 0xffa50280 │ │ │ │ + blcs 0x138eb8 │ │ │ │ + bge 0xffd4f494 │ │ │ │ adceq pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2 7, cr15, [r2, #-976] @ 0xfffffc30 │ │ │ │ + stc2 7, cr15, [ip, #-976] @ 0xfffffc30 │ │ │ │ @ instruction: 0xf47d2800 │ │ │ │ @ instruction: 0xf7fdab97 │ │ │ │ vmull.s , d16, d1[5] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrthi pc, [lr], r1 @ │ │ │ │ mvnhi pc, r1, lsl #4 │ │ │ │ addvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -133141,210 +133106,210 @@ │ │ │ │ @ instruction: 0xf0014293 │ │ │ │ vst1.32 {d24}, [pc :256], r6 │ │ │ │ vmlal.s , d16, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ ldrhi pc, [r1, r1] │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ - bge 0xff34f570 │ │ │ │ + bge 0xff34f4e4 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7fa4638 │ │ │ │ @ instruction: 0xf8d5fab5 │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ - bge 0xff0cf984 │ │ │ │ - blcs 0xf8fb0 │ │ │ │ + bge 0xff0cf8f8 │ │ │ │ + blcs 0xf8f24 │ │ │ │ bicshi pc, ip, r2 │ │ │ │ @ instruction: 0xf47d2b02 │ │ │ │ vpmin.s8 d26, d30, d25 │ │ │ │ - vsubl.s8 q11, d16, d21 │ │ │ │ + vmov.i32 d22, #2304 @ 0x00000900 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x184f5a8 │ │ │ │ - blt 0xfebd03ac │ │ │ │ + stmdacs r0, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x184f51c │ │ │ │ + blt 0xfebd0320 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbsne pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + rsceq pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - ldc2l 7, cr15, [r4], #-976 @ 0xfffffc30 │ │ │ │ - blt 0xfe3d03c0 │ │ │ │ + stc2l 7, cr15, [lr], #-976 @ 0xfffffc30 │ │ │ │ + blt 0xfe3d0334 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf649aa88 │ │ │ │ - vrsra.s64 q8, q14, #64 │ │ │ │ + vsubw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmls.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfce7 │ │ │ │ + @ instruction: 0xf7fdfce1 │ │ │ │ @ instruction: 0xf8d5ba77 │ │ │ │ - bcs 0x11671c │ │ │ │ + bcs 0x116690 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ movwcs r3, #9215 @ 0x23ff │ │ │ │ @ instruction: 0xf57d05c9 │ │ │ │ movwls sl, #6764 @ 0x1a6c │ │ │ │ - ldrne pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + strbeq pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - movtne pc, #50761 @ 0xc649 @ │ │ │ │ + cmnpeq ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ strls r2, [r0], #-1027 @ 0xfffffbfd │ │ │ │ - ldc2 7, cr15, [r4], {249} @ 0xf9 │ │ │ │ - blt 0x16d0428 │ │ │ │ + stc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + blt 0x16d039c │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vpmin.s8 q13, , q2 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ - bl 0x153110 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x153084 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ msrcs CPSR_, #13762560 @ 0xd20000 │ │ │ │ - mcr2 7, 3, pc, cr10, cr9, {7} @ │ │ │ │ - blt 0x125044c │ │ │ │ + mcr2 7, 3, pc, cr4, cr9, {7} @ │ │ │ │ + blt 0x12503c0 │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vpmax.s8 q13, , q1 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ - bl 0x153134 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x1530a8 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ sbcscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ - stc2 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ - blt 0xdd0470 │ │ │ │ + ldc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + blt 0xdd03e4 │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf649aa30 │ │ │ │ - vqdmlal.s , d0, d0[3] │ │ │ │ + vbic.i32 q8, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmls.i d18, d0, d0[3] │ │ │ │ + vmvn.i32 , #786432 @ 0x000c0000 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc8f │ │ │ │ - blcs 0xc0d24 │ │ │ │ - bge 0x78f5a0 │ │ │ │ - mvnseq pc, #76546048 @ 0x4900000 │ │ │ │ + @ instruction: 0xf7fdfc89 │ │ │ │ + blcs 0xc0c98 │ │ │ │ + bge 0x78f514 │ │ │ │ + msreq CPSR_fs, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [ip], #1609 @ 0x649 @ │ │ │ │ + ldrbteq pc, [ip], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2l 7, cr15, [sl], #-996 @ 0xfffffc1c │ │ │ │ - blt 0x3504c4 │ │ │ │ + ldc2l 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ + blt 0x350438 │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x924d8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x9244c @ │ │ │ │ ldrbeq r2, [fp, #1026] @ 0x402 │ │ │ │ - bge 0x10fad4 │ │ │ │ + bge 0x10fa48 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - movtne pc, #50761 @ 0xc649 @ │ │ │ │ + cmnpeq ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrne pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + strbeq pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - blx 0xfeb504ea │ │ │ │ + blx 0xfe9d045e │ │ │ │ stmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142a02 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0x92510 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0x92484 @ │ │ │ │ ldrbeq r2, [r9, #1026] @ 0x402 │ │ │ │ stmibge r5!, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - ldrbtvs pc, [ip], #585 @ 0x249 @ │ │ │ │ + strtvs pc, [ip], #-585 @ 0xfffffdb7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - mvnseq pc, #76546048 @ 0x4900000 │ │ │ │ + msreq CPSR_fs, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r2], #2820 @ 0xb04 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - blx 0xfe3d0526 │ │ │ │ + blx 0xfe25049a │ │ │ │ ldmiblt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2a00 │ │ │ │ vmla.i8 q13, , q6 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ - bl 0x153220 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x153194 │ │ │ │ strtmi r0, [r8], -r1, lsl #5 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ cmppcs r0, #13762560 @ p-variant is OBSOLETE @ 0xd20000 │ │ │ │ - stc2 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [r8], #-996 @ 0xfffffc1c │ │ │ │ ldmiblt lr!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ @ instruction: 0xf649a9ba │ │ │ │ - vsubw.s8 , q8, d28 │ │ │ │ + vrsra.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf6490333 │ │ │ │ - vmov.i32 d18, #786432 @ 0x000c0000 │ │ │ │ + vmls.i d17, d0, d0[3] │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfdcd │ │ │ │ - blcs 0xc0c38 │ │ │ │ + @ instruction: 0xf7fdfdc7 │ │ │ │ + blcs 0xc0bac │ │ │ │ stmibge r5!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - cmppne ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + orreq pc, ip, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - ldrcs pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ + strbne pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - ldc2 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [r2, #996]! @ 0x3e4 │ │ │ │ ldmiblt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldrdne pc, [r8], #133 @ 0x85 │ │ │ │ svclt 0x00142a02 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strbeq r2, [ip, #770] @ 0x302 │ │ │ │ stmibge r9, {r0, r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6499301 │ │ │ │ - vmov.i32 d17, #786432 @ 0x000c0000 │ │ │ │ + vmls.i d16, d0, d0[3] │ │ │ │ @ instruction: 0xf6490433 │ │ │ │ - vrsra.s64 q8, q14, #64 │ │ │ │ + vsubw.s8 q8, q0, d28 │ │ │ │ @ instruction: 0x46390333 │ │ │ │ @ instruction: 0xf8534628 │ │ │ │ @ instruction: 0xf8543022 │ │ │ │ strcs r2, [r3], #-34 @ 0xffffffde │ │ │ │ @ instruction: 0xf7f99400 │ │ │ │ - @ instruction: 0xf7fdfb31 │ │ │ │ - blcs 0xc0bd0 │ │ │ │ + @ instruction: 0xf7fdfb2b │ │ │ │ + blcs 0xc0b44 │ │ │ │ ldmdbge r1!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ - cmnpne ip, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + @ instruction: 0x03acf649 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ + ldrbteq pc, [ip], #-1609 @ 0xfffff9b7 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ eorcc pc, r2, r3, asr r8 @ │ │ │ │ eorcs pc, r2, r4, asr r8 @ │ │ │ │ - stc2 7, cr15, [r2], #996 @ 0x3e4 │ │ │ │ + ldc2 7, cr15, [ip], {249} @ 0xf9 │ │ │ │ stmdblt r0!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43d2b00 │ │ │ │ vmul.i8 q13, , q6 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ - bl 0x153300 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ + bl 0x153274 │ │ │ │ @ instruction: 0xf6490382 │ │ │ │ - @ instruction: 0xf2c004fc │ │ │ │ + vaddhn.i16 d16, q0, q14 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, sl} │ │ │ │ @ instruction: 0xf8d34628 │ │ │ │ @ instruction: 0xf8543280 │ │ │ │ @ instruction: 0xf7f92022 │ │ │ │ - @ instruction: 0xf7fdfc8b │ │ │ │ + @ instruction: 0xf7fdfc85 │ │ │ │ subcs fp, r0, #1196032 @ 0x124000 │ │ │ │ eorseq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0x6d2ba942 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43d6f70 │ │ │ │ stmdbge r4, {r2, r3, r4, r5, r8, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vrshr.s64 d16, d21, #64 │ │ │ │ + vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0x5d065a │ │ │ │ + blx 0x4505ce │ │ │ │ stmdblt ip!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0xf014a924 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ stmdaeq r2!, {r5, r8, fp, sp, pc}^ │ │ │ │ @@ -133354,15 +133319,15 @@ │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fdffd3 │ │ │ │ + @ instruction: 0xf7fdffcd │ │ │ │ @ instruction: 0xf1b3b909 │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ stmdaeq sl, {r2, r8, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -133372,35 +133337,35 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x1ed06ea │ │ │ │ + blx 0x1d5065e │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdaeq r2!, {r2, r3, r4, r6, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x1112f78 │ │ │ │ + b 0x1112eec │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfb51 │ │ │ │ + @ instruction: 0xf7fdfb4b │ │ │ │ @ instruction: 0xf1b3b8bd │ │ │ │ @ instruction: 0xf47d7f80 │ │ │ │ stmdaeq r2!, {r3, r4, r5, r7, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -133410,31 +133375,31 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ andpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xbd0782 │ │ │ │ + blx 0xa506f6 │ │ │ │ ldmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - adccs pc, r9, #76546048 @ 0x4900000 │ │ │ │ + andscs pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1ed0790 │ │ │ │ + blx 0x1d50704 │ │ │ │ ldmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - rsbscs pc, r1, #76546048 @ 0x4900000 │ │ │ │ + sbcsne pc, r9, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1cd07a0 │ │ │ │ + blx 0x1b50714 │ │ │ │ stmlt r8, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - adcne pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + andne pc, r5, #72, 12 @ 0x4800000 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x1ad07b0 │ │ │ │ + blx 0x1950724 │ │ │ │ stmlt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - subseq pc, sp, #72, 12 @ 0x4800000 │ │ │ │ + adcsvc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ - blx 0x18d07c0 │ │ │ │ + blx 0x1750734 │ │ │ │ ldmdalt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ @ instruction: 0xf011a870 │ │ │ │ @ instruction: 0xf47d0140 │ │ │ │ stmdaeq r2!, {r2, r3, r5, r6, fp, sp, pc}^ │ │ │ │ @@ -133444,54 +133409,54 @@ │ │ │ │ stceq 3, cr4, [r3], #104 @ 0x68 │ │ │ │ vaddw.u8 , q2, d6 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ stmdbge r4, {r4, r8, r9} │ │ │ │ stmib sp, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ movwcs r2, #4868 @ 0x1304 │ │ │ │ movwpl lr, #31181 @ 0x79cd │ │ │ │ - @ instruction: 0xff1ef7f8 │ │ │ │ + @ instruction: 0xff18f7f8 │ │ │ │ ldmdalt r4, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ adcvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andne pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47d4293 │ │ │ │ stmdaeq sl, {r2, r3, r6, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ - b 0x1112c94 │ │ │ │ + b 0x1112c08 │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmov.i32 d16, #2304 @ 0x00000900 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fdfac1 │ │ │ │ - stmdaeq lr, {r0, r2, r3, r5, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - vmov.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ - @ instruction: 0xf0024704 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ + @ instruction: 0xf7fdfabb │ │ │ │ + stceq 8, cr11, [sl], {45} @ 0x2d │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + @ instruction: 0xf0060210 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + strmi pc, [r4, -r1, asr #7] │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ streq pc, [r0, -r7, asr #3]! │ │ │ │ - @ instruction: 0xf011431a │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0410440 │ │ │ │ stmib sp, {r3, r4, r5, r8, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - orrne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + mvneq pc, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ rscvs pc, r1, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r3, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - stc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r0, #996] @ 0x3e4 │ │ │ │ stmdalt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133499,47 +133464,47 @@ │ │ │ │ rscscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - blx 0x1f508e4 │ │ │ │ + blx 0x1dd0858 │ │ │ │ svclt 0x00e6f7fc │ │ │ │ - @ instruction: 0xf0040863 │ │ │ │ - stceq 1, cr0, [r5], #60 @ 0x3c │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - vrsubhn.i16 d20, q2, q2 │ │ │ │ - @ instruction: 0xf0053103 │ │ │ │ - movwmi r0, #54544 @ 0xd510 │ │ │ │ - @ instruction: 0xf1c69304 │ │ │ │ - vmax.s8 d16, d10, d16 │ │ │ │ - vsubw.s8 q11, q8, d13 │ │ │ │ - stmdbge r4, {r3, r8, r9} │ │ │ │ + vmull.u8 q8, d20, d21 │ │ │ │ + @ instruction: 0xf0053303 │ │ │ │ + @ instruction: 0xf0040510 │ │ │ │ + tstmi sp, #-1073741821 @ 0xc0000003 │ │ │ │ + vmul.i q8, q2, d3[4] │ │ │ │ + @ instruction: 0xf0034604 │ │ │ │ + movwmi r0, #45840 @ 0xb310 │ │ │ │ + strteq pc, [r0], -r6, asr #3 │ │ │ │ + stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ + mvnspl pc, #-1610612732 @ 0xa0000004 │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ msrhi SPSR_xc, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ rsbmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd7f │ │ │ │ + @ instruction: 0xf7fcfd79 │ │ │ │ rsceq fp, r2, #764 @ 0x2fc │ │ │ │ svcge 0x00bbf57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s q9, d16, d1[6] │ │ │ │ + vmov.i32 q9, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfba7 │ │ │ │ stmdaeq sl, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -133553,35 +133518,35 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x4509bc │ │ │ │ + blx 0x2d0930 │ │ │ │ svclt 0x007af7fc │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - stceq 6, cr4, [sp], {4} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [r0, #-5] │ │ │ │ - vsubw.u8 q10, q2, d11 │ │ │ │ - movwmi r3, #53507 @ 0xd103 │ │ │ │ - @ instruction: 0xf1c69304 │ │ │ │ - vmax.s8 d16, d10, d16 │ │ │ │ - vbic.i32 , #256 @ 0x00000100 │ │ │ │ - stmdbge r4, {r3, r8, r9} │ │ │ │ + vmull.u8 q8, d17, d13 │ │ │ │ + @ instruction: 0xf0053303 │ │ │ │ + vorr.i32 d16, #9437184 @ 0x00900000 │ │ │ │ + tstmi sp, #4, 12 @ 0x400000 │ │ │ │ + @ instruction: 0xf003084b │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + movwmi r0, #45327 @ 0xb10f │ │ │ │ + strteq pc, [r0], -r6, asr #3 │ │ │ │ + stmdbge r4, {r2, r8, r9, ip, pc} │ │ │ │ + bicsvs pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ + movweq pc, #33472 @ 0x82c0 @ │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ rsbshi pc, r2, r1, asr #32 │ │ │ │ andls r2, r8, #805306368 @ 0x30000000 │ │ │ │ rsbmi pc, r9, #72351744 @ 0x4500000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strpl lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f99607 │ │ │ │ - @ instruction: 0xf7fcfd13 │ │ │ │ + @ instruction: 0xf7fcfd0d │ │ │ │ stmdaeq r2!, {r0, r1, r4, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ @@ -133589,15 +133554,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf9c6f7f4 │ │ │ │ + @ instruction: 0xf9c0f7f4 │ │ │ │ svclt 0x0032f7fc │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133606,27 +133571,27 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q11, d16, d1[1] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf9a5 │ │ │ │ + @ instruction: 0xf7fcf99f │ │ │ │ rsceq fp, r1, #17, 30 @ 0x44 │ │ │ │ svcge 0x000df57c │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s , d16, d1[7] │ │ │ │ + vmov.i32 , #1280 @ 0x00000500 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfaf9 │ │ │ │ sbceq fp, r8, #3792 @ 0xed0 │ │ │ │ @@ -133636,32 +133601,32 @@ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ strtmi r3, [r8], -r3, lsl #2 │ │ │ │ vsubw.u8 q10, q2, d11 │ │ │ │ stmib sp, {r0, r1, r8, sl, lr}^ │ │ │ │ stmdbge r4, {r2, r8, r9, sp} │ │ │ │ - addsne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + andne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xff5d0b40 │ │ │ │ + blx 0xff5d0ab4 │ │ │ │ mcrlt 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46340 @ 0xb504 │ │ │ │ stmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ vcgt.s8 d18, d8, d4 │ │ │ │ - vmlal.s q9, d0, d1[0] │ │ │ │ + vsubl.s8 , d16, d25 │ │ │ │ vsubl.u8 q8, d4, d8 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7fc9308 │ │ │ │ @ instruction: 0xf7fcfab3 │ │ │ │ stmdaeq r2!, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @@ -133669,44 +133634,44 @@ │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - addscc pc, r1, #72, 4 @ 0x80000004 │ │ │ │ + rscscs pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0xfe550bc4 │ │ │ │ + blx 0xfe550b38 │ │ │ │ mcrlt 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcmi 0x0070f413 │ │ │ │ mrcge 4, 3, APSR_nzcv, cr15, cr12, {1} │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - addne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + rsceq pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf857 │ │ │ │ + @ instruction: 0xf7fcf851 │ │ │ │ stcvs 14, cr11, [fp, #-444]! @ 0xfffffe44 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c4f70 │ │ │ │ stmdbge r4, {r3, r5, r6, r9, sl, fp, sp, pc} │ │ │ │ vmax.s8 d20, d7, d24 │ │ │ │ - vmvn.i32 d17, #3328 @ 0x00000d00 │ │ │ │ + vsubl.s8 q8, d16, d21 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - @ instruction: 0xf840f7f4 │ │ │ │ + @ instruction: 0xf83af7f4 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr12, {7} │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133715,31 +133680,31 @@ │ │ │ │ addpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r9, sl, sp}^ │ │ │ │ strls r3, [r8], -r5, lsl #8 │ │ │ │ @ instruction: 0xf7f49507 │ │ │ │ - @ instruction: 0xf7fcf8cb │ │ │ │ + @ instruction: 0xf7fcf8c5 │ │ │ │ stmdaeq sl, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - addscs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + rscsne pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - blx 0x950ca4 │ │ │ │ + blx 0x950c18 │ │ │ │ mrclt 7, 0, APSR_nzcv, cr6, cr12, {7} │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133747,15 +133712,15 @@ │ │ │ │ andseq pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf88af7f4 │ │ │ │ + @ instruction: 0xf884f7f4 │ │ │ │ ldcllt 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133764,15 +133729,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #9504 @ 0x2520 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f49308 │ │ │ │ - @ instruction: 0xf7fcf869 │ │ │ │ + @ instruction: 0xf7fcf863 │ │ │ │ stmdaeq sl, {r0, r2, r4, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r4, #-964] @ 0xfffffc3c │ │ │ │ @@ -133780,27 +133745,27 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ subpl pc, r9, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r0, #-453]! @ 0xfffffe3b │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xf848f7f4 │ │ │ │ + @ instruction: 0xf842f7f4 │ │ │ │ ldclt 7, cr15, [r4, #1008]! @ 0x3f0 │ │ │ │ @ instruction: 0xf57c02e3 │ │ │ │ stmdaeq r2!, {r4, r5, r7, r8, sl, fp, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ stmdbge r4, {r0, r1, r3, r8, r9, lr} │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - eorscc pc, sp, #72, 4 @ 0x80000004 │ │ │ │ + adccs pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ @ instruction: 0xf99cf7fc │ │ │ │ ldclt 7, cr15, [r0, #1008] @ 0x3f0 │ │ │ │ @@ -133814,30 +133779,30 @@ │ │ │ │ rsbmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r4], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r2, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xf804f7f4 │ │ │ │ + @ instruction: 0xfffef7f3 │ │ │ │ ldcllt 7, cr15, [r0, #-1008]! @ 0xfffffc10 │ │ │ │ cmppeq r0, r4, lsl r0 @ p-variant is OBSOLETE │ │ │ │ stclge 4, cr15, [fp, #-496]! @ 0xfffffe10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #4, 10 @ 0x1000000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcfc1d │ │ │ │ + @ instruction: 0xf7fcfc17 │ │ │ │ stmdaeq sl, {r0, r1, r4, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -133845,15 +133810,15 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - @ instruction: 0xffc6f7f3 │ │ │ │ + @ instruction: 0xffc0f7f3 │ │ │ │ ldclt 7, cr15, [r2, #-1008]! @ 0xfffffc10 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133862,15 +133827,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #1288 @ 0x508 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcffa5 │ │ │ │ + @ instruction: 0xf7fcff9f │ │ │ │ stmdaeq r1!, {r0, r4, r8, sl, fp, ip, sp, pc}^ │ │ │ │ andeq pc, pc, #4 │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ tstmi r1, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf0020ca2 │ │ │ │ tstls r4, r0, lsl r3 │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ @@ -133878,48 +133843,48 @@ │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vmlal.s q10, d16, d1[4] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcff85 │ │ │ │ + @ instruction: 0xf7fcff7f │ │ │ │ @ instruction: 0xf014bcf1 │ │ │ │ @ instruction: 0xf47c0140 │ │ │ │ stmdaeq r2!, {r2, r3, r5, r6, r7, sl, fp, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstmi sl, #-2147483647 @ 0x80000001 │ │ │ │ andls r0, r4, #41728 @ 0xa300 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ stmdbge r4, {r3, r8, ip, pc} │ │ │ │ vorr.i32 d20, #49920 @ 0x0000c300 │ │ │ │ movwls r4, #21506 @ 0x5402 │ │ │ │ @ instruction: 0xf7f89407 │ │ │ │ - @ instruction: 0xf7fcfb91 │ │ │ │ - stmdaeq lr, {r0, r2, r4, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61441 @ 0xf001 @ │ │ │ │ - @ instruction: 0xf0060c8a │ │ │ │ - vmov.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ - @ instruction: 0xf0024703 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ + @ instruction: 0xf7fcfb8b │ │ │ │ + stceq 12, cr11, [sl], {213} @ 0xd5 │ │ │ │ movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + @ instruction: 0xf002084e │ │ │ │ + @ instruction: 0xf0060210 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + strmi pc, [r3, -r1, asr #7] │ │ │ │ + movweq pc, #61441 @ 0xf001 @ │ │ │ │ ldreq pc, [r0, -r7, asr #3] │ │ │ │ - @ instruction: 0xf011431a │ │ │ │ + @ instruction: 0xf011431e │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r4, r5, r9, sl, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - @ instruction: 0x03a1f64a │ │ │ │ + movweq pc, #38474 @ 0x964a @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ addspl pc, sp, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strls r2, [r4], -r2, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xf9d0f7f9 │ │ │ │ + @ instruction: 0xf9caf7f9 │ │ │ │ stclt 7, cr15, [lr], #1008 @ 0x3f0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ @@ -133927,15 +133892,15 @@ │ │ │ │ eorsmi pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r1, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - @ instruction: 0xff22f7f3 │ │ │ │ + @ instruction: 0xff1cf7f3 │ │ │ │ stclt 7, cr15, [lr], {252} @ 0xfc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ @@ -133944,15 +133909,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vrshr.s64 , , #64 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcff01 │ │ │ │ + @ instruction: 0xf7fcfefb │ │ │ │ stmdaeq r2!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ @@ -133960,51 +133925,51 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ eorvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 7, pc, cr0, cr3, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr3, {7} │ │ │ │ mcrrlt 7, 15, pc, ip, cr12 @ │ │ │ │ - @ instruction: 0xf0040866 │ │ │ │ - stceq 3, cr0, [r2], #60 @ 0x3c │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r2, -r4, asr #7] │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmdaeq r6!, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #52736 @ 0x0000ce00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #8, 14 @ 0x200000 │ │ │ │ + strmi pc, [r2, -r4, asr #7] │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + @ instruction: 0xf004431a │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #8, 14 @ 0x200000 │ │ │ │ strbeq pc, [r0], #-20 @ 0xffffffec @ │ │ │ │ ldrhi pc, [r8, #-64] @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vqdmlal.s q8, d16, d1[7] │ │ │ │ + vorr.i32 q8, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vsubl.s8 , d0, d21 │ │ │ │ + vsubl.s8 q11, d16, d13 │ │ │ │ strcs r0, [r1, #-520] @ 0xfffffdf8 │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f99707 │ │ │ │ - @ instruction: 0xf7fcf947 │ │ │ │ + @ instruction: 0xf7fcf941 │ │ │ │ stmdaeq r2!, {r0, r2, r5, sl, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ - b 0x11138e8 │ │ │ │ + b 0x111385c │ │ │ │ @ instruction: 0xf0030501 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ stmdbge r4, {r0, r1, r9, ip, sp} │ │ │ │ @ instruction: 0xf6474313 │ │ │ │ vmvn.i32 d20, #256 @ 0x00000100 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ stmib sp, {r7, r9, sl, ip}^ │ │ │ │ vsubw.u8 , q2, d4 │ │ │ │ movwcs r4, #1026 @ 0x402 │ │ │ │ strls r9, [r7], #-1542 @ 0xfffff9fa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe99 │ │ │ │ + @ instruction: 0xf7fcfe93 │ │ │ │ stmdaeq r1!, {r0, r2, sl, fp, ip, sp, pc}^ │ │ │ │ movweq pc, #61444 @ 0xf004 @ │ │ │ │ tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ stceq 3, cr4, [r3], #100 @ 0x64 │ │ │ │ @ instruction: 0xf0039104 │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ @@ -134012,15 +133977,15 @@ │ │ │ │ vcgt.s8 d20, d7, d11 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39507 │ │ │ │ - @ instruction: 0xf7fcfe79 │ │ │ │ + @ instruction: 0xf7fcfe73 │ │ │ │ stmdaeq sl, {r0, r2, r5, r6, r7, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -134028,16 +133993,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbsvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ ldreq pc, [r0, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mrc2 7, 2, pc, cr8, cr3, {7} │ │ │ │ - bllt 0xff1d114c │ │ │ │ + mrc2 7, 2, pc, cr2, cr3, {7} │ │ │ │ + bllt 0xff1d10c0 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134045,18 +134010,18 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vsubl.s8 q11, d0, d21 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfe37 │ │ │ │ + @ instruction: 0xf7fcfe31 │ │ │ │ @ instruction: 0xf893bba3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x113de4 │ │ │ │ + blcs 0x113d58 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmdaeq r2!, {r0, r1, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @@ -134066,16 +134031,16 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rsbsvs pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - mcr2 7, 0, pc, cr12, cr3, {7} @ │ │ │ │ - bllt 0x1ed11e4 │ │ │ │ + mcr2 7, 0, pc, cr6, cr3, {7} @ │ │ │ │ + bllt 0x1ed1158 │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ movwmi r4, #46339 @ 0xb503 │ │ │ │ @@ -134083,15 +134048,15 @@ │ │ │ │ vcgt.s8 d18, d7, d4 │ │ │ │ vmlal.s q11, d16, d1[5] │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ movwcs r0, #5392 @ 0x1510 │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfdeb │ │ │ │ + @ instruction: 0xf7fcfde5 │ │ │ │ stmdaeq sl, {r0, r1, r2, r4, r6, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ @@ -134099,61 +134064,61 @@ │ │ │ │ vmla.i8 d26, d7, d4 │ │ │ │ vsubl.s8 , d16, d9 │ │ │ │ vsubl.u8 q8, d4, d5 │ │ │ │ @ instruction: 0xf1c51480 │ │ │ │ @ instruction: 0x26010510 │ │ │ │ strcc lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ strls r9, [r7, #-1544] @ 0xfffff9f8 │ │ │ │ - stc2l 7, cr15, [sl, #972] @ 0x3cc │ │ │ │ - bllt 0xe51268 │ │ │ │ + stc2l 7, cr15, [r4, #972] @ 0x3cc │ │ │ │ + bllt 0xe511dc │ │ │ │ stceq 8, cr0, [fp], {74} @ 0x4a │ │ │ │ andseq pc, r0, #2 │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf003430a │ │ │ │ vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r3, r4, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf647430b │ │ │ │ vmlal.s q10, d0, d1[6] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ strne pc, [r0, #964] @ 0x3c4 │ │ │ │ vsubw.u8 , q2, d5 │ │ │ │ movwcs r4, #5123 @ 0x1403 │ │ │ │ strls r9, [r7], #-1286 @ 0xfffffafa │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfdab │ │ │ │ + @ instruction: 0xf7fcfda5 │ │ │ │ stmdaeq sl, {r0, r1, r2, r4, r8, r9, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf0020c8b │ │ │ │ @ instruction: 0xf0010210 │ │ │ │ movwmi r0, #41231 @ 0xa10f │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ movwmi r9, #45572 @ 0xb204 │ │ │ │ rscscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf3c4a904 │ │ │ │ movwls r1, #21888 @ 0x5580 │ │ │ │ strmi pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6, #-769] @ 0xfffffcff │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ - blt 0xffed12e4 │ │ │ │ + stc2 7, cr15, [r6, #972] @ 0x3cc │ │ │ │ + blt 0xffed1258 │ │ │ │ cmppeq r0, r1, lsl r0 @ p-variant is OBSOLETE │ │ │ │ - bge 0xffd904ec │ │ │ │ + bge 0xffd90460 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ @ instruction: 0xf002030f │ │ │ │ vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ tstmi sl, #12582912 @ 0xc00000 │ │ │ │ smlatbls r6, r3, ip, r0 │ │ │ │ strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4323a904 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf7f85307 │ │ │ │ - @ instruction: 0xf7fcf997 │ │ │ │ + @ instruction: 0xf7fcf991 │ │ │ │ stmdaeq r2!, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc}^ │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0020ca3 │ │ │ │ movwmi r0, #41488 @ 0xa210 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ smlabtcc r3, r4, r3, pc @ │ │ │ │ strmi pc, [r2, #-964] @ 0xfffffc3c │ │ │ │ @@ -134161,222 +134126,222 @@ │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ rscvs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], #964 @ 0x3c4 │ │ │ │ streq pc, [r8, #-453] @ 0xfffffe3b │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r4, #34054 @ 0x8506 │ │ │ │ - stc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ - blt 0xfef51360 │ │ │ │ + stc2l 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ + blt 0xfef512d4 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ rscscc pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [lr, #-972]! @ 0xfffffc34 │ │ │ │ - blt 0xfe7513a0 │ │ │ │ + stc2 7, cr15, [r8, #-972]! @ 0xfffffc34 │ │ │ │ + blt 0xfe751314 │ │ │ │ @ instruction: 0xf0040862 │ │ │ │ stceq 1, cr0, [r3], #60 @ 0x3c │ │ │ │ andseq pc, r0, #2 │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstmi r3, #4, 18 @ 0x10000 │ │ │ │ rsbmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strne pc, [r0], r4, asr #7 │ │ │ │ movwpl lr, #18893 @ 0x49cd │ │ │ │ strmi pc, [r2], #-964 @ 0xfffffc3c │ │ │ │ strls r2, [r6], -r0, lsl #6 │ │ │ │ movwls r9, #33799 @ 0x8407 │ │ │ │ - stc2 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ - blt 0x1f513e0 │ │ │ │ - @ instruction: 0xf001084e │ │ │ │ - stceq 3, cr0, [sl], {15} │ │ │ │ - ldreq pc, [r0], -r6 │ │ │ │ - strmi pc, [r3, -r1, asr #7] │ │ │ │ + stc2 7, cr15, [r8, #-972] @ 0xfffffc34 │ │ │ │ + blt 0x1f51354 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + stmdaeq lr, {r0, r1, r8, r9, ip, sp}^ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - vorr.i32 d20, #40448 @ 0x00009e00 │ │ │ │ - @ instruction: 0xf1c73303 │ │ │ │ - tstmi sl, #16, 14 @ 0x400000 │ │ │ │ + ldreq pc, [r0], -r6 │ │ │ │ + vorr.i32 d20, #39424 @ 0x00009a00 │ │ │ │ + @ instruction: 0xf0014703 │ │ │ │ + @ instruction: 0xf1c7030f │ │ │ │ + tstmi lr, #16, 14 @ 0x400000 │ │ │ │ strbeq pc, [r0], #-17 @ 0xffffffef @ │ │ │ │ ldrhi pc, [lr], #-64 @ 0xffffffc0 │ │ │ │ strcs lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ vcgt.s8 d16, d4, d8 │ │ │ │ vrshr.s64 d21, d13, #64 │ │ │ │ strcs r0, [r2, #-517] @ 0xfffffdfb │ │ │ │ strls r9, [r8, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0xf7f89707 │ │ │ │ - @ instruction: 0xf7fcff75 │ │ │ │ - stmdaeq r6!, {r0, r1, r4, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - movweq pc, #61444 @ 0xf004 @ │ │ │ │ - @ instruction: 0xf0060ca2 │ │ │ │ - vmov.i32 d16, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf0024702 │ │ │ │ - tstmi lr, #16, 4 │ │ │ │ + @ instruction: 0xf7fcff6f │ │ │ │ + vstmiaeq r2!, {s22-s104} │ │ │ │ movwcc pc, #13252 @ 0x33c4 @ │ │ │ │ + @ instruction: 0xf0020866 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0064702 │ │ │ │ + tstmi sl, #16, 12 @ 0x1000000 │ │ │ │ + movweq pc, #61444 @ 0xf004 @ │ │ │ │ streq pc, [r8, -r7, asr #3] │ │ │ │ - @ instruction: 0xf014431a │ │ │ │ + @ instruction: 0xf014431e │ │ │ │ @ instruction: 0xf0400440 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r7, r9, pc}^ │ │ │ │ stmdbge r4, {r0, r2, sl, sp} │ │ │ │ - @ instruction: 0x13b9f24b │ │ │ │ + msrne CPSR_c, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - eorvc pc, r5, #77594624 @ 0x4a00000 │ │ │ │ + addvs pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r4], -r1, lsl #10 │ │ │ │ strls r9, [r7, -r8, lsl #10] │ │ │ │ - @ instruction: 0xff4ef7f8 │ │ │ │ - blt 0xbd147c │ │ │ │ + @ instruction: 0xff48f7f8 │ │ │ │ + blt 0xbd13f0 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdalt fp, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1a514ac │ │ │ │ + blt 0x1a51420 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcvs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + eorsvs pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xffe51492 │ │ │ │ - blt 0x4514b8 │ │ │ │ + blx 0xffcd1406 │ │ │ │ + blt 0x45142c │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ - bge 0x2905c4 │ │ │ │ + bge 0x290538 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - rsbseq pc, r1, #1879048196 @ 0x70000004 │ │ │ │ + sbcsvc pc, r9, #73400320 @ 0x4600000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {r0, r8, r9, sp}^ │ │ │ │ movwls r6, #29700 @ 0x7404 │ │ │ │ strls r2, [r6, -r0, lsl #6] │ │ │ │ @ instruction: 0xf7f39308 │ │ │ │ - @ instruction: 0xf7fcfbdf │ │ │ │ + @ instruction: 0xf7fcfbd9 │ │ │ │ @ instruction: 0x6d2bb9f7 │ │ │ │ @ instruction: 0xf413695b │ │ │ │ @ instruction: 0xf43c6f70 │ │ │ │ stmdbge r4, {r4, r5, r6, r7, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf6464628 │ │ │ │ - vmlal.s , d16, d1[6] │ │ │ │ + vmov.i32 , #256 @ 0x00000100 │ │ │ │ movwcs r0, #4616 @ 0x1208 │ │ │ │ strvs lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ movwls r9, #34566 @ 0x8706 │ │ │ │ - blx 0xff2d14ee │ │ │ │ + blx 0xff151462 │ │ │ │ stmiblt r0!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr7, cr12, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0xffc91540 │ │ │ │ + blt 0xffc914b4 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x16d1554 │ │ │ │ + bllt 0x16d14c8 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x91568 │ │ │ │ + blt 0x914dc │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbmi pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + sbcscc pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe651552 │ │ │ │ + blx 0xfe4d14c6 │ │ │ │ stmiblt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addeq pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + rscsvc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe3d1566 │ │ │ │ + blx 0xfe2514da │ │ │ │ stmiblt r4!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andscs pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + addne pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xfe15157a │ │ │ │ + blx 0x1fd14ee │ │ │ │ ldmiblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rsbpl pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + sbcsmi pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1ed158e │ │ │ │ + blx 0x1d51502 │ │ │ │ ldmiblt r0, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - sbcscc pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + subcc pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1c515a2 │ │ │ │ + blx 0x1ad1516 │ │ │ │ stmiblt r6, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscsvs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + rsbvs pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x19d15b6 │ │ │ │ + blx 0x185152a │ │ │ │ ldmdblt ip!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - eorvs pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + addspl pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x17515ca │ │ │ │ + blx 0x15d153e │ │ │ │ ldmdblt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscspl pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + rsbpl pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x14d15de │ │ │ │ + blx 0x1351552 │ │ │ │ stmdblt r8!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x0021f7fc │ │ │ │ - movwne lr, #22989 @ 0x59cd │ │ │ │ + andne lr, r5, #3358720 @ 0x334000 │ │ │ │ strcs sl, [r1], -r4, lsl #18 │ │ │ │ + strcc lr, [r7], -sp, asr #19 │ │ │ │ orrmi pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - strcs lr, [r7], -sp, asr #19 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r2, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r6!, {r0, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x5d1638 │ │ │ │ + blt 0x5d15ac │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - rscvc pc, r9, #76, 12 @ 0x4c00000 │ │ │ │ + subsvc pc, sp, #76, 12 @ 0x4c00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0xbd1626 │ │ │ │ + blx 0xa5159a │ │ │ │ stmdblt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adccc pc, r1, #80740352 @ 0x4d00000 │ │ │ │ + andscc pc, r5, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x95163a │ │ │ │ + blx 0x7d15ae │ │ │ │ ldmdblt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldclt 7, cr15, [sl, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - subcs pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + adcsne pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x451662 │ │ │ │ + blx 0x2d15d6 │ │ │ │ stmdblt r6!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - adcseq pc, r1, #-805306364 @ 0xd0000004 │ │ │ │ + eoreq pc, r5, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - blx 0x1d1676 │ │ │ │ + blx 0x515e8 │ │ │ │ ldmdblt ip, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldcllt 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134387,25 +134352,25 @@ │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrthi pc, [ip], r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ stmdage r4, {r0, r1, r4, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f99608 │ │ │ │ - strbteq pc, [r7], -r9, asr #17 @ │ │ │ │ + strbteq pc, [r7], -r1, asr #17 @ │ │ │ │ stmdbge ip, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ ldmdbvs fp, {r0, r1, r3, r5, r8, sl, fp, sp, lr}^ │ │ │ │ svcvs 0x0070f413 │ │ │ │ stmdbge r6, {r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0x13a324 │ │ │ │ + blcs 0x13a298 │ │ │ │ stmdbge r2, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - rscsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ + rsbmi pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x9516ea │ │ │ │ + blx 0x7d165e │ │ │ │ @ instruction: 0xf47c2800 │ │ │ │ @ instruction: 0xf7fca9a7 │ │ │ │ vst2. {d27-d28}, [pc :256], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ strhi pc, [ip], #0 │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134416,36 +134381,36 @@ │ │ │ │ addsmi r0, r3, #805306368 @ 0x30000000 │ │ │ │ stmiage r0!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ @ instruction: 0xf8d5f8cb │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ ldmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xfa384 │ │ │ │ + blcs 0xfa2f8 │ │ │ │ andhi pc, r3, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ @ instruction: 0xf64ea8cf │ │ │ │ - vsubl.s8 q8, d16, d25 │ │ │ │ + vmov.i32 d16, #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmialt r2, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ strhi pc, [r2, #-0]! │ │ │ │ svcvc 0x0060f5b3 │ │ │ │ - ldrbthi pc, [pc], #0 @ 0x9379c @ │ │ │ │ + ldrbthi pc, [pc], #0 @ 0x93710 @ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ @ instruction: 0xf8a2f7f9 │ │ │ │ rscsvs pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff551788 │ │ │ │ + blx 0xff3d16fc │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fca8a7 │ │ │ │ vst2.16 {d27,d29}, [pc :64], r5 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ teqphi sp, #0 @ p-variant is OBSOLETE │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -134456,22 +134421,22 @@ │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldmge r0, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f94638 │ │ │ │ @ instruction: 0xf8d5f87b │ │ │ │ cmpeq fp, r8, asr #1 │ │ │ │ stmge r6, {r2, r3, r4, r5, r6, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xfa424 │ │ │ │ + blcs 0xfa398 │ │ │ │ strbhi pc, [fp, -r0] @ │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ @ instruction: 0xf64ea87f │ │ │ │ - vsubl.s8 , d16, d29 │ │ │ │ + vsubl.s8 , d0, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdbge r4!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmdalt r2!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst1.16 {d24-d26}, [pc :128], r8 │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ @@ -134479,1700 +134444,1701 @@ │ │ │ │ strbhi pc, [r9], -r0 @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf47c4293 │ │ │ │ svcge 0x0004a85d │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ @ instruction: 0xf848f7f9 │ │ │ │ - blcs 0xfa480 │ │ │ │ + blcs 0xfa3f4 │ │ │ │ subhi pc, pc, r1 │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ vtst.8 q13, q7, │ │ │ │ - vsubl.s8 q10, d16, d29 │ │ │ │ + vsubl.s8 q10, d0, d17 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge r6!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdalt r4, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ svcvc 0x0020f5b3 │ │ │ │ mvnshi pc, #0 │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ movthi pc, #16384 @ 0x4000 @ │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ ldmdage r8!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ @ instruction: 0xf824f7f9 │ │ │ │ addsvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0x15d1884 │ │ │ │ + blx 0x14517f8 │ │ │ │ @ instruction: 0xf43c2800 │ │ │ │ @ instruction: 0xf7fca829 │ │ │ │ vst2. {d27-d28}, [pc :64], r7 │ │ │ │ vmlal.s , d0, d0[0] │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ ldrbhi pc, [r5, #-0]! @ │ │ │ │ rsbvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b38516 │ │ │ │ @ instruction: 0xf47c3f81 │ │ │ │ svcge 0x0004a815 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ @ instruction: 0xf800f7f9 │ │ │ │ - blcs 0xfa510 │ │ │ │ + blcs 0xfa484 │ │ │ │ strhi pc, [r1, r0] │ │ │ │ @ instruction: 0xf47c2b02 │ │ │ │ vadd.i8 d26, d14, d9 │ │ │ │ - vmlal.s q9, d0, d1[0] │ │ │ │ + vrshr.s64 d17, d21, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiage lr!, {r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00fcf7fb │ │ │ │ subvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst3. {d24,d26,d28}, [pc], sl │ │ │ │ vmlal.s , d0, d0[4] │ │ │ │ addsmi r0, r3, #536870912 @ 0x20000000 │ │ │ │ ldrbhi pc, [ip, #-0] @ │ │ │ │ eorvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andeq pc, r2, #192, 4 │ │ │ │ @ instruction: 0xf47b4293 │ │ │ │ stmdage r4, {r0, r1, r2, r5, r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x293830 │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x293794 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbteq sl, [r7], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ strbthi pc, [lr], r0, lsl #2 @ │ │ │ │ ldrdcs pc, [r0, #131] @ 0x83 │ │ │ │ @ instruction: 0xf7f84628 │ │ │ │ - stmdacs r0, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x00d0f43b │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - addvc pc, r9, #80740352 @ 0x4d00000 │ │ │ │ + rscsvs pc, sp, #80740352 @ 0x4d00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf996f7f3 │ │ │ │ + @ instruction: 0xf990f7f3 │ │ │ │ svclt 0x00aef7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmdblt r6, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - movwne lr, #22989 @ 0x59cd │ │ │ │ - movwcs sl, #10500 @ 0x2904 │ │ │ │ - movwcs lr, #31181 @ 0x79cd │ │ │ │ + andne lr, r5, #3358720 @ 0x334000 │ │ │ │ + andcs sl, r2, #4, 18 @ 0x10000 │ │ │ │ + andcc lr, r7, #3358720 @ 0x334000 │ │ │ │ bicmi pc, r0, #196, 6 @ 0x10000003 │ │ │ │ @ instruction: 0xf7f89304 │ │ │ │ - stmdacs r0, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xff7d0ab0 │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xff7d0a24 │ │ │ │ ldmdalt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0xfeb4fc1a │ │ │ │ + blx 0xfe7cfb8e │ │ │ │ stmdalt r0, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - andcc pc, r9, #-805306364 @ 0xd0000004 │ │ │ │ + rsbscs pc, sp, #-805306364 @ 0xd0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - @ instruction: 0xf96cf7f3 │ │ │ │ + @ instruction: 0xf966f7f3 │ │ │ │ svclt 0x0084f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vrsra.s64 d17, d25, #64 │ │ │ │ + vsubw.s8 , q0, d17 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ + stc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ svclt 0x0070f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vrsra.s64 d23, d29, #64 │ │ │ │ + vsubw.s8 , q0, d21 │ │ │ │ vcgt.s8 d16, d11, d8 │ │ │ │ - vsubl.s8 q8, d16, d17 │ │ │ │ + vsubl.s8 q8, d0, d9 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - ldc2l 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ + ldc2l 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x005cf7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1651a34 │ │ │ │ + bllt 0x16519a8 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1211a48 │ │ │ │ + blt 0x12119bc │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xad1a60 │ │ │ │ + bllt 0xad19d4 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x1d51a74 │ │ │ │ + bllt 0x1d519e8 │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d10, d4 │ │ │ │ - vsubw.s8 , q0, d21 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vsubl.s8 q8, d0, d9 │ │ │ │ + vsubw.s8 q11, q8, d13 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - mcrr2 7, 15, pc, r2, cr8 @ │ │ │ │ + ldc2 7, cr15, [ip], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x0020f7fb │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf64aa904 │ │ │ │ - vqdmlal.s q8, d16, d1[7] │ │ │ │ + vorr.i32 q8, #1280 @ 0x00000500 │ │ │ │ @ instruction: 0xf64a0308 │ │ │ │ - vmvn.i32 , #256 @ 0x00000100 │ │ │ │ + vrshr.s64 q11, , #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - stc2 7, cr15, [lr], #-992 @ 0xfffffc20 │ │ │ │ + stc2 7, cr15, [r8], #-992 @ 0xfffffc20 │ │ │ │ svclt 0x000cf7fb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0x9d1ad8 │ │ │ │ + bllt 0x9d1a4c │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blt 0x1bd1aec │ │ │ │ + blt 0x1bd1a60 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - bllt 0xfe891af8 │ │ │ │ + bllt 0xfe891a6c │ │ │ │ andpl lr, r5, #3358720 @ 0x334000 │ │ │ │ - eorsne pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ + adceq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strls r2, [r7], -r3, lsl #8 │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfca1 │ │ │ │ + @ instruction: 0xf7fbfc9b │ │ │ │ stmib sp, {r0, r5, r6, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - orrne pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + mvneq pc, #-1342177276 @ 0xb0000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rsceq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + subseq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc8d │ │ │ │ + @ instruction: 0xf7fbfc87 │ │ │ │ @ instruction: 0xf893becd │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114790 │ │ │ │ + blcs 0x114704 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893ba91 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1147a4 │ │ │ │ + blcs 0x114718 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893babf │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1147b8 │ │ │ │ + blcs 0x11472c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ @ instruction: 0xf893bb8f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1147cc │ │ │ │ + blcs 0x114740 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - bicsvs pc, r9, #-1610612732 @ 0xa0000004 │ │ │ │ + movtvs pc, #4682 @ 0x124a @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - adceq pc, r1, #-1342177276 @ 0xb0000004 │ │ │ │ + andeq pc, r9, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfbb3 │ │ │ │ + @ instruction: 0xf7fbfbad │ │ │ │ stmib sp, {r0, r4, r7, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - @ instruction: 0x03a1f64a │ │ │ │ + movweq pc, #38474 @ 0x964a @ │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - subseq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ + adcsvc pc, sp, #77594624 @ 0x4a00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r2], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfb9f │ │ │ │ + @ instruction: 0xf7fbfb99 │ │ │ │ stmib sp, {r0, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmdbge r4, {r2, r9, sp, lr} │ │ │ │ - cmppeq r5, #77594624 @ p-variant is OBSOLETE @ 0x4a00000 │ │ │ │ + @ instruction: 0x73bdf24a │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ - rsceq pc, sp, #-1342177276 @ 0xb0000004 │ │ │ │ + subseq pc, r5, #-1342177276 @ 0xb0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ stmib sp, {sl, sp}^ │ │ │ │ strcs r4, [r3], #-1798 @ 0xfffff8fa │ │ │ │ @ instruction: 0xf7f89408 │ │ │ │ - @ instruction: 0xf7fbfc29 │ │ │ │ + @ instruction: 0xf7fbfc23 │ │ │ │ stmib sp, {r0, r3, r5, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ vhsub.s8 d21, d11, d5 │ │ │ │ - vmvn.i32 d17, #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 q8, d16, d17 │ │ │ │ strcs r0, [r3], #-520 @ 0xfffffdf8 │ │ │ │ strls r9, [r8], #-1543 @ 0xfffff9f9 │ │ │ │ - ldc2 7, cr15, [ip], {248} @ 0xf8 │ │ │ │ + ldc2 7, cr15, [r6], {248} @ 0xf8 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr12, cr11, {7} │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ - @ instruction: 0xf64aa904 │ │ │ │ - vsubw.s8 q8, q0, d9 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vsubl.s8 q8, d0, d9 │ │ │ │ + vmla.i8 d26, d10, d4 │ │ │ │ + vbic.i32 , #256 @ 0x00000100 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vmvn.i32 , #256 @ 0x00000100 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1025 @ 0xfffffbff │ │ │ │ - blx 0x1b51c32 │ │ │ │ + blx 0x19d1ba6 │ │ │ │ mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ andvs lr, r4, #3358720 @ 0x334000 │ │ │ │ vmla.i8 d26, d11, d4 │ │ │ │ - vsubw.s8 , q8, d13 │ │ │ │ - vcgt.s8 d16, d11, d8 │ │ │ │ - vmov.i32 q8, #1280 @ 0x00000500 │ │ │ │ + vrsra.s64 q8, , #64 │ │ │ │ + @ instruction: 0xf64a0308 │ │ │ │ + vrshr.s64 d23, d29, #64 │ │ │ │ strcs r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ strmi lr, [r6, -sp, asr #19] │ │ │ │ strls r2, [r8], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x1651c5a │ │ │ │ + blx 0x14d1bce │ │ │ │ mrclt 7, 1, APSR_nzcv, cr4, cr11, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt ip, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ ldmiblt r3!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blx 0x5d04f4 │ │ │ │ + @ instruction: 0xf9faf213 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ @ instruction: 0xf8d5fe1f │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ mcrge 5, 1, pc, cr10, cr11, {3} @ │ │ │ │ - blcs 0xfa8dc │ │ │ │ + blcs 0xfa850 │ │ │ │ ldrbhi pc, [lr], #0 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf64eae23 │ │ │ │ - vsubl.s8 q9, d0, d25 │ │ │ │ + vrshr.s64 d17, d13, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ - stmdacs r0, {r0, r1, r6, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr8, cr11, {3} @ │ │ │ │ mrclt 7, 0, APSR_nzcv, cr6, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ mcr2 7, 0, pc, cr2, cr8, {7} @ │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b05d8 │ │ │ │ stcvs 14, cr10, [fp, #-52]! @ 0xffffffcc │ │ │ │ stmdbhi r4, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ - b 0x129793c │ │ │ │ + b 0x12978b0 │ │ │ │ tstle r2, r9, lsl #6 │ │ │ │ @ instruction: 0xf53b06d9 │ │ │ │ @ instruction: 0xf8ddae01 │ │ │ │ - bls 0x27bd74 │ │ │ │ + bls 0x27bce8 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ ldclge 4, cr15, [r8, #492]! @ 0x1ec │ │ │ │ @ instruction: 0xf0064628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr11, {1} @ │ │ │ │ - @ instruction: 0xf80af08f │ │ │ │ - @ instruction: 0xf08f4605 │ │ │ │ - @ instruction: 0xf1baf807 │ │ │ │ + @ instruction: 0xfffcf08e │ │ │ │ + @ instruction: 0xf08e4605 │ │ │ │ + @ instruction: 0xf1bafff9 │ │ │ │ strmi r0, [r4], -r0, lsl #30 │ │ │ │ @ instruction: 0x2602bf14 │ │ │ │ ldrtmi r2, [sl], -r1, lsl #12 │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - @ instruction: 0x463afc95 │ │ │ │ + @ instruction: 0x463afcb3 │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4620 │ │ │ │ - ldrtmi pc, [sl], -pc, lsl #25 @ │ │ │ │ + ldrtmi pc, [sl], -sp, lsr #25 @ │ │ │ │ strbmi r2, [r1], -r3, lsl #6 │ │ │ │ @ instruction: 0xf7db4628 │ │ │ │ - ldrtmi pc, [sl], -r3, lsl #26 @ │ │ │ │ + ldrtmi pc, [sl], -r1, lsr #26 @ │ │ │ │ strbmi r2, [r9], -r3, lsl #6 │ │ │ │ strcc r4, [r1, -r0, lsr #12] │ │ │ │ - ldc2l 7, cr15, [ip], #876 @ 0x36c │ │ │ │ + ldc2 7, cr15, [sl, #-876] @ 0xfffffc94 │ │ │ │ strhle r4, [r4, #39]! @ 0x27 │ │ │ │ mrclt 7, 3, APSR_nzcv, cr10, cr11, {7} │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ ldc2 7, cr15, [r6, #992]! @ 0x3e0 │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r8, fp, sp, pc}^ │ │ │ │ - bl 0x1145ac │ │ │ │ + bl 0x114520 │ │ │ │ strtmi r0, [r8], -r0, lsl #5 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrdcs pc, [r0, r3] │ │ │ │ @ instruction: 0xff0ef7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbadb3 │ │ │ │ stmdage r4, {r0, r5, r6, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ vmla.f32 d31, d25, d13 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ addeq lr, r0, #2048 @ 0x800 │ │ │ │ - bl 0x16566c │ │ │ │ + bl 0x1655e0 │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f82160 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sl, #236] @ 0xec │ │ │ │ mcrlt 7, 2, pc, cr8, cr11, {7} @ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2933f8 │ │ │ │ + blls 0x29336c │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x1354a4 │ │ │ │ + blcs 0x135418 │ │ │ │ stcge 4, cr15, [ip, #492] @ 0x1ec │ │ │ │ - eorsmi pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + adccc pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xffacf7f2 │ │ │ │ + @ instruction: 0xffa6f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae31 │ │ │ │ svcge 0x0004bd7f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ stc2l 7, cr15, [sl, #-992]! @ 0xfffffc20 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f3fc │ │ │ │ + blls 0x27f370 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x1354a8 │ │ │ │ + blcs 0x13541c │ │ │ │ stclge 4, cr15, [lr, #-492]! @ 0xfffffe14 │ │ │ │ - eormi pc, sp, #81788928 @ 0x4e00000 │ │ │ │ + adccc pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff8ef7f2 │ │ │ │ + @ instruction: 0xff88f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbae13 │ │ │ │ stmdage r4, {r0, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0667fd33 │ │ │ │ + strbteq pc, [r7], -pc, lsr #26 @ │ │ │ │ ldclge 5, cr15, [sl, #-236] @ 0xffffff14 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xff4d1e50 │ │ │ │ + blx 0xff4d1dc4 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbad53 │ │ │ │ stmdage r4, {r0, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x29336c │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x2932e0 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ orreq lr, r2, #3072 @ 0xc00 │ │ │ │ ldrsbcs pc, [r0, #131]! @ 0x83 @ │ │ │ │ - @ instruction: 0xf81af7f8 │ │ │ │ + @ instruction: 0xf814f7f8 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbad3d │ │ │ │ stmdage r4, {r0, r1, r3, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ vadd.f32 d31, d8, d23 │ │ │ │ vmlal.s q11, d0, d1[2] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [ip, #-236]! @ 0xffffff14 │ │ │ │ ldcllt 7, cr15, [sl, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x29331c │ │ │ │ + blls 0x293290 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134ce0 │ │ │ │ + blcs 0x134c54 │ │ │ │ ldcge 4, cr15, [lr, #-492] @ 0xfffffe14 │ │ │ │ - subne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + adcseq pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - @ instruction: 0xff3ef7f2 │ │ │ │ + @ instruction: 0xff38f7f2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbadc3 │ │ │ │ svcge 0x0004bd11 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ ldc2l 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ - blcs 0xfab18 │ │ │ │ + blcs 0xfaa8c │ │ │ │ strthi pc, [r1], #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vadd.f32 d26, d14, d5 │ │ │ │ - vmlal.s q8, d16, d1[3] │ │ │ │ + vmlal.s q8, d0, d1[0] │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #492]! @ 0x1ec │ │ │ │ ldcllt 7, cr15, [r8], #1004 @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ stc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ vpmax.s8 d25, d9, d7 │ │ │ │ - vrsra.s64 q11, q14, #64 │ │ │ │ + vsubw.s8 q11, q0, d28 │ │ │ │ stmdbge r4, {r0, r1, r4, r5, r8, r9} │ │ │ │ - bl 0x1657d8 │ │ │ │ + bl 0x16574c │ │ │ │ @ instruction: 0xf8d30382 │ │ │ │ @ instruction: 0xf7f721e0 │ │ │ │ - stmdacs r0, {r0, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r4], #236 @ 0xec │ │ │ │ ldclt 7, cr15, [r2, #1004] @ 0x3ec │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ stc2l 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ addsmi pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrc2 7, 7, pc, cr14, cr2, {7} │ │ │ │ + mrc2 7, 7, pc, cr8, cr2, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbacd3 │ │ │ │ svcge 0x0004bd81 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ ldc2 7, cr15, [ip], #992 @ 0x3e0 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27f2a0 │ │ │ │ + blls 0x27f214 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134fe4 │ │ │ │ + blcs 0x134f58 │ │ │ │ stclge 4, cr15, [r0], {123} @ 0x7b │ │ │ │ - eorcc pc, sp, #81788928 @ 0x4e00000 │ │ │ │ + adccs pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 7, pc, cr0, cr2, {7} @ │ │ │ │ + mrc2 7, 6, pc, cr10, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbad65 │ │ │ │ svcge 0x0004bcb3 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], {248} @ 0xf8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27f264 │ │ │ │ + blls 0x27f1d8 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134f64 │ │ │ │ + blcs 0x134ed8 │ │ │ │ stcge 4, cr15, [r2], #492 @ 0x1ec │ │ │ │ - adccs pc, sp, #81788928 @ 0x4e00000 │ │ │ │ + eorcs pc, r1, #81788928 @ 0x4e00000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mcr2 7, 6, pc, cr2, cr2, {7} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbad47 │ │ │ │ stmdage r4, {r0, r2, r4, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - blls 0x2931f4 │ │ │ │ + blls 0x293168 │ │ │ │ @ instruction: 0xf63b2b01 │ │ │ │ @ instruction: 0xf248ac8d │ │ │ │ vmlal.s , d0, d1[3] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r2, #-492]! @ 0xfffffe14 │ │ │ │ stclt 7, cr15, [r0], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ @ instruction: 0xf8d5fc6b │ │ │ │ cmpeq r9, r8, asr #1 │ │ │ │ ldclge 5, cr15, [r6], #-492 @ 0xfffffe14 │ │ │ │ - blcs 0xfac44 │ │ │ │ + blcs 0xfabb8 │ │ │ │ bicshi pc, r6, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf64eac6f │ │ │ │ - vsubl.s8 , d16, d25 │ │ │ │ + vmov.i32 d17, #3328 @ 0x00000d00 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r4, #-492] @ 0xfffffe14 │ │ │ │ stcllt 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ @ instruction: 0xf8d5fc4d │ │ │ │ cmpeq r8, r8, asr #1 │ │ │ │ mrrcge 5, 7, pc, r8, cr11 @ │ │ │ │ - blcs 0xfac80 │ │ │ │ + blcs 0xfabf4 │ │ │ │ mvnshi pc, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf64eac51 │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vrshr.s64 d16, d13, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ mcrrlt 7, 15, pc, r4, cr11 @ │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ ldc2 7, cr15, [r0], #-992 @ 0xfffffc20 │ │ │ │ subvc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mcr2 7, 3, pc, cr0, cr2, {7} @ │ │ │ │ + mrc2 7, 2, pc, cr10, cr2, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbac35 │ │ │ │ stmdage r4, {r0, r1, r5, r6, r7, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ vfma.f32 d31, d7, d15 │ │ │ │ vmlal.s q10, d0, d1[0] │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #-236 @ 0xffffff14 │ │ │ │ ldcllt 7, cr15, [r2], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ @ instruction: 0xf8d5fc0d │ │ │ │ cmpeq sl, r8, asr #1 │ │ │ │ ldcge 5, cr15, [r8], {123} @ 0x7b │ │ │ │ - blcs 0xfad00 │ │ │ │ + blcs 0xfac74 │ │ │ │ addhi pc, r8, #0 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ - @ instruction: 0xf64eac11 │ │ │ │ - vsubl.s8 q8, d0, d25 │ │ │ │ + vfma.f32 d26, d14, d1 │ │ │ │ + vrshr.s64 d23, d13, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [r6], #492 @ 0x1ec │ │ │ │ stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x2930d0 │ │ │ │ + blls 0x293044 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134b60 │ │ │ │ - blge 0xffed130c │ │ │ │ - adcscc pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134ad4 │ │ │ │ + blge 0xffed1280 │ │ │ │ + eorcc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - mrc2 7, 0, pc, cr8, cr2, {7} │ │ │ │ + mrc2 7, 0, pc, cr2, cr2, {7} │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac9d │ │ │ │ stmdage r4, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ vpadd.i8 , , │ │ │ │ vsubl.s8 , d16, d17 │ │ │ │ stmdbge r4, {r0, r2, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff7d1244 │ │ │ │ + stmdacs r0, {r0, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xff7d11b8 │ │ │ │ stclt 7, cr15, [sl], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff252146 │ │ │ │ - blcs 0xbad84 │ │ │ │ - blge 0xff551358 │ │ │ │ + blx 0xff2520ba │ │ │ │ + blcs 0xbacf8 │ │ │ │ + blge 0xff5512cc │ │ │ │ rscmi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r2, #968]! @ 0x3c8 │ │ │ │ + stc2l 7, cr15, [ip, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac77 │ │ │ │ @ instruction: 0xf893bbc5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x114dcc │ │ │ │ + blcs 0x114d40 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ @ instruction: 0xf7fc2301 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - fstmdbxvs fp!, {d15-d70} @ Deprecated │ │ │ │ + fstmdbxvs fp!, {d15-d66} @ Deprecated │ │ │ │ strbteq r9, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf003695b │ │ │ │ @ instruction: 0xf10003f0 │ │ │ │ - blcs 0xb4c38 │ │ │ │ - blge 0xfebd12a4 │ │ │ │ + blcs 0xb4bac │ │ │ │ + blge 0xfebd1218 │ │ │ │ @ instruction: 0xf47b2a00 │ │ │ │ @ instruction: 0xf649aba9 │ │ │ │ - vmvn.i32 q10, #2304 @ 0x00000900 │ │ │ │ + vmlal.s , d16, d1[4] │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrrge 4, 7, pc, lr, cr11 @ │ │ │ │ - bllt 0xfe7d21c4 │ │ │ │ + bllt 0xfe7d2138 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x15521c2 │ │ │ │ - bls 0x26f690 │ │ │ │ + blx 0x1352136 │ │ │ │ + bls 0x26f604 │ │ │ │ ldmdbvs fp, {r5, r6, r9, sl}^ │ │ │ │ mvnseq pc, #3 │ │ │ │ tstphi r6, #0, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbf02c │ │ │ │ - blge 0xfe3513e8 │ │ │ │ - andcs pc, r9, #1879048196 @ 0x70000004 │ │ │ │ + bcs 0xbefa0 │ │ │ │ + blge 0xfe35135c │ │ │ │ + rsbsne pc, r1, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [sl, #968]! @ 0x3c8 │ │ │ │ + stc2 7, cr15, [r4, #968]! @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbac2f │ │ │ │ stmdage r4, {r0, r2, r3, r4, r5, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - bls 0x292f5c │ │ │ │ - mvnsvs pc, #-1879048188 @ 0x90000004 │ │ │ │ + bls 0x292ec0 │ │ │ │ + msrvs CPSR_fs, #-1879048188 @ 0x90000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bl 0x17e63c │ │ │ │ + bl 0x17e5b0 │ │ │ │ strbteq r0, [r2], -r2, lsl #7 │ │ │ │ msrhi CPSR_fc, #0, 2 │ │ │ │ ldrdcs pc, [r0, r3]! │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1a51330 │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1a512a4 │ │ │ │ ldclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xe52232 │ │ │ │ + blx 0xd521a6 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ @ instruction: 0xf1000662 │ │ │ │ @ instruction: 0xf7fb8235 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1651350 │ │ │ │ + blge 0x16512c4 │ │ │ │ stclt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x10d2252 │ │ │ │ - blcs 0xbae90 │ │ │ │ - blge 0x13d1464 │ │ │ │ + blx 0x10d21c6 │ │ │ │ + blcs 0xbae04 │ │ │ │ + blge 0x13d13d8 │ │ │ │ eormi pc, r9, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [ip, #-968]! @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r6, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabf1 │ │ │ │ svcge 0x0004bb3f │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xb5227e │ │ │ │ + blx 0xb521f2 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0159 │ │ │ │ - blls 0x27ef7c │ │ │ │ + blls 0x27eef0 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134b88 │ │ │ │ - blge 0xc514a0 │ │ │ │ - adcvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x134afc │ │ │ │ + blge 0xc51414 │ │ │ │ + andsvc pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - stc2l 7, cr15, [lr, #-968] @ 0xfffffc38 │ │ │ │ + stc2l 7, cr15, [r8, #-968] @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabd3 │ │ │ │ svcge 0x0004bb21 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x3d22ba │ │ │ │ + blx 0x3d222e │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b0158 │ │ │ │ - blls 0x27ef40 │ │ │ │ + blls 0x27eeb4 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x13494c │ │ │ │ - blge 0x4d14dc │ │ │ │ - eorvc pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ + blcs 0x1348c0 │ │ │ │ + blge 0x4d1450 │ │ │ │ + addsvs pc, sp, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [r0, #-968]! @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [sl, #-968]! @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbabb5 │ │ │ │ svcge 0x0004bb03 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xffc522f4 │ │ │ │ - blcs 0xfaf34 │ │ │ │ + blx 0xffc52268 │ │ │ │ + blcs 0xfaea8 │ │ │ │ movwhi pc, #24576 @ 0x6000 @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmin.s8 q13, q12, │ │ │ │ vrshr.s64 , , #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe7d1524 │ │ │ │ - blt 0xffb52328 │ │ │ │ + stmdacs r0, {r0, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xfe7d1498 │ │ │ │ + blt 0xffb5229c │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xff652324 │ │ │ │ - blcs 0xbaf64 │ │ │ │ - bge 0xff951538 │ │ │ │ - adcsne pc, r9, #72, 4 @ 0x80000004 │ │ │ │ + blx 0xff652298 │ │ │ │ + blcs 0xbaed8 │ │ │ │ + bge 0xff9514ac │ │ │ │ + andsne pc, r1, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - stc2 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [ip], #968 @ 0x3c8 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbab87 │ │ │ │ svcge 0x0004bad5 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xff0d2350 │ │ │ │ - blcs 0xfaf90 │ │ │ │ + blx 0xff0d22c4 │ │ │ │ + blcs 0xfaf04 │ │ │ │ @ instruction: 0x81adf000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmax.s8 q13, q15, │ │ │ │ - vmvn.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 q9, d16, d29 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1c51580 │ │ │ │ - blt 0xfefd2384 │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1c514f4 │ │ │ │ + blt 0xfefd22f8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xfead2380 │ │ │ │ + blx 0xfead22f4 │ │ │ │ sbcscc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [r8], {242} @ 0xf2 │ │ │ │ + ldc2l 7, cr15, [r2], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaaad │ │ │ │ svcge 0x0004bb5b │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0xfe6523a4 │ │ │ │ - blcs 0xfafe4 │ │ │ │ + blx 0xfe652318 │ │ │ │ + blcs 0xfaf58 │ │ │ │ mrshi pc, (UNDEF: 73) @ │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vpmin.s8 d26, d24, d15 │ │ │ │ vrshr.s64 d23, d9, #64 │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x11d15d4 │ │ │ │ - blt 0xfe5523d8 │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x11d1548 │ │ │ │ + blt 0xfe55234c │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x12d23d4 │ │ │ │ - blls 0x26f8a0 │ │ │ │ + blx 0x10d2348 │ │ │ │ + blls 0x26f814 │ │ │ │ ldmdbvs r2, {r0, r5, r6, r9, sl}^ │ │ │ │ subshi pc, lr, #0, 2 │ │ │ │ svcvs 0x0070f412 │ │ │ │ - bge 0xfe1d14f4 │ │ │ │ + bge 0xfe1d1468 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf649aa81 │ │ │ │ - vmvn.i32 d21, #2304 @ 0x00000900 │ │ │ │ + vsubl.s8 q10, d16, d17 │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xa51610 │ │ │ │ - blt 0x1dd2414 │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0xa51584 │ │ │ │ + blt 0x1dd2388 │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292db0 │ │ │ │ + blls 0x292d24 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf648aa6b │ │ │ │ vmlal.s q8, d0, d1[1] │ │ │ │ ldrtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x4d163c │ │ │ │ - blt 0x1852440 │ │ │ │ + stmdacs r0, {r0, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x4d15b0 │ │ │ │ + blt 0x18523b4 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0x135243c │ │ │ │ - addsvc pc, r5, #72, 4 @ 0x80000004 │ │ │ │ + blx 0x13523b0 │ │ │ │ + rscvs pc, sp, #72, 4 @ 0x80000004 │ │ │ │ andseq pc, r3, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - ldc2l 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ + ldc2l 7, cr15, [r4], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa4f │ │ │ │ stmdage r4, {r0, r2, r3, r4, r5, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ vpmin.s8 d31, d8, d25 │ │ │ │ - vrshr.s64 d23, d25, #64 │ │ │ │ + vmov.i32 d23, #256 @ 0x00000100 │ │ │ │ stmdbge r4, {r0, r1, r4, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0x1051580 │ │ │ │ - blt 0xffbd2484 │ │ │ │ + stmdacs r0, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0x10514f4 │ │ │ │ + blt 0xffbd23f8 │ │ │ │ strls sl, [r8], -r4, lsl #16 │ │ │ │ - blx 0xad2480 │ │ │ │ + blx 0xad23f4 │ │ │ │ subscc pc, r5, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r5, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r8, cr2 @ │ │ │ │ + mrrc2 7, 15, pc, r2, cr2 @ │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa2d │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r7, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f89608 │ │ │ │ - @ instruction: 0x0660f9fd │ │ │ │ - bge 0x9d19b4 │ │ │ │ + @ instruction: 0x0660f9f9 │ │ │ │ + bge 0x9d1928 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff4cf7f6 │ │ │ │ + @ instruction: 0xff46f7f6 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fbaa1d │ │ │ │ svcge 0x0004bacb │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ - blx 0x2524c4 │ │ │ │ - blcs 0xfb104 │ │ │ │ - blcs 0x148680 │ │ │ │ - bge 0x4d16dc │ │ │ │ - adcpl pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + blx 0x252438 │ │ │ │ + blcs 0xfb078 │ │ │ │ + blcs 0x1485f4 │ │ │ │ + bge 0x4d1650 │ │ │ │ + andspl pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - ldc2 7, cr15, [r0], #-968 @ 0xfffffc38 │ │ │ │ + stc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaab5 │ │ │ │ svcge 0x0004ba03 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ @ instruction: 0xf9eef7f8 │ │ │ │ - blcs 0xfb134 │ │ │ │ + blcs 0xfb0a8 │ │ │ │ @ instruction: 0x81bff000 │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ vmul.i8 q13, q15, │ │ │ │ - vsubl.s8 , d0, d25 │ │ │ │ + vrshr.s64 d20, d13, #64 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xfe7d1724 │ │ │ │ + stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xfe7d1698 │ │ │ │ stmiblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ strls sl, [r8], -r4, lsl #30 │ │ │ │ @ instruction: 0xf7f84638 │ │ │ │ - blls 0x292c9c │ │ │ │ + blls 0x292c10 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134c7c │ │ │ │ + blcs 0x134bf0 │ │ │ │ ldmibge lr, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - sbcne pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ + eorsne pc, r9, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0x5252e │ │ │ │ + blx 0xffed24a2 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaa83 │ │ │ │ svcge 0x0004b9d1 │ │ │ │ ldrtmi r9, [r8], -r8, lsl #12 │ │ │ │ @ instruction: 0xf9bcf7f8 │ │ │ │ ldrdcc pc, [r8], #133 @ 0x85 │ │ │ │ @ instruction: 0xf57b015a │ │ │ │ - blls 0x27eca0 │ │ │ │ + blls 0x27ec14 │ │ │ │ @ instruction: 0xf0002b01 │ │ │ │ - blcs 0x134dd0 │ │ │ │ + blcs 0x134d44 │ │ │ │ stmibge r0, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - eorvs pc, r1, #-536870908 @ 0xe0000004 │ │ │ │ + addspl pc, r5, #-536870908 @ 0xe0000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xff8d256a │ │ │ │ + blx 0xff7524de │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fbaa65 │ │ │ │ @ instruction: 0xf647b9b3 │ │ │ │ - @ instruction: 0xf2c074f5 │ │ │ │ + vmov.i32 , #851968 @ 0x000d0000 │ │ │ │ @ instruction: 0xf7fb0408 │ │ │ │ stcvs 15, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 6, r8, fp, cr8 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d1d4 │ │ │ │ + blcs 0x9d148 │ │ │ │ @ instruction: 0xf7fbd18e │ │ │ │ @ instruction: 0x6d2bb99d │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 0, r8, fp, cr10 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d1f4 │ │ │ │ + blcs 0x9d168 │ │ │ │ ldclge 4, cr15, [r0], #-508 @ 0xfffffe04 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72faa8 │ │ │ │ + blvs 0xfe72fa1c │ │ │ │ svcvs 0x0070f412 │ │ │ │ rsbhi pc, sl, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x953cc │ │ │ │ + blcc 0x95340 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad6c │ │ │ │ @ instruction: 0x6d2bb97b │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d238 │ │ │ │ + blcs 0x9d1ac │ │ │ │ mrcge 4, 2, APSR_nzcv, cr12, cr15, {3} │ │ │ │ stmdblt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72faec │ │ │ │ + blvs 0xfe72fa60 │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95410 │ │ │ │ + blcc 0x95384 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbad63 │ │ │ │ @ instruction: 0x6d2bb959 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d27c │ │ │ │ + blcs 0x9d1f0 │ │ │ │ mcrge 4, 5, pc, cr11, cr15, {3} @ │ │ │ │ stmdblt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fb30 │ │ │ │ + blvs 0xfe72faa4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, r9, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95454 │ │ │ │ + blcc 0x953c8 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbab16 │ │ │ │ @ instruction: 0x6d2bb937 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 13, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2c0 │ │ │ │ + blcs 0x9d234 │ │ │ │ stmiage r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ stmdblt r6!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr8, cr10, {7} │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fba921 │ │ │ │ @ instruction: 0x6d2bb9cf │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 12, r8, fp, cr6 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d2f0 │ │ │ │ + blcs 0x9d264 │ │ │ │ mcrge 4, 2, pc, cr7, cr15, {3} @ │ │ │ │ stmdblt lr, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbeb28 │ │ │ │ + bcs 0xbea9c │ │ │ │ stmdbge r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - adcsmi pc, r9, #76546048 @ 0x4900000 │ │ │ │ + eormi pc, r1, #76546048 @ 0x4900000 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xad26da │ │ │ │ + blx 0x95264e │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba9ad │ │ │ │ stcvs 8, cr11, [fp, #-1004]! @ 0xfffffc14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 10, r8, fp, cr9 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d338 │ │ │ │ + blcs 0x9d2ac │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ stmialt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbcs pc, [r0, #131] @ 0x83 @ │ │ │ │ @ instruction: 0xf7f74628 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiage r2!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldmiblt r0, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fc00 │ │ │ │ + blvs 0xfe72fb74 │ │ │ │ svcvs 0x0070f412 │ │ │ │ andhi pc, ip, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95524 │ │ │ │ + blcc 0x95498 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7fbae18 │ │ │ │ stcvs 8, cr11, [fp, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 6, r8, fp, cr3 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d390 │ │ │ │ + blcs 0x9d304 │ │ │ │ svcge 0x00f1f47e │ │ │ │ ldmlt lr!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fc44 │ │ │ │ + blvs 0xfe72fbb8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ subshi pc, pc, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95568 │ │ │ │ + blcc 0x954dc │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac0d │ │ │ │ stcvs 8, cr11, [fp, #-692]! @ 0xfffffd4c │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 2, 2, r8, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d3d4 │ │ │ │ - blge 0xff8519d0 │ │ │ │ + blcs 0x9d348 │ │ │ │ + blge 0xff851944 │ │ │ │ ldmlt ip, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fc88 │ │ │ │ + blvs 0xfe72fbfc │ │ │ │ svcvs 0x0070f412 │ │ │ │ eorhi pc, r3, #0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x955ac │ │ │ │ + blcc 0x95520 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbac1e │ │ │ │ stcvs 8, cr11, [fp, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 14, r8, fp, cr11 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d418 │ │ │ │ + blcs 0x9d38c │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf43b2b00 │ │ │ │ - bcs 0xbea00 │ │ │ │ + bcs 0xbe974 │ │ │ │ ldmdage r4!, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ - subcs pc, r5, #1879048196 @ 0x70000004 │ │ │ │ + adcne pc, sp, #1879048196 @ 0x70000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ strtmi sl, [r8], -r4, lsl #18 │ │ │ │ - blx 0xfe5d2800 │ │ │ │ + blx 0xfe452774 │ │ │ │ @ instruction: 0xf47b2800 │ │ │ │ @ instruction: 0xf7fba919 │ │ │ │ stcvs 8, cr11, [fp, #-412]! @ 0xfffffe64 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr15 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d460 │ │ │ │ - blge 0x1591a5c │ │ │ │ + blcs 0x9d3d4 │ │ │ │ + blge 0x15919d0 │ │ │ │ ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvs 0xfe72fd14 │ │ │ │ + blvs 0xfe72fc88 │ │ │ │ svcvs 0x0070f412 │ │ │ │ sbchi pc, r9, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95638 │ │ │ │ + blcc 0x955ac │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbabf6 │ │ │ │ @ instruction: 0xf8d3b845 │ │ │ │ @ instruction: 0x462821b0 │ │ │ │ - @ instruction: 0xf976f7f7 │ │ │ │ + @ instruction: 0xf970f7f7 │ │ │ │ @ instruction: 0xf43b2800 │ │ │ │ @ instruction: 0xf7fba83d │ │ │ │ stcvs 8, cr11, [fp, #-940]! @ 0xfffffc54 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 4, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d4b8 │ │ │ │ + blcs 0x9d42c │ │ │ │ mrcge 4, 1, APSR_nzcv, cr5, cr15, {3} │ │ │ │ stmdalt sl!, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svcmi 0x0070f412 │ │ │ │ stmdage r6!, {r0, r1, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf47b2b02 │ │ │ │ @ instruction: 0xf649a823 │ │ │ │ - vmvn.i32 , #2304 @ 0x00000900 │ │ │ │ + vmlal.s q10, d16, d1[4] │ │ │ │ stmdbge r4, {r3, r9} │ │ │ │ @ instruction: 0xf7f24628 │ │ │ │ - stmdacs r0, {r0, r1, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ stmiage r8, {r0, r1, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldmdalt r6, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blvs 0xfe72fd94 │ │ │ │ + blvs 0xfe72fd08 │ │ │ │ svcvs 0x0070f412 │ │ │ │ msrhi CPSR_f, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x956b8 │ │ │ │ + blcc 0x9562c │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7fbae29 │ │ │ │ stcvs 8, cr11, [fp, #-20]! @ 0xffffffec │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 8, r8, fp, cr5 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d524 │ │ │ │ + blcs 0x9d498 │ │ │ │ svcge 0x00a5f47e │ │ │ │ svclt 0x00f4f7fa │ │ │ │ - blvs 0xfe72fdd8 │ │ │ │ + blvs 0xfe72fd4c │ │ │ │ svcvs 0x0070f412 │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x956fc │ │ │ │ + blcc 0x95670 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacee │ │ │ │ stcvs 15, cr11, [fp, #-908]! @ 0xfffffc74 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ suble r6, r9, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9571c │ │ │ │ + blcc 0x95690 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa49 │ │ │ │ stcvs 15, cr11, [fp, #-844]! @ 0xfffffcb4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ eorle r6, ip, r0, ror pc │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9573c │ │ │ │ + blcc 0x956b0 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faaa57 │ │ │ │ stcvs 15, cr11, [fp, #-780]! @ 0xfffffcf4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 0, 15, r8, fp, cr12 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d5a8 │ │ │ │ + blcs 0x9d51c │ │ │ │ stcge 4, cr15, [sp], #-500 @ 0xfffffe0c │ │ │ │ svclt 0x00b2f7fa │ │ │ │ - blvs 0xfe72fe5c │ │ │ │ + blvs 0xfe72fdd0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ rscshi pc, r8, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x95780 │ │ │ │ + blcc 0x956f4 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faade3 │ │ │ │ @ instruction: 0xf893bfa1 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115614 │ │ │ │ + blcs 0x115588 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d5e4 │ │ │ │ - bge 0xad1be0 │ │ │ │ + blcs 0x9d558 │ │ │ │ + bge 0xad1b54 │ │ │ │ svclt 0x0094f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9fd │ │ │ │ @ instruction: 0xf893bf87 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115648 │ │ │ │ + blcs 0x1155bc │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d618 │ │ │ │ - blge 0xb91c14 │ │ │ │ + blcs 0x9d58c │ │ │ │ + blge 0xb91b88 │ │ │ │ svclt 0x007af7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaf1e │ │ │ │ @ instruction: 0xf893bf6d │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11567c │ │ │ │ + blcs 0x1155f0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d64c │ │ │ │ + blcs 0x9d5c0 │ │ │ │ stclge 4, cr15, [fp], #-508 @ 0xfffffe04 │ │ │ │ svclt 0x0060f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faaed6 │ │ │ │ @ instruction: 0xf893bf53 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156b0 │ │ │ │ + blcs 0x115624 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d680 │ │ │ │ - ldclge 4, cr15, [pc], #-508 @ 0x94884 │ │ │ │ + blcs 0x9d5f4 │ │ │ │ + ldclge 4, cr15, [pc], #-508 @ 0x947f8 │ │ │ │ svclt 0x0046f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faac2b │ │ │ │ @ instruction: 0xf893bf39 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1156e4 │ │ │ │ + blcs 0x115658 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d6b4 │ │ │ │ + blcs 0x9d628 │ │ │ │ stmdbge fp, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x002cf7fa │ │ │ │ - blvs 0xfe72ff68 │ │ │ │ + blvs 0xfe72fedc │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 1, sp, fp, cr7 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0x9d6d4 │ │ │ │ + blcs 0x9d648 │ │ │ │ ldmdbge pc, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} @ │ │ │ │ svclt 0x001cf7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab00 │ │ │ │ @ instruction: 0xf893bf0f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115738 │ │ │ │ + blcs 0x1156ac │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d708 │ │ │ │ + blcs 0x9d67c │ │ │ │ stmdbge r5, {r0, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x0002f7fa │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9f2 │ │ │ │ @ instruction: 0xf893bef5 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11576c │ │ │ │ + blcs 0x1156e0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d73c │ │ │ │ + blcs 0x9d6b0 │ │ │ │ ldclge 4, cr15, [r3], #508 @ 0x1fc │ │ │ │ mcrlt 7, 7, pc, cr8, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faacff │ │ │ │ @ instruction: 0xf893bedb │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157a0 │ │ │ │ + blcs 0x115714 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d770 │ │ │ │ - bge 0xff6d1d6c │ │ │ │ + blcs 0x9d6e4 │ │ │ │ + bge 0xff6d1ce0 │ │ │ │ mcrlt 7, 6, pc, cr14, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47d2b00 │ │ │ │ @ instruction: 0xf7faac0a │ │ │ │ @ instruction: 0xf893bec1 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1157d4 │ │ │ │ + blcs 0x115748 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7a4 │ │ │ │ - blge 0xc91d98 │ │ │ │ + blcs 0x9d718 │ │ │ │ + blge 0xc91d0c │ │ │ │ mrclt 7, 5, APSR_nzcv, cr4, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faace9 │ │ │ │ @ instruction: 0xf893bea7 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115808 │ │ │ │ + blcs 0x11577c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d7d8 │ │ │ │ - blge 0x11dd4 │ │ │ │ + blcs 0x9d74c │ │ │ │ + blge 0x11d48 │ │ │ │ mrclt 7, 4, APSR_nzcv, cr10, cr10, {7} │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faae86 │ │ │ │ @ instruction: 0xf893be8d │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11583c │ │ │ │ + blcs 0x1157b0 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d80c │ │ │ │ + blcs 0x9d780 │ │ │ │ stmdbge r4!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcrlt 7, 4, pc, cr0, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faa9b5 │ │ │ │ @ instruction: 0xf893be73 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x115870 │ │ │ │ + blcs 0x1157e4 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d840 │ │ │ │ + blcs 0x9d7b4 │ │ │ │ ldmibge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ mcrlt 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf7faad8c │ │ │ │ @ instruction: 0xf893be59 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158a4 │ │ │ │ + blcs 0x115818 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d874 │ │ │ │ + blcs 0x9d7e8 │ │ │ │ stmibge ip!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ mcrlt 7, 2, pc, cr12, cr10, {7} @ │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf7faab13 │ │ │ │ @ instruction: 0xf893be3f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x1158d8 │ │ │ │ + blcs 0x11584c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9d8a8 │ │ │ │ + blcs 0x9d81c │ │ │ │ stcge 4, cr15, [r4], #-508 @ 0xfffffe04 │ │ │ │ mrclt 7, 1, APSR_nzcv, cr2, cr10, {7} │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ - blmi 0xfee40f34 │ │ │ │ + blmi 0xfee40ea8 │ │ │ │ eorcs r4, r4, #12, 12 @ 0xc00000 │ │ │ │ andls r2, r3, r0, lsl #2 │ │ │ │ ldmdavs fp, {r1, r4, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ vcgt.s8 d0, d0, d0 │ │ │ │ - movwcs lr, #4032 @ 0xfc0 │ │ │ │ + movwcs lr, #4014 @ 0xfae │ │ │ │ orrsvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf1b34023 │ │ │ │ - suble r4, r1, r4, ror pc │ │ │ │ + suble r4, r2, r4, ror pc │ │ │ │ svcvs 0x0038f113 │ │ │ │ andcs sp, r0, r0, lsl r0 │ │ │ │ ldmdavs sl, {r1, r3, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - adchi pc, r2, #64 @ 0x40 │ │ │ │ + adchi pc, r4, #64 @ 0x40 │ │ │ │ tstcs r0, sp, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmull.u8 q8, d20, d21 │ │ │ │ @ instruction: 0xf0053303 │ │ │ │ vorr.i32 d16, #12582912 @ 0x00c00000 │ │ │ │ tstmi sp, #1073741856 @ 0x40000020 │ │ │ │ - stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ - andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs pc, [r1], -r4, asr #7 │ │ │ │ + ldmdbne r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ + andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + stmdaeq pc, {r2, ip, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf0002902 │ │ │ │ - stmdbcs r3, {r2, r3, r4, r8, pc} │ │ │ │ - stmdbcs r1, {r0, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ - ldrhi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf0009213 │ │ │ │ - stmdals r3, {r0, r2, r3, r5, r8, pc} │ │ │ │ - @ instruction: 0xf009a912 │ │ │ │ - andcs r0, r0, #67108864 @ 0x4000000 │ │ │ │ - movwcs r9, #4886 @ 0x1316 │ │ │ │ - stmib sp, {r2, r4, r9, sl, ip, pc}^ │ │ │ │ - vorr.i32 d18, #51456 @ 0x0000c900 │ │ │ │ - @ instruction: 0xf3c45340 │ │ │ │ - tstls r2, #1107296256 @ 0x42000000 │ │ │ │ - @ instruction: 0xf7f79415 │ │ │ │ - strb pc, [r1, r5, ror #27] @ │ │ │ │ + stmdbcs r3, {r0, r1, r3, r4, r8, pc} │ │ │ │ + stmdbcs r1, {r1, r3, r4, r5, r6, ip, lr, pc} │ │ │ │ + teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ + ldmdbge r2, {r0, r1, fp, ip, pc} │ │ │ │ + movweq pc, #4105 @ 0x1009 @ │ │ │ │ + tstls r6, #24, 10 @ 0x6000000 │ │ │ │ + stmib sp, {r8, r9, sp}^ │ │ │ │ + tstls r9, #19922944 @ 0x1300000 │ │ │ │ + @ instruction: 0xf8cd2301 │ │ │ │ + tstls sl, #92 @ 0x5c │ │ │ │ movtpl pc, #964 @ 0x3c4 @ │ │ │ │ - tstls r2, #4, 6 @ 0x10000000 │ │ │ │ - blls 0x157ffc │ │ │ │ - smlabtcc r3, r4, r3, pc @ │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - andmi pc, r3, r4, asr #7 │ │ │ │ - streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ - @ instruction: 0xf8d30a21 │ │ │ │ - vmla.i q9, q10, d0[2] │ │ │ │ - @ instruction: 0xf0041381 │ │ │ │ - vrsubhn.i16 d16, q2, │ │ │ │ - andls r1, sp, r1, lsl #14 │ │ │ │ - mulsls r3, r8, r6 │ │ │ │ - @ instruction: 0xf00105d2 │ │ │ │ - strls r0, [r7, #-15] │ │ │ │ - ldrvs lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0x97169315 │ │ │ │ - ldrle r9, [ip, #20] │ │ │ │ - vldrvs s18, [r2, #-12] │ │ │ │ - @ instruction: 0xf0126c12 │ │ │ │ - eorsle r0, r2, lr, lsl #30 │ │ │ │ - ldmle r4, {r1, r3, fp, sp} │ │ │ │ - tstpeq ip, r1 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0002904 │ │ │ │ - stmdbcs r8, {r0, r2, r3, r4, r6, r7, r8, pc} │ │ │ │ - @ instruction: 0x81b7f000 │ │ │ │ - vrhadd.s8 d18, d9, d12 │ │ │ │ - vrshr.s64 q11, q14, #64 │ │ │ │ - blcs 0x1556a8 │ │ │ │ - blx 0xf99f6 │ │ │ │ - stmdals r3, {r9, sp} │ │ │ │ - ldrdpl pc, [r8], r0 │ │ │ │ - movsne pc, #13762560 @ 0xd20000 │ │ │ │ - @ instruction: 0xf8d29110 │ │ │ │ - @ instruction: 0xf8d213b4 │ │ │ │ - @ instruction: 0x910fb3b8 │ │ │ │ - rschi pc, r4, r0, asr #32 │ │ │ │ - andeq lr, fp, #266240 @ 0x41000 │ │ │ │ - @ instruction: 0xf47f2a01 │ │ │ │ - @ instruction: 0xf005af72 │ │ │ │ - blls 0x2140b0 │ │ │ │ - @ instruction: 0xf0002800 │ │ │ │ - bls 0x175464 │ │ │ │ - ldrdmi pc, [r4], r2 │ │ │ │ - @ instruction: 0xf984fab4 │ │ │ │ - ldmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - usateq lr, #13, ip, asr #1 │ │ │ │ - svcge 0x0061f53f │ │ │ │ - @ instruction: 0xf3c4e7c8 │ │ │ │ - @ instruction: 0xf0091781 │ │ │ │ - @ instruction: 0xf3c40901 │ │ │ │ - stmib sp, {r6, r9, fp, ip}^ │ │ │ │ - andsls r8, r2, #96468992 @ 0x5c00000 │ │ │ │ + strbne pc, [r2], #-964 @ 0xfffffc3c @ │ │ │ │ + ldrls r9, [r5], #-786 @ 0xfffffcee │ │ │ │ + stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ + stceq 7, cr14, [r1], #768 @ 0x300 │ │ │ │ + andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + orrne pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + streq lr, [r2, #-2625] @ 0xfffff5bf │ │ │ │ + beq 0x8fb500 │ │ │ │ + subpl pc, r0, r4, asr #7 │ │ │ │ + strmi pc, [r3], -r4, asr #7 │ │ │ │ + strne pc, [r1, -r4, asr #7] │ │ │ │ + ldrdcs pc, [r8], #130 @ 0x82 │ │ │ │ + mulls r4, r8, r6 │ │ │ │ + @ instruction: 0xf0019012 │ │ │ │ + strls r0, [sp], -pc │ │ │ │ + @ instruction: 0x961305d2 │ │ │ │ + streq pc, [pc], -r4 │ │ │ │ + tstls r5, #29360128 @ 0x1c00000 │ │ │ │ + @ instruction: 0x97169518 │ │ │ │ + @ instruction: 0x96179014 │ │ │ │ + bls 0x18a394 │ │ │ │ + ldcvs 13, cr6, [r2], {18} │ │ │ │ + svceq 0x000ef012 │ │ │ │ + stmdacs sl, {r1, r4, r5, ip, lr, pc} │ │ │ │ + @ instruction: 0xf001d893 │ │ │ │ + stmdbcs r4, {r2, r3, r8} │ │ │ │ + mvnhi pc, r0 │ │ │ │ + @ instruction: 0xf0002908 │ │ │ │ + @ instruction: 0x210c81ba │ │ │ │ + eorvs pc, ip, #-1879048188 @ 0x90000004 │ │ │ │ + eorseq pc, r3, #192, 4 │ │ │ │ + movwls r2, #23299 @ 0x5b03 │ │ │ │ + andcs pc, r0, #1024 @ 0x400 │ │ │ │ + @ instruction: 0xf8d09803 │ │ │ │ + @ instruction: 0xf8d25088 │ │ │ │ + @ instruction: 0x911013b0 │ │ │ │ + @ instruction: 0x13b4f8d2 │ │ │ │ + @ instruction: 0xb3b8f8d2 │ │ │ │ + @ instruction: 0xf040910f │ │ │ │ + b 0x10f5110 │ │ │ │ + bcs 0xd55a4 │ │ │ │ + svcge 0x0071f47f │ │ │ │ + ldc2 0, cr15, [lr], {5} │ │ │ │ + stmdacs r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ + orrshi pc, r7, r0 │ │ │ │ + @ instruction: 0xf8d29a03 │ │ │ │ + blx 0xfeda4fa0 │ │ │ │ + b 0x14933a4 │ │ │ │ + sbcs r1, pc, r9, asr r9 @ │ │ │ │ + @ instruction: 0xf53f06ed │ │ │ │ + strb sl, [r8, r0, ror #30] │ │ │ │ + strne pc, [r1, r4, asr #7] │ │ │ │ + stmdbeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ + bne 0x10d1cbc │ │ │ │ + @ instruction: 0x96139518 │ │ │ │ @ instruction: 0xf8cd02a3 │ │ │ │ - @ instruction: 0x96139058 │ │ │ │ + andsls r9, r2, #88 @ 0x58 │ │ │ │ + subshi pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9714 │ │ │ │ smlsdls r5, r4, r0, sl │ │ │ │ - svcge 0x004df57f │ │ │ │ + svcge 0x004bf57f │ │ │ │ @ instruction: 0xf8d19903 │ │ │ │ ldrbeq r3, [r8, #200] @ 0xc8 │ │ │ │ - svcge 0x0047f57f │ │ │ │ + svcge 0x0045f57f │ │ │ │ ldcvs 13, cr6, [fp], {11} │ │ │ │ svceq 0x000ef013 │ │ │ │ strbteq sp, [fp], r2, lsl #2 │ │ │ │ - svcge 0x003ff53f │ │ │ │ + svcge 0x003df53f │ │ │ │ svccs 0x00033601 │ │ │ │ bichi pc, ip, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0x81b3f000 │ │ │ │ @ instruction: 0xf43f2e03 │ │ │ │ - mcrcs 15, 0, sl, cr4, cr4, {1} │ │ │ │ + mcrcs 15, 0, sl, cr4, cr2, {1} │ │ │ │ mvnshi pc, r0 │ │ │ │ @ instruction: 0xf0002e02 │ │ │ │ svccs 0x000081db │ │ │ │ - svcge 0x002bf43f │ │ │ │ + svcge 0x0029f43f │ │ │ │ andls r9, r4, #196608 @ 0x30000 │ │ │ │ - stc2l 0, cr15, [r0], #-20 @ 0xffffffec │ │ │ │ + mrrc2 0, 0, pc, r4, cr5 @ │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - bls 0x1b53d4 │ │ │ │ - beq 0x1112d0 │ │ │ │ + bls 0x1b5354 │ │ │ │ + beq 0x111248 │ │ │ │ stmibeq r0!, {r0, r1, r2, r6, ip, sp, lr, pc}^ │ │ │ │ streq pc, [r2], #-426 @ 0xfffffe56 │ │ │ │ - blx 0xfed9dab8 │ │ │ │ - b 0x14920c8 │ │ │ │ + blx 0xfed9da30 │ │ │ │ + b 0x1492040 │ │ │ │ adcsmi r0, fp, sl, asr #3 │ │ │ │ stmdbeq r4!, {r2, r8, ip, pc}^ │ │ │ │ - andls r9, r8, #738197504 @ 0x2c000000 │ │ │ │ - @ instruction: 0xff0af08d │ │ │ │ + andls r9, r8, #671088640 @ 0x28000000 │ │ │ │ + cdp2 0, 15, cr15, cr10, cr13, {4} │ │ │ │ @ instruction: 0xf08d9006 │ │ │ │ - bls 0x2d4aec │ │ │ │ + bls 0x2d4a24 │ │ │ │ andls r4, r7, r1, lsl #12 │ │ │ │ - andls r9, sl, #196608 @ 0x30000 │ │ │ │ - @ instruction: 0xf9e0f7c7 │ │ │ │ - bls 0x31dae0 │ │ │ │ - stmdacc r8, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - ldrmi r9, [r3], fp, lsl #22 │ │ │ │ - muls r7, r8, r6 │ │ │ │ - blx 0x10d2e5a │ │ │ │ - movwls r9, #2822 @ 0xb06 │ │ │ │ - blls 0x1a66fc │ │ │ │ - @ instruction: 0x461a4638 │ │ │ │ - @ instruction: 0xff42f0a2 │ │ │ │ - strbmi r9, [r2], -r7, lsl #18 │ │ │ │ - @ instruction: 0xf0294455 │ │ │ │ - strmi r0, [r8], -r0, ror #19 │ │ │ │ - @ instruction: 0xf870f092 │ │ │ │ - movwcc r9, #6920 @ 0x1b08 │ │ │ │ - addsmi r9, lr, #8, 6 @ 0x20000000 │ │ │ │ - cmpphi r5, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8cd9803 │ │ │ │ - ldmib sp, {ip, pc}^ │ │ │ │ - @ instruction: 0xf8d01206 │ │ │ │ - @ instruction: 0xf0033088 │ │ │ │ - @ instruction: 0xf7ca030f │ │ │ │ - @ instruction: 0x4628fa3f │ │ │ │ - sbcsle r4, r9, r5, lsr #4 │ │ │ │ - blx 0x752ea6 │ │ │ │ - movwls r9, #2822 @ 0xb06 │ │ │ │ - strmi r2, [r1], -r8, lsl #6 │ │ │ │ - @ instruction: 0x4638461a │ │ │ │ - @ instruction: 0xff1cf0a2 │ │ │ │ - @ instruction: 0xf7da1c68 │ │ │ │ - andls pc, sl, pc, lsl #22 │ │ │ │ - @ instruction: 0xf7da4628 │ │ │ │ - movwcs pc, #35595 @ 0x8b0b @ │ │ │ │ - stmdbls sl, {r1, r9, sl, lr} │ │ │ │ - movwls r2, #0 │ │ │ │ - cdp2 0, 13, cr15, cr6, cr2, {5} │ │ │ │ - @ instruction: 0xf009e7ca │ │ │ │ - tstls r9, r3, lsl #6 │ │ │ │ + andls r9, r9, #196608 @ 0x30000 │ │ │ │ + blx 0x252d70 │ │ │ │ + movwls r2, #33536 @ 0x8300 │ │ │ │ + ldrmi r9, [fp], sl, lsl #22 │ │ │ │ + @ instruction: 0xf7dae017 │ │ │ │ + blls 0x253be0 │ │ │ │ + strmi r9, [r1], -r0, lsl #6 │ │ │ │ + ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ + @ instruction: 0xf0a2461a │ │ │ │ + stmdbls r7, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + ldrbmi r4, [r5], #-1626 @ 0xfffff9a6 │ │ │ │ + stmibeq r0!, {r0, r3, r5, ip, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf0924608 │ │ │ │ + blls 0x2d3010 │ │ │ │ + movwls r3, #33537 @ 0x8301 │ │ │ │ + vqsub.u8 d20, d16, d14 │ │ │ │ + stmdals r3, {r1, r3, r4, r6, r8, pc} │ │ │ │ + andls pc, r0, sp, asr #17 │ │ │ │ + andne lr, r6, #3620864 @ 0x374000 │ │ │ │ + ldrdcc pc, [r8], r0 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + blx 0x1ad2dcc │ │ │ │ + eormi r4, r5, #40, 12 @ 0x2800000 │ │ │ │ + @ instruction: 0xf7dad0d9 │ │ │ │ + blls 0x253b94 │ │ │ │ + movwcs r9, #33536 @ 0x8300 │ │ │ │ + ldrmi r4, [sl], -r1, lsl #12 │ │ │ │ + @ instruction: 0xf0a24638 │ │ │ │ + stclne 15, cr15, [r8], #-60 @ 0xffffffc4 │ │ │ │ + blx 0xc52e2e │ │ │ │ + strtmi r9, [r8], -sl │ │ │ │ + blx 0xb52e36 │ │ │ │ + strmi r2, [r2], -r8, lsl #6 │ │ │ │ + andcs r9, r0, sl, lsl #18 │ │ │ │ + @ instruction: 0xf0a29300 │ │ │ │ + strb pc, [sl, r9, asr #29] @ │ │ │ │ + movweq pc, #12297 @ 0x3009 @ │ │ │ │ + tstpl r8, sp, asr #19 │ │ │ │ ldmdbge r2, {r1, r2, r4, r8, r9, ip, pc} │ │ │ │ orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ movwcc r9, #6147 @ 0x1803 │ │ │ │ - ldrhi lr, [r7, #-2509] @ 0xfffff633 │ │ │ │ + ldrcs lr, [r3], -sp, asr #19 │ │ │ │ vorr.i32 d25, #51712 @ 0x0000ca00 │ │ │ │ - andsls r5, r3, #64, 6 │ │ │ │ - strbne pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - tstls r2, #20, 12 @ 0x1400000 │ │ │ │ + @ instruction: 0xf8cd5340 │ │ │ │ + vmov.i32 q12, #204 @ 0x000000cc │ │ │ │ + tstls r2, #192, 8 @ 0xc0000000 │ │ │ │ @ instruction: 0xf7f79415 │ │ │ │ strt pc, [r9], sp, asr #25 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ movweq pc, #4105 @ 0x1009 @ │ │ │ │ - tstls r6, #1073741830 @ 0x40000006 │ │ │ │ - vorr.i16 d26, #194 @ 0x00c2 │ │ │ │ - stmdals r3, {r6, r8, r9, ip} │ │ │ │ - ldrls r3, [r4], -r1, lsl #6 │ │ │ │ + tstpl r8, sp, asr #19 │ │ │ │ + ldmdbge r2, {r1, r2, r4, r8, r9, ip, pc} │ │ │ │ + movtne pc, #964 @ 0x3c4 @ │ │ │ │ + movwcc r9, #6147 @ 0x1803 │ │ │ │ + ldrcs lr, [r3], -sp, asr #19 │ │ │ │ vorr.i32 d25, #51712 @ 0x0000ca00 │ │ │ │ - @ instruction: 0xf3c45340 │ │ │ │ + @ instruction: 0xf8cd5340 │ │ │ │ + vmov.i32 q12, #204 @ 0x000000cc │ │ │ │ tstls r2, #-2130706432 @ 0x81000000 │ │ │ │ @ instruction: 0xf7f79415 │ │ │ │ - @ instruction: 0xe693fcb7 │ │ │ │ + @ instruction: 0xe68ffcb3 │ │ │ │ @ instruction: 0xf0059803 │ │ │ │ - strmi pc, [r1], r9, asr #23 │ │ │ │ + @ instruction: 0x4681fbbb │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ - blls 0x1f52a4 │ │ │ │ - blcs 0xa6848 │ │ │ │ - svcge 0x001bf47f │ │ │ │ - bcs 0xfb81c │ │ │ │ + blls 0x1f5220 │ │ │ │ + blcs 0xa67c4 │ │ │ │ + svcge 0x0018f47f │ │ │ │ + bcs 0xfb798 │ │ │ │ @ instruction: 0xf04fbf14 │ │ │ │ @ instruction: 0xf0090900 │ │ │ │ svccs 0x00000901 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - bcs 0x9d378 │ │ │ │ + bcs 0x9d2f4 │ │ │ │ sbcshi pc, r2, r0, asr #32 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs fp, #16156 @ 0x3f1c │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf08d9305 │ │ │ │ - pkhbtmi pc, r1, fp, lsl #29 @ │ │ │ │ - cdp2 0, 6, cr15, cr4, cr13, {4} │ │ │ │ + strmi pc, [r1], r9, lsl #29 │ │ │ │ + cdp2 0, 5, cr15, cr2, cr13, {4} │ │ │ │ strmi r9, [r1], -sp, lsl #20 │ │ │ │ stmdals r3, {r0, r1, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf93ef7c7 │ │ │ │ + @ instruction: 0xf962f7c7 │ │ │ │ ldmdbls r0, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ andeq lr, r4, r3, asr #20 │ │ │ │ @ instruction: 0xdd7a2900 │ │ │ │ andeq pc, pc, #5 │ │ │ │ - beq 0x111170 │ │ │ │ + beq 0x1110ec │ │ │ │ andcs r9, r8, #1342177280 @ 0x50000000 │ │ │ │ ldceq 2, cr15, [r0], #-284 @ 0xfffffee4 │ │ │ │ ldccs 2, cr15, [r5], {192} @ 0xc0 │ │ │ │ vpmax.s8 , q4, q1 │ │ │ │ - blx 0x339878 │ │ │ │ + blx 0x3397f4 │ │ │ │ andls pc, r6, #8, 4 @ 0x80000000 │ │ │ │ @ instruction: 0xf8dd9a07 │ │ │ │ @ instruction: 0xf8cda03c │ │ │ │ ldrmi ip, [r6], r4, lsr #32 │ │ │ │ stmne sp, {r2, r7, r9, sl, lr} │ │ │ │ movwlt lr, #31181 @ 0x79cd │ │ │ │ strls r9, [lr, #-1553] @ 0xfffff9ef │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs fp, #4060 @ 0xfdc │ │ │ │ - vstrle s19, [pc, #-48] @ 0x95040 │ │ │ │ - bleq 0xd11b0 │ │ │ │ + vstrle s19, [pc, #-48] @ 0x94fbc │ │ │ │ + bleq 0xd112c │ │ │ │ eor pc, ip, sp, asr #17 │ │ │ │ strbtmi r9, [r5], -fp, lsl #28 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ eor ip, r6, r8, lsr #32 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ strbmi r9, [r9], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7ca9500 │ │ │ │ - bls 0x2d35a0 │ │ │ │ + bls 0x2d35ac │ │ │ │ @ instruction: 0x46304659 │ │ │ │ - blx 0x1dd3004 │ │ │ │ + blx 0xfe452f80 │ │ │ │ strmi r9, [r2], -r9, lsl #22 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ ldmdavs r9, {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf1b8d05c │ │ │ │ subsle r0, r6, r3, lsl #30 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ @ instruction: 0xf094d050 │ │ │ │ - bls 0x253860 │ │ │ │ + bls 0x253794 │ │ │ │ @ instruction: 0x46384639 │ │ │ │ @ instruction: 0xf0913401 │ │ │ │ - blls 0x294f1c │ │ │ │ + blls 0x294e50 │ │ │ │ strbeq pc, [r0, #37]! @ 0x25 @ │ │ │ │ ldrmi r4, [lr], #-1442 @ 0xfffffa5e │ │ │ │ - blls 0x1c9200 │ │ │ │ + blls 0x1c917c │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ ldrbmi r9, [r9], -r8, lsl #20 │ │ │ │ @ instruction: 0xf7da4630 │ │ │ │ - blls 0x313a28 │ │ │ │ + blls 0x313a0c │ │ │ │ @ instruction: 0xf1b84602 │ │ │ │ strbmi r0, [r8], -r2, lsl #30 │ │ │ │ eorsle r6, r0, r9, lsl r8 │ │ │ │ svceq 0x0003f1b8 │ │ │ │ @ instruction: 0xf1b8d02a │ │ │ │ eorle r0, r4, r1, lsl #30 │ │ │ │ - @ instruction: 0xf848f094 │ │ │ │ + @ instruction: 0xf836f094 │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ strbmi r9, [r9], -r3, lsl #16 │ │ │ │ @ instruction: 0xf7ca9500 │ │ │ │ - ldrb pc, [r4, fp, lsr #18] @ │ │ │ │ + ldrb pc, [r4, pc, asr #18] @ │ │ │ │ addsmi r3, r3, #67108864 @ 0x4000000 │ │ │ │ - blls 0x449908 │ │ │ │ + blls 0x449884 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xd1a14573 │ │ │ │ mcrcs 14, 0, r9, cr15, cr1, {0} │ │ │ │ ldmib sp, {r0, r3, ip, lr, pc}^ │ │ │ │ ldrtmi r2, [r1], -pc, lsl #6 │ │ │ │ - blx 0x13b13e │ │ │ │ - bls 0x411d40 │ │ │ │ + blx 0x13b0ba │ │ │ │ + bls 0x411cbc │ │ │ │ @ instruction: 0xf7f700db │ │ │ │ - andcs pc, r1, r5, lsl #20 │ │ │ │ - svccs 0x0003e5d6 │ │ │ │ - mcrge 4, 2, pc, cr6, cr15, {3} @ │ │ │ │ - @ instruction: 0xf094e5d1 │ │ │ │ - bfi pc, r1, #17, #9 @ │ │ │ │ - @ instruction: 0xf96af094 │ │ │ │ + strdcs pc, [r1], -fp │ │ │ │ + svccs 0x0003e5d2 │ │ │ │ + mcrge 4, 2, pc, cr3, cr15, {3} @ │ │ │ │ + @ instruction: 0xf094e5cd │ │ │ │ + @ instruction: 0xe7d9f87f │ │ │ │ + @ instruction: 0xf958f094 │ │ │ │ @ instruction: 0xf094e7d6 │ │ │ │ - @ instruction: 0xe7d3f8f9 │ │ │ │ - @ instruction: 0xf9bcf094 │ │ │ │ + ldrb pc, [r3, r7, ror #17] @ │ │ │ │ + @ instruction: 0xf9aaf094 │ │ │ │ @ instruction: 0xf094e7ad │ │ │ │ - str pc, [sl, r1, lsl #20]! │ │ │ │ - @ instruction: 0xf9daf094 │ │ │ │ + str pc, [sl, pc, ror #19]! │ │ │ │ + @ instruction: 0xf9c8f094 │ │ │ │ @ instruction: 0xf8dde7a7 │ │ │ │ @ instruction: 0xf10bc028 │ │ │ │ - blls 0x397d78 │ │ │ │ + blls 0x397cf4 │ │ │ │ stcleq 0, cr15, [r0], #176 @ 0xb0 │ │ │ │ @ instruction: 0xf47f455b │ │ │ │ @ instruction: 0xf8ddaf7d │ │ │ │ strb lr, [r8, ip, lsr #32] │ │ │ │ @ instruction: 0xf57f06a2 │ │ │ │ - str sl, [lr, #3619]! @ 0xe23 │ │ │ │ + str sl, [sl, #3616]! @ 0xe20 │ │ │ │ movwls r1, #23736 @ 0x5cb8 │ │ │ │ - @ instruction: 0xf84cf7ca │ │ │ │ + @ instruction: 0xf870f7ca │ │ │ │ @ instruction: 0xf1b99b05 │ │ │ │ tstle r7, r0, lsl #30 │ │ │ │ ldr r4, [r3, -r4, lsl #6]! │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf044d108 │ │ │ │ str r0, [sp, -r0, ror #9]! │ │ │ │ andle r2, r3, r0, ror #17 │ │ │ │ movwmi r2, #17155 @ 0x4303 │ │ │ │ @ instruction: 0xe7274698 │ │ │ │ @ instruction: 0xf7ca4618 │ │ │ │ - movwcs pc, #14391 @ 0x3837 @ │ │ │ │ + movwcs pc, #14427 @ 0x385b @ │ │ │ │ ldrmi r4, [r8], r4, lsl #6 │ │ │ │ - @ instruction: 0xf8dde720 │ │ │ │ - ldrbmi r8, [sl], -r4, lsr #32 │ │ │ │ + bls 0x30edc4 │ │ │ │ svceq 0x000ff1b8 │ │ │ │ - blls 0x2094a0 │ │ │ │ + blls 0x209420 │ │ │ │ stmdals r3, {r0, r6, r9, sl, lr} │ │ │ │ vpmax.u8 d15, d3, d6 │ │ │ │ - @ instruction: 0xf9b2f7f7 │ │ │ │ - stmdals r3, {r0, r1, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ + @ instruction: 0xf9aaf7f7 │ │ │ │ + stmdals r3, {r0, r2, r3, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf0059204 │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - cdpcs 0, 0, cr13, cr1, cr5, {5} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + cdpcs 0, 0, cr13, cr1, cr7, {5} │ │ │ │ @ instruction: 0xf10a9a04 │ │ │ │ svclt 0x00080a01 │ │ │ │ @ instruction: 0xf43f46b9 │ │ │ │ movwcs sl, #7767 @ 0x1e57 │ │ │ │ tstcs r8, ip, asr #12 │ │ │ │ ldrhtmi r4, [fp], r9 │ │ │ │ ldrb r9, [r9], -r4, lsl #2 │ │ │ │ streq pc, [r1], #-137 @ 0xffffff77 │ │ │ │ svclt 0x00182e04 │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ - stmdals r3, {r1, r2, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ + stmdals r3, {r2, r5, r6, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf0059206 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - andcs sp, r8, #135 @ 0x87 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + andcs sp, r8, #137 @ 0x89 │ │ │ │ andls r2, r4, #524288 @ 0x80000 │ │ │ │ - beq 0x11165c │ │ │ │ + beq 0x1115d4 │ │ │ │ movwcs r9, #18950 @ 0x4a06 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrt r9, [pc], -r5, lsl #14 │ │ │ │ - @ instruction: 0xff46f211 │ │ │ │ + @ instruction: 0xff2af211 │ │ │ │ andls r1, r4, #120, 24 @ 0x7800 │ │ │ │ - @ instruction: 0xfff0f7c9 │ │ │ │ + @ instruction: 0xf816f7ca │ │ │ │ stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0xfe1d1268 │ │ │ │ + blx 0x1ed11e0 │ │ │ │ stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x006ff43f │ │ │ │ + svcge 0x0071f43f │ │ │ │ tstcs r8, r1, lsl #6 │ │ │ │ - beq 0x11168c │ │ │ │ + beq 0x111604 │ │ │ │ stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs r4, [r0], #-187 @ 0xffffff45 │ │ │ │ strt r9, [r7], -r4, lsl #2 │ │ │ │ andsle r2, r5, r2, lsl #30 │ │ │ │ andls r1, r6, #184, 24 @ 0xb800 │ │ │ │ - @ instruction: 0xffd8f7c9 │ │ │ │ + @ instruction: 0xfffef7c9 │ │ │ │ stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x1bd1298 │ │ │ │ + blx 0x18d1210 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - movwcs sl, #8024 @ 0x1f58 │ │ │ │ + movwcs sl, #8026 @ 0x1f5a │ │ │ │ @ instruction: 0xf10a2208 │ │ │ │ andls r0, r4, #4096 @ 0x1000 │ │ │ │ stmdbeq r9, {r0, r1, r2, r6, r9, fp, sp, lr, pc} │ │ │ │ adcsmi r9, fp, r6, lsl #20 │ │ │ │ str r2, [pc], -r0, lsl #8 │ │ │ │ andls r2, r4, #3 │ │ │ │ - @ instruction: 0xffc2f7c9 │ │ │ │ + @ instruction: 0xffe8f7c9 │ │ │ │ stmdals r3, {r0, r7, r9, sl, lr} │ │ │ │ - blx 0x16512c4 │ │ │ │ + blx 0x135123c │ │ │ │ stmdacs r0, {r2, r9, fp, ip, pc} │ │ │ │ - svcge 0x0041f43f │ │ │ │ + svcge 0x0043f43f │ │ │ │ @ instruction: 0xf10a2108 │ │ │ │ @ instruction: 0xf0490a01 │ │ │ │ ldrtmi r0, [r3], -r2, lsl #18 │ │ │ │ strls r2, [r5, -r0, lsl #8] │ │ │ │ ldrb r9, [r9, #260]! @ 0x104 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -136187,60 +136153,60 @@ │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ strcs r4, [r0, #-512] @ 0xfffffe00 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ stmib sp, {r1, r2, r8, sl, ip, lr}^ │ │ │ │ strls r5, [sl, #-1288] @ 0xfffffaf8 │ │ │ │ - eorhi pc, r1, #0 │ │ │ │ + andshi pc, lr, #0 │ │ │ │ vst2.8 {d29-d30}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf6240 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ - mvnhi pc, r0 │ │ │ │ + bicshi pc, pc, r0 │ │ │ │ addhi pc, r2, r0, lsl #4 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ vst4. {d24-d27}, [pc :256], r3 │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r4, r3, #0, 4 │ │ │ │ sbcshi pc, r8, r0, asr #32 │ │ │ │ orrsvc pc, r8, #1 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - addhi pc, r6, #0 │ │ │ │ + addhi pc, r2, #0 │ │ │ │ svcne 0x0040f5b3 │ │ │ │ sbchi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf7f7a804 │ │ │ │ - eoreq pc, r2, #671744 @ 0xa4000 │ │ │ │ + eoreq pc, r2, #540672 @ 0x84000 │ │ │ │ sbchi pc, r8, r0, lsl #2 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ sbchi pc, r2, r0 │ │ │ │ strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ tstls r1, r6, lsl #10 │ │ │ │ - blls 0x226c3c │ │ │ │ + blls 0x226bb4 │ │ │ │ vrhadd.s8 d18, d11, d7 │ │ │ │ - vmlal.s , d0, d1[3] │ │ │ │ + vrshr.s64 d22, d21, #64 │ │ │ │ strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ andpl lr, r2, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf7f99a07 │ │ │ │ - ldrsbt pc, [r0], r9 @ │ │ │ │ + ldrsbt pc, [r0], r7 @ │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ - vrhadd.s8 q4, q0, q15 │ │ │ │ + vrhadd.s8 q4, q0, q14 │ │ │ │ vst4.8 {d24,d26,d28,d30}, [pc :256], r2 │ │ │ │ @ instruction: 0xf6cf6200 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ vst4.16 {d29-d32}, [pc :128]! │ │ │ │ @ instruction: 0xf6cf6201 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ addshi pc, sl, r0, asr #32 │ │ │ │ bicsvc pc, r0, #17 │ │ │ │ - addhi pc, lr, #0 │ │ │ │ + addhi pc, sl, #0 │ │ │ │ svcne 0x0000f5b3 │ │ │ │ addshi pc, r2, r0, asr #32 │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ tstmi sl, #16, 4 │ │ │ │ andls r0, r8, #-1342177268 @ 0xb000000c │ │ │ │ addhi pc, r8, r0, asr #2 │ │ │ │ @@ -136254,836 +136220,833 @@ │ │ │ │ vabal.u8 q8, d4, d2 │ │ │ │ vmla.f q8, q10, d0[0] │ │ │ │ movwmi r1, #54912 @ 0xd680 │ │ │ │ streq pc, [r7], #-4 │ │ │ │ strls r2, [r0], #-262 @ 0xfffffefa │ │ │ │ strbeq lr, [r5, #-2630] @ 0xfffff5ba │ │ │ │ strls r9, [r1, #-258] @ 0xfffffefe │ │ │ │ - strtne pc, [sp], #-1611 @ 0xfffff9b5 │ │ │ │ + ldreq pc, [r5], #1611 @ 0x64b │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - rsb pc, r4, sp, lsl #27 │ │ │ │ + rsb pc, r4, fp, lsl #27 │ │ │ │ subvs pc, r1, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd0534293 │ │ │ │ subsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andmi pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1574293 │ │ │ │ @ instruction: 0xf004a804 │ │ │ │ @ instruction: 0xf7f774d8 │ │ │ │ - @ instruction: 0xf5b4f8b1 │ │ │ │ + @ instruction: 0xf5b4f8a9 │ │ │ │ ldmib sp, {r8, r9, sl, fp, ip}^ │ │ │ │ ldmib sp, {r2, r8, r9, sl, ip}^ │ │ │ │ @ instruction: 0xf0003206 │ │ │ │ - @ instruction: 0xf5b48292 │ │ │ │ + @ instruction: 0xf5b4828d │ │ │ │ @ instruction: 0xf0000f20 │ │ │ │ - stccs 1, cr8, [r0], {170} @ 0xaa │ │ │ │ + stccs 1, cr8, [r0], {166} @ 0xa6 │ │ │ │ ldcvs 1, cr13, [r0, #-272]! @ 0xfffffef0 │ │ │ │ @ instruction: 0xf4106980 │ │ │ │ eorsle r0, pc, r0, ror pc @ │ │ │ │ - bl 0xff0fa47c │ │ │ │ + bl 0xff0fa3f4 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - @ instruction: 0xf64b9700 │ │ │ │ - vaddhn.i16 d16, q0, │ │ │ │ + vabd.s8 d25, d11, d0 │ │ │ │ + vmvn.i32 , #327680 @ 0x00050000 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - blx 0xfed53464 │ │ │ │ + blx 0xfeb533dc │ │ │ │ vmvn.i32 d30, #147 @ 0x00000093 │ │ │ │ - blcs 0xaa398 │ │ │ │ - andhi pc, r6, #0 │ │ │ │ + blcs 0xaa310 │ │ │ │ + andhi pc, r2, #0 │ │ │ │ @ instruction: 0xd12b2b01 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033203 │ │ │ │ strls r0, [r6, #-784] @ 0xfffffcf0 │ │ │ │ stmiaeq r2!, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ + movwls r2, #38146 @ 0x9502 │ │ │ │ + stmdaeq r3!, {r1, r3, r8, sl, ip, pc}^ │ │ │ │ strmi pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - @ instruction: 0xf0029309 │ │ │ │ - stmdaeq r3!, {r4, r9}^ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ stmdbge r4, {r1, r3, r5, r8, r9, lr} │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ - andcs r0, r2, #16, 6 @ 0x40000000 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ andls r5, r4, #268435456 @ 0x10000000 │ │ │ │ addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - streq pc, [pc], #-4 @ 0x954d4 │ │ │ │ + streq pc, [pc], #-4 @ 0x9544c │ │ │ │ andls r4, r5, #-1946157056 @ 0x8c000000 │ │ │ │ @ instruction: 0xf7f99307 │ │ │ │ - and pc, sl, r5, lsr #27 │ │ │ │ + and pc, sl, r3, lsr #27 │ │ │ │ vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0x400b13b0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ - rsbhi pc, pc, #0 │ │ │ │ - blmi 0x29d4f8 │ │ │ │ - blls 0x36f564 │ │ │ │ + rsbhi pc, sl, #0 │ │ │ │ + blmi 0x29d470 │ │ │ │ + blls 0x36f4dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - andlt r8, ip, r8, ror #5 │ │ │ │ + andlt r8, ip, r3, ror #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vmul.i q8, , d2[2] │ │ │ │ @ instruction: 0xf0025700 │ │ │ │ - b 0x1455d68 │ │ │ │ + b 0x1455ce0 │ │ │ │ stmiaeq fp, {r0, r4, r7, fp, lr}^ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, ip, sp, lr, pc} │ │ │ │ streq lr, [r1, #-2626] @ 0xfffff5be │ │ │ │ andcc pc, r3, #196, 6 @ 0x10000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r2, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andmi pc, r3, #196, 6 @ 0x10000003 │ │ │ │ - b 0x1163150 │ │ │ │ + b 0x11630c8 │ │ │ │ @ instruction: 0xf3c40902 │ │ │ │ stmib sp, {r7, r9, fp, ip}^ │ │ │ │ adceq r8, r3, #8, 14 @ 0x200000 │ │ │ │ - cmpphi r7, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ + cmpphi r3, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strble r0, [r9, #544] @ 0x220 │ │ │ │ ldmdbvs r3, {r1, r4, r5, r8, sl, fp, sp, lr}^ │ │ │ │ sbcle r0, r5, fp, lsl pc │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ - ldcvs 2, cr8, [r2], {154} @ 0x9a │ │ │ │ + ldcvs 2, cr8, [r2], {149} @ 0x95 │ │ │ │ movweq lr, #23112 @ 0x5a48 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbeq sp, [r9], r1, lsl #2 │ │ │ │ - b 0x74a864 │ │ │ │ + b 0x74a7dc │ │ │ │ @ instruction: 0xd1b50f03 │ │ │ │ @ instruction: 0xf0054630 │ │ │ │ - bicslt pc, r0, #15138816 @ 0xe70000 │ │ │ │ - stc2 0, cr15, [ip], {141} @ 0x8d │ │ │ │ + bicslt pc, r0, #14352384 @ 0xdb0000 │ │ │ │ + blx 0xfffd1742 │ │ │ │ andeq pc, r8, #-1073741775 @ 0xc0000031 │ │ │ │ @ instruction: 0xf10a2312 │ │ │ │ strmi r0, [r2], r1, lsl #12 │ │ │ │ strvs pc, [r0], #-964 @ 0xfffffc3c │ │ │ │ - blx 0x155982 │ │ │ │ + blx 0x1558fa │ │ │ │ vhsub.s8 d31, d7, d2 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf6022395 │ │ │ │ ldmdavs r9, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ - ldc2 0, cr15, [sl, #-580] @ 0xfffffdbc │ │ │ │ + stc2 0, cr15, [sl, #-580] @ 0xfffffdbc │ │ │ │ andcs r4, r1, r1, asr #12 │ │ │ │ - rsbpl pc, r9, #-1879048188 @ 0x90000004 │ │ │ │ + sbcsmi pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ - bicpl pc, r1, #-1879048188 @ 0x90000004 │ │ │ │ + msrpl CPSR_fc, #-1879048188 @ 0x90000004 │ │ │ │ movweq pc, #33472 @ 0x82c0 @ │ │ │ │ svclt 0x00144287 │ │ │ │ @ instruction: 0x46984690 │ │ │ │ - @ instruction: 0xffe4f7d9 │ │ │ │ + @ instruction: 0xf800f7da │ │ │ │ strmi r4, [r7], -r9, asr #12 │ │ │ │ @ instruction: 0xf7d92001 │ │ │ │ - @ instruction: 0x4629ffdf │ │ │ │ + qsub8mi pc, r9, fp @ │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ - @ instruction: 0xffdaf7d9 │ │ │ │ + @ instruction: 0xfff6f7d9 │ │ │ │ @ instruction: 0x46024653 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ andhi pc, ip, sp, asr #17 │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf0a06600 │ │ │ │ - andcs pc, r1, r1, lsr #24 │ │ │ │ + andcs pc, r1, r1, lsl ip @ │ │ │ │ vst1.16 {d30}, [pc :256], r5 │ │ │ │ @ instruction: 0xf6cf6251 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ svcge 0x006ef47f │ │ │ │ - vmull.u8 q8, d17, d11 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf0040310 │ │ │ │ - tstmi sl, #216, 10 @ 0x36000000 │ │ │ │ - vmul.i q8, , d3[2] │ │ │ │ - @ instruction: 0xf0031740 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - @ instruction: 0xf5b54103 │ │ │ │ - b 0x115d23c │ │ │ │ - andls r0, r8, #67108864 @ 0x4000000 │ │ │ │ - orrsne lr, r4, pc, asr #20 │ │ │ │ - streq pc, [pc], #-4 @ 0x95648 │ │ │ │ - cmnphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ + vmull.u8 q8, d20, d18 │ │ │ │ + stmiaeq r3!, {r0, r1, r8, sl, ip, sp}^ │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + @ instruction: 0xf003432a │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + vabal.u8 q10, d1, d3 │ │ │ │ + @ instruction: 0x432b1740 │ │ │ │ + ldrbvc pc, [r8, #4] @ │ │ │ │ + @ instruction: 0xf0040989 │ │ │ │ + @ instruction: 0xf5b5040f │ │ │ │ + andls r1, r8, #0, 30 │ │ │ │ + cmnphi r2, r0 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0000f5b5 │ │ │ │ - svcge 0x0050f47f │ │ │ │ + svcge 0x0052f47f │ │ │ │ stmibvs sp!, {r0, r2, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f015 │ │ │ │ - svcge 0x004af43f │ │ │ │ + svcge 0x004cf43f │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ strls r9, [r1, -r0, lsl #8] │ │ │ │ - strbtne pc, [r1], #1609 @ 0x649 @ │ │ │ │ + strbne pc, [r9], #-1609 @ 0xfffff9b7 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ cmpeq r1, r1, lsl #22 │ │ │ │ subeq r9, r9, r2, lsl #8 │ │ │ │ - blx 0x8d3654 │ │ │ │ - stceq 7, cr14, [sl], {59} @ 0x3b │ │ │ │ - movwcc pc, #13249 @ 0x33c1 @ │ │ │ │ + blx 0x7535c8 │ │ │ │ + stceq 7, cr14, [sl], {61} @ 0x3d │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + stmibeq sp, {r6, r8, r9, sl, ip} │ │ │ │ andseq pc, r0, #2 │ │ │ │ - strbne pc, [r0, -r1, asr #7] @ │ │ │ │ - stmiaeq fp, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ + smlabtcc r3, r1, r3, pc @ │ │ │ │ + @ instruction: 0xf003430a │ │ │ │ + vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + andls r4, r8, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf004430b │ │ │ │ - stmibeq r5!, {r3, r4, r6, r7, r8, ip, sp, lr} │ │ │ │ - svcne 0x0000f5b1 │ │ │ │ - streq pc, [pc], #-4 @ 0x956a8 │ │ │ │ - @ instruction: 0xf0009208 │ │ │ │ - @ instruction: 0xf5b1817d │ │ │ │ + @ instruction: 0xf5b171d8 │ │ │ │ + @ instruction: 0xf0041f00 │ │ │ │ + @ instruction: 0xf000040f │ │ │ │ + @ instruction: 0xf5b1817a │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ - stmdbcs r0, {r0, r2, r4, r7, pc} │ │ │ │ - svcge 0x001cf47f │ │ │ │ + stmdbcs r0, {r0, r1, r4, r7, pc} │ │ │ │ + svcge 0x001ef47f │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f411 │ │ │ │ - svcge 0x0016f43f │ │ │ │ + svcge 0x0018f43f │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strls r9, [r1, -r0, lsl #8] │ │ │ │ - strne pc, [sp], #1611 @ 0x64b │ │ │ │ + ldrbteq pc, [r5], #1611 @ 0x64b @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ rsbeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf986f7f6 │ │ │ │ - stmiaeq fp, {r0, r1, r2, r8, r9, sl, sp, lr, pc}^ │ │ │ │ + @ instruction: 0xf980f7f6 │ │ │ │ + stceq 7, cr14, [sl], {9} │ │ │ │ + stccc 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + @ instruction: 0xf00208cb │ │ │ │ + stmdaeq r9, {r4, r9}^ │ │ │ │ + vqdmlsl.s q9, d0, d0[0] │ │ │ │ + @ instruction: 0xf00117b0 │ │ │ │ + eormi r0, r7, r0, lsl r1 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcmi 3, cr15, [r3], {196} @ 0xc4 │ │ │ │ + streq pc, [pc], #-4 @ 0x95680 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf0010849 │ │ │ │ - stceq 1, cr0, [r2], #64 @ 0x40 │ │ │ │ - vqdmlsl.s q9, d0, d0[0] │ │ │ │ - b 0x115b5c0 │ │ │ │ - @ instruction: 0xf004030c │ │ │ │ - eormi r0, r7, pc, lsl #24 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - @ instruction: 0x0c0cea41 │ │ │ │ - strcc pc, [r3], #-964 @ 0xfffffc3c │ │ │ │ - vmla.f d18, d0, d0[0] │ │ │ │ - @ instruction: 0x43220120 │ │ │ │ + cmpcs r0, ip, lsl #6 │ │ │ │ + smlawteq r0, r0, r2, pc @ │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf000428f │ │ │ │ - cmpcs r0, lr, lsl r1 │ │ │ │ + cmpcs r0, ip, lsl r1 │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ - eorsle r4, r4, pc, lsl #5 │ │ │ │ + eorsle r4, r3, pc, lsl #5 │ │ │ │ @ instruction: 0xf47f2f40 │ │ │ │ - stcvs 14, cr10, [r1, #-900] @ 0xfffffc7c │ │ │ │ + stcvs 14, cr10, [r1, #-908] @ 0xfffffc74 │ │ │ │ @ instruction: 0xf4116989 │ │ │ │ @ instruction: 0xf43f0f70 │ │ │ │ - ldrdcs sl, [r7, -fp] │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d11, d0 │ │ │ │ - vaddhn.i16 d23, q8, │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf94ef7f6 │ │ │ │ - stmdage r4, {r0, r1, r2, r3, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - ldrbvc pc, [r8], #4 @ │ │ │ │ - @ instruction: 0xff28f7f6 │ │ │ │ - svcne 0x0000f5b4 │ │ │ │ - mcrge 4, 6, pc, cr6, cr15, {3} @ │ │ │ │ - ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f013 │ │ │ │ - mcrge 4, 6, pc, cr0, cr15, {1} @ │ │ │ │ - strne lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ - blls 0x22703c │ │ │ │ - eoreq pc, r9, #76546048 @ 0x4900000 │ │ │ │ - andeq pc, r8, #192, 4 │ │ │ │ - stmib sp, {sl, ip, pc}^ │ │ │ │ - bl 0xff0e9f90 │ │ │ │ - bls 0x255e94 │ │ │ │ - @ instruction: 0xf994f7f6 │ │ │ │ - stcvs 6, cr14, [r1, #-700] @ 0xfffffd44 │ │ │ │ - @ instruction: 0xf0116989 │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - smlatbcs r7, r9, lr, sl │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d9, d0 │ │ │ │ - vmls.i d22, d16, d1[2] │ │ │ │ + strls sl, [r0], #-3805 @ 0xfffff123 │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + ldrvc pc, [r5], #-587 @ 0xfffffdb5 │ │ │ │ + streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ + @ instruction: 0xf7f69402 │ │ │ │ + ldrb pc, [r2], r9, asr #18 @ │ │ │ │ + @ instruction: 0xf004a804 │ │ │ │ + @ instruction: 0xf7f674d8 │ │ │ │ + @ instruction: 0xf5b4ff23 │ │ │ │ + @ instruction: 0xf47f1f00 │ │ │ │ + ldcvs 14, cr10, [r3, #-804]! @ 0xfffffcdc │ │ │ │ + @ instruction: 0xf013699b │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + ldmib sp, {r0, r1, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + ldrtmi r1, [r0], -r4, lsl #8 │ │ │ │ + vqdmulh.s d25, d9, d6 │ │ │ │ + vrshr.s64 d23, d1, #64 │ │ │ │ + strls r0, [r0], #-520 @ 0xfffffdf8 │ │ │ │ + andpl lr, r1, #3358720 @ 0x334000 │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + @ instruction: 0xf7f69a07 │ │ │ │ + ldrt pc, [r2], pc, lsl #19 @ │ │ │ │ + stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f011 │ │ │ │ + mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ + tstcs r7, r0, lsl #8 │ │ │ │ + vrshl.s8 d25, d1, d9 │ │ │ │ + vmvn.i32 d22, #65536 @ 0x00010000 │ │ │ │ strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf982f7f6 │ │ │ │ - ldcvs 6, cr14, [r0, #-628]! @ 0xfffffd8c │ │ │ │ + @ instruction: 0xf97ef7f6 │ │ │ │ + ldcvs 6, cr14, [r0, #-644]! @ 0xfffffd7c │ │ │ │ @ instruction: 0xf0106980 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - bl 0xff101224 │ │ │ │ + bl 0xff1011a4 │ │ │ │ ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ vrshl.s8 d25, d1, d9 │ │ │ │ - @ instruction: 0xf2c074d1 │ │ │ │ + vmvn.i32 d23, #589824 @ 0x00090000 │ │ │ │ strls r0, [r0, -r8, lsl #8] │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - str pc, [sl], pc, ror #18 │ │ │ │ + str pc, [lr], fp, ror #18 │ │ │ │ stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ svcvs 0x0070f011 │ │ │ │ - mcrge 4, 4, pc, cr4, cr15, {1} @ │ │ │ │ + mcrge 4, 4, pc, cr8, cr15, {1} @ │ │ │ │ streq pc, [r1, #-5] │ │ │ │ strls r9, [r1, -r0, lsl #8] │ │ │ │ - ldrtne pc, [r1], #-1609 @ 0xfffff9b7 @ │ │ │ │ + ldreq pc, [r9], #1609 @ 0x649 │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ rsbeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf95af7f6 │ │ │ │ - stcvs 6, cr14, [r2, #-468] @ 0xfffffe2c │ │ │ │ + @ instruction: 0xf956f7f6 │ │ │ │ + stcvs 6, cr14, [r2, #-484] @ 0xfffffe1c │ │ │ │ svceq 0x001b6953 │ │ │ │ - mrcge 4, 3, APSR_nzcv, cr0, cr15, {1} │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr4, cr15, {1} │ │ │ │ strbpl pc, [r1], #964 @ 0x3c4 @ │ │ │ │ @ instruction: 0xf0402f01 │ │ │ │ - blvs 0xfe575cc4 │ │ │ │ + blvs 0xfe575c30 │ │ │ │ svcvs 0x0070f413 │ │ │ │ - teqphi r4, r0 @ p-variant is OBSOLETE │ │ │ │ + teqphi r3, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4036c53 │ │ │ │ - blcc 0x965f0 │ │ │ │ + blcc 0x96560 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ - strls sl, [r1], #-3677 @ 0xfffff1a3 │ │ │ │ + strls sl, [r1], #-3681 @ 0xfffff19f │ │ │ │ strcs r4, [r7], #-1611 @ 0xfffff9b5 │ │ │ │ strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ biceq lr, sl, sl, asr #23 │ │ │ │ strls r4, [r0, #-1584] @ 0xfffff9d0 │ │ │ │ - strbtvs pc, [sp], #587 @ 0x24b @ │ │ │ │ + ldrbvs pc, [r5], #-587 @ 0xfffffdb5 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f99403 │ │ │ │ - @ instruction: 0xe64cfb75 │ │ │ │ + @ instruction: 0xe650fb77 │ │ │ │ vmull.u8 q8, d20, d18 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi sl, #192, 10 @ 0x30000000 │ │ │ │ + tstmi sl, #192, 12 @ 0xc000000 │ │ │ │ @ instruction: 0x0c230949 │ │ │ │ - @ instruction: 0xf01409e6 │ │ │ │ + @ instruction: 0xf01409e5 │ │ │ │ @ instruction: 0xf0400740 │ │ │ │ - andls r8, r7, #207 @ 0xcf │ │ │ │ + andls r8, r7, #206 @ 0xce │ │ │ │ @ instruction: 0xf0010062 │ │ │ │ subseq r0, fp, r1, lsl #2 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - streq pc, [r1], -r6 │ │ │ │ + streq pc, [r1, #-5] │ │ │ │ @ instruction: 0xf003430a │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - smladxls r8, r3, r3, r4 │ │ │ │ - stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ + strls r4, [r8, -fp, lsr #6] │ │ │ │ + stmib sp, {r2, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7f62305 │ │ │ │ - strt pc, [r8], -r3, ror #23 │ │ │ │ + @ instruction: 0xe62cfbdf │ │ │ │ vmull.u8 q8, d17, d10 │ │ │ │ @ instruction: 0xf0023303 │ │ │ │ - stmdbge r4, {r4, r9} │ │ │ │ + strcs r0, [r1, #-528] @ 0xfffffdf0 │ │ │ │ stmiaeq r3!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf0039209 │ │ │ │ - vorr.i32 d16, #49152 @ 0x0000c000 │ │ │ │ - tstmi r3, #805306368 @ 0x30000000 │ │ │ │ - movwls r2, #33281 @ 0x8201 │ │ │ │ - orrne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ - vsubl.u8 , d4, d10 │ │ │ │ - stmib sp, {r0, r9, ip, lr}^ │ │ │ │ - vsubw.u8 q9, q2, d4 │ │ │ │ - @ instruction: 0xf0041340 │ │ │ │ - stmib sp, {r0, r1, r2, r3, sl}^ │ │ │ │ - @ instruction: 0xf7f93406 │ │ │ │ - str pc, [r8], -r3, lsr #23 │ │ │ │ - vmull.u8 q8, d20, d19 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - tstmi r3, #0, 2 │ │ │ │ - strbeq pc, [r0, r4, asr #7] @ │ │ │ │ - @ instruction: 0x0c250962 │ │ │ │ - @ instruction: 0xf01409e6 │ │ │ │ - movwls r0, #35904 @ 0x8c40 │ │ │ │ - addshi pc, lr, r0, asr #32 │ │ │ │ - rsbeq r0, fp, r4, rrx │ │ │ │ - andeq pc, r1, #2 │ │ │ │ + strcs lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ + @ instruction: 0xf3c4a904 │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + tstmi r3, #16, 6 @ 0x40000000 │ │ │ │ + andpl pc, r1, #196, 6 @ 0x10000003 │ │ │ │ + vsubw.u8 , q2, d8 │ │ │ │ + andls r1, r4, #64, 6 │ │ │ │ + addne pc, r0, #196, 6 @ 0x10000003 │ │ │ │ + streq pc, [pc], #-4 @ 0x95848 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + @ instruction: 0xf7f99407 │ │ │ │ + str pc, [ip], -r5, lsr #23 │ │ │ │ + vmull.u8 q8, d17, d10 │ │ │ │ + @ instruction: 0xf0023303 │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi sl, #0, 14 │ │ │ │ + strbeq pc, [r0], r1, asr #7 @ │ │ │ │ + stmdbeq r9, {r0, r1, r5, sl, fp}^ │ │ │ │ + @ instruction: 0xf01409e5 │ │ │ │ + andls r0, r8, #64, 24 @ 0x4000 │ │ │ │ + addshi pc, sp, r0, asr #32 │ │ │ │ + @ instruction: 0xf0010064 │ │ │ │ + subseq r0, fp, r1, lsl #2 │ │ │ │ streq pc, [lr], #-4 │ │ │ │ - stmib sp, {r2, r4, r8, r9, lr}^ │ │ │ │ - @ instruction: 0xf0061704 │ │ │ │ - @ instruction: 0xf0030201 │ │ │ │ + @ instruction: 0xf005430c │ │ │ │ + @ instruction: 0xf0030501 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ - @ instruction: 0xf8cd4313 │ │ │ │ + @ instruction: 0xf8cd432b │ │ │ │ stmib sp, {r2, r5, lr, pc}^ │ │ │ │ + stmib sp, {r2, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf7f44306 │ │ │ │ - strb pc, [r0, #3251]! @ 0xcb3 @ │ │ │ │ + strb pc, [r4, #3247]! @ 0xcaf @ │ │ │ │ stmibvs sp!, {r0, r2, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x00f0f015 │ │ │ │ - ldclge 4, cr15, [sl, #252] @ 0xfc │ │ │ │ + ldclge 4, cr15, [lr, #252] @ 0xfc │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ strls r9, [r1, -r0, lsl #8] │ │ │ │ - strne pc, [r9], #1609 @ 0x649 │ │ │ │ + ldrbteq pc, [r1], #1609 @ 0x649 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ cmpeq r1, r1, lsl #22 │ │ │ │ subeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf8b0f7f6 │ │ │ │ - stcvs 5, cr14, [r1, #-812] @ 0xfffffcd4 │ │ │ │ + @ instruction: 0xf8acf7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-828] @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf0116989 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ - smlabtcs r7, r5, sp, sl │ │ │ │ - @ instruction: 0xf8cd9501 │ │ │ │ - vhadd.s8 d28, d9, d0 │ │ │ │ - vmvn.i32 q11, #65536 @ 0x00010000 │ │ │ │ - strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ - @ instruction: 0xf89ef7f6 │ │ │ │ - ldcvs 5, cr14, [r0, #-740]! @ 0xfffffd1c │ │ │ │ - @ instruction: 0xf0106980 │ │ │ │ - @ instruction: 0xf43f0ff0 │ │ │ │ - bl 0xff10105c │ │ │ │ - ldrtmi r0, [r0], -r1, asr #3 │ │ │ │ - vrshl.s8 d25, d1, d9 │ │ │ │ - vmvn.i32 , #589824 @ 0x00090000 │ │ │ │ - strls r0, [r0, -r8, lsl #8] │ │ │ │ - @ instruction: 0xf7f69402 │ │ │ │ - str pc, [r6, #2187]! @ 0x88b │ │ │ │ - stmibvs r9, {r0, r8, sl, fp, sp, lr} │ │ │ │ - svceq 0x00f0f011 │ │ │ │ - stcge 4, cr15, [r0, #252]! @ 0xfc │ │ │ │ - streq pc, [r1, #-5] │ │ │ │ - strls r9, [r1, -r0, lsl #8] │ │ │ │ - ldrbeq pc, [r9], #1609 @ 0x649 @ │ │ │ │ - streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - strbeq lr, [r5, #-2821] @ 0xfffff4fb │ │ │ │ - rsbeq r9, r9, r2, lsl #8 │ │ │ │ - @ instruction: 0xf876f7f6 │ │ │ │ - stcvs 5, cr14, [r3, #-580] @ 0xfffffdbc │ │ │ │ - @ instruction: 0xf013699b │ │ │ │ - @ instruction: 0xf43f6f70 │ │ │ │ - stmiaeq fp, {r0, r1, r3, r7, r8, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf0030c8a │ │ │ │ - vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ - movwmi r4, #45315 @ 0xb103 │ │ │ │ - @ instruction: 0xf0010861 │ │ │ │ - strls r0, [r1, #-272] @ 0xfffffef0 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strcc pc, [r3, #-964] @ 0xfffffc3c │ │ │ │ - streq pc, [pc], #-4 @ 0x95a00 │ │ │ │ - movwmi r4, #49962 @ 0xc32a │ │ │ │ - strls r2, [r0], #-263 @ 0xfffffef9 │ │ │ │ - strtvc pc, [r1], #-585 @ 0xfffffdb7 │ │ │ │ + strls sl, [r0], #-3529 @ 0xfffff237 │ │ │ │ + strls r2, [r1, #-263] @ 0xfffffef9 │ │ │ │ + ldrbpl pc, [r9], #585 @ 0x249 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f69402 │ │ │ │ - strb pc, [lr, #-2131]! @ 0xfffff7ad @ │ │ │ │ - tsteq sl, r7, lsl #4 │ │ │ │ - streq pc, [pc], #-4 @ 0x95a20 │ │ │ │ - @ instruction: 0xf0020131 │ │ │ │ - @ instruction: 0xf0030210 │ │ │ │ - @ instruction: 0x4322030f │ │ │ │ - ldreq pc, [r0], #-1 │ │ │ │ - @ instruction: 0x4323a904 │ │ │ │ - stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ - movwcs r2, #4869 @ 0x1305 │ │ │ │ - @ instruction: 0xf7f69308 │ │ │ │ - ldrb pc, [r8, #-2835] @ 0xfffff4ed @ │ │ │ │ - teqeq r2, r3, asr r0 │ │ │ │ - movweq pc, #8195 @ 0x2003 @ │ │ │ │ - teqmi fp, #4, 2 │ │ │ │ - movwls sl, #22788 @ 0x5904 │ │ │ │ - tstpeq r0, #2 @ p-variant is OBSOLETE │ │ │ │ - andeq pc, pc, #5 │ │ │ │ - streq pc, [r7], #-4 │ │ │ │ - stmib sp, {r0, r1, r4, r8, r9, lr}^ │ │ │ │ - movwcs r4, #4870 @ 0x1306 │ │ │ │ - @ instruction: 0xf7f49309 │ │ │ │ - strb pc, [r2, #-3093] @ 0xfffff3eb @ │ │ │ │ - strbmi r9, [fp], -r1, lsl #8 │ │ │ │ - strbmi r2, [r2], -r6, lsl #8 │ │ │ │ - bl 0xff33aa84 │ │ │ │ - strls r0, [r0, #-458] @ 0xfffffe36 │ │ │ │ - strvs pc, [sp], #587 @ 0x24b │ │ │ │ + ldr pc, [lr, #2203]! @ 0x89b │ │ │ │ + stmibvs r0, {r4, r5, r8, sl, fp, sp, lr} │ │ │ │ + svceq 0x00f0f010 │ │ │ │ + ldcge 4, cr15, [r8, #252]! @ 0xfc │ │ │ │ + biceq lr, r1, r1, asr #23 │ │ │ │ + strls r4, [r1, #-1584] @ 0xfffff9d0 │ │ │ │ + strbtvs pc, [r1], #585 @ 0x249 @ │ │ │ │ streq pc, [r8], #-704 @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf7f99403 │ │ │ │ - ldr pc, [r2, #-2651]! @ 0xfffff5a5 │ │ │ │ + strls r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ + @ instruction: 0xf888f7f6 │ │ │ │ + stcvs 5, cr14, [r1, #-684] @ 0xfffffd54 │ │ │ │ + @ instruction: 0xf0116989 │ │ │ │ + @ instruction: 0xf43f0ff0 │ │ │ │ + @ instruction: 0xf005ada5 │ │ │ │ + strls r0, [r0], #-1281 @ 0xfffffaff │ │ │ │ + @ instruction: 0xf6499701 │ │ │ │ + vmls.i d16, d0, d1[0] │ │ │ │ + bl 0x1d6954 │ │ │ │ + strls r0, [r2], #-1349 @ 0xfffffabb │ │ │ │ + @ instruction: 0xf7f60069 │ │ │ │ + ldr pc, [r6, #2163] @ 0x873 │ │ │ │ + ldmibvs fp, {r0, r1, r8, sl, fp, sp, lr} │ │ │ │ + svcvs 0x0070f013 │ │ │ │ + ldcge 4, cr15, [r0, #252] @ 0xfc │ │ │ │ + stceq 8, cr0, [sl], {203} @ 0xcb │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + smlabtmi r3, r1, r3, pc @ │ │ │ │ + stmdaeq r1!, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf0029501 │ │ │ │ + vmov.i32 d16, #49152 @ 0x0000c000 │ │ │ │ + @ instruction: 0xf0043503 │ │ │ │ + @ instruction: 0x432a040f │ │ │ │ + tstcs r7, ip, lsl #6 │ │ │ │ + vshl.s8 d25, d0, d9 │ │ │ │ + vaddhn.i16 d22, q8, │ │ │ │ + strls r0, [r2], #-1032 @ 0xfffffbf8 │ │ │ │ + @ instruction: 0xf850f7f6 │ │ │ │ + andls lr, r7, #482344960 @ 0x1cc00000 │ │ │ │ + @ instruction: 0xf004010a │ │ │ │ + @ instruction: 0x0129040f │ │ │ │ + andseq pc, r0, #2 │ │ │ │ + movweq pc, #61443 @ 0xf003 @ │ │ │ │ + @ instruction: 0xf0014322 │ │ │ │ + stmdbge r4, {r4, sl} │ │ │ │ + strls r4, [r4], -r3, lsr #6 │ │ │ │ + movwcs lr, #22989 @ 0x59cd │ │ │ │ + movwls r2, #33537 @ 0x8301 │ │ │ │ + blx 0x4d398a │ │ │ │ + subeq lr, sl, sp, asr r5 │ │ │ │ + @ instruction: 0xf0020129 │ │ │ │ + @ instruction: 0xf0030202 │ │ │ │ + teqmi r2, #1006632960 @ 0x3c000000 │ │ │ │ + @ instruction: 0xf0019205 │ │ │ │ + stmdbge r4, {r4, r9} │ │ │ │ + @ instruction: 0xf0044313 │ │ │ │ + strls r0, [r4, -r7, lsl #8] │ │ │ │ + movwmi lr, #27085 @ 0x69cd │ │ │ │ + movwls r2, #37633 @ 0x9301 │ │ │ │ + ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ + strls lr, [r1], #-1351 @ 0xfffffab9 │ │ │ │ + strcs r4, [r6], #-1611 @ 0xfffff9b5 │ │ │ │ + strls r4, [r2], #-1602 @ 0xfffff9be │ │ │ │ + biceq lr, sl, sl, asr #23 │ │ │ │ + vrshl.s8 d25, d0, d11 │ │ │ │ + @ instruction: 0xf2c054f5 │ │ │ │ + strls r0, [r3], #-1032 @ 0xfffffbf8 │ │ │ │ + blx 0x18539e0 │ │ │ │ + @ instruction: 0xf892e537 │ │ │ │ + @ instruction: 0xf0033047 │ │ │ │ + blcs 0x116644 │ │ │ │ + movwcs fp, #3988 @ 0xf94 │ │ │ │ + strb r2, [r9], r1, lsl #6 │ │ │ │ + @ instruction: 0xf4136b93 │ │ │ │ + andle r6, r9, r0, ror pc │ │ │ │ + @ instruction: 0xf4036c53 │ │ │ │ + blcc 0x967e0 │ │ │ │ + movwcs fp, #7960 @ 0x1f18 │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldr sl, [pc, #-3422] @ 0x94cce │ │ │ │ umaalcc pc, r7, r2, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ - blvs 0xfe58f5c4 │ │ │ │ - svcvs 0x0070f413 │ │ │ │ - mrrcvs 0, 0, sp, r3, cr9 │ │ │ │ - cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ - svclt 0x00183b00 │ │ │ │ - blcs 0x9e6bc │ │ │ │ - ldclge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - @ instruction: 0xf892e51a │ │ │ │ - @ instruction: 0xf0033047 │ │ │ │ - blcs 0x116704 │ │ │ │ - movwcs fp, #3988 @ 0xf94 │ │ │ │ - blcs 0x9e6d4 │ │ │ │ - stclge 4, cr15, [sp, #-508] @ 0xfffffe04 │ │ │ │ - vrshl.s16 d14, d14, d1 │ │ │ │ - svclt 0x0000fafb │ │ │ │ + @ instruction: 0xf47f2b00 │ │ │ │ + ldr sl, [r3, #-3410] @ 0xfffff2ae │ │ │ │ + blx 0xff9d228c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecce4 │ │ │ │ + bl 0xfebecc50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - ldc2l 7, cr15, [r4, #-868] @ 0xfffffc9c │ │ │ │ + ldc2l 7, cr15, [r6, #-868]! @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000b9eb │ │ │ │ + svclt 0x0000b9e1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebecd14 │ │ │ │ + bl 0xfebecc80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46042395 │ │ │ │ ldmdavs sp, {sp} │ │ │ │ - ldc2 7, cr15, [ip, #-868]! @ 0xfffffc9c │ │ │ │ + ldc2l 7, cr15, [lr, #-868] @ 0xfffffc9c │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ pop {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0934038 │ │ │ │ - svclt 0x0000ba3f │ │ │ │ + svclt 0x0000ba35 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd44 │ │ │ │ + bl 0xfebeccb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q0, d16 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08e6808 │ │ │ │ - andlt pc, r3, sp, lsl #16 │ │ │ │ + andlt pc, r3, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, lsl #8 │ │ │ │ + umulleq sl, r7, lr, r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecd94 │ │ │ │ + bl 0xfebecd00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d18, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, ror #31 │ │ │ │ + ldrdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x0087a3ba │ │ │ │ + addeq sl, r7, lr, asr #8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecde4 │ │ │ │ + bl 0xfebecd50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q8, d28 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003ffbd │ │ │ │ + @ instruction: 0xb003ffb3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, ror #6 │ │ │ │ + strdeq sl, [r7], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece34 │ │ │ │ + bl 0xfebecda0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d21, d4, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - mullt r3, r5, pc @ │ │ │ │ + andlt pc, r3, fp, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, lsl r3 │ │ │ │ + addeq sl, r7, lr, lsr #7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebece84 │ │ │ │ + bl 0xfebecdf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 d22, d12, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, ror #30 │ │ │ │ + andlt pc, r3, r3, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, asr #5 │ │ │ │ + addeq sl, r7, lr, asr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebeced4 │ │ │ │ + bl 0xfebece40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vsra.s64 d17, d20, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, asr #30 │ │ │ │ + andlt pc, r3, fp, lsr pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, ror r2 │ │ │ │ + addeq sl, r7, lr, lsl #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf24 │ │ │ │ + bl 0xfebece90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vaddw.s8 q8, q0, d24 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, lsl pc @ │ │ │ │ + andlt pc, r3, r3, lsl pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, lsr #4 │ │ │ │ + @ instruction: 0x0087a2be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecf74 │ │ │ │ + bl 0xfebecee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strdlt pc, [r3], -r5 │ │ │ │ + andlt pc, r3, fp, ror #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - ldrdeq sl, [r7], sl @ │ │ │ │ + addeq sl, r7, lr, ror #4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebecfc4 │ │ │ │ + bl 0xfebecf30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vorr.i32 d22, #8 @ 0x00000008 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, asr #29 │ │ │ │ + andlt pc, r3, r3, asr #29 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, lsl #3 │ │ │ │ + addeq sl, r7, lr, lsl r2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed014 │ │ │ │ + bl 0xfebecf80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , q6, │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, lsr #29 │ │ │ │ + mullt r3, fp, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, lsr r1 │ │ │ │ + addeq sl, r7, lr, asr #3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed064 │ │ │ │ + bl 0xfebecfd0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 q10, q8, d12 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, ror lr @ │ │ │ │ + andlt pc, r3, r3, ror lr @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, ror #1 │ │ │ │ + addeq sl, r7, lr, ror r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed0b4 │ │ │ │ + bl 0xfebed020 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vaddw.s8 , q8, d20 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, asr lr @ │ │ │ │ + andlt pc, r3, fp, asr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - umulleq sl, r7, sl, r0 │ │ │ │ + addeq sl, r7, lr, lsr #2 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed104 │ │ │ │ + bl 0xfebed070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vsra.s64 q8, q8, #64 │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, lsr #28 │ │ │ │ + andlt pc, r3, r3, lsr #28 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq sl, r7, sl, asr #32 │ │ │ │ + ldrdeq sl, [r7], lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed154 │ │ │ │ + bl 0xfebed0c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d0, d0[5] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, lsl #28 │ │ │ │ + strdlt pc, [r3], -fp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - strdeq r9, [r7], sl │ │ │ │ + addeq sl, r7, lr, lsl #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed1a4 │ │ │ │ + bl 0xfebed110 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ @ instruction: 0xf64b1863 │ │ │ │ vmla.f d16, d0, d0[7] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -sp │ │ │ │ + ldrdlt pc, [r3], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, sl, lsr #31 │ │ │ │ + addeq sl, r7, lr, lsr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed1f4 │ │ │ │ + bl 0xfebed160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d22, d16, d0[4] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0xb003fdb5 │ │ │ │ + andlt pc, r3, fp, lsr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, sl, asr pc │ │ │ │ + addeq r9, r7, lr, ror #31 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed244 │ │ │ │ + bl 0xfebed1b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vmla.f d23, d16, d0[6] │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, lsl #27 │ │ │ │ + andlt pc, r3, r3, lsl #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - addeq r9, r7, sl, lsl #30 │ │ │ │ + umulleq r9, r7, lr, pc @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed294 │ │ │ │ + bl 0xfebed200 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldrbtmi fp, [ip], #-131 @ 0xffffff7d │ │ │ │ stmdbpl ip!, {r2, r5, fp, sp, lr} │ │ │ │ movwls r4, #5155 @ 0x1423 │ │ │ │ vadd.i8 , , │ │ │ │ vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ stmiane r5!, {r2, r4, r7, r8} │ │ │ │ stmdane r2!, {r8, sl, ip, pc} │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r5, ror #26 │ │ │ │ + andlt pc, r3, fp, asr sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - @ instruction: 0x00879eba │ │ │ │ + addeq r9, r7, lr, asr #30 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ - ldmiblt r0, {r0, r4, r7, ip, sp, lr, pc} │ │ │ │ + stmiblt r6, {r0, r4, r7, ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ - stmlt sl, {r0, r4, r7, ip, sp, lr, pc} │ │ │ │ + stmlt r0, {r0, r4, r7, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebed2f4 │ │ │ │ + bl 0xfebed260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ umulllt r4, r2, r0, r0 │ │ │ │ @ instruction: 0xf890bb4c │ │ │ │ ldmdblt sl, {r2, r5, r6, r7, sp}^ │ │ │ │ umlalcs pc, r4, r0, r8 @ │ │ │ │ eorsle r4, r2, r1, lsl r3 │ │ │ │ @@ -137094,767 +137057,764 @@ │ │ │ │ strtmi r6, [r1], -r3, asr #26 │ │ │ │ strcs r6, [r1], #-2178 @ 0xfffff77e │ │ │ │ strvs pc, [r0], #-711 @ 0xfffffd39 │ │ │ │ movwcs r1, #6866 @ 0x1ad2 │ │ │ │ movwmi pc, #711 @ 0x2c7 @ │ │ │ │ svclt 0x00182a02 │ │ │ │ andcs r4, r1, #36700160 @ 0x2300000 │ │ │ │ - stc2 7, cr15, [ip], #-820 @ 0xfffffccc │ │ │ │ + mrrc2 7, 12, pc, r8, cr13 @ │ │ │ │ strmi r2, [r8], -r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd10 │ │ │ │ movwcs r1, #41160 @ 0xa0c8 │ │ │ │ mvnvc pc, #202375168 @ 0xc100000 │ │ │ │ @ instruction: 0xf0112201 │ │ │ │ strls r6, [r0], #-3968 @ 0xfffff080 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strdcs r5, [r0, -pc] │ │ │ │ - blx 0x7540aa │ │ │ │ + blx 0x1254016 │ │ │ │ @ instruction: 0xf8d0e7e4 │ │ │ │ ldreq r3, [fp, #200] @ 0xc8 │ │ │ │ @ instruction: 0xf7d9d402 │ │ │ │ - bfc pc, #19, #11 @ │ │ │ │ - teqpcc r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + ldrb pc, [sp, r1, asr #19] @ │ │ │ │ + msrcs SPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + msrpl R8_fiq, r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvs pc, r8, r4, asr #12 │ │ │ │ + subpl pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1db22fa │ │ │ │ - svclt 0x0000ffb9 │ │ │ │ + svclt 0x0000ffab │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - svclt 0x0000bd3f │ │ │ │ + svclt 0x0000bd35 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - stclt 0, cr15, [ip, #-588] @ 0xfffffdb4 │ │ │ │ - ldrlt r0, [r0], #-75 @ 0xffffffb5 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - strbne pc, [r0], #-961 @ 0xfffffc3f @ │ │ │ │ - tstmi ip, #827392 @ 0xca000 │ │ │ │ - @ instruction: 0xf3c10bcb │ │ │ │ - @ instruction: 0xf0025c80 │ │ │ │ + stclt 0, cr15, [r2, #-588] @ 0xfffffdb4 │ │ │ │ + strlt r0, [r0, #-3018] @ 0xfffff436 │ │ │ │ + b 0x1458c5c │ │ │ │ + vqdmulh.s q8, , d1[0] │ │ │ │ + @ instruction: 0xf0021ec0 │ │ │ │ @ instruction: 0xf003021e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x111a8e0 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3201 │ │ │ │ - andcs r4, r0, r4, lsl #22 │ │ │ │ + b 0x1116db8 │ │ │ │ + @ instruction: 0xf00c020e │ │ │ │ + subvs r0, r2, lr, lsl ip │ │ │ │ + addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ + b 0x10e6da0 │ │ │ │ + addvs r0, r3, ip, lsl #2 │ │ │ │ + andcs r6, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf001084b │ │ │ │ - @ instruction: 0xf0030c0f │ │ │ │ - stceq 3, cr0, [sl], {16} │ │ │ │ + @ instruction: 0xf85d0c00 │ │ │ │ + svclt 0x0000fb04 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + @ instruction: 0xf0010310 │ │ │ │ + tstmi r3, #3840 @ 0xf00 │ │ │ │ + subvs r0, r3, sl, lsl #25 │ │ │ │ + @ instruction: 0xf002084b │ │ │ │ + vmov.i32 d16, #36864 @ 0x00009000 │ │ │ │ + @ instruction: 0xf0033103 │ │ │ │ + movwmi r0, #41744 @ 0xa310 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ - stmiaeq fp, {r0, r1, sp, lr}^ │ │ │ │ - stccc 3, cr15, [r3], {193} @ 0xc1 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - stmib r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - andcs r3, r0, r1, lsl #4 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - @ instruction: 0xf0030c1e │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x112a850 │ │ │ │ - movwmi r0, #45580 @ 0xb20c │ │ │ │ - movwcs lr, #2496 @ 0x9c0 │ │ │ │ + andvs r6, r3, r2, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - beq 0xff318398 │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + smlalbtne pc, r0, r1, r3 @ │ │ │ │ andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0x1166ea8 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - stceq 8, cr0, [sl], {75} @ 0x4b │ │ │ │ - stceq 0, cr15, [pc], {1} │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u q8, d17, d3[2] │ │ │ │ + stmdaeq r9, {r7, sl, fp, ip, lr}^ │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ + andcs r2, r0, #0, 2 │ │ │ │ + @ instruction: 0xf04f2300 │ │ │ │ + ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + andeq pc, pc, #1 │ │ │ │ + vmull.u8 q8, d17, d11 │ │ │ │ + stmdaeq r9, {r0, r1, sl, fp, ip, sp}^ │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - smlabtcc r3, r1, r3, pc @ │ │ │ │ - b 0x1166ed4 │ │ │ │ - stmib r0, {r2, r3, r8, r9}^ │ │ │ │ - andcs r3, r0, r0, lsl #4 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ + movweq lr, #51779 @ 0xca43 │ │ │ │ + stmib r0, {r0, r4, r8, r9, lr}^ │ │ │ │ + andcs r1, r0, r0, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x118327c │ │ │ │ + @ instruction: 0xf002030c │ │ │ │ + addvs r0, r3, lr, lsl r2 │ │ │ │ + movtne pc, #961 @ 0x3c1 @ │ │ │ │ strmi pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - stmib r0, {r2, sp, lr}^ │ │ │ │ - @ instruction: 0xf85d3202 │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + andvs r1, r4, r0, asr #3 │ │ │ │ + @ instruction: 0xf85d60c3 │ │ │ │ subvs r4, r1, r4, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x1456430 │ │ │ │ - @ instruction: 0xf3c13cd1 │ │ │ │ - @ instruction: 0xf0021340 │ │ │ │ - strlt r0, [r0, #-542] @ 0xfffffde2 │ │ │ │ - vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ - beq 0xff31de1c │ │ │ │ - stceq 0, cr15, [r2], {12} │ │ │ │ - stceq 0, cr6, [fp], {67} @ 0x43 │ │ │ │ - @ instruction: 0x0c0eea4c │ │ │ │ - movweq pc, #16387 @ 0x4003 @ │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - orrpl pc, r0, r1, asr #7 │ │ │ │ - b 0xfe166f60 │ │ │ │ - andvs r0, r2, ip, lsl #6 │ │ │ │ - andcs r6, r0, r3, lsl #1 │ │ │ │ - andcs r2, r0, #0, 2 │ │ │ │ - @ instruction: 0xf04f2300 │ │ │ │ - @ instruction: 0xf85d0c00 │ │ │ │ - svclt 0x0000fb04 │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - b 0x11193d8 │ │ │ │ - @ instruction: 0xf003020c │ │ │ │ - vorr.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - addvs r5, r2, r0, lsl #25 │ │ │ │ - bicne pc, r0, r1, asr #7 │ │ │ │ - movweq lr, #51779 @ 0xca43 │ │ │ │ - movwne lr, #2496 @ 0x9c0 │ │ │ │ + beq 0xff3c32b0 │ │ │ │ + orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ + @ instruction: 0xf0040bca │ │ │ │ + tstmi ip, #503316480 @ 0x1e000000 │ │ │ │ + andeq pc, r2, #2 │ │ │ │ + bicne pc, r0, #67108867 @ 0x4000003 │ │ │ │ + tstmi sl, #4 │ │ │ │ + @ instruction: 0xf0030c0b │ │ │ │ + @ instruction: 0xf85d0304 │ │ │ │ + subsmi r4, r3, r4, lsl #22 │ │ │ │ + @ instruction: 0xf002004a │ │ │ │ + vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + tstmi r1, #64, 2 │ │ │ │ + movwne lr, #6592 @ 0x19c0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subeq r0, sl, fp, asr #21 │ │ │ │ vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ vmull.u8 , d17, d0 │ │ │ │ @ instruction: 0xf00314c0 │ │ │ │ @ instruction: 0xf002031e │ │ │ │ vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ - b 0x115a8a4 │ │ │ │ + b 0x115a7cc │ │ │ │ tstmi r1, #12, 6 @ 0x30000000 │ │ │ │ subvs r6, r3, r4 │ │ │ │ - blmi 0x1d4524 │ │ │ │ + blmi 0x1d444c │ │ │ │ andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrreq 10, 4, lr, r1, cr15 │ │ │ │ - vmull.u q8, d17, d3[2] │ │ │ │ - @ instruction: 0xf00c1240 │ │ │ │ - ldrlt r0, [r0], #-3102 @ 0xfffff3e2 │ │ │ │ - andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - vmla.i q11, , d2[0] │ │ │ │ - vsubl.u8 , d17, d0 │ │ │ │ - tstmi r3, #192, 8 @ 0xc0000000 │ │ │ │ - smlabtmi r0, r1, r3, pc @ │ │ │ │ - addvs r6, r3, r4, asr #32 │ │ │ │ - blmi 0x1d4564 │ │ │ │ - andcs r6, r0, r1 │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + vmov.i32 d27, #9437184 @ 0x00900000 │ │ │ │ + vmull.u8 , d17, d0 │ │ │ │ + @ instruction: 0xf00314c0 │ │ │ │ + @ instruction: 0xf002031e │ │ │ │ + vmov.i32 d16, #40448 @ 0x00009e00 │ │ │ │ + b 0x115a804 │ │ │ │ + tstmi r1, #12, 6 @ 0x30000000 │ │ │ │ + subvs r6, r3, r4 │ │ │ │ + blmi 0x1d4484 │ │ │ │ + andcs r6, r0, r1, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ + subeq r0, sl, fp, asr #21 │ │ │ │ + stcpl 3, cr15, [r0], {193} @ 0xc1 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + b 0x1183370 │ │ │ │ + @ instruction: 0xf002030c │ │ │ │ + addvs r0, r3, lr, lsl r2 │ │ │ │ + movtne pc, #961 @ 0x3c1 @ │ │ │ │ + strmi pc, [r0], #-961 @ 0xfffffc3f │ │ │ │ + vorr.i32 d20, #37632 @ 0x00009300 │ │ │ │ + andvs r1, r4, r0, asr #3 │ │ │ │ + @ instruction: 0xf85d60c3 │ │ │ │ + subvs r4, r1, r4, lsl #22 │ │ │ │ + mrscs r2, (UNDEF: 0) │ │ │ │ + movwcs r2, #512 @ 0x200 │ │ │ │ + stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ + svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed608 │ │ │ │ + bl 0xfebed568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96070 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x95fd0 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xfeb5266e │ │ │ │ + blx 0xfea525ce │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0904030 │ │ │ │ - svclt 0x0000bfdd │ │ │ │ - addeq r9, r7, r4, asr #22 │ │ │ │ + svclt 0x0000bfd9 │ │ │ │ + addeq r9, r7, r4, ror #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed658 │ │ │ │ + bl 0xfebed5b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x960c0 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x96020 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0xfe1526be │ │ │ │ + blx 0x205261e │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0904030 │ │ │ │ - svclt 0x0000bfb5 │ │ │ │ - strdeq r9, [r7], r4 │ │ │ │ + svclt 0x0000bfb1 │ │ │ │ + umulleq r9, r7, r4, fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebed6a8 │ │ │ │ + bl 0xfebed608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stcmi 15, cr0, [pc, #-928] @ 0x96110 │ │ │ │ + stcmi 15, cr0, [pc, #-928] @ 0x96070 │ │ │ │ cdp 6, 1, cr4, cr13, cr4, {0} │ │ │ │ addlt r0, r3, r0, ror pc │ │ │ │ stmdavs sp!, {r0, r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi r5, [r3], #-2368 @ 0xfffff6c0 │ │ │ │ stmdane r3, {r0, r8, r9, ip, pc}^ │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ strls r1, [r0, #-2181] @ 0xfffff77b │ │ │ │ stmdavs r8, {r1, r8, fp, ip} │ │ │ │ - blx 0x175270e │ │ │ │ + blx 0x165266e │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ strtmi r4, [r1], -r0, lsl #6 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xfe8d2738 │ │ │ │ - addeq r9, r7, r4, lsr #21 │ │ │ │ + bllt 0xfe7d2698 │ │ │ │ + addeq r9, r7, r4, asr #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7154ac │ │ │ │ + blmi 0x7153fc │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x4951e0 │ │ │ │ + blmi 0x495130 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, lsl fp @ │ │ │ │ + andlt pc, r3, r3, lsl fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, asr #20 │ │ │ │ - addeq r9, r7, r8, lsl sl │ │ │ │ + addeq r9, r7, r0, ror #21 │ │ │ │ + @ instruction: 0x00879ab8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x715420 │ │ │ │ + blmi 0x715370 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x495154 │ │ │ │ + blmi 0x4950a4 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrdlt pc, [r3], -r1 │ │ │ │ + andlt pc, r3, sp, asr #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0x008799b4 │ │ │ │ - addeq r9, r7, ip, lsl #19 │ │ │ │ + addeq r9, r7, r4, asr sl │ │ │ │ + addeq r9, r7, ip, lsr #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x715464 │ │ │ │ + blmi 0x7153b4 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - blmi 0x4950c8 │ │ │ │ + blmi 0x495018 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1044 @ 0xfffffbec │ │ │ │ strvc lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1993 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, fp, lsl #21 │ │ │ │ + andlt pc, r3, r7, lsl #21 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r8, lsr #18 │ │ │ │ - addeq r9, r7, r0, lsl #18 │ │ │ │ + addeq r9, r7, r8, asr #19 │ │ │ │ + addeq r9, r7, r0, lsr #19 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d5308 │ │ │ │ + blmi 0x7d5258 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4621fa57 │ │ │ │ + @ instruction: 0x4621fa53 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x496120 │ │ │ │ + blmi 0x496070 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, pc, lsr sl @ │ │ │ │ + andlt pc, r3, fp, lsr sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - umulleq r9, r7, ip, r8 │ │ │ │ - addeq r9, r7, r8, ror #16 │ │ │ │ + addeq r9, r7, ip, lsr r9 │ │ │ │ + addeq r9, r7, r8, lsl #18 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5270 │ │ │ │ + blmi 0x7d51c0 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #20 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #20 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x496088 │ │ │ │ + blmi 0x495fd8 │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - strdlt pc, [r3], -r3 │ │ │ │ + andlt pc, r3, pc, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, lsl #16 │ │ │ │ - ldrdeq r9, [r7], r0 │ │ │ │ + addeq r9, r7, r4, lsr #17 │ │ │ │ + addeq r9, r7, r0, ror r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x7d51d8 │ │ │ │ + blmi 0x7d5128 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4621f9bf │ │ │ │ + @ instruction: 0x4621f9bb │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495ff0 │ │ │ │ + blmi 0x495f40 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r7], #-1045 @ 0xfffffbeb │ │ │ │ strvc lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, r7, lsr #19 │ │ │ │ + andlt pc, r3, r3, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, ip, ror #14 │ │ │ │ - addeq r9, r7, r8, lsr r7 │ │ │ │ + addeq r9, r7, ip, lsl #16 │ │ │ │ + ldrdeq r9, [r7], r8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x7d5140 │ │ │ │ + blmi 0x7d5090 │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631f973 │ │ │ │ + ldrtmi pc, [r1], -pc, ror #18 @ │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495f58 │ │ │ │ + blmi 0x495ea8 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1044 @ 0xfffffbec │ │ │ │ strvs lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x461a19d3 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, fp, asr r9 @ │ │ │ │ + andlt pc, r3, r7, asr r9 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - ldrdeq r9, [r7], r4 │ │ │ │ - addeq r9, r7, r0, lsr #13 │ │ │ │ + addeq r9, r7, r4, ror r7 │ │ │ │ + addeq r9, r7, r0, asr #14 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ @ instruction: 0xf08c4615 │ │ │ │ - blmi 0x815178 │ │ │ │ + blmi 0x8150c8 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp} │ │ │ │ andls r4, r1, r5, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1280 @ 0xfffffb00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -r7, lsr #18 @ │ │ │ │ + ldrtmi pc, [r1], -r3, lsr #18 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf970f093 │ │ │ │ + @ instruction: 0xf96cf093 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r4], #-3 │ │ │ │ stmib sp, {r1, r2, r4, sl, lr}^ │ │ │ │ ldmibne r3, {sl, sp, lr}^ │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf90ef08d │ │ │ │ + @ instruction: 0xf90af08d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, ip, lsr r6 │ │ │ │ - addeq r9, r7, r6, lsl #12 │ │ │ │ + ldrdeq r9, [r7], ip │ │ │ │ + addeq r9, r7, r6, lsr #13 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4616 │ │ │ │ - blmi 0x8150dc │ │ │ │ + blmi 0x81502c │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584607 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r6, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [sl], #-1536 @ 0xfffffa00 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4621f8d9 │ │ │ │ + @ instruction: 0x4621f8d5 │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf922f093 │ │ │ │ + @ instruction: 0xf91ef093 │ │ │ │ vqdmulh.s d20, d12, d15 │ │ │ │ vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf858681b │ │ │ │ ldrmi r2, [r5], #-3 │ │ │ │ stmib sp, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ ldmdbne r3, {r8, sl, ip, sp, lr} │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8c0f08d │ │ │ │ + @ instruction: 0xf8bcf08d │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ - addeq r9, r7, r0, lsr #11 │ │ │ │ - addeq r9, r7, sl, ror #10 │ │ │ │ + addeq r9, r7, r0, asr #12 │ │ │ │ + addeq r9, r7, sl, lsl #12 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x894f70 │ │ │ │ + blmi 0x894ec0 │ │ │ │ svchi 0x0070ee1d │ │ │ │ msrvc R8_usr, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #17 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #17 @ │ │ │ │ vst1.8 {d20-d22}, [pc :256], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - strtmi pc, [r1], -r1, asr #25 │ │ │ │ + @ instruction: 0x4621fcbd │ │ │ │ vst1.8 {d20-d22}, [pc :128], r0 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495d7c │ │ │ │ + blmi 0x495ccc │ │ │ │ teqpcs r8, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, sp, ror #16 │ │ │ │ + andlt pc, r3, r9, ror #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r4, lsl #10 │ │ │ │ - addeq r9, r7, r4, asr #9 │ │ │ │ + addeq r9, r7, r4, lsr #11 │ │ │ │ + addeq r9, r7, r4, ror #10 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x894ecc │ │ │ │ + blmi 0x894e1c │ │ │ │ svchi 0x0070ee1d │ │ │ │ orrsvs pc, ip, fp, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - @ instruction: 0x4631f839 │ │ │ │ + @ instruction: 0x4631f835 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - strtmi pc, [r1], -pc, ror #24 │ │ │ │ + strtmi pc, [r1], -fp, ror #24 │ │ │ │ @ instruction: 0xf04f4620 │ │ │ │ @ instruction: 0xf0904200 │ │ │ │ - blmi 0x495cd8 │ │ │ │ + blmi 0x495c28 │ │ │ │ @ instruction: 0x11b4f24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08d6808 │ │ │ │ - andlt pc, r3, fp, lsl r8 @ │ │ │ │ + andlt pc, r3, r7, lsl r8 @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - addeq r9, r7, r0, ror #8 │ │ │ │ - addeq r9, r7, r0, lsr #8 │ │ │ │ + addeq r9, r7, r0, lsl #10 │ │ │ │ + addeq r9, r7, r0, asr #9 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ ldrmi r4, [sp], -r9, lsl #13 │ │ │ │ @ instruction: 0xf08c4617 │ │ │ │ - blmi 0x8d4ef8 │ │ │ │ + blmi 0x8d4e48 │ │ │ │ svchi 0x0070ee1d │ │ │ │ tstpvs r8, fp, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8584606 │ │ │ │ ldmdbne r0, {r0, r1, sp}^ │ │ │ │ andls r4, r1, r7, lsl r4 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ ldrtmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #31 @ │ │ │ │ + ldrtmi pc, [r1], -r3, ror #31 @ │ │ │ │ andcs r4, r0, #48, 12 @ 0x3000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf830f093 │ │ │ │ + @ instruction: 0xf82cf093 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ @ instruction: 0xf0934300 │ │ │ │ - blmi 0x494c80 │ │ │ │ + blmi 0x494bd0 │ │ │ │ teqpne r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r8, asr r8 @ │ │ │ │ ldrmi r4, [r6], #-1045 @ 0xfffffbeb │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0x461a1913 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - andlt pc, r3, r7, asr #31 │ │ │ │ + andlt pc, r3, r3, asr #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0x008793bc │ │ │ │ - addeq r9, r7, r8, ror r3 │ │ │ │ + addeq r9, r7, ip, asr r4 │ │ │ │ + addeq r9, r7, r8, lsl r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebede24 │ │ │ │ + bl 0xfebedd84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - @ instruction: 0xf8bcf08c │ │ │ │ + @ instruction: 0xf8b8f08c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9d4f090 │ │ │ │ + @ instruction: 0xf9d0f090 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vorr.i32 , #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08c442a │ │ │ │ - andlt pc, r2, r5, ror #30 │ │ │ │ + andlt pc, r2, r1, ror #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - addeq r9, r7, r6, lsl #6 │ │ │ │ + addeq r9, r7, r6, lsr #7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebede8c │ │ │ │ + bl 0xfebeddec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - @ instruction: 0xf888f08c │ │ │ │ + @ instruction: 0xf884f08c │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r9, {r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9a0f090 │ │ │ │ + @ instruction: 0xf99cf090 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 q10, q0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r6, [r4], #-2056 @ 0xfffff7f8 │ │ │ │ strls r1, [r0], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08c442a │ │ │ │ - andlt pc, r2, r1, lsr pc @ │ │ │ │ + andlt pc, r2, sp, lsr #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ - umulleq r9, r7, lr, r2 │ │ │ │ + addeq r9, r7, lr, lsr r3 │ │ │ │ ldrdcc pc, [r8], #128 @ 0x80 │ │ │ │ movtcs pc, #963 @ 0x3c3 @ │ │ │ │ push {r0, r1, r4, r5, r8, r9, fp, ip, sp, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebedf00 │ │ │ │ + bl 0xfebede60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ addlt r4, r2, sp, lsl #12 │ │ │ │ ldcvs 6, cr4, [r2], {4} │ │ │ │ mvnseq pc, r2, lsl r0 @ │ │ │ │ stmdavs r8!, {r0, r2, r3, ip, lr, pc}^ │ │ │ │ stmdacs r1, {r3, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @@ -137871,168 +137831,168 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0124770 │ │ │ │ svclt 0x00080fe0 │ │ │ │ mvnle r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - teqplt r8, #3227648 @ p-variant is OBSOLETE @ 0x314000 │ │ │ │ + teqplt r8, #3325952 @ p-variant is OBSOLETE @ 0x32c000 │ │ │ │ @ instruction: 0x3600e9d5 │ │ │ │ cdpcs 3, 0, cr11, cr10, cr3, {2} │ │ │ │ ldm pc, {r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbvs r6, {r1, r2, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x06535353 │ │ │ │ - bleq 0x358594 │ │ │ │ + bleq 0x3584f4 │ │ │ │ @ instruction: 0xf8d4000b │ │ │ │ - blcs 0xe3074 │ │ │ │ + blcs 0xe2fd4 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ strbcc pc, [r2], r6, lsl #4 @ │ │ │ │ - @ instruction: 0xffa2f08b │ │ │ │ + @ instruction: 0xff9ef08b │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ adcseq r4, r2, r7, lsl #12 │ │ │ │ - @ instruction: 0xf89ef092 │ │ │ │ + @ instruction: 0xf89af092 │ │ │ │ stmdbcs pc, {r0, r3, r5, r7, fp, sp, lr} @ │ │ │ │ adchi pc, r5, r0 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - blx 0xa54cca │ │ │ │ + blx 0x16d4c2a │ │ │ │ ldr r2, [r4, r1]! │ │ │ │ bfi r4, r9, #12, #4 │ │ │ │ ldmdale r6!, {r1, r3, r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf853a301 │ │ │ │ svclt 0x0000f026 │ │ │ │ - @ instruction: 0x00096db1 │ │ │ │ - andeq r6, r9, r7, ror lr │ │ │ │ - andeq r6, r9, fp, lsr #28 │ │ │ │ - andeq r6, r9, fp, lsr #28 │ │ │ │ - andeq r6, r9, fp, lsr #28 │ │ │ │ - @ instruction: 0x00096db1 │ │ │ │ - @ instruction: 0x00096db1 │ │ │ │ - @ instruction: 0x00096db1 │ │ │ │ - @ instruction: 0x00096ebd │ │ │ │ - strdeq r6, [r9], -r1 │ │ │ │ - strdeq r6, [r9], -r1 │ │ │ │ + andeq r6, r9, r1, lsl sp │ │ │ │ + ldrdeq r6, [r9], -r7 │ │ │ │ + andeq r6, r9, fp, lsl #27 │ │ │ │ + andeq r6, r9, fp, lsl #27 │ │ │ │ + andeq r6, r9, fp, lsl #27 │ │ │ │ + andeq r6, r9, r1, lsl sp │ │ │ │ + andeq r6, r9, r1, lsl sp │ │ │ │ + andeq r6, r9, r1, lsl sp │ │ │ │ + andeq r6, r9, sp, lsl lr │ │ │ │ + andeq r6, r9, r1, asr sp │ │ │ │ + andeq r6, r9, r1, asr sp │ │ │ │ @ instruction: 0xf08b68ae │ │ │ │ - shsub16mi pc, r2, r1 @ │ │ │ │ + ldrtmi pc, [r2], -sp, ror #30 @ │ │ │ │ ldrtmi r4, [r1], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - stmdavs fp!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r2, [r0], -r4, lsl #4 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - bfi pc, fp, (invalid: 20:13) @ │ │ │ │ + strb pc, [sp, sp, asr #20] @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x16172dc │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ + blmi 0x161723c │ │ │ │ subsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1a49000 │ │ │ │ - andcs pc, r0, r3, lsr #16 │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + andcs pc, r0, pc, lsl r8 @ │ │ │ │ + msrpl R8_fiq, r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r0, asr fp │ │ │ │ rsbscc pc, r3, #64, 4 │ │ │ │ - @ instruction: 0xf818f1a4 │ │ │ │ - blcs 0x4710f4 │ │ │ │ + @ instruction: 0xf814f1a4 │ │ │ │ + blcs 0x471054 │ │ │ │ @ instruction: 0xf08bd05b │ │ │ │ - blmi 0x13d6b6c │ │ │ │ + blmi 0x13d6abc │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcc r0, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl r2, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ stmdavs r8, {r1, sl, lr} │ │ │ │ - cdp2 0, 4, cr15, cr6, cr12, {4} │ │ │ │ + cdp2 0, 4, cr15, cr2, cr12, {4} │ │ │ │ stmiavs sp!, {r2, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff2ef08b │ │ │ │ + @ instruction: 0xff2af08b │ │ │ │ strmi r4, [r5], -sl, lsr #12 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0x2d4da0 │ │ │ │ + blx 0xf54d00 │ │ │ │ @ instruction: 0xee1d4a3d │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [sl], #-917 @ 0xfffffc6b │ │ │ │ ldmdavs r8, {r1, r4, fp, sp, lr} │ │ │ │ vadd.i8 d21, d28, d11 │ │ │ │ vsra.s64 d18, d28, #64 │ │ │ │ andcs r0, r0, #148, 2 @ 0x25 │ │ │ │ strls r4, [r0, #-1053] @ 0xfffffbe3 │ │ │ │ stmdavs r8, {r0, r1, sl, lr} │ │ │ │ - cdp2 0, 3, cr15, cr14, cr12, {4} │ │ │ │ + cdp2 0, 3, cr15, cr10, cr12, {4} │ │ │ │ @ instruction: 0xf7d84620 │ │ │ │ - @ instruction: 0xe779fb3b │ │ │ │ + ldrb pc, [r9, -r3, ror #22]! @ │ │ │ │ @ instruction: 0xf08b68ae │ │ │ │ - strmi pc, [r1], -fp, lsl #30 │ │ │ │ + strmi pc, [r1], -r7, lsl #30 │ │ │ │ @ instruction: 0x46064632 │ │ │ │ @ instruction: 0xf7c54620 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #19 @ │ │ │ │ + @ instruction: 0x4631fa17 │ │ │ │ @ instruction: 0xf04f4630 │ │ │ │ @ instruction: 0xf0904280 │ │ │ │ - stmdavs fp!, {r0, r4, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs fp!, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r4, #48, 12 @ 0x3000000 │ │ │ │ biccc pc, r2, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf7c50099 │ │ │ │ - strtmi pc, [r0], -pc, lsr #19 │ │ │ │ - blx 0x8d4e56 │ │ │ │ + strtmi pc, [r0], -r1, ror #19 │ │ │ │ + blx 0x12d4db6 │ │ │ │ @ instruction: 0xf04fe75e │ │ │ │ @ instruction: 0x46384170 │ │ │ │ - cdp2 7, 15, cr15, cr14, cr7, {6} │ │ │ │ + @ instruction: 0xff30f7c7 │ │ │ │ @ instruction: 0xf08be758 │ │ │ │ - vceq.f32 , , │ │ │ │ + vceq.f32 , , │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46072395 │ │ │ │ rscsvs pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf0916819 │ │ │ │ - @ instruction: 0xf04fffe3 │ │ │ │ + @ instruction: 0xf04fffdf │ │ │ │ @ instruction: 0x46394270 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - ldr pc, [sp, -sp, ror #18]! │ │ │ │ + ldr pc, [sp, -r9, ror #18]! │ │ │ │ vmax.s8 d20, d7, d16 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf7c82895 │ │ │ │ - tstpcs r0, fp, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, ror #18 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7c84620 │ │ │ │ - stmiavs r8!, {r0, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r8!, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrdvc pc, [r0], -r8 │ │ │ │ - blx 0xfe1d317a │ │ │ │ + blx 0xfe0d30da │ │ │ │ stmdavs r8!, {r1, r2, r9, sl, lr}^ │ │ │ │ - blx 0xfe0d3182 │ │ │ │ + blx 0x1fd30e2 │ │ │ │ vnmls.f32 s8, s26, s26 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vsra.s64 , q12, #64 │ │ │ │ ldrbtmi r0, [sl], #-404 @ 0xfffffe6c │ │ │ │ ldmpl fp, {r1, r4, fp, sp, lr} │ │ │ │ ldrmi r2, [r8], #-512 @ 0xfffffe00 │ │ │ │ andls r4, r1, lr, lsl r4 │ │ │ │ @ instruction: 0x9600443b │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs lr!, {r0, r1, r3, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs lr!, {r0, r1, r2, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svclt 0x0000e70a │ │ │ │ - eorseq r9, r3, r4, asr #22 │ │ │ │ - addeq r9, r7, r0, lsl #2 │ │ │ │ - addeq r9, r7, r2, asr #1 │ │ │ │ - strdeq r8, [r7], lr │ │ │ │ + eorseq r9, r3, r4, ror sl │ │ │ │ + addeq r9, r7, r0, lsr #3 │ │ │ │ + addeq r9, r7, r2, ror #2 │ │ │ │ + umulleq r9, r7, lr, r0 │ │ │ │ eorle r2, sp, r2, lsl #16 │ │ │ │ andsle r2, r6, r3, lsl #16 │ │ │ │ teqle pc, r1, lsl #16 │ │ │ │ svceq 0x0040f011 │ │ │ │ sbcsne lr, r1, #323584 @ 0x4f000 │ │ │ │ teqpeq pc, #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ tstcs r0, r0, asr #32 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf0114770 │ │ │ │ - b 0x145acc8 │ │ │ │ + b 0x145ac28 │ │ │ │ svclt 0x000c12d1 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl pc, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ teqpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ andcs r4, r0, r9, lsl r3 │ │ │ │ andcs r0, r0, #150994944 @ 0x9000000 │ │ │ │ @@ -138046,144 +138006,144 @@ │ │ │ │ tstcs r0, r8, ror r0 │ │ │ │ sbccc lr, r2, r0, asr #20 │ │ │ │ sbceq lr, r3, r0, asr #20 │ │ │ │ andcs r0, r0, #0, 8 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebee220 │ │ │ │ + bl 0xfebee180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x1174ec │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ + blmi 0x11744c │ │ │ │ andls r2, r0, r5, asr r2 │ │ │ │ - @ instruction: 0xff1cf1a3 │ │ │ │ - eorseq r9, r3, r4, asr fp │ │ │ │ + @ instruction: 0xff18f1a3 │ │ │ │ + eorseq r9, r3, r4, lsl #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee248 │ │ │ │ + bl 0xfebee1a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe0 │ │ │ │ umulllt r5, r3, r0, r0 │ │ │ │ cmple r6, r0, lsl #26 │ │ │ │ umlalscc pc, r5, r0, r8 @ │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r6, r8, fp, ip, sp, pc} │ │ │ │ andcs sp, r1, r5, rrx │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf042bdf0 │ │ │ │ - @ instruction: 0xb108f8bb │ │ │ │ + @ instruction: 0xb108f8b7 │ │ │ │ rscvs r2, r3, r4, lsl #6 │ │ │ │ vnmla.f64 d4, d13, d22 │ │ │ │ vrecps.f32 , , q8 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ ldrbtmi r2, [fp], #-1429 @ 0xfffffa6b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vmla.f d23, d16, d0[5] │ │ │ │ ldmpl sl!, {r2, r4, r7, r8}^ │ │ │ │ stmdavs r8, {r0, r1, r3, r5, fp, sp, lr} │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ - stc2 0, cr15, [lr, #-560]! @ 0xfffffdd0 │ │ │ │ + stc2 0, cr15, [sl, #-560]! @ 0xfffffdd0 │ │ │ │ @ instruction: 0xf8842300 │ │ │ │ mcrcs 0, 0, r3, cr0, cr5, {5} │ │ │ │ @ instruction: 0xf894d13a │ │ │ │ @ instruction: 0xf89420b4 │ │ │ │ - bcs 0xa3388 │ │ │ │ + bcs 0xa32e8 │ │ │ │ addhi pc, r4, r0, asr #32 │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r6, r2, r6, ror #1 │ │ │ │ sbcle r2, ip, r0, lsl #22 │ │ │ │ - cdp2 0, 0, cr15, cr6, cr11, {4} │ │ │ │ + cdp2 0, 0, cr15, cr2, cr11, {4} │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #5 │ │ │ │ - @ instruction: 0xff02f091 │ │ │ │ + mrc2 0, 7, pc, cr14, cr1, {4} │ │ │ │ umlalscc pc, r1, r4, r8 @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf06f8094 │ │ │ │ strtmi r0, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #8847360 @ 0x870000 │ │ │ │ + andcs pc, r4, #8585216 @ 0x830000 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54188 │ │ │ │ - movwcs pc, #2215 @ 0x8a7 @ │ │ │ │ + movwcs pc, #2265 @ 0x8d9 @ │ │ │ │ adcscc pc, r3, r4, lsl #17 │ │ │ │ @ instruction: 0xf04fe01d │ │ │ │ andscs r7, r1, #0, 6 │ │ │ │ strls r2, [r0, #-256] @ 0xffffff00 │ │ │ │ - blx 0x1355046 │ │ │ │ + blx 0x1fd4fa6 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf884220d │ │ │ │ rscvs r3, r2, r6, ror #1 │ │ │ │ @ instruction: 0xf890e799 │ │ │ │ vqadd.s8 d19, d23, d19 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blcs 0xa0794 │ │ │ │ + blcs 0xa06f4 │ │ │ │ @ instruction: 0xf894d1c4 │ │ │ │ - blcs 0xa3418 │ │ │ │ + blcs 0xa3378 │ │ │ │ vhadd.s8 d29, d23, d13 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ mrc 5, 0, r2, cr13, cr5, {4} │ │ │ │ @ instruction: 0xf8947f70 │ │ │ │ @ instruction: 0xf08b60b1 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtcc pc, [r3], -r6, lsl #4 │ │ │ │ @ instruction: 0x463200b6 │ │ │ │ @ instruction: 0xf0914606 │ │ │ │ - blmi 0xbd6c54 │ │ │ │ + blmi 0xbd6ba4 │ │ │ │ @ instruction: 0x21bcf24c │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldmpl fp!, {r1, r3, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0x9600441e │ │ │ │ andcs r4, r0, #318767104 @ 0x13000000 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stcvs 12, cr15, [r3, #-844]! @ 0xfffffcb4 │ │ │ │ + stcvs 12, cr15, [r3, #-828]! @ 0xfffffcc4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ andsle r6, sl, r0, ror pc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ andle r6, pc, r0, ror r3 @ │ │ │ │ @ instruction: 0xf08c2000 │ │ │ │ - andcs pc, r4, #348160 @ 0x55000 │ │ │ │ + andcs pc, r4, #331776 @ 0x51000 │ │ │ │ @ instruction: 0x41a4f640 │ │ │ │ - @ instruction: 0xf84ef7c5 │ │ │ │ - blvs 0xfe732640 │ │ │ │ + @ instruction: 0xf880f7c5 │ │ │ │ + blvs 0xfe7325a0 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 0, sp, fp, cr9 │ │ │ │ cmnpvs r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ and r2, r3, r1, lsl #6 │ │ │ │ sbcle r2, r4, r0, lsl #22 │ │ │ │ movwcs lr, #1918 @ 0x77e │ │ │ │ umlalscs pc, r1, r4, r8 @ │ │ │ │ rsccc pc, r6, r4, lsl #17 │ │ │ │ svclt 0x00142a00 │ │ │ │ strcs r2, [r4], -ip, lsl #12 │ │ │ │ - ldc2l 0, cr15, [ip, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2l 0, cr15, [r8, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r4, [r5], -r8, lsl #4 │ │ │ │ - mrc2 0, 3, pc, cr8, cr1, {4} │ │ │ │ + mrc2 0, 3, pc, cr4, cr1, {4} │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - andcs pc, r4, #9371648 @ 0x8f0000 │ │ │ │ + andcs pc, r4, #9109504 @ 0x8b0000 │ │ │ │ @ instruction: 0xf6404628 │ │ │ │ @ instruction: 0xf7c54108 │ │ │ │ - movwcs pc, #2083 @ 0x823 @ │ │ │ │ + movwcs pc, #2133 @ 0x855 @ │ │ │ │ adcscc pc, r4, r4, lsl #17 │ │ │ │ andcs lr, r4, #11272192 @ 0xac0000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - @ instruction: 0xf880f090 │ │ │ │ + @ instruction: 0xf87cf090 │ │ │ │ svclt 0x0000e76b │ │ │ │ - addeq r8, r7, lr, asr #29 │ │ │ │ - addeq r8, r7, r4, ror #27 │ │ │ │ + addeq r8, r7, lr, ror #30 │ │ │ │ + addeq r8, r7, r4, lsl #29 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138194,46 +138154,46 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #3824 @ 0xef0 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r6, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [r2, #-556]! @ 0xfffffdd4 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf994f7d8 │ │ │ │ + @ instruction: 0xf9bcf7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfe2d │ │ │ │ - ldmdavs r1!, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfe29 │ │ │ │ + ldmdavs r1!, {r0, r2, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x5d6d4c │ │ │ │ + blmi 0x5d6c9c │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x972ac │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9720c │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - ldc2 0, cr15, [lr], #-560 @ 0xfffffdd0 │ │ │ │ + ldc2 0, cr15, [sl], #-560 @ 0xfffffdd0 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f971 │ │ │ │ + @ instruction: 0x4602f999 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 3, pc, cr6, cr1, {4} │ │ │ │ + mrc2 0, 3, pc, cr2, cr1, {4} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff04f7fe │ │ │ │ + @ instruction: 0xff0af7fe │ │ │ │ svclt 0x0000e7bd │ │ │ │ - @ instruction: 0x00878cb8 │ │ │ │ + addeq r8, r7, r8, asr sp │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #1904]! @ 0x770 │ │ │ │ @@ -138244,213 +138204,213 @@ │ │ │ │ addlt r1, r3, r8, asr #1 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #2224 @ 0x8b0 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r2], {139} @ 0x8b │ │ │ │ + stc2l 0, cr15, [lr], {139} @ 0x8b │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf930f7d8 │ │ │ │ + @ instruction: 0xf958f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfdc9 │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfdc5 │ │ │ │ + ldmdavs r1!, {r0, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x5d6c84 │ │ │ │ + blmi 0x5d6bd4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrscc pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x97374 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x972d4 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xff7535b2 │ │ │ │ + blx 0xff653512 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - strmi pc, [r2], -sp, lsl #18 │ │ │ │ + @ instruction: 0x4602f935 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mrc2 0, 0, pc, cr2, cr1, {4} │ │ │ │ + mcr2 0, 0, pc, cr14, cr1, {4} @ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mcr2 7, 5, pc, cr0, cr14, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr6, cr14, {7} @ │ │ │ │ svclt 0x0000e7bd │ │ │ │ - strdeq r8, [r7], r0 │ │ │ │ + umulleq r8, r7, r0, ip │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee5c8 │ │ │ │ + bl 0xfebee528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - stc2l 0, cr15, [ip], #-556 @ 0xfffffdd4 │ │ │ │ + stc2l 0, cr15, [r8], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf08b4680 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - ldrtmi pc, [r1], -r7, asr #17 @ │ │ │ │ + ldrtmi pc, [r1], -pc, ror #17 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - stc2l 0, cr15, [r0, #-580]! @ 0xfffffdbc │ │ │ │ - stc2l 0, cr15, [r4], {139} @ 0x8b │ │ │ │ + ldc2l 0, cr15, [ip, #-580] @ 0xfffffdbc │ │ │ │ + stc2l 0, cr15, [r0], {139} @ 0x8b │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - stc2l 0, cr15, [r0, #572]! @ 0x23c │ │ │ │ + ldc2l 0, cr15, [ip, #572] @ 0x23c │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vbic.i32 d17, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - blx 0x1cd3686 │ │ │ │ + blx 0x1bd35e6 │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - strmi pc, [r2], -r3, lsr #17 │ │ │ │ + strmi pc, [r2], -fp, asr #17 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf87ef092 │ │ │ │ + @ instruction: 0xf87af092 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7b9fe37 │ │ │ │ + @ instruction: 0xe7b9fe3d │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, lr, lsl fp │ │ │ │ + @ instruction: 0x00878bbe │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebee6a8 │ │ │ │ + bl 0xfebee608 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, lsl #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d443 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r5, asr #32 │ │ │ │ ldc2 7, cr15, [r6, #1020]! @ 0x3fc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ - blx 0xfffd3712 │ │ │ │ + blx 0xffed3672 │ │ │ │ @ instruction: 0xf08b4607 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r0], lr, lsr #16 │ │ │ │ @ instruction: 0xf7d82001 │ │ │ │ - @ instruction: 0x4631f857 │ │ │ │ + @ instruction: 0x4631f87f │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff92f091 │ │ │ │ - mrrc2 0, 8, pc, r4, cr11 @ │ │ │ │ + @ instruction: 0xff8ef091 │ │ │ │ + mrrc2 0, 8, pc, r0, cr11 @ │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - ldc2l 0, cr15, [r0, #-572]! @ 0xfffffdc4 │ │ │ │ + stc2l 0, cr15, [ip, #-572]! @ 0xfffffdc4 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vsra.s64 d16, d16, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x96004416 │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ stmdavs r8, {r1, r3, r4, r5, sl, lr} │ │ │ │ - blx 0xd3766 │ │ │ │ + blx 0xfffd36c4 │ │ │ │ stmdavs ip!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d82000 │ │ │ │ - @ instruction: 0x4602f833 │ │ │ │ + @ instruction: 0x4602f85b │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2 0, cr15, [r8, #-580]! @ 0xfffffdbc │ │ │ │ + ldc2 0, cr15, [r4, #-580]! @ 0xfffffdbc │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - ldr pc, [r9, r7, asr #27]! │ │ │ │ + ldr pc, [r9, sp, asr #27]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r8, r7, lr, lsr sl │ │ │ │ + ldrdeq r8, [r7], lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebee77c │ │ │ │ + bl 0xfebee6dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, fp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, sp, r0, ror r3 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, pc, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ orrslt pc, r8, #4800 @ 0x12c0 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0xfe5537e6 │ │ │ │ + blx 0xfe453746 │ │ │ │ strmi r6, [r5], -r1, lsr #16 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xfff0f7d7 │ │ │ │ + @ instruction: 0xf818f7d8 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfc41 │ │ │ │ - ldmdavs r1!, {r0, r2, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfc3d │ │ │ │ + ldmdavs r1!, {r0, r3, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x796a04 │ │ │ │ + blmi 0x796954 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpmi r8, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x975f4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x97554 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - blx 0xfe753830 │ │ │ │ + blx 0xfe653790 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -sp, asr #31 │ │ │ │ + @ instruction: 0x4602fff5 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - ldc2l 0, cr15, [r2], {145} @ 0x91 │ │ │ │ + stc2l 0, cr15, [lr], {145} @ 0x91 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmle r1!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - ldc2l 7, cr15, [r2, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [r8, #-1016] @ 0xfffffc08 │ │ │ │ svclt 0x0000e7af │ │ │ │ - addeq r8, r7, r0, ror r9 │ │ │ │ + addeq r8, r7, r0, lsl sl │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -138462,58 +138422,58 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , q5 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fb87 │ │ │ │ + @ instruction: 0xf640fb83 │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfca3 │ │ │ │ - ldmdavs r1!, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfc9f │ │ │ │ + ldmdavs r1!, {r0, r1, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - andscs pc, sl, #4864 @ 0x1300 │ │ │ │ + andscs pc, sl, #3840 @ 0xf00 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08bfeeb │ │ │ │ - @ instruction: 0xf8d4fb09 │ │ │ │ + @ instruction: 0xf08bfee7 │ │ │ │ + @ instruction: 0xf8d4fb05 │ │ │ │ stmiavs r1!, {sp, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ - @ instruction: 0xff64f7d7 │ │ │ │ + @ instruction: 0xff8cf7d7 │ │ │ │ @ instruction: 0xf1ba4602 │ │ │ │ @ instruction: 0xd12f0f00 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xfed53932 │ │ │ │ + blx 0xfec53892 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vmla.f d21, d0, d0[4] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ andls r4, r0, #486539264 @ 0x1d000000 │ │ │ │ strls r4, [r1, #-1083] @ 0xfffffbc5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfd3944 │ │ │ │ + blx 0xed38a4 │ │ │ │ ldmdavs r4!, {r0, r5, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r3, asr #30 │ │ │ │ + strmi pc, [r2], -fp, ror #30 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - mcrr2 0, 9, pc, r8, cr1 @ │ │ │ │ + mcrr2 0, 9, pc, r4, cr1 @ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - sbfx pc, r5, #25, #5 │ │ │ │ + sbfx pc, fp, #25, #5 │ │ │ │ strb r3, [sp, r2, lsl #4] │ │ │ │ - addeq r8, r7, r2, ror #16 │ │ │ │ + addeq r8, r7, r2, lsl #18 │ │ │ │ mrrcvs 13, 0, r6, fp, cr3 │ │ │ │ cmnpvs r0, #19 @ p-variant is OBSOLETE │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -138525,70 +138485,70 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0xf640fb09 │ │ │ │ + @ instruction: 0xf640fb05 │ │ │ │ strmi r7, [r0], r8, ror #4 │ │ │ │ @ instruction: 0xf08f6831 │ │ │ │ - @ instruction: 0xf08bfc25 │ │ │ │ - ldmdavs r1!, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfc21 │ │ │ │ + ldmdavs r1!, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf0916270 │ │ │ │ - movwcs pc, #7061 @ 0x1b95 @ │ │ │ │ + movwcs pc, #7057 @ 0x1b91 @ │ │ │ │ @ instruction: 0x4629221a │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf08bfe6d │ │ │ │ - @ instruction: 0xf8d6fa8b │ │ │ │ + @ instruction: 0xf08bfe69 │ │ │ │ + @ instruction: 0xf8d6fa87 │ │ │ │ stmiavs r1!, {ip, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ - mcr2 7, 7, pc, cr8, cr7, {6} @ │ │ │ │ + @ instruction: 0xff10f7d7 │ │ │ │ strmi r4, [r2], -r9, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x6d65e4 │ │ │ │ + blmi 0x6d6534 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ andeq lr, r8, #3072 @ 0xc00 │ │ │ │ ldrtmi r9, [fp], #-1281 @ 0xfffffaff │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - stmdavs r1!, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, r4, lsr #16 │ │ │ │ @ instruction: 0xf7d76835 │ │ │ │ - strmi pc, [r2], -r9, asr #29 │ │ │ │ + @ instruction: 0x4602fef1 │ │ │ │ strtmi fp, [r9], -ip, lsl #19 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - andcs pc, r1, r9, lsr #23 │ │ │ │ + andcs pc, r1, r5, lsr #23 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - mrrc2 7, 15, pc, sl, cr14 @ │ │ │ │ + stc2l 7, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ andcc lr, r2, #43778048 @ 0x29c0000 │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r8, r7, r0, ror r7 │ │ │ │ + addeq r8, r7, r0, lsl r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ @ instruction: 0xf8d0b083 │ │ │ │ strmi r5, [r7], -r8, lsr #1 │ │ │ │ ldcvs 6, cr4, [r8], {20} │ │ │ │ @ instruction: 0xf0109101 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple fp, r0, lsl #26 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa9118 │ │ │ │ + blcs 0xa9078 │ │ │ │ @ instruction: 0xf8d7d156 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r8, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0, #-292] @ 0xfffffedc │ │ │ │ @@ -138598,67 +138558,67 @@ │ │ │ │ svceq 0x0018f016 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf1030a00 │ │ │ │ movwls r0, #769 @ 0x301 │ │ │ │ @ instruction: 0x469abf18 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - blx 0x453aec │ │ │ │ + blx 0x353a4c │ │ │ │ @ instruction: 0xf08b4681 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #20 @ │ │ │ │ + ldrtmi pc, [r1], -r7, lsl #20 @ │ │ │ │ @ instruction: 0xf8d74680 │ │ │ │ andcs fp, r0, r0 │ │ │ │ @ instruction: 0xf024e00a │ │ │ │ @ instruction: 0xf8d70207 │ │ │ │ stccc 0, cr11, [r1, #-0] │ │ │ │ vmin.u32 d20, d3, d17 │ │ │ │ @ instruction: 0xf1ba0402 │ │ │ │ eorle r0, pc, r0, lsl #30 │ │ │ │ - mrc2 7, 2, pc, cr12, cr7, {6} │ │ │ │ + mcr2 7, 4, pc, cr4, cr7, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x1164cc │ │ │ │ + blls 0x11641c │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf8d74798 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - ldrbmi pc, [r9], -sp, asr #28 @ │ │ │ │ + @ instruction: 0x4659fe75 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0x1553b5a │ │ │ │ - bl 0x33e518 │ │ │ │ + blx 0x1453aba │ │ │ │ + bl 0x33e478 │ │ │ │ andcs r0, r0, r6, lsl #4 │ │ │ │ vsub.i32 , q9, │ │ │ │ stccs 6, cr0, [r0, #-8] │ │ │ │ ldrdcs sp, [r1], -r5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - sbfx pc, r7, #23, #7 │ │ │ │ + sbfx pc, sp, #23, #7 │ │ │ │ @ instruction: 0xf0249b00 │ │ │ │ stmiane r3!, {r0, r1, r2, r9}^ │ │ │ │ movweq pc, #28675 @ 0x7003 @ │ │ │ │ - b 0x1171a48 │ │ │ │ + b 0x11719a8 │ │ │ │ andcs r0, r0, r2, lsl #8 │ │ │ │ @ instruction: 0xf7d74621 │ │ │ │ - ldrtmi pc, [r1], -r5, lsr #28 @ │ │ │ │ + ldrtmi pc, [r1], -sp, asr #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xb53baa │ │ │ │ + blx 0xa53b0a │ │ │ │ rscle r3, fp, #1, 26 @ 0x40 │ │ │ │ ldrb r2, [sp, r1] │ │ │ │ @ instruction: 0x469a461d │ │ │ │ ldr r9, [pc, r0, lsl #6] │ │ │ │ movwls r2, #768 @ 0x300 │ │ │ │ @ instruction: 0xe79b469a │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebeeb90 │ │ │ │ + bl 0xfebeeaf0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #16 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -138667,340 +138627,340 @@ │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdblt r0!, {r0, r1, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08b2695 │ │ │ │ - @ instruction: 0x4605f97d │ │ │ │ - @ instruction: 0xf9aef08b │ │ │ │ + @ instruction: 0x4605f979 │ │ │ │ + @ instruction: 0xf9aaf08b │ │ │ │ ldmdavs r7!, {r0, r5, r7, fp, sp, lr} │ │ │ │ andcs r4, r0, r0, lsl #13 │ │ │ │ - ldc2l 7, cr15, [r8, #860] @ 0x35c │ │ │ │ + mcr2 7, 0, pc, cr0, cr7, {6} @ │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0914628 │ │ │ │ - @ instruction: 0xf08bfa71 │ │ │ │ - ldmdavs r1!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf08bfa6d │ │ │ │ + ldmdavs r1!, {r0, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x6565d4 │ │ │ │ + blmi 0x656524 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2081 @ 0xfffff7df │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmdbne r3, {r0, r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf64ab9c1 │ │ │ │ vorr.i32 d22, #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf880f08c │ │ │ │ + @ instruction: 0xf87cf08c │ │ │ │ andcs r6, r1, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602fdb3 │ │ │ │ + @ instruction: 0x4602fddb │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ - stc2 0, cr15, [lr, #580] @ 0x244 │ │ │ │ + stc2 0, cr15, [sl, #580] @ 0x244 │ │ │ │ @ instruction: 0x4610e7b8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orrsmi pc, r0, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08c6808 │ │ │ │ - strb pc, [r5, r7, ror #16]! @ │ │ │ │ - addeq r8, r7, r6, asr #10 │ │ │ │ + strb pc, [r5, r3, ror #16]! @ │ │ │ │ + addeq r8, r7, r6, ror #11 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebeec74 │ │ │ │ + bl 0xfebeebd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-896] @ 0xfffffc80 │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ suble r6, sp, r0, ror r3 │ │ │ │ @ instruction: 0xf4136c53 │ │ │ │ suble r0, pc, r0, ror r3 @ │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xb3a8facf │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - @ instruction: 0xf916f08b │ │ │ │ + @ instruction: 0xf912f08b │ │ │ │ strmi r6, [r5], -r1, lsr #17 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - ldc2l 7, cr15, [r4, #-860]! @ 0xfffffca4 │ │ │ │ + ldc2 7, cr15, [ip, #860] @ 0x35c │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914639 │ │ │ │ - @ instruction: 0xf08bfa0d │ │ │ │ - @ instruction: 0xf640f971 │ │ │ │ + @ instruction: 0xf08bfa09 │ │ │ │ + @ instruction: 0xf640f96d │ │ │ │ ldmdavs r1!, {r2, r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08f4607 │ │ │ │ - blmi 0x8d650c │ │ │ │ + blmi 0x8d645c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r2!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x193d6ec │ │ │ │ + bllt 0x193d64c │ │ │ │ msrvc R12_usr, sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf81cf08c │ │ │ │ + @ instruction: 0xf818f08c │ │ │ │ andcs r6, r0, r1, ror #16 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - strmi pc, [r2], -pc, asr #26 │ │ │ │ + @ instruction: 0x4602fd77 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blx 0x15d3d54 │ │ │ │ + blx 0x14d3cb4 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale pc!, {r1, r9, fp, sp} @ │ │ │ │ andlt r4, r3, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ - blx 0xff5d5b3c │ │ │ │ + blx 0xff755a9c │ │ │ │ @ instruction: 0xf64ae7ad │ │ │ │ vsra.s64 d21, d8, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [r1, pc, ror #31] @ │ │ │ │ - addeq r8, r7, r0, lsl #9 │ │ │ │ + ldrb pc, [r1, fp, ror #31] @ │ │ │ │ + addeq r8, r7, r0, lsr #10 │ │ │ │ ldcvs 13, cr6, [r2], {2} │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ stmdale r6, {r1, r9, fp, sp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ push {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ vst1.64 {d20}, [pc :256], r0 │ │ │ │ - bl 0xfebeed80 │ │ │ │ + bl 0xfebeece0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ vaddl.u8 , d17, d2 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ - blx 0x1555b98 │ │ │ │ + blx 0x1555af8 │ │ │ │ rsble r2, r1, r0, lsl #16 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf898f08b │ │ │ │ + @ instruction: 0xf894f08b │ │ │ │ strmi r6, [r7], -r1, lsr #16 │ │ │ │ @ instruction: 0xf8d82000 │ │ │ │ @ instruction: 0xf7d75000 │ │ │ │ - @ instruction: 0x4602fcf5 │ │ │ │ + @ instruction: 0x4602fd1d │ │ │ │ @ instruction: 0x46294638 │ │ │ │ svcge 0x0070ee1d │ │ │ │ - @ instruction: 0xf98cf091 │ │ │ │ - @ instruction: 0xf8f0f08b │ │ │ │ + @ instruction: 0xf988f091 │ │ │ │ + @ instruction: 0xf8ecf08b │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08f4681 │ │ │ │ - vpmax.s8 d31, d12, d11 │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vpmax.s8 d31, d12, d7 │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ ldmvc r8, {r0, r1, r4, r5, r8, r9}^ │ │ │ │ - ldc2 0, cr15, [r4, #-556]! @ 0xfffffdd4 │ │ │ │ + ldc2 0, cr15, [r0, #-556]! @ 0xfffffdd4 │ │ │ │ @ instruction: 0xf08b4606 │ │ │ │ - blmi 0x9d5dcc │ │ │ │ + blmi 0x9d5d1c │ │ │ │ ldrbtmi r4, [fp], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp} │ │ │ │ strbtpl pc, [r4], r8, asr #4 @ │ │ │ │ ldreq pc, [r4], r0, asr #5 │ │ │ │ tsteq r9, r2, lsl #22 │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff90f08b │ │ │ │ + @ instruction: 0xff8cf08b │ │ │ │ @ instruction: 0xf6474b1b │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmibne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xff80f08b │ │ │ │ + @ instruction: 0xff7cf08b │ │ │ │ @ instruction: 0x46314b14 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2387 @ 0xfffff6ad │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - stmdavs r1!, {r0, r1, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strmi pc, [r2], -r5, lsr #25 │ │ │ │ + strmi pc, [r2], -sp, asr #25 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9aaf091 │ │ │ │ + @ instruction: 0xf9a6f091 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - @ instruction: 0xe78dfa37 │ │ │ │ - addeq r8, r7, sl, ror #6 │ │ │ │ - addeq r8, r7, lr, lsr r3 │ │ │ │ - addeq r8, r7, r4, lsr #6 │ │ │ │ + @ instruction: 0xe78dfa3d │ │ │ │ + addeq r8, r7, sl, lsl #8 │ │ │ │ + ldrdeq r8, [r7], lr │ │ │ │ + addeq r8, r7, r4, asr #7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5694d4 │ │ │ │ + blvs 0xfe569434 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr6 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ stmdavs r3!, {r3, r4, r6, ip, lr, pc} │ │ │ │ stmiavs r3!, {r0, r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ subsle r2, r6, r0, lsl #18 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d23 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - @ instruction: 0x4605ffff │ │ │ │ - @ instruction: 0xfffcf08a │ │ │ │ + @ instruction: 0x4605fffb │ │ │ │ + @ instruction: 0xfff8f08a │ │ │ │ @ instruction: 0xf8d668a1 │ │ │ │ strmi r8, [r7], -r0 │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - @ instruction: 0x4641fc59 │ │ │ │ + strbmi pc, [r1], -r1, lsl #25 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8aaf091 │ │ │ │ + @ instruction: 0xf8a6f091 │ │ │ │ stmdacs r0, {r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d6d13c │ │ │ │ stmiavs r1!, {pc}^ │ │ │ │ - mcrr2 7, 13, pc, ip, cr7 @ │ │ │ │ + ldc2l 7, cr15, [r4], #-860 @ 0xfffffca4 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - blmi 0x915f8c │ │ │ │ + blmi 0x915edc │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ ldmdavs r0!, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ stmdbne fp, {r0, r3, r6, r7, fp, ip, lr}^ │ │ │ │ strmi r4, [r8], #-1039 @ 0xfffffbf1 │ │ │ │ vcge.s8 , , q5 │ │ │ │ vmla.f d18, d16, d0[0] │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r7, r0, #0 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - andcs pc, r1, r5, lsr #30 │ │ │ │ + andcs pc, r1, r1, lsr #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r6!, {r1, r9, fp, sp} │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe81f0 │ │ │ │ - @ instruction: 0xe7a8f9b9 │ │ │ │ + @ instruction: 0xe7a8f9bf │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - @ instruction: 0xf8ecf08f │ │ │ │ + @ instruction: 0xf8e8f08f │ │ │ │ vabd.s8 q15, , │ │ │ │ vmla.f d20, d0, d0[3] │ │ │ │ mulls r1, r4, r1 │ │ │ │ strls r6, [r0, -r8, lsl #16] │ │ │ │ - cdp2 0, 15, cr15, cr10, cr11, {4} │ │ │ │ + cdp2 0, 15, cr15, cr6, cr11, {4} │ │ │ │ ldrb r2, [r3, r1] │ │ │ │ - addeq r8, r7, lr, lsr r2 │ │ │ │ + ldrdeq r8, [r7], lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe5695e8 │ │ │ │ + blvs 0xfe569548 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 7, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d07e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ addhi pc, r1, r0 │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r1!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, r7, lsl #12 │ │ │ │ ldrdpl pc, [r0], -r8 │ │ │ │ - blx 0xff655d56 │ │ │ │ + blx 0x55cb6 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr9, {1} │ │ │ │ @ instruction: 0xf091af70 │ │ │ │ - @ instruction: 0xf08af825 │ │ │ │ - @ instruction: 0xf8d8ffd1 │ │ │ │ + @ instruction: 0xf08af821 │ │ │ │ + @ instruction: 0xf8d8ffcd │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ - @ instruction: 0xf8ecf08f │ │ │ │ - msrmi SPSR_fs, #76, 4 @ 0xc0000004 │ │ │ │ + @ instruction: 0xf8e8f08f │ │ │ │ + orrscc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08b78d8 │ │ │ │ - @ instruction: 0x4606fc15 │ │ │ │ - @ instruction: 0xff58f08a │ │ │ │ + @ instruction: 0x4606fc11 │ │ │ │ + @ instruction: 0xff54f08a │ │ │ │ strmi r4, [r5], -fp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x119894 │ │ │ │ + bl 0x1197f4 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x997818 │ │ │ │ + blmi 0x997768 │ │ │ │ orrcs pc, ip, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x7d77f8 │ │ │ │ + blmi 0x7d7748 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp}^ │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 5, cr15, cr4, cr11, {4} │ │ │ │ + cdp2 0, 5, cr15, cr0, cr11, {4} │ │ │ │ @ instruction: 0xf8d86861 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - blx 0xfe255df6 │ │ │ │ + blx 0xfec55d56 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914638 │ │ │ │ - andcs pc, r1, fp, lsl #17 │ │ │ │ + andcs pc, r1, r7, lsl #17 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmle r0, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fe87f0 │ │ │ │ - ldrb pc, [lr, -r9, lsl #18]! @ │ │ │ │ - addeq r8, r7, ip, lsr #2 │ │ │ │ - addeq r8, r7, r0, lsl #2 │ │ │ │ - addeq r8, r7, r6, ror #1 │ │ │ │ + ldrb pc, [lr, -pc, lsl #18]! @ │ │ │ │ + addeq r8, r7, ip, asr #3 │ │ │ │ + addeq r8, r7, r0, lsr #3 │ │ │ │ + addeq r8, r7, r6, lsl #3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ subsle r6, r0, r0, ror r3 │ │ │ │ @@ -139013,49 +138973,49 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r8, asr #32 │ │ │ │ @ instruction: 0xf88af7ff │ │ │ │ vcgt.s8 d27, d23, d0 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2495 │ │ │ │ - strmi pc, [r7], -r5, lsl #30 │ │ │ │ - cdp2 0, 12, cr15, cr14, cr10, {4} │ │ │ │ + strmi pc, [r7], -r1, lsl #30 │ │ │ │ + cdp2 0, 12, cr15, cr10, cr10, {4} │ │ │ │ @ instruction: 0xf8d46829 │ │ │ │ strmi r8, [r6], -r0 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - strbmi pc, [r1], -fp, lsr #22 @ │ │ │ │ + @ instruction: 0x4641fb53 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0x1a5419c │ │ │ │ + blx 0x19540fc │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ stmdavs r0!, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne r0, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrmi r5, [r0], #-2258 @ 0xfffff72e │ │ │ │ ldmibne r3, {ip, pc}^ │ │ │ │ stmdavs r8, {r1, r4, r5, sl, lr} │ │ │ │ - ldc2l 0, cr15, [ip, #556] @ 0x22c │ │ │ │ + ldc2l 0, cr15, [r8, #556] @ 0x22c │ │ │ │ stmdavs r9!, {r2, r5, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strtmi pc, [r1], -pc, lsl #22 │ │ │ │ + @ instruction: 0x4621fb37 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf814f091 │ │ │ │ + @ instruction: 0xf810f091 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461881f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - @ instruction: 0xf898f7fe │ │ │ │ + @ instruction: 0xf89ef7fe │ │ │ │ svclt 0x0000e7b6 │ │ │ │ - strdeq r7, [r7], ip │ │ │ │ + umulleq r8, r7, ip, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ ldrdmi pc, [r8], r0 @ │ │ │ │ addlt r4, r5, r7, lsl #12 │ │ │ │ @@ -139063,15 +139023,15 @@ │ │ │ │ @ instruction: 0xf0134615 │ │ │ │ tstle r2, lr │ │ │ │ @ instruction: 0x06d24332 │ │ │ │ @ instruction: 0xf013d464 │ │ │ │ tstle r6, r0, ror r0 │ │ │ │ cmple pc, r0, lsl #24 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xa9884 │ │ │ │ + blcs 0xa97e4 │ │ │ │ @ instruction: 0xf8d7d15a │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, ip, r0 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ stmdacs r0, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r0], {77} @ 0x4d │ │ │ │ @@ -139081,60 +139041,60 @@ │ │ │ │ svceq 0x000cf016 │ │ │ │ cmneq r3, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ svclt 0x00089303 │ │ │ │ movwls r2, #4864 @ 0x1300 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - cdp2 0, 7, cr15, cr12, cr10, {4} │ │ │ │ + cdp2 0, 7, cr15, cr8, cr10, {4} │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - @ instruction: 0x4631fe79 │ │ │ │ + @ instruction: 0x4631fe75 │ │ │ │ ldrdge pc, [r0], -r7 │ │ │ │ andcs r4, r1, r0, lsl #13 │ │ │ │ - blx 0xfe955fbc │ │ │ │ + blx 0xff355f1c │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0914648 │ │ │ │ - blls 0x1167e0 │ │ │ │ + blls 0x116730 │ │ │ │ ldrtmi r4, [r3], #-1706 @ 0xfffff956 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ and r9, sp, r2, lsl #6 │ │ │ │ @ instruction: 0x3c019a01 │ │ │ │ cmnlt sl, #3997696 @ 0x3d0000 │ │ │ │ - b 0x113e88c │ │ │ │ + b 0x113e7ec │ │ │ │ @ instruction: 0xf7d70a03 │ │ │ │ - strtmi pc, [r9], -sp, lsl #21 │ │ │ │ + @ instruction: 0x4629fab5 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9c8f091 │ │ │ │ + @ instruction: 0xf9c4f091 │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ ldmdavs sp!, {r3, r4, r6, r7, r8, r9, sl, lr} │ │ │ │ andcs r4, r1, r1, asr r6 │ │ │ │ - blx 0xfe0d6000 │ │ │ │ + blx 0xfead5f60 │ │ │ │ strmi r4, [r2], -r9, lsr #12 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - andcs pc, r1, fp, asr sl @ │ │ │ │ + andcs pc, r1, r7, asr sl @ │ │ │ │ movweq pc, #12326 @ 0x3026 @ │ │ │ │ stccs 6, cr4, [r0], {49} @ 0x31 │ │ │ │ ldrdcs sp, [r1], -lr │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ - str pc, [r2, sp, lsl #16]! │ │ │ │ + @ instruction: 0xe7a2f813 │ │ │ │ movwls r4, #13852 @ 0x361c │ │ │ │ ldr r9, [r1, r1, lsl #6]! │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x1e9a38 │ │ │ │ + bl 0x1e9998 │ │ │ │ ldmdavs lr!, {r0, r3, r8, r9} │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ strtmi r0, [r9], -r1, lsl #10 │ │ │ │ - blx 0x16d6050 │ │ │ │ + blx 0xfe0d5fb0 │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf0914640 │ │ │ │ - @ instruction: 0x3c01fa33 │ │ │ │ + @ instruction: 0x3c01fa2f │ │ │ │ andcs sp, r1, pc, ror #5 │ │ │ │ movwcs lr, #2010 @ 0x7da │ │ │ │ movwls r9, #4867 @ 0x1303 │ │ │ │ svclt 0x0000e798 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvnseq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ @@ -139150,67 +139110,67 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r8, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - @ instruction: 0xf640fe27 │ │ │ │ + @ instruction: 0xf640fe23 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ @ instruction: 0xf08e6831 │ │ │ │ - @ instruction: 0xf08aff43 │ │ │ │ - @ instruction: 0xf8d6fdb7 │ │ │ │ + @ instruction: 0xf08aff3f │ │ │ │ + @ instruction: 0xf8d6fdb3 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ andcs r6, r0, r1, ror #17 │ │ │ │ - blx 0x5d60d8 │ │ │ │ + blx 0xfd6038 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - blmi 0x9d7c3c │ │ │ │ + blmi 0x9d7b8c │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2146 @ 0xfffff79e │ │ │ │ stmiapl fp, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r6, [pc], #-2081 @ 0x98198 │ │ │ │ + ldrmi r6, [pc], #-2081 @ 0x980f8 │ │ │ │ strls r4, [r0, -fp, lsr #8] │ │ │ │ movtlt fp, #43777 @ 0xab01 │ │ │ │ mvnsne pc, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r2], {139} @ 0x8b │ │ │ │ + ldc2 0, cr15, [lr], #556 @ 0x22c │ │ │ │ andcs r6, r0, r1, lsr #17 │ │ │ │ @ instruction: 0xf7d76834 │ │ │ │ - @ instruction: 0x4602f9f5 │ │ │ │ + @ instruction: 0x4602fa1d │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - mrc2 0, 7, pc, cr10, cr0, {4} │ │ │ │ + mrc2 0, 7, pc, cr6, cr0, {4} │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - ldr pc, [r6, r7, lsl #31]! │ │ │ │ + ldr pc, [r6, sp, lsl #31]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d22, d16, d0[5] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [sp, r1, lsr #25] @ │ │ │ │ + bfi pc, sp, #25, #5 @ │ │ │ │ orrcc pc, r8, sl, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r8], {139} @ 0x8b │ │ │ │ + ldc2 0, cr15, [r4], {139} @ 0x8b │ │ │ │ @ instruction: 0xf64ae7d4 │ │ │ │ vbic.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - strb pc, [fp, pc, lsl #25] @ │ │ │ │ - addeq r7, r7, lr, asr #27 │ │ │ │ + strb pc, [fp, fp, lsl #25] @ │ │ │ │ + addeq r7, r7, lr, ror #28 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r2, r5, r6, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfebef430 │ │ │ │ + bl 0xfebef390 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r3], r8 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r4, lr, lsl #6 │ │ │ │ ldrbeq r6, [r2], sl, asr #17 │ │ │ │ ldrmi fp, [r8], -r8, asr #30 │ │ │ │ @ instruction: 0xf8d0d409 │ │ │ │ @@ -139219,65 +139179,65 @@ │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdblt r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd83f0 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q9 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - @ instruction: 0xf640fd95 │ │ │ │ + @ instruction: 0xf640fd91 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ @ instruction: 0xf08e6839 │ │ │ │ - @ instruction: 0xf08afeb1 │ │ │ │ - @ instruction: 0x4605fd59 │ │ │ │ - stc2 0, cr15, [r2, #-552]! @ 0xfffffdd8 │ │ │ │ + @ instruction: 0xf08afead │ │ │ │ + @ instruction: 0x4605fd55 │ │ │ │ + ldc2 0, cr15, [lr, #-552] @ 0xfffffdd8 │ │ │ │ ldrdls pc, [r0], -r7 │ │ │ │ strmi r6, [r0], r1, ror #17 │ │ │ │ @ instruction: 0xf7d72001 │ │ │ │ - @ instruction: 0x4649f97f │ │ │ │ + strbmi pc, [r9], -r7, lsr #19 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8baf091 │ │ │ │ + @ instruction: 0xf8b6f091 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmib r4, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldmpl r2, {ip}^ │ │ │ │ ldmdbne r3, {r1, r2, r4, sl, lr}^ │ │ │ │ strbmi r9, [r2], #-1536 @ 0xfffffa00 │ │ │ │ movwlt fp, #35273 @ 0x89c9 │ │ │ │ cmnpne r8, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r2, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r3, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf960f7d7 │ │ │ │ + @ instruction: 0xf988f7d7 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - ldr pc, [r5, r5, ror #28]! │ │ │ │ + ldr pc, [r5, r1, ror #28]! │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cmnlt r8, r0, ror r7 │ │ │ │ msrvs (UNDEF: 96), sl │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - @ instruction: 0xe7e4fc13 │ │ │ │ + strb pc, [r4, pc, lsl #24]! @ │ │ │ │ tstpcc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [ip, fp, lsl #24] @ │ │ │ │ + ldrb pc, [ip, r7, lsl #24] @ │ │ │ │ mvnvc pc, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldrb pc, [r4, r3, lsl #24] @ │ │ │ │ - addeq r7, r7, r6, lsr #25 │ │ │ │ + @ instruction: 0xe7d4fbff │ │ │ │ + addeq r7, r7, r6, asr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef53c │ │ │ │ + bl 0xfebef49c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139290,51 +139250,51 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ mcr2 7, 3, pc, cr0, cr14, {7} @ │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - strmi pc, [r2], -r5, lsl #18 │ │ │ │ + strmi pc, [r2], -sp, lsr #18 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xf840f091 │ │ │ │ - stc2 0, cr15, [r2, #-552] @ 0xfffffdd8 │ │ │ │ + @ instruction: 0xf83cf091 │ │ │ │ + ldc2l 0, cr15, [lr], #552 @ 0x228 │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - cdp2 0, 1, cr15, cr14, cr14, {4} │ │ │ │ + cdp2 0, 1, cr15, cr10, cr14, {4} │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf8e2f7d7 │ │ │ │ + @ instruction: 0xf90af7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - @ instruction: 0x2001f8bd │ │ │ │ + @ instruction: 0x2001f8b9 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - ldr pc, [r5, sp, ror #28]! │ │ │ │ - umulleq r7, r7, sl, fp @ │ │ │ │ + @ instruction: 0xe7b5fe73 │ │ │ │ + addeq r7, r7, sl, lsr ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebef620 │ │ │ │ + bl 0xfebef580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-896] @ 0xfffffc80 │ │ │ │ stcvs 0, cr11, [r3], #-524 @ 0xfffffdf4 │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ stcvs 0, cr13, [r2], #348 @ 0x15c │ │ │ │ andne pc, r3, #134217731 @ 0x8000003 │ │ │ │ ldmdble r2, {r1, r9, fp, sp}^ │ │ │ │ @@ -139347,127 +139307,127 @@ │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r9, asr #32 │ │ │ │ stc2l 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ vcge.s8 d27, d23, d8 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2695 │ │ │ │ - stmdavs r9!, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r4, lsl #12 │ │ │ │ @ instruction: 0xf7d76837 │ │ │ │ - @ instruction: 0x4602f893 │ │ │ │ + @ instruction: 0x4602f8bb │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xffcef090 │ │ │ │ - ldc2 0, cr15, [r0], {138} @ 0x8a │ │ │ │ + @ instruction: 0xffcaf090 │ │ │ │ + stc2 0, cr15, [ip], {138} @ 0x8a │ │ │ │ @ instruction: 0xf6406831 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - stc2 0, cr15, [ip, #568]! @ 0x238 │ │ │ │ + stc2 0, cr15, [r8, #568]! @ 0x238 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smladls r0, pc, r4, r4 @ │ │ │ │ stmdavs r8, {r0, r1, r5, sl, lr} │ │ │ │ @ instruction: 0xf08b461a │ │ │ │ - stmdavs r9!, {r0, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r1, r5, lsr r8 │ │ │ │ - @ instruction: 0xf870f7d7 │ │ │ │ + @ instruction: 0xf898f7d7 │ │ │ │ strtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0914620 │ │ │ │ - andcs pc, r1, fp, asr #16 │ │ │ │ + andcs pc, r1, r7, asr #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf7fdbdf0 │ │ │ │ - @ instruction: 0xe7b5fdfb │ │ │ │ - @ instruction: 0x00877ab6 │ │ │ │ + ldr pc, [r5, r1, lsl #28]! │ │ │ │ + addeq r7, r7, r6, asr fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe569d44 │ │ │ │ + blvs 0xfe569ca4 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 5, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d054 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ qaddcs sp, r7, r0 │ │ │ │ stc2 7, cr15, [r6, #1016] @ 0x3f8 │ │ │ │ eorsle r2, r8, r0, lsl #16 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2 0, cr15, [r4], #-552 @ 0xfffffdd8 │ │ │ │ + ldc2 0, cr15, [r0], #-552 @ 0xfffffdd8 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r0, #-568] @ 0xfffffdc8 │ │ │ │ - blx 0xff1d477e │ │ │ │ + stc2l 0, cr15, [ip, #-568] @ 0xfffffdc8 │ │ │ │ + blx 0xff0d46de │ │ │ │ ldrdhi pc, [r0], -r6 │ │ │ │ stmiavs r1!, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7d72000 │ │ │ │ - strbmi pc, [r1], -r1, lsr #16 @ │ │ │ │ + strbmi pc, [r1], -r9, asr #16 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r2], #-576 @ 0xfffffdc0 │ │ │ │ + stc2l 0, cr15, [lr], #-576 @ 0xfffffdc0 │ │ │ │ vnmls.f64 d4, d13, d27 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdavs r1!, {r0, r1, r3, r6, r7, fp, ip, lr} │ │ │ │ strtmi r4, [fp], #-1055 @ 0xfffffbe1 │ │ │ │ - bllt 0x1efe184 │ │ │ │ + bllt 0x1efe0e4 │ │ │ │ @ instruction: 0xf64ab3c2 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmiavs r1!, {r0, r1, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdavs r4!, {sp} │ │ │ │ - @ instruction: 0xf802f7d7 │ │ │ │ + @ instruction: 0xf82af7d7 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf0904621 │ │ │ │ - andcs pc, r1, r7, lsl #26 │ │ │ │ + andcs pc, r1, r3, lsl #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale sl!, {r1, r9, fp, sp} │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd81f0 │ │ │ │ - str pc, [r7, r5, lsl #27]! │ │ │ │ + str pc, [r7, fp, lsl #27]! │ │ │ │ vrhadd.s8 d27, d26, d10 │ │ │ │ vmla.f d23, d0, d0[6] │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - bfc pc, (invalid: 21:14) @ │ │ │ │ + bfi pc, fp, (invalid: 21:14) @ │ │ │ │ tstpmi ip, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe654834 │ │ │ │ + blx 0xfe554794 │ │ │ │ @ instruction: 0xf64ae7c5 │ │ │ │ vsra.s64 q8, q10, #64 │ │ │ │ @ instruction: 0x461a0194 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldr pc, [ip, sp, lsl #21]! │ │ │ │ - addeq r7, r7, r8, ror #19 │ │ │ │ + ldr pc, [ip, r9, lsl #21]! │ │ │ │ + addeq r7, r7, r8, lsl #21 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbsvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r5, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebef834 │ │ │ │ + bl 0xfebef794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs sl, {r5, r6, r7, r8, r9, sl, fp} │ │ │ │ strmi fp, [ip], -r2, lsl #1 │ │ │ │ stmiavs sl, {r1, r4, r8, ip, sp, pc}^ │ │ │ │ cmnle r0, r0, lsl #20 │ │ │ │ movweq pc, #57363 @ 0xe013 @ │ │ │ │ ldmib r4, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ @@ -139478,64 +139438,64 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, sp, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 d29, d7, d24 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf08a2795 │ │ │ │ - strmi pc, [r6], -r3, ror #22 │ │ │ │ - blx 0x18d48ae │ │ │ │ + @ instruction: 0x4606fb5f │ │ │ │ + blx 0x17d480e │ │ │ │ @ instruction: 0xf8d768a1 │ │ │ │ strmi r8, [r5], -r0 │ │ │ │ @ instruction: 0xf7d62001 │ │ │ │ - strbmi pc, [r1], -r9, lsl #31 @ │ │ │ │ + @ instruction: 0x4641ffb1 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - mcr2 0, 6, pc, cr4, cr0, {4} @ │ │ │ │ - blcs 0xb272c │ │ │ │ + mcr2 0, 6, pc, cr0, cr0, {4} @ │ │ │ │ + blcs 0xb268c │ │ │ │ @ instruction: 0xf8d7d13c │ │ │ │ andcs r8, r1, r0 │ │ │ │ @ instruction: 0xf7d668e1 │ │ │ │ - @ instruction: 0x4641ff7b │ │ │ │ + strbmi pc, [r1], -r3, lsr #31 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - mrc2 0, 5, pc, cr6, cr0, {4} │ │ │ │ + mrc2 0, 5, pc, cr2, cr0, {4} │ │ │ │ vnmls.f64 d4, d13, d17 │ │ │ │ stmdavs r2!, {r4, r5, r6, r8, r9, sl, fp, ip}^ │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ stmiapl r9, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ strmi r1, [sp], #-2443 @ 0xfffff675 │ │ │ │ cmplt sl, #8, 8 @ 0x8000000 │ │ │ │ @ instruction: 0x11b8f24b │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ stmdavs r8, {r9, sp} │ │ │ │ - blx 0x15d4910 │ │ │ │ + blx 0x14d4870 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldc2l 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ + ldc2l 7, cr15, [r8], #1012 @ 0x3f4 │ │ │ │ @ instruction: 0x2000e7b1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xe7c7fcf9 │ │ │ │ + @ instruction: 0xe7c7fcf5 │ │ │ │ cmppcc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ stmdavs r8, {r0, ip, pc} │ │ │ │ @ instruction: 0xf08b9500 │ │ │ │ - andcs pc, r1, r9, lsr #20 │ │ │ │ + andcs pc, r1, r5, lsr #20 │ │ │ │ svclt 0x0000e7d3 │ │ │ │ - umulleq r7, r7, ip, r8 @ │ │ │ │ + addeq r7, r7, ip, lsr r9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139555,57 +139515,57 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [ip], {253} @ 0xfd │ │ │ │ + stc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0xffdd49ec │ │ │ │ + blx 0xffcd494c │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r0], {142} @ 0x8e │ │ │ │ - blx 0xfe1d49fc │ │ │ │ + stc2 0, cr15, [ip], {142} @ 0x8e │ │ │ │ + blx 0xfe0d495c │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xfe0d4a22 │ │ │ │ + blx 0x1fd4982 │ │ │ │ movwcs r2, #4634 @ 0x121a │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - cdp2 0, 5, cr15, cr8, cr15, {4} │ │ │ │ - blx 0x1e54a18 │ │ │ │ + cdp2 0, 5, cr15, cr4, cr15, {4} │ │ │ │ + blx 0x1d54978 │ │ │ │ ldrdge pc, [r0], -r5 │ │ │ │ strmi r6, [r1], r9, lsr #17 │ │ │ │ @ instruction: 0xf8d62000 │ │ │ │ @ instruction: 0xf7d68000 │ │ │ │ - @ instruction: 0x4602fed1 │ │ │ │ + @ instruction: 0x4602fef9 │ │ │ │ svceq 0x0000f1ba │ │ │ │ andcc sp, r2, #0 │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ - blx 0x854a56 │ │ │ │ - blx 0xfe654a40 │ │ │ │ + blx 0x7549b6 │ │ │ │ + blx 0xfe5549a0 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 q10, #8 @ 0x00000008 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ pkhbtmi r6, r0, fp, lsl #16 │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - ldmdavs r4!, {r0, r2, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs r4!, {r0, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - mcr2 7, 5, pc, cr12, cr6, {6} @ │ │ │ │ + mrc2 7, 6, pc, cr4, cr6, {6} │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - ldr pc, [r7, r7, lsl #29] │ │ │ │ - addeq r7, r7, r6, lsr r7 │ │ │ │ + ldr pc, [r7, r3, lsl #29] │ │ │ │ + ldrdeq r7, [r7], r6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4126c22 │ │ │ │ andsle r6, lr, r0, ror r3 │ │ │ │ @@ -139625,56 +139585,56 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461887f0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldc2 7, cr15, [r0], {253} @ 0xfd │ │ │ │ + ldc2 7, cr15, [r6], {253} @ 0xfd │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blx 0x1ad4b04 │ │ │ │ + blx 0x19d4a64 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ ldmdavs r1!, {r0, r1, r2, r9, sl, lr} │ │ │ │ - blx 0xfe1d4b22 │ │ │ │ - @ instruction: 0xf9f8f08a │ │ │ │ + blx 0xfe0d4a82 │ │ │ │ + @ instruction: 0xf9f4f08a │ │ │ │ @ instruction: 0x46046831 │ │ │ │ rsbsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0xffdd4b38 │ │ │ │ + blx 0xffcd4a98 │ │ │ │ andscs r2, sl, #67108864 @ 0x4000000 │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ - stc2l 0, cr15, [ip, #572] @ 0x23c │ │ │ │ - @ instruction: 0xf9eaf08a │ │ │ │ + stc2l 0, cr15, [r8, #572] @ 0x23c │ │ │ │ + @ instruction: 0xf9e6f08a │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf8d6fa1b │ │ │ │ + @ instruction: 0xf8d6fa17 │ │ │ │ stmiavs r9!, {sp, pc} │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - mcr2 7, 2, pc, cr4, cr6, {6} @ │ │ │ │ + mcr2 7, 3, pc, cr12, cr6, {6} @ │ │ │ │ @ instruction: 0x46024651 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - blmi 0x517f24 │ │ │ │ + blmi 0x517e74 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicscc pc, r4, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r4], #-2258 @ 0xfffff72e │ │ │ │ strls r4, [r1], #-1047 @ 0xfffffbe9 │ │ │ │ movweq lr, #39682 @ 0x9b02 │ │ │ │ strbmi r9, [r2], #-1792 @ 0xfffff900 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - stmdavs r9!, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r3, r4, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r6, r0, sp, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -r5, lsr #28 │ │ │ │ + strmi pc, [r2], -sp, asr #28 │ │ │ │ andcc fp, r2, #1073741825 @ 0x40000001 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0x1d4baa │ │ │ │ + blx 0xd4b0a │ │ │ │ svclt 0x0000e79a │ │ │ │ - addeq r7, r7, r8, lsr #12 │ │ │ │ + addeq r7, r7, r8, asr #13 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r2, r4, lsl #26 │ │ │ │ @ instruction: 0xf4136c23 │ │ │ │ @ instruction: 0xf0006270 │ │ │ │ @@ -139691,75 +139651,75 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, sl, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fe2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vhadd.s8 , , │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf08a2895 │ │ │ │ - stmdavs r9!, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r9!, {r0, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, r7, lsl #12 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ - stc2l 7, cr15, [r2, #856]! @ 0x358 │ │ │ │ + mcr2 7, 0, pc, cr10, cr6, {6} @ │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ cdp 6, 1, cr4, cr13, cr1, {1} │ │ │ │ @ instruction: 0xf090af70 │ │ │ │ - @ instruction: 0xf08afd1b │ │ │ │ - @ instruction: 0xf8d8f9dd │ │ │ │ + @ instruction: 0xf08afd17 │ │ │ │ + @ instruction: 0xf8d8f9d9 │ │ │ │ @ instruction: 0xf6401000 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ - blx 0xffed4c38 │ │ │ │ - msrmi SPSR_fs, #76, 4 @ 0xc0000004 │ │ │ │ + blx 0xffdd4b98 │ │ │ │ + orrscc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf08a78d8 │ │ │ │ - strmi pc, [r6], -r1, lsr #28 │ │ │ │ - @ instruction: 0xf964f08a │ │ │ │ + @ instruction: 0x4606fe1d │ │ │ │ + @ instruction: 0xf960f08a │ │ │ │ strmi r4, [r4], -r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ - bl 0x11a47c │ │ │ │ + bl 0x11a3dc │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ ldrtmi r4, [r1], -r2, lsl #8 │ │ │ │ @ instruction: 0xf08b6830 │ │ │ │ - blmi 0x8d6c30 │ │ │ │ + blmi 0x8d6b80 │ │ │ │ orrne pc, r4, r7, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, sl, asr r8 @ │ │ │ │ strbmi r1, [sl], #-2515 @ 0xfffff62d │ │ │ │ ldrmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08b6808 │ │ │ │ - blmi 0x716c10 │ │ │ │ + blmi 0x716b60 │ │ │ │ ldrbtmi r4, [fp], #-1585 @ 0xfffff9cf │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ ldmdbne r3, {r0, r1, sp} │ │ │ │ andls r4, r0, #1241513984 @ 0x4a000000 │ │ │ │ ldmdavs r0!, {r1, r3, r4, r9, sl, lr} │ │ │ │ - @ instruction: 0xf860f08b │ │ │ │ + @ instruction: 0xf85cf08b │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ andcs r6, r1, r9, ror #16 │ │ │ │ - ldc2 7, cr15, [r2, #856] @ 0x358 │ │ │ │ + ldc2 7, cr15, [sl, #856]! @ 0x358 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf0904638 │ │ │ │ - andcs pc, r1, sp, ror #26 │ │ │ │ + andcs pc, r1, r9, ror #26 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fd87f0 │ │ │ │ - usad8 r4, fp, fp │ │ │ │ - addeq r7, r7, r4, asr #10 │ │ │ │ - addeq r7, r7, r8, lsl r5 │ │ │ │ - strdeq r7, [r7], lr │ │ │ │ + str pc, [r4, r1, lsr #22] │ │ │ │ + addeq r7, r7, r4, ror #11 │ │ │ │ + @ instruction: 0x008775b8 │ │ │ │ + umulleq r7, r7, lr, r5 @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ @@ -139768,101 +139728,101 @@ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adchi pc, sp, r0 │ │ │ │ ldrdvs pc, [r8], r7 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r0 @ │ │ │ │ cdpcs 1, 0, cr13, cr0, cr8, {0} │ │ │ │ adchi pc, r5, r0, asr #32 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - blcs 0xaa3c8 │ │ │ │ + blcs 0xaa328 │ │ │ │ addshi pc, pc, r0, asr #32 │ │ │ │ ldrdne pc, [r8], #135 @ 0x87 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, r0, r0, r8 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r0, r0 │ │ │ │ svclt 0x00dc2e00 │ │ │ │ - beq 0xd4c6c │ │ │ │ + beq 0xd4bcc │ │ │ │ andsge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf014dd0e │ │ │ │ @ instruction: 0xf0000318 │ │ │ │ @ instruction: 0xf8d78092 │ │ │ │ - bls 0x4a4df4 │ │ │ │ - beq 0x114f54 │ │ │ │ + bls 0x4a4d54 │ │ │ │ + beq 0x114eb4 │ │ │ │ svceq 0x0018f012 │ │ │ │ uadd16mi fp, r3, r4 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldreq pc, [r0, -r7, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ - @ instruction: 0xf8bef08a │ │ │ │ + @ instruction: 0xf8baf08a │ │ │ │ @ instruction: 0xf08a4681 │ │ │ │ - @ instruction: 0x9001f8bb │ │ │ │ - @ instruction: 0xf8b8f08a │ │ │ │ + @ instruction: 0x9001f8b7 │ │ │ │ + @ instruction: 0xf8b4f08a │ │ │ │ @ instruction: 0xf08a4680 │ │ │ │ - @ instruction: 0xf640f91d │ │ │ │ + @ instruction: 0xf640f919 │ │ │ │ ldmdavs r9!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08e9005 │ │ │ │ - @ instruction: 0xf8d7fa39 │ │ │ │ + @ instruction: 0xf8d7fa35 │ │ │ │ strtmi fp, [r9], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -sp, lsl #26 @ │ │ │ │ + @ instruction: 0x4659fd35 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9a6f090 │ │ │ │ + @ instruction: 0xf9a2f090 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r9, r0, r0, lsl r9 │ │ │ │ - stc2 7, cr15, [r2, #-856] @ 0xfffffca8 │ │ │ │ + stc2 7, cr15, [sl, #-856]! @ 0xfffffca8 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - @ instruction: 0x9600f99b │ │ │ │ - blcs 0xbf7bc │ │ │ │ - blls 0x20d0ac │ │ │ │ - bls 0xea4dc │ │ │ │ + @ instruction: 0x9600f997 │ │ │ │ + blcs 0xbf71c │ │ │ │ + blls 0x20d00c │ │ │ │ + bls 0xea43c │ │ │ │ cdpls 6, 0, cr4, cr2, cr0, {2} │ │ │ │ @ instruction: 0xf8d747b0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrbmi pc, [r9], -sp, ror #25 @ │ │ │ │ + @ instruction: 0x4659fd15 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9f2f090 │ │ │ │ - blcs 0xbf7d8 │ │ │ │ - blcc 0x10ccb4 │ │ │ │ - bl 0x33d7e0 │ │ │ │ + @ instruction: 0xf9eef090 │ │ │ │ + blcs 0xbf738 │ │ │ │ + blcc 0x10cc14 │ │ │ │ + bl 0x33d740 │ │ │ │ @ instruction: 0xf8d70305 │ │ │ │ andcs fp, r0, r0 │ │ │ │ streq pc, [r2, #-867] @ 0xfffffc9d │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ vmax.u32 d20, d3, d25 │ │ │ │ @ instruction: 0xf7d60402 │ │ │ │ - @ instruction: 0x4659fcd5 │ │ │ │ + @ instruction: 0x4659fcfd │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf96ef090 │ │ │ │ - blcs 0xbf818 │ │ │ │ - bls 0x4ccf4c │ │ │ │ + @ instruction: 0xf96af090 │ │ │ │ + blcs 0xbf778 │ │ │ │ + bls 0x4cceac │ │ │ │ @ instruction: 0xf8d72000 │ │ │ │ ldrmi fp, [r3], #-0 │ │ │ │ andeq pc, r2, #-1946157055 @ 0x8c000001 │ │ │ │ @ instruction: 0x46119210 │ │ │ │ - stc2l 7, cr15, [r2], {214} @ 0xd6 │ │ │ │ + stc2l 7, cr15, [sl], #856 @ 0x358 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0909801 │ │ │ │ - blls 0x197198 │ │ │ │ + blls 0x1970e8 │ │ │ │ sbcle r2, r0, r0, lsl #22 │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r0, r1, lsr #12 │ │ │ │ - ldc2 7, cr15, [r4], #856 @ 0x358 │ │ │ │ + ldc2l 7, cr15, [ip], {214} @ 0xd6 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf0904640 │ │ │ │ - ldr pc, [r4, sp, asr #18]! │ │ │ │ + ldr pc, [r4, r9, asr #18]! │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ shsub8mi r8, r8, r0 │ │ │ │ - blx 0x1256c54 │ │ │ │ + blx 0x13d6bb4 │ │ │ │ @ instruction: 0x461ee75f │ │ │ │ movwls r4, #18074 @ 0x469a │ │ │ │ svclt 0x0000e774 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ @@ -139886,93 +139846,93 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r8, r0 │ │ │ │ - blx 0x256cd4 │ │ │ │ + blx 0x3d6c34 │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c34628 │ │ │ │ - stmdbvs r3!, {r0, r1, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xaa6f4 │ │ │ │ + stmdbvs r3!, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xaa654 │ │ │ │ @ instruction: 0xf895d15a │ │ │ │ ldrhlt r3, [r3, -r2] │ │ │ │ - blcs 0x3f2f8c │ │ │ │ + blcs 0x3f2eec │ │ │ │ @ instruction: 0xf089d05b │ │ │ │ - cdpcs 15, 0, cr15, cr0, cr11, {7} │ │ │ │ + cdpcs 15, 0, cr15, cr0, cr7, {7} │ │ │ │ stclle 6, cr4, [r2, #-516] @ 0xfffffdfc │ │ │ │ - beq 0xcd562c │ │ │ │ - bcs 0xfe615814 │ │ │ │ + beq 0xcd558c │ │ │ │ + bcs 0xfe615774 │ │ │ │ @ instruction: 0xf04f2700 │ │ │ │ ands r0, lr, r2, ror #23 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x10d6c4a │ │ │ │ + blx 0x1d56baa │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r0, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2 7, cr15, [r2], #-856 @ 0xfffffca8 │ │ │ │ + mrrc2 7, 13, pc, sl, cr6 @ │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - andcs pc, r4, #901120 @ 0xdc000 │ │ │ │ + andcs pc, r4, #835584 @ 0xcc000 │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08e3701 │ │ │ │ - adcsmi pc, lr, #1261568 @ 0x134000 │ │ │ │ + adcsmi pc, lr, #1196032 @ 0x124000 │ │ │ │ stmdavs r0!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r1, r6, r9, sl, lr} │ │ │ │ stmdbvs r1!, {r2, r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - ldc2 7, cr15, [sl], {214} @ 0xd6 │ │ │ │ + mcrr2 7, 13, pc, r2, cr6 @ │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf0904648 │ │ │ │ - @ instruction: 0xf8cdf8b3 │ │ │ │ + @ instruction: 0xf8cdf8af │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - ldc2l 7, cr15, [ip, #-792] @ 0xfffffce8 │ │ │ │ + stc2 7, cr15, [lr, #792] @ 0x318 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, ip, sp, pc}^ │ │ │ │ stmiavs r1!, {r0, r1, r4, r6, r8, r9, fp, ip, sp, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - blx 0xc56cb2 │ │ │ │ - @ instruction: 0xf7c54628 │ │ │ │ - @ instruction: 0xe782ffdb │ │ │ │ + blx 0x18d6c12 │ │ │ │ + @ instruction: 0xf7c64628 │ │ │ │ + str pc, [r2, sp, lsl #16] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - @ instruction: 0xf91cf08e │ │ │ │ + @ instruction: 0xf918f08e │ │ │ │ stmdavs r3!, {r0, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ adcle r2, r0, r0, lsl #22 │ │ │ │ vnmls.f64 d4, d13, d15 │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - str pc, [r8, r3, lsr #29] │ │ │ │ + @ instruction: 0xe788fe9f │ │ │ │ @ instruction: 0x464100b2 │ │ │ │ @ instruction: 0x46404252 │ │ │ │ - @ instruction: 0xf8faf08e │ │ │ │ + @ instruction: 0xf8f6f08e │ │ │ │ svclt 0x0000e7cd │ │ │ │ - addeq r7, r7, lr, lsl #3 │ │ │ │ + addeq r7, r7, lr, lsr #4 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ rsbvs pc, r0, #318767104 @ 0x13000000 │ │ │ │ push {r0, r2, r4, r6, ip, lr, pc} │ │ │ │ vst4. {d20,d22,d24,d26}, [pc :256], r0 │ │ │ │ - bl 0xfebf0018 │ │ │ │ + bl 0xfebeff78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r0, ror #31 │ │ │ │ @ instruction: 0xf013460c │ │ │ │ tstle r2, lr, lsl #6 │ │ │ │ ldrbeq r6, [r1], sl, lsl #16 │ │ │ │ @ instruction: 0xf8d0d44c │ │ │ │ vmla.i , , d0[2] │ │ │ │ @@ -139981,146 +139941,146 @@ │ │ │ │ orrlt pc, r8, #16384 @ 0x4000 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff74f089 │ │ │ │ + @ instruction: 0xff70f089 │ │ │ │ @ instruction: 0x46056837 │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ - blx 0xfe856dc2 │ │ │ │ + blx 0xff256d22 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf0904628 │ │ │ │ - @ instruction: 0xf089fad9 │ │ │ │ - ldmdavs r1!, {r0, r1, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089fad5 │ │ │ │ + ldmdavs r1!, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08e4607 │ │ │ │ - @ instruction: 0x4640f8b7 │ │ │ │ - blx 0xff9d50b2 │ │ │ │ - blcs 0x273118 │ │ │ │ + @ instruction: 0x4640f8b3 │ │ │ │ + blx 0xff8d5012 │ │ │ │ + blcs 0x273078 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0x23b9a591 │ │ │ │ - @ instruction: 0xf926f7fd │ │ │ │ + @ instruction: 0xf92cf7fd │ │ │ │ bicle r2, sp, r0, lsl #16 │ │ │ │ andlt r2, r2, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x461081f0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blmi 0x173969c │ │ │ │ + blmi 0x17395fc │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x71acf649 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [r8], #-2259 @ 0xfffff72d │ │ │ │ andls r4, r0, pc, lsl r4 │ │ │ │ strls r4, [r1, -fp, lsr #8] │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 4, cr15, cr6, cr10, {4} │ │ │ │ + cdp2 0, 4, cr15, cr2, cr10, {4} │ │ │ │ andcs r6, r1, r1, lsr #16 │ │ │ │ @ instruction: 0xf7d66834 │ │ │ │ - strmi pc, [r2], -sp, asr #22 │ │ │ │ + @ instruction: 0x4602fb75 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ - blx 0xad5156 │ │ │ │ - blmi 0x13d2e30 │ │ │ │ + blx 0x9d50b6 │ │ │ │ + blmi 0x13d2d90 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstpcs r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f2c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98e8c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 2, cr15, cr8, cr10, {4} │ │ │ │ - blmi 0x1192ec0 │ │ │ │ + cdp2 0, 2, cr15, cr4, cr10, {4} │ │ │ │ + blmi 0x1192e20 │ │ │ │ svccs 0x0070ee1d │ │ │ │ orrne pc, r0, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f54 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98eb4 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 1, cr15, cr4, cr10, {4} │ │ │ │ - blmi 0xf52e98 │ │ │ │ + cdp2 0, 1, cr15, cr0, cr10, {4} │ │ │ │ + blmi 0xf52df8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnseq pc, r8, asr #12 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98f7c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98edc │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - cdp2 0, 0, cr15, cr0, cr10, {4} │ │ │ │ - blmi 0xd12e70 │ │ │ │ + ldc2l 0, cr15, [ip, #552]! @ 0x228 │ │ │ │ + blmi 0xd12dd0 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpeq r8, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fa4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f04 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [ip, #552]! @ 0x228 │ │ │ │ - blmi 0xad2e48 │ │ │ │ + stc2l 0, cr15, [r8, #552]! @ 0x228 │ │ │ │ + blmi 0xad2da8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ @ instruction: 0x11bcf24a │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98fcc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f2c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2l 0, cr15, [r8, #552] @ 0x228 │ │ │ │ - blmi 0x892e20 │ │ │ │ + ldc2l 0, cr15, [r4, #552] @ 0x228 │ │ │ │ + blmi 0x892d80 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpne r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x98ff4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f54 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r4, #552] @ 0x228 │ │ │ │ - blmi 0x652df8 │ │ │ │ + stc2l 0, cr15, [r0, #552] @ 0x228 │ │ │ │ + blmi 0x652d58 │ │ │ │ svccs 0x0070ee1d │ │ │ │ teqpeq r0, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9901c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x98f7c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, fp, lsr #8 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - ldc2 0, cr15, [r0, #552]! @ 0x228 │ │ │ │ + stc2 0, cr15, [ip, #552]! @ 0x228 │ │ │ │ andcs lr, r0, r8, ror #14 │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + msrpl R8_fiq, r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ adcsmi pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xff18f1a1 │ │ │ │ - addeq r7, r7, r4, ror r0 │ │ │ │ + @ instruction: 0xff14f1a1 │ │ │ │ + addeq r7, r7, r4, lsl r1 │ │ │ │ + ldrdeq r7, [r7], r8 │ │ │ │ + strheq r7, [r7], r0 │ │ │ │ + addeq r7, r7, r8, lsl #1 │ │ │ │ + addeq r7, r7, r0, rrx │ │ │ │ addeq r7, r7, r8, lsr r0 │ │ │ │ addeq r7, r7, r0, lsl r0 │ │ │ │ addeq r6, r7, r8, ror #31 │ │ │ │ - addeq r6, r7, r0, asr #31 │ │ │ │ - umulleq r6, r7, r8, pc @ │ │ │ │ - addeq r6, r7, r0, ror pc │ │ │ │ - addeq r6, r7, r8, asr #30 │ │ │ │ - eorseq r9, r3, r4, ror #22 │ │ │ │ + mlaseq r3, r4, sl, r9 │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ mvneq pc, #19 │ │ │ │ ldrmi sp, [r8], -r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -140135,149 +140095,149 @@ │ │ │ │ ldmib r4, {r3, r7, r8, r9, ip, sp, pc}^ │ │ │ │ vhsub.s8 d19, d7, d1 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ bfieq r2, r5, #11, #8 │ │ │ │ @ instruction: 0xf1c3bf4c │ │ │ │ @ instruction: 0xf1c30820 │ │ │ │ @ instruction: 0xf0890810 │ │ │ │ - stmdavs pc!, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdavs pc!, {r0, r3, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ stmdavs r1!, {r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d62000 │ │ │ │ - ldrtmi pc, [r9], -fp, ror #20 @ │ │ │ │ + @ instruction: 0x4639fa93 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xff04f08f │ │ │ │ - cdp2 0, 6, cr15, cr8, cr9, {4} │ │ │ │ + @ instruction: 0xff00f08f │ │ │ │ + cdp2 0, 6, cr15, cr4, cr9, {4} │ │ │ │ @ instruction: 0xf6406829 │ │ │ │ strmi r7, [r7], -r8, ror #4 │ │ │ │ - @ instruction: 0xff84f08d │ │ │ │ + @ instruction: 0xff80f08d │ │ │ │ @ instruction: 0xf08a4640 │ │ │ │ - stmiavs r3!, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d2, d0, d7 │ │ │ │ ldm pc, {r0, r3, r6, r7, pc}^ @ │ │ │ │ svcmi 0x003bf003 │ │ │ │ svcls 0x008b7763 │ │ │ │ @ instruction: 0xf7fc13b3 │ │ │ │ - stmdacs r0, {r0, r1, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r1, sp, asr #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5f │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d0, d0[0] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x99138 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x99098 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r1, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - blx 0xb570a8 │ │ │ │ + blx 0x1557008 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4621 │ │ │ │ - andcs pc, r1, pc, lsr #30 │ │ │ │ + andcs pc, r1, fp, lsr #30 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vnmla.f64 d4, d13, d12 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vorr.i32 d20, #4 @ 0x00000004 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe7d6fcfb │ │ │ │ + @ instruction: 0xe7d6fcf7 │ │ │ │ vnmla.f64 d4, d13, d3 │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vsra.s64 d19, d0, #64 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - strb pc, [r2, r7, ror #25] @ │ │ │ │ + strb pc, [r2, r3, ror #25] @ │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 , q0, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - sbfx pc, r3, #25, #15 │ │ │ │ + str pc, [lr, pc, asr #25]! │ │ │ │ vmov.s16 r4, d13[0] │ │ │ │ @ instruction: 0xf6482f70 │ │ │ │ vaddw.s8 q9, q8, d8 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe79afcbf │ │ │ │ + @ instruction: 0xe79afcbb │ │ │ │ vnmls.f64 d4, d13, d24 │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d16, d0[3] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - str pc, [r6, fp, lsr #25] │ │ │ │ + str pc, [r6, r7, lsr #25] │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d19, d0, d0[2] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - @ instruction: 0xe772fc97 │ │ │ │ + @ instruction: 0xe772fc93 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vmla.f d18, d16, d0[1] │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r8], #-1055 @ 0xfffffbe1 │ │ │ │ ldrtmi r9, [r3], #-1793 @ 0xfffff8ff │ │ │ │ ldrmi r9, [sl], -r0 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - ldrb pc, [lr, -r3, lsl #25] @ │ │ │ │ + @ instruction: 0xe75efc7f │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vsra.s64 , q12, #64 │ │ │ │ - blmi 0x35974c │ │ │ │ + vaddw.s8 , q0, d24 │ │ │ │ + blmi 0x3596ac │ │ │ │ @ instruction: 0xf6409000 │ │ │ │ @ instruction: 0xf1a1427a │ │ │ │ - svclt 0x0000fdeb │ │ │ │ + svclt 0x0000fde7 │ │ │ │ + addeq r6, r7, lr, asr #29 │ │ │ │ + addeq r6, r7, lr, ror lr │ │ │ │ + addeq r6, r7, r6, asr lr │ │ │ │ addeq r6, r7, lr, lsr #28 │ │ │ │ + addeq r6, r7, r6, lsl #28 │ │ │ │ ldrdeq r6, [r7], lr │ │ │ │ @ instruction: 0x00876db6 │ │ │ │ addeq r6, r7, lr, lsl #27 │ │ │ │ - addeq r6, r7, r6, ror #26 │ │ │ │ - addeq r6, r7, lr, lsr sp │ │ │ │ - addeq r6, r7, r6, lsl sp │ │ │ │ - addeq r6, r7, lr, ror #25 │ │ │ │ - eorseq r9, r3, r8, ror fp │ │ │ │ + eorseq r9, r3, r8, lsr #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r2, lsl #26 │ │ │ │ - blvs 0xfe56ab0c │ │ │ │ + blvs 0xfe56aa6c │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 3, sp, r3, cr12 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ @ instruction: 0xf8d0d03e │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ tstcs r0, r1, asr #32 │ │ │ │ @@ -140285,318 +140245,318 @@ │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcc lr, r1, #212, 18 @ 0x350000 │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ svclt 0x004c07d2 │ │ │ │ stmdaeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - stc2l 0, cr15, [r0], #548 @ 0x224 │ │ │ │ + ldc2l 0, cr15, [ip], {137} @ 0x89 │ │ │ │ strmi r6, [r6], -pc, lsr #16 │ │ │ │ andcs r6, r0, r1, lsr #16 │ │ │ │ - @ instruction: 0xf93ef7d6 │ │ │ │ + @ instruction: 0xf966f7d6 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf089fdd7 │ │ │ │ - stmdavs r9!, {r0, r1, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf089fdd3 │ │ │ │ + stmdavs r9!, {r0, r1, r2, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08d4607 │ │ │ │ - @ instruction: 0x4640fe57 │ │ │ │ - @ instruction: 0xf984f08a │ │ │ │ - blcs 0x2735d8 │ │ │ │ + @ instruction: 0x4640fe53 │ │ │ │ + @ instruction: 0xf980f08a │ │ │ │ + blcs 0x273538 │ │ │ │ sbchi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stclvc 5, cr5, [r9, #-260]! @ 0xfffffefc │ │ │ │ adcscs sl, r9, #608174080 @ 0x24400000 │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ stmiale r0, {r1, r9, fp, sp}^ │ │ │ │ andlt r4, r2, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc81f0 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x2001d1be │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xee1d4b5a │ │ │ │ vrecps.f32 q9, q5, q8 │ │ │ │ vorr.i32 q10, #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - ldrmi r4, [pc], #-1048 @ 0x993b0 │ │ │ │ + ldrmi r4, [pc], #-1048 @ 0x99310 │ │ │ │ ldrtmi r9, [r3], #-0 │ │ │ │ ldrmi r9, [sl], -r1, lsl #14 │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs ip!, {sp} │ │ │ │ - @ instruction: 0xf8eef7d6 │ │ │ │ + @ instruction: 0xf916f7d6 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4621 │ │ │ │ - strdcs pc, [r1], -r3 │ │ │ │ - blmi 0x13d3330 │ │ │ │ + andcs pc, r1, pc, ror #27 │ │ │ │ + blmi 0x13d3290 │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnsvc pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x993ec │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9934c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xff2d5626 │ │ │ │ - blmi 0x119337c │ │ │ │ + blx 0xff1d5586 │ │ │ │ + blmi 0x11932dc │ │ │ │ svccs 0x0070ee1d │ │ │ │ mvnvs pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99414 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99374 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfedd564e │ │ │ │ - blmi 0xf53354 │ │ │ │ + blx 0xfecd55ae │ │ │ │ + blmi 0xf532b4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmnpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9943c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9939c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe8d5676 │ │ │ │ - blmi 0xd1332c │ │ │ │ + blx 0xfe7d55d6 │ │ │ │ + blmi 0xd1328c │ │ │ │ svccs 0x0070ee1d │ │ │ │ msrvs (UNDEF: 104), r8 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x99464 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993c4 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0xfe3d569e │ │ │ │ - blmi 0xad3304 │ │ │ │ + blx 0xfe2d55fe │ │ │ │ + blmi 0xad3264 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, ip, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9948c │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x993ec │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x1ed56c6 │ │ │ │ - blmi 0x8932dc │ │ │ │ + blx 0x1dd5626 │ │ │ │ + blmi 0x89323c │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmpppl r8, sl, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994b4 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x99414 │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x19d56ee │ │ │ │ - blmi 0x6532b4 │ │ │ │ + blx 0x18d564e │ │ │ │ + blmi 0x653214 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicsmi pc, r4, sl, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x994dc │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9943c │ │ │ │ smladls r1, r8, r4, r4 │ │ │ │ andls r4, r0, r3, lsr r4 │ │ │ │ stmdavs r8, {r1, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x14d5716 │ │ │ │ + blx 0x13d5676 │ │ │ │ andcs lr, r0, r7, ror #14 │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + msrpl R8_fiq, r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, sl, lsl #22 │ │ │ │ submi pc, r2, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r8], #644 @ 0x284 │ │ │ │ - @ instruction: 0x00876bb6 │ │ │ │ + ldc2 1, cr15, [r4], #644 @ 0x284 │ │ │ │ + addeq r6, r7, r6, asr ip │ │ │ │ + addeq r6, r7, r8, lsl ip │ │ │ │ + strdeq r6, [r7], r0 │ │ │ │ + addeq r6, r7, r8, asr #23 │ │ │ │ + addeq r6, r7, r0, lsr #23 │ │ │ │ addeq r6, r7, r8, ror fp │ │ │ │ addeq r6, r7, r0, asr fp │ │ │ │ addeq r6, r7, r8, lsr #22 │ │ │ │ - addeq r6, r7, r0, lsl #22 │ │ │ │ - ldrdeq r6, [r7], r8 │ │ │ │ - @ instruction: 0x00876ab0 │ │ │ │ - addeq r6, r7, r8, lsl #21 │ │ │ │ - eorseq r9, r3, ip, lsl #23 │ │ │ │ + ldrhteq r9, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r2, #-84] @ 0xffffffac │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ mcrls 12, 0, r6, cr14, cr3, {4} │ │ │ │ movwne pc, #13251 @ 0x33c3 @ │ │ │ │ vqdmulh.s d18, d0, d2 │ │ │ │ mcrcs 0, 0, r8, cr3, cr6, {5} │ │ │ │ addshi pc, sp, r0 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ @ instruction: 0xf64980bc │ │ │ │ - vbic.i32 d19, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q9, d0, d0[4] │ │ │ │ strmi r0, [fp], #-819 @ 0xfffffccd │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ @ instruction: 0x7070f893 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlatbcs r0, fp, r0, r8 │ │ │ │ stc2l 7, cr15, [r2, #-1012]! @ 0xfffffc0c │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0xf0002e01 │ │ │ │ vhadd.s8 q12, , q8 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640fc0d │ │ │ │ + @ instruction: 0xf640fc09 │ │ │ │ strmi r7, [r1], r8, ror #4 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - stc2 0, cr15, [r8, #-564]! @ 0xfffffdcc │ │ │ │ + stc2 0, cr15, [r4, #-564]! @ 0xfffffdcc │ │ │ │ vmax.f32 d2, d0, d5 │ │ │ │ vhadd.s8 q12, q14, │ │ │ │ - vqdmlal.s q10, d0, d0[7] │ │ │ │ + vrsra.s64 d19, d12, #64 │ │ │ │ mrc 3, 0, r0, cr13, cr3, {1} │ │ │ │ ldclpl 15, cr11, [r8, #448] @ 0x1c0 │ │ │ │ - @ instruction: 0xf84cf08a │ │ │ │ + @ instruction: 0xf848f08a │ │ │ │ @ instruction: 0xf0894680 │ │ │ │ - blmi 0x1dd83fc │ │ │ │ + blmi 0x1dd834c │ │ │ │ ldrbtmi r4, [fp], #-1543 @ 0xfffff9f9 │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x1215d8 │ │ │ │ + bl 0x121538 │ │ │ │ vcgt.s8 d16, d8, d8 │ │ │ │ vmul.i d21, d16, d0[5] │ │ │ │ - bl 0x11b828 │ │ │ │ + bl 0x11b788 │ │ │ │ tstls r0, r9, lsl #2 │ │ │ │ strbmi r4, [r1], -r2, lsl #8 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ - blx 0xfea55810 │ │ │ │ + blx 0xfe955770 │ │ │ │ rsbsle r2, sp, r3, lsl #28 │ │ │ │ - blx 0x1e55816 │ │ │ │ + blx 0x1d55776 │ │ │ │ @ instruction: 0xf0899002 │ │ │ │ - @ instruction: 0xf8dafb73 │ │ │ │ + @ instruction: 0xf8dafb6f │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ andcs r4, r0, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59203 │ │ │ │ - strmi pc, [r2], -pc, asr #31 │ │ │ │ + @ instruction: 0x4602fff7 │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ - stc2l 0, cr15, [r8], #-572 @ 0xfffffdc4 │ │ │ │ + stc2l 0, cr15, [r4], #-572 @ 0xfffffdc4 │ │ │ │ vmlscs.f64 d4, d1, d16 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, fp, asr r8 @ │ │ │ │ - bl 0x100228 │ │ │ │ + bl 0x100188 │ │ │ │ strmi r0, [fp], #-517 @ 0xfffffdfb │ │ │ │ tstls r0, r9, asr #8 │ │ │ │ @ instruction: 0xf647bf0b │ │ │ │ @ instruction: 0xf647218c │ │ │ │ vaddw.s8 q9, q0, d8 │ │ │ │ vsra.s64 d16, d4, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - blx 0x1f55868 │ │ │ │ + blx 0x1e557c8 │ │ │ │ @ instruction: 0xf8da4621 │ │ │ │ andcs r4, r0, r0 │ │ │ │ - @ instruction: 0xffacf7d5 │ │ │ │ + @ instruction: 0xffd4f7d5 │ │ │ │ strtmi r4, [r1], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4628 │ │ │ │ - blmi 0x14d891c │ │ │ │ + blmi 0x14d886c │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, fp, asr r8 @ │ │ │ │ strbmi r1, [ip], #-2531 @ 0xfffff61d │ │ │ │ strls r4, [r0], #-1562 @ 0xfffff9e6 │ │ │ │ - blx 0x18558a0 │ │ │ │ + blx 0x1755800 │ │ │ │ andlt r2, r5, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldcvs 15, cr8, [r2], {240} @ 0xf0 │ │ │ │ cmnpvs r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ @ instruction: 0xf012d008 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ - b 0x1205418 │ │ │ │ + b 0x1205378 │ │ │ │ ldrbeq r0, [r2], r4, lsl #4 │ │ │ │ svcge 0x0059f57f │ │ │ │ andlt r4, r5, r8, lsl r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ - blvs 0xfe593424 │ │ │ │ + ldc2 7, cr15, [r4, #-1008] @ 0xfffffc10 │ │ │ │ + blvs 0xfe593384 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr3 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x003bf47f │ │ │ │ @ instruction: 0xe7e04618 │ │ │ │ - blx 0xbd5912 │ │ │ │ + blx 0xad5872 │ │ │ │ @ instruction: 0xf0894606 │ │ │ │ - @ instruction: 0xf8dafb29 │ │ │ │ + @ instruction: 0xf8dafb25 │ │ │ │ strtmi r3, [r9], -r0 │ │ │ │ andcs r4, r1, r5, lsl #12 │ │ │ │ @ instruction: 0xf7d59302 │ │ │ │ - stmdbls r2, {r0, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r2, {r0, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 8, cr15, cr12, cr15, {4} │ │ │ │ + cdp2 0, 8, cr15, cr8, cr15, {4} │ │ │ │ @ instruction: 0xf6474b23 │ │ │ │ vaddw.s8 , q8, d4 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ @ instruction: 0xf85b681b │ │ │ │ - bl 0x12172c │ │ │ │ + bl 0x12168c │ │ │ │ andls r0, r0, r9 │ │ │ │ strtmi r1, [sl], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf08a6808 │ │ │ │ - strtmi pc, [r1], -r3, lsl #20 │ │ │ │ + @ instruction: 0x4621f9ff │ │ │ │ ldrdmi pc, [r0], -sl │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4602ff35 │ │ │ │ + @ instruction: 0x4602ff5d │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff10f08f │ │ │ │ + @ instruction: 0xff0cf08f │ │ │ │ vabd.s8 d30, d23, d7 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0892a95 │ │ │ │ - @ instruction: 0xf640fb2d │ │ │ │ + @ instruction: 0xf640fb29 │ │ │ │ strmi r7, [r1], ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -sl │ │ │ │ - mcrr2 0, 8, pc, r8, cr13 @ │ │ │ │ + mcrr2 0, 8, pc, r4, cr13 @ │ │ │ │ @ instruction: 0xf892e71e │ │ │ │ @ instruction: 0xf0022047 │ │ │ │ - bcs 0x119fa8 │ │ │ │ + bcs 0x119f08 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr5, cr15, {1} │ │ │ │ @ instruction: 0xe79a4618 │ │ │ │ - bicmi pc, r0, sp, asr #4 │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorsvs pc, ip, r4, asr #12 │ │ │ │ + rsbpl pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d6 │ │ │ │ @ instruction: 0xf1d81287 │ │ │ │ - svclt 0x0000fcc3 │ │ │ │ - umulleq r6, r7, sl, r9 │ │ │ │ - addeq r6, r7, r8, asr #18 │ │ │ │ - strdeq r6, [r7], r8 │ │ │ │ - addeq r6, r7, r6, asr #16 │ │ │ │ - eorseq r9, r3, r4, lsr #23 │ │ │ │ + svclt 0x0000fcbb │ │ │ │ + addeq r6, r7, sl, lsr sl │ │ │ │ + addeq r6, r7, r8, ror #19 │ │ │ │ + umulleq r6, r7, r8, r9 │ │ │ │ + addeq r6, r7, r6, ror #17 │ │ │ │ + ldrsbteq r9, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r3, #-116] @ 0xffffff8c │ │ │ │ ldrmi fp, [r4], -r7, lsl #1 │ │ │ │ ldcvs 6, cr4, [fp], {7} │ │ │ │ umaalcs pc, r4, sp, r8 @ │ │ │ │ rsbsvs pc, r0, r3, lsl r4 @ │ │ │ │ andls r9, r3, #-2147483648 @ 0x80000000 │ │ │ │ adcshi pc, r8, r0 │ │ │ │ andeq pc, lr, r3, lsl r0 @ │ │ │ │ - bls 0x4cdbec │ │ │ │ + bls 0x4cdb4c │ │ │ │ @ instruction: 0x4322432a │ │ │ │ @ instruction: 0xf10006d2 │ │ │ │ @ instruction: 0xf8d780af │ │ │ │ @ instruction: 0xf01360a8 │ │ │ │ tstle r8, r0, ror r0 │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf8d780a7 │ │ │ │ @@ -140612,108 +140572,108 @@ │ │ │ │ mcrcs 0, 0, r8, cr0, cr2, {4} │ │ │ │ @ instruction: 0xf04fbfdc │ │ │ │ @ instruction: 0xf8cd0a00 │ │ │ │ ldcle 0, cr10, [r0, #-64] @ 0xffffffc0 │ │ │ │ movweq pc, #49172 @ 0xc014 @ │ │ │ │ addshi pc, r4, r0 │ │ │ │ ldrdcc pc, [ip], r7 @ │ │ │ │ - b 0x1480078 │ │ │ │ + b 0x147ffd8 │ │ │ │ @ instruction: 0xf0120a63 │ │ │ │ @ instruction: 0xf10a0f0c │ │ │ │ svclt 0x000c0a01 │ │ │ │ ldrbmi r2, [r3], -r0, lsl #6 │ │ │ │ vcgt.s8 d25, d7, d4 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0892795 │ │ │ │ - @ instruction: 0x4681fa77 │ │ │ │ - blx 0x1dd5a80 │ │ │ │ + @ instruction: 0x4681fa73 │ │ │ │ + blx 0x1cd59e0 │ │ │ │ @ instruction: 0xf0899001 │ │ │ │ - @ instruction: 0x4680fa71 │ │ │ │ - blx 0xfe955a8c │ │ │ │ + strmi pc, [r0], sp, ror #20 │ │ │ │ + blx 0xfe8559ec │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r5, r9, lsr r8 │ │ │ │ - blx 0xff055aaa │ │ │ │ + blx 0xfef55a0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r9, lsr #12 │ │ │ │ - mrc2 7, 4, pc, cr2, cr5, {6} │ │ │ │ + mrc2 7, 5, pc, cr10, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - @ instruction: 0xf8d7fdcd │ │ │ │ + @ instruction: 0xf8d7fdc9 │ │ │ │ ldmdbls r0, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -r7, lsl #29 @ │ │ │ │ + ldrbmi pc, [r9], -pc, lsr #29 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - stc2l 0, cr15, [r2, #572] @ 0x23c │ │ │ │ - blls 0x17f0a4 │ │ │ │ + ldc2 0, cr15, [lr, #572]! @ 0x23c │ │ │ │ + blls 0x17f004 │ │ │ │ teqle lr, r0, lsl #22 │ │ │ │ strbmi r9, [r9], -r5, lsl #22 │ │ │ │ strbmi r9, [r0], -r1, lsl #20 │ │ │ │ ldrmi r9, [r0, r2, lsl #28]! │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ andcs r4, r1, r1, lsr #12 │ │ │ │ - mrc2 7, 3, pc, cr2, cr5, {6} │ │ │ │ + mrc2 7, 4, pc, cr10, cr5, {6} │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - blls 0xd9200 │ │ │ │ + blls 0xd9150 │ │ │ │ eorsle r2, r6, r0, lsl #22 │ │ │ │ movwls r3, #2817 @ 0xb01 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vhadd.u32 d18, d3, d1 │ │ │ │ - bl 0x31ace8 │ │ │ │ + bl 0x31ac48 │ │ │ │ strtmi r0, [r9], -r4, lsl #6 │ │ │ │ streq pc, [r1], #-867 @ 0xfffffc9d │ │ │ │ - mrc2 7, 2, pc, cr10, cr5, {6} │ │ │ │ + mcr2 7, 4, pc, cr2, cr5, {6} @ │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - blls 0x1d8f50 │ │ │ │ + blls 0x1d8ea0 │ │ │ │ sbcsle r2, r0, r0, lsl #22 │ │ │ │ andcs r9, r1, r0, lsl sl │ │ │ │ ldrdlt pc, [r0], -r7 │ │ │ │ vqshl.u32 d20, d3, d3 │ │ │ │ andsls r0, r0, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf7d54611 │ │ │ │ - ldrbmi pc, [r9], -r7, asr #28 @ │ │ │ │ + ldrbmi pc, [r9], -pc, ror #28 @ │ │ │ │ stmdals r1, {r1, r9, sl, lr} │ │ │ │ - stc2 0, cr15, [r2, #572] @ 0x23c │ │ │ │ - blcs 0xc0530 │ │ │ │ + ldc2l 0, cr15, [lr, #-572]! @ 0xfffffdc4 │ │ │ │ + blcs 0xc0490 │ │ │ │ @ instruction: 0xf8d7d0c0 │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4659fe39 │ │ │ │ + ldrbmi pc, [r9], -r1, ror #28 @ │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [r4, #-572]! @ 0xfffffdc4 │ │ │ │ + ldc2l 0, cr15, [r0, #-572]! @ 0xfffffdc4 │ │ │ │ @ instruction: 0x2001e7b4 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7fc4638 │ │ │ │ - ldrb pc, [sp, -fp, asr #23] @ │ │ │ │ + smmls sp, r1, fp, pc @ │ │ │ │ @ instruction: 0x469a461e │ │ │ │ ldrb r9, [r4, -r4, lsl #6]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ - blvs 0xfe32b3e8 │ │ │ │ + blvs 0xfe32b348 │ │ │ │ mlasge r4, sp, r8, pc @ │ │ │ │ rsbsvs pc, r0, #301989888 @ 0x12000000 │ │ │ │ mcrrvs 0, 1, sp, sl, cr13 │ │ │ │ rsbseq pc, r0, #301989888 @ 0x12000000 │ │ │ │ @ instruction: 0xf8d0d01f │ │ │ │ - bllt 0xb21c34 │ │ │ │ + bllt 0xb21b94 │ │ │ │ ldrdvs pc, [ip], r0 @ │ │ │ │ @ instruction: 0xf8d0b9ce │ │ │ │ vmla.i , , d0[2] │ │ │ │ teqlt r1, #64, 2 │ │ │ │ @ instruction: 0xf7fd4631 │ │ │ │ - bllt 0xcd86d8 │ │ │ │ + bllt 0xcd8638 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8918ff0 │ │ │ │ @ instruction: 0xf0011047 │ │ │ │ @@ -140724,139 +140684,139 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0892695 │ │ │ │ - strmi pc, [r0], fp, ror #18 │ │ │ │ - @ instruction: 0xf968f089 │ │ │ │ + strmi pc, [r0], r7, ror #18 │ │ │ │ + @ instruction: 0xf964f089 │ │ │ │ @ instruction: 0xf0894681 │ │ │ │ - strmi pc, [r7], -r5, ror #18 │ │ │ │ - @ instruction: 0xf9caf089 │ │ │ │ + strmi pc, [r7], -r1, ror #18 │ │ │ │ + @ instruction: 0xf9c6f089 │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ andls r6, r1, r1, lsr r8 │ │ │ │ - blx 0xffa55c58 │ │ │ │ + blx 0xff955bb8 │ │ │ │ @ instruction: 0xf8d64659 │ │ │ │ andcs fp, r0, r0 │ │ │ │ - ldc2 7, cr15, [sl, #852]! @ 0x354 │ │ │ │ + stc2l 7, cr15, [r2, #852]! @ 0x354 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8d6fa0b │ │ │ │ + @ instruction: 0xf8d6fa07 │ │ │ │ stmdbls ip, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #27 @ │ │ │ │ + @ instruction: 0x4659fdd7 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xd5c8c │ │ │ │ + @ instruction: 0xf9fcf08f │ │ │ │ svceq 0x0000f1ba │ │ │ │ strbmi sp, [sl], -pc, lsl #2 │ │ │ │ strbmi r9, [r1], -r1, lsl #22 │ │ │ │ @ instruction: 0x47a84638 │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602fd9d │ │ │ │ + strmi pc, [r2], -r5, asr #27 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe955cb0 │ │ │ │ + blx 0xfe855c10 │ │ │ │ @ instruction: 0xf8d6e79a │ │ │ │ strtmi fp, [r1], -r0 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4659fd91 │ │ │ │ + @ instruction: 0x4659fdb9 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9e2f08f │ │ │ │ + @ instruction: 0xf9def08f │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r2, #-80] @ 0xffffffb0 │ │ │ │ ldrmi fp, [fp], r7, lsl #1 │ │ │ │ ldcls 12, cr6, [r1, #-588] @ 0xfffffdb4 │ │ │ │ mvneq pc, #19 │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ stccs 0, cr8, [r1, #-644] @ 0xfffffd7c │ │ │ │ sbchi pc, r1, r0 │ │ │ │ - teqpcc r0, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + msrcs SPSR_, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d0440b │ │ │ │ @ instruction: 0xf89310c8 │ │ │ │ vmvn.i32 q11, #144 @ 0x00000090 │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccs 0, cr13, [r1, #-508] @ 0xfffffe04 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ ldmdaeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf95af089 │ │ │ │ + @ instruction: 0xf956f089 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d84607 │ │ │ │ @ instruction: 0xf08d1000 │ │ │ │ - andcs pc, r0, r5, ror sl @ │ │ │ │ - stc2 0, cr15, [r2, #548]! @ 0x224 │ │ │ │ + andcs pc, r0, r1, ror sl @ │ │ │ │ + ldc2 0, cr15, [lr, #548] @ 0x224 │ │ │ │ andls r2, r3, r5, lsl #28 │ │ │ │ rscshi pc, sp, r0, lsl #4 │ │ │ │ - msrmi SPSR_fs, #76, 4 @ 0xc0000004 │ │ │ │ + orrscc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svcls 0x0070ee1d │ │ │ │ @ instruction: 0xf0895d98 │ │ │ │ - @ instruction: 0x4606fd95 │ │ │ │ - @ instruction: 0xf8d8f089 │ │ │ │ + @ instruction: 0x4606fd91 │ │ │ │ + @ instruction: 0xf8d4f089 │ │ │ │ @ instruction: 0x46824b7e │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ vmul.i8 d17, d24, d3 │ │ │ │ vmlsl.s , d16, d0[5] │ │ │ │ ldmibne r1, {r2, r4, r7, r9, sl}^ │ │ │ │ strmi r9, [r2], #-256 @ 0xffffff00 │ │ │ │ ldmdavs r0!, {r0, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xfff2f089 │ │ │ │ + @ instruction: 0xffeef089 │ │ │ │ @ instruction: 0xf0002d03 │ │ │ │ @ instruction: 0xf089808e │ │ │ │ - andls pc, r4, r1, asr #17 │ │ │ │ - @ instruction: 0xf8bef089 │ │ │ │ + @ instruction: 0x9004f8bd │ │ │ │ + @ instruction: 0xf8baf089 │ │ │ │ ldrdcs pc, [r0], -r8 │ │ │ │ pkhtbmi r4, r3, r9, asr #12 │ │ │ │ andls r2, r5, #0 │ │ │ │ - ldc2 7, cr15, [sl, #-852] @ 0xfffffcac │ │ │ │ + stc2l 7, cr15, [r2, #-852] @ 0xfffffcac │ │ │ │ ldmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf08f0104 │ │ │ │ - blmi 0x1bd8248 │ │ │ │ + blmi 0x1bd8198 │ │ │ │ stmdals r3, {r0, r8, sl, fp, sp} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ andeq lr, fp, #1024 @ 0x400 │ │ │ │ ldrtmi r4, [r9], #-1035 @ 0xfffffbf5 │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ stccs 0, cr13, [r0], {73} @ 0x49 │ │ │ │ addshi pc, pc, r0 │ │ │ │ tstpcc r8, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - @ instruction: 0xf8d8ffef │ │ │ │ + @ instruction: 0xf8d8ffeb │ │ │ │ andcs r4, r0, r0 │ │ │ │ @ instruction: 0xf7d59910 │ │ │ │ - @ instruction: 0x4621fcf5 │ │ │ │ + @ instruction: 0x4621fd1d │ │ │ │ ldrbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf9faf08f │ │ │ │ + @ instruction: 0xf9f6f08f │ │ │ │ ldmdavs r0!, {r1, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ mvnpl pc, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcs pc, r3, r9, asr r8 @ │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ @ instruction: 0x461a4417 │ │ │ │ @ instruction: 0xf0899700 │ │ │ │ - andcs pc, r1, r7, lsr #31 │ │ │ │ + andcs pc, r1, r3, lsr #31 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf4126c12 │ │ │ │ tstle r8, r0, ror r3 │ │ │ │ @@ -140865,83 +140825,83 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf0128ff0 │ │ │ │ @ instruction: 0xf47f030e │ │ │ │ @ instruction: 0xf01baf51 │ │ │ │ @ instruction: 0xf43f0f10 │ │ │ │ strb sl, [sp, sp, asr #30]! │ │ │ │ - blx 0x18d7c1c │ │ │ │ + blx 0x1a57b7c │ │ │ │ stccs 7, cr14, [r0], {89} @ 0x59 │ │ │ │ @ instruction: 0xf649d065 │ │ │ │ vorr.i32 d21, #8 @ 0x00000008 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xffa6f089 │ │ │ │ - blvs 0xfe593b18 │ │ │ │ + @ instruction: 0xffa2f089 │ │ │ │ + blvs 0xfe593a78 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 4, sp, r3, cr2 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ svcge 0x0036f47f │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ @ instruction: 0xf0892895 │ │ │ │ - @ instruction: 0xf640f8a5 │ │ │ │ + @ instruction: 0xf640f8a1 │ │ │ │ strmi r7, [r7], -ip, lsl #5 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ - @ instruction: 0xf9c0f08d │ │ │ │ + @ instruction: 0xf9bcf08d │ │ │ │ @ instruction: 0xf089e749 │ │ │ │ - andls pc, r4, r7, ror #16 │ │ │ │ - @ instruction: 0xf864f089 │ │ │ │ + andls pc, r4, r3, ror #16 │ │ │ │ + @ instruction: 0xf860f089 │ │ │ │ @ instruction: 0xf0894605 │ │ │ │ - @ instruction: 0xf8d8f82d │ │ │ │ + @ instruction: 0xf8d8f829 │ │ │ │ ldrbmi r2, [r9], -r0 │ │ │ │ andcs r4, r1, r3, lsl #13 │ │ │ │ @ instruction: 0xf7d59205 │ │ │ │ - strmi pc, [r2], -r9, lsl #25 │ │ │ │ + @ instruction: 0x4602fcb1 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ - blx 0xff1d5eda │ │ │ │ + blx 0xff0d5e3a │ │ │ │ stmdals r3, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andne pc, r3, r9, asr r8 @ │ │ │ │ strmi r9, [r8], #-2820 @ 0xfffff4fc │ │ │ │ strmi r1, [fp], #-2378 @ 0xfffff6b6 │ │ │ │ stmib sp, {r0, r3, r4, r5, sl, lr}^ │ │ │ │ bicslt r0, r4, r0, lsl #2 │ │ │ │ mvnsvc pc, r9, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - strtmi pc, [r9], -r3, ror #30 │ │ │ │ + qsaxmi pc, r9, pc @ │ │ │ │ @ instruction: 0xf0924658 │ │ │ │ - @ instruction: 0xe76efad1 │ │ │ │ + strb pc, [lr, -sp, asr #21]! @ │ │ │ │ umaalcs pc, r7, r2, r8 @ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r3, {r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf649e6f0 │ │ │ │ vbic.i32 , #12 @ 0x0000000c │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff50f089 │ │ │ │ + @ instruction: 0xff4cf089 │ │ │ │ vaba.s8 q15, , │ │ │ │ vmla.f d22, d0, d0[5] │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff48f089 │ │ │ │ + @ instruction: 0xff44f089 │ │ │ │ @ instruction: 0xf649e7e3 │ │ │ │ vsra.s64 d21, d12, #64 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xff40f089 │ │ │ │ + @ instruction: 0xff3cf089 │ │ │ │ vabd.s8 q15, , │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf644012d │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ - blmi 0x219dd8 │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ + blmi 0x219d38 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf9f6f1d8 │ │ │ │ + @ instruction: 0xf9eef1d8 │ │ │ │ + addeq r6, r7, ip, asr #9 │ │ │ │ + addeq r6, r7, ip, ror r4 │ │ │ │ addeq r6, r7, ip, lsr #8 │ │ │ │ - ldrdeq r6, [r7], ip │ │ │ │ - addeq r6, r7, ip, lsl #7 │ │ │ │ - @ instruction: 0x008762bc │ │ │ │ - eorseq r9, r3, r4, lsr #23 │ │ │ │ + addeq r6, r7, ip, asr r3 │ │ │ │ + ldrsbteq r9, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stcvs 6, cr4, [r1, #-556] @ 0xfffffdd4 │ │ │ │ stcvs 0, cr11, [sl], {135} @ 0x87 │ │ │ │ rscseq pc, r0, #18 │ │ │ │ @@ -140955,196 +140915,196 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ smlabbcs r0, r2, r0, r8 │ │ │ │ @ instruction: 0xf95ef7fd │ │ │ │ rsbsle r2, r1, r0, lsl #16 │ │ │ │ stccs 0, cr2, [r3], {-0} │ │ │ │ addhi pc, r6, r0 │ │ │ │ - mrrc2 0, 8, pc, lr, cr9 @ │ │ │ │ + mrrc2 0, 8, pc, sl, cr9 @ │ │ │ │ @ instruction: 0xf0889003 │ │ │ │ - strmi pc, [r1], r1, lsr #31 │ │ │ │ - @ instruction: 0xff9ef088 │ │ │ │ + pkhbtmi pc, r1, sp, lsl #31 @ │ │ │ │ + @ instruction: 0xff9af088 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - qadd8mi pc, r9, fp @ │ │ │ │ + qadd8mi pc, r9, r7 @ │ │ │ │ ldreq pc, [r0, #-583]! @ 0xfffffdb9 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ movwls r6, #10283 @ 0x282b │ │ │ │ - blx 0xffdd7d12 │ │ │ │ + ldc2 7, cr15, [ip], {213} @ 0xd5 │ │ │ │ strmi r9, [r2], -r2, lsl #18 │ │ │ │ @ instruction: 0xf08f4648 │ │ │ │ - ldrtmi pc, [r9], -sp, lsl #17 @ │ │ │ │ + ldrtmi pc, [r9], -r9, lsl #17 @ │ │ │ │ andcs r6, r0, pc, lsr #16 │ │ │ │ - blx 0xffb57d26 │ │ │ │ + ldc2 7, cr15, [r2], {213} @ 0xd5 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - @ instruction: 0xf8dbf883 │ │ │ │ - blcs 0x165de0 │ │ │ │ + @ instruction: 0xf8dbf87f │ │ │ │ + blcs 0x165d40 │ │ │ │ ldm pc, {r0, r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ rscseq pc, r4, r3, lsl r0 @ │ │ │ │ andseq r0, pc, r1, lsl #2 │ │ │ │ stcvs 0, cr0, [r9], {205} @ 0xcd │ │ │ │ rsbsvs pc, r0, #285212672 @ 0x11000000 │ │ │ │ ldrmi sp, [r0], -r8, lsl #2 │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ strvc lr, [r1, #-2523] @ 0xfffff625 │ │ │ │ andeq pc, lr, #17 │ │ │ │ ldrdge pc, [ip], -fp │ │ │ │ - b 0x128e4c8 │ │ │ │ - b 0x10da230 │ │ │ │ + b 0x128e428 │ │ │ │ + b 0x10da190 │ │ │ │ strbeq r0, [fp], sl, lsl #2 │ │ │ │ str sp, [r5, r9, ror #9]! │ │ │ │ - @ instruction: 0xff5af088 │ │ │ │ + @ instruction: 0xff56f088 │ │ │ │ bicpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ bicspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - blls 0x198938 │ │ │ │ + blls 0x198888 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ stmib sp, {r0, r1, sp}^ │ │ │ │ @ instruction: 0xf08e9800 │ │ │ │ - stccs 12, cr15, [r1], {161} @ 0xa1 │ │ │ │ + stccs 12, cr15, [r1], {157} @ 0x9d │ │ │ │ sbcshi pc, r5, r0 │ │ │ │ ldrbmi r6, [r1], -ip, lsr #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - strtmi pc, [r1], -r1, lsr #23 │ │ │ │ + strtmi pc, [r1], -r9, asr #23 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8a6f08f │ │ │ │ + @ instruction: 0xf8a2f08f │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf7fc8ff0 │ │ │ │ - @ instruction: 0xe77df933 │ │ │ │ + @ instruction: 0xe77df939 │ │ │ │ @ instruction: 0xf4126b8a │ │ │ │ rsble r6, pc, r0, ror r2 @ │ │ │ │ @ instruction: 0xf4126c4a │ │ │ │ @ instruction: 0xf47f0270 │ │ │ │ str sl, [ip, r7, ror #30]! │ │ │ │ @ instruction: 0xf0892100 │ │ │ │ - strdls pc, [r5], -r1 │ │ │ │ - @ instruction: 0xff4ef088 │ │ │ │ + andls pc, r5, sp, ror #23 │ │ │ │ + @ instruction: 0xff4af088 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - strmi pc, [r6], -fp, asr #30 │ │ │ │ - @ instruction: 0xff48f088 │ │ │ │ + strmi pc, [r6], -r7, asr #30 │ │ │ │ + @ instruction: 0xff44f088 │ │ │ │ @ instruction: 0xf0884604 │ │ │ │ - andls pc, r2, r5, asr #30 │ │ │ │ - @ instruction: 0xff42f088 │ │ │ │ + andls pc, r2, r1, asr #30 │ │ │ │ + @ instruction: 0xff3ef088 │ │ │ │ @ instruction: 0xf0889003 │ │ │ │ - vrecps.f32 d31, d4, d31 │ │ │ │ + vrecps.f32 d31, d4, d27 │ │ │ │ vmlal.s , d16, d0[2] │ │ │ │ pkhbtmi r0, r1, r5, lsl #5 │ │ │ │ ldmdavs r1, {r1, fp, ip, pc} │ │ │ │ - blx 0xd6120 │ │ │ │ + @ instruction: 0xf9fcf092 │ │ │ │ sbcpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r0, r1, fp, ip, pc} │ │ │ │ - blx 0xcd6130 │ │ │ │ + blx 0xbd6090 │ │ │ │ sbcspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r1, {r3, r6, r9, sl, lr} │ │ │ │ - blx 0xad6140 │ │ │ │ + blx 0x9d60a0 │ │ │ │ vmax.s8 d20, d7, d25 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ mulcs r1, r5, r5 │ │ │ │ movwls r6, #18475 @ 0x482b │ │ │ │ - blx 0x13d7e62 │ │ │ │ + blx 0x1dd7dc2 │ │ │ │ strmi r9, [r2], -r4, lsl #18 │ │ │ │ @ instruction: 0xf08f4640 │ │ │ │ - ldrtmi pc, [r9], -r7, lsl #21 @ │ │ │ │ + ldrtmi pc, [r9], -r3, lsl #21 @ │ │ │ │ andcs r6, r1, pc, lsr #16 │ │ │ │ - blx 0x1157e76 │ │ │ │ + blx 0x1b57dd6 │ │ │ │ ldrtmi r4, [r9], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08f4630 │ │ │ │ - @ instruction: 0xf8dbfa7d │ │ │ │ - blcs 0x165f30 │ │ │ │ + @ instruction: 0xf8dbfa79 │ │ │ │ + blcs 0x165e90 │ │ │ │ ldm pc, {r1, r4, fp, ip, lr, pc}^ @ │ │ │ │ ldmhi r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0886d02 │ │ │ │ - bls 0x199b4c │ │ │ │ + bls 0x199a9c │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - ldc2 0, cr15, [r2], {143} @ 0x8f │ │ │ │ + stc2 0, cr15, [lr], {143} @ 0x8f │ │ │ │ ldrtmi r9, [sl], -r5, lsl #22 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - mcr2 0, 7, pc, cr6, cr1, {4} @ │ │ │ │ + mcr2 0, 7, pc, cr2, cr1, {4} @ │ │ │ │ ldrbmi r6, [r1], -sp, lsr #16 │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - strtmi pc, [r9], -r1, lsr #22 │ │ │ │ + strtmi pc, [r9], -r9, asr #22 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xfffd61a8 │ │ │ │ + blx 0xffed6108 │ │ │ │ ldrb r2, [lr, -r1]! │ │ │ │ umaalne pc, r7, r1, r8 @ │ │ │ │ tstpeq pc, r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf67f2902 │ │ │ │ @ instruction: 0xe6f3af3c │ │ │ │ bicpl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8dd4631 │ │ │ │ andcs r9, r9, ip │ │ │ │ @ instruction: 0x464b681a │ │ │ │ - blx 0xfffd61d6 │ │ │ │ - cdp2 0, 9, cr15, cr14, cr8, {4} │ │ │ │ + blx 0xffed6136 │ │ │ │ + cdp2 0, 9, cr15, cr10, cr8, {4} │ │ │ │ bicpl pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r9, sl, lr} │ │ │ │ bicspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf08d6819 │ │ │ │ - strbmi pc, [fp], -r1, lsl #20 @ │ │ │ │ + @ instruction: 0x464bf9fd │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf8cd2003 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - blx 0xff9d6206 │ │ │ │ + blx 0xff8d6166 │ │ │ │ vabd.s8 q15, q2, │ │ │ │ vmlal.s , d16, d0[2] │ │ │ │ stmib sp, {r0, r2, r4, r7, r9}^ │ │ │ │ ldrtmi r9, [r1], -r0, lsl #16 │ │ │ │ andcs r9, r8, r3, lsl #22 │ │ │ │ @ instruction: 0xf08e6812 │ │ │ │ - @ instruction: 0xe734fbd7 │ │ │ │ + @ instruction: 0xe734fbd3 │ │ │ │ sbcspl pc, r0, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmdals r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x16b8bc │ │ │ │ + blls 0x16b81c │ │ │ │ ldmdavs r2, {r1, sp} │ │ │ │ - blx 0xff35623a │ │ │ │ + blx 0xff25619a │ │ │ │ ldrtmi lr, [r1], -r7, lsr #14 │ │ │ │ @ instruction: 0xf64f4630 │ │ │ │ @ instruction: 0xf08d72ff │ │ │ │ - @ instruction: 0xe723f8f9 │ │ │ │ + @ instruction: 0xe723f8f5 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dd4621 │ │ │ │ andcs r8, r9, r4, lsl r0 │ │ │ │ strbmi r9, [r3], -r2, lsl #20 │ │ │ │ @ instruction: 0xf0919601 │ │ │ │ - @ instruction: 0xf088fe7f │ │ │ │ - bls 0x199a60 │ │ │ │ + @ instruction: 0xf088fe7b │ │ │ │ + bls 0x1999b0 │ │ │ │ strbmi r4, [r9], -r7, lsl #12 │ │ │ │ - blx 0xfe7d6272 │ │ │ │ + blx 0xfe6d61d2 │ │ │ │ ldrtmi r4, [sl], -r3, asr #12 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 0, 3, pc, cr0, cr1, {4} │ │ │ │ - blls 0x213e68 │ │ │ │ + mcr2 0, 3, pc, cr12, cr1, {4} @ │ │ │ │ + blls 0x213dc8 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ stmib sp, {r1, sp}^ │ │ │ │ @ instruction: 0xf0918600 │ │ │ │ - ldrb pc, [pc, -r7, ror #28]! @ │ │ │ │ + ldrb pc, [pc, -r3, ror #28]! @ │ │ │ │ strtmi r9, [r1], -r5, lsl #22 │ │ │ │ andcs r9, r8, r2, lsl #20 │ │ │ │ strhi lr, [r0], -sp, asr #19 │ │ │ │ - mrc2 0, 2, pc, cr14, cr1, {4} │ │ │ │ + mrc2 0, 2, pc, cr10, cr1, {4} │ │ │ │ svclt 0x0000e776 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ mrrcvs 0, 8, fp, ip, cr5 │ │ │ │ @@ -141164,72 +141124,72 @@ │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsble r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4619 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0882495 │ │ │ │ - strmi pc, [r2], r3, lsl #28 │ │ │ │ - cdp2 0, 0, cr15, cr0, cr8, {4} │ │ │ │ + @ instruction: 0x4682fdff │ │ │ │ + ldc2l 0, cr15, [ip, #544]! @ 0x220 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0xf8d4fdfd │ │ │ │ + @ instruction: 0xf8d4fdf9 │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r0, r1, lsl #13 │ │ │ │ - blx 0x1758044 │ │ │ │ + blx 0xfe157fa4 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4650 │ │ │ │ - @ instruction: 0xf8d4fef3 │ │ │ │ + @ instruction: 0xf8d4feef │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -pc, asr #20 @ │ │ │ │ + @ instruction: 0x4659fa77 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 14, cr15, cr8, cr14, {4} │ │ │ │ + cdp2 0, 14, cr15, cr4, cr14, {4} │ │ │ │ cmple r7, r0, lsl #30 │ │ │ │ andcs r6, r0, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - ldrtmi pc, [r9], -r3, asr #20 @ │ │ │ │ + ldrtmi pc, [r9], -fp, ror #20 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - cdp2 0, 13, cr15, cr12, cr14, {4} │ │ │ │ + cdp2 0, 13, cr15, cr8, cr14, {4} │ │ │ │ @ instruction: 0xf088bbae │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4606 │ │ │ │ - blmi 0x859ea8 │ │ │ │ + blmi 0x859df8 │ │ │ │ svccs 0x0070ee1d │ │ │ │ biccs pc, ip, r8, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x130498 │ │ │ │ + bl 0x1303f8 │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13ed58 │ │ │ │ + bl 0x13ecb8 │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r2, r3, r4, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - blx 0x7580c4 │ │ │ │ + blx 0x1158024 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r1, pc, lsl pc @ │ │ │ │ + andcs pc, r1, fp, lsl pc @ │ │ │ │ mulcs r0, r0, r7 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffacf7fb │ │ │ │ + @ instruction: 0xffb2f7fb │ │ │ │ @ instruction: 0xf04fe797 │ │ │ │ strbmi r4, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08d4648 │ │ │ │ - @ instruction: 0xe7c2f931 │ │ │ │ + strb pc, [r2, sp, lsr #18] @ │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0x46504651 │ │ │ │ - @ instruction: 0xf92af08d │ │ │ │ + @ instruction: 0xf926f08d │ │ │ │ svclt 0x0000e7b0 │ │ │ │ - addeq r5, r7, r4, lsl lr │ │ │ │ - blvs 0xfe5755c4 │ │ │ │ + @ instruction: 0x00875eb4 │ │ │ │ + blvs 0xfe575524 │ │ │ │ cmnpvs r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ mrrcvs 0, 0, sp, r3, cr10 │ │ │ │ cmnpeq r0, #318767104 @ p-variant is OBSOLETE @ 0x13000000 │ │ │ │ andcs sp, r0, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -141237,369 +141197,369 @@ │ │ │ │ andeq pc, pc, #2 │ │ │ │ ldmible r2!, {r1, r9, fp, sp}^ │ │ │ │ ldrdcc pc, [r8], r0 @ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ ldrdcs pc, [ip], r0 @ │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf13fc │ │ │ │ + bl 0xfebf135c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib r1, {r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addlt r5, r3, r0, lsl #8 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ suble r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc4611 │ │ │ │ orrslt pc, r8, #19, 30 @ 0x4c │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [sl, #-544] @ 0xfffffde0 │ │ │ │ + ldc2l 0, cr15, [r6, #-544] @ 0xfffffde0 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ ldmdavs r7!, {sp} │ │ │ │ - @ instruction: 0xf9b8f7d5 │ │ │ │ + @ instruction: 0xf9e0f7d5 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4639 │ │ │ │ - @ instruction: 0xf088fe09 │ │ │ │ - ldmdavs r1!, {r0, r2, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xf088fe05 │ │ │ │ + ldmdavs r1!, {r0, r4, r5, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4607 │ │ │ │ - blmi 0x5d9d94 │ │ │ │ + blmi 0x5d9ce4 │ │ │ │ svccs 0x0070ee1d │ │ │ │ bicspl pc, r8, fp, asr #4 │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - ldrmi r5, [pc], #-2259 @ 0x9a264 │ │ │ │ + ldrmi r5, [pc], #-2259 @ 0x9a1c4 │ │ │ │ strtmi r9, [fp], #-1792 @ 0xfffff900 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - stc2l 0, cr15, [r2], #-548 @ 0xfffffddc │ │ │ │ + mrrc2 0, 8, pc, lr, cr9 @ │ │ │ │ ldmdavs r4!, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - @ instruction: 0x4602f995 │ │ │ │ + @ instruction: 0x4602f9bd │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 0, 9, cr15, cr10, cr14, {4} │ │ │ │ + cdp2 0, 9, cr15, cr6, cr14, {4} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff28f7fb │ │ │ │ + @ instruction: 0xff2ef7fb │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, r0, lsl #26 │ │ │ │ + addeq r5, r7, r0, lsr #27 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r3, #-120] @ 0xffffff88 │ │ │ │ addlt r4, r5, r7, lsl r6 │ │ │ │ - b 0x1875428 │ │ │ │ + b 0x1875388 │ │ │ │ rsbsle r7, sp, r2, lsl ip │ │ │ │ @ instruction: 0xf4136c1b │ │ │ │ @ instruction: 0xf0006470 │ │ │ │ @ instruction: 0xf8d08082 │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d174 │ │ │ │ - bcs 0xa258c │ │ │ │ + bcs 0xa24ec │ │ │ │ @ instruction: 0x460dd170 │ │ │ │ streq pc, [lr], #-19 @ 0xffffffed │ │ │ │ ldmib r1, {r1, r2, r8, ip, lr, pc}^ │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ tstmi r3, #655360 @ 0xa0000 │ │ │ │ strbtle r0, [lr], #-1755 @ 0xfffff925 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ rsbsle r2, r1, r0, lsl #18 │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vqadd.s8 , , q4 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0882495 │ │ │ │ - pkhbtmi pc, r2, r7, lsl #26 @ │ │ │ │ - ldc2 0, cr15, [r4, #-544] @ 0xfffffde0 │ │ │ │ + pkhbtmi pc, r2, r3, lsl #26 @ │ │ │ │ + ldc2 0, cr15, [r0, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884680 │ │ │ │ - @ instruction: 0xf8d4fd11 │ │ │ │ + @ instruction: 0xf8d4fd0d │ │ │ │ stmdavs r9!, {ip, sp, pc}^ │ │ │ │ andcs r4, r1, r1, lsl #13 │ │ │ │ - @ instruction: 0xf93af7d5 │ │ │ │ + @ instruction: 0xf962f7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08f4650 │ │ │ │ - @ instruction: 0xf8d4f875 │ │ │ │ + @ instruction: 0xf8d4f871 │ │ │ │ stmdavs r9!, {ip, sp, pc} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - ldrbmi pc, [r9], -pc, lsr #18 @ │ │ │ │ + @ instruction: 0x4659f957 │ │ │ │ strbmi r4, [r0], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf86af08f │ │ │ │ + @ instruction: 0xf866f08f │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ andcs r6, r1, r7, lsr #16 │ │ │ │ @ instruction: 0xf7d568a9 │ │ │ │ - ldrtmi pc, [r9], -r3, lsr #18 @ │ │ │ │ + ldrtmi pc, [r9], -fp, asr #18 @ │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf85ef08f │ │ │ │ + @ instruction: 0xf85af08f │ │ │ │ teqle lr, r0, lsl #28 │ │ │ │ - ldc2 0, cr15, [lr, #-544] @ 0xfffffde0 │ │ │ │ + ldc2 0, cr15, [sl, #-544] @ 0xfffffde0 │ │ │ │ @ instruction: 0xf6406821 │ │ │ │ strmi r7, [r6], -r8, ror #4 │ │ │ │ - cdp2 0, 3, cr15, cr10, cr12, {4} │ │ │ │ + cdp2 0, 3, cr15, cr6, cr12, {4} │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ vrecps.f32 q9, q4, q8 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movweq lr, #35586 @ 0x8b02 │ │ │ │ movwls r4, #1046 @ 0x416 │ │ │ │ movweq lr, #43778 @ 0xab02 │ │ │ │ strbmi r9, [sl], #-1538 @ 0xfffff9fe │ │ │ │ stmdavs r8, {r0, r9, ip, pc} │ │ │ │ - stc2 0, cr15, [r0], #-548 @ 0xfffffddc │ │ │ │ + ldc2 0, cr15, [ip], {137} @ 0x89 │ │ │ │ stmiavs r9!, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf7d52001 │ │ │ │ - @ instruction: 0x4621f8f9 │ │ │ │ + strtmi pc, [r1], -r1, lsr #18 │ │ │ │ strbmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf8d4f08f │ │ │ │ + @ instruction: 0xf8d0f08f │ │ │ │ and r2, r0, r1 │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ qsub8mi r8, r0, r0 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 7, 4, pc, cr2, cr11, {7} @ │ │ │ │ + mcr2 7, 4, pc, cr8, cr11, {7} @ │ │ │ │ strbmi lr, [r9], -sp, lsl #15 │ │ │ │ andcs r4, r0, #72, 12 @ 0x4800000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - ldc2 0, cr15, [sl], {143} @ 0x8f │ │ │ │ + ldc2 0, cr15, [r6], {143} @ 0x8f │ │ │ │ @ instruction: 0x4651e7b8 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ - ldc2 0, cr15, [r2], {143} @ 0x8f │ │ │ │ + stc2 0, cr15, [lr], {143} @ 0x8f │ │ │ │ svclt 0x0000e7a4 │ │ │ │ - ldrdeq r5, [r7], r2 │ │ │ │ + addeq r5, r7, r2, ror ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stcvs 6, cr4, [r1, #-52] @ 0xffffffcc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ - blvs 0xfe386640 │ │ │ │ + blvs 0xfe3865a0 │ │ │ │ @ instruction: 0xf4136c4a │ │ │ │ rsbsle r6, r6, r0, ror ip │ │ │ │ cmnpeq r0, #301989888 @ p-variant is OBSOLETE @ 0x12000000 │ │ │ │ svceq 0x0014d077 │ │ │ │ stcvs 0, cr13, [ip], {126} @ 0x7e │ │ │ │ ldrbteq pc, [r0], #20 @ │ │ │ │ @ instruction: 0xf8d0d07a │ │ │ │ stccs 0, cr4, [r0], {168} @ 0xa8 │ │ │ │ @ instruction: 0xf8d0d16d │ │ │ │ - blcs 0xa6704 │ │ │ │ + blcs 0xa6664 │ │ │ │ @ instruction: 0xf8d0d172 │ │ │ │ vmla.i , , d0[2] │ │ │ │ stmdbcs r0, {r6, r8, sp} │ │ │ │ @ instruction: 0x4619d075 │ │ │ │ stc2l 7, cr15, [ip, #1008]! @ 0x3f0 │ │ │ │ subsle r2, r8, r0, lsl #16 │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - ldc2 0, cr15, [r2], #-544 @ 0xfffffde0 │ │ │ │ + stc2 0, cr15, [lr], #-544 @ 0xfffffde0 │ │ │ │ @ instruction: 0xf0884682 │ │ │ │ - strmi pc, [r0], pc, lsr #24 │ │ │ │ - stc2 0, cr15, [ip], #-544 @ 0xfffffde0 │ │ │ │ + strmi pc, [r0], fp, lsr #24 │ │ │ │ + stc2 0, cr15, [r8], #-544 @ 0xfffffde0 │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ strmi r6, [r1], r9, ror #16 │ │ │ │ @ instruction: 0xf7d52000 │ │ │ │ - ldrbmi pc, [r9], -r9, lsl #17 @ │ │ │ │ + @ instruction: 0x4659f8b1 │ │ │ │ ldrbmi r4, [r0], -r2, lsl #12 │ │ │ │ - ldc2l 0, cr15, [sl], {142} @ 0x8e │ │ │ │ + ldc2l 0, cr15, [r6], {142} @ 0x8e │ │ │ │ ldrdlt pc, [r0], -r4 │ │ │ │ andcs r6, r0, r9, lsr #16 │ │ │ │ - @ instruction: 0xf87ef7d5 │ │ │ │ + @ instruction: 0xf8a6f7d5 │ │ │ │ @ instruction: 0x46024659 │ │ │ │ @ instruction: 0xf08e4640 │ │ │ │ - svccs 0x0000fccf │ │ │ │ + svccs 0x0000fccb │ │ │ │ stmdavs r7!, {r0, r2, r4, r6, r8, ip, lr, pc} │ │ │ │ stmiavs r9!, {sp} │ │ │ │ - @ instruction: 0xf872f7d5 │ │ │ │ + @ instruction: 0xf89af7d5 │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - cdpcs 12, 0, cr15, cr0, cr3, {6} │ │ │ │ + mcrcs 12, 0, pc, cr0, cr15, {5} @ │ │ │ │ @ instruction: 0xf088d142 │ │ │ │ - stmdavs r1!, {r0, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ addvc pc, ip, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf08c4606 │ │ │ │ - blmi 0x9d9b04 │ │ │ │ + blmi 0x9d9a54 │ │ │ │ svccs 0x0070ee1d │ │ │ │ cmppcs r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - bl 0x13083c │ │ │ │ + bl 0x13079c │ │ │ │ ldrmi r0, [r6], #-776 @ 0xfffffcf8 │ │ │ │ - bl 0x13f0fc │ │ │ │ + bl 0x13f05c │ │ │ │ strls r0, [r2], -sl, lsl #6 │ │ │ │ andls r4, r1, #1241513984 @ 0x4a000000 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - stmdavs r4!, {r0, r1, r2, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4!, {r0, r1, r3, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r6, r0, r9, lsr #17 │ │ │ │ - @ instruction: 0xf848f7d5 │ │ │ │ + @ instruction: 0xf870f7d5 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r1, sp, asr #26 │ │ │ │ + andcs pc, r1, r9, asr #26 │ │ │ │ vaddl.u8 q15, d2, d4 │ │ │ │ - blcs 0x133134 │ │ │ │ + blcs 0x133094 │ │ │ │ andcs sp, r0, r7, lsl #17 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7fb8ff0 │ │ │ │ - str pc, [r9, sp, asr #27] │ │ │ │ + @ instruction: 0xe789fdd3 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strbmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xff52f08c │ │ │ │ + @ instruction: 0xff4ef08c │ │ │ │ vst1.32 {d30}, [pc :256], r5 │ │ │ │ ldrbmi r4, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf08c4650 │ │ │ │ - str pc, [r2, fp, asr #30]! │ │ │ │ - addeq r5, r7, r0, ror sl │ │ │ │ + str pc, [r2, r7, asr #30]! │ │ │ │ + addeq r5, r7, r0, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi r6, [ip], -r3, lsl #26 │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ @ instruction: 0xf0116c19 │ │ │ │ strdle r0, [r7, -r0] │ │ │ │ @ instruction: 0xf4106b98 │ │ │ │ andsle r6, r0, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c58 │ │ │ │ andle r6, ip, r0, ror r0 │ │ │ │ rsbsne r6, r6, r6, ror #17 │ │ │ │ stmdbvs r2!, {r3, ip, lr, pc} │ │ │ │ - bcs 0x8ab678 │ │ │ │ + bcs 0x8ab5d8 │ │ │ │ mrccs 15, 0, fp, cr0, cr8, {6} │ │ │ │ andcs fp, r1, ip, asr #31 │ │ │ │ stcle 0, cr2, [r8, #-0] │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmiavs r3!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ andsle r2, sp, pc, lsl #22 │ │ │ │ tstpeq lr, r1 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfece4e1c │ │ │ │ - b 0x14973e4 │ │ │ │ + blx 0xfece4d7c │ │ │ │ + b 0x1497344 │ │ │ │ svclt 0x00d81353 │ │ │ │ - blcs 0xa31e8 │ │ │ │ + blcs 0xa3148 │ │ │ │ @ instruction: 0xf8d5d1e9 │ │ │ │ andcs r1, r1, #200 @ 0xc8 │ │ │ │ rsbscs pc, ip, r5, lsl #17 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ @ instruction: 0x4619b131 │ │ │ │ @ instruction: 0xf7fc4628 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrb r2, [sl, r1] │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - ldrb pc, [r8, pc, ror #26]! @ │ │ │ │ - blcs 0xb46a0 │ │ │ │ + @ instruction: 0xe7f8fd75 │ │ │ │ + blcs 0xb4600 │ │ │ │ @ instruction: 0xe7d2d0de │ │ │ │ andcs r6, r0, #10551296 @ 0xa10000 │ │ │ │ @ instruction: 0xf7c14628 │ │ │ │ - stmdbvs r3!, {r0, r4, r6, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - blcs 0xac028 │ │ │ │ + stmdbvs r3!, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + blcs 0xabf88 │ │ │ │ @ instruction: 0xf895d17e │ │ │ │ - blcs 0xa68f8 │ │ │ │ + blcs 0xa6858 │ │ │ │ @ instruction: 0xf088d15c │ │ │ │ - vmlacs.f64 d15, d16, d7 │ │ │ │ + vmlacs.f64 d15, d16, d3 │ │ │ │ svclt 0x00c14681 │ │ │ │ vabd.s8 d18, d7, d0 │ │ │ │ @ instruction: 0xf04f0a30 │ │ │ │ vqdmull.s q8, d0, d3[0] │ │ │ │ @ instruction: 0xdc202a95 │ │ │ │ @ instruction: 0xf8cde078 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ strtmi r4, [r8], -r9, asr #12 │ │ │ │ ldrdcc pc, [r8], r5 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x15d8578 │ │ │ │ + blx 0xfe2584d8 │ │ │ │ @ instruction: 0xf8da6921 │ │ │ │ andcs r3, r1, r0 │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xff98f7d4 │ │ │ │ + @ instruction: 0xffc0f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - andcs pc, r8, #460 @ 0x1cc │ │ │ │ + andcs pc, r8, #444 @ 0x1bc │ │ │ │ strbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf08c3701 │ │ │ │ - adcsmi pc, lr, #45824 @ 0xb300 │ │ │ │ + adcsmi pc, lr, #44800 @ 0xaf00 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ bicsle r2, ip, r0, lsl #22 │ │ │ │ andcs r6, r1, r1, lsr #18 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ movwls r4, #13369 @ 0x3439 │ │ │ │ - @ instruction: 0xff80f7d4 │ │ │ │ + @ instruction: 0xffa8f7d4 │ │ │ │ strmi r9, [r2], -r3, lsl #18 │ │ │ │ @ instruction: 0xf08e4648 │ │ │ │ - @ instruction: 0xf8cdfebb │ │ │ │ + @ instruction: 0xf8cdfeb7 │ │ │ │ strbmi fp, [r2], -r0 │ │ │ │ @ instruction: 0xf8d54649 │ │ │ │ strtmi r3, [r8], -r8, lsl #1 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ - blx 0x16d85d8 │ │ │ │ + blx 0xfe358538 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmdbvs r3!, {r0, r1, r5, r6, r8, ip, sp, pc}^ │ │ │ │ smlalseq fp, r3, fp, r3 │ │ │ │ @ instruction: 0x4641425a │ │ │ │ @ instruction: 0xf08c4640 │ │ │ │ - stmiavs r1!, {r0, r1, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r1!, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, asr #12 │ │ │ │ - cdp2 7, 8, cr15, cr14, cr1, {6} │ │ │ │ + cdp2 7, 12, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf7c44628 │ │ │ │ - @ instruction: 0xe78bfb3b │ │ │ │ - blcs 0x3f497c │ │ │ │ + str pc, [fp, sp, ror #22] │ │ │ │ + blcs 0x3f48dc │ │ │ │ stmdavs r3!, {r0, r1, r2, r3, r4, r7, r8, ip, lr, pc} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ vmov.32 r4, d13[0] │ │ │ │ vrecps.f32 q9, , q8 │ │ │ │ vmvn.i16 d16, #0 @ 0x0000 │ │ │ │ ldrbtmi r2, [fp], #-2709 @ 0xfffff56b │ │ │ │ vtst.8 d22, d12, d11 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ ldmpl r2, {r0, r4, r7, r8}^ │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ strbmi r4, [r2], #-1043 @ 0xfffffbed │ │ │ │ andcs r9, r0, #0, 4 │ │ │ │ @ instruction: 0xf0896808 │ │ │ │ - str pc, [r4, r7, lsl #20] │ │ │ │ + str pc, [r4, r3, lsl #20] │ │ │ │ strmi r6, [r1], -r2, ror #17 │ │ │ │ subsmi r0, r2, #146 @ 0x92 │ │ │ │ - mrrc2 0, 8, pc, lr, cr12 @ │ │ │ │ + mrrc2 0, 8, pc, sl, cr12 @ │ │ │ │ stmiavs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strble r0, [lr, #2011] @ 0x7db │ │ │ │ strb r2, [r8, r4, lsl #4] │ │ │ │ - blcs 0xb47d0 │ │ │ │ + blcs 0xb4730 │ │ │ │ stmdbvs r3!, {r1, r2, r3, r6, r7, ip, lr, pc}^ │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ rsbsmi r0, r2, #246 @ 0xf6 │ │ │ │ sbcle r2, r2, r0, lsl #28 │ │ │ │ svclt 0x0000e7bd │ │ │ │ - addeq r5, r7, r6, asr r8 │ │ │ │ + strdeq r5, [r7], r6 │ │ │ │ ldrdne pc, [r8], #128 @ 0x80 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ stcllt 7, cr15, [sl], #-1008 @ 0xfffffc10 │ │ │ │ - ldclt 7, cr15, [lr], #1004 @ 0x3ec │ │ │ │ + stcllt 7, cr15, [r4], {251} @ 0xfb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - bmi 0xff3869ac │ │ │ │ + bmi 0xff38690c │ │ │ │ cmnpvs r5, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ orrvc pc, r0, #217055232 @ 0xcf00000 │ │ │ │ strmi r4, [ip], fp │ │ │ │ tstpvs r4, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ orrvs pc, r0, pc, asr #13 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @@ -141618,439 +141578,438 @@ │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ sbcshi pc, r4, r0 │ │ │ │ eorvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ vmla.i q12, q14, d1[6] │ │ │ │ stmdbcs r0, {r0, r8, ip, lr} │ │ │ │ - andhi pc, r8, #0 │ │ │ │ + andhi pc, r7, #0 │ │ │ │ @ instruction: 0xf0402903 │ │ │ │ vmla.i q12, q14, d1[4] │ │ │ │ - blcs 0x12b600 │ │ │ │ - addhi pc, r8, #0 │ │ │ │ + blcs 0x12b560 │ │ │ │ + addhi pc, r5, #0 │ │ │ │ @ instruction: 0xf0002b03 │ │ │ │ - blcs 0xbb1bc │ │ │ │ + blcs 0xbb110 │ │ │ │ sbcshi pc, r6, r0, asr #32 │ │ │ │ movteq lr, #51791 @ 0xca4f │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ strbne pc, [r0, #-972] @ 0xfffffc34 @ │ │ │ │ @ instruction: 0xf004431d │ │ │ │ vsri.8 d16, d14, #4 │ │ │ │ orrcs r5, r0, #128, 4 │ │ │ │ movweq pc, #12992 @ 0x32c0 @ │ │ │ │ - b 0x3ab480 │ │ │ │ + b 0x3ab3e0 │ │ │ │ strls r0, [r4], #-771 @ 0xfffffcfd │ │ │ │ - blcs 0xbfc4c │ │ │ │ - addhi pc, r8, #0 │ │ │ │ + blcs 0xbfbac │ │ │ │ + addhi pc, r6, #0 │ │ │ │ @ instruction: 0xf0402b80 │ │ │ │ stcvs 0, cr8, [r3, #-748] @ 0xfffffd14 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ - mrrcvs 2, 11, r8, fp, cr6 │ │ │ │ + mrrcvs 2, 11, r8, fp, cr4 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa3460 │ │ │ │ + blcs 0xa33c0 │ │ │ │ adchi pc, ip, r0 │ │ │ │ ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8de80a7 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ ldrbtmi r8, [r0], -r1, lsr #1 │ │ │ │ @ instruction: 0xff70f7ff │ │ │ │ vcgt.s8 , , q4 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0882795 │ │ │ │ - strmi pc, [r6], -r9, lsr #20 │ │ │ │ - blx 0xa56ab0 │ │ │ │ + strmi pc, [r6], -r5, lsr #20 │ │ │ │ + blx 0x956a10 │ │ │ │ ldmdavs fp!, {r0, r3, r5, r9, sl, lr} │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d49303 │ │ │ │ - stmdbls r3, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r3, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xff5d6ae0 │ │ │ │ + blx 0xff4d6a40 │ │ │ │ @ instruction: 0x4621683f │ │ │ │ @ instruction: 0xf7d44640 │ │ │ │ - @ instruction: 0x4639fe79 │ │ │ │ + ldrtmi pc, [r9], -r1, lsr #29 @ │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xff356af4 │ │ │ │ + blx 0xff256a54 │ │ │ │ @ instruction: 0x46292310 │ │ │ │ ldrtmi r4, [r2], -r8, lsr #12 │ │ │ │ @ instruction: 0xf08d9300 │ │ │ │ - @ instruction: 0x4621fd73 │ │ │ │ + strtmi pc, [r1], -pc, ror #26 │ │ │ │ @ instruction: 0xf7fb4628 │ │ │ │ - andcs pc, r1, sp, lsl r9 @ │ │ │ │ + andcs pc, r1, r3, lsr #18 │ │ │ │ @ instruction: 0xf6cfe032 │ │ │ │ addsmi r6, r3, #0, 4 │ │ │ │ sbchi pc, r6, r0 │ │ │ │ andsvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ addshi pc, r5, r0, lsl #4 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ mlasle r5, r3, r2, r4 │ │ │ │ eorvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ andvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd15d4293 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + sbcscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + bicne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - tstmi sl, #33554432 @ 0x2000000 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf003a904 │ │ │ │ - b 0x145b594 │ │ │ │ - vmlal.u q8, d12, d0[3] │ │ │ │ - @ instruction: 0xf00214c0 │ │ │ │ + tstmi sl, #4, 18 @ 0x10000 │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0039206 │ │ │ │ + b 0x145b4f0 │ │ │ │ + strcs r0, [r2], #-588 @ 0xfffffdb4 │ │ │ │ + vraddhn.i16 d25, q6, q4 │ │ │ │ + @ instruction: 0xf0025480 │ │ │ │ @ instruction: 0x4323021e │ │ │ │ - vsubw.u8 , q6, d6 │ │ │ │ + vsubw.u8 , q6, d7 │ │ │ │ tstmi r3, #64, 6 │ │ │ │ andpl pc, r1, #204, 6 @ 0x30000003 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0xd8938 │ │ │ │ + blx 0xd8898 │ │ │ │ ldmdavs sl, {r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - subhi pc, r0, #64 @ 0x40 │ │ │ │ + eorshi pc, lr, #64 @ 0x40 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - orrpl pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + sbcscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + bicne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ @ instruction: 0xf0022401 │ │ │ │ tstmi sl, #-536870911 @ 0xe0000001 │ │ │ │ - bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - strcs lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf003a904 │ │ │ │ - blx 0x39b5f4 │ │ │ │ - strb pc, [lr, r4, lsl #4] @ │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + stmdbge r4, {r1, r2, r9, ip, pc} │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + vpmax.s8 d15, d4, d12 │ │ │ │ + strb r9, [lr, r8, lsl #8] │ │ │ │ bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - orrpl pc, r0, ip, asr #7 │ │ │ │ - b 0x146b5e0 │ │ │ │ - @ instruction: 0xf00222dc │ │ │ │ - b 0x145b214 │ │ │ │ - @ instruction: 0xf004044c │ │ │ │ - movwmi r0, #42014 @ 0xa41e │ │ │ │ smlalbtne pc, r0, ip, r3 @ │ │ │ │ - @ instruction: 0x43219305 │ │ │ │ - @ instruction: 0xf41c9206 │ │ │ │ - tstls r4, r0, asr #8 │ │ │ │ - mrshi pc, (UNDEF: 78) @ │ │ │ │ + b 0x146b540 │ │ │ │ + @ instruction: 0xf002024c │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + tstmi r1, #128, 8 @ 0x80000000 │ │ │ │ + sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + andseq pc, lr, #2 │ │ │ │ + @ instruction: 0x43229305 │ │ │ │ + @ instruction: 0xf41c9104 │ │ │ │ + andls r1, r6, #64, 8 @ 0x40000000 │ │ │ │ + mrshi pc, (UNDEF: 76) @ │ │ │ │ ldr r2, [pc, r0]! │ │ │ │ eorsvs pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ addvs pc, r0, #217055232 @ 0xcf00000 │ │ │ │ @ instruction: 0xd1f74293 │ │ │ │ strpl pc, [r1], #-972 @ 0xfffffc34 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ stccs 0, cr8, [r3], {195} @ 0xc3 │ │ │ │ vsra.u64 , q8, #52 │ │ │ │ stmdbcs r2, {r0, r7, r8, lr} │ │ │ │ - msrhi SPSR_sxc, r0 │ │ │ │ + msrhi SPSR_s, r0 │ │ │ │ mvnle r2, r3, lsl #18 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ andeq pc, pc, #12 │ │ │ │ @ instruction: 0xf0039101 │ │ │ │ vrsra.u8 d16, d0, #4 │ │ │ │ @ instruction: 0xf0045180 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ vsubw.u8 q10, q6, d12 │ │ │ │ vmlal.u , d28, d0[0] │ │ │ │ strls r4, [r0], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0xf840f7ff │ │ │ │ @ instruction: 0xf6cfe794 │ │ │ │ addsmi r6, r3, #128, 4 │ │ │ │ - b 0x148f154 │ │ │ │ + b 0x148f0b4 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ @ instruction: 0xf00312c0 │ │ │ │ vrsra.u8 d16, d14, #4 │ │ │ │ - tstmi r3, #128, 2 │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ + tstmi r3, #64, 2 │ │ │ │ + subeq lr, ip, #323584 @ 0x4f000 │ │ │ │ andseq pc, lr, #2 │ │ │ │ - strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - vsubw.u8 q10, q6, d10 │ │ │ │ - movwls r1, #20800 @ 0x5140 │ │ │ │ - andls r4, r6, #-2080374784 @ 0x84000000 │ │ │ │ + strpl pc, [r0], #972 @ 0x3cc │ │ │ │ + b 0x146b5e0 │ │ │ │ + @ instruction: 0xf00222dc │ │ │ │ + movwls r0, #21022 @ 0x521e │ │ │ │ + tstls r4, r2, lsr #6 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xd1b39104 │ │ │ │ + @ instruction: 0xd1b39206 │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ stmib sp, {r1, r2, r3, r5, r7, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vsra.s64 q11, , #64 │ │ │ │ + vmla.f d22, d0, d1[5] │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ @ instruction: 0xe767ff7b │ │ │ │ - orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ + bicseq lr, ip, #323584 @ 0x4f000 │ │ │ │ + andmi pc, r3, #204, 6 @ 0x30000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ tstmi r3, #50331648 @ 0x3000000 │ │ │ │ - sbcseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - strcc lr, [r7], #-2509 @ 0xfffff633 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - strmi pc, [r3], #-972 @ 0xfffffc34 │ │ │ │ + addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + @ instruction: 0xf0029408 │ │ │ │ + vrshr.u8 d16, d0, #4 │ │ │ │ + movwls r3, #25603 @ 0x6403 │ │ │ │ cmpeq ip, #323584 @ 0x4f000 │ │ │ │ stmdbge r4, {r1, r5, r8, r9, lr} │ │ │ │ - @ instruction: 0xf0039206 │ │ │ │ + @ instruction: 0xf0039207 │ │ │ │ @ instruction: 0xf00c0310 │ │ │ │ vsubl.u8 q8, d12, d15 │ │ │ │ tstmi r3, #16777216 @ 0x1000000 │ │ │ │ movwls r9, #21508 @ 0x5404 │ │ │ │ @ instruction: 0xf948f7ff │ │ │ │ svclt 0x0000e746 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ smlabtpl r1, ip, r3, pc @ │ │ │ │ rsbsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0xf47f2903 │ │ │ │ @ instruction: 0xf3ccaf7b │ │ │ │ - blcs 0x12b8cc │ │ │ │ - sbcshi pc, r3, r0 │ │ │ │ + blcs 0x12b82c │ │ │ │ + sbcshi pc, r1, r0 │ │ │ │ @ instruction: 0xf47f2b03 │ │ │ │ - b 0x14868a0 │ │ │ │ - b 0x145b808 │ │ │ │ + b 0x1486800 │ │ │ │ + b 0x145b768 │ │ │ │ vsri.64 q9, q6, #52 │ │ │ │ vmlal.u , d12, d0[0] │ │ │ │ @ instruction: 0xf0035180 │ │ │ │ @ instruction: 0xf004031e │ │ │ │ movwmi r0, #50206 @ 0xc41e │ │ │ │ strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ vraddhn.i16 d18, q6, │ │ │ │ strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ @ instruction: 0xffc8f7fe │ │ │ │ - b 0x1494774 │ │ │ │ + b 0x14946d4 │ │ │ │ vrsra.u64 q8, q6, #52 │ │ │ │ @ instruction: 0xf0034203 │ │ │ │ - vrsra.u8 d16, d0, #4 │ │ │ │ - tstmi r3, #50331648 @ 0x3000000 │ │ │ │ + b 0x145b6b0 │ │ │ │ + tstmi r3, #92, 2 │ │ │ │ + streq pc, [pc], #-12 @ 0x9aa78 │ │ │ │ + tstpeq r0, r1 @ p-variant is OBSOLETE │ │ │ │ addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - cmpeq ip, pc, asr #20 │ │ │ │ - @ instruction: 0xf0014322 │ │ │ │ - @ instruction: 0xf00c0110 │ │ │ │ - movwls r0, #21519 @ 0x540f │ │ │ │ - andls r4, r6, #-2080374784 @ 0x84000000 │ │ │ │ + @ instruction: 0xf0024321 │ │ │ │ + vrshr.u8 d16, d0, #4 │ │ │ │ + movwls r3, #21507 @ 0x5403 │ │ │ │ + tstls r4, r2, lsr #6 │ │ │ │ strbne pc, [r0], #-1052 @ 0xfffffbe4 @ │ │ │ │ - @ instruction: 0xf47f9104 │ │ │ │ + @ instruction: 0xf47f9206 │ │ │ │ stcvs 15, cr10, [r5, #-252] @ 0xffffff04 │ │ │ │ @ instruction: 0xf0156cad │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ stmib sp, {r0, r3, r4, r5, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - vshl.s8 d17, d0, d6 │ │ │ │ - vbic.i32 d16, #9 @ 0x00000009 │ │ │ │ + @ instruction: 0xf6451400 │ │ │ │ + vaddw.s8 , q8, d21 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ ldrbt pc, [r1], r7, lsr #28 @ │ │ │ │ - b 0x1475f64 │ │ │ │ + b 0x1475ec4 │ │ │ │ vrsra.u64 q8, q6, #52 │ │ │ │ - b 0x146e370 │ │ │ │ + b 0x146e2d0 │ │ │ │ @ instruction: 0xf003015c │ │ │ │ @ instruction: 0xf0010310 │ │ │ │ ldcvs 1, cr0, [r5], {16} │ │ │ │ addsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ andseq pc, r0, #2 │ │ │ │ - cdpcc 3, 0, cr15, cr3, cr12, {6} │ │ │ │ - stceq 0, cr15, [pc], {12} │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - tsteq ip, r1, asr #20 │ │ │ │ + cdpeq 0, 0, cr15, cr15, cr12, {0} │ │ │ │ + stccc 3, cr15, [r3], {204} @ 0xcc │ │ │ │ + tsteq lr, r1, asr #20 │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ - @ instruction: 0xf43f9104 │ │ │ │ + tstls r4, r5, lsl #6 │ │ │ │ + @ instruction: 0xf43f9206 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8, r9, sl, fp, sp, pc}^ │ │ │ │ - vshl.s8 d17, d0, d6 │ │ │ │ - vaddw.s8 q8, q8, d9 │ │ │ │ + @ instruction: 0xf6451400 │ │ │ │ + vsra.s64 , , #64 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ @ instruction: 0xe6c7fdfd │ │ │ │ - b 0x1475fb8 │ │ │ │ - vrsra.u64 , q6, #52 │ │ │ │ - b 0x14626b8 │ │ │ │ - @ instruction: 0xf003044c │ │ │ │ - @ instruction: 0xf004031e │ │ │ │ - ldcvs 4, cr0, [r5], {30} │ │ │ │ - sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ - andseq pc, lr, #2 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ - svceq 0x00c0f015 │ │ │ │ - andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ - @ instruction: 0xf43f9404 │ │ │ │ - stmib sp, {r0, r2, r5, r6, r7, r9, sl, fp, sp, pc}^ │ │ │ │ - @ instruction: 0xf6454100 │ │ │ │ - vmla.f d23, d0, d1[2] │ │ │ │ - @ instruction: 0xf7fe0109 │ │ │ │ - @ instruction: 0xe69dfeb1 │ │ │ │ - b 0x147600c │ │ │ │ + b 0x1475f18 │ │ │ │ vrsra.u64 , q6, #52 │ │ │ │ - b 0x146270c │ │ │ │ - @ instruction: 0xf003044c │ │ │ │ - @ instruction: 0xf004031e │ │ │ │ - ldcvs 4, cr0, [r5], {30} │ │ │ │ + b 0x145fe18 │ │ │ │ + @ instruction: 0xf0030e4c │ │ │ │ + @ instruction: 0xf00e031e │ │ │ │ + ldcvs 14, cr0, [r5], {30} │ │ │ │ sbcscs lr, ip, #323584 @ 0x4f000 │ │ │ │ - movweq lr, #59971 @ 0xea43 │ │ │ │ + @ instruction: 0xf0024323 │ │ │ │ + vrshr.u8 d16, d14, #4 │ │ │ │ + vmls.i , q6, d0[0] │ │ │ │ + b 0x11b1d38 │ │ │ │ + b 0x111bb74 │ │ │ │ + @ instruction: 0xf015020c │ │ │ │ + movwls r0, #24512 @ 0x5fc0 │ │ │ │ + andls r9, r6, #4, 8 @ 0x4000000 │ │ │ │ + mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ + smlabtmi r0, sp, r9, lr │ │ │ │ + @ instruction: 0x61b5f645 │ │ │ │ + smlabteq r9, r0, r2, pc @ │ │ │ │ + mrc2 7, 5, pc, cr2, cr14, {7} │ │ │ │ + stcvs 6, cr14, [r2, #-632] @ 0xfffffd88 │ │ │ │ + bicscc lr, ip, #323584 @ 0x4f000 │ │ │ │ + strbne pc, [r0], #972 @ 0x3cc @ │ │ │ │ + vmlseq.f32 s29, s24, s30 │ │ │ │ + tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ + cdpeq 0, 1, cr15, cr14, cr14, {0} │ │ │ │ + b 0x1475dcc │ │ │ │ + @ instruction: 0x432322dc │ │ │ │ andseq pc, lr, #2 │ │ │ │ - cdppl 3, 8, cr15, cr0, cr12, {6} │ │ │ │ - mcrrne 3, 12, pc, r0, cr12 @ │ │ │ │ - andeq lr, lr, #270336 @ 0x42000 │ │ │ │ - streq lr, [r4], #-2636 @ 0xfffff5b4 │ │ │ │ + strbne pc, [r0], #-972 @ 0xfffffc34 @ │ │ │ │ + stcpl 3, cr15, [r0], {204} @ 0xcc │ │ │ │ + streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ + andeq lr, ip, #270336 @ 0x42000 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - andls r9, r6, #335544320 @ 0x14000000 │ │ │ │ - @ instruction: 0xf43f9404 │ │ │ │ - stmib sp, {r0, r1, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ + strls r9, [r4], #-773 @ 0xfffffcfb │ │ │ │ + @ instruction: 0xf43f9206 │ │ │ │ + stmib sp, {r0, r2, r3, r4, r5, r7, r9, sl, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vmla.f d23, d16, d1[6] │ │ │ │ + vorr.i32 , #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - uhasx pc, r3, r9 @ │ │ │ │ + uhasx pc, r5, fp @ │ │ │ │ stcvs 13, cr6, [sp], #20 │ │ │ │ svceq 0x00c0f015 │ │ │ │ - mcrge 4, 5, pc, cr12, cr15, {1} @ │ │ │ │ + mcrge 4, 5, pc, cr14, cr15, {1} @ │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - orrsvc pc, r9, r5, asr #12 │ │ │ │ + tstpvc r5, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff2af7fd │ │ │ │ - b 0x1494604 │ │ │ │ - vrsra.u64 q9, q6, #52 │ │ │ │ - @ instruction: 0xf0035480 │ │ │ │ - vrsra.u8 d16, d14, #4 │ │ │ │ - @ instruction: 0x43231240 │ │ │ │ - strbeq lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf01c4322 │ │ │ │ - @ instruction: 0xf04f0f80 │ │ │ │ - tstls r4, r1, lsl #8 │ │ │ │ - andls r9, r5, #402653184 @ 0x18000000 │ │ │ │ - @ instruction: 0xf47f9407 │ │ │ │ - strls sl, [r0], #-3721 @ 0xfffff177 │ │ │ │ - ldc2 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ - b 0x14945c8 │ │ │ │ - vrsra.u64 d20, d12, #52 │ │ │ │ - @ instruction: 0xf0033203 │ │ │ │ - @ instruction: 0xf00c0310 │ │ │ │ - tstmi r3, #62914560 @ 0x3c00000 │ │ │ │ - subseq lr, ip, #323584 @ 0x4f000 │ │ │ │ - andseq pc, r0, #2 │ │ │ │ - smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf01c432a │ │ │ │ - smlabbls r4, r0, pc, r0 @ │ │ │ │ - strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf47f9205 │ │ │ │ - strb sl, [r2, sp, ror #28]! │ │ │ │ - movteq lr, #51791 @ 0xca4f │ │ │ │ - ldrbcs lr, [ip], #2639 @ 0xa4f │ │ │ │ - subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + @ instruction: 0xff2cf7fd │ │ │ │ + strcs lr, [r1], #-1638 @ 0xfffff99a │ │ │ │ + bicscs lr, ip, #323584 @ 0x4f000 │ │ │ │ orrpl pc, r0, ip, asr #7 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ - ldreq pc, [lr], #-4 │ │ │ │ - tstmi r3, #12, 6 @ 0x30000000 │ │ │ │ - vraddhn.i16 d25, q6, q0 │ │ │ │ - strcs r1, [r2], #-704 @ 0xfffffd40 │ │ │ │ + blx 0x3ab80c │ │ │ │ + @ instruction: 0xf001f104 │ │ │ │ + vsra.u8 d16, d14, #4 │ │ │ │ + movwmi r1, #41536 @ 0xa240 │ │ │ │ + svceq 0x0080f01c │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ - @ instruction: 0xf7fe9401 │ │ │ │ - ldr pc, [r5], -r1, asr #29 │ │ │ │ - b 0x147f930 │ │ │ │ - vrsra.u64 q9, q6, #52 │ │ │ │ - b 0x146f71c │ │ │ │ - @ instruction: 0xf003004c │ │ │ │ - @ instruction: 0xf000031e │ │ │ │ - tstmi r3, #30 │ │ │ │ + strcc lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ + tstls r4, r5, lsl #4 │ │ │ │ + mcrge 4, 4, pc, cr12, cr15, {3} @ │ │ │ │ + @ instruction: 0xf7fe9400 │ │ │ │ + strb pc, [r9], -r1, asr #24 @ │ │ │ │ + orrsmi lr, ip, #323584 @ 0x4f000 │ │ │ │ + andcc pc, r3, #204, 6 @ 0x30000003 │ │ │ │ + tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ + streq pc, [pc, #-12] @ 0x9ac0c │ │ │ │ + b 0x146b868 │ │ │ │ + @ instruction: 0xf002025c │ │ │ │ + vrshr.u8 d16, d0, #4 │ │ │ │ + @ instruction: 0x432a4101 │ │ │ │ + svceq 0x0080f01c │ │ │ │ + movwls r9, #25607 @ 0x6407 │ │ │ │ + andls r9, r5, #4, 2 │ │ │ │ + mrcge 4, 3, APSR_nzcv, cr0, cr15, {3} │ │ │ │ + b 0x1494bc4 │ │ │ │ + b 0x145b970 │ │ │ │ + vsri.64 q9, q6, #52 │ │ │ │ + vmlal.u , d12, d0[0] │ │ │ │ + @ instruction: 0xf0035180 │ │ │ │ + @ instruction: 0xf004031e │ │ │ │ + movwmi r0, #50206 @ 0xc41e │ │ │ │ + strls r4, [r0], #-787 @ 0xfffffced │ │ │ │ + sbcne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ + vraddhn.i16 d18, q6, q1 │ │ │ │ + strls r4, [r1], #-257 @ 0xfffffeff │ │ │ │ + mcr2 7, 6, pc, cr4, cr14, {7} @ │ │ │ │ + b 0x14944cc │ │ │ │ + vrshr.u64 q9, q6, #52 │ │ │ │ + @ instruction: 0xf0025180 │ │ │ │ + b 0x145b4f0 │ │ │ │ + @ instruction: 0xf000004c │ │ │ │ + movwls r0, #28702 @ 0x701e │ │ │ │ + movweq lr, #6722 @ 0x1a42 │ │ │ │ subne pc, r0, #204, 6 @ 0x30000003 │ │ │ │ smlabtmi r1, ip, r3, pc @ │ │ │ │ @ instruction: 0xf01c4302 │ │ │ │ - smlabbls r4, r0, pc, r0 @ │ │ │ │ - andls r9, r5, #402653184 @ 0x18000000 │ │ │ │ - mrcge 4, 1, APSR_nzcv, cr12, cr15, {3} │ │ │ │ + movwls r0, #28544 @ 0x6f80 │ │ │ │ + andne lr, r4, #3358720 @ 0x334000 │ │ │ │ + mrcge 4, 1, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldrbtmi r2, [r0], -r2, lsl #8 │ │ │ │ @ instruction: 0xf7fe9400 │ │ │ │ - ldrb pc, [r7, #3055]! @ 0xbef @ │ │ │ │ - blvs 0xfe73615c │ │ │ │ + ldrb pc, [r9, #3057]! @ 0xbf1 @ │ │ │ │ + blvs 0xfe7360b8 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 2, sp, fp, cr8 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa3968 │ │ │ │ - mcrge 4, 1, pc, cr8, cr15, {1} @ │ │ │ │ + blcs 0xa38c4 │ │ │ │ + mcrge 4, 1, pc, cr10, cr15, {1} @ │ │ │ │ ldrdcc pc, [r8], lr @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ - @ instruction: 0xf8deae23 │ │ │ │ - blcs 0xa7028 │ │ │ │ - mrcge 4, 0, APSR_nzcv, cr14, cr15, {3} │ │ │ │ + @ instruction: 0xf8deae25 │ │ │ │ + blcs 0xa6f84 │ │ │ │ + mcrge 4, 1, pc, cr0, cr15, {3} @ │ │ │ │ @ instruction: 0xf7ff4670 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - stcge 4, cr15, [r5, #252]! @ 0xfc │ │ │ │ - @ instruction: 0xffa8f087 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stcge 4, cr15, [r7, #252]! @ 0xfc │ │ │ │ + @ instruction: 0xffa6f087 │ │ │ │ strmi r4, [r5], -r9, lsr #12 │ │ │ │ - mcr2 7, 5, pc, cr4, cr10, {7} @ │ │ │ │ + mcr2 7, 5, pc, cr12, cr10, {7} @ │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ @ instruction: 0xf08c2210 │ │ │ │ - @ instruction: 0x4621fc15 │ │ │ │ + @ instruction: 0x4621fc13 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - ldr pc, [r4, #3763] @ 0xeb3 │ │ │ │ + ldr pc, [r6, #3771] @ 0xebb │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf893e7d3 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11ba00 │ │ │ │ + blcs 0x11b95c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ - strb r2, [r6, #-769] @ 0xfffffcff │ │ │ │ - @ instruction: 0xf980f20c │ │ │ │ + strb r2, [r8, #-769] @ 0xfffffcff │ │ │ │ + @ instruction: 0xf972f20c │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf1fd8 │ │ │ │ + bl 0xfebf1f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r4, #-960] @ 0xfffffc40 │ │ │ │ addlt r4, r2, r4, lsl #13 │ │ │ │ @ instruction: 0xf4106ba0 │ │ │ │ andsle r6, r5, r0, ror r0 │ │ │ │ @ instruction: 0xf4106c60 │ │ │ │ andsle r6, r1, r0, ror r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ ldrsbteq pc, [r8], #-140 @ 0xffffff74 @ │ │ │ │ - bl 0x12b068 │ │ │ │ + bl 0x12afc4 │ │ │ │ stmdacs r5, {r0, r6, r7, r9} │ │ │ │ ldm pc, {r0, r1, r3, r4, fp, ip, lr, pc}^ @ │ │ │ │ tstpne r8, #0 @ p-variant is OBSOLETE │ │ │ │ movweq r1, #14862 @ 0x3a0e │ │ │ │ svclt 0x00cc2a0b │ │ │ │ andcs r2, r1, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x28a268 │ │ │ │ + bcs 0x28a1c4 │ │ │ │ andcs fp, r0, ip, asr #31 │ │ │ │ ldrb r2, [r3, r1]! │ │ │ │ svclt 0x00cc2a03 │ │ │ │ andcs r2, r1, r0 │ │ │ │ andcs lr, r0, lr, ror #15 │ │ │ │ andcs lr, r0, ip, ror #15 │ │ │ │ - mvnspl pc, r4, asr #12 │ │ │ │ + msrpl R8_fiq, r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsbcs pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf810f1a0 │ │ │ │ - ldrhteq r9, [r3], -r4 │ │ │ │ + @ instruction: 0xf80ef1a0 │ │ │ │ + eorseq r9, r3, r4, ror #21 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf2060 │ │ │ │ + bl 0xfebf1fbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, ror #16 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - blx 0x18d8e28 │ │ │ │ + blx 0x1ad8d84 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142060,57 +142019,57 @@ │ │ │ │ stmdavs r9!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r2, lsl #4 │ │ │ │ @ instruction: 0xf7ff6869 │ │ │ │ bicslt pc, r0, r5, ror pc @ │ │ │ │ - blvs 0xfe736378 │ │ │ │ + blvs 0xfe7362d4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - blx 0x17d8e98 │ │ │ │ + blx 0x19d8df4 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf8e8f7fb │ │ │ │ + @ instruction: 0xf8f0f7fb │ │ │ │ stmdavs lr!, {r0, r1, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - cdp2 0, 13, cr15, cr12, cr7, {4} │ │ │ │ + cdp2 0, 13, cr15, cr10, cr7, {4} │ │ │ │ ldrtmi r4, [r2], -r1, lsl #12 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - @ instruction: 0xf9b6f7c1 │ │ │ │ + @ instruction: 0xf9eaf7c1 │ │ │ │ ldmib r5, {r0, r3, r5, r6, fp, sp, lr}^ │ │ │ │ ldrtmi r3, [r0], -r2, lsl #4 │ │ │ │ - blx 0xff7d8e8e │ │ │ │ + stc2 7, cr15, [r6], {212} @ 0xd4 │ │ │ │ mrrcvs 7, 13, lr, r3, cr4 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe7a0d0be │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf2150 │ │ │ │ + bl 0xfebf20ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcvs 15, cr0, [r2, #-960] @ 0xfffffc40 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ @ instruction: 0xf4136b93 │ │ │ │ andsle r6, r5, r0, ror r3 │ │ │ │ @ instruction: 0xf4116c51 │ │ │ │ andsle r6, r1, r0, ror pc │ │ │ │ @ instruction: 0xf0106c10 │ │ │ │ tstle r2, lr │ │ │ │ ldrbeq r6, [fp], fp, lsr #17 │ │ │ │ strtmi sp, [r0], -r4, lsl #8 │ │ │ │ - @ instruction: 0xf9e8f7e6 │ │ │ │ + @ instruction: 0xf9f0f7e6 │ │ │ │ andcs fp, r1, r0, asr #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r2, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ @ instruction: 0xf8d4d02d │ │ │ │ strbeq r1, [r8, #200] @ 0xc8 │ │ │ │ @@ -142120,42 +142079,42 @@ │ │ │ │ stmiavs r9!, {r1, r8, ip, lr, pc} │ │ │ │ strbtle r0, [r9], #1737 @ 0x6c9 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ ldrdne pc, [r8], #132 @ 0x84 │ │ │ │ smlalbtcs pc, r0, r1, r3 @ │ │ │ │ tstcs r0, r9, lsl r3 │ │ │ │ @ instruction: 0xf7fc4620 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r0, r1, r3, r4, r6, r7, ip, lr, pc}^ │ │ │ │ strtmi r3, [r0], -r3, lsl #4 │ │ │ │ @ instruction: 0xf7ff68a9 │ │ │ │ ldrshlt pc, [r0, #237] @ 0xed @ │ │ │ │ - blvs 0xfe736468 │ │ │ │ + blvs 0xfe7363c4 │ │ │ │ svcvs 0x0070f412 │ │ │ │ mrrcvs 0, 12, sp, fp, cr15 │ │ │ │ svcvs 0x0070f413 │ │ │ │ strtmi sp, [r0], -fp, asr #1 │ │ │ │ - @ instruction: 0xf9e4f7e6 │ │ │ │ + @ instruction: 0xf9ecf7e6 │ │ │ │ ldcvs 7, cr14, [r1], {199} @ 0xc7 │ │ │ │ rscseq pc, r0, r1, lsl r0 @ │ │ │ │ ldrdcs sp, [r0, -r4] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4620bd70 │ │ │ │ - @ instruction: 0xf870f7fb │ │ │ │ + @ instruction: 0xf878f7fb │ │ │ │ @ instruction: 0xf087e7db │ │ │ │ - stmdavs fp!, {r0, r2, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r1, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r6, [r6], -sl, ror #17 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ ldmdbeq fp, {r0, r3, r5, r7, fp, sp, lr}^ │ │ │ │ biceq lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf7d4692a │ │ │ │ - stmdavs r9!, {r0, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r9!, {r0, r1, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46204632 │ │ │ │ - @ instruction: 0xf9e6f7c1 │ │ │ │ + blx 0x758e94 │ │ │ │ mrrcvs 7, 13, lr, r3, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ @ instruction: 0xe79cd0ba │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -142214,52 +142173,52 @@ │ │ │ │ andmi r0, fp, r0, lsr #7 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #32, 4 │ │ │ │ ldrbhi pc, [lr], #-0 @ │ │ │ │ andhi pc, fp, #0, 4 │ │ │ │ @ instruction: 0xf0002b40 │ │ │ │ vqsub.s8 q4, q0, q4 │ │ │ │ - blcs 0xbc08c │ │ │ │ + blcs 0xbbfe8 │ │ │ │ ldrbthi pc, [r0], #-0 @ │ │ │ │ vsubw.s8 q9, q0, d31 │ │ │ │ andmi r0, fp, r0, asr #6 │ │ │ │ bicle r2, r0, r0, lsl #22 │ │ │ │ - blvs 0xfe736560 │ │ │ │ + blvs 0xfe7364bc │ │ │ │ svcvs 0x0070f412 │ │ │ │ strbhi pc, [sp, r0]! @ │ │ │ │ @ instruction: 0xf4046c5c │ │ │ │ stccc 4, cr0, [r0], {112} @ 0x70 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ streq pc, [r1], #-132 @ 0xffffff7c │ │ │ │ svclt 0x00082f0f │ │ │ │ streq pc, [r1], #-68 @ 0xffffffbc │ │ │ │ @ instruction: 0xd1aa2c00 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrshi pc, (UNDEF: 14) @ │ │ │ │ ldmcc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldmdaeq lr, {r3, ip, sp, lr, pc} │ │ │ │ - b 0x129bd38 │ │ │ │ + b 0x129bc94 │ │ │ │ @ instruction: 0xf1410803 │ │ │ │ @ instruction: 0xf0878187 │ │ │ │ - @ instruction: 0x4603fd9d │ │ │ │ + @ instruction: 0x4603fd9b │ │ │ │ ldrmi r4, [ip], -r0, lsr #12 │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs sp, {r0, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9f6f7d4 │ │ │ │ + blx 0x8d9064 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08d4629 │ │ │ │ - strtmi pc, [r2], -r7, asr #28 │ │ │ │ + strtmi pc, [r2], -r5, asr #28 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf91af7c1 │ │ │ │ + @ instruction: 0xf94ef7c1 │ │ │ │ vmla.i q15, , d2[6] │ │ │ │ - bleq 0x46d1e0 │ │ │ │ + bleq 0x46d13c │ │ │ │ @ instruction: 0xf1000208 │ │ │ │ bicscs r8, r0, #1610612747 @ 0x6000000b │ │ │ │ msreq SPSR_, #192, 4 │ │ │ │ andscs r4, r0, #11 │ │ │ │ subeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ ldcvs 15, cr10, [r3, #-456]! @ 0xfffffe38 │ │ │ │ @@ -142267,347 +142226,347 @@ │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 15, 6, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ svcge 0x0063f43f │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, r6, r0 │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031440 │ │ │ │ @ instruction: 0xf007031e │ │ │ │ tstmi ip, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf10402e9 │ │ │ │ @ instruction: 0xf1400901 │ │ │ │ @ instruction: 0xf0878340 │ │ │ │ - @ instruction: 0x4621fd53 │ │ │ │ + @ instruction: 0x4621fd51 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ - strtmi pc, [r2], -pc, asr #24 │ │ │ │ + @ instruction: 0x4622fc57 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xf8dcf7c1 │ │ │ │ - stc2l 0, cr15, [r8, #-540] @ 0xfffffde4 │ │ │ │ + @ instruction: 0xf910f7c1 │ │ │ │ + stc2l 0, cr15, [r6, #-540] @ 0xfffffde4 │ │ │ │ strmi r4, [r4], -r9, asr #12 │ │ │ │ - mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, ip, cr10 @ │ │ │ │ strbmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7c14630 │ │ │ │ - ldrd pc, [r1], r1 @ │ │ │ │ + adc pc, r1, r5, lsl #18 │ │ │ │ ldrne pc, [r0, -r1] │ │ │ │ svcne 0x0080f5b7 │ │ │ │ sbcshi pc, r6, #0 │ │ │ │ addhi pc, r9, #0, 4 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ movwcs r8, #61842 @ 0xf192 │ │ │ │ orreq pc, r0, #192, 4 │ │ │ │ - blcs 0xab2ac │ │ │ │ - strhi pc, [pc], #0 @ 0x9b284 │ │ │ │ + blcs 0xab208 │ │ │ │ + strhi pc, [pc], #0 @ 0x9b1e0 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ svcge 0x0023f47f │ │ │ │ vmul.i q8, , d0[3] │ │ │ │ @ instruction: 0xf0044303 │ │ │ │ @ instruction: 0x064a0410 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ @ instruction: 0xf8d0af18 │ │ │ │ ldrbeq r3, [fp, #200] @ 0xc8 │ │ │ │ svcge 0x0013f57f │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svceq 0x000ef013 │ │ │ │ strbteq sp, [r7], r2, lsl #2 │ │ │ │ svcge 0x000bf53f │ │ │ │ - movtne pc, #965 @ 0x3c5 @ │ │ │ │ strbpl pc, [r0, -r5, asr #7] @ │ │ │ │ + movtne pc, #965 @ 0x3c5 @ │ │ │ │ @ instruction: 0xf1410268 │ │ │ │ - blcs 0xbb4d8 │ │ │ │ + blcs 0xbb434 │ │ │ │ svcge 0x0001f47f │ │ │ │ @ instruction: 0xf0012f00 │ │ │ │ @ instruction: 0xf0148204 │ │ │ │ @ instruction: 0xf47f0701 │ │ │ │ @ instruction: 0xf04faefa │ │ │ │ @ instruction: 0x46300910 │ │ │ │ - blx 0xf592e4 │ │ │ │ + blx 0xfd9240 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - ldc2l 0, cr15, [r6], #540 @ 0x21c │ │ │ │ + ldc2l 0, cr15, [r4], #540 @ 0x21c │ │ │ │ vrsubhn.i16 d20, , q0 │ │ │ │ strbmi r3, [r1], -r3, lsl #4 │ │ │ │ - @ instruction: 0xf7c04630 │ │ │ │ - strtmi pc, [r0], -pc, asr #31 │ │ │ │ - @ instruction: 0xf936f7d4 │ │ │ │ + @ instruction: 0xf7c14630 │ │ │ │ + strtmi pc, [r0], -r3, lsl #16 │ │ │ │ + @ instruction: 0xf960f7d4 │ │ │ │ strmi r4, [r1], -fp, asr #12 │ │ │ │ ldrtmi r4, [r8], -sl, asr #12 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - ldc2 0, cr15, [r8, #-624]! @ 0xfffffd90 │ │ │ │ + ldc2 0, cr15, [r6, #-624]! @ 0xfffffd90 │ │ │ │ svclt 0x0000e046 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andpl pc, r0, #192, 12 @ 0xc000000 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ - beq 0xff486e80 │ │ │ │ + beq 0xff486ddc │ │ │ │ orrpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ stmdami r3, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ addeq r4, fp, #2080374784 @ 0x7c000000 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ strls r6, [r8, -r3, lsl #26] │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 12, sl, fp, cr0 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 5, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - ldrshlt pc, [r8, #157]! @ 0x9d @ │ │ │ │ + ldrshlt pc, [r8, #159]! @ 0x9f @ │ │ │ │ eoreq r0, r8, #170 @ 0xaa │ │ │ │ rsbsvc pc, pc, #33554432 @ 0x2000000 │ │ │ │ svclt 0x00584641 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xffa6f7c0 │ │ │ │ + @ instruction: 0xffdaf7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, r9, #44800 @ 0xaf00 │ │ │ │ + rsceq pc, r9, #44288 @ 0xad00 │ │ │ │ @ instruction: 0xf1404604 │ │ │ │ @ instruction: 0xf8d682f4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ strbmi r2, [r2], -r2, ror #3 │ │ │ │ @ instruction: 0xf0039100 │ │ │ │ strtmi r0, [r1], -pc, lsl #6 │ │ │ │ - @ instruction: 0xf80af7c4 │ │ │ │ + @ instruction: 0xf83ef7c4 │ │ │ │ @ instruction: 0x46204639 │ │ │ │ - blx 0xfedd938e │ │ │ │ + blx 0xfefd92ea │ │ │ │ ldr r2, [r5], r1 │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073303 │ │ │ │ vorr.i32 d16, #-1879048192 @ 0x90000000 │ │ │ │ tstmi pc, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf100028b │ │ │ │ stcvs 1, cr8, [r3, #-480] @ 0xfffffe20 │ │ │ │ ldcvs 7, cr9, [sl], {8} │ │ │ │ svceq 0x00f0f012 │ │ │ │ sbcshi pc, ip, r0 │ │ │ │ svceq 0x000ef012 │ │ │ │ ldrbteq sp, [r8], r2, lsl #2 │ │ │ │ mrcge 5, 3, APSR_nzcv, cr13, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ adceq sp, sl, r0, ror #1 │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ @ instruction: 0x4641727f │ │ │ │ subsmi fp, r2, #88, 30 @ 0x160 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - strmi pc, [r0], r7, ror #30 │ │ │ │ - stc2 0, cr15, [r4], #540 @ 0x21c │ │ │ │ + pkhbtmi pc, r0, fp, lsl #31 @ │ │ │ │ + stc2 0, cr15, [r2], #540 @ 0x21c │ │ │ │ strmi r0, [r4], -fp, ror #5 │ │ │ │ sbchi pc, r4, #64, 2 │ │ │ │ ldrdcc pc, [r8], r6 │ │ │ │ ldrtmi r4, [r0], -r2, asr #12 │ │ │ │ @ instruction: 0xf0032143 │ │ │ │ tstls r0, pc, lsl #6 │ │ │ │ @ instruction: 0xf7c44621 │ │ │ │ - vpadd.i8 , , │ │ │ │ + vqdmulh.s d31, d23, d29 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46392395 │ │ │ │ ldmdavs sp, {r0, sp} │ │ │ │ - @ instruction: 0xf8bcf7d4 │ │ │ │ + @ instruction: 0xf8e6f7d4 │ │ │ │ strtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08e4629 │ │ │ │ - @ instruction: 0xe7b5f897 │ │ │ │ + @ instruction: 0xe7b5f895 │ │ │ │ vmull.u q8, d17, d0[3] │ │ │ │ @ instruction: 0xf0045380 │ │ │ │ addeq r0, r8, #503316480 @ 0x1e000000 │ │ │ │ streq lr, [r3], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0xf53f9408 │ │ │ │ ldcvs 14, cr10, [r3, #-264]! @ 0xfffffef8 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 14, 3, sl, fp, cr8 │ │ │ │ svcvs 0x0070f413 │ │ │ │ mrcge 4, 1, APSR_nzcv, cr3, cr15, {1} │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ mlseq sl, r6, r0, sp │ │ │ │ vst1.8 {d0-d3}, [r2 :128], r9 │ │ │ │ vrshr.u64 , , #59 │ │ │ │ svclt 0x00584103 │ │ │ │ @ instruction: 0x46304252 │ │ │ │ - @ instruction: 0xff1cf7c0 │ │ │ │ + @ instruction: 0xff50f7c0 │ │ │ │ @ instruction: 0xf0874680 │ │ │ │ - rsceq pc, sl, #9472 @ 0x2500 │ │ │ │ + rsceq pc, sl, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf1404607 │ │ │ │ @ instruction: 0xf8d683c4 │ │ │ │ ldrtmi r3, [r0], -r8, lsl #1 │ │ │ │ mvncs r4, r2, asr #12 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ ldrtmi r9, [r9], -r0, lsl #2 │ │ │ │ - @ instruction: 0xff80f7c3 │ │ │ │ + @ instruction: 0xffb4f7c3 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xb594a2 │ │ │ │ + blx 0xd593fe │ │ │ │ cmpcs r0, #116, 14 @ 0x1d00000 │ │ │ │ moveq pc, #192, 4 │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 q4, q8, │ │ │ │ - blcs 0x10bb80c │ │ │ │ + blcs 0x10bb768 │ │ │ │ adcshi pc, r3, r0 │ │ │ │ cmnphi sp, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0x232f82f9 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab514 │ │ │ │ + blcs 0xab470 │ │ │ │ ldclge 4, cr15, [r3, #508]! @ 0x1fc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74f91c │ │ │ │ + blvs 0xfe74f878 │ │ │ │ svcvs 0x0070f412 │ │ │ │ stclge 4, cr15, [r9, #252]! @ 0xfc │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ ldrtmi sl, [r0], -r4, ror #27 │ │ │ │ - @ instruction: 0xf926f7ff │ │ │ │ + @ instruction: 0xf928f7ff │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bleq 0xffbc7234 │ │ │ │ + bleq 0xffbc7190 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ rsceq r4, fp, #28, 6 @ 0x70000000 │ │ │ │ strhi pc, [r4, r0, asr #2] │ │ │ │ - blx 0xff65774e │ │ │ │ + blx 0xff5d76aa │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ - blx 0xff559520 │ │ │ │ + blx 0xff75947c │ │ │ │ @ instruction: 0xf0012f0f │ │ │ │ strtmi r8, [r2], -lr, asr #2 │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - @ instruction: 0xff5cf7c0 │ │ │ │ + @ instruction: 0xff90f7c0 │ │ │ │ @ instruction: 0xf5b3e72c │ │ │ │ rsble r0, r5, r0, lsr #30 │ │ │ │ mvnhi pc, r0, lsl #4 │ │ │ │ svceq 0x0000f5b3 │ │ │ │ eorshi pc, r2, #0 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #128, 4 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcr2 7, 1, pc, cr6, cr10, {7} @ │ │ │ │ + mcr2 7, 1, pc, cr14, cr10, {7} @ │ │ │ │ @ instruction: 0xf57f02eb │ │ │ │ movwcs sl, #7598 @ 0x1dae │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - str pc, [r7, #3911]! @ 0xf47 │ │ │ │ + str pc, [r7, #3913]! @ 0xf49 │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 13, 10, sl, fp, cr2 │ │ │ │ svcvs 0x0070f413 │ │ │ │ ldcge 4, cr15, [sp, #252] @ 0xfc │ │ │ │ stmdage r4, {r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - cmppcs r0, sp, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r7, lsr lr @ p-variant is OBSOLETE │ │ │ │ asreq pc, r0, #5 @ │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ eormi r0, r9, r0, lsr #32 │ │ │ │ addmi r9, r1, #4, 24 @ 0x400 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrthi pc, [sp], #0 @ │ │ │ │ adcshi pc, lr, #0, 4 │ │ │ │ @ instruction: 0xf0002940 │ │ │ │ @ instruction: 0xf5b184ac │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ stmdbcs r0, {r2, r3, r4, r7, sl, pc} │ │ │ │ - ldclge 4, cr15, [pc, #-508]! @ 0x9b3d8 │ │ │ │ + ldclge 4, cr15, [pc, #-508]! @ 0x9b334 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - tstpvs r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 101), r6 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf8def7fe │ │ │ │ + @ instruction: 0xf8e0f7fe │ │ │ │ stmdage r4, {r2, r4, r5, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r1], #-3557 @ 0xfffff21b │ │ │ │ + strcs pc, [r1], #-3565 @ 0xfffff213 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c1a4 │ │ │ │ + bls 0x21c100 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf6467129 │ │ │ │ - ldrtmi r2, [r0], -r9, lsr #2 │ │ │ │ + @ instruction: 0xf6466189 │ │ │ │ + ldrtmi r1, [r0], -r9, lsl #3 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fe0109 │ │ │ │ - ldrb pc, [fp, #-2467] @ 0xfffff65d @ │ │ │ │ + ldrb pc, [fp, #-2469] @ 0xfffff65b @ │ │ │ │ strne pc, [r0], #1041 @ 0x411 │ │ │ │ @ instruction: 0x83a7f040 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r8, #1000] @ 0x3e8 │ │ │ │ + ldc2l 7, cr15, [r0, #1000] @ 0x3e8 │ │ │ │ strtmi r4, [r2], -r3, lsr #12 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 7, pc, cr12, cr14, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr14, cr14, {7} @ │ │ │ │ stmdage r4, {r2, r3, r6, r8, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - rsceq pc, sp, #12096 @ 0x2f40 │ │ │ │ + rsceq pc, sp, #12608 @ 0x3140 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf646bf55 │ │ │ │ - @ instruction: 0xf6460159 │ │ │ │ - vmla.f d18, d16, d1[3] │ │ │ │ + vrecps.f32 , q3, │ │ │ │ + @ instruction: 0xf64671b9 │ │ │ │ + vaddw.s8 q9, q0, d29 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldr pc, [r3, #-2605]! @ 0xfffff5d3 │ │ │ │ + ldr pc, [r3, #-2607]! @ 0xfffff5d1 │ │ │ │ vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ mvnshi pc, r0 │ │ │ │ subeq pc, r0, #79 @ 0x4f │ │ │ │ msrhi (UNDEF: 98), r0 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ @ instruction: 0xf5b381e7 │ │ │ │ @ instruction: 0xf47f0f20 │ │ │ │ sbceq sl, sl, #32, 26 @ 0x800 │ │ │ │ bichi pc, r5, #0, 2 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2 7, cr15, [lr, #1000] @ 0x3e8 │ │ │ │ + ldc2 7, cr15, [r6, #1000] @ 0x3e8 │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - stc2l 7, cr15, [r0], #1016 @ 0x3f8 │ │ │ │ + stc2l 7, cr15, [r2], #1016 @ 0x3f8 │ │ │ │ movwcs lr, #5394 @ 0x1512 │ │ │ │ strls r9, [r8, -sl, lsl #8] │ │ │ │ movwls r0, #37390 @ 0x920e │ │ │ │ stcge 5, cr15, [fp, #-252] @ 0xffffff04 │ │ │ │ movwls sl, #18692 @ 0x4904 │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ stmib sp, {r0, r2, r3, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ strls r3, [r7, #-2053] @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff52f7fe │ │ │ │ + @ instruction: 0xff54f7fe │ │ │ │ rsclt lr, fp, #0, 10 │ │ │ │ stceq 3, cr9, [fp], #28 │ │ │ │ @ instruction: 0xf003a904 │ │ │ │ andcs r0, r1, #16, 6 @ 0x40000000 │ │ │ │ strls r4, [r9], #-827 @ 0xfffffcc5 │ │ │ │ vsubw.u8 , , d8 │ │ │ │ @ instruction: 0xf8cd5340 │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ andls r5, sl, #0, 10 │ │ │ │ strcc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xff3cf7fe │ │ │ │ + @ instruction: 0xff3ef7fe │ │ │ │ movwcs lr, #5354 @ 0x14ea │ │ │ │ strls r9, [r8, -sl, lsl #8] │ │ │ │ movwls r0, #37386 @ 0x920a │ │ │ │ stclge 5, cr15, [r3], #252 @ 0xfc │ │ │ │ ldcvs 13, cr6, [sl], {3} │ │ │ │ svceq 0x00f0f012 │ │ │ │ - blvs 0xfe74fb3c │ │ │ │ + blvs 0xfe74fa98 │ │ │ │ svcvs 0x0070f412 │ │ │ │ ldclge 4, cr15, [r9], {63} @ 0x3f │ │ │ │ @ instruction: 0xf4136c5b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ stmdbge r4, {r2, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ andcs r4, r1, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf8cdb2eb │ │ │ │ vmov.i32 d24, #216 @ 0x000000d8 │ │ │ │ movwls r5, #29952 @ 0x7500 │ │ │ │ strcs lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ - blx 0xfe5d9738 │ │ │ │ + blx 0xfe659694 │ │ │ │ ldcvs 4, cr14, [r2, #-792]! @ 0xfffffce8 │ │ │ │ vmvn.i32 q8, #159 @ 0x0000009f │ │ │ │ @ instruction: 0xf0075380 │ │ │ │ teqmi fp, #7864320 @ 0x780000 │ │ │ │ ldcvs 3, cr9, [r3], {8} │ │ │ │ strls r2, [r9], #-257 @ 0xfffffeff │ │ │ │ svceq 0x00f0f013 │ │ │ │ @@ -142619,622 +142578,622 @@ │ │ │ │ stcge 4, cr15, [sp], #252 @ 0xfc │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ subpl pc, r0, #335544323 @ 0x14000003 │ │ │ │ @ instruction: 0xf1b7e7d6 │ │ │ │ @ instruction: 0xf47f1f10 │ │ │ │ movwcs sl, #64676 @ 0xfca4 │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ - blcs 0xab7c0 │ │ │ │ + blcs 0xab71c │ │ │ │ eorhi pc, r4, #0 │ │ │ │ svceq 0x0080f5b3 │ │ │ │ ldcge 4, cr15, [r9], {127} @ 0x7f │ │ │ │ vqdmulh.s q8, , d2[2] │ │ │ │ @ instruction: 0xf0021341 │ │ │ │ stmdbge r4, {r2, r9} │ │ │ │ stmiaeq fp!, {r1, r3, r4, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf0039208 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ strls r4, [r7], #-515 @ 0xfffffdfd │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #25792 @ 0x64c0 │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strls r9, [r5, #-1028] @ 0xfffffbfc │ │ │ │ - blx 0xfefd97ce │ │ │ │ + blx 0xfefd972a │ │ │ │ @ instruction: 0xf5b3e480 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ subcs r8, r0, #1073741861 @ 0x40000025 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r1, r2, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - strcs pc, [r0], #-3303 @ 0xfffff319 │ │ │ │ + strcs pc, [r0], #-3311 @ 0xfffff311 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - bls 0x21c3ac │ │ │ │ + bls 0x21c308 │ │ │ │ vrecps.f32 , q3, q2 │ │ │ │ - @ instruction: 0xf645414d │ │ │ │ - @ instruction: 0x46305119 │ │ │ │ + @ instruction: 0xf64531ad │ │ │ │ + ldrtmi r4, [r0], -r5, lsl #3 │ │ │ │ vmov.f32 , #2.5 @ 0x40200000 │ │ │ │ vaddw.s8 q8, q0, d9 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - ldrb pc, [sp], #-2391 @ 0xfffff6a9 @ │ │ │ │ + ldrb pc, [sp], #-2393 @ 0xfffff6a7 @ │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ - b 0xdc2a0 │ │ │ │ + b 0xdc1fc │ │ │ │ @ instruction: 0xf5b30302 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vcgt.s8 d8, d16, d17 │ │ │ │ @ instruction: 0xf5b381a1 │ │ │ │ @ instruction: 0xf0001f00 │ │ │ │ vshl.s8 q4, q6, q0 │ │ │ │ - blcs 0xbc574 │ │ │ │ + blcs 0xbc4d0 │ │ │ │ ldrbhi pc, [r8], #-0 @ │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - ldc2l 7, cr15, [sl], {250} @ 0xfa │ │ │ │ + stc2l 7, cr15, [r4], #1000 @ 0x3e8 │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - cmnpcc r1, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicscs pc, r1, r6, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffa2f7fd │ │ │ │ + @ instruction: 0xffa4f7fd │ │ │ │ stcvs 4, cr14, [r3, #-224] @ 0xffffff20 │ │ │ │ @ instruction: 0xf0126c1a │ │ │ │ strdle r0, [r9, -r0] │ │ │ │ @ instruction: 0xf4116b99 │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ mrrcvs 12, 2, sl, fp, cr14 │ │ │ │ svcvs 0x0070f413 │ │ │ │ stcge 4, cr15, [r9], #-252 @ 0xffffff04 │ │ │ │ @ instruction: 0xf005086c │ │ │ │ @ instruction: 0xf004030f │ │ │ │ @ instruction: 0xf0120410 │ │ │ │ - b 0x119f4c8 │ │ │ │ + b 0x119f424 │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ @ instruction: 0xf53f06e3 │ │ │ │ @ instruction: 0x4630ac1c │ │ │ │ - @ instruction: 0xff5ef7fe │ │ │ │ + @ instruction: 0xff60f7fe │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ rsbeq sl, r4, pc, ror sp │ │ │ │ @ instruction: 0xf10402ed │ │ │ │ @ instruction: 0xf53f0901 │ │ │ │ @ instruction: 0xf087acc0 │ │ │ │ - @ instruction: 0x463afa13 │ │ │ │ + @ instruction: 0x463afa11 │ │ │ │ strmi r4, [r1], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7c04630 │ │ │ │ - strtmi pc, [r1], -sp, ror #25 │ │ │ │ + strtmi pc, [r1], -r1, lsr #26 │ │ │ │ @ instruction: 0xf7fa4628 │ │ │ │ - @ instruction: 0xf087f921 │ │ │ │ - strmi pc, [r4], -r7, lsl #20 │ │ │ │ + @ instruction: 0xf087f929 │ │ │ │ + strmi pc, [r4], -r5, lsl #20 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7c04642 │ │ │ │ - strbmi pc, [r9], -r1, ror #25 @ │ │ │ │ + @ instruction: 0x4649fd15 │ │ │ │ @ instruction: 0xf7fa4620 │ │ │ │ - ldrb pc, [pc, #-2325] @ 0x9afcf @ │ │ │ │ + ldrb pc, [pc, #-2333] @ 0x9af23 @ │ │ │ │ svcne 0x0000f5b3 │ │ │ │ - blge 0xffd98ae8 │ │ │ │ + blge 0xffd98a44 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - stc2l 7, cr15, [r4], #-1000 @ 0xfffffc18 │ │ │ │ + stc2l 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf4151304 │ │ │ │ @ instruction: 0xf0401580 │ │ │ │ stmib sp, {r2, r3, r4, r5, r6, r9, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #10 │ │ │ │ - teqpcc r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21a5f645 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf826f7fe │ │ │ │ - bllt 0xff859914 │ │ │ │ + @ instruction: 0xf828f7fe │ │ │ │ + bllt 0xff859870 │ │ │ │ vmlal.s q9, d0, d0[0] │ │ │ │ addsmi r0, r3, #160, 4 │ │ │ │ - blge 0xff698b20 │ │ │ │ + blge 0xff698a7c │ │ │ │ usad8ne r0, r1, r4 │ │ │ │ orrhi pc, fp, r0, asr #32 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - mcrr2 7, 15, pc, r4, cr10 @ │ │ │ │ + mcrr2 7, 15, pc, ip, cr10 @ │ │ │ │ andcs r4, r1, #61865984 @ 0x3b00000 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - stc2l 7, cr15, [r8, #-1016]! @ 0xfffffc08 │ │ │ │ - bllt 0xff2d9940 │ │ │ │ + stc2l 7, cr15, [sl, #-1016]! @ 0xfffffc08 │ │ │ │ + bllt 0xff2d989c │ │ │ │ adceq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ @ instruction: 0xf411abc2 │ │ │ │ @ instruction: 0xf0401780 │ │ │ │ stmdage r4, {r1, r2, r5, r6, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9707 │ │ │ │ - ldrtmi pc, [fp], -pc, lsr #24 @ │ │ │ │ + @ instruction: 0x463bfc37 │ │ │ │ stmdbge r4, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb81 │ │ │ │ + @ instruction: 0xf7fffb83 │ │ │ │ @ instruction: 0x4639bbb3 │ │ │ │ @ instruction: 0xf7fa25e2 │ │ │ │ - @ instruction: 0xf8d6f8b3 │ │ │ │ + @ instruction: 0xf8d6f8bb │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39500 │ │ │ │ - str pc, [fp, #-3935] @ 0xfffff0a1 │ │ │ │ + str pc, [fp, #-3987] @ 0xfffff06d │ │ │ │ teqpeq r0, #1879048196 @ p-variant is OBSOLETE @ 0x70000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ @ instruction: 0xf7d3681d │ │ │ │ - strmi pc, [r2], -r3, lsl #28 │ │ │ │ + strmi pc, [r2], -sp, lsr #28 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf08d2543 │ │ │ │ - @ instruction: 0xf8d6fd3d │ │ │ │ + @ instruction: 0xf8d6fd3b │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034621 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c49500 │ │ │ │ - ldrbt pc, [r1], #2267 @ 0x8db @ │ │ │ │ + ldrbt pc, [r1], #2319 @ 0x90f @ │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfff599b2 │ │ │ │ + stc2 7, cr15, [r2], {250} @ 0xfa │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ bichi pc, r9, r0, asr #32 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - msrmi R9_fiq, r5 │ │ │ │ + orrscc pc, r5, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffbcf7fd │ │ │ │ - bllt 0x1dd99e8 │ │ │ │ + @ instruction: 0xffbef7fd │ │ │ │ + bllt 0x1dd9944 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff9d99de │ │ │ │ + blx 0xffbd993a │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ vshl.s8 d17, d0, d6 │ │ │ │ - @ instruction: 0xf64531fd │ │ │ │ - bls 0x228174 │ │ │ │ + @ instruction: 0xf645315d │ │ │ │ + bls 0x227e80 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffa0f7fd │ │ │ │ - bllt 0x16d9a20 │ │ │ │ + @ instruction: 0xffa2f7fd │ │ │ │ + bllt 0x16d997c │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xff2d9a16 │ │ │ │ + blx 0xff4d9972 │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, ip, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - mvnmi pc, r6, asr #4 │ │ │ │ - orrsvs pc, r1, r6, asr #4 │ │ │ │ + cmppmi sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + mvnspl pc, r6, asr #4 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xff86f7fd │ │ │ │ - bllt 0x1059a54 │ │ │ │ + @ instruction: 0xff88f7fd │ │ │ │ + bllt 0x10599b0 │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfec59a4a │ │ │ │ + blx 0xfee599a6 │ │ │ │ @ instruction: 0xf57f02e9 │ │ │ │ movwcs sl, #6966 @ 0x1b36 │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffafd │ │ │ │ + @ instruction: 0xf7fffaff │ │ │ │ @ instruction: 0x23afbb2f │ │ │ │ movteq pc, #704 @ 0x2c0 @ │ │ │ │ @ instruction: 0xf5b3400b │ │ │ │ @ instruction: 0xf47f0f80 │ │ │ │ stmdbge r4, {r1, r2, r5, r8, r9, fp, sp, pc} │ │ │ │ movwpl pc, #965 @ 0x3c5 @ │ │ │ │ movwls r9, #17415 @ 0x4407 │ │ │ │ movwmi pc, #13253 @ 0x33c5 @ │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ strcc lr, [r5, #-2509] @ 0xfffff633 │ │ │ │ - @ instruction: 0xf926f7fb │ │ │ │ - bllt 0x6d9aa0 │ │ │ │ + @ instruction: 0xf928f7fb │ │ │ │ + bllt 0x6d99fc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe2d9a96 │ │ │ │ + blx 0xfe4d99f2 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ @ instruction: 0x81aff040 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ strne lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ ldrtmi r9, [r0], -r6, lsl #20 │ │ │ │ - msrpl (UNDEF: 105), r5 │ │ │ │ + bicsmi pc, r5, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xfffcf7fc │ │ │ │ - bllt 0x159acc │ │ │ │ + @ instruction: 0xfffef7fc │ │ │ │ + bllt 0x159a28 │ │ │ │ movwls sl, #30724 @ 0x7804 │ │ │ │ - blx 0x1d59ac2 │ │ │ │ + blx 0x1f59a1e │ │ │ │ ldmib sp, {r0, sl, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ rsceq r1, r9, #0, 8 │ │ │ │ svclt 0x00549a06 │ │ │ │ - cmnppl r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ - bicvc pc, r1, r6, asr #4 │ │ │ │ + bicsmi pc, r9, r6, asr #4 │ │ │ │ + msrvc R9_usr, r6 │ │ │ │ svclt 0x00544630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffe2f7fc │ │ │ │ - blt 0xffad9b00 │ │ │ │ + @ instruction: 0xffe4f7fc │ │ │ │ + blt 0xffad9a5c │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0x16d9af6 │ │ │ │ + blx 0x18d9a52 │ │ │ │ strne pc, [r0, #1045] @ 0x415 │ │ │ │ movwne lr, #18909 @ 0x49dd │ │ │ │ stmib sp, {r0, r1, r3, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r8, sl, ip}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - @ instruction: 0xf6454179 │ │ │ │ - bls 0x22c24c │ │ │ │ + @ instruction: 0xf64531e5 │ │ │ │ + bls 0x22bf58 │ │ │ │ svclt 0x000c4630 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - @ instruction: 0xffc6f7fc │ │ │ │ - blt 0xff3d9b38 │ │ │ │ + @ instruction: 0xffc8f7fc │ │ │ │ + blt 0xff3d9a94 │ │ │ │ svceq 0x0020f5b1 │ │ │ │ andhi pc, ip, #0 │ │ │ │ vmla.i d18, d0, d0[0] │ │ │ │ addmi r0, r1, #160 @ 0xa0 │ │ │ │ mvnshi pc, r0 │ │ │ │ svceq 0x0000f5b1 │ │ │ │ - bge 0xff018d54 │ │ │ │ + bge 0xff018cb0 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ - cmppvs r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + bicpl pc, r5, r5, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - mrc2 7, 0, pc, cr12, cr13, {7} │ │ │ │ - blt 0xfed59b6c │ │ │ │ + mrc2 7, 0, pc, cr14, cr13, {7} │ │ │ │ + blt 0xfed59ac8 │ │ │ │ svceq 0x0020f5b3 │ │ │ │ eorshi pc, r6, #0 │ │ │ │ @ instruction: 0xf0004293 │ │ │ │ subcs r8, r0, #805306368 @ 0x30000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r2, r5, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - movwcs pc, #6965 @ 0x1b35 @ │ │ │ │ + movwcs pc, #6975 @ 0x1b3f @ │ │ │ │ ldrmi sl, [sl], -r4, lsl #18 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb83 │ │ │ │ + @ instruction: 0xf7fffb85 │ │ │ │ stmiaeq sl, {r0, r3, r4, r7, r9, fp, ip, sp, pc}^ │ │ │ │ smlabtmi r3, r1, r3, pc @ │ │ │ │ andseq pc, r0, #2 │ │ │ │ - movwmi r0, #44396 @ 0xad6c │ │ │ │ strcc pc, [r3, -r5, asr #7] │ │ │ │ + stcleq 3, cr4, [ip, #-40]! @ 0xffffffd8 │ │ │ │ @ instruction: 0xf1000269 │ │ │ │ ssateq r8, #9, r6, asr #5 │ │ │ │ adchi pc, sl, #0, 2 │ │ │ │ @ instruction: 0xf53f0669 │ │ │ │ stmdbge r4, {r1, r2, r7, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf0044630 │ │ │ │ movwcs r0, #9217 @ 0x2401 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ strls r2, [r7], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf93ef7ff │ │ │ │ - blt 0x1f59bdc │ │ │ │ - stcleq 8, cr0, [sl, #-812] @ 0xfffffcd4 │ │ │ │ - tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - smlabtmi r3, r1, r3, pc @ │ │ │ │ - vsubw.u8 q10, , d11 │ │ │ │ - strteq r3, [r9], r3, lsl #8 │ │ │ │ + blt 0x1f59b38 │ │ │ │ + vmul.i q8, , d3[2] │ │ │ │ + @ instruction: 0xf0034203 │ │ │ │ + vorr.i32 d16, #36864 @ 0x00009000 │ │ │ │ + tstmi r3, #50331648 @ 0x3000000 │ │ │ │ + strteq r0, [r9], sl, asr #26 │ │ │ │ subshi pc, r8, #0, 2 │ │ │ │ andeq pc, r1, #2 │ │ │ │ subcs r9, r0, #8, 4 @ 0x80000000 │ │ │ │ addeq pc, r0, #192, 4 │ │ │ │ - bcs 0xabcb0 │ │ │ │ - bge 0x1998e08 │ │ │ │ + bcs 0xabc0c │ │ │ │ + bge 0x1998d64 │ │ │ │ strcs sl, [r0, #-2308] @ 0xfffff6fc │ │ │ │ strls r2, [r5], #-514 @ 0xfffffdfe │ │ │ │ stmib sp, {r2, r8, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff3206 │ │ │ │ @ instruction: 0xf7fff995 │ │ │ │ @ instruction: 0x4621ba59 │ │ │ │ @ instruction: 0xf7f924e1 │ │ │ │ - @ instruction: 0xf8d6ff59 │ │ │ │ + @ instruction: 0xf8d6ff61 │ │ │ │ strbmi r3, [r2], -r8, lsl #1 │ │ │ │ @ instruction: 0xf0034639 │ │ │ │ ldrtmi r0, [r0], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7c39400 │ │ │ │ - @ instruction: 0xf7fffe05 │ │ │ │ + @ instruction: 0xf7fffe39 │ │ │ │ @ instruction: 0xf401bbb1 │ │ │ │ @ instruction: 0xf5b32320 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d25 │ │ │ │ - blcs 0xbc644 │ │ │ │ + blcs 0xbc5a0 │ │ │ │ adcshi pc, r4, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ strbhi pc, [sl], #0 @ │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ ldrthi pc, [r2], #0 @ │ │ │ │ svccc 0x0080f5b3 │ │ │ │ - bge 0xc98e70 │ │ │ │ + bge 0xc98dcc │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - blx 0xfe259c66 │ │ │ │ + blx 0xfe2d9bc2 │ │ │ │ ldmibvs fp, {r0, r1, r4, r5, r8, sl, fp, sp, lr} │ │ │ │ svceq 0x0070f413 │ │ │ │ - bge 0xa18d84 │ │ │ │ + bge 0xa18ce0 │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x5704e9dd │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ smlalbtcs pc, r0, r3, r3 @ │ │ │ │ @ instruction: 0xf1400598 │ │ │ │ tstcs r0, r8, asr #12 │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1fd8da8 │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + blge 0x1fd8d04 │ │ │ │ ldmdbeq r0!, {r0, r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf87af087 │ │ │ │ + @ instruction: 0xf878f087 │ │ │ │ rsbvc pc, r8, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf8d94604 │ │ │ │ @ instruction: 0xf08b1000 │ │ │ │ - @ instruction: 0xf087f995 │ │ │ │ - strbmi pc, [r1], -r9, lsl #16 @ │ │ │ │ + @ instruction: 0xf087f993 │ │ │ │ + strbmi pc, [r1], -r7, lsl #16 @ │ │ │ │ ldrdhi pc, [r0], -r9 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ - stc2l 7, cr15, [r6], #-844 @ 0xfffffcb4 │ │ │ │ + ldc2 7, cr15, [r0], {211} @ 0xd3 │ │ │ │ strmi r4, [r2], -r1, asr #12 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - blmi 0xff09a0e0 │ │ │ │ + blmi 0xff09a034 │ │ │ │ svccs 0x0070ee1d │ │ │ │ msreq R12_fiq, fp │ │ │ │ orrseq pc, r4, r0, asr #5 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [ip], #-2259 @ 0xfffff72d │ │ │ │ ldrtmi r9, [r3], #-1024 @ 0xfffffc00 │ │ │ │ ldrmi r6, [sl], -r8, lsl #16 │ │ │ │ - @ instruction: 0xff18f087 │ │ │ │ + @ instruction: 0xff16f087 │ │ │ │ ldrtmi r2, [r9], -r0 │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ - mcrr2 7, 13, pc, sl, cr3 @ │ │ │ │ + ldc2l 7, cr15, [r4], #-844 @ 0xfffffcb4 │ │ │ │ tstlt r5, r2, lsl #12 │ │ │ │ strtmi r3, [r1], -r2, lsl #4 │ │ │ │ @ instruction: 0xf08d4630 │ │ │ │ - @ instruction: 0xf7fff929 │ │ │ │ + @ instruction: 0xf7fff927 │ │ │ │ @ instruction: 0xf401bb41 │ │ │ │ @ instruction: 0xf5b72720 │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ vhsub.s8 d8, d16, d20 │ │ │ │ svccs 0x00008229 │ │ │ │ rscshi pc, sl, #0 │ │ │ │ movcs pc, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0080f5b3 │ │ │ │ ldrthi pc, [r9], #0 @ │ │ │ │ - strthi pc, [pc], #-512 @ 0x9bd48 │ │ │ │ + strthi pc, [pc], #-512 @ 0x9bca4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ stmdage r4, {r1, r3, r5, r7, sl, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fffcf7 │ │ │ │ + @ instruction: 0xf7fffcf9 │ │ │ │ movwcs fp, #6585 @ 0x19b9 │ │ │ │ stmdbge r4, {r9, sp} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fffb51 │ │ │ │ + @ instruction: 0xf7fffb53 │ │ │ │ @ instruction: 0xf011b9b1 │ │ │ │ @ instruction: 0xf47f0fa0 │ │ │ │ @ instruction: 0x6d03a9ac │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 3, 3, r8, fp, cr1 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa4998 │ │ │ │ + blcs 0xa48f4 │ │ │ │ ldmibge sp, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ @ instruction: 0xf8d6a998 │ │ │ │ - blcs 0xa8058 │ │ │ │ + blcs 0xa7fb4 │ │ │ │ ldmibge r3, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - bge 0xffe58eb4 │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + bge 0xffe58e10 │ │ │ │ @ instruction: 0xf0050b2a │ │ │ │ @ instruction: 0xf002030f │ │ │ │ tstmi r3, #240, 4 │ │ │ │ svceq 0x0040f012 │ │ │ │ teqpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ sbcsne lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20-d23}, [pc], r0 │ │ │ │ orrseq r5, fp, r0, asr #32 │ │ │ │ biccc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0874318 │ │ │ │ - beq 0xffb9aebc │ │ │ │ + beq 0xffb9ae10 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ orrpl pc, r0, r5, asr #7 │ │ │ │ @ instruction: 0xf7f94319 │ │ │ │ - @ instruction: 0xf7fffe8b │ │ │ │ + @ instruction: 0xf7fffe93 │ │ │ │ strcs fp, [r0], #-2773 @ 0xfffff52b │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6451400 │ │ │ │ - vaddw.s8 , q8, d9 │ │ │ │ + vsra.s64 q9, , #64 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffda9 │ │ │ │ + @ instruction: 0xf7fffdab │ │ │ │ movwcs fp, #6497 @ 0x1961 │ │ │ │ stmdbge r4, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - @ instruction: 0xf7fff927 │ │ │ │ + @ instruction: 0xf7fff929 │ │ │ │ @ instruction: 0xf011b959 │ │ │ │ @ instruction: 0xf47f08a0 │ │ │ │ @ instruction: 0x6d03a954 │ │ │ │ @ instruction: 0xf0136c1b │ │ │ │ @ instruction: 0xf43f0fe0 │ │ │ │ - beq 0xff486370 │ │ │ │ + beq 0xff4862cc │ │ │ │ addpl pc, r0, #67108867 @ 0x4000003 │ │ │ │ ldreq pc, [lr, -r7] │ │ │ │ ldrdls pc, [r8], r0 @ │ │ │ │ @ instruction: 0xf0134317 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b9844c │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d0a93e │ │ │ │ - blcs 0xa810c │ │ │ │ + blcs 0xa8068 │ │ │ │ ldmdbge r9!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc} │ │ │ │ - ldc2l 7, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ + ldc2l 7, cr15, [lr], #-1016 @ 0xfffffc08 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf04faa9d │ │ │ │ - bleq 0xb5e270 │ │ │ │ + bleq 0xb5e1cc │ │ │ │ andeq pc, pc, r5 │ │ │ │ mvnseq pc, #3 │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ @ instruction: 0xf0004318 │ │ │ │ @ instruction: 0xf013003f │ │ │ │ - b 0x145fb8c │ │ │ │ - b 0x1460ddc │ │ │ │ - b 0x109c194 │ │ │ │ + b 0x145fae8 │ │ │ │ + b 0x1460d38 │ │ │ │ + b 0x109c0f0 │ │ │ │ svclt 0x000c30c3 │ │ │ │ orrmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ cmnppl r8, #1325400064 @ p-variant is OBSOLETE @ 0x4f000000 │ │ │ │ streq r4, [r0], #-792 @ 0xfffffce8 │ │ │ │ - blx 0xff5d80c6 │ │ │ │ + blx 0xff558022 │ │ │ │ and r4, r5, r5, lsl #12 │ │ │ │ movweq lr, #31496 @ 0x7b08 │ │ │ │ ldmibcc pc!, {r0, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ streq pc, [r2, -r3, ror #6] │ │ │ │ ldrtmi r6, [r9], -r6, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - @ instruction: 0x4631fb71 │ │ │ │ + @ instruction: 0x4631fb9b │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ - @ instruction: 0xf876f08d │ │ │ │ + @ instruction: 0xf874f08d │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf7ffd1ec │ │ │ │ subcs fp, r0, #421888 @ 0x67000 │ │ │ │ eoreq pc, r0, #192, 4 │ │ │ │ @ instruction: 0xf47f4293 │ │ │ │ stmdage r4, {r3, r4, r5, r6, r7, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa2400 │ │ │ │ - stmdbls r4, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r4, {r0, r1, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strne lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6453205 │ │ │ │ - vaddw.s8 q11, q8, d25 │ │ │ │ + vorr.i32 d22, #5 @ 0x00000005 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc51 │ │ │ │ + @ instruction: 0xf7fffc53 │ │ │ │ smlattcs r0, r7, r8, fp │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6454100 │ │ │ │ - vsra.s64 d21, d25, #64 │ │ │ │ + vaddw.s8 , q0, d21 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc45 │ │ │ │ + @ instruction: 0xf7fffc47 │ │ │ │ ldrdcs fp, [r1, -fp] │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6464100 │ │ │ │ - vsra.s64 q8, , #64 │ │ │ │ + vorr.i32 q8, #1 @ 0x00000001 │ │ │ │ @ instruction: 0xf7fd0109 │ │ │ │ - @ instruction: 0xf7fffc39 │ │ │ │ + @ instruction: 0xf7fffc3b │ │ │ │ ldrtmi fp, [r0], -pc, asr #17 │ │ │ │ strmi lr, [r0, -sp, asr #19] │ │ │ │ - orrsmi pc, sp, r6, asr #4 │ │ │ │ + mvnscc pc, r6, asr #4 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - stc2 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ + ldc2 7, cr15, [r0], #-1012 @ 0xfffffc0c │ │ │ │ stmialt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #0, 6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf9a6f7fe │ │ │ │ + @ instruction: 0xf9a8f7fe │ │ │ │ ldmlt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdbge r4, {r8, r9, sp} │ │ │ │ @ instruction: 0x4630461a │ │ │ │ - @ instruction: 0xf99ef7fe │ │ │ │ + @ instruction: 0xf9a0f7fe │ │ │ │ ldmlt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf944f7fa │ │ │ │ + @ instruction: 0xf94ef7fa │ │ │ │ strtmi r2, [r2], -r1, lsl #6 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xf992f7fe │ │ │ │ + @ instruction: 0xf994f7fe │ │ │ │ stmialt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ msrcs CPSR_, #16777216 @ 0x1000000 │ │ │ │ svccs 0x0000f5b3 │ │ │ │ eorshi pc, r5, #0 │ │ │ │ mvnshi pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ vst1.16 {d8-d11}, [r1 :64], fp │ │ │ │ @ instruction: 0xf5b323a0 │ │ │ │ @ instruction: 0xf0002f80 │ │ │ │ vqshl.s8 d8, d15, d16 │ │ │ │ - blcs 0xbd538 │ │ │ │ + blcs 0xbd494 │ │ │ │ strthi pc, [r8], #0 │ │ │ │ bicne pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r0, #19178 @ 0x4aea │ │ │ │ strls r0, [r7], #-2155 @ 0xfffff795 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf0025480 │ │ │ │ @ instruction: 0xf005021e │ │ │ │ @ instruction: 0xf003050f │ │ │ │ @ instruction: 0x43220310 │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fc2305 │ │ │ │ - @ instruction: 0xf7fffc41 │ │ │ │ + @ instruction: 0xf7fffc43 │ │ │ │ svclt 0x0000b87b │ │ │ │ - addeq r4, r7, ip, ror #4 │ │ │ │ + addeq r4, r7, r0, lsl r3 │ │ │ │ stmiaeq r0!, {r0, r4, ip, sp, lr, pc} │ │ │ │ ldmdage r3!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ ldcvs 13, cr6, [fp], {3} │ │ │ │ svcvs 0x0060f413 │ │ │ │ stmdage sp!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ vmull.u8 q8, d17, d15 │ │ │ │ @ instruction: 0xf0073203 │ │ │ │ @ instruction: 0xf0130710 │ │ │ │ - b 0x125fc40 │ │ │ │ + b 0x125fb9c │ │ │ │ tstle r2, r2, lsl #14 │ │ │ │ @ instruction: 0xf53f06fa │ │ │ │ @ instruction: 0xf8d6a860 │ │ │ │ @ instruction: 0xf01390a8 │ │ │ │ @ instruction: 0xf0406f70 │ │ │ │ @ instruction: 0xf1b983ea │ │ │ │ @ instruction: 0xf47f0f00 │ │ │ │ @ instruction: 0xf8d6a856 │ │ │ │ - blcs 0xa82dc │ │ │ │ + blcs 0xa8238 │ │ │ │ ldmdage r1, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmibge r4!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0050b2b │ │ │ │ @ instruction: 0xf003020f │ │ │ │ strdcs r0, [r0], -r0 @ │ │ │ │ svceq 0x0040f013 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ bicsne lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf44fbf0c │ │ │ │ vst4.32 {d20,d22,d24,d26}, [pc], r0 │ │ │ │ @ instruction: 0xf002517f │ │ │ │ - b 0x10dc964 │ │ │ │ + b 0x10dc8c0 │ │ │ │ vrhadd.s8 , , │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ tstmi r1, #-1795162112 @ 0x95000000 │ │ │ │ @ instruction: 0xf0870409 │ │ │ │ - strmi pc, [r5], -r5, lsl #22 │ │ │ │ - bl 0x2d4094 │ │ │ │ + strmi pc, [r5], -r3, lsl #22 │ │ │ │ + bl 0x2d3ff0 │ │ │ │ @ instruction: 0xf1090307 │ │ │ │ vmul.p32 , , │ │ │ │ stmdavs r6!, {r0, r8, r9, sl} │ │ │ │ andcs r4, r1, r9, lsr r6 │ │ │ │ - blx 0xfe2d9fe0 │ │ │ │ + blx 0xfed59f3c │ │ │ │ @ instruction: 0x46024631 │ │ │ │ @ instruction: 0xf08d4628 │ │ │ │ - @ instruction: 0xf1b9fa63 │ │ │ │ + @ instruction: 0xf1b9fa61 │ │ │ │ mvnle r0, r0, lsl #30 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ movwls r0, #24658 @ 0x6052 │ │ │ │ andeq pc, r2, #2 │ │ │ │ stmdbge r4, {r0, r8, r9, sp} │ │ │ │ vsubw.u8 , , d7 │ │ │ │ strls r1, [r5], #-896 @ 0xfffffc80 │ │ │ │ vorr.i32 d20, #54016 @ 0x0000d300 │ │ │ │ movwls r5, #34240 @ 0x85c0 │ │ │ │ @ instruction: 0xf7fe9504 │ │ │ │ @ instruction: 0xf7ffff3f │ │ │ │ stmdage r4, {r0, r1, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xf894f7fa │ │ │ │ + @ instruction: 0xf89ef7fa │ │ │ │ ldmib sp, {r1, r2, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r8, r9, ip}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ - tstpvs r9, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnppl r5, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x17da0e2 │ │ │ │ + blx 0x185a03e │ │ │ │ svclt 0x00f2f7fe │ │ │ │ strcs sl, [r1], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf882f7fa │ │ │ │ + @ instruction: 0xf88cf7fa │ │ │ │ stmib sp, {r2, r8, fp, ip, pc}^ │ │ │ │ ldrtmi r1, [r0], -r0, lsl #8 │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ - orrne pc, sp, r6, asr #12 │ │ │ │ + mvneq pc, r6, asr #12 │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ - blx 0x135a106 │ │ │ │ + blx 0x13da062 │ │ │ │ svclt 0x00e0f7fe │ │ │ │ vmla.i q8, , d3[4] │ │ │ │ @ instruction: 0xf0031580 │ │ │ │ stmdbge r4, {r1, r8, r9} │ │ │ │ @ instruction: 0x432b4630 │ │ │ │ andcs r9, r1, #1342177280 @ 0x50000000 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ @@ -143245,155 +143204,155 @@ │ │ │ │ stccs 4, cr0, [r2], {15} │ │ │ │ strcs fp, [r0], #-3988 @ 0xfffff06c │ │ │ │ @ instruction: 0xf7ff2401 │ │ │ │ @ instruction: 0xf5b3b80f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ stmdage r4, {r6, r7, r8, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - stmdbge r4, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fef8b1 │ │ │ │ + @ instruction: 0xf7fef8b3 │ │ │ │ stmib sp, {r0, r1, r2, r4, r5, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ adceq r7, r2, r4, lsl #4 │ │ │ │ strbne pc, [r1, #-965] @ 0xfffffc3b @ │ │ │ │ andeq pc, r4, #2 │ │ │ │ @ instruction: 0x432aa904 │ │ │ │ andcc lr, r6, #3358720 @ 0x334000 │ │ │ │ mcr2 7, 3, pc, cr12, cr14, {7} @ │ │ │ │ svclt 0x00a8f7fe │ │ │ │ svccs 0x0020f5b7 │ │ │ │ svcge 0x00a3f47e │ │ │ │ strls sl, [r7], #-2052 @ 0xfffff7fc │ │ │ │ - @ instruction: 0xf8b8f7fa │ │ │ │ + @ instruction: 0xf8bef7fa │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xff66f7fc │ │ │ │ + @ instruction: 0xff68f7fc │ │ │ │ svclt 0x009af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, r8, pc} │ │ │ │ @ instruction: 0xf7fa9407 │ │ │ │ - mvneq pc, #13697024 @ 0xd10000 │ │ │ │ + mvneq pc, #13828096 @ 0xd30000 │ │ │ │ svcge 0x008ff53e │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mrrc2 7, 15, pc, r8, cr11 @ │ │ │ │ + mrrc2 7, 15, pc, sl, cr11 @ │ │ │ │ svclt 0x008af7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r4, r7, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf834f7fa │ │ │ │ + @ instruction: 0xf83ef7fa │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ andsmi r0, sp, r1, lsl #6 │ │ │ │ strvc lr, [r4], #-2525 @ 0xfffff623 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ adchi pc, sp, #0 │ │ │ │ @ instruction: 0xf000429d │ │ │ │ stccs 2, cr8, [r0, #464] @ 0x1d0 │ │ │ │ svcge 0x0071f47e │ │ │ │ - blvs 0xfe7376c0 │ │ │ │ + blvs 0xfe73761c │ │ │ │ svcvs 0x0070f412 │ │ │ │ movthi pc, #45056 @ 0xb000 @ │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9cfc4 │ │ │ │ + blcc 0x9cf20 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6af62 │ │ │ │ - blcs 0xa84b4 │ │ │ │ + blcs 0xa8410 │ │ │ │ svcge 0x005df47e │ │ │ │ ldrdhi pc, [ip], r6 @ │ │ │ │ svceq 0x0000f1b8 │ │ │ │ svcge 0x0057f47e │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmge sl!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc} │ │ │ │ ldrteq pc, [r0], -r7, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - ldc2l 0, cr15, [r0, #-536] @ 0xfffffde8 │ │ │ │ + stc2l 0, cr15, [lr, #-536] @ 0xfffffde8 │ │ │ │ @ instruction: 0x46054639 │ │ │ │ ldmdavs r7!, {r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf9aef7d3 │ │ │ │ + @ instruction: 0xf9d8f7d3 │ │ │ │ strtmi r4, [r8], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4639 │ │ │ │ - @ instruction: 0x4629fdff │ │ │ │ + @ instruction: 0x4629fdfd │ │ │ │ @ instruction: 0xf6474628 │ │ │ │ @ instruction: 0xf08a72ff │ │ │ │ - @ instruction: 0x4621ffd1 │ │ │ │ + strtmi pc, [r1], -pc, asr #31 │ │ │ │ @ instruction: 0x46406834 │ │ │ │ - @ instruction: 0xf99ef7d3 │ │ │ │ + @ instruction: 0xf9c8f7d3 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0xf08c4628 │ │ │ │ - @ instruction: 0xf7fffea3 │ │ │ │ + @ instruction: 0xf7fffea1 │ │ │ │ stmdage r4, {r0, r1, r2, r4, r7, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf100034f │ │ │ │ strls r8, [r7], #-317 @ 0xfffffec3 │ │ │ │ - @ instruction: 0xf866f7fa │ │ │ │ + @ instruction: 0xf868f7fa │ │ │ │ orrcc pc, r0, r5, lsl r4 @ │ │ │ │ svcge 0x0023f47e │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ svcge 0x001df43e │ │ │ │ ldrdcc pc, [r8], #134 @ 0x86 │ │ │ │ @ instruction: 0x8704e9dd │ │ │ │ @ instruction: 0xf3c39d06 │ │ │ │ ldreq r2, [r8, #576] @ 0x240 │ │ │ │ addshi pc, lr, #64, 2 │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmdage r6!, {r0, r1, r2, r3, r4, r5, sl, ip, sp, lr, pc}^ │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ - stc2 0, cr15, [ip, #-536] @ 0xfffffde8 │ │ │ │ + stc2 0, cr15, [sl, #-536] @ 0xfffffde8 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ stmdavs r5!, {sp} │ │ │ │ - @ instruction: 0xf96af7d3 │ │ │ │ + @ instruction: 0xf994f7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4629 │ │ │ │ - @ instruction: 0xf086fe03 │ │ │ │ - @ instruction: 0xf640fd67 │ │ │ │ + @ instruction: 0xf086fe01 │ │ │ │ + @ instruction: 0xf640fd65 │ │ │ │ stmdavs r1!, {r3, r5, r6, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf08a4605 │ │ │ │ - blmi 0xff0dbcf8 │ │ │ │ + blmi 0xff0dbc4c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r5, [sp], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0x461a4433 │ │ │ │ @ instruction: 0xf1b89500 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf64a83ca │ │ │ │ vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - ldc2 0, cr15, [r0], {135} @ 0x87 │ │ │ │ + stc2 0, cr15, [lr], {135} @ 0x87 │ │ │ │ ldrtmi r6, [r9], -r4, lsr #16 │ │ │ │ @ instruction: 0xf7d32000 │ │ │ │ - strtmi pc, [r1], -r3, asr #18 │ │ │ │ + strtmi pc, [r1], -sp, ror #18 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - cdp2 0, 4, cr15, cr8, cr12, {4} │ │ │ │ + cdp2 0, 4, cr15, cr6, cr12, {4} │ │ │ │ ldmdalt ip!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movteq sl, #47108 @ 0xb804 │ │ │ │ rschi pc, ip, r0, lsl #2 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff7ef7f9 │ │ │ │ + @ instruction: 0xff88f7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ andmi r0, sp, r1, lsl #2 │ │ │ │ - bls 0x202f58 │ │ │ │ + bls 0x202eb4 │ │ │ │ svccc 0x0080f5b5 │ │ │ │ cmpphi r6, #0 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, sp, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-676]! @ 0xfffffd5c │ │ │ │ @ instruction: 0xf0116c09 │ │ │ │ @ instruction: 0xf43e0ff0 │ │ │ │ stmibmi r2!, {r1, r2, r4, r5, r7, r9, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf0400100 │ │ │ │ vhadd.s8 q12, q11, │ │ │ │ - vmla.f d16, d16, d1[4] │ │ │ │ + vmla.f d16, d0, d1[3] │ │ │ │ ldrtmi r0, [r0], -r9, lsl #2 │ │ │ │ pop {r0, r2, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fb43f0 │ │ │ │ - @ instruction: 0xf5b3ba5d │ │ │ │ + @ instruction: 0xf5b3ba5f │ │ │ │ @ instruction: 0xf47e2f20 │ │ │ │ strls sl, [r7], #-3744 @ 0xfffff160 │ │ │ │ @ instruction: 0xf3c10bcc │ │ │ │ stceq 3, cr1, [sl], #-768 @ 0xfffffd00 │ │ │ │ streq pc, [r2], #-4 │ │ │ │ andeq pc, r4, #2 │ │ │ │ stceq 3, cr4, [fp], {28} │ │ │ │ @@ -143401,15 +143360,15 @@ │ │ │ │ @ instruction: 0xf0039206 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0xf0063203 │ │ │ │ tstmi r3, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ teqmi r2, #64, 4 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - ldc2 7, cr15, [ip, #-1008] @ 0xfffffc10 │ │ │ │ + ldc2 7, cr15, [lr, #-1008] @ 0xfffffc10 │ │ │ │ mcrlt 7, 4, pc, cr2, cr14, {7} @ │ │ │ │ @ instruction: 0xf0002f00 │ │ │ │ @ instruction: 0x07e180fa │ │ │ │ mrcge 5, 3, APSR_nzcv, cr11, cr14, {1} │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ streq pc, [r2, -r3, asr #3] │ │ │ │ svclt 0x007df7fe │ │ │ │ @@ -143426,499 +143385,498 @@ │ │ │ │ rsbeq r0, ip, r0, lsl r3 │ │ │ │ vsubl.u8 , d5, d4 │ │ │ │ @ instruction: 0xf0043203 │ │ │ │ tstmi r3, #503316480 @ 0x1e000000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0x43221240 │ │ │ │ andcc lr, r5, #3358720 @ 0x334000 │ │ │ │ - blx 0xfea5a41c │ │ │ │ + blx 0xfeada378 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr0, cr14, {7} │ │ │ │ - mrrc2 0, 8, pc, r2, cr6 @ │ │ │ │ + mrrc2 0, 8, pc, r0, cr6 @ │ │ │ │ @ instruction: 0x4605463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - @ instruction: 0xff2cf7bf │ │ │ │ + @ instruction: 0xff60f7bf │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0x18da432 │ │ │ │ + blx 0x1ada38e │ │ │ │ svclt 0x00aaf7fe │ │ │ │ @ instruction: 0xf100034f │ │ │ │ stmdage r4, {r0, r1, r3, r4, r6, r8, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xff1af7f9 │ │ │ │ + @ instruction: 0xff22f7f9 │ │ │ │ vaddw.s8 q9, q8, d0 │ │ │ │ - blls 0x19c86c │ │ │ │ - bls 0x1ec4a0 │ │ │ │ + blls 0x19c7c8 │ │ │ │ + bls 0x1ec3fc │ │ │ │ svccc 0x0080f5b5 │ │ │ │ rsbhi pc, r2, #0 │ │ │ │ addshi pc, r4, #0, 4 │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ ldcvs 2, cr8, [r1, #-448]! @ 0xfffffe40 │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r9, {r2, r5, r9, sl, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ teqle r7, r0, lsl #2 │ │ │ │ - @ instruction: 0x11adf246 │ │ │ │ + tstpne r9, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ andlt r4, sp, r0, lsr r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - stclt 7, cr15, [ip, #1004] @ 0x3ec │ │ │ │ - ldc2 0, cr15, [r6], {134} @ 0x86 │ │ │ │ + stclt 7, cr15, [lr, #1004] @ 0x3ec │ │ │ │ + ldc2 0, cr15, [r4], {134} @ 0x86 │ │ │ │ @ instruction: 0x4604463a │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ - mrc2 7, 7, pc, cr0, cr15, {5} │ │ │ │ + @ instruction: 0xff24f7bf │ │ │ │ strtmi r4, [r0], -r1, lsr #12 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - cdp2 0, 9, cr15, cr12, cr10, {4} │ │ │ │ + cdp2 0, 9, cr15, cr10, cr10, {4} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ - blx 0x85a4b6 │ │ │ │ + blx 0xa5a412 │ │ │ │ svclt 0x0068f7fe │ │ │ │ @ instruction: 0xf7f9a804 │ │ │ │ - stmdbge r4, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc4630 │ │ │ │ - @ instruction: 0xf7fef80d │ │ │ │ + @ instruction: 0xf7fef80f │ │ │ │ stmdage r4, {r0, r1, r2, r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ - @ instruction: 0xff6af7f9 │ │ │ │ + @ instruction: 0xff6cf7f9 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xff3da4e2 │ │ │ │ + blx 0xff45a43e │ │ │ │ stcllt 7, cr15, [lr, #1016]! @ 0x3f8 │ │ │ │ - mcr2 7, 7, pc, cr2, cr9, {7} @ │ │ │ │ + mcr2 7, 7, pc, cr10, cr9, {7} @ │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - mcr2 7, 0, pc, cr6, cr11, {7} @ │ │ │ │ + mcr2 7, 0, pc, cr8, cr11, {7} @ │ │ │ │ stcllt 7, cr15, [r6, #1016]! @ 0x3f8 │ │ │ │ - stc2l 2, cr15, [r2, #40]! @ 0x28 │ │ │ │ - @ instruction: 0xff58f7f9 │ │ │ │ + ldc2l 2, cr15, [r4, #40] @ 0x28 │ │ │ │ + @ instruction: 0xff5af7f9 │ │ │ │ ldcvs 13, cr6, [fp], {51} @ 0x33 │ │ │ │ svceq 0x00f0f013 │ │ │ │ ldclge 4, cr15, [fp, #248] @ 0xf8 │ │ │ │ ldmib sp, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8dd8405 │ │ │ │ - blcs 0xc0598 │ │ │ │ + blcs 0xc04f4 │ │ │ │ orrhi pc, sp, r0 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - stclge 4, cr15, [pc, #504] @ 0x9c72c │ │ │ │ + stclge 4, cr15, [pc, #504] @ 0x9c688 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ - stmdacs r0, {r0, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0032f43e │ │ │ │ - blx 0xff3d875e │ │ │ │ + blx 0xff3586ba │ │ │ │ @ instruction: 0xf0864606 │ │ │ │ - strtmi pc, [r1], -r9, asr #23 │ │ │ │ + strtmi pc, [r1], -r7, asr #23 │ │ │ │ ldrteq pc, [r0], #-583 @ 0xfffffdb9 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldrtmi r4, [r8], -r5, lsl #12 │ │ │ │ ldrdls pc, [r0], -r4 │ │ │ │ - @ instruction: 0xf822f7d3 │ │ │ │ + @ instruction: 0xf84cf7d3 │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ @ instruction: 0xf08c4649 │ │ │ │ - @ instruction: 0x4639fcbb │ │ │ │ + @ instruction: 0x4639fcb9 │ │ │ │ @ instruction: 0xf08a4628 │ │ │ │ - blmi 0x8db948 │ │ │ │ + blmi 0x8db89c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r6, [fp], #-2080 @ 0xfffff7e0 │ │ │ │ ldmpl r2, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r1, [r5], #-2451 @ 0xfffff66d │ │ │ │ @ instruction: 0xf1b84410 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ vhsub.s8 d24, d27, d14 │ │ │ │ vbic.i32 d18, #12 @ 0x0000000c │ │ │ │ stmib sp, {r2, r4, r7, r8}^ │ │ │ │ andcs r5, r0, #0 │ │ │ │ @ instruction: 0xf0876808 │ │ │ │ - @ instruction: 0xf7fefaf5 │ │ │ │ + @ instruction: 0xf7fefaf3 │ │ │ │ @ instruction: 0xf5b3beff │ │ │ │ @ instruction: 0xf47e2fa0 │ │ │ │ @ instruction: 0x060bad92 │ │ │ │ teqphi r4, r0, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefe93 │ │ │ │ + @ instruction: 0xf7fefe95 │ │ │ │ @ instruction: 0xf04fbd85 │ │ │ │ str r0, [r7, -r8, lsl #18] │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - strteq pc, [fp], -pc, lsr #28 │ │ │ │ + @ instruction: 0x062bfe39 │ │ │ │ ldclge 5, cr15, [r9, #-248]! @ 0xffffff08 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ - @ instruction: 0xffc6f7fa │ │ │ │ + @ instruction: 0xffc8f7fa │ │ │ │ ldcllt 7, cr15, [r4, #-1016]! @ 0xfffffc08 │ │ │ │ - addeq r3, r7, ip, ror #24 │ │ │ │ + addeq r3, r7, r0, lsl sp │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r3, r7, r2, ror #19 │ │ │ │ + addeq r3, r7, r6, lsl #21 │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - @ instruction: 0x0629fe1b │ │ │ │ + strteq pc, [r9], -r5, lsr #28 │ │ │ │ mvnhi pc, r0, lsl #2 │ │ │ │ - blvs 0xfe737ad8 │ │ │ │ + blvs 0xfe737a34 │ │ │ │ svcvs 0x0070f412 │ │ │ │ bicshi pc, ip, r0 │ │ │ │ @ instruction: 0xf4036c5b │ │ │ │ - blcc 0x9d3dc │ │ │ │ + blcc 0x9d338 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf43e2b00 │ │ │ │ @ instruction: 0xf8d6ad56 │ │ │ │ ldmib sp, {r3, r6, r7, ip, sp}^ │ │ │ │ vabal.u8 q10, d3, d4 │ │ │ │ ldreq r2, [sl, #320] @ 0x140 │ │ │ │ eorhi pc, sp, #64, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stc2 7, cr15, [r0, #-1000] @ 0xfffffc18 │ │ │ │ + stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ vceq.f32 d26, d23, d31 │ │ │ │ vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0862795 │ │ │ │ - strtmi pc, [r1], -r5, asr #22 │ │ │ │ + strtmi pc, [r1], -r3, asr #22 │ │ │ │ andcs r4, r0, r6, lsl #12 │ │ │ │ @ instruction: 0xf7d2683c │ │ │ │ - strmi pc, [r2], -r3, lsr #31 │ │ │ │ + strmi pc, [r2], -sp, asr #31 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ - blx 0xffdd889a │ │ │ │ - blx 0xfe8d8886 │ │ │ │ + blx 0xffd587f6 │ │ │ │ + blx 0xfe8587e2 │ │ │ │ @ instruction: 0xf6406839 │ │ │ │ strmi r7, [r4], -ip, lsl #5 │ │ │ │ - ldc2 0, cr15, [ip], #552 @ 0x228 │ │ │ │ + ldc2 0, cr15, [sl], #552 @ 0x228 │ │ │ │ vnmla.f64 d4, d29, d7 │ │ │ │ @ instruction: 0xf6472f70 │ │ │ │ vaddw.s8 q9, q8, d12 │ │ │ │ ldrbtmi r0, [fp], #-404 @ 0xfffffe6c │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strls r4, [r0], #-1052 @ 0xfffffbe4 │ │ │ │ stmdavs r8, {r0, r1, r4, r5, sl, lr} │ │ │ │ @ instruction: 0xf087461a │ │ │ │ - ldmdavs ip!, {r0, r2, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + ldmdavs ip!, {r0, r1, r3, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi r2, [r9], -r0 │ │ │ │ stmdage r4, {r0, r1, r3, r4, r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f99407 │ │ │ │ - stmdbge r4, {r0, r1, r2, r3, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7feffcf │ │ │ │ + @ instruction: 0xf7feffd1 │ │ │ │ stmdage r4, {r0, r1, r2, r3, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ + stc2l 7, cr15, [r6, #996] @ 0x3e4 │ │ │ │ ldrtmi sl, [r0], -r4, lsl #18 │ │ │ │ @ instruction: 0xf100062a │ │ │ │ @ instruction: 0xf7fa80ed │ │ │ │ - @ instruction: 0xf7fefdab │ │ │ │ + @ instruction: 0xf7fefdad │ │ │ │ stmdbge r4, {r0, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ - @ instruction: 0xf7fefd6f │ │ │ │ + @ instruction: 0xf7fefd71 │ │ │ │ @ instruction: 0xf04fbcfb │ │ │ │ @ instruction: 0xf7fe0908 │ │ │ │ @ instruction: 0xf7febdfe │ │ │ │ - stmdacs r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr10, cr14, {1} │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - blge 0xfef9a4f4 │ │ │ │ + blge 0xfef9a450 │ │ │ │ svceq 0x0018f017 │ │ │ │ - blge 0xfee197fc │ │ │ │ + blge 0xfee19758 │ │ │ │ ldrdcc pc, [ip], r6 @ │ │ │ │ stmdaeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ - bllt 0xfed1a708 │ │ │ │ + bllt 0xfed1a664 │ │ │ │ vmull.u8 q8, d17, d11 │ │ │ │ @ instruction: 0xf0033403 │ │ │ │ vorr.i32 d16, #53248 @ 0x0000d000 │ │ │ │ @ instruction: 0x43234200 │ │ │ │ stmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmdbge r4, {r2, r9, ip, pc} │ │ │ │ sbcne pc, r0, #335544323 @ 0x14000003 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ - streq pc, [pc, #-5] @ 0x9c72b │ │ │ │ + streq pc, [pc, #-5] @ 0x9c687 │ │ │ │ andls r4, r5, #-1409286144 @ 0xac000000 │ │ │ │ @ instruction: 0xf7fb9307 │ │ │ │ - @ instruction: 0xf7feff73 │ │ │ │ + @ instruction: 0xf7feff75 │ │ │ │ ldcvs 12, cr11, [r3, #-812]! @ 0xfffffcd4 │ │ │ │ @ instruction: 0xf4126b9a │ │ │ │ @ instruction: 0xf0006f70 │ │ │ │ mrrcvs 1, 5, r8, fp, cr0 │ │ │ │ cmnpeq r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ svclt 0x00183b00 │ │ │ │ - blcs 0xa535c │ │ │ │ + blcs 0xa52b8 │ │ │ │ ldcge 4, cr15, [fp], #248 @ 0xf8 │ │ │ │ ldrdcc pc, [r8], r6 @ │ │ │ │ @ instruction: 0xf47e2b00 │ │ │ │ @ instruction: 0xf8d6acb6 │ │ │ │ @ instruction: 0xf1b880ac │ │ │ │ @ instruction: 0xf47e0f00 │ │ │ │ @ instruction: 0x4630acb0 │ │ │ │ - @ instruction: 0xfff2f7fd │ │ │ │ + @ instruction: 0xfff4f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf247ae13 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0862695 │ │ │ │ - ldrtmi pc, [r9], -r9, lsr #21 @ │ │ │ │ + ldrtmi pc, [r9], -r7, lsr #21 @ │ │ │ │ strbmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7d26837 │ │ │ │ - strmi pc, [r2], -r7, lsl #30 │ │ │ │ + @ instruction: 0x4602ff31 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ - blx 0x16d89d2 │ │ │ │ + blx 0x165892e │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ strtmi r4, [r8], -r9, lsr #12 │ │ │ │ - cdp2 0, 2, cr15, cr12, cr10, {4} │ │ │ │ + cdp2 0, 2, cr15, cr10, cr10, {4} │ │ │ │ addmi lr, sp, #364904448 @ 0x15c00000 │ │ │ │ stcge 4, cr15, [pc], {126} @ 0x7e │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ stmdavs r8, {r1, r2, r4, r5, r6, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ mrcge 4, 4, APSR_nzcv, cr12, cr15, {3} │ │ │ │ - tstpmi r9, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r9, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ @ instruction: 0xf04fe5d1 │ │ │ │ @ instruction: 0x46204170 │ │ │ │ - blx 0xfe3da6ec │ │ │ │ + blx 0xff0da648 │ │ │ │ ldcllt 7, cr15, [lr, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0x46304611 │ │ │ │ - ldc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ + stc2 7, cr15, [r6], {249} @ 0xf9 │ │ │ │ @ instruction: 0x4630e55f │ │ │ │ - @ instruction: 0xffb2f7fd │ │ │ │ + @ instruction: 0xffb4f7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf1b9add3 │ │ │ │ @ instruction: 0xf77f0f00 │ │ │ │ @ instruction: 0xf017ac1d │ │ │ │ @ instruction: 0xf43f0f0c │ │ │ │ @ instruction: 0xf8d6ac17 │ │ │ │ - b 0x147cac4 │ │ │ │ + b 0x147ca20 │ │ │ │ @ instruction: 0xf1080868 │ │ │ │ ldr r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ vmla.i q8, , d3[6] │ │ │ │ @ instruction: 0xf0031240 │ │ │ │ stmdbge r4, {r1, r2, r3, r4, r8, r9} │ │ │ │ stceq 3, cr4, [fp], #104 @ 0x68 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ strcc pc, [r3, #-965] @ 0xfffffc3b │ │ │ │ stmib sp, {r0, r1, r3, r5, r8, r9, lr}^ │ │ │ │ stmib sp, {r1, r2, sl, lr}^ │ │ │ │ @ instruction: 0xf7fa2304 │ │ │ │ - @ instruction: 0xf7fefdb9 │ │ │ │ + @ instruction: 0xf7fefdbb │ │ │ │ ldrtmi fp, [r0], -r7, asr #24 │ │ │ │ - @ instruction: 0xff88f7fd │ │ │ │ + @ instruction: 0xff8af7fd │ │ │ │ @ instruction: 0xf43e2800 │ │ │ │ @ instruction: 0xf086ada9 │ │ │ │ - strmi pc, [r6], -r3, asr #20 │ │ │ │ - blx 0x10d8a74 │ │ │ │ + strmi pc, [r6], -r1, asr #20 │ │ │ │ + blx 0x10589d0 │ │ │ │ vmax.s8 d20, d7, d17 │ │ │ │ vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46052495 │ │ │ │ stmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d29303 │ │ │ │ - stmdbls r3, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r3, {r0, r1, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r2, lsl #12 │ │ │ │ - blx 0xd58aae │ │ │ │ + blx 0xcd8a0a │ │ │ │ stmdavs r7!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7d24649 │ │ │ │ - strmi pc, [r2], -pc, lsl #29 │ │ │ │ + @ instruction: 0x4602feb9 │ │ │ │ @ instruction: 0x46284639 │ │ │ │ - blx 0xad8ac2 │ │ │ │ + blx 0xa58a1e │ │ │ │ @ instruction: 0xf893e66f │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d4d8 │ │ │ │ + blcs 0x11d434 │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ ldrt r2, [r1], #769 @ 0x301 │ │ │ │ - @ instruction: 0xf95af7fb │ │ │ │ + @ instruction: 0xf95cf7fb │ │ │ │ ldclt 7, cr15, [r4], {254} @ 0xfe │ │ │ │ stcvs 13, cr6, [r8], {49} @ 0x31 │ │ │ │ svceq 0x00f0f010 │ │ │ │ - blvs 0xfe2d0cdc │ │ │ │ + blvs 0xfe2d0c38 │ │ │ │ svcvs 0x0070f410 │ │ │ │ stcge 4, cr15, [r9], {62} @ 0x3e │ │ │ │ @ instruction: 0xf4116c49 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ ldmdbmi r4!, {r2, sl, fp, sp, pc} │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ae17 │ │ │ │ - vaddw.s8 , q0, d21 │ │ │ │ + vbic.i32 q11, #13 @ 0x0000000d │ │ │ │ strb r0, [ip, #-274] @ 0xfffffeee │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7f94406 │ │ │ │ - stmdbge r4, {r0, r1, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x062c4630 │ │ │ │ rschi pc, r5, r0, lsl #2 │ │ │ │ - ldc2 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ - bllt 0xffb5a8f8 │ │ │ │ + ldc2 7, cr15, [lr, #-1004] @ 0xfffffc14 │ │ │ │ + bllt 0xffb5a854 │ │ │ │ vmull.u8 q8, d21, d27 │ │ │ │ strls r1, [r7], #-704 @ 0xfffffd40 │ │ │ │ tstpeq r0, #3 @ p-variant is OBSOLETE │ │ │ │ andls r0, r4, #108 @ 0x6c │ │ │ │ andcc pc, r3, #335544323 @ 0x14000003 │ │ │ │ ldreq pc, [lr], #-4 │ │ │ │ stmdbge r4, {r0, r1, r4, r8, r9, lr} │ │ │ │ subne pc, r0, #335544323 @ 0x14000003 │ │ │ │ stmib sp, {r1, r5, r8, r9, lr}^ │ │ │ │ @ instruction: 0xf7fb3205 │ │ │ │ - @ instruction: 0xf7feff0d │ │ │ │ + @ instruction: 0xf7feff0f │ │ │ │ @ instruction: 0x4630bbd3 │ │ │ │ - blx 0xff7da91a │ │ │ │ + blx 0xff9da876 │ │ │ │ ldmiblt r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xff299a3c │ │ │ │ + blge 0xff299998 │ │ │ │ stmdavs r8, {r0, r2, r4, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [sl, #508] @ 0x1fc │ │ │ │ - @ instruction: 0x11a1f246 │ │ │ │ + tstpne sp, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ ldcvs 5, cr14, [r1, #-640]! @ 0xfffffd80 │ │ │ │ @ instruction: 0xf4106c08 │ │ │ │ tstle r9, r0, ror pc │ │ │ │ @ instruction: 0xf4106b88 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ mcrrvs 11, 11, sl, r9, cr0 │ │ │ │ svcvs 0x0070f411 │ │ │ │ - blge 0xfeb99a74 │ │ │ │ + blge 0xfeb999d0 │ │ │ │ stmdavs r8, {r0, r1, r2, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - cmppeq r5, r9, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrsvc pc, sp, r8, asr #12 │ │ │ │ tstpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0000e584 │ │ │ │ - ldrdeq r3, [r7], r6 │ │ │ │ + addeq r3, r7, sl, ror r9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf47e428d │ │ │ │ vldmdbvs r1!, {d10-d20} │ │ │ │ @ instruction: 0xf4116c09 │ │ │ │ @ instruction: 0xf43e6f70 │ │ │ │ stmdbmi sl, {r4, r7, r8, r9, fp, sp, pc}^ │ │ │ │ stmdbls fp, {r3, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4048 │ │ │ │ @ instruction: 0xf47f0100 │ │ │ │ @ instruction: 0xf646ada3 │ │ │ │ - vaddw.s8 q10, q8, d1 │ │ │ │ + vmla.f d19, d16, d1[4] │ │ │ │ strb r0, [r9, #-265]! @ 0xfffffef7 │ │ │ │ umaalcc pc, r7, r3, r8 @ │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ svclt 0x00942b02 │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ stmdbge r4, {r5, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fef9dd │ │ │ │ + @ instruction: 0xf7fef9df │ │ │ │ @ instruction: 0xf893bb75 │ │ │ │ @ instruction: 0xf0033047 │ │ │ │ - blcs 0x11d630 │ │ │ │ + blcs 0x11d58c │ │ │ │ movwcs fp, #3988 @ 0xf94 │ │ │ │ strt r2, [ip], r1, lsl #6 │ │ │ │ stcvs 13, cr6, [r9], {49} @ 0x31 │ │ │ │ svceq 0x00f0f011 │ │ │ │ - blge 0x1a19b00 │ │ │ │ + blge 0x1a19a5c │ │ │ │ stmdavs r8, {r2, r4, r5, r8, fp, lr} │ │ │ │ submi r9, r8, fp, lsl #18 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldclge 4, cr15, [r8, #-508]! @ 0xfffffe04 │ │ │ │ - bicseq pc, r9, r6, asr #4 │ │ │ │ + cmppeq r5, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq r9, r0, r2, pc @ │ │ │ │ stmdage r4, {r0, r2, r3, r5, r7, sl, sp, lr, pc} │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ - ldc2 7, cr15, [lr], {249} @ 0xf9 │ │ │ │ + stc2 7, cr15, [r6], #-996 @ 0xfffffc1c │ │ │ │ @ instruction: 0xf57e0628 │ │ │ │ stmdbge r4, {r4, r6, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefa57 │ │ │ │ - beq 0xff38b76c │ │ │ │ + @ instruction: 0xf7fefa59 │ │ │ │ + beq 0xff38b6c8 │ │ │ │ strpl pc, [r0], #961 @ 0x3c1 │ │ │ │ tstpeq lr, #3 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, #335544323 @ 0x14000003 │ │ │ │ movwls r4, #25379 @ 0x6323 │ │ │ │ andls r0, r4, #7012352 @ 0x6b0000 │ │ │ │ @ instruction: 0xf3c5a904 │ │ │ │ @ instruction: 0xf00312c0 │ │ │ │ @ instruction: 0xf0050310 │ │ │ │ @ instruction: 0x432b050f │ │ │ │ movwls r9, #29189 @ 0x7205 │ │ │ │ - blx 0xff6daa5a │ │ │ │ - bllt 0xd5aa68 │ │ │ │ + blx 0xff75a9b6 │ │ │ │ + bllt 0xd5a9c4 │ │ │ │ svccs 0x00a0f5b3 │ │ │ │ - blge 0xc19c70 │ │ │ │ + blge 0xc19bcc │ │ │ │ stmib sp, {r2, fp, sp, pc}^ │ │ │ │ streq r4, [sl], -r6, lsl #8 │ │ │ │ @ instruction: 0xf7f9d423 │ │ │ │ - stmdbge r4, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fb4630 │ │ │ │ - @ instruction: 0xf7fefcc5 │ │ │ │ + @ instruction: 0xf7fefcc7 │ │ │ │ ldrtmi fp, [r0], -r1, lsr #22 │ │ │ │ - blx 0xb5aa7e │ │ │ │ + blx 0xd5a9da │ │ │ │ @ instruction: 0xf64ae5d2 │ │ │ │ vaddw.s8 q11, q8, d16 │ │ │ │ stmdavs r8, {r2, r4, r7, r8} │ │ │ │ - @ instruction: 0xf846f087 │ │ │ │ + @ instruction: 0xf844f087 │ │ │ │ vqshl.s8 d30, d20, d11 │ │ │ │ vmla.f d19, d16, d0[2] │ │ │ │ mulls r1, r4, r1 │ │ │ │ stmdavs r8, {r1, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0879500 │ │ │ │ - @ instruction: 0xf7fef867 │ │ │ │ + @ instruction: 0xf7fef865 │ │ │ │ @ instruction: 0xf7fbbc71 │ │ │ │ - @ instruction: 0xf7feff55 │ │ │ │ + @ instruction: 0xf7feff57 │ │ │ │ @ instruction: 0xf7f9bb05 │ │ │ │ - stmdbge r4, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbge r4, {r0, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fa4630 │ │ │ │ - @ instruction: 0xf7fefcdf │ │ │ │ + @ instruction: 0xf7fefce1 │ │ │ │ svclt 0x0000bafd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - andeq r0, r0, r0 │ │ │ │ vmlal.u , d17, d2[2] │ │ │ │ stmdbcs r2, {r0, r8, sp} │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ sbceq lr, r2, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ ldmdbcs r0, {r0, r4, r9, sl, lr} │ │ │ │ andscc sp, r0, r1, lsl r1 │ │ │ │ stmdble r7, {r4, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f2a18 │ │ │ │ svclt 0x00380100 │ │ │ │ - bcc 0x4a5374 │ │ │ │ - mcrlt 2, 2, pc, cr2, cr13, {1} @ │ │ │ │ + bcc 0x4a52cc │ │ │ │ + mrclt 2, 1, APSR_nzcv, cr6, cr13, {1} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strlt r4, [r8, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ - biccc pc, r8, #76546048 @ 0x4900000 │ │ │ │ + mvnscs pc, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmnpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + asrpl pc, r4, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addsvs pc, r0, r4, asr #12 │ │ │ │ + sbcpl pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf1d5222c │ │ │ │ - svclt 0x0000fae1 │ │ │ │ + svclt 0x0000fadd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fc24 │ │ │ │ + b 0x146fb7c │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c7e4 │ │ │ │ + b 0x148c73c │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d8fd0 │ │ │ │ + beq 0x4d8f28 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740bc4 │ │ │ │ + bmi 0x740b1c │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143935,44 +143893,44 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blx 0x165944c │ │ │ │ + blx 0x13593a4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #22 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x146fcfc │ │ │ │ + b 0x146fc54 │ │ │ │ addlt r0, r6, r7, asr #15 │ │ │ │ - b 0x148c8bc │ │ │ │ + b 0x148c814 │ │ │ │ stmdavs r4!, {r3, r6, r7, fp} │ │ │ │ @ instruction: 0xf04f9405 │ │ │ │ svclt 0x00080400 │ │ │ │ @ instruction: 0x460446b9 │ │ │ │ ldrtmi fp, [r8], ip, lsl #30 │ │ │ │ strmi r4, [sl], r1, asr #13 │ │ │ │ strcs r4, [r0, #-1558] @ 0xfffff9ea │ │ │ │ @ instruction: 0x463346d4 │ │ │ │ - beq 0x4d90a8 │ │ │ │ + beq 0x4d9000 │ │ │ │ ldmdavs sl, {r4, r9, sl, ip, sp} │ │ │ │ ldrdne pc, [r0], -ip │ │ │ │ andls r4, r0, #74 @ 0x4a │ │ │ │ @ instruction: 0xf8dc685a │ │ │ │ subsmi r0, r0, r4 │ │ │ │ - bmi 0x740c9c │ │ │ │ + bmi 0x740bf4 │ │ │ │ ldrdne pc, [r8], -ip │ │ │ │ ldrd pc, [r8], -r3 │ │ │ │ ldrdeq pc, [ip], -ip │ │ │ │ ldrsbmi r6, [r8], #-139 @ 0xffffff75 │ │ │ │ movweq lr, #60033 @ 0xea81 │ │ │ │ strbtmi r9, [r9], -r3 │ │ │ │ ldrcc r1, [r0, #-2400] @ 0xfffff6a0 │ │ │ │ @@ -143989,65 +143947,65 @@ │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf9eaf20a │ │ │ │ + @ instruction: 0xf9def20a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrsbteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #22 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125520 │ │ │ │ + bcs 0x125478 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e53c │ │ │ │ + b 0x146e494 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ cdp2 0, 3, cr15, cr2, cr1, {6} │ │ │ │ - blle 0xffe6e278 │ │ │ │ + blle 0xffe6e1d0 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd26154 │ │ │ │ + bne 0xd260ac │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ vrshr.u64 , , #62 │ │ │ │ - bcs 0x125590 │ │ │ │ + bcs 0x1254e8 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ - b 0x146e5ac │ │ │ │ + b 0x146e504 │ │ │ │ strmi r0, [r8], r7, asr #15 │ │ │ │ sbcseq fp, r6, r3, lsl pc │ │ │ │ @ instruction: 0x463e46b9 │ │ │ │ strcs r4, [r0], #-1713 @ 0xfffff94f │ │ │ │ tsteq r4, r8, lsl #22 │ │ │ │ ldrcc r1, [r0], #-2344 @ 0xfffff6d8 │ │ │ │ @ instruction: 0xf93af0c2 │ │ │ │ - blle 0xffe6e2e8 │ │ │ │ + blle 0xffe6e240 │ │ │ │ adcsmi r1, r7, #168, 18 @ 0x2a0000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd261c4 │ │ │ │ + bne 0xd2611c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -144067,49 +144025,49 @@ │ │ │ │ ldcllt 0, cr6, [r0], #268 @ 0x10c │ │ │ │ svclt 0x0000e664 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, ip, lsl #12 │ │ │ │ - blmi 0x92e698 │ │ │ │ + blmi 0x92e5f0 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib r2, {r0, r1, r2, r5, fp, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r1, r2, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs r5, {r2, r8, r9, sp}^ │ │ │ │ strvs lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ @ instruction: 0xf85c6802 │ │ │ │ ldrmi r3, [r0], r4, lsl #22 │ │ │ │ - bl 0x16e638 │ │ │ │ - b 0xfe1b7634 │ │ │ │ - b 0x11d688 │ │ │ │ - b 0x145d688 │ │ │ │ - b 0xfe11dd4c │ │ │ │ + bl 0x16e590 │ │ │ │ + b 0xfe1b758c │ │ │ │ + b 0x11d5e0 │ │ │ │ + b 0x145d5e0 │ │ │ │ + b 0xfe11dca4 │ │ │ │ strbmi r0, [r5], -r4, lsl #4 │ │ │ │ ldrtmi r4, [sl], #-1098 @ 0xfffffbb6 │ │ │ │ andle r4, r2, r7, lsr #12 │ │ │ │ @ instruction: 0x461e4634 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, ip, sp}^ │ │ │ │ ldmib sp, {fp, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x225aa4 │ │ │ │ - blls 0x2f6f10 │ │ │ │ + blmi 0x2259fc │ │ │ │ + blls 0x2f6e68 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_svc │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xe61543f0 │ │ │ │ - @ instruction: 0xf90af20a │ │ │ │ + @ instruction: 0xf8fef20a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r2, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144119,37 +144077,37 @@ │ │ │ │ strmi lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf10d680f │ │ │ │ stmdavs r4, {r4, r9, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdgt pc, [r0], -r0 │ │ │ │ stmdaeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blls 0x1db07c │ │ │ │ + blls 0x1dafd4 │ │ │ │ andeq lr, r4, #548864 @ 0x86000 │ │ │ │ - b 0x146d0b4 │ │ │ │ + b 0x146d00c │ │ │ │ strbmi r0, [sl], #-436 @ 0xfffffe4c │ │ │ │ - bl 0x12e8a4 │ │ │ │ + bl 0x12e7fc │ │ │ │ strbmi r6, [r6, #764] @ 0x2fc │ │ │ │ @ instruction: 0x0c07eb02 │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip}^ │ │ │ │ ldmib sp, {sl, lr, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e340 │ │ │ │ - bls 0x2f6f88 │ │ │ │ + bmi 0x26e298 │ │ │ │ + bls 0x2f6ee0 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vrshl.s8 q7, q3, q13 │ │ │ │ - svclt 0x0000f8bb │ │ │ │ + svclt 0x0000f8af │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, fp, r4, lsr #24 │ │ │ │ stmdbhi r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @@ -144161,91 +144119,91 @@ │ │ │ │ stmdavs r4, {r4, sl, fp}^ │ │ │ │ @ instruction: 0x5602e9d0 │ │ │ │ stmdbhi r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf10d6802 │ │ │ │ @ instruction: 0xf85c0820 │ │ │ │ ldrmi r1, [r6], r4, lsl #22 │ │ │ │ stmdbeq r5, {r2, r9, fp, sp, lr, pc} │ │ │ │ - bl 0xee6bc │ │ │ │ - b 0x11b5778 │ │ │ │ - b 0x11d7c8 │ │ │ │ - b 0x111d7d0 │ │ │ │ - b 0x145d7e0 │ │ │ │ + bl 0xee614 │ │ │ │ + b 0x11b56d0 │ │ │ │ + b 0x11d720 │ │ │ │ + b 0x111d728 │ │ │ │ + b 0x145d738 │ │ │ │ strmi r0, [sl], #-2484 @ 0xfffff64c │ │ │ │ ldrtmi r4, [sl], #-1652 @ 0xfffff98c │ │ │ │ andle r4, r2, r7, lsr r6 │ │ │ │ strbmi r4, [sp], -lr, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmib sp, {r1, r8, sl, ip, pc}^ │ │ │ │ ldmib sp, {r9, sl, fp, sp}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x26e3e8 │ │ │ │ - bls 0x2f7030 │ │ │ │ + bmi 0x26e340 │ │ │ │ + bls 0x2f6f88 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, R12_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqrshl.s8 q7, q9, q5 │ │ │ │ - svclt 0x0000f867 │ │ │ │ + svclt 0x0000f85b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebf4210 │ │ │ │ + bl 0xfebf4168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ - blmi 0x52601c │ │ │ │ + blmi 0x525f74 │ │ │ │ stmdavs ip, {r0, sl, ip, pc} │ │ │ │ - bmi 0x4ae868 │ │ │ │ + bmi 0x4ae7c0 │ │ │ │ ldrteq lr, [r4], #2639 @ 0xa4f │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldc 4, cr9, [sp] │ │ │ │ vstr d7, [r0] │ │ │ │ - vldr d7, [pc] @ 0x9d03c │ │ │ │ + vldr d7, [pc] @ 0x9cf94 │ │ │ │ vstr d7, [r0, #32] │ │ │ │ ldmdavs sl, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r3, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ vrshl.s8 q7, q3, q5 │ │ │ │ - svclt 0x0000f83b │ │ │ │ + svclt 0x0000f82f │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4270 │ │ │ │ + bl 0xfebf41c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ addlt r4, r7, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ stmdavs r2, {r8, r9} │ │ │ │ ldmib r4, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ subsmi r5, r3, r2, lsl #8 │ │ │ │ - b 0x147719c │ │ │ │ + b 0x14770f4 │ │ │ │ movwls r7, #1011 @ 0x3f3 │ │ │ │ stmvs r2, {r0, r2, r4, r6, lr} │ │ │ │ stmiavs r2, {r2, r4, r6, lr}^ │ │ │ │ ldrbvc lr, [r5, #2639]! @ 0xa4f │ │ │ │ subsmi r9, r3, r1, lsl #10 │ │ │ │ ldrbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14820b8 │ │ │ │ + b 0x1482010 │ │ │ │ movwls r7, #13299 @ 0x33f3 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r3, lsl #2 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ vrshl.s8 d14, d4, d9 │ │ │ │ - svclt 0x0000fff9 │ │ │ │ + svclt 0x0000ffed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, sp, r0, lsr ip │ │ │ │ @ instruction: 0xf8d14699 │ │ │ │ @@ -144253,28 +144211,28 @@ │ │ │ │ @ instruction: 0xf04f940b │ │ │ │ @ instruction: 0xf10d0400 │ │ │ │ ldmib r2, {r3, r4, r9, sl, fp}^ │ │ │ │ stmib sp, {r1, r8, sl, lr}^ │ │ │ │ ldmib r2, {r3, r8, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmdavs ip, {r1, r2, r8, r9, sp} │ │ │ │ - bleq 0xad9554 │ │ │ │ + bleq 0xad94ac │ │ │ │ andvc lr, r1, #3424256 @ 0x344000 │ │ │ │ ldm r0, {r0, ip, pc} │ │ │ │ - b 0xfe1212b4 │ │ │ │ - b 0x145dd4c │ │ │ │ + b 0xfe12120c │ │ │ │ + b 0x145dca4 │ │ │ │ strdmi r2, [r3], -r4 @ │ │ │ │ adcsne lr, r4, r0, lsl #21 │ │ │ │ - b 0xfe0ad288 │ │ │ │ + b 0xfe0ad1e0 │ │ │ │ ldrmi r6, [r8], #-116 @ 0xffffff8c │ │ │ │ - blcc 0x1db2bc │ │ │ │ - b 0x146e1a8 │ │ │ │ + blcc 0x1db214 │ │ │ │ + b 0x146e100 │ │ │ │ strbmi r0, [r0], #-945 @ 0xfffffc4f │ │ │ │ - b 0x11eeb90 │ │ │ │ - bl 0x9d958 │ │ │ │ + b 0x11eeae8 │ │ │ │ + bl 0x9d8b0 │ │ │ │ eorsmi r0, r2, ip, lsl #20 │ │ │ │ @ instruction: 0x0c01ea05 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ cmncc r1, #536576 @ 0x83000 │ │ │ │ @ instruction: 0x53b1ea83 │ │ │ │ ldrmi r4, [r3], #-1026 @ 0xfffffbfe │ │ │ │ ldrbmi r4, [lr, #1716] @ 0x6b4 │ │ │ │ @@ -144284,29 +144242,29 @@ │ │ │ │ @ instruction: 0xe7d44654 │ │ │ │ stmib sp, {r0, fp, ip, pc}^ │ │ │ │ stmib sp, {r2, r9, sl, ip, lr}^ │ │ │ │ ldmib sp, {r1, r8, ip, sp}^ │ │ │ │ stmib r0, {r2, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ - blmi 0x265d9c │ │ │ │ - blls 0x377208 │ │ │ │ + blmi 0x265cf4 │ │ │ │ + blls 0x377160 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ andlt r4, sp, r9, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ vqshl.s8 d14, d8, d25 │ │ │ │ - svclt 0x0000ff8d │ │ │ │ + svclt 0x0000ff81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, pc, ip, lsl #12 │ │ │ │ - blmi 0xaaea38 │ │ │ │ + blmi 0xaae990 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr13, {0} │ │ │ │ ldmdaeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi lr, [r0, #-2516] @ 0xfffff62c │ │ │ │ strmi lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -144314,15 +144272,15 @@ │ │ │ │ strvs lr, [r6, -sp, asr #19] │ │ │ │ strmi lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ ldmib r0, {r2, r4, r5, r6, r7, r9, sl, lr}^ │ │ │ │ stmvs r5, {r9, sl, lr} │ │ │ │ ldmib r2, {r0, r1, r2, r6, r7, fp, sp, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf85c2308 │ │ │ │ - b 0xfe204624 │ │ │ │ + b 0xfe20457c │ │ │ │ @ instruction: 0xf85e0206 │ │ │ │ eormi r3, r2, r4, lsl #22 │ │ │ │ strbmi r4, [r0, #106]! @ 0x6a │ │ │ │ ldrmi r4, [sl], #-1099 @ 0xfffffbb5 │ │ │ │ @ instruction: 0x13b4ea4f │ │ │ │ mvnscs lr, #536576 @ 0x83000 │ │ │ │ cmnvs r4, #536576 @ 0x83000 │ │ │ │ @@ -144338,139 +144296,139 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r3, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ vqshl.s8 d14, d26, d9 │ │ │ │ - svclt 0x0000ff2f │ │ │ │ + svclt 0x0000ff23 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4480 │ │ │ │ + bl 0xfebf43d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs pc, {r4, r6, r7, r8, r9, sl, fp} @ │ │ │ │ stcmi 0, cr11, [r0], #-540 @ 0xfffffde4 │ │ │ │ ldrdvs lr, [r1, -r0] │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtne lr, [r7], #2639 @ 0xa4f │ │ │ │ - b 0xfe1b75b4 │ │ │ │ - blmi 0x72e580 │ │ │ │ + b 0xfe1b750c │ │ │ │ + blmi 0x72e4d8 │ │ │ │ ldrbeq lr, [r7], #2692 @ 0xa84 │ │ │ │ strtmi r6, [ip], #-2055 @ 0xfffff7f9 │ │ │ │ - b 0x14822bc │ │ │ │ - b 0xfe1ae58c │ │ │ │ - b 0xfe1a2690 │ │ │ │ + b 0x1482214 │ │ │ │ + b 0xfe1ae4e4 │ │ │ │ + b 0xfe1a25e8 │ │ │ │ ldrtmi r0, [ip], #-1238 @ 0xfffffb2a │ │ │ │ - b 0x14822c0 │ │ │ │ - b 0xfe1ae588 │ │ │ │ - b 0xfe1a268c │ │ │ │ + b 0x1482218 │ │ │ │ + b 0xfe1ae4e0 │ │ │ │ + b 0xfe1a25e4 │ │ │ │ ldrtmi r0, [r4], #-1233 @ 0xfffffb2f │ │ │ │ - b 0x14822d4 │ │ │ │ - b 0xfe1ae5a8 │ │ │ │ - b 0xfe1a26ac │ │ │ │ + b 0x148222c │ │ │ │ + b 0xfe1ae500 │ │ │ │ + b 0xfe1a2604 │ │ │ │ strmi r0, [ip], #-1237 @ 0xfffffb2b │ │ │ │ ldmib sp, {r1, sl, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ ldmdavs r9, {r8, sl, lr} │ │ │ │ subsmi r9, r9, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrmi sp, [r1], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vqdmulh.s , , │ │ │ │ - svclt 0x0000fee3 │ │ │ │ + svclt 0x0000fed7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4518 │ │ │ │ + bl 0xfebf4470 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd0 │ │ │ │ addlt r4, r7, r5, lsr #18 │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x2c01e9d4 │ │ │ │ stmdavs r4, {r0, r2, r5, r6, r7, fp, sp, lr} │ │ │ │ stmdavs r4, {r1, r5, sl, lr}^ │ │ │ │ - b 0x146e5d4 │ │ │ │ - b 0xfe1ae724 │ │ │ │ - b 0xfe1ae528 │ │ │ │ + b 0x146e52c │ │ │ │ + b 0xfe1ae67c │ │ │ │ + b 0xfe1ae480 │ │ │ │ ldrmi r2, [r4], #-1175 @ 0xfffffb69 │ │ │ │ rscsmi lr, r6, #323584 @ 0x4f000 │ │ │ │ rsbsmi lr, r6, #532480 @ 0x82000 │ │ │ │ - b 0xfe14235c │ │ │ │ + b 0xfe1422b4 │ │ │ │ stmvs r6, {r1, r2, r4, r7, r9, sp} │ │ │ │ - b 0x146e4ec │ │ │ │ - b 0xfe3b0738 │ │ │ │ + b 0x146e444 │ │ │ │ + b 0xfe3b0690 │ │ │ │ ldrtmi r4, [r5], #-3188 @ 0xfffff38c │ │ │ │ ldrcs lr, [r4], #2700 @ 0xa8c │ │ │ │ strtmi r6, [ip], #-2246 @ 0xfffff73a │ │ │ │ - b 0x1482380 │ │ │ │ + b 0x14822d8 │ │ │ │ andls r4, r1, #1912602624 @ 0x72000000 │ │ │ │ ldrbtmi lr, [r2], #2692 @ 0xa84 │ │ │ │ - b 0xfe1ae450 │ │ │ │ + b 0xfe1ae3a8 │ │ │ │ ldrmi r2, [sl], #-658 @ 0xfffffd6e │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ - blmi 0x265f9c │ │ │ │ - blls 0x1f7408 │ │ │ │ + blmi 0x265ef4 │ │ │ │ + blls 0x1f7360 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_abt │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vpadd.i8 d11, d25, d9 │ │ │ │ - svclt 0x0000fe8d │ │ │ │ + svclt 0x0000fe81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strvs lr, [r2], #-2514 @ 0xfffff62e │ │ │ │ - bvc 0x117b3c │ │ │ │ + bvc 0x117a94 │ │ │ │ vfnmacc.f32 s28, s12, s30 │ │ │ │ - b 0x11606a0 │ │ │ │ - b 0x142a1e8 │ │ │ │ + b 0x11605f8 │ │ │ │ + b 0x142a140 │ │ │ │ @ instruction: 0xf8dc4e84 │ │ │ │ - b 0xfe43d3e0 │ │ │ │ + b 0xfe43d338 │ │ │ │ @ instruction: 0xf8dc0e03 │ │ │ │ - bleq 0xfe981418 │ │ │ │ + bleq 0xfe981370 │ │ │ │ vldmiami r4, {s28-s106} │ │ │ │ orrmi lr, r6, #274432 @ 0x43000 │ │ │ │ vstmiacc r6, {s28-s103} │ │ │ │ - bleq 0x3d7e04 │ │ │ │ + bleq 0x3d7d5c │ │ │ │ vstmiapl r6, {s29-s107} │ │ │ │ mrrccs 10, 4, lr, r4, cr12 │ │ │ │ - b 0xfe437610 │ │ │ │ - b 0x1460c38 │ │ │ │ - b 0x13b471c │ │ │ │ - bl 0x828568 │ │ │ │ - b 0xfe360c20 │ │ │ │ - b 0xfe29e048 │ │ │ │ - b 0x3a0444 │ │ │ │ - b 0xfe3a0438 │ │ │ │ - b 0xfe22044c │ │ │ │ + b 0xfe437568 │ │ │ │ + b 0x1460b90 │ │ │ │ + b 0x13b4674 │ │ │ │ + bl 0x8284c0 │ │ │ │ + b 0xfe360b78 │ │ │ │ + b 0xfe29dfa0 │ │ │ │ + b 0x3a039c │ │ │ │ + b 0xfe3a0390 │ │ │ │ + b 0xfe2203a4 │ │ │ │ stmiavs r6, {r3, r9, fp}^ │ │ │ │ movweq lr, #27459 @ 0x6b43 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ vmlaeq.f32 s28, s19, s14 │ │ │ │ vmlaeq.f32 s28, s8, s28 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ vmlaeq.f32 s28, s19, s28 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ and lr, r0, #3440640 @ 0x348000 │ │ │ │ andgt pc, r8, r0, asr #17 │ │ │ │ - bl 0x7b575c │ │ │ │ - bl 0x116048c │ │ │ │ - b 0x31e060 │ │ │ │ + bl 0x7b56b4 │ │ │ │ + bl 0x11603e4 │ │ │ │ + b 0x31dfb8 │ │ │ │ andsmi r0, ip, ip, lsl #28 │ │ │ │ addscc lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x146d654 │ │ │ │ + b 0x146d5ac │ │ │ │ stmdavs r7, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strcc lr, [r3], r6, asr #20 │ │ │ │ vmlaeq.f32 s28, s17, s28 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ vmoveq.32 d7[0], lr │ │ │ │ andeq lr, r6, #532480 @ 0x82000 │ │ │ │ ldrmi lr, [r3, pc, asr #20] │ │ │ │ @@ -144480,67 +144438,67 @@ │ │ │ │ streq lr, [r7], -r6, lsl #21 │ │ │ │ strbpl lr, [ip, pc, asr #20] │ │ │ │ ldrbcs lr, [r3, -r7, asr #20] │ │ │ │ bicpl lr, r3, #323584 @ 0x4f000 │ │ │ │ cmpcs ip, #274432 @ 0x43000 │ │ │ │ andeq lr, r7, #532480 @ 0x82000 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ - bl 0x11b75c4 │ │ │ │ - bl 0x51e4c8 │ │ │ │ - bl 0x119dcec │ │ │ │ + bl 0x11b751c │ │ │ │ + bl 0x51e420 │ │ │ │ + bl 0x119dc44 │ │ │ │ stmib r0, {r0, r1, sl}^ │ │ │ │ pop {sl, sp} │ │ │ │ @ instruction: 0xf7ff4ff0 │ │ │ │ svclt 0x0000bb11 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ ldrmi r4, [r9], -ip, lsl #13 │ │ │ │ strpl lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ @ instruction: 0x7602e9d2 │ │ │ │ ldmdavc r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x115f388 │ │ │ │ - b 0x129e330 │ │ │ │ - b 0xfe2a34f4 │ │ │ │ + b 0x115f2e0 │ │ │ │ + b 0x129e288 │ │ │ │ + b 0xfe2a344c │ │ │ │ streq r0, [r2, r3, lsl #16]! │ │ │ │ - b 0x1121178 │ │ │ │ - b 0x115df44 │ │ │ │ + b 0x11210d0 │ │ │ │ + b 0x115de9c │ │ │ │ subsmi r1, r3, r5, lsl #6 │ │ │ │ - b 0x111eea0 │ │ │ │ - b 0xfe2a204c │ │ │ │ + b 0x111edf8 │ │ │ │ + b 0xfe2a1fa4 │ │ │ │ stmvs r2, {r1, fp} │ │ │ │ @ instruction: 0x9c00e9dc │ │ │ │ stmdaeq r2, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r4, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r5, #270336 @ 0x42000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ andeq lr, r7, #299008 @ 0x49000 │ │ │ │ andeq lr, r5, #8192 @ 0x2000 │ │ │ │ stmdbeq r7, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r9, {r1, r6, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1177830 │ │ │ │ - b 0x139e134 │ │ │ │ + bl 0x1177788 │ │ │ │ + b 0x139e08c │ │ │ │ eormi r0, r2, r6, lsl #4 │ │ │ │ @ instruction: 0x0c06ea0c │ │ │ │ stmdaeq r8, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea42 │ │ │ │ movweq lr, #52035 @ 0xcb43 │ │ │ │ @ instruction: 0x0c08ea05 │ │ │ │ - bvc 0x6d7e84 │ │ │ │ + bvc 0x6d7ddc │ │ │ │ addvc lr, r8, #323584 @ 0x4f000 │ │ │ │ addseq lr, r3, #270336 @ 0x42000 │ │ │ │ - bne 0x197e7c │ │ │ │ - beq 0x157f80 │ │ │ │ + bne 0x197dd4 │ │ │ │ + beq 0x157ed8 │ │ │ │ ldmdbvc r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x12df3c8 │ │ │ │ - b 0x1123984 │ │ │ │ + b 0x12df320 │ │ │ │ + b 0x11238dc │ │ │ │ smullvs r0, r3, r8, r2 │ │ │ │ stmdbeq r2, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ subvs lr, r8, #323584 @ 0x4f000 │ │ │ │ sbcsne lr, r3, #270336 @ 0x42000 │ │ │ │ andhi pc, r8, r0, asr #17 │ │ │ │ - beq 0x157fa4 │ │ │ │ + beq 0x157efc │ │ │ │ andeq lr, r8, #282624 @ 0x45000 │ │ │ │ eorsmi r0, sl, sp, asr r6 │ │ │ │ ldrbne lr, [r8, #2629] @ 0xa45 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stmdbeq r5, {r0, r3, r7, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, #-2628] @ 0xfffff5bc │ │ │ │ eormi r4, r3, r5, lsr r0 │ │ │ │ @@ -144554,48 +144512,48 @@ │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ svclt 0x0000ba95 │ │ │ │ push {r0, r1, r3, r9, sl, lr} │ │ │ │ stmvs r6, {r4, r5, r6, r7, r8, lr} │ │ │ │ stmdavs r2, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0x5700e9d3 │ │ │ │ vnmlaeq.f32 s29, s12, s30 │ │ │ │ - b 0x14778e0 │ │ │ │ - b 0x13a8630 │ │ │ │ - b 0x14385e8 │ │ │ │ - b 0xfe43d0ec │ │ │ │ - b 0x1460e14 │ │ │ │ - b 0x1467634 │ │ │ │ - b 0x12a0738 │ │ │ │ - b 0x13b7608 │ │ │ │ - b 0xfe3bc90c │ │ │ │ - b 0x1460618 │ │ │ │ - b 0x12a3954 │ │ │ │ - b 0xfe3b770c │ │ │ │ - b 0xfe424950 │ │ │ │ - bl 0x820e28 │ │ │ │ + b 0x1477838 │ │ │ │ + b 0x13a8588 │ │ │ │ + b 0x1438540 │ │ │ │ + b 0xfe43d044 │ │ │ │ + b 0x1460d6c │ │ │ │ + b 0x146758c │ │ │ │ + b 0x12a0690 │ │ │ │ + b 0x13b7560 │ │ │ │ + b 0xfe3bc864 │ │ │ │ + b 0x1460570 │ │ │ │ + b 0x12a38ac │ │ │ │ + b 0xfe3b7664 │ │ │ │ + b 0xfe4248a8 │ │ │ │ + bl 0x820d80 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ - bl 0x1137718 │ │ │ │ - b 0x145de44 │ │ │ │ + bl 0x1137670 │ │ │ │ + b 0x145dd9c │ │ │ │ subvs r0, r2, r5, asr ip │ │ │ │ - b 0x111fec4 │ │ │ │ - b 0x13b5e3c │ │ │ │ - b 0xfe13c940 │ │ │ │ - b 0x1460e58 │ │ │ │ + b 0x111fe1c │ │ │ │ + b 0x13b5d94 │ │ │ │ + b 0xfe13c898 │ │ │ │ + b 0x1460db0 │ │ │ │ ldmdaeq sl!, {r0, r1, r2, r4, sl, fp, sp}^ │ │ │ │ @ instruction: 0x6c05ea4c │ │ │ │ sbcvc lr, r5, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ - b 0x111fde4 │ │ │ │ - b 0xfe3b5f5c │ │ │ │ - b 0xfe4249a0 │ │ │ │ + b 0x111fd3c │ │ │ │ + b 0xfe3b5eb4 │ │ │ │ + b 0xfe4248f8 │ │ │ │ ldmibne r2, {r1, r9} │ │ │ │ - bl 0x1175854 │ │ │ │ + bl 0x11757ac │ │ │ │ sbcvs r0, r3, ip, lsl #6 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x125b654 │ │ │ │ + blt 0x125b5ac │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stmdavs r6, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs r3, {r0, r3, r4, r9, sl, lr} │ │ │ │ str lr, [r0], #-2517 @ 0xfffff62b │ │ │ │ stmdaeq r6, {r0, r1, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrbmi lr, [lr, pc, asr #20] │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ @@ -144605,67 +144563,67 @@ │ │ │ │ strbeq lr, [r4], pc, asr #20 │ │ │ │ bicsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ ldrbvc lr, [lr], -r6, asr #20 │ │ │ │ movtcc lr, #59971 @ 0xea43 │ │ │ │ vfnmane.f32 s28, s28, s30 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ @ instruction: 0x6e84ea4e │ │ │ │ - b 0xfe1777b8 │ │ │ │ + b 0xfe177710 │ │ │ │ ldmdavs r4, {r2, r4, r7, r8, r9, ip}^ │ │ │ │ streq lr, [lr, -r7, lsl #21] │ │ │ │ streq lr, [r6], #-2884 @ 0xfffff4bc │ │ │ │ smladeq r8, r7, fp, lr │ │ │ │ movweq lr, #19267 @ 0x4b43 │ │ │ │ movwvc lr, #2496 @ 0x9c0 │ │ │ │ ldmib r5, {r0, r1, r7, fp, sp, lr}^ │ │ │ │ ldmvs r5, {r1, r9, sl, lr} │ │ │ │ ldmvs r3, {r0, r2, r3, r5, r6, r7, fp, ip}^ │ │ │ │ - bl 0x11779d0 │ │ │ │ + bl 0x1177928 │ │ │ │ rsceq r0, r2, r2, lsl #28 │ │ │ │ - b 0x1120a5c │ │ │ │ - b 0x117a02c │ │ │ │ - b 0xfe12a3f0 │ │ │ │ + b 0x11209b4 │ │ │ │ + b 0x1179f84 │ │ │ │ + b 0xfe12a348 │ │ │ │ rscseq r0, r3, r3, lsl #14 │ │ │ │ - b 0x1160aa8 │ │ │ │ - b 0x113a434 │ │ │ │ + b 0x1160a00 │ │ │ │ + b 0x113a38c │ │ │ │ subsmi r3, r3, r4, asr #4 │ │ │ │ - b 0x111fd74 │ │ │ │ - b 0xfe176108 │ │ │ │ + b 0x111fccc │ │ │ │ + b 0xfe176060 │ │ │ │ @ instruction: 0x407a1396 │ │ │ │ addvs r1, r2, r2, asr r9 │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ pop {r0, r1, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7ff41f0 │ │ │ │ svclt 0x0000b9ef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4910 │ │ │ │ + bl 0xfebf4868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0fd8 │ │ │ │ - blmi 0xa6ef80 │ │ │ │ + blmi 0xa6eed8 │ │ │ │ ldmdavs r5, {r1, r2, r7, ip, sp, pc}^ │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmiavs r6!, {r0, r1, r5, fp, sp, lr}^ │ │ │ │ cmnmi r5, #536576 @ 0x83000 │ │ │ │ - b 0xfe177748 │ │ │ │ + b 0xfe1776a0 │ │ │ │ ldmib r4, {r0, r2, r9, sl, fp}^ │ │ │ │ ldmvs r4, {r0, r8, r9, ip, lr} │ │ │ │ - b 0xfe1f7a88 │ │ │ │ - b 0x146ed14 │ │ │ │ - b 0xfe16e940 │ │ │ │ - b 0xfe1ae514 │ │ │ │ + b 0xfe1f79e0 │ │ │ │ + b 0x146ec6c │ │ │ │ + b 0xfe16e898 │ │ │ │ + b 0xfe1ae46c │ │ │ │ stmiavs r2, {r1, r2, r3, r4, r5, r6, sl, sp}^ │ │ │ │ streq lr, [lr], #-2692 @ 0xfffff57c │ │ │ │ rsbsmi r9, r2, r0, lsl #8 │ │ │ │ rsbsmi lr, r4, #532480 @ 0x82000 │ │ │ │ - b 0xfe1f7870 │ │ │ │ + b 0xfe1f77c8 │ │ │ │ stmvs r4, {r2, r9, sl, fp} │ │ │ │ - b 0x146d8f4 │ │ │ │ - b 0xfe1ae964 │ │ │ │ - b 0xfe1a6968 │ │ │ │ + b 0x146d84c │ │ │ │ + b 0xfe1ae8bc │ │ │ │ + b 0xfe1a68c0 │ │ │ │ strls r0, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ ldrbtcs lr, [r3], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r3], #-2692 @ 0xfffff57c │ │ │ │ strls r4, [r2], #-92 @ 0xffffffa4 │ │ │ │ ldrbtcs lr, [r2], #-2639 @ 0xfffff5b1 │ │ │ │ ldrbtmi lr, [r2], #-2692 @ 0xfffff57c │ │ │ │ andls r4, r3, #98 @ 0x62 │ │ │ │ @@ -144675,159 +144633,159 @@ │ │ │ │ movwcs lr, #2496 @ 0x9c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stc2 2, cr15, [ip], {9} │ │ │ │ + stc2 2, cr15, [r0], {9} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf49c4 │ │ │ │ + bl 0xfebf491c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0fd8 │ │ │ │ addlt r4, r6, sp, lsl r9 │ │ │ │ stmdavs r9, {r1, r2, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9105 │ │ │ │ ldrmi r0, [r9], -r0, lsl #2 │ │ │ │ stmiavs ip!, {r0, r1, r3, r5, fp, sp, lr}^ │ │ │ │ vaddvs.f32 s29, s13, s6 │ │ │ │ - b 0xfe1b7b34 │ │ │ │ + b 0xfe1b7a8c │ │ │ │ stmiavs r3, {r0, r1, r4, r5, r6, sl, sp, lr}^ │ │ │ │ - b 0xfe1ad960 │ │ │ │ - b 0xfe1ae9ec │ │ │ │ - b 0xfe19eaf0 │ │ │ │ + b 0xfe1ad8b8 │ │ │ │ + b 0xfe1ae944 │ │ │ │ + b 0xfe19ea48 │ │ │ │ strls r6, [r3], #-1214 @ 0xfffffb42 │ │ │ │ strcc lr, [r1], #-2517 @ 0xfffff62b │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, fp, sp, lr}^ │ │ │ │ ldrbtvs lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ cmnvs r2, #536576 @ 0x83000 │ │ │ │ - b 0xfe437818 │ │ │ │ + b 0xfe437770 │ │ │ │ andvs r0, r2, r2, lsl #4 │ │ │ │ rsbmi r6, r2, r2, lsl #17 │ │ │ │ stmdavs r2, {r1, r9, ip, pc}^ │ │ │ │ subvs r4, r2, sl, asr r0 │ │ │ │ movwcs lr, #10717 @ 0x29dd │ │ │ │ movwcs lr, #10688 @ 0x29c0 │ │ │ │ ldmdavs sl, {r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, r4, lsl #2 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r2, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - mcrr2 2, 0, pc, r6, cr9 @ │ │ │ │ + ldc2 2, cr15, [sl], #-36 @ 0xffffffdc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4a50 │ │ │ │ + bl 0xfebf49a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], r0, asr #31 │ │ │ │ - bmi 0xa09a88 │ │ │ │ + bmi 0xa099e0 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ @ instruction: 0x6700e9d0 │ │ │ │ andls r6, r9, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blvc 0x158ee8 │ │ │ │ + blvc 0x158e40 │ │ │ │ ldmib r0, {r1, r3, r6, r7, fp, sp, lr}^ │ │ │ │ stc 4, cr1, [sp, #8] │ │ │ │ vldr d7, [lr, #24] │ │ │ │ vstr d7, [sp] │ │ │ │ eorle r7, r8, #4, 22 @ 0x1000 │ │ │ │ strls r1, [r2], #-669 @ 0xfffffd63 │ │ │ │ eorspl lr, r4, #532480 @ 0x82000 │ │ │ │ - bl 0x3ed9c0 │ │ │ │ + bl 0x3ed918 │ │ │ │ rsbsmi r0, ip, r5, lsl #11 │ │ │ │ mvnspl lr, pc, asr #20 │ │ │ │ tstls r1, r0, lsl #14 │ │ │ │ - bl 0x1f7d54 │ │ │ │ + bl 0x1f7cac │ │ │ │ ldrbtmi r0, [r4], #-3590 @ 0xfffff1fa │ │ │ │ andls r4, r3, #570425344 @ 0x22000000 │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vmla.i8 d11, d9, d9 │ │ │ │ - @ instruction: 0xf644fbfd │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf644fbf1 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ - blmi 0x15d9a0 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ + blmi 0x15d8f8 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - ldc2 1, cr15, [r2], {212} @ 0xd4 │ │ │ │ + stc2 1, cr15, [lr], {212} @ 0xd4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, ror #23 │ │ │ │ + eorseq r9, r3, r8, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4b00 │ │ │ │ + bl 0xfebf4a58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x158f54 │ │ │ │ + blvc 0x158eac │ │ │ │ @ instruction: 0xf5b34c25 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x258f54 │ │ │ │ - blvc 0xd8f6c │ │ │ │ + blvc 0x258eac │ │ │ │ + blvc 0xd8ec4 │ │ │ │ ldrdvc lr, [r0, -r0] │ │ │ │ strpl lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d8f64 │ │ │ │ - b 0x14921e0 │ │ │ │ + blvc 0x1d8ebc │ │ │ │ + b 0x1492138 │ │ │ │ strls r2, [r2], #-3747 @ 0xfffff15d │ │ │ │ - bl 0x401d3c │ │ │ │ - b 0xfe21e378 │ │ │ │ + bl 0x401c94 │ │ │ │ + b 0xfe21e2d0 │ │ │ │ ldmdbvs r2, {r2, r4, r5, r9, sl, fp, ip, lr} │ │ │ │ ldrmi r4, [r6], #1082 @ 0x43a │ │ │ │ andeq lr, r5, #68, 20 @ 0x44000 │ │ │ │ eormi r4, ip, sl │ │ │ │ - b 0x146e5dc │ │ │ │ + b 0x146e534 │ │ │ │ ldrbtmi r5, [r2], #-1525 @ 0xfffffa0b │ │ │ │ strls r9, [r1, #-515] @ 0xfffffdfd │ │ │ │ strmi lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r2, #-2496] @ 0xfffff640 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi lr, [r0, #-2496] @ 0xfffff640 │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vadd.i8 d11, d25, d31 │ │ │ │ - @ instruction: 0xf644fba3 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf644fb97 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ - blmi 0x15da54 │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ + blmi 0x15d9ac │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - blx 0xfeeda0f6 │ │ │ │ + blx 0xfedda04e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, ror #23 │ │ │ │ + eorseq r9, r3, r8, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4bb4 │ │ │ │ + bl 0xfebf4b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x159008 │ │ │ │ + blvc 0x158f60 │ │ │ │ @ instruction: 0xf5b34c26 │ │ │ │ stmiavs lr, {r7, r8, r9, sl, fp, ip, lr}^ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x259008 │ │ │ │ - blvc 0xd9020 │ │ │ │ + blvc 0x258f60 │ │ │ │ + blvc 0xd8f78 │ │ │ │ @ instruction: 0x5700e9d0 │ │ │ │ strne lr, [r2], #-2512 @ 0xfffff630 │ │ │ │ - blvc 0x1d9018 │ │ │ │ - b 0x149229c │ │ │ │ - b 0xfe1a9478 │ │ │ │ + blvc 0x1d8f70 │ │ │ │ + b 0x14921f4 │ │ │ │ + b 0xfe1a93d0 │ │ │ │ strls r0, [r2], #-513 @ 0xfffffdff │ │ │ │ - bl 0x3edbdc │ │ │ │ - b 0x1461430 │ │ │ │ + bl 0x3edb34 │ │ │ │ + b 0x1461388 │ │ │ │ tstls r1, r1, ror r1 │ │ │ │ @ instruction: 0xf8de9700 │ │ │ │ ldrtmi r4, [r4], #-16 │ │ │ │ strtmi r4, [r2], #-1068 @ 0xfffffbd4 │ │ │ │ mvnscc lr, pc, asr #20 │ │ │ │ mvnspl lr, r1, lsl #21 │ │ │ │ andls r4, r3, #74 @ 0x4a │ │ │ │ @@ -144838,122 +144796,122 @@ │ │ │ │ ldmdavs r1, {r0, r2, r3, r9, fp, lr} │ │ │ │ subsmi r9, r1, r9, lsl #20 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrmi sp, [r9], -r5, lsl #2 │ │ │ │ pop {r0, r1, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff40f0 │ │ │ │ vtst.8 , , │ │ │ │ - @ instruction: 0xf644fb47 │ │ │ │ - vbic.i32 q11, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf644fb3b │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 q11, d16, d16 │ │ │ │ - blmi 0x15db0c │ │ │ │ + vshr.s64 , q0, #64 │ │ │ │ + blmi 0x15da64 │ │ │ │ eorcs pc, r9, #64, 4 │ │ │ │ - blx 0x17da1ae │ │ │ │ + blx 0x16da106 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, ror #23 │ │ │ │ + eorseq r9, r3, r8, lsl fp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf4c6c │ │ │ │ + bl 0xfebf4bc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blvc 0x1590c0 │ │ │ │ + blvc 0x159018 │ │ │ │ @ instruction: 0xf5b34c27 │ │ │ │ stmiavs pc, {r7, r8, r9, sl, fp, ip, lr}^ @ │ │ │ │ strls r6, [r9], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blvc 0x2590c0 │ │ │ │ - blvc 0xd90d8 │ │ │ │ + blvc 0x259018 │ │ │ │ + blvc 0xd9030 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ strne lr, [r2, #-2512] @ 0xfffff630 │ │ │ │ - blvc 0x1d90d0 │ │ │ │ - b 0x1492358 │ │ │ │ + blvc 0x1d9028 │ │ │ │ + b 0x14922b0 │ │ │ │ strls r2, [r2, #-3747] @ 0xfffff15d │ │ │ │ - bl 0x402aa8 │ │ │ │ + bl 0x402a00 │ │ │ │ ldmdbvs r2, {r1, r2, r3, r7, r9} │ │ │ │ vmlaeq.f64 d14, d7, d2 │ │ │ │ andeq lr, r4, #528384 @ 0x81000 │ │ │ │ ldrtmi r4, [r6], #42 @ 0x2a │ │ │ │ - b 0x146dc44 │ │ │ │ + b 0x146db9c │ │ │ │ ldrbtmi r3, [r2], #-369 @ 0xfffffe8f │ │ │ │ - b 0x1481ec8 │ │ │ │ - b 0xfe0ea290 │ │ │ │ + b 0x1481e20 │ │ │ │ + b 0xfe0ea1e8 │ │ │ │ strdmi r5, [sl], #-18 @ 0xffffffee │ │ │ │ ldmib sp, {r0, r1, r9, ip, pc}^ │ │ │ │ stmib r0, {r1, r8, sl, lr}^ │ │ │ │ ldmib sp, {r1, r8, sl, lr}^ │ │ │ │ stmib r0, {r8, sl, lr}^ │ │ │ │ - bmi 0x42eee0 │ │ │ │ - bls 0x2f7b28 │ │ │ │ + bmi 0x42ee38 │ │ │ │ + bls 0x2f7a80 │ │ │ │ @ instruction: 0xf04f4051 │ │ │ │ mrsle r0, SP_usr │ │ │ │ andlt r4, fp, r9, lsl r6 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00f6f7fe │ │ │ │ - blx 0xffb5a320 │ │ │ │ - cmnpvs r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blx 0xff85a278 │ │ │ │ + asrpl pc, r4, #12 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcvs pc, r0, r4, asr #12 │ │ │ │ + sbcspl pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d3 │ │ │ │ @ instruction: 0xf1d42229 │ │ │ │ - svclt 0x0000faff │ │ │ │ + svclt 0x0000fafb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r9, r3, r8, ror #23 │ │ │ │ + eorseq r9, r3, r8, lsl fp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ vmov.i32 q10, #48127 @ 0x0000bbff │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ sbcslt fp, fp, #143 @ 0x8f │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-259 @ 0xfffffefd │ │ │ │ - bvc 0xffedb48c │ │ │ │ - bvc 0x9b690 │ │ │ │ - b 0x146f364 │ │ │ │ + bvc 0xffedb3e4 │ │ │ │ + bvc 0x9b5e8 │ │ │ │ + b 0x146f2bc │ │ │ │ svclt 0x001504c4 │ │ │ │ strtmi r0, [r3], r8, ror #1 │ │ │ │ strtmi r4, [r0], -r3, lsl #13 │ │ │ │ - cdppl 2, 4, cr15, cr4, cr12, {2} │ │ │ │ + cdpmi 2, 7, cr15, cr4, cr12, {2} │ │ │ │ cdpeq 2, 3, cr15, cr4, cr0, {6} │ │ │ │ andlt lr, r1, sp, asr #19 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ - beq 0x198a20 │ │ │ │ + beq 0x198978 │ │ │ │ stmdbeq r8, {r0, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r8, {r1, r8, ip, sp, lr, pc} │ │ │ │ streq pc, [r8, #-259] @ 0xfffffefd │ │ │ │ strls r4, [r3], #-1691 @ 0xfffff965 │ │ │ │ - blvc 0x1591e8 │ │ │ │ + blvc 0x159140 │ │ │ │ stceq 1, cr15, [r0], #-52 @ 0xffffffcc │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blvc 0x2591d0 │ │ │ │ - blvc 0x159004 │ │ │ │ - blvc 0x1d91d8 │ │ │ │ - blvc 0x159200 │ │ │ │ - blvc 0x3591e0 │ │ │ │ - blvc 0x159010 │ │ │ │ - blvc 0x2d91e8 │ │ │ │ + blvc 0x259128 │ │ │ │ + blvc 0x158f5c │ │ │ │ + blvc 0x1d9130 │ │ │ │ + blvc 0x159158 │ │ │ │ + blvc 0x359138 │ │ │ │ + blvc 0x158f68 │ │ │ │ + blvc 0x2d9140 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e7fd8 │ │ │ │ - bl 0x3de5d4 │ │ │ │ + bl 0x3e7f30 │ │ │ │ + bl 0x3de52c │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe178040 │ │ │ │ + b 0xfe177f98 │ │ │ │ @ instruction: 0xf0010302 │ │ │ │ - bl 0x3de3e8 │ │ │ │ + bl 0x3de340 │ │ │ │ ldmdbvs r2, {r1, r7, r9} │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - blcc 0x1dbd58 │ │ │ │ + blcc 0x1dbcb0 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ - b 0x1477c7c │ │ │ │ + b 0x1477bd4 │ │ │ │ @ instruction: 0xf81e6012 │ │ │ │ sbcslt r8, r0, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r8, r0, asr #20 │ │ │ │ stmdacs r7, {r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ andmi pc, r7, #134217731 @ 0x8000003 │ │ │ │ andhi pc, r8, lr, lsl r8 @ │ │ │ │ @@ -144961,24 +144919,24 @@ │ │ │ │ stmdacs r8, {r6, r9, fp, sp, lr, pc} │ │ │ │ andmi lr, r2, #72, 20 @ 0x48000 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ @ instruction: 0x73b2ea83 │ │ │ │ @ instruction: 0x53b2ea83 │ │ │ │ @ instruction: 0x33b2ea83 │ │ │ │ teqcs r2, #536576 @ 0x83000 │ │ │ │ - blcc 0x1dbd40 │ │ │ │ + blcc 0x1dbc98 │ │ │ │ ldc 1, cr13, [sp, #768] @ 0x300 │ │ │ │ strtmi r6, [fp], -r4, lsl #22 │ │ │ │ - blvc 0x2592b0 │ │ │ │ + blvc 0x259208 │ │ │ │ @ instruction: 0xf8dd3510 │ │ │ │ ldrcc r8, [r0, -r0] │ │ │ │ ldrcc r9, [r0], -r1, lsl #20 │ │ │ │ - blvs 0x259060 │ │ │ │ + blvs 0x258fb8 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - blvc 0xd9260 │ │ │ │ + blvc 0xd91b8 │ │ │ │ movweq lr, #23306 @ 0x5b0a │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldcle 2, cr4, [r3], {154} @ 0x9a │ │ │ │ streq lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi r4, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ stmdble r7, {r2, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @@ -144989,109 +144947,109 @@ │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r8, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x6da4c4 │ │ │ │ + blx 0x3da41c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-876] @ 0xfffffc94 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ mrrcmi 0, 8, fp, r5, cr15 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ - bvc 0xffedb608 │ │ │ │ - bvc 0x9b80c │ │ │ │ + bvc 0xffedb560 │ │ │ │ + bvc 0x9b764 │ │ │ │ strls r6, [sp], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbeq lr, [r3], #2639 @ 0xa4f │ │ │ │ rsceq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [fp], r3, lsr #13 │ │ │ │ vmax.s8 d20, d12, d19 │ │ │ │ - vqrdmlah.s d21, d0, d0[1] │ │ │ │ + vmov.i64 q10, #0x0000000000ff0000 │ │ │ │ stmib sp, {r2, r4, r5, r9, sl, fp}^ │ │ │ │ strmi fp, [pc], -r1, lsl #6 │ │ │ │ - bl 0xfeb2f550 │ │ │ │ + bl 0xfeb2f4a8 │ │ │ │ @ instruction: 0xf1010a00 │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf1000808 │ │ │ │ strmi r0, [r3], r8, lsl #10 │ │ │ │ ldc 4, cr9, [r9, #-12] │ │ │ │ @ instruction: 0xf10d7b02 │ │ │ │ stcge 12, cr0, [r4], {32} │ │ │ │ strls r2, [r0, -r0, lsl #2] │ │ │ │ - blvc 0x1d9350 │ │ │ │ - blvc 0x15937c │ │ │ │ - blvc 0x259358 │ │ │ │ - blvc 0x159380 │ │ │ │ - blvc 0x359360 │ │ │ │ - blvc 0x159190 │ │ │ │ - blvc 0x2d9368 │ │ │ │ + blvc 0x1d92a8 │ │ │ │ + blvc 0x1592d4 │ │ │ │ + blvc 0x2592b0 │ │ │ │ + blvc 0x1592d8 │ │ │ │ + blvc 0x3592b8 │ │ │ │ + blvc 0x1590e8 │ │ │ │ + blvc 0x2d92c0 │ │ │ │ tstcc r1, fp, lsl #12 │ │ │ │ movwcc r1, #15514 @ 0x3c9a │ │ │ │ andeq pc, r3, #2 │ │ │ │ movweq pc, #12291 @ 0x3003 @ │ │ │ │ - bl 0x3e8158 │ │ │ │ - bl 0x3de754 │ │ │ │ + bl 0x3e80b0 │ │ │ │ + bl 0x3de6ac │ │ │ │ ldmdbvs r2, {r0, r1, r7, r8, r9} │ │ │ │ - b 0xfe1381c0 │ │ │ │ + b 0xfe138118 │ │ │ │ @ instruction: 0xf0010203 │ │ │ │ - bl 0x3de968 │ │ │ │ + bl 0x3de8c0 │ │ │ │ ldmdbvs fp, {r0, r1, r7, r8, r9} │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - blcs 0x1dbed8 │ │ │ │ + blcs 0x1dbe30 │ │ │ │ movweq lr, #10883 @ 0x2a83 │ │ │ │ - b 0x1477df8 │ │ │ │ + b 0x1477d50 │ │ │ │ @ instruction: 0xf81e6013 │ │ │ │ sbcslt r7, r8, #0 │ │ │ │ andeq pc, r0, lr, lsl r8 @ │ │ │ │ andvs lr, r7, r0, asr #20 │ │ │ │ strcs pc, [r7, -r3, asr #7] │ │ │ │ movwmi pc, #29635 @ 0x73c3 @ │ │ │ │ andvc pc, r7, lr, lsl r8 @ │ │ │ │ andcc pc, r3, lr, lsl r8 @ │ │ │ │ strcs lr, [r7, -r0, asr #20] │ │ │ │ movwmi lr, #14919 @ 0x3a47 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ rscsmi lr, r3, #532480 @ 0x82000 │ │ │ │ rsbscs lr, r3, #532480 @ 0x82000 │ │ │ │ - blcs 0x1dbeb8 │ │ │ │ + blcs 0x1dbe10 │ │ │ │ strtmi sp, [fp], -r4, asr #3 │ │ │ │ - blvc 0x259424 │ │ │ │ - blvs 0x1d9428 │ │ │ │ + blvc 0x25937c │ │ │ │ + blvs 0x1d9380 │ │ │ │ svcls 0x00003510 │ │ │ │ @ instruction: 0xf1093610 │ │ │ │ @ instruction: 0xf1080910 │ │ │ │ stc 8, cr0, [r5, #-64] @ 0xffffffc0 │ │ │ │ - bl 0x3389e0 │ │ │ │ + bl 0x338938 │ │ │ │ stc 2, cr0, [r3, #20] │ │ │ │ ldrcc r7, [r0, -r0, lsl #22] │ │ │ │ addsmi r9, r3, #1024 @ 0x400 │ │ │ │ ldmib sp, {r0, r3, r4, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrbmi r3, [r8], -r2, lsl #8 │ │ │ │ addsmi r4, ip, #24, 8 @ 0x18000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x7679e8 │ │ │ │ + bne 0x767940 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, r4, #12713984 @ 0xc20000 │ │ │ │ - blmi 0x3141dc │ │ │ │ - blls 0x3f7e60 │ │ │ │ + blmi 0x314134 │ │ │ │ + blls 0x3f7db8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vrecps.f32 q4, , q8 │ │ │ │ - svclt 0x0000f95d │ │ │ │ + svclt 0x0000f951 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ sbcslt r2, ip, #2, 26 @ 0x80 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ @@ -145100,83 +145058,83 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ qadd16mi fp, pc, r2 @ │ │ │ │ strtmi r4, [r5], -r7, lsr #12 │ │ │ │ ldmib ip, {r0, r1, r2, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf10c6a02 │ │ │ │ ldmib r1, {r3, sl, fp}^ │ │ │ │ tstcc r8, r0, lsl #16 │ │ │ │ - b 0x145e024 │ │ │ │ - b 0x111eb88 │ │ │ │ - b 0x117a9cc │ │ │ │ - b 0xfe13adc0 │ │ │ │ + b 0x145df7c │ │ │ │ + b 0x111eae0 │ │ │ │ + b 0x117a924 │ │ │ │ + b 0xfe13ad18 │ │ │ │ @ instruction: 0xf84e0209 │ │ │ │ - b 0xfe169a90 │ │ │ │ + b 0xfe1699e8 │ │ │ │ adcsmi r0, r9, #8, 6 @ 0x20000000 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf50a8 │ │ │ │ + bl 0xfebf5000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ svceq 0x00e443e4 │ │ │ │ @ instruction: 0x4605d01d │ │ │ │ @ instruction: 0xdd112901 │ │ │ │ orrpl pc, sp, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xaceec │ │ │ │ + blcs 0xace44 │ │ │ │ @ instruction: 0xf505da03 │ │ │ │ stclvc 5, cr5, [fp], #516 @ 0x204 │ │ │ │ @ instruction: 0x462009dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - ldc2l 7, cr15, [r2, #-692]! @ 0xfffffd4c │ │ │ │ + stc2l 7, cr15, [r6, #692] @ 0x2b4 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ orrpl pc, r1, #20971520 @ 0x1400000 │ │ │ │ - blcs 0xb7f60 │ │ │ │ + blcs 0xb7eb8 │ │ │ │ strcs sp, [r0], #-3044 @ 0xfffff41c │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebf5110 │ │ │ │ + bl 0xfebf5068 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ strmi r4, [r8], -r5, lsl #12 │ │ │ │ strcs pc, [r9], #-866 @ 0xfffffc9e │ │ │ │ strne pc, [r7], #-867 @ 0xfffffc9d │ │ │ │ - cdp2 7, 6, cr15, cr14, cr7, {5} │ │ │ │ - b 0x11c8b3c │ │ │ │ + cdp2 7, 12, cr15, cr2, cr7, {5} │ │ │ │ + b 0x11c8a94 │ │ │ │ strls r0, [r4], #-1088 @ 0xfffffbc0 │ │ │ │ muleq r3, r3, r8 │ │ │ │ andeq lr, r3, r5, lsl #17 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf5154 │ │ │ │ + bl 0xfebf50ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 , q12, #64 │ │ │ │ + vsubw.s8 , q0, d24 │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ @ instruction: 0xff7ef19c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @@ -145191,37 +145149,37 @@ │ │ │ │ @ instruction: 0xf0002d1a │ │ │ │ stccs 1, cr8, [r2, #-420]! @ 0xfffffe5c │ │ │ │ andhi pc, lr, #0, 4 │ │ │ │ vadd.f32 d18, d0, d15 │ │ │ │ @ instruction: 0xf1a58212 │ │ │ │ movwcs r0, #4624 @ 0x1210 │ │ │ │ vorr.i32 d18, #5 @ 0x00000005 │ │ │ │ - blx 0x15e3e4 │ │ │ │ + blx 0x15e33c │ │ │ │ andsmi pc, r1, r2, lsl #4 │ │ │ │ @ instruction: 0xf012b949 │ │ │ │ @ instruction: 0xf0400f6a │ │ │ │ @ instruction: 0xf412819b │ │ │ │ svclt 0x00187f60 │ │ │ │ @ instruction: 0xf0002303 │ │ │ │ cmncc fp, #-2147483585 @ 0x8000003f │ │ │ │ sbceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ eorsls pc, r3, r4, asr r8 @ │ │ │ │ ldrdge pc, [r4], -r2 │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7ad5780 │ │ │ │ - strtmi pc, [sl], -r5, ror #25 │ │ │ │ + @ instruction: 0x462afd39 │ │ │ │ strbmi r9, [r8], -r5, lsl #2 │ │ │ │ @ instruction: 0xf7b04651 │ │ │ │ - qasxmi pc, sl, sp @ │ │ │ │ + qadd8mi pc, sl, r1 @ │ │ │ │ ldrbmi r4, [r1], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7b04648 │ │ │ │ - @ instruction: 0xf008ff55 │ │ │ │ - b 0xa9ec24 │ │ │ │ + @ instruction: 0xf008ffa9 │ │ │ │ + b 0xa9eb7c │ │ │ │ @ instruction: 0xf00b0b00 │ │ │ │ - b 0x1360c2c │ │ │ │ + b 0x1360b84 │ │ │ │ @ instruction: 0xf8d73b03 │ │ │ │ @ instruction: 0x071b339c │ │ │ │ rscshi pc, r9, r0, asr #32 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ svcvs 0x0070f013 │ │ │ │ tstphi fp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8d42e00 │ │ │ │ @@ -145241,32 +145199,32 @@ │ │ │ │ vst4.8 {d29-d32}, [pc], r7 │ │ │ │ @ instruction: 0xf6cc5200 │ │ │ │ andsmi r0, r1, #0, 4 │ │ │ │ vst4. {d11[0],d12[0],d13[0],d14[0]}, [fp :256], r8 │ │ │ │ ldreq r7, [r8, -r0, lsl #23] │ │ │ │ cdpcs 0, 0, cr13, cr0, cr8, {0} │ │ │ │ andscs fp, r0, #20, 30 @ 0x50 │ │ │ │ - b 0x5268b0 │ │ │ │ + b 0x526808 │ │ │ │ svclt 0x00180f0e │ │ │ │ - blvc 0xdb2c4 │ │ │ │ + blvc 0xdb21c │ │ │ │ @ instruction: 0x23bcf8d7 │ │ │ │ andle r0, r3, r7, lsl r7 │ │ │ │ svclt 0x00480648 │ │ │ │ - blmi 0xfe0da2d4 │ │ │ │ + blmi 0xfe0da22c │ │ │ │ ldrdeq pc, [r8, #-132] @ 0xffffff7c │ │ │ │ strne pc, [r0, r0, lsl #8] │ │ │ │ - strle r0, [pc], #-514 @ 0x9e0b4 │ │ │ │ + strle r0, [pc], #-514 @ 0x9e00c │ │ │ │ andseq pc, r2, #1073741865 @ 0x40000029 │ │ │ │ stmdale fp, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ strdeq r0, [r4], -r6 │ │ │ │ @ instruction: 0x23a8f8d4 │ │ │ │ strle r0, [r1, #-274] @ 0xfffffeee │ │ │ │ - blmi 0xfe0db300 │ │ │ │ + blmi 0xfe0db258 │ │ │ │ cmnle r0, r0, lsl #30 │ │ │ │ rsble r2, r4, r1, lsl #28 │ │ │ │ svcvs 0x0060f413 │ │ │ │ mcrcs 0, 0, sp, cr2, cr3, {1} │ │ │ │ rscshi pc, sp, r0, asr #6 │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ andmi r6, sl, r0, lsl #6 │ │ │ │ @@ -145279,28 +145237,28 @@ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf01e816a │ │ │ │ rsbsle r0, r8, r0, asr #31 │ │ │ │ orrscs pc, r0, #-1962934272 @ 0x8b000000 │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0x469bbf18 │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x12db354 │ │ │ │ + blcs 0x12db2ac │ │ │ │ svcmi 0x0080f41b │ │ │ │ teqphi pc, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ strmi lr, [fp, -fp, lsl #21] │ │ │ │ strmi pc, [r0, -r7] │ │ │ │ - bleq 0x398b58 │ │ │ │ + bleq 0x398ab0 │ │ │ │ ldrbmi r4, [r1], -r8, asr #12 │ │ │ │ @ instruction: 0xf7b0462a │ │ │ │ - vacgt.f32 , q8, │ │ │ │ + vpmin.f32 d31, d0, d29 │ │ │ │ @ instruction: 0xf8d44b11 │ │ │ │ ldrbeq r3, [fp, -r0, lsl #30] │ │ │ │ @ instruction: 0xf41bd503 │ │ │ │ @ instruction: 0xf0400f80 │ │ │ │ - blls 0x17e4e4 │ │ │ │ + blls 0x17e43c │ │ │ │ stmib sp, {r1, r2, r8, fp, sp, pc}^ │ │ │ │ strtmi r3, [fp], -r6, lsl #22 │ │ │ │ stmdbgt r3, {r2, r9, fp, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r9, [r1], -r2, lsl #16 │ │ │ │ mcr2 7, 6, pc, cr10, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r6, r8, r9, fp, lr} │ │ │ │ @@ -145308,18 +145266,18 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andlt r9, fp, r2, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - bls 0x18215c │ │ │ │ + bls 0x1820b4 │ │ │ │ vst3. {d2[0],d3[0],d4[0]}, [r2], r1 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ - bls 0x212810 │ │ │ │ + bls 0x212768 │ │ │ │ addvs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vst4.32 {d8-d11}, [r3], ip │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xf504d0c7 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ @@ -145330,48 +145288,48 @@ │ │ │ │ svcmi 0x0080f41b │ │ │ │ @ instruction: 0xf1b8d0aa │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1400180 │ │ │ │ @ instruction: 0xf50480e0 │ │ │ │ ldrbmi r5, [pc], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ - blcs 0xad214 │ │ │ │ + blcs 0xad16c │ │ │ │ addshi pc, sp, r0, asr #5 │ │ │ │ svcvs 0x0080f41e │ │ │ │ addshi pc, lr, r0 │ │ │ │ - blmi 0xda620 │ │ │ │ + blmi 0xda578 │ │ │ │ ldrbteq lr, [fp], #-1946 @ 0xfffff866 │ │ │ │ ssatmi fp, #28, r8, asr #30 │ │ │ │ @ instruction: 0xf504d590 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0xffbe8e1c │ │ │ │ + ble 0xffbe8d74 │ │ │ │ ldrtmi lr, [r1], -r9, lsl #1 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - blls 0x1dd1b4 │ │ │ │ + blls 0x1dd25c │ │ │ │ cmnle sp, r0, lsl #22 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf00080b1 │ │ │ │ - b 0xfe35e244 │ │ │ │ + b 0xfe35e19c │ │ │ │ @ instruction: 0xf8d70080 │ │ │ │ @ instruction: 0xf00033a0 │ │ │ │ - b 0xfe09e274 │ │ │ │ + b 0xfe09e1cc │ │ │ │ @ instruction: 0xf0130b0b │ │ │ │ @ instruction: 0xf43f6f70 │ │ │ │ @ instruction: 0x4631aef5 │ │ │ │ @ instruction: 0xf7ad4620 │ │ │ │ - @ instruction: 0xf8d4fbcd │ │ │ │ + @ instruction: 0xf8d4fc21 │ │ │ │ vqsub.u32 d18, d0, d16 │ │ │ │ @ instruction: 0xf0025b15 │ │ │ │ stmdacs r0, {r0, r8, r9} │ │ │ │ - blcs 0xd2418 │ │ │ │ - b 0xfe39285c │ │ │ │ + blcs 0xd2370 │ │ │ │ + b 0xfe3927b4 │ │ │ │ @ instruction: 0xf8d75282 │ │ │ │ vst2.32 {d3-d6}, [r2 :128], r0 │ │ │ │ - b 0xfe11ea78 │ │ │ │ + b 0xfe11e9d0 │ │ │ │ ldrb r0, [sp], fp, lsl #22 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ orreq pc, r0, #13697024 @ 0xd10000 │ │ │ │ ldmdbpl ip!, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc}^ @ │ │ │ │ orrcs pc, r4, #13697024 @ 0xd10000 │ │ │ │ ldrsbcc lr, [lr, #145] @ 0x91 │ │ │ │ @@ -145384,24 +145342,24 @@ │ │ │ │ vst1.8 {d9-d10}, [r2], r5 │ │ │ │ @ instruction: 0xf5b26240 │ │ │ │ @ instruction: 0xf47f6f40 │ │ │ │ tstlt pc, fp, lsl #30 │ │ │ │ vst3.32 {d9[0],d10[0],d11[0]}, [r2], r3 │ │ │ │ andls r6, r3, #0, 4 │ │ │ │ @ instruction: 0xf47f2e01 │ │ │ │ - bls 0x209ef0 │ │ │ │ - blpl 0xda4fc │ │ │ │ + bls 0x209e48 │ │ │ │ + blpl 0xda454 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ andpl pc, r0, #33554432 @ 0x2000000 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xf43f431a │ │ │ │ @ instruction: 0xf504af34 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x1a8ef0 │ │ │ │ + ble 0x1a8e48 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ @ instruction: 0xf57f015f │ │ │ │ cdpcs 15, 0, cr10, cr0, cr13, {3} │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf44fbf14 │ │ │ │ vst2.8 {d22-d25}, [pc], r0 │ │ │ │ ldrbt r6, [r0], r0, lsl #7 │ │ │ │ @@ -145416,43 +145374,43 @@ │ │ │ │ stcle 0, cr2, [r2], {0} │ │ │ │ @ instruction: 0xf8d4e77f │ │ │ │ ldrheq r3, [sl, #-56] @ 0xffffffc8 │ │ │ │ svcge 0x005ef53f │ │ │ │ @ instruction: 0xe6fd46bb │ │ │ │ ldrtmi r2, [r1], -r1, lsl #4 │ │ │ │ movwls r4, #13856 @ 0x3620 │ │ │ │ - blx 0x15dc202 │ │ │ │ + blx 0xfeadc15a │ │ │ │ @ instruction: 0xf0009b03 │ │ │ │ vhadd.u32 d16, d0, d15 │ │ │ │ cmnlt fp, fp, lsl fp │ │ │ │ andne lr, r0, fp, lsl #21 │ │ │ │ rscseq pc, r0, r0 │ │ │ │ - bleq 0x398d64 │ │ │ │ + bleq 0x398cbc │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [sl, #1020] @ 0x3fc │ │ │ │ andeq pc, r1, r0, lsl #1 │ │ │ │ - bleq 0xfe0db5a0 │ │ │ │ - blvc 0x7db0f8 │ │ │ │ + bleq 0xfe0db4f8 │ │ │ │ + blvc 0x7db050 │ │ │ │ eorscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ movcc pc, #14090240 @ 0xd70000 │ │ │ │ addpl lr, r2, #569344 @ 0x8b000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - bleq 0x398d94 │ │ │ │ - blcs 0xd7ce0 │ │ │ │ + bleq 0x398cec │ │ │ │ + blcs 0xd7c38 │ │ │ │ ldrb sp, [sl], r7, lsr #3 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blx 0x1adc252 │ │ │ │ - blne 0x29b120 │ │ │ │ + blx 0xfefdc1aa │ │ │ │ + blne 0x29b078 │ │ │ │ strb r9, [r8, -r4, lsl #16] │ │ │ │ @ instruction: 0xf01e469b │ │ │ │ @ instruction: 0xf43f0fc0 │ │ │ │ @ instruction: 0xf504af1c │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ - ble 0x6e8fbc │ │ │ │ + ble 0x6e8f14 │ │ │ │ @ instruction: 0x33b8f8d4 │ │ │ │ strle r0, [r2, #-345] @ 0xfffffea7 │ │ │ │ svcvs 0x0080f41e │ │ │ │ @ instruction: 0x465fd116 │ │ │ │ @ instruction: 0xe6b546bb │ │ │ │ movteq pc, #421 @ 0x1a5 @ │ │ │ │ svclt 0x00982b07 │ │ │ │ @@ -145464,36 +145422,36 @@ │ │ │ │ @ instruction: 0xe69fd4db │ │ │ │ svcvs 0x0080f41e │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ strcs pc, [r0, -fp, asr #8] │ │ │ │ vst4.16 {d14[0],d15[0],d16[0],d17[0]}, [fp], r0 │ │ │ │ @ instruction: 0xf41b2390 │ │ │ │ bicle r4, sp, r0, lsl #31 │ │ │ │ - blcs 0x12db638 │ │ │ │ + blcs 0x12db590 │ │ │ │ svcmi 0x0080f41b │ │ │ │ str sp, [sp], r9, asr #3 │ │ │ │ - cdp2 2, 5, cr15, cr12, cr8, {0} │ │ │ │ + cdp2 2, 5, cr15, cr0, cr8, {0} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5620 │ │ │ │ + bl 0xfebf5578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], r0, ror #31 │ │ │ │ strmi fp, [r5], -r4, lsl #1 │ │ │ │ @ instruction: 0xf8dc4922 │ │ │ │ stmdavs r9, {r3, r5, r7, r9} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ cdpls 1, 0, cr0, cr8, cr0, {0} │ │ │ │ streq r9, [r4], -r9, lsl #18 │ │ │ │ @ instruction: 0xf8dcd42d │ │ │ │ streq r0, [r0, #344] @ 0x158 │ │ │ │ @ instruction: 0xf50cd42b │ │ │ │ stmvs r4, {r0, r2, r3, r7, ip, lr} │ │ │ │ svclt 0x00a82c00 │ │ │ │ - ble 0x12745c │ │ │ │ + ble 0x1273b4 │ │ │ │ strbvs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ - b 0xfe10b0f0 │ │ │ │ + b 0xfe10b048 │ │ │ │ strls r2, [r8], -r4, lsl #9 │ │ │ │ strvs pc, [r0], #1028 @ 0x404 │ │ │ │ stmdbge r8, {r2, r3, r6, lr} │ │ │ │ stmdbgt r3, {r0, r3, sl, ip, pc} │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ strtmi r4, [r8], -r1, ror #12 │ │ │ │ stc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ @@ -145507,18 +145465,18 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf441bd70 │ │ │ │ @ instruction: 0xf0467180 │ │ │ │ ldrb r0, [r0, r8, lsl #12] │ │ │ │ @ instruction: 0x43b8f8dc │ │ │ │ streq pc, [r1], #-4 │ │ │ │ vaba.s8 q7, q12, │ │ │ │ - svclt 0x0000fe0d │ │ │ │ + svclt 0x0000fe01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf56c4 │ │ │ │ + bl 0xfebf561c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ pkhtbmi r0, ip, r0, asr #31 │ │ │ │ @ instruction: 0xf50c4605 │ │ │ │ stmdbmi r6!, {r0, r2, r3, r7, sl, ip, lr} │ │ │ │ ldrcc fp, [r0], #-135 @ 0xffffff79 │ │ │ │ mrrcvs 8, 13, pc, r8, cr12 @ │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ @@ -145527,93 +145485,93 @@ │ │ │ │ stc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ addeq lr, r6, ip, lsl #22 │ │ │ │ svclt 0x00183900 │ │ │ │ @ instruction: 0xf8542101 │ │ │ │ @ instruction: 0xf01e4c04 │ │ │ │ @ instruction: 0xf8d06f80 │ │ │ │ vmull.u8 , d7, d12 │ │ │ │ - b 0x145e808 │ │ │ │ + b 0x145e760 │ │ │ │ andle r2, r4, r0, lsl #1 │ │ │ │ svceq 0x0002f013 │ │ │ │ @ instruction: 0xf081d124 │ │ │ │ vaddw.u8 q8, q2, d2 │ │ │ │ andls r0, r2, r0, asr #29 │ │ │ │ svclt 0x000c2e00 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr14, {0} │ │ │ │ orrne lr, lr, r1, lsl #21 │ │ │ │ stmdbge r2, {r0, r1, r8, ip, pc} │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strbtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x39e2f4 │ │ │ │ - blls 0x1f85ac │ │ │ │ + blmi 0x39e24c │ │ │ │ + blls 0x1f8504 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrble r0, [sl], #1407 @ 0x57f │ │ │ │ smlabbeq r2, r1, r0, pc @ │ │ │ │ vaba.s8 q7, q12, │ │ │ │ - svclt 0x0000fdb3 │ │ │ │ + svclt 0x0000fda7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strpl pc, [sp], r1, lsl #10 │ │ │ │ - blmi 0x17affec │ │ │ │ + blmi 0x17aff44 │ │ │ │ ldrcc fp, [r0], -r9, lsl #1 │ │ │ │ @ instruction: 0xf856460c │ │ │ │ strmi r5, [r7], -r8, lsl #24 │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf891d160 │ │ │ │ - blcs 0xaaadc │ │ │ │ + blcs 0xaaa34 │ │ │ │ @ instruction: 0xf8d1d157 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f234 │ │ │ │ + blcc 0x49f18c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492501 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ - bl 0x11ee94 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ + bl 0x11edec │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - @ instruction: 0xf856fc2b │ │ │ │ + @ instruction: 0xf856fc7f │ │ │ │ vmull.u8 , d1, d8 │ │ │ │ - b 0x18768e0 │ │ │ │ - blx 0x187e128 │ │ │ │ + b 0x1876838 │ │ │ │ + blx 0x187e080 │ │ │ │ svclt 0x0008fc80 │ │ │ │ bicne lr, ip, #323584 @ 0x4f000 │ │ │ │ strmi sp, [r3], -pc │ │ │ │ @ instruction: 0xf8d4b168 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bcs 0xb6ffc │ │ │ │ + bcs 0xb6f54 │ │ │ │ @ instruction: 0xf003d142 │ │ │ │ tstmi r6, #1048576 @ 0x100000 │ │ │ │ vmov.i32 , #159 @ 0x0000009f │ │ │ │ - blcs 0xbb40c │ │ │ │ + blcs 0xbb364 │ │ │ │ @ instruction: 0xf894d163 │ │ │ │ vorr.i32 q11, #234 @ 0x000000ea │ │ │ │ rscseq r1, r6, #0, 12 │ │ │ │ @ instruction: 0xf8d4b91d │ │ │ │ @ instruction: 0x07d22230 │ │ │ │ stmdbge r4, {r1, r4, r5, sl, ip, lr, pc} │ │ │ │ movwvs lr, #18893 @ 0x49cd │ │ │ │ strbmi r4, [fp], -r2, asr #12 │ │ │ │ stm sp, {r0, r1, r8, fp, lr, pc} │ │ │ │ strtmi r0, [r1], -r3 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ - blmi 0xc9e1f8 │ │ │ │ - blls 0x2786a8 │ │ │ │ + blmi 0xc9e150 │ │ │ │ + blls 0x278600 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r5, r0, lsl #6 │ │ │ │ andlt r4, r9, r8, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -145636,80 +145594,80 @@ │ │ │ │ subeq sp, r9, r7, lsr #10 │ │ │ │ @ instruction: 0xf504d5bf │ │ │ │ @ instruction: 0xf8d25280 │ │ │ │ @ instruction: 0xf4122398 │ │ │ │ @ instruction: 0xd1b86f60 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7ff9303 │ │ │ │ - blls 0x19d688 │ │ │ │ + blls 0x19d5e0 │ │ │ │ lslsle r2, r0, #16 │ │ │ │ movwvs pc, #1155 @ 0x483 @ │ │ │ │ vabdl.u8 q15, d19, d29 │ │ │ │ bicseq r4, fp, r0, lsl #7 │ │ │ │ @ instruction: 0xf1bce79f │ │ │ │ adcle r0, r6, r0, lsl #30 │ │ │ │ @ instruction: 0xf504e7ec │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ tstmi r3, #96, 6 @ 0x80000001 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ bicseq r2, fp, r0, lsl #6 │ │ │ │ cmpeq r2, #37486592 @ 0x23c0000 │ │ │ │ bfi sp, r7, #11, #19 │ │ │ │ - stc2l 2, cr15, [ip], #32 │ │ │ │ + stc2l 2, cr15, [r0], #32 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addpl pc, sp, #0, 10 │ │ │ │ andscc r4, r0, #3145728 @ 0x300000 │ │ │ │ stccs 8, cr15, [r8], {82} @ 0x52 │ │ │ │ ldrdle r0, [sl], -r0 @ │ │ │ │ strle r0, [r7], #-274 @ 0xfffffeee │ │ │ │ @ instruction: 0x03b8f8d3 │ │ │ │ @ instruction: 0xf00043c0 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5930 │ │ │ │ + bl 0xfebf5888 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fd0 │ │ │ │ - blmi 0xef4170 │ │ │ │ + blmi 0xef40c8 │ │ │ │ ldrcc fp, [r0], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8564604 │ │ │ │ vmull.u8 , d5, d8 │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d14a │ │ │ │ - blcs 0xaac8c │ │ │ │ + blcs 0xaabe4 │ │ │ │ @ instruction: 0xf8d0d13e │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x49f3e4 │ │ │ │ + blcc 0x49f33c │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492501 │ │ │ │ - vrshr.s64 , q12, #64 │ │ │ │ - bl 0x11f044 │ │ │ │ + vsubl.s8 , d0, d24 │ │ │ │ + bl 0x11ef9c │ │ │ │ svclt 0x00980283 │ │ │ │ @ instruction: 0x462968d5 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - qasxmi pc, r9, r1 @ │ │ │ │ + strtmi pc, [r9], -r5, lsl #31 │ │ │ │ strtmi r4, [r0], -r7, lsl #12 │ │ │ │ - @ instruction: 0xff60f7b0 │ │ │ │ + @ instruction: 0xffb4f7b0 │ │ │ │ @ instruction: 0x314cf894 │ │ │ │ @ instruction: 0xf856bbc3 │ │ │ │ cdpge 12, 0, cr3, cr3, cr8, {0} │ │ │ │ @ instruction: 0x4621463a │ │ │ │ svcvc 0x0000f413 │ │ │ │ ldrtmi r4, [r0], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ffd01d │ │ │ │ @ instruction: 0xf504fe87 │ │ │ │ - blmi 0x77ba54 │ │ │ │ + blmi 0x77b9ac │ │ │ │ muleq r3, r6, r8 │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x1f8828 │ │ │ │ + blls 0x1f8780 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @@ -145723,80 +145681,80 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stcpl 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ @ instruction: 0xf00543ed │ │ │ │ ldr r0, [sl, r1, lsl #10]! │ │ │ │ andls sl, r0, r3, lsl #28 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - blx 0xfecdc816 │ │ │ │ + blx 0xfecdc76e │ │ │ │ vabd.s8 q7, q12, │ │ │ │ - svclt 0x0000fc59 │ │ │ │ + svclt 0x0000fc4d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5a2c │ │ │ │ + bl 0xfebf5984 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc227b4 │ │ │ │ + blmi 0xc2270c │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6ad84 │ │ │ │ + bllt 0xfeb6acdc │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d4a0 │ │ │ │ + blcs 0x32d3f8 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - rscscc pc, r8, #76546048 @ 0x4900000 │ │ │ │ + eorcc pc, r8, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 5, pc, cr6, cr0, {5} │ │ │ │ + @ instruction: 0xff0af7b0 │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r5, ror #29 │ │ │ │ + qasxmi pc, r1, r9 @ │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e0e4 │ │ │ │ + blmi 0x61e03c │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x17890c │ │ │ │ + blls 0x178864 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xad9d0 │ │ │ │ + blcs 0xad928 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xada38 │ │ │ │ + bl 0xad990 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ - svclt 0x0000fbf3 │ │ │ │ + svclt 0x0000fbe7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5af8 │ │ │ │ + bl 0xfebf5a50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x662880 │ │ │ │ + blmi 0x6627d8 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - strtmi pc, [r9], -fp, ror #28 │ │ │ │ + @ instruction: 0x4629febf │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - mrc2 7, 4, pc, cr10, cr0, {5} │ │ │ │ + mcr2 7, 7, pc, cr14, cr0, {5} @ │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2l 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145804,78 +145762,78 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - svclt 0x0000fbbb │ │ │ │ + svclt 0x0000fbaf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5b68 │ │ │ │ + bl 0xfebf5ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc228f0 │ │ │ │ + blmi 0xc22848 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf3c5689d │ │ │ │ stccs 5, cr2, [r0, #-256] @ 0xffffff00 │ │ │ │ @ instruction: 0xf890d13d │ │ │ │ - bllt 0xfeb6aec0 │ │ │ │ + bllt 0xfeb6ae18 │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x32d5dc │ │ │ │ + blcs 0x32d534 │ │ │ │ strcs fp, [r1, #-3983] @ 0xfffff071 │ │ │ │ - rscscc pc, r8, #76546048 @ 0x4900000 │ │ │ │ + eorcc pc, r8, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ addeq lr, r3, #2048 @ 0x800 │ │ │ │ ldmvs r5, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - mrc2 7, 0, pc, cr8, cr0, {5} │ │ │ │ + mcr2 7, 3, pc, cr12, cr0, {5} @ │ │ │ │ strmi r4, [r6], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r7, asr #28 │ │ │ │ + @ instruction: 0x4621fe9b │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ - blmi 0x61e110 │ │ │ │ + blmi 0x61e068 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ andeq lr, r3, r4, lsl #17 │ │ │ │ - blls 0x178a48 │ │ │ │ + blls 0x1789a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle ip, r0, lsl #6 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ ldrdpl pc, [r8, #-128] @ 0xffffff80 │ │ │ │ streq pc, [r1, #965] @ 0x3c5 │ │ │ │ @ instruction: 0xf8d0e7d4 │ │ │ │ - blcs 0xadb0c │ │ │ │ + blcs 0xada64 │ │ │ │ @ instruction: 0xf8d0d1d0 │ │ │ │ - bl 0xadb74 │ │ │ │ + bl 0xadacc │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnmi r5, #4, 24 @ 0x400 │ │ │ │ streq pc, [r1, #-5] │ │ │ │ vabd.s8 q7, q12, q3 │ │ │ │ - svclt 0x0000fb55 │ │ │ │ + svclt 0x0000fb49 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5c34 │ │ │ │ + bl 0xfebf5b8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6629bc │ │ │ │ + blmi 0x662914 │ │ │ │ strmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7b00300 │ │ │ │ - strtmi pc, [r9], -sp, asr #27 │ │ │ │ + strtmi pc, [r9], -r1, lsr #28 │ │ │ │ strtmi r4, [r0], -r6, lsl #12 │ │ │ │ - ldc2l 7, cr15, [ip, #704]! @ 0x2c0 │ │ │ │ + mrc2 7, 2, pc, cr0, cr0, {5} │ │ │ │ @ instruction: 0xf5044621 │ │ │ │ strmi r7, [r3], -r8, lsr #9 │ │ │ │ @ instruction: 0x46684632 │ │ │ │ stc2 7, cr15, [r4, #1020] @ 0x3fc │ │ │ │ ldmib sp, {r0, r1, r3, r8, r9, fp, lr}^ │ │ │ │ stm r4, {r8} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ @@ -145883,130 +145841,130 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - svclt 0x0000fb1d │ │ │ │ + svclt 0x0000fb11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf5ca4 │ │ │ │ + bl 0xfebf5bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x6a29ec │ │ │ │ + blmi 0x6a2944 │ │ │ │ strmi fp, [r4], -r7, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ cdpge 3, 0, cr0, cr2, cr0, {0} │ │ │ │ - ldc2 7, cr15, [r4, #704] @ 0x2c0 │ │ │ │ + stc2l 7, cr15, [r8, #704]! @ 0x2c0 │ │ │ │ strmi r4, [r7], -r9, lsr #12 │ │ │ │ @ instruction: 0xf7b04620 │ │ │ │ - strtmi pc, [r1], -r3, asr #27 │ │ │ │ + @ instruction: 0x4621fe17 │ │ │ │ strtvc pc, [r8], #1284 @ 0x504 │ │ │ │ @ instruction: 0x462a463b │ │ │ │ ldrtmi r9, [r0], -r0 │ │ │ │ - blx 0x145cad8 │ │ │ │ + blx 0x145ca30 │ │ │ │ ldm r6, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ stm r4, {r0, r1} │ │ │ │ ldmdavs sl, {r0, r1} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q12, q8 │ │ │ │ - svclt 0x0000fae3 │ │ │ │ + svclt 0x0000fad7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldc2 11, cr15, [r2], #-64 @ 0xffffffc0 @ │ │ │ │ andgt pc, r2, r0, lsl fp @ │ │ │ │ vpadd.i d15, d3, d1 │ │ │ │ tstpcs r3, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0x88bf38 │ │ │ │ + blx 0x88be90 │ │ │ │ stceq 14, cr15, [r0], {128} @ 0x80 │ │ │ │ - blx 0xfe8cb58a │ │ │ │ - blx 0xffc21b76 │ │ │ │ + blx 0xfe8cb4e2 │ │ │ │ + blx 0xffc21ace │ │ │ │ stceq 12, cr0, [sl], {2} │ │ │ │ vnmlami.f32 s28, s6, s30 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - blx 0xfe94b5c2 │ │ │ │ - blx 0xffba6392 │ │ │ │ + blx 0xfe94b51a │ │ │ │ + blx 0xffba62ea │ │ │ │ andcs r1, r0, #3, 28 @ 0x30 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r0, #212, 4 @ 0x4000000d │ │ │ │ @ instruction: 0x0c04ebb0 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strcs pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ @ instruction: 0xf1c0bf48 │ │ │ │ vmull.u8 q8, d14, d0 │ │ │ │ - blne 0x1e6ba4 │ │ │ │ + blne 0x1e6afc │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r7], #-962 @ 0xfffffc3e │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, lr, asr #7 │ │ │ │ - blne 0x1efe4c │ │ │ │ + blne 0x1efda4 │ │ │ │ stmdbne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ vnmlavs.f32 s28, s28, s30 │ │ │ │ andsvs lr, r2, #323584 @ 0x4f000 │ │ │ │ submi fp, r5, #72, 30 @ 0x120 │ │ │ │ streq lr, [r2], #-3006 @ 0xfffff442 │ │ │ │ andeq lr, r5, ip, lsl #22 │ │ │ │ ldrmi fp, [r6], #3912 @ 0xf48 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ svclt 0x0048b2ca │ │ │ │ streq pc, [r0], #-462 @ 0xfffffe32 │ │ │ │ - bl 0xfed2fc48 │ │ │ │ + bl 0xfed2fba0 │ │ │ │ svclt 0x0048040c │ │ │ │ vmls.i q10, , d2[4] │ │ │ │ svclt 0x00482c07 │ │ │ │ vmov.i32 q10, #37888 @ 0x00009400 │ │ │ │ strtmi r2, [r0], #-519 @ 0xfffffdf9 │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ strbtmi fp, [r2], #-3912 @ 0xfffff0b8 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ subsmi fp, r4, #72, 30 @ 0x120 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ - bl 0xfed2fc74 │ │ │ │ - b 0x145fc28 │ │ │ │ + bl 0xfed2fbcc │ │ │ │ + b 0x145fb80 │ │ │ │ svclt 0x00486111 │ │ │ │ - b 0x146fd88 │ │ │ │ + b 0x146fce0 │ │ │ │ svclt 0x00486313 │ │ │ │ - bne 0xff32f558 │ │ │ │ + bne 0xff32f4b0 │ │ │ │ svclt 0x00444420 │ │ │ │ submi r1, sl, #13172736 @ 0xc90000 │ │ │ │ bfine r4, r0, (invalid: 8:1) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ - blx 0x88c064 │ │ │ │ + blx 0x88bfbc │ │ │ │ addslt pc, r4, #128, 28 @ 0x800 │ │ │ │ @ instruction: 0x0c04ebbe │ │ │ │ andsmi lr, r0, pc, asr #20 │ │ │ │ strtmi fp, [r6], #3912 @ 0xf48 │ │ │ │ andsmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf1cebf48 │ │ │ │ - bne 0xfe1a1c40 │ │ │ │ + bne 0xfe1a1b98 │ │ │ │ stmne r0, {r3, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ svclt 0x0048b28a │ │ │ │ stceq 2, cr4, [r9], {68} @ 0x44 │ │ │ │ andeq lr, r4, ip, lsl #22 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ streq lr, [ip], #-2994 @ 0xfffff44e │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ strbtmi fp, [r2], #-3908 @ 0xfffff0bc │ │ │ │ - bne 0xff32f5b4 │ │ │ │ + bne 0xff32f50c │ │ │ │ stmiane r9, {r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ svclt 0x00484420 │ │ │ │ ldrmi r4, [r0], #-586 @ 0xfffffdb6 │ │ │ │ andcs r1, r0, #50593792 @ 0x3040000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldc2 11, cr15, [r3], #-68 @ 0xffffffbc @ │ │ │ │ @@ -146027,80 +145985,80 @@ │ │ │ │ tstmi r1, ip, asr #20 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ andsmi lr, r3, r0, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - blx 0x88c0d8 │ │ │ │ + blx 0x88c030 │ │ │ │ stceq 14, cr15, [r0], {130} @ 0x82 │ │ │ │ - blx 0xfeba1d2a │ │ │ │ - blx 0xfe8d251e │ │ │ │ + blx 0xfeba1c82 │ │ │ │ + blx 0xfe8d2476 │ │ │ │ addlt r0, sl, #536870912 @ 0x20000000 │ │ │ │ - blx 0x861d10 │ │ │ │ - b 0x13ddf20 │ │ │ │ - blx 0x86ecf4 │ │ │ │ + blx 0x861c68 │ │ │ │ + b 0x13dde78 │ │ │ │ + blx 0x86ec4c │ │ │ │ ldceq 12, cr15, [fp], {131} @ 0x83 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ - b 0x114b74c │ │ │ │ + b 0x114b6a4 │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ - b 0x148c11c │ │ │ │ + b 0x148c074 │ │ │ │ ldceq 14, cr4, [r0], {16} │ │ │ │ - blx 0xfec4b76e │ │ │ │ - blx 0xfebd6d2a │ │ │ │ + blx 0xfec4b6c6 │ │ │ │ + blx 0xfebd6c82 │ │ │ │ stceq 2, cr12, [sl], {2} │ │ │ │ vhsub.u32 d27, d31, d9 │ │ │ │ - b 0x1422570 │ │ │ │ - b 0x146eda8 │ │ │ │ + b 0x14224c8 │ │ │ │ + b 0x146ed00 │ │ │ │ addslt r4, fp, #4864 @ 0x1300 │ │ │ │ @ instruction: 0x2c0cfba2 │ │ │ │ movwne pc, #15265 @ 0x3ba1 @ │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dcece │ │ │ │ - blx 0x4f078e │ │ │ │ - blx 0x4db22e │ │ │ │ - blx 0x4a322e │ │ │ │ + blx 0x1dce26 │ │ │ │ + blx 0x4f06e6 │ │ │ │ + blx 0x4db186 │ │ │ │ + blx 0x4a3186 │ │ │ │ tstcs r0, r2 │ │ │ │ andeq pc, r3, ip, lsl fp @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148c1bc │ │ │ │ - blx 0x871dc4 │ │ │ │ + b 0x148c114 │ │ │ │ + blx 0x871d1c │ │ │ │ ldceq 14, cr15, [r9], {129} @ 0x81 │ │ │ │ stceq 2, cr11, [r0], {132} @ 0x84 │ │ │ │ - blx 0x10b7fa │ │ │ │ + blx 0x10b752 │ │ │ │ addslt pc, r1, #12, 24 @ 0xc00 │ │ │ │ - blx 0xe1dde │ │ │ │ + blx 0xe1d36 │ │ │ │ tstcs r0, r4, lsl #24 │ │ │ │ andgt pc, r0, r2, lsl #22 │ │ │ │ andeq pc, lr, r3, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - blls 0x135fb4 │ │ │ │ - ldrbteq pc, [pc], #2 @ 0x9edb8 @ │ │ │ │ + blls 0x135f0c │ │ │ │ + ldrbteq pc, [pc], #2 @ 0x9ed10 @ │ │ │ │ cdpmi 3, 0, cr15, cr7, cr2, {6} │ │ │ │ andseq r0, r8, #69632 @ 0x11000 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4320b280 │ │ │ │ - b 0x10a163c │ │ │ │ + b 0x10a1594 │ │ │ │ andseq r6, r4, #4 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0x9edd4 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0x9ed2c @ │ │ │ │ rsbsmi pc, pc, #3 │ │ │ │ - beq 0x7afa5c │ │ │ │ + beq 0x7af9b4 │ │ │ │ cmnpmi pc, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ svcmi 0x007ff410 │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ tstne r0, #323584 @ 0x4f000 │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ movweq pc, #32771 @ 0x8003 @ │ │ │ │ tsteq r2, r1, asr #20 │ │ │ │ @@ -146124,121 +146082,121 @@ │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ rscseq pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orreq lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4102200 │ │ │ │ - b 0x1162c58 │ │ │ │ + b 0x1162bb0 │ │ │ │ svclt 0x000c1382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1172c74 │ │ │ │ + b 0x1172bcc │ │ │ │ @ instruction: 0xf0013382 │ │ │ │ - blx 0xfed1fa7c │ │ │ │ - b 0x149b88c │ │ │ │ - b 0x11637d0 │ │ │ │ + blx 0xfed1f9d4 │ │ │ │ + b 0x149b7e4 │ │ │ │ + b 0x1163728 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11676b4 │ │ │ │ + b 0x116760c │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf5009b00 │ │ │ │ addslt r5, r0, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a1f34 │ │ │ │ + b 0x10a1e8c │ │ │ │ @ instruction: 0xf4104003 │ │ │ │ - b 0x1462cd4 │ │ │ │ - b 0x146f2e0 │ │ │ │ - b 0x10e3b20 │ │ │ │ - b 0x146f32c │ │ │ │ + b 0x1462c2c │ │ │ │ + b 0x146f238 │ │ │ │ + b 0x10e3a78 │ │ │ │ + b 0x146f284 │ │ │ │ @ instruction: 0xf0024210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x115fb10 │ │ │ │ - b 0x145fafc │ │ │ │ + b 0x115fa68 │ │ │ │ + b 0x145fa54 │ │ │ │ vst1.8 {d1-d4}, [r2], r1 │ │ │ │ - b 0x11776fc │ │ │ │ - b 0x145fb08 │ │ │ │ + b 0x1177654 │ │ │ │ + b 0x145fa60 │ │ │ │ vst1.8 {d2-d5}, [r2 :64], r1 │ │ │ │ - b 0x116f708 │ │ │ │ + b 0x116f660 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed1fb0c │ │ │ │ - b 0x149b91c │ │ │ │ - b 0x1163860 │ │ │ │ + blx 0xfed1fa64 │ │ │ │ + b 0x149b874 │ │ │ │ + b 0x11637b8 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167740 │ │ │ │ + b 0x1167698 │ │ │ │ @ instruction: 0xf8cc3382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed4c354 │ │ │ │ + blx 0xfed4c2ac │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x11707a8 │ │ │ │ - b 0x146bda4 │ │ │ │ - blx 0xfecf27b8 │ │ │ │ + b 0x1170700 │ │ │ │ + b 0x146bcfc │ │ │ │ + blx 0xfecf2710 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1172778 │ │ │ │ + b 0x11726d0 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd106 │ │ │ │ - b 0x148c394 │ │ │ │ + blx 0x1dd05e │ │ │ │ + b 0x148c2ec │ │ │ │ @ instruction: 0xf5002c02 │ │ │ │ @ instruction: 0xf0025e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca21a0 │ │ │ │ - b 0x13dbda8 │ │ │ │ - blx 0xfef9efac │ │ │ │ + blx 0xfeca20f8 │ │ │ │ + b 0x13dbd00 │ │ │ │ + blx 0xfef9ef04 │ │ │ │ vmull.u8 , d18, d12 │ │ │ │ ldmdbeq fp, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1461800 │ │ │ │ + b 0x1461758 │ │ │ │ @ instruction: 0xf4021c5c │ │ │ │ orrseq r0, fp, pc, ror r2 │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ - blx 0xfed2fc10 │ │ │ │ - b 0x149b9d8 │ │ │ │ + blx 0xfed2fb68 │ │ │ │ + b 0x149b930 │ │ │ │ ldmdbeq r2, {r2, r3, r4, r6, sl, fp, ip}^ │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd162 │ │ │ │ + blx 0x1dd0ba │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r1], {144} @ 0x90 │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ ldmdbeq r2, {r0, r1, r3, r4, r6, r8, fp}^ │ │ │ │ - b 0x115fe70 │ │ │ │ + b 0x115fdc8 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r0], -r0, lsl #2 │ │ │ │ @@ -146247,58 +146205,58 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ vqsub.u8 , q1, q0 │ │ │ │ vcgt.u8 d18, d2, d7 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4890 │ │ │ │ + b 0x10a47e8 │ │ │ │ addlt r4, r9, #3 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ - beq 0x18c454 │ │ │ │ + beq 0x18c3ac │ │ │ │ @ instruction: 0xf0030c02 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ - b 0x186f860 │ │ │ │ - b 0x11728a8 │ │ │ │ - b 0x145fc70 │ │ │ │ + b 0x186f7b8 │ │ │ │ + b 0x1172800 │ │ │ │ + b 0x145fbc8 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x115f870 │ │ │ │ + b 0x115f7c8 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4bac0 │ │ │ │ - b 0x149baa4 │ │ │ │ - b 0x11639e8 │ │ │ │ + blx 0xfed4ba18 │ │ │ │ + b 0x149b9fc │ │ │ │ + b 0x1163940 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x116f8a8 │ │ │ │ + b 0x116f800 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1dd23e │ │ │ │ + blx 0x1dd196 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrne fp, [r1], #-528 @ 0xfffffdf0 │ │ │ │ movwmi pc, #2 @ │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x11678f4 │ │ │ │ + b 0x116784c │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00217d1 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r0], -r0, lsl #7 │ │ │ │ @@ -146306,163 +146264,163 @@ │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ addvc lr, r2, #76, 20 @ 0x4c000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ - bls 0x176334 │ │ │ │ - ldrbteq pc, [pc], #3 @ 0x9f138 @ │ │ │ │ + bls 0x17628c │ │ │ │ + ldrbteq pc, [pc], #3 @ 0x9f090 @ │ │ │ │ vnmlavs.f32 s28, s6, s30 │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ addlt r0, r0, #16, 4 │ │ │ │ - beq 0x5afdc8 │ │ │ │ + beq 0x5afd20 │ │ │ │ andvs lr, r4, r0, asr #20 │ │ │ │ vst1.8 {d0-d3}, [r4 :64], ip │ │ │ │ @ instruction: 0xf002047f │ │ │ │ @ instruction: 0x4320437f │ │ │ │ vst1.8 {d0-d1}, [r4 :64], r4 │ │ │ │ @ instruction: 0xf410427f │ │ │ │ - b 0x1172f60 │ │ │ │ - b 0x145fd70 │ │ │ │ - b 0x11639ac │ │ │ │ + b 0x1172eb8 │ │ │ │ + b 0x145fcc8 │ │ │ │ + b 0x1163904 │ │ │ │ @ instruction: 0xf002430e │ │ │ │ - b 0x10df994 │ │ │ │ - b 0x145f584 │ │ │ │ + b 0x10df8ec │ │ │ │ + b 0x145f4dc │ │ │ │ @ instruction: 0xf0032310 │ │ │ │ - b 0x111ff80 │ │ │ │ - b 0x145f990 │ │ │ │ + b 0x111fed8 │ │ │ │ + b 0x145f8e8 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x1137d8c │ │ │ │ - b 0x145f99c │ │ │ │ + b 0x1137ce4 │ │ │ │ + b 0x145f8f4 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x112fd98 │ │ │ │ - b 0x145f9a8 │ │ │ │ + b 0x112fcf0 │ │ │ │ + b 0x145f900 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x1127da4 │ │ │ │ - b 0x145f9b4 │ │ │ │ + b 0x1127cfc │ │ │ │ + b 0x145f90c │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x111fdb0 │ │ │ │ - b 0x145f9c0 │ │ │ │ + b 0x111fd08 │ │ │ │ + b 0x145f918 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x1137dbc │ │ │ │ + b 0x1137d14 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed601c0 │ │ │ │ - b 0x149bfd4 │ │ │ │ - b 0x1123f18 │ │ │ │ + blx 0xfed60118 │ │ │ │ + b 0x149bf2c │ │ │ │ + b 0x1123e70 │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x1132fe4 │ │ │ │ + b 0x1132f3c │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1123010 │ │ │ │ + b 0x1122f68 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1122a50 │ │ │ │ + b 0x11229a8 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x112fe28 │ │ │ │ + b 0x112fd80 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf5009a01 │ │ │ │ addslt r5, r8, #128, 24 @ 0x8000 │ │ │ │ - b 0x10a2294 │ │ │ │ + b 0x10a21ec │ │ │ │ @ instruction: 0xf4104002 │ │ │ │ - b 0x1463054 │ │ │ │ - b 0x146f660 │ │ │ │ - b 0x10e3aa0 │ │ │ │ - b 0x146f6b0 │ │ │ │ + b 0x1462fac │ │ │ │ + b 0x146f5b8 │ │ │ │ + b 0x10e39f8 │ │ │ │ + b 0x146f608 │ │ │ │ @ instruction: 0xf0034310 │ │ │ │ @ instruction: 0xf0020380 │ │ │ │ - b 0x111fa90 │ │ │ │ - b 0x145fa80 │ │ │ │ + b 0x111f9e8 │ │ │ │ + b 0x145f9d8 │ │ │ │ vst2.8 {d1-d4}, [r3], r1 │ │ │ │ - b 0x1137e7c │ │ │ │ - b 0x145fa8c │ │ │ │ + b 0x1137dd4 │ │ │ │ + b 0x145f9e4 │ │ │ │ vst2.8 {d2-d5}, [r3 :64], r1 │ │ │ │ - b 0x112fe88 │ │ │ │ + b 0x112fde0 │ │ │ │ @ instruction: 0xf0000203 │ │ │ │ - blx 0xfed6028c │ │ │ │ - b 0x149c0a0 │ │ │ │ - b 0x1123fe4 │ │ │ │ + blx 0xfed601e4 │ │ │ │ + b 0x149bff8 │ │ │ │ + b 0x1123f3c │ │ │ │ svclt 0x000c0283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcs lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1127ec0 │ │ │ │ + b 0x1127e18 │ │ │ │ @ instruction: 0xf8cc3283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0xfed8c6d4 │ │ │ │ + blx 0xfed8c62c │ │ │ │ stmdbls r2, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andmi pc, r0, #1 │ │ │ │ - b 0x1130b48 │ │ │ │ - b 0x146bd24 │ │ │ │ + b 0x1130aa0 │ │ │ │ + b 0x146bc7c │ │ │ │ @ instruction: 0xf40e4e13 │ │ │ │ - b 0x1132af4 │ │ │ │ - blx 0xfecdff30 │ │ │ │ + b 0x1132a4c │ │ │ │ + blx 0xfecdfe88 │ │ │ │ ldmdbeq r2, {r0, r7, r9, ip, sp, lr, pc}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dd486 │ │ │ │ - b 0x148c714 │ │ │ │ + blx 0x1dd3de │ │ │ │ + b 0x148c66c │ │ │ │ @ instruction: 0xf5002c03 │ │ │ │ @ instruction: 0xf0035e80 │ │ │ │ vst4. {d0-d3}, [ip :256] │ │ │ │ - blx 0xfeca2520 │ │ │ │ - b 0x10dbd28 │ │ │ │ - blx 0xfef9f35c │ │ │ │ + blx 0xfeca2478 │ │ │ │ + b 0x10dbc80 │ │ │ │ + blx 0xfef9f2b4 │ │ │ │ vmull.u8 , d19, d12 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r8, lr}^ │ │ │ │ - b 0x1462ba4 │ │ │ │ + b 0x1462afc │ │ │ │ orrseq r1, r2, ip, asr ip │ │ │ │ addcc lr, ip, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r1], {177} @ 0xb1 @ │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11218c0 │ │ │ │ - b 0x1133d88 │ │ │ │ + b 0x1121818 │ │ │ │ + b 0x1133ce0 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldceq 2, cr11, [r9], {152} @ 0x98 │ │ │ │ @ instruction: 0xf280fab0 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ ldmdbeq fp, {r1, r4, r6, r8, fp}^ │ │ │ │ - b 0x11201cc │ │ │ │ + b 0x1120124 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ @@ -146471,18 +146429,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addpl pc, r0, #0, 10 │ │ │ │ vqsub.u8 , , q4 │ │ │ │ @ instruction: 0xf3432c07 │ │ │ │ addlt r4, r0, #-1073741823 @ 0xc0000001 │ │ │ │ - b 0x10a4c34 │ │ │ │ + b 0x10a4b8c │ │ │ │ addlt r4, r9, #12 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ - beq 0x18c7d4 │ │ │ │ + beq 0x18c72c │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ orreq pc, r0, #3 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ @ instruction: 0x4e11ea5f │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ stceq 4, cr15, [r0], {12} │ │ │ │ @@ -146500,15 +146458,15 @@ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x116243c │ │ │ │ + b 0x1162394 │ │ │ │ @ instruction: 0xf8c2738c │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @@ -146517,15 +146475,15 @@ │ │ │ │ @ instruction: 0xf380fab0 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1167c80 │ │ │ │ + b 0x1167bd8 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf00317d9 │ │ │ │ @ instruction: 0xf5004c00 │ │ │ │ ldrmi r5, [r8], -r0, lsl #5 │ │ │ │ @@ -146548,35 +146506,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00084607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf08 │ │ │ │ - bl 0xfeddf6f8 │ │ │ │ + bl 0xfeddf650 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #30 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00084c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf08 │ │ │ │ - bl 0xfed9fb30 │ │ │ │ - b 0x147b184 │ │ │ │ - b 0x146417c │ │ │ │ + bl 0xfed9fa88 │ │ │ │ + b 0x147b0dc │ │ │ │ + b 0x14640d4 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160168 │ │ │ │ - b 0x146015c │ │ │ │ + b 0x11600c0 │ │ │ │ + b 0x14600b4 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00086400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146585,73 +146543,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f590 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f4e8 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x11633a4 │ │ │ │ + b 0x11632fc │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x11733c0 │ │ │ │ + b 0x1173318 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda09c8 │ │ │ │ - b 0x149c7e0 │ │ │ │ - b 0x1164724 │ │ │ │ + blx 0xfeda0920 │ │ │ │ + b 0x149c738 │ │ │ │ + b 0x116467c │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168600 │ │ │ │ + b 0x1168558 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874628 │ │ │ │ + blx 0x874580 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ andcs fp, r0, r3, lsl pc │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0008b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f268 │ │ │ │ + b 0x1c8f1c0 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #30 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f278 │ │ │ │ - b 0x146fa60 │ │ │ │ - b 0x14682a0 │ │ │ │ + b 0x1c8f1d0 │ │ │ │ + b 0x146f9b8 │ │ │ │ + b 0x14681f8 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00084200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874078 │ │ │ │ + blx 0x873fd0 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146662,28 +146620,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x11686c4 │ │ │ │ + b 0x116861c │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x000c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14744f8 │ │ │ │ + b 0x1474450 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146703,35 +146661,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vqrshl.u8 d20, d22, d28 │ │ │ │ vcge.f32 d20, d5, d7 │ │ │ │ svclt 0x00c84607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r1, [r6, #1581]! @ 0x62d │ │ │ │ @ instruction: 0xf440bfc8 │ │ │ │ - bl 0xfeddf964 │ │ │ │ + bl 0xfeddf8bc │ │ │ │ subslt r6, sp, #44, 30 @ 0xb0 │ │ │ │ stc2 10, cr15, [r4], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf040bfb8 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, asr #31 │ │ │ │ strcs pc, [r7, #-835] @ 0xfffffcbd │ │ │ │ stccs 3, cr15, [r7], {68} @ 0x44 │ │ │ │ vrshl.u8 q10, , │ │ │ │ vrshl.u8 d20, d7, d4 │ │ │ │ svclt 0x00c84c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r1, [r5, #-1572]! @ 0xfffff9dc │ │ │ │ @ instruction: 0xf441bfc8 │ │ │ │ - bl 0xfed9fd9c │ │ │ │ - b 0x147b430 │ │ │ │ - b 0x14643e8 │ │ │ │ + bl 0xfed9fcf4 │ │ │ │ + b 0x147b388 │ │ │ │ + b 0x1464340 │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x11603d4 │ │ │ │ - b 0x14603c8 │ │ │ │ + b 0x116032c │ │ │ │ + b 0x1460320 │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00b86400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146740,73 +146698,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9f7fc @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f754 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x1163610 │ │ │ │ + b 0x1163568 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x117362c │ │ │ │ + b 0x1173584 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0c34 │ │ │ │ - b 0x149ca4c │ │ │ │ - b 0x1164990 │ │ │ │ + blx 0xfeda0b8c │ │ │ │ + b 0x149c9a4 │ │ │ │ + b 0x11648e8 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x116886c │ │ │ │ + b 0x11687c4 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r9, ip, sp, pc}^ │ │ │ │ - blx 0x474894 │ │ │ │ + blx 0x4747ec │ │ │ │ eorlt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r1, r8, #754974720 @ 0x2d000000 │ │ │ │ ldrdcs fp, [r0], -r3 │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0022ebb5 │ │ │ │ svclt 0x00b8b225 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ strtmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f794 │ │ │ │ + b 0x1c8f6ec │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, asr #31 │ │ │ │ svcmi 0x0023ebb4 │ │ │ │ - b 0x1c8f7a4 │ │ │ │ - b 0x146fccc │ │ │ │ - b 0x146850c │ │ │ │ + b 0x1c8f6fc │ │ │ │ + b 0x146fc24 │ │ │ │ + b 0x1468464 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00b84200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x8742e4 │ │ │ │ + blx 0x87423c │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146817,28 +146775,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168930 │ │ │ │ + b 0x1168888 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbfcc │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x00cc428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x1474764 │ │ │ │ + b 0x14746bc │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -146858,35 +146816,35 @@ │ │ │ │ tstcs r0, r1, lsl #12 │ │ │ │ vsli.64 d20, d22, #12 │ │ │ │ vmull.p8 q10, d5, d7 │ │ │ │ svclt 0x00884607 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldrmi r0, [r6, #3629]! @ 0xe2d │ │ │ │ @ instruction: 0xf440bf88 │ │ │ │ - bl 0xfeddfbd0 │ │ │ │ + bl 0xfeddfb28 │ │ │ │ sbcslt r6, sp, #28, 30 @ 0x70 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf040bf38 │ │ │ │ strbmi r4, [r5, #-127]! @ 0xffffff81 │ │ │ │ mvnscs fp, r8, lsl #31 │ │ │ │ strcs pc, [r7, #-963] @ 0xfffffc3d │ │ │ │ stccs 3, cr15, [r7], {196} @ 0xc4 │ │ │ │ vmls.f q10, , d1[5] │ │ │ │ vabal.u8 q10, d4, d7 │ │ │ │ svclt 0x00884c07 │ │ │ │ cmnpmi pc, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ strbmi r0, [r5, #-3620]! @ 0xfffff1dc │ │ │ │ @ instruction: 0xf441bf88 │ │ │ │ - bl 0xfeda0008 │ │ │ │ - b 0x147b65c │ │ │ │ - b 0x1464654 │ │ │ │ + bl 0xfed9ff60 │ │ │ │ + b 0x147b5b4 │ │ │ │ + b 0x14645ac │ │ │ │ @ instruction: 0xf0042410 │ │ │ │ @ instruction: 0xf0030480 │ │ │ │ - b 0x1160640 │ │ │ │ - b 0x1460634 │ │ │ │ + b 0x1160598 │ │ │ │ + b 0x146058c │ │ │ │ vst3.8 {d3-d5}, [r4 :64], r0 │ │ │ │ svclt 0x00386400 │ │ │ │ cmnpmi pc, r1, asr #32 @ p-variant is OBSOLETE │ │ │ │ stceq 3, cr4, [r4], {35} @ 0x23 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ svcmi 0x007ff410 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ @@ -146895,73 +146853,73 @@ │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strne lr, [r1], #-2639 @ 0xfffff5b1 │ │ │ │ strvs pc, [r0], #-4 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ - ldrbteq pc, [pc], #0 @ 0x9fa68 @ │ │ │ │ + ldrbteq pc, [pc], #0 @ 0x9f9c0 @ │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ orreq lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4102400 │ │ │ │ - b 0x116387c │ │ │ │ + b 0x11637d4 │ │ │ │ svclt 0x000c1384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ orrcs lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4112400 │ │ │ │ - b 0x1173898 │ │ │ │ + b 0x11737f0 │ │ │ │ @ instruction: 0xf0013384 │ │ │ │ - blx 0xfeda0ea0 │ │ │ │ - b 0x149ccb8 │ │ │ │ - b 0x1164bfc │ │ │ │ + blx 0xfeda0df8 │ │ │ │ + b 0x149cc10 │ │ │ │ + b 0x1164b54 │ │ │ │ svclt 0x000c4384 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r4, #274432 @ 0x43000 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ cdpeq 4, 0, cr2, cr13, cr0, {0} │ │ │ │ orrvs lr, r4, #274432 @ 0x43000 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168ad8 │ │ │ │ + b 0x1168a30 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4684b530 │ │ │ │ ldmib sp, {r4, r7, r9, ip, sp, pc}^ │ │ │ │ - blx 0x874b00 │ │ │ │ + blx 0x874a58 │ │ │ │ adclt pc, r9, #2096 @ 0x830 │ │ │ │ addmi r0, r8, #11520 @ 0x2d00 │ │ │ │ mulcs r0, r3, pc @ │ │ │ │ @ instruction: 0xf64f2100 │ │ │ │ @ instruction: 0x460170ff │ │ │ │ svcmi 0x0012ebb5 │ │ │ │ svclt 0x0038b2a5 │ │ │ │ andmi lr, r0, pc, ror #20 │ │ │ │ ldrmi lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - b 0x1c8f800 │ │ │ │ + b 0x1c8f758 │ │ │ │ strmi r4, [lr, #16]! │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ svcmi 0x0013ebb4 │ │ │ │ - b 0x1c8f810 │ │ │ │ - b 0x146ff38 │ │ │ │ - b 0x1468778 │ │ │ │ + b 0x1c8f768 │ │ │ │ + b 0x146fe90 │ │ │ │ + b 0x14686d0 │ │ │ │ @ instruction: 0xf0034210 │ │ │ │ vst2.32 {d0-d3}, [r2], r0 │ │ │ │ svclt 0x00384200 │ │ │ │ tstmi r1, pc, ror #20 │ │ │ │ @ instruction: 0xf50c4313 │ │ │ │ - blx 0x874550 │ │ │ │ + blx 0x8744a8 │ │ │ │ andeq pc, ip, #128, 24 @ 0x8000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ streq pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ stceq 3, cr4, [ip], {35} @ 0x23 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ orrne lr, ip, #274432 @ 0x43000 │ │ │ │ @@ -146972,28 +146930,28 @@ │ │ │ │ orrcc lr, ip, #274432 @ 0x43000 │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ orrpl lr, ip, #274432 @ 0x43000 │ │ │ │ movweq lr, #19011 @ 0x4a43 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x1168b9c │ │ │ │ + b 0x1168af4 │ │ │ │ @ instruction: 0xf8c27384 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldmib sp, {r4, r8, sl, ip, sp, pc}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ andcs r3, r0, #-268435441 @ 0xf000000f │ │ │ │ svclt 0x008c428b │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ @ instruction: 0xf1022100 │ │ │ │ @ instruction: 0xf5000e01 │ │ │ │ - b 0x14749d0 │ │ │ │ + b 0x1474928 │ │ │ │ @ instruction: 0x46104c12 │ │ │ │ stcmi 4, cr15, [r0], {12} │ │ │ │ addcc lr, lr, #76, 20 @ 0x4c000 │ │ │ │ stcmi 0, cr15, [r0], {1} │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r1], {1} │ │ │ │ addvc lr, ip, #270336 @ 0x42000 │ │ │ │ @@ -147004,58 +146962,58 @@ │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00b42507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9fc24 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fc30 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fb7c │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fb88 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00b442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca54cc │ │ │ │ + bl 0xfeca5424 │ │ │ │ svclt 0x00d46f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00ac2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00ac4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9fc80 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9fc84 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fbd8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fbdc @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfac │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda54d0 │ │ │ │ + bl 0xfeda5428 │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00c80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfd8 │ │ │ │ - b 0x13b02b8 │ │ │ │ - bleq 0x162ccc │ │ │ │ + b 0x13b0210 │ │ │ │ + bleq 0x162c24 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b090c │ │ │ │ + b 0x13b0864 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147067,54 +147025,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3b14 │ │ │ │ + b 0x13a3a6c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133b30 │ │ │ │ + b 0x1133a88 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60d38 │ │ │ │ - b 0x149cb4c │ │ │ │ - b 0x1124a90 │ │ │ │ + blx 0xfed60c90 │ │ │ │ + b 0x149caa4 │ │ │ │ + b 0x11249e8 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128970 │ │ │ │ + b 0x11288c8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d1c4 │ │ │ │ + blx 0x48d11c │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #180, 30 @ 0x2d0 │ │ │ │ - bl 0xfefcc7bc │ │ │ │ + bl 0xfefcc714 │ │ │ │ svclt 0x00d84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vpmin.f32 , , q6 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x14707dc │ │ │ │ + b 0x1470734 │ │ │ │ svclt 0x00b44224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-864 @ 0xfffffca0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 , , q4 │ │ │ │ @@ -147123,105 +147081,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1130df8 │ │ │ │ - blx 0x86062c │ │ │ │ - blx 0xfefdf000 │ │ │ │ - b 0x149f034 │ │ │ │ - b 0x1126f78 │ │ │ │ - b 0x146483c │ │ │ │ - b 0x1472e50 │ │ │ │ - blx 0xfefb2e44 │ │ │ │ - b 0x149f048 │ │ │ │ - b 0x1126f8c │ │ │ │ - blx 0x86c850 │ │ │ │ - blx 0xfefdf028 │ │ │ │ - b 0x149f058 │ │ │ │ - b 0x1126f9c │ │ │ │ - b 0x1134860 │ │ │ │ + b 0x1130d50 │ │ │ │ + blx 0x860584 │ │ │ │ + blx 0xfefdef58 │ │ │ │ + b 0x149ef8c │ │ │ │ + b 0x1126ed0 │ │ │ │ + b 0x1464794 │ │ │ │ + b 0x1472da8 │ │ │ │ + blx 0xfefb2d9c │ │ │ │ + b 0x149efa0 │ │ │ │ + b 0x1126ee4 │ │ │ │ + blx 0x86c7a8 │ │ │ │ + blx 0xfefdef80 │ │ │ │ + b 0x149efb0 │ │ │ │ + b 0x1126ef4 │ │ │ │ + b 0x11347b8 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #31 │ │ │ │ - blx 0xfed308c4 │ │ │ │ + blx 0xfed3081c │ │ │ │ svclt 0x00a8f482 │ │ │ │ - blx 0xfecf16cc │ │ │ │ + blx 0xfecf1624 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0680 │ │ │ │ - b 0x13a2e8c │ │ │ │ + b 0x13b05d8 │ │ │ │ + b 0x13a2de4 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x00342507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0x9febc │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0x9fec8 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0x9fe14 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0x9fe20 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x003442a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3764 │ │ │ │ + bl 0xfeca36bc │ │ │ │ svclt 0x00946f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x002c2407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x002c4c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0x9ff18 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0x9ff1c @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0x9fe70 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0x9fe74 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf2c │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3768 │ │ │ │ + bl 0xfeda36c0 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00880c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf98 │ │ │ │ - b 0x13b0550 │ │ │ │ - bleq 0x162f64 │ │ │ │ + b 0x13b04a8 │ │ │ │ + bleq 0x162ebc │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0ba4 │ │ │ │ + b 0x13b0afc │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147233,42 +147191,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a3dac │ │ │ │ + b 0x13a3d04 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1133dc8 │ │ │ │ + b 0x1133d20 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed60fd0 │ │ │ │ - b 0x149cde4 │ │ │ │ - b 0x1124d28 │ │ │ │ + blx 0xfed60f28 │ │ │ │ + b 0x149cd3c │ │ │ │ + b 0x1124c80 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128c08 │ │ │ │ + b 0x1128b60 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d45c │ │ │ │ + blx 0x88d3b4 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ uqasxmi fp, r0, r8 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147280,115 +147238,115 @@ │ │ │ │ sasxmi fp, r1, r8 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #40, 30 @ 0xa0 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-608 @ 0xfffffda0 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vpmin.f32 d27, d31, d8 │ │ │ │ - b 0x1460ca8 │ │ │ │ + b 0x1460c00 │ │ │ │ svclt 0x00984c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x1131094 │ │ │ │ - blx 0x8608c8 │ │ │ │ - blx 0xfefdf29c │ │ │ │ - b 0x149f2d0 │ │ │ │ - b 0x1127214 │ │ │ │ - b 0x1464ad8 │ │ │ │ - b 0x14730ec │ │ │ │ - blx 0xfefb30e0 │ │ │ │ - b 0x149f2e4 │ │ │ │ - b 0x1127228 │ │ │ │ - blx 0x86caec │ │ │ │ - blx 0xfefdf2c4 │ │ │ │ - b 0x149f2f4 │ │ │ │ - b 0x1127238 │ │ │ │ - b 0x1134afc │ │ │ │ + b 0x1130fec │ │ │ │ + blx 0x860820 │ │ │ │ + blx 0xfefdf1f4 │ │ │ │ + b 0x149f228 │ │ │ │ + b 0x112716c │ │ │ │ + b 0x1464a30 │ │ │ │ + b 0x1473044 │ │ │ │ + blx 0xfefb3038 │ │ │ │ + b 0x149f23c │ │ │ │ + b 0x1127180 │ │ │ │ + blx 0x86ca44 │ │ │ │ + blx 0xfefdf21c │ │ │ │ + b 0x149f24c │ │ │ │ + b 0x1127190 │ │ │ │ + b 0x1134a54 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ - blx 0xfed30b60 │ │ │ │ + blx 0xfed30ab8 │ │ │ │ svclt 0x0028f482 │ │ │ │ - blx 0xfecf1968 │ │ │ │ + blx 0xfecf18c0 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b091c │ │ │ │ - b 0x13a3128 │ │ │ │ + b 0x13b0874 │ │ │ │ + b 0x13a3080 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ subslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsblt r5, r0, #128, 28 @ 0x800 │ │ │ │ vhsub.u8 d20, d18, d5 │ │ │ │ vhadd.u8 d18, d4, d7 │ │ │ │ svclt 0x00cc2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa0158 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa0164 │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa00b0 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa00bc │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-836] @ 0xfffffcbc │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #6 │ │ │ │ svclt 0x00cc42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca5a00 │ │ │ │ + bl 0xfeca5958 │ │ │ │ svclt 0x00ac6f22 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ subslt fp, sl, #76, 4 @ 0xc0000004 │ │ │ │ stccs 3, cr15, [r7], {65} @ 0x41 │ │ │ │ vhsub.u8 d20, d19, d18 │ │ │ │ svclt 0x00d42407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vrshl.u8 q10, q10, │ │ │ │ svclt 0x00d44c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa01b4 @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa01b8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa010c @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa0110 @ │ │ │ │ vcgt.u8 d20, d3, d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bfd4 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda5a04 │ │ │ │ + bl 0xfeda595c │ │ │ │ @ instruction: 0xf00c6f23 │ │ │ │ svclt 0x00b80c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bfa8 │ │ │ │ - b 0x13b07ec │ │ │ │ - bleq 0x163200 │ │ │ │ + b 0x13b0744 │ │ │ │ + bleq 0x163158 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b0e40 │ │ │ │ + b 0x13b0d98 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147400,54 +147358,54 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4048 │ │ │ │ + b 0x13a3fa0 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134064 │ │ │ │ + b 0x1133fbc │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed6126c │ │ │ │ - b 0x149d080 │ │ │ │ - b 0x1124fc4 │ │ │ │ + blx 0xfed611c4 │ │ │ │ + b 0x149cfd8 │ │ │ │ + b 0x1124f1c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1128ea4 │ │ │ │ + b 0x1128dfc │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x48d6f8 │ │ │ │ + blx 0x48d650 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #520] @ 0x208 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ addslt fp, r0, #204, 30 @ 0x330 │ │ │ │ - bl 0xfefcccf0 │ │ │ │ + bl 0xfefccc48 │ │ │ │ svclt 0x00a84f22 │ │ │ │ eorlt r0, r1, #2560 @ 0xa00 │ │ │ │ vminnm.f32 d27, d31, d20 │ │ │ │ ldreq r0, [r2], #-527 @ 0xfffffdf1 │ │ │ │ andslt r4, sl, #16, 6 @ 0x40000000 │ │ │ │ - b 0x1470d10 │ │ │ │ + b 0x1470c68 │ │ │ │ svclt 0x00cc4224 │ │ │ │ adclt fp, r1, #-1879048183 @ 0x90000009 │ │ │ │ svcmi 0x0023ebb2 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ stceq 15, cr11, [r3], #-672 @ 0xfffffd60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d31, d24 │ │ │ │ @@ -147456,105 +147414,105 @@ │ │ │ │ @ instruction: 0xf002041b │ │ │ │ tstmi r9, #128, 4 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x113132c │ │ │ │ - blx 0x860b60 │ │ │ │ - blx 0xfefdf534 │ │ │ │ - b 0x149f568 │ │ │ │ - b 0x11274ac │ │ │ │ - b 0x1464d70 │ │ │ │ - b 0x1473384 │ │ │ │ - blx 0xfefb3378 │ │ │ │ - b 0x149f57c │ │ │ │ - b 0x11274c0 │ │ │ │ - blx 0x86cd84 │ │ │ │ - blx 0xfefdf55c │ │ │ │ - b 0x149f58c │ │ │ │ - b 0x11274d0 │ │ │ │ - b 0x1134d94 │ │ │ │ + b 0x1131284 │ │ │ │ + blx 0x860ab8 │ │ │ │ + blx 0xfefdf48c │ │ │ │ + b 0x149f4c0 │ │ │ │ + b 0x1127404 │ │ │ │ + b 0x1464cc8 │ │ │ │ + b 0x14732dc │ │ │ │ + blx 0xfefb32d0 │ │ │ │ + b 0x149f4d4 │ │ │ │ + b 0x1127418 │ │ │ │ + blx 0x86ccdc │ │ │ │ + blx 0xfefdf4b4 │ │ │ │ + b 0x149f4e4 │ │ │ │ + b 0x1127428 │ │ │ │ + b 0x1134cec │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0x4622bfb8 │ │ │ │ - blx 0xfed30df8 │ │ │ │ + blx 0xfed30d50 │ │ │ │ svclt 0x00b8f482 │ │ │ │ - blx 0xfecf1c00 │ │ │ │ + blx 0xfecf1b58 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0bb4 │ │ │ │ - b 0x13a33c0 │ │ │ │ + b 0x13b0b0c │ │ │ │ + b 0x13a3318 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ sbcslt fp, r5, #48, 10 @ 0xc000000 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf50e4103 │ │ │ │ rsclt r5, r0, #128, 28 @ 0x800 │ │ │ │ vsubl.u8 q10, d18, d5 │ │ │ │ vaddl.u8 q9, d4, d7 │ │ │ │ svclt 0x008c2507 │ │ │ │ - ldcleq 0, cr15, [pc], #8 @ 0xa03f0 │ │ │ │ - ldcleq 0, cr15, [pc], #16 @ 0xa03fc │ │ │ │ + ldcleq 0, cr15, [pc], #8 @ 0xa0348 │ │ │ │ + ldcleq 0, cr15, [pc], #16 @ 0xa0354 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbsmi pc, pc, r2, lsl #8 │ │ │ │ rsbsmi pc, pc, r4, lsl #8 │ │ │ │ strmi pc, [r7, #-964] @ 0xfffffc3c │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ andmi pc, r7, r2, asr #7 │ │ │ │ svclt 0x008c42a8 │ │ │ │ rsbseq pc, pc, r2, lsl #8 │ │ │ │ rsbseq pc, pc, r4, lsl #8 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - bl 0xfeca3c98 │ │ │ │ + bl 0xfeca3bf0 │ │ │ │ svclt 0x002c6f12 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ rsbsmi pc, pc, #2 │ │ │ │ andeq lr, r2, ip, asr #20 │ │ │ │ sbcslt fp, sl, #204, 4 @ 0xc000000c │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ vsubl.u8 q10, d19, d18 │ │ │ │ svclt 0x00942407 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ rscseq pc, pc, #3 │ │ │ │ vmls.f q10, , d0[5] │ │ │ │ svclt 0x00944c07 │ │ │ │ - ldrbtmi pc, [pc], #-1025 @ 0xa044c @ │ │ │ │ - ldrbtmi pc, [pc], #-1027 @ 0xa0450 @ │ │ │ │ + ldrbtmi pc, [pc], #-1025 @ 0xa03a4 @ │ │ │ │ + ldrbtmi pc, [pc], #-1027 @ 0xa03a8 @ │ │ │ │ vsubw.u8 q10, , d18 │ │ │ │ strbmi r4, [r4, #-1031]! @ 0xfffffbf9 │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf401bf94 │ │ │ │ vst3.16 {d0-d2}, [r3 :256] │ │ │ │ @ instruction: 0x4322047f │ │ │ │ - bl 0xfeda3c9c │ │ │ │ + bl 0xfeda3bf4 │ │ │ │ @ instruction: 0xf00c6f13 │ │ │ │ svclt 0x00380c08 │ │ │ │ cmnpmi pc, r3 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #3 │ │ │ │ @ instruction: 0xf001bf28 │ │ │ │ - b 0x13b0a84 │ │ │ │ - bleq 0x163498 │ │ │ │ + b 0x13b09dc │ │ │ │ + bleq 0x1633f0 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13b10d8 │ │ │ │ + b 0x13b1030 │ │ │ │ stceq 12, cr0, [r3], {3} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ movwcc lr, #10831 @ 0x2a4f │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ andcs lr, r2, #323584 @ 0x4f000 │ │ │ │ @@ -147566,42 +147524,42 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a42e0 │ │ │ │ + b 0x13a4238 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11342fc │ │ │ │ + b 0x1134254 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61504 │ │ │ │ - b 0x149d318 │ │ │ │ - b 0x112525c │ │ │ │ + blx 0xfed6145c │ │ │ │ + b 0x149d270 │ │ │ │ + b 0x11251b4 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x112913c │ │ │ │ + b 0x1129094 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x88d990 │ │ │ │ + blx 0x88d8e8 │ │ │ │ strmi pc, [r6], r2, lsl #25 │ │ │ │ strne lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ strmi fp, [r4, #648] @ 0x288 │ │ │ │ strbtmi fp, [r0], -r8, lsl #31 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ addlt fp, r8, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0012ebbc │ │ │ │ @@ -147613,95 +147571,95 @@ │ │ │ │ ldrmi fp, [r1], -r8, lsl #31 │ │ │ │ andsmi lr, r4, #323584 @ 0x4f000 │ │ │ │ adclt fp, r1, #152, 30 @ 0x260 │ │ │ │ svcmi 0x0013ebb2 │ │ │ │ stceq 15, cr11, [r3], #-160 @ 0xffffff60 │ │ │ │ andscs lr, r0, #323584 @ 0x4f000 │ │ │ │ vminnm.f32 d27, d15, d24 │ │ │ │ - b 0x14611dc │ │ │ │ + b 0x1461134 │ │ │ │ svclt 0x00284c10 │ │ │ │ vst3.8 {d0-d2}, [ip :64], fp │ │ │ │ tstmi r9, #0, 24 │ │ │ │ addeq pc, r0, #2 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ orrpl pc, r0, #58720256 @ 0x3800000 │ │ │ │ @ instruction: 0x2c01ea4f │ │ │ │ @ instruction: 0xf40c0c0c │ │ │ │ @ instruction: 0xf0010c00 │ │ │ │ - b 0x11315c8 │ │ │ │ - blx 0x860dfc │ │ │ │ - blx 0xfefdf7d0 │ │ │ │ - b 0x149f804 │ │ │ │ - b 0x1127748 │ │ │ │ - b 0x146500c │ │ │ │ - b 0x1473620 │ │ │ │ - blx 0xfefb3614 │ │ │ │ - b 0x149f818 │ │ │ │ - b 0x112775c │ │ │ │ - blx 0x86d020 │ │ │ │ - blx 0xfefdf7f8 │ │ │ │ - b 0x149f828 │ │ │ │ - b 0x112776c │ │ │ │ - b 0x1135030 │ │ │ │ + b 0x1131520 │ │ │ │ + blx 0x860d54 │ │ │ │ + blx 0xfefdf728 │ │ │ │ + b 0x149f75c │ │ │ │ + b 0x11276a0 │ │ │ │ + b 0x1464f64 │ │ │ │ + b 0x1473578 │ │ │ │ + blx 0xfefb356c │ │ │ │ + b 0x149f770 │ │ │ │ + b 0x11276b4 │ │ │ │ + blx 0x86cf78 │ │ │ │ + blx 0xfefdf750 │ │ │ │ + b 0x149f780 │ │ │ │ + b 0x11276c4 │ │ │ │ + b 0x1134f88 │ │ │ │ svclt 0x000c0204 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ addvc lr, r4, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, r3, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ adcmi r4, r2, #-2147483648 @ 0x80000000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ - blx 0xfed31094 │ │ │ │ + blx 0xfed30fec │ │ │ │ svclt 0x0038f482 │ │ │ │ - blx 0xfecf1e9c │ │ │ │ + blx 0xfecf1df4 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ stmdbeq r4!, {sl, fp, lr}^ │ │ │ │ ldmdbeq fp, {r4, r9, sl, lr}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b0e50 │ │ │ │ - b 0x13a365c │ │ │ │ + b 0x13b0da8 │ │ │ │ + b 0x13a35b4 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8698 │ │ │ │ + bne 0xbe85f0 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1463f1c │ │ │ │ + b 0x1463e74 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd148 │ │ │ │ + bl 0xff1cd0a0 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b36d0 │ │ │ │ + bne 0xfe9b3628 │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f0ed8 │ │ │ │ - bl 0xfe93930c │ │ │ │ + bl 0xff0f0e30 │ │ │ │ + bl 0xfe939264 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa06d0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0628 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471340 │ │ │ │ - beq 0x167720 │ │ │ │ + b 0x1471298 │ │ │ │ + beq 0x167678 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147719,91 +147677,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4544 │ │ │ │ + b 0x13a449c │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134560 │ │ │ │ + b 0x11344b8 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61768 │ │ │ │ - b 0x149d57c │ │ │ │ - b 0x11254c0 │ │ │ │ + blx 0xfed616c0 │ │ │ │ + b 0x149d4d4 │ │ │ │ + b 0x1125418 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11293a0 │ │ │ │ + b 0x11292f8 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a57c4 │ │ │ │ - bl 0xff0e37e4 │ │ │ │ + bne 0x14a571c │ │ │ │ + bl 0xff0e373c │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d1f8 │ │ │ │ - b 0x1470be4 │ │ │ │ + b 0x110d150 │ │ │ │ + b 0x1470b3c │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3810 │ │ │ │ - b 0x14637f8 │ │ │ │ + b 0x13a3768 │ │ │ │ + b 0x1463750 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a13f4 │ │ │ │ + b 0x13a134c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d248 │ │ │ │ - b 0x149d62c │ │ │ │ - b 0x1125570 │ │ │ │ + blx 0xfed8d1a0 │ │ │ │ + b 0x149d584 │ │ │ │ + b 0x11254c8 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x113142c │ │ │ │ + b 0x1131384 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x530c5c │ │ │ │ - blx 0xfed271bc │ │ │ │ - blx 0xfed1da64 │ │ │ │ + blne 0x530bb4 │ │ │ │ + blx 0xfed27114 │ │ │ │ + blx 0xfed1d9bc │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1074 │ │ │ │ - b 0x13a3880 │ │ │ │ + b 0x13b0fcc │ │ │ │ + b 0x13a37d8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -147812,32 +147770,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa088c │ │ │ │ - b 0x10b1560 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa07e4 │ │ │ │ + b 0x10b14b8 │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a98e4 │ │ │ │ + b 0x10a983c │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa08f0 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0848 @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471560 │ │ │ │ - beq 0x167940 │ │ │ │ + b 0x14714b8 │ │ │ │ + beq 0x167898 │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147855,126 +147813,126 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4764 │ │ │ │ + b 0x13a46bc │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134780 │ │ │ │ + b 0x11346d8 │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61988 │ │ │ │ - b 0x149d79c │ │ │ │ - b 0x11256e0 │ │ │ │ + blx 0xfed618e0 │ │ │ │ + b 0x149d6f4 │ │ │ │ + b 0x1125638 │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11295c0 │ │ │ │ + b 0x1129518 │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3a04 │ │ │ │ + bl 0xe395c │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d418 │ │ │ │ - b 0x1470e04 │ │ │ │ + b 0x110d370 │ │ │ │ + b 0x1470d5c │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3a30 │ │ │ │ - b 0x1463a18 │ │ │ │ + b 0x13a3988 │ │ │ │ + b 0x1463970 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1614 │ │ │ │ + b 0x13a156c │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d468 │ │ │ │ - b 0x149d84c │ │ │ │ - b 0x1125790 │ │ │ │ + blx 0xfed8d3c0 │ │ │ │ + b 0x149d7a4 │ │ │ │ + b 0x11256e8 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x113164c │ │ │ │ + b 0x11315a4 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31adc │ │ │ │ - blx 0xfed1dc84 │ │ │ │ + blx 0xfed31a34 │ │ │ │ + blx 0xfed1dbdc │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1294 │ │ │ │ - b 0x13a3aa0 │ │ │ │ + b 0x13b11ec │ │ │ │ + b 0x13a39f8 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vaddw.u8 q10, q1, d3 │ │ │ │ vmull.u8 q10, d4, d7 │ │ │ │ - bne 0xbe8adc │ │ │ │ + bne 0xbe8a34 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x1464360 │ │ │ │ + b 0x14642b8 │ │ │ │ sbclt r4, r0, #12, 24 @ 0xc00 │ │ │ │ - bl 0xff1cd58c │ │ │ │ + bl 0xff1cd4e4 │ │ │ │ vst1.8 {d6-d9}, [ip :64], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-963 @ 0xfffffc3d │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ vmov.i16 , #40192 @ 0x9d00 │ │ │ │ - bne 0xfe9b3b14 │ │ │ │ + bne 0xfe9b3a6c │ │ │ │ vmull.p8 q8, d3, d9 │ │ │ │ - bl 0xff0f131c │ │ │ │ - bl 0xfe939750 │ │ │ │ + bl 0xff0f1274 │ │ │ │ + bl 0xfe9396a8 │ │ │ │ @ instruction: 0xf005020c │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0b14 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0a6c @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x1471784 │ │ │ │ - beq 0x167b64 │ │ │ │ + b 0x14716dc │ │ │ │ + beq 0x167abc │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -147992,91 +147950,91 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4988 │ │ │ │ + b 0x13a48e0 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x11349a4 │ │ │ │ + b 0x11348fc │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61bac │ │ │ │ - b 0x149d9c0 │ │ │ │ - b 0x1125904 │ │ │ │ + blx 0xfed61b04 │ │ │ │ + b 0x149d918 │ │ │ │ + b 0x112585c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x11297e4 │ │ │ │ + b 0x112973c │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a5c08 │ │ │ │ - bl 0xff0e3c28 │ │ │ │ + bne 0x14a5b60 │ │ │ │ + bl 0xff0e3b80 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ @ instruction: 0x0c241b19 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #196, 22 @ 0x31000 │ │ │ │ - b 0x110d63c │ │ │ │ - b 0x1471028 │ │ │ │ + b 0x110d594 │ │ │ │ + b 0x1470f80 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3c54 │ │ │ │ - b 0x1463c3c │ │ │ │ + b 0x13a3bac │ │ │ │ + b 0x1463b94 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1838 │ │ │ │ + b 0x13a1790 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d68c │ │ │ │ - b 0x149da70 │ │ │ │ - b 0x11259b4 │ │ │ │ + blx 0xfed8d5e4 │ │ │ │ + b 0x149d9c8 │ │ │ │ + b 0x112590c │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131870 │ │ │ │ + b 0x11317c8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x5310a0 │ │ │ │ - blx 0xfed27600 │ │ │ │ - blx 0xfed1dea8 │ │ │ │ + blne 0x530ff8 │ │ │ │ + blx 0xfed27558 │ │ │ │ + blx 0xfed1de00 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b14b8 │ │ │ │ - b 0x13a3cc4 │ │ │ │ + b 0x13b1410 │ │ │ │ + b 0x13a3c1c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vmull.p8 , d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148085,32 +148043,32 @@ │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #7 │ │ │ │ ldmdbne r0, {r2, r7, sl, lr} │ │ │ │ cdpeq 2, 2, cr0, cr4, cr13, {1} │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ adclt fp, sp, #192, 4 │ │ │ │ andsvs lr, r2, #4, 22 @ 0x1000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0cd0 │ │ │ │ - b 0x10b19a4 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0c28 │ │ │ │ + b 0x10b18fc │ │ │ │ vaddl.u8 q8, d3, d12 │ │ │ │ - b 0x10a9d28 │ │ │ │ + b 0x10a9c80 │ │ │ │ vaddl.u8 q11, d1, d2 │ │ │ │ stmiane sp, {r0, r1, r2, r9, sp}^ │ │ │ │ stcmi 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ mcreq 4, 0, r4, cr9, cr4, {0} │ │ │ │ andmi pc, r7, #201326595 @ 0xc000003 │ │ │ │ tstvs r3, #1024 @ 0x400 │ │ │ │ @ instruction: 0xf0054462 │ │ │ │ eoreq r0, r4, #1069547520 @ 0x3fc00000 │ │ │ │ movwvs lr, #14917 @ 0x3a45 │ │ │ │ - ldrbtmi pc, [pc], #-1028 @ 0xa0d34 @ │ │ │ │ + ldrbtmi pc, [pc], #-1028 @ 0xa0c8c @ │ │ │ │ @ instruction: 0x43230411 │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x14719a4 │ │ │ │ - beq 0x167d84 │ │ │ │ + b 0x14718fc │ │ │ │ + beq 0x167cdc │ │ │ │ stceq 0, cr15, [r8], {12} │ │ │ │ orreq pc, r0, #3 │ │ │ │ svcmi 0x007ff410 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ tstcc r0, #323584 @ 0x4f000 │ │ │ │ movwvs pc, #1027 @ 0x403 @ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ @@ -148128,229 +148086,229 @@ │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnseq pc, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiaeq r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4102300 │ │ │ │ - b 0x13a4ba8 │ │ │ │ + b 0x13a4b00 │ │ │ │ svclt 0x000c1c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff010 │ │ │ │ addcs lr, r3, #76, 20 @ 0x4c000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1134bc4 │ │ │ │ + b 0x1134b1c │ │ │ │ @ instruction: 0xf0013283 │ │ │ │ - blx 0xfed61dcc │ │ │ │ - b 0x149dbe0 │ │ │ │ - b 0x1125b24 │ │ │ │ + blx 0xfed61d24 │ │ │ │ + b 0x149db38 │ │ │ │ + b 0x1125a7c │ │ │ │ svclt 0x000c4283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff411 │ │ │ │ addpl lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ cdpeq 3, 0, cr2, cr12, cr0, {0} │ │ │ │ addvs lr, r3, #270336 @ 0x42000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ andeq lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ - b 0x1129a04 │ │ │ │ + b 0x112995c │ │ │ │ @ instruction: 0xf8ce7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ ldmdane r0, {r1, sl, ip}^ │ │ │ │ - bl 0xe3e48 │ │ │ │ + bl 0xe3da0 │ │ │ │ addlt r4, r0, #536870913 @ 0x20000001 │ │ │ │ stceq 8, cr1, [r4], #-900 @ 0xfffffc7c │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ tstmi r3, #4, 22 @ 0x1000 │ │ │ │ - b 0x110d85c │ │ │ │ - b 0x1471248 │ │ │ │ + b 0x110d7b4 │ │ │ │ + b 0x14711a0 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a3e74 │ │ │ │ - b 0x1463e5c │ │ │ │ + b 0x13a3dcc │ │ │ │ + b 0x1463db4 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1a58 │ │ │ │ + b 0x13a19b0 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8d8ac │ │ │ │ - b 0x149dc90 │ │ │ │ - b 0x1125bd4 │ │ │ │ + blx 0xfed8d804 │ │ │ │ + b 0x149dbe8 │ │ │ │ + b 0x1125b2c │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131a90 │ │ │ │ + b 0x11319e8 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed31f20 │ │ │ │ - blx 0xfed1e0c8 │ │ │ │ + blx 0xfed31e78 │ │ │ │ + blx 0xfed1e020 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b16d8 │ │ │ │ - b 0x13a3ee4 │ │ │ │ + b 0x13b1630 │ │ │ │ + b 0x13a3e3c │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ vrhadd.u8 d20, d2, d3 │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ - bne 0xbe8f20 │ │ │ │ + bne 0xbe8e78 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ eoreq r1, sp, #16, 22 @ 0x4000 │ │ │ │ - b 0x14667a4 │ │ │ │ + b 0x14666fc │ │ │ │ @ instruction: 0xf0004c0c │ │ │ │ adclt r0, sp, #255 @ 0xff │ │ │ │ eorvs lr, r2, #196, 22 @ 0x31000 │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xa0ef4 │ │ │ │ - b 0x10b1bc8 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xa0e4c │ │ │ │ + b 0x10b1b20 │ │ │ │ vhadd.u8 d16, d3, d12 │ │ │ │ - b 0x10a9f4c │ │ │ │ + b 0x10a9ea4 │ │ │ │ vhadd.u8 d22, d1, d2 │ │ │ │ - bne 0x17e9754 │ │ │ │ + bne 0x17e96ac │ │ │ │ stcmi 3, cr15, [r7], {65} @ 0x41 │ │ │ │ strne r1, [r9], -r4, lsr #21 │ │ │ │ andmi pc, r7, #201326593 @ 0xc000001 │ │ │ │ @ instruction: 0x6323ebc1 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa0f55 @ │ │ │ │ - b 0x11e17e4 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa0ead @ │ │ │ │ + b 0x11e173c │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4d74 │ │ │ │ - b 0x1463f88 │ │ │ │ + b 0x13b4ccc │ │ │ │ + b 0x1463ee0 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9b84 │ │ │ │ - b 0x1463f94 │ │ │ │ + b 0x13b9adc │ │ │ │ + b 0x1463eec │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1b90 │ │ │ │ - b 0x1463fa0 │ │ │ │ + b 0x13b1ae8 │ │ │ │ + b 0x1463ef8 │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9b9c │ │ │ │ - b 0x1463fac │ │ │ │ + b 0x13a9af4 │ │ │ │ + b 0x1463f04 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1ba8 │ │ │ │ - b 0x1463fb8 │ │ │ │ + b 0x13a1b00 │ │ │ │ + b 0x1463f10 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9bb4 │ │ │ │ + b 0x13b9b0c │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed61fb8 │ │ │ │ - b 0x149ddcc │ │ │ │ - b 0x13a5d10 │ │ │ │ + blx 0xfed61f10 │ │ │ │ + b 0x149dd24 │ │ │ │ + b 0x13a5c68 │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b4ddc │ │ │ │ + b 0x13b4d34 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x1124e08 │ │ │ │ + b 0x1124d60 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124848 │ │ │ │ + b 0x11247a0 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131c20 │ │ │ │ + b 0x1131b78 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - bne 0x14a6050 │ │ │ │ - bl 0xff0e6070 │ │ │ │ + bne 0x14a5fa8 │ │ │ │ + bl 0xff0e5fc8 │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2841 @ 0xfffff4e7 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323ebc4 │ │ │ │ - b 0x110da84 │ │ │ │ - b 0x1471470 │ │ │ │ + b 0x110d9dc │ │ │ │ + b 0x14713c8 │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a409c │ │ │ │ - b 0x1464084 │ │ │ │ + b 0x13a3ff4 │ │ │ │ + b 0x1463fdc │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1c80 │ │ │ │ + b 0x13a1bd8 │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8dad4 │ │ │ │ - b 0x149deb8 │ │ │ │ - b 0x1125dfc │ │ │ │ + blx 0xfed8da2c │ │ │ │ + b 0x149de10 │ │ │ │ + b 0x1125d54 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131cb8 │ │ │ │ + b 0x1131c10 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ - blne 0x5314e8 │ │ │ │ - blx 0xfed27a48 │ │ │ │ - blx 0xfed1e2f0 │ │ │ │ + blne 0x531440 │ │ │ │ + blx 0xfed279a0 │ │ │ │ + blx 0xfed1e248 │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1900 │ │ │ │ - b 0x13a410c │ │ │ │ + b 0x13b1858 │ │ │ │ + b 0x13a4064 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ vcge.f32 d21, d18, d0 │ │ │ │ ldmib sp, {r0, r1, r2, r8, sl, sp}^ │ │ │ │ @@ -148358,206 +148316,206 @@ │ │ │ │ @ instruction: 0xf3444c07 │ │ │ │ strmi r2, [r5], #-7 │ │ │ │ andmi pc, r7, r4, asr #6 │ │ │ │ stmiane r0!, {r2, r7, sl, lr} │ │ │ │ strtne r0, [r4], -sp, lsr #4 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ rscseq pc, pc, r0 │ │ │ │ - bl 0x1cdbf8 │ │ │ │ + bl 0x1cdb50 │ │ │ │ vst1.8 {d6-d9}, [ip :128], r2 │ │ │ │ @ instruction: 0x43280c7f │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ strcs pc, [r7], #-835 @ 0xfffffcbd │ │ │ │ andvs lr, r2, r0, asr #20 │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ vsub.i8 , , │ │ │ │ ldrmi r4, [r4], #-3079 @ 0xfffff3f9 │ │ │ │ vmax.u8 d17, d3, d9 │ │ │ │ - bl 0xf1988 │ │ │ │ + bl 0xf18e0 │ │ │ │ strbtmi r6, [r2], #-803 @ 0xfffffcdd │ │ │ │ - ldrbeq pc, [pc, #5]! @ 0xa1179 @ │ │ │ │ - b 0x11e1a08 │ │ │ │ + ldrbeq pc, [pc, #5]! @ 0xa10d1 @ │ │ │ │ + b 0x11e1960 │ │ │ │ vst2.8 {d6-d9}, [r4], r3 │ │ │ │ ldreq r4, [r1], #-1151 @ 0xfffffb81 │ │ │ │ vst2.8 {d4-d7}, [r1 :128], r3 │ │ │ │ tstmi r9, #-1073741793 @ 0xc000001f │ │ │ │ @ instruction: 0x1c10ea4f │ │ │ │ @ instruction: 0xf00c0a03 │ │ │ │ @ instruction: 0xf0030c08 │ │ │ │ @ instruction: 0xf4100380 │ │ │ │ - b 0x13b4f98 │ │ │ │ - b 0x14641ac │ │ │ │ + b 0x13b4ef0 │ │ │ │ + b 0x1464104 │ │ │ │ vst2.8 {d3-d6}, [r3 :64], r0 │ │ │ │ - b 0x13b9da8 │ │ │ │ - b 0x14641b8 │ │ │ │ + b 0x13b9d00 │ │ │ │ + b 0x1464110 │ │ │ │ vst2.8 {d4-d7}, [r3 :64], r0 │ │ │ │ - b 0x13b1db4 │ │ │ │ - b 0x14641c4 │ │ │ │ + b 0x13b1d0c │ │ │ │ + b 0x146411c │ │ │ │ vst2.8 {d3-d6}, [r3], r1 │ │ │ │ - b 0x13a9dc0 │ │ │ │ - b 0x14641d0 │ │ │ │ + b 0x13a9d18 │ │ │ │ + b 0x1464128 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1dcc │ │ │ │ - b 0x14641dc │ │ │ │ + b 0x13a1d24 │ │ │ │ + b 0x1464134 │ │ │ │ @ instruction: 0xf0031301 │ │ │ │ - b 0x13b9dd8 │ │ │ │ + b 0x13b9d30 │ │ │ │ @ instruction: 0xf0000c03 │ │ │ │ - blx 0xfed621dc │ │ │ │ - b 0x149dff0 │ │ │ │ - b 0x13a5f34 │ │ │ │ + blx 0xfed62134 │ │ │ │ + b 0x149df48 │ │ │ │ + b 0x13a5e8c │ │ │ │ svclt 0x000c0c83 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svceq 0x007ff410 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf0102300 │ │ │ │ - b 0x13b5000 │ │ │ │ + b 0x13b4f58 │ │ │ │ svclt 0x000c2283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svcmi 0x007ff411 │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ mvnseq pc, #1 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addmi lr, r3, #270336 @ 0x42000 │ │ │ │ movwcs fp, #7948 @ 0x1f0c │ │ │ │ @ instruction: 0xf4112300 │ │ │ │ - b 0x112502c │ │ │ │ + b 0x1124f84 │ │ │ │ svclt 0x000c5283 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ - b 0x1124a6c │ │ │ │ + b 0x11249c4 │ │ │ │ @ instruction: 0xf0016283 │ │ │ │ - b 0x1131e44 │ │ │ │ + b 0x1131d9c │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ stmne r8, {r1, sl, ip} │ │ │ │ - bl 0xe6294 │ │ │ │ + bl 0xe61ec │ │ │ │ addlt r4, r0, #536870914 @ 0x20000002 │ │ │ │ strtne r1, [r4], #-2273 @ 0xfffff71f │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ @ instruction: 0x4323eb04 │ │ │ │ - b 0x110dca8 │ │ │ │ - b 0x1471694 │ │ │ │ + b 0x110dc00 │ │ │ │ + b 0x14715ec │ │ │ │ stceq 12, cr2, [r3], {16} │ │ │ │ stceq 0, cr15, [r0], {12} │ │ │ │ movwmi pc, #1027 @ 0x403 @ │ │ │ │ - b 0x13a42c0 │ │ │ │ - b 0x14642a8 │ │ │ │ + b 0x13a4218 │ │ │ │ + b 0x1464200 │ │ │ │ vst2.8 {d2-d5}, [r3], r1 │ │ │ │ - b 0x13a1ea4 │ │ │ │ + b 0x13a1dfc │ │ │ │ addlt r0, r3, #768 @ 0x300 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ vstmiane r3, {s28-s103} │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addcc lr, r3, #76, 20 @ 0x4c000 │ │ │ │ - blx 0xfed8dcf8 │ │ │ │ - b 0x149e0dc │ │ │ │ - b 0x1126020 │ │ │ │ + blx 0xfed8dc50 │ │ │ │ + b 0x149e034 │ │ │ │ + b 0x1125f78 │ │ │ │ @ instruction: 0xf0015283 │ │ │ │ - b 0x1131edc │ │ │ │ + b 0x1131e34 │ │ │ │ svclt 0x000c0203 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ addvc lr, r3, #270336 @ 0x42000 │ │ │ │ rsccs pc, ip, lr, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf500b510 │ │ │ │ ldmib sp, {r7, r9, sl, fp, ip, lr}^ │ │ │ │ strtmi r4, [r2], #-258 @ 0xfffffefe │ │ │ │ - blx 0xfed3236c │ │ │ │ - blx 0xfed1e514 │ │ │ │ + blx 0xfed322c4 │ │ │ │ + blx 0xfed1e46c │ │ │ │ @ instruction: 0xf001f381 │ │ │ │ ldrmi r4, [r0], -r0, lsl #24 │ │ │ │ ldmdbeq fp, {r2, r5, r6, r8, fp}^ │ │ │ │ vstmiacc r4, {s28-s103} │ │ │ │ @ instruction: 0xf4040c14 │ │ │ │ - b 0x13b1b24 │ │ │ │ - b 0x13a4330 │ │ │ │ + b 0x13b1a7c │ │ │ │ + b 0x13a4288 │ │ │ │ @ instruction: 0xf8ce7383 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ smlabtmi r7, r3, r3, pc @ │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @ instruction: 0x9608e9dd │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ - ldrbeq pc, [pc, #9]! @ 0xa1359 @ │ │ │ │ + ldrbeq pc, [pc, #9]! @ 0xa12b1 @ │ │ │ │ andmi pc, r7, r6, asr #7 │ │ │ │ stmdane r9, {r2, r4, r5, r9, sl, fp} │ │ │ │ stmdbne r0, {r3, r4, r9, sl, fp} │ │ │ │ - ldrbteq pc, [pc], #2 @ 0xa1360 @ │ │ │ │ + ldrbteq pc, [pc], #2 @ 0xa12b8 @ │ │ │ │ vmul.f , , d0[5] │ │ │ │ @ instruction: 0xf04f2707 │ │ │ │ - b 0x146276c │ │ │ │ - bl 0x11e14b0 │ │ │ │ - bl 0x7a3b88 │ │ │ │ - bl 0x11e4394 │ │ │ │ + b 0x14626c4 │ │ │ │ + bl 0x11e1408 │ │ │ │ + bl 0x7a3ae0 │ │ │ │ + bl 0x11e42ec │ │ │ │ stmdaeq r4!, {r0, r2, fp}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ strbvc lr, [sl], #2628 @ 0xa44 │ │ │ │ vstmiavc r8, {s29-s104} │ │ │ │ - beq 0x175bcc8 │ │ │ │ + beq 0x175bc20 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bvs 0xdbcbc │ │ │ │ + bvs 0xdbc14 │ │ │ │ strmi pc, [r7, -r2, asr #7] │ │ │ │ @ instruction: 0xf3c90e10 │ │ │ │ - b 0x1471bbc │ │ │ │ + b 0x1471b14 │ │ │ │ ldmne pc!, {r3, fp, sp} @ │ │ │ │ ldmdavs ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x0c05eb45 │ │ │ │ - b 0x14635b0 │ │ │ │ - b 0x127b81c │ │ │ │ - b 0x147f2ec │ │ │ │ - bl 0x4a4530 │ │ │ │ - b 0x13213e8 │ │ │ │ - b 0x1461be8 │ │ │ │ - b 0x11b43fc │ │ │ │ - b 0x13b23ec │ │ │ │ - bl 0x11f4430 │ │ │ │ + b 0x1463508 │ │ │ │ + b 0x127b774 │ │ │ │ + b 0x147f244 │ │ │ │ + bl 0x4a4488 │ │ │ │ + b 0x1321340 │ │ │ │ + b 0x1461b40 │ │ │ │ + b 0x11b4354 │ │ │ │ + b 0x13b2344 │ │ │ │ + bl 0x11f4388 │ │ │ │ stmdaeq r0, {r0, r2, r8, r9, sl}^ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ sbcvc lr, r7, r0, asr #20 │ │ │ │ @ instruction: 0xf006087f │ │ │ │ @ instruction: 0xf3c60cff │ │ │ │ ldrteq r2, [pc], -r7, lsl #12 │ │ │ │ - b 0x1263514 │ │ │ │ - b 0x11ab034 │ │ │ │ + b 0x126346c │ │ │ │ + b 0x11aaf8c │ │ │ │ teqmi sl, #0 │ │ │ │ ldrbeq pc, [pc, r3]! @ │ │ │ │ smladeq ip, r7, fp, lr │ │ │ │ movwcs pc, #29635 @ 0x73c3 @ │ │ │ │ stmdaeq r5, {r0, r2, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c06eb13 │ │ │ │ - b 0x126360c │ │ │ │ - b 0x147f334 │ │ │ │ + b 0x1263564 │ │ │ │ + b 0x147f28c │ │ │ │ teqmi sl, #92, 24 @ 0x5c00 │ │ │ │ movwcs lr, #51778 @ 0xca42 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ rsbsmi pc, pc, #4, 8 @ 0x4000000 │ │ │ │ stc2 10, cr15, [ip], {188} @ 0xbc @ │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ - ldrbteq pc, [pc], #-1028 @ 0xa1430 @ │ │ │ │ + ldrbteq pc, [pc], #-1028 @ 0xa1388 @ │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ - b 0x1163984 │ │ │ │ - b 0x1471844 │ │ │ │ + b 0x11638dc │ │ │ │ + b 0x147179c │ │ │ │ stmdbeq r4!, {r2, r3, r7, sl, fp}^ │ │ │ │ vstmiane r2, {s28-s103} │ │ │ │ rsbsmi pc, pc, #0 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ vst1.64 {d11-d14}, [r3 :64], ip │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r4, r5, r6, r8, r9, lr}^ │ │ │ │ @@ -148570,15 +148528,15 @@ │ │ │ │ orrmi lr, r4, #76, 20 @ 0x4c000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169c94 │ │ │ │ + b 0x1169bec │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ @@ -148597,133 +148555,133 @@ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ strcs pc, [r7, #-968] @ 0xfffffc38 │ │ │ │ strcc r0, [r1, #-2166] @ 0xfffff78a │ │ │ │ strbvc lr, [ip], r6, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x6c00ea4c │ │ │ │ andcs pc, r7, r2, asr #7 │ │ │ │ - b 0x14675b4 │ │ │ │ + b 0x146750c │ │ │ │ @ instruction: 0xf04f6018 │ │ │ │ @ instruction: 0xf1070800 │ │ │ │ @ instruction: 0xf1480701 │ │ │ │ stmdaeq sp!, {fp}^ │ │ │ │ stmdaeq r9, {r0, ip, sp}^ │ │ │ │ strbvc lr, [r8, #2629] @ 0xa45 │ │ │ │ ldmdaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdacs r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcs lr, [r5], -r6, asr #20 │ │ │ │ ldmdavs r5, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strmi pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ @ instruction: 0xf04f197f │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ - b 0x13a2938 │ │ │ │ + b 0x13a2890 │ │ │ │ ldmdaeq pc!, {r3, sl, fp}^ @ │ │ │ │ - b 0x1264d88 │ │ │ │ + b 0x1264ce0 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, r8, r9, sl, ip, sp, lr}^ │ │ │ │ - b 0x1467748 │ │ │ │ - b 0x1232960 │ │ │ │ - b 0x11f1d6c │ │ │ │ - b 0x14729b0 │ │ │ │ - b 0x13a1698 │ │ │ │ + b 0x14676a0 │ │ │ │ + b 0x12328b8 │ │ │ │ + b 0x11f1cc4 │ │ │ │ + b 0x1472908 │ │ │ │ + b 0x13a15f0 │ │ │ │ @ instruction: 0xf04f0c05 │ │ │ │ @ instruction: 0xf1450500 │ │ │ │ @ instruction: 0xf0030500 │ │ │ │ vqshlu.s64 q8, , #3 │ │ │ │ - b 0x10aa188 │ │ │ │ + b 0x10aa0e0 │ │ │ │ stmdaeq sp!, {r0, r2, r6, r7, ip, sp, lr}^ │ │ │ │ - b 0x11e2e28 │ │ │ │ - b 0x112a9b8 │ │ │ │ - b 0x13b957c │ │ │ │ + b 0x11e2d80 │ │ │ │ + b 0x112a910 │ │ │ │ + b 0x13b94d4 │ │ │ │ @ instruction: 0xf0040c05 │ │ │ │ strcc r0, [r1, #-1535] @ 0xfffffa01 │ │ │ │ strcs pc, [r7], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf10419ad │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0xf1460600 │ │ │ │ stmiane r4!, {r9, sl}^ │ │ │ │ @ instruction: 0xf412086d │ │ │ │ - b 0x147539c │ │ │ │ - b 0x11e26f4 │ │ │ │ - b 0x13becc0 │ │ │ │ - b 0x13a45c0 │ │ │ │ - blx 0x186a1c0 │ │ │ │ - blx 0xfefe07bc │ │ │ │ + b 0x14752f4 │ │ │ │ + b 0x11e264c │ │ │ │ + b 0x13bec18 │ │ │ │ + b 0x13a4518 │ │ │ │ + blx 0x186a118 │ │ │ │ + blx 0xfefe0714 │ │ │ │ svclt 0x000cfc8c │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svceq 0x007ff412 │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0xfed4e130 │ │ │ │ - b 0x119dfd4 │ │ │ │ - b 0x14719d4 │ │ │ │ - b 0x13a4804 │ │ │ │ + blx 0xfed4e088 │ │ │ │ + b 0x119df2c │ │ │ │ + b 0x147192c │ │ │ │ + b 0x13a475c │ │ │ │ svclt 0x000c1c84 │ │ │ │ strcs r2, [r0], #-1025 @ 0xfffffbff │ │ │ │ svcmi 0x007ff010 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ vstmiacs r4, {s28-s103} │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ @ instruction: 0xf4132400 │ │ │ │ - b 0x13b53f0 │ │ │ │ - b 0x116e408 │ │ │ │ + b 0x13b5348 │ │ │ │ + b 0x116e360 │ │ │ │ svclt 0x000c4382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff411 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ cdpeq 2, 0, cr2, cr12, cr0, {0} │ │ │ │ orrvs lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169e1c │ │ │ │ + b 0x1169d74 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ addslt fp, r9, #240, 10 @ 0x3c000000 │ │ │ │ cdppl 5, 8, cr15, cr0, cr0, {0} │ │ │ │ strpl lr, [r5], #-2525 @ 0xfffff623 │ │ │ │ adclt r0, r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0x4c14ea4f │ │ │ │ @ instruction: 0xf04f1809 │ │ │ │ adclt r0, lr, #0, 8 │ │ │ │ - bl 0x11ce090 │ │ │ │ - bl 0x563264 │ │ │ │ + bl 0x11cdfe8 │ │ │ │ + bl 0x5631bc │ │ │ │ stmibne r0, {r2, r3, r8, r9} │ │ │ │ ldrmi lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0x0c04eb44 │ │ │ │ ldmdbne r2, {r1, r4, sl, fp}^ │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ subseq lr, r0, pc, asr #20 │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ @ instruction: 0x4c03ea4c │ │ │ │ cmpeq r2, #323584 @ 0x4f000 │ │ │ │ andeq lr, r4, #68, 22 @ 0x11000 │ │ │ │ bicvc lr, r7, r1, asr #20 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ - b 0x10a37d8 │ │ │ │ + b 0x10a3730 │ │ │ │ ldreq r4, [r2], #-3 │ │ │ │ andsmi lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x0c02ea4c │ │ │ │ addlt r0, r3, #512 @ 0x200 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ - blx 0xfed626f0 │ │ │ │ - blx 0xfed5e4b8 │ │ │ │ - b 0x15de0b8 │ │ │ │ - b 0x14726f8 │ │ │ │ - b 0x1466404 │ │ │ │ - b 0x1466004 │ │ │ │ - b 0x11664cc │ │ │ │ + blx 0xfed62648 │ │ │ │ + blx 0xfed5e410 │ │ │ │ + b 0x15de010 │ │ │ │ + b 0x1472650 │ │ │ │ + b 0x146635c │ │ │ │ + b 0x1465f5c │ │ │ │ + b 0x1166424 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169ed8 │ │ │ │ + b 0x1169e30 │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b530 │ │ │ │ addslt r5, r8, #128, 28 @ 0x800 │ │ │ │ strmi lr, [r3, #-2525] @ 0xfffff623 │ │ │ │ @@ -148736,104 +148694,104 @@ │ │ │ │ andcc r0, r1, r0, lsl #10 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ stceq 2, cr11, [r4], #-588 @ 0xfffffdb4 │ │ │ │ @ instruction: 0xf04f18c0 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ ldceq 3, cr0, [r2], {-0} │ │ │ │ stmdaeq r0, {r0, sl, ip, sp}^ │ │ │ │ - b 0x10a79bc │ │ │ │ - b 0x147da3c │ │ │ │ + b 0x10a7914 │ │ │ │ + b 0x147d994 │ │ │ │ @ instruction: 0xf04f0253 │ │ │ │ @ instruction: 0xf1430300 │ │ │ │ stmdaeq r4!, {r8, r9}^ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x11a3868 │ │ │ │ + b 0x11a37c0 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, sl, ip, sp, lr}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ bicvc lr, r5, r1, asr #20 │ │ │ │ - b 0x10a27c0 │ │ │ │ - b 0x1171768 │ │ │ │ + b 0x10a2718 │ │ │ │ + b 0x11716c0 │ │ │ │ tstmi sl, #20, 6 @ 0x50000000 │ │ │ │ tstmi r1, #805306376 @ 0x30000008 │ │ │ │ - blx 0xfed6476c │ │ │ │ + blx 0xfed646c4 │ │ │ │ ldreq pc, [r2], #-899 @ 0xfffffc7d │ │ │ │ - blx 0xfed2479c │ │ │ │ - b 0x149e178 │ │ │ │ - b 0x14664c0 │ │ │ │ - b 0x14660c0 │ │ │ │ - b 0x1166588 │ │ │ │ + blx 0xfed246f4 │ │ │ │ + b 0x149e0d0 │ │ │ │ + b 0x1466418 │ │ │ │ + b 0x1466018 │ │ │ │ + b 0x11664e0 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x1169f94 │ │ │ │ + b 0x1169eec │ │ │ │ @ instruction: 0xf8ce7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stcls 5, cr11, [r2], {16} │ │ │ │ vstmiaeq r4, {s29-s107} │ │ │ │ strteq pc, [r0], #-460 @ 0xfffffe34 │ │ │ │ cdpeq 1, 4, cr15, cr0, cr12, {6} │ │ │ │ @ instruction: 0xf00cfa20 │ │ │ │ vst1.8 {d15-d16}, [r4], r1 │ │ │ │ @ instruction: 0xf1cc4320 │ │ │ │ - blx 0x162844 │ │ │ │ - blx 0x15e400 │ │ │ │ + blx 0x16279c │ │ │ │ + blx 0x15e358 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r1 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ stceq 1, cr15, [r0], #-688 @ 0xfffffd50 │ │ │ │ - blx 0x932464 │ │ │ │ - b 0x1460818 │ │ │ │ - b 0x11617ec │ │ │ │ + blx 0x9323bc │ │ │ │ + b 0x1460770 │ │ │ │ + b 0x1161744 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andsmi fp, sl, r0, lsl r5 │ │ │ │ @ instruction: 0xf1a49c02 │ │ │ │ @ instruction: 0xf1c40c20 │ │ │ │ - blx 0x16508c │ │ │ │ - blx 0x9a0840 │ │ │ │ - b 0x13e104c │ │ │ │ + blx 0x164fe4 │ │ │ │ + blx 0x9a0798 │ │ │ │ + b 0x13e0fa4 │ │ │ │ adcmi r0, r3, lr, lsl #24 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, r3, r0, lsr #20 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ - blx 0x9324b4 │ │ │ │ - b 0x11a0868 │ │ │ │ + blx 0x93240c │ │ │ │ + b 0x11a07c0 │ │ │ │ tstmi r9, #12, 6 @ 0x30000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf0014308 │ │ │ │ svclt 0x000c4100 │ │ │ │ andcs r2, r0, r1 │ │ │ │ addvc lr, r0, r1, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ tstpcc r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x10e372 │ │ │ │ - blx 0xfe99d876 │ │ │ │ + blx 0x10e2ca │ │ │ │ + blx 0xfe99d7ce │ │ │ │ strmi r3, [r1], #-257 @ 0xfffffeff │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ streq fp, [r0], #-642 @ 0xfffffd7e │ │ │ │ @ instruction: 0xf04f1883 │ │ │ │ @ instruction: 0xf1410100 │ │ │ │ ldreq r0, [r8], #-256 @ 0xffffff00 │ │ │ │ stmne r0, {r0, r3, sl} │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10e28b4 │ │ │ │ + b 0x10e280c │ │ │ │ streq r4, [r0], #-272 @ 0xfffffef0 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrbmi r4, [r0, -r1, lsl #12]! │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ mvnseq pc, #0 │ │ │ │ @@ -148849,190 +148807,190 @@ │ │ │ │ movweq pc, #322 @ 0x142 @ │ │ │ │ rscseq pc, pc, #1 │ │ │ │ andeq lr, ip, r0, lsl fp │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ @ instruction: 0xf1431880 │ │ │ │ vsubw.u8 q8, , d0 │ │ │ │ - bl 0x4b210c │ │ │ │ + bl 0x4b2064 │ │ │ │ @ instruction: 0xf143000c │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfa7e │ │ │ │ + blx 0x1df9d6 │ │ │ │ @ instruction: 0x4c11ea4f │ │ │ │ - bl 0x58e31c │ │ │ │ + bl 0x58e274 │ │ │ │ @ instruction: 0xf04f030c │ │ │ │ - b 0x1462118 │ │ │ │ - bl 0x113195c │ │ │ │ + b 0x1462070 │ │ │ │ + bl 0x11318b4 │ │ │ │ addlt r0, sl, #512 @ 0x200 │ │ │ │ @ instruction: 0xf14c1818 │ │ │ │ stmne r0, {r8} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf04f1840 │ │ │ │ mrsmi r0, (UNDEF: 89) │ │ │ │ svclt 0x00004770 │ │ │ │ vldmiacc r0, {s28-s106} │ │ │ │ bicne pc, r0, #192, 6 │ │ │ │ stceq 0, cr15, [r2], {12} │ │ │ │ - b 0x1164e5c │ │ │ │ + b 0x1164db4 │ │ │ │ @ instruction: 0xf002030c │ │ │ │ svceq 0x00000204 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ stmiaeq sl, {r3}^ │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ - beq 0xfe2a21ac │ │ │ │ + beq 0xfe2a2104 │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ mcrreq 0, 2, r0, sl, cr0 │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ cdpeq 2, 0, cr0, cr8, cr0, {2} │ │ │ │ @ instruction: 0xf0004313 │ │ │ │ tstmi r8, #128 @ 0x80 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf3c00f82 │ │ │ │ @ instruction: 0xf00233c0 │ │ │ │ - bleq 0x13219a4 │ │ │ │ + bleq 0x13218fc │ │ │ │ @ instruction: 0xf0024303 │ │ │ │ stceq 2, cr0, [r9, #-16] │ │ │ │ @ instruction: 0xf0014313 │ │ │ │ tstmi r8, #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf0010f89 │ │ │ │ - b 0x10e1dc4 │ │ │ │ + b 0x10e1d1c │ │ │ │ ldrdcs r7, [r0, -r0] │ │ │ │ svclt 0x00004770 │ │ │ │ ldceq 4, cr11, [r1], {16} │ │ │ │ streq r9, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf500b292 │ │ │ │ rscmi r5, r1, r0, lsl #25 │ │ │ │ vhadd.u32 q10, , q9 │ │ │ │ - b 0x10e1e18 │ │ │ │ + b 0x10e1d70 │ │ │ │ ldceq 0, cr0, [r9], {2} │ │ │ │ streq fp, [r9], #-667 @ 0xfffffd65 │ │ │ │ rscmi r0, r3, r2, lsl #24 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vhadd.u32 q10, , │ │ │ │ - beq 0x161e30 │ │ │ │ + beq 0x161d88 │ │ │ │ orreq pc, r0, #3 │ │ │ │ andeq r4, sl, #1275068416 @ 0x4c000000 │ │ │ │ andeq pc, r0, #33554432 @ 0x2000000 │ │ │ │ - b 0x1164a34 │ │ │ │ + b 0x116498c │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e454 │ │ │ │ - b 0x149e438 │ │ │ │ - b 0x116637c │ │ │ │ + blx 0xfed4e3ac │ │ │ │ + b 0x149e390 │ │ │ │ + b 0x11662d4 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x117223c │ │ │ │ + b 0x1172194 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfbc4 │ │ │ │ + blmi 0x1dfb1c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x938c64 │ │ │ │ - blx 0x99da6c │ │ │ │ - blx 0xfecdde70 │ │ │ │ + blx 0x938bbc │ │ │ │ + blx 0x99d9c4 │ │ │ │ + blx 0xfecdddc8 │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x1123ff4 │ │ │ │ + b 0x1123f4c │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ eoreq pc, r0, r1, lsr #3 │ │ │ │ - blx 0x171dd4 │ │ │ │ - blx 0x9a12e8 │ │ │ │ - b 0x115dab4 │ │ │ │ + blx 0x171d2c │ │ │ │ + blx 0x9a1240 │ │ │ │ + b 0x115da0c │ │ │ │ movwmi r0, #8718 @ 0x220e │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfc56 │ │ │ │ + blx 0x1dfbae │ │ │ │ addslt fp, r9, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf36f9c01 │ │ │ │ @ instruction: 0xf500030f │ │ │ │ adcmi r5, r1, r0, lsl #25 │ │ │ │ addlt r4, r9, #163 @ 0xa3 │ │ │ │ stceq 3, cr4, [fp], {25} │ │ │ │ vqsub.u32 d27, d31, d3 │ │ │ │ - blx 0x16233c │ │ │ │ - blx 0x15e714 │ │ │ │ + blx 0x162294 │ │ │ │ + blx 0x15e66c │ │ │ │ vhadd.u32 d31, d3, d4 │ │ │ │ - b 0x1461b48 │ │ │ │ - b 0x146a750 │ │ │ │ + b 0x1461aa0 │ │ │ │ + b 0x146a6a8 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x116291c │ │ │ │ - b 0x1462728 │ │ │ │ + b 0x1162874 │ │ │ │ + b 0x1462680 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162328 │ │ │ │ + b 0x1162280 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e578 │ │ │ │ - b 0x149e55c │ │ │ │ - b 0x11664a0 │ │ │ │ + blx 0xfed4e4d0 │ │ │ │ + b 0x149e4b4 │ │ │ │ + b 0x11663f8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172360 │ │ │ │ + b 0x11722b8 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfce8 │ │ │ │ + blmi 0x1dfc40 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5009900 │ │ │ │ - blx 0x138d88 │ │ │ │ - blx 0x19db90 │ │ │ │ - blx 0xfecddf94 │ │ │ │ + blx 0x138ce0 │ │ │ │ + blx 0x19dae8 │ │ │ │ + blx 0xfecddeec │ │ │ │ @ instruction: 0xf001f380 │ │ │ │ ldmdbeq fp, {r9, lr}^ │ │ │ │ addcc lr, r3, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ @ instruction: 0xf381fab1 │ │ │ │ - b 0x1124118 │ │ │ │ + b 0x1124070 │ │ │ │ @ instruction: 0xf8cc7283 │ │ │ │ andcs r2, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcls 4, cr11, [r1], {16} │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf104fa03 │ │ │ │ @@ -149042,94 +149000,94 @@ │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf004fa02 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ andeq lr, r1, #80, 20 @ 0x50000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ strcs fp, [r1], #-3852 @ 0xfffff0f4 │ │ │ │ - b 0x112abf4 │ │ │ │ + b 0x112ab4c │ │ │ │ @ instruction: 0xf8c37284 │ │ │ │ @ instruction: 0xf85d20ec │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf500b410 │ │ │ │ stcls 12, cr5, [r1], {128} @ 0x80 │ │ │ │ andslt fp, r0, #-1879048191 @ 0x90000001 │ │ │ │ ldrne r1, [r2], #-1051 @ 0xfffffbe5 │ │ │ │ rscmi r4, r0, r1, ror #1 │ │ │ │ addlt r4, r9, #227 @ 0xe3 │ │ │ │ addlt r4, r0, #226 @ 0xe2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ - b 0x1464c5c │ │ │ │ - b 0x1472474 │ │ │ │ + b 0x1464bb4 │ │ │ │ + b 0x14723cc │ │ │ │ vst2.8 {d2-d5}, [r2 :64], r0 │ │ │ │ @ instruction: 0xf0034200 │ │ │ │ - b 0x1162a40 │ │ │ │ - b 0x146284c │ │ │ │ + b 0x1162998 │ │ │ │ + b 0x14627a4 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x116244c │ │ │ │ + b 0x11623a4 │ │ │ │ addlt r0, r2, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e69c │ │ │ │ - b 0x149e680 │ │ │ │ - b 0x11665c4 │ │ │ │ + blx 0xfed4e5f4 │ │ │ │ + b 0x149e5d8 │ │ │ │ + b 0x116651c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172484 │ │ │ │ + b 0x11723dc │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ - blmi 0x1dfe0c │ │ │ │ + blmi 0x1dfd64 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0x148f0e8 │ │ │ │ + b 0x148f040 │ │ │ │ stcls 14, cr7, [r2], {226} @ 0xe2 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0xf1c417d8 │ │ │ │ rscmi r0, r2, r0, lsr #2 │ │ │ │ @ instruction: 0xf101fa0e │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0xc22144 │ │ │ │ + blx 0xc2209c │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ @ instruction: 0xf104fa23 │ │ │ │ msreq CPSR_, #196, 2 @ 0x31 │ │ │ │ - b 0x1470d54 │ │ │ │ - blx 0xb5520 │ │ │ │ + b 0x1470cac │ │ │ │ + blx 0xb5478 │ │ │ │ vst2.8 {d15-d18}, [lr], r3 │ │ │ │ - blx 0x8b54e0 │ │ │ │ + blx 0x8b5438 │ │ │ │ tstpmi r9, #4, 8 @ p-variant is OBSOLETE @ 0x4000000 │ │ │ │ @ instruction: 0xf082fab2 │ │ │ │ - blx 0xfecf2970 │ │ │ │ + blx 0xfecf28c8 │ │ │ │ @ instruction: 0xf001f481 │ │ │ │ stmdbeq r0, {r8, r9, lr}^ │ │ │ │ - b 0x1164288 │ │ │ │ + b 0x11641e0 │ │ │ │ ldrmi r3, [r0], -r0, lsl #7 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ orrvc lr, r4, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ @ instruction: 0xf1c19900 │ │ │ │ sbcmi r0, sl, r0, lsr #24 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], #-708 @ 0xfffffd3c │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - blx 0x1191a90 │ │ │ │ + blx 0x11919e8 │ │ │ │ @ instruction: 0xf003fc0c │ │ │ │ svclt 0x00584300 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ andeq lr, r1, r2, asr sl │ │ │ │ svclt 0x000c4610 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ @@ -149138,81 +149096,81 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vmls.i32 d25, d15, d3 │ │ │ │ @ instruction: 0xf500020f │ │ │ │ @ instruction: 0xf1c15c80 │ │ │ │ - blx 0x8631b4 │ │ │ │ - blx 0x9e1784 │ │ │ │ + blx 0x86310c │ │ │ │ + blx 0x9e16dc │ │ │ │ vhadd.u32 d31, d15, d1 │ │ │ │ adcmi r0, ip, pc, lsl #6 │ │ │ │ - blx 0x932994 │ │ │ │ + blx 0x9328ec │ │ │ │ adcmi pc, sl, r1 │ │ │ │ - blx 0xc329cc │ │ │ │ - blx 0x45e594 │ │ │ │ - blx 0x9a15a8 │ │ │ │ - b 0x115e19c │ │ │ │ + blx 0xc32924 │ │ │ │ + blx 0x45e4ec │ │ │ │ + blx 0x9a1500 │ │ │ │ + b 0x115e0f4 │ │ │ │ adcmi r0, fp, lr, lsl #4 │ │ │ │ andeq pc, pc, r4, ror #6 │ │ │ │ - beq 0x172a08 │ │ │ │ + beq 0x172960 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {0} @ │ │ │ │ tstpeq pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ orreq pc, r0, #3 │ │ │ │ mcr2 10, 4, pc, cr14, cr14, {5} @ │ │ │ │ - b 0x1464de0 │ │ │ │ + b 0x1464d38 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x14725c0 │ │ │ │ - b 0x116adc8 │ │ │ │ - b 0x14629d0 │ │ │ │ - b 0x147260c │ │ │ │ + b 0x1472518 │ │ │ │ + b 0x116ad20 │ │ │ │ + b 0x1462928 │ │ │ │ + b 0x1472564 │ │ │ │ @ instruction: 0xf4041e5e │ │ │ │ - b 0x1462dd4 │ │ │ │ - b 0x11725e0 │ │ │ │ - blx 0xfed229ec │ │ │ │ - b 0x119e7e8 │ │ │ │ - b 0x1466c1c │ │ │ │ - b 0x1166730 │ │ │ │ + b 0x1462d2c │ │ │ │ + b 0x1172538 │ │ │ │ + blx 0xfed22944 │ │ │ │ + b 0x119e740 │ │ │ │ + b 0x1466b74 │ │ │ │ + b 0x1166688 │ │ │ │ addlt r3, sl, #134217730 @ 0x8000002 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrpl lr, r2, #274432 @ 0x43000 │ │ │ │ andmi pc, r0, #1 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ - b 0x116a608 │ │ │ │ + b 0x116a560 │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf500b500 │ │ │ │ stmdbls r1, {r7, sl, fp, ip, lr} │ │ │ │ cdpeq 1, 2, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ vpmax.s8 d15, d14, d2 │ │ │ │ - blx 0x972a70 │ │ │ │ - blx 0x19e238 │ │ │ │ - blx 0xfecdea70 │ │ │ │ + blx 0x9729c8 │ │ │ │ + blx 0x19e190 │ │ │ │ + blx 0xfecde9c8 │ │ │ │ tstpmi r9, #128, 28 @ p-variant is OBSOLETE @ 0x800 │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ @ instruction: 0xf281fab1 │ │ │ │ movwmi pc, #1 @ │ │ │ │ orrcc lr, lr, #274432 @ 0x43000 │ │ │ │ vnmlami.f32 s28, s0, s30 │ │ │ │ vst2.16 {d0,d2}, [lr :64], r2 │ │ │ │ - b 0x1175658 │ │ │ │ - b 0x1162a94 │ │ │ │ + b 0x11755b0 │ │ │ │ + b 0x11629ec │ │ │ │ @ instruction: 0xf8cc7382 │ │ │ │ andcs r3, r0, #236 @ 0xec │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stmdbls r5, {r7, sl, ip, lr} │ │ │ │ - ldceq 0, cr15, [pc], #-4 @ 0xa1e78 │ │ │ │ + ldceq 0, cr15, [pc], #-4 @ 0xa1dd0 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ cdpeq 1, 0, cr15, cr0, cr12, {6} │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ cdpeq 0, 3, cr15, cr15, cr14, {0} │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ streq pc, [r0, -lr, lsr #3]! │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -149225,338 +149183,338 @@ │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ @ instruction: 0xf00efa02 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0012200 │ │ │ │ - b 0x13b2ad0 │ │ │ │ - b 0x1164eec │ │ │ │ + b 0x13b2a28 │ │ │ │ + b 0x1164e44 │ │ │ │ @ instruction: 0xf8c47382 │ │ │ │ - b 0x13ae28c │ │ │ │ - b 0x13a4ef4 │ │ │ │ + b 0x13ae1e4 │ │ │ │ + b 0x13a4e4c │ │ │ │ andcs r0, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ @ instruction: 0xf500b5f0 │ │ │ │ stcls 12, cr5, [r5], {128} @ 0x80 │ │ │ │ teqpeq r0, r4 @ p-variant is OBSOLETE │ │ │ │ - b 0x146237c │ │ │ │ + b 0x14622d4 │ │ │ │ @ instruction: 0xf0000e84 │ │ │ │ @ instruction: 0xf00e0030 │ │ │ │ @ instruction: 0xf1c00e30 │ │ │ │ @ instruction: 0xf1a00720 │ │ │ │ - blx 0x923390 │ │ │ │ + blx 0x9232e8 │ │ │ │ @ instruction: 0xf1cef000 │ │ │ │ - blx 0x163798 │ │ │ │ + blx 0x1636f0 │ │ │ │ stmiaeq r4!, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf505fa23 │ │ │ │ @ instruction: 0x43284338 │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ @ instruction: 0xf606fa03 │ │ │ │ ldrteq pc, [r0], #-4 @ │ │ │ │ vseleq.f32 s30, s28, s5 │ │ │ │ - blx 0x98e938 │ │ │ │ - b 0x145f350 │ │ │ │ - b 0x1425758 │ │ │ │ + blx 0x98e890 │ │ │ │ + b 0x145f2a8 │ │ │ │ + b 0x14256b0 │ │ │ │ @ instruction: 0xf1a10e05 │ │ │ │ - b 0x10a33c8 │ │ │ │ + b 0x10a3320 │ │ │ │ @ instruction: 0xf1c1400e │ │ │ │ - blx 0x9257d0 │ │ │ │ - blx 0x19e358 │ │ │ │ - blx 0x9a1790 │ │ │ │ - b 0x111f370 │ │ │ │ + blx 0x925728 │ │ │ │ + blx 0x19e2b0 │ │ │ │ + blx 0x9a16e8 │ │ │ │ + b 0x111f2c8 │ │ │ │ @ instruction: 0x4329010e │ │ │ │ streq pc, [r0, #-452]! @ 0xfffffe3c │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ - blx 0x1722f4 │ │ │ │ + blx 0x17224c │ │ │ │ addlt pc, r9, #20971520 @ 0x1400000 │ │ │ │ vseleq.f32 s30, s28, s7 │ │ │ │ - b 0x1132c20 │ │ │ │ - beq 0x1627b4 │ │ │ │ + b 0x1132b78 │ │ │ │ + beq 0x16270c │ │ │ │ orreq pc, r0, #3 │ │ │ │ - b 0x110e994 │ │ │ │ - blx 0xfedb2390 │ │ │ │ + b 0x110e8ec │ │ │ │ + blx 0xfedb22e8 │ │ │ │ stceq 4, cr15, [sl], {132} @ 0x84 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ andmi pc, r0, #33554432 @ 0x2000000 │ │ │ │ vmlscs.f32 s28, s2, s30 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andsmi lr, r0, #323584 @ 0x4f000 │ │ │ │ ldrbne lr, [r4], #-2639 @ 0xfffff5b1 │ │ │ │ cdpeq 4, 0, cr15, cr0, cr14, {0} │ │ │ │ andmi lr, r2, #323584 @ 0x4f000 │ │ │ │ movweq lr, #59971 @ 0xea43 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ orrne lr, r4, #274432 @ 0x43000 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ - blx 0xfed4e9ec │ │ │ │ - b 0x149e9d0 │ │ │ │ - b 0x1166914 │ │ │ │ + blx 0xfed4e944 │ │ │ │ + b 0x149e928 │ │ │ │ + b 0x116686c │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x11727d4 │ │ │ │ + b 0x117272c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - b 0x148f434 │ │ │ │ + b 0x148f38c │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x1463074 │ │ │ │ + b 0x1462fcc │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a48b4 │ │ │ │ + b 0x10a480c │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f3228 │ │ │ │ + b 0x10f3180 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f5e30 │ │ │ │ - b 0x1462448 │ │ │ │ - b 0x10e6c7c │ │ │ │ - b 0x1462448 │ │ │ │ + b 0x10f5d88 │ │ │ │ + b 0x14623a0 │ │ │ │ + b 0x10e6bd4 │ │ │ │ + b 0x14623a0 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162c6c │ │ │ │ - b 0x1462c58 │ │ │ │ + b 0x1162bc4 │ │ │ │ + b 0x1462bb0 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117a858 │ │ │ │ - b 0x1462c64 │ │ │ │ + b 0x117a7b0 │ │ │ │ + b 0x1462bbc │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172864 │ │ │ │ - b 0x1462c70 │ │ │ │ + b 0x11727bc │ │ │ │ + b 0x1462bc8 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116a870 │ │ │ │ - b 0x1462c7c │ │ │ │ + b 0x116a7c8 │ │ │ │ + b 0x1462bd4 │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x116287c │ │ │ │ - b 0x1462c88 │ │ │ │ + b 0x11627d4 │ │ │ │ + b 0x1462be0 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117a888 │ │ │ │ + b 0x117a7e0 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22c8c │ │ │ │ - b 0x149ea9c │ │ │ │ - b 0x11669e0 │ │ │ │ + blx 0xfed22be4 │ │ │ │ + b 0x149e9f4 │ │ │ │ + b 0x1166938 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1175eb0 │ │ │ │ + b 0x1175e08 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x1165edc │ │ │ │ + b 0x1165e34 │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x116591c │ │ │ │ + b 0x1165874 │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x11728f4 │ │ │ │ + b 0x117284c │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148d2c │ │ │ │ + beq 0x148c84 │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862d3c │ │ │ │ - b 0x1135984 │ │ │ │ + b 0x1862c94 │ │ │ │ + b 0x11358dc │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4eb90 │ │ │ │ - b 0x149eb74 │ │ │ │ - b 0x1166ab8 │ │ │ │ + blx 0xfed4eae8 │ │ │ │ + b 0x149eacc │ │ │ │ + b 0x1166a10 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172978 │ │ │ │ + b 0x11728d0 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e030e │ │ │ │ - blx 0xfed4f59c │ │ │ │ + blx 0x1e0266 │ │ │ │ + blx 0xfed4f4f4 │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x11739f0 │ │ │ │ - b 0x146efec │ │ │ │ - blx 0xfecf5a00 │ │ │ │ + b 0x1173948 │ │ │ │ + b 0x146ef44 │ │ │ │ + blx 0xfecf5958 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x11759c0 │ │ │ │ + b 0x1175918 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e034e │ │ │ │ - b 0x148f61c │ │ │ │ + blx 0x1e02a6 │ │ │ │ + b 0x148f574 │ │ │ │ @ instruction: 0xf5002e12 │ │ │ │ ldmib sp, {r7, sl, fp, ip, lr}^ │ │ │ │ @ instruction: 0xf0024102 │ │ │ │ vst4. {d0-d3}, [lr :256] │ │ │ │ tstmi r0, #-268435449 @ 0xf0000007 │ │ │ │ - b 0x146325c │ │ │ │ + b 0x14631b4 │ │ │ │ ldceq 14, cr4, [fp], {17} │ │ │ │ rsbseq pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r0, #150994944 @ 0x9000000 │ │ │ │ rsbseq pc, pc, #16777216 @ 0x1000000 │ │ │ │ mvnseq pc, r4 │ │ │ │ - b 0x10a4a9c │ │ │ │ + b 0x10a49f4 │ │ │ │ vst4.8 {d6-d9}, [r4], r3 │ │ │ │ - b 0x10f3410 │ │ │ │ + b 0x10f3368 │ │ │ │ @ instruction: 0xf410610e │ │ │ │ - b 0x10f6018 │ │ │ │ - b 0x1462630 │ │ │ │ - b 0x10e6e64 │ │ │ │ - b 0x1462630 │ │ │ │ + b 0x10f5f70 │ │ │ │ + b 0x1462588 │ │ │ │ + b 0x10e6dbc │ │ │ │ + b 0x1462588 │ │ │ │ @ instruction: 0xf0022210 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ - b 0x1162e54 │ │ │ │ - b 0x1462e40 │ │ │ │ + b 0x1162dac │ │ │ │ + b 0x1462d98 │ │ │ │ vst1.8 {d3-d6}, [r2 :64], r0 │ │ │ │ - b 0x117aa40 │ │ │ │ - b 0x1462e4c │ │ │ │ + b 0x117a998 │ │ │ │ + b 0x1462da4 │ │ │ │ vst1.8 {d4-d7}, [r2 :64], r0 │ │ │ │ - b 0x1172a4c │ │ │ │ - b 0x1462e58 │ │ │ │ + b 0x11729a4 │ │ │ │ + b 0x1462db0 │ │ │ │ vst1.8 {d3-d6}, [r2], r1 │ │ │ │ - b 0x116aa58 │ │ │ │ - b 0x1462e64 │ │ │ │ + b 0x116a9b0 │ │ │ │ + b 0x1462dbc │ │ │ │ vst1.8 {d2-d5}, [r2], r1 │ │ │ │ - b 0x1162a64 │ │ │ │ - b 0x1462e70 │ │ │ │ + b 0x11629bc │ │ │ │ + b 0x1462dc8 │ │ │ │ @ instruction: 0xf0021201 │ │ │ │ - b 0x117aa70 │ │ │ │ + b 0x117a9c8 │ │ │ │ @ instruction: 0xf0000302 │ │ │ │ - blx 0xfed22e74 │ │ │ │ - b 0x149ec84 │ │ │ │ - b 0x1166bc8 │ │ │ │ + blx 0xfed22dcc │ │ │ │ + b 0x149ebdc │ │ │ │ + b 0x1166b20 │ │ │ │ svclt 0x000c0382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svceq 0x007ff410 │ │ │ │ orrne lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf0102200 │ │ │ │ - b 0x1176098 │ │ │ │ + b 0x1175ff0 │ │ │ │ svclt 0x000c2382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ svcmi 0x007ff411 │ │ │ │ orrcc lr, r2, #274432 @ 0x43000 │ │ │ │ rscseq pc, pc, #1 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ subsne lr, r2, #323584 @ 0x4f000 │ │ │ │ orrmi lr, r2, #274432 @ 0x43000 │ │ │ │ andcs fp, r1, #12, 30 @ 0x30 │ │ │ │ @ instruction: 0xf4112200 │ │ │ │ - b 0x11660c4 │ │ │ │ + b 0x116601c │ │ │ │ svclt 0x000c5382 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ - b 0x1165b04 │ │ │ │ + b 0x1165a5c │ │ │ │ @ instruction: 0xf0016382 │ │ │ │ - b 0x1172adc │ │ │ │ + b 0x1172a34 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ addslt fp, r2, #0, 10 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ @ instruction: 0x1004f8bd │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ - beq 0x148f14 │ │ │ │ + beq 0x148e6c │ │ │ │ addeq pc, r0, #2 │ │ │ │ tstmi r3, r1, asr #20 │ │ │ │ @ instruction: 0xf4030c03 │ │ │ │ tstmi sl, #0, 6 │ │ │ │ vst1.8 {d0-d3}, [r3], fp │ │ │ │ - b 0x1862f24 │ │ │ │ - b 0x1135b6c │ │ │ │ + b 0x1862e7c │ │ │ │ + b 0x1135ac4 │ │ │ │ addlt r0, r3, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ addne lr, r3, #270336 @ 0x42000 │ │ │ │ tstmi r0, #323584 @ 0x4f000 │ │ │ │ movwmi lr, #14927 @ 0x3a4f │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ cmpne r3, #323584 @ 0x4f000 │ │ │ │ orrcc lr, r3, #270336 @ 0x42000 │ │ │ │ - blx 0xfed4ed78 │ │ │ │ - b 0x149ed5c │ │ │ │ - b 0x1166ca0 │ │ │ │ + blx 0xfed4ecd0 │ │ │ │ + b 0x149ecb4 │ │ │ │ + b 0x1166bf8 │ │ │ │ @ instruction: 0xf0015382 │ │ │ │ - b 0x1172b60 │ │ │ │ + b 0x1172ab8 │ │ │ │ svclt 0x000c0302 │ │ │ │ andcs r2, r0, #268435456 @ 0x10000000 │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1e04f6 │ │ │ │ - blx 0xfed4f784 │ │ │ │ + blx 0x1e044e │ │ │ │ + blx 0xfed4f6dc │ │ │ │ stmdbls r1, {r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ vnmlane.f32 s29, s28, s30 │ │ │ │ stcpl 5, cr15, [r0], {0} │ │ │ │ movwmi pc, #1 @ │ │ │ │ - b 0x1173bd8 │ │ │ │ - b 0x146f1d4 │ │ │ │ - blx 0xfecf5be8 │ │ │ │ + b 0x1173b30 │ │ │ │ + b 0x146f12c │ │ │ │ + blx 0xfecf5b40 │ │ │ │ vst1.32 {d15-d18}, [lr], r1 │ │ │ │ - b 0x1175ba8 │ │ │ │ + b 0x1175b00 │ │ │ │ ldmdbeq r2, {r1, r2, r3, r8, r9}^ │ │ │ │ orrvc lr, r2, #274432 @ 0x43000 │ │ │ │ rsccc pc, ip, ip, asr #17 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1e0536 │ │ │ │ + blx 0x1e048e │ │ │ │ vqdmulh.s d15, d2, d3 │ │ │ │ - bl 0x10e8408 │ │ │ │ + bl 0x10e8360 │ │ │ │ andcs r7, r0, #-2147483592 @ 0x80000038 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ @ instruction: 0x4c12ea4f │ │ │ │ - blx 0xff3a544a │ │ │ │ + blx 0xff3a53a2 │ │ │ │ andcs r0, r0, #-1073741792 @ 0xc0000020 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ orreq pc, r3, r2, asr #23 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addeq lr, r1, #0, 22 │ │ │ │ @@ -149617,93 +149575,93 @@ │ │ │ │ svceq 0x0001f013 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ @ instruction: 0xf8d04278 │ │ │ │ @ instruction: 0xf8d04208 │ │ │ │ @ instruction: 0xf8d03210 │ │ │ │ @ instruction: 0xf0031220 │ │ │ │ @ instruction: 0xf8904300 │ │ │ │ - b 0x119aa24 │ │ │ │ + b 0x119a97c │ │ │ │ @ instruction: 0xf8d07344 │ │ │ │ - b 0x1172d58 │ │ │ │ + b 0x1172cb0 │ │ │ │ @ instruction: 0xf8d063c4 │ │ │ │ - b 0x1172d70 │ │ │ │ + b 0x1172cc8 │ │ │ │ @ instruction: 0xf8d04304 │ │ │ │ @ instruction: 0x43234c40 │ │ │ │ andmi pc, ip, #208, 16 @ 0xd00000 │ │ │ │ andseq pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ stcpl 0, cr15, [r0], {12} │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 10, cr15, [r0], {176} @ 0xb0 @ │ │ │ │ andvs lr, lr, r3, asr #20 │ │ │ │ vmlsvs.f32 s29, s2, s30 │ │ │ │ @ instruction: 0xf00e020b │ │ │ │ vst4. {d6,d8,d10,d12}, [r3], r0 │ │ │ │ movwmi r4, #33660 @ 0x837c │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - b 0x10b319c │ │ │ │ + b 0x10b30f4 │ │ │ │ andsmi r7, r0, ip, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9764 │ │ │ │ + bl 0xfebf96bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ rsbcs r0, sp, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000fc77 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9790 │ │ │ │ + bl 0xfebf96e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x122a5c │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ + blmi 0x1229b4 │ │ │ │ andls r2, r0, r3, ror r2 │ │ │ │ stc2l 1, cr15, [r4], #-608 @ 0xfffffda0 │ │ │ │ - eorseq r9, r3, r0, asr #24 │ │ │ │ + eorseq r9, r3, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97b8 │ │ │ │ + bl 0xfebf9710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x122a84 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ + blmi 0x1229dc │ │ │ │ andls r2, r0, r9, ror r2 │ │ │ │ mrrc2 1, 9, pc, r0, cr8 @ │ │ │ │ - eorseq r9, r3, r4, asr ip │ │ │ │ + eorseq r9, r3, r4, lsl #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf97e0 │ │ │ │ + bl 0xfebf9738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x122aac │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ + blmi 0x122a04 │ │ │ │ andls r2, r0, pc, ror r2 │ │ │ │ ldc2 1, cr15, [ip], #-608 @ 0xfffffda0 │ │ │ │ - eorseq r9, r3, r4, ror ip │ │ │ │ + eorseq r9, r3, r4, lsr #23 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9808 │ │ │ │ + bl 0xfebf9760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vaddw.s8 q11, q8, d28 │ │ │ │ - blmi 0x122ad4 │ │ │ │ + vsra.s64 , q6, #64 │ │ │ │ + blmi 0x122a2c │ │ │ │ andls r2, r0, r5, lsl #5 │ │ │ │ stc2 1, cr15, [r8], #-608 @ 0xfffffda0 │ │ │ │ - eorseq r9, r3, r8, lsl #25 │ │ │ │ + ldrhteq r9, [r3], -r8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ ldrbmi r2, [r0, -r0, asr #32]! │ │ │ │ @ instruction: 0xf8d0401a │ │ │ │ addsmi r3, r9, #88, 24 @ 0x5800 │ │ │ │ @ instruction: 0xb12ad00c │ │ │ │ eorsvs pc, pc, r0, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -149713,23 +149671,23 @@ │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ movwcs fp, #331 @ 0x14b │ │ │ │ svclt 0x000c429a │ │ │ │ @ instruction: 0xf6003034 │ │ │ │ smlattcs r0, r8, r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bl 0xb4430 │ │ │ │ + bl 0xb4388 │ │ │ │ @ instruction: 0xf8910181 │ │ │ │ vmull.u8 , d3, d4 │ │ │ │ strb r0, [pc, r0, asr #6]! │ │ │ │ tstle r7, r3, lsl #14 │ │ │ │ stmdacs r5, {r8, fp} │ │ │ │ ldm pc, {r2, r5, fp, ip, lr, pc}^ @ │ │ │ │ - blne 0x19e68c │ │ │ │ - bleq 0x36b2dc │ │ │ │ + blne 0x19e5e4 │ │ │ │ + bleq 0x36b234 │ │ │ │ rscsvc pc, pc, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rsbsmi pc, r0, pc, asr #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -149739,43 +149697,43 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ rscsvc pc, r0, pc, asr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf98d8 │ │ │ │ + bl 0xfebf9830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vrsra.s64 d20, d12, #64 │ │ │ │ + vqdmlal.s , d16, d0[3] │ │ │ │ @ instruction: 0xf6440333 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ eorscs r0, r8, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1989000 │ │ │ │ svclt 0x0000fbbd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebf9904 │ │ │ │ + bl 0xfebf985c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r5, [r4], -r0, lsr #4 │ │ │ │ stcvs 8, cr15, [r4], #832 @ 0x340 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x072bffb1 │ │ │ │ @ instruction: 0xf1a5d107 │ │ │ │ - blx 0xfede3c64 │ │ │ │ + blx 0xfede3bbc │ │ │ │ stmdbeq sp!, {r0, r2, r7, r8, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8c4012d │ │ │ │ @ instruction: 0xf4165220 │ │ │ │ andsle r0, pc, pc, ror pc @ │ │ │ │ smlabtmi r3, r6, r3, pc @ │ │ │ │ andpl pc, r3, #402653187 @ 0x18000003 │ │ │ │ svclt 0x00942908 │ │ │ │ cmnpmi pc, #0, 8 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x2b3f54 │ │ │ │ + bcs 0x2b3eac │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ svceq 0x00f0f010 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ strbeq sp, [r9], #-6 │ │ │ │ msrcs SPSR_, r1, lsl #8 │ │ │ │ vst4.16 {d4-d7}, [r1 :64], r9 │ │ │ │ submi r2, fp, r0, ror r1 │ │ │ │ @@ -149785,40 +149743,40 @@ │ │ │ │ stccc 8, cr15, [r4], #784 @ 0x310 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfebf9990 │ │ │ │ + bl 0xfebf98e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r2, [r3], -r4, lsr #25 │ │ │ │ @ instruction: 0xf412b083 │ │ │ │ addslt r2, r0, #112, 30 @ 0x1c0 │ │ │ │ stcne 8, cr15, [r0], #844 @ 0x34c │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ @ instruction: 0xf41200ff │ │ │ │ svclt 0x00080f70 │ │ │ │ rsbsmi pc, pc, r0, asr #8 │ │ │ │ ldmdale lr, {r0, r1, r8, fp, sp} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr1, {6} │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x3bd630 │ │ │ │ + blx 0x3bd588 │ │ │ │ strbmi pc, [r2, #-3086]! @ 0xfffff3f2 @ │ │ │ │ addmi sp, sl, r5, lsl r8 │ │ │ │ stmdale sp, {r4, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf04fb38a │ │ │ │ @ instruction: 0xf1c23cff │ │ │ │ @ instruction: 0xf1a20140 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xba3068 │ │ │ │ - blx 0x3debf0 │ │ │ │ - b 0x1122028 │ │ │ │ - blx 0xba2c2c │ │ │ │ + blx 0xba2fc0 │ │ │ │ + blx 0x3deb48 │ │ │ │ + b 0x1121f80 │ │ │ │ + blx 0xba2b84 │ │ │ │ tstpmi r1, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf8d34008 │ │ │ │ ldreq r3, [sl, -r0, lsr #4] │ │ │ │ ldmdbeq fp, {r0, r3, r8, ip, lr, pc} │ │ │ │ stmdale r6!, {r0, r2, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ strcs r1, [r3, #-2309] @ 0xfffff6fb │ │ │ │ @@ -149836,27 +149794,27 @@ │ │ │ │ @ instruction: 0xf020e7dd │ │ │ │ streq r0, [r0], #-15 │ │ │ │ andlt r0, r3, r0, lsl #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ - orrsmi pc, ip, #76546048 @ 0x4900000 │ │ │ │ + biccc pc, ip, #76546048 @ 0x4900000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r2, r0, r8, lsr r2 │ │ │ │ - blx 0x15eed2 │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + blx 0x15ee2a │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscvs pc, r4, r4, asr #12 │ │ │ │ + andsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r1, #1024 @ 0x400 │ │ │ │ - mcrr2 1, 12, pc, r6, cr15 @ │ │ │ │ - eorseq r9, r3, ip, lsr #25 │ │ │ │ + mcrr2 1, 12, pc, r2, cr15 @ │ │ │ │ + ldrsbteq r9, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ ldrmi r4, [sl], sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4606 │ │ │ │ @@ -149865,43 +149823,43 @@ │ │ │ │ andmi r1, r2, r1, lsl r2 │ │ │ │ movweq pc, #16810 @ 0x41aa @ │ │ │ │ svclt 0x00182a00 │ │ │ │ stmdbeq r1, {r0, r3, r6, ip, sp, lr, pc} │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ strvc lr, [ip], #-2525 @ 0xfffff623 │ │ │ │ vmax.f32 d17, d10, d25 │ │ │ │ - vmull.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01af0 │ │ │ │ @ instruction: 0xf1a80a33 │ │ │ │ srsia sp, #4 │ │ │ │ @ instruction: 0xf04f9004 │ │ │ │ ldrmi r0, [r3], r0, lsl #16 │ │ │ │ @ instruction: 0xf8594699 │ │ │ │ - b 0xfe2724f8 │ │ │ │ + b 0xfe272450 │ │ │ │ @ instruction: 0xf8550c03 │ │ │ │ - bl 0x7b2500 │ │ │ │ + bl 0x7b2458 │ │ │ │ sbclt r0, r3, #768 @ 0x300 │ │ │ │ vmlseq.f64 d14, d8, d8 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svceq 0x0001f010 │ │ │ │ eorscs pc, r3, sl, asr r8 @ │ │ │ │ uhadd16mi fp, r4, r8 │ │ │ │ svccc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe173fc4 │ │ │ │ - b 0x3a594c │ │ │ │ - b 0xfe3a5928 │ │ │ │ + b 0xfe173f1c │ │ │ │ + b 0x3a58a4 │ │ │ │ + b 0xfe3a5880 │ │ │ │ andvs r0, fp, r3, lsl #6 │ │ │ │ @ instruction: 0xf8ddd1dd │ │ │ │ @ instruction: 0xf1b99004 │ │ │ │ andle r0, sl, r0, lsl #30 │ │ │ │ mrccc 8, 7, APSR_nzcv, cr8, cr6, {6} │ │ │ │ @ instruction: 0xf8c62100 │ │ │ │ @ instruction: 0xf0231efc │ │ │ │ - b 0x1173700 │ │ │ │ + b 0x1173658 │ │ │ │ @ instruction: 0xf8c67344 │ │ │ │ @ instruction: 0x46303ef8 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xe6d54ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -149918,57 +149876,57 @@ │ │ │ │ @ instruction: 0x46051fdd │ │ │ │ ldmibvc r4, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmeq r0, {r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0880076 │ │ │ │ tstls r1, r1, lsl #16 │ │ │ │ @ instruction: 0xf388fa5f │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0xf88b3018 │ │ │ │ @ instruction: 0x072a3fdd │ │ │ │ strbeq sp, [fp, r6, lsr #32]! │ │ │ │ strbmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd410 │ │ │ │ @ instruction: 0xf8d90c08 │ │ │ │ @ instruction: 0xf8d92008 │ │ │ │ @ instruction: 0xf8d9300c │ │ │ │ @ instruction: 0xf8d90000 │ │ │ │ stmia ip!, {r2, ip} │ │ │ │ - bge 0x122a1c │ │ │ │ + bge 0x122974 │ │ │ │ @ instruction: 0x3010f8b9 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf78d9900 │ │ │ │ - blx 0x1222428 │ │ │ │ + blx 0x12224d0 │ │ │ │ sbcslt pc, fp, #402653184 @ 0x18000000 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ eorcc pc, r4, r7, lsr r8 @ │ │ │ │ - b 0x972a44 │ │ │ │ + b 0x97299c │ │ │ │ movwmi r0, #13058 @ 0x3302 │ │ │ │ eorcc pc, r4, r7, lsr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r0, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdd │ │ │ │ - blmi 0x3623d8 │ │ │ │ - blls 0x27ca90 │ │ │ │ + blmi 0x362330 │ │ │ │ + blls 0x27c9e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ + svclt 0x0000fb37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi r4, [ip], -r3, lsl #13 │ │ │ │ addlt r4, r9, r7, lsr fp │ │ │ │ @@ -149980,77 +149938,77 @@ │ │ │ │ stmdbeq r4, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf04fb224 │ │ │ │ @ instruction: 0xf89b0a01 │ │ │ │ @ instruction: 0x46051fdf │ │ │ │ streq pc, [r0], r6, asr #7 │ │ │ │ @ instruction: 0xf0860064 │ │ │ │ @ instruction: 0xf60b0601 │ │ │ │ - blx 0x3409ec │ │ │ │ + blx 0x340944 │ │ │ │ tstpls r1, r4, lsl #20 @ p-variant is OBSOLETE │ │ │ │ movwls fp, #755 @ 0x2f3 │ │ │ │ vcgt.s8 d18, d10, d0 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0x461c0633 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ svccc 0x00dff88b │ │ │ │ andsle r0, pc, fp, lsr #14 │ │ │ │ svceq 0x000aea15 │ │ │ │ shadd16mi fp, sl, r8 │ │ │ │ @ instruction: 0xf10dd10b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x122b1c │ │ │ │ + bge 0x122a74 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ stmdbls r0, {r2, r5} │ │ │ │ - stc2l 7, cr15, [r4, #-564] @ 0xfffffdcc │ │ │ │ + ldc2 7, cr15, [r8, #564] @ 0x234 │ │ │ │ @ instruction: 0xf856b2eb │ │ │ │ @ instruction: 0xf8582033 │ │ │ │ subsmi r3, r8, r4, lsr #32 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ eoreq pc, r4, r8, asr #16 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ stmdbls r1, {r3, r4, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88b4658 │ │ │ │ @ instruction: 0xf7ff1fdf │ │ │ │ - blmi 0x3622e0 │ │ │ │ - blls 0x27cb88 │ │ │ │ + blmi 0x362238 │ │ │ │ + blls 0x27cae0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q4, q10, q8 │ │ │ │ - svclt 0x0000fac7 │ │ │ │ + svclt 0x0000fabb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r7, lsl #12 │ │ │ │ ldrmi r4, [r0], sl, lsl #13 │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #1020] @ 0x3fc │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsl #16 │ │ │ │ ldccs 4, cr3, [r0], {1} │ │ │ │ - blx 0x1216bc0 │ │ │ │ - blx 0x125f394 │ │ │ │ + blx 0x1216b18 │ │ │ │ + blx 0x125f2ec │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b44bc │ │ │ │ + bl 0x2b4414 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ ldc2l 0, cr15, [r2], #228 @ 0xe4 │ │ │ │ strb fp, [r9, r3, asr #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ str r4, [r9, #2032]! @ 0x7f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150061,20 +150019,20 @@ │ │ │ │ stc2l 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ ldc2l 7, cr15, [r6, #-1020] @ 0xfffffc04 │ │ │ │ and r4, r4, r5, lsl #12 │ │ │ │ andcc pc, r4, sl, lsr #16 │ │ │ │ ldccs 4, cr3, [r0], {2} │ │ │ │ - blx 0x1216c20 │ │ │ │ - blx 0x125f3f4 │ │ │ │ + blx 0x1216b78 │ │ │ │ + blx 0x125f34c │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f6 │ │ │ │ rscsle r0, r1, r1, lsl #6 │ │ │ │ - bl 0x2b451c │ │ │ │ + bl 0x2b4474 │ │ │ │ ldrtmi r0, [r8], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [lr, #-228]! @ 0xffffff1c │ │ │ │ strb fp, [r9, r3, lsl #5]! │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r9, #-2032]! @ 0xfffff810 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -150082,24 +150040,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r1], r6, lsl #12 │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf8d64682 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r6, #-1020]! @ 0xfffffc04 │ │ │ │ - blx 0x11f4448 │ │ │ │ - blx 0x135f448 │ │ │ │ + blx 0x11f43a0 │ │ │ │ + blx 0x135f3a0 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r7, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrb r4, [r3, #-2032] @ 0xfffff810 │ │ │ │ - bl 0x2b4580 │ │ │ │ + bl 0x2b44d8 │ │ │ │ ldrtmi r0, [r0], -r4, lsl #2 │ │ │ │ stc2 0, cr15, [sl, #-228]! @ 0xffffff1c │ │ │ │ strb r4, [pc, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -150148,15 +150106,15 @@ │ │ │ │ @ instruction: 0xf7ff4617 │ │ │ │ @ instruction: 0x4605fd33 │ │ │ │ stc2 10, cr15, [r4], {69} @ 0x45 @ │ │ │ │ svceq 0x0001f01c │ │ │ │ strcc sp, [r4], #-262 @ 0xfffffefa │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ - ldrb r4, [pc], #1016 @ 0xa2d3c │ │ │ │ + ldrb r4, [pc], #1016 @ 0xa2c94 │ │ │ │ andcs pc, r4, r8, asr r8 @ │ │ │ │ ldmdbne r9!, {r0, r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ ldrb pc, [r0, r1, ror #26]! @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150167,16 +150125,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], {255} @ 0xff │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216dc4 │ │ │ │ - blx 0x125f59c │ │ │ │ + blx 0x1216d1c │ │ │ │ + blx 0x125f4f4 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ andlt pc, r3, #1280 @ 0x500 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150188,21 +150146,21 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ mrrc2 7, 15, pc, r2, cr15 @ │ │ │ │ - blx 0x11f45f0 │ │ │ │ - blx 0x131f9f0 │ │ │ │ + blx 0x11f4548 │ │ │ │ + blx 0x131f948 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle r9, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x11f21c │ │ │ │ + beq 0x11f174 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldrbt r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ ubfx pc, r1, #23, #16 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -150215,16 +150173,16 @@ │ │ │ │ @ instruction: 0xf8d74606 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ stc2 7, cr15, [r4], #-1020 @ 0xfffffc04 │ │ │ │ and r4, r6, r5, lsl #12 │ │ │ │ andcc pc, r4, r9, lsr #16 │ │ │ │ @ instruction: 0xf10a3402 │ │ │ │ @ instruction: 0x2c100a01 │ │ │ │ - blx 0x1216e84 │ │ │ │ - blx 0x125f65c │ │ │ │ + blx 0x1216ddc │ │ │ │ + blx 0x125f5b4 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d5f4 │ │ │ │ rscle r0, pc, r1, lsl #6 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394638 │ │ │ │ addlt pc, r3, #146432 @ 0x23c00 │ │ │ │ ldrtmi lr, [r8], -r8, ror #15 │ │ │ │ @@ -150235,22 +150193,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr], #-1020 @ 0xfffffc04 │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xffd60e96 │ │ │ │ - blx 0x11f46b0 │ │ │ │ - blx 0x131f6b0 │ │ │ │ + blx 0xffd60dee │ │ │ │ + blx 0x11f4608 │ │ │ │ + blx 0x131f608 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle r9, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x11f2dc │ │ │ │ + beq 0x11f234 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ ldr r4, [sp], #-2032 @ 0xfffff810 │ │ │ │ ldrbmi r4, [r1], -r2, asr #12 │ │ │ │ @ instruction: 0xf0394630 │ │ │ │ @ instruction: 0x4603fb5b │ │ │ │ svclt 0x0000e7ee │ │ │ │ @@ -150259,64 +150217,64 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ mcrr2 7, 15, pc, lr, cr15 @ │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xff160ef6 │ │ │ │ - blx 0x11f4710 │ │ │ │ - blx 0x131fb10 │ │ │ │ + blx 0xff160e4e │ │ │ │ + blx 0x11f4668 │ │ │ │ + blx 0x131fa68 │ │ │ │ ldrbeq pc, [fp, r4, lsl #24] @ │ │ │ │ @ instruction: 0xf01cd503 │ │ │ │ tstle sl, r1 │ │ │ │ strcc r5, [r4], #-312 @ 0xfffffec8 │ │ │ │ - beq 0x15f33c │ │ │ │ + beq 0x15f294 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ strbmi fp, [r2], -sp, ror #23 │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0xfebdf012 │ │ │ │ + blx 0xfebdef6a │ │ │ │ svclt 0x0000e7ee │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r4, [r0], r6, lsl #12 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ ldc2 7, cr15, [lr], {255} @ 0xff │ │ │ │ @ instruction: 0xf8d64681 │ │ │ │ strcs r0, [r0], #-544 @ 0xfffffde0 │ │ │ │ - blx 0xfe560f56 │ │ │ │ - blx 0x11f4770 │ │ │ │ - blx 0x131f770 │ │ │ │ + blx 0xfe560eae │ │ │ │ + blx 0x11f46c8 │ │ │ │ + blx 0x131f6c8 │ │ │ │ ldrbeq pc, [r2, r4, lsl #6] @ │ │ │ │ @ instruction: 0xf013d503 │ │ │ │ tstle sl, r1, lsl #6 │ │ │ │ strcc r5, [r4], #-315 @ 0xfffffec5 │ │ │ │ - beq 0x15f39c │ │ │ │ + beq 0x15f2f4 │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff47f0 │ │ │ │ @ instruction: 0x4642bbbd │ │ │ │ @ instruction: 0x46304651 │ │ │ │ - blx 0x1a5f072 │ │ │ │ + blx 0x1a5efca │ │ │ │ strb r4, [sp, r3, lsl #12]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ strmi pc, [r6], -sp, ror #23 │ │ │ │ strcc lr, [r2], #-3 │ │ │ │ ldccs 5, cr3, [r0], {1} │ │ │ │ - blx 0x1256ff4 │ │ │ │ + blx 0x1256f4c │ │ │ │ ldrbeq pc, [r3, r4, lsl #4] @ │ │ │ │ @ instruction: 0xf938d5f7 │ │ │ │ strtmi r2, [r9], -r4 │ │ │ │ ldrtmi r4, [r8], -fp, asr #12 │ │ │ │ @ instruction: 0xf0393402 │ │ │ │ strcc pc, [r1, #-2945] @ 0xfffff47f │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ @@ -150336,15 +150294,15 @@ │ │ │ │ strcc r3, [r1, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb6f │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0x15df112 │ │ │ │ + blx 0x15df06a │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrbtmi r2, [r1], r0, lsl #8 │ │ │ │ strmi r4, [r8], r7, lsl #12 │ │ │ │ @@ -150355,143 +150313,143 @@ │ │ │ │ strcc r3, [r2, #-1028] @ 0xfffffbfc │ │ │ │ mvnsle r2, r0, lsl ip │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff43f8 │ │ │ │ @ instruction: 0xf858bb49 │ │ │ │ strbmi r2, [fp], -r4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ - blx 0xfec5f15e │ │ │ │ + blx 0xfec5f0b6 │ │ │ │ svclt 0x0000e7ee │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ @ instruction: 0x4605fb77 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xffbe10a0 │ │ │ │ + blx 0xffbe0ff8 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa3479 │ │ │ │ + streq pc, [pc, #965] @ 0xa33d1 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x1bdf1b8 │ │ │ │ + blx 0x1bdf110 │ │ │ │ stc2 10, cr15, [r0], {15} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0x3e10e0 │ │ │ │ + bllt 0x3e1038 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ strmi pc, [r5], -r3, asr #22 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfeee1108 │ │ │ │ + blx 0xfeee1060 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2d5f │ │ │ │ + strne pc, [pc, #-965] @ 0xa2cb7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abae3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xddf228 │ │ │ │ + blx 0xddf180 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fb11 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0xfe26116c │ │ │ │ + blx 0xfe2610c4 │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2dc3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2d1b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85abab1 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0x1c5f28c │ │ │ │ + blx 0x1c5f1e4 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [ip], -r0, lsl #13 │ │ │ │ @ instruction: 0x461746f2 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @ instruction: 0x4605fadf │ │ │ │ eoreq pc, r0, #216, 16 @ 0xd80000 │ │ │ │ - blx 0x15e11d0 │ │ │ │ - bleq 0x4df5e8 │ │ │ │ + blx 0x15e1128 │ │ │ │ + bleq 0x4df540 │ │ │ │ ldrbeq r4, [r3, r6, lsl #12]! │ │ │ │ @ instruction: 0xf015d503 │ │ │ │ tstle sp, r1 │ │ │ │ strcc r7, [r1], #-32 @ 0xffffffe0 │ │ │ │ - strbeq pc, [pc, #-965] @ 0xa2e27 @ │ │ │ │ + strbeq pc, [pc, #-965] @ 0xa2d7f @ │ │ │ │ strbeq pc, [pc], -r6, asr #7 @ │ │ │ │ ldrbmi r3, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0x4640d1f1 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x20611fc │ │ │ │ + blt 0x2061154 │ │ │ │ @ instruction: 0x46527839 │ │ │ │ strbmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf9baf039 │ │ │ │ strb fp, [r9, r0, asr #5]! │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ ldrmi r4, [r1], fp, lsl #13 │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -sp, lsr #21 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ - blx 0x961234 │ │ │ │ + blx 0x96118c │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa360d │ │ │ │ + streq pc, [pc, #965] @ 0xa3565 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @ instruction: 0xf98cf039 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ ldrtmi lr, [r8], -r7, ror #15 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - blt 0x1161274 │ │ │ │ + blt 0x11611cc │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ @ instruction: 0xf7ff4699 │ │ │ │ @@ -150499,15 +150457,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9eef7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2ef3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2e4b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85aba19 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150522,15 +150480,15 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r7, asr #20 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf9bcf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa36d9 │ │ │ │ + streq pc, [pc, #965] @ 0xa3631 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, lr, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ strbmi r4, [r1], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150550,15 +150508,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf988f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa2fbf │ │ │ │ + strne pc, [pc, #-965] @ 0xa2f17 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab9b3 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150575,15 +150533,15 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf956f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3023 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2f7b │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab981 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ strbmi r4, [r9], #-1592 @ 0xfffff9c8 │ │ │ │ @@ -150600,24 +150558,24 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf924f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa3087 │ │ │ │ + strne pc, [pc, #-965] @ 0xa2fdf │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b94f │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e4074 │ │ │ │ + bl 0x2e3fcc │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf91ef039 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150628,22 +150586,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8ecf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa30f7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa304f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab917 │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4db8 │ │ │ │ + bl 0x2f4d10 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ ubfx pc, r3, #17, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r2], r7, lsl #12 │ │ │ │ @@ -150651,24 +150609,24 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r5], -r5, asr #18 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf8baf7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ @ instruction: 0xf82be008 │ │ │ │ strcc ip, [r1], #-20 @ 0xffffffec │ │ │ │ - streq pc, [pc, #965] @ 0xa38dd │ │ │ │ + streq pc, [pc, #965] @ 0xa3835 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ andle r2, pc, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2035]! @ 0x7f3 │ │ │ │ stceq 0, cr15, [r1], {21} │ │ │ │ @ instruction: 0xf839d0f1 │ │ │ │ @ instruction: 0x46521014 │ │ │ │ - bl 0x2b4e14 │ │ │ │ + bl 0x2b4d6c │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ - blx 0x8a1778 │ │ │ │ + blx 0x8a16d0 │ │ │ │ strb pc, [r6, r0, lsl #25]! @ │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ svclt 0x0000b8d9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150680,22 +150638,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf884f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa31c7 │ │ │ │ + strne pc, [pc, #-965] @ 0xa311f │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab8af │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4e88 │ │ │ │ + bl 0x2f4de0 │ │ │ │ @ instruction: 0xf0390141 │ │ │ │ ubfx pc, r5, #16, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150705,22 +150663,22 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa322b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3183 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf85ab87d │ │ │ │ ldrbmi r1, [sl], -r4, lsr #32 │ │ │ │ - bl 0x2f4eec │ │ │ │ + bl 0x2f4e44 │ │ │ │ @ instruction: 0xf0390181 │ │ │ │ ubfx pc, r1, #16, #9 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrbtmi r4, [r3], r7, lsl #12 │ │ │ │ @@ -150730,25 +150688,25 @@ │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xf820f7ff │ │ │ │ strmi r2, [r6], -r0, lsl #8 │ │ │ │ strle r0, [r4, #-2035] @ 0xfffff80d │ │ │ │ andeq pc, r1, r5, lsl r0 @ │ │ │ │ @ instruction: 0xf848d10d │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xa328f │ │ │ │ + strne pc, [pc, #-965] @ 0xa31e7 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ mvnsle r2, r4, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff4ff8 │ │ │ │ @ instruction: 0xf024b84b │ │ │ │ ldrbmi r0, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0xf85a4638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2e427c │ │ │ │ - bl 0x164488 │ │ │ │ + bl 0x2e41d4 │ │ │ │ + bl 0x1643e0 │ │ │ │ @ instruction: 0xf03901c1 │ │ │ │ @ instruction: 0xe7e2f819 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ @@ -150781,25 +150739,25 @@ │ │ │ │ @ instruction: 0xf7ff4698 │ │ │ │ strmi pc, [r6], -r1, asr #16 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xffb6f7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3ae5 │ │ │ │ + streq pc, [pc, #965] @ 0xa3a3d │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffcaf038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3b0d │ │ │ │ + streq pc, [pc, #965] @ 0xa3a65 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150833,25 +150791,25 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ @ instruction: 0x4606ffd9 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ @ instruction: 0xff4ef7fe │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3bb5 │ │ │ │ + streq pc, [pc, #965] @ 0xa3b0d │ │ │ │ andsle r2, r3, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ strcc r4, [r1], #-1089 @ 0xfffffbbf │ │ │ │ @ instruction: 0xffe2f038 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3bdd │ │ │ │ + streq pc, [pc, #965] @ 0xa3b35 │ │ │ │ mvnle r2, r8, lsl #24 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fe4ff8 │ │ │ │ svclt 0x0000bf6b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -150919,15 +150877,15 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mcrlt 7, 7, pc, cr4, cr14, {7} @ │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a454c │ │ │ │ + bl 0x2a44a4 │ │ │ │ ldrmi r0, [r9], #-899 @ 0xfffffc7d │ │ │ │ @ instruction: 0xf038465b │ │ │ │ ubfx pc, sp, #30, #4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @@ -150936,23 +150894,23 @@ │ │ │ │ @ instruction: 0xf7fe4698 │ │ │ │ strmi pc, [r6], -fp, lsl #30 │ │ │ │ eoreq pc, r0, #14090240 @ 0xd70000 │ │ │ │ mcr2 7, 4, pc, cr0, cr14, {7} @ │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ strcc lr, [r1], #-6 │ │ │ │ streq pc, [pc], r6, asr #7 │ │ │ │ - streq pc, [pc, #965] @ 0xa3d51 │ │ │ │ + streq pc, [pc, #965] @ 0xa3ca9 │ │ │ │ andsle r2, r4, r8, lsl #24 │ │ │ │ ldrble r0, [r6, #2026]! @ 0x7ea │ │ │ │ ldrble r0, [r4, #2035]! @ 0x7f3 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf83a465b │ │ │ │ @ instruction: 0x46382014 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ - bl 0x2a53e8 │ │ │ │ + bl 0x2a5340 │ │ │ │ vmla.f q8, , d1[0] │ │ │ │ @ instruction: 0xf038058f │ │ │ │ stccs 15, cr15, [r8], {15} │ │ │ │ ldrtmi sp, [r8], -sl, ror #3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -151024,16 +150982,16 @@ │ │ │ │ @ instruction: 0x4638d1f4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ mrclt 7, 0, APSR_nzcv, cr2, cr14, {7} │ │ │ │ movweq pc, #4132 @ 0x1024 @ │ │ │ │ eorcs pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf8594638 │ │ │ │ @ instruction: 0xf0041023 │ │ │ │ - bl 0x2a46f0 │ │ │ │ - bl 0x1648fc │ │ │ │ + bl 0x2a4648 │ │ │ │ + bl 0x164854 │ │ │ │ ldrbmi r0, [fp], -r1, asr #3 │ │ │ │ mcr2 0, 4, pc, cr10, cr8, {1} @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @@ -151073,40 +151031,40 @@ │ │ │ │ @ instruction: 0xf7fe0220 │ │ │ │ strcs pc, [r0], #-3443 @ 0xfffff28d │ │ │ │ @ instruction: 0x46064653 │ │ │ │ @ instruction: 0xf02446ca │ │ │ │ @ instruction: 0xf0040901 │ │ │ │ ldrbeq r0, [r2, r1, lsl #16]! │ │ │ │ @ instruction: 0xf85ad518 │ │ │ │ - bl 0x16bc54 │ │ │ │ + bl 0x16bbac │ │ │ │ @ instruction: 0xf0150788 │ │ │ │ ldrmi r0, [r7], #-1 │ │ │ │ svccc 0x0004d125 │ │ │ │ eoreq pc, r4, fp, asr #16 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa380b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3763 │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r6], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [r8, pc, lsl #12] │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, sl, asr #16 │ │ │ │ stmdals r1, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fe4ff0 │ │ │ │ - bls 0x1531f4 │ │ │ │ + bls 0x15314c │ │ │ │ stmdals r1, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0389303 │ │ │ │ - blls 0x1a3158 │ │ │ │ + blls 0x1a30b0 │ │ │ │ svclt 0x0000e7d1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r0, lsl #13 │ │ │ │ @ instruction: 0x469946f3 │ │ │ │ @@ -151116,25 +151074,25 @@ │ │ │ │ @ instruction: 0xf1040220 │ │ │ │ @ instruction: 0xf7fe0a10 │ │ │ │ @ instruction: 0xf8cdfd1b │ │ │ │ strmi fp, [r5], -r4 │ │ │ │ ldrtmi r4, [r1], fp, asr #13 │ │ │ │ strle r0, [r4, #-2026] @ 0xfffff816 │ │ │ │ ldrbeq r6, [fp, r6, lsr #16]! │ │ │ │ - strle r4, [pc], #-1118 @ 0xa3c5c │ │ │ │ + strle r4, [pc], #-1118 @ 0xa3bb4 │ │ │ │ strcc r6, [r4], #-38 @ 0xffffffda │ │ │ │ strne pc, [pc, -r7, asr #7] │ │ │ │ - strne pc, [pc, #-965] @ 0xa38a3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa37fb │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andlt r4, r3, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blls 0xf5548 │ │ │ │ + blls 0xf54a0 │ │ │ │ @ instruction: 0xf0384640 │ │ │ │ strb pc, [r7, r1, asr #27]! @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r5, r2, lsl #13 │ │ │ │ @@ -151152,15 +151110,15 @@ │ │ │ │ eorcc pc, r9, fp, asr r8 @ │ │ │ │ streq lr, [r8, sl, lsl #22] │ │ │ │ @ instruction: 0x07eb441f │ │ │ │ svccc 0x0004d422 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vorr.i32 d29, #226 @ 0x000000e2 │ │ │ │ strcc r1, [r1], #-1551 @ 0xfffff9f1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3927 │ │ │ │ + strne pc, [pc, #-965] @ 0xa387f │ │ │ │ stmdbeq r1, {r2, r5, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r2, ip, sp, lr, pc} │ │ │ │ strbtle r0, [r9], #2034 @ 0x7f2 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ vaddl.u8 , d6, d9 │ │ │ │ ldrb r1, [fp, pc, lsl #12] │ │ │ │ @@ -151168,313 +151126,313 @@ │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ eorvc pc, r9, fp, asr #16 │ │ │ │ strdlt sp, [r5], -r5 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stcllt 7, cr15, [lr], #1016 @ 0x3f8 │ │ │ │ ldrtmi r9, [r9], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8539003 │ │ │ │ - blls 0x12bdbc │ │ │ │ + blls 0x12bd14 │ │ │ │ stc2l 0, cr15, [lr, #-224]! @ 0xffffff20 │ │ │ │ ldrb r9, [r2, r3, lsl #16] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dfe98 │ │ │ │ + bleq 0x1dfdf0 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39e978 │ │ │ │ + beq 0x39e8d0 │ │ │ │ stc2 7, cr15, [r8], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa39b3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa390b │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5678 │ │ │ │ - blx 0x24a5a2 │ │ │ │ + blls 0xb55d0 │ │ │ │ + blx 0x24a4fa │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322fc8 │ │ │ │ + bl 0x322f20 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq r9, r3, r0, asr #25 │ │ │ │ + ldrshteq r9, [r3], -r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dff20 │ │ │ │ + bleq 0x1dfe78 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ea00 │ │ │ │ + beq 0x39e958 │ │ │ │ mcrr2 7, 15, pc, r4, cr14 @ │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3a3b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3993 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5700 │ │ │ │ - blx 0x24a62a │ │ │ │ + blls 0xb5658 │ │ │ │ + blx 0x24a582 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322f40 │ │ │ │ + bl 0x322e98 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq r9, r3, r4, asr #25 │ │ │ │ + ldrshteq r9, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1dffa8 │ │ │ │ + bleq 0x1dff00 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39ea88 │ │ │ │ + beq 0x39e9e0 │ │ │ │ stc2 7, cr15, [r0], {254} @ 0xfe │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3ac3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3a1b │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5788 │ │ │ │ - blx 0x24a6b2 │ │ │ │ + blls 0xb56e0 │ │ │ │ + blx 0x24a60a │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322eb8 │ │ │ │ + bl 0x322e10 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq r9, r3, r8, asr #25 │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, r9, lsl #13 │ │ │ │ @ instruction: 0x46074c1b │ │ │ │ stmdbne r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ stmdaeq r0, {r0, r3, r8, ip, sp, lr, pc}^ │ │ │ │ - bleq 0x1e0030 │ │ │ │ + bleq 0x1dff88 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ andls r4, r0, #184, 8 @ 0xb8000000 │ │ │ │ - beq 0x39eb10 │ │ │ │ - blx 0xfefe1efe │ │ │ │ + beq 0x39ea68 │ │ │ │ + blx 0xfefe1e56 │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1039 @ 0xfffffbf1 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3b4b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3aa3 │ │ │ │ mvnsle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdavc r6!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - blls 0xb5810 │ │ │ │ - blx 0x24a73a │ │ │ │ + blls 0xb5768 │ │ │ │ + blx 0x24a692 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ - bl 0x322e30 │ │ │ │ + bl 0x322d88 │ │ │ │ ldrtmi r0, [r3], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf8834446 │ │ │ │ tstcc r0, #224, 24 @ 0xe000 │ │ │ │ adcsmi r0, r3, #0, 20 │ │ │ │ @ instruction: 0xe7dcd1f9 │ │ │ │ - eorseq r9, r3, ip, asr #25 │ │ │ │ + ldrshteq r9, [r3], -ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfe0e1f76 │ │ │ │ - bleq 0x2e00bc │ │ │ │ + blx 0xfe0e1ece │ │ │ │ + bleq 0x2e0014 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ab9a │ │ │ │ - blmi 0x4f0398 │ │ │ │ + blx 0x50aaf2 │ │ │ │ + blmi 0x4f02f0 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfe26008a │ │ │ │ + blx 0xfe25ffe2 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsbteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, r0, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xf62002 │ │ │ │ - bleq 0x2e0148 │ │ │ │ + blx 0xf61f5a │ │ │ │ + bleq 0x2e00a0 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ac26 │ │ │ │ - blmi 0x4f0424 │ │ │ │ + blx 0x50ab7e │ │ │ │ + blmi 0x4f037c │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0x10e0116 │ │ │ │ + blx 0x10e006e │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xffde208c │ │ │ │ - bleq 0x2e01d4 │ │ │ │ + blx 0xffde1fe4 │ │ │ │ + bleq 0x2e012c │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50acb2 │ │ │ │ - blmi 0x4f04b0 │ │ │ │ + blx 0x50ac0a │ │ │ │ + blmi 0x4f0408 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfff601a0 │ │ │ │ + blx 0xfff600f8 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsbteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r8, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ strbmi r9, [ip], -r1, lsl #4 │ │ │ │ - blx 0xfec62118 │ │ │ │ - bleq 0x2e0260 │ │ │ │ + blx 0xfec62070 │ │ │ │ + bleq 0x2e01b8 │ │ │ │ @ instruction: 0xf0044606 │ │ │ │ strbmi r0, [r2], -r1, lsl #2 │ │ │ │ ldrle r0, [r5, #-2035] @ 0xfffff80d │ │ │ │ ldrmi r2, [r8], -r4, lsl #6 │ │ │ │ - blx 0x50ad3e │ │ │ │ - blmi 0x4f053c │ │ │ │ + blx 0x50ac96 │ │ │ │ + blmi 0x4f0494 │ │ │ │ stclpl 6, cr4, [r5], #224 @ 0xe0 │ │ │ │ tstpne fp, r5, lsl #22 @ p-variant is OBSOLETE │ │ │ │ strbeq lr, [r5, #-2823] @ 0xfffff4f9 │ │ │ │ - blx 0xfede022c │ │ │ │ + blx 0xfede0184 │ │ │ │ andeq lr, sl, #9216 @ 0x2400 │ │ │ │ tsteq r2, lr, asr #5 │ │ │ │ ldrmi r5, [r5], #-680 @ 0xfffffd58 │ │ │ │ eorhi r0, r8, #0, 24 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ @ instruction: 0xf089160f │ │ │ │ @ instruction: 0x2c040902 │ │ │ │ ldrdlt sp, [r3], -sp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldrsbteq r9, [r3], -ip │ │ │ │ + eorseq r9, r3, ip, lsl #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e02dc │ │ │ │ + bleq 0x1e0234 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - strbmi pc, [r0], #1609 @ 0x649 @ │ │ │ │ + ldrbtcc pc, [r0], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ - blx 0x19621b0 │ │ │ │ - beq 0x39edcc │ │ │ │ + blx 0x1962108 │ │ │ │ + beq 0x39ed24 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28add2 │ │ │ │ + blx 0x28ad2a │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ - blx 0x1ce02b4 │ │ │ │ + blx 0x1ce020c │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -151484,56 +151442,56 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - strbmi pc, [r4, r9, asr #12] @ │ │ │ │ + ldrbcc pc, [r4, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ - blx 0xb62220 │ │ │ │ - bleq 0x1e0368 │ │ │ │ + blx 0xb62178 │ │ │ │ + bleq 0x1e02c0 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24ae42 │ │ │ │ + blx 0x24ad9a │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004fa37 │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230d88 │ │ │ │ + bl 0x230ce0 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3e97 │ │ │ │ + strne pc, [pc, #-965] @ 0xa3def │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [sp], -r3, lsl #1 │ │ │ │ strmi r3, [r0], lr, asr #11 │ │ │ │ - bleq 0x1e03d0 │ │ │ │ + bleq 0x1e0328 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ - strbmi pc, [r8], #1609 @ 0x649 @ │ │ │ │ + ldrbtcc pc, [r8], #1609 @ 0x649 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ andls r4, r1, #252706816 @ 0xf100000 │ │ │ │ strne lr, [r5, #-2824] @ 0xfffff4f8 │ │ │ │ @ instruction: 0xf9e8f7fe │ │ │ │ - beq 0x39eec0 │ │ │ │ + beq 0x39ee18 │ │ │ │ strbmi r4, [sl], -r6, lsl #12 │ │ │ │ ldrbeq r4, [r3, r0, asr #12]! │ │ │ │ stmdavc r7!, {r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x28aec6 │ │ │ │ + blx 0x28ae1e │ │ │ │ ldmeq pc!, {r0, r1, r3, r8, ip, sp} @ │ │ │ │ @ instruction: 0xf9f6f038 │ │ │ │ eoreq pc, r7, r5, asr #16 │ │ │ │ vraddhn.i16 d19, q3, │ │ │ │ ldrcc r1, [r0, #-1551] @ 0xfffff9f1 │ │ │ │ mvnle r4, r4, asr r5 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -151545,31 +151503,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ eoreq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x468a46f0 │ │ │ │ - strbmi pc, [ip, r9, asr #12] @ │ │ │ │ + ldrbcc pc, [ip, r9, asr #12]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcs r9, [r2], #-513 @ 0xfffffdff │ │ │ │ @ instruction: 0xf9b0f7fe │ │ │ │ - bleq 0x1e045c │ │ │ │ + bleq 0x1e03b4 │ │ │ │ strbmi r4, [r2], -r5, lsl #12 │ │ │ │ strbeq r4, [fp, r8, asr #12]! │ │ │ │ ldmdavc lr!, {r0, r1, r2, r3, r8, sl, ip, lr, pc} │ │ │ │ - blx 0x24af36 │ │ │ │ + blx 0x24ae8e │ │ │ │ @ instruction: 0xf006310b │ │ │ │ @ instruction: 0xf03806fc │ │ │ │ @ instruction: 0xf004f9bd │ │ │ │ ldrbmi r0, [r2], #-515 @ 0xfffffdfd │ │ │ │ - bl 0x230e7c │ │ │ │ + bl 0x230dd4 │ │ │ │ @ instruction: 0xf8491602 │ │ │ │ strcc r0, [r1], #-6 │ │ │ │ - strne pc, [pc, #-965] @ 0xa3f8b │ │ │ │ + strne pc, [pc, #-965] @ 0xa3ee3 │ │ │ │ stccs 7, cr3, [r6], {1} │ │ │ │ andlt sp, r3, r5, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -151581,150 +151539,150 @@ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f973 │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa43a0 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa42f8 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5c88 │ │ │ │ + bls 0xf5be0 │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf972f038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4bdc │ │ │ │ + bl 0x2a4b34 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e7f4 │ │ │ │ + bl 0x22e74c │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x14643f4 │ │ │ │ + b 0x146434c │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq r9, r3, r0, ror #25 │ │ │ │ + eorseq r9, r3, r0, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldcmi 0, cr11, [sp], {131} @ 0x83 │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ strmi r0, [pc], -r0, lsr #4 │ │ │ │ @ instruction: 0xf8cd4691 │ │ │ │ @ instruction: 0xf04fe004 │ │ │ │ @ instruction: 0xf7fe0b02 │ │ │ │ @ instruction: 0xf104f92d │ │ │ │ strmi r0, [r5], -r4, lsl #20 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa442c │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4384 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strmi r1, [r2, #1295]! @ 0x50f │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulhi r0, r4, r8 │ │ │ │ - bls 0xf5d14 │ │ │ │ + bls 0xf5c6c │ │ │ │ tstpls fp, r8, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf92cf038 │ │ │ │ @ instruction: 0xf0012100 │ │ │ │ - bl 0x2a4c68 │ │ │ │ + bl 0x2a4bc0 │ │ │ │ ldrtmi r0, [sl], #-3169 @ 0xfffff39f │ │ │ │ sbccc r3, lr, #1073741824 @ 0x40000000 │ │ │ │ - bl 0x22e880 │ │ │ │ + bl 0x22e7d8 │ │ │ │ @ instruction: 0xf80c1202 │ │ │ │ - b 0x1464480 │ │ │ │ + b 0x14643d8 │ │ │ │ mvnsle r2, r0, lsl r0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ - eorseq r9, r3, r4, ror #25 │ │ │ │ + eorseq r9, r3, r4, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8e4f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e05fc │ │ │ │ - strle r0, [pc], #-2027 @ 0xa44c4 │ │ │ │ + bleq 0x1e0554 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa441c │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5dcc │ │ │ │ - blx 0x34acf6 │ │ │ │ + blls 0xb5d24 │ │ │ │ + blx 0x34ac4e │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f8df │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - eorseq r9, r3, r8, ror #25 │ │ │ │ + eorseq r9, r3, r8, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ ldcmi 6, cr3, [sl], {206} @ 0xce │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ teqeq r6, r0, lsr #4 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmdbeq r0, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ ldrtmi r9, [lr], #-512 @ 0xfffffe00 │ │ │ │ @ instruction: 0xf8a2f7fe │ │ │ │ @ instruction: 0x460544b9 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x1e0680 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4548 │ │ │ │ + bleq 0x1e05d8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa44a0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mulge r0, r4, r8 │ │ │ │ - blls 0xb5e50 │ │ │ │ - blx 0x34ad7a │ │ │ │ + blls 0xb5da8 │ │ │ │ + blx 0x34acd2 │ │ │ │ @ instruction: 0xf038310b │ │ │ │ @ instruction: 0xf826f89d │ │ │ │ stceq 0, cr0, [r0], {26} │ │ │ │ andseq pc, sl, r9, lsr #16 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ - eorseq r9, r3, ip, ror #25 │ │ │ │ + eorseq r9, r3, ip, lsl ip │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -r5, ror #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3dc9 │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3d21 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf876f038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151733,27 +151691,27 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - ldrshteq r9, [r3], -r0 │ │ │ │ + eorseq r9, r3, r0, lsr #24 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrsbge pc, [ip], #-143 @ 0xffffff71 @ │ │ │ │ @ instruction: 0xf8d04683 │ │ │ │ ldrbtmi r0, [r7], -r0, lsr #4 │ │ │ │ ldrmi r4, [r0], r9, lsl #13 │ │ │ │ @ instruction: 0xf7fe2500 │ │ │ │ strmi pc, [r6], -fp, lsr #16 │ │ │ │ @ instruction: 0x4658463a │ │ │ │ - strle r0, [pc, #-2035] @ 0xa3e3d │ │ │ │ + strle r0, [pc, #-2035] @ 0xa3d95 │ │ │ │ andmi pc, sl, r5, lsl r8 @ │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ @ instruction: 0xf83cf038 │ │ │ │ movweq pc, #4101 @ 0x1005 @ │ │ │ │ strbmi r0, [fp], #-2276 @ 0xfffff71c │ │ │ │ adceq r3, r4, lr, asr #7 │ │ │ │ strne lr, [r3], #-2820 @ 0xfffff4fc │ │ │ │ @@ -151762,190 +151720,190 @@ │ │ │ │ stccs 6, cr1, [r4, #-60] @ 0xffffffc4 │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ - ldrshteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsr #24 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x14672a0 │ │ │ │ + b 0x14671f8 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e464c │ │ │ │ + bl 0x1e45a4 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa46b8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4610 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242760 │ │ │ │ + bl 0x2426b8 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5710 │ │ │ │ - blx 0x4e7eee │ │ │ │ + bl 0x2b5668 │ │ │ │ + blx 0x4e7e46 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7b30 │ │ │ │ - b 0x10b5d6c │ │ │ │ + blcc 0x4a7a88 │ │ │ │ + b 0x10b5cc4 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf886f038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467330 │ │ │ │ + b 0x1467288 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - vmls.i d20, d16, d0[1] │ │ │ │ + @ instruction: 0xf2c034f4 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e45bc │ │ │ │ + bl 0x1e4514 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4748 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa46a0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x2427f0 │ │ │ │ + bl 0x242748 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b57a0 │ │ │ │ - blx 0x4e7f7e │ │ │ │ + bl 0x2b56f8 │ │ │ │ + blx 0x4e7ed6 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7bc0 │ │ │ │ - b 0x10b5dfc │ │ │ │ + blcc 0x4a7b18 │ │ │ │ + b 0x10b5d54 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xf83ef038 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x14673c0 │ │ │ │ + b 0x1467318 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c034f8 │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e452c │ │ │ │ + bl 0x1e4484 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa47d8 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa4730 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242880 │ │ │ │ + bl 0x2427d8 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b5830 │ │ │ │ - blx 0x4e800e │ │ │ │ + bl 0x2b5788 │ │ │ │ + blx 0x4e7f66 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7c50 │ │ │ │ - b 0x10b5e8c │ │ │ │ + blcc 0x4a7ba8 │ │ │ │ + b 0x10b5de4 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xfff6f037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, sl, lsl #13 │ │ │ │ @ instruction: 0xf04f4606 │ │ │ │ - b 0x1467450 │ │ │ │ + b 0x14673a8 │ │ │ │ @ instruction: 0xf8d01a0a │ │ │ │ @ instruction: 0xf1aa0220 │ │ │ │ @ instruction: 0xf6490840 │ │ │ │ - vmls.i d20, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c034fc │ │ │ │ @ instruction: 0x46910433 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf7fd44b0 │ │ │ │ - bl 0x1e449c │ │ │ │ + bl 0x1e43f4 │ │ │ │ strmi r0, [r5], -fp, lsl #14 │ │ │ │ - strle r0, [pc], #-2027 @ 0xa4868 │ │ │ │ + strle r0, [pc], #-2027 @ 0xa47c0 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ adcsmi r1, ip, #62914560 @ 0x3c00000 │ │ │ │ strdlt sp, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bl 0x242910 │ │ │ │ + bl 0x242868 │ │ │ │ andcs r0, r0, #671088640 @ 0x28000000 │ │ │ │ - bl 0x2b58c0 │ │ │ │ - blx 0x4e809e │ │ │ │ + bl 0x2b5818 │ │ │ │ + blx 0x4e7ff6 │ │ │ │ @ instruction: 0xf893910b │ │ │ │ - blcc 0x4a7ce0 │ │ │ │ - b 0x10b5f1c │ │ │ │ + blcc 0x4a7c38 │ │ │ │ + b 0x10b5e74 │ │ │ │ mvnsle r2, r2, lsl #4 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #22 │ │ │ │ @ instruction: 0xffaef037 │ │ │ │ svclt 0x0000e7da │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibmi r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mcr2 7, 6, pc, cr12, cr13, {7} @ │ │ │ │ - bleq 0x1e0a24 │ │ │ │ + bleq 0x1e097c │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227110 │ │ │ │ + bl 0x227068 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1361f2 │ │ │ │ - bl 0x268d3c │ │ │ │ - bl 0x125220 │ │ │ │ - bpl 0xff567928 │ │ │ │ + blx 0x13614a │ │ │ │ + bl 0x268c94 │ │ │ │ + bl 0x125178 │ │ │ │ + bpl 0xff567880 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3953 @ 0xfffff08f │ │ │ │ - strne pc, [pc, #-965] @ 0xa456b │ │ │ │ + strne pc, [pc, #-965] @ 0xa44c3 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151953,38 +151911,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibmi r4, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r4, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 3, pc, cr14, cr13, {7} │ │ │ │ - bleq 0x1e0ac0 │ │ │ │ + bleq 0x1e0a18 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2271ac │ │ │ │ + bl 0x227104 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x13628e │ │ │ │ - bl 0x268dd8 │ │ │ │ - bl 0x1252bc │ │ │ │ - bpl 0xff5679c4 │ │ │ │ + blx 0x1361e6 │ │ │ │ + bl 0x268d30 │ │ │ │ + bl 0x125214 │ │ │ │ + bpl 0xff56791c │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3875 @ 0xfffff0dd │ │ │ │ - strne pc, [pc, #-965] @ 0xa4607 │ │ │ │ + strne pc, [pc, #-965] @ 0xa455f │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -151992,38 +151950,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibmi r8, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r8, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ mrc2 7, 1, pc, cr0, cr13, {7} │ │ │ │ - bleq 0x1e0b5c │ │ │ │ + bleq 0x1e0ab4 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x227248 │ │ │ │ + bl 0x2271a0 │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x13632a │ │ │ │ - bl 0x268e74 │ │ │ │ - bl 0x125358 │ │ │ │ - bpl 0xff567a60 │ │ │ │ + blx 0x136282 │ │ │ │ + bl 0x268dcc │ │ │ │ + bl 0x1252b0 │ │ │ │ + bpl 0xff5679b8 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3797 @ 0xfffff12b │ │ │ │ - strne pc, [pc, #-965] @ 0xa46a3 │ │ │ │ + strne pc, [pc, #-965] @ 0xa45fb │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152031,38 +151989,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r7], -r3, lsl #1 │ │ │ │ @ instruction: 0xf8d02600 │ │ │ │ strmi r0, [r8], r0, lsr #4 │ │ │ │ - ldmibmi ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi ip, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldrtmi r9, [r4], -r0, lsl #4 │ │ │ │ stc2l 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ - bleq 0x1e0bf8 │ │ │ │ + bleq 0x1e0b50 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - bl 0x2272e4 │ │ │ │ + bl 0x22723c │ │ │ │ @ instruction: 0xf0150308 │ │ │ │ @ instruction: 0xf1030f01 │ │ │ │ andsle r0, r6, lr, asr #7 │ │ │ │ @ instruction: 0xf0049800 │ │ │ │ @ instruction: 0xf8190101 │ │ │ │ tsteq fp, r4 │ │ │ │ tstpeq fp, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ - blx 0x1363c6 │ │ │ │ - bl 0x268f10 │ │ │ │ - bl 0x1253f4 │ │ │ │ - bpl 0xff567afc │ │ │ │ + blx 0x13631e │ │ │ │ + bl 0x268e68 │ │ │ │ + bl 0x12534c │ │ │ │ + bpl 0xff567a54 │ │ │ │ @ instruction: 0x2010f8bc │ │ │ │ andmi lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf0379b01 │ │ │ │ strcc pc, [r1], #-3719 @ 0xfffff179 │ │ │ │ - strne pc, [pc, #-965] @ 0xa473f │ │ │ │ + strne pc, [pc, #-965] @ 0xa4697 │ │ │ │ streq pc, [r2], -r6, lsl #1 │ │ │ │ bicsle r2, sl, r4, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -152071,19 +152029,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ @ instruction: 0xf6490b04 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276594 │ │ │ │ + bl 0x2764ec │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e41a4 │ │ │ │ + bl 0x1e40fc │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ mcr2 0, 2, pc, cr12, cr7, {1} @ │ │ │ │ @@ -152098,26 +152056,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - strbmi pc, [r4], r9, asr #12 @ │ │ │ │ + ldrbtcc pc, [r4], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0d00 │ │ │ │ + bleq 0x1e0c58 │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a7fcc │ │ │ │ - blx 0xe93ea │ │ │ │ + bl 0x3a7f24 │ │ │ │ + blx 0xe9342 │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ mrc2 0, 0, pc, cr2, cr7, {1} │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -152128,19 +152086,19 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0xf8d035ce │ │ │ │ @ instruction: 0xf04f0220 │ │ │ │ @ instruction: 0xf6490b04 │ │ │ │ - vmls.i d20, d16, d0[2] │ │ │ │ + @ instruction: 0xf2c034f8 │ │ │ │ @ instruction: 0x46f00433 │ │ │ │ - bl 0x276678 │ │ │ │ + bl 0x2765d0 │ │ │ │ @ instruction: 0xf7fd1505 │ │ │ │ - bl 0x1e40c0 │ │ │ │ + bl 0x1e4018 │ │ │ │ strmi r0, [r6], -fp, lsl #20 │ │ │ │ ldrtmi r4, [r8], -r3, asr #12 │ │ │ │ strle r0, [r7, #-2034] @ 0xfffff80e │ │ │ │ stmeq sl, {r0, r5, fp, ip, sp, lr} │ │ │ │ tstpls fp, r1, lsl #22 @ p-variant is OBSOLETE │ │ │ │ eorcs pc, r2, r5, asr r8 @ │ │ │ │ ldc2l 0, cr15, [sl, #220] @ 0xdc │ │ │ │ @@ -152155,51 +152113,51 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf8d04607 │ │ │ │ ldrbtmi r0, [r1], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], r8, lsl #13 │ │ │ │ - strbmi pc, [ip], r9, asr #12 @ │ │ │ │ + ldrbtcc pc, [ip], r9, asr #12 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ stc2l 7, cr15, [lr], #1012 @ 0x3f4 │ │ │ │ strmi r2, [r5], -r2, lsl #8 │ │ │ │ - bleq 0x1e0de4 │ │ │ │ + bleq 0x1e0d3c │ │ │ │ andeq pc, r3, #4 │ │ │ │ strbmi r4, [r2], #-1611 @ 0xfffff9b5 │ │ │ │ sbccc r4, lr, #56, 12 @ 0x3800000 │ │ │ │ strle r0, [r9, #-2025] @ 0xfffff817 │ │ │ │ @ instruction: 0xf0017831 │ │ │ │ - bl 0x3a80b0 │ │ │ │ - blx 0xe94ce │ │ │ │ + bl 0x3a8008 │ │ │ │ + blx 0xe9426 │ │ │ │ ldmpl sl!, {r0, r1, r3, r8, sp, pc} │ │ │ │ stc2 0, cr15, [r0, #220]! @ 0xdc │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r1, [r1], -pc, lsl #10 │ │ │ │ mvnle r2, r6, lsl #24 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - strbtmi pc, [r0], #1609 @ 0x649 @ │ │ │ │ + ldrmi pc, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160e50 │ │ │ │ + bleq 0x160da8 │ │ │ │ ldc2 7, cr15, [r2], #1012 @ 0x3f4 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa4963 │ │ │ │ + strne pc, [pc, #-965] @ 0xa48bb │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152215,25 +152173,25 @@ │ │ │ │ @ instruction: 0x4653d2f0 │ │ │ │ @ instruction: 0xf0374630 │ │ │ │ ldrb pc, [r6, sp, asr #26] @ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - strbtmi pc, [r4], #1609 @ 0x649 @ │ │ │ │ + ldrmi pc, [r4], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r2], r0, lsr #4 │ │ │ │ ldrmi r4, [r1], pc, lsl #12 │ │ │ │ - bleq 0x160ed8 │ │ │ │ + bleq 0x160e30 │ │ │ │ stc2l 7, cr15, [lr], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ strbeq r4, [fp, r5, lsl #12]! │ │ │ │ strcc sp, [r1], #-1038 @ 0xfffffbf2 │ │ │ │ - strne pc, [pc, #-965] @ 0xa49eb │ │ │ │ + strne pc, [pc, #-965] @ 0xa4943 │ │ │ │ mvnsle r4, r0, lsr #11 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ mulgt r0, r4, r8 │ │ │ │ @@ -152251,15 +152209,15 @@ │ │ │ │ ldrb pc, [r6, r9, lsl #26] @ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - strbtmi pc, [r8], #1609 @ 0x649 @ │ │ │ │ + ldrmi pc, [r8], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ stc2 7, cr15, [r6], #-1012 @ 0xfffffc0c │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @@ -152284,21 +152242,21 @@ │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl #12 │ │ │ │ strmi r3, [r2], pc, asr #13 │ │ │ │ - strbtmi pc, [ip], #1609 @ 0x649 @ │ │ │ │ + ldrmi pc, [ip], #-1609 @ 0xfffff9b7 │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf8d00136 │ │ │ │ @ instruction: 0xf1a60220 │ │ │ │ @ instruction: 0x46770910 │ │ │ │ ldrbmi r9, [r1], #512 @ 0x200 │ │ │ │ - blx 0xff9e2eaa │ │ │ │ + blx 0xff9e2e02 │ │ │ │ stmdaeq r4, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ ldrbmi r0, [r6], #-2820 @ 0xfffff4fc │ │ │ │ ldrtmi r9, [fp], -r1, lsl #12 │ │ │ │ strle r0, [sp, #-2026] @ 0xfffff816 │ │ │ │ ldrbmi r7, [r0], -r1, lsr #16 │ │ │ │ vmlals.f32 s18, s0, s2 │ │ │ │ @@ -152318,26 +152276,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - ldmibmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r0!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfeae2f22 │ │ │ │ + blx 0xfeae2e7a │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cf58 │ │ │ │ + bl 0x12ceb0 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x125198 │ │ │ │ + bl 0x1250f0 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ mrrc2 0, 3, pc, sl, cr7 @ │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -152347,116 +152305,116 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf8d04606 │ │ │ │ ldrbtmi r0, [r0], r0, lsr #4 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ - ldmibmi r4!, {r0, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdbmi r4!, {r0, r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c62f96 │ │ │ │ + blx 0x1c62eee │ │ │ │ strmi r2, [r5], -r0, lsl #8 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ ldrtmi r4, [ip], #1603 @ 0x643 │ │ │ │ @ instruction: 0xf10c4630 │ │ │ │ strbeq r0, [sl, lr, asr #25]! │ │ │ │ @ instruction: 0xf819d50a │ │ │ │ - bl 0x12cfcc │ │ │ │ + bl 0x12cf24 │ │ │ │ ldmeq r2, {r1, r3, r8}^ │ │ │ │ - bl 0x12520c │ │ │ │ + bl 0x125164 │ │ │ │ ldmpl r2!, {r2, r3, r9, ip} │ │ │ │ stc2 0, cr15, [r0], #-220 @ 0xffffff24 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ stccs 5, cr1, [r4], {15} │ │ │ │ andcs sp, r0, r6, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc1f4 │ │ │ │ + bl 0xfebfc14c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0xff063002 │ │ │ │ + blx 0xff062f5a │ │ │ │ stceq 1, cr15, [r4], {165} @ 0xa5 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcpl 0x0004f85c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movweq lr, #23174 @ 0x5a86 │ │ │ │ @ instruction: 0xf8574561 │ │ │ │ - b 0x16d124 │ │ │ │ - b 0xfe165c38 │ │ │ │ + b 0x16d07c │ │ │ │ + b 0xfe165b90 │ │ │ │ @ instruction: 0xf8cc0305 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bb5d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc24c │ │ │ │ + bl 0xfebfc1a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe663052 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa5078 │ │ │ │ + blx 0xfe662faa │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa4fd0 │ │ │ │ @ instruction: 0xf1064629 │ │ │ │ @ instruction: 0xf10c020f │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf99cd507 │ │ │ │ - b 0xfe171074 │ │ │ │ - blx 0xfed82004 │ │ │ │ - blcc 0x721e88 │ │ │ │ + b 0xfe170fcc │ │ │ │ + blx 0xfed81f5c │ │ │ │ + blcc 0x721de0 │ │ │ │ vaddl.u8 , d0, d11 │ │ │ │ tstcc r1, pc, asr #32 │ │ │ │ @ instruction: 0xd1ee4594 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb35 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc29c │ │ │ │ + bl 0xfebfc1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x1c630a2 │ │ │ │ + blx 0x1c62ffa │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0xfe1766a4 │ │ │ │ + b 0xfe1765fc │ │ │ │ @ instruction: 0xf85673e3 │ │ │ │ - blx 0xfed6919c │ │ │ │ + blx 0xfed690f4 │ │ │ │ @ instruction: 0xf1a3f383 │ │ │ │ - b 0x925d24 │ │ │ │ - b 0xe58e8 │ │ │ │ - b 0x11254f4 │ │ │ │ + b 0x925c7c │ │ │ │ + b 0xe5840 │ │ │ │ + b 0x112544c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000bb01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc304 │ │ │ │ + bl 0xfebfc25c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - blx 0xf6310a │ │ │ │ + blx 0xf63062 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - vmls.f d18, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf85e0533 │ │ │ │ - blx 0x1874d3c │ │ │ │ + blx 0x1874c94 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c06f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ eorsvc pc, ip, r5, asr r8 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ mvnscc pc, #-1073741824 @ 0xc0000000 │ │ │ │ @@ -152464,176 +152422,176 @@ │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #27267 @ 0x6a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000bacd │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc36c │ │ │ │ + bl 0xfebfc2c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0x263172 │ │ │ │ + blx 0x2630ca │ │ │ │ cdpne 6, 7, cr4, cr2, cr1, {1} │ │ │ │ andcc r3, r1, #16, 8 @ 0x10000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ - blx 0xfed831e0 │ │ │ │ - blcc 0x6e1fa4 │ │ │ │ + blx 0xfed83138 │ │ │ │ + blcc 0x6e1efc │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000baa9 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc3b4 │ │ │ │ + bl 0xfebfc30c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff9631b8 │ │ │ │ + blx 0xff963110 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccs 0x0002f83e │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ @ instruction: 0xf8564575 │ │ │ │ @ instruction: 0xf1a21031 │ │ │ │ - b 0x965a34 │ │ │ │ - b 0xe5dfc │ │ │ │ - b 0x1165604 │ │ │ │ + b 0x96598c │ │ │ │ + b 0xe5d54 │ │ │ │ + b 0x116555c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba77 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc418 │ │ │ │ + bl 0xfebfc370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfece321c │ │ │ │ + blx 0xfece3174 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865a6c │ │ │ │ + blx 0x18659c4 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blx 0xfed69288 │ │ │ │ + blx 0xfed691e0 │ │ │ │ ldrbmi pc, [r2, #-899]! @ 0xfffffc7d @ │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000ba47 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc478 │ │ │ │ + bl 0xfebfc3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xfe0e327c │ │ │ │ + blx 0xfe0e31d4 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf83e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi fp, [r5, #-2651]! @ 0xfffff5a5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ - b 0x951d20 │ │ │ │ - b 0x165abc │ │ │ │ - b 0x1165ec0 │ │ │ │ + b 0x951c78 │ │ │ │ + b 0x165a14 │ │ │ │ + b 0x1165e18 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd4070 │ │ │ │ svclt 0x0000ba17 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc4d8 │ │ │ │ + bl 0xfebfc430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x14e32dc │ │ │ │ + blx 0x14e3234 │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x1865b2c │ │ │ │ + blx 0x1865a84 │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blt 0x769348 │ │ │ │ + blt 0x7692a0 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe181404 │ │ │ │ - b 0x165f2c │ │ │ │ - b 0xfe165f38 │ │ │ │ + b 0xfe18135c │ │ │ │ + b 0x165e84 │ │ │ │ + b 0xfe165e90 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r8!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc534 │ │ │ │ + bl 0xfebfc48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x863340 │ │ │ │ + blx 0x863298 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr5, {5} │ │ │ │ @ instruction: 0xf1051f31 │ │ │ │ - blx 0x1865b88 │ │ │ │ + blx 0x1865ae0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ ldrbmi r6, [r2, #-60]! @ 0xffffffc4 │ │ │ │ teqmi r3, #544768 @ 0x85000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b9bb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc590 │ │ │ │ + bl 0xfebfc4e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9f4f7fd │ │ │ │ vmax.s8 d20, d10, d1 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01cf0 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbclt r4, lr, #48, 12 @ 0x3000000 │ │ │ │ stmdavs fp!, {r1, r3, r4, r9, fp, ip, sp, pc}^ │ │ │ │ strbeq lr, [r6, ip, lsl #22] │ │ │ │ smlabtcs pc, r1, r3, pc @ │ │ │ │ eors pc, r6, ip, asr r8 @ │ │ │ │ stmdavs r6!, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ rsbsmi r6, r3, pc, ror r8 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ stmdavs r6!, {r0, r1, r4, r5, r6, lr}^ │ │ │ │ - b 0xfe23d460 │ │ │ │ + b 0xfe23d3b8 │ │ │ │ eorsmi r0, fp, r2, lsl #6 │ │ │ │ eorsvc pc, r1, ip, asr r8 @ │ │ │ │ rsbvs r4, r3, r3, ror r0 │ │ │ │ biceq lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldmdavs lr, {r0, r5, r7, fp, sp, lr}^ │ │ │ │ andcc lr, r2, #3489792 @ 0x354000 │ │ │ │ - blt 0x793c38 │ │ │ │ + blt 0x793b90 │ │ │ │ eorsmi r4, sl, sl, asr #32 │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b979 │ │ │ │ @@ -152641,114 +152599,114 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r2], r6, lsl #12 │ │ │ │ @ instruction: 0xf9b0f7fd │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ - strbcs pc, [r0], #586 @ 0x24a @ │ │ │ │ + ldrbtne pc, [r0], #586 @ 0x24a @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf6cf2500 │ │ │ │ @ instruction: 0xf1aa75ff │ │ │ │ strtmi r0, [r4], r8, lsl #28 │ │ │ │ ldrbtmi r9, [r0], r1, lsl #12 │ │ │ │ svcmi 0x0008f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0008f851 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ - bl 0x3b6b60 │ │ │ │ - b 0x1465f80 │ │ │ │ + bl 0x3b6ab8 │ │ │ │ + b 0x1465ed8 │ │ │ │ @ instruction: 0xf8de4304 │ │ │ │ @ instruction: 0xf85c6004 │ │ │ │ @ instruction: 0xf8d29039 │ │ │ │ - b 0x119147c │ │ │ │ - b 0x1f60c8 │ │ │ │ - b 0x176c8c │ │ │ │ - b 0x1125c8c │ │ │ │ + b 0x11913d4 │ │ │ │ + b 0x1f6020 │ │ │ │ + b 0x176be4 │ │ │ │ + b 0x1125be4 │ │ │ │ addslt r4, fp, #20, 4 @ 0x40000001 │ │ │ │ - b 0x117f5b0 │ │ │ │ - b 0xfe16609c │ │ │ │ - b 0xfe1260a4 │ │ │ │ - b 0x165c9c │ │ │ │ - b 0x1260b4 │ │ │ │ - b 0xfe165cc0 │ │ │ │ - b 0xfe1260b4 │ │ │ │ + b 0x117f508 │ │ │ │ + b 0xfe165ff4 │ │ │ │ + b 0xfe125ffc │ │ │ │ + b 0x165bf4 │ │ │ │ + b 0x12600c │ │ │ │ + b 0xfe165c18 │ │ │ │ + b 0xfe12600c │ │ │ │ andvs r0, fp, r4, lsl #4 │ │ │ │ bicsle r6, r0, sl, asr #32 │ │ │ │ ldrtmi r9, [r0], -r1, lsl #28 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4ff0 │ │ │ │ svclt 0x0000b927 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc6b8 │ │ │ │ + bl 0xfebfc610 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf960f7fd │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0x46280233 │ │ │ │ stmdavs r7!, {r0, r2, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i16 d22, #177 @ 0x00b1 │ │ │ │ - bl 0x12e11c │ │ │ │ + bl 0x12e074 │ │ │ │ @ instruction: 0xf8520cc5 │ │ │ │ ldmdavs r5!, {r0, r2, r4, r5, sp, lr, pc}^ │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ - b 0x1f56e4 │ │ │ │ + b 0x1f563c │ │ │ │ rsbsmi r0, sp, lr, lsl #10 │ │ │ │ stmdavs r5!, {r0, r2, r5, sp, lr}^ │ │ │ │ eorsvc pc, r3, r2, asr r8 @ │ │ │ │ - b 0xf56a4 │ │ │ │ + b 0xf55fc │ │ │ │ rsbmi r0, r9, ip, lsl #2 │ │ │ │ - bl 0x13d68c │ │ │ │ + bl 0x13d5e4 │ │ │ │ ldmib r6, {r0, r1, r6, r7, r8}^ │ │ │ │ @ instruction: 0xf8d12302 │ │ │ │ ldmib r4, {r2, lr, pc}^ │ │ │ │ rsbmi r1, sl, r2, lsl #10 │ │ │ │ eorsmi r4, fp, fp, asr #32 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ submi r4, fp, sl, rrx │ │ │ │ adcvs r6, r3, r2, ror #1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r6!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc738 │ │ │ │ + bl 0xfebfc690 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf920f7fd │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01cf0 │ │ │ │ stmdavs r7!, {r0, r1, r4, r5, sl, fp} │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmvn.i32 d20, #-1342177280 @ 0xb0000000 │ │ │ │ - bl 0x3ae19c │ │ │ │ + bl 0x3ae0f4 │ │ │ │ rsbsmi r0, sl, r1, asr #13 │ │ │ │ eorsne pc, r1, ip, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ rsbsmi r6, r9, r2, ror r8 │ │ │ │ stmdavs r7!, {r1, r2, r3, r5, r6, fp, sp, lr}^ │ │ │ │ - b 0xfe27d5fc │ │ │ │ - b 0x925994 │ │ │ │ - bl 0x3a5d84 │ │ │ │ + b 0xfe27d554 │ │ │ │ + b 0x9258ec │ │ │ │ + bl 0x3a5cdc │ │ │ │ rsbsmi r0, sl, r3, asr #3 │ │ │ │ @ instruction: 0xf85c6062 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sp}^ │ │ │ │ stmdavs fp, {r1, r8, r9, sl, lr, pc}^ │ │ │ │ ldrdvs lr, [r2, -r5] │ │ │ │ streq lr, [r6, #-2700] @ 0xfffff574 │ │ │ │ - b 0x935780 │ │ │ │ - b 0x965db4 │ │ │ │ + b 0x9356d8 │ │ │ │ + b 0x965d0c │ │ │ │ rsbsmi r0, fp, r1, lsl #6 │ │ │ │ andeq lr, ip, #532480 @ 0x82000 │ │ │ │ movwcs lr, #10692 @ 0x29c4 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r4!, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc7bc │ │ │ │ + bl 0xfebfc714 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf8def7fd │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ strle r0, [r5, #-1986] @ 0xfffff83e │ │ │ │ @@ -152757,23 +152715,23 @@ │ │ │ │ andvc r4, sl, r2, asr r2 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmlt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc800 │ │ │ │ + bl 0xfebfc758 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf8bcf7fd │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f93e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8562b00 │ │ │ │ svclt 0x00b81031 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ @@ -152781,49 +152739,49 @@ │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdalt r2, {r0, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc860 │ │ │ │ + bl 0xfebfc7b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xf88cf7fd │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ @ instruction: 0xf85e020c │ │ │ │ - blx 0x1875298 │ │ │ │ + blx 0x18751f0 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ - blcs 0xa96d0 │ │ │ │ + blcs 0xa9628 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsvc pc, ip, r6, asr r8 @ │ │ │ │ ldrbmi r4, [r2, #-107]! @ 0xffffff95 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ mvnle r6, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fd40f8 │ │ │ │ svclt 0x0000b823 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc8c0 │ │ │ │ + bl 0xfebfc818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf85cf7fd │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01cf0 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3adce8 │ │ │ │ + bl 0x3adc40 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ orrcs pc, r0, #35 @ 0x23 │ │ │ │ @@ -152839,25 +152797,25 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bfdf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfc948 │ │ │ │ + bl 0xfebfc8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf818f7fd │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01cf0 │ │ │ │ stmdavs fp!, {r0, r1, r4, r5, sl, fp} │ │ │ │ sbcslt r4, r6, #48, 12 @ 0x3000000 │ │ │ │ @ instruction: 0xf0236827 │ │ │ │ - bl 0x3b5b70 │ │ │ │ + bl 0x3b5ac8 │ │ │ │ @ instruction: 0xf3c203c6 │ │ │ │ @ instruction: 0xf85c220f │ │ │ │ rsbsmi r6, r9, r6, lsr r0 │ │ │ │ ldmdavs lr, {r0, r4, r5, lr}^ │ │ │ │ rsbsmi r6, r9, fp, ror #16 │ │ │ │ stmdavs r1!, {r0, r5, sp, lr}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ @@ -152873,15 +152831,15 @@ │ │ │ │ adcvs r4, r2, sl, asr #32 │ │ │ │ subsmi r6, r3, r2, ror #17 │ │ │ │ subsmi r4, r3, r3, lsr r0 │ │ │ │ pop {r0, r1, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bf9b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfc9d0 │ │ │ │ + bl 0xfebfc928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xffd4f7fc │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ movwcc r3, #5136 @ 0x1410 │ │ │ │ @ instruction: 0xf10107c2 │ │ │ │ @@ -152890,188 +152848,188 @@ │ │ │ │ subsmi r7, r2, #1703936 @ 0x1a0000 │ │ │ │ stccs 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r1, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4070 │ │ │ │ svclt 0x0000bf79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebfca14 │ │ │ │ + bl 0xfebfc96c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xffb2f7fc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ sbclt r0, r1, #53477376 @ 0x3300000 │ │ │ │ svccc 0x0002f83e │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldrbmi r4, [r5, #-603]! @ 0xfffffda5 │ │ │ │ eorsne pc, r1, r6, asr r8 @ │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x004af7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfca70 │ │ │ │ + bl 0xfebfc9c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ @ instruction: 0xff84f7fc │ │ │ │ @ instruction: 0xf1a51f31 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1050633 │ │ │ │ - blx 0x18660c4 │ │ │ │ + blx 0x186601c │ │ │ │ @ instruction: 0xf85efc80 │ │ │ │ @ instruction: 0xf8513f04 │ │ │ │ @ instruction: 0xf3c05f04 │ │ │ │ subsmi r1, fp, #15 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0xfe18199c │ │ │ │ - b 0x1664c4 │ │ │ │ - b 0xfe1664d0 │ │ │ │ + b 0xfe1818f4 │ │ │ │ + b 0x16641c │ │ │ │ + b 0xfe166428 │ │ │ │ andvs r0, fp, r5, lsl #6 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x001cf7fc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcacc │ │ │ │ + bl 0xfebfca24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff56f7fc │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01cf0 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e130 │ │ │ │ - bl 0x3a5d04 │ │ │ │ + b 0xfe26e088 │ │ │ │ + bl 0x3a5c5c │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf0816036 │ │ │ │ eorsmi r2, r1, r0, lsl #3 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdaa8 │ │ │ │ + bl 0x3bda00 │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ addcs pc, r0, #130 @ 0x82 │ │ │ │ orrcs pc, r0, #131 @ 0x83 │ │ │ │ - b 0x135a28 │ │ │ │ + b 0x135980 │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000bed7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfcb58 │ │ │ │ + bl 0xfebfcab0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff10f7fc │ │ │ │ vmax.s8 d20, d10, d2 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01cf0 │ │ │ │ @ instruction: 0x46300c33 │ │ │ │ stmdavs fp!, {r1, r2, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ vmlal.u8 q11, d2, d23 │ │ │ │ - b 0xfe26e1bc │ │ │ │ - bl 0x3a5d90 │ │ │ │ + b 0xfe26e114 │ │ │ │ + bl 0x3a5ce8 │ │ │ │ @ instruction: 0xf85c03c6 │ │ │ │ @ instruction: 0xf1016036 │ │ │ │ eorsmi r4, r1, r0, lsl #2 │ │ │ │ rsbsmi r6, r9, lr, asr r8 │ │ │ │ eorvs r6, r1, fp, ror #16 │ │ │ │ submi r6, fp, r1, ror #16 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - bl 0x3bdb34 │ │ │ │ + bl 0x3bda8c │ │ │ │ @ instruction: 0xf85c03c2 │ │ │ │ ldmib r4, {r1, r4, r5, lr, pc}^ │ │ │ │ ldmdavs pc, {r1, r8, sp, lr}^ @ │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ submi r4, fp, r2, ror r0 │ │ │ │ andmi pc, r0, #-2147483648 @ 0x80000000 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ - b 0x135ab4 │ │ │ │ + b 0x135a0c │ │ │ │ rsbsmi r0, r2, ip, lsl #4 │ │ │ │ stmib r4, {r0, r1, r3, r6, lr}^ │ │ │ │ pop {r1, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fc40f8 │ │ │ │ svclt 0x0000be91 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 6, pc, cr8, cr12, {7} @ │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145e10 │ │ │ │ + bl 0x145d68 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14daf4 │ │ │ │ + bl 0x14da4c │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xfe249aec │ │ │ │ + b 0xfe249a44 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e230 │ │ │ │ + b 0x19e188 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ - b 0xfe1fdac8 │ │ │ │ + b 0xfe1fda20 │ │ │ │ subsmi r0, r5, r1, lsl #6 │ │ │ │ streq lr, [r9], -r6, lsl #20 │ │ │ │ - b 0x175b3c │ │ │ │ - b 0xfe22667c │ │ │ │ + b 0x175a94 │ │ │ │ + b 0xfe2265d4 │ │ │ │ subsmi r0, r5, lr, lsl #12 │ │ │ │ adcvs r4, r6, fp, asr #32 │ │ │ │ rscvs r6, r5, r3, rrx │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mcrlt 7, 2, pc, cr14, cr12, {7} @ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 4, pc, cr6, cr12, {7} @ │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145e94 │ │ │ │ + bl 0x145dec │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14db78 │ │ │ │ + bl 0x14dad0 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xac9b70 │ │ │ │ + b 0xac9ac8 │ │ │ │ ldmib r4, {r1, r2, r8, r9}^ │ │ │ │ - b 0x19e2b4 │ │ │ │ + b 0x19e20c │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [r6], -lr, lsr #20 │ │ │ │ - b 0x8fdb4c │ │ │ │ - b 0x9266d8 │ │ │ │ - b 0x226edc │ │ │ │ + b 0x8fdaa4 │ │ │ │ + b 0x926630 │ │ │ │ + b 0x226e34 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153080,32 +153038,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ mcr2 7, 2, pc, cr2, cr12, {7} @ │ │ │ │ vmax.s8 d20, d10, d3 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0x46380233 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ ldmib r4, {r0, r1, r2, r3, r8, r9, sp}^ │ │ │ │ - bl 0x145f1c │ │ │ │ + bl 0x145e74 │ │ │ │ @ instruction: 0xf8520cc7 │ │ │ │ - bl 0x14dc00 │ │ │ │ + bl 0x14db58 │ │ │ │ @ instruction: 0xf85207c3 │ │ │ │ - b 0xa49bf8 │ │ │ │ + b 0xa49b50 │ │ │ │ ldmib r4, {r3, r8, r9}^ │ │ │ │ - b 0x19e33c │ │ │ │ + b 0x19e294 │ │ │ │ ldmdavs pc!, {r1, r3, r8, r9}^ @ │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ ldrdgt pc, [r4], -ip │ │ │ │ streq lr, [lr], -r6, lsr #20 │ │ │ │ - b 0x9fdbd4 │ │ │ │ - b 0x9e6750 │ │ │ │ - b 0x226f58 │ │ │ │ + b 0x9fdb2c │ │ │ │ + b 0x9e66a8 │ │ │ │ + b 0x226eb0 │ │ │ │ eorsmi r0, sp, r9, lsl #12 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ streq lr, [lr], -r6, lsl #21 │ │ │ │ submi r4, fp, r5, asr r0 │ │ │ │ rsbvs r6, r3, r6, lsr #1 │ │ │ │ pop {r0, r2, r5, r6, r7, sp, lr} │ │ │ │ @ instruction: 0xf7fc47f0 │ │ │ │ @@ -153113,189 +153071,189 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr, #1008]! @ 0x3f0 │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4522 │ │ │ │ + blx 0xfe0e447a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1517d4 │ │ │ │ + bl 0x15172c │ │ │ │ eormi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x1c9bf0 │ │ │ │ - b 0xfe1a6c0c │ │ │ │ + b 0x1c9b48 │ │ │ │ + b 0xfe1a6b64 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bd7f │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2 7, cr15, [r6, #1008]! @ 0x3f0 │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e45b2 │ │ │ │ + blx 0xfe0e450a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x9edc84 │ │ │ │ - bl 0x12705c │ │ │ │ + b 0x9edbdc │ │ │ │ + bl 0x126fb4 │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211d40 │ │ │ │ + b 0xfe211c98 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x9bdca8 │ │ │ │ - b 0xfe1a6ca0 │ │ │ │ - b 0x1a6c9c │ │ │ │ - b 0xfe1a6ca4 │ │ │ │ + b 0x9bdc00 │ │ │ │ + b 0xfe1a6bf8 │ │ │ │ + b 0x1a6bf4 │ │ │ │ + b 0xfe1a6bfc │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2l 7, cr15, [lr, #-1008]! @ 0xfffffc10 │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4642 │ │ │ │ + blx 0xfe0e459a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x1518f4 │ │ │ │ + bl 0x15184c │ │ │ │ @ instruction: 0x432509cb │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0x11c9d10 │ │ │ │ - b 0xfe1a6d2c │ │ │ │ + b 0x11c9c68 │ │ │ │ + b 0xfe1a6c84 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bcef │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ stc2 7, cr15, [r6, #-1008]! @ 0xfffffc10 │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e46d2 │ │ │ │ + blx 0xfe0e462a │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ @ instruction: 0xf3c09f08 │ │ │ │ - b 0x19edda4 │ │ │ │ - bl 0x12717c │ │ │ │ + b 0x19edcfc │ │ │ │ + bl 0x1270d4 │ │ │ │ @ instruction: 0xf85204cb │ │ │ │ - b 0xfe211e60 │ │ │ │ + b 0xfe211db8 │ │ │ │ @ instruction: 0xf8d30509 │ │ │ │ ldrbmi sl, [r7, #-4]! │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ streq lr, [r9, #-2693] @ 0xfffff57b │ │ │ │ ldrdls pc, [r4], -r4 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ - b 0x19bddc8 │ │ │ │ - b 0xfe1a6dc0 │ │ │ │ - b 0x1a6dbc │ │ │ │ - b 0xfe1a6dc4 │ │ │ │ + b 0x19bdd20 │ │ │ │ + b 0xfe1a6d18 │ │ │ │ + b 0x1a6d14 │ │ │ │ + b 0xfe1a6d1c │ │ │ │ subvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4630d1d4 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stclt 7, cr15, [r6], #1008 @ 0x3f0 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4617 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [lr], {252} @ 0xfc │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ stceq 1, cr15, [r8], {167} @ 0xa7 │ │ │ │ - blx 0xfe0e4762 │ │ │ │ + blx 0xfe0e46ba │ │ │ │ svcmi 0x0008f853 │ │ │ │ @ instruction: 0xf85c46e6 │ │ │ │ @ instruction: 0xf8515f08 │ │ │ │ - bl 0x151a14 │ │ │ │ + bl 0x15196c │ │ │ │ rsbmi r0, r5, fp, asr #19 │ │ │ │ eorslt pc, fp, r2, asr r8 @ │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ ldrdge pc, [r4], -r3 │ │ │ │ ldrdhi pc, [r4], -r1 │ │ │ │ @ instruction: 0xf8d94577 │ │ │ │ - b 0xfe1c9e30 │ │ │ │ - b 0xfe1a6e4c │ │ │ │ + b 0xfe1c9d88 │ │ │ │ + b 0xfe1a6da4 │ │ │ │ andvs r0, sp, r8, lsl #8 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r5, ip, asr #32 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc4ff8 │ │ │ │ svclt 0x0000bc5f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd048 │ │ │ │ + bl 0xfebfcfa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr7, {4} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153315,39 +153273,39 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fc6f │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - b 0x176fe4 │ │ │ │ - b 0x926ae0 │ │ │ │ - b 0x11666e4 │ │ │ │ + b 0x176f3c │ │ │ │ + b 0x926a38 │ │ │ │ + b 0x116663c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bc05 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], #-1008 @ 0xfffffc10 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -153358,15 +153316,15 @@ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000bbd1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd164 │ │ │ │ + bl 0xfebfd0bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr9, {0} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153375,69 +153333,69 @@ │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0041004f │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ @ instruction: 0xf8011be4 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfeb63f98 │ │ │ │ + bllt 0xfeb63ef0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fbe1 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf8353f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1e64000 │ │ │ │ + bllt 0x1e63f58 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xfec6401e │ │ │ │ + blx 0xfec63f76 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - bl 0xfe9d614c │ │ │ │ - b 0xfe1a7080 │ │ │ │ - b 0x1a7080 │ │ │ │ - b 0xfe1a7098 │ │ │ │ + bl 0xfe9d60a4 │ │ │ │ + b 0xfe1a6fd8 │ │ │ │ + b 0x1a6fd8 │ │ │ │ + b 0xfe1a6ff0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1164068 │ │ │ │ + bllt 0x1163fc0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfd280 │ │ │ │ + bl 0xfebfd1d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fc4606 │ │ │ │ vmovne.8 d11[7], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -153458,64 +153416,64 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3d02 │ │ │ │ @ instruction: 0xf1a7fb51 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c1 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ vqrdmlah.s d15, d8, d3 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xffa64120 │ │ │ │ + blt 0xffa64078 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x86413e │ │ │ │ + blx 0x864096 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0x2d626e │ │ │ │ - b 0xfe1e3190 │ │ │ │ - b 0x1a71a0 │ │ │ │ - b 0xfe1a71b8 │ │ │ │ + blx 0x2d61c6 │ │ │ │ + b 0xfe1e30e8 │ │ │ │ + b 0x1a70f8 │ │ │ │ + b 0xfe1a7110 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfed64188 │ │ │ │ + blt 0xfed640e0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0xffb641a4 │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0xffb640fc │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf9170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r9 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153532,76 +153490,76 @@ │ │ │ │ svclt 0x0000ba7f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0xfee6420c │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0xfee64164 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x18762e0 │ │ │ │ + blx 0x1876238 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5a9e5e │ │ │ │ - b 0xfe1e3270 │ │ │ │ - b 0x1a725c │ │ │ │ - b 0xfe1a7290 │ │ │ │ + blx 0x5a9db6 │ │ │ │ + b 0xfe1e31c8 │ │ │ │ + b 0x1a71b4 │ │ │ │ + b 0xfe1a71e8 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x1364258 │ │ │ │ + blt 0x13641b0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - blx 0xfe164274 │ │ │ │ + blx 0xfe1641cc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x440324 │ │ │ │ + bl 0x44027c │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f12e2 │ │ │ │ + blx 0xfe0f123a │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e448 │ │ │ │ + bl 0x43e3a0 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e3c6 │ │ │ │ + blx 0xfe13e31e │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x2642e0 │ │ │ │ + blt 0x264238 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461e │ │ │ │ - blx 0x10642fc │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0x1064254 │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ @ instruction: 0xf04f1eab │ │ │ │ @ instruction: 0xf8170c00 │ │ │ │ sbclt r1, r5, #28 │ │ │ │ andshi pc, ip, r6, lsl r8 @ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -153618,61 +153576,61 @@ │ │ │ │ svclt 0x0000b9d3 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [lr], -ip, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ - blx 0x364364 │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + blx 0x3642bc │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f21 │ │ │ │ @ instruction: 0xf8370c00 │ │ │ │ - blx 0x1876438 │ │ │ │ + blx 0x1876390 │ │ │ │ @ instruction: 0xf836fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c02f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2a9fb6 │ │ │ │ - b 0xfe1e33b8 │ │ │ │ - b 0x1a73b4 │ │ │ │ - b 0xfe1a73e8 │ │ │ │ + blx 0x2a9f0e │ │ │ │ + b 0xfe1e3310 │ │ │ │ + b 0x1a730c │ │ │ │ + b 0xfe1a7340 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmiblt lr, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf9d6f7fc │ │ │ │ stmdavs r9!, {r2, r7, r9, sl, lr} │ │ │ │ ldmdavs r3!, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44047c │ │ │ │ + bl 0x4403d4 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f143a │ │ │ │ + blx 0xfe8f1392 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e5a0 │ │ │ │ + bl 0x43e4f8 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8} │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e51e │ │ │ │ + blx 0xfe93e476 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt sl, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -153682,85 +153640,85 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2449] @ 0xfffff66f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ vhsub.s8 d18, d10, d0 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf9160733 │ │ │ │ - blx 0x18724c4 │ │ │ │ + blx 0x187241c │ │ │ │ @ instruction: 0xf915fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570cb6 │ │ │ │ - b 0x9230b8 │ │ │ │ - b 0x1668cc │ │ │ │ - b 0x11670d0 │ │ │ │ + blx 0x570c0e │ │ │ │ + b 0x923010 │ │ │ │ + b 0x166824 │ │ │ │ + b 0x1167028 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b925 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf95cf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x1876598 │ │ │ │ + blx 0x18764f0 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x5aa116 │ │ │ │ - b 0xfe1e3528 │ │ │ │ - b 0x1a7528 │ │ │ │ - b 0xfe1a7548 │ │ │ │ + blx 0x5aa06e │ │ │ │ + b 0xfe1e3480 │ │ │ │ + b 0x1a7480 │ │ │ │ + b 0xfe1a74a0 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf926f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x4405dc │ │ │ │ + bl 0x440534 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe0f159a │ │ │ │ + blx 0xfe0f14f2 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e700 │ │ │ │ + bl 0x43e658 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe13e67e │ │ │ │ + blx 0xfe13e5d6 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt sl!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -153770,99 +153728,99 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fc3601 │ │ │ │ strcc pc, [r1, #-2273] @ 0xfffff71f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ vhsub.s8 d18, d10, d0 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf8160733 │ │ │ │ - blx 0x1872624 │ │ │ │ + blx 0x187257c │ │ │ │ @ instruction: 0xf815fc80 │ │ │ │ andcc r8, r1, #18 │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ - blx 0x570e16 │ │ │ │ - b 0x923218 │ │ │ │ - b 0x166a2c │ │ │ │ - b 0x1167230 │ │ │ │ + blx 0x570d6e │ │ │ │ + b 0x923170 │ │ │ │ + b 0x166984 │ │ │ │ + b 0x1167188 │ │ │ │ @ instruction: 0xf8ae0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fc41f0 │ │ │ │ svclt 0x0000b875 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f4616 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @ instruction: 0xf8acf7fc │ │ │ │ svcne 0x00391cb2 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf04f1ca3 │ │ │ │ @ instruction: 0xf8320c00 │ │ │ │ - blx 0x18766f8 │ │ │ │ + blx 0x1876650 │ │ │ │ @ instruction: 0xf833fe80 │ │ │ │ @ instruction: 0xf10c802c │ │ │ │ @ instruction: 0xf8510c01 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ @ instruction: 0xf856100f │ │ │ │ @ instruction: 0xf1bce03e │ │ │ │ - blx 0x2aa276 │ │ │ │ - b 0xfe1e3678 │ │ │ │ - b 0x1a7688 │ │ │ │ - b 0xfe1a76a8 │ │ │ │ + blx 0x2aa1ce │ │ │ │ + b 0xfe1e35d0 │ │ │ │ + b 0x1a75e0 │ │ │ │ + b 0xfe1a7600 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r5, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt lr!, {r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ @ instruction: 0xf876f7fc │ │ │ │ ldmdavs r1!, {r2, r7, r9, sl, lr}^ │ │ │ │ stmdavs fp!, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf78cfa5f │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ - bl 0x44073c │ │ │ │ + bl 0x440694 │ │ │ │ vmul.i q8, q14, d3[1] │ │ │ │ - blx 0xfe8f16fa │ │ │ │ + blx 0xfe8f1652 │ │ │ │ @ instruction: 0xf85e1303 │ │ │ │ subsmi r7, r1, r7, lsr r0 │ │ │ │ @ instruction: 0xf8d84039 │ │ │ │ subsmi r7, r1, r4 │ │ │ │ eorvs r6, r1, r2, ror #16 │ │ │ │ smlabbeq r2, r3, sl, lr │ │ │ │ subsmi r4, r1, r9, lsr r0 │ │ │ │ - bl 0x43e860 │ │ │ │ + bl 0x43e7b8 │ │ │ │ ldmvs r2!, {r2, r3, r6, r7, r8}^ │ │ │ │ stmdavs sp, {r0, r1, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf85e68a1 │ │ │ │ - blx 0xfe93e7de │ │ │ │ + blx 0xfe93e736 │ │ │ │ submi r2, sl, r3, lsl #6 │ │ │ │ submi r4, sl, r2, lsr r0 │ │ │ │ stmiavs r2!, {r1, r5, r7, sp, lr}^ │ │ │ │ eormi r4, fp, r3, asr r0 │ │ │ │ rscvs r4, r3, r3, asr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00faf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf82ef7fc │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153873,27 +153831,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe7f0 │ │ │ │ - b 0xfe0e6b7c │ │ │ │ + b 0xfe748 │ │ │ │ + b 0xfe0e6ad4 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00bcf7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xfff0f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153904,27 +153862,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe86c │ │ │ │ - b 0xfe0e6bf8 │ │ │ │ + b 0xfe7c4 │ │ │ │ + b 0xfe0e6b50 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x007ef7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb2f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153935,27 +153893,27 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe8e8 │ │ │ │ - b 0xfe0e6c74 │ │ │ │ + b 0xfe840 │ │ │ │ + b 0xfe0e6bcc │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0040f7fb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r1], ip, lsl #12 │ │ │ │ pkhbtmi r4, r2, sp, lsl #12 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff74f7fb │ │ │ │ strmi r3, [r6], -r8, lsl #26 │ │ │ │ @ instruction: 0xf1a93c08 │ │ │ │ ldmib r5!, {r3, r8, r9, sl}^ │ │ │ │ ldrtmi r2, [fp], r2, lsl #6 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ @@ -153966,22 +153924,22 @@ │ │ │ │ sbceq lr, r3, #8, 22 @ 0x2000 │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ ldmdavs r2, {r0, r1, r5, r6, fp, sp, lr}^ │ │ │ │ andeq lr, ip, r0, lsl #21 │ │ │ │ smlabbeq r3, r1, sl, lr │ │ │ │ - b 0xfe964 │ │ │ │ - b 0xfe0e6cf0 │ │ │ │ + b 0xfe8bc │ │ │ │ + b 0xfe0e6c48 │ │ │ │ rsbvs r0, r1, r3, lsl #2 │ │ │ │ @ instruction: 0x4650d1dd │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x0002f7fb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdb00 │ │ │ │ + bl 0xfebfda58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ qasxmi pc, r1, fp @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154002,15 +153960,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7ff11 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154026,34 +153984,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 6, pc, cr14, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfe2d6aee │ │ │ │ - b 0xfe1c7a10 │ │ │ │ - b 0x1a7a20 │ │ │ │ - b 0xfe1a7a38 │ │ │ │ + blx 0xfe2d6a46 │ │ │ │ + b 0xfe1c7968 │ │ │ │ + b 0x1a7978 │ │ │ │ + b 0xfe1a7990 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr2, cr11, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdc20 │ │ │ │ + bl 0xfebfdb78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -fp, lsr #29 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154073,15 +154031,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fe83 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154097,34 +154055,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 2, pc, cr0, cr11, {7} │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svchi 0x0004f85e │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - blx 0xfead6c0a │ │ │ │ - b 0xfe1c7b2c │ │ │ │ - b 0x1a7b3c │ │ │ │ - b 0xfe1a7b54 │ │ │ │ + blx 0xfead6b62 │ │ │ │ + b 0xfe1c7a84 │ │ │ │ + b 0x1a7a94 │ │ │ │ + b 0xfe1a7aac │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r8, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r4, #1004]! @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdd3c │ │ │ │ + bl 0xfebfdc94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621fe1d │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154147,15 +154105,15 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf44ffdf1 │ │ │ │ @ instruction: 0xf1a74800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r2, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154171,36 +154129,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1004]! @ 0x3ec │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xff2f8206 │ │ │ │ - blx 0x188fc70 │ │ │ │ + blx 0xff2f815e │ │ │ │ + blx 0x188fbc8 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aac84 │ │ │ │ + b 0xfe2aabdc │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6d40 │ │ │ │ - b 0xfe1a7c84 │ │ │ │ + b 0x1d6c98 │ │ │ │ + b 0xfe1a7bdc │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stcllt 7, cr15, [ip, #-1004] @ 0xfffffc14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfde6c │ │ │ │ + bl 0xfebfddc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -r5, lsl #27 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -154221,15 +154179,15 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7fd5b │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf835b2c3 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf83c008f │ │ │ │ ldrbmi r1, [r6, #-3842]! @ 0xfffff0fe │ │ │ │ eorscc pc, r3, r7, asr r8 @ │ │ │ │ @@ -154246,36 +154204,36 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strmi pc, [r0], -pc, asr #32 │ │ │ │ svcls 0x0004f85e │ │ │ │ @ instruction: 0xf85346b2 │ │ │ │ strcs ip, [r0], #-3844 @ 0xfffff0fc │ │ │ │ svchi 0x0004f851 │ │ │ │ - blx 0xffaf8332 │ │ │ │ - blx 0x188fd9c │ │ │ │ + blx 0xffaf828a │ │ │ │ + blx 0x188fcf4 │ │ │ │ vmull.u8 , d16, d0 │ │ │ │ - b 0xfe2aadb0 │ │ │ │ + b 0xfe2aad08 │ │ │ │ @ instruction: 0xf8570404 │ │ │ │ - b 0x1d6e6c │ │ │ │ - b 0xfe1a7db0 │ │ │ │ + b 0x1d6dc4 │ │ │ │ + b 0xfe1a7d08 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, ror #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [r6], #1004 @ 0x3ec │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfdf98 │ │ │ │ + bl 0xfebfdef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ cdpne 12, 6, cr15, cr11, cr15, {7} │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154295,60 +154253,60 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r6], {251} @ 0xfb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216cdc │ │ │ │ - b 0x1e7a54 │ │ │ │ - b 0x927a54 │ │ │ │ + b 0x216c34 │ │ │ │ + b 0x1e79ac │ │ │ │ + b 0x9279ac │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrrclt 7, 15, pc, sl, cr11 @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256d44 │ │ │ │ - b 0xfe227ebc │ │ │ │ + b 0xfe256c9c │ │ │ │ + b 0xfe227e14 │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bc25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe0bc │ │ │ │ + bl 0xfebfe014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4617461d │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ mcrne 12, 3, pc, cr11, cr13, {2} @ │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154357,70 +154315,70 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x003842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x64eec │ │ │ │ + bllt 0x64e44 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4616 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ ldc2 7, cr15, [r6], #-1004 @ 0xfffffc14 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216bfc │ │ │ │ - b 0x1e7b74 │ │ │ │ - b 0x927b74 │ │ │ │ + b 0x216b54 │ │ │ │ + b 0x1e7acc │ │ │ │ + b 0x927acc │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff364f54 │ │ │ │ + bllt 0xff364eac │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3b │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe256c64 │ │ │ │ - b 0xfe227fdc │ │ │ │ + b 0xfe256bbc │ │ │ │ + b 0xfe227f34 │ │ │ │ strbmi r0, [r2, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb95 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe1dc │ │ │ │ + bl 0xfebfe134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vnmulne.f64 d31, d27, d13 │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154430,70 +154388,70 @@ │ │ │ │ mulvc r0, r3, r9 │ │ │ │ svclt 0x00a842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1be5010 │ │ │ │ + bllt 0x1be4f68 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0xfe9e502e │ │ │ │ + blx 0xfe9e4f86 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ @ instruction: 0xf93e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216fc0 │ │ │ │ - b 0x1e7c98 │ │ │ │ - b 0x927c98 │ │ │ │ + b 0x216f18 │ │ │ │ + b 0x1e7bf0 │ │ │ │ + b 0x927bf0 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xee5078 │ │ │ │ + bllt 0xee4fd0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0x1ce5096 │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x1ce4fee │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe257028 │ │ │ │ - b 0xfe228100 │ │ │ │ + b 0xfe256f80 │ │ │ │ + b 0xfe228058 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000bb03 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe300 │ │ │ │ + bl 0xfebfe258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7fb4606 │ │ │ │ vmovne.8 d11[5], pc │ │ │ │ cdpne 6, 7, cr4, cr10, cr1, {1} │ │ │ │ ldreq pc, [r0, #-260] @ 0xfffffefc │ │ │ │ @@ -154502,109 +154460,109 @@ │ │ │ │ ldmdavc pc, {r2, r4, fp, ip, sp, lr} @ │ │ │ │ svclt 0x002842bc │ │ │ │ andvc r4, ip, ip, lsr r6 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff7e5130 │ │ │ │ + blt 0xff7e5088 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - blx 0x5e514e │ │ │ │ + blx 0x5e50a6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strcc r1, [lr], -r9, lsr #29 │ │ │ │ @ instruction: 0xf83cb2c3 │ │ │ │ @ instruction: 0xf83e9f02 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ @ instruction: 0xf8572f02 │ │ │ │ strbmi r5, [r1, #51] @ 0x33 │ │ │ │ - b 0x216fe0 │ │ │ │ - b 0x1e7db8 │ │ │ │ - b 0x927db8 │ │ │ │ + b 0x216f38 │ │ │ │ + b 0x1e7d10 │ │ │ │ + b 0x927d10 │ │ │ │ tstmi r3, #1342177280 @ 0x50000000 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xfeae5198 │ │ │ │ + blt 0xfeae50f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xff8e51b4 │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + blx 0xff8e510c │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00311f3a │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ movweq pc, #49412 @ 0xc104 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ @ instruction: 0xf85c6f04 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ @ instruction: 0xf852100f │ │ │ │ @ instruction: 0xf85e8f04 │ │ │ │ strbmi r7, [r1, #52] @ 0x34 │ │ │ │ - b 0xfe257048 │ │ │ │ - b 0xfe228220 │ │ │ │ + b 0xfe256fa0 │ │ │ │ + b 0xfe228178 │ │ │ │ strbmi r0, [r3, #-1032]! @ 0xfffffbf8 │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r6], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb43f8 │ │ │ │ svclt 0x0000ba73 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe420 │ │ │ │ + bl 0xfebfe378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107faab │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7254 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa71ac │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ @ instruction: 0xf91e3101 │ │ │ │ - bne 0xfe7b2e50 │ │ │ │ + bne 0xfe7b2da8 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rsbslt fp, r4, #172, 30 @ 0x2b0 │ │ │ │ strbeq fp, [r3, r4, ror #4] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x126525c │ │ │ │ + blt 0x12651b4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x2065278 │ │ │ │ + blx 0x20651d0 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f93c │ │ │ │ svccs 0x0002f93e │ │ │ │ addsmi r1, sl, #880640 @ 0xd7000 │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831b2c2 │ │ │ │ svclt 0x00cc3f02 │ │ │ │ - blx 0x493bb8 │ │ │ │ + blx 0x493b10 │ │ │ │ vabdl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf856008f │ │ │ │ strbmi r2, [r5, #-50]! @ 0xffffffce │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r7, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154613,49 +154571,49 @@ │ │ │ │ svclt 0x0000ba0d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x11e52ec │ │ │ │ + blx 0x11e5244 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec57288 │ │ │ │ - blx 0x186a33c │ │ │ │ - b 0xfe3e6d30 │ │ │ │ + bl 0xfec571e0 │ │ │ │ + blx 0x186a294 │ │ │ │ + b 0xfe3e6c88 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b9d5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe55c │ │ │ │ + bl 0xfebfe4b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0xf107fa0d │ │ │ │ @ instruction: 0x46213eff │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa7390 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa72e8 │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf81e3101 │ │ │ │ - bne 0xfe7b2f8c │ │ │ │ + bne 0xfe7b2ee4 │ │ │ │ addsmi r1, sl, #876544 @ 0xd6000 │ │ │ │ rscslt fp, r4, #44, 30 @ 0xb0 │ │ │ │ strbeq fp, [r3, r4, ror #5] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ adcsmi r4, r9, #256 @ 0x100 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ @@ -154667,23 +154625,23 @@ │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7fb3d02 │ │ │ │ @ instruction: 0xf1a7f9df │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ svccc 0x0002f83e │ │ │ │ svcne 0x0002f835 │ │ │ │ addsmi r1, r9, #827392 @ 0xca000 │ │ │ │ stmdaeq r1, {r0, r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ svclt 0x008c3f02 │ │ │ │ - blx 0x893e40 │ │ │ │ + blx 0x893d98 │ │ │ │ vsubl.u8 , d16, d8 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ ldrbmi r1, [r6, #-49]! @ 0xffffffcf │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @@ -154694,115 +154652,115 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf9a6f7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf853ef04 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ ldrbmi r8, [r4, #-3844]! @ 0xfffff0fc │ │ │ │ @ instruction: 0x0c0eeba4 │ │ │ │ - bl 0xfec572c4 │ │ │ │ - blx 0x186a478 │ │ │ │ - b 0xfe3e6e6c │ │ │ │ + bl 0xfec5721c │ │ │ │ + blx 0x186a3d0 │ │ │ │ + b 0xfe3e6dc4 │ │ │ │ vraddhn.i16 d16, q0, q4 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb41f0 │ │ │ │ svclt 0x0000b937 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe698 │ │ │ │ + bl 0xfebfe5f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ strtmi pc, [r1], -pc, ror #18 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa74fd │ │ │ │ + strhle r4, [pc, #41] @ 0xa7455 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fb40f8 │ │ │ │ svclt 0x0000b90f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf946f7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svcvc 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svchi 0x0002f831 │ │ │ │ - b 0x146d814 │ │ │ │ - bl 0x11440b4 │ │ │ │ + b 0x146d76c │ │ │ │ + bl 0x114400c │ │ │ │ @ instruction: 0xf85672e7 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x1178acc │ │ │ │ - b 0xac4444 │ │ │ │ - b 0x167d5c │ │ │ │ - b 0x1168160 │ │ │ │ + b 0x1178a24 │ │ │ │ + b 0xac439c │ │ │ │ + b 0x167cb4 │ │ │ │ + b 0x11680b8 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r4, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf90cf7fb │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13b8b78 │ │ │ │ - b 0xfe2868c4 │ │ │ │ - b 0x1a85e8 │ │ │ │ - b 0xfe1a85dc │ │ │ │ + b 0x13b8ad0 │ │ │ │ + b 0xfe28681c │ │ │ │ + b 0x1a8540 │ │ │ │ + b 0xfe1a8534 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r0, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r8, {r0, r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe7d4 │ │ │ │ + bl 0xfebfe72c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f8d1 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154822,24 +154780,24 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8aaf7fb │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x1877258 │ │ │ │ + blx 0x18771b0 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x573268 │ │ │ │ + bl 0x5731c0 │ │ │ │ @ instruction: 0xf8570309 │ │ │ │ - bl 0x1207748 │ │ │ │ + bl 0x12076a0 │ │ │ │ strbmi r0, [r6, #-2309]! @ 0xfffff6fb │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -154850,66 +154808,66 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf86ef7fb │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187b2d8 │ │ │ │ + blx 0x187b230 │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cb2e8 │ │ │ │ + bl 0x5cb240 │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124b7c4 │ │ │ │ + bl 0x124b71c │ │ │ │ ldrbmi r0, [r2, #-1030]! @ 0xfffffbfa │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bffb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfe910 │ │ │ │ + bl 0xfebfe868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fb4605 │ │ │ │ @ instruction: 0x4621f833 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ andcc r3, r1, #16777216 @ 0x1000000 │ │ │ │ strle r0, [r6, #-1987] @ 0xfffff83d │ │ │ │ mulcc r0, r4, r9 │ │ │ │ mulvs r0, r2, r9 │ │ │ │ ldmdaeq fp, {r0, r1, r3, r4, r7, r8, r9, fp, ip}^ │ │ │ │ tstcc r1, fp │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - strhle r4, [pc, #41] @ 0xa7775 │ │ │ │ + strhle r4, [pc, #41] @ 0xa76cd │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bfd3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf80af7fb │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93c │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ @@ -154930,38 +154888,38 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xffcef7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svcls 0x0004f853 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c09ebb4 │ │ │ │ stmiavc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x1ad4328 │ │ │ │ - b 0x1485bc0 │ │ │ │ + bl 0x1ad4280 │ │ │ │ + b 0x1485b18 │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ - b 0x13ab860 │ │ │ │ + b 0x13ab7b8 │ │ │ │ ldrbmi r7, [r2, #-3272]! @ 0xfffff338 │ │ │ │ eorshi pc, r4, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2695 @ 0xfffff579 │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000bf5b │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfea50 │ │ │ │ + bl 0xfebfe9a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ qadd8mi pc, r1, r3 @ │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -154980,24 +154938,24 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xff6cf7fa │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf83eb2c7 │ │ │ │ @ instruction: 0xf3c08f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0xfed734e0 │ │ │ │ + bl 0xfed73438 │ │ │ │ @ instruction: 0xf8560308 │ │ │ │ - bl 0x1ac39bc │ │ │ │ + bl 0x1ac3914 │ │ │ │ strbmi r0, [r5, #-2056]! @ 0xfffff7f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ bicvc lr, r8, #274432 @ 0x43000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, fp │ │ │ │ @@ -155008,44 +154966,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xff32f7fa │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcgt 0x0004f853 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ @ instruction: 0x0c0cebb4 │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1478f24 │ │ │ │ - b 0x13aaad0 │ │ │ │ - b 0xfe286c88 │ │ │ │ - b 0x1a8998 │ │ │ │ - b 0xfe1a898c │ │ │ │ + b 0x1478e7c │ │ │ │ + b 0x13aaa28 │ │ │ │ + b 0xfe286be0 │ │ │ │ + b 0x1a88f0 │ │ │ │ + b 0xfe1a88e4 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfeb84 │ │ │ │ + bl 0xfebfeadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fef9 │ │ │ │ @ instruction: 0x46393eff │ │ │ │ - ldclcc 1, cr15, [pc], #20 @ 0xa79b4 │ │ │ │ + ldclcc 1, cr15, [pc], #20 @ 0xa790c │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ svccc 0x0001f91e │ │ │ │ svccs 0x0001f91c │ │ │ │ svclt 0x00bc1dd5 │ │ │ │ sbcslt r1, sp, #57409536 @ 0x36c0000 │ │ │ │ subsmi sp, r5, #11264 @ 0x2c00 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ @@ -155058,38 +155016,38 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ strtmi sp, [r0], -r0, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 4, pc, cr8, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfebf4 │ │ │ │ + bl 0xfebfeb4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 6, pc, cr0, cr10, {7} @ │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r2, lr, lsl #12 │ │ │ │ addslt r1, sl, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf83cb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf93e1f02 │ │ │ │ @ instruction: 0xf1113f02 │ │ │ │ - blle 0xff9eb68c │ │ │ │ + blle 0xff9eb5e4 │ │ │ │ stmdbcs r0, {r1, r3, r6, r9, lr} │ │ │ │ addmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f290f │ │ │ │ svclt 0x00d80200 │ │ │ │ bfi fp, sl, #5, #25 │ │ │ │ addslt r4, sl, #-1073741820 @ 0xc0000004 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ @@ -155099,53 +155057,53 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ @ instruction: 0xf8564f04 │ │ │ │ @ instruction: 0xf114ef04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc lr!, {s29-s107} │ │ │ │ @ instruction: 0xf1c4db0c │ │ │ │ stccs 12, cr0, [r0], {-0} │ │ │ │ - blx 0x14579a0 │ │ │ │ - blle 0x226af4 │ │ │ │ + blx 0x14578f8 │ │ │ │ + blle 0x226a4c │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b85a8 │ │ │ │ + b 0xfe3b8500 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d7be0 │ │ │ │ - b 0xfe1a8b1c │ │ │ │ + b 0x1d7b38 │ │ │ │ + b 0xfe1a8a74 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d7 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mcrlt 7, 0, pc, cr0, cr10, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfed04 │ │ │ │ + bl 0xfebfec5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4614 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4639fe39 │ │ │ │ @ instruction: 0xf1061e62 │ │ │ │ @ instruction: 0xf1073cff │ │ │ │ @ instruction: 0xf91c0e10 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svclt 0x00b81ddc │ │ │ │ - blle 0x3b1330 │ │ │ │ + blle 0x3b1288 │ │ │ │ subsmi r7, lr, #20, 16 @ 0x140000 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ rsclt r4, r6, #244 @ 0xf4 │ │ │ │ addsmi sp, ip, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80600 │ │ │ │ strbeq fp, [r3, r6, ror #5] │ │ │ │ @@ -155153,85 +155111,85 @@ │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q11, d0, d1 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -r1, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [sl, #1000] @ 0x3e8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfed70 │ │ │ │ + bl 0xfebfecc8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ mcr2 7, 0, pc, cr2, cr10, {7} @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477e00 │ │ │ │ + blcs 0x477d58 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ ldrmi r0, [r4, #143]! @ 0x8f │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d010 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9f03d8 │ │ │ │ + blle 0xff9f0330 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8548 │ │ │ │ + blcs 0xb84a0 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ ldrb fp, [sp, sl, lsl #5] │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd85 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip, #1000]! @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x42ac34 │ │ │ │ + blle 0x42ab8c │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ stceq 1, cr15, [r0], {196} @ 0xc4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ stc2 10, cr15, [ip], {46} @ 0x2e @ │ │ │ │ @ instruction: 0x2c1fdb05 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457bb0 │ │ │ │ - blx 0x18a6c64 │ │ │ │ + blx 0x457b08 │ │ │ │ + blx 0x18a6bbc │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ svclt 0x0000bd3f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfee88 │ │ │ │ + bl 0xfebfede0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @ instruction: 0xf106fd77 │ │ │ │ @ instruction: 0x46393cff │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @@ -155243,37 +155201,37 @@ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q9, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ @ instruction: 0xf10c3f01 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ - blle 0xffc2f44c │ │ │ │ + blle 0xffc2f3a4 │ │ │ │ mulpl r0, ip, r9 │ │ │ │ - blcs 0xb8c48 │ │ │ │ + blcs 0xb8ba0 │ │ │ │ tstmi r5, r3, ror #21 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ ubfx fp, r2, #5, #3 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bd01 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebfef04 │ │ │ │ + bl 0xfebfee5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ ldc2 7, cr15, [r8, #-1000]! @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x477f94 │ │ │ │ + blcs 0x477eec │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ @@ -155282,120 +155240,120 @@ │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d013 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ andcs r0, r0, #512 @ 0x200 │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9bcdbe6 │ │ │ │ bicsmi r1, sl, #0 │ │ │ │ - ble 0xff772974 │ │ │ │ + ble 0xff7728cc │ │ │ │ @ instruction: 0xf0014111 │ │ │ │ - bl 0x128580 │ │ │ │ + bl 0x1284d8 │ │ │ │ addslt r0, r2, #268435462 @ 0x10000006 │ │ │ │ @ instruction: 0x4620e7da │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2l 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svceq 0x001ff114 │ │ │ │ @ instruction: 0xf8d6db0b │ │ │ │ - b 0x1c9fdd0 │ │ │ │ + b 0x1c9fd28 │ │ │ │ stccs 12, cr0, [r0], {4} │ │ │ │ @ instruction: 0x2c1fdb1b │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x457d40 │ │ │ │ - blx 0x18a6df4 │ │ │ │ + blx 0x457c98 │ │ │ │ + blx 0x18a6d4c │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c08f04 │ │ │ │ adcsmi r1, r2, #15 │ │ │ │ streq lr, [r8], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ - blx 0x1456fec │ │ │ │ + blx 0x1456f44 │ │ │ │ @ instruction: 0xf00efe0c │ │ │ │ - bl 0x3aae1c │ │ │ │ + bl 0x3aad74 │ │ │ │ strb r0, [r2, lr, ror #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff024 │ │ │ │ + bl 0xfebfef7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r1, #-16] │ │ │ │ stc2 7, cr15, [r8], #1000 @ 0x3e8 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ - blx 0x45fe88 │ │ │ │ - blcs 0x2a7654 │ │ │ │ + blx 0x45fde0 │ │ │ │ + blcs 0x2a75ac │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1897db0 │ │ │ │ + blx 0x1897d08 │ │ │ │ strbeq pc, [r3, lr, lsl #25] @ │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q14, d0, d1 │ │ │ │ addmi r0, lr, #79 @ 0x4f │ │ │ │ @ instruction: 0xf915d017 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffbaae78 │ │ │ │ + blle 0xffbaadd0 │ │ │ │ mul r0, r2, r8 │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - ble 0xff832a84 │ │ │ │ + ble 0xff8329dc │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4620e7dd │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff0a8 │ │ │ │ + bl 0xfebff000 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ stccc 6, cr4, [r2, #-16] │ │ │ │ stc2l 7, cr15, [r6], #-1000 @ 0xfffffc18 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ ands r3, r6, lr, lsl #12 │ │ │ │ - blcs 0x478138 │ │ │ │ + blcs 0x478090 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ addlt fp, sl, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf83eb2c1 │ │ │ │ @ instruction: 0xf3c03f02 │ │ │ │ strbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ @ instruction: 0xf915d014 │ │ │ │ @ instruction: 0xf10c3f02 │ │ │ │ @ instruction: 0xf1130c02 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xff9f0710 │ │ │ │ + blle 0xff9f0668 │ │ │ │ @ instruction: 0x1000f8bc │ │ │ │ - blcs 0xb8e80 │ │ │ │ + blcs 0xb8dd8 │ │ │ │ ldrsbmi sp, [r1], #170 @ 0xaa │ │ │ │ andeq pc, r1, #1 │ │ │ │ subseq lr, r1, #2048 @ 0x800 │ │ │ │ bfi fp, r2, #5, #21 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa40f8 │ │ │ │ svclt 0x0000bbe5 │ │ │ │ @@ -155403,45 +155361,45 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf913020c │ │ │ │ strcc r4, [r4], -r4, lsl #30 │ │ │ │ svceq 0x0020f114 │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x36af74 │ │ │ │ + blle 0x36aecc │ │ │ │ ldrd pc, [r0], -r6 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ - blle 0x772f80 │ │ │ │ + blle 0x772ed8 │ │ │ │ @ instruction: 0xf04f2c1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r4], {14} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3b8a64 │ │ │ │ + b 0xfe3b89bc │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1d809c │ │ │ │ - b 0xfe1a8fd8 │ │ │ │ + b 0x1d7ff4 │ │ │ │ + b 0xfe1a8f30 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xfe965fa0 │ │ │ │ + bllt 0xfe965ef8 │ │ │ │ vseleq.f32 s30, s24, s29 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ mrrceq 11, 0, lr, lr, cr12 @ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff1d0 │ │ │ │ + bl 0xfebff128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ @ instruction: 0x4621fbd3 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155451,80 +155409,80 @@ │ │ │ │ mulvs r0, r2, r9 │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ strtmi sp, [r8], -lr, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0x1d66000 │ │ │ │ + bllt 0x1d65f58 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0xfeb6601e │ │ │ │ + blx 0xfeb65f76 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ svccs 0x0002f93e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcls 0x0002f93c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0002f831 │ │ │ │ movweq lr, #11033 @ 0x2b19 │ │ │ │ rscvc lr, r2, #323584 @ 0x4f000 │ │ │ │ rscvc lr, r9, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf1423301 │ │ │ │ @ instruction: 0xf8560200 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117960c │ │ │ │ - b 0xa84f84 │ │ │ │ - b 0x169ca0 │ │ │ │ - b 0x1168ca4 │ │ │ │ + b 0x1179564 │ │ │ │ + b 0xa84edc │ │ │ │ + b 0x169bf8 │ │ │ │ + b 0x1168bfc │ │ │ │ andhi r0, fp, r7, lsl #6 │ │ │ │ @ instruction: 0x4620d1de │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xde607c │ │ │ │ + bllt 0xde5fd4 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x1be609a │ │ │ │ + blx 0x1be5ff2 │ │ │ │ svcne 0x003b1f31 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcls 0x0004f85e │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svcvc 0x0004f851 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ @ instruction: 0x0c04eb19 │ │ │ │ strbtvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strbtvc lr, [r9], #2884 @ 0xb44 │ │ │ │ stceq 1, cr15, [r1], {28} │ │ │ │ streq pc, [r0], #-324 @ 0xfffffebc │ │ │ │ - b 0x14796bc │ │ │ │ - b 0x13ab268 │ │ │ │ - b 0xfe28740c │ │ │ │ - b 0x1a9130 │ │ │ │ - b 0xfe1a9124 │ │ │ │ + b 0x1479614 │ │ │ │ + b 0x13ab1c0 │ │ │ │ + b 0xfe287364 │ │ │ │ + b 0x1a9088 │ │ │ │ + b 0xfe1a907c │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ @ instruction: 0x4628d1dc │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0xffde60fc │ │ │ │ + blt 0xffde6054 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfebff31c │ │ │ │ + bl 0xfebff274 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461e4617 │ │ │ │ @ instruction: 0xf7fa4605 │ │ │ │ strtmi pc, [r1], -sp, lsr #22 │ │ │ │ mrcne 14, 3, r1, cr12, cr2, {3} │ │ │ │ ldreq pc, [r0, -r1, lsl #2] │ │ │ │ @@ -155533,37 +155491,37 @@ │ │ │ │ ldmdavc r6, {r0, r1, r5, fp, ip, sp, lr} │ │ │ │ movwcc r1, #6555 @ 0x199b │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xff466148 │ │ │ │ + blt 0xff4660a0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x266166 │ │ │ │ + blx 0x2660be │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf83c2200 │ │ │ │ - blx 0x1877da0 │ │ │ │ + blx 0x1877cf8 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf3c09f02 │ │ │ │ @ instruction: 0xf831008f │ │ │ │ - bl 0x587db0 │ │ │ │ + bl 0x587d08 │ │ │ │ @ instruction: 0xf8560309 │ │ │ │ @ instruction: 0xf1038038 │ │ │ │ - bl 0x1128db8 │ │ │ │ - b 0xa6a5c0 │ │ │ │ + bl 0x1128d10 │ │ │ │ + b 0xa6a518 │ │ │ │ strbmi r0, [r5, #-1800]! @ 0xfffff8f8 │ │ │ │ cmpeq r3, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ movweq lr, #31299 @ 0x7a43 │ │ │ │ mvnle r8, fp │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -155571,97 +155529,97 @@ │ │ │ │ svclt 0x0000ba91 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0xff2e61e0 │ │ │ │ + blx 0xff2e6138 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ - blx 0x187be24 │ │ │ │ + blx 0x187bd7c │ │ │ │ @ instruction: 0xf853f980 │ │ │ │ @ instruction: 0xf3c0cf04 │ │ │ │ @ instruction: 0xf851100f │ │ │ │ - bl 0x5cbe34 │ │ │ │ + bl 0x5cbd8c │ │ │ │ @ instruction: 0xf8570c0c │ │ │ │ - bl 0x124c310 │ │ │ │ + bl 0x124c268 │ │ │ │ @ instruction: 0xf11c0406 │ │ │ │ @ instruction: 0xf1440c01 │ │ │ │ ldrbmi r0, [r2, #-1024]! @ 0xfffffc00 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ streq lr, [ip], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fa43f8 │ │ │ │ svclt 0x0000ba51 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff464 │ │ │ │ + bl 0xfebff3bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ strcs r9, [r0], #-1025 @ 0xfffffbff │ │ │ │ strls r9, [r0], #-1026 @ 0xfffffbfe │ │ │ │ - blx 0x26626a │ │ │ │ + blx 0x2661c2 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff49c │ │ │ │ + bl 0xfebff3f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ mrcmi 8, 7, APSR_nzcv, cr11, cr0, {4} │ │ │ │ strbne pc, [r0], #-964 @ 0xfffffc3c @ │ │ │ │ @ instruction: 0xf04f9401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ strls r2, [r2], #-1024 @ 0xfffffc00 │ │ │ │ - blx 0xffae62a4 │ │ │ │ + blx 0xffae61fc │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff4d8 │ │ │ │ + bl 0xfebff430 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ @ instruction: 0xf04f2400 │ │ │ │ strls r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0x4c01e9cd │ │ │ │ - blx 0xff4662d8 │ │ │ │ + blx 0xff466230 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfebff50c │ │ │ │ + bl 0xfebff464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ stmib sp, {r0, sl, sp}^ │ │ │ │ @ instruction: 0xf04f4401 │ │ │ │ strls r3, [r0], #-1279 @ 0xfffffb01 │ │ │ │ - blx 0xfede630c │ │ │ │ + blx 0xfede6264 │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff540 │ │ │ │ + bl 0xfebff498 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155670,15 +155628,15 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x1263fc │ │ │ │ + blvc 0x126354 │ │ │ │ @ instruction: 0xf8061bdb │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ @@ -155696,18 +155654,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa40f0 │ │ │ │ @ instruction: 0xf1feb98b │ │ │ │ - svclt 0x0000fe73 │ │ │ │ + svclt 0x0000fe67 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff5f8 │ │ │ │ + bl 0xfebff550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, ip, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155716,45 +155674,45 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x16652c │ │ │ │ + blvc 0x166484 │ │ │ │ @ instruction: 0xf8261bd2 │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ ldrtmi r0, [sl], #-3074 @ 0xfffff3fe │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf1a5d1e4 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29cc48 │ │ │ │ - blls 0x202504 │ │ │ │ + blmi 0x29cba0 │ │ │ │ + blls 0x20245c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdblt r6!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - mcr2 1, 0, pc, cr14, cr14, {7} @ │ │ │ │ + mcr2 1, 0, pc, cr2, cr14, {7} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155768,28 +155726,28 @@ │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ - bne 0x1bec5bc │ │ │ │ - blpl 0x1e661c │ │ │ │ + bne 0x1bec514 │ │ │ │ + blpl 0x1e6574 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ andsvs r4, r9, r9, lsr #8 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x0032e7e2 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1875d70 │ │ │ │ + blx 0x1875cc8 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf85e5f04 │ │ │ │ @ instruction: 0xf3c03b04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ eorsne pc, ip, r7, asr r8 @ │ │ │ │ movweq lr, #23171 @ 0x5a83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ @@ -155798,18 +155756,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fa41f0 │ │ │ │ @ instruction: 0xf1feb8bf │ │ │ │ - svclt 0x0000fda7 │ │ │ │ + svclt 0x0000fd9b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff790 │ │ │ │ + bl 0xfebff6e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, r8, lsr #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155818,44 +155776,44 @@ │ │ │ │ cdpne 14, 7, cr0, cr9, cr1, {0} │ │ │ │ andcs r4, r0, #106954752 @ 0x6600000 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ streq pc, [r1, -r2] │ │ │ │ svccc 0x0001f911 │ │ │ │ ldmdblt pc, {r0, r9, ip, sp}^ @ │ │ │ │ - blvc 0x12664c │ │ │ │ + blvc 0x1265a4 │ │ │ │ @ instruction: 0xf806443b │ │ │ │ @ instruction: 0xf0023f01 │ │ │ │ andcc r0, r1, #262144 @ 0x40000 │ │ │ │ svccc 0x0001f911 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r2], {30} │ │ │ │ @ instruction: 0xf10e2a10 │ │ │ │ - bl 0xfe96bdf8 │ │ │ │ + bl 0xfe96bd50 │ │ │ │ @ instruction: 0xf8060307 │ │ │ │ mvnle r3, r1, lsl #30 │ │ │ │ @ instruction: 0xf10d4629 │ │ │ │ @ instruction: 0xf10c0313 │ │ │ │ strbeq r0, [r2, r1, lsl #24] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf89cbf44 │ │ │ │ @ instruction: 0xf8012000 │ │ │ │ ldrmi r2, [ip, #3073] @ 0xc01 │ │ │ │ - blmi 0x29cde4 │ │ │ │ - blls 0x20268c │ │ │ │ + blmi 0x29cd3c │ │ │ │ + blls 0x2025e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt r2!, {r1, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stc2l 1, cr15, [sl, #-1016] @ 0xfffffc08 │ │ │ │ + ldc2 1, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff848 │ │ │ │ + bl 0xfebff7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461e0fd0 │ │ │ │ addlt r4, r7, sp, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r7], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7fa4604 │ │ │ │ @@ -155864,46 +155822,46 @@ │ │ │ │ cdpne 12, 11, cr0, cr9, cr2, {0} │ │ │ │ movwcs r4, #1654 @ 0x676 │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ streq pc, [r1, -r3] │ │ │ │ svccs 0x0002f931 │ │ │ │ ldmdblt pc, {r0, r8, r9, ip, sp}^ @ │ │ │ │ - blvc 0x16677c │ │ │ │ + blvc 0x1666d4 │ │ │ │ @ instruction: 0xf826443a │ │ │ │ @ instruction: 0xf0032f02 │ │ │ │ movwcc r0, #5889 @ 0x1701 │ │ │ │ svccs 0x0002f931 │ │ │ │ rscsle r2, r3, r0, lsl #30 │ │ │ │ stcvc 8, cr15, [r4], {60} @ 0x3c │ │ │ │ @ instruction: 0xf10c2b08 │ │ │ │ - bl 0xfe92b6b4 │ │ │ │ + bl 0xfe92b60c │ │ │ │ @ instruction: 0xf8260207 │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x9707a0 │ │ │ │ - b 0x1292e4 │ │ │ │ - b 0x1168ee4 │ │ │ │ + b 0x9706f8 │ │ │ │ + b 0x12923c │ │ │ │ + b 0x1168e3c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febffd │ │ │ │ - svclt 0x0000fce5 │ │ │ │ + svclt 0x0000fcd9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [pc], -r6, lsl #1 │ │ │ │ ldrmi r4, [r5], -sp, lsr #22 │ │ │ │ @@ -155918,47 +155876,47 @@ │ │ │ │ ldrbtmi r1, [r3], -sl, lsr #30 │ │ │ │ stmdaeq r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0004f852 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf857b961 │ │ │ │ strtmi r1, [r9], #-44 @ 0xffffffd4 │ │ │ │ - blne 0x1e6870 │ │ │ │ + blne 0x1e67c8 │ │ │ │ tstpeq r1, ip @ p-variant is OBSOLETE │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svcpl 0x0004f852 │ │ │ │ rscsle r2, r2, r0, lsl #18 │ │ │ │ eorne pc, ip, r8, asr r8 @ │ │ │ │ svceq 0x0004f1bc │ │ │ │ streq lr, [r1, #-2981] @ 0xfffff45b │ │ │ │ andle r6, r1, sp, lsl r0 │ │ │ │ strb r3, [r1, r4, lsl #6]! │ │ │ │ vrecps.f32 d17, d10, d18 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360c0733 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcpl 0x0004f852 │ │ │ │ - blcc 0x1e6918 │ │ │ │ + blcc 0x1e6870 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574296 │ │ │ │ - b 0xfe16c89c │ │ │ │ - b 0x1693c4 │ │ │ │ - b 0xfe1693b8 │ │ │ │ + b 0xfe16c7f4 │ │ │ │ + b 0x16931c │ │ │ │ + b 0xfe169310 │ │ │ │ andsvs r0, r3, r5, lsl #6 │ │ │ │ - blmi 0x29cf6c │ │ │ │ - blls 0x202828 │ │ │ │ + blmi 0x29cec4 │ │ │ │ + blls 0x202780 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x0094f7f9 │ │ │ │ - ldc2l 1, cr15, [ip], #-1016 @ 0xfffffc08 │ │ │ │ + ldc2l 1, cr15, [r0], #-1016 @ 0xfffffc08 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebff9e4 │ │ │ │ + bl 0xfebff93c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -155968,24 +155926,24 @@ │ │ │ │ @ instruction: 0x4677469c │ │ │ │ movwcc lr, #6605 @ 0x19cd │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ andeq pc, r1, #12 │ │ │ │ svccc 0x0001f916 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ - bne 0xfe773430 │ │ │ │ + bne 0xfe773388 │ │ │ │ andeq pc, r1, #12 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf807085b │ │ │ │ @ instruction: 0xf9163f01 │ │ │ │ - bcs 0xb8444 │ │ │ │ + bcs 0xb839c │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc18d2 │ │ │ │ - b 0x146c490 │ │ │ │ + b 0x146c3e8 │ │ │ │ @ instruction: 0xf8070252 │ │ │ │ bicsle r2, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -155995,18 +155953,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febf35 │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffaa4 │ │ │ │ + bl 0xfebff9fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, pc, lsr #22 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156016,53 +155974,53 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10e │ │ │ │ - bl 0xfed9b4f4 │ │ │ │ + bl 0xfed9b44c │ │ │ │ @ instruction: 0xf002030c │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ @ instruction: 0xf827085b │ │ │ │ @ instruction: 0xf9363f02 │ │ │ │ @ instruction: 0xf1bc3f02 │ │ │ │ rscsle r0, r0, r0, lsl #30 │ │ │ │ @ instruction: 0xcc04f931 │ │ │ │ - bl 0x7b4d14 │ │ │ │ - bcs 0x2ab91c │ │ │ │ + bl 0x7b4c6c │ │ │ │ + bcs 0x2ab874 │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ svcgt 0x0002f827 │ │ │ │ @ instruction: 0xf1a5d1dd │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ strcc r0, [lr, #-1587] @ 0xfffff9cd │ │ │ │ @ instruction: 0xf83cb2c2 │ │ │ │ @ instruction: 0xf83e3f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r5, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r1, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ - blmi 0x29d100 │ │ │ │ - blls 0x2029bc │ │ │ │ + blmi 0x29d058 │ │ │ │ + blls 0x202914 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ mcrlt 7, 6, pc, cr10, cr9, {7} @ │ │ │ │ - blx 0xfed65166 │ │ │ │ + blx 0xfea650be │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa3e4 │ │ │ │ + blmi 0xdfa33c │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr8, cr9, {7} │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156070,55 +156028,55 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x148ca5c │ │ │ │ - bl 0xfedc8558 │ │ │ │ - bl 0x1c299f0 │ │ │ │ + b 0x148c9b4 │ │ │ │ + bl 0xfedc84b0 │ │ │ │ + bl 0x1c29948 │ │ │ │ stmdaeq r4!, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6ae4 │ │ │ │ + blmi 0x1e6a3c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eor pc, r6, r1, asr r8 @ │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r4], #-2846 @ 0xfffff4e2 │ │ │ │ vfmsvc.f64 d30, d14, d9 │ │ │ │ - b 0x147420c │ │ │ │ - b 0x11a9b50 │ │ │ │ + b 0x1474164 │ │ │ │ + b 0x11a9aa8 │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6b90 │ │ │ │ + blcc 0x1e6ae8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cafc │ │ │ │ - b 0x169648 │ │ │ │ - b 0xfe169638 │ │ │ │ + b 0xfe16ca54 │ │ │ │ + b 0x1695a0 │ │ │ │ + b 0xfe169590 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d1f0 │ │ │ │ - blls 0x202aa8 │ │ │ │ + blmi 0x29d148 │ │ │ │ + blls 0x202a00 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr4, cr9, {7} │ │ │ │ - blx 0xfe5252 │ │ │ │ + blx 0xce51aa │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffc64 │ │ │ │ + bl 0xfebffbbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, sl, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156133,19 +156091,19 @@ │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf911b96a │ │ │ │ ldmne r2, {r0, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf8070852 │ │ │ │ @ instruction: 0xf00c2f01 │ │ │ │ @ instruction: 0xf10c0201 │ │ │ │ @ instruction: 0xf9160c01 │ │ │ │ - bcs 0xb86c4 │ │ │ │ + bcs 0xb861c │ │ │ │ @ instruction: 0xf911d0f1 │ │ │ │ tstcc r1, r2, lsl #24 │ │ │ │ @ instruction: 0xf1bc1a9b │ │ │ │ - b 0x146c710 │ │ │ │ + b 0x146c668 │ │ │ │ @ instruction: 0xf8070353 │ │ │ │ bicsle r3, pc, r1, lsl #30 │ │ │ │ tstpeq r3, #1073741827 @ p-variant is OBSOLETE @ 0x40000003 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10507c2 │ │ │ │ vabal.u8 q8, d0, d1 │ │ │ │ svclt 0x0044004f │ │ │ │ @@ -156155,18 +156113,18 @@ │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febdf5 │ │ │ │ - svclt 0x0000fadd │ │ │ │ + svclt 0x0000fad1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfebffd24 │ │ │ │ + bl 0xfebffc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x461f0fd0 │ │ │ │ addlt r4, r7, r0, lsr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ strmi r0, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @@ -156176,54 +156134,54 @@ │ │ │ │ stmib sp, {r9, sp}^ │ │ │ │ stmib sp, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf0022203 │ │ │ │ @ instruction: 0xf9360c01 │ │ │ │ andcc r3, r1, #2, 30 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d10f │ │ │ │ - bl 0x7db774 │ │ │ │ - b 0x146bb7c │ │ │ │ + bl 0x7db6cc │ │ │ │ + b 0x146bad4 │ │ │ │ @ instruction: 0xf8270c5c │ │ │ │ @ instruction: 0xf002cf02 │ │ │ │ andcc r0, r1, #256 @ 0x100 │ │ │ │ svccc 0x0002f936 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf931d0ef │ │ │ │ tstcc r2, r4, lsl #24 │ │ │ │ movweq lr, #52147 @ 0xcbb3 │ │ │ │ - b 0x14733b4 │ │ │ │ + b 0x147330c │ │ │ │ @ instruction: 0xf8270353 │ │ │ │ bicsle r3, ip, r2, lsl #30 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ sbclt r3, r2, #58720256 @ 0x3800000 │ │ │ │ svccc 0x0002f83c │ │ │ │ svcne 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8564565 │ │ │ │ - b 0x970c88 │ │ │ │ - b 0x1297cc │ │ │ │ - b 0x11693cc │ │ │ │ + b 0x970be0 │ │ │ │ + b 0x129724 │ │ │ │ + b 0x1169324 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ ldmdavs sl, {r0, r1, r2, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r5, lsl #2 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f940f0 │ │ │ │ @ instruction: 0xf1febd89 │ │ │ │ - svclt 0x0000fa71 │ │ │ │ + svclt 0x0000fa65 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xdfa668 │ │ │ │ + blmi 0xdfa5c0 │ │ │ │ strmi fp, [pc], -r7, lsl #1 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46054614 │ │ │ │ ldc2 7, cr15, [r6, #996]! @ 0x3e4 │ │ │ │ stceq 1, cr15, [r4], {13} │ │ │ │ strbtmi r1, [r3], -r2, lsr #30 │ │ │ │ @@ -156231,52 +156189,52 @@ │ │ │ │ stmib sp, {r9, sl, sp}^ │ │ │ │ stmib sp, {r0, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf0066603 │ │ │ │ @ instruction: 0xf8520e01 │ │ │ │ strcc r4, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf858d114 │ │ │ │ - b 0x14a0ce0 │ │ │ │ - bl 0x8473dc │ │ │ │ - bl 0x12e9c60 │ │ │ │ + b 0x14a0c38 │ │ │ │ + bl 0x847334 │ │ │ │ + bl 0x12e9bb8 │ │ │ │ stmdaeq r4!, {r1, r2, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ strbvc lr, [lr], #2628 @ 0xa44 │ │ │ │ - blmi 0x1e6d68 │ │ │ │ + blmi 0x1e6cc0 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr6, {0} │ │ │ │ @ instruction: 0xf8523601 │ │ │ │ @ instruction: 0xf1be4f04 │ │ │ │ rscle r0, sl, r0, lsl #30 │ │ │ │ eorls pc, r6, r1, asr r8 @ │ │ │ │ vfmsvc.f32 s29, s8, s30 │ │ │ │ streq lr, [r9], #-2996 @ 0xfffff44c │ │ │ │ vfmsvc.f64 d30, d9, d30 │ │ │ │ - b 0x1474490 │ │ │ │ - b 0x11a9dd4 │ │ │ │ + b 0x14743e8 │ │ │ │ + b 0x11a9d2c │ │ │ │ andsvs r7, ip, lr, asr #9 │ │ │ │ movwcc sp, #16385 @ 0x4001 │ │ │ │ svcne 0x003ae7d1 │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ sbclt r3, r4, #12, 14 @ 0x300000 │ │ │ │ svcvs 0x0004f852 │ │ │ │ - blcc 0x1e6e14 │ │ │ │ + blcc 0x1e6d6c │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85e4297 │ │ │ │ - b 0xfe16cd80 │ │ │ │ - b 0x1698cc │ │ │ │ - b 0xfe1698bc │ │ │ │ + b 0xfe16ccd8 │ │ │ │ + b 0x169824 │ │ │ │ + b 0xfe169814 │ │ │ │ andsvs r0, r3, r6, lsl #6 │ │ │ │ - blmi 0x29d474 │ │ │ │ - blls 0x202d2c │ │ │ │ + blmi 0x29d3cc │ │ │ │ + blls 0x202c84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_abt │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [r2, #-996] @ 0xfffffc1c │ │ │ │ - @ instruction: 0xf9faf1fe │ │ │ │ + @ instruction: 0xf9eef1fe │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ @@ -156284,23 +156242,23 @@ │ │ │ │ stc2l 7, cr15, [r4, #-996] @ 0xfffffc1c │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ - blx 0xfe16bd1e │ │ │ │ + blx 0xfe16bc76 │ │ │ │ ldmibeq fp, {r1, r9, ip, sp}^ │ │ │ │ movtvs lr, #10819 @ 0x2a43 │ │ │ │ stmibeq r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibne r2!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0004b2db │ │ │ │ cmncs pc, #164, 12 @ 0xa400000 │ │ │ │ andvc fp, fp, r4, lsl #2 │ │ │ │ - b 0x1275140 │ │ │ │ + b 0x1275098 │ │ │ │ vabdl.u8 q8, d0, d12 │ │ │ │ strbmi r0, [r1, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r1, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 7, cr15, [r2], {249} @ 0xf9 │ │ │ │ @@ -156309,22 +156267,22 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ stc2 7, cr15, [sl, #-996] @ 0xfffffc1c │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ @ instruction: 0xf93c2200 │ │ │ │ @ instruction: 0xf04f7f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - blx 0xfe1789a2 │ │ │ │ - bleq 0xff7769b8 │ │ │ │ + blx 0xfe1788fa │ │ │ │ + bleq 0xff776910 │ │ │ │ movtmi lr, #31299 @ 0x7a43 │ │ │ │ stmdbmi r0, {r0, r1, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ stmibcc r7!, {r0, r3, r4, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf000bf0c │ │ │ │ addslt r0, pc, #65536 @ 0x10000 │ │ │ │ andeq lr, r8, #270336 @ 0x42000 │ │ │ │ @@ -156346,181 +156304,181 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ ldc2 7, cr15, [lr], #996 @ 0x3e4 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a41f33 │ │ │ │ @ instruction: 0xf1040e04 │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ strtmi r4, [r9], r0, lsl #20 │ │ │ │ svcgt 0x0004f85e │ │ │ │ @ instruction: 0xf8532600 │ │ │ │ - blx 0xfe1bca46 │ │ │ │ - b 0x1499e68 │ │ │ │ - b 0x13c81ac │ │ │ │ + blx 0xfe1bc99e │ │ │ │ + b 0x1499dc0 │ │ │ │ + b 0x13c8104 │ │ │ │ strbne r0, [r4, r4, asr #24]! │ │ │ │ svclt 0x0008454c │ │ │ │ sbclt r4, r4, #212, 10 @ 0x35000000 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0601 │ │ │ │ teqmi r5, #0, 24 │ │ │ │ svcvs 0x0004f851 │ │ │ │ eorsmi pc, r4, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c0cea86 │ │ │ │ - b 0x3ba430 │ │ │ │ - b 0xfe1a9e7c │ │ │ │ + b 0x3ba388 │ │ │ │ + b 0xfe1a9dd4 │ │ │ │ andvs r0, ip, r6, lsl #8 │ │ │ │ @ instruction: 0xb115d1da │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldclt 7, cr15, [ip], #-996 @ 0xfffffc1c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [lr], -r5, lsl #1 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - bleq 0x4e52b8 │ │ │ │ + bleq 0x4e5210 │ │ │ │ andls r3, r3, r1, lsl #26 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr], #-996 @ 0xfffffc1c │ │ │ │ ldrtmi r2, [r1], -r0, lsl #14 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9152640 │ │ │ │ ldrtmi sl, [r2], -r1, lsl #30 │ │ │ │ svcls 0x0001f91e │ │ │ │ @ instruction: 0xf000463b │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - blx 0xff32bece │ │ │ │ + blx 0xff32be26 │ │ │ │ ldrmi r2, [r1], r9, lsl #7 │ │ │ │ stmib sp, {r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ ldmibeq r2, {r9, fp, ip, pc}^ │ │ │ │ - b 0x114fae0 │ │ │ │ + b 0x114fa38 │ │ │ │ @ instruction: 0xf1a26243 │ │ │ │ - b 0x16eb4e4 │ │ │ │ + b 0x16eb43c │ │ │ │ sbcslt r1, r2, #3719168 @ 0x38c000 │ │ │ │ strtmi fp, [r4], r4, lsl #30 │ │ │ │ tstlt r4, pc, ror r2 │ │ │ │ tstcc r1, sl │ │ │ │ stmdaeq ip, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, sl, r9, asr r5 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - bls 0x19cf14 │ │ │ │ + bls 0x19ce6c │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bbf1 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [ip], -r5, lsl #1 │ │ │ │ @ instruction: 0x461d4692 │ │ │ │ - blcs 0xff0e5860 │ │ │ │ - bleq 0xda5a3c │ │ │ │ + blne 0xffce57b8 │ │ │ │ + bleq 0xda5994 │ │ │ │ strcs r9, [r0, -r3] │ │ │ │ stc2 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ @ instruction: 0xf1aa1ea1 │ │ │ │ @ instruction: 0xf44f0c02 │ │ │ │ @ instruction: 0xf10a4480 │ │ │ │ strcs r0, [r0, #-2574] @ 0xfffff5f2 │ │ │ │ svchi 0x0002f83c │ │ │ │ @ instruction: 0xf83e4622 │ │ │ │ strtmi r9, [fp], -r2, lsl #30 │ │ │ │ - blx 0xff2f276a │ │ │ │ + blx 0xff2f26c2 │ │ │ │ ldrmi r2, [r0], r8, lsl #7 │ │ │ │ stmib sp, {r0, r3, r4, r7, r9, sl, lr}^ │ │ │ │ - bleq 0xff54b374 │ │ │ │ - b 0x114fb7c │ │ │ │ - blx 0x879888 │ │ │ │ + bleq 0xff54b2cc │ │ │ │ + b 0x114fad4 │ │ │ │ + blx 0x8797e0 │ │ │ │ @ instruction: 0xf5a2f882 │ │ │ │ - b 0x1539784 │ │ │ │ + b 0x15396dc │ │ │ │ sbclt r3, r2, #805306382 @ 0x3000000e │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470601 │ │ │ │ teqmi r7, #16711680 @ 0xff0000 │ │ │ │ eorscs pc, r2, fp, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x97a6f4 │ │ │ │ - b 0x2a9bb0 │ │ │ │ - b 0x116afb4 │ │ │ │ + b 0x97a64c │ │ │ │ + b 0x2a9b08 │ │ │ │ + b 0x116af0c │ │ │ │ @ instruction: 0xf8a10808 │ │ │ │ bicsle r8, r1, r0 │ │ │ │ - bls 0x195434 │ │ │ │ + bls 0x19538c │ │ │ │ @ instruction: 0xf8c22301 │ │ │ │ stmdals r3, {r5, r6, r7, r9, sl, fp, ip, sp} │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f94ff0 │ │ │ │ svclt 0x0000bb99 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ @ instruction: 0x461e4615 │ │ │ │ - bcs 0xff0e5910 │ │ │ │ - beq 0xda5aec │ │ │ │ + bne 0xffce5868 │ │ │ │ + beq 0xda5a44 │ │ │ │ strcs r9, [r0, -r1] │ │ │ │ - blx 0xff366fda │ │ │ │ + blx 0xff366f32 │ │ │ │ stmibmi r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svcne 0x00331f21 │ │ │ │ @ instruction: 0xf1051f2c │ │ │ │ @ instruction: 0xf04f020c │ │ │ │ @ instruction: 0xf8544b00 │ │ │ │ @ instruction: 0xf04f5f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbmi r6, [r6], r4, lsl #30 │ │ │ │ - blx 0xff23ab4a │ │ │ │ + blx 0xff23aaa2 │ │ │ │ sbclt ip, r6, #5, 28 @ 0x50 │ │ │ │ ldrbvc lr, [ip, #2639] @ 0xa4f │ │ │ │ eorsgt pc, r6, sl, asr r8 @ │ │ │ │ strbeq lr, [lr, #-2629] @ 0xfffff5bb │ │ │ │ vfmsvc.f32 s29, s28, s30 │ │ │ │ svclt 0x000845c6 │ │ │ │ @ instruction: 0xf851455d │ │ │ │ svclt 0x00046f04 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - b 0x1279218 │ │ │ │ - b 0x1eac68 │ │ │ │ + b 0x1279170 │ │ │ │ + b 0x1eabc0 │ │ │ │ vabal.u8 q8, d0, d12 │ │ │ │ rsbsmi r1, r5, pc │ │ │ │ mulvs sp, r4, r2 │ │ │ │ @ instruction: 0xb11fd1d7 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x12e7050 │ │ │ │ + bllt 0x12e6fa8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0xfe0e706e │ │ │ │ + blx 0xfe0e6fc6 │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ @ instruction: 0xf1043d01 │ │ │ │ @ instruction: 0xf1013eff │ │ │ │ ssatmi r0, #25, r0, lsl #18 │ │ │ │ svccs 0x0001f81e │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svccc 0x0001f815 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bl 0x12af318 │ │ │ │ + bl 0x12af270 │ │ │ │ @ instruction: 0xf5b30208 │ │ │ │ @ instruction: 0xf1727f80 │ │ │ │ sbcslt r0, fp, #0, 4 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ strdlt r2, [r4, -pc] │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ @@ -156533,36 +156491,36 @@ │ │ │ │ svclt 0x0000bb0d │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - blx 0x11e70e6 │ │ │ │ + blx 0x11e703e │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf1a72500 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ stccc 8, cr0, [r2], {51} @ 0x33 │ │ │ │ strtmi r3, [sl], -lr, lsl #14 │ │ │ │ svcne 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f834 │ │ │ │ - beq 0xe5264 │ │ │ │ + beq 0xe51bc │ │ │ │ @ instruction: 0xf858185b │ │ │ │ - bl 0x114d214 │ │ │ │ + bl 0x114d16c │ │ │ │ @ instruction: 0xf5b30102 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf83c0100 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b29b │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x906148 │ │ │ │ - b 0x169574 │ │ │ │ - b 0x11e9d78 │ │ │ │ + b 0x9060a0 │ │ │ │ + b 0x1694cc │ │ │ │ + b 0x11e9cd0 │ │ │ │ movwmi r0, #46346 @ 0xb50a │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4577 │ │ │ │ bicsle r3, r9, r0 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -156570,34 +156528,34 @@ │ │ │ │ svclt 0x0000bac3 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ - blx 0xfff67178 │ │ │ │ + blx 0xfff670d0 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ @ instruction: 0xf1a41f3b │ │ │ │ @ instruction: 0xf24a0c04 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ strtmi r0, [lr], ip, lsl #4 │ │ │ │ svchi 0x0004f85c │ │ │ │ - beq 0xe52f0 │ │ │ │ + beq 0xe5248 │ │ │ │ svcmi 0x0004f853 │ │ │ │ streq lr, [r8], #-2836 @ 0xfffff4ec │ │ │ │ stmdaeq lr, {r1, r2, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18765cc │ │ │ │ + blx 0x1876524 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x1210de8 │ │ │ │ + b 0x1210d40 │ │ │ │ vabal.u8 q8, d0, d10 │ │ │ │ - b 0xfe2ed21c │ │ │ │ + b 0xfe2ed174 │ │ │ │ strbmi r0, [r2, #-1028]! @ 0xfffffbfc │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, fp, ip │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -156607,26 +156565,26 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xfece720c │ │ │ │ + blx 0xfece7164 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf9160401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0x72c244 │ │ │ │ - b 0x1469a54 │ │ │ │ - bl 0x11861d8 │ │ │ │ - bcs 0xfe0c61f8 │ │ │ │ - beq 0xe5820 │ │ │ │ + bl 0x72c19c │ │ │ │ + b 0x14699ac │ │ │ │ + bl 0x1186130 │ │ │ │ + bcs 0xfe0c6150 │ │ │ │ + beq 0xe5778 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156643,60 +156601,60 @@ │ │ │ │ svclt 0x0000ba31 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ - blx 0x1ae729c │ │ │ │ + blx 0x1ae71f4 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x9893e0 │ │ │ │ - b 0x129f20 │ │ │ │ - b 0x1129b24 │ │ │ │ + b 0x989338 │ │ │ │ + b 0x129e78 │ │ │ │ + b 0x1129a7c │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0x710f20 │ │ │ │ - b 0x1469b28 │ │ │ │ - bl 0x11862ac │ │ │ │ + bl 0x710e78 │ │ │ │ + b 0x1469a80 │ │ │ │ + bl 0x1186204 │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eb72c │ │ │ │ + blle 0xff4eb684 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ - blx 0x567348 │ │ │ │ + blx 0x5672a0 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156706,17 +156664,17 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1250fc4 │ │ │ │ + b 0x1250f1c │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad3f8 │ │ │ │ + b 0xfe1ad350 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -156735,15 +156693,15 @@ │ │ │ │ @ instruction: 0xf9bef7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf81e2700 │ │ │ │ @ instruction: 0xf04f2f01 │ │ │ │ @ instruction: 0xf8160c00 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ - bne 0xfe76a42c │ │ │ │ + bne 0xfe76a384 │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ sbcslt r4, fp, #411041792 @ 0x18800000 │ │ │ │ @ instruction: 0x4663bfbc │ │ │ │ smlatblt r4, r4, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @@ -156759,29 +156717,29 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf83c2500 │ │ │ │ - blx 0x187909c │ │ │ │ + blx 0x1878ff4 │ │ │ │ @ instruction: 0xf83ef880 │ │ │ │ @ instruction: 0xf04f2f02 │ │ │ │ - bne 0xfe76b8a0 │ │ │ │ + bne 0xfe76b7f8 │ │ │ │ eorshi pc, r8, r7, asr r8 @ │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ svclt 0x00a8454a │ │ │ │ @ instruction: 0xf831b29a │ │ │ │ svclt 0x00bc3f02 │ │ │ │ @ instruction: 0xf0002200 │ │ │ │ - b 0x96b8c0 │ │ │ │ - b 0x12a0e0 │ │ │ │ + b 0x96b818 │ │ │ │ + b 0x12a038 │ │ │ │ tstmi r3, #8, 4 @ 0x80000000 │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ andhi r4, fp, r6, ror #10 │ │ │ │ @ instruction: 0xb115d1dd │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ @@ -156791,33 +156749,33 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf944f7f9 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530900 │ │ │ │ @ instruction: 0xf8517f04 │ │ │ │ - blne 0xff9cd138 │ │ │ │ + blne 0xff9cd090 │ │ │ │ streq lr, [r7, -r7, ror #22] │ │ │ │ sbclt r4, r7, #331350016 @ 0x13c00000 │ │ │ │ strcs fp, [r0], #-4028 @ 0xfffff044 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0x1baad4 │ │ │ │ - b 0xfe1aa56c │ │ │ │ + b 0x1baa2c │ │ │ │ + b 0xfe1aa4c4 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1df │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmialt sl, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -156830,19 +156788,19 @@ │ │ │ │ @ instruction: 0xf900f7f9 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0401 │ │ │ │ @ instruction: 0xf04faf01 │ │ │ │ - bl 0xfed6c5a4 │ │ │ │ - b 0x1469dd0 │ │ │ │ - bl 0x1986538 │ │ │ │ - bcs 0xfe0c6558 │ │ │ │ - beq 0xe5b80 │ │ │ │ + bl 0xfed6c4fc │ │ │ │ + b 0x1469d28 │ │ │ │ + bl 0x1986490 │ │ │ │ + bcs 0xfe0c64b0 │ │ │ │ + beq 0xe5ad8 │ │ │ │ @ instruction: 0xf982fa5f │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @@ -156863,40 +156821,40 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ @ instruction: 0xf8b8f7f9 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ @ instruction: 0xf1a61ea9 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ ands r2, ip, r0, lsl #10 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0xf173b292 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccc 0x0002f831 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x989740 │ │ │ │ - b 0x12a280 │ │ │ │ - b 0x1129e84 │ │ │ │ + b 0x989698 │ │ │ │ + b 0x12a1d8 │ │ │ │ + b 0x1129ddc │ │ │ │ andhi r0, sl, r3, lsl #4 │ │ │ │ @ instruction: 0xf93cd015 │ │ │ │ @ instruction: 0xf04f3f02 │ │ │ │ @ instruction: 0xf93e0800 │ │ │ │ - bl 0xfed91280 │ │ │ │ - b 0x1469ea0 │ │ │ │ - bl 0x198660c │ │ │ │ + bl 0xfed911d8 │ │ │ │ + b 0x1469df8 │ │ │ │ + bl 0x1986564 │ │ │ │ @ instruction: 0xf5b273e9 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff4eba8c │ │ │ │ + blle 0xff4eb9e4 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xb115e7d6 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -156904,15 +156862,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ @ instruction: 0xf862f7f9 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x003b0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ @ instruction: 0xf8530800 │ │ │ │ strbne r9, [r7, r4, lsl #30]! │ │ │ │ @@ -156922,68 +156880,68 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b4da23 │ │ │ │ @ instruction: 0xf1774f00 │ │ │ │ svclt 0x00bc37ff │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf851b2c7 │ │ │ │ - b 0x1251324 │ │ │ │ + b 0x125127c │ │ │ │ vrsubhn.i16 d16, q0, q4 │ │ │ │ - b 0xfe1ad758 │ │ │ │ + b 0xfe1ad6b0 │ │ │ │ strbmi r0, [r2, #-1033]! @ 0xfffffbf7 │ │ │ │ eorsvc pc, r7, lr, asr r8 @ │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, r4, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @ instruction: 0xf000bfdd │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ ldrb r4, [pc, r0, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec00954 │ │ │ │ + bl 0xfec008ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ @ instruction: 0xf7f94604 │ │ │ │ @ instruction: 0xf106f811 │ │ │ │ @ instruction: 0xf1053eff │ │ │ │ @ instruction: 0x46393cff │ │ │ │ ldreq pc, [r0], -r7, lsl #2 │ │ │ │ @ instruction: 0xf91c2500 │ │ │ │ @ instruction: 0xf91e3f01 │ │ │ │ - ldclne 15, cr2, [pc, #4] @ 0xa9784 │ │ │ │ + ldclne 15, cr2, [pc, #4] @ 0xa96dc │ │ │ │ bfine sp, r7, (invalid: 20:19) │ │ │ │ streq pc, [r1, -r0] │ │ │ │ sbcslt r2, fp, #0, 4 │ │ │ │ andvc fp, fp, r7, lsl #2 │ │ │ │ tstcc r1, sl, lsr #6 │ │ │ │ streq pc, [r1, #-2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, lr, lsl #5 │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f840f8 │ │ │ │ - blcs 0xd9648 │ │ │ │ - blcs 0x2a0408 │ │ │ │ - blx 0x160824 │ │ │ │ + blcs 0xd95a0 │ │ │ │ + blcs 0x2a0360 │ │ │ │ + blx 0x16077c │ │ │ │ subslt pc, pc, #201326592 @ 0xc000000 │ │ │ │ svclt 0x000242bb │ │ │ │ andcs fp, r0, #-1342177267 @ 0xb000000d │ │ │ │ streq pc, [r1, -r0] │ │ │ │ bicsmi sp, r3, #222 @ 0xde │ │ │ │ andeq pc, r1, #0 │ │ │ │ svceq 0x00db4617 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ @ instruction: 0xe7d5b2db │ │ │ │ @ instruction: 0xf000425b │ │ │ │ - blx 0x112b3ec │ │ │ │ + blx 0x112b344 │ │ │ │ andcs pc, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xe7cdb2db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf0004613 │ │ │ │ strb r0, [r7, r1, lsl #14] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -156992,35 +156950,35 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04fffb7 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14920 @ 0x3a48 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf85745b6 │ │ │ │ - b 0x94d938 │ │ │ │ - b 0xea47c │ │ │ │ - b 0x1169c80 │ │ │ │ + b 0x94d890 │ │ │ │ + b 0xea3d4 │ │ │ │ + b 0x1169bd8 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r4, r0 │ │ │ │ svccs 0x0002f915 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff112 │ │ │ │ - bcs 0xe07f0 │ │ │ │ - bcs 0x4a04bc │ │ │ │ - blx 0x1a08d0 │ │ │ │ + bcs 0xe0748 │ │ │ │ + bcs 0x4a0414 │ │ │ │ + blx 0x1a0828 │ │ │ │ andslt pc, r1, #536870912 @ 0x20000000 │ │ │ │ svclt 0x0004428a │ │ │ │ movwcs fp, #657 @ 0x291 │ │ │ │ bicsmi sp, fp, #214 @ 0xd6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ @@ -157039,42 +156997,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xff54f7f8 │ │ │ │ vrecps.f32 d17, d10, d27 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x00290e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2700 │ │ │ │ @ instruction: 0xf9135f04 │ │ │ │ @ instruction: 0xf1188f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ strcs r1, [r0, #-2028] @ 0xfffff814 │ │ │ │ @ instruction: 0xf1b8db13 │ │ │ │ - blle 0xbed510 │ │ │ │ + blle 0xbed468 │ │ │ │ svceq 0x001ff1b8 │ │ │ │ - blx 0x2209d8 │ │ │ │ - blx 0x11e693c │ │ │ │ + blx 0x220930 │ │ │ │ + blx 0x11e6894 │ │ │ │ strbmi pc, [r5, #-2056] @ 0xfffff7f8 @ │ │ │ │ strcs fp, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ mvnmi sp, #5 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x186ad38 │ │ │ │ + blx 0x186ac90 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi sp, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1, -r5] │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorspl pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1baed8 │ │ │ │ - b 0xfe1aa968 │ │ │ │ + b 0x1bae30 │ │ │ │ + b 0xfe1aa8c0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ tstlt r7, sp, asr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 6, pc, cr8, cr8, {7} @ │ │ │ │ stmdaeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @@ -157086,23 +157044,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ @ instruction: 0xf7f83d01 │ │ │ │ @ instruction: 0x4639fef5 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa99bc │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9914 │ │ │ │ @ instruction: 0x26003710 │ │ │ │ svccc 0x0001f915 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0x9b111c │ │ │ │ + blle 0x9b1074 │ │ │ │ mulcs r0, ip, r8 │ │ │ │ - blle 0xa345bc │ │ │ │ + blle 0xa34514 │ │ │ │ @ instruction: 0xdc2d2b07 │ │ │ │ - bcs 0x79c2c │ │ │ │ + bcs 0x79b84 │ │ │ │ sbcslt fp, r3, #632 @ 0x278 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xf000d903 │ │ │ │ mvnscs r0, #16777216 @ 0x1000000 │ │ │ │ smlatblt r4, r6, r6, r4 │ │ │ │ tstcc r1, fp │ │ │ │ @@ -157130,43 +157088,43 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mcr2 7, 5, pc, cr0, cr8, {7} @ │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vceq.f32 d17, d26, d25 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1a70633 │ │ │ │ strcc r0, [lr, #-3586] @ 0xfffff1fe │ │ │ │ eor r2, r3, r0, lsl #4 │ │ │ │ - blcs 0xcbaa0 │ │ │ │ - blcs 0x4a070c │ │ │ │ + blcs 0xcb9f8 │ │ │ │ + blcs 0x4a0664 │ │ │ │ addsmi sp, pc, lr, lsr #24 │ │ │ │ svccc 0x0080f5b7 │ │ │ │ - blx 0x899764 │ │ │ │ + blx 0x8996bc │ │ │ │ strcs pc, [r0, -r7, lsl #19] │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0701 │ │ │ │ - blx 0x1888280 │ │ │ │ + blx 0x18881d8 │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ teqmi sl, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85642a9 │ │ │ │ - b 0x985b78 │ │ │ │ - b 0x2ea6b8 │ │ │ │ - b 0x116b6bc │ │ │ │ + b 0x985ad0 │ │ │ │ + b 0x2ea610 │ │ │ │ + b 0x116b614 │ │ │ │ @ instruction: 0xf8ac0307 │ │ │ │ andsle r3, r3, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5ed6f0 │ │ │ │ + ble 0xff5ed648 │ │ │ │ ldrtmi r2, [r9], r0, lsl #14 │ │ │ │ subsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ - blx 0x8736c4 │ │ │ │ + blx 0x87361c │ │ │ │ ldrb pc, [ip, r3, lsl #19] @ │ │ │ │ svccs 0x000046b9 │ │ │ │ @ instruction: 0xe7d8d1d5 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ @@ -157175,39 +157133,39 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ mcr2 7, 2, pc, cr4, cr8, {7} @ │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbed7a0 │ │ │ │ + blle 0xbed6f8 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r0], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorle r4, lr, r4, ror #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9b48 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9aa0 @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1d9c50 │ │ │ │ - b 0x1aab84 │ │ │ │ - b 0xfe1aab98 │ │ │ │ + b 0xfe1d9ba8 │ │ │ │ + b 0x1aaadc │ │ │ │ + b 0xfe1aaaf0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldclt 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157223,23 +157181,23 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, sp, lsl #12 │ │ │ │ stc2l 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xa9be0 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xa9b38 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr5, {0} │ │ │ │ @ instruction: 0xf1074639 │ │ │ │ @ instruction: 0x26000510 │ │ │ │ svccs 0x0001f91e │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - blle 0xb3132c │ │ │ │ + blle 0xb31284 │ │ │ │ mulcc r0, ip, r9 │ │ │ │ - blle 0xb743e8 │ │ │ │ + blle 0xb74340 │ │ │ │ @ instruction: 0xdc352a07 │ │ │ │ vpmax.s8 d15, d2, d3 │ │ │ │ adcsmi fp, sl, #1879048197 @ 0x70000005 │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ @@ -157255,15 +157213,15 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ pop {r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ andcs fp, r0, #6336 @ 0x18c0 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf00043d2 │ │ │ │ - blx 0x116ac4c │ │ │ │ + blx 0x116aba4 │ │ │ │ movwcs pc, #514 @ 0x202 @ │ │ │ │ streq pc, [r1, -r2] │ │ │ │ rsbeq lr, r2, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0xe7dbb2d2 │ │ │ │ bicsle r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ ldrb r0, [r5, r1, lsl #8] │ │ │ │ @@ -157274,44 +157232,44 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4604461d │ │ │ │ @ instruction: 0xf7f83d02 │ │ │ │ @ instruction: 0xf04ffd83 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - blcs 0x4a1d34 │ │ │ │ - blx 0x120d90 │ │ │ │ + blcs 0x4a1c8c │ │ │ │ + blx 0x120ce8 │ │ │ │ andslt pc, sl, #201326592 @ 0xc000000 │ │ │ │ svclt 0x00044293 │ │ │ │ @ instruction: 0x2100b29b │ │ │ │ bicmi sp, fp, #6 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, fp, #0, 6 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ tsteq r1, r8, asr #20 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdaeq r1, {r0, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x92ddbc │ │ │ │ - b 0x16a4e0 │ │ │ │ - b 0x116a8e4 │ │ │ │ + b 0x92dd14 │ │ │ │ + b 0x16a438 │ │ │ │ + b 0x116a83c │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, fp, r0 │ │ │ │ svccc 0x0002f915 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ svceq 0x000ff113 │ │ │ │ movwcs fp, #4028 @ 0xfbc │ │ │ │ - blle 0xff87b560 │ │ │ │ + blle 0xff87b4b8 │ │ │ │ @ instruction: 0x1000f9bc │ │ │ │ - ble 0xff334904 │ │ │ │ - blx 0x10fac74 │ │ │ │ + ble 0xff33485c │ │ │ │ + blx 0x10fabcc │ │ │ │ tstpcs r0, r3, lsl #6 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ bfi fp, fp, #5, #13 │ │ │ │ stmdbcs r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ strb sp, [sp, r7, asr #3] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @@ -157324,24 +157282,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ ldc2 7, cr15, [sl, #-992] @ 0xfffffc20 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10e8f04 │ │ │ │ @ instruction: 0xf1180e04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x67b710 │ │ │ │ + blle 0x67b668 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b8db2f │ │ │ │ ldcle 15, cr0, [r6], #-124 @ 0xffffff84 │ │ │ │ stc2 10, cr15, [r8], {4} @ │ │ │ │ @ instruction: 0xf808fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ @@ -157350,49 +157308,49 @@ │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2ab5c8 │ │ │ │ + b 0xfe2ab520 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, r8, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f843f8 │ │ │ │ - b 0x1c99010 │ │ │ │ - blx 0x11abe10 │ │ │ │ + b 0x1c98f68 │ │ │ │ + blx 0x11abd68 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2], #992 @ 0x3e0 │ │ │ │ @ instruction: 0x46391e72 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xa9e3c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xa9d94 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr7, {0} │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ andcc r3, r1, #1, 30 │ │ │ │ svceq 0x0008f113 │ │ │ │ ldmdavc r4, {r0, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blle 0x974a44 │ │ │ │ + blle 0x97499c │ │ │ │ @ instruction: 0xdc2c2b07 │ │ │ │ - ldclcs 0, cr4, [pc], #624 @ 0xaa0bc │ │ │ │ + ldclcs 0, cr4, [pc], #624 @ 0xaa014 │ │ │ │ rsclt fp, r3, #632 @ 0x278 │ │ │ │ @ instruction: 0xf0002700 │ │ │ │ stmdble r3, {r0, r8, sl} │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0x462f23ff │ │ │ │ andvc fp, fp, r5, lsl #2 │ │ │ │ teqmi lr, #1073741824 @ 0x40000000 │ │ │ │ @@ -157404,15 +157362,15 @@ │ │ │ │ @ instruction: 0xf7f841f0 │ │ │ │ smladxcs r0, sp, ip, fp │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xe7e9463b │ │ │ │ @ instruction: 0x270043db │ │ │ │ streq pc, [r1, #-0] │ │ │ │ @ instruction: 0xf00440dc │ │ │ │ - bl 0x16aaa0 │ │ │ │ + bl 0x16a9f8 │ │ │ │ sbcslt r0, fp, #84, 6 @ 0x50000001 │ │ │ │ stccs 7, cr14, [r0], {222} @ 0xde │ │ │ │ @ instruction: 0x4627d1d8 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ ldrb r4, [r7, r3, lsr #12] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -157420,90 +157378,90 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0x4604461f │ │ │ │ mrrc2 7, 15, pc, lr, cr8 @ │ │ │ │ cdpeq 1, 0, cr15, cr2, cr7, {5} │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ @ instruction: 0xf24a1eb1 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ eor r2, r3, r0, lsl #10 │ │ │ │ - blcs 0xcbf10 │ │ │ │ - blcs 0x4a0b90 │ │ │ │ + blcs 0xcbe68 │ │ │ │ + blcs 0x4a0ae8 │ │ │ │ addsmi sp, sl, r1, lsr ip │ │ │ │ svccc 0x0080f5b2 │ │ │ │ - blx 0x899be8 │ │ │ │ + blx 0x899b40 │ │ │ │ andcs pc, r0, #2129920 @ 0x208000 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x1888704 │ │ │ │ + blx 0x188865c │ │ │ │ @ instruction: 0xf83cf880 │ │ │ │ tstmi r5, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x971ffc │ │ │ │ - b 0x2eab28 │ │ │ │ - b 0x116a72c │ │ │ │ + b 0x971f54 │ │ │ │ + b 0x2eaa80 │ │ │ │ + b 0x116a684 │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r6, r0 │ │ │ │ svccc 0x0002f91e │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ - ble 0xff5edb78 │ │ │ │ + ble 0xff5edad0 │ │ │ │ ldrmi r2, [r1], r0, lsl #4 │ │ │ │ bicsmi lr, fp, #59506688 @ 0x38c0000 │ │ │ │ @ instruction: 0xf00240da │ │ │ │ - bl 0x2ec34c │ │ │ │ + bl 0x2ec2a4 │ │ │ │ andcs r0, r0, #1343488 @ 0x148000 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0x4691e7d9 │ │ │ │ bicsle r2, r2, r0, lsl #20 │ │ │ │ @ instruction: 0xb115e7d5 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff2e7f4c │ │ │ │ + bllt 0xff2e7ea4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605461f │ │ │ │ stc2 7, cr15, [r0], {248} @ 0xf8 │ │ │ │ svcne 0x00311f3b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf9132600 │ │ │ │ @ instruction: 0xf10ecf04 │ │ │ │ @ instruction: 0xf11c0e04 │ │ │ │ - blle 0xbedc2c │ │ │ │ + blle 0xbedb84 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2c │ │ │ │ ldcle 15, cr0, [r4], #-124 @ 0xffffff84 │ │ │ │ @ instruction: 0xf80cfa04 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ eorsle r4, r2, r4, ror #10 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xa9fd0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xa9f28 @ │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe1da0d8 │ │ │ │ - b 0x1ab00c │ │ │ │ - b 0xfe1ab020 │ │ │ │ + b 0xfe1da030 │ │ │ │ + b 0x1aaf64 │ │ │ │ + b 0xfe1aaf78 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x1f67fe8 │ │ │ │ + bllt 0x1f67f40 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrb r4, [pc, r4, asr #12] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [ip], {36} @ 0x24 @ │ │ │ │ streq pc, [r1], #-12 │ │ │ │ ldrbeq lr, [ip], #-2820 @ 0xfffff4fc │ │ │ │ @@ -157513,48 +157471,48 @@ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7cc │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [fp], r5, lsl #1 │ │ │ │ - blcc 0xa647c │ │ │ │ + blcc 0xa63d4 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r7], -r1, lsl #13 │ │ │ │ @ instruction: 0xf7f8461e │ │ │ │ @ instruction: 0xf8cdfb95 │ │ │ │ strbmi r9, [r4], ip │ │ │ │ stmib sp, {r0, r3, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00c4500 │ │ │ │ cps #1 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf997d139 │ │ │ │ @ instruction: 0xf0002001 │ │ │ │ @ instruction: 0xf9960e01 │ │ │ │ @ instruction: 0xf9973001 │ │ │ │ @ instruction: 0xf996b000 │ │ │ │ - blx 0xfe15208e │ │ │ │ + blx 0xfe151fe6 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff372c9a │ │ │ │ + blx 0xff372bf2 │ │ │ │ ldmne r4, {r1, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf5b4415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ @ instruction: 0xf3c40b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f4671 │ │ │ │ - ble 0x2ecab0 │ │ │ │ + ble 0x2eca08 │ │ │ │ svcmi 0x0000f514 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0e01 │ │ │ │ ldrbtmi r0, [r1], -r0, lsl #21 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf809d001 │ │ │ │ - b 0x12d2104 │ │ │ │ + b 0x12d205c │ │ │ │ vmlal.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf00c004f │ │ │ │ strcc r0, [r1, -r1, lsl #2] │ │ │ │ @ instruction: 0xf10c3601 │ │ │ │ stmdbcs r0, {r0, sl, fp} │ │ │ │ vmla.i , q8, d1[1] │ │ │ │ strcc r0, [r1, -pc, asr #32] │ │ │ │ @@ -157562,62 +157520,62 @@ │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ andlt r4, r5, r8, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xffde80f4 │ │ │ │ + blt 0xffde804c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ umulllt r4, r3, r8, r6 │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ strbmi pc, [r1], -fp, lsr #22 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stmib sp, {r1, r2, r6, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf00e4500 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad954 │ │ │ │ + blcs 0xad8ac │ │ │ │ @ instruction: 0xf9b6d13f │ │ │ │ ldrmi sl, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b1 │ │ │ │ - blx 0xfe34c232 │ │ │ │ + blx 0xfe34c18a │ │ │ │ @ instruction: 0xf8b13202 │ │ │ │ stmib sp, {sp, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b2d72 │ │ │ │ - bl 0x532f9c │ │ │ │ + blx 0xff1b2cca │ │ │ │ + bl 0x532ef4 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470c01 │ │ │ │ - ble 0x2c6d8c │ │ │ │ + ble 0x2c6ce4 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0c01 │ │ │ │ - b 0x12ba9a4 │ │ │ │ - blx 0x186c1d8 │ │ │ │ + b 0x12ba8fc │ │ │ │ + blx 0x186c130 │ │ │ │ ldmdahi fp!, {r7, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, r9, asr r8 @ │ │ │ │ movweq lr, #51747 @ 0xca23 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @ instruction: 0xf8274313 │ │ │ │ @ instruction: 0xf00e3b02 │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - blcs 0xad9d4 │ │ │ │ + blcs 0xad92c │ │ │ │ vshr.u64 d29, d31, #64 │ │ │ │ strcc r0, [r2, -pc, lsl #1] │ │ │ │ tstcc r2, r2, lsl #12 │ │ │ │ svceq 0x0008f1be │ │ │ │ @ instruction: 0xf1b8d1b1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -157627,16 +157585,16 @@ │ │ │ │ svclt 0x0000ba81 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blcs 0xff0e6b40 │ │ │ │ - bleq 0xda6d1c │ │ │ │ + blne 0xffce6a98 │ │ │ │ + bleq 0xda6c74 │ │ │ │ @ instruction: 0xf7f89001 │ │ │ │ @ instruction: 0x4632fab3 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ @@ -157645,46 +157603,46 @@ │ │ │ │ ldmdavs pc, {r0, r2, r4, r6, fp, sp, lr}^ @ │ │ │ │ @ instruction: 0xac07fb85 │ │ │ │ stmdbeq sl, {r0, r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb58 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - bl 0x71e710 │ │ │ │ - bl 0x17ac688 │ │ │ │ + bl 0x71e668 │ │ │ │ + bl 0x17ac5e0 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ @ instruction: 0xd1210f00 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, lr, fp, asr r8 @ │ │ │ │ ldrd pc, [r0], -r1 │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ @ instruction: 0x0c08ea0c │ │ │ │ @ instruction: 0x0c0eea8c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr4, {0} │ │ │ │ - blgt 0x1e83a4 │ │ │ │ + blgt 0x1e82fc │ │ │ │ @ instruction: 0xf1be3401 │ │ │ │ sbcle r0, r7, r0, lsl #30 │ │ │ │ andle r2, ip, r4, lsl #24 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ andcc r3, r4, #4, 2 │ │ │ │ ldr r3, [r9, r4, lsl #6]! │ │ │ │ stmiavc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 1, cr15, [r0], {8} │ │ │ │ @ instruction: 0xb11ee7d6 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x4e82bc │ │ │ │ + blt 0x4e8214 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ umulllt r4, r5, r9, r6 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7f84616 │ │ │ │ @@ -157696,36 +157654,36 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe6468 │ │ │ │ + beq 0xe63c0 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe156342 │ │ │ │ - blls 0xfb750 │ │ │ │ + blx 0xfe15629a │ │ │ │ + blls 0xfb6a8 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464319ff │ │ │ │ @ instruction: 0xf5b7415b │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ vsubl.u8 q8, d7, d0 │ │ │ │ svclt 0x00a42b07 │ │ │ │ @ instruction: 0xf04f468a │ │ │ │ - ble 0x2ed164 │ │ │ │ + ble 0x2ed0bc │ │ │ │ svcmi 0x0000f517 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], r0, lsl #23 │ │ │ │ - blls 0x1567c4 │ │ │ │ + blls 0x15671c │ │ │ │ andlt pc, ip, r3, lsl #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1bc0e01 │ │ │ │ @ instruction: 0xd1b60f10 │ │ │ │ @@ -157743,54 +157701,54 @@ │ │ │ │ addlt r4, r3, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f84680 │ │ │ │ @ instruction: 0xf1a7f9d9 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ vmin.s8 d20, d26, d28 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ smladxls r1, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - bleq 0xe654c │ │ │ │ + bleq 0xe64a4 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xa000f8be │ │ │ │ - blx 0xfe14c55a │ │ │ │ + blx 0xfe14c4b2 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27bcd2 │ │ │ │ - bl 0x533250 │ │ │ │ + blx 0xff27bc2a │ │ │ │ + bl 0x5331a8 │ │ │ │ cmpmi fp, r2, lsl #20 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ andsmi lr, sl, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470b01 │ │ │ │ - ble 0x2c7040 │ │ │ │ + ble 0x2c6f98 │ │ │ │ svcmi 0x0000f1ba │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ @ instruction: 0xf44f0b01 │ │ │ │ - blx 0x187ac58 │ │ │ │ - blls 0x128e5c │ │ │ │ + blx 0x187abb0 │ │ │ │ + blls 0x128db4 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ - b 0x117686c │ │ │ │ + b 0x11767c4 │ │ │ │ movwls r0, #4875 @ 0x130b │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e8833 │ │ │ │ - b 0x12dc80 │ │ │ │ + b 0x12dbd8 │ │ │ │ @ instruction: 0xf1bc020a │ │ │ │ - b 0x96e0a0 │ │ │ │ - b 0x116b0ac │ │ │ │ + b 0x96dff8 │ │ │ │ + b 0x116b004 │ │ │ │ @ instruction: 0xf8260302 │ │ │ │ @ instruction: 0xd1af3b02 │ │ │ │ tstlt r7, r1, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f84ff0 │ │ │ │ @@ -157799,29 +157757,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [sp], -r3, lsl #13 │ │ │ │ @ instruction: 0xf964f7f8 │ │ │ │ smladxcs r0, sl, pc, r1 @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi r1, [lr], r3, lsr #30 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs ip, {r0, r4, r6, fp, sp, lr} │ │ │ │ - blx 0xfe10466a │ │ │ │ + blx 0xfe1045c2 │ │ │ │ ldmdavs r1, {r2, r8, fp, lr} │ │ │ │ @ instruction: 0xac06fb81 │ │ │ │ - bl 0x5b28fc │ │ │ │ - bl 0x16eb528 │ │ │ │ + bl 0x5b2854 │ │ │ │ + bl 0x16eb480 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r1], r1, lsl #2 │ │ │ │ stmdbne r4!, {r0, r4, r5, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ streq lr, [ip], #-2908 @ 0xfffff4a4 │ │ │ │ tstcs r1, r8, ror #30 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r9, sl, lr} │ │ │ │ sbclt r4, r1, #1006632960 @ 0x3c000000 │ │ │ │ @@ -157859,32 +157817,32 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ teqle pc, r0, lsl #18 │ │ │ │ mulcs r1, r7, r9 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ mulcc r1, r6, r9 │ │ │ │ mulmi r0, r7, r9 │ │ │ │ @ instruction: 0xf9969403 │ │ │ │ - blx 0xfe1565ba │ │ │ │ + blx 0xfe156512 │ │ │ │ stmib sp, {r0, r1, r9, ip, sp}^ │ │ │ │ - blls 0x176dc0 │ │ │ │ + blls 0x176d18 │ │ │ │ strmi lr, [r0, #-2525] @ 0xfffff623 │ │ │ │ strmi pc, [fp, #3011] @ 0xbc3 │ │ │ │ - bl 0x11f0a54 │ │ │ │ + bl 0x11f09ac │ │ │ │ addcc r0, r0, #335544320 @ 0x14000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ streq pc, [r0], #-371 @ 0xfffffe8d │ │ │ │ - blcs 0x2a74e8 │ │ │ │ + blcs 0x2a7440 │ │ │ │ strbtmi fp, [r1], -r4, lsr #31 │ │ │ │ - bleq 0x20a6724 │ │ │ │ + bleq 0x20a667c │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - bleq 0xfe0e6738 │ │ │ │ + bleq 0xfe0e6690 │ │ │ │ @ instruction: 0xf1bc4661 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, lr, sl, lsl #16 │ │ │ │ stmdbeq r1, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ strcc r3, [r1], -r1, lsl #14 │ │ │ │ @@ -157904,34 +157862,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf04fb083 │ │ │ │ strmi r0, [r8], r0, lsl #18 │ │ │ │ ldrmi r4, [r7], -r3, lsl #13 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - vmull.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01af0 │ │ │ │ @ instruction: 0xf7f80a33 │ │ │ │ strbmi pc, [r9], -fp, lsl #17 @ │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ - blcs 0xb6a84 │ │ │ │ + blcs 0xb69dc │ │ │ │ @ instruction: 0xf9b7d142 │ │ │ │ ldrmi lr, [ip], r2 │ │ │ │ @ instruction: 0x2002f9b6 │ │ │ │ - blx 0xfe44c782 │ │ │ │ + blx 0xfe44c6da │ │ │ │ @ instruction: 0xf8b63202 │ │ │ │ stmib sp, {sp, lr, pc}^ │ │ │ │ ldmib sp, {r9, ip, sp}^ │ │ │ │ - blx 0xff1b32a2 │ │ │ │ + blx 0xff1b31fa │ │ │ │ ldmne r2, {r1, r2, r3, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434e00 │ │ │ │ @ instruction: 0xf1be0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146b6b8 │ │ │ │ + b 0x146b610 │ │ │ │ svclt 0x00a4421e │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1beda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @@ -157963,15 +157921,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4616461d │ │ │ │ strmi r4, [r3], pc, lsl #12 │ │ │ │ @ instruction: 0xf81ef7f8 │ │ │ │ strcs r4, [r0, #-1579] @ 0xfffff9d5 │ │ │ │ @ instruction: 0x46394632 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf00e46ae │ │ │ │ @ instruction: 0xf10e0701 │ │ │ │ svccs 0x00000e01 │ │ │ │ ldmdavs ip, {r1, r6, r8, ip, lr, pc} │ │ │ │ ldmdavs r7, {r2, r3, r4, r5, r7, r9, sl, lr} │ │ │ │ stmdals r4, {r0, r1, r2, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @@ -157998,23 +157956,23 @@ │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorshi pc, ip, r6, asr r8 @ │ │ │ │ ldrdgt pc, [r0], -r1 │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ streq lr, [ip, -r7, lsl #21] │ │ │ │ - blvc 0x1e88e8 │ │ │ │ + blvc 0x1e8840 │ │ │ │ streq pc, [r1, -lr] │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ adcsle r2, ip, r0, lsl #30 │ │ │ │ svceq 0x0004f1be │ │ │ │ vaddl.u8 , d0, d12 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ - b 0x14a46b8 │ │ │ │ + b 0x14a4610 │ │ │ │ @ instruction: 0xf00078e8 │ │ │ │ @ instruction: 0xf1080c01 │ │ │ │ ldrb r4, [r5, r0, lsl #14] │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ pop {r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f74ff8 │ │ │ │ @@ -158034,40 +157992,40 @@ │ │ │ │ tstle r9, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf01c0e01 │ │ │ │ rscsle r0, r5, r1, lsl #30 │ │ │ │ mulcs r0, r6, r9 │ │ │ │ - beq 0xe69b0 │ │ │ │ + beq 0xe6908 │ │ │ │ mulcc r1, lr, r9 │ │ │ │ mulne r1, r6, r9 │ │ │ │ @ instruction: 0xf0009101 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ - blx 0xfe15688a │ │ │ │ - blls 0xfbc98 │ │ │ │ + blx 0xfe1567e2 │ │ │ │ + blls 0xfbbf0 │ │ │ │ strtmi r4, [r8], r7, lsr #12 │ │ │ │ stmvc fp, {r0, r1, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12b1080 │ │ │ │ + bl 0x12b0fd8 │ │ │ │ addcc r0, r0, #8, 6 @ 0x20000000 │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ smusdxeq r0, r3, r1 │ │ │ │ - blcs 0x2a77b4 │ │ │ │ + blcs 0x2a770c │ │ │ │ strmi fp, [sl], r4, lsr #31 │ │ │ │ - bleq 0x20a69f0 │ │ │ │ + bleq 0x20a6948 │ │ │ │ @ instruction: 0xf512da09 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00be33ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - bleq 0xfe0e6a04 │ │ │ │ + bleq 0xfe0e695c │ │ │ │ tstlt r1, sl, lsl #13 │ │ │ │ @ instruction: 0xf8039b02 │ │ │ │ @ instruction: 0xf10cb00c │ │ │ │ - b 0x12ed8dc │ │ │ │ + b 0x12ed834 │ │ │ │ @ instruction: 0xf3c0090a │ │ │ │ strcc r0, [r1], -pc, asr #32 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf8ddd1b3 │ │ │ │ @ instruction: 0xf1b9800c │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @@ -158083,59 +158041,59 @@ │ │ │ │ addlt r4, r5, pc, lsl r6 │ │ │ │ @ instruction: 0x460e4691 │ │ │ │ @ instruction: 0xf7f74680 │ │ │ │ @ instruction: 0xf1a7ff31 │ │ │ │ strcs r0, [r0, -r2, lsl #28] │ │ │ │ smlatbeq r2, r9, r1, pc @ │ │ │ │ vmin.s8 d20, d26, d28 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ smladxls r3, r3, r9, r0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf10cd10a │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ @ instruction: 0xf10e3102 │ │ │ │ @ instruction: 0xf01c0e02 │ │ │ │ rscsle r0, r4, r1, lsl #30 │ │ │ │ @ instruction: 0x2000f9b1 │ │ │ │ - beq 0xe6a9c │ │ │ │ + beq 0xe69f4 │ │ │ │ @ instruction: 0x3002f9be │ │ │ │ @ instruction: 0xb000f8be │ │ │ │ - blx 0xfe14caaa │ │ │ │ + blx 0xfe14ca02 │ │ │ │ strtmi r4, [r2], -r3, lsl #10 │ │ │ │ - blx 0xff27c222 │ │ │ │ + blx 0xff27c17a │ │ │ │ stmib sp, {r0, r1, r3, r7, r8, r9, sp}^ │ │ │ │ - blls 0xb357c │ │ │ │ - blls 0xf0ce8 │ │ │ │ + blls 0xb34d4 │ │ │ │ + blls 0xf0c40 │ │ │ │ @ instruction: 0xf512415b │ │ │ │ @ instruction: 0xf1434b00 │ │ │ │ @ instruction: 0xf1bb0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - b 0x146c594 │ │ │ │ + b 0x146c4ec │ │ │ │ svclt 0x00a4421b │ │ │ │ - beq 0x12699c │ │ │ │ + beq 0x1268f4 │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ @ instruction: 0xf1bbda08 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00bc33ff │ │ │ │ - beq 0x1269b0 │ │ │ │ + beq 0x126908 │ │ │ │ andmi pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf10c9b03 │ │ │ │ tstcc r2, r1, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ - blx 0xfe0e9344 │ │ │ │ + blx 0xfe0e929c │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ ldmdahi r3!, {r0, r1, r2, r3, r7} │ │ │ │ svceq 0x0008f1bc │ │ │ │ eorsge pc, sl, r9, asr r8 @ │ │ │ │ movweq lr, #43555 @ 0xaa23 │ │ │ │ andeq lr, sl, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - blcc 0x168a80 │ │ │ │ + blcc 0x1689d8 │ │ │ │ svcls 0x0003d1a8 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr8, {6} │ │ │ │ andlt r4, r5, r0, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ mrclt 7, 3, APSR_nzcv, cr14, cr7, {7} │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -158143,35 +158101,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x4617461e │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ mrc2 7, 5, pc, cr6, cr7, {7} │ │ │ │ @ instruction: 0x26001f33 │ │ │ │ @ instruction: 0x46b61f3a │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf10ed108 │ │ │ │ vmull.p8 q8, d0, d1 │ │ │ │ andcc r1, r4, #15 │ │ │ │ @ instruction: 0xf01e3304 │ │ │ │ rscsle r0, r6, r1, lsl #30 │ │ │ │ ldmdavs sp, {r0, r4, r6, fp, sp, lr} │ │ │ │ @ instruction: 0x9c05fb81 │ │ │ │ ldmdavs sp, {r0, r4, fp, sp, lr}^ │ │ │ │ stmdage r5, {r0, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x6f2e58 │ │ │ │ - bl 0x17ace84 │ │ │ │ + bl 0x6f2db0 │ │ │ │ + bl 0x17acddc │ │ │ │ svclt 0x00680c08 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ @ instruction: 0xf119bb71 │ │ │ │ @ instruction: 0xf15c4980 │ │ │ │ svclt 0x00680c00 │ │ │ │ strbtmi r2, [r0], r1, lsl #2 │ │ │ │ - bl 0x71973c │ │ │ │ + bl 0x719694 │ │ │ │ strmi r0, [sl], r9, lsl #18 │ │ │ │ tsteq ip, ip, asr fp │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strmi r0, [r8], r1, lsl #20 │ │ │ │ @ instruction: 0xf1ba46d4 │ │ │ │ tstle r9, r0, lsl #30 │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ @@ -158202,31 +158160,31 @@ │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ ldrtmi pc, [r2], -r1, asr #28 @ │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xfef6e318 │ │ │ │ + bllt 0xfef6e270 │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369954 │ │ │ │ + bls 0x3698ac │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b0c60 │ │ │ │ + bl 0x13b0bb8 │ │ │ │ @ instruction: 0xf5b10c0c │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f4633 │ │ │ │ - ble 0x2ed150 │ │ │ │ + ble 0x2ed0a8 │ │ │ │ svcmi 0x0000f511 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ ldrtmi r0, [r3], -r0, lsl #19 │ │ │ │ @ instruction: 0xf808b10e │ │ │ │ tstmi pc, #14 │ │ │ │ @@ -158247,51 +158205,51 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r4, #988]! @ 0x3dc │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369a14 │ │ │ │ + bls 0x36996c │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe7200 │ │ │ │ + beq 0xe7158 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c9414 │ │ │ │ + ble 0x2c936c │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d02c │ │ │ │ + blx 0x187cf84 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x168ce8 │ │ │ │ + blcc 0x168c40 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb745c │ │ │ │ + blcs 0xb73b4 │ │ │ │ vshr.u64 d29, d30, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1b22a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158299,31 +158257,31 @@ │ │ │ │ svclt 0x0000bd41 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blcs 0xff0e75c0 │ │ │ │ - bleq 0xda779c │ │ │ │ + blne 0xffce7518 │ │ │ │ + bleq 0xda76f4 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fd73 │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r2, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe204d3e │ │ │ │ + blx 0xfe204c96 │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe204e46 │ │ │ │ - bl 0xfeed14e8 │ │ │ │ - bl 0x1baccf4 │ │ │ │ - bl 0x6adcfc │ │ │ │ - bl 0x17accf8 │ │ │ │ + blx 0xfe204d9e │ │ │ │ + bl 0xfeed1440 │ │ │ │ + bl 0x1bacc4c │ │ │ │ + bl 0x6adc54 │ │ │ │ + bl 0x17acc50 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158334,15 +158292,15 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e8e28 │ │ │ │ + blhi 0x1e8d80 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {199} @ 0xc7 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b8 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ @@ -158369,20 +158327,20 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369bd4 │ │ │ │ + bls 0x369b2c │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - beq 0xe738c │ │ │ │ + beq 0xe72e4 │ │ │ │ stmdbcs r7, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strmi fp, [pc], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ svclt 0x00be32ff │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ @@ -158406,151 +158364,151 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ stc2 7, cr15, [r8], #988 @ 0x3dc │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ vmax.s8 d18, d10, d0 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x369ca4 │ │ │ │ + bls 0x369bfc │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe745c │ │ │ │ + beq 0xe73b4 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c96a0 │ │ │ │ + ble 0x2c95f8 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96eaf4 │ │ │ │ - b 0x2ebae0 │ │ │ │ - b 0x116d2e4 │ │ │ │ + b 0x96ea4c │ │ │ │ + b 0x2eba38 │ │ │ │ + b 0x116d23c │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1b23b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blcs 0xff0e783c │ │ │ │ - bleq 0xda7a18 │ │ │ │ + blne 0xffce7794 │ │ │ │ + bleq 0xda7970 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ tstpcs r0, r5, lsr ip @ p-variant is OBSOLETE │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2a9d68 │ │ │ │ + bls 0x2a9cc0 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149ef84 │ │ │ │ + b 0x149eedc │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187cf7c │ │ │ │ - b 0x112a180 │ │ │ │ + blx 0x187ced4 │ │ │ │ + b 0x112a0d8 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db084 │ │ │ │ + b 0xfe2dafdc │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7bd │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe868f9c │ │ │ │ + bllt 0xfe868ef4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r8], r0, lsl #14 │ │ │ │ @ instruction: 0x4614461e │ │ │ │ @ instruction: 0xf1084605 │ │ │ │ @ instruction: 0xf7f738ff │ │ │ │ @ instruction: 0x4632fbd3 │ │ │ │ @ instruction: 0xf00e46be │ │ │ │ @ instruction: 0xf10e0301 │ │ │ │ - bllt 0xff56e7f4 │ │ │ │ + bllt 0xff56e74c │ │ │ │ mulne r0, r4, r9 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ mulgt r0, r2, r9 │ │ │ │ mulls r1, r4, r9 │ │ │ │ mulge r1, r2, r9 │ │ │ │ @ instruction: 0x1c0cfb81 │ │ │ │ - bls 0x369e30 │ │ │ │ + bls 0x369d88 │ │ │ │ @ instruction: 0x0109ebb1 │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ - bl 0x13b113c │ │ │ │ + bl 0x13b1094 │ │ │ │ orrcc r0, r0, ip, lsl #24 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ svcmi 0x0000f5b1 │ │ │ │ - beq 0xe7618 │ │ │ │ + beq 0xe7570 │ │ │ │ stmdbcs r7, {r0, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r3], -r4, lsr #31 │ │ │ │ ldmdbeq pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf511da09 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ svclt 0x00be0c00 │ │ │ │ streq pc, [r1], -r0 │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ tstlt lr, r3, lsr r6 │ │ │ │ andls pc, lr, r8, lsl #16 │ │ │ │ vorr.i32 d20, #36608 @ 0x00008f00 │ │ │ │ @ instruction: 0xf00e004f │ │ │ │ strcc r0, [r1], #-769 @ 0xfffffcff │ │ │ │ @ instruction: 0xf10e3201 │ │ │ │ - blcs 0xae868 │ │ │ │ + blcs 0xae7c0 │ │ │ │ vmla.i , q8, d0[1] │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1be3201 │ │ │ │ @ instruction: 0xd1b80f10 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158558,55 +158516,55 @@ │ │ │ │ svclt 0x0000bb3b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x1d69082 │ │ │ │ + blx 0x1d68fda │ │ │ │ smladxcs r0, r9, r6, r4 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf002463a │ │ │ │ andcc r0, r1, #67108864 @ 0x4000000 │ │ │ │ cmple r4, r0, lsl #22 │ │ │ │ @ instruction: 0xc000f9b4 │ │ │ │ @ instruction: 0xe000f9b1 │ │ │ │ @ instruction: 0x9002f9b4 │ │ │ │ @ instruction: 0xa002f9b1 │ │ │ │ vmlagt.f64 d15, d30, d12 │ │ │ │ - bls 0x369ef8 │ │ │ │ + bls 0x369e50 │ │ │ │ @ instruction: 0x0c09ebbc │ │ │ │ vmlseq.f64 d14, d10, d30 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ vmlseq.f64 d14, d14, d14 │ │ │ │ stcmi 5, cr15, [r0], {28} │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe76ec │ │ │ │ + beq 0xe7644 │ │ │ │ ldmdbmi ip, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470301 │ │ │ │ - ble 0x2c9900 │ │ │ │ + ble 0x2c9858 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst2.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187d518 │ │ │ │ + blx 0x187d470 │ │ │ │ @ instruction: 0xf8b6fe80 │ │ │ │ tstmi pc, #0 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ movweq lr, #59948 @ 0xea2c │ │ │ │ stmdbeq lr, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blcc 0x1691d4 │ │ │ │ + blcc 0x16912c │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ - blcs 0xb7948 │ │ │ │ + blcs 0xb78a0 │ │ │ │ vshr.u64 d29, d26, #64 │ │ │ │ strcc r0, [r2], -pc, lsl #1 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ @ instruction: 0xd1ae2a08 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @@ -158614,33 +158572,33 @@ │ │ │ │ svclt 0x0000bacb │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r6], -r3, lsl #1 │ │ │ │ @ instruction: 0x460f461c │ │ │ │ - blcs 0xff0e7aac │ │ │ │ - bleq 0xda7c88 │ │ │ │ + blne 0xffce7a04 │ │ │ │ + bleq 0xda7be0 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x4632fafd │ │ │ │ strtmi r2, [r3], -r0, lsl #12 │ │ │ │ @ instruction: 0x46344639 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ svceq 0x0000f1bc │ │ │ │ ldmdavs r5, {r0, r1, r3, r4, r5, r8, ip, lr, pc} │ │ │ │ - blx 0xfe20522a │ │ │ │ + blx 0xfe205182 │ │ │ │ ldmdavs r5, {r0, r1, r2, sl, fp, pc}^ │ │ │ │ - blx 0xfe205332 │ │ │ │ - bl 0xfeed19d4 │ │ │ │ - bl 0x1bad1e0 │ │ │ │ + blx 0xfe20528a │ │ │ │ + bl 0xfeed192c │ │ │ │ + bl 0x1bad138 │ │ │ │ @ instruction: 0xf1180c0a │ │ │ │ @ instruction: 0xf14c4880 │ │ │ │ - bl 0x6ae1c8 │ │ │ │ - bl 0x17ad1ec │ │ │ │ + bl 0x6ae120 │ │ │ │ + bl 0x17ad144 │ │ │ │ svclt 0x00680c0c │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf1be46e0 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stmdami r0, {r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -158651,26 +158609,26 @@ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsgt pc, ip, fp, asr r8 @ │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ strbtmi r3, [r6], r1, lsl #8 │ │ │ │ - blhi 0x1e931c │ │ │ │ + blhi 0x1e9274 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stccs 0, cr13, [r4], {195} @ 0xc3 │ │ │ │ vaddl.u8 , d0, d5 │ │ │ │ tstcc r4, pc │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ @ instruction: 0xb11ee7b4 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x17e9220 │ │ │ │ + blt 0x17e9178 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @@ -158686,33 +158644,33 @@ │ │ │ │ @ instruction: 0xf994d0f5 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ @ instruction: 0xf99e0101 │ │ │ │ strcs r2, [r0, -r0] │ │ │ │ mulls r0, r4, r9 │ │ │ │ mulge r1, lr, r9 │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a0c8 │ │ │ │ + bls 0x36a020 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ @ instruction: 0xf1423380 │ │ │ │ @ instruction: 0xf5b30200 │ │ │ │ @ instruction: 0xf1724f00 │ │ │ │ vmlsl.u8 q8, d3, d0 │ │ │ │ svclt 0x00a42907 │ │ │ │ @ instruction: 0xf04f460f │ │ │ │ - ble 0x2ed8c8 │ │ │ │ + ble 0x2ed820 │ │ │ │ svcmi 0x0000f513 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [pc], -r0, lsl #19 │ │ │ │ @ instruction: 0xf805b109 │ │ │ │ @ instruction: 0xf10c900c │ │ │ │ - b 0x12ae2f0 │ │ │ │ + b 0x12ae248 │ │ │ │ vmlal.u8 q8, d0, d7 │ │ │ │ strcc r0, [r1], #-79 @ 0xffffffb1 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0xf1b8d1b6 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -158721,119 +158679,119 @@ │ │ │ │ ldmiblt r4!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461e │ │ │ │ @ instruction: 0x46054617 │ │ │ │ - blx 0xbe930c │ │ │ │ + blx 0xbe9264 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ vmax.s8 d18, d10, d0 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ mrcne 8, 5, r0, cr9, cr3, {1} │ │ │ │ @ instruction: 0xf01c46b4 │ │ │ │ tstle sl, r1, lsl #30 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ tstcc r2, r2, lsl #8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr14, {0} │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf9b1d0f4 │ │ │ │ strcs r3, [r0, -r2] │ │ │ │ @ instruction: 0x2000f9be │ │ │ │ @ instruction: 0x9000f9b1 │ │ │ │ @ instruction: 0xa002f9be │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - bls 0x36a19c │ │ │ │ + bls 0x36a0f4 │ │ │ │ movweq lr, #39859 @ 0x9bb3 │ │ │ │ andeq lr, sl, #100352 @ 0x18800 │ │ │ │ ldrsbmi r1, [r2, #-139] @ 0xffffff75 │ │ │ │ movwmi pc, #1299 @ 0x513 @ │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - beq 0xe795c │ │ │ │ + beq 0xe78b4 │ │ │ │ ldmdbmi r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa4 │ │ │ │ @ instruction: 0xf6470701 │ │ │ │ - ble 0x2c9ba0 │ │ │ │ + ble 0x2c9af8 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ rscscc pc, pc, #-2147483620 @ 0x8000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16}, [pc], r1 │ │ │ │ sbclt r4, r2, #0, 18 │ │ │ │ @ instruction: 0xf10c8823 │ │ │ │ teqmi lr, #256 @ 0x100 │ │ │ │ vaddw.u8 , q0, d2 │ │ │ │ @ instruction: 0xf858008f │ │ │ │ @ instruction: 0xf10e2032 │ │ │ │ @ instruction: 0xf1bc0e02 │ │ │ │ - b 0x96eff4 │ │ │ │ - b 0x2ebfe0 │ │ │ │ - b 0x116d7e4 │ │ │ │ + b 0x96ef4c │ │ │ │ + b 0x2ebf38 │ │ │ │ + b 0x116d73c │ │ │ │ @ instruction: 0xf8240309 │ │ │ │ @ instruction: 0xd1ae3b02 │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f747f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blcs 0xff0e7d3c │ │ │ │ - bleq 0xda7f18 │ │ │ │ + blne 0xffce7c94 │ │ │ │ + bleq 0xda7e70 │ │ │ │ @ instruction: 0xf7f79001 │ │ │ │ @ instruction: 0x2100f9b5 │ │ │ │ svcne 0x003a1f23 │ │ │ │ @ instruction: 0xf04f460c │ │ │ │ strbeq r0, [r6, r0, lsl #28]! │ │ │ │ strcc sp, [r1], #-1032 @ 0xfffffbf8 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ movwcc r3, #16900 @ 0x4204 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrble r0, [r6, #2022]! @ 0x7e6 │ │ │ │ ldmdavs pc, {r1, r2, r4, r6, fp, sp, lr} @ │ │ │ │ @ instruction: 0x8c07fb86 │ │ │ │ ldmdavs pc, {r1, r2, r4, fp, sp, lr}^ @ │ │ │ │ - bls 0x2aa268 │ │ │ │ + bls 0x2aa1c0 │ │ │ │ stmdaeq r9, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0aeb6c │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x149f48c │ │ │ │ + b 0x149f3e4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0e01 │ │ │ │ - blx 0x187d484 │ │ │ │ - b 0x112a688 │ │ │ │ + blx 0x187d3dc │ │ │ │ + b 0x112a5e0 │ │ │ │ @ instruction: 0xf855010e │ │ │ │ andcc lr, r4, #36 @ 0x24 │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ @ instruction: 0xf85b100f │ │ │ │ - b 0xfe2db58c │ │ │ │ + b 0xfe2db4e4 │ │ │ │ stccs 8, cr0, [r3], {14} │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq lr, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ eorhi pc, r4, r5, asr #16 │ │ │ │ strcs sp, [r2], #-1 │ │ │ │ @ instruction: 0xb119e7b9 │ │ │ │ movwcs r9, #6657 @ 0x1a01 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdblt sl, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec026d0 │ │ │ │ + bl 0xfec02628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ @ instruction: 0x1e6af953 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @@ -158843,193 +158801,193 @@ │ │ │ │ stmibne r4!, {r2, r4, fp, ip, sp, lr}^ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8f7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02718 │ │ │ │ + bl 0xfec02670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f92f │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878d74 │ │ │ │ + blx 0x1878ccc │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strtmi r0, [sl], #-143 @ 0xffffff71 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b644 │ │ │ │ - b 0x8ebd88 │ │ │ │ - b 0x112b98c │ │ │ │ + b 0x15b59c │ │ │ │ + b 0x8ebce0 │ │ │ │ + b 0x112b8e4 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b8c7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02778 │ │ │ │ + bl 0xfec026d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ vtst.8 , q13, │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bdcc │ │ │ │ + blx 0x186bd24 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ ldrtmi r1, [r4], #-15 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db6a4 │ │ │ │ - b 0x1ac5d4 │ │ │ │ - b 0xfe1ac5ec │ │ │ │ + b 0xfe1db5fc │ │ │ │ + b 0x1ac52c │ │ │ │ + b 0xfe1ac544 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmlt r8, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec027d4 │ │ │ │ + bl 0xfec0272c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ mcrne 8, 3, pc, cr10, cr1, {6} @ │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blne 0xff9c9650 │ │ │ │ + blne 0xff9c95a8 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ mvnsle r4, r9, lsr #5 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b875 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0281c │ │ │ │ + bl 0xfec02774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f8ad │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x1878e78 │ │ │ │ + blx 0x1878dd0 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf83e2f02 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ - blne 0x152b88c │ │ │ │ + blne 0x152b7e4 │ │ │ │ @ instruction: 0xf857429e │ │ │ │ - b 0x15b748 │ │ │ │ - b 0x8ebe8c │ │ │ │ - b 0x112ba90 │ │ │ │ + b 0x15b6a0 │ │ │ │ + b 0x8ebde4 │ │ │ │ + b 0x112b9e8 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ mvnle r2, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f740f8 │ │ │ │ svclt 0x0000b845 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0287c │ │ │ │ + bl 0xfec027d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f74605 │ │ │ │ vtst.8 , q5, │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ - blx 0x186bed0 │ │ │ │ + blx 0x186be28 │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf8514f04 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ - blne 0xfe9af6ec │ │ │ │ + blne 0xfe9af644 │ │ │ │ @ instruction: 0xf85e429a │ │ │ │ - b 0xfe1db7a8 │ │ │ │ - b 0x1ac6d8 │ │ │ │ - b 0xfe1ac6f0 │ │ │ │ + b 0xfe1db700 │ │ │ │ + b 0x1ac630 │ │ │ │ + b 0xfe1ac648 │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldmdalt r6, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec028d8 │ │ │ │ + bl 0xfec02830 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f7b2df │ │ │ │ cdpne 8, 6, cr15, cr10, cr15, {2} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ andcc r0, r1, #16, 10 @ 0x4000000 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ svclt 0x0042004f │ │ │ │ - blx 0x5c9756 │ │ │ │ + blx 0x5c96ae │ │ │ │ @ instruction: 0xf801f407 │ │ │ │ adcmi r4, r9, #256 @ 0x100 │ │ │ │ @ instruction: 0x4630d1f1 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00f2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02920 │ │ │ │ + bl 0xfec02878 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f74604 │ │ │ │ @ instruction: 0xf1a7f82b │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf833360e │ │ │ │ - blx 0x1877350 │ │ │ │ + blx 0x18772a8 │ │ │ │ @ instruction: 0xf83efc80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ addsmi r0, lr, #143 @ 0x8f │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ vpadd.i8 d15, d5, d2 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c2f7f6 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02980 │ │ │ │ + bl 0xfec028d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [lr], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ vrecps.f32 , q13, │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x00390e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf853020c │ │ │ │ - blx 0x187f3b8 │ │ │ │ + blx 0x187f310 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf3c07f04 │ │ │ │ addsmi r1, sl, #15 │ │ │ │ eorsgt pc, ip, lr, asr r8 @ │ │ │ │ @ instruction: 0xf404fb06 │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f640f8 │ │ │ │ svclt 0x0000bf93 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec029e0 │ │ │ │ + bl 0xfec02938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -fp, asr #31 │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159048,63 +159006,63 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6ffa5 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - bl 0x1271d94 │ │ │ │ + bl 0x1271cec │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ ldmdaeq fp, {r0, r3, r4, r5, ip, pc}^ │ │ │ │ - b 0x117cecc │ │ │ │ - b 0xac877c │ │ │ │ - b 0x16bca0 │ │ │ │ - b 0x116c4a4 │ │ │ │ + b 0x117ce24 │ │ │ │ + b 0xac86d4 │ │ │ │ + b 0x16bbf8 │ │ │ │ + b 0x116c3fc │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000bf35 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xff6cf7f6 │ │ │ │ vrecps.f32 d17, d10, d25 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ strbtvc lr, [r4], #2887 @ 0xb47 │ │ │ │ - b 0x147cea8 │ │ │ │ - b 0x13aea54 │ │ │ │ - b 0xfe2cabf8 │ │ │ │ + b 0x147ce00 │ │ │ │ + b 0x13ae9ac │ │ │ │ + b 0xfe2cab50 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1db9d4 │ │ │ │ - b 0xfe1ac924 │ │ │ │ + b 0x1db92c │ │ │ │ + b 0xfe1ac87c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 7, 7, APSR_nzcv, cr12, cr6, {7} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02b0c │ │ │ │ + bl 0xfec02a64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ qasxmi pc, r1, r5 @ │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159123,73 +159081,73 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b2ad │ │ │ │ strcs pc, [r0, -pc, lsl #30] │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr8, {5} │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcne 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf147195b │ │ │ │ @ instruction: 0xf8560900 │ │ │ │ ldmdaeq fp, {r3, r4, r5, pc}^ │ │ │ │ - b 0x117cf68 │ │ │ │ - b 0x9088c8 │ │ │ │ - b 0x16bdc8 │ │ │ │ - b 0x116c5cc │ │ │ │ + b 0x117cec0 │ │ │ │ + b 0x908820 │ │ │ │ + b 0x16bd20 │ │ │ │ + b 0x116c524 │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be9f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ mrc2 7, 6, pc, cr6, cr6, {7} │ │ │ │ vrecps.f32 d17, d10, d25 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ smladxcs r0, r3, r3, r0 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06eb14 │ │ │ │ streq pc, [r0], #-327 @ 0xfffffeb9 │ │ │ │ eorsls pc, r9, r3, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bcfdc │ │ │ │ - b 0xfe2cad28 │ │ │ │ - b 0x1aca4c │ │ │ │ - b 0xfe1aca44 │ │ │ │ + b 0x13bcf34 │ │ │ │ + b 0xfe2cac80 │ │ │ │ + b 0x1ac9a4 │ │ │ │ + b 0xfe1ac99c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mcrlt 7, 3, pc, cr6, cr6, {7} @ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02c38 │ │ │ │ + bl 0xfec02b90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ @ instruction: 0x4621fe9f │ │ │ │ rsbslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ strbeq r3, [r3, r1, lsl #4] │ │ │ │ @ instruction: 0xf992d504 │ │ │ │ - blne 0x777a60 │ │ │ │ + blne 0x7779b8 │ │ │ │ andvc r0, fp, fp, asr r8 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0x4628d1f2 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 2, pc, cr2, cr6, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -159198,65 +159156,65 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46044690 │ │ │ │ @ instruction: 0xf7f6b22d │ │ │ │ @ instruction: 0xf1a6fe79 │ │ │ │ @ instruction: 0xf1a80c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0x17ef0633 │ │ │ │ andeq pc, lr, #8, 2 │ │ │ │ svcne 0x0002f93e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x14727ec │ │ │ │ + b 0x1472744 │ │ │ │ @ instruction: 0xf85671e1 │ │ │ │ - bl 0x190fbac │ │ │ │ + bl 0x190fb04 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r8}^ │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ - b 0x117d12c │ │ │ │ - b 0x1889dc │ │ │ │ - b 0x116c700 │ │ │ │ + b 0x117d084 │ │ │ │ + b 0x188934 │ │ │ │ + b 0x116c658 │ │ │ │ @ instruction: 0xf8ac0308 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f643f8 │ │ │ │ svclt 0x0000be07 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461e │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 1, pc, cr14, cr6, {7} │ │ │ │ vrecps.f32 d17, d10, d25 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x17f70333 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f85e │ │ │ │ svchi 0x0004f851 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmibvc r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r7], #-2921 @ 0xfffff497 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r4, {s29-s104} │ │ │ │ - b 0xfe2bd110 │ │ │ │ + b 0xfe2bd068 │ │ │ │ @ instruction: 0xf853040c │ │ │ │ - b 0x1dbc34 │ │ │ │ - b 0xfe1acb84 │ │ │ │ + b 0x1dbb8c │ │ │ │ + b 0xfe1acadc │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ strtmi sp, [r8], -r2, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [ip, #984] @ 0x3d8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec02d6c │ │ │ │ + bl 0xfec02cc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ @ instruction: 0xf7f64605 │ │ │ │ strtmi pc, [r1], -r5, lsl #28 │ │ │ │ rscslt r1, ip, #1824 @ 0x720 │ │ │ │ ldreq pc, [r0], -r1, lsl #2 │ │ │ │ @@ -159274,55 +159232,55 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46044615 │ │ │ │ stc2l 7, cr15, [r0, #984]! @ 0x3d8 │ │ │ │ @ instruction: 0xf1a51eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ - blx 0x86d4a4 │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ + blx 0x86d3fc │ │ │ │ strcc pc, [lr, #-3719] @ 0xfffff179 │ │ │ │ svccc 0x0002f83c │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ - bl 0xfed6be28 │ │ │ │ - bl 0x1aac828 │ │ │ │ + bl 0xfed6bd80 │ │ │ │ + bl 0x1aac780 │ │ │ │ @ instruction: 0xf8560808 │ │ │ │ ldmdaeq fp, {r0, r1, r2, r4, r5, ip, sp, lr}^ │ │ │ │ - b 0x117d190 │ │ │ │ - b 0x948b20 │ │ │ │ - b 0x16c420 │ │ │ │ - b 0x116c824 │ │ │ │ + b 0x117d0e8 │ │ │ │ + b 0x948a78 │ │ │ │ + b 0x16c378 │ │ │ │ + b 0x116c77c │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [r2, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [sl, #984]! @ 0x3d8 │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ svcne 0x00231f39 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ svcvc 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x0c06ebb4 │ │ │ │ stmdbeq r9, {r0, r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ mrrceq 10, 4, lr, ip, cr15 │ │ │ │ - b 0x13bc6d0 │ │ │ │ - b 0xfe28af90 │ │ │ │ - b 0x1acca0 │ │ │ │ - b 0xfe1acc94 │ │ │ │ + b 0x13bc628 │ │ │ │ + b 0xfe28aee8 │ │ │ │ + b 0x1acbf8 │ │ │ │ + b 0xfe1acbec │ │ │ │ andvs r0, ip, r7, lsl #8 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-984]! @ 0xfffffc28 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -159339,15 +159297,15 @@ │ │ │ │ ldmdbne r2, {r9, sl, fp}^ │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stceq 1, cr15, [r0], {124} @ 0x7c │ │ │ │ svclt 0x00a4b2d2 │ │ │ │ rscscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x12780dc │ │ │ │ + b 0x1278034 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strbmi r0, [r9, #-79] @ 0xffffffb1 │ │ │ │ tstlt r7, r5, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r4, #-984] @ 0xfffffc28 │ │ │ │ @@ -159357,30 +159315,30 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ ldc2 7, cr15, [sl, #-984]! @ 0xfffffc28 │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ strbmi r3, [r3], -lr, lsl #12 │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ - beq 0xe7e70 │ │ │ │ + beq 0xe7dc8 │ │ │ │ @ instruction: 0xf1481912 │ │ │ │ @ instruction: 0xf5b20100 │ │ │ │ @ instruction: 0xf1713f80 │ │ │ │ @ instruction: 0xf8570100 │ │ │ │ @ instruction: 0xf83c9039 │ │ │ │ svclt 0x00b21f02 │ │ │ │ @ instruction: 0xf000b292 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ - b 0x908954 │ │ │ │ - b 0x12c180 │ │ │ │ + b 0x9088ac │ │ │ │ + b 0x12c0d8 │ │ │ │ movwmi r0, #41481 @ 0xa209 │ │ │ │ movweq lr, #43587 @ 0xaa43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8ac4576 │ │ │ │ bicsle r2, fp, r0 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ @@ -159391,30 +159349,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [r4], #984 @ 0x3d8 │ │ │ │ smladxcs r0, r9, pc, r1 @ │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c463b │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ stmdbne r4!, {r9, fp}^ │ │ │ │ stmdaeq r0, {r0, r1, r2, r6, r8, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf000d003 │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ - blx 0x18791d0 │ │ │ │ + blx 0x1879128 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ - b 0x11939ec │ │ │ │ + b 0x1193944 │ │ │ │ vsubw.u8 q8, q0, d10 │ │ │ │ - b 0xfe2efe20 │ │ │ │ + b 0xfe2efd78 │ │ │ │ ldrmi r0, [r4, #1028] @ 0x404 │ │ │ │ eorshi pc, r8, lr, asr r8 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, lr, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ @@ -159431,21 +159389,21 @@ │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0x56ee48 │ │ │ │ - bl 0x12ec684 │ │ │ │ - bcs 0xfe0c8ddc │ │ │ │ - bleq 0xe8420 │ │ │ │ - blx 0xfe16a7d4 │ │ │ │ + bl 0x56eda0 │ │ │ │ + bl 0x12ec5dc │ │ │ │ + bcs 0xfe0c8d34 │ │ │ │ + bleq 0xe8378 │ │ │ │ + blx 0xfe16a72c │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a7f9c │ │ │ │ + beq 0x20a7ef4 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159463,167 +159421,167 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4616461c │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f6b224 │ │ │ │ @ instruction: 0xf1a7fc67 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ - b 0x146db98 │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ + b 0x146daf0 │ │ │ │ strcc r7, [lr], -r4, ror #17 │ │ │ │ ands r2, sp, r0, lsl #4 │ │ │ │ svcmi 0x0000f511 │ │ │ │ @ instruction: 0xf173b289 │ │ │ │ svclt 0x00bc33ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xfe0ea868 │ │ │ │ + blx 0xfe0ea7c0 │ │ │ │ svccc 0x0002f83c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x98ffe8 │ │ │ │ - b 0xecb28 │ │ │ │ - b 0x10ec32c │ │ │ │ + b 0x98ff40 │ │ │ │ + b 0xeca80 │ │ │ │ + b 0x10ec284 │ │ │ │ @ instruction: 0xf8ac0103 │ │ │ │ andsle r1, r0, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x12b2380 │ │ │ │ + bl 0x12b22d8 │ │ │ │ @ instruction: 0xf5b173e3 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff5ee728 │ │ │ │ + blle 0xff5ee680 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xb112e7da │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xff7e9f1c │ │ │ │ + bllt 0xff7e9e74 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ stmiavc r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r2], {246} @ 0xf6 │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85e │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c05eb14 │ │ │ │ strbtvc lr, [r4], #2888 @ 0xb48 │ │ │ │ svcmi 0x0000f1bc │ │ │ │ - beq 0xe8560 │ │ │ │ + beq 0xe84b8 │ │ │ │ @ instruction: 0xf1bcda24 │ │ │ │ @ instruction: 0xf1744f00 │ │ │ │ svclt 0x00bc34ff │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0xfe0ea926 │ │ │ │ + blx 0xfe0ea87e │ │ │ │ svcge 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [sl], #-2700 @ 0xfffff574 │ │ │ │ @ instruction: 0xf8574596 │ │ │ │ - b 0x1dc0ac │ │ │ │ - b 0xfe1acff4 │ │ │ │ + b 0x1dc004 │ │ │ │ + b 0xfe1acf4c │ │ │ │ andvs r0, ip, sl, lsl #8 │ │ │ │ @ instruction: 0xb113d1d6 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ - bllt 0xfe4e9fb4 │ │ │ │ + bllt 0xfe4e9f0c │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ stcmi 0, cr15, [r0], {111} @ 0x6f │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ sbcslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0xff0e9fe2 │ │ │ │ + blx 0xff0e9f3a │ │ │ │ cdpcc 1, 15, cr15, cr15, cr6, {0} │ │ │ │ @ instruction: 0x26004639 │ │ │ │ svccs 0x0001f81e │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - bl 0x1a72c68 │ │ │ │ + bl 0x1a72bc0 │ │ │ │ strbmi r0, [r7, #-1799]! @ 0xfffff8f9 │ │ │ │ svclt 0x00bcb2d2 │ │ │ │ ldrmi r4, [ip], r2, ror #12 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1238438 │ │ │ │ + b 0x1238390 │ │ │ │ vrsubhn.i16 d16, q0, q6 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r6, r8, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0x166a028 │ │ │ │ + bllt 0x1669f80 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605b29c │ │ │ │ - blx 0xfe46a046 │ │ │ │ + blx 0xfe469f9e │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ movwcs r3, #1550 @ 0x60e │ │ │ │ svccs 0x0002f83e │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bl 0x18f2cd8 │ │ │ │ + bl 0x18f2c30 │ │ │ │ @ instruction: 0xf8570101 │ │ │ │ strbmi r8, [r9, #-56] @ 0xffffffc8 │ │ │ │ addslt fp, r1, #168, 30 @ 0x2a0 │ │ │ │ svccs 0x0002f83c │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ andeq lr, r8, #139264 @ 0x22000 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ - b 0x117ccdc │ │ │ │ + b 0x117cc34 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r0, [r6, #-143]! @ 0xffffff71 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xb113d1de │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x5ea0ac │ │ │ │ + bllt 0x5ea004 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f4614 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ - blx 0x13ea0ca │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x13ea022 │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f85c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svchi 0x0004f851 │ │ │ │ - bl 0x1a72ea4 │ │ │ │ - strbmi r0, [pc, #-1799] @ 0xaba11 │ │ │ │ + bl 0x1a72dfc │ │ │ │ + strbmi r0, [pc, #-1799] @ 0xab969 │ │ │ │ svclt 0x00bcb2c7 │ │ │ │ @ instruction: 0xf0002400 │ │ │ │ - b 0xfe1ae528 │ │ │ │ - b 0x116d148 │ │ │ │ + b 0xfe1ae480 │ │ │ │ + b 0x116d0a0 │ │ │ │ @ instruction: 0xf85e0309 │ │ │ │ vmvn.i32 d23, #135 @ 0x00000087 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ streq lr, [r7], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -159633,30 +159591,30 @@ │ │ │ │ svclt 0x0000bad5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46064615 │ │ │ │ - blx 0x3ea14a │ │ │ │ + blx 0x3ea0a2 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stccc 6, cr4, [r1, #-132] @ 0xffffff7c │ │ │ │ stmibvc lr!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9152700 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ - bl 0xfed6f190 │ │ │ │ - b 0x146c9cc │ │ │ │ - bl 0x1989124 │ │ │ │ - bcs 0xfe0acdc0 │ │ │ │ - bleq 0xe876c │ │ │ │ - blx 0xfe16ab20 │ │ │ │ + bl 0xfed6f0e8 │ │ │ │ + b 0x146c924 │ │ │ │ + bl 0x198907c │ │ │ │ + bcs 0xfe0acd18 │ │ │ │ + bleq 0xe86c4 │ │ │ │ + blx 0xfe16aa78 │ │ │ │ strtmi fp, [r4], r4, lsr #31 │ │ │ │ - beq 0x20a82e8 │ │ │ │ + beq 0x20a8240 │ │ │ │ addcc sp, r0, #8, 20 @ 0x8000 │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ strtmi r0, [r4], r0, lsl #21 │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc sl, (UNDEF: 1) │ │ │ │ @@ -159670,83 +159628,83 @@ │ │ │ │ svclt 0x0000ba8b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ - blx 0xff16a1dc │ │ │ │ + blx 0xff16a134 │ │ │ │ vmaxnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ - b 0x146dee4 │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ + b 0x146de3c │ │ │ │ strcc r7, [lr], -lr, ror #17 │ │ │ │ ands r2, sp, r0, lsl #8 │ │ │ │ svcmi 0x0000f519 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ mvnscc pc, #-1073741796 @ 0xc000001c │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ vst1.8 {d16-d19}, [pc], r1 │ │ │ │ - blx 0x187e638 │ │ │ │ + blx 0x187e590 │ │ │ │ @ instruction: 0xf831fa80 │ │ │ │ tstmi r4, #2, 30 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x974334 │ │ │ │ - b 0x2ece58 │ │ │ │ - b 0x116e65c │ │ │ │ + b 0x97428c │ │ │ │ + b 0x2ecdb0 │ │ │ │ + b 0x116e5b4 │ │ │ │ @ instruction: 0xf8a10909 │ │ │ │ andsle r9, r2, r0 │ │ │ │ svccc 0x0002f93c │ │ │ │ - bl 0xfed74a64 │ │ │ │ - b 0x146e6a0 │ │ │ │ - bl 0x19891f8 │ │ │ │ + bl 0xfed749bc │ │ │ │ + b 0x146e5f8 │ │ │ │ + bl 0x1989150 │ │ │ │ @ instruction: 0xf5b90308 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ - blle 0xff56ea78 │ │ │ │ + blle 0xff56e9d0 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xb114e7d9 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xdea26c │ │ │ │ + blt 0xdea1c4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46064614 │ │ │ │ - blx 0x1bea288 │ │ │ │ + blx 0x1bea1e0 │ │ │ │ vrecps.f32 d17, d10, d25 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ @ instruction: 0x17ef0e33 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2300 │ │ │ │ @ instruction: 0xf04f4f04 │ │ │ │ - b 0x146e6d0 │ │ │ │ - blne 0x19ca664 │ │ │ │ + b 0x146e628 │ │ │ │ + blne 0x19ca5bc │ │ │ │ stmdaeq r7, {r3, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f1b4 │ │ │ │ - beq 0xe88c0 │ │ │ │ + beq 0xe8818 │ │ │ │ @ instruction: 0xf1b4da24 │ │ │ │ @ instruction: 0xf1584f00 │ │ │ │ svclt 0x00bc0800 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ strmi pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe0eac74 │ │ │ │ + blx 0xfe0eabcc │ │ │ │ svchi 0x0004f851 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ @ instruction: 0xf85e4594 │ │ │ │ - b 0x1d03f8 │ │ │ │ - b 0xfe1ad338 │ │ │ │ + b 0x1d0350 │ │ │ │ + b 0xfe1ad290 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb113d1d5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r8!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ @@ -159755,28 +159713,28 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ subslt r4, ip, #5242880 @ 0x500000 │ │ │ │ ldmdaeq r0, {r0, r1, r2, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x6ea330 │ │ │ │ + blx 0x6ea288 │ │ │ │ ldrtmi r3, [r9], -r1, lsl #28 │ │ │ │ @ instruction: 0xf9162700 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xfe12fb6e │ │ │ │ + blx 0xfe12fac6 │ │ │ │ ldmibeq r2, {r2, r8, fp, sp}^ │ │ │ │ subvs lr, r9, #270336 @ 0x42000 │ │ │ │ stceq 1, cr15, [r0], {162} @ 0xa2 │ │ │ │ vstmiane r9!, {s29-s120} │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #165675008 @ 0x9e00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1278790 │ │ │ │ + b 0x12786e8 │ │ │ │ vabdl.u8 q8, d0, d14 │ │ │ │ strmi r0, [r8, #79] @ 0x4f │ │ │ │ tstlt r7, r3, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmiblt sl!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -159785,66 +159743,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0x4605b21c │ │ │ │ @ instruction: 0xf9e2f7f6 │ │ │ │ @ instruction: 0xf1a71eb1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf1070633 │ │ │ │ movwcs r0, #3598 @ 0xe0e │ │ │ │ svccs 0x0002f93c │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdacs r4, {r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x112f330 │ │ │ │ + b 0x112f288 │ │ │ │ @ instruction: 0xf5a24248 │ │ │ │ - b 0x167dff0 │ │ │ │ - blx 0x187a394 │ │ │ │ + b 0x167df48 │ │ │ │ + blx 0x187a2ec │ │ │ │ svclt 0x0018f880 │ │ │ │ @ instruction: 0xf831b297 │ │ │ │ svclt 0x00042f02 │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ ldrbvc pc, [pc, r7, asr #12]! @ │ │ │ │ eorshi pc, r8, r6, asr r8 @ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - b 0x93dbb0 │ │ │ │ - b 0x26cc3c │ │ │ │ - b 0x112e040 │ │ │ │ + b 0x93db08 │ │ │ │ + b 0x26cb94 │ │ │ │ + b 0x112df98 │ │ │ │ andhi r0, sl, r7, lsl #4 │ │ │ │ @ instruction: 0xb113d1d8 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt r2!, {r1, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0xf99af7f6 │ │ │ │ strcs r1, [r0, #-3881] @ 0xfffff0d7 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - bmi 0xe85a8 │ │ │ │ + bmi 0xe8500 │ │ │ │ @ instruction: 0xf85e46a9 │ │ │ │ movwcs r4, #3844 @ 0xf04 │ │ │ │ strgt pc, [r4], #-2950 @ 0xfffff47a │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ mcrreq 10, 4, lr, r4, cr12 │ │ │ │ strbmi r1, [ip, #-2020] @ 0xfffff81c │ │ │ │ ldrbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0301 │ │ │ │ tstmi sp, #0, 24 │ │ │ │ - b 0xfe1d8fa8 │ │ │ │ + b 0xfe1d8f00 │ │ │ │ vmull.u8 q8, d0, d12 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorscc pc, r3, r8, asr r8 @ │ │ │ │ movweq lr, #14860 @ 0x3a0c │ │ │ │ movweq lr, #19075 @ 0x4a83 │ │ │ │ bicsle r6, ip, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ @@ -159855,72 +159813,72 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ @ instruction: 0xf883fa4f │ │ │ │ - bleq 0x4e88fc │ │ │ │ + bleq 0x4e8854 │ │ │ │ @ instruction: 0xf94ef7f6 │ │ │ │ - beq 0xe862c │ │ │ │ + beq 0xe8584 │ │ │ │ @ instruction: 0xf1044629 │ │ │ │ @ instruction: 0x26403eff │ │ │ │ @ instruction: 0xf91e2700 │ │ │ │ ldrtmi r2, [r4], -r1, lsl #30 │ │ │ │ @ instruction: 0xf000463d │ │ │ │ @ instruction: 0xf04f0301 │ │ │ │ - blx 0xff12f50e │ │ │ │ + blx 0xff12f466 │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c0109e2 │ │ │ │ subvs lr, r4, #270336 @ 0x42000 │ │ │ │ streq pc, [r0], #418 @ 0x1a2 │ │ │ │ strbtne lr, [r5], #2644 @ 0xa54 │ │ │ │ svclt 0x0004b2d2 │ │ │ │ rsbscs r4, pc, #156, 12 @ 0x9c00000 │ │ │ │ andvc fp, sl, r3, lsl #2 │ │ │ │ - b 0x1338938 │ │ │ │ + b 0x1338890 │ │ │ │ vmlsl.u8 q8, d0, d12 │ │ │ │ strmi r0, [fp, #79] @ 0x4f │ │ │ │ @ instruction: 0xf1bad1dd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strbmi r3, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f64ff0 │ │ │ │ svclt 0x0000b8d3 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0x460c4692 │ │ │ │ - blx 0x49877c │ │ │ │ + blx 0x4986d4 │ │ │ │ strmi pc, [r1], r3, lsl #17 │ │ │ │ - blcs 0xff0e8ea0 │ │ │ │ - bleq 0xda907c │ │ │ │ + blne 0xffce8df8 │ │ │ │ + bleq 0xda8fd4 │ │ │ │ @ instruction: 0xf904f7f6 │ │ │ │ strmi pc, [r0], pc, asr #8 │ │ │ │ stceq 1, cr15, [r2], {170} @ 0xaa │ │ │ │ @ instruction: 0xf10a1ea1 │ │ │ │ movwcs r0, #2574 @ 0xa0e │ │ │ │ @ instruction: 0xf83c2700 │ │ │ │ ldrtmi r2, [r4], -r2, lsl #30 │ │ │ │ @ instruction: 0xf04f463d │ │ │ │ - blx 0xff12fda2 │ │ │ │ + blx 0xff12fcfa │ │ │ │ stmib sp, {r3, r7, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [r1, #-0] │ │ │ │ @ instruction: 0x9c010be2 │ │ │ │ submi lr, r4, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf5a2b294 │ │ │ │ - b 0x153cdb8 │ │ │ │ + b 0x153cd10 │ │ │ │ sbclt r3, r5, #1342177294 @ 0x5000000e │ │ │ │ svccs 0x0002f831 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf6470e01 │ │ │ │ - b 0x11899c8 │ │ │ │ + b 0x1189920 │ │ │ │ @ instruction: 0xf85b030e │ │ │ │ vmvn.i32 d21, #133 @ 0x00000085 │ │ │ │ ldrbmi r0, [r4, #143] @ 0x8f │ │ │ │ andeq lr, r5, #139264 @ 0x22000 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r2], #-2628 @ 0xfffff5bc │ │ │ │ bicsle r8, r4, ip │ │ │ │ @@ -159934,31 +159892,31 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8b6f7f6 │ │ │ │ vmax.f32 d17, d10, d25 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ strcs r0, [r0, #-3635] @ 0xfffff1cd │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x0004f85c │ │ │ │ ldrmi r4, [ip], -sl, asr #13 │ │ │ │ - bmi 0x26b570 │ │ │ │ - b 0x11b05d8 │ │ │ │ - b 0x146d774 │ │ │ │ + bmi 0x26b4c8 │ │ │ │ + b 0x11b0530 │ │ │ │ + b 0x146d6cc │ │ │ │ strbmi r7, [sl, #2794] @ 0xaea │ │ │ │ strbmi fp, [r4, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf000bf04 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ - b 0x11fd660 │ │ │ │ - blx 0x186da88 │ │ │ │ + b 0x11fd5b8 │ │ │ │ + blx 0x186d9e0 │ │ │ │ strbmi pc, [r2, #-2432]! @ 0xfffff680 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ svcls 0x0004f851 │ │ │ │ streq lr, [r4], #-2697 @ 0xfffff577 │ │ │ │ streq lr, [sl], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -159969,82 +159927,82 @@ │ │ │ │ @ instruction: 0xf7f64ff8 │ │ │ │ svclt 0x0000b833 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e4693 │ │ │ │ - ldrbtcc pc, [pc], #267 @ 0xac6b0 @ │ │ │ │ + ldrbtcc pc, [pc], #267 @ 0xac608 @ │ │ │ │ @ instruction: 0xf10b3e01 │ │ │ │ @ instruction: 0xf04f0b0f │ │ │ │ strmi r0, [r0], r0, lsl #20 │ │ │ │ @ instruction: 0xf7f6b25f │ │ │ │ @ instruction: 0xf914f863 │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9160301 │ │ │ │ @ instruction: 0xf04fef01 │ │ │ │ - blx 0xfe12ead6 │ │ │ │ - b 0x1474af4 │ │ │ │ - b 0x148ba94 │ │ │ │ + blx 0xfe12ea2e │ │ │ │ + b 0x1474a4c │ │ │ │ + b 0x148b9ec │ │ │ │ ldmne r2, {r1, r2, r3, r8, sl, sp} │ │ │ │ @ instruction: 0x2c0cea4f │ │ │ │ @ instruction: 0x6c1eea4c │ │ │ │ ldmdbne r2, {r0, r3, r6, r8, lr}^ │ │ │ │ tsteq ip, r1, asr #22 │ │ │ │ svcmi 0x0000f5b2 │ │ │ │ stceq 1, cr15, [r0], {113} @ 0x71 │ │ │ │ strcs pc, [r7, #-962] @ 0xfffffc3e │ │ │ │ ldrmi fp, [r9], r4, lsr #31 │ │ │ │ - ble 0x2b5d00 │ │ │ │ + ble 0x2b5c58 │ │ │ │ svcmi 0x0000f512 │ │ │ │ mvnscc pc, r1, ror r1 @ │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ strcs r0, [r0, #769] @ 0x301 │ │ │ │ @ instruction: 0xb1034699 │ │ │ │ - b 0x13487f0 │ │ │ │ + b 0x1348748 │ │ │ │ vmlsl.u8 q8, d0, d9 │ │ │ │ ldrbmi r0, [ip, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf1bad1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ svclt 0x00e0f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf814f7f6 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b1e01b │ │ │ │ - b 0x1480374 │ │ │ │ + b 0x14802cc │ │ │ │ @ instruction: 0xf15c4111 │ │ │ │ svclt 0x00bc0c00 │ │ │ │ - bleq 0x128780 │ │ │ │ + bleq 0x1286d8 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85945a0 │ │ │ │ - b 0x95c888 │ │ │ │ - b 0xecfcc │ │ │ │ - b 0x112cbd0 │ │ │ │ + b 0x95c7e0 │ │ │ │ + b 0xecf24 │ │ │ │ + b 0x112cb28 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ @ instruction: 0xf934d020 │ │ │ │ @ instruction: 0xf04f1f02 │ │ │ │ @ instruction: 0xf9330b00 │ │ │ │ - blx 0xfe0f83be │ │ │ │ - b 0x14737cc │ │ │ │ - b 0x148c344 │ │ │ │ + blx 0xfe0f8316 │ │ │ │ + b 0x1473724 │ │ │ │ + b 0x148c29c │ │ │ │ stmdane r9, {r1, r9, fp, lr}^ │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s4, s28 │ │ │ │ @ instruction: 0x0c0ceb4c │ │ │ │ tsteq sl, r1, lsl fp │ │ │ │ @ instruction: 0x0c0eeb4c │ │ │ │ svcmi 0x0000f1b1 │ │ │ │ @@ -160059,42 +160017,42 @@ │ │ │ │ svclt 0x0000bf81 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffb4f7f5 │ │ │ │ @ instruction: 0xf1041f29 │ │ │ │ svcne 0x0025020c │ │ │ │ @ instruction: 0xf8512300 │ │ │ │ @ instruction: 0xf8554f04 │ │ │ │ @ instruction: 0xf0049f04 │ │ │ │ - b 0x13bf838 │ │ │ │ - b 0x146f98c │ │ │ │ - blx 0xff30c352 │ │ │ │ + b 0x13bf790 │ │ │ │ + b 0x146f8e4 │ │ │ │ + blx 0xff30c2aa │ │ │ │ @ instruction: 0xf04fec06 │ │ │ │ - bl 0x82ec48 │ │ │ │ - bl 0x17b0084 │ │ │ │ + bl 0x82eba0 │ │ │ │ + bl 0x17affdc │ │ │ │ svclt 0x00680c0c │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b946e6 │ │ │ │ andle r0, r5, r0, lsl #30 │ │ │ │ vstmiavc ip!, {s29-s107} │ │ │ │ stmdbeq r1, {ip, sp, lr, pc} │ │ │ │ cdpmi 1, 0, cr15, cr0, cr12, {0} │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vmlaeq.f32 s28, s9, s28 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85842aa │ │ │ │ - b 0x45c970 │ │ │ │ - b 0xfe4300b4 │ │ │ │ + b 0x45c8c8 │ │ │ │ + b 0xfe43000c │ │ │ │ andvs r0, ip, r4, lsl #8 │ │ │ │ tstlt r3, pc, asr #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0030f7f5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160108,22 +160066,22 @@ │ │ │ │ @ instruction: 0xf1090800 │ │ │ │ @ instruction: 0xf1093eff │ │ │ │ @ instruction: 0xf91e090f │ │ │ │ @ instruction: 0xf0002f01 │ │ │ │ @ instruction: 0xf9140301 │ │ │ │ strcs fp, [r0, -r1, lsl #30] │ │ │ │ @ instruction: 0x2c05fb82 │ │ │ │ - bvc 0xffba7218 │ │ │ │ + bvc 0xffba7170 │ │ │ │ tstcs fp, pc, asr #20 │ │ │ │ - b 0x1472b2c │ │ │ │ - bl 0x13b7110 │ │ │ │ - b 0x132f91c │ │ │ │ + b 0x1472a84 │ │ │ │ + bl 0x13b7068 │ │ │ │ + b 0x132f874 │ │ │ │ orrcc r6, r0, fp, lsl sl │ │ │ │ - beq 0xe8e1c │ │ │ │ - bl 0x13b2a3c │ │ │ │ + beq 0xe8d74 │ │ │ │ + bl 0x13b2994 │ │ │ │ @ instruction: 0xf5b10c0a │ │ │ │ @ instruction: 0xf17c4f00 │ │ │ │ vmlsl.u8 q8, d1, d0 │ │ │ │ svclt 0x00a42207 │ │ │ │ rsbscs r4, pc, #32505856 @ 0x1f00000 │ │ │ │ @ instruction: 0xf511da08 │ │ │ │ @ instruction: 0xf15c4f00 │ │ │ │ @@ -160142,43 +160100,43 @@ │ │ │ │ svclt 0x0000bedb │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0x4606b21d │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff0ef7f5 │ │ │ │ cdpne 7, 10, cr2, cr3, cr0, {0} │ │ │ │ streq pc, [r2], #-424 @ 0xfffffe58 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2e01a │ │ │ │ - b 0x1480580 │ │ │ │ + b 0x14804d8 │ │ │ │ @ instruction: 0xf15e4112 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - bleq 0x12898c │ │ │ │ + bleq 0x1288e4 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - b 0x129949c │ │ │ │ + b 0x12993f4 │ │ │ │ vabdl.u8 q8, d0, d11 │ │ │ │ strmi r0, [r0, #143]! @ 0x8f │ │ │ │ eors pc, r2, r9, asr r8 @ │ │ │ │ andeq lr, lr, #44, 20 @ 0x2c000 │ │ │ │ tsteq lr, r1, lsl #20 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ eorle r8, r3, sl, lsl r0 │ │ │ │ svcne 0x0002f934 │ │ │ │ - bleq 0xe8af4 │ │ │ │ + bleq 0xe8a4c │ │ │ │ svcgt 0x0002f933 │ │ │ │ vmlane.f64 d15, d21, d1 │ │ │ │ - bvc 0xffbe7300 │ │ │ │ + bvc 0xffbe7258 │ │ │ │ andmi lr, ip, #323584 @ 0x4f000 │ │ │ │ - b 0x1472af0 │ │ │ │ - bl 0x143f1f8 │ │ │ │ - b 0x133020c │ │ │ │ + b 0x1472a48 │ │ │ │ + bl 0x143f150 │ │ │ │ + b 0x1330164 │ │ │ │ @ instruction: 0xf5124a1c │ │ │ │ @ instruction: 0xf14a4200 │ │ │ │ stmne sl, {r9, fp} │ │ │ │ vmlseq.f64 d14, d10, d14 │ │ │ │ svcmi 0x0000f1b2 │ │ │ │ tstpeq r0, lr, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf000dbc5 │ │ │ │ @@ -160194,15 +160152,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ mrc2 7, 5, pc, cr0, cr5, {7} │ │ │ │ @ instruction: 0xf1a41f39 │ │ │ │ vceq.f32 d16, d10, d4 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ movwcs r0, #524 @ 0x20c │ │ │ │ svcmi 0x0004f851 │ │ │ │ svcls 0x0004f85e │ │ │ │ stcmi 0, cr15, [r0], {4} │ │ │ │ mrrceq 10, 4, lr, r4, cr12 │ │ │ │ stmiavc r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @@ -160211,20 +160169,20 @@ │ │ │ │ stmmi r0, {r3, r4, r8, ip, sp, lr, pc} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdaeq r8, {r3, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0ceb5c │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ strbtmi r0, [r0], r1, lsl #18 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ - b 0x14a0a8c │ │ │ │ + b 0x14a09e4 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0901 │ │ │ │ - blx 0x187ea84 │ │ │ │ - b 0xfe2ebc88 │ │ │ │ - b 0x116ea9c │ │ │ │ + blx 0x187e9dc │ │ │ │ + b 0xfe2ebbe0 │ │ │ │ + b 0x116e9f4 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ eorsgt pc, ip, r7, asr r8 @ │ │ │ │ stmdaeq ip, {r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ bicle r6, fp, ip │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ @@ -160237,35 +160195,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460c4698 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ mrc2 7, 2, pc, cr10, cr5, {7} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [r8] │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xacafc │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xaca54 │ │ │ │ stmiane r0, {r3, r6, r8, r9, ip, sp, lr, pc}^ │ │ │ │ eoreq r3, r4, #3932160 @ 0x3c0000 │ │ │ │ @ instruction: 0xf91c2600 │ │ │ │ @ instruction: 0xf0003f01 │ │ │ │ @ instruction: 0xf91e0101 │ │ │ │ andcs r9, r0, #1, 30 │ │ │ │ stmdbcc r9, {r0, r1, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bl 0x12f2e6c │ │ │ │ + bl 0x12f2dc4 │ │ │ │ ldmdbne fp, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ - bleq 0xe90f4 │ │ │ │ - bcs 0x2a9a20 │ │ │ │ + bleq 0xe904c │ │ │ │ + bcs 0x2a9978 │ │ │ │ strmi fp, [sl], -r4, lsr #31 │ │ │ │ - beq 0x20a8c58 │ │ │ │ + beq 0x20a8bb0 │ │ │ │ @ instruction: 0xf513da09 │ │ │ │ @ instruction: 0xf1594f00 │ │ │ │ svclt 0x00be0900 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ - beq 0xfe0e8c6c │ │ │ │ + beq 0xfe0e8bc4 │ │ │ │ tstlt r9, sl, lsl #12 │ │ │ │ andge pc, r0, lr, lsl #17 │ │ │ │ vorr.i32 d20, #34304 @ 0x00008600 │ │ │ │ strbmi r0, [r7, #-79]! @ 0xffffffb1 │ │ │ │ @ instruction: 0xb116d1d3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @@ -160275,82 +160233,82 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460d461c │ │ │ │ @ instruction: 0x46064617 │ │ │ │ @ instruction: 0xf7f5b224 │ │ │ │ vceq.f32 d31, d10, d11 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ @ instruction: 0xf1a50833 │ │ │ │ - b 0x146fb88 │ │ │ │ + b 0x146fae0 │ │ │ │ @ instruction: 0xf1a74924 │ │ │ │ strteq r0, [r4], #-3586 @ 0xfffff1fe │ │ │ │ strcs r3, [r0, #-1806] @ 0xfffff8f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480794 │ │ │ │ + b 0x14806ec │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb524 │ │ │ │ + blx 0xfe0eb47c │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r7, #-143]! @ 0xffffff71 │ │ │ │ eorscs pc, sl, r8, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12b9e0 │ │ │ │ - bl 0x1332f44 │ │ │ │ + bcc 0x12b938 │ │ │ │ + bl 0x1332e9c │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x367904 │ │ │ │ + beq 0x36785c │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe91d0 │ │ │ │ + bleq 0xe9128 │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bd7b │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ pkhbtmi r4, r0, r4, lsl #12 │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [lr, #980]! @ 0x3d4 │ │ │ │ - beq 0x1a2756c │ │ │ │ + beq 0x1a274c4 │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ strcs r0, [r0, -ip, lsl #4] │ │ │ │ svcpl 0x0004f851 │ │ │ │ @ instruction: 0xf856469e │ │ │ │ ldrbmi fp, [r4], r4, lsl #30 │ │ │ │ - blx 0xff1f5c4e │ │ │ │ - bl 0x867c7c │ │ │ │ - bl 0x17b048c │ │ │ │ + blx 0xff1f5ba6 │ │ │ │ + bl 0x867bd4 │ │ │ │ + bl 0x17b03e4 │ │ │ │ svclt 0x00680c0c │ │ │ │ strbtmi r2, [r6], r1, lsl #8 │ │ │ │ - b 0x1499110 │ │ │ │ + b 0x1499068 │ │ │ │ @ instruction: 0xf0007cec │ │ │ │ @ instruction: 0xf10c0401 │ │ │ │ - blx 0x188046c │ │ │ │ + blx 0x18803c4 │ │ │ │ msrmi CPSR_sxc, #128, 24 @ 0x8000 │ │ │ │ vmlaeq.f32 s28, s11, s28 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85942b2 │ │ │ │ - b 0x43cd70 │ │ │ │ - b 0xfe1adc94 │ │ │ │ + b 0x43ccc8 │ │ │ │ + b 0xfe1adbec │ │ │ │ andvs r0, ip, r5, lsl #8 │ │ │ │ @ instruction: 0xb117d1d8 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ ldclt 7, cr15, [r0, #-980]! @ 0xfffffc2c │ │ │ │ svcmi 0x00f8e92d │ │ │ │ @@ -160366,24 +160324,24 @@ │ │ │ │ @ instruction: 0x26003cff │ │ │ │ @ instruction: 0xf1080224 │ │ │ │ strcc r0, [r0], #2063 @ 0x80f │ │ │ │ streq pc, [r0, -r7, asr #2] │ │ │ │ svccc 0x0001f91c │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ svcls 0x0001f91e │ │ │ │ - blx 0xfe1754e6 │ │ │ │ + blx 0xfe17543e │ │ │ │ ldmne fp, {r0, r3, r8, fp, ip, sp}^ │ │ │ │ stmdbeq r9, {r0, r3, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x127315c │ │ │ │ + bl 0x12730b4 │ │ │ │ @ instruction: 0xf5b30909 │ │ │ │ @ instruction: 0xf1794f00 │ │ │ │ @ instruction: 0xf3c30b00 │ │ │ │ svclt 0x00a42a07 │ │ │ │ @ instruction: 0xf04f460a │ │ │ │ - ble 0x2ef704 │ │ │ │ + ble 0x2ef65c │ │ │ │ svcmi 0x0000f513 │ │ │ │ stmdbeq r0, {r0, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfbe │ │ │ │ @ instruction: 0xf04f0101 │ │ │ │ strmi r0, [sl], -r0, lsl #21 │ │ │ │ @ instruction: 0xf88eb109 │ │ │ │ tstmi r6, #0 │ │ │ │ @@ -160402,41 +160360,41 @@ │ │ │ │ @ instruction: 0x46064690 │ │ │ │ ldc2 7, cr15, [r6, #-980] @ 0xfffffc2c │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ vqshl.u8 d16, d28, d7 │ │ │ │ @ instruction: 0xf51437c0 │ │ │ │ @ instruction: 0xf1a84400 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ @ instruction: 0xf1470933 │ │ │ │ @ instruction: 0xf1080700 │ │ │ │ strcs r0, [r0, #-2062] @ 0xfffff7f2 │ │ │ │ @ instruction: 0xf1b3e01b │ │ │ │ - b 0x1480988 │ │ │ │ + b 0x14808e0 │ │ │ │ @ instruction: 0xf15a4313 │ │ │ │ svclt 0x00bc0a00 │ │ │ │ andeq pc, r1, #0 │ │ │ │ movwmi pc, #1103 @ 0x44f @ │ │ │ │ - blx 0xfe0eb718 │ │ │ │ + blx 0xfe0eb670 │ │ │ │ vorr.i32 d20, #34048 @ 0x00008500 │ │ │ │ ldrbmi r0, [r0, #143]! @ 0x8f │ │ │ │ eorscs pc, sl, r9, asr r8 @ │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ movweq lr, #10755 @ 0x2a03 │ │ │ │ tsteq r3, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf93cd016 │ │ │ │ andcs r1, r0, #2, 30 │ │ │ │ svccc 0x0002f93e │ │ │ │ - bcc 0x12bbd4 │ │ │ │ - bl 0x1333138 │ │ │ │ + bcc 0x12bb2c │ │ │ │ + bl 0x1333090 │ │ │ │ ldmdbne fp, {r1, r3, r9, fp} │ │ │ │ - beq 0x367af0 │ │ │ │ + beq 0x367a48 │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ - bleq 0xe93c4 │ │ │ │ + bleq 0xe931c │ │ │ │ @ instruction: 0xf000dbd1 │ │ │ │ @ instruction: 0xf6470201 │ │ │ │ @ instruction: 0xe7d773ff │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ @@ -160445,172 +160403,172 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stmdbeq r5!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ ldc2 7, cr15, [r6], #980 @ 0x3d4 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x07eb1f31 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ strcs r1, [r0], -r5, lsr #30 │ │ │ │ svcmi 0x0004f851 │ │ │ │ @ instruction: 0xf855469c │ │ │ │ strbmi fp, [sl], r4, lsl #30 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bgt 0x3abd54 │ │ │ │ + bgt 0x3abcac │ │ │ │ stcmi 1, cr15, [r0], {28} │ │ │ │ - beq 0xe9374 │ │ │ │ + beq 0xe92cc │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - beq 0x367bbc │ │ │ │ + beq 0x367b14 │ │ │ │ @ instruction: 0xf04fbf68 │ │ │ │ ldrbmi r0, [r4], r1, lsl #28 │ │ │ │ svceq 0x0000f1be │ │ │ │ - b 0x14a0e78 │ │ │ │ + b 0x14a0dd0 │ │ │ │ @ instruction: 0xf0007aea │ │ │ │ @ instruction: 0xf10a0e01 │ │ │ │ - blx 0x187fe70 │ │ │ │ - b 0x126b874 │ │ │ │ - b 0xfe3ae6b0 │ │ │ │ + blx 0x187fdc8 │ │ │ │ + b 0x126b7cc │ │ │ │ + b 0xfe3ae608 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ adcmi r1, sl, #15 │ │ │ │ eors pc, sl, r8, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r4], #-2700 @ 0xfffff574 │ │ │ │ bicle r6, pc, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f54ff8 │ │ │ │ svclt 0x0000bc2d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec040ac │ │ │ │ + bl 0xfec04004 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f5b2df │ │ │ │ @ instruction: 0xf104fc65 │ │ │ │ mrcne 12, 3, r3, cr1, cr15, {7} │ │ │ │ - streq pc, [pc], #-262 @ 0xacec8 │ │ │ │ + streq pc, [pc], #-262 @ 0xace20 │ │ │ │ @ instruction: 0xf10c3101 │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ stmdavc fp, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r0, ip, r8 │ │ │ │ andcs pc, r7, #3072 @ 0xc00 │ │ │ │ andcs pc, r0, ip, lsl #17 │ │ │ │ mvnle r4, r1, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bc05 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec040fc │ │ │ │ + bl 0xfec04054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ addslt r4, sp, #23068672 @ 0x1600000 │ │ │ │ @ instruction: 0xf7f54604 │ │ │ │ @ instruction: 0xf1a7fc3d │ │ │ │ cdpne 14, 11, cr0, cr3, cr2, {0} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83e360e │ │ │ │ - blx 0x1874b2c │ │ │ │ + blx 0x1874a84 │ │ │ │ @ instruction: 0xf833fc80 │ │ │ │ @ instruction: 0xf3c02f02 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ addsmi ip, lr, #60 @ 0x3c │ │ │ │ andne pc, r5, #18432 @ 0x4800 │ │ │ │ tsteq ip, r1, lsr #20 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ andeq lr, r1, #270336 @ 0x42000 │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r0], -r9, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xff5eaf28 │ │ │ │ + bllt 0xff5eae80 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0415c │ │ │ │ + bl 0xfec040b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0xf24afc0d │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884b94 │ │ │ │ + blx 0x1884aec │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strpl pc, [r7], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ mvnle r6, ip │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bba5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec041bc │ │ │ │ + bl 0xfec04114 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f54605 │ │ │ │ vmovne.8 d17[6], pc │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf1061e73 │ │ │ │ movwcc r0, #5135 @ 0x140f │ │ │ │ strbeq r3, [r2, r1, lsl #2] │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ ldmdavc lr, {r0, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ - blx 0x24b016 │ │ │ │ + blx 0x24af6e │ │ │ │ andvc ip, sl, r2, lsl #4 │ │ │ │ mvnsle r4, r3, lsr #5 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04208 │ │ │ │ + bl 0xfec04160 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ eorslt r4, r6, #4, 12 @ 0x400000 │ │ │ │ - blx 0xfee6aff2 │ │ │ │ + blx 0xfee6af4a │ │ │ │ stceq 1, cr15, [r2], {167} @ 0xa7 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf83c350e │ │ │ │ sbclt r2, r1, #2, 30 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r1, r7, asr r8 @ │ │ │ │ - blx 0x57e61a │ │ │ │ - b 0x945c50 │ │ │ │ - b 0x16d850 │ │ │ │ - b 0x116dc54 │ │ │ │ + blx 0x57e572 │ │ │ │ + b 0x945ba8 │ │ │ │ + b 0x16d7a8 │ │ │ │ + b 0x116dbac │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f540f8 │ │ │ │ svclt 0x0000bb4d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0426c │ │ │ │ + bl 0xfec041c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ ldrmi r4, [pc], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ vqdmulh.s d31, d26, d5 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ svcne 0x00290e33 │ │ │ │ @ instruction: 0xf1041f23 │ │ │ │ @ instruction: 0xf851020c │ │ │ │ - blx 0x1884ca4 │ │ │ │ + blx 0x1884bfc │ │ │ │ @ instruction: 0xf853fc80 │ │ │ │ @ instruction: 0xf3c04f04 │ │ │ │ @ instruction: 0xf85e100f │ │ │ │ addsmi ip, sl, #60 @ 0x3c │ │ │ │ strvc pc, [r5], #-2820 @ 0xfffff4fc │ │ │ │ streq lr, [r5], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ @@ -160624,83 +160582,83 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, ip, lsl #12 │ │ │ │ ldrmi r4, [r0], r5, lsl #12 │ │ │ │ @ instruction: 0xf7f5b21e │ │ │ │ svcne 0x0021fb53 │ │ │ │ vhsub.s8 d18, d10, d0 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ @ instruction: 0x46140933 │ │ │ │ - blmi 0xe9230 │ │ │ │ + blmi 0xe9188 │ │ │ │ ssatmi r4, #23, r2, lsl #13 │ │ │ │ strls r4, [r1, #-1676] @ 0xfffff974 │ │ │ │ eorcc pc, r4, r8, lsr r9 @ │ │ │ │ @ instruction: 0xf859b2c1 │ │ │ │ - blx 0xfe1851ce │ │ │ │ + blx 0xfe185126 │ │ │ │ @ instruction: 0xf85c370e │ │ │ │ ldmne fp, {r2, r8, r9, sl, fp, ip}^ │ │ │ │ streq lr, [r3, #-2689] @ 0xfffff57f │ │ │ │ eorsmi r4, r5, pc, ror r1 │ │ │ │ svclt 0x00084557 │ │ │ │ - b 0xfe1fe68c │ │ │ │ + b 0xfe1fe5e4 │ │ │ │ tstle r7, r1, lsl #10 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ tstmi sl, #77 @ 0x4d │ │ │ │ submi r4, sp, r5, lsr r0 │ │ │ │ vraddhn.i16 d19, q0, │ │ │ │ stccs 0, cr1, [r4], {15} │ │ │ │ andpl pc, r0, ip, asr #17 │ │ │ │ stcls 1, cr13, [r1, #-880] @ 0xfffffc90 │ │ │ │ movwcs fp, #4370 @ 0x1112 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0xff56b12c │ │ │ │ + blt 0xff56b084 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ vmin.s8 d20, d26, d1 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ movwcs pc, #2821 @ 0xb05 @ │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x469c469a │ │ │ │ strls r4, [r1, #-1726] @ 0xfffff942 │ │ │ │ eorscs pc, ip, r9, asr r8 @ │ │ │ │ @ instruction: 0xf851b2c4 │ │ │ │ - bl 0x444db8 │ │ │ │ + bl 0x444d10 │ │ │ │ @ instruction: 0xf85e07c4 │ │ │ │ - blx 0xfe2c5272 │ │ │ │ + blx 0xfe2c51ca │ │ │ │ ldmdavs pc!, {r1, sl, sp}^ @ │ │ │ │ ldrdlt pc, [r4], -r1 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ ldrbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ ldmne r2, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ rsbmi r4, sl, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r2, lsr r0 │ │ │ │ - b 0xfe1bd36c │ │ │ │ + b 0xfe1bd2c4 │ │ │ │ andvs r0, sl, fp, lsl #8 │ │ │ │ andeq pc, r1, #12, 2 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ subvs r2, ip, r2, lsl #20 │ │ │ │ stcls 1, cr13, [r1, #-864] @ 0xfffffca0 │ │ │ │ @ instruction: 0xf8c5b10b │ │ │ │ strtmi ip, [r8], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ @ instruction: 0xf06fba87 │ │ │ │ - b 0xa3e1f4 │ │ │ │ - b 0xfe36ea0c │ │ │ │ - b 0xfe22e20c │ │ │ │ + b 0xa3e14c │ │ │ │ + b 0xfe36e964 │ │ │ │ + b 0xfe22e164 │ │ │ │ eorsmi r0, ip, r5, lsl #4 │ │ │ │ ldreq pc, [r1, #-0] │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ svclt 0x00182d00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7d9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160709,25 +160667,25 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0xf04fb21e │ │ │ │ @ instruction: 0xf7f50800 │ │ │ │ strtmi pc, [r2], -r9, lsr #21 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f1f3c │ │ │ │ strbmi r4, [r2], r0, lsl #22 │ │ │ │ pkhbtmi r4, lr, r4, lsl #13 │ │ │ │ @ instruction: 0xf9bc9501 │ │ │ │ sbclt r3, r2, #2 │ │ │ │ eorsne pc, r2, r9, asr r8 @ │ │ │ │ strcc pc, [r6, -r3, lsl #23] │ │ │ │ svccs 0x0004f854 │ │ │ │ - b 0xfe1335d4 │ │ │ │ + b 0xfe13352c │ │ │ │ cmnmi pc, r3, lsl #10 │ │ │ │ ldrbmi r4, [r7, #-13] │ │ │ │ ldrbmi fp, [fp, #-3848] @ 0xfffff0f8 │ │ │ │ streq lr, [r2, #-2693] @ 0xfffff57b │ │ │ │ @ instruction: 0xf06fd108 │ │ │ │ vabal.u8 q10, d0, d0 │ │ │ │ subsmi r0, r5, r0, lsl #7 │ │ │ │ @@ -160738,55 +160696,55 @@ │ │ │ │ eorvs r4, r5, r6, lsr #11 │ │ │ │ stcls 1, cr13, [r1, #-876] @ 0xfffffc94 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x9eb288 │ │ │ │ + blt 0x9eb1e0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r9], r3, lsl #1 │ │ │ │ vmin.s8 d20, d10, d4 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x46060733 │ │ │ │ @ instruction: 0xf1a94698 │ │ │ │ @ instruction: 0xf7f50508 │ │ │ │ movwcs pc, #2645 @ 0xa55 @ │ │ │ │ ldrtmi r4, [lr], r4, lsr #13 │ │ │ │ sbclt r9, r2, #1048576 @ 0x100000 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ @ instruction: 0xf85546aa │ │ │ │ - bl 0x448f14 │ │ │ │ + bl 0x448e6c │ │ │ │ @ instruction: 0xf85e04c2 │ │ │ │ stmdavs r7!, {r1, r4, r5, sp}^ │ │ │ │ strne pc, [r1], #-2952 @ 0xfffff478 │ │ │ │ ldrdlt pc, [r4], -r5 │ │ │ │ svcmi 0x0080f1b4 │ │ │ │ stmdbcs r0, {r3, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stmdane r9, {r2, r3, r4, ip, lr, pc}^ │ │ │ │ rsbsmi r4, r1, r4, ror #2 │ │ │ │ streq lr, [fp], #-2692 @ 0xfffff57c │ │ │ │ eorsmi r4, ip, r1, lsl r0 │ │ │ │ - b 0xfe1bd458 │ │ │ │ + b 0xfe1bd3b0 │ │ │ │ vraddhn.i16 d16, q0, │ │ │ │ @ instruction: 0xf10c200f │ │ │ │ ldrbmi r0, [r1, #3080] @ 0xc08 │ │ │ │ strvs lr, [r0], #-2501 @ 0xfffff63b │ │ │ │ mcrls 1, 0, sp, cr1, cr9, {6} │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ andlt r4, r3, r0, lsr r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt sl, {r0, r2, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andeq lr, r6, #139264 @ 0x22000 │ │ │ │ @ instruction: 0xf06f4056 │ │ │ │ - b 0xfe37db54 │ │ │ │ + b 0xfe37daac │ │ │ │ eorsmi r0, sl, r2, lsl #4 │ │ │ │ streq lr, [fp], #-2690 @ 0xfffff57e │ │ │ │ andseq pc, r1, #0 │ │ │ │ svclt 0x00182a00 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svclt 0x0000e7db │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -160794,15 +160752,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r2, [r6], -r0, lsl #14 │ │ │ │ @ instruction: 0x46994692 │ │ │ │ @ instruction: 0xf9fef7f5 │ │ │ │ vmax.f32 d17, d10, d17 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ andmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf06f463b │ │ │ │ ldrtmi r4, [lr], r0, lsl #22 │ │ │ │ strls r4, [r1], -ip, lsl #13 │ │ │ │ eormi pc, r5, r9, lsr r9 @ │ │ │ │ @ instruction: 0xf93ab2c1 │ │ │ │ @@ -160832,22 +160790,22 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #2899968 @ 0x2c4000 │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ @ instruction: 0x46914615 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ eorsmi pc, r5, r7, asr r8 @ │ │ │ │ - blx 0xfe3ebdc4 │ │ │ │ + blx 0xfe3ebd1c │ │ │ │ eorsvs pc, r5, r8, asr r8 @ │ │ │ │ svceq 0x0008f851 │ │ │ │ biceq lr, sl, #14336 @ 0x3800 │ │ │ │ eorsge pc, sl, lr, asr r8 @ │ │ │ │ strmi pc, [r6], -r4, lsl #23 │ │ │ │ ldrdlt pc, [r4], -r3 │ │ │ │ @ instruction: 0xf1b6684b │ │ │ │ @@ -160863,16 +160821,16 @@ │ │ │ │ andvs r2, ip, r2, lsl #16 │ │ │ │ bicsle r6, r7, fp, asr #32 │ │ │ │ ldrdge pc, [r4], -sp │ │ │ │ @ instruction: 0xf8cab10a │ │ │ │ ldrbmi r5, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b954 │ │ │ │ - b 0xfe32fcac │ │ │ │ + b 0xb5b8ac │ │ │ │ + b 0xfe32fc04 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [fp, r1, lsl #4] │ │ │ │ @@ -160882,17 +160840,17 @@ │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf7f54606 │ │ │ │ @ instruction: 0x1cabf951 │ │ │ │ stcne 15, cr1, [r2], #228 @ 0xe4 │ │ │ │ vabd.s8 d18, d10, d0 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ @ instruction: 0x463d0833 │ │ │ │ - bmi 0xe9638 │ │ │ │ + bmi 0xe9590 │ │ │ │ @ instruction: 0xf06f46b9 │ │ │ │ ldrmi r4, [r4], r0, lsl #22 │ │ │ │ @ instruction: 0x9601469e │ │ │ │ eormi pc, r5, lr, lsr r9 @ │ │ │ │ @ instruction: 0xf93cb2c3 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ @@ -160919,47 +160877,47 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r2], r3, lsl #1 │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ @ instruction: 0xf7f5461f │ │ │ │ andcs pc, r0, #49152 @ 0xc000 │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ smlatbeq r8, r4, r1, pc @ │ │ │ │ ldrmi r2, [r1], r4, lsl #12 │ │ │ │ ldrmi r4, [lr], r4, lsl #13 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ - blx 0x1883c90 │ │ │ │ + blx 0x1883be8 │ │ │ │ @ instruction: 0xf858fa8c │ │ │ │ @ instruction: 0xf8515006 │ │ │ │ - bl 0x4311cc │ │ │ │ + bl 0x431124 │ │ │ │ @ instruction: 0xf85e03ca │ │ │ │ - blx 0xfe1d569e │ │ │ │ + blx 0xfe1d55f6 │ │ │ │ @ instruction: 0xf8d34505 │ │ │ │ stmdavs fp, {r2, ip, sp, pc}^ │ │ │ │ svcmi 0x0080f1b5 │ │ │ │ strbmi fp, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ stmdbne r4!, {r0, r2, r3, r4, ip, lr, pc} │ │ │ │ submi r4, r4, sp, ror #2 │ │ │ │ - b 0x1bd744 │ │ │ │ - b 0x1ee5fc │ │ │ │ + b 0x1bd69c │ │ │ │ + b 0x1ee554 │ │ │ │ submi r0, r4, fp, lsl #10 │ │ │ │ cdpcs 0, 0, cr4, cr12, cr11, {3} │ │ │ │ stccs 3, cr15, [pc], {204} @ 0xcc │ │ │ │ streq pc, [ip], -pc, asr #32 │ │ │ │ movwmi lr, #2497 @ 0x9c1 │ │ │ │ @ instruction: 0xf8ddd1d8 │ │ │ │ tstlt r2, r4 │ │ │ │ @ instruction: 0xf8ca2301 │ │ │ │ ldrbmi r3, [r0], -r0, ror #29 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7f54ff0 │ │ │ │ - b 0xb5b7f8 │ │ │ │ - b 0xfe32fe08 │ │ │ │ + b 0xb5b750 │ │ │ │ + b 0xfe32fd60 │ │ │ │ @ instruction: 0xf06f0400 │ │ │ │ subsmi r4, r8, r0 │ │ │ │ andeq lr, fp, r0, lsl #20 │ │ │ │ @ instruction: 0xf00c4043 │ │ │ │ stmdacs r0, {r0, r4} │ │ │ │ @ instruction: 0xf042bf18 │ │ │ │ ldrb r0, [sl, r1, lsl #4] │ │ │ │ @@ -160975,26 +160933,26 @@ │ │ │ │ @ instruction: 0xf10706f8 │ │ │ │ @ instruction: 0xf1c50c10 │ │ │ │ andcc r0, r1, #8, 28 @ 0x80 │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ tsteq pc, r3, lsl r8 @ │ │ │ │ ldrne lr, [r3, -r7, asr #20] │ │ │ │ @ instruction: 0xf887fa4f │ │ │ │ - b 0x149a264 │ │ │ │ - b 0x146e38c │ │ │ │ + b 0x149a1bc │ │ │ │ + b 0x146e2e4 │ │ │ │ @ instruction: 0xf02808c8 │ │ │ │ - b 0x146f850 │ │ │ │ + b 0x146f7a8 │ │ │ │ @ instruction: 0xf00309e7 │ │ │ │ rsbsne r0, pc, r4, asr #6 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ ldmdaeq r1, {r0, r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ streq pc, [r2, -r7]! │ │ │ │ sbcslt r4, fp, #-335544320 @ 0xec000000 │ │ │ │ - blx 0x99baec │ │ │ │ + blx 0x99ba44 │ │ │ │ sbcslt pc, fp, #939524096 @ 0x38000000 │ │ │ │ @ instruction: 0xf10107c7 │ │ │ │ svclt 0x00480101 │ │ │ │ stccc 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ bicsle r4, r2, ip, lsl #11 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @@ -161003,15 +160961,15 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r4, r3, lr, lsl r6 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ vmax.s8 d20, d26, d0 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf7f50733 │ │ │ │ vtst.8 , , │ │ │ │ @ instruction: 0xf6cf0af0 │ │ │ │ @ instruction: 0xf1a57aff │ │ │ │ @ instruction: 0xf1a40e02 │ │ │ │ rscslt r0, r5, #512 @ 0x200 │ │ │ │ stmibeq r8, {r3, r6, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -161020,28 +160978,28 @@ │ │ │ │ @ instruction: 0xf1c5340e │ │ │ │ @ instruction: 0xf6400310 │ │ │ │ movwls r7, #2831 @ 0xb0f │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ mvnslt r4, fp, lsr #12 │ │ │ │ @ instruction: 0x3000f8bc │ │ │ │ - b 0x35c088 │ │ │ │ - b 0x371f2c │ │ │ │ + b 0x35bfe0 │ │ │ │ + b 0x371e84 │ │ │ │ tstmi sl, #1275068416 @ 0x4c000000 │ │ │ │ tstpne r1, #268435460 @ p-variant is OBSOLETE @ 0x10000004 │ │ │ │ - b 0x199f70 │ │ │ │ + b 0x199ec8 │ │ │ │ vtst.8 q8, q9, q1 │ │ │ │ - b 0x1763bc │ │ │ │ + b 0x176314 │ │ │ │ vqsub.s8 q8, q2, q1 │ │ │ │ - b 0x17e44c │ │ │ │ - b 0x2ee444 │ │ │ │ + b 0x17e3a4 │ │ │ │ + b 0x2ee39c │ │ │ │ movwmi r0, #45505 @ 0xb1c1 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ addslt r4, fp, #1275068416 @ 0x4c000000 │ │ │ │ - bls 0xdbba8 │ │ │ │ + bls 0xdbb00 │ │ │ │ addslt r4, fp, #211 @ 0xd3 │ │ │ │ strbmi fp, [r4, #-706]! @ 0xfffffd3e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorsne pc, r2, r7, asr r8 @ │ │ │ │ svccs 0x0002f83e │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ andeq lr, r1, #139264 @ 0x22000 │ │ │ │ @@ -161058,45 +161016,45 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xfff2f7f4 │ │ │ │ rscslt r1, lr, #49, 30 @ 0xc4 │ │ │ │ mvneq pc, #7 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stmdaeq r0!, {r1, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr14, {0} │ │ │ │ tstlt lr, #180, 12 @ 0xb400000 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - b 0x149c060 │ │ │ │ + b 0x149bfb8 │ │ │ │ @ instruction: 0x01241914 │ │ │ │ stmdbcc pc, {r0, r3, ip, sp, lr, pc} @ │ │ │ │ ldclcc 0, cr15, [r0], #16 │ │ │ │ streq lr, [ip], #-2633 @ 0xfffff5b7 │ │ │ │ vldmiaeq r4, {s29-s107} │ │ │ │ ldmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r2!, {r0, r3, ip, sp, lr, pc} │ │ │ │ ldccc 0, cr15, [r1], {12} │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ stmdbeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ - b 0x13adb90 │ │ │ │ + b 0x13adae8 │ │ │ │ @ instruction: 0xf0040c09 │ │ │ │ - b 0x13baa28 │ │ │ │ + b 0x13ba980 │ │ │ │ stmdblt fp, {r2, sl, fp} │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ - blx 0xfe0ec190 │ │ │ │ + blx 0xfe0ec0e8 │ │ │ │ svcls 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bede8 │ │ │ │ + b 0xfe3bed40 │ │ │ │ @ instruction: 0xf8570409 │ │ │ │ - b 0x1dd910 │ │ │ │ - b 0xfe1ae85c │ │ │ │ + b 0x1dd868 │ │ │ │ + b 0xfe1ae7b4 │ │ │ │ andvs r0, ip, r9, lsl #8 │ │ │ │ strtmi sp, [r8], -r6, asr #3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0060f7f4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -161106,16 +161064,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3991 @ 0xf97 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d596 │ │ │ │ - blcs 0x2beea8 │ │ │ │ + blx 0xff45d4ee │ │ │ │ + blcs 0x2bee00 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ @ instruction: 0xff3ef7f4 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161129,28 +161087,28 @@ │ │ │ │ ldcne 15, cr15, [r1], #428 @ 0x1ac │ │ │ │ andeq pc, r2, #168, 2 @ 0x2a │ │ │ │ ldclne 6, cr2, [r3], #-0 │ │ │ │ svceq 0x0001f010 │ │ │ │ @ instruction: 0xf932d007 │ │ │ │ @ instruction: 0x07f6c013 │ │ │ │ @ instruction: 0xf831d517 │ │ │ │ - blx 0xff2488e2 │ │ │ │ + blx 0xff24883a │ │ │ │ vabal.u8 q10, d16, d12 │ │ │ │ smlabbcc r2, pc, r0, r0 @ │ │ │ │ andle r2, r1, r8, lsl #22 │ │ │ │ @ instruction: 0xe7ec461e │ │ │ │ @ instruction: 0xf7f44638 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ andcs r4, r0, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf83181f0 │ │ │ │ @ instruction: 0xf3c06b02 │ │ │ │ - blx 0xff22db42 │ │ │ │ + blx 0xff22da9a │ │ │ │ ldrmi r4, [lr], -ip, lsl #11 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ @@ -161158,16 +161116,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3887 @ 0xf2f @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff15d666 │ │ │ │ - blcs 0x1bed4c │ │ │ │ + blx 0xff15d5be │ │ │ │ + blcs 0x1beca4 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mrc2 7, 6, pc, cr6, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161182,44 +161140,44 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movweq pc, #4364 @ 0x110c @ │ │ │ │ strle r0, [sl, #-1985] @ 0xfffff83f │ │ │ │ eorpl pc, r3, r2, asr r8 @ │ │ │ │ smlatbeq r8, r8, r1, pc @ │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xff0f1a32 │ │ │ │ + blx 0xff0f198a │ │ │ │ vabdl.u8 q10, d0, d5 │ │ │ │ - blcs 0x1b19e8 │ │ │ │ + blcs 0x1b1940 │ │ │ │ ldrmi sp, [ip], r1 │ │ │ │ ldrtmi lr, [r0], -sl, ror #15 │ │ │ │ mcr2 7, 5, pc, cr2, cr4, {7} @ │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eorne pc, r3, r8, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xff0ff44a │ │ │ │ + blx 0xff0ff3a2 │ │ │ │ ldrb r4, [r5, r5, lsl #14] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r9, [r6], -r6, lsl #24 │ │ │ │ strmi r9, [r8], r7, lsl #26 │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3783 @ 0xec7 @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044008f │ │ │ │ ands pc, r3, r8, lsr r8 @ │ │ │ │ andsgt pc, r3, r7, lsr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff45d736 │ │ │ │ - blcs 0x2bee48 │ │ │ │ + blx 0xff45d68e │ │ │ │ + blcs 0x2beda0 │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161232,16 +161190,16 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ movwcs pc, #3739 @ 0xe9b @ │ │ │ │ @ instruction: 0xf3c007c2 │ │ │ │ svclt 0x0044100f │ │ │ │ eorcs pc, r3, r8, asr r8 @ │ │ │ │ eorne pc, r3, r7, asr r8 @ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - blx 0xff95d78e │ │ │ │ - blcs 0x1bee74 │ │ │ │ + blx 0xff95d6e6 │ │ │ │ + blcs 0x1bedcc │ │ │ │ @ instruction: 0x4630d1f0 │ │ │ │ mcr2 7, 2, pc, cr2, cr4, {7} @ │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161254,29 +161212,29 @@ │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr14, cr4, {7} @ │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf937d50c │ │ │ │ bfieq ip, r3, #0, #26 │ │ │ │ andscs pc, r3, r6, lsr r9 @ │ │ │ │ andgt pc, r2, #140, 22 @ 0x23000 │ │ │ │ - bl 0xfeee2f1c │ │ │ │ + bl 0xfeee2e74 │ │ │ │ strbtmi r0, [r0], ip, lsl #24 │ │ │ │ streq lr, [r2, #-2917] @ 0xfffff49b │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x2add10 │ │ │ │ + blcs 0x2adc68 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ mrc2 7, 0, pc, cr0, cr4, {7} │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x0c0ceb18 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ - bl 0x113f67c │ │ │ │ + bl 0x113f5d4 │ │ │ │ vabal.u8 q8, d0, d5 │ │ │ │ ldrb r0, [r4, pc, lsl #1] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, r7, lsl #12 │ │ │ │ @@ -161285,50 +161243,50 @@ │ │ │ │ @ instruction: 0xf108fe33 │ │ │ │ @ instruction: 0xf1a70102 │ │ │ │ andcs r0, r0, #2, 28 │ │ │ │ @ instruction: 0x07c71c53 │ │ │ │ @ instruction: 0xf93ed50c │ │ │ │ bfieq ip, r3, #0, #19 │ │ │ │ @ instruction: 0xf931d51c │ │ │ │ - blx 0xfe138b52 │ │ │ │ - bne 0xfe938b74 │ │ │ │ + blx 0xfe138aaa │ │ │ │ + bne 0xfe938acc │ │ │ │ @ instruction: 0x0c0ceb65 │ │ │ │ @ instruction: 0x46654614 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ - blcs 0x2b9f5c │ │ │ │ + blcs 0x2b9eb4 │ │ │ │ ldrmi sp, [sl], -r1 │ │ │ │ ldrtmi lr, [r0], -r8, ror #15 │ │ │ │ stc2l 7, cr15, [lr, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - blcs 0x16bc3c │ │ │ │ + blcs 0x16bb94 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ strmi pc, [ip, #3010] @ 0xbc2 │ │ │ │ bfi r4, sl, #12, #8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-16] │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #976]! @ 0x3d0 │ │ │ │ strbeq r2, [r2, r0, lsl #6] │ │ │ │ @ instruction: 0xf857d50c │ │ │ │ @ instruction: 0xf8561023 │ │ │ │ - blx 0xfe0f5c42 │ │ │ │ + blx 0xfe0f5b9a │ │ │ │ ldrbeq ip, [r9, r2, lsl #4] │ │ │ │ - bl 0xfeee3014 │ │ │ │ - bl 0x19f0bf0 │ │ │ │ + bl 0xfeee2f6c │ │ │ │ + bl 0x19f0b48 │ │ │ │ strbtmi r0, [r0], r2, lsl #10 │ │ │ │ vsubw.u8 , q0, d1 │ │ │ │ - blcs 0x1b1c08 │ │ │ │ + blcs 0x1b1b60 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldc2 7, cr15, [r4, #976] @ 0x3d0 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -161350,15 +161308,15 @@ │ │ │ │ ldrbeq r0, [r9, r1, lsl #24] │ │ │ │ @ instruction: 0xf852d50f │ │ │ │ @ instruction: 0xf1a8402c │ │ │ │ @ instruction: 0xf01e0108 │ │ │ │ andsle r0, ip, r1, lsl #30 │ │ │ │ eorne pc, ip, r1, asr r8 @ │ │ │ │ smlabbmi r1, r4, fp, pc @ │ │ │ │ - bl 0x1a748f4 │ │ │ │ + bl 0x1a7484c │ │ │ │ strtmi r0, [r5], -r1, lsl #2 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ @ instruction: 0xf1bc130f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r4, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, asr #26 │ │ │ │ @@ -161368,38 +161326,38 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85881f0 │ │ │ │ vaddl.u8 , d3, d28 │ │ │ │ strbtmi r1, [r6], pc, lsl #6 │ │ │ │ strpl pc, [r4, -r1, asr #23] │ │ │ │ svclt 0x0000e7cf │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04e8c │ │ │ │ + bl 0xfec04de4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ @ instruction: 0x4621fd75 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf911bf42 │ │ │ │ @ instruction: 0xf9125c01 │ │ │ │ - blx 0x600cc6 │ │ │ │ + blx 0x600c1e │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r8, #-976] @ 0xfffffc30 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04ee8 │ │ │ │ + bl 0xfec04e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd47 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161413,15 +161371,15 @@ │ │ │ │ stc2l 7, cr15, [ip], #976 @ 0x3d0 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f40 │ │ │ │ + bl 0xfec04e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffd1b │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161435,38 +161393,38 @@ │ │ │ │ stc2l 7, cr15, [r0], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04f98 │ │ │ │ + bl 0xfec04ef0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f44606 │ │ │ │ strtmi pc, [r1], -pc, ror #25 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf811bf42 │ │ │ │ @ instruction: 0xf8125c01 │ │ │ │ - blx 0x600dd2 │ │ │ │ + blx 0x600d2a │ │ │ │ addmi r7, fp, #4, 14 @ 0x100000 │ │ │ │ ldrtmi sp, [r0], -pc, ror #3 │ │ │ │ ldc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec04ff4 │ │ │ │ + bl 0xfec04f4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffcc1 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -161480,15 +161438,15 @@ │ │ │ │ stc2l 7, cr15, [r6], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0504c │ │ │ │ + bl 0xfec04fa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc95 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -161502,25 +161460,25 @@ │ │ │ │ ldc2 7, cr15, [sl], #-976 @ 0xfffffc30 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec050a4 │ │ │ │ + bl 0xfec04ffc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc69 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf917d512 │ │ │ │ @ instruction: 0xf01ce00c │ │ │ │ @ instruction: 0xf9160f01 │ │ │ │ - blx 0x839efe │ │ │ │ + blx 0x839e56 │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-79 @ 0xffffffb1 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @@ -161530,53 +161488,53 @@ │ │ │ │ stc2 7, cr15, [r2], {244} @ 0xf4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05114 │ │ │ │ + bl 0xfec0506c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffc31 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf837d512 │ │ │ │ @ instruction: 0xf01ce01c │ │ │ │ @ instruction: 0xf8360f01 │ │ │ │ - blx 0x839fae │ │ │ │ + blx 0x839f06 │ │ │ │ svclt 0x0018fe03 │ │ │ │ streq lr, [lr], #-2980 @ 0xfffff45c │ │ │ │ vaddw.u8 , q0, d6 │ │ │ │ ldrbtmi r0, [r4], #-143 @ 0xffffff71 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strbtle r0, [ip], #1987 @ 0x7c3 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ strtmi sp, [r8], -r3, ror #3 │ │ │ │ - blx 0xff36bf3a │ │ │ │ + blx 0xff36be92 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05184 │ │ │ │ + bl 0xfec050dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ @ instruction: 0xf04ffbf9 │ │ │ │ strbeq r0, [r3, r0, lsl #24] │ │ │ │ @ instruction: 0xf857d511 │ │ │ │ @ instruction: 0xf01c302c │ │ │ │ @ instruction: 0xf8560f01 │ │ │ │ - blx 0x13605e │ │ │ │ + blx 0x135fb6 │ │ │ │ svclt 0x0018f303 │ │ │ │ smlattle r6, r4, sl, r1 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10c441c │ │ │ │ strbeq r0, [r3, r1, lsl #24] │ │ │ │ @ instruction: 0xf10cd4ed │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @@ -161585,43 +161543,43 @@ │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ @ instruction: 0x4620fb93 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec051f0 │ │ │ │ + bl 0xfec05148 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fbc3 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae024 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xadf7c │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba42c │ │ │ │ + bcs 0x4ba384 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0x19ec006 │ │ │ │ + blx 0x19ebf5e │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae18e │ │ │ │ + blx 0x5ae0e6 │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05260 │ │ │ │ + bl 0xfec051b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ fstmiaxne r1!, {d15-d83} @ Deprecated │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161636,77 +161594,77 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -fp, lsr #22 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c180 │ │ │ │ + blmi 0x16c0d8 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec052d0 │ │ │ │ + bl 0xfec05228 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afb53 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf21b6 │ │ │ │ + blx 0xf210e │ │ │ │ vraddhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4620faf1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffcd2 │ │ │ │ + blx 0xffc2a │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05344 │ │ │ │ + bl 0xfec0529c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ @ instruction: 0x1c61fb19 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xae178 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xae0d0 │ │ │ │ stclne 4, cr2, [r2], #-0 │ │ │ │ strle r0, [r7, #-1991] @ 0xfffff839 │ │ │ │ andcc pc, r2, ip, lsl r9 @ │ │ │ │ ldrle r0, [r6, #-2020] @ 0xfffff81c │ │ │ │ @ instruction: 0x4c02f911 │ │ │ │ ldrvs pc, [r3], -r4, lsl #22 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ - bcs 0x4ba580 │ │ │ │ + bcs 0x4ba4d8 │ │ │ │ ldrmi sp, [r4], -r1 │ │ │ │ strtmi lr, [r8], -sp, ror #15 │ │ │ │ - blx 0xfef6c158 │ │ │ │ + blx 0xfef6c0b0 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf911bdf8 │ │ │ │ @ instruction: 0xf3c04b01 │ │ │ │ - blx 0x5ae2e2 │ │ │ │ + blx 0x5ae23a │ │ │ │ ldrmi r6, [r4], -r3, lsl #12 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec053b4 │ │ │ │ + bl 0xfec0530c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f4461e │ │ │ │ vstmiane r1!, {s30-s254} │ │ │ │ strcs r1, [r0], #-3770 @ 0xfffff146 │ │ │ │ stceq 1, cr15, [r1], {4} │ │ │ │ @@ -161721,71 +161679,71 @@ │ │ │ │ strb r4, [fp, r4, ror #12]! │ │ │ │ @ instruction: 0xf7f44628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #21 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - blmi 0x16c2d4 │ │ │ │ + blmi 0x16c22c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0x6603fb14 │ │ │ │ ldrb r4, [r7, r4, ror #12] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05424 │ │ │ │ + bl 0xfec0537c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7f4461c │ │ │ │ svcne 0x002afaa9 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stceq 1, cr15, [r1], {14} │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, ip, r2, asr r8 @ │ │ │ │ smlatbeq r8, r7, r1, pc @ │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf851d016 │ │ │ │ - blx 0xf230a │ │ │ │ + blx 0xf2262 │ │ │ │ vmov.i32 d20, #8585216 @ 0x00830000 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ andle r0, r1, r4, lsl #30 │ │ │ │ strb r4, [r9, r6, ror #13]! │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r0], -r7, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ eorne pc, ip, r7, asr r8 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - blx 0xffe26 │ │ │ │ + blx 0xffd7e │ │ │ │ ldrb r4, [r5, r3, lsl #8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x8018f8dd │ │ │ │ stcls 6, cr4, [r7, #-88] @ 0xffffffa8 │ │ │ │ strmi r4, [pc], -r4, lsl #12 │ │ │ │ - blx 0x1bec280 │ │ │ │ + blx 0x1bec1d8 │ │ │ │ strbeq r2, [r3, r0, lsl #4] │ │ │ │ @ instruction: 0xf856d514 │ │ │ │ @ instruction: 0xf8571022 │ │ │ │ - blx 0xfe17a34a │ │ │ │ - beq 0x6fd2c8 │ │ │ │ + blx 0xfe17a2a2 │ │ │ │ + beq 0x6fd220 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ tstvs ip, r1, asr #20 │ │ │ │ @ instruction: 0x2c2cea4f │ │ │ │ @ instruction: 0xf14c185b │ │ │ │ - bl 0x5712d8 │ │ │ │ - bl 0x11eeefc │ │ │ │ + bl 0x571230 │ │ │ │ + bl 0x11eee54 │ │ │ │ ldrmi r0, [r8], ip, lsl #10 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x1b2324 │ │ │ │ + bcs 0x1b227c │ │ │ │ strtmi sp, [r0], -r3, ror #3 │ │ │ │ - blx 0x26c2c0 │ │ │ │ + blx 0x26c218 │ │ │ │ strtmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161798,16 +161756,16 @@ │ │ │ │ strmi r0, [r4], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01c │ │ │ │ @ instruction: 0xf852d017 │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #28] │ │ │ │ @ instruction: 0xf85ed524 │ │ │ │ - blx 0xfe16e3ca │ │ │ │ - beq 0x6bdb48 │ │ │ │ + blx 0xfe16e322 │ │ │ │ + beq 0x6bdaa0 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ vnmulcs.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf14e18c0 │ │ │ │ stmdbne r0, {r9, sl, fp}^ │ │ │ │ streq lr, [lr], -r6, asr #22 │ │ │ │ vrsubhn.i16 d20, q6, │ │ │ │ @@ -161822,15 +161780,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ eoreq pc, r1, r7, asr r8 @ │ │ │ │ stcne 3, cr15, [pc], {204} @ 0xcc │ │ │ │ andcc pc, r0, r3, lsl #23 │ │ │ │ vnmlacs.f32 s28, s6, s30 │ │ │ │ bicne pc, r0, #201326595 @ 0xc000003 │ │ │ │ vmlsvs.f32 s28, s0, s28 │ │ │ │ - bl 0x572ba4 │ │ │ │ + bl 0x572afc │ │ │ │ @ instruction: 0xf140030e │ │ │ │ ldmdbne fp, {}^ @ │ │ │ │ streq lr, [r0], -r6, asr #22 │ │ │ │ @ instruction: 0x4608461d │ │ │ │ svclt 0x0000e7b9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -161871,20 +161829,20 @@ │ │ │ │ @ instruction: 0xf7f44617 │ │ │ │ @ instruction: 0x2100f99d │ │ │ │ ldrle r0, [sp, #-1987] @ 0xfffff83d │ │ │ │ eorcc pc, r1, r8, asr r8 @ │ │ │ │ svceq 0x0001f011 │ │ │ │ eorcs pc, r1, r7, asr r8 @ │ │ │ │ andcc pc, r2, #134144 @ 0x20c00 │ │ │ │ - b 0x14a2900 │ │ │ │ + b 0x14a2858 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b3370 │ │ │ │ + b 0x13b32c8 │ │ │ │ vmull.u8 q11, d0, d2 │ │ │ │ - bl 0x5724b4 │ │ │ │ - b 0x146f0ac │ │ │ │ + bl 0x57240c │ │ │ │ + b 0x146f004 │ │ │ │ @ instruction: 0xf1422222 │ │ │ │ ldmdbne fp, {r9} │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ tstcc r1, ip, lsl r6 │ │ │ │ strbtle r0, [r1], #1987 @ 0x7c3 │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ stmdbcs r4, {r0, r1, r2, r3, ip} │ │ │ │ @@ -161893,18 +161851,18 @@ │ │ │ │ ldrtmi r4, [r1], -r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0xf101425b │ │ │ │ vaddw.u8 q8, q0, d1 │ │ │ │ - bl 0x19324fc │ │ │ │ - b 0x146edcc │ │ │ │ + bl 0x1932454 │ │ │ │ + b 0x146ed24 │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b33cc │ │ │ │ + b 0x13b3324 │ │ │ │ andsne r6, r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x0c03eb1c │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ @ instruction: 0x0c04eb1c │ │ │ │ streq lr, [r2], -r6, asr #22 │ │ │ │ stmdbcs r4, {r2, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xe7d8d1b4 │ │ │ │ @@ -161919,48 +161877,48 @@ │ │ │ │ strmi r0, [r6], r4, lsl #4 │ │ │ │ mcrrne 0, 0, r2, r1, cr0 │ │ │ │ svceq 0x0001f01e │ │ │ │ @ instruction: 0xf852d01c │ │ │ │ @ instruction: 0xf1a73021 │ │ │ │ strbeq r0, [r0, r8, lsl #24] │ │ │ │ @ instruction: 0xf85cd529 │ │ │ │ - blx 0xfe16e5ae │ │ │ │ + blx 0xfe16e506 │ │ │ │ @ instruction: 0xf1dcc000 │ │ │ │ - bl 0x18b1530 │ │ │ │ - b 0x146e634 │ │ │ │ + bl 0x18b1488 │ │ │ │ + b 0x146e58c │ │ │ │ vrsra.u8 d18, d12, #4 │ │ │ │ - b 0x117583c │ │ │ │ + b 0x1175794 │ │ │ │ andne r6, r0, #0, 6 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234ab8 │ │ │ │ + bl 0x1234a10 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ cdpne 3, 0, cr15, cr15, cr14, {6} │ │ │ │ andle r2, r1, r4, lsl #18 │ │ │ │ ldrb r4, [r8, r8, lsl #12] │ │ │ │ @ instruction: 0xf7f44620 │ │ │ │ strtmi pc, [r8], -sp, asr #17 │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf85781f0 │ │ │ │ vaddl.u8 q8, d14, d17 │ │ │ │ - blx 0xfe175dbe │ │ │ │ - b 0x147a584 │ │ │ │ + blx 0xfe175d16 │ │ │ │ + b 0x147a4dc │ │ │ │ vmov.i32 d18, #46079 @ 0x0000b3ff │ │ │ │ - b 0x13b348c │ │ │ │ + b 0x13b33e4 │ │ │ │ andne r6, r0, #0, 24 │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - bl 0x1234b08 │ │ │ │ + bl 0x1234a60 │ │ │ │ ldrmi r0, [sp], -r0, lsl #12 │ │ │ │ ldr r4, [r4, r8, lsl #12]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec057ac │ │ │ │ + bl 0xfec05704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161971,15 +161929,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -pc, lsl #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec057f8 │ │ │ │ + bl 0xfec05750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8c0f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -161990,15 +161948,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r9, ror #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05844 │ │ │ │ + bl 0xfec0579c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf89af7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162009,15 +161967,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ strtmi pc, [r8], -r3, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05890 │ │ │ │ + bl 0xfec057e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf874f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162028,15 +161986,15 @@ │ │ │ │ @ instruction: 0xf7f44630 │ │ │ │ @ instruction: 0x4628f81d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec058dc │ │ │ │ + bl 0xfec05834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf84ef7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162047,15 +162005,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub8mi pc, r8, r7 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05928 │ │ │ │ + bl 0xfec05880 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf828f7f4 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r4, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -162066,21 +162024,21 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628ffd1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05974 │ │ │ │ + bl 0xfec058cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf802f7f4 │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x148005c │ │ │ │ + b 0x147ffb4 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162090,21 +162048,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -r1, lsr #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec059d4 │ │ │ │ + bl 0xfec0592c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffd2f7f3 │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x148009c │ │ │ │ + b 0x147fff4 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ addsmi r3, ip, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d2[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162114,20 +162072,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ qsub16mi pc, r0, r1 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a34 │ │ │ │ + bl 0xfec0598c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xffa2f7f3 │ │ │ │ - b 0x14800cc │ │ │ │ + b 0x1480024 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ addsmi r6, ip, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d5[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162137,15 +162095,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -r3, asr #30 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05a90 │ │ │ │ + bl 0xfec059e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xff74f7f3 │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @@ -162159,15 +162117,15 @@ │ │ │ │ @ instruction: 0xff18f7f3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ae8 │ │ │ │ + bl 0xfec05a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xff48f7f3 │ │ │ │ adclt r4, ip, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162181,15 +162139,15 @@ │ │ │ │ mcr2 7, 7, pc, cr12, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b40 │ │ │ │ + bl 0xfec05a98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xff1cf7f3 │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ tstpeq r0, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ strbeq r2, [r2, r0, lsl #10] │ │ │ │ @@ -162203,21 +162161,21 @@ │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05b98 │ │ │ │ + bl 0xfec05af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ mrc2 7, 7, pc, cr0, cr3, {7} │ │ │ │ @ instruction: 0x4621b276 │ │ │ │ - b 0x1480280 │ │ │ │ + b 0x14801d8 │ │ │ │ @ instruction: 0xf1017ce6 │ │ │ │ bfieq r0, r0, (invalid: 12:3) │ │ │ │ @ instruction: 0xf991d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162227,21 +162185,21 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -pc, lsl #29 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05bf8 │ │ │ │ + bl 0xfec05b50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 6, pc, cr0, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, lsr #4 │ │ │ │ - b 0x14802c0 │ │ │ │ + b 0x1480218 │ │ │ │ @ instruction: 0xf1017ce5 │ │ │ │ bfieq r0, r0, (invalid: 10:3) │ │ │ │ @ instruction: 0xf9b1d509 │ │ │ │ adcmi r3, r3, #0 │ │ │ │ rscvc lr, r3, #323584 @ 0x4f000 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162251,20 +162209,20 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe5f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05c58 │ │ │ │ + bl 0xfec05bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 4, pc, cr0, cr3, {7} │ │ │ │ - b 0x14802f0 │ │ │ │ + b 0x1480248 │ │ │ │ strtmi r7, [ip], -r5, ror #25 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ adcmi r6, r3, #720896 @ 0xb0000 │ │ │ │ strbvc lr, [r3, #2639]! @ 0xa4f │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ @@ -162274,15 +162232,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4620fe31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05cb4 │ │ │ │ + bl 0xfec05c0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mcr2 7, 3, pc, cr2, cr3, {7} @ │ │ │ │ strtmi fp, [r1], -sp, ror #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162294,15 +162252,15 @@ │ │ │ │ mcr2 7, 0, pc, cr10, cr3, {7} @ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d04 │ │ │ │ + bl 0xfec05c5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ strmi r4, [r6], -ip, lsl #12 │ │ │ │ mrc2 7, 1, pc, cr10, cr3, {7} │ │ │ │ strtmi fp, [r1], -sp, lsr #5 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r3, #-1987] @ 0xfffff83d │ │ │ │ @@ -162314,15 +162272,15 @@ │ │ │ │ stc2l 7, cr15, [r2, #972]! @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05d54 │ │ │ │ + bl 0xfec05cac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ mrc2 7, 0, pc, cr2, cr3, {7} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r0, r1, r8, sl, ip, lr, pc} │ │ │ │ @@ -162333,63 +162291,63 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4628fdbb │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05da0 │ │ │ │ + bl 0xfec05cf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2l 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ rscslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf991d50b │ │ │ │ - blcs 0xbabc4 │ │ │ │ + blcs 0xbab1c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177267 @ 0xb000000d │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r1, r0, lsl #12 │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r0], -fp, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e00 │ │ │ │ + bl 0xfec05d58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [ip, #972]! @ 0x3cc │ │ │ │ adcslt r4, r4, #34603008 @ 0x2100000 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #12] │ │ │ │ @ instruction: 0xf9b1d50b │ │ │ │ - blcs 0xbac24 │ │ │ │ + blcs 0xbab7c │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ addsmi fp, ip, #-1342177271 @ 0xb0000009 │ │ │ │ stceq 1, cr15, [r0], {118} @ 0x76 │ │ │ │ @ instruction: 0x461cbfbc │ │ │ │ tstcc r2, r0, lsl #12 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xd1ec4291 │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4620fd5b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05e60 │ │ │ │ + bl 0xfec05db8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [ip, #972] @ 0x3cc │ │ │ │ strtmi r4, [ip], -r1, lsr #12 │ │ │ │ andseq pc, r0, #1073741824 @ 0x40000000 │ │ │ │ strbeq r2, [r3, r0, lsl #10] │ │ │ │ @@ -162404,15 +162362,15 @@ │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ strtmi pc, [r0], -sp, lsr #26 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05ebc │ │ │ │ + bl 0xfec05e14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2l 7, cr15, [lr, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2f6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162426,15 +162384,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ ldrtmi pc, [r0], -r1, lsl #26 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f14 │ │ │ │ + bl 0xfec05e6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ ldc2 7, cr15, [r2, #-972]! @ 0xfffffc34 │ │ │ │ @ instruction: 0x4621b2b6 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r8, #-1987] @ 0xfffff83d │ │ │ │ @@ -162448,15 +162406,15 @@ │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ @ instruction: 0x4630fcd5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec05f6c │ │ │ │ + bl 0xfec05ec4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stc2 7, cr15, [r6, #-972] @ 0xfffffc34 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ bfieq r0, r0, (invalid: 4:3) │ │ │ │ stmdavs fp, {r1, r2, r8, sl, ip, lr, pc} │ │ │ │ @@ -162469,27 +162427,27 @@ │ │ │ │ stc2 7, cr15, [ip], #972 @ 0x3cc │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec05fc0 │ │ │ │ + bl 0xfec05f18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ @ instruction: 0x4621fcdb │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ @ instruction: 0xf991d50a │ │ │ │ @ instruction: 0xf9925000 │ │ │ │ adcmi r4, r5, #0 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ec90 │ │ │ │ + bl 0xfea1ebe8 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ec4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @ instruction: 0x4638fc7b │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162503,15 +162461,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ stc2 7, cr15, [sl], #972 @ 0x3cc │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r9 @ │ │ │ │ ands pc, ip, r7, lsr r9 @ │ │ │ │ - bl 0xfec40418 │ │ │ │ + bl 0xfec40370 │ │ │ │ svclt 0x00a80304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162528,40 +162486,40 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ ldc2l 7, cr15, [r8], #-972 @ 0xfffffc34 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97f920 │ │ │ │ + bl 0xfe97f878 │ │ │ │ svclt 0x00a80205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec060e4 │ │ │ │ + bl 0xfec0603c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ strtmi pc, [r1], -r9, asr #24 │ │ │ │ @ instruction: 0xf104462a │ │ │ │ bfieq r0, r0, (invalid: 6:4) │ │ │ │ stmdavc sp, {r3, r8, sl, ip, lr, pc} │ │ │ │ adcmi r7, r5, #20, 16 @ 0x140000 │ │ │ │ @ instruction: 0x0c05eba4 │ │ │ │ - bl 0xfea1ebb0 │ │ │ │ + bl 0xfea1eb08 │ │ │ │ strbtmi r0, [r7], #-3076 @ 0xfffff3fc │ │ │ │ vaddw.u8 , q0, d1 │ │ │ │ andcc r0, r1, #79 @ 0x4f │ │ │ │ @ instruction: 0xd1ee4299 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ ldrtmi pc, [r8], -fp, ror #23 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -162575,15 +162533,15 @@ │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ ldc2 7, cr15, [sl], {243} @ 0xf3 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [sl, #-1987] @ 0xfffff83d │ │ │ │ andsmi pc, ip, r8, lsr r8 @ │ │ │ │ ands pc, ip, r7, lsr r8 @ │ │ │ │ - bl 0xfec40538 │ │ │ │ + bl 0xfec40490 │ │ │ │ svclt 0x00280304 │ │ │ │ movweq lr, #60324 @ 0xeba4 │ │ │ │ @ instruction: 0xf10c441d │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc008f │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ @ instruction: 0xf7f34630 │ │ │ │ @@ -162595,188 +162553,188 @@ │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ - blx 0xffaecf86 │ │ │ │ + blx 0xffaecede │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strle r0, [r9, #-1987] @ 0xfffff83d │ │ │ │ eorpl pc, ip, r8, asr r8 @ │ │ │ │ eorcc pc, ip, r7, asr r8 @ │ │ │ │ - bl 0xfe97fa40 │ │ │ │ + bl 0xfe97f998 │ │ │ │ svclt 0x00280205 │ │ │ │ ldrmi r1, [r4], #-2794 @ 0xfffff516 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ svceq 0x0004f1bc │ │ │ │ ldrtmi sp, [r0], -ip, ror #3 │ │ │ │ - blx 0xfe36cfb6 │ │ │ │ + blx 0xfe36cf0e │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06204 │ │ │ │ + bl 0xfec0615c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x4606461f │ │ │ │ @ instruction: 0xf7f34615 │ │ │ │ @ instruction: 0x46a4fbb9 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ strle r0, [r4, #-1986] @ 0xfffff83e │ │ │ │ ldrdcs pc, [r0], -ip │ │ │ │ - bl 0x127557c │ │ │ │ + bl 0x12754d4 │ │ │ │ @ instruction: 0xf10c77e2 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [ip, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0x18ed00a │ │ │ │ + blx 0x18ecf62 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06258 │ │ │ │ + bl 0xfec061b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ @ instruction: 0xf7f3461f │ │ │ │ strtmi pc, [r4], pc, lsl #23 │ │ │ │ andseq pc, r0, #4, 2 │ │ │ │ strle r0, [r4, #-1987] @ 0xfffff83d │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ @ instruction: 0xf147195d │ │ │ │ @ instruction: 0xf10c0700 │ │ │ │ vmull.u8 q8, d0, d4 │ │ │ │ ldrmi r1, [r4, #15] │ │ │ │ @ instruction: 0x4630d1f2 │ │ │ │ - blx 0xe6d05e │ │ │ │ + blx 0xe6cfb6 │ │ │ │ ldrtmi r4, [r9], -r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec062ac │ │ │ │ + bl 0xfec06204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34606 │ │ │ │ rsbslt pc, sl, #103424 @ 0x19400 │ │ │ │ cdpne 6, 6, cr4, cr11, cr1, {1} │ │ │ │ ldreq pc, [r0, -r4, lsl #2] │ │ │ │ stceq 1, cr15, [r0], {194} @ 0xc2 │ │ │ │ @ instruction: 0xf1031dd5 │ │ │ │ svclt 0x00b80301 │ │ │ │ - blle 0x3b84d8 │ │ │ │ - bcs 0xcd14c │ │ │ │ - blx 0x9defd0 │ │ │ │ + blle 0x3b8430 │ │ │ │ + bcs 0xcd0a4 │ │ │ │ + blx 0x9def28 │ │ │ │ rsclt pc, r5, #12, 8 @ 0xc000000 │ │ │ │ addsmi sp, r4, r5, lsl #22 │ │ │ │ @ instruction: 0xf04f2a07 │ │ │ │ svclt 0x00d80500 │ │ │ │ strbeq fp, [r4, r5, ror #5] │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 , d0, d1 │ │ │ │ adcsmi r0, r9, #79 @ 0x4f │ │ │ │ ldrtmi sp, [r0], -r2, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xffe6d0dc │ │ │ │ + blt 0xffe6d034 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fb2d │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973228 │ │ │ │ - b 0x12fd6c │ │ │ │ - b 0x116f970 │ │ │ │ + b 0x973180 │ │ │ │ + b 0x12fcc4 │ │ │ │ + b 0x116f8c8 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andle r3, lr, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a5d00 │ │ │ │ + blx 0x9a5c58 │ │ │ │ addslt pc, sl, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0x4620e7df │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0xfeced168 │ │ │ │ + blt 0xfeced0c0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0xffaed184 │ │ │ │ + blx 0xffaed0dc │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf1c3020c │ │ │ │ @ instruction: 0xf1130800 │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r0, r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ stc2 10, cr15, [r8], {36} @ 0x24 @ │ │ │ │ - blcs 0x8a5e00 │ │ │ │ + blcs 0x8a5d58 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1df154 │ │ │ │ - blx 0x18ae204 │ │ │ │ + blx 0x1df0ac │ │ │ │ + blx 0x18ae15c │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ addsmi r1, r6, #15 │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, lr, r7, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ bicsle r6, sl, ip │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ svclt 0x0000ba6d │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0642c │ │ │ │ + bl 0xfec06384 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f34605 │ │ │ │ - blx 0x14adcd4 │ │ │ │ + blx 0x14adc2c │ │ │ │ cdpne 12, 7, cr15, cr2, cr7, {4} │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0xf1cc0610 │ │ │ │ @ instruction: 0xf9120e00 │ │ │ │ @ instruction: 0xf11c3f01 │ │ │ │ svclt 0x00bc0f07 │ │ │ │ sbcslt r1, ip, #57409536 @ 0x36c0000 │ │ │ │ @ instruction: 0xf1bcdb0e │ │ │ │ svclt 0x00bc0f00 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - blle 0x29bddc │ │ │ │ + blle 0x29bd34 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svceq 0x0007f1bc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ sbcslt fp, ip, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c3 │ │ │ │ svclt 0x00480101 │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ @@ -162792,24 +162750,24 @@ │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f3b26d │ │ │ │ @ instruction: 0xf1c5fa67 │ │ │ │ @ instruction: 0xf1a70800 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ bfine lr, r2, #0, #28 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x9733ac │ │ │ │ - b 0x12fef0 │ │ │ │ - b 0x116faf4 │ │ │ │ + b 0x973304 │ │ │ │ + b 0x12fe48 │ │ │ │ + b 0x116fa4c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff115 │ │ │ │ vstrcs d13, [r0, #-924] @ 0xfffffc64 │ │ │ │ adcmi sp, fp, r6, lsl #22 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ @@ -162822,37 +162780,37 @@ │ │ │ │ svclt 0x0000b9eb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x96d310 │ │ │ │ + blx 0x96d268 │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ @ instruction: 0xf1134f04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ vstmiavc r4!, {s29-s107} │ │ │ │ @ instruction: 0xf1c3db0c │ │ │ │ - blcs 0xb236c │ │ │ │ - blx 0x11df250 │ │ │ │ - blle 0x22e3a4 │ │ │ │ + blcs 0xb22c4 │ │ │ │ + blx 0x11df1a8 │ │ │ │ + blle 0x22e2fc │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3bfe58 │ │ │ │ + b 0xfe3bfdb0 │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1df490 │ │ │ │ - b 0xfe1b03cc │ │ │ │ + b 0x1df3e8 │ │ │ │ + b 0xfe1b0324 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1d9 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmiblt r8!, {r0, r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -162887,44 +162845,44 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f341f0 │ │ │ │ movwcs fp, #2405 @ 0x965 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e8469e │ │ │ │ vseleq.f32 s30, s16, s7 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ - blx 0x1878048 │ │ │ │ + blx 0x1877fa0 │ │ │ │ strb pc, [r0, lr, lsl #29]! @ │ │ │ │ bicsle r2, r9, r0, lsl #22 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ bfi r4, lr, #13, #14 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf98af7f3 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf24a1eb1 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf1be880a │ │ │ │ - blle 0xaf3098 │ │ │ │ + blle 0xaf2ff0 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x166550 │ │ │ │ + blx 0x1664a8 │ │ │ │ @ instruction: 0xf5b2f20e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ movwle r2, #12800 @ 0x3200 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blx 0xfe0ede38 │ │ │ │ + blx 0xfe0edd90 │ │ │ │ svccc 0x0002f83c │ │ │ │ vorr.i32 d20, #33792 @ 0x00008400 │ │ │ │ adcsmi r0, r1, #143 @ 0x8f │ │ │ │ eorscs pc, sl, r7, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdbeq r2, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ @@ -162932,49 +162890,49 @@ │ │ │ │ tstcc r2, r0, lsl r0 │ │ │ │ svceq 0x000ff11e │ │ │ │ andcs sp, r0, #212, 20 @ 0xd4000 │ │ │ │ @ instruction: 0xe7e54691 │ │ │ │ vpmax.s8 d15, d8, d18 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ ldrb r2, [pc, r0, lsl #4] │ │ │ │ - bcs 0xc0f40 │ │ │ │ + bcs 0xc0e98 │ │ │ │ @ instruction: 0xe7dbd1d8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f347f0 │ │ │ │ svclt 0x0000b8f5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf92cf7f3 │ │ │ │ svcne 0x0029b27b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1c32500 │ │ │ │ @ instruction: 0xf10e0800 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xcb31d0 │ │ │ │ + blle 0xcb3128 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ svclt 0x00bc2b00 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ - blcs 0x8a6194 │ │ │ │ - blx 0x1e6610 │ │ │ │ - blx 0xbee57c │ │ │ │ + blcs 0x8a60ec │ │ │ │ + blx 0x1e6568 │ │ │ │ + blx 0xbee4d4 │ │ │ │ strbmi pc, [ip, #-2307] @ 0xfffff6fd @ │ │ │ │ @ instruction: 0xf000d027 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ - b 0x11fc97c │ │ │ │ - blx 0x18709b4 │ │ │ │ + b 0x11fc8d4 │ │ │ │ + blx 0x187090c │ │ │ │ ldrbmi pc, [r2, #-3200]! @ 0xfffff380 @ │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, ip, r7, asr r8 @ │ │ │ │ svcgt 0x0004f851 │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ streq lr, [r9], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [ip], #-2692 @ 0xfffff57c │ │ │ │ @@ -163013,27 +162971,27 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ mvnle r4, sp, lsl #5 │ │ │ │ movwcs fp, #4375 @ 0x1117 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr9, {6} │ │ │ │ pop {r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f343f8 │ │ │ │ @ instruction: 0xf1bcb861 │ │ │ │ - blle 0x633240 │ │ │ │ + blle 0x633198 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a66b0 │ │ │ │ - blx 0x14abe7c │ │ │ │ + blx 0x1a6608 │ │ │ │ + blx 0x14abdd4 │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ sbcsle r0, fp, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ sbcslt r0, r2, #128, 4 │ │ │ │ - blx 0x11a95b8 │ │ │ │ + blx 0x11a9510 │ │ │ │ @ instruction: 0xf000f206 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xe7cbb2d2 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf000461a │ │ │ │ strb r0, [r5, r1, lsl #8] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -163043,46 +163001,46 @@ │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f3b264 │ │ │ │ @ instruction: 0xf04ff871 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60c02 │ │ │ │ vceq.f32 d16, d10, d2 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r0, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ bfine lr, r8, #0, #26 │ │ │ │ addlt r2, r9, #0, 6 │ │ │ │ - blx 0xfe0ee048 │ │ │ │ + blx 0xfe0edfa0 │ │ │ │ svccs 0x0002f83c │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8574576 │ │ │ │ - b 0x9577cc │ │ │ │ - b 0xf0310 │ │ │ │ - b 0x116fb14 │ │ │ │ + b 0x957724 │ │ │ │ + b 0xf0268 │ │ │ │ + b 0x116fa6c │ │ │ │ @ instruction: 0xf8ac0301 │ │ │ │ eorle r3, r1, r0 │ │ │ │ svccc 0x0002f93e │ │ │ │ svceq 0x000ff114 │ │ │ │ @ instruction: 0x2c00dbe1 │ │ │ │ @ instruction: 0x2c0fdb11 │ │ │ │ - blx 0x1a6758 │ │ │ │ + blx 0x1a66b0 │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #216 @ 0xd8 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0x11a9668 │ │ │ │ + blx 0x11a95c0 │ │ │ │ addslt pc, r9, #8, 6 @ 0x20000000 │ │ │ │ strb r2, [fp, r0, lsl #6] │ │ │ │ - blcs 0xc0f98 │ │ │ │ + blcs 0xc0ef0 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4098 @ 0x1002 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bfd7 │ │ │ │ @@ -163090,88 +163048,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf80ef7f3 │ │ │ │ vrecps.f32 d17, d10, d17 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ rsbslt r0, fp, #816 @ 0x330 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85c2600 │ │ │ │ @ instruction: 0xf1137f04 │ │ │ │ svclt 0x00bc0f1f │ │ │ │ @ instruction: 0x270017fc │ │ │ │ - blcs 0xe63d8 │ │ │ │ - blcs 0x8a6448 │ │ │ │ - blx 0x2a6858 │ │ │ │ - blx 0x11ec7ac │ │ │ │ + blcs 0xe6330 │ │ │ │ + blcs 0x8a63a0 │ │ │ │ + blx 0x2a67b0 │ │ │ │ + blx 0x11ec704 │ │ │ │ strbmi pc, [r7, #-2051] @ 0xfffff7fd @ │ │ │ │ strcs fp, [r0, -r8, lsl #30] │ │ │ │ mvnsmi sp, #5 │ │ │ │ @ instruction: 0xf1c70fff │ │ │ │ @ instruction: 0xf0004400 │ │ │ │ - blx 0x18713bc │ │ │ │ + blx 0x1871314 │ │ │ │ @ instruction: 0xf851f980 │ │ │ │ teqmi r7, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ streq pc, [r1], -r7 │ │ │ │ streq lr, [r4], #-2696 @ 0xfffff578 │ │ │ │ eorsvc pc, r9, lr, asr r8 @ │ │ │ │ - b 0x1c0d5c │ │ │ │ - b 0xfe1b07f4 │ │ │ │ + b 0x1c0cb4 │ │ │ │ + b 0xfe1b074c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d1 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0086f7f2 │ │ │ │ - blx 0x1280164 │ │ │ │ + blx 0x12800bc │ │ │ │ strcs pc, [r0, -r4, lsl #8] │ │ │ │ @ instruction: 0x463ce7dd │ │ │ │ bicsle r2, r4, r0, lsl #30 │ │ │ │ svclt 0x0000e7d9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7f2b27f │ │ │ │ @ instruction: 0xf1c7ffb3 │ │ │ │ ldrtmi r0, [r1], -r0, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xaf83c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xaf794 │ │ │ │ strcs r3, [r0], #-1552 @ 0xfffff9f0 │ │ │ │ svccc 0x0001f91c │ │ │ │ - ble 0x5fa438 │ │ │ │ + ble 0x5fa390 │ │ │ │ andeq pc, r1, #0 │ │ │ │ ldrmi r2, [r6], r0, lsl #6 │ │ │ │ andvc fp, fp, r2, lsl #2 │ │ │ │ - b 0x11bbc4c │ │ │ │ + b 0x11bbba4 │ │ │ │ vraddhn.i16 d16, q0, q7 │ │ │ │ adcsmi r0, r1, #79 @ 0x4f │ │ │ │ tstlt r4, lr, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x004cf7f2 │ │ │ │ - blle 0x4f7050 │ │ │ │ - blle 0x5bb46c │ │ │ │ + blle 0x4f6fa8 │ │ │ │ + blle 0x5bb3c4 │ │ │ │ ldcle 15, cr2, [sl], {7} │ │ │ │ - blcs 0x7fb60 │ │ │ │ + blcs 0x7fab8 │ │ │ │ @ instruction: 0xf000bf83 │ │ │ │ mvnscs r0, #268435456 @ 0x10000000 │ │ │ │ sbcslt r4, fp, #157286400 @ 0x9600000 │ │ │ │ @ instruction: 0xf04fbf9c │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ ldrb r0, [r9, r1, lsl #4] │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ - blx 0x9a97e8 │ │ │ │ + blx 0x9a9740 │ │ │ │ @ instruction: 0xf04ff308 │ │ │ │ @ instruction: 0xf0000e00 │ │ │ │ sbcslt r0, fp, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf000e7cc │ │ │ │ ldrmi r0, [lr], r1, lsl #4 │ │ │ │ sbcle r2, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x469623ff │ │ │ │ @@ -163182,101 +163140,101 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xff5af7f2 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1a61ea1 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ @ instruction: 0xf1ce2400 │ │ │ │ eor r0, r0, r0, lsl #16 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0xf1bedb2b │ │ │ │ ldcle 15, cr0, [r6], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf000d335 │ │ │ │ @ instruction: 0xf64f0201 │ │ │ │ - blx 0x188c90c │ │ │ │ + blx 0x188c864 │ │ │ │ tstpmi r4, #128, 18 @ p-variant is OBSOLETE @ 0x200000 │ │ │ │ svccs 0x0002f831 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x953a08 │ │ │ │ - b 0x17014c │ │ │ │ - b 0x1170550 │ │ │ │ + b 0x953960 │ │ │ │ + b 0x1700a4 │ │ │ │ + b 0x11704a8 │ │ │ │ andhi r0, fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf93cd012 │ │ │ │ - blcs 0xbf540 │ │ │ │ + blcs 0xbf498 │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ movwcs r0, #513 @ 0x201 │ │ │ │ @ instruction: 0xf11edbe5 │ │ │ │ - ble 0xff573584 │ │ │ │ + ble 0xff5734dc │ │ │ │ ldrmi r2, [sl], -r0, lsl #6 │ │ │ │ - blx 0x9a98cc │ │ │ │ + blx 0x9a9824 │ │ │ │ andcs pc, r0, #8, 6 @ 0x20000000 │ │ │ │ bfi fp, fp, #5, #22 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - blcs 0xdf490 │ │ │ │ + blcs 0xdf3e8 │ │ │ │ ldrmi sp, [sl], -fp, asr #3 │ │ │ │ addslt lr, fp, #53739520 @ 0x3340000 │ │ │ │ strb r2, [sl, r0, lsl #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 7, pc, cr10, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf85e2600 │ │ │ │ stccs 15, cr4, [r0], {4} │ │ │ │ @ instruction: 0xf000bfbc │ │ │ │ strcs r0, [r0], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf113db0c │ │ │ │ - blle 0x9f363c │ │ │ │ - blle 0xa3a5c4 │ │ │ │ + blle 0x9f3594 │ │ │ │ + blle 0xa3a51c │ │ │ │ fstmdbxle fp!, {d2-d16} @ Deprecated │ │ │ │ tstlt ip, r4, lsr #13 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaf9d4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xaf92c @ │ │ │ │ streq lr, [ip], -r6, asr #20 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574572 │ │ │ │ - b 0xfe2dfadc │ │ │ │ - b 0x1b0a00 │ │ │ │ - b 0xfe1b0a24 │ │ │ │ + b 0xfe2dfa34 │ │ │ │ + b 0x1b0958 │ │ │ │ + b 0xfe1b097c │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0xb116d1d7 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ mrclt 7, 3, APSR_nzcv, cr8, cr2, {7} │ │ │ │ strtmi r2, [r4], r0, lsl #8 │ │ │ │ @ instruction: 0xf1c3e7e0 │ │ │ │ - blx 0x9b2a18 │ │ │ │ + blx 0x9b2970 │ │ │ │ @ instruction: 0xf04ff40c │ │ │ │ ldrb r0, [r9, r0, lsl #24] │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa2c │ │ │ │ bicle r4, pc, r4, asr #10 │ │ │ │ @ instruction: 0xf04f4664 │ │ │ │ strb r0, [pc, r0, lsl #24] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06c3c │ │ │ │ + bl 0xfec06b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ rsbslt pc, sl, #2512 @ 0x9d0 │ │ │ │ @ instruction: 0xf1064631 │ │ │ │ mcrne 14, 3, r0, cr3, cr0, {0} │ │ │ │ @@ -163290,81 +163248,81 @@ │ │ │ │ stcmi 8, cr15, [r1], {1} │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0008f112 │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf893dbee │ │ │ │ - bcs 0xdfa94 │ │ │ │ - blx 0xbe6620 │ │ │ │ + bcs 0xdf9ec │ │ │ │ + blx 0xbe6578 │ │ │ │ @ instruction: 0xf00cfc06 │ │ │ │ - bl 0x1b0aa4 │ │ │ │ + bl 0x1b09fc │ │ │ │ rsclt r0, r4, #92, 8 @ 0x5c000000 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mcrlt 7, 1, pc, cr6, cr2, {7} @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf444 │ │ │ │ + b 0x1caf39c │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x973bc8 │ │ │ │ - b 0x13070c │ │ │ │ - b 0x1170310 │ │ │ │ + b 0x973b20 │ │ │ │ + b 0x130664 │ │ │ │ + b 0x1170268 │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x0010f115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf8bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x9a66a0 │ │ │ │ + blx 0x9a65f8 │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x130338 │ │ │ │ + bl 0x130290 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 7, cr15, [ip, #968] @ 0x3c8 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ mrc2 7, 0, pc, cr4, cr2, {7} │ │ │ │ svcne 0x0031b27b │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf11343df │ │ │ │ @ instruction: 0xf10e0f20 │ │ │ │ svclt 0x00b80e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8dedb09 │ │ │ │ - blcs 0xbfb8c │ │ │ │ - blcs 0x8a67fc │ │ │ │ + blcs 0xbfae4 │ │ │ │ + blcs 0x8a6754 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1dfaf8 │ │ │ │ - blx 0x18aeba8 │ │ │ │ + blx 0x1dfa50 │ │ │ │ + blx 0x18aeb00 │ │ │ │ @ instruction: 0xf851f880 │ │ │ │ @ instruction: 0xf3c09f04 │ │ │ │ ldrbmi r1, [r2, #-15]! │ │ │ │ streq lr, [r9], #-2700 @ 0xfffff574 │ │ │ │ eorsgt pc, r8, r6, asr r8 @ │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r9], #-2692 @ 0xfffff57c │ │ │ │ @@ -163372,23 +163330,23 @@ │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ smlalsmi fp, ip, fp, sp │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ mrrceq 11, 0, lr, r4, cr12 │ │ │ │ svclt 0x0000e7e3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec06ddc │ │ │ │ + bl 0xfec06d34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [pc], -r8, ror #31 │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ @ instruction: 0xf7f24605 │ │ │ │ - blx 0x14af324 │ │ │ │ + blx 0x14af27c │ │ │ │ ldrtmi pc, [r1], -r7, lsl #25 @ │ │ │ │ cdpeq 1, 1, cr15, cr0, cr6, {0} │ │ │ │ - b 0x1c77588 │ │ │ │ + b 0x1c774e0 │ │ │ │ ands r0, r1, ip, lsl #12 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ rsclt fp, r2, #216, 30 @ 0x360 │ │ │ │ @ instruction: 0xf10107c4 │ │ │ │ svclt 0x00480101 │ │ │ │ @@ -163396,86 +163354,86 @@ │ │ │ │ subeq pc, pc, r0, asr #7 │ │ │ │ andsle r4, r2, lr, lsl #11 │ │ │ │ svceq 0x0007f11c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf993dbee │ │ │ │ @ instruction: 0xf1bc4000 │ │ │ │ - ble 0xff8f383c │ │ │ │ + ble 0xff8f3794 │ │ │ │ @ instruction: 0xf0044134 │ │ │ │ - bl 0x130448 │ │ │ │ + bl 0x1303a0 │ │ │ │ sbcslt r0, r2, #100, 4 @ 0x40000006 │ │ │ │ strtmi lr, [r8], -r2, ror #15 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 7, cr15, [r4, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460f461d │ │ │ │ @ instruction: 0x46044616 │ │ │ │ @ instruction: 0xf7f2b26d │ │ │ │ - b 0x1caf2a0 │ │ │ │ + b 0x1caf1f8 │ │ │ │ @ instruction: 0xf1a70805 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ adcmi lr, fp, r6, lsl r0 │ │ │ │ @ instruction: 0xf04f2d0f │ │ │ │ svclt 0x00d80200 │ │ │ │ sbclt fp, r1, #-1610612727 @ 0xa0000009 │ │ │ │ svccc 0x0002f83e │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf85745b4 │ │ │ │ - b 0x973d6c │ │ │ │ - b 0x1308b0 │ │ │ │ - b 0x11704b4 │ │ │ │ + b 0x973cc4 │ │ │ │ + b 0x130808 │ │ │ │ + b 0x117040c │ │ │ │ @ instruction: 0xf8ae0302 │ │ │ │ andsle r3, r2, r0 │ │ │ │ svceq 0x000ff115 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ @ instruction: 0xf9bcdbe7 │ │ │ │ stccs 0, cr3, [r0, #-0] │ │ │ │ - blx 0x11a6844 │ │ │ │ + blx 0x11a679c │ │ │ │ @ instruction: 0xf003f308 │ │ │ │ - bl 0x1304dc │ │ │ │ + bl 0x130434 │ │ │ │ addslt r0, r2, #805306374 @ 0x30000006 │ │ │ │ @ instruction: 0x4620e7db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 7, cr15, [sl, #-968] @ 0xfffffc38 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ stc2l 7, cr15, [r2, #-968] @ 0xfffffc38 │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1041f26 │ │ │ │ @ instruction: 0xf113020c │ │ │ │ @ instruction: 0xf1060f1f │ │ │ │ svclt 0x00b80604 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldmdavs r4!, {r1, r3, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0x0c03ea6f │ │ │ │ - blle 0x77a930 │ │ │ │ + blle 0x77a888 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svchi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ - b 0xfe3c0814 │ │ │ │ + b 0xfe3c076c │ │ │ │ @ instruction: 0xf8570408 │ │ │ │ - b 0x1dfe4c │ │ │ │ - b 0xfe1b0d88 │ │ │ │ + b 0x1dfda4 │ │ │ │ + b 0xfe1b0ce0 │ │ │ │ andvs r0, ip, r8, lsl #8 │ │ │ │ @ instruction: 0x4628d1db │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [sl], {242} @ 0xf2 │ │ │ │ vst1.16 {d15-d16}, [ip], r4 │ │ │ │ stceq 0, cr15, [r1], {4} │ │ │ │ @ instruction: 0x0c64eb0c │ │ │ │ @@ -163488,21 +163446,21 @@ │ │ │ │ pkhbtmi r4, r0, r5, lsl #12 │ │ │ │ ldc2l 7, cr15, [sl], #968 @ 0x3c8 │ │ │ │ stc2 10, cr15, [r7], {79} @ 0x4f @ │ │ │ │ mcrne 6, 3, r4, cr10, cr1, {1} │ │ │ │ strcs r3, [r0, #-1552] @ 0xfffff9f0 │ │ │ │ streq lr, [ip, -pc, ror #20] │ │ │ │ @ instruction: 0xf11c3201 │ │ │ │ - blle 0xa739cc │ │ │ │ + blle 0xa73924 │ │ │ │ @ instruction: 0xf1bc7813 │ │ │ │ - blle 0xab39b4 │ │ │ │ + blle 0xab390c │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1a6e80 │ │ │ │ - blcs 0xac9f0 │ │ │ │ - blx 0x189fc3c │ │ │ │ + blx 0x1a6dd8 │ │ │ │ + blcs 0xac948 │ │ │ │ + blx 0x189fb94 │ │ │ │ @ instruction: 0xf000fe83 │ │ │ │ movwcs r0, #1025 @ 0x401 │ │ │ │ @ instruction: 0xf000d904 │ │ │ │ @ instruction: 0xf04f0401 │ │ │ │ @ instruction: 0x46230eff │ │ │ │ @ instruction: 0xf881b10c │ │ │ │ mrscc lr, (UNDEF: 1) │ │ │ │ @@ -163511,68 +163469,68 @@ │ │ │ │ @ instruction: 0xb115d1dc │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [r0], {242} @ 0xf2 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ - blx 0x9a9da8 │ │ │ │ + blx 0x9a9d00 │ │ │ │ @ instruction: 0xf000f907 │ │ │ │ @ instruction: 0xf0090401 │ │ │ │ movwcs r0, #3585 @ 0xe01 │ │ │ │ vnmlseq.f64 d30, d9, d14 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ - blcs 0xe9d90 │ │ │ │ + blcs 0xe9ce8 │ │ │ │ @ instruction: 0xf000d1d5 │ │ │ │ ldrmi r0, [lr], r1, lsl #8 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2 7, cr15, [r0], #968 @ 0x3c8 │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ stceq 1, cr15, [r2], {164} @ 0xa4 │ │ │ │ @ instruction: 0xf24a1eb1 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ - b 0x1c78e60 │ │ │ │ + b 0x1c78db8 │ │ │ │ eor r0, r7, lr, lsl #16 │ │ │ │ @ instruction: 0xf1be880b │ │ │ │ - blle 0xb73a6c │ │ │ │ + blle 0xb739c4 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1a6f40 │ │ │ │ + blx 0x1a6e98 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x003c3f80 │ │ │ │ @ instruction: 0xf983fa1f │ │ │ │ - beq 0xebfc0 │ │ │ │ + beq 0xebf18 │ │ │ │ @ instruction: 0xf000d303 │ │ │ │ @ instruction: 0xf64f0a01 │ │ │ │ sbclt r7, r2, #4177920 @ 0x3fc000 │ │ │ │ svccc 0x0002f83c │ │ │ │ streq lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf857428e │ │ │ │ - b 0x977f6c │ │ │ │ - b 0x2f0ab0 │ │ │ │ - b 0x11706b4 │ │ │ │ + b 0x977ec4 │ │ │ │ + b 0x2f0a08 │ │ │ │ + b 0x117060c │ │ │ │ @ instruction: 0xf8ac0302 │ │ │ │ andsle r3, r7, r0 │ │ │ │ @ instruction: 0xf11e3102 │ │ │ │ - ble 0xff573afc │ │ │ │ - beq 0xebffc │ │ │ │ + ble 0xff573a54 │ │ │ │ + beq 0xebf54 │ │ │ │ ubfx r4, r1, #13, #5 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ - beq 0xec008 │ │ │ │ + beq 0xebf60 │ │ │ │ andeq pc, r1, #3 │ │ │ │ subseq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf982fa1f │ │ │ │ - blcs 0xe9e40 │ │ │ │ + blcs 0xe9d98 │ │ │ │ @ instruction: 0x469ad1d3 │ │ │ │ bfi r4, r9, #13, #8 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ svclt 0x0000bc03 │ │ │ │ @@ -163580,44 +163538,44 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460d461f │ │ │ │ @ instruction: 0x46064614 │ │ │ │ ldc2 7, cr15, [sl], #-968 @ 0xfffffc38 │ │ │ │ svcne 0x0029b27b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - b 0x1c7932c │ │ │ │ + b 0x1c79284 │ │ │ │ @ instruction: 0xf10e0803 │ │ │ │ @ instruction: 0xf1130e04 │ │ │ │ - blle 0xb73bb8 │ │ │ │ + blle 0xb73b10 │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xb7ab40 │ │ │ │ + blle 0xb7aa98 │ │ │ │ @ instruction: 0xdc322b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf903fa2c │ │ │ │ eorsle r4, r0, ip, asr #10 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xaff58 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xafeb0 @ │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ vbic.i32 q10, #8519680 @ 0x00820000 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ @ instruction: 0xf851903c │ │ │ │ - b 0xfe1e3b80 │ │ │ │ - b 0x1b0fa4 │ │ │ │ - b 0xfe1b0f9c │ │ │ │ + b 0xfe1e3ad8 │ │ │ │ + b 0x1b0efc │ │ │ │ + b 0xfe1b0ef4 │ │ │ │ andvs r0, ip, ip, lsl #8 │ │ │ │ @ instruction: 0xb115d1d7 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xfee6df58 │ │ │ │ + bllt 0xfee6deb0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrb r4, [pc, r4, ror #12] │ │ │ │ vst1.8 {d15-d16}, [r8 :128], r4 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ ldrbeq lr, [r4], #-2825 @ 0xfffff4f7 │ │ │ │ ssatmi lr, #5, r6, asr #15 │ │ │ │ @@ -163627,28 +163585,28 @@ │ │ │ │ svclt 0x0000e7ce │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ pkhbtmi r4, r1, r5, lsl #12 │ │ │ │ - blx 0xff6edfa2 │ │ │ │ + blx 0xff6edefa │ │ │ │ vminnm.f32 s30, s14, s30 │ │ │ │ @ instruction: 0xf1054631 │ │ │ │ @ instruction: 0x27003cff │ │ │ │ ldreq pc, [r0, #-262] @ 0xfffffefa │ │ │ │ streq lr, [lr], -pc, ror #20 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0007f11e │ │ │ │ @ instruction: 0xf99cdb2d │ │ │ │ @ instruction: 0xf1be3000 │ │ │ │ - blle 0xbf3c00 │ │ │ │ + blle 0xbf3b58 │ │ │ │ svceq 0x0007f1be │ │ │ │ - blx 0x1a70dc │ │ │ │ - blx 0x14ac844 │ │ │ │ + blx 0x1a7034 │ │ │ │ + blx 0x14ac79c │ │ │ │ strbmi pc, [r2, #-2178] @ 0xfffff77e @ │ │ │ │ sbcslt fp, r2, #2, 30 │ │ │ │ @ instruction: 0xf0002300 │ │ │ │ andle r0, r7, r1, lsl #8 │ │ │ │ @ instruction: 0xf00043da │ │ │ │ ldrmi r0, [ip], -r1, lsl #6 │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ @@ -163664,217 +163622,217 @@ │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ andcs fp, r0, #87040 @ 0x15400 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ @ instruction: 0xe7e74613 │ │ │ │ @ instruction: 0xf806fa43 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ andeq pc, r1, #8 │ │ │ │ - bl 0x138c6c │ │ │ │ + bl 0x138bc4 │ │ │ │ sbcslt r0, r2, #104, 4 @ 0x80000006 │ │ │ │ - blcs 0xe9fe4 │ │ │ │ + blcs 0xe9f3c │ │ │ │ @ instruction: 0x461ad1d2 │ │ │ │ streq pc, [r1], #-0 │ │ │ │ svclt 0x0000e7d6 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460f461c │ │ │ │ @ instruction: 0x46054616 │ │ │ │ @ instruction: 0xf7f2b264 │ │ │ │ @ instruction: 0xf04ffb75 │ │ │ │ @ instruction: 0xf1a70900 │ │ │ │ @ instruction: 0xf1a60e02 │ │ │ │ @ instruction: 0xf24a0c02 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0x360e0733 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stccs 0, cr14, [pc], {38} @ 0x26 │ │ │ │ - blx 0x1a71a4 │ │ │ │ + blx 0x1a70fc │ │ │ │ andlt pc, sl, #4, 2 │ │ │ │ svclt 0x00044291 │ │ │ │ movwcs fp, #649 @ 0x289 │ │ │ │ bicsmi sp, fp, #6 │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ addslt r4, r9, #0, 6 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ - blx 0xfe0eea5c │ │ │ │ + blx 0xfe0ee9b4 │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ svccs 0x0002f83e │ │ │ │ stmdbeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf8574566 │ │ │ │ - b 0x93c1e0 │ │ │ │ - b 0xf0908 │ │ │ │ - b 0x113050c │ │ │ │ + b 0x93c138 │ │ │ │ + b 0xf0860 │ │ │ │ + b 0x1130464 │ │ │ │ @ instruction: 0xf8ae0201 │ │ │ │ andsle r2, r8, r0 │ │ │ │ svceq 0x000ff114 │ │ │ │ stceq 1, cr15, [r2], {12} │ │ │ │ @ instruction: 0x2100bfbc │ │ │ │ - blle 0xff901944 │ │ │ │ + blle 0xff90189c │ │ │ │ @ instruction: 0x3000f9bc │ │ │ │ - ble 0xff3bb120 │ │ │ │ + ble 0xff3bb078 │ │ │ │ vpmax.s8 , q4, │ │ │ │ @ instruction: 0xf0022300 │ │ │ │ - bl 0xf0530 │ │ │ │ + bl 0xf0488 │ │ │ │ addlt r0, r9, #-2147483624 @ 0x80000018 │ │ │ │ @ instruction: 0x4619e7d4 │ │ │ │ bicle r2, sl, r0, lsl #22 │ │ │ │ @ instruction: 0xf1b9e7d0 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xff66e118 │ │ │ │ + blt 0xff66e070 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461f │ │ │ │ @ instruction: 0x46054614 │ │ │ │ - blx 0x46e136 │ │ │ │ + blx 0x46e08e │ │ │ │ svcne 0x0031b27b │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf1132600 │ │ │ │ @ instruction: 0xf10e0f1f │ │ │ │ svclt 0x00bc0e04 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0x601b24 │ │ │ │ + blle 0x601a7c │ │ │ │ ldrdmi pc, [r0], -lr │ │ │ │ - blle 0xc3ad9c │ │ │ │ + blle 0xc3acf4 │ │ │ │ @ instruction: 0xdc362b1f │ │ │ │ stc2 10, cr15, [r3], {4} @ │ │ │ │ @ instruction: 0xf803fa4c │ │ │ │ svclt 0x00084544 │ │ │ │ andle r2, r7, r0, lsl #8 │ │ │ │ @ instruction: 0x0c04ea6f │ │ │ │ streq pc, [r1], #-0 │ │ │ │ vldmiavc ip, {s29-s107} │ │ │ │ stcmi 1, cr15, [r0], {204} @ 0xcc │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ svchi 0x0004f851 │ │ │ │ vbic.i32 d20, #33792 @ 0x00008400 │ │ │ │ @ instruction: 0xf004100f │ │ │ │ - b 0xfe2b19d8 │ │ │ │ + b 0xfe2b1930 │ │ │ │ @ instruction: 0xf857040c │ │ │ │ ldrbmi ip, [r2, #-57]! @ 0xffffffc7 │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r8], #-2692 @ 0xfffff57c │ │ │ │ bicle r6, ip, ip │ │ │ │ movwcs fp, #4374 @ 0x1116 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f243f8 │ │ │ │ - b 0x1c9ec00 │ │ │ │ - blx 0x11b220c │ │ │ │ + b 0x1c9eb58 │ │ │ │ + blx 0x11b2164 │ │ │ │ strcs pc, [r0], #-2056 @ 0xfffff7f8 │ │ │ │ stceq 0, cr15, [r1], {8} │ │ │ │ @ instruction: 0x0c68eb0c │ │ │ │ ssatmi lr, #5, r8, asr #15 │ │ │ │ bicle r2, sp, r0, lsl #24 │ │ │ │ svclt 0x0000e7d4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1a44 │ │ │ │ + blcs 0x2c199c │ │ │ │ @ instruction: 0x461cd074 │ │ │ │ ldmdale r6!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0xfea6e204 │ │ │ │ + blx 0xfea6e15c │ │ │ │ eorseq pc, r8, #4, 2 │ │ │ │ - ldclcc 0, cr15, [pc], #316 @ 0xb0380 │ │ │ │ + ldclcc 0, cr15, [pc], #316 @ 0xb02d8 │ │ │ │ smlawteq r0, r2, r1, pc @ │ │ │ │ tstpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ - bcc 0x12c38c │ │ │ │ + bcc 0x12c2e4 │ │ │ │ @ instruction: 0xf101fa0c │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ @ instruction: 0xf802fa2c │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d28 │ │ │ │ stmdaeq r1, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ - blx 0x340ee2 │ │ │ │ - blx 0x36caba │ │ │ │ + blx 0x340e3a │ │ │ │ + blx 0x36ca12 │ │ │ │ rscmi r2, r1, ip, lsl #24 │ │ │ │ - blhi 0x36f140 │ │ │ │ + blhi 0x36f098 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ stmiaeq r9, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ - b 0xfe181620 │ │ │ │ + b 0xfe181578 │ │ │ │ andsmi r0, r3, r9, lsl #6 │ │ │ │ ldrdhi pc, [r4], -r8 │ │ │ │ movweq lr, #43523 @ 0xaa03 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ stmdavs fp!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - b 0x100430 │ │ │ │ - b 0xf0700 │ │ │ │ + b 0x100388 │ │ │ │ + b 0xf0658 │ │ │ │ @ instruction: 0xf1a40108 │ │ │ │ subsmi r0, r9, r0, lsr #16 │ │ │ │ ldmib r7, {r0, r3, r5, r6, sp, lr}^ │ │ │ │ @ instruction: 0xf85e3102 │ │ │ │ - blx 0x10c3a4 │ │ │ │ + blx 0x10c2fc │ │ │ │ rscmi pc, r3, r9, lsl #18 │ │ │ │ @ instruction: 0xf808fa21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - bl 0x440678 │ │ │ │ - b 0x11715f8 │ │ │ │ + bl 0x4405d0 │ │ │ │ + b 0x1171550 │ │ │ │ stmdavs r0!, {r3, r8, r9}^ │ │ │ │ rsbmi r6, r3, ip, lsr #17 │ │ │ │ stmiavs sl!, {r0, r1, r4, lr}^ │ │ │ │ rsbmi r4, r3, fp, lsr r0 │ │ │ │ - b 0xfe1085b8 │ │ │ │ - b 0x170f18 │ │ │ │ + b 0xfe108510 │ │ │ │ + b 0x170e70 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f24ff8 │ │ │ │ @ instruction: 0xf644b9ed │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vshr.s64 q11, q10, #64 │ │ │ │ - blmi 0x1303ec │ │ │ │ + vaddl.s8 q11, d0, d20 │ │ │ │ + blmi 0x130344 │ │ │ │ eorseq pc, r6, #64, 12 @ 0x4000000 │ │ │ │ - cdp2 1, 14, cr15, cr12, cr1, {6} │ │ │ │ - ldrshteq r9, [r3], -r8 │ │ │ │ + cdp2 1, 14, cr15, cr8, cr1, {6} │ │ │ │ + eorseq r9, r3, r8, lsr #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1b6c │ │ │ │ + blcs 0x4c1ac4 │ │ │ │ addhi pc, fp, r0 │ │ │ │ - blcs 0x481bcc │ │ │ │ + blcs 0x481b24 │ │ │ │ addhi pc, ip, r0, lsl #4 │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ - blx 0x4ee330 │ │ │ │ + blx 0x4ee288 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 2, cr15, cr0, cr12, {6} │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ @ instruction: 0xf10cfa22 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ - blx 0x940ff8 │ │ │ │ + blx 0x940f50 │ │ │ │ ldmdavs fp!, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ vmlsmi.f32 s28, s4, s30 │ │ │ │ @ instruction: 0x4c01ea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ vnmlami.f32 s28, s2, s28 │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ @@ -163884,250 +163842,250 @@ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ vmlsmi.f32 s28, s28, s30 │ │ │ │ vnmlami.f32 s28, s24, s28 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c01eb1c │ │ │ │ smlawteq r0, r4, r1, pc @ │ │ │ │ vmlseq.f64 d14, d14, d2 │ │ │ │ - blx 0x18a4c4 │ │ │ │ + blx 0x18a41c │ │ │ │ rscmi pc, r2, r1, lsl #2 │ │ │ │ @ instruction: 0xf1a4430a │ │ │ │ - blx 0x970868 │ │ │ │ + blx 0x9707c0 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ - biccs pc, r0, sl, asr #4 │ │ │ │ + mvnsne pc, sl, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - bl 0x100784 │ │ │ │ + bl 0x1006dc │ │ │ │ @ instruction: 0xf85109c8 │ │ │ │ @ instruction: 0xf8d9a038 │ │ │ │ @ instruction: 0xf8d58004 │ │ │ │ - b 0xfe154408 │ │ │ │ - b 0x130c30 │ │ │ │ - b 0x130c40 │ │ │ │ - b 0xfe130c3c │ │ │ │ + b 0xfe154360 │ │ │ │ + b 0x130b88 │ │ │ │ + b 0x130b98 │ │ │ │ + b 0xfe130b94 │ │ │ │ eorvs r0, sl, r9, lsl #4 │ │ │ │ @ instruction: 0xf1c4686a │ │ │ │ subsmi r0, r3, r0, lsr #18 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10711 @ 0x29d7 │ │ │ │ strbeq lr, [r0, r1, lsl #22] │ │ │ │ @ instruction: 0xf909fa03 │ │ │ │ - blx 0x9807c8 │ │ │ │ - b 0x116e464 │ │ │ │ + blx 0x980720 │ │ │ │ + b 0x116e3bc │ │ │ │ rscmi r0, r3, r9, lsl #4 │ │ │ │ eorsmi pc, r0, r1, asr r8 @ │ │ │ │ - b 0x114a6f0 │ │ │ │ + b 0x114a648 │ │ │ │ ldmdavs r9!, {r3, r9}^ │ │ │ │ - b 0x140560 │ │ │ │ + b 0x1404b8 │ │ │ │ eormi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, asr #32 │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ movweq lr, #59907 @ 0xea03 │ │ │ │ subsmi r4, r3, fp │ │ │ │ ldrtmi r6, [r0], -fp, ror #1 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmdblt r2, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvc pc, r4, r4, asr #12 │ │ │ │ + eorsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c10237 │ │ │ │ - svclt 0x0000fe41 │ │ │ │ - eorseq r9, r3, ip, lsl #26 │ │ │ │ + svclt 0x0000fe3d │ │ │ │ + eorseq r9, r3, ip, lsr ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c1cc4 │ │ │ │ + blcs 0x8c1c1c │ │ │ │ ldrmi sp, [ip], -ip, rrx │ │ │ │ stmdale lr!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf966f7f2 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stceq 1, cr15, [r0], #-16 │ │ │ │ ldrdcc lr, [r0, -r7] │ │ │ │ - beq 0xecbe0 │ │ │ │ + beq 0xecb38 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vseleq.f32 s30, s24, s17 │ │ │ │ - blx 0x36ecfc │ │ │ │ + blx 0x36ec54 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ vmlseq.f32 s28, s20, s28 │ │ │ │ tstmi r3, #227 @ 0xe3 │ │ │ │ eoreq pc, r0, #164, 2 @ 0x29 │ │ │ │ stc2 10, cr15, [ip], {40} @ 0x28 @ │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ vcge.s8 d20, d10, d3 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ - blx 0xab0dd0 │ │ │ │ - b 0x146e518 │ │ │ │ - bl 0x133d2c │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ + blx 0xab0d28 │ │ │ │ + b 0x146e470 │ │ │ │ + bl 0x133c84 │ │ │ │ rscmi r0, r1, r9, asr #17 │ │ │ │ @ instruction: 0xf85244f4 │ │ │ │ @ instruction: 0xf8d5a039 │ │ │ │ @ instruction: 0xf8d89000 │ │ │ │ - b 0xfe190530 │ │ │ │ - b 0x171148 │ │ │ │ - b 0x171160 │ │ │ │ - b 0xfe171154 │ │ │ │ + b 0xfe190488 │ │ │ │ + b 0x1710a0 │ │ │ │ + b 0x1710b8 │ │ │ │ + b 0xfe1710ac │ │ │ │ eorvs r0, fp, r9, lsl #6 │ │ │ │ @ instruction: 0xf1c4686b │ │ │ │ subsmi r0, r9, r0, lsr #18 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ tsteq r8, r1, lsl #20 │ │ │ │ stmdaeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, r9, r9, asr r0 │ │ │ │ ldrdcc lr, [r2, -r7] │ │ │ │ strbeq lr, [r0, r2, lsl #22] │ │ │ │ @ instruction: 0xf909fa01 │ │ │ │ - blx 0x9008e4 │ │ │ │ - b 0x11ae57c │ │ │ │ + blx 0x90083c │ │ │ │ + b 0x11ae4d4 │ │ │ │ rscmi r0, r1, r9, lsl #6 │ │ │ │ eorsmi pc, r0, r2, asr r8 @ │ │ │ │ - b 0x118a810 │ │ │ │ + b 0x118a768 │ │ │ │ ldmdavs r8!, {r3, r8, r9}^ │ │ │ │ - b 0x1806bc │ │ │ │ + b 0x180614 │ │ │ │ eormi r0, r3, lr, lsl #6 │ │ │ │ stmiavs sl!, {r0, r1, r4, r6, lr}^ │ │ │ │ - b 0xfe108828 │ │ │ │ - b 0x171188 │ │ │ │ + b 0xfe108780 │ │ │ │ + b 0x1710e0 │ │ │ │ andmi r0, r3, ip, lsl #6 │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f247f0 │ │ │ │ @ instruction: 0xf644b8b5 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ - blmi 0x13065c │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ + blmi 0x1305b4 │ │ │ │ eorseq pc, r8, #64, 12 @ 0x4000000 │ │ │ │ - ldc2 1, cr15, [r4, #772]! @ 0x304 │ │ │ │ - eorseq r9, r3, r0, lsr #26 │ │ │ │ + ldc2 1, cr15, [r0, #772]! @ 0x304 │ │ │ │ + eorseq r9, r3, r0, asr ip │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blcs 0x2c1de0 │ │ │ │ + blcs 0x2c1d38 │ │ │ │ @ instruction: 0x461cd071 │ │ │ │ ldmdale r3!, {r0, r1, r2, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xf8daf7f2 │ │ │ │ teqpeq r8, #4, 2 @ p-variant is OBSOLETE │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ eoreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stceq 1, cr15, [r0], #-656 @ 0xfffffd70 │ │ │ │ @ instruction: 0xf980fa5f │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ @ instruction: 0xf1044313 │ │ │ │ vmov.i32 d16, #34816 @ 0x00008800 │ │ │ │ - blx 0x8f8640 │ │ │ │ + blx 0x8f8598 │ │ │ │ @ instruction: 0xf04ff202 │ │ │ │ tstmi r3, #1073741824 @ 0x40000000 │ │ │ │ eorsge pc, r9, lr, asr r8 @ │ │ │ │ @ instruction: 0xf00340a3 │ │ │ │ ldmib r8, {r0, r1, r2, r3, r4, r5, r6, r7, r9}^ │ │ │ │ - blx 0x20521c │ │ │ │ + blx 0x205174 │ │ │ │ adcmi pc, r3, ip, lsl #24 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stceq 1, cr15, [r0], #-784 @ 0xfffffcf0 │ │ │ │ - blx 0x1eee42 │ │ │ │ + blx 0x1eed9a │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ strbeq lr, [r9, #2830] @ 0xb0e │ │ │ │ ldrdls pc, [r0], -r6 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ stc2 11, cr15, [r2], {1} @ │ │ │ │ smlatbcs r1, r2, fp, pc @ │ │ │ │ andeq lr, r9, #569344 @ 0x8b000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ - b 0x14a804 │ │ │ │ + b 0x14a75c │ │ │ │ strbtmi r0, [r1], #-522 @ 0xfffffdf6 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ ldmdavs r2!, {r1, r4, r5, sp, lr}^ │ │ │ │ stmdbeq r0!, {r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, fp, lsr #32 │ │ │ │ @ instruction: 0xf1c46073 │ │ │ │ ldmib r8, {r5, r9}^ │ │ │ │ - blx 0x20527c │ │ │ │ + blx 0x2051d4 │ │ │ │ adcmi pc, r3, r9, lsl #18 │ │ │ │ vpmax.s8 d15, d2, d21 │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ - blx 0x2012d0 │ │ │ │ - bl 0x46ce98 │ │ │ │ + blx 0x201228 │ │ │ │ + bl 0x46cdf0 │ │ │ │ @ instruction: 0xf85e04c0 │ │ │ │ stmdavs r0!, {r4, r5, ip, lr}^ │ │ │ │ strhtmi r6, [r2], #-132 @ 0xffffff7c │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ rsbmi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ svcmi 0x00f8e8bd │ │ │ │ stmdalt r4!, {r1, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rscsvs pc, r4, r4, asr #12 │ │ │ │ + eorvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c10239 │ │ │ │ - svclt 0x0000fd23 │ │ │ │ - eorseq r9, r3, r4, lsr sp │ │ │ │ + svclt 0x0000fd1f │ │ │ │ + eorseq r9, r3, r4, ror #24 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x4c1f04 │ │ │ │ + blcs 0x4c1e5c │ │ │ │ addhi pc, sl, r0 │ │ │ │ - blcs 0x481f60 │ │ │ │ + blcs 0x481eb8 │ │ │ │ addhi pc, fp, r0, lsl #4 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xf846f7f2 │ │ │ │ ldceq 1, cr15, [r0], #-16 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, #204, 2 @ 0x33 │ │ │ │ - blx 0x1878b0c │ │ │ │ - blx 0x16e910 │ │ │ │ + blx 0x1878a64 │ │ │ │ + blx 0x16e868 │ │ │ │ vsubw.u8 , q0, d3 │ │ │ │ - blx 0x938754 │ │ │ │ - b 0x13ef74c │ │ │ │ + blx 0x9386ac │ │ │ │ + b 0x13ef6a4 │ │ │ │ @ instruction: 0xf1040c03 │ │ │ │ - blx 0x931364 │ │ │ │ - b 0x13ed334 │ │ │ │ + blx 0x9312bc │ │ │ │ + b 0x13ed28c │ │ │ │ ldmib r6, {r0, r1, sl, fp}^ │ │ │ │ - blx 0x3b9330 │ │ │ │ - blx 0x8af744 │ │ │ │ - b 0x14b0168 │ │ │ │ - bl 0x7c376c │ │ │ │ - blx 0x173778 │ │ │ │ + blx 0x3b9288 │ │ │ │ + blx 0x8af69c │ │ │ │ + b 0x14b00c0 │ │ │ │ + bl 0x7c36c4 │ │ │ │ + blx 0x1736d0 │ │ │ │ @ instruction: 0xf141f304 │ │ │ │ streq r0, [r9], #-256 @ 0xffffff00 │ │ │ │ tstmi ip, r1, asr #20 │ │ │ │ @ instruction: 0x4c0cea4f │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - b 0x10f1780 │ │ │ │ - b 0x1480bd0 │ │ │ │ - bl 0x7c3794 │ │ │ │ + b 0x10f16d8 │ │ │ │ + b 0x1480b28 │ │ │ │ + bl 0x7c36ec │ │ │ │ @ instruction: 0xf1a40c0e │ │ │ │ @ instruction: 0xf1410e20 │ │ │ │ - blx 0x130b70 │ │ │ │ - b 0x11affac │ │ │ │ + blx 0x130ac8 │ │ │ │ + b 0x11aff04 │ │ │ │ @ instruction: 0xf1c4030e │ │ │ │ - blx 0x933ffc │ │ │ │ - b 0x11affb8 │ │ │ │ + blx 0x933f54 │ │ │ │ + b 0x11aff10 │ │ │ │ vcgt.s8 d16, d10, d14 │ │ │ │ - vqrdmlah.s d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01ef0 │ │ │ │ adcmi r0, r2, r3, lsr lr │ │ │ │ stmibeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ eorsge pc, r8, lr, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r9 │ │ │ │ ldrdls pc, [r0], -r5 │ │ │ │ andeq lr, r9, #532480 @ 0x82000 │ │ │ │ andeq lr, ip, #8192 @ 0x2000 │ │ │ │ @@ -164138,111 +164096,111 @@ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ movweq lr, #35331 @ 0x8a03 │ │ │ │ stmdaeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ rsbvs r4, fp, r3, asr r0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ eorsvs pc, r0, lr, asr r8 @ │ │ │ │ @ instruction: 0xf909fa02 │ │ │ │ - blx 0x940a60 │ │ │ │ - b 0x11ae7f8 │ │ │ │ + blx 0x9409b8 │ │ │ │ + b 0x11ae750 │ │ │ │ adcmi r0, r2, r9, lsl #6 │ │ │ │ strbeq lr, [r0], #2830 @ 0xb0e │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stmiavs ip!, {r5, r6, fp, sp, lr} │ │ │ │ - b 0x140974 │ │ │ │ + b 0x1408cc │ │ │ │ eorsmi r0, r2, ip, lsl #4 │ │ │ │ adcvs r4, sl, r2, rrx │ │ │ │ subsmi r6, r3, sl, ror #17 │ │ │ │ andmi r4, r3, fp │ │ │ │ rscvs r4, fp, r3, asr r0 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @ instruction: 0xf644bf79 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ - blmi 0x1308d4 │ │ │ │ + vmvn.i32 d22, #4 @ 0x00000004 │ │ │ │ + blmi 0x13082c │ │ │ │ eorseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - ldc2l 1, cr15, [r8], #-772 @ 0xfffffcfc │ │ │ │ - eorseq r9, r3, r8, asr #26 │ │ │ │ + ldc2l 1, cr15, [r4], #-772 @ 0xfffffcfc │ │ │ │ + eorseq r9, r3, r8, ror ip │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blcs 0x8c2058 │ │ │ │ + blcs 0x8c1fb0 │ │ │ │ ldrmi sp, [ip], -r1, rrx │ │ │ │ stmdale r3!, {r0, r1, r2, r3, r4, r8, r9, fp, sp}^ │ │ │ │ ldrmi r4, [r0], lr, lsl #12 │ │ │ │ @ instruction: 0xff9ef7f1 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ msreq CPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a44262 │ │ │ │ - blx 0x1871cdc │ │ │ │ - blx 0x1b0260 │ │ │ │ + blx 0x1871c34 │ │ │ │ + blx 0x1b01b8 │ │ │ │ vhsub.s8 d31, d10, d2 │ │ │ │ - vqdmulh.s d18, d16, d0[0] │ │ │ │ - blx 0x973938 │ │ │ │ + @ instruction: 0xf2c01cf0 │ │ │ │ + blx 0x973890 │ │ │ │ tstpmi r1, #1073741824 @ p-variant is OBSOLETE @ 0x40000000 │ │ │ │ tstmi r9, #227 @ 0xe3 │ │ │ │ ldrdls pc, [r4], -r6 │ │ │ │ movwcs lr, #2520 @ 0x9d8 │ │ │ │ vaddl.u8 q10, d16, d17 │ │ │ │ - blx 0x1388c0 │ │ │ │ + blx 0x138818 │ │ │ │ adcmi pc, r3, r5, lsl #10 │ │ │ │ @ instruction: 0xf1c4432b │ │ │ │ - blx 0x931d10 │ │ │ │ + blx 0x931c68 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ strbeq lr, [lr, #2828] @ 0xb0c │ │ │ │ @ instruction: 0xf85c40a2 │ │ │ │ - b 0xfe1a8998 │ │ │ │ + b 0xfe1a88f0 │ │ │ │ @ instruction: 0xf8d50309 │ │ │ │ andmi sl, fp, r4 │ │ │ │ - b 0x18a980 │ │ │ │ + b 0x18a8d8 │ │ │ │ rsbmi r0, sl, sl, lsl #6 │ │ │ │ movweq lr, #39555 @ 0x9a83 │ │ │ │ rsbsvs r4, r3, sl │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr4, {5} │ │ │ │ eorsvs r4, r2, sl, rrx │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ movwpl lr, #10712 @ 0x29d8 │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ - blx 0xa00b60 │ │ │ │ - b 0x11ad0e0 │ │ │ │ + blx 0xa00ab8 │ │ │ │ + b 0x11ad038 │ │ │ │ tstmi r3, #939524096 @ 0x38000000 │ │ │ │ vpmax.s8 d15, d4, d5 │ │ │ │ eorspl pc, r0, ip, asr r8 @ │ │ │ │ strbeq lr, [r0], #2828 @ 0xb0c │ │ │ │ strhmi r6, [r2], #-128 @ 0xffffff80 │ │ │ │ andmi r6, sl, r4, ror #16 │ │ │ │ submi r4, r2, sl, lsr #32 │ │ │ │ ldmvs r2!, {r1, r4, r5, r7, sp, lr}^ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ subsmi r4, r3, r3, lsr #32 │ │ │ │ @ instruction: 0x463860f3 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ mrclt 7, 7, APSR_nzcv, cr8, cr1, {7} │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andsvc pc, r4, r4, asr #12 │ │ │ │ + subvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1023b │ │ │ │ - svclt 0x0000fbf7 │ │ │ │ - eorseq r9, r3, ip, asr sp │ │ │ │ + svclt 0x0000fbf3 │ │ │ │ + eorseq r9, r3, ip, lsl #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07b34 │ │ │ │ + bl 0xfec07a8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ cdpcs 15, 1, cr15, cr0, cr1, {1} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r9 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164251,31 +164209,31 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644beb5 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ - blmi 0x130a5c │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + blmi 0x1309b4 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfeded0b2 │ │ │ │ - eorseq r9, r3, r0, ror sp │ │ │ │ + blx 0xfeced00a │ │ │ │ + eorseq r9, r3, r0, lsr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07bb8 │ │ │ │ + bl 0xfec07b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x460d4617 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr15, {6} │ │ │ │ mcrne 15, 5, fp, cr11, cr15, {4} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - sbccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + rscsne pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ sbclt sp, r5, #1769472 @ 0x1b0000 │ │ │ │ andsne pc, ip, r7, lsl r8 @ │ │ │ │ svc 0x0002f833 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ @@ -164284,164 +164242,164 @@ │ │ │ │ tsteq r5, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s10, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ mvnle r8, r9, lsl r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644be73 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ - blmi 0x130ae0 │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + blmi 0x130a38 │ │ │ │ subseq pc, sl, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1d6d136 │ │ │ │ - eorseq r9, r3, r4, lsl #27 │ │ │ │ + blx 0x1c6d08e │ │ │ │ + ldrhteq r9, [r3], -r4 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07c3c │ │ │ │ + bl 0xfec07b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr13, {4} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf937d81c │ │ │ │ - blx 0x1880b18 │ │ │ │ + blx 0x1880a70 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8b78 │ │ │ │ - b 0xfe1eda9c │ │ │ │ - b 0x1b1a90 │ │ │ │ - b 0xfe1b1ac4 │ │ │ │ + blx 0x1e8ad0 │ │ │ │ + b 0xfe1ed9f4 │ │ │ │ + b 0x1b19e8 │ │ │ │ + b 0xfe1b1a1c │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ mrclt 7, 1, APSR_nzcv, cr0, cr1, {7} │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvc pc, r4, r4, asr #12 │ │ │ │ + subsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ - svclt 0x0000fb2f │ │ │ │ - mlaseq r3, r8, sp, r9 │ │ │ │ + svclt 0x0000fb2b │ │ │ │ + eorseq r9, r3, r8, asr #25 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07cc4 │ │ │ │ + bl 0xfec07c1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 14, 0, APSR_nzcv, cr0, cr9, {2} │ │ │ │ svcne 0x0021bf9f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf837d81c │ │ │ │ - blx 0x1880ba0 │ │ │ │ + blx 0x1880af8 │ │ │ │ @ instruction: 0xf851fe80 │ │ │ │ @ instruction: 0xf10c2f04 │ │ │ │ vmull.u8 q8, d0, d1 │ │ │ │ @ instruction: 0xf1bc100f │ │ │ │ @ instruction: 0xf8530f04 │ │ │ │ - blx 0x1e8c00 │ │ │ │ - b 0xfe1edb24 │ │ │ │ - b 0x1b1b18 │ │ │ │ - b 0xfe1b1b4c │ │ │ │ + blx 0x1e8b58 │ │ │ │ + b 0xfe1eda7c │ │ │ │ + b 0x1b1a70 │ │ │ │ + b 0xfe1b1aa4 │ │ │ │ andvs r0, ip, r2, lsl #8 │ │ │ │ strtmi sp, [r8], -r7, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stcllt 7, cr15, [ip, #964]! @ 0x3c4 │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvc pc, r4, r4, asr #12 │ │ │ │ + subsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025a │ │ │ │ - svclt 0x0000faeb │ │ │ │ - eorseq r9, r3, ip, lsr #27 │ │ │ │ + svclt 0x0000fae7 │ │ │ │ + ldrsbteq r9, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ mrc2 7, 0, pc, cr4, cr1, {7} │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #1638400 @ 0x190000 │ │ │ │ mulne r1, r5, r9 │ │ │ │ svc 0x0002f83c │ │ │ │ vabal.u8 , d0, d2 │ │ │ │ @ instruction: 0xf857008f │ │ │ │ adcsmi r2, r1, r2, lsr r0 │ │ │ │ - b 0x10211c │ │ │ │ - b 0xc30f9c │ │ │ │ - b 0x10f43a0 │ │ │ │ + b 0x102074 │ │ │ │ + b 0xc30ef4 │ │ │ │ + b 0x10f42f8 │ │ │ │ @ instruction: 0xf8ac010e │ │ │ │ mvnle r1, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf644bda9 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ - blmi 0x130c74 │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + blmi 0x130bcc │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xfeaed2c8 │ │ │ │ - eorseq r9, r3, r0, asr #27 │ │ │ │ + blx 0xfe9ed220 │ │ │ │ + ldrshteq r9, [r3], -r0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ pkhbtmi r4, r8, lr, lsl #12 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldc2l 7, cr15, [r2, #964] @ 0x3c4 │ │ │ │ svclt 0x009f2e10 │ │ │ │ stceq 1, cr15, [r2], {168} @ 0xa8 │ │ │ │ movweq pc, #57608 @ 0xe108 @ │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ sbclt sp, r2, #24, 16 @ 0x180000 │ │ │ │ @ instruction: 0xf83c7869 │ │ │ │ strcc lr, [r2, #-3842] @ 0xfffff0fe │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscs pc, r2, r7, asr r8 @ │ │ │ │ strbmi r4, [r3, #-177]! @ 0xffffff4f │ │ │ │ tsteq r2, r1, lsl #20 │ │ │ │ vmlaeq.f32 s28, s4, s29 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ andne pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], -fp, ror #3 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 7, cr15, [r8, #-964]! @ 0xfffffc3c │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvc pc, r4, r4, asr #12 │ │ │ │ + subsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ - svclt 0x0000fa67 │ │ │ │ - ldrsbteq r9, [r3], -r4 │ │ │ │ + svclt 0x0000fa63 │ │ │ │ + eorseq r9, r3, r4, lsl #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07e54 │ │ │ │ + bl 0xfec07dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ mrccs 13, 0, APSR_nzcv, cr0, cr1, {4} │ │ │ │ vadd.i8 d29, d10, d18 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x4002f9b2 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcvc 0x0004f85c │ │ │ │ vsubl.u8 , d0, d4 │ │ │ │ @@ -164450,56 +164408,56 @@ │ │ │ │ strbmi r4, [r1, #-124]! @ 0xffffff84 │ │ │ │ streq lr, [lr], #-2564 @ 0xfffff5fc │ │ │ │ streq lr, [r7], #-2692 @ 0xfffff57c │ │ │ │ andmi pc, r0, ip, asr #17 │ │ │ │ strtmi sp, [r8], -sl, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stclt 7, cr15, [r6, #-964]! @ 0xfffffc3c │ │ │ │ - bicvs pc, r8, r4, asr #12 │ │ │ │ + mvnspl pc, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvc pc, r4, r4, asr #12 │ │ │ │ + subsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b02 │ │ │ │ @ instruction: 0xf1c1025b │ │ │ │ - svclt 0x0000fa25 │ │ │ │ - eorseq r9, r3, r8, ror #27 │ │ │ │ + svclt 0x0000fa21 │ │ │ │ + eorseq r9, r3, r8, lsl sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07ed8 │ │ │ │ + bl 0xfec07e30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [lr], -r8, ror #31 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f14617 │ │ │ │ cdpcs 13, 1, cr15, cr0, cr15, {2} │ │ │ │ vadd.i8 d29, d10, d17 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0x463a0333 │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ tstpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - blx 0x1892e54 │ │ │ │ + blx 0x1892dac │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ andcc r7, r4, #4, 30 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eors pc, lr, r3, asr r8 @ │ │ │ │ ldrhtmi r4, [ip], #-4 │ │ │ │ - b 0x1c22a0 │ │ │ │ - b 0xfe1b1d58 │ │ │ │ + b 0x1c21f8 │ │ │ │ + b 0xfe1b1cb0 │ │ │ │ @ instruction: 0xf8cc0407 │ │ │ │ mvnle r4, r0 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f140f8 │ │ │ │ @ instruction: 0xf644bce5 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ - blmi 0x130dfc │ │ │ │ + vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ + blmi 0x130d54 │ │ │ │ subseq pc, fp, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf9e4f1c1 │ │ │ │ - ldrshteq r9, [r3], -ip │ │ │ │ + @ instruction: 0xf9e0f1c1 │ │ │ │ + eorseq r9, r3, ip, lsr #26 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec07f58 │ │ │ │ + bl 0xfec07eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ cdpne 13, 10, cr15, cr2, cr15, {0} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbeq r3, [r3, r2, lsl #4] │ │ │ │ @@ -164515,35 +164473,35 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46984614 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ stc2l 7, cr15, [sl], #964 @ 0x3c4 │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ - blx 0x18745c4 │ │ │ │ + blx 0x187451c │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf8374f04 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - blx 0x9b4ec8 │ │ │ │ - b 0x3efdfc │ │ │ │ - b 0x9f3de4 │ │ │ │ - b 0x13b1de8 │ │ │ │ + blx 0x9b4e20 │ │ │ │ + b 0x3efd54 │ │ │ │ + b 0x9f3d3c │ │ │ │ + b 0x13b1d40 │ │ │ │ @ instruction: 0xf8270c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc7f │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08008 │ │ │ │ + bl 0xfec07f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7f1461f │ │ │ │ @ instruction: 0x4621fcb7 │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ @@ -164564,33 +164522,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0x4605461e │ │ │ │ stc2 7, cr15, [ip], {241} @ 0xf1 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ vhadd.s8 d16, d26, d15 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ svcne 0x00230733 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ stc2 10, cr15, [r0], {95} @ 0x5f @ │ │ │ │ svcmi 0x0004f853 │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf857429a │ │ │ │ - blx 0x9d0f8c │ │ │ │ - b 0x3efeb8 │ │ │ │ - b 0xc33ec4 │ │ │ │ - b 0x13b1ec8 │ │ │ │ + blx 0x9d0ee4 │ │ │ │ + b 0x3efe10 │ │ │ │ + b 0xc33e1c │ │ │ │ + b 0x13b1e20 │ │ │ │ @ instruction: 0xf8210c04 │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ svclt 0x0000bc21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec080c4 │ │ │ │ + bl 0xfec0801c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ mrcne 12, 5, APSR_nzcv, cr11, cr9, {2} │ │ │ │ cdpne 2, 6, cr2, cr9, cr0, {0} │ │ │ │ svc 0x0002f833 │ │ │ │ @@ -164599,54 +164557,54 @@ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ vseleq.f32 s30, s10, s29 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ svclt 0x004807c7 │ │ │ │ andsgt pc, r2, r6, lsl #16 │ │ │ │ vsubl.u8 , d0, d1 │ │ │ │ - bcs 0x2b1144 │ │ │ │ + bcs 0x2b109c │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xffdeeed8 │ │ │ │ + bllt 0xffdeee30 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x4617461d │ │ │ │ strmi r4, [r4], -lr, lsl #12 │ │ │ │ stc2 7, cr15, [r8], #-964 @ 0xfffffc3c │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f1f3a │ │ │ │ cdpne 14, 6, cr0, cr9, cr0, {0} │ │ │ │ svcvc 0x0004f852 │ │ │ │ stmdale r2!, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r1], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c1318 │ │ │ │ - blx 0x873f7c │ │ │ │ - blx 0x18b0194 │ │ │ │ + bl 0x7c1270 │ │ │ │ + blx 0x873ed4 │ │ │ │ + blx 0x18b00ec │ │ │ │ @ instruction: 0xf836f880 │ │ │ │ vaddl.u8 , d0, d30 │ │ │ │ @ instruction: 0xf853100f │ │ │ │ - b 0xa91054 │ │ │ │ - b 0x3b2b98 │ │ │ │ - b 0x1273f9c │ │ │ │ + b 0xa90fac │ │ │ │ + b 0x3b2af0 │ │ │ │ + b 0x1273ef4 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicsle r0, sp, r4, lsl #30 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbbb3 │ │ │ │ strb r0, [r2, r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec081a4 │ │ │ │ + bl 0xfec080fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r6], -r8, ror #31 │ │ │ │ ldrmi r4, [sp], -pc, lsl #12 │ │ │ │ @ instruction: 0xf7f14604 │ │ │ │ @ instruction: 0xf106fbe9 │ │ │ │ vsubl.u8 q8, d0, d14 │ │ │ │ ldrtmi r0, [fp], -pc, asr #2 │ │ │ │ @@ -164660,120 +164618,120 @@ │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10307cf │ │ │ │ svclt 0x00480302 │ │ │ │ stcgt 8, cr15, [r1], {3} │ │ │ │ addmi r0, r2, #8978432 @ 0x890000 │ │ │ │ strtmi sp, [r0], -r8, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xfe0eefc0 │ │ │ │ + bllt 0xfe0eef18 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000e7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x461d4616 │ │ │ │ strmi r4, [r4], -pc, lsl #12 │ │ │ │ - blx 0xfedeefe6 │ │ │ │ + blx 0xfedeef3e │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ cdpne 0, 6, cr0, cr14, cr15, {4} │ │ │ │ svcvc 0x0004f85e │ │ │ │ ldmdale lr, {r0, r1, r2, r3, r4, r5, r8, sl, fp, sp} │ │ │ │ stc2 10, cr15, [r6], {39} @ 0x27 @ │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - bl 0x7c1408 │ │ │ │ - blx 0x87406c │ │ │ │ - blx 0x18b0284 │ │ │ │ + bl 0x7c1360 │ │ │ │ + blx 0x873fc4 │ │ │ │ + blx 0x18b01dc │ │ │ │ stmdahi pc, {r7, fp, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r0, {r2, r8, ip, sp} │ │ │ │ @ instruction: 0xf8534572 │ │ │ │ - b 0xa91144 │ │ │ │ - b 0x3b2c88 │ │ │ │ - b 0x127408c │ │ │ │ + b 0xa9109c │ │ │ │ + b 0x3b2be0 │ │ │ │ + b 0x1273fe4 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ mvnle ip, r2, lsl #24 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f141f0 │ │ │ │ @ instruction: 0xf04fbb3f │ │ │ │ strb r0, [r6, r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - blx 0x1def066 │ │ │ │ + blx 0x1deefbe │ │ │ │ cdpne 3, 10, cr2, cr1, cr0, {0} │ │ │ │ stmdbeq r0!, {r0, r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b52f02 │ │ │ │ - b 0x1474934 │ │ │ │ - blx 0x950440 │ │ │ │ - blx 0x3ed8d0 │ │ │ │ - b 0x116e0e4 │ │ │ │ - blx 0x13b18d4 │ │ │ │ + b 0x147488c │ │ │ │ + blx 0x950398 │ │ │ │ + blx 0x3ed828 │ │ │ │ + b 0x116e03c │ │ │ │ + blx 0x13b182c │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r5], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0000400 │ │ │ │ svclt 0x00a40401 │ │ │ │ - beq 0x20ad21c │ │ │ │ - ble 0x342b7c │ │ │ │ - blx 0xfe16fa64 │ │ │ │ + beq 0x20ad174 │ │ │ │ + ble 0x342ad4 │ │ │ │ + blx 0xfe16f9bc │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed234 │ │ │ │ + beq 0xfe0ed18c │ │ │ │ smlatblt ip, r6, r6, r4 │ │ │ │ andsge pc, r3, r6, lsl #16 │ │ │ │ - b 0x12bdd08 │ │ │ │ + b 0x12bdc60 │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b1348 │ │ │ │ + blcs 0x2b12a0 │ │ │ │ @ instruction: 0xf1b8d1cd │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xffbef0e8 │ │ │ │ + blt 0xffbef040 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4690 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ streq pc, [r2, #-424] @ 0xfffffe58 │ │ │ │ - blx 0x96f10a │ │ │ │ + blx 0x96f062 │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9352000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x14749dc │ │ │ │ - blx 0x9504e8 │ │ │ │ - blx 0x3ed974 │ │ │ │ - b 0x116d58c │ │ │ │ - blx 0x13b1970 │ │ │ │ + b 0x1474934 │ │ │ │ + blx 0x950440 │ │ │ │ + blx 0x3ed8cc │ │ │ │ + b 0x116d4e4 │ │ │ │ + blx 0x13b18c8 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ @ instruction: 0xf0030100 │ │ │ │ svclt 0x00a40101 │ │ │ │ - beq 0x20ad2c4 │ │ │ │ - ble 0x342bc4 │ │ │ │ - blx 0xfe16fb0c │ │ │ │ + beq 0x20ad21c │ │ │ │ + ble 0x342b1c │ │ │ │ + blx 0xfe16fa64 │ │ │ │ @ instruction: 0xf15c3280 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ svclt 0x00bc0e00 │ │ │ │ - beq 0xfe0ed2dc │ │ │ │ + beq 0xfe0ed234 │ │ │ │ smlabblt r9, lr, r6, r4 │ │ │ │ andge pc, r1, r6, lsl #17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ @ instruction: 0x3602089b │ │ │ │ bicle r4, lr, r5, asr #10 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ @@ -164782,45 +164740,45 @@ │ │ │ │ svclt 0x0000ba9b │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ - blx 0xff56f1a8 │ │ │ │ + blx 0xff56f100 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x1480e0c │ │ │ │ - blx 0x990d8c │ │ │ │ - blx 0x470218 │ │ │ │ - b 0x13efa2c │ │ │ │ + b 0x1480d64 │ │ │ │ + blx 0x990ce4 │ │ │ │ + blx 0x470170 │ │ │ │ + b 0x13ef984 │ │ │ │ @ instruction: 0xf1b50c0a │ │ │ │ - blx 0x1433a90 │ │ │ │ + blx 0x14339e8 │ │ │ │ svclt 0x005cf305 │ │ │ │ - blx 0x36fb50 │ │ │ │ + blx 0x36faa8 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr3, {3} @ │ │ │ │ @ instruction: 0xf51cda29 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1730a00 │ │ │ │ svclt 0x00ae33ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d23c │ │ │ │ + beq 0x12d194 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x11212d8 │ │ │ │ + b 0x1121230 │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd320 │ │ │ │ - b 0x434264 │ │ │ │ - b 0x13b4a68 │ │ │ │ + b 0xbbd278 │ │ │ │ + b 0x4341bc │ │ │ │ + b 0x13b49c0 │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r6, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f147f0 │ │ │ │ @@ -164834,34 +164792,34 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4fa73 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ vmax.f32 d17, d10, d30 │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x1488ed0 │ │ │ │ - blx 0xa10e58 │ │ │ │ - blx 0x4702d8 │ │ │ │ - b 0x13efaf0 │ │ │ │ + b 0x1488e28 │ │ │ │ + blx 0xa10db0 │ │ │ │ + blx 0x470230 │ │ │ │ + b 0x13efa48 │ │ │ │ @ instruction: 0xf1b40c0a │ │ │ │ - blx 0x1433b54 │ │ │ │ + blx 0x1433aac │ │ │ │ svclt 0x005cf504 │ │ │ │ - blx 0x36fc14 │ │ │ │ + blx 0x36fb6c │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ svcmi 0x0000f5bc │ │ │ │ mcreq 1, 0, pc, cr0, cr5, {3} @ │ │ │ │ @ instruction: 0xf51cda28 │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf1750a00 │ │ │ │ svclt 0x00ae35ff │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d30c │ │ │ │ + beq 0x12d264 │ │ │ │ cdpmi 4, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -164869,19 +164827,19 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r7, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stmiblt r0!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0x12d34c │ │ │ │ + beq 0x12d2a4 │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec08550 │ │ │ │ + bl 0xfec084a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ @ instruction: 0xf7f1461d │ │ │ │ @ instruction: 0xf04ffa13 │ │ │ │ stccc 14, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ @@ -164899,15 +164857,15 @@ │ │ │ │ svceq 0x0008f1be │ │ │ │ tstlt r1, r5, ror #3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmiblt r6!, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec085b8 │ │ │ │ + bl 0xfec08510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x46054617 │ │ │ │ @ instruction: 0xf7f1461e │ │ │ │ @ instruction: 0x4621f9df │ │ │ │ cdpeq 3, 4, cr15, cr15, cr0, {6} │ │ │ │ @ instruction: 0x20001ebc │ │ │ │ @@ -164932,34 +164890,34 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf9aaf7f1 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - biccs pc, r0, sl, asr #4 │ │ │ │ + mvnsne pc, sl, asr #4 │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrbtmi r1, [r3], -r2, lsr #30 │ │ │ │ svcmi 0x0004f852 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r1, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a1140 │ │ │ │ + blx 0x8a1098 │ │ │ │ @ instruction: 0xf835f48c │ │ │ │ svclt 0x0028c02e │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb146c @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb13c4 @ │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ @ instruction: 0xf000bf28 │ │ │ │ - b 0x13b3880 │ │ │ │ + b 0x13b37d8 │ │ │ │ @ instruction: 0xf8250c04 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ - b 0x1174c8c │ │ │ │ + b 0x1174be4 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, r7, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f143f8 │ │ │ │ @@ -164969,29 +164927,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0x4607461e │ │ │ │ @ instruction: 0xf962f7f1 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ svcne 0x00250e8f │ │ │ │ - sbccs pc, r0, sl, asr #4 │ │ │ │ + rscsne pc, r0, sl, asr #4 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ @ instruction: 0xf8552300 │ │ │ │ - blx 0x18850f0 │ │ │ │ + blx 0x1885048 │ │ │ │ smlabbcc r4, lr, r8, pc @ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r6], {36} @ 0x24 @ │ │ │ │ eorshi pc, r8, r0, asr r8 @ │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8a11d8 │ │ │ │ + blx 0x8a1130 │ │ │ │ @ instruction: 0xf831f48c │ │ │ │ svclt 0x0024cc02 │ │ │ │ stmdbeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - ldrbtvc pc, [pc], #1615 @ 0xb1508 @ │ │ │ │ + ldrbtvc pc, [pc], #1615 @ 0xb1460 @ │ │ │ │ @ instruction: 0x0c08ea2c │ │ │ │ streq lr, [r8], #-2564 @ 0xfffff5fc │ │ │ │ @ instruction: 0x0c04ea4c │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8214295 │ │ │ │ bicsle ip, sl, r2, lsl #24 │ │ │ │ @@ -165007,35 +164965,35 @@ │ │ │ │ @ instruction: 0x460e461c │ │ │ │ @ instruction: 0x46074615 │ │ │ │ @ instruction: 0xf91af7f1 │ │ │ │ cdpne 3, 10, cr2, cr9, cr0, {0} │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9314698 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474de8 │ │ │ │ - blx 0x9508f4 │ │ │ │ - blx 0x3edd80 │ │ │ │ - b 0x116e998 │ │ │ │ - blx 0x13b1d8c │ │ │ │ + b 0x1474d40 │ │ │ │ + blx 0x95084c │ │ │ │ + blx 0x3edcd8 │ │ │ │ + b 0x116e8f0 │ │ │ │ + blx 0x13b1ce4 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ streq pc, [r0, #-380] @ 0xfffffe84 │ │ │ │ streq pc, [r1, #-0] │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x243050 │ │ │ │ + ble 0x242fa8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ smlatblt sp, lr, r6, r4 │ │ │ │ andscs pc, r3, r6, lsl #16 │ │ │ │ - b 0x12be1b4 │ │ │ │ + b 0x12be10c │ │ │ │ vmlal.u8 q8, d0, d14 │ │ │ │ - blcs 0x2b17f4 │ │ │ │ + blcs 0x2b174c │ │ │ │ @ instruction: 0xf1b8d1d1 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt r6, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -165047,32 +165005,32 @@ │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8ccf7f1 │ │ │ │ smlatbeq r2, r8, r1, pc @ │ │ │ │ movteq pc, #62400 @ 0xf3c0 @ │ │ │ │ stmdaeq lr, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9312000 │ │ │ │ @ instruction: 0xf1b42f02 │ │ │ │ - b 0x1474e88 │ │ │ │ - blx 0x950994 │ │ │ │ - blx 0x3ede20 │ │ │ │ - b 0x116ee38 │ │ │ │ - blx 0x13b1e30 │ │ │ │ + b 0x1474de0 │ │ │ │ + blx 0x9508ec │ │ │ │ + blx 0x3edd78 │ │ │ │ + b 0x116ed90 │ │ │ │ + blx 0x13b1d88 │ │ │ │ svclt 0x0058fe0e │ │ │ │ andeq lr, lr, #270336 @ 0x42000 │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ @ instruction: 0x0600f17c │ │ │ │ streq pc, [r1], -r3 │ │ │ │ rscscs fp, pc, #164, 30 @ 0x290 │ │ │ │ - ble 0x243110 │ │ │ │ + ble 0x243068 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbmi fp, [r4, #722]! @ 0x2d2 │ │ │ │ @ instruction: 0x4672bfbc │ │ │ │ @ instruction: 0xb10646b6 │ │ │ │ - b 0x10cd7f4 │ │ │ │ + b 0x10cd74c │ │ │ │ ldmeq fp, {r1, r2, r3} │ │ │ │ strbmi r3, [r1, #-1282] @ 0xfffffafe │ │ │ │ @ instruction: 0xb110d1d3 │ │ │ │ @ instruction: 0xf8c72301 │ │ │ │ ldrtmi r3, [r8], -r0, ror #29 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdalt sl, {r0, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @@ -165080,42 +165038,42 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ @ instruction: 0x4607461d │ │ │ │ @ instruction: 0xf882f7f1 │ │ │ │ strcs r1, [r0], #-3874 @ 0xfffff0de │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c54621 │ │ │ │ @ instruction: 0xf8520920 │ │ │ │ - b 0x14812ac │ │ │ │ - blx 0x99122c │ │ │ │ - blx 0x4706b8 │ │ │ │ - b 0x13ee2cc │ │ │ │ + b 0x1481204 │ │ │ │ + blx 0x991184 │ │ │ │ + blx 0x470610 │ │ │ │ + b 0x13ee224 │ │ │ │ @ instruction: 0xf1b50c03 │ │ │ │ - blx 0x1432330 │ │ │ │ + blx 0x1432288 │ │ │ │ svclt 0x005cfa05 │ │ │ │ vpmax.u8 , , q7 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ movweq pc, #378 @ 0x17a @ │ │ │ │ @ instruction: 0xf1bada27 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed80c │ │ │ │ + beq 0xed764 │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d6d8 │ │ │ │ + beq 0x12d630 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf836b2c3 │ │ │ │ - b 0x1121774 │ │ │ │ + b 0x11216cc │ │ │ │ vaddw.u8 q8, q0, d10 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ - b 0xbbd7bc │ │ │ │ - b 0x434700 │ │ │ │ - b 0x13b4f04 │ │ │ │ + b 0xbbd714 │ │ │ │ + b 0x434658 │ │ │ │ + b 0x13b4e5c │ │ │ │ @ instruction: 0xf8260c0e │ │ │ │ strcc ip, [r1], #-36 @ 0xffffffdc │ │ │ │ bicle r2, r8, r4, lsl #24 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @@ -165129,33 +165087,33 @@ │ │ │ │ ldrmi r4, [r5], -lr, lsl #12 │ │ │ │ pkhbtmi r4, r0, ip, lsl #12 │ │ │ │ @ instruction: 0xf7f12700 │ │ │ │ @ instruction: 0xf1c4f825 │ │ │ │ ldrtmi r0, [r1], -r0, lsr #18 │ │ │ │ orreq pc, pc, #192, 6 │ │ │ │ vmax.f32 d17, d10, d30 │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1050033 │ │ │ │ @ instruction: 0xf856020c │ │ │ │ - b 0x148936c │ │ │ │ - blx 0xa112f4 │ │ │ │ - blx 0x470774 │ │ │ │ - b 0x13eeb8c │ │ │ │ + b 0x14892c4 │ │ │ │ + blx 0xa1124c │ │ │ │ + blx 0x4706cc │ │ │ │ + b 0x13eeae4 │ │ │ │ @ instruction: 0xf1b40c05 │ │ │ │ - blx 0x1432bf0 │ │ │ │ + blx 0x1432b48 │ │ │ │ svclt 0x005cfa04 │ │ │ │ @ instruction: 0xf505fa4e │ │ │ │ @ instruction: 0x0c05ea4c │ │ │ │ svccc 0x0080f5bc │ │ │ │ streq pc, [r0, #-378] @ 0xfffffe86 │ │ │ │ @ instruction: 0xf1bada26 │ │ │ │ svclt 0x00a70f00 │ │ │ │ - beq 0xed8cc │ │ │ │ + beq 0xed824 │ │ │ │ mcr2 10, 4, pc, cr12, cr15, {0} @ │ │ │ │ - beq 0x12d7a4 │ │ │ │ + beq 0x12d6fc │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8b1b2dd │ │ │ │ tstcc r4, r2 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ addsmi r0, r6, #442368 @ 0x6c000 │ │ │ │ eorspl pc, r5, r0, asr r8 @ │ │ │ │ @ instruction: 0x0c05ea2c │ │ │ │ @@ -165163,56 +165121,56 @@ │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ stcgt 8, cr15, [r2], {33} @ 0x21 │ │ │ │ tstlt r7, r9, asr #3 │ │ │ │ @ instruction: 0xf8c82301 │ │ │ │ strbmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0094f7f0 │ │ │ │ - beq 0x12d7e4 │ │ │ │ + beq 0x12d73c │ │ │ │ cdpvc 6, 15, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x0000e7de │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ @ instruction: 0xffc6f7f0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr8, [pc], #-8 @ 0xb1804 │ │ │ │ + ldccs 15, cr8, [pc], #-8 @ 0xb175c │ │ │ │ vstmiavc r8!, {s29-s107} │ │ │ │ @ instruction: 0xf1ced853 │ │ │ │ - blx 0xab3c98 │ │ │ │ + blx 0xab3bf0 │ │ │ │ @ instruction: 0xf1bef20e │ │ │ │ - blx 0xab40a0 │ │ │ │ - blx 0x3ef834 │ │ │ │ - b 0x116fc4c │ │ │ │ + blx 0xab3ff8 │ │ │ │ + blx 0x3ef78c │ │ │ │ + b 0x116fba4 │ │ │ │ @ instruction: 0xf1c40209 │ │ │ │ svclt 0x00580920 │ │ │ │ - blx 0x370164 │ │ │ │ + blx 0x3700bc │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ - b 0x116159c │ │ │ │ - b 0x12b2068 │ │ │ │ + b 0x11614f4 │ │ │ │ + b 0x12b1fc0 │ │ │ │ @ instruction: 0xf1b40809 │ │ │ │ @ instruction: 0xf0020920 │ │ │ │ svclt 0x005c0201 │ │ │ │ @ instruction: 0xf909fa4c │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stc2 10, cr15, [r4], {76} @ 0x4c @ │ │ │ │ andeq lr, r8, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ @ instruction: 0xf17c2a80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e0227f │ │ │ │ @ instruction: 0xf112da08 │ │ │ │ @ instruction: 0xf15c0f80 │ │ │ │ - ble 0x6b487c │ │ │ │ + ble 0x6b47d4 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ strbtmi r2, [r0], r0, lsl #5 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf805d001 │ │ │ │ movwcc r2, #4115 @ 0x1013 │ │ │ │ streq lr, [r8, -r7, asr #20] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ @@ -165233,48 +165191,48 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ @ instruction: 0xff56f7f0 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svchi 0x0002f931 │ │ │ │ - b 0x147c9ec │ │ │ │ + b 0x147c944 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, sl, fp, ip, sp, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ vpmax.s8 d15, d3, d24 │ │ │ │ - beq 0x8edfcc │ │ │ │ + beq 0x8edf24 │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ @ instruction: 0xf909fa0c │ │ │ │ andeq lr, r9, #270336 @ 0x42000 │ │ │ │ stmdbeq r0!, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x13e1674 │ │ │ │ - blx 0x3f0140 │ │ │ │ + blx 0x13e15cc │ │ │ │ + blx 0x3f0098 │ │ │ │ svclt 0x0058f909 │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ stmdaeq r9, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andeq pc, r1, #2 │ │ │ │ - blx 0x13e16a0 │ │ │ │ - b 0x12efd58 │ │ │ │ - blx 0x13b395c │ │ │ │ - bl 0x57094c │ │ │ │ + blx 0x13e15f8 │ │ │ │ + b 0x12efcb0 │ │ │ │ + blx 0x13b38b4 │ │ │ │ + bl 0x5708a4 │ │ │ │ @ instruction: 0xf14c0208 │ │ │ │ - bcs 0xfe0b4944 │ │ │ │ + bcs 0xfe0b489c │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00ebfa2 │ │ │ │ rsbscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x2c34d4 │ │ │ │ + ble 0x2c342c │ │ │ │ svceq 0x0080f112 │ │ │ │ stceq 1, cr15, [r0], {92} @ 0x5c │ │ │ │ @ instruction: 0xf00eda17 │ │ │ │ addcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x10cdb38 │ │ │ │ - b 0x1471994 │ │ │ │ + b 0x10cda90 │ │ │ │ + b 0x14718ec │ │ │ │ @ instruction: 0x36020e9e │ │ │ │ @ instruction: 0xd1b542b9 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr5, {6} │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ sbcslt fp, r2, #2928 @ 0xb70 │ │ │ │ @@ -165286,99 +165244,99 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ mcr2 7, 7, pc, cr6, cr0, {7} @ │ │ │ │ svcne 0x002a2300 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcrne 6, 3, r4, cr5, cr9, {0} │ │ │ │ svcls 0x0004f852 │ │ │ │ - b 0x147cad0 │ │ │ │ + b 0x147ca28 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee0f0 │ │ │ │ + beq 0x8ee048 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x370220 │ │ │ │ + blx 0x370178 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee0c4 │ │ │ │ - blx 0x1461764 │ │ │ │ - b 0x13f0220 │ │ │ │ + beq 0x8ee01c │ │ │ │ + blx 0x14616bc │ │ │ │ + b 0x13f0178 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434a08 │ │ │ │ - b 0x1330230 │ │ │ │ + blx 0x434960 │ │ │ │ + b 0x1330188 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37034c │ │ │ │ + blx 0x3702a4 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @ instruction: 0xf15e4f00 │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ - b 0x11282c4 │ │ │ │ - blx 0x1871e84 │ │ │ │ + b 0x112821c │ │ │ │ + blx 0x1871ddc │ │ │ │ vmull.p8 , d16, d0 │ │ │ │ @ instruction: 0xf858100f │ │ │ │ @ instruction: 0xf836903e │ │ │ │ - b 0x3e9ae8 │ │ │ │ - b 0xc34a84 │ │ │ │ - b 0x1435288 │ │ │ │ + b 0x3e9a40 │ │ │ │ + b 0xc349dc │ │ │ │ + b 0x14351e0 │ │ │ │ @ instruction: 0xf8260c0c │ │ │ │ movwcc ip, #4131 @ 0x1023 │ │ │ │ @ instruction: 0xd1ad2b04 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbe3d │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr0, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1bb0 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1b08 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0x4607461c │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr6, cr0, {7} @ │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ svcne 0x002e038f │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ cdpne 0, 6, cr2, cr5, cr0, {0} │ │ │ │ svcls 0x0004f856 │ │ │ │ - b 0x147cbd0 │ │ │ │ + b 0x147cb28 │ │ │ │ ldmdale r4, {r0, r3, r5, r6, r7, r9, sl, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee1f0 │ │ │ │ + beq 0x8ee148 │ │ │ │ stc2 10, cr15, [r5], {41} @ 0x29 @ │ │ │ │ @ instruction: 0xf904fa29 │ │ │ │ - blx 0x370320 │ │ │ │ + blx 0x370278 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee1c4 │ │ │ │ - blx 0x1461864 │ │ │ │ - b 0x13f0320 │ │ │ │ + beq 0x8ee11c │ │ │ │ + blx 0x14617bc │ │ │ │ + b 0x13f0278 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x434b08 │ │ │ │ - b 0x1330330 │ │ │ │ + blx 0x434a60 │ │ │ │ + b 0x1330288 │ │ │ │ @ instruction: 0xf1b4090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37044c │ │ │ │ + blx 0x3703a4 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xfe04fa4e │ │ │ │ @ instruction: 0x0c09eb1c │ │ │ │ cdpeq 1, 0, cr15, cr0, cr14, {2} │ │ │ │ svcmi 0x0000f5bc │ │ │ │ stmdbeq r0, {r1, r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf51cda2e │ │ │ │ @@ -165386,61 +165344,61 @@ │ │ │ │ svclt 0x00ba0e00 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ - b 0x148261c │ │ │ │ + b 0x1482574 │ │ │ │ @ instruction: 0xf8581313 │ │ │ │ @ instruction: 0xf831903e │ │ │ │ - b 0x3ecb68 │ │ │ │ - b 0xc34b88 │ │ │ │ - b 0x143538c │ │ │ │ + b 0x3ecac0 │ │ │ │ + b 0xc34ae0 │ │ │ │ + b 0x14352e4 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1adcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbdbd │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #28] │ │ │ │ cdpeq 0, 0, cr15, cr1, cr3, {0} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb1cb0 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb1c08 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0x46074614 │ │ │ │ stc2l 7, cr15, [sl, #960]! @ 0x3c0 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1053c02 │ │ │ │ @ instruction: 0x467338ff │ │ │ │ @ instruction: 0xf8344671 │ │ │ │ - ldccs 15, cr12, [pc, #-8]! @ 0xb1bc0 │ │ │ │ - blx 0xbe7c88 │ │ │ │ + ldccs 15, cr12, [pc, #-8]! @ 0xb1b18 │ │ │ │ + blx 0xbe7be0 │ │ │ │ @ instruction: 0xf002f208 │ │ │ │ - blx 0xbb23d8 │ │ │ │ - bl 0x570bec │ │ │ │ - bl 0x10f240c │ │ │ │ + blx 0xbb2330 │ │ │ │ + bl 0x570b44 │ │ │ │ + bl 0x10f2364 │ │ │ │ @ instruction: 0xf5b20c01 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00230c00 │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ @ instruction: 0x46e122ff │ │ │ │ andle fp, r3, #536870925 @ 0x2000000d │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf806d001 │ │ │ │ @ instruction: 0xf10e201e │ │ │ │ - b 0x1175410 │ │ │ │ + b 0x1175368 │ │ │ │ vsubw.u8 q8, q0, d9 │ │ │ │ @ instruction: 0xf1be008f │ │ │ │ bicsle r0, r4, r8, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr7, {6} │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ @@ -165469,16 +165427,16 @@ │ │ │ │ @ instruction: 0xf00ebf23 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ sbcslt r4, r2, #235929600 @ 0xe100000 │ │ │ │ @ instruction: 0xf00ed203 │ │ │ │ @ instruction: 0xf04f0c01 │ │ │ │ @ instruction: 0xf1bc0900 │ │ │ │ andle r0, r0, r0, lsl #30 │ │ │ │ - b 0x118de28 │ │ │ │ - b 0x14728c8 │ │ │ │ + b 0x118dd80 │ │ │ │ + b 0x1472820 │ │ │ │ strcc r0, [r2], #-3742 @ 0xfffff162 │ │ │ │ ldrhle r4, [r7, #41] @ 0x29 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f043f8 │ │ │ │ andcs fp, r0, #1984 @ 0x7c0 │ │ │ │ @@ -165488,39 +165446,39 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ ldc2l 7, cr15, [r4, #-960] @ 0xfffffc40 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ uhasxmi r1, r3, sl │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1044671 │ │ │ │ @ instruction: 0xf85238ff │ │ │ │ - ldccs 15, cr9, [pc], #-16 @ 0xb1cec │ │ │ │ - blx 0xb27ddc │ │ │ │ + ldccs 15, cr9, [pc], #-16 @ 0xb1c44 │ │ │ │ + blx 0xb27d34 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4d0c │ │ │ │ - bl 0x7f011c │ │ │ │ - bl 0x10f4d34 │ │ │ │ + blx 0xaf4c64 │ │ │ │ + bl 0x7f0074 │ │ │ │ + bl 0x10f4c8c │ │ │ │ @ instruction: 0xf5bc0a01 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x87451c │ │ │ │ + blx 0x874474 │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {-0} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874d30 │ │ │ │ - b 0x11b0734 │ │ │ │ + blx 0x1874c88 │ │ │ │ + b 0x11b068c │ │ │ │ @ instruction: 0xf835030c │ │ │ │ vaddl.u8 q14, d0, d30 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbd9e2c │ │ │ │ - b 0x2f4d70 │ │ │ │ - b 0x13b4174 │ │ │ │ + b 0xbd9d84 │ │ │ │ + b 0x2f4cc8 │ │ │ │ + b 0x13b40cc │ │ │ │ @ instruction: 0xf8250c09 │ │ │ │ @ instruction: 0xf10ec02e │ │ │ │ @ instruction: 0xf1be0e01 │ │ │ │ bicle r0, ip, r4, lsl #30 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @@ -165534,40 +165492,40 @@ │ │ │ │ @ instruction: 0x460c4690 │ │ │ │ @ instruction: 0x4606461d │ │ │ │ ldc2l 7, cr15, [ip], #960 @ 0x3c0 │ │ │ │ strtmi r2, [r1], -r0, lsl #6 │ │ │ │ cdpeq 3, 8, cr15, cr15, cr0, {6} │ │ │ │ streq pc, [r4], #-424 @ 0xfffffe58 │ │ │ │ andeq pc, ip, #8, 2 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1054618 │ │ │ │ @ instruction: 0xf85438ff │ │ │ │ - ldccs 15, cr9, [pc, #-16]! @ 0xb1da4 │ │ │ │ - blx 0xb27e8c │ │ │ │ + ldccs 15, cr9, [pc, #-16]! @ 0xb1cfc │ │ │ │ + blx 0xb27de4 │ │ │ │ @ instruction: 0xf00cfc08 │ │ │ │ - blx 0xaf4dc4 │ │ │ │ - bl 0x7f01d8 │ │ │ │ - bl 0x10b4dec │ │ │ │ + blx 0xaf4d1c │ │ │ │ + bl 0x7f0130 │ │ │ │ + bl 0x10b4d44 │ │ │ │ @ instruction: 0xf5bc0a00 │ │ │ │ @ instruction: 0xf17a3f80 │ │ │ │ - blx 0x8745d4 │ │ │ │ + blx 0x87452c │ │ │ │ svclt 0x0024f98c │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ ldmibvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04fd201 │ │ │ │ - blx 0x1874de8 │ │ │ │ - b 0x11b0824 │ │ │ │ + blx 0x1874d40 │ │ │ │ + b 0x11b077c │ │ │ │ tstcc r4, ip, lsl #6 │ │ │ │ stcgt 8, cr15, [r2], {49} @ 0x31 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf85742a2 │ │ │ │ - b 0xbd9ee8 │ │ │ │ - b 0x2f4e2c │ │ │ │ - b 0x13b4230 │ │ │ │ + b 0xbd9e40 │ │ │ │ + b 0x2f4d84 │ │ │ │ + b 0x13b4188 │ │ │ │ @ instruction: 0xf8210c09 │ │ │ │ bicle ip, lr, r2, lsl #24 │ │ │ │ movwcs fp, #4371 @ 0x1113 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fbc6d │ │ │ │ @@ -165578,50 +165536,50 @@ │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ stc2 7, cr15, [r2], #960 @ 0x3c0 │ │ │ │ cdpne 3, 11, cr2, cr9, cr0, {0} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ @ instruction: 0xf931461f │ │ │ │ - ldccs 15, cr9, [pc], #-8 @ 0xb1e4c │ │ │ │ + ldccs 15, cr9, [pc], #-8 @ 0xb1da4 │ │ │ │ stmiavc r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ @ instruction: 0xf1be0c20 │ │ │ │ - blx 0xaf46e4 │ │ │ │ - blx 0x2ee6a0 │ │ │ │ + blx 0xaf463c │ │ │ │ + blx 0x2ee5f8 │ │ │ │ svclt 0x0058fc0c │ │ │ │ - blx 0x370790 │ │ │ │ + blx 0x3706e8 │ │ │ │ andeq lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1161bd8 │ │ │ │ + b 0x1161b30 │ │ │ │ @ instruction: 0xf1c4020a │ │ │ │ - blx 0xaf4700 │ │ │ │ + blx 0xaf4658 │ │ │ │ @ instruction: 0xf1b4fc04 │ │ │ │ - blx 0x2b4308 │ │ │ │ + blx 0x2b4260 │ │ │ │ @ instruction: 0xf002fa0a │ │ │ │ - b 0x13b2694 │ │ │ │ + b 0x13b25ec │ │ │ │ svclt 0x005c0c0a │ │ │ │ @ instruction: 0xf909fa48 │ │ │ │ @ instruction: 0x0c09ea4c │ │ │ │ @ instruction: 0xf804fa48 │ │ │ │ andeq lr, ip, #18432 @ 0x4800 │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ svcvc 0x0080f5b2 │ │ │ │ stmdaeq r0, {r2, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000bfa2 │ │ │ │ rscscs r0, pc, #256 @ 0x100 │ │ │ │ - ble 0x243a3c │ │ │ │ + ble 0x243994 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf000da18 │ │ │ │ andcs r0, r0, #256 @ 0x100 │ │ │ │ @ instruction: 0xf1bc46e0 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andscs pc, r3, r5, lsl #16 │ │ │ │ - b 0x127eadc │ │ │ │ + b 0x127ea34 │ │ │ │ vabdl.u8 q8, d0, d8 │ │ │ │ - blcs 0x2b211c │ │ │ │ + blcs 0x2b2074 │ │ │ │ @ instruction: 0xb117d1b5 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ stclt 7, cr15, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ @@ -165634,246 +165592,246 @@ │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ ldc2 7, cr15, [r4], #-960 @ 0xfffffc40 │ │ │ │ @ instruction: 0xf3c01eb9 │ │ │ │ strcc r0, [lr, -pc, asr #28] │ │ │ │ cdpne 0, 6, cr2, cr3, cr0, {0} │ │ │ │ svcls 0x0002f931 │ │ │ │ - b 0x147d030 │ │ │ │ + b 0x147cf88 │ │ │ │ ldmdale r1, {r0, r3, r5, r6, r7, fp, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], #-780 @ 0xfffffcf4 │ │ │ │ - beq 0x8ee60c │ │ │ │ + beq 0x8ee564 │ │ │ │ vpmax.s8 d15, d3, d25 │ │ │ │ stc2 10, cr15, [ip], {8} @ │ │ │ │ - blx 0x12e1cac │ │ │ │ - b 0x1170778 │ │ │ │ + blx 0x12e1c04 │ │ │ │ + b 0x11706d0 │ │ │ │ svclt 0x0058020c │ │ │ │ andeq lr, sl, #270336 @ 0x42000 │ │ │ │ - beq 0x8ee66c │ │ │ │ + beq 0x8ee5c4 │ │ │ │ stc2 10, cr15, [r4], {41} @ 0x29 @ │ │ │ │ stmdbeq r0!, {r2, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x370788 │ │ │ │ + blx 0x3706e0 │ │ │ │ andeq pc, r1, #2 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - blx 0x12e1ce4 │ │ │ │ - b 0x13f039c │ │ │ │ - blx 0x12b4fa0 │ │ │ │ - bl 0x56ff90 │ │ │ │ + blx 0x12e1c3c │ │ │ │ + b 0x13f02f4 │ │ │ │ + blx 0x12b4ef8 │ │ │ │ + bl 0x56fee8 │ │ │ │ @ instruction: 0xf148020c │ │ │ │ @ instruction: 0xf5b20c00 │ │ │ │ @ instruction: 0xf17c7f80 │ │ │ │ svclt 0x00a20800 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ @ instruction: 0x46e022ff │ │ │ │ @ instruction: 0xf1bcda06 │ │ │ │ - ble 0x675ba0 │ │ │ │ + ble 0x675af8 │ │ │ │ stceq 0, cr15, [r1], {14} │ │ │ │ strbtmi r2, [r0], r0, lsl #4 │ │ │ │ svceq 0x0000f1bc │ │ │ │ rsbsvc sp, r2, r0 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vfnmaeq.f32 s28, s28, s30 │ │ │ │ adcsmi r3, r9, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xb110d1b6 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ strtmi r3, [r8], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfe66ff90 │ │ │ │ + bllt 0xfe66fee8 │ │ │ │ @ instruction: 0xf04fb2d2 │ │ │ │ @ instruction: 0xf00e0800 │ │ │ │ strb r0, [r5, r1, lsl #24]! │ │ │ │ ldrb r2, [r8, r0, lsl #4]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x461c4617 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ - blx 0xff26ffbe │ │ │ │ + blx 0xff26ff16 │ │ │ │ svcne 0x003a2300 │ │ │ │ vmin.s8 d20, d10, d9 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ @ instruction: 0xf8523eff │ │ │ │ - ldccs 15, cr8, [pc], #-16 @ 0xb2004 │ │ │ │ + ldccs 15, cr8, [pc], #-16 @ 0xb1f5c │ │ │ │ stmibvc r8!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1ced852 │ │ │ │ - blx 0xab48a0 │ │ │ │ - blx 0xaf105c │ │ │ │ - blx 0x330038 │ │ │ │ - b 0x13f0854 │ │ │ │ + blx 0xab47f8 │ │ │ │ + blx 0xaf0fb4 │ │ │ │ + blx 0x32ff90 │ │ │ │ + b 0x13f07ac │ │ │ │ @ instruction: 0xf1be0c0a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37095c │ │ │ │ + blx 0x3708b4 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee750 │ │ │ │ + beq 0x8ee6a8 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ - blx 0x37086c │ │ │ │ + blx 0x3707c4 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - beq 0x8ee720 │ │ │ │ - blx 0x1321dc4 │ │ │ │ - b 0x12f0880 │ │ │ │ - blx 0x12f4084 │ │ │ │ - bl 0x7f0470 │ │ │ │ + beq 0x8ee678 │ │ │ │ + blx 0x1321d1c │ │ │ │ + b 0x12f07d8 │ │ │ │ + blx 0x12f3fdc │ │ │ │ + bl 0x7f03c8 │ │ │ │ @ instruction: 0xf1490c08 │ │ │ │ @ instruction: 0xf5bc0900 │ │ │ │ @ instruction: 0xf1793f80 │ │ │ │ - ble 0xbb4070 │ │ │ │ + ble 0xbb3fc8 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf000bfba │ │ │ │ @ instruction: 0xf04f0801 │ │ │ │ - blx 0x875080 │ │ │ │ - ble 0x8b12b4 │ │ │ │ + blx 0x874fd8 │ │ │ │ + ble 0x8b120c │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ @ instruction: 0xf880fa5f │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsls pc, r8, r7, asr r8 @ │ │ │ │ eorhi pc, r3, r5, lsr r8 @ │ │ │ │ @ instruction: 0x0c09ea0c │ │ │ │ stmdaeq r9, {r3, r5, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x0c0cea48 │ │ │ │ eorgt pc, r3, r5, lsr #16 │ │ │ │ - blcs 0x1becb0 │ │ │ │ + blcs 0x1bec08 │ │ │ │ tstlt r1, pc, lsr #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0x870080 │ │ │ │ + bllt 0x86ffd8 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf000e7dc │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ @ instruction: 0xe7d77cff │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ - blx 0x12f00ba │ │ │ │ + blx 0x12f0012 │ │ │ │ vrsubhn.i16 d20, q0, │ │ │ │ @ instruction: 0xf1a8038f │ │ │ │ @ instruction: 0xf1080504 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr4, {0} │ │ │ │ svchi 0x0004f855 │ │ │ │ - b 0x147d210 │ │ │ │ + b 0x147d168 │ │ │ │ ldmdale r2, {r3, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ - beq 0x8ee854 │ │ │ │ + beq 0x8ee7ac │ │ │ │ stc2 10, cr15, [lr], {40} @ 0x28 @ │ │ │ │ @ instruction: 0xf804fa28 │ │ │ │ - blx 0x37094c │ │ │ │ + blx 0x3708a4 │ │ │ │ @ instruction: 0x0c0aea4c │ │ │ │ - beq 0x8ee828 │ │ │ │ - blx 0x1321ea4 │ │ │ │ - b 0x13f0960 │ │ │ │ + beq 0x8ee780 │ │ │ │ + blx 0x1321dfc │ │ │ │ + b 0x13f08b8 │ │ │ │ @ instruction: 0xf1c40c0a │ │ │ │ @ instruction: 0xf00c0a20 │ │ │ │ - blx 0x2f5148 │ │ │ │ - b 0x12f0970 │ │ │ │ + blx 0x2f50a0 │ │ │ │ + b 0x12f08c8 │ │ │ │ @ instruction: 0xf1b4080a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x370a78 │ │ │ │ + blx 0x3709d0 │ │ │ │ stmdaeq sl, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf904fa49 │ │ │ │ @ instruction: 0x0c08eb1c │ │ │ │ stmdbeq r0, {r0, r3, r6, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5bc │ │ │ │ stmdaeq r0, {r0, r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b9da2c │ │ │ │ svclt 0x00ba0f00 │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stc2 10, cr15, [ip], {31} @ │ │ │ │ tstcc r4, pc, lsl sl │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ - b 0x1482c38 │ │ │ │ + b 0x1482b90 │ │ │ │ @ instruction: 0xf8571313 │ │ │ │ @ instruction: 0xf8319038 │ │ │ │ - b 0x3d51a4 │ │ │ │ - b 0xab51c4 │ │ │ │ - b 0x12b41c8 │ │ │ │ + b 0x3d50fc │ │ │ │ + b 0xab511c │ │ │ │ + b 0x12b4120 │ │ │ │ @ instruction: 0xf8210c0c │ │ │ │ @ instruction: 0xd1afcc02 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f047f0 │ │ │ │ @ instruction: 0xf04fba9f │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldrb r0, [ip, r0, lsl #16] │ │ │ │ stmdaeq r1, {r0, r1, ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #316 @ 0xb230c │ │ │ │ + ldclvc 6, cr15, [pc], #316 @ 0xb2264 │ │ │ │ svclt 0x0000e7d7 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec093dc │ │ │ │ + bl 0xfec09334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xff4701ac │ │ │ │ + blx 0xff470104 │ │ │ │ movwcs r1, #3746 @ 0xea2 │ │ │ │ strbeq r3, [r1, r2, lsl #4] │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ ldmdahi r4, {r2, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ andsmi pc, r3, r6, lsl #16 │ │ │ │ - blcs 0x2bee08 │ │ │ │ + blcs 0x2bed60 │ │ │ │ @ instruction: 0x4628d1f4 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1e701d0 │ │ │ │ + blt 0x1e70128 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09418 │ │ │ │ + bl 0xfec09370 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ - blx 0xfecf01e8 │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + blx 0xfecf0140 │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ @ instruction: 0xf04f1f22 │ │ │ │ sbclt r0, r4, #0, 24 │ │ │ │ eorcc pc, ip, r6, lsr r8 @ │ │ │ │ svcne 0x0004f852 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ eorsmi pc, r4, lr, asr r8 @ │ │ │ │ movweq lr, #18979 @ 0x4a23 │ │ │ │ @ instruction: 0x4323400c │ │ │ │ eorcc pc, ip, r6, lsr #16 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ svceq 0x0004f1bc │ │ │ │ strtmi sp, [r8], -fp, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x1370228 │ │ │ │ + blt 0x1370180 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec09470 │ │ │ │ + bl 0xfec093c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0xfe1f0240 │ │ │ │ + blx 0xfe1f0198 │ │ │ │ @ instruction: 0x46211eb3 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ andeq pc, lr, #-2147483647 @ 0x80000001 │ │ │ │ svceq 0x0001f01c │ │ │ │ movweq pc, #8451 @ 0x2103 @ │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ tstpeq r2, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdahi r8, {r2, r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ stceq 8, cr15, [r1], {1} │ │ │ │ @ instruction: 0xd1f14293 │ │ │ │ pop {r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000ba25 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec094bc │ │ │ │ + bl 0xfec09414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [r5], -lr, lsl #12 │ │ │ │ - blx 0x187028c │ │ │ │ - cdpcs 2, 12, cr15, cr0, cr10, {2} │ │ │ │ + blx 0x18701e4 │ │ │ │ + cdpne 2, 15, cr15, cr0, cr10, {2} │ │ │ │ cdpeq 2, 3, cr15, cr3, cr0, {6} │ │ │ │ stceq 1, cr15, [r4], {164} @ 0xa4 │ │ │ │ vmvn.i32 d20, #-2130706432 @ 0x81000000 │ │ │ │ cps #15 │ │ │ │ sbclt r0, r4, #12, 4 @ 0xc0000000 │ │ │ │ @ instruction: 0xf85c884b │ │ │ │ tstcc r4, r4, lsl #30 │ │ │ │ @@ -165891,21 +165849,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x46064614 │ │ │ │ @ instruction: 0xf7f0460d │ │ │ │ @ instruction: 0xf04ffa2f │ │ │ │ stccc 12, cr0, [r2], {-0} │ │ │ │ @ instruction: 0xf9344667 │ │ │ │ - blcs 0xfe0c1f40 │ │ │ │ + blcs 0xfe0c1e98 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf04fbfa4 │ │ │ │ @ instruction: 0x4611087f │ │ │ │ - blx 0x18a8b78 │ │ │ │ + blx 0x18a8ad0 │ │ │ │ orrcc pc, r0, #8585216 @ 0x830000 │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04fbfbc │ │ │ │ ldrmi r0, [r1], -r0, lsl #17 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c801c │ │ │ │ @@ -165924,20 +165882,20 @@ │ │ │ │ @ instruction: 0x460d4690 │ │ │ │ @ instruction: 0xf1a84607 │ │ │ │ @ instruction: 0xf7f00402 │ │ │ │ @ instruction: 0xf108f9ef │ │ │ │ strtmi r0, [r9], -lr, lsl #16 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf9342600 │ │ │ │ - blcs 0xfe0c1fc4 │ │ │ │ + blcs 0xfe0c1f1c │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #12 │ │ │ │ rsbscs fp, pc, r4, lsr #31 │ │ │ │ - ble 0x2c3c24 │ │ │ │ + ble 0x2c3b7c │ │ │ │ orrcc fp, r0, #216, 4 @ 0x8000000d │ │ │ │ mcreq 1, 0, pc, cr0, cr14, {2} @ │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0x2080bfbc │ │ │ │ tstlt r2, r5, lsl r6 │ │ │ │ @ instruction: 0x432e7048 │ │ │ │ vldmiaeq ip, {s28-s106} │ │ │ │ @@ -165951,24 +165909,24 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff9b5 │ │ │ │ vceq.f32 d16, d10, d0 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1486038 │ │ │ │ + b 0x1485f90 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0xb75440 │ │ │ │ + ble 0xb75398 │ │ │ │ svcmi 0x0000f513 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ - ldrbtcc pc, [pc], #372 @ 0xb244c @ │ │ │ │ + ldrbtcc pc, [pc], #372 @ 0xb23a4 @ │ │ │ │ @ instruction: 0xf04fbfae │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ vst2.8 {d16-d17}, [pc], r1 │ │ │ │ sbclt r4, r4, #0, 24 │ │ │ │ eorcc pc, lr, r5, lsr r8 @ │ │ │ │ tsteq r8, r1, asr #20 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ @@ -165981,58 +165939,58 @@ │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdblt r2!, {r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xb25bc │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xb2514 │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf964f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ vceq.f32 d16, d26, d15 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svcmi 0x0000f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0xf513da29 │ │ │ │ - blx 0x8860ec │ │ │ │ + blx 0x886044 │ │ │ │ @ instruction: 0xf174fc83 │ │ │ │ svclt 0x00ae34ff │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ tstcc r4, fp, asr #16 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0x9825e8 │ │ │ │ - b 0x3b312c │ │ │ │ - b 0x1175530 │ │ │ │ + b 0x982540 │ │ │ │ + b 0x3b3084 │ │ │ │ + b 0x1175488 │ │ │ │ @ instruction: 0xf821030c │ │ │ │ bicsle r3, r5, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @ instruction: 0xf00eb8e1 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ @ instruction: 0xe7dd7cff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0974c │ │ │ │ + bl 0xfec096a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf916f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 1, 0, cr15, cr2, cr4, {5} │ │ │ │ @ instruction: 0xf83e4664 │ │ │ │ @@ -166048,15 +166006,15 @@ │ │ │ │ mvnle r0, r8, lsl #30 │ │ │ │ movwcs fp, #4372 @ 0x1114 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f04070 │ │ │ │ svclt 0x0000b8ad │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec097ac │ │ │ │ + bl 0xfec09704 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf8e6f7f0 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr6, {5} │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ strcc r4, [lr], -r1, lsr #12 │ │ │ │ @@ -166078,30 +166036,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7f04606 │ │ │ │ @ instruction: 0xf04ff8b7 │ │ │ │ vceq.f32 d16, d10, d0 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ sbclt r4, r4, #118489088 @ 0x7100000 │ │ │ │ svccc 0x0004f852 │ │ │ │ eorgt pc, lr, r5, lsr r8 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svccc 0x0080f5b3 │ │ │ │ eorsmi pc, r4, r7, asr r8 @ │ │ │ │ addslt fp, fp, #50, 30 @ 0xc8 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ @ instruction: 0x0c04ea2c │ │ │ │ - b 0x13c26e0 │ │ │ │ + b 0x13c2638 │ │ │ │ @ instruction: 0xf8250303 │ │ │ │ @ instruction: 0xf10e302e │ │ │ │ - b 0x10f5e64 │ │ │ │ + b 0x10f5dbc │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf1be100f │ │ │ │ bicsle r0, lr, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7f041f0 │ │ │ │ @@ -166111,79 +166069,79 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xf876f7f0 │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ vceq.f32 d16, d26, d15 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ vst3.32 @ instruction: 0xf48efa5f │ │ │ │ svccc 0x0004f855 │ │ │ │ @ instruction: 0xc002f8b1 │ │ │ │ @ instruction: 0xf5b33104 │ │ │ │ @ instruction: 0xf04f3f80 │ │ │ │ @ instruction: 0xf8570800 │ │ │ │ svclt 0x00324034 │ │ │ │ @ instruction: 0xf00eb29b │ │ │ │ @ instruction: 0xf64f0801 │ │ │ │ - b 0xbcf6d4 │ │ │ │ + b 0xbcf62c │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf82142aa │ │ │ │ bicsle r3, pc, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000bffd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0990c │ │ │ │ + bl 0xfec09864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ @ instruction: 0xf836f7f0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strbtmi r3, [r7], -r2, lsl #24 │ │ │ │ svccc 0x0002f934 │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ vfmsvc.f32 s29, s6, s30 │ │ │ │ andeq pc, r0, #-2147483617 @ 0x8000001f │ │ │ │ andeq pc, r1, #0 │ │ │ │ mvnscs fp, #164, 30 @ 0x290 │ │ │ │ - ble 0x203f84 │ │ │ │ + ble 0x203edc │ │ │ │ sbcslt r2, fp, #0, 2 │ │ │ │ svclt 0x00bc458e │ │ │ │ ldrmi r4, [r1], -fp, lsl #12 │ │ │ │ @ instruction: 0xf805b10a │ │ │ │ @ instruction: 0xf10c301c │ │ │ │ movwmi r0, #64513 @ 0xfc01 │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svceq 0x0008f1bc │ │ │ │ tstlt r7, r0, ror #3 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ ldrtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00c4f7ef │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0997c │ │ │ │ + bl 0xfec098d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r7], -r8, ror #31 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ @ instruction: 0xf7ef2600 │ │ │ │ @ instruction: 0xf1a7fffd │ │ │ │ strtmi r0, [r1], -r2, lsl #28 │ │ │ │ mcrreq 3, 12, pc, pc, cr0 @ │ │ │ │ @ instruction: 0xf93e370e │ │ │ │ @ instruction: 0xf00c3f02 │ │ │ │ @ instruction: 0xf5b30401 │ │ │ │ - b 0x14925a8 │ │ │ │ + b 0x1492500 │ │ │ │ @ instruction: 0xf17272e3 │ │ │ │ svclt 0x00a40000 │ │ │ │ @ instruction: 0x462023ff │ │ │ │ andcs sp, r0, r5, lsl #20 │ │ │ │ addmi fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x4603bfbc │ │ │ │ tstlt r4, r0, lsr #12 │ │ │ │ @@ -166199,30 +166157,30 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0xf04fffc5 │ │ │ │ vceq.f32 d16, d10, d0 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ svcne 0x00220733 │ │ │ │ @ instruction: 0xf8524671 │ │ │ │ @ instruction: 0xf5b33f04 │ │ │ │ - b 0x1482618 │ │ │ │ + b 0x1482570 │ │ │ │ @ instruction: 0xf17474e3 │ │ │ │ - ble 0x9f5820 │ │ │ │ + ble 0x9f5778 │ │ │ │ svclt 0x00a72c00 │ │ │ │ @ instruction: 0xf04fb29b │ │ │ │ @ instruction: 0xf0000800 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ @ instruction: 0xf835b2c4 │ │ │ │ - b 0x11228f0 │ │ │ │ + b 0x1122848 │ │ │ │ vaddw.u8 q8, q0, d8 │ │ │ │ @ instruction: 0xf857100f │ │ │ │ - b 0xbc2914 │ │ │ │ + b 0xbc286c │ │ │ │ eormi r0, r3, r4, lsl #24 │ │ │ │ movweq lr, #14924 @ 0x3a4c │ │ │ │ eorcc pc, lr, r5, lsr #16 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ svceq 0x0004f1be │ │ │ │ @ instruction: 0xb111d1d9 │ │ │ │ @ instruction: 0xf8c62301 │ │ │ │ @@ -166237,34 +166195,34 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ svcne 0x00254606 │ │ │ │ @ instruction: 0xff7af7ef │ │ │ │ vmvn.i32 d20, #-1996488704 @ 0x89000000 │ │ │ │ vceq.f32 d16, d26, d15 │ │ │ │ - vqdmlsl.s q9, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf1040733 │ │ │ │ andcs r0, r0, ip, lsl #4 │ │ │ │ svccc 0x0004f855 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ strbtvc lr, [r3], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r0], {116} @ 0x74 │ │ │ │ @ instruction: 0x2c00da25 │ │ │ │ addslt fp, fp, #668 @ 0x29c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r1, r2, r3, ip, sp, lr, pc} │ │ │ │ - blx 0x187b4cc │ │ │ │ + blx 0x187b424 │ │ │ │ @ instruction: 0xf8b1f48e │ │ │ │ tstcc r4, r2 │ │ │ │ andeq lr, r8, r0, asr #20 │ │ │ │ vnmlane.f32 s28, s28, s30 │ │ │ │ @ instruction: 0xf8574295 │ │ │ │ - b 0xbc29b4 │ │ │ │ - b 0x1758f8 │ │ │ │ - b 0x13b34fc │ │ │ │ + b 0xbc290c │ │ │ │ + b 0x175850 │ │ │ │ + b 0x13b3454 │ │ │ │ @ instruction: 0xf8210303 │ │ │ │ bicsle r3, r9, r2, lsl #24 │ │ │ │ movwcs fp, #4368 @ 0x1110 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr6, {6} │ │ │ │ pop {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ @ instruction: 0xf00ebefb │ │ │ │ @@ -166275,181 +166233,181 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0x4604461e │ │ │ │ ldrmi r4, [r7], -r8, lsl #13 │ │ │ │ @ instruction: 0xff2ef7ef │ │ │ │ @ instruction: 0xf1a8bb66 │ │ │ │ vhsub.s8 d16, d10, d4 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1080333 │ │ │ │ - blx 0x1874970 │ │ │ │ + blx 0x18748c8 │ │ │ │ @ instruction: 0xf852fc80 │ │ │ │ @ instruction: 0xf0101f04 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - b 0xfe0f698c │ │ │ │ + b 0xfe0f68e4 │ │ │ │ svclt 0x00080607 │ │ │ │ @ instruction: 0xf853463d │ │ │ │ svclt 0x0018c03c │ │ │ │ strtmi r4, [pc], -sp, lsl #12 │ │ │ │ - b 0x243e6c │ │ │ │ - b 0xfe234198 │ │ │ │ + b 0x243dc4 │ │ │ │ + b 0xfe2340f0 │ │ │ │ andsvs r0, r6, r1, lsl #12 │ │ │ │ strtmi sp, [r0], -r7, ror #3 │ │ │ │ cdp2 7, 12, cr15, cr4, cr15, {7} │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ cdpeq 1, 4, cr15, cr0, cr6, {6} │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ - blx 0x94428c │ │ │ │ + blx 0x9441e4 │ │ │ │ @ instruction: 0xf1a8fe0e │ │ │ │ - blx 0x1359b0 │ │ │ │ + blx 0x135908 │ │ │ │ @ instruction: 0xf108f303 │ │ │ │ - b 0x1432dd8 │ │ │ │ + b 0x1432d30 │ │ │ │ @ instruction: 0xf1c60e03 │ │ │ │ @ instruction: 0xf1c60320 │ │ │ │ - blx 0x934634 │ │ │ │ - b 0x146f5c4 │ │ │ │ + blx 0x93458c │ │ │ │ + b 0x146f51c │ │ │ │ vceq.f32 d16, d10, d3 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf85c0333 │ │ │ │ - blx 0x18965d8 │ │ │ │ - b 0x470fcc │ │ │ │ + blx 0x1896530 │ │ │ │ + b 0x470f24 │ │ │ │ @ instruction: 0xf0100205 │ │ │ │ @ instruction: 0xf3c00f01 │ │ │ │ - blx 0x2b6a14 │ │ │ │ + blx 0x2b696c │ │ │ │ @ instruction: 0xf853fa06 │ │ │ │ - b 0x1156ac4 │ │ │ │ + b 0x1156a1c │ │ │ │ svclt 0x0018020a │ │ │ │ @ instruction: 0xf507fa28 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ - b 0x144020 │ │ │ │ - b 0xfe133218 │ │ │ │ + b 0x143f78 │ │ │ │ + b 0xfe133170 │ │ │ │ @ instruction: 0xf8cc0208 │ │ │ │ mvnle r2, r0 │ │ │ │ @ instruction: 0xf7ef4620 │ │ │ │ @ instruction: 0x4628fe7d │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ submi r1, r8, #4 │ │ │ │ svceq 0x003ff110 │ │ │ │ @ instruction: 0x17d8bfbc │ │ │ │ - blle 0x644230 │ │ │ │ - blle 0x73ca30 │ │ │ │ + blle 0x644188 │ │ │ │ + blle 0x73c988 │ │ │ │ svclt 0x00c4283f │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a0dc0f │ │ │ │ @ instruction: 0xf1c00e20 │ │ │ │ - blx 0x175ac4 │ │ │ │ - blx 0x16ee48 │ │ │ │ - blx 0x972284 │ │ │ │ - b 0x1131a80 │ │ │ │ - blx 0x132e8c │ │ │ │ - b 0x112ea58 │ │ │ │ + blx 0x175a1c │ │ │ │ + blx 0x16eda0 │ │ │ │ + blx 0x9721dc │ │ │ │ + b 0x11319d8 │ │ │ │ + blx 0x132de4 │ │ │ │ + b 0x112e9b0 │ │ │ │ andcs r0, r0, #12, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ @ instruction: 0xf1c1fb04 │ │ │ │ - blx 0x935aec │ │ │ │ + blx 0x935a44 │ │ │ │ @ instruction: 0xf1b1f001 │ │ │ │ - blx 0x11732f4 │ │ │ │ - blx 0x1aee7c │ │ │ │ - b 0x10f1aac │ │ │ │ + blx 0x117324c │ │ │ │ + blx 0x1aedd4 │ │ │ │ + b 0x10f1a04 │ │ │ │ svclt 0x005c000c │ │ │ │ vpmax.s8 , q1, │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @ instruction: 0xf99db500 │ │ │ │ @ instruction: 0xf1100004 │ │ │ │ - b 0x147679c │ │ │ │ + b 0x14766f4 │ │ │ │ @ instruction: 0xf15171e0 │ │ │ │ - blle 0x1f5aa8 │ │ │ │ - blle 0x37ceac │ │ │ │ + blle 0x1f5a00 │ │ │ │ + blle 0x37ce04 │ │ │ │ @ instruction: 0xf1712840 │ │ │ │ - blle 0x7f2eb4 │ │ │ │ + blle 0x7f2e0c │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c3a │ │ │ │ + blx 0x1f0b92 │ │ │ │ stceq 1, cr15, [r0], {192} @ 0xc0 │ │ │ │ msreq CPSR_, r0, lsl #2 │ │ │ │ @ instruction: 0xf00cfa22 │ │ │ │ eoreq pc, r0, #172, 2 @ 0x2b │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ - blx 0x9836fc │ │ │ │ - blx 0x9af2e8 │ │ │ │ + blx 0x983654 │ │ │ │ + blx 0x9af240 │ │ │ │ tstpmi r0, #12, 2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c66 │ │ │ │ + blx 0x1f0bbe │ │ │ │ cdpeq 1, 2, cr15, cr0, cr0, {5} │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf100fa03 │ │ │ │ vseleq.f32 s30, s28, s4 │ │ │ │ stc2 10, cr15, [ip], {34} @ 0x22 @ │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf000fa02 │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f0c92 │ │ │ │ + blx 0x1f0bea │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x1476824 │ │ │ │ + b 0x147677c │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x5f673c │ │ │ │ + blle 0x5f6694 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa36348 │ │ │ │ + blle 0xa362a0 │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #24, 4 @ 0x80000001 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11a28f4 │ │ │ │ + blx 0x11a284c │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x173020 │ │ │ │ + blx 0x172f78 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x134028 │ │ │ │ - blx 0x96ebac │ │ │ │ - b 0x146efb4 │ │ │ │ - b 0x14363b4 │ │ │ │ - blx 0x1363bc │ │ │ │ - blx 0x46efec │ │ │ │ - blx 0x92ffd4 │ │ │ │ + blx 0x133f80 │ │ │ │ + blx 0x96eb04 │ │ │ │ + b 0x146ef0c │ │ │ │ + b 0x143630c │ │ │ │ + blx 0x136314 │ │ │ │ + blx 0x46ef44 │ │ │ │ + blx 0x92ff2c │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x1462940 │ │ │ │ + blx 0x1462898 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -166462,31 +166420,31 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbf3024 │ │ │ │ + blle 0xbf2f7c │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x935cd0 │ │ │ │ + blx 0x935c28 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x1734d8 │ │ │ │ - b 0x10f1c8c │ │ │ │ - blx 0x972c90 │ │ │ │ - blx 0x9af46c │ │ │ │ + blx 0x173430 │ │ │ │ + b 0x10f1be4 │ │ │ │ + blx 0x972be8 │ │ │ │ + blx 0x9af3c4 │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -166508,15 +166466,15 @@ │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf1ccc00c │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x6369d8 │ │ │ │ + blle 0x636930 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4604db1a │ │ │ │ svceq 0x003ff1be │ │ │ │ tstmi sl, #3456 @ 0xd80 │ │ │ │ strcs sp, [r1, #-13] │ │ │ │ andspl pc, r8, #196, 16 @ 0xc40000 │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ @@ -166529,20 +166487,20 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ mvnscc pc, ip, lsl #2 │ │ │ │ stceq 1, cr15, [r1], #-816 @ 0xfffffcd0 │ │ │ │ strhteq pc, [r0], -r1 @ │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ vpmax.s8 d15, d1, d18 │ │ │ │ - blx 0x11a2a90 │ │ │ │ - b 0x116ed34 │ │ │ │ + blx 0x11a29e8 │ │ │ │ + b 0x116ec8c │ │ │ │ svclt 0x0058020c │ │ │ │ tstmi fp, r2, lsl #6 │ │ │ │ @ instruction: 0xf0020850 │ │ │ │ - b 0x10b3548 │ │ │ │ + b 0x10b34a0 │ │ │ │ subsne r7, r9, r3, asr #1 │ │ │ │ @ instruction: 0xf1411880 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ streq pc, [r0, #-430]! @ 0xfffffe52 │ │ │ │ eoreq pc, r0, lr, asr #3 │ │ │ │ @@ -166551,15 +166509,15 @@ │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4905 @ 0x1329 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf00efa2c │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf1be4328 │ │ │ │ - blx 0x10f4208 │ │ │ │ + blx 0x10f4160 │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ ldrbmi r4, [r3, #-808]! @ 0xfffffcd8 │ │ │ │ addmi fp, r2, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ andcs sp, r0, #-1073741783 @ 0xc0000029 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -166568,85 +166526,85 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe331cc │ │ │ │ + blle 0xe33124 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca23b0 │ │ │ │ + b 0x1ca2308 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x932e7c │ │ │ │ - blx 0x1af630 │ │ │ │ - blx 0x9af208 │ │ │ │ + blx 0x932dd4 │ │ │ │ + blx 0x1af588 │ │ │ │ + blx 0x9af160 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x983a14 │ │ │ │ + blx 0x98396c │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x172ec4 │ │ │ │ + blx 0x172e1c │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x1346cc │ │ │ │ + blx 0x134624 │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x9342d4 │ │ │ │ + blx 0x93422c │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x143a60 │ │ │ │ - blx 0x12ee90 │ │ │ │ - blx 0x8f067c │ │ │ │ - blx 0x92fe98 │ │ │ │ + blx 0x1439b8 │ │ │ │ + blx 0x12ede8 │ │ │ │ + blx 0x8f05d4 │ │ │ │ + blx 0x92fdf0 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903b20 │ │ │ │ + blx 0x903a78 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf99db570 │ │ │ │ @ instruction: 0xf1c11010 │ │ │ │ @ instruction: 0xf11e0e00 │ │ │ │ - blle 0x11b6b50 │ │ │ │ + blle 0x11b6aa8 │ │ │ │ @ instruction: 0xf1be4604 │ │ │ │ ldrmi r0, [r8], -r0, lsl #30 │ │ │ │ @ instruction: 0xf1bedb46 │ │ │ │ ldcle 15, cr0, [sl], #-188 @ 0xffffff44 │ │ │ │ strteq pc, [r0], -lr, lsr #3 │ │ │ │ streq pc, [r0, #-462]! @ 0xfffffe32 │ │ │ │ @ instruction: 0xf10efa03 │ │ │ │ @ instruction: 0xf606fa02 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0x43294331 │ │ │ │ stc2 10, cr15, [lr], {2} @ │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ - b 0x10f3eec │ │ │ │ - blx 0x88333c │ │ │ │ - b 0x13f2100 │ │ │ │ + b 0x10f3e44 │ │ │ │ + blx 0x883294 │ │ │ │ + b 0x13f2058 │ │ │ │ strne r4, [r9], #-3073 @ 0xfffff3ff │ │ │ │ @ instruction: 0xf50efa2c │ │ │ │ @ instruction: 0xf606fa01 │ │ │ │ @ instruction: 0xf1be4335 │ │ │ │ - blx 0x10f4764 │ │ │ │ + blx 0x10f46bc │ │ │ │ svclt 0x005cfe0e │ │ │ │ @ instruction: 0xf606fa41 │ │ │ │ ldrbmi r4, [r3, #-821]! @ 0xfffffccb │ │ │ │ adcmi fp, sl, #8, 30 │ │ │ │ strbtmi fp, [r0], -r8, lsl #30 │ │ │ │ bicmi sp, r3, #10 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @@ -166661,18 +166619,18 @@ │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c11e48 │ │ │ │ sbcmi r0, r2, r1, lsr #2 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ @ instruction: 0xf1b0430a │ │ │ │ - blx 0x11733c0 │ │ │ │ + blx 0x1173318 │ │ │ │ svclt 0x005cf000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ - b 0x1483b74 │ │ │ │ + b 0x1483acc │ │ │ │ ldmdaeq r3, {r5, r6, sl, fp}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ bicvc lr, r0, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf14c189a │ │ │ │ addslt r0, r3, #0, 24 │ │ │ │ tstmi ip, pc, asr #20 │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ @@ -166685,90 +166643,90 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0030f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r3, r4, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb31 │ │ │ │ @ instruction: 0xf1710f30 │ │ │ │ - ble 0x16b33a0 │ │ │ │ + ble 0x16b32f8 │ │ │ │ strteq pc, [r0], #-428 @ 0xfffffe54 │ │ │ │ eoreq pc, r0, ip, asr #3 │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ strteq pc, [r0], -ip, asr #3 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ streq pc, [r0, #-428]! @ 0xfffffe54 │ │ │ │ @ instruction: 0xf000fa22 │ │ │ │ movwmi r4, #4897 @ 0x1321 │ │ │ │ @ instruction: 0xf00cfa02 │ │ │ │ - blx 0x8df9ec │ │ │ │ - blx 0x12fffc │ │ │ │ - blx 0x9307e8 │ │ │ │ + blx 0x8df944 │ │ │ │ + blx 0x12ff54 │ │ │ │ + blx 0x930740 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x903c88 │ │ │ │ + blx 0x903be0 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ @ instruction: 0xf04fd006 │ │ │ │ movwcs r3, #4351 @ 0x10ff │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ andscc pc, r8, #13500416 @ 0xce0000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1ca25bc │ │ │ │ + b 0x1ca2514 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ - blx 0x933484 │ │ │ │ - blx 0x1af838 │ │ │ │ + blx 0x9333dc │ │ │ │ + blx 0x1af790 │ │ │ │ movwmi pc, #41217 @ 0xa101 @ │ │ │ │ msreq CPSR_, ip, lsr #3 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ @ instruction: 0xf101fa23 │ │ │ │ - b 0x1483c44 │ │ │ │ + b 0x1483b9c │ │ │ │ @ instruction: 0xf002015c │ │ │ │ ldmdaeq r2, {r0, r8, r9}^ │ │ │ │ sbcvc lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0xf14118d0 │ │ │ │ @ instruction: 0xf5b10100 │ │ │ │ bicsle r3, sp, #128, 30 @ 0x200 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf8ce30ff │ │ │ │ @ instruction: 0xf64f3218 │ │ │ │ @ instruction: 0xe7d571ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1562614 │ │ │ │ + b 0x156256c │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ strb sp, [r7, r1, asr #3] │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xe9cbc │ │ │ │ - bcs 0x8a9c9c │ │ │ │ + bcs 0xe9c14 │ │ │ │ + bcs 0x8a9bf4 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104e60 │ │ │ │ - blx 0x8ef0ac │ │ │ │ + blx 0x104db8 │ │ │ │ + blx 0x8ef004 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1b6d38 │ │ │ │ + ble 0x1b6c90 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xc4e88 │ │ │ │ - bcs 0x8a9d00 │ │ │ │ + bcs 0xc4de0 │ │ │ │ + bcs 0x8a9c58 │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -166781,101 +166739,101 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xe9d7c │ │ │ │ - bcs 0x8a9d50 │ │ │ │ + bcs 0xe9cd4 │ │ │ │ + bcs 0x8a9ca8 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xb3148 │ │ │ │ + bl 0xb30a0 │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @ instruction: 0xd1e14291 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ subsmi fp, r3, #536870917 @ 0x20000005 │ │ │ │ svceq 0x001ff113 │ │ │ │ - blcs 0xe9db4 │ │ │ │ - blcs 0x8a9dc4 │ │ │ │ + blcs 0xe9d0c │ │ │ │ + blcs 0x8a9d1c │ │ │ │ cmplt r1, fp, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ andscc pc, r8, #192, 16 @ 0xc00000 │ │ │ │ @ instruction: 0xf1c00fc8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x11019a8 │ │ │ │ + blx 0x1101900 │ │ │ │ @ instruction: 0xf000f002 │ │ │ │ - bl 0x173db0 │ │ │ │ + bl 0x173d08 │ │ │ │ tstcs r0, r0, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x104f78 │ │ │ │ - blx 0x116f9c8 │ │ │ │ + blx 0x104ed0 │ │ │ │ + blx 0x116f920 │ │ │ │ addsmi pc, r9, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0x4610d1de │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0a3d4 │ │ │ │ + bl 0xfec0a32c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r8, ror #31 │ │ │ │ @ instruction: 0x461d4617 │ │ │ │ @ instruction: 0xf7ef4606 │ │ │ │ @ instruction: 0x4621fad1 │ │ │ │ tstpeq r0, #4, 2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x07c2463c │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ vmull.u8 q10, d0, d1 │ │ │ │ strtmi r0, [ip], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xd1f44299 │ │ │ │ - bl 0x284ac8 │ │ │ │ + bl 0x284a20 │ │ │ │ @ instruction: 0xf7ef1705 │ │ │ │ @ instruction: 0x4638fa77 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r7], -sp, lsl #12 │ │ │ │ ldrmi r4, [lr], -r4, lsl #12 │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe971200 │ │ │ │ + blx 0xfe971158 │ │ │ │ stceq 1, cr15, [r2], {165} @ 0xa5 │ │ │ │ andeq pc, lr, #1073741825 @ 0x40000001 │ │ │ │ - blx 0x1884b44 │ │ │ │ + blx 0x1884a9c │ │ │ │ @ instruction: 0xf83cfe80 │ │ │ │ @ instruction: 0xf3c01f02 │ │ │ │ strbmi r0, [r2, #-143]! @ 0xffffff71 │ │ │ │ eorscc pc, lr, r8, asr r8 @ │ │ │ │ vmlaeq.f32 s28, s10, s6 │ │ │ │ tsteq r3, r1, lsr #20 │ │ │ │ tsteq lr, r1, asr #20 │ │ │ │ @ instruction: 0xf8ac4435 │ │ │ │ mvnle r1, r0 │ │ │ │ - bl 0x284af8 │ │ │ │ + bl 0x284a50 │ │ │ │ @ instruction: 0xf7ef07c6 │ │ │ │ @ instruction: 0x4638fa3f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -166883,43 +166841,43 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], ip, lsl #12 │ │ │ │ ldrmi r4, [pc], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4646 │ │ │ │ vpmax.s8 , q5, │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf1a40233 │ │ │ │ @ instruction: 0xf1040c04 │ │ │ │ - blx 0x18736f4 │ │ │ │ + blx 0x187364c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe17730c │ │ │ │ + b 0xfe177264 │ │ │ │ strbmi r0, [r1, #-1030]! @ 0xfffffbfa │ │ │ │ eors pc, lr, r2, asr r8 @ │ │ │ │ - b 0x1c43d4 │ │ │ │ - b 0xfe1b4318 │ │ │ │ + b 0x1c432c │ │ │ │ + b 0xfe1b4270 │ │ │ │ @ instruction: 0xf8cc0403 │ │ │ │ mvnle r4, r0 │ │ │ │ - bl 0x2c4b8c │ │ │ │ + bl 0x2c4ae4 │ │ │ │ @ instruction: 0xf7ef0887 │ │ │ │ strbmi pc, [r0], -r5, lsl #20 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf8dd460d │ │ │ │ @ instruction: 0x461f8018 │ │ │ │ ldrmi r4, [r4], -r6, lsl #12 │ │ │ │ - blx 0xcf12e4 │ │ │ │ + blx 0xcf123c │ │ │ │ @ instruction: 0xf1054629 │ │ │ │ bfieq r0, r0, (invalid: 6:2) │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf801bf48 │ │ │ │ strbmi r4, [r4], #-3073 @ 0xfffff3ff │ │ │ │ svclt 0x000842a7 │ │ │ │ vraddhn.i16 d18, q0, q0 │ │ │ │ @@ -166934,15 +166892,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9ff │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -166962,22 +166920,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f9c7 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873834 │ │ │ │ + blx 0x187378c │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b744c │ │ │ │ + b 0xfe1b73a4 │ │ │ │ ldrtmi r0, [ip], #-515 @ 0xfffffdfd │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ svclt 0x000842a6 │ │ │ │ strbmi r2, [r1, #-1024]! @ 0xfffffc00 │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167015,15 +166973,15 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f95d │ │ │ │ @ instruction: 0xf1090c02 │ │ │ │ sbclt r0, r1, #14, 28 @ 0xe0 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ eorscc pc, r1, r8, asr r8 @ │ │ │ │ @@ -167043,22 +167001,22 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ svcls 0x00084689 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vmin.s8 d20, d10, d14 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ @ instruction: 0xf7ef0833 │ │ │ │ @ instruction: 0xf1a9f925 │ │ │ │ @ instruction: 0xf1090c04 │ │ │ │ - blx 0x1873978 │ │ │ │ + blx 0x18738d0 │ │ │ │ @ instruction: 0xf85cfe80 │ │ │ │ @ instruction: 0xf3c03f04 │ │ │ │ - b 0xfe1b7590 │ │ │ │ + b 0xfe1b74e8 │ │ │ │ stccs 2, cr0, [r0], {3} │ │ │ │ ldrtmi fp, [r4], -r8, lsl #30 │ │ │ │ eors pc, lr, r8, asr r8 @ │ │ │ │ strbmi r1, [r1, #-3044]! @ 0xfffff41c │ │ │ │ andeq lr, lr, #8192 @ 0x2000 │ │ │ │ andeq lr, r3, #532480 @ 0x82000 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ @@ -167074,28 +167032,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ef4614 │ │ │ │ @ instruction: 0x4607f8f1 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf866f7ef │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb35c4 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb351c │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ - b 0x1104014 │ │ │ │ + b 0x1103f6c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a7da4 │ │ │ │ + b 0x2a7cfc │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x984e88 │ │ │ │ + b 0x984de0 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b881 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167116,17 +167074,17 @@ │ │ │ │ svclt 0x0018428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x984efc │ │ │ │ - blx 0x874280 │ │ │ │ - b 0x11b309c │ │ │ │ + b 0x984e54 │ │ │ │ + blx 0x8741d8 │ │ │ │ + b 0x11b2ff4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b845 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167146,43 +167104,43 @@ │ │ │ │ svclt 0x00184286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x984f74 │ │ │ │ - blx 0x8742f8 │ │ │ │ - b 0x11b290c │ │ │ │ + b 0x984ecc │ │ │ │ + blx 0x874250 │ │ │ │ + b 0x11b2864 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ef41f0 │ │ │ │ svclt 0x0000b809 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ef460d │ │ │ │ strmi pc, [r0], r1, asr #16 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr5, {5} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3097 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb2fef │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x000c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876730 │ │ │ │ - b 0x113056c │ │ │ │ + blx 0x876688 │ │ │ │ + b 0x11304c4 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e7efc │ │ │ │ + b 0x2e7e54 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1029d4 │ │ │ │ + b 0x10292c │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00d0f7ee │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167203,17 +167161,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985078 │ │ │ │ - blx 0x8743e0 │ │ │ │ - b 0x11b31f8 │ │ │ │ + b 0x984fd0 │ │ │ │ + blx 0x874338 │ │ │ │ + b 0x11b3150 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bf97 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167229,17 +167187,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x000c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x327fe8 │ │ │ │ + b 0x327f40 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17aab8 │ │ │ │ + b 0x17aa10 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x005ef7ee │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167247,28 +167205,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607ff97 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xff0cf7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3878 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb37d0 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3848 @ 0xf08 │ │ │ │ - b 0x11042c8 │ │ │ │ + b 0x1104220 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8058 │ │ │ │ + b 0x2a7fb0 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x98513c │ │ │ │ + b 0x985094 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bf27 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167289,17 +167247,17 @@ │ │ │ │ svclt 0x0008428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9851b0 │ │ │ │ - blx 0x874534 │ │ │ │ - b 0x11b3350 │ │ │ │ + b 0x985108 │ │ │ │ + blx 0x87448c │ │ │ │ + b 0x11b32a8 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beeb │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167319,43 +167277,43 @@ │ │ │ │ svclt 0x00084286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985228 │ │ │ │ - blx 0x8745ac │ │ │ │ - b 0x11b2bc0 │ │ │ │ + b 0x985180 │ │ │ │ + blx 0x874504 │ │ │ │ + b 0x11b2b18 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000beaf │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r7, ror #29 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr11, {2} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb334b │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb32a3 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x001442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8769e4 │ │ │ │ - b 0x1130820 │ │ │ │ + blx 0x87693c │ │ │ │ + b 0x1130778 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e81b0 │ │ │ │ + b 0x2e8108 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102c88 │ │ │ │ + b 0x102be0 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 7, cr15, cr6, cr14, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167376,17 +167334,17 @@ │ │ │ │ sadd16mi fp, sl, r4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x98532c │ │ │ │ - blx 0x874694 │ │ │ │ - b 0x11b34ac │ │ │ │ + b 0x985284 │ │ │ │ + blx 0x8745ec │ │ │ │ + b 0x11b3404 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000be3d │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167402,17 +167360,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00144547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x32829c │ │ │ │ + b 0x3281f4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17ad6c │ │ │ │ + b 0x17acc4 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 0, cr15, cr4, cr14, {7} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167420,28 +167378,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fe3d │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [r2, #952]! @ 0x3b8 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3b2c │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3a84 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3896 @ 0xf38 │ │ │ │ - b 0x110457c │ │ │ │ + b 0x11044d4 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a830c │ │ │ │ + b 0x2a8264 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9853f0 │ │ │ │ + b 0x985348 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bdcd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167462,17 +167420,17 @@ │ │ │ │ svclt 0x0038428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985464 │ │ │ │ - blx 0x8747e8 │ │ │ │ - b 0x11b3604 │ │ │ │ + b 0x9853bc │ │ │ │ + blx 0x874740 │ │ │ │ + b 0x11b355c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd91 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167492,43 +167450,43 @@ │ │ │ │ svclt 0x00384286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x9854dc │ │ │ │ - blx 0x874860 │ │ │ │ - b 0x11b2e74 │ │ │ │ + b 0x985434 │ │ │ │ + blx 0x8747b8 │ │ │ │ + b 0x11b2dcc │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bd55 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], sp, lsl #27 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ cdpne 13, 6, cr15, cr10, cr1, {0} │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb35ff │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3557 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x002c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876c98 │ │ │ │ - b 0x1130ad4 │ │ │ │ + blx 0x876bf0 │ │ │ │ + b 0x1130a2c │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8464 │ │ │ │ + b 0x2e83bc │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x102f3c │ │ │ │ + b 0x102e94 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 7, cr15, [ip, #-952] @ 0xfffffc48 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -167549,17 +167507,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #30 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9855e0 │ │ │ │ - blx 0x874948 │ │ │ │ - b 0x11b3760 │ │ │ │ + b 0x985538 │ │ │ │ + blx 0x8748a0 │ │ │ │ + b 0x11b36b8 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bce3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167575,17 +167533,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x002c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328550 │ │ │ │ + b 0x3284a8 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b020 │ │ │ │ + b 0x17af78 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 7, cr15, [sl], #952 @ 0x3b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167593,28 +167551,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r3, ror #25 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ mrrc2 7, 14, pc, r8, cr14 @ │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb3de0 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3d38 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f812 │ │ │ │ @ instruction: 0xf81c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #3992 @ 0xf98 │ │ │ │ - b 0x1104830 │ │ │ │ + b 0x1104788 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a85c0 │ │ │ │ + b 0x2a8518 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x9856a4 │ │ │ │ + b 0x9855fc │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc73 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167635,79 +167593,79 @@ │ │ │ │ svclt 0x0098428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985718 │ │ │ │ - blx 0x874a9c │ │ │ │ - b 0x11b38b8 │ │ │ │ + b 0x985670 │ │ │ │ + blx 0x8749f4 │ │ │ │ + b 0x11b3810 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bc37 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, ror #24 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff9f1e6e │ │ │ │ + blx 0xff9f1dc6 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00984286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985790 │ │ │ │ - blx 0x874b14 │ │ │ │ - b 0x11b3128 │ │ │ │ + b 0x9856e8 │ │ │ │ + blx 0x874a6c │ │ │ │ + b 0x11b3080 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bbfb │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fc33 │ │ │ │ @ instruction: 0xf8d6b2ff │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vmulne.f64 d31, d26, d23 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb38b3 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb380b │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f812 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x008c42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x876f4c │ │ │ │ - b 0x1130d88 │ │ │ │ + blx 0x876ea4 │ │ │ │ + b 0x1130ce0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8718 │ │ │ │ + b 0x2e8670 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1031f0 │ │ │ │ + b 0x103148 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0xff171f30 │ │ │ │ + bllt 0xff171e88 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680fbfb │ │ │ │ @@ -167722,165 +167680,165 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsl #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985894 │ │ │ │ - blx 0x874bfc │ │ │ │ - b 0x11b3a14 │ │ │ │ + b 0x9857ec │ │ │ │ + blx 0x874b54 │ │ │ │ + b 0x11b396c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000bb89 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee4690 │ │ │ │ strmi pc, [r1], r1, asr #23 │ │ │ │ eoreq pc, r0, #14024704 @ 0xd60000 │ │ │ │ - blx 0xe71fca │ │ │ │ + blx 0xe71f22 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr4, {5} │ │ │ │ @ instruction: 0xf1044602 │ │ │ │ @ instruction: 0xf04f010c │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x008c4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328804 │ │ │ │ + b 0x32875c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b2d4 │ │ │ │ + b 0x17b22c │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - bllt 0x14f2014 │ │ │ │ + bllt 0x14f1f6c │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -r9, lsl #23 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0x72038 │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4094 │ │ │ │ + blx 0x71f90 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb3fec │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - b 0x1104ae4 │ │ │ │ + b 0x1104a3c │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8874 │ │ │ │ + b 0x2a87cc │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985958 │ │ │ │ + b 0x9858b0 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000bb19 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb51 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xff2720a8 │ │ │ │ + blx 0xff272000 │ │ │ │ strmi r1, [r0], r2, lsr #29 │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ andeq pc, lr, r6, lsl #2 │ │ │ │ @ instruction: 0xf04f2303 │ │ │ │ @ instruction: 0xf93c0e00 │ │ │ │ addseq r6, ip, r2, lsl #30 │ │ │ │ svcne 0x0002f932 │ │ │ │ svclt 0x00b8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9859cc │ │ │ │ - blx 0x874d50 │ │ │ │ - b 0x11b3b6c │ │ │ │ + b 0x985924 │ │ │ │ + blx 0x874ca8 │ │ │ │ + b 0x11b3ac4 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000badd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607fb15 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ - blx 0xfe372120 │ │ │ │ + blx 0xfe372078 │ │ │ │ strmi r1, [r0], r2, lsr #30 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr6, {5} │ │ │ │ tstpeq ip, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f230f │ │ │ │ @ instruction: 0xf85e0c00 │ │ │ │ tsteq ip, r4, lsl #30 │ │ │ │ svceq 0x0004f852 │ │ │ │ svclt 0x00b84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985a44 │ │ │ │ - blx 0x874dc8 │ │ │ │ - b 0x11b33dc │ │ │ │ + b 0x98599c │ │ │ │ + blx 0x874d20 │ │ │ │ + b 0x11b3334 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000baa1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ pkhtbmi pc, r0, r9, asr #21 @ │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ vnmulne.f32 s31, s20, s26 │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3b67 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3abf │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00ac42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877200 │ │ │ │ - b 0x113103c │ │ │ │ + blx 0x877158 │ │ │ │ + b 0x1130f94 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e89cc │ │ │ │ + b 0x2e8924 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x1034a4 │ │ │ │ + b 0x1033fc │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ - blt 0x1af21e4 │ │ │ │ + blt 0x1af213c │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r1, lsr #21 │ │ │ │ @@ -167895,17 +167853,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, lsr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985b48 │ │ │ │ - blx 0x874eb0 │ │ │ │ - b 0x11b3cc8 │ │ │ │ + b 0x985aa0 │ │ │ │ + blx 0x874e08 │ │ │ │ + b 0x11b3c20 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000ba2f │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -167921,17 +167879,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00ac4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328ab8 │ │ │ │ + b 0x328a10 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b588 │ │ │ │ + b 0x17b4e0 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmiblt r6!, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -167939,28 +167897,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ strmi pc, [r7], -pc, lsr #20 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf9a4f7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb4348 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb42a0 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4008 @ 0xfa8 │ │ │ │ - b 0x1104d98 │ │ │ │ + b 0x1104cf0 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8b28 │ │ │ │ + b 0x2a8a80 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985c0c │ │ │ │ + b 0x985b64 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b9bf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -167981,17 +167939,17 @@ │ │ │ │ svclt 0x00a8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985c80 │ │ │ │ - blx 0x875004 │ │ │ │ - b 0x11b3e20 │ │ │ │ + b 0x985bd8 │ │ │ │ + blx 0x874f5c │ │ │ │ + b 0x11b3d78 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b983 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168011,43 +167969,43 @@ │ │ │ │ svclt 0x00a84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985cf8 │ │ │ │ - blx 0x87507c │ │ │ │ - b 0x11b3690 │ │ │ │ + b 0x985c50 │ │ │ │ + blx 0x874fd4 │ │ │ │ + b 0x11b35e8 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b947 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @ instruction: 0x4680f97f │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ee0220 │ │ │ │ mcrne 8, 3, pc, cr10, cr3, {7} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb3e1b │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb3d73 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00b442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x8774b4 │ │ │ │ - b 0x11312f0 │ │ │ │ + blx 0x87740c │ │ │ │ + b 0x1131248 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8c80 │ │ │ │ + b 0x2e8bd8 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103758 │ │ │ │ + b 0x1036b0 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stmdblt lr, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168068,17 +168026,17 @@ │ │ │ │ @ instruction: 0x461abfb4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x985dfc │ │ │ │ - blx 0x875164 │ │ │ │ - b 0x11b3f7c │ │ │ │ + b 0x985d54 │ │ │ │ + blx 0x8750bc │ │ │ │ + b 0x11b3ed4 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee43f8 │ │ │ │ svclt 0x0000b8d5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168094,17 +168052,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00b44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x328d6c │ │ │ │ + b 0x328cc4 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17b83c │ │ │ │ + b 0x17b794 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmlt ip, {r1, r2, r3, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168112,28 +168070,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ee4614 │ │ │ │ @ instruction: 0x4607f8d5 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf84af7ee │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb45fc │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4554 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4056 @ 0xfd8 │ │ │ │ - b 0x110504c │ │ │ │ + b 0x1104fa4 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a8ddc │ │ │ │ + b 0x2a8d34 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x985ec0 │ │ │ │ + b 0x985e18 │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b865 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168154,17 +168112,17 @@ │ │ │ │ svclt 0x00d8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x985f34 │ │ │ │ - blx 0x8752b8 │ │ │ │ - b 0x11b40d4 │ │ │ │ + b 0x985e8c │ │ │ │ + blx 0x875210 │ │ │ │ + b 0x11b402c │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ee41f0 │ │ │ │ svclt 0x0000b829 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168184,43 +168142,43 @@ │ │ │ │ svclt 0x00d84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x985fac │ │ │ │ - blx 0x875330 │ │ │ │ - b 0x11b3944 │ │ │ │ + b 0x985f04 │ │ │ │ + blx 0x875288 │ │ │ │ + b 0x11b389c │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bfed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ strmi pc, [r0], r5, lsr #16 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 15, 3, pc, cr10, cr9, {4} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb40cf │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb4027 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00cc42bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877768 │ │ │ │ - b 0x11315a4 │ │ │ │ + blx 0x8776c0 │ │ │ │ + b 0x11314fc │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e8f34 │ │ │ │ + b 0x2e8e8c │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103a0c │ │ │ │ + b 0x103964 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x00b4f7ed │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168241,17 +168199,17 @@ │ │ │ │ ldrmi fp, [sl], -ip, asr #31 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x9860b0 │ │ │ │ - blx 0x875418 │ │ │ │ - b 0x11b4230 │ │ │ │ + b 0x986008 │ │ │ │ + blx 0x875370 │ │ │ │ + b 0x11b4188 │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000bf7b │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168267,17 +168225,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00cc4547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x329020 │ │ │ │ + b 0x328f78 │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17baf0 │ │ │ │ + b 0x17ba48 │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ svclt 0x0042f7ed │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -168285,28 +168243,28 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ed4614 │ │ │ │ @ instruction: 0x4607ff7b │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ cdp2 7, 15, cr15, cr0, cr13, {7} │ │ │ │ - ldclcc 1, cr15, [pc], #16 @ 0xb48b0 │ │ │ │ + ldclcc 1, cr15, [pc], #16 @ 0xb4808 │ │ │ │ cdpne 6, 7, cr4, cr2, cr0, {4} │ │ │ │ andeq pc, pc, r6, lsl #2 │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcvs 0x0001f912 │ │ │ │ @ instruction: 0xf91c005c │ │ │ │ ldrbmi lr, [r6, #-3841]! @ 0xfffff0ff │ │ │ │ movwcs fp, #4040 @ 0xfc8 │ │ │ │ - b 0x1105300 │ │ │ │ + b 0x1105258 │ │ │ │ adclt r0, r3, #-1073741824 @ 0xc0000000 │ │ │ │ - b 0x2a9090 │ │ │ │ + b 0x2a8fe8 │ │ │ │ @ instruction: 0xf8d50708 │ │ │ │ eorsmi r3, r9, r4, lsr #25 │ │ │ │ - b 0x986174 │ │ │ │ + b 0x9860cc │ │ │ │ addlt r0, r9, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c5430b │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bf0b │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -168327,17 +168285,17 @@ │ │ │ │ svclt 0x00c8428e │ │ │ │ strbmi r2, [r0, #-768]! @ 0xfffffd00 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ vmlaeq.f32 s28, s14, s28 │ │ │ │ - b 0x9861e8 │ │ │ │ - blx 0x87556c │ │ │ │ - b 0x11b4388 │ │ │ │ + b 0x986140 │ │ │ │ + blx 0x8754c4 │ │ │ │ + b 0x11b42e0 │ │ │ │ @ instruction: 0xf8c5030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000becf │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168357,43 +168315,43 @@ │ │ │ │ svclt 0x00c84286 │ │ │ │ ldrbmi r2, [r1, #-768]! @ 0xfffffd00 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ mvnsle fp, r3, lsr #5 │ │ │ │ streq lr, [r8, -r7, lsl #20] │ │ │ │ stccc 8, cr15, [r4], #852 @ 0x354 │ │ │ │ @ instruction: 0x0c07ea0c │ │ │ │ - b 0x986260 │ │ │ │ - blx 0x8755e4 │ │ │ │ - b 0x11b3bf8 │ │ │ │ + b 0x9861b8 │ │ │ │ + blx 0x87553c │ │ │ │ + b 0x11b3b50 │ │ │ │ @ instruction: 0xf8c5030c │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000be93 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ @ instruction: 0xf7ed460d │ │ │ │ strmi pc, [r0], fp, asr #29 │ │ │ │ @ instruction: 0xf8d6b27f │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ mcrne 14, 3, pc, cr10, cr15, {1} @ │ │ │ │ - strcc r4, [pc, #-1665] @ 0xb4383 │ │ │ │ + strcc r4, [pc, #-1665] @ 0xb42db │ │ │ │ tstcs r0, r1, lsl #6 │ │ │ │ svcmi 0x0001f912 │ │ │ │ vmlseq.f32 s29, s6, s30 │ │ │ │ svclt 0x00d442bc │ │ │ │ @ instruction: 0xf04f469c │ │ │ │ - blx 0x877a1c │ │ │ │ - b 0x1131858 │ │ │ │ + blx 0x877974 │ │ │ │ + b 0x11317b0 │ │ │ │ addsmi r0, r5, #12, 2 │ │ │ │ - b 0x2e91e8 │ │ │ │ + b 0x2e9140 │ │ │ │ @ instruction: 0xf8d60809 │ │ │ │ - b 0x103cc0 │ │ │ │ + b 0x103c18 │ │ │ │ ldrtmi r0, [r0], -r8, lsl #2 │ │ │ │ movweq lr, #39459 @ 0x9a23 │ │ │ │ movwmi fp, #45705 @ 0xb289 │ │ │ │ stccc 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 7, 5, cr15, cr10, cr13, {7} │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -168414,17 +168372,17 @@ │ │ │ │ @ instruction: 0x461abfd4 │ │ │ │ addlt r2, fp, #0, 4 │ │ │ │ vmlseq.f32 s28, s4, s28 │ │ │ │ mvnsle r4, r5, ror #10 │ │ │ │ stmdaeq r9, {r3, r9, fp, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r4], #856 @ 0x358 │ │ │ │ vmlaeq.f32 s28, s16, s28 │ │ │ │ - b 0x986364 │ │ │ │ - blx 0x8756cc │ │ │ │ - b 0x11b44e4 │ │ │ │ + b 0x9862bc │ │ │ │ + blx 0x875624 │ │ │ │ + b 0x11b443c │ │ │ │ @ instruction: 0xf8c6030e │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed43f8 │ │ │ │ svclt 0x0000be21 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -168440,17 +168398,17 @@ │ │ │ │ movwcs r0, #3087 @ 0xc0f │ │ │ │ svcvc 0x0004f85e │ │ │ │ strne lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ svclt 0x00d44547 │ │ │ │ strcs r4, [r0], #-1636 @ 0xfffff99c │ │ │ │ stc2 10, cr15, [r5], {31} @ │ │ │ │ ldrbmi r4, [r1, #-803]! @ 0xfffffcdd │ │ │ │ - b 0x3292d4 │ │ │ │ + b 0x32922c │ │ │ │ @ instruction: 0xf8d60902 │ │ │ │ - b 0x17bda4 │ │ │ │ + b 0x17bcfc │ │ │ │ ldrtmi r0, [r0], -r9, lsl #6 │ │ │ │ tsteq r2, r1, lsr #20 │ │ │ │ tstmi r9, #-1342177271 @ 0xb0000009 │ │ │ │ stcne 8, cr15, [r4], #792 @ 0x318 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 7, cr15, [r8, #948]! @ 0x3b4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -168461,51 +168419,51 @@ │ │ │ │ @ instruction: 0x460c461f │ │ │ │ @ instruction: 0xf7ed4616 │ │ │ │ @ instruction: 0xf8b5fe1f │ │ │ │ @ instruction: 0xf1a63ca4 │ │ │ │ @ instruction: 0xf1a40208 │ │ │ │ @ instruction: 0xf1a70108 │ │ │ │ vmax.s8 d16, d10, d8 │ │ │ │ - vmls.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c014f0 │ │ │ │ @ instruction: 0x46b90433 │ │ │ │ - blx 0x1899f6c │ │ │ │ + blx 0x1899ec4 │ │ │ │ @ instruction: 0xf852fb83 │ │ │ │ ldrtmi r7, [r0], r8, lsl #30 │ │ │ │ svcpl 0x0008f856 │ │ │ │ - beq 0xff3af788 │ │ │ │ + beq 0xff3af6e0 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ @ instruction: 0x0c07ea85 │ │ │ │ eorslt pc, fp, r4, asr r8 @ │ │ │ │ svcvc 0x0008f851 │ │ │ │ - b 0x3b73f8 │ │ │ │ + b 0x3b7350 │ │ │ │ @ instruction: 0xf8da0c0b │ │ │ │ rsbsmi fp, sp, r4 │ │ │ │ ldrdge pc, [r4], -r6 │ │ │ │ @ instruction: 0x0c05ea8c │ │ │ │ vmov.i16 q11, #133 @ 0x0085 │ │ │ │ strbmi r2, [r1, #15] │ │ │ │ streq lr, [r5, #-2698] @ 0xfffff576 │ │ │ │ streq lr, [fp, #-2565] @ 0xfffff5fb │ │ │ │ - bleq 0xff46f7c0 │ │ │ │ + bleq 0xff46f718 │ │ │ │ eors pc, lr, r4, asr r8 @ │ │ │ │ @ instruction: 0x0c0eea0c │ │ │ │ streq lr, [r7, -ip, lsl #21] │ │ │ │ stmdavs pc, {r0, r1, r2, r3, sp, lr}^ @ │ │ │ │ ldrdgt pc, [r4], -fp │ │ │ │ - beq 0x2af5f0 │ │ │ │ + beq 0x2af548 │ │ │ │ streq lr, [sl, #-2693] @ 0xfffff57b │ │ │ │ streq lr, [ip, #-2565] @ 0xfffff5fb │ │ │ │ streq lr, [r7, #-2693] @ 0xfffff57b │ │ │ │ bicle r6, r6, sp, asr #32 │ │ │ │ strtmi r9, [r8], -r1, lsl #26 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ed4ff0 │ │ │ │ svclt 0x0000bd8b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0bdf0 │ │ │ │ + bl 0xfec0bd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ stc2l 7, cr15, [r6, #948] @ 0x3b4 │ │ │ │ @ instruction: 0xf8d54604 │ │ │ │ @ instruction: 0xf7ed0220 │ │ │ │ @ instruction: 0xf8d5fd3b │ │ │ │ andmi r2, r4, r4, lsr #25 │ │ │ │ @@ -168513,60 +168471,60 @@ │ │ │ │ movweq lr, #2594 @ 0xa22 │ │ │ │ adclt r4, r4, #40, 12 @ 0x2800000 │ │ │ │ @ instruction: 0xf8c5431c │ │ │ │ pop {r2, r5, r7, sl, fp, lr} │ │ │ │ @ instruction: 0xf7ed4038 │ │ │ │ svclt 0x0000bd6b │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0be30 │ │ │ │ + bl 0xfec0bd88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf7ed460c │ │ │ │ strmi pc, [r6], -r5, lsr #27 │ │ │ │ eoreq pc, r0, #13959168 @ 0xd50000 │ │ │ │ ldc2 7, cr15, [sl, #-948] @ 0xfffffc4c │ │ │ │ stmdale r0!, {r4, sl, fp, sp} │ │ │ │ orrslt r4, r4, r2, lsl #12 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ movteq pc, #452 @ 0x1c4 @ │ │ │ │ @ instruction: 0xf1a44006 │ │ │ │ @ instruction: 0xf1c40020 │ │ │ │ - blx 0x8f5ce4 │ │ │ │ - blx 0x131874 │ │ │ │ - blx 0x930c6c │ │ │ │ + blx 0x8f5c3c │ │ │ │ + blx 0x1317cc │ │ │ │ + blx 0x930bc4 │ │ │ │ movwmi pc, #13316 @ 0x3404 @ │ │ │ │ eorsmi r4, r3, r3, lsr #6 │ │ │ │ @ instruction: 0xf8d5b29c │ │ │ │ strtmi r3, [r8], -r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ @ instruction: 0xf8c54323 │ │ │ │ pop {r2, r5, r7, sl, fp, ip, sp} │ │ │ │ @ instruction: 0xf7ed4070 │ │ │ │ @ instruction: 0xf644bd37 │ │ │ │ - vmla.f d22, d16, d0[2] │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmla.i d22, d16, d0[5] │ │ │ │ - blmi 0x134d58 │ │ │ │ + vmov.i32 d22, #4 @ 0x00000004 │ │ │ │ + blmi 0x134cb0 │ │ │ │ adccs pc, r7, #64, 12 @ 0x4000000 │ │ │ │ - blx 0xe7139c │ │ │ │ - eorseq r9, r3, r0, lsl lr │ │ │ │ + blx 0xd712f4 │ │ │ │ + eorseq r9, r3, r0, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0beb4 │ │ │ │ + bl 0xfec0be0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ stc2l 7, cr15, [r2, #-948]! @ 0xfffffc4c │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4ce0 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4c38 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ - blcs 0xbdcdc │ │ │ │ + blcs 0xbdc34 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ - blcs 0xfe0e1850 │ │ │ │ + blcs 0xfe0e17a8 │ │ │ │ cmncs pc, #4, 30 │ │ │ │ tstlt r2, r4, lsl r6 │ │ │ │ tstcc r1, fp │ │ │ │ vsubw.u8 q10, q0, d22 │ │ │ │ ldrbmi r0, [r1, #-79]! @ 0xffffffb1 │ │ │ │ tstlt r6, sl, ror #3 │ │ │ │ @ instruction: 0xf8c52301 │ │ │ │ @@ -168578,15 +168536,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fd31 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf93c2500 │ │ │ │ sbclt r3, r7, #2, 30 │ │ │ │ svccs 0x0002f831 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ @@ -168610,21 +168568,21 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fcf1 │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ - blx 0x18849d0 │ │ │ │ + blx 0x1884928 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ @ instruction: 0xf04f7f04 │ │ │ │ - blcs 0xb6dcc │ │ │ │ + blcs 0xb6d24 │ │ │ │ subsmi fp, fp, #184, 30 @ 0x2e0 │ │ │ │ eorsgt pc, ip, r6, asr r8 @ │ │ │ │ svcmi 0x0000f1b3 │ │ │ │ @ instruction: 0xf06fbf04 │ │ │ │ @ instruction: 0xf0004300 │ │ │ │ rsbsmi r0, fp, r1, lsl #16 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @@ -168634,20 +168592,20 @@ │ │ │ │ mvnle r6, fp │ │ │ │ movwcs fp, #4373 @ 0x1115 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed41f0 │ │ │ │ svclt 0x0000bc79 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c014 │ │ │ │ + bl 0xfec0bf6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46054616 │ │ │ │ ldc2 7, cr15, [r2], #948 @ 0x3b4 │ │ │ │ - ldclcc 1, cr15, [pc], #24 @ 0xb4e40 │ │ │ │ + ldclcc 1, cr15, [pc], #24 @ 0xb4d98 │ │ │ │ @ instruction: 0xf1044621 │ │ │ │ @ instruction: 0x26000e10 │ │ │ │ svccc 0x0001f91c │ │ │ │ andeq pc, r1, #0 │ │ │ │ @ instruction: 0xf1132400 │ │ │ │ svclt 0x00040f80 │ │ │ │ @ instruction: 0x4614237f │ │ │ │ @@ -168666,20 +168624,20 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc81 │ │ │ │ cdpne 12, 11, cr0, cr1, cr2, {0} │ │ │ │ cdpeq 1, 0, cr15, cr14, cr5, {0} │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ ands r2, r3, r0, lsl #10 │ │ │ │ addslt r4, fp, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0xf831b2c7 │ │ │ │ - b 0x1200ab0 │ │ │ │ + b 0x1200a08 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ strbmi r0, [r6, #143]! @ 0x8f │ │ │ │ eorsvc pc, r7, r6, asr r8 @ │ │ │ │ andeq lr, r7, #139264 @ 0x22000 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ andle r8, fp, fp │ │ │ │ @@ -168699,67 +168657,67 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x460e4615 │ │ │ │ @ instruction: 0xf7ed4604 │ │ │ │ @ instruction: 0xf1a5fc3f │ │ │ │ svcne 0x00310e04 │ │ │ │ andeq pc, ip, #1073741825 @ 0x40000001 │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf85e2500 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf1b30800 │ │ │ │ andsle r4, fp, r0, lsl #30 │ │ │ │ - blx 0x188589c │ │ │ │ + blx 0x18857f4 │ │ │ │ @ instruction: 0xf851fc80 │ │ │ │ - b 0x1214b48 │ │ │ │ + b 0x1214aa0 │ │ │ │ vabal.u8 q8, d0, d8 │ │ │ │ rsbsmi r1, fp, pc │ │ │ │ @ instruction: 0xf8564572 │ │ │ │ - b 0x1a5038 │ │ │ │ - b 0xfe175b7c │ │ │ │ + b 0x1a4f90 │ │ │ │ + b 0xfe175ad4 │ │ │ │ andvs r0, fp, r7, lsl #6 │ │ │ │ tstlt r5, r5, ror #3 │ │ │ │ @ instruction: 0xf8c42301 │ │ │ │ strtmi r3, [r0], -r0, ror #29 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xff3f2f18 │ │ │ │ + bllt 0xff3f2e70 │ │ │ │ stmdaeq r1, {ip, sp, lr, pc} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x0000e7df │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c178 │ │ │ │ + bl 0xfec0c0d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ stc2 7, cr15, [r0], {237} @ 0xed │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd2fd0 │ │ │ │ + bcs 0xd2f28 │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0xfe872f74 │ │ │ │ + bllt 0xfe872ecc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c1c8 │ │ │ │ + bl 0xfec0c120 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0xff6f2f8e │ │ │ │ + blx 0xff6f2ee6 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168770,69 +168728,69 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bb69 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c234 │ │ │ │ + bl 0xfec0c18c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fba1 │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x002c4564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185b48 │ │ │ │ - b 0xfe175cbc │ │ │ │ + b 0x185aa0 │ │ │ │ + b 0xfe175c14 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - bllt 0xdf3048 │ │ │ │ + bllt 0xdf2fa0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec0c29c │ │ │ │ + bl 0xfec0c1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blx 0x1c73062 │ │ │ │ + blx 0x1c72fba │ │ │ │ mcrne 14, 3, r1, cr1, cr3, {3} │ │ │ │ stceq 1, cr15, [pc], {6} │ │ │ │ tstcc r1, r1, lsl #6 │ │ │ │ strle r0, [sl, #-1986] @ 0xfffff83e │ │ │ │ mulcs r0, r3, r9 │ │ │ │ - bcs 0xd30f4 │ │ │ │ + bcs 0xd304c │ │ │ │ subsmi fp, r2, #184, 30 @ 0x2e0 │ │ │ │ adcmi fp, r2, #536870925 @ 0x2000000d │ │ │ │ strtmi fp, [r2], -r8, lsr #30 │ │ │ │ vaddl.u8 , d0, d10 │ │ │ │ strbmi r0, [r3, #-79]! @ 0xffffffb1 │ │ │ │ strtmi sp, [r8], -ip, ror #3 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x3f3098 │ │ │ │ + bllt 0x3f2ff0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c2ec │ │ │ │ + bl 0xfec0c244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [lr], -r8, ror #31 │ │ │ │ @ instruction: 0x46044615 │ │ │ │ - blx 0x12730b2 │ │ │ │ + blx 0x127300a │ │ │ │ cdpeq 1, 0, cr15, cr2, cr5, {5} │ │ │ │ stceq 1, cr15, [r2], {166} @ 0xa6 │ │ │ │ vrshl.s8 d19, d14, d10 │ │ │ │ - vmlsl.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c016f0 │ │ │ │ @ instruction: 0xf93e0633 │ │ │ │ sbclt r3, r1, #2, 30 │ │ │ │ svccs 0x0002f83c │ │ │ │ addeq pc, pc, r0, asr #7 │ │ │ │ svclt 0x00b82b00 │ │ │ │ @ instruction: 0xf856425b │ │ │ │ addslt r7, fp, #49 @ 0x31 │ │ │ │ @@ -168843,51 +168801,51 @@ │ │ │ │ movweq lr, #10817 @ 0x2a41 │ │ │ │ @ instruction: 0xf8ac4575 │ │ │ │ mvnle r3, r0 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ed40f8 │ │ │ │ svclt 0x0000bad7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec0c358 │ │ │ │ + bl 0xfec0c2b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [pc], -r8, ror #31 │ │ │ │ @ instruction: 0x46054614 │ │ │ │ @ instruction: 0xf7ed1f26 │ │ │ │ svcne 0x0039fb0f │ │ │ │ andeq pc, ip, #4, 2 │ │ │ │ - strbcs pc, [r0, sl, asr #4] @ │ │ │ │ + ldrbne pc, [r0, sl, asr #4]! @ │ │ │ │ ldreq pc, [r3, -r0, asr #5]! │ │ │ │ svccc 0x0004f856 │ │ │ │ mcr2 10, 4, pc, cr0, cr15, {2} @ │ │ │ │ svcmi 0x0004f851 │ │ │ │ andne pc, pc, r0, asr #7 │ │ │ │ vstmiavc r3!, {s29-s159} │ │ │ │ eors pc, lr, r7, asr r8 @ │ │ │ │ vstmiavc r3!, {d30-} │ │ │ │ svclt 0x00944564 │ │ │ │ movweq lr, #19076 @ 0x4a84 │ │ │ │ movweq lr, #51844 @ 0xca84 │ │ │ │ - b 0x185c6c │ │ │ │ - b 0xfe175de0 │ │ │ │ + b 0x185bc4 │ │ │ │ + b 0xfe175d38 │ │ │ │ andvs r0, fp, r4, lsl #6 │ │ │ │ strtmi sp, [r8], -r4, ror #3 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0xfe97316c │ │ │ │ + blt 0xfe9730c4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff4f319c │ │ │ │ + blx 0xff4f30f4 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168896,47 +168854,47 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #205824 @ 0x32400 │ │ │ │ + rsclt pc, sl, #7424 @ 0x1d00 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d2fc │ │ │ │ + b 0x97d254 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373bac │ │ │ │ - blls 0x20f2bc │ │ │ │ + blmi 0x373b04 │ │ │ │ + blls 0x20f214 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000ff2d │ │ │ │ + svclt 0x0000ff21 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x1c73260 │ │ │ │ + blx 0x1c731b8 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168945,47 +168903,47 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #113664 @ 0x1bc00 │ │ │ │ + rsclt pc, sl, #199680 @ 0x30c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb4f43 │ │ │ │ + strne pc, [pc, #-965] @ 0xb4e9b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373ae8 │ │ │ │ - blls 0x20f380 │ │ │ │ + blmi 0x373a40 │ │ │ │ + blls 0x20f2d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fecb │ │ │ │ + svclt 0x0000febf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x3f3324 │ │ │ │ + blx 0x3f327c │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sp, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -168994,45 +168952,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #9216 @ 0x2400 │ │ │ │ + rsclt pc, sl, #95232 @ 0x17400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d484 │ │ │ │ + b 0x97d3dc │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373a24 │ │ │ │ - blls 0x20f444 │ │ │ │ + blmi 0x37397c │ │ │ │ + blls 0x20f39c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fe69 │ │ │ │ + svclt 0x0000fe5d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9aaf7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169043,45 +169001,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, sl, #46080 @ 0xb400 │ │ │ │ + rsclt pc, sl, #132096 @ 0x20400 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb50cb │ │ │ │ + strne pc, [pc, #-965] @ 0xb5023 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373960 │ │ │ │ - blls 0x20f508 │ │ │ │ + blmi 0x3738b8 │ │ │ │ + blls 0x20f460 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fe07 │ │ │ │ + svclt 0x0000fdfb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf948f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169092,45 +169050,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #1488 @ 0x5d0 │ │ │ │ + rsclt pc, sl, #2832 @ 0xb10 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d60c │ │ │ │ + b 0x97d564 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x37389c │ │ │ │ - blls 0x20f5cc │ │ │ │ + blmi 0x3737f4 │ │ │ │ + blls 0x20f524 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fda5 │ │ │ │ + svclt 0x0000fd99 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8e6f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169141,45 +169099,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76f0024 │ │ │ │ - rsclt pc, sl, #3915776 @ 0x3bc000 │ │ │ │ + rsclt pc, sl, #274432 @ 0x43000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5253 │ │ │ │ + strne pc, [pc, #-965] @ 0xb51ab │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x3737d8 │ │ │ │ - blls 0x20f690 │ │ │ │ + blmi 0x373730 │ │ │ │ + blls 0x20f5e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fd43 │ │ │ │ + svclt 0x0000fd37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf884f7ed │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169190,46 +169148,46 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf76e0014 │ │ │ │ - rsclt pc, sl, #2113536 @ 0x204000 │ │ │ │ + rsclt pc, sl, #3489792 @ 0x354000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ andsmi r2, r0, r2, lsr r0 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r7, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ed4658 │ │ │ │ - blmi 0x373710 │ │ │ │ - blls 0x20f758 │ │ │ │ + blmi 0x373668 │ │ │ │ + blls 0x20f6b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fcdf │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf820f7ed │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169240,46 +169198,46 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf76e0024 │ │ │ │ - rsclt pc, r9, #2670592 @ 0x28c000 │ │ │ │ + rsclt pc, r9, #4046848 @ 0x3dc000 │ │ │ │ eorcs pc, r4, r7, asr r8 @ │ │ │ │ movwmi pc, #32 @ │ │ │ │ eorsne pc, r1, r8, asr r8 @ │ │ │ │ andmi r4, fp, r3, asr r0 │ │ │ │ @ instruction: 0xf8474053 │ │ │ │ strcc r3, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb53e3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb533b │ │ │ │ bicsle r2, r7, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375648 │ │ │ │ - blls 0x20f820 │ │ │ │ + blmi 0x3755a0 │ │ │ │ + blls 0x20f778 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fc7b │ │ │ │ + svclt 0x0000fc6f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xffbcf7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169290,45 +169248,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #115712 @ 0x1c400 │ │ │ │ + rsclt pc, sl, #201728 @ 0x31400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97d924 │ │ │ │ + b 0x97d87c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375584 │ │ │ │ - blls 0x20f8e4 │ │ │ │ + blmi 0x3754dc │ │ │ │ + blls 0x20f83c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fc19 │ │ │ │ + svclt 0x0000fc0d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xff5af7ec │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169339,45 +169297,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #80896 @ 0x13c00 │ │ │ │ + rsclt pc, sl, #166912 @ 0x28c00 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb556b │ │ │ │ + strne pc, [pc, #-965] @ 0xb54c3 │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3754c0 │ │ │ │ - blls 0x20f9a8 │ │ │ │ + blmi 0x375418 │ │ │ │ + blls 0x20f900 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fbb7 │ │ │ │ + svclt 0x0000fbab │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 15, cr15, cr8, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169388,45 +169346,45 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ @ instruction: 0xf7820014 │ │ │ │ - rsclt pc, sl, #774144 @ 0xbd000 │ │ │ │ + rsclt pc, sl, #17408 @ 0x4400 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97daac │ │ │ │ + b 0x97da04 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r9, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3753fc │ │ │ │ - blls 0x20fa6c │ │ │ │ + blmi 0x375354 │ │ │ │ + blls 0x20f9c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fb55 │ │ │ │ + svclt 0x0000fb49 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 9, cr15, cr6, cr12, {7} │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169437,45 +169395,45 @@ │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf7820024 │ │ │ │ - rsclt pc, sl, #634880 @ 0x9b000 │ │ │ │ + rsclt pc, sl, #978944 @ 0xef000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb56f3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb564b │ │ │ │ bicsle r2, r9, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375338 │ │ │ │ - blls 0x20fb30 │ │ │ │ + blmi 0x375290 │ │ │ │ + blls 0x20fa88 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000faf3 │ │ │ │ + svclt 0x0000fae7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 3, cr15, cr4, cr12, {7} │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169488,45 +169446,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #3751936 @ 0x394000 │ │ │ │ + rsclt pc, sl, #233472 @ 0x39000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97dc3c │ │ │ │ + b 0x97db94 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x37526c │ │ │ │ - blls 0x20fbfc │ │ │ │ + blmi 0x3751c4 │ │ │ │ + blls 0x20fb54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fa8d │ │ │ │ + svclt 0x0000fa81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [lr, #944] @ 0x3b0 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169539,45 +169497,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #3129344 @ 0x2fc000 │ │ │ │ + rsclt pc, sl, #77824 @ 0x13000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb588b │ │ │ │ + strne pc, [pc, #-965] @ 0xb57e3 │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3751a0 │ │ │ │ - blls 0x20fcc8 │ │ │ │ + blmi 0x3750f8 │ │ │ │ + blls 0x20fc20 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000fa27 │ │ │ │ + svclt 0x0000fa1b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r8, #-944]! @ 0xfffffc50 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169590,45 +169548,45 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ @ instruction: 0xf8393000 │ │ │ │ @ instruction: 0xf83a1014 │ │ │ │ vmov.i32 d16, #148 @ 0x00000094 │ │ │ │ vaddw.u8 q8, q0, d14 │ │ │ │ @ instruction: 0xf782000e │ │ │ │ - rsclt pc, sl, #671744 @ 0xa4000 │ │ │ │ + rsclt pc, sl, #2048000 @ 0x1f4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97ddd4 │ │ │ │ + b 0x97dd2c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3750d4 │ │ │ │ - blls 0x20fd94 │ │ │ │ + blmi 0x37502c │ │ │ │ + blls 0x20fcec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f9c1 │ │ │ │ + svclt 0x0000f9b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], pc, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #-944] @ 0xfffffc50 │ │ │ │ ldrbvc pc, [r4], fp, lsl #12 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r0, sp, lsr #17 │ │ │ │ @@ -169641,34 +169599,34 @@ │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf8593000 │ │ │ │ @ instruction: 0xf85a1024 │ │ │ │ @ instruction: 0xf0210024 │ │ │ │ @ instruction: 0xf0204100 │ │ │ │ @ instruction: 0xf7824000 │ │ │ │ - rsclt pc, sl, #49152 @ 0xc000 │ │ │ │ + rsclt pc, sl, #1425408 @ 0x15c000 │ │ │ │ eorcc pc, r4, r7, asr r8 @ │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ @ instruction: 0xf8474058 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - strne pc, [pc, #-965] @ 0xb5a23 │ │ │ │ + strne pc, [pc, #-965] @ 0xb597b │ │ │ │ bicsle r2, r5, r4, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x375008 │ │ │ │ - blls 0x20fe60 │ │ │ │ + blmi 0x374f60 │ │ │ │ + blls 0x20fdb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f95b │ │ │ │ + svclt 0x0000f94f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169685,17 +169643,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - stc2 7, cr15, [r2, #436]! @ 0x1b4 │ │ │ │ + ldc2l 7, cr15, [r6, #436]! @ 0x1b4 │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb5e88 │ │ │ │ + streq pc, [pc], #964 @ 0xb5de0 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169707,41 +169665,41 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - @ instruction: 0xe7d3fd73 │ │ │ │ + ldrb pc, [r3, r7, asr #27] @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374ee4 │ │ │ │ - blls 0x40ff84 │ │ │ │ + blmi 0x374e3c │ │ │ │ + blls 0x40fedc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f8c9 │ │ │ │ + svclt 0x0000f8bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ @@ -169752,15 +169710,15 @@ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ stc2 7, cr15, [r8], {236} @ 0xec │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f37b0 │ │ │ │ + blvc 0xff5f3708 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169770,59 +169728,59 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4128 │ │ │ │ - strne pc, [pc], #-964 @ 0xb5fd8 │ │ │ │ - bleq 0x1f4134 │ │ │ │ - ldc2l 7, cr15, [r8, #-436]! @ 0xfffffe4c │ │ │ │ + blne 0x1f4080 │ │ │ │ + strne pc, [pc], #-964 @ 0xb5f30 │ │ │ │ + bleq 0x1f408c │ │ │ │ + stc2l 7, cr15, [ip, #436] @ 0x1b4 │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - ldc2l 7, cr15, [ip], {109} @ 0x6d │ │ │ │ + ldc2 7, cr15, [r0, #-436]! @ 0xfffffe4c │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - strbcs pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrbne pc, [r0, #586]! @ 0x24a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883c60 │ │ │ │ + blx 0x1883bb8 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374da0 │ │ │ │ - blls 0x3900c8 │ │ │ │ + blmi 0x374cf8 │ │ │ │ + blls 0x390020 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f18ff0 │ │ │ │ - svclt 0x0000f827 │ │ │ │ + svclt 0x0000f81b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [lr], -pc, lsl #1 │ │ │ │ strcs r4, [r0, #-2882] @ 0xfffff4be │ │ │ │ @@ -169839,17 +169797,17 @@ │ │ │ │ @ instruction: 0xf60946e0 │ │ │ │ stmib sp, {r1, r2, r5, r6, r7, r8, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, r8, sl, ip, lr}^ │ │ │ │ @ instruction: 0xf8ad5506 │ │ │ │ stmib sp, {r5, ip, lr}^ │ │ │ │ and r0, fp, r2, lsl #24 │ │ │ │ ldmdahi r8!, {r0, r4, r5, fp, pc} │ │ │ │ - stc2l 7, cr15, [sl], #-436 @ 0xfffffe4c │ │ │ │ + ldc2 7, cr15, [lr], #436 @ 0x1b4 │ │ │ │ svceq 0x0002f828 │ │ │ │ - streq pc, [pc], #964 @ 0xb60f0 │ │ │ │ + streq pc, [pc], #964 @ 0xb6048 │ │ │ │ strcc r3, [r2], -r2, lsl #14 │ │ │ │ eorle r4, r3, r2, asr #11 │ │ │ │ @ instruction: 0xf01446ac │ │ │ │ @ instruction: 0xf1050003 │ │ │ │ rscsle r0, r1, r1, lsl #10 │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1610 @ 0xfffff9b6 │ │ │ │ @@ -169861,60 +169819,60 @@ │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8b9aa04 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ sbcsle r0, r5, r1, lsl #30 │ │ │ │ stcne 8, cr15, [r4], {54} @ 0x36 │ │ │ │ @ instruction: 0xf76d8838 │ │ │ │ - ldrb pc, [r3, r3, asr #24] @ │ │ │ │ + bfi pc, r7, (invalid: 25:19) @ │ │ │ │ @ instruction: 0x1c02e9dd │ │ │ │ - strbcs pc, [r0], sl, asr #4 @ │ │ │ │ + ldrbtne pc, [r0], sl, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ andeq pc, r2, fp, lsr #3 │ │ │ │ streq pc, [lr, #-267] @ 0xfffffef5 │ │ │ │ @ instruction: 0xf830b2ca │ │ │ │ @ instruction: 0xf83c3f02 │ │ │ │ @ instruction: 0xf3c14f02 │ │ │ │ addmi r0, r5, #-1073741789 @ 0xc0000023 │ │ │ │ eorscs pc, r2, r6, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ andeq lr, r4, #8192 @ 0x2000 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ mvnle r8, r3 │ │ │ │ @ instruction: 0xf7ec9801 │ │ │ │ - blmi 0x374c7c │ │ │ │ - blls 0x4101ec │ │ │ │ + blmi 0x374bd4 │ │ │ │ + blls 0x410144 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000ff95 │ │ │ │ + svclt 0x0000ff89 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [sp], -sp, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [pc], -r1, lsl #13 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmib sp, {r1, r2, r4, r9, sl, lr}^ │ │ │ │ strcc r4, [r4, #-1031] @ 0xfffffbf9 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ - blx 0xff5f4190 │ │ │ │ + blx 0xff5f40e8 │ │ │ │ cdpeq 1, 1, cr15, cr12, cr13, {0} │ │ │ │ stmib sp, {r2, r5, r7, r9, sl, lr}^ │ │ │ │ ldrbtmi r4, [r0], r2, lsl #8 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ - blvc 0xff5f3a18 │ │ │ │ + blvc 0xff5f3970 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ stmib sp, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ eorle r0, r7, pc │ │ │ │ svclt 0x004807e3 │ │ │ │ ldrle r4, [r0], #-1626 @ 0xfffff9a6 │ │ │ │ @@ -169924,121 +169882,121 @@ │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ ldrdne pc, [r4], -fp │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ @ instruction: 0xf8bbaa02 │ │ │ │ @ instruction: 0xf8ae3010 │ │ │ │ @ instruction: 0xf01c3000 │ │ │ │ tstle ip, r1, lsl #30 │ │ │ │ - blne 0x1f4390 │ │ │ │ - strne pc, [pc], #-964 @ 0xb6240 │ │ │ │ - bleq 0x1f439c │ │ │ │ - blx 0xff173ffe │ │ │ │ + blne 0x1f42e8 │ │ │ │ + strne pc, [pc], #-964 @ 0xb6198 │ │ │ │ + bleq 0x1f42f4 │ │ │ │ + ldc2 7, cr15, [r6], {109} @ 0x6d │ │ │ │ @ instruction: 0xf84846d4 │ │ │ │ @ instruction: 0xf10c0b04 │ │ │ │ @ instruction: 0xf0140a01 │ │ │ │ bicsle r0, r7, pc │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ @ instruction: 0xf108d011 │ │ │ │ vmlal.u8 q8, d4, d4 │ │ │ │ strcc r1, [r4], -pc, lsl #8 │ │ │ │ ldrbmi r3, [r4], r4, lsl #10 │ │ │ │ @ instruction: 0xf855e7ed │ │ │ │ ldmdavs r0!, {r3, sl, fp, ip} │ │ │ │ - stc2 7, cr15, [sl], #-436 @ 0xfffffe4c │ │ │ │ + ldc2l 7, cr15, [lr], #-436 @ 0xfffffe4c │ │ │ │ svceq 0x0004f1ba │ │ │ │ andeq pc, r0, r8, asr #17 │ │ │ │ ldmib sp, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcne 0x003aae00 │ │ │ │ - strbcs pc, [r0, #586] @ 0x24a @ │ │ │ │ + ldrbne pc, [r0, #586]! @ 0x24a @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ - blx 0x1883ec8 │ │ │ │ + blx 0x1883e20 │ │ │ │ @ instruction: 0xf852f18a │ │ │ │ @ instruction: 0xf85e0f04 │ │ │ │ @ instruction: 0xf3ca3b04 │ │ │ │ addsmi r1, r7, #61440 @ 0xf000 │ │ │ │ eorsne pc, r1, r5, asr r8 @ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ movweq lr, #6659 @ 0x1a03 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ mvnle r6, r3, lsl r0 │ │ │ │ @ instruction: 0xf7ec4648 │ │ │ │ - blmi 0x374b38 │ │ │ │ - blls 0x390330 │ │ │ │ + blmi 0x374a90 │ │ │ │ + blls 0x390288 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fef3 │ │ │ │ + svclt 0x0000fee7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xdf42d0 │ │ │ │ + blx 0xdf4228 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ eorle r0, r1, sl, lsr #15 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142358 │ │ │ │ + blge 0x1422b0 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #1458176 @ 0x164000 │ │ │ │ + rsclt pc, sl, #2834432 @ 0x2b4000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e43c │ │ │ │ + b 0x97e394 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r5, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x374a6c │ │ │ │ - blls 0x2903fc │ │ │ │ + blmi 0x3749c4 │ │ │ │ + blls 0x290354 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fe8d │ │ │ │ + svclt 0x0000fe81 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], fp, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9cef7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170046,20 +170004,20 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x142424 │ │ │ │ + blge 0x14237c │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ movwcs r9, #768 @ 0x300 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #217088 @ 0x35000 │ │ │ │ + rscslt pc, r2, #561152 @ 0x89000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d6 │ │ │ │ @@ -170069,26 +170027,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcr2 1, 1, pc, cr8, cr0, {7} @ │ │ │ │ + mrc2 1, 0, pc, cr12, cr0, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], sp, lsr #22 │ │ │ │ ldrmi r4, [r2], lr, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf96af7ec │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170096,51 +170054,51 @@ │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1424ec │ │ │ │ + blge 0x142444 │ │ │ │ andseq pc, r4, sl, lsr r8 @ │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ vst4.8 {d9[0],d10[0],d11[0],d12[0]}, [r0], r0 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf7728832 │ │ │ │ - rsclt pc, sl, #9240576 @ 0x8d0000 │ │ │ │ + rsclt pc, sl, #14745600 @ 0xe10000 │ │ │ │ @ instruction: 0xf8588833 │ │ │ │ - b 0x97e5d4 │ │ │ │ + b 0x97e52c │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorshi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r2, r3, r8, lsl #24 │ │ │ │ @ instruction: 0xf7ec4658 │ │ │ │ - blmi 0x3748d4 │ │ │ │ - blls 0x290594 │ │ │ │ + blmi 0x37482c │ │ │ │ + blls 0x2904ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fdc1 │ │ │ │ + svclt 0x0000fdb5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r3], ip, lsr #22 │ │ │ │ ldrmi r4, [r2], sp, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf902f7ec │ │ │ │ ldrbvc pc, [r4, fp, lsl #12] @ │ │ │ │ strcs r4, [r0], #-1542 @ 0xfffff9fa │ │ │ │ strmi lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @@ -170148,21 +170106,21 @@ │ │ │ │ svclt 0x004807f3 │ │ │ │ strle r4, [fp], #-1595 @ 0xfffff9c5 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x1425bc │ │ │ │ + blge 0x142514 │ │ │ │ eoreq pc, r4, sl, asr r8 @ │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ @ instruction: 0xf1009300 │ │ │ │ movwcs r4, #0 │ │ │ │ @ instruction: 0xf774682a │ │ │ │ - rscslt pc, r2, #1687552 @ 0x19c000 │ │ │ │ + rscslt pc, r2, #3063808 @ 0x2ec000 │ │ │ │ @ instruction: 0xf858682b │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r1], #-40 @ 0xffffffd8 │ │ │ │ strne pc, [pc], -r6, asr #7 │ │ │ │ stccs 5, cr3, [r4], {4} │ │ │ │ @ instruction: 0x4658d1d4 │ │ │ │ @@ -170172,24 +170130,24 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [sl, #-960] @ 0xfffffc40 │ │ │ │ + stc2l 1, cr15, [lr, #-960] @ 0xfffffc40 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r6, asr #22 │ │ │ │ vmax.s8 d20, d10, d15 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ @ instruction: 0x4605f899 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170200,34 +170158,34 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd766c8 │ │ │ │ + bhi 0xd76620 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2ad4 │ │ │ │ + beq 0x4f2a2c │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x1426b0 │ │ │ │ + blls 0x142608 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ @ instruction: 0xf831b014 │ │ │ │ @ instruction: 0x46583014 │ │ │ │ andsne pc, r4, r9, lsr r8 @ │ │ │ │ @ instruction: 0xf76d9301 │ │ │ │ - @ instruction: 0x4652fd95 │ │ │ │ + ldrbmi pc, [r2], -r9, ror #27 @ │ │ │ │ stmdbls r1, {r2, r7, r9, sl, lr} │ │ │ │ usatmi r4, #2, r8, asr #12 │ │ │ │ - stc2 7, cr15, [lr, #436] @ 0x1b4 │ │ │ │ + stc2l 7, cr15, [r2, #436]! @ 0x1b4 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170239,39 +170197,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a52c08 │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x3766d4 │ │ │ │ - blls 0x310794 │ │ │ │ + blmi 0x37662c │ │ │ │ + blls 0x3106ec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fcc1 │ │ │ │ + svclt 0x0000fcb5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2890 @ 0xfffff4b6 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7ec0300 │ │ │ │ stmib sp, {r0, r2, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - beq 0xb27c8 │ │ │ │ + beq 0xb2720 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d057 │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e1 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170295,59 +170253,59 @@ │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1089b01 │ │ │ │ ldrbtmi r0, [r2], -r4, lsl #2 │ │ │ │ eorlt pc, r4, r3, asr r8 @ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ @ instruction: 0xf8584658 │ │ │ │ movwls r1, #36 @ 0x24 │ │ │ │ - @ instruction: 0xf8eaf76e │ │ │ │ + @ instruction: 0xf93ef76e │ │ │ │ strmi r4, [r4], sl, asr #12 │ │ │ │ ldrbmi r9, [r8], -r0, lsl #18 │ │ │ │ @ instruction: 0xf76e46e1 │ │ │ │ - vmul.i , , d3[4] │ │ │ │ + vbic.i16 d31, #215 @ 0x00d7 │ │ │ │ vrhadd.s8 d17, d10, d7 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ ldmdavs r3!, {r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr r8 │ │ │ │ - b 0xfe30e9f8 │ │ │ │ + b 0xfe30e950 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c5b984 │ │ │ │ cmnlt sp, pc, lsl #10 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10607ea │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ - blx 0x1877860 │ │ │ │ + blx 0x18777b8 │ │ │ │ strbtmi pc, [r1], r5, lsl #21 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xe79dd4b0 │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x376590 │ │ │ │ - blls 0x2908d8 │ │ │ │ + blmi 0x3764e8 │ │ │ │ + blls 0x290830 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fc1f │ │ │ │ + svclt 0x0000fc13 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r9], fp, lsl #1 │ │ │ │ strmi r4, [r2], r7, asr #22 │ │ │ │ vmax.s8 d20, d10, d15 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ andls r0, r2, #3342336 @ 0x330000 │ │ │ │ strbtvc pc, [r6], sl, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605ff5d │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170358,74 +170316,74 @@ │ │ │ │ ldrtmi r0, [r2], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76940 │ │ │ │ + bhi 0xd76898 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x4f2d4c │ │ │ │ + beq 0x4f2ca4 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142928 │ │ │ │ + blls 0x142880 │ │ │ │ tstpeq r2, r9, lsl #2 @ p-variant is OBSOLETE │ │ │ │ movwcc r4, #9842 @ 0x2672 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ andslt pc, r4, r3, lsr r8 @ │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ andscc pc, r4, r9, lsr r8 @ │ │ │ │ movwls r4, #5720 @ 0x1658 │ │ │ │ - mrrc2 7, 6, pc, r6, cr13 @ │ │ │ │ + stc2 7, cr15, [sl], #436 @ 0x1b4 │ │ │ │ pkhtbmi r4, r4, r2, asr #12 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #18 │ │ │ │ @ instruction: 0xf76d46e2 │ │ │ │ - rsclt pc, fp, #20224 @ 0x4f00 │ │ │ │ + rsclt pc, fp, #41728 @ 0xa300 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d10, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x990a74 │ │ │ │ + b 0x9909cc │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-59 @ 0xffffffc5 │ │ │ │ - strne pc, [pc, #-965] @ 0xb65cf │ │ │ │ + strne pc, [pc, #-965] @ 0xb6527 │ │ │ │ stccs 7, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd1a2 │ │ │ │ ldrbmi sl, [r0], -ip │ │ │ │ cdp2 7, 10, cr15, cr12, cr11, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe17318e │ │ │ │ + blx 0x1e730e6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r1], r5, asr #22 │ │ │ │ vmax.s8 d20, d26, d8 │ │ │ │ - vmull.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01af0 │ │ │ │ andls r0, r4, #208896 @ 0x33000 │ │ │ │ @ instruction: 0xf6092704 │ │ │ │ ldmdavs fp, {r2, r4, r6, r7, r9, sl, ip, sp, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r1, asr #29 │ │ │ │ @ instruction: 0xf8cd2400 │ │ │ │ @@ -170445,36 +170403,36 @@ │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ strbteq r3, [fp], r0 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r8, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76a9c │ │ │ │ + bhi 0xd769f4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ ldrbtmi r9, [r2], -r4, lsl #22 │ │ │ │ andne pc, r7, fp, asr r8 @ │ │ │ │ @ instruction: 0xf10159db │ │ │ │ movwls r4, #12544 @ 0x3100 │ │ │ │ @ instruction: 0xf85b4618 │ │ │ │ movwls r3, #8196 @ 0x2004 │ │ │ │ - @ instruction: 0xffaef76d │ │ │ │ + @ instruction: 0xf802f76e │ │ │ │ movwne lr, #10717 @ 0x29dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - @ instruction: 0xffa6f76d │ │ │ │ - bl 0x2dd698 │ │ │ │ + @ instruction: 0xfffaf76d │ │ │ │ + bl 0x2dd5f0 │ │ │ │ @ instruction: 0xf85a0204 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf85a1307 │ │ │ │ ldmdavs r3, {r0, r1, r4, r5, ip}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ andne pc, r4, r8, asr r8 @ │ │ │ │ - b 0xfe306c10 │ │ │ │ - b 0x1776b8 │ │ │ │ + b 0xfe306b68 │ │ │ │ + b 0x177610 │ │ │ │ submi r0, fp, ip, lsl #6 │ │ │ │ andcc pc, r4, r8, asr #16 │ │ │ │ vmov.i32 q11, #208 @ 0x000000d0 │ │ │ │ strcc r2, [r8, -pc, lsl #10] │ │ │ │ @ instruction: 0xf8ddb1b4 │ │ │ │ @ instruction: 0x46489014 │ │ │ │ cdp2 7, 1, cr15, cr6, cr11, {7} │ │ │ │ @@ -170484,24 +170442,24 @@ │ │ │ │ andlt sp, sp, ip, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldr r2, [r0, r8, lsl #8] │ │ │ │ - blx 0xffb732bc │ │ │ │ + blx 0xff873214 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ vmax.s8 d20, d10, d15 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, lsr #28 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170512,36 +170470,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76ba8 │ │ │ │ + bhi 0xd76b00 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f2fb4 │ │ │ │ + bleq 0x4f2f0c │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ @ instruction: 0xf10a3000 │ │ │ │ stmdals r2, {r1, r8, r9} │ │ │ │ andsne pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf8334672 │ │ │ │ vst1.8 @ instruction: 0xf4818014 │ │ │ │ vst2.8 {d4[0],d5[0]}, [r8], r0 │ │ │ │ @ instruction: 0xf8304300 │ │ │ │ movwls r8, #4116 @ 0x1014 │ │ │ │ @ instruction: 0xf76d4640 │ │ │ │ - stmdbls r1, {r0, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldrbmi r4, [sl], -r4, lsl #13 │ │ │ │ strbtmi r4, [r0], r0, asr #12 │ │ │ │ - blx 0x774976 │ │ │ │ + blx 0x1c748ce │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170553,39 +170511,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x3761ec │ │ │ │ - blls 0x310c7c │ │ │ │ + blmi 0x376144 │ │ │ │ + blls 0x310bd4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000fa4d │ │ │ │ + svclt 0x0000fa41 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ strcs r4, [r0], #-2892 @ 0xfffff4b4 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r4, r7, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r2, lsl #8 │ │ │ │ - bleq 0xb2cb0 │ │ │ │ + bleq 0xb2c08 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ andsmi pc, r8, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05c │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ @@ -170597,73 +170555,73 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1771 @ 0xfffff915 │ │ │ │ stmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x2f30f4 │ │ │ │ + beq 0x2f304c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ eorne pc, r4, r8, asr r8 @ │ │ │ │ @ instruction: 0xf1014672 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf1033024 │ │ │ │ - blls 0x1090ec │ │ │ │ + blls 0x109044 │ │ │ │ eorcc pc, r4, r3, asr r8 @ │ │ │ │ ldrmi r9, [r8], -r0, lsl #6 │ │ │ │ - cdp2 7, 7, cr15, cr2, cr13, {3} │ │ │ │ + cdp2 7, 12, cr15, cr6, cr13, {3} │ │ │ │ strmi r9, [r4], r0, lsl #22 │ │ │ │ ldrbmi r4, [r2], -r9, asr #12 │ │ │ │ usatmi r4, #1, r8, lsl #12 │ │ │ │ - cdp2 7, 6, cr15, cr10, cr13, {3} │ │ │ │ + cdp2 7, 11, cr15, cr14, cr13, {3} │ │ │ │ smlabtne r7, r5, r3, pc @ │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror r8 │ │ │ │ ldmdavs r1!, {r3, lr} │ │ │ │ rsbsvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r4, {r0, r1, r4, r5, sp, lr} │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6973 │ │ │ │ + strcs pc, [pc, #-965] @ 0xb68cb │ │ │ │ @ instruction: 0xf607b16d │ │ │ │ ubfxeq r7, r4, #25, #11 │ │ │ │ streq pc, [r8], -r6, lsl #2 │ │ │ │ streq pc, [r2], #-79 @ 0xffffffb1 │ │ │ │ - blx 0xfe2356ca │ │ │ │ + blx 0xfe235622 │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [fp], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e798 │ │ │ │ ldc2l 7, cr15, [r0], {235} @ 0xeb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9a6f1f0 │ │ │ │ + @ instruction: 0xf99af1f0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ strmi r4, [r3], r8, asr #22 │ │ │ │ vmax.s8 d20, d10, d15 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ andls r0, r2, #835584 @ 0xcc000 │ │ │ │ strbtvc pc, [r6], fp, lsl #12 @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r5, ror #25 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @@ -170674,36 +170632,36 @@ │ │ │ │ ldrtmi r0, [r3], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76e30 │ │ │ │ + bhi 0xd76d88 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r0], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - bleq 0x4f323c │ │ │ │ + bleq 0x4f3194 │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ - blls 0x142e18 │ │ │ │ + blls 0x142d70 │ │ │ │ tstpeq r2, sl, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf83a4672 │ │ │ │ movwcc r8, #8212 @ 0x2014 │ │ │ │ andsne pc, r4, r1, lsr r8 @ │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ ldrmi r9, [r8], -r1, lsl #6 │ │ │ │ - @ instruction: 0xf9def76d │ │ │ │ + blx 0xd74b44 │ │ │ │ strmi r9, [r4], r1, lsl #22 │ │ │ │ ldrbmi r4, [sl], -r1, asr #12 │ │ │ │ usatmi r4, #0, r8, lsl #12 │ │ │ │ - @ instruction: 0xf9d6f76d │ │ │ │ + blx 0xb74b54 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170715,33 +170673,33 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, fp, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4, -pc, lsl #10] │ │ │ │ @ instruction: 0xd1a12c08 │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ @ instruction: 0xf7eb4658 │ │ │ │ - blmi 0x375f64 │ │ │ │ - blls 0x310f04 │ │ │ │ + blmi 0x375ebc │ │ │ │ + blls 0x310e5c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1f08ff0 │ │ │ │ - svclt 0x0000f909 │ │ │ │ + svclt 0x0000f8fd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ strmi fp, [r1], sp, lsl #1 │ │ │ │ vmax.s8 d20, d26, d8 │ │ │ │ - vqdmull.s q9, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c01bf0 │ │ │ │ smladxcs r4, r3, fp, r0 │ │ │ │ movwcs lr, #14797 @ 0x39cd │ │ │ │ ldrbvc pc, [r4], r9, lsl #12 @ │ │ │ │ strcs r4, [r0], #-2879 @ 0xfffff4c1 │ │ │ │ movwls r6, #47131 @ 0xb81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mcrr2 7, 14, pc, r6, cr11 @ │ │ │ │ @@ -170754,70 +170712,70 @@ │ │ │ │ ldrtmi r0, [r1], sl, ror #15 │ │ │ │ ldrtmi fp, [r6], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs r3!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6830 │ │ │ │ ldmdavs r1!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xd76f70 │ │ │ │ + bhi 0xd76ec8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1771 @ 0xfffff915 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r0!, {r0, r1, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmdbeq r8, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldmvs r2!, {r0, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a33 │ │ │ │ stmdals r4, {ip, sp} │ │ │ │ - blls 0x188924 │ │ │ │ + blls 0x18887c │ │ │ │ ldmibpl fp, {r0, r8, fp, ip, lr}^ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmibpl r1, {r0, r8, ip, pc}^ │ │ │ │ movwls r4, #9752 @ 0x2618 │ │ │ │ - ldc2 7, cr15, [r6, #-436]! @ 0xfffffe4c │ │ │ │ + stc2 7, cr15, [sl, #436] @ 0x1b4 │ │ │ │ movwne lr, #6621 @ 0x19dd │ │ │ │ strbmi r4, [sl], -r4, lsl #13 │ │ │ │ ldrmi r4, [r8], -r1, ror #13 │ │ │ │ - stc2 7, cr15, [lr, #-436]! @ 0xfffffe4c │ │ │ │ + stc2 7, cr15, [r2, #436] @ 0x1b4 │ │ │ │ andeq lr, r4, #8, 22 @ 0x2000 │ │ │ │ movwne pc, #29637 @ 0x73c5 @ │ │ │ │ eorsgt pc, sl, fp, asr r8 @ │ │ │ │ eorsne pc, r3, fp, asr r8 @ │ │ │ │ subsmi r6, r8, r3, asr r8 │ │ │ │ @ instruction: 0xf8584008 │ │ │ │ subsmi r1, r8, r4 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ movweq lr, #51715 @ 0xca03 │ │ │ │ @ instruction: 0xf848404b │ │ │ │ subsvs r3, r0, r4 │ │ │ │ - strcs pc, [pc, #-965] @ 0xb6beb │ │ │ │ + strcs pc, [pc, #-965] @ 0xb6b43 │ │ │ │ @ instruction: 0xb1b43708 │ │ │ │ @ instruction: 0x9014f8dd │ │ │ │ @ instruction: 0xf7eb4648 │ │ │ │ - blmi 0x3b5e3c │ │ │ │ - blls 0x39102c │ │ │ │ + blmi 0x3b5d94 │ │ │ │ + blls 0x390f84 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strcs r8, [r8], #-4080 @ 0xfffff010 │ │ │ │ @ instruction: 0xf1f0e793 │ │ │ │ - svclt 0x0000f873 │ │ │ │ + svclt 0x0000f867 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], r9, asr #22 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605fbb1 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170828,37 +170786,37 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77098 │ │ │ │ + bhi 0xf76ff0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f34a4 │ │ │ │ + beq 0x6f33fc │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - bls 0x1c3080 │ │ │ │ + bls 0x1c2fd8 │ │ │ │ movweq pc, #8459 @ 0x210b @ │ │ │ │ andsne pc, r4, fp, lsr r8 @ │ │ │ │ andsls pc, r4, r2, lsr r8 @ │ │ │ │ andscc pc, r4, r3, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ movwls r4, #13896 @ 0x3648 │ │ │ │ ldmdahi r2!, {r8, r9, sp} │ │ │ │ - blx 0xff074e64 │ │ │ │ + blx 0x574dbe │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r3, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0x46488872 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0xfedf4e78 │ │ │ │ + blx 0x2f4dd2 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r8, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r8, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -170870,39 +170828,39 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, pc, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7eb4650 │ │ │ │ - blmi 0x375cf8 │ │ │ │ - blls 0x391170 │ │ │ │ + blmi 0x375c50 │ │ │ │ + blls 0x3910c8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000ffd3 │ │ │ │ + svclt 0x0000ffc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2893] @ 0xfffff4b3 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r1, r2, r4, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb31a4 │ │ │ │ + bleq 0xb30fc │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d05d │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -170914,74 +170872,74 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f35e8 │ │ │ │ + beq 0x4f3540 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @ instruction: 0xf8521025 │ │ │ │ @ instruction: 0xf8539025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ @ instruction: 0xf7736822 │ │ │ │ - @ instruction: 0xf8cdfb5b │ │ │ │ + @ instruction: 0xf8cdfbaf │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - vorr.i16 , #57600 @ 0xe100 │ │ │ │ + @ instruction: 0xf3c6fba5 │ │ │ │ vrhadd.s8 d17, d10, d7 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f3a0 │ │ │ │ + b 0xfe30f2f8 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878648 │ │ │ │ + blx 0x18785a0 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r7, sl, lsr #9] │ │ │ │ @ instruction: 0xf7eb4638 │ │ │ │ - blmi 0x375ba8 │ │ │ │ - blls 0x3112c0 │ │ │ │ + blmi 0x375b00 │ │ │ │ + blls 0x311218 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000ff2b │ │ │ │ + svclt 0x0000ff1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ andls r0, r4, #3342336 @ 0x330000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ strmi pc, [r5], -r9, ror #20 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -170992,82 +170950,82 @@ │ │ │ │ ldrtmi r0, [sl], sl, ror #15 │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf77328 │ │ │ │ + bhi 0xf77280 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ - beq 0x6f3734 │ │ │ │ + beq 0x6f368c │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blls 0x1c3310 │ │ │ │ + blls 0x1c3268 │ │ │ │ @ instruction: 0xf8333302 │ │ │ │ @ instruction: 0xf10b9014 │ │ │ │ strbmi r0, [r8], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ andscc pc, r4, fp, lsr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ smlabbmi r0, r1, r4, pc @ │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - @ instruction: 0xf8cdf973 │ │ │ │ + @ instruction: 0xf8cdf9c7 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ ldmdahi r2!, {r0, r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #1720320 @ 0x1a4000 │ │ │ │ + rsclt pc, fp, #3096576 @ 0x2f4000 │ │ │ │ @ instruction: 0xf8582100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8580387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d9, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x991448 │ │ │ │ + b 0x9913a0 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb6fc3 │ │ │ │ + strne pc, [pc, #-965] @ 0xb6f1b │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf9b2f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 8, cr15, cr8, cr15, {7} │ │ │ │ + cdp2 1, 7, cr15, cr12, cr15, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2894] @ 0xfffff4b2 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb3438 │ │ │ │ + bleq 0xb3390 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d060 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171079,75 +171037,75 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f387c │ │ │ │ + beq 0x4f37d4 │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ movwcc r9, #19203 @ 0x4b03 │ │ │ │ eorls pc, r5, r3, asr r8 @ │ │ │ │ movweq pc, #16648 @ 0x4108 @ │ │ │ │ @ instruction: 0xf8534648 │ │ │ │ @ instruction: 0xf8581025 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ @ instruction: 0xf101e000 │ │ │ │ movwls r4, #8448 @ 0x2100 │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - blx 0x475250 │ │ │ │ + blx 0x19751a8 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ stmdbls r2, {r0, r1, r9, sl, lr} │ │ │ │ strbmi r6, [r8], -r2, ror #16 │ │ │ │ movwcs r4, #1689 @ 0x699 │ │ │ │ - blx 0x1f5264 │ │ │ │ + blx 0x16f51bc │ │ │ │ smlabtne r7, r6, r3, pc @ │ │ │ │ - biccs pc, r0, #-1610612732 @ 0xa0000004 │ │ │ │ + mvnsne pc, #-1610612732 @ 0xa0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eorsne pc, r1, r3, asr r8 @ │ │ │ │ eorscs pc, fp, r3, asr r8 @ │ │ │ │ subsmi r6, r8, r3, ror #16 │ │ │ │ stmdavs r1!, {r3, lr} │ │ │ │ rsbvs r4, r0, r8, asr r0 │ │ │ │ movweq lr, #6793 @ 0x1a89 │ │ │ │ submi r4, fp, r3, lsl r0 │ │ │ │ stmiblt r5, {r0, r1, r5, sp, lr} │ │ │ │ strcs pc, [pc], -r6, asr #7 │ │ │ │ @ instruction: 0xf607b16e │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ - blx 0xfe275e5a │ │ │ │ + blx 0xfe275db2 │ │ │ │ svclt 0x004846e2 │ │ │ │ strtle r4, [r7], #1766 @ 0x6e6 │ │ │ │ @ instruction: 0x4638e794 │ │ │ │ @ instruction: 0xf908f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [lr, #956] @ 0x3bc │ │ │ │ + ldc2l 1, cr15, [r2, #956] @ 0x3bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ @ instruction: 0x4605f91d │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171158,82 +171116,82 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf775c0 │ │ │ │ + bhi 0xf77518 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x2435a4 │ │ │ │ + blge 0x2434fc │ │ │ │ @ instruction: 0xf10b9303 │ │ │ │ @ instruction: 0xf83b0302 │ │ │ │ vst1.8 @ instruction: 0xf4811014 │ │ │ │ @ instruction: 0xf8334100 │ │ │ │ - blls 0x1d7608 │ │ │ │ + blls 0x1d7560 │ │ │ │ stmdami r0, {r3, r7, sl, ip, sp, lr, pc} │ │ │ │ andsge pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldrbmi lr, [r0], -r0 │ │ │ │ @ instruction: 0xf7718832 │ │ │ │ - bls 0x1b566c │ │ │ │ + bls 0x1b5714 │ │ │ │ strmi r9, [r3], -r0, lsl #4 │ │ │ │ ldrbmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0x46988872 │ │ │ │ @ instruction: 0xf7712300 │ │ │ │ - rsclt pc, fp, #1900544 @ 0x1d0000 │ │ │ │ + rsclt pc, fp, #7405568 @ 0x710000 │ │ │ │ @ instruction: 0xf8592100 │ │ │ │ vmvn.i32 d28, #211 @ 0x000000d3 │ │ │ │ @ instruction: 0xf8590387 │ │ │ │ movwcs r2, #51 @ 0x33 │ │ │ │ tstpeq pc, ip, ror #6 @ p-variant is OBSOLETE │ │ │ │ movweq pc, #62316 @ 0xf36c @ │ │ │ │ tstpmi pc, r2, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstpmi pc, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ vhsub.u32 d18, d8, d0 │ │ │ │ vhsub.u32 d16, d0, d15 │ │ │ │ andsmi r4, sl, pc, lsl r2 │ │ │ │ - b 0x9916e0 │ │ │ │ + b 0x991638 │ │ │ │ tstmi r3, #67108864 @ 0x4000000 │ │ │ │ strcc r6, [r2], #-51 @ 0xffffffcd │ │ │ │ - strne pc, [pc, #-965] @ 0xb725b │ │ │ │ + strne pc, [pc, #-965] @ 0xb71b3 │ │ │ │ stccs 6, cr3, [r8], {4} │ │ │ │ @ instruction: 0xf8ddd19c │ │ │ │ @ instruction: 0x4650a014 │ │ │ │ @ instruction: 0xf866f7eb │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [ip, #-956]! @ 0xfffffc44 │ │ │ │ + ldc2 1, cr15, [r0, #-956]! @ 0xfffffc44 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ strmi r4, [ip], -r7, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ @ instruction: 0xf7eb0300 │ │ │ │ stmib sp, {r0, r7, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r5, [r6], -r4, lsl #10 │ │ │ │ - bleq 0xb36d0 │ │ │ │ + bleq 0xb3628 │ │ │ │ strpl lr, [r6, #-2509] @ 0xfffff633 │ │ │ │ eorpl pc, r0, sp, lsr #17 │ │ │ │ @ instruction: 0xf607d061 │ │ │ │ ubfxeq r7, r4, #25, #19 │ │ │ │ svclt 0x004846e2 │ │ │ │ ldrle r4, [r1], #-1766 @ 0xfffff91a │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ @@ -171245,15 +171203,15 @@ │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr13, {0} │ │ │ │ ldrle r0, [r1], #-1779 @ 0xfffff90d │ │ │ │ ldmdbeq r0, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ ldrdcc pc, [ip], -ip │ │ │ │ svceq 0x00d4f8d7 │ │ │ │ - beq 0x4f3b14 │ │ │ │ + beq 0x4f3a6c │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ ldrdcs pc, [r8], -ip │ │ │ │ andeq lr, pc, r9, lsr #17 │ │ │ │ @ instruction: 0x3010f8bc │ │ │ │ andcc pc, r0, r9, lsr #17 │ │ │ │ @ instruction: 0xf1089a03 │ │ │ │ @ instruction: 0xf8580304 │ │ │ │ @@ -171261,60 +171219,60 @@ │ │ │ │ @ instruction: 0xf1019025 │ │ │ │ @ instruction: 0xf8534100 │ │ │ │ @ instruction: 0xf8cd3025 │ │ │ │ strbmi lr, [r8], -r0 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ stmdavs r2!, {r1, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf8cdf8c1 │ │ │ │ + @ instruction: 0xf8cdf915 │ │ │ │ strmi sl, [r3], -r0 │ │ │ │ stmdavs r2!, {r1, r8, fp, ip, pc}^ │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ @ instruction: 0xf7732300 │ │ │ │ - @ instruction: 0xf3c6f8b7 │ │ │ │ + @ instruction: 0xf3c6f90b │ │ │ │ vrhadd.s8 d17, d10, d7 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r0, r1, r3, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30f8d4 │ │ │ │ + b 0xfe30f82c │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0xf10407f2 │ │ │ │ @ instruction: 0xf04f0408 │ │ │ │ - blx 0x1878b7c │ │ │ │ + blx 0x1878ad4 │ │ │ │ strbtmi pc, [r2], r6, lsl #23 @ │ │ │ │ strbtmi fp, [r6], r8, asr #30 │ │ │ │ ldr sp, [r3, r6, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x377674 │ │ │ │ - blls 0x3117f4 │ │ │ │ + blmi 0x3775cc │ │ │ │ + blls 0x31174c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000fc91 │ │ │ │ + svclt 0x0000fc85 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [fp], sp, lsl #1 │ │ │ │ strmi r4, [r2], sl, asr #22 │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ andls r0, r4, #835584 @ 0xcc000 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdavs fp, {sl, sp} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ @ instruction: 0xf7ea0300 │ │ │ │ strmi pc, [r5], -pc, asr #31 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @@ -171325,38 +171283,38 @@ │ │ │ │ strls r0, [r3, -sl, ror #15] │ │ │ │ ldrtmi fp, [lr], r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40c │ │ │ │ ldmvs fp!, {r3, r4, sl, fp}^ │ │ │ │ @ instruction: 0xf10d6838 │ │ │ │ ldmdavs r9!, {r3, r4, r9, sl, fp}^ │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ - bhi 0xf7785c │ │ │ │ + bhi 0xf777b4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ strle r0, [ip], #-1899 @ 0xfffff895 │ │ │ │ ldceq 1, cr15, [r8], {13} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ ldmvs sl!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ - blge 0x243840 │ │ │ │ - blls 0x1dc450 │ │ │ │ + blge 0x243798 │ │ │ │ + blls 0x1dc3a8 │ │ │ │ andshi pc, r4, fp, lsr r8 @ │ │ │ │ vst4.8 {d3[0],d4[0],d5[0],d6[0]}, [r8], r2 │ │ │ │ @ instruction: 0xf8334800 │ │ │ │ @ instruction: 0xf10ba014 │ │ │ │ ldrbmi r0, [r0], -r2, lsl #6 │ │ │ │ andsne pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd2300 │ │ │ │ ldmdahi r2!, {sp, lr, pc} │ │ │ │ - mrc2 7, 6, pc, cr10, cr0, {3} │ │ │ │ + @ instruction: 0xff2ef770 │ │ │ │ andls r9, r0, #12288 @ 0x3000 │ │ │ │ strbmi r4, [r1], -r3, lsl #12 │ │ │ │ ldmdahi r2!, {r4, r6, r9, sl, lr}^ │ │ │ │ movwcs r4, #1688 @ 0x698 │ │ │ │ - mrc2 7, 6, pc, cr0, cr0, {3} │ │ │ │ + @ instruction: 0xff24f770 │ │ │ │ smlattcs r0, fp, r2, fp │ │ │ │ eorsgt pc, r3, r9, asr r8 @ │ │ │ │ orreq pc, r7, #335544323 @ 0x14000003 │ │ │ │ eorscs pc, r3, r9, asr r8 @ │ │ │ │ vcgt.u32 d18, d12, d0 │ │ │ │ vrhadd.u32 d16, d12, d15 │ │ │ │ vcgt.u32 d16, d2, d15 │ │ │ │ @@ -171368,25 +171326,25 @@ │ │ │ │ movweq lr, #6691 @ 0x1a23 │ │ │ │ eorsvs r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ orrsle r2, sp, r8, lsl #24 │ │ │ │ @ instruction: 0xa014f8dd │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ - blmi 0x377530 │ │ │ │ - blls 0x391938 │ │ │ │ + blmi 0x377488 │ │ │ │ + blls 0x391890 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000fbef │ │ │ │ + svclt 0x0000fbe3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [r8], fp, lsl #1 │ │ │ │ strcs r4, [r0, #-2895] @ 0xfffff4b1 │ │ │ │ @@ -171418,124 +171376,124 @@ │ │ │ │ @ instruction: 0xf8d7300c │ │ │ │ @ instruction: 0xf10d0fd4 │ │ │ │ @ instruction: 0xf8dc0b10 │ │ │ │ @ instruction: 0xf8dc1004 │ │ │ │ stmia r9!, {r3, sp} │ │ │ │ @ instruction: 0xf8bc000f │ │ │ │ @ instruction: 0xf8a93010 │ │ │ │ - blls 0x183994 │ │ │ │ + blls 0x1838ec │ │ │ │ @ instruction: 0xf8533304 │ │ │ │ @ instruction: 0xf108a025 │ │ │ │ ldrbmi r0, [r0], -r4, lsl #6 │ │ │ │ eorne pc, r5, r3, asr r8 @ │ │ │ │ eorcc pc, r5, r8, asr r8 @ │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbmi r0, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ stmdavs r2!, {r8, r9, sp} │ │ │ │ - @ instruction: 0xff74f772 │ │ │ │ + @ instruction: 0xffc8f772 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ strbmi r4, [r9], -r3, lsl #12 │ │ │ │ ldrmi r6, [r9], r2, ror #16 │ │ │ │ movwcs r4, #1616 @ 0x650 │ │ │ │ - @ instruction: 0xff6af772 │ │ │ │ + @ instruction: 0xffbef772 │ │ │ │ vmlsl.u8 , d6, d2 │ │ │ │ vrhadd.s8 d17, d10, d7 │ │ │ │ - vqdmlal.s q9, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8530333 │ │ │ │ @ instruction: 0xf8531031 │ │ │ │ stmdavs r3!, {r1, r4, r5, sp}^ │ │ │ │ andmi r4, r8, r8, asr r0 │ │ │ │ subsmi r6, r8, r1, lsr #16 │ │ │ │ - b 0xfe30fb70 │ │ │ │ + b 0xfe30fac8 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorvs r4, r3, fp, asr #32 │ │ │ │ @ instruction: 0xf3c6b985 │ │ │ │ cmnlt lr, pc, lsl #12 │ │ │ │ ldclvc 6, cr15, [r4], {7} │ │ │ │ @ instruction: 0x07f2b2f3 │ │ │ │ streq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ streq pc, [r2, #-79] @ 0xffffffb1 │ │ │ │ svclt 0x004846e3 │ │ │ │ movwls r4, #9958 @ 0x26e6 │ │ │ │ ldr sp, [r4, r7, lsr #9] │ │ │ │ @ instruction: 0xf7ea4638 │ │ │ │ - blmi 0x3773d8 │ │ │ │ - blls 0x311a90 │ │ │ │ + blmi 0x377330 │ │ │ │ + blls 0x3119e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, fp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ef8ff0 │ │ │ │ - svclt 0x0000fb43 │ │ │ │ + svclt 0x0000fb37 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3c80 │ │ │ │ - blmi 0xb76474 │ │ │ │ + blx 0x8a3bd8 │ │ │ │ + blmi 0xb763cc │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fe83 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89460 │ │ │ │ + bhi 0xf893b8 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - @ instruction: 0xff7cf76b │ │ │ │ + @ instruction: 0xffd0f76b │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb7ea1 │ │ │ │ + streq pc, [pc, #965] @ 0xb7df9 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ cdp2 7, 0, cr15, cr10, cr10, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xff8f42cc │ │ │ │ + blx 0xff5f4224 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ cdp2 7, 2, cr15, cr2, cr10, {7} │ │ │ │ - bleq 0x4f3f58 │ │ │ │ + bleq 0x4f3eb0 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171543,96 +171501,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #35, 30 @ 0x8c │ │ │ │ + rsclt pc, sl, #476 @ 0x1dc │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb77d7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb772f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [sl, #936]! @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe0f438c │ │ │ │ + blx 0x1df42e4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3e04 │ │ │ │ - blmi 0xb765f8 │ │ │ │ + blx 0x8a3d5c │ │ │ │ + blmi 0xb76550 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fdc1 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf895e4 │ │ │ │ + bhi 0xf8953c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - cdp2 7, 11, cr15, cr14, cr11, {3} │ │ │ │ + @ instruction: 0xff12f76b │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8025 │ │ │ │ + streq pc, [pc, #965] @ 0xb7f7d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2l 7, cr15, [r8, #-936] @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x874450 │ │ │ │ + blx 0x5743a8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r0, #-936]! @ 0xfffffc58 │ │ │ │ - bleq 0x4f40dc │ │ │ │ + bleq 0x4f4034 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171640,96 +171598,96 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76b4649 │ │ │ │ - rsclt pc, sl, #3632 @ 0xe30 │ │ │ │ + rsclt pc, sl, #55, 30 @ 0xdc │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb795b │ │ │ │ + strne pc, [pc, #-965] @ 0xb78b3 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2l 7, cr15, [r8], #936 @ 0x3a8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9bef1ef │ │ │ │ + @ instruction: 0xf9b2f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - blx 0x8a3f88 │ │ │ │ - blmi 0xb7677c │ │ │ │ + blx 0x8a3ee0 │ │ │ │ + blmi 0xb766d4 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fcff │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf89768 │ │ │ │ + bhi 0xf896c0 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0x46518830 │ │ │ │ - blx 0x5f5b7c │ │ │ │ + blx 0x1af5ad4 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb81a9 │ │ │ │ + streq pc, [pc, #965] @ 0xb8101 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1db │ │ │ │ stc2 7, cr15, [r6], {234} @ 0xea │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf95cf1ef │ │ │ │ + @ instruction: 0xf950f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], {234} @ 0xea │ │ │ │ - bleq 0x4f4260 │ │ │ │ + bleq 0x4f41b8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -171737,45 +171695,45 @@ │ │ │ │ ldmvs sl!, {r2, r3, r5, r6, r7, r9, sl, lr} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - rsclt pc, sl, #10688 @ 0x29c0 │ │ │ │ + rsclt pc, sl, #16064 @ 0x3ec0 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7adf │ │ │ │ + strne pc, [pc, #-965] @ 0xb7a37 │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ stc2 7, cr15, [r6], #-936 @ 0xfffffc58 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8fcf1ef │ │ │ │ + @ instruction: 0xf8f0f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a4114 │ │ │ │ - blmi 0xbf6900 │ │ │ │ + blx 0x8a406c │ │ │ │ + blmi 0xbf6858 │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fc3d │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @@ -171787,185 +171745,185 @@ │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r1, r3, r4, r5, r7, fp, sp, lr} │ │ │ │ stmdbge r2, {r0, r1, r2, r3} │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r2!, {ip, sp} │ │ │ │ mrsls r2, LR_irq │ │ │ │ ldmdahi r0!, {r0, r4, r6, r9, sl, lr} │ │ │ │ - blx 0x1975d1a │ │ │ │ + blx 0xfee75c72 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb8335 │ │ │ │ + streq pc, [pc, #965] @ 0xb828d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xff0f5f26 │ │ │ │ + blx 0xff0f5e7e │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf896f1ef │ │ │ │ + @ instruction: 0xf88af1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff6f5f82 │ │ │ │ - bleq 0x4f43ec │ │ │ │ + blx 0xff6f5eda │ │ │ │ + bleq 0x4f4344 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1593 @ 0xfffff9c7 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2418 │ │ │ │ + bhi 0xfa2370 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ strbmi r9, [r9], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #16128 @ 0x3f00 │ │ │ │ + rsclt pc, sl, #37632 @ 0x9300 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7c73 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7bcb │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0x17f5fee │ │ │ │ + blx 0x17f5f46 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf832f1ef │ │ │ │ + @ instruction: 0xf826f1ef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ - blx 0x8a42a8 │ │ │ │ - blmi 0xbf6a94 │ │ │ │ + blx 0x8a4200 │ │ │ │ + blmi 0xbf69ec │ │ │ │ strmi r4, [ip], -r3, lsl #13 │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ vcgt.s8 d16, d10, d0 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ @ instruction: 0xf7ea0933 │ │ │ │ @ instruction: 0xf104fb73 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, fp, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3304 │ │ │ │ @ instruction: 0x07aa3018 │ │ │ │ @ instruction: 0x07ebd01f │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x138114 │ │ │ │ + bge 0x13806c │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdahi r1!, {ip, sp} │ │ │ │ ldmdahi r0!, {r8, r9, sp} │ │ │ │ ldrbmi r9, [r2], -r0, lsl #4 │ │ │ │ - blx 0xfe6f5eac │ │ │ │ + blx 0xffbf5e04 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ movwmi r4, #12304 @ 0x3010 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xb84c9 │ │ │ │ + streq pc, [pc, #965] @ 0xb8421 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1d7 │ │ │ │ - blx 0xffe760b8 │ │ │ │ + blx 0xffe76010 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffccf1ee │ │ │ │ + @ instruction: 0xffc0f1ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r9], r9, lsl #1 │ │ │ │ strmi r4, [r2], fp, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0x476116 │ │ │ │ - bleq 0x4f4580 │ │ │ │ + blx 0x47606e │ │ │ │ + bleq 0x4f44d8 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ movwcc lr, #18893 @ 0x49cd │ │ │ │ andscc pc, r8, sp, lsr #17 │ │ │ │ andsle r0, lr, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa29ac │ │ │ │ + bhi 0xfa2904 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ movwcs r9, #512 @ 0x200 │ │ │ │ stmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7726830 │ │ │ │ - rsclt pc, sl, #119808 @ 0x1d400 │ │ │ │ + rsclt pc, sl, #205824 @ 0x32400 │ │ │ │ @ instruction: 0xf8586823 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-32 @ 0xffffffe0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb7e07 │ │ │ │ + strne pc, [pc, #-965] @ 0xb7d5f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1d8 │ │ │ │ - blx 0xfe576180 │ │ │ │ + blx 0xfe5760d8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff68f1ee │ │ │ │ + @ instruction: 0xff5cf1ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ pkhbtmi r4, r2, r6, lsl #12 │ │ │ │ @ instruction: 0xf60a460c │ │ │ │ @@ -171974,38 +171932,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf996f76b │ │ │ │ + @ instruction: 0xf9eaf76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - mcr2 7, 3, pc, cr12, cr15, {3} @ │ │ │ │ - streq pc, [pc, #965] @ 0xb8625 │ │ │ │ + mcr2 7, 6, pc, cr0, cr15, {3} @ │ │ │ │ + streq pc, [pc, #965] @ 0xb857d │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ - blx 0x12f6214 │ │ │ │ + blx 0x12f616c │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - cdp2 7, 0, cr15, cr8, cr2, {4} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldc2l 7, cr15, [ip, #520]! @ 0x208 │ │ │ │ + cdp2 7, 5, cr15, cr0, cr2, {4} │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172015,40 +171973,40 @@ │ │ │ │ @ instruction: 0xf7ea79d4 │ │ │ │ @ instruction: 0xf104fa5d │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrle r0, [r1], #-2027 @ 0xfffff815 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ ldrbmi r1, [r4, #-1295] @ 0xfffffaf1 │ │ │ │ @ instruction: 0x4640d1f8 │ │ │ │ - blx 0x376290 │ │ │ │ + blx 0x3761e8 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf9a8f76b │ │ │ │ + @ instruction: 0xf9fcf76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - mcr2 7, 2, pc, cr12, cr15, {3} @ │ │ │ │ + mcr2 7, 5, pc, cr0, cr15, {3} @ │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - stc2l 7, cr15, [r2, #520]! @ 0x208 │ │ │ │ + cdp2 7, 3, cr15, cr6, cr2, {4} │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fdd1 │ │ │ │ + @ instruction: 0xf8b8fe25 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172060,38 +172018,38 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd017 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8eaf76b │ │ │ │ + @ instruction: 0xf93ef76b │ │ │ │ strbmi fp, [r1], -r0, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - ldmiblt r8!, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + ldmiblt r8!, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46424630 │ │ │ │ strcc r4, [r2], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2l 7, cr15, [r0, #508] @ 0x1fc │ │ │ │ - streq pc, [pc, #965] @ 0xb877d │ │ │ │ + mcr2 7, 1, pc, cr4, cr15, {3} @ │ │ │ │ + streq pc, [pc, #965] @ 0xb86d5 │ │ │ │ strbmi r4, [ip, #-1542] @ 0xfffff9fa │ │ │ │ ldrbmi sp, [r0], -r7, ror #3 │ │ │ │ @ instruction: 0xf99cf7ea │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @ instruction: 0x46414638 │ │ │ │ - ldc2l 7, cr15, [ip, #-520] @ 0xfffffdf8 │ │ │ │ + ldc2 7, cr15, [r0, #520]! @ 0x208 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ ldrb r3, [fp, r6, ror #31] │ │ │ │ @ instruction: 0x46414630 │ │ │ │ - ldc2l 7, cr15, [r0, #-520] @ 0xfffffdf8 │ │ │ │ + stc2 7, cr15, [r4, #520]! @ 0x208 │ │ │ │ svccc 0x00e6f8ba │ │ │ │ @ instruction: 0xf0434606 │ │ │ │ @ instruction: 0xf8aa0301 │ │ │ │ strb r3, [sl, r6, ror #31] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172109,32 +172067,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - ldmdblt r8, {r0, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r2, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf8fcf76b │ │ │ │ + @ instruction: 0xf950f76b │ │ │ │ @ instruction: 0x4630b9b8 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ - ldc2 7, cr15, [r0, #508]! @ 0x1fc │ │ │ │ + mcr2 7, 0, pc, cr4, cr15, {3} @ │ │ │ │ ldrb r4, [fp, r6, lsl #12] │ │ │ │ @ instruction: 0x46494630 │ │ │ │ - ldc2 7, cr15, [r6, #-520]! @ 0xfffffdf8 │ │ │ │ + stc2 7, cr15, [sl, #520] @ 0x208 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ strbmi r4, [r9], -r6, lsl #12 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8a84638 │ │ │ │ @ instruction: 0xf76b3fd4 │ │ │ │ - stmdacs r0, {r0, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi sp, [r8], -r7, ror #1 │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fd25 │ │ │ │ + @ instruction: 0xf8b8fd79 │ │ │ │ @ instruction: 0x46073fd4 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ svclt 0x0000e7db │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172146,39 +172104,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf83ef76b │ │ │ │ + @ instruction: 0xf892f76b │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76b4638 │ │ │ │ - stmiblt r0, {r0, r3, r4, r5, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r2, r3, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vmov.i32 d31, #13893631 @ 0x00d3ffff │ │ │ │ + vqrdmulh.s , , d3[5] │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -pc, ror #17 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafcaf │ │ │ │ + @ instruction: 0xf8bafd03 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafca3 │ │ │ │ + @ instruction: 0xf8bafcf7 │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172196,32 +172154,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76b6827 │ │ │ │ - stmdblt r0!, {r0, r1, r4, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xf84ef76b │ │ │ │ + @ instruction: 0xf8a2f76b │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fcf1 │ │ │ │ + strmi pc, [r6], -r5, asr #26 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fc87 │ │ │ │ + @ instruction: 0xf8b8fcdb │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xf836f76b │ │ │ │ + @ instruction: 0xf88af76b │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - ldc2l 7, cr15, [r6], #-520 @ 0xfffffdf8 │ │ │ │ + stc2l 7, cr15, [sl], {130} @ 0x82 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172233,39 +172191,39 @@ │ │ │ │ @ instruction: 0xf1044605 │ │ │ │ and r0, r4, r0, lsl r9 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strbmi r0, [ip, #-1423] @ 0xfffffa71 │ │ │ │ @ instruction: 0x07ebd018 │ │ │ │ @ instruction: 0x4641d5f8 │ │ │ │ stmdahi r7!, {r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff90f76a │ │ │ │ + @ instruction: 0xffe4f76a │ │ │ │ strbmi fp, [r1], -r8, asr #22 │ │ │ │ @ instruction: 0xf76a4638 │ │ │ │ - stmiblt r0, {r0, r1, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46424630 │ │ │ │ smlabteq lr, r7, r3, pc @ │ │ │ │ @ instruction: 0xf77f3402 │ │ │ │ - vmvn.i32 , #54783 @ 0x0000d5ff │ │ │ │ + vqdmulh.s , , d1[2] │ │ │ │ strmi r0, [r6], -pc, lsl #11 │ │ │ │ mvnle r4, ip, asr #10 │ │ │ │ @ instruction: 0xf7ea4650 │ │ │ │ ldrtmi pc, [r0], -r1, asr #16 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463887f0 │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafc01 │ │ │ │ + @ instruction: 0xf8bafc55 │ │ │ │ strmi r3, [r7], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824641 │ │ │ │ - @ instruction: 0xf8bafbf5 │ │ │ │ + @ instruction: 0xf8bafc49 │ │ │ │ strmi r3, [r6], -r6, ror #31 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ svccc 0x00e6f8aa │ │ │ │ svclt 0x0000e7c9 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172283,32 +172241,32 @@ │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ @ instruction: 0xf76a6827 │ │ │ │ - stmdblt r0!, {r0, r2, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - @ instruction: 0xffa0f76a │ │ │ │ + @ instruction: 0xfff4f76a │ │ │ │ ldrtmi fp, [r0], -r0, asr #19 │ │ │ │ @ instruction: 0xf027464a │ │ │ │ @ instruction: 0xf77f4100 │ │ │ │ - @ instruction: 0x4606fc53 │ │ │ │ + strmi pc, [r6], -r7, lsr #25 │ │ │ │ @ instruction: 0x4630e7da │ │ │ │ @ instruction: 0xf7824649 │ │ │ │ - @ instruction: 0xf8b8fbd9 │ │ │ │ + @ instruction: 0xf8b8fc2d │ │ │ │ @ instruction: 0x46063fd4 │ │ │ │ @ instruction: 0xf0434649 │ │ │ │ ldrtmi r0, [r8], -r1, lsl #6 │ │ │ │ svccc 0x00d4f8a8 │ │ │ │ - @ instruction: 0xff88f76a │ │ │ │ + @ instruction: 0xffdcf76a │ │ │ │ rscle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0x46494638 │ │ │ │ - blx 0xff2f6566 │ │ │ │ + ldc2 7, cr15, [ip], {130} @ 0x82 │ │ │ │ svccc 0x00d4f8b8 │ │ │ │ @ instruction: 0xf0434607 │ │ │ │ @ instruction: 0xf8a80301 │ │ │ │ @ instruction: 0xe7da3fd4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -172331,25 +172289,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa2fe0 │ │ │ │ + bhi 0xfa2f38 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - @ instruction: 0xf872f780 │ │ │ │ + @ instruction: 0xf8c6f780 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12cf68 │ │ │ │ + bls 0x12cec0 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xff70f7e9 │ │ │ │ @@ -172358,15 +172316,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - mcrr2 1, 14, pc, r6, cr14 @ │ │ │ │ + ldc2 1, cr15, [sl], #-952 @ 0xfffffc48 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172387,42 +172345,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa30c0 │ │ │ │ + bhi 0xfa3018 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7804649 │ │ │ │ - stmdacs r0, {r0, r1, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsl #30 │ │ │ │ - b 0x12c14d0 │ │ │ │ + b 0x12c1428 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988940 │ │ │ │ - b 0x2b94f4 │ │ │ │ - b 0x117a908 │ │ │ │ + b 0x988898 │ │ │ │ + b 0x2b944c │ │ │ │ + b 0x117a860 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378500 │ │ │ │ - blls 0x292968 │ │ │ │ + blmi 0x378458 │ │ │ │ + blls 0x2928c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fbd7 │ │ │ │ + svclt 0x0000fbcb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172449,20 +172407,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsl #30 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d11c │ │ │ │ + bls 0x12d074 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ cdp2 7, 9, cr15, cr0, cr9, {7} │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172470,15 +172428,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0x1a751be │ │ │ │ + blx 0x1775116 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172504,37 +172462,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - @ instruction: 0xff28f77f │ │ │ │ + @ instruction: 0xff7cf77f │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988b04 │ │ │ │ + b 0x988a5c │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378340 │ │ │ │ - blls 0x292b28 │ │ │ │ + blmi 0x378298 │ │ │ │ + blls 0x292a80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000faf7 │ │ │ │ + svclt 0x0000faeb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172554,25 +172512,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa335c │ │ │ │ + bhi 0xfa32b4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, r9, lsr r8 @ │ │ │ │ andeq pc, r4, sl, lsr r8 @ │ │ │ │ - mrc2 7, 5, pc, cr4, cr15, {3} │ │ │ │ + @ instruction: 0xff08f77f │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d2e4 │ │ │ │ + bls 0x12d23c │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ ldc2 7, cr15, [r2, #932]! @ 0x3a4 │ │ │ │ @@ -172581,15 +172539,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe2f5378 │ │ │ │ + blx 0x1ff52d0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172610,42 +172568,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa343c │ │ │ │ + bhi 0xfa3394 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andeq pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4649 │ │ │ │ - stmdacs r0, {r0, r2, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, r3, r4 │ │ │ │ - b 0x12c184c │ │ │ │ + b 0x12c17a4 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x988cbc │ │ │ │ - b 0x2b9870 │ │ │ │ - b 0x117ac84 │ │ │ │ + b 0x988c14 │ │ │ │ + b 0x2b97c8 │ │ │ │ + b 0x117abdc │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x378184 │ │ │ │ - blls 0x292ce4 │ │ │ │ + blmi 0x3780dc │ │ │ │ + blls 0x292c3c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000fa19 │ │ │ │ + svclt 0x0000fa0d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172672,20 +172630,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85a3000 │ │ │ │ @ instruction: 0xf85b1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r3, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qadd16mi fp, fp, r4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d498 │ │ │ │ + bls 0x12d3f0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [r2], {233} @ 0xe9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -172693,15 +172651,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9a8f1ee │ │ │ │ + @ instruction: 0xf99cf1ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172727,37 +172685,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r0, [r1], -r4 │ │ │ │ - stc2l 7, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ + ldc2 7, cr15, [lr, #508]! @ 0x1fc │ │ │ │ svclt 0x00142800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x988e80 │ │ │ │ + b 0x988dd8 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377fc4 │ │ │ │ - blls 0x292ea4 │ │ │ │ + blmi 0x377f1c │ │ │ │ + blls 0x292dfc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f939 │ │ │ │ + svclt 0x0000f92d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -172777,42 +172735,42 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa36d8 │ │ │ │ + bhi 0xfa3630 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - ldc2l 7, cr15, [r6], #508 @ 0x1fc │ │ │ │ + stc2l 7, cr15, [sl, #-508] @ 0xfffffe04 │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d660 │ │ │ │ + bls 0x12d5b8 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xffdf6eba │ │ │ │ + blx 0xffdf6e12 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf8caf1ee │ │ │ │ + @ instruction: 0xf8bef1ee │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -172833,42 +172791,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa37b8 │ │ │ │ + bhi 0xfa3710 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r2, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfd4 │ │ │ │ - b 0x12c1bc8 │ │ │ │ + b 0x12c1b20 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989038 │ │ │ │ - b 0x2b9bec │ │ │ │ - b 0x117b000 │ │ │ │ + b 0x988f90 │ │ │ │ + b 0x2b9b44 │ │ │ │ + b 0x117af58 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377e08 │ │ │ │ - blls 0x293060 │ │ │ │ + blmi 0x377d60 │ │ │ │ + blls 0x292fb8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ee8ff0 │ │ │ │ - svclt 0x0000f85b │ │ │ │ + svclt 0x0000f84f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172895,36 +172853,36 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfd4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d814 │ │ │ │ + bls 0x12d76c │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ - blx 0x5f707a │ │ │ │ + blx 0x5f6fd2 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffeaf1ed │ │ │ │ + @ instruction: 0xffdef1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -172950,37 +172908,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - blx 0xfebf6f82 │ │ │ │ + stc2 7, cr15, [r0], {127} @ 0x7f │ │ │ │ svclt 0x00d42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9891fc │ │ │ │ + b 0x989154 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377c48 │ │ │ │ - blls 0x293220 │ │ │ │ + blmi 0x377ba0 │ │ │ │ + blls 0x293178 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000ff7b │ │ │ │ + svclt 0x0000ff6f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173000,54 +172958,54 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3a54 │ │ │ │ + bhi 0xfa39ac │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - blx 0xef705a │ │ │ │ + blx 0xfe3f6fb2 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12d9dc │ │ │ │ + bls 0x12d934 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ - blx 0xe77234 │ │ │ │ + blx 0xe7718c │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff0cf1ed │ │ │ │ + @ instruction: 0xff00f1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ strmi r2, [sl], r0, lsl #10 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ - blx 0x14f728c │ │ │ │ + blx 0x14f71e4 │ │ │ │ strmi r2, [r6], -r3, lsl #8 │ │ │ │ @ instruction: 0xf8db46a8 │ │ │ │ @ instruction: 0xf60b0220 │ │ │ │ @ instruction: 0xf7e977e6 │ │ │ │ stmib sp, {r0, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ andls r5, r1, r2, lsl #10 │ │ │ │ strpl lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ @@ -173056,42 +173014,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3b34 │ │ │ │ + bhi 0xfa3a8c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, asr #31 │ │ │ │ - b 0x12c1f44 │ │ │ │ + b 0x12c1e9c │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x9893b4 │ │ │ │ - b 0x2b9f68 │ │ │ │ - b 0x117b37c │ │ │ │ + b 0x98930c │ │ │ │ + b 0x2b9ec0 │ │ │ │ + b 0x117b2d4 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377a8c │ │ │ │ - blls 0x2933dc │ │ │ │ + blmi 0x3779e4 │ │ │ │ + blls 0x293334 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fe9d │ │ │ │ + svclt 0x0000fe91 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173118,20 +173076,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, asr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12db90 │ │ │ │ + bls 0x12dae8 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xf956f7e9 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173139,15 +173097,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 2, cr15, cr12, cr13, {7} │ │ │ │ + cdp2 1, 2, cr15, cr0, cr13, {7} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173173,37 +173131,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf9eef77f │ │ │ │ + blx 0x1177254 │ │ │ │ svclt 0x00cc2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989578 │ │ │ │ + b 0x9894d0 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x3778cc │ │ │ │ - blls 0x29359c │ │ │ │ + blmi 0x377824 │ │ │ │ + blls 0x2934f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fdbd │ │ │ │ + svclt 0x0000fdb1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173223,25 +173181,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3dd0 │ │ │ │ + bhi 0xfa3d28 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xf97af77f │ │ │ │ + @ instruction: 0xf9cef77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12dd58 │ │ │ │ + bls 0x12dcb0 │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ @ instruction: 0xf878f7e9 │ │ │ │ @@ -173250,15 +173208,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [lr, #-948] @ 0xfffffc4c │ │ │ │ + stc2l 1, cr15, [r2, #-948] @ 0xfffffc4c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173279,42 +173237,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa3eb0 │ │ │ │ + bhi 0xfa3e08 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77f4648 │ │ │ │ - stmdacs r0, {r0, r1, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4623bfb4 │ │ │ │ - b 0x12c22c0 │ │ │ │ + b 0x12c2218 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989730 │ │ │ │ - b 0x2ba2e4 │ │ │ │ - b 0x117b6f8 │ │ │ │ + b 0x989688 │ │ │ │ + b 0x2ba23c │ │ │ │ + b 0x117b650 │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e93ca4 │ │ │ │ - blmi 0x377710 │ │ │ │ - blls 0x293758 │ │ │ │ + blmi 0x377668 │ │ │ │ + blls 0x2936b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fcdf │ │ │ │ + svclt 0x0000fcd3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173341,20 +173299,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77f0004 │ │ │ │ - stmdacs r0, {r0, r1, r2, r3, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x462bbfb4 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12df0c │ │ │ │ + bls 0x12de64 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ @ instruction: 0xff98f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173362,15 +173320,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2l 1, cr15, [lr], #-948 @ 0xfffffc4c │ │ │ │ + stc2l 1, cr15, [r2], #-948 @ 0xfffffc4c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173396,37 +173354,37 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - @ instruction: 0xf830f77f │ │ │ │ + @ instruction: 0xf884f77f │ │ │ │ svclt 0x00b42800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x9898f4 │ │ │ │ + b 0x98984c │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379550 │ │ │ │ - blls 0x293918 │ │ │ │ + blmi 0x3794a8 │ │ │ │ + blls 0x293870 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fbff │ │ │ │ + svclt 0x0000fbf3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ strcs r4, [r0], #-2864 @ 0xfffff4d0 │ │ │ │ @@ -173446,25 +173404,25 @@ │ │ │ │ vpmax.u8 , q2, q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa414c │ │ │ │ + bhi 0xfa40a4 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r4, sl, lsr r8 @ │ │ │ │ andeq pc, r4, r9, lsr r8 @ │ │ │ │ - @ instruction: 0xffbcf77e │ │ │ │ + @ instruction: 0xf810f77f │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ strcc r0, [r2], #-173 @ 0xffffff53 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e0d4 │ │ │ │ + bls 0x12e02c │ │ │ │ @ instruction: 0xf8db4658 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ stmdaeq r6, {r3, r9, fp, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ stccc 8, cr15, [r4], #812 @ 0x32c │ │ │ │ cdp2 7, 11, cr15, cr10, cr8, {7} │ │ │ │ @@ -173473,15 +173431,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfe4f6166 │ │ │ │ + blx 0xfe1f60be │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r3, lsl #13 │ │ │ │ @ instruction: 0x46914b31 │ │ │ │ @@ -173502,42 +173460,42 @@ │ │ │ │ vpmax.u8 , , q3 │ │ │ │ svclt 0x004807db │ │ │ │ strle r4, [fp], #-1594 @ 0xfffff9c6 │ │ │ │ stceq 1, cr15, [r8], {13} │ │ │ │ ldmvs fp!, {r1, r3, r4, r5, r7, fp, sp, lr}^ │ │ │ │ ldmdavs r9!, {r3, r4, r5, fp, sp, lr}^ │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xfa422c │ │ │ │ + bhi 0xfa4184 │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ andne pc, r5, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf77e4648 │ │ │ │ - stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [r3], -ip, lsr #31 │ │ │ │ - b 0x12c263c │ │ │ │ + b 0x12c2594 │ │ │ │ adceq r0, r4, r3, lsl #16 │ │ │ │ ldccs 5, cr3, [r0, #-8] │ │ │ │ bicsle fp, fp, r4, lsr #5 │ │ │ │ ldrbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #876 @ 0x36c │ │ │ │ - b 0x989aac │ │ │ │ - b 0x2ba660 │ │ │ │ - b 0x117ba74 │ │ │ │ + b 0x989a04 │ │ │ │ + b 0x2ba5b8 │ │ │ │ + b 0x117b9cc │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x379394 │ │ │ │ - blls 0x293ad4 │ │ │ │ + blmi 0x3792ec │ │ │ │ + blls 0x293a2c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fb21 │ │ │ │ + svclt 0x0000fb15 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173564,20 +173522,20 @@ │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ @ instruction: 0xf85a1004 │ │ │ │ @ instruction: 0xf77e0004 │ │ │ │ - stmdacs r0, {r0, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r2, r4, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi fp, [fp], -ip, lsr #31 │ │ │ │ tstmi pc, #0, 6 │ │ │ │ strcc r0, [r4], #-301 @ 0xfffffed3 │ │ │ │ adclt r2, sp, #16, 24 @ 0x1000 │ │ │ │ - bls 0x12e288 │ │ │ │ + bls 0x12e1e0 │ │ │ │ @ instruction: 0xf8d94648 │ │ │ │ andsmi r3, r6, r4, lsr #25 │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ teqmi fp, #55 @ 0x37 │ │ │ │ stccc 8, cr15, [r4], #804 @ 0x324 │ │ │ │ ldc2l 7, cr15, [sl, #928] @ 0x3a0 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ @@ -173585,15 +173543,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blx 0xfecf6324 │ │ │ │ + blx 0xfe9f627c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r4, r9, r1, lsl #13 │ │ │ │ strcs r4, [r0], #-2865 @ 0xfffff4cf │ │ │ │ @@ -173619,48 +173577,48 @@ │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ ldrdne pc, [r4], -r8 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ @ instruction: 0xf8b8aa02 │ │ │ │ @ instruction: 0xf8ac3010 │ │ │ │ @ instruction: 0xf85b3000 │ │ │ │ ldrbmi r1, [r0], -r4 │ │ │ │ - mrc2 7, 3, pc, cr2, cr14, {3} │ │ │ │ + mcr2 7, 6, pc, cr6, cr14, {3} @ │ │ │ │ svclt 0x00ac2800 │ │ │ │ movwcs r4, #1579 @ 0x62b │ │ │ │ @ instruction: 0x012d431f │ │ │ │ ldccs 4, cr3, [r0], {4} │ │ │ │ bicsle fp, r7, sp, lsr #5 │ │ │ │ strbmi r9, [r8], -r1, lsl #20 │ │ │ │ stccc 8, cr15, [r4], #868 @ 0x364 │ │ │ │ - b 0x989c70 │ │ │ │ + b 0x989bc8 │ │ │ │ eorsmi r0, r7, r2, lsl #6 │ │ │ │ @ instruction: 0xf8c9433b │ │ │ │ @ instruction: 0xf7e83ca4 │ │ │ │ - blmi 0x3791d4 │ │ │ │ - blls 0x293c94 │ │ │ │ + blmi 0x37912c │ │ │ │ + blls 0x293bec │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000fa41 │ │ │ │ + svclt 0x0000fa35 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #928] @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173677,39 +173635,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ stc2l 0, cr15, [r8, #96] @ 0x60 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba0a5 │ │ │ │ + streq pc, [pc, #965] @ 0xb9ffd │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ stc2 7, cr15, [r8, #-928] @ 0xfffffc60 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf9def1ed │ │ │ │ + @ instruction: 0xf9d2f1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r0, #-928]! @ 0xfffffc60 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173722,43 +173680,43 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #1488 @ 0x5d0 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981e5c │ │ │ │ + b 0x981db4 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x37904c │ │ │ │ - blls 0x213e1c │ │ │ │ + blmi 0x378fa4 │ │ │ │ + blls 0x213d74 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000f97d │ │ │ │ + svclt 0x0000f971 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [lr], #928 @ 0x3a0 │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173775,39 +173733,39 @@ │ │ │ │ ldrbmi r0, [r1], -r0 │ │ │ │ ldc2 0, cr15, [r0, #-96]! @ 0xffffffa0 │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xba22d │ │ │ │ + streq pc, [pc, #965] @ 0xba185 │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4658d1da │ │ │ │ mcrr2 7, 14, pc, r4, cr8 @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf91af1ed │ │ │ │ + @ instruction: 0xf90ef1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [sl], r7, lsl #1 │ │ │ │ strmi r4, [r3], sl, lsr #22 │ │ │ │ ldrmi r4, [r6], -ip, lsl #12 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmibcs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmibne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdbeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 14, pc, ip, cr8 @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf60b4605 │ │ │ │ movwcs r7, #2022 @ 0x7e6 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -173820,46 +173778,46 @@ │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ strbtmi r0, [sl], -pc │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184651 │ │ │ │ rsclt pc, sl, #12608 @ 0x3140 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x981fe4 │ │ │ │ + b 0x981f3c │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, fp, r4, asr #10 │ │ │ │ @ instruction: 0xf7e84658 │ │ │ │ - blmi 0x378ec4 │ │ │ │ - blls 0x213fa4 │ │ │ │ + blmi 0x378e1c │ │ │ │ + blls 0x213efc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ed8ff0 │ │ │ │ - svclt 0x0000f8b9 │ │ │ │ + svclt 0x0000f8ad │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfff77f36 │ │ │ │ - bleq 0x4f63a8 │ │ │ │ + blx 0xfff77e8e │ │ │ │ + bleq 0x4f6300 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173872,42 +173830,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #25600 @ 0x6400 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9c27 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9b7f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xfe177f9a │ │ │ │ + blx 0xfe177ef2 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf858f1ed │ │ │ │ + @ instruction: 0xf84cf1ed │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xfe777ff6 │ │ │ │ - bleq 0x4f6468 │ │ │ │ + blx 0xfe777f4e │ │ │ │ + bleq 0x4f63c0 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173920,42 +173878,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #130048 @ 0x1fc00 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9ce7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9c3f │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x97805a │ │ │ │ + blx 0x977fb2 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xfff8f1ec │ │ │ │ + @ instruction: 0xffecf1ec │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xf780b6 │ │ │ │ - bleq 0x4f6528 │ │ │ │ + blx 0xf7800e │ │ │ │ + bleq 0x4f6480 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -173968,42 +173926,42 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #479232 @ 0x75000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9da7 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9cff │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0xff178118 │ │ │ │ + blx 0xff178070 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff98f1ec │ │ │ │ + @ instruction: 0xff8cf1ec │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [r9], r7, lsl #1 │ │ │ │ strmi r4, [r2], r9, lsr #22 │ │ │ │ @ instruction: 0x460e4614 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stmiacs r0, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmne r0!, {r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmdaeq r3!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - blx 0xff778174 │ │ │ │ - bleq 0x4f65e8 │ │ │ │ + blx 0xff7780cc │ │ │ │ + bleq 0x4f6540 │ │ │ │ @ instruction: 0xf60a4605 │ │ │ │ movwcs r7, #2004 @ 0x7d4 │ │ │ │ movwcc lr, #2509 @ 0x9cd │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ andscc pc, r0, sp, lsr #17 │ │ │ │ andsle r0, sl, sl, lsr #14 │ │ │ │ svclt 0x004807eb │ │ │ │ @@ -174016,146 +173974,146 @@ │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0184649 │ │ │ │ rsclt pc, sl, #897024 @ 0xdb000 │ │ │ │ @ instruction: 0xf8586833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xb9e67 │ │ │ │ + strne pc, [pc, #-965] @ 0xb9dbf │ │ │ │ ldrbmi r3, [ip, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4650d1dc │ │ │ │ - blx 0x19781d8 │ │ │ │ + blx 0x1978130 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff38f1ec │ │ │ │ + @ instruction: 0xff2cf1ec │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bad4 │ │ │ │ + bmi 0xc4ba2c │ │ │ │ vmax.s8 d20, d10, d12 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x1e7823c │ │ │ │ + blx 0x1e78194 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a310 │ │ │ │ + bge 0x13a268 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #13312 @ 0x3400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9823b4 │ │ │ │ + b 0x98230c │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378af0 │ │ │ │ - blls 0x294378 │ │ │ │ + blmi 0x378a48 │ │ │ │ + blls 0x2942d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec8ff0 │ │ │ │ - svclt 0x0000fecf │ │ │ │ + svclt 0x0000fec3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc4bba8 │ │ │ │ + bmi 0xc4bb00 │ │ │ │ vmax.s8 d20, d10, d12 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x3f8310 │ │ │ │ + blx 0x3f8268 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf89a2200 │ │ │ │ stmib sp, {r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @ instruction: 0xf8ad2204 │ │ │ │ @ instruction: 0xf88a2018 │ │ │ │ streq r3, [sl, r8, ror #31]! │ │ │ │ @ instruction: 0x07ebd01c │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a3e4 │ │ │ │ + bge 0x13a33c │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #156672 @ 0x26400 │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x982488 │ │ │ │ + b 0x9823e0 │ │ │ │ andmi r0, r2, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl r3 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, sl, r4, asr #10 │ │ │ │ @ instruction: 0xf88a4650 │ │ │ │ @ instruction: 0xf7e8bfe8 │ │ │ │ - blmi 0x378a1c │ │ │ │ - blls 0x29444c │ │ │ │ + blmi 0x378974 │ │ │ │ + blls 0x2943a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec8ff0 │ │ │ │ - svclt 0x0000fe65 │ │ │ │ + svclt 0x0000fe59 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bc74 │ │ │ │ + bmi 0xc0bbcc │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6848 │ │ │ │ + beq 0x4f67a0 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf9a2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174164,50 +174122,50 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a4b8 │ │ │ │ + bge 0x13a410 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #15794176 @ 0xf10000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba0db │ │ │ │ + strne pc, [pc, #-965] @ 0xba033 │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf926f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2l 1, cr15, [ip, #944]! @ 0x3b0 │ │ │ │ + ldc2l 1, cr15, [r0, #944]! @ 0x3b0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bd44 │ │ │ │ + bmi 0xc0bc9c │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6918 │ │ │ │ + beq 0x4f6870 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf93af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174216,47 +174174,47 @@ │ │ │ │ @ instruction: 0x072a3fd6 │ │ │ │ @ instruction: 0x07ebd01b │ │ │ │ ldrtmi fp, [sl], -r8, asr #30 │ │ │ │ @ instruction: 0xf10dd40b │ │ │ │ ldmvs sl!, {r3, sl, fp} │ │ │ │ ldmdavs r8!, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr} │ │ │ │ stmia ip!, {r0, r3, r4, r5, r6, fp, sp, lr} │ │ │ │ - bge 0x13a588 │ │ │ │ + bge 0x13a4e0 │ │ │ │ @ instruction: 0xf8ac8a3b │ │ │ │ stmdavs r0!, {ip, sp} │ │ │ │ @ instruction: 0xf0182100 │ │ │ │ rsclt pc, sl, #1294336 @ 0x13c000 │ │ │ │ @ instruction: 0xf8596833 │ │ │ │ subsmi r2, r8, r2, lsr r0 │ │ │ │ subsmi r4, r8, r0, lsl r0 │ │ │ │ strcc r6, [r4], #-48 @ 0xffffffd0 │ │ │ │ - strne pc, [pc, #-965] @ 0xba1ab │ │ │ │ + strne pc, [pc, #-965] @ 0xba103 │ │ │ │ ldrbmi r3, [r4, #-1540] @ 0xfffff9fc │ │ │ │ @ instruction: 0x4640d1db │ │ │ │ svclt 0x00d6f888 │ │ │ │ @ instruction: 0xf8bef7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - ldc2 1, cr15, [r4, #944] @ 0x3b0 │ │ │ │ + stc2 1, cr15, [r8, #944] @ 0x3b0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r2], r9, lsl #1 │ │ │ │ - bmi 0xc0be1c │ │ │ │ + bmi 0xc0bd74 │ │ │ │ vmax.s8 d20, d10, d12 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ ldmdaeq r0, {r2, r8, ip, sp, lr, pc} │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8d2f7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @@ -174277,41 +174235,41 @@ │ │ │ │ ldmdahi r0!, {ip, sp} │ │ │ │ mcr2 0, 7, pc, cr2, cr8, {0} @ │ │ │ │ stmdahi r3!, {r1, r3, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ eorscs pc, r2, r9, asr r8 @ │ │ │ │ movweq lr, #10787 @ 0x2a23 │ │ │ │ tstmi r3, #2 │ │ │ │ strcc r8, [r2], #-35 @ 0xffffffdd │ │ │ │ - streq pc, [pc, #965] @ 0xbaa05 │ │ │ │ + streq pc, [pc, #965] @ 0xba95d │ │ │ │ strbmi r3, [r4, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0x4650d1db │ │ │ │ svclt 0x00e8f88a │ │ │ │ @ instruction: 0xf856f7e8 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - stc2 1, cr15, [ip, #-944]! @ 0xfffffc50 │ │ │ │ + stc2 1, cr15, [r0, #-944]! @ 0xfffffc50 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r0], r9, lsl #1 │ │ │ │ - bmi 0xc0bee4 │ │ │ │ + bmi 0xc0be3c │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ movwls r0, #6451 @ 0x1933 │ │ │ │ ldrbvc pc, [r4, r8, lsl #12] @ │ │ │ │ - beq 0x4f6ab8 │ │ │ │ + beq 0x4f6a10 │ │ │ │ andls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf86af7e8 │ │ │ │ strmi r9, [r5], -r1, lsl #22 │ │ │ │ @ instruction: 0xf8982200 │ │ │ │ stmib sp, {r1, r2, r4, r6, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sp}^ │ │ │ │ @@ -174333,25 +174291,25 @@ │ │ │ │ andsmi r4, r0, r8, asr r0 │ │ │ │ eorsvs r4, r0, r8, asr r0 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf8884640 │ │ │ │ @ instruction: 0xf7e7bfd6 │ │ │ │ - blmi 0x37a6dc │ │ │ │ - blls 0x29478c │ │ │ │ + blmi 0x37a634 │ │ │ │ + blls 0x2946e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec8ff0 │ │ │ │ - svclt 0x0000fcc5 │ │ │ │ + svclt 0x0000fcb9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b8ff │ │ │ │ @ instruction: 0xf7e82301 │ │ │ │ svclt 0x0000b8fb │ │ │ │ @ instruction: 0xf7e82300 │ │ │ │ svclt 0x0000b977 │ │ │ │ @@ -174362,100 +174320,100 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ strmi r4, [ip], -r2, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmin.s8 d20, d10, d6 │ │ │ │ - vmul.f d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c019f0 │ │ │ │ @ instruction: 0xf7e70933 │ │ │ │ @ instruction: 0xf104fff7 │ │ │ │ @ instruction: 0x46050810 │ │ │ │ strbvc pc, [r6, sl, lsl #12]! @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x07aa3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c174 │ │ │ │ + bhi 0xf8c0cc │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7768830 │ │ │ │ - rsclt pc, sl, #3, 30 │ │ │ │ + rsclt pc, sl, #348 @ 0x15c │ │ │ │ @ instruction: 0xf8598823 │ │ │ │ - b 0x9828ac │ │ │ │ + b 0x982804 │ │ │ │ andsmi r0, r0, r2, lsl #6 │ │ │ │ eorhi r4, r3, r3, lsl #6 │ │ │ │ vraddhn.i16 d19, , q1 │ │ │ │ strcc r0, [r2], -pc, lsl #11 │ │ │ │ bicsle r4, ip, r4, asr #10 │ │ │ │ @ instruction: 0xf7e74650 │ │ │ │ - blmi 0x37a5fc │ │ │ │ - blls 0x21486c │ │ │ │ + blmi 0x37a554 │ │ │ │ + blls 0x2147c4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec87f0 │ │ │ │ - svclt 0x0000fc55 │ │ │ │ + svclt 0x0000fc49 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r6, sl, lsr #22 │ │ │ │ ldrmi r4, [r4], -r1, lsl #13 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vmax.s8 d20, d10, d14 │ │ │ │ - vmul.i d18, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c018f0 │ │ │ │ @ instruction: 0xf7e70833 │ │ │ │ @ instruction: 0xf104ff97 │ │ │ │ @ instruction: 0x46050a10 │ │ │ │ ldrbvc pc, [r4, r9, lsl #12] @ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf8ad3302 │ │ │ │ @ instruction: 0x072a3010 │ │ │ │ @ instruction: 0x07ebd01a │ │ │ │ ldrtmi fp, [r9], -r8, asr #30 │ │ │ │ strbtmi sp, [ip], sl, lsl #8 │ │ │ │ ldmvs fp!, {r0, r3, r4, r5, r6, fp, sp, lr}^ │ │ │ │ ldmvs sl!, {r3, r4, r5, fp, sp, lr} │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ - bhi 0xf8c234 │ │ │ │ + bhi 0xf8c18c │ │ │ │ andcc pc, r0, ip, lsr #17 │ │ │ │ @ instruction: 0xf7766820 │ │ │ │ - rsclt pc, sl, #21, 30 @ 0x54 │ │ │ │ + rsclt pc, sl, #420 @ 0x1a4 │ │ │ │ @ instruction: 0xf8586831 │ │ │ │ - b 0xfe0c296c │ │ │ │ + b 0xfe0c28c4 │ │ │ │ andsmi r0, r3, r1, lsl #6 │ │ │ │ eorsvs r4, r3, fp, asr #32 │ │ │ │ vraddhn.i16 d19, , q2 │ │ │ │ strcc r1, [r4], -pc, lsl #10 │ │ │ │ bicsle r4, ip, r4, asr r5 │ │ │ │ @ instruction: 0xf7e74648 │ │ │ │ - blmi 0x37a53c │ │ │ │ - blls 0x21492c │ │ │ │ + blmi 0x37a494 │ │ │ │ + blls 0x214884 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1ec87f0 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ + svclt 0x0000fbe9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs r4, r0, r3, lsl #12 │ │ │ │ stccs 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi fp, [r4, #602] @ 0x25a │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ vmin.u8 d17, d3, d10 │ │ │ │ addsmi r4, r3, #469762048 @ 0x1c000000 │ │ │ │ @@ -174579,81 +174537,81 @@ │ │ │ │ @ instruction: 0xf8ad2004 │ │ │ │ stmdals r1, {r1, r2, ip, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1be734 │ │ │ │ - blcs 0xe7504 │ │ │ │ - blcs 0x4b1768 │ │ │ │ + blle 0x1be68c │ │ │ │ + blcs 0xe745c │ │ │ │ + blcs 0x4b16c0 │ │ │ │ movwcs sp, #3357 @ 0xd1d │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be748 │ │ │ │ + blle 0x1be6a0 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ andcs sp, r0, r7, lsl sp │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #4 │ │ │ │ ldrb fp, [r1, r0, lsl #5]! │ │ │ │ - blx 0x94b4a4 │ │ │ │ + blx 0x94b3fc │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x174ac8 │ │ │ │ + blx 0x174a20 │ │ │ │ addslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ ldrdmi lr, [r8], lr @ │ │ │ │ strb fp, [r5, r0, lsl #5]! │ │ │ │ sublt r1, r9, #184549376 @ 0xb000000 │ │ │ │ addlt r1, r2, r2, lsl #8 │ │ │ │ @ instruction: 0xf111b200 │ │ │ │ - ble 0x4fe798 │ │ │ │ + ble 0x4fe6f0 │ │ │ │ andlt r1, r0, #192, 14 @ 0x3000000 │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0x6fe7a4 │ │ │ │ + ble 0x6fe6fc │ │ │ │ andslt r1, fp, #55312384 @ 0x34c0000 │ │ │ │ andeq pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ svclt 0x00bc2900 │ │ │ │ tstmi r8, r9, asr #4 │ │ │ │ stmdbcs pc, {r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc} @ │ │ │ │ svclt 0x00d6b25b │ │ │ │ andcs r4, r0, r8, lsl #1 │ │ │ │ @ instruction: 0xf113b200 │ │ │ │ - blle 0xff9fe7d8 │ │ │ │ + blle 0xff9fe730 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ - blx 0x114b510 │ │ │ │ - blle 0xff9377b4 │ │ │ │ + blx 0x114b468 │ │ │ │ + blle 0xff93770c │ │ │ │ svclt 0x00d62b0f │ │ │ │ vpmax.u8 d15, d3, d2 │ │ │ │ andslt r2, fp, #0, 6 │ │ │ │ svclt 0x0000e7da │ │ │ │ andcs pc, r7, #67108865 @ 0x4000001 │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3847] @ 0xfffff0f9 │ │ │ │ - blx 0x14b17e4 │ │ │ │ + blx 0x14b173c │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r3, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ tstcs r0, r2, asr sp │ │ │ │ svceq 0x0007f112 │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - bcs 0xc6404 │ │ │ │ - bcs 0x2b1888 │ │ │ │ + bcs 0xc635c │ │ │ │ + bcs 0x2b17e0 │ │ │ │ @ instruction: 0xf04fdd4d │ │ │ │ ldclne 14, cr0, [sl] │ │ │ │ vqrdmulh.s d29, d0, d5 │ │ │ │ - blcs 0xcb418 │ │ │ │ - blcs 0x2b18e0 │ │ │ │ + blcs 0xcb370 │ │ │ │ + blcs 0x2b1838 │ │ │ │ movwcs sp, #3400 @ 0xd48 │ │ │ │ svceq 0x0007f11c │ │ │ │ strne sp, [r0], -r6, lsl #22 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb25 │ │ │ │ stclle 15, cr0, [r0, #-28] @ 0xffffffe4 │ │ │ │ andcs r2, r0, r0, lsl #4 │ │ │ │ @@ -174669,77 +174627,77 @@ │ │ │ │ andeq pc, r1, #14 │ │ │ │ vmuleq.f64 d30, d14, d2 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ bicmi lr, r9, #54788096 @ 0x3440000 │ │ │ │ @ instruction: 0xfe01fa4e │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ cmneq lr, r1, lsl #22 │ │ │ │ - b 0x1cb4b58 │ │ │ │ - blx 0x10bdc94 │ │ │ │ + b 0x1cb4ab0 │ │ │ │ + blx 0x10bdbec │ │ │ │ @ instruction: 0xf000f00c │ │ │ │ - bl 0x13b470 │ │ │ │ + bl 0x13b3c8 │ │ │ │ ldrb r0, [r4, r0, ror #4] │ │ │ │ @ instruction: 0x411a43db │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7c1b25b │ │ │ │ vseleq.f32 s30, s2, s28 │ │ │ │ @ instruction: 0xf18efa4f │ │ │ │ - blx 0x474b2c │ │ │ │ - blx 0x14ba498 │ │ │ │ + blx 0x474a84 │ │ │ │ + blx 0x14ba3f0 │ │ │ │ str pc, [lr, lr, lsl #29]! │ │ │ │ subslt r4, r3, #154 @ 0x9a │ │ │ │ - blx 0xf4b6c │ │ │ │ + blx 0xf4ac4 │ │ │ │ sublt pc, r2, #12 │ │ │ │ svclt 0x0000e7bb │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1883cb0 │ │ │ │ + blx 0x1883c08 │ │ │ │ stccs 14, cr15, [r2], {131} @ 0x83 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ mvnscc pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ rscscc pc, pc, #-2147483648 @ 0x80000000 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ mcrne 6, 2, r4, cr5, cr4, {3} │ │ │ │ and r1, sl, pc, lsl r9 │ │ │ │ stmdbcs r7, {r1, r2, r3, r7, lr} │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14aac3c │ │ │ │ + blx 0x14aab94 │ │ │ │ adcsmi pc, fp, #34304 @ 0x8600 │ │ │ │ svcgt 0x0001f805 │ │ │ │ @ instruction: 0xf912d016 │ │ │ │ movwcc r1, #7937 @ 0x1f01 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blle 0xffdc242c │ │ │ │ + blle 0xffdc2384 │ │ │ │ mulvs r0, r3, r9 │ │ │ │ @ instruction: 0x0c01ea6f │ │ │ │ - ble 0xffa85100 │ │ │ │ + ble 0xffa85058 │ │ │ │ @ instruction: 0xf60cfa46 │ │ │ │ @ instruction: 0xf00642bb │ │ │ │ - bl 0x3bdd10 │ │ │ │ + bl 0x3bdc68 │ │ │ │ @ instruction: 0xf8050c66 │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1056]! @ 0xfffffbe0 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c4920 │ │ │ │ + bne 0x9c4878 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2307] @ 0x903 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1131409 │ │ │ │ - blle 0x1be980 │ │ │ │ - blcs 0xe7550 │ │ │ │ - blcs 0x4b19c0 │ │ │ │ + blle 0x1be8d8 │ │ │ │ + blcs 0xe74a8 │ │ │ │ + blcs 0x4b1918 │ │ │ │ andcs sp, r0, #2240 @ 0x8c0 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1be994 │ │ │ │ + blle 0x1be8ec │ │ │ │ stmdbcs r0, {sl, ip} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3356 @ 0xd1c │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -174752,15 +174710,15 @@ │ │ │ │ andeq pc, r1, #3 │ │ │ │ rsbeq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0x409ae7dc │ │ │ │ bfi fp, r2, #4, #22 │ │ │ │ andlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7e0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x18845b0 │ │ │ │ + blx 0x1884508 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r2], #-416 @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @@ -174772,15 +174730,15 @@ │ │ │ │ svccs 0x0002f824 │ │ │ │ @ instruction: 0xf91cd015 │ │ │ │ strmi r3, [sp], -r2, lsl #30 │ │ │ │ mrscc r2, R10_usr │ │ │ │ svceq 0x000ff113 │ │ │ │ @ instruction: 0xf9b5dbf3 │ │ │ │ bicsmi r5, sl, #0 │ │ │ │ - ble 0xffac59fc │ │ │ │ + ble 0xffac5954 │ │ │ │ adcsmi r4, r9, #1073741829 @ 0x40000005 │ │ │ │ andeq pc, r1, #5 │ │ │ │ rsbeq lr, r5, #2048 @ 0x800 │ │ │ │ svccs 0x0002f824 │ │ │ │ ldrtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -174788,42 +174746,42 @@ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ mvnsle r4, #482344960 @ 0x1cc00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1884240 │ │ │ │ + blx 0x1884198 │ │ │ │ stccs 14, cr15, [r2, #-524] @ 0xfffffdf4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4], #-416 @ 0xfffffe60 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r6, r9, sl, lr}^ @ │ │ │ │ - blcs 0x8b2e84 │ │ │ │ + blcs 0x8b2ddc │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x26adc8 │ │ │ │ + blx 0x26ad20 │ │ │ │ adcsmi pc, r9, #805306368 @ 0x30000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ @ instruction: 0xf91cd014 │ │ │ │ strmi r3, [lr], -r4, lsl #30 │ │ │ │ mrscc r2, R12_usr │ │ │ │ svceq 0x001ff113 │ │ │ │ ldmdavs r6!, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - blcs 0xcbdf0 │ │ │ │ + blcs 0xcbd48 │ │ │ │ tstmi r6, r9, ror #21 │ │ │ │ @ instruction: 0xf00642b9 │ │ │ │ - bl 0x13b698 │ │ │ │ + bl 0x13b5f0 │ │ │ │ @ instruction: 0xf8440266 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1064]! @ 0xfffffbd8 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0xb44aa8 │ │ │ │ + bne 0xb44a00 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -174831,84 +174789,84 @@ │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r8, #-418] @ 0xfffffe5e │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x10c7c4 │ │ │ │ + bl 0x10c71c │ │ │ │ ands r0, fp, r7, lsl #20 │ │ │ │ - bleq 0x8f7578 │ │ │ │ - bcs 0x10c3af4 │ │ │ │ - blx 0x30c768 │ │ │ │ + bleq 0x8f74d0 │ │ │ │ + bcs 0x10c3a4c │ │ │ │ + blx 0x30c6c0 │ │ │ │ @ instruction: 0xf17efb0b │ │ │ │ - ble 0x37e700 │ │ │ │ + ble 0x37e658 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ vst1.8 {d15-d16}, [r2], r8 │ │ │ │ streq lr, [fp], #-2628 @ 0xfffff5bc │ │ │ │ vpmax.u8 d15, d2, d9 │ │ │ │ vseleq.f32 s30, s28, s19 │ │ │ │ streq lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ svccc 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4551 │ │ │ │ eorsle r4, r6, r4 │ │ │ │ svccs 0x0008f915 │ │ │ │ strmi r2, [r8], r0, lsl #6 │ │ │ │ @ instruction: 0xf112461c │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - b 0x147b358 │ │ │ │ + b 0x147b2b0 │ │ │ │ @ instruction: 0xf15e7ee2 │ │ │ │ - blle 0xffb7d340 │ │ │ │ + blle 0xffb7d298 │ │ │ │ @ instruction: 0xf8d843d3 │ │ │ │ @ instruction: 0xf1c39000 │ │ │ │ @ instruction: 0xf8d80420 │ │ │ │ @ instruction: 0xf1be8004 │ │ │ │ - ble 0xff37eb54 │ │ │ │ + ble 0xff37eaac │ │ │ │ vpmax.s8 , , q4 │ │ │ │ vseleq.f32 s30, s6, s19 │ │ │ │ - blx 0x2c9be0 │ │ │ │ - b 0x1477f74 │ │ │ │ + blx 0x2c9b38 │ │ │ │ + b 0x1477ecc │ │ │ │ svclt 0x005c0e04 │ │ │ │ vpmax.u8 , , q4 │ │ │ │ vmlseq.f32 s28, s6, s28 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ cmpeq lr, #323584 @ 0x4f000 │ │ │ │ bicvc lr, r2, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84c191b │ │ │ │ - b 0x148aba4 │ │ │ │ + b 0x148aafc │ │ │ │ @ instruction: 0xf1440462 │ │ │ │ ldrbmi r0, [r1, #-1024] @ 0xfffffc00 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ ldrtmi sp, [r8], #-456 @ 0xfffffe38 │ │ │ │ andle r4, r7, #1879048203 @ 0x7000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23ec3c │ │ │ │ - blle 0x2853c4 │ │ │ │ + blle 0x23eb94 │ │ │ │ + blle 0x28531c │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ smlabtmi r8, r9, r3, r4 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ rsbeq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x003ff112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf1c6c │ │ │ │ - blle 0x9283fc │ │ │ │ + blcs 0xf1bc4 │ │ │ │ + blle 0x928354 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da34 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -174920,150 +174878,150 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ andcs pc, r0, r4, lsl #22 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1c243d2 │ │ │ │ @ instruction: 0xf1b20320 │ │ │ │ - blx 0xbbe8cc │ │ │ │ - blx 0x137058 │ │ │ │ - b 0x10f7c60 │ │ │ │ + blx 0xbbe824 │ │ │ │ + blx 0x136fb0 │ │ │ │ + b 0x10f7bb8 │ │ │ │ svclt 0x005c0003 │ │ │ │ @ instruction: 0xfe0efa41 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ stmdaeq r2, {r0, r4, r8, lr}^ │ │ │ │ andeq pc, r1, r0 │ │ │ │ sbcvc lr, r1, #270336 @ 0x42000 │ │ │ │ ldmdane r0, {r0, r3, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f91f6 │ │ │ │ + blx 0x1f914e │ │ │ │ stccs 3, cr15, [r7], {193} @ 0xc1 │ │ │ │ andmi pc, r7, #67108867 @ 0x4000003 │ │ │ │ movwvs pc, #29633 @ 0x73c1 @ │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ strlt r0, [r0, #-3848] @ 0xfffff0f8 │ │ │ │ - blx 0x18b1cc0 │ │ │ │ + blx 0x18b1c18 │ │ │ │ stmdbcs r0, {r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbcs r7, {r0, r1, r2, r3, r6, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x46b014 │ │ │ │ - blx 0x18ba8ac │ │ │ │ + blx 0x46af6c │ │ │ │ + blx 0x18ba804 │ │ │ │ stcle 14, cr15, [r1, #-568] @ 0xfffffdc8 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ svceq 0x0008f111 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ stmdbcs r0, {r0, r1, r2, sl, fp, sp} │ │ │ │ stmdbcs r7, {r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ - blx 0x3eb038 │ │ │ │ - blx 0x18ba0d0 │ │ │ │ + blx 0x3eaf90 │ │ │ │ + blx 0x18ba028 │ │ │ │ stcle 1, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, r2, #0, 2 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0xf3c0db0a │ │ │ │ - bcs 0xce0fc │ │ │ │ - bcs 0x2b1de0 │ │ │ │ - blx 0x3eb058 │ │ │ │ - blx 0x18ba0f4 │ │ │ │ + bcs 0xce054 │ │ │ │ + bcs 0x2b1d38 │ │ │ │ + blx 0x3eafb0 │ │ │ │ + blx 0x18ba04c │ │ │ │ stcle 2, cr15, [r0, #-560] @ 0xfffffdd0 │ │ │ │ subslt r2, fp, #0, 4 │ │ │ │ svceq 0x0008f113 │ │ │ │ vmlaeq.f64 d13, d0, d7 │ │ │ │ - blle 0xac5d00 │ │ │ │ + blle 0xac5c58 │ │ │ │ svclt 0x00dc2b07 │ │ │ │ sbclt r4, r3, #152 @ 0x98 │ │ │ │ movwcs sp, #3328 @ 0xd00 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d1, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f92a2 │ │ │ │ - blx 0xbcc054 │ │ │ │ + blx 0x1f91fa │ │ │ │ + blx 0xbcbfac │ │ │ │ @ instruction: 0xf00cfc01 │ │ │ │ - bl 0xfb53c │ │ │ │ + bl 0xfb494 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ bicmi lr, r9, #52690944 @ 0x3240000 │ │ │ │ vseleq.f32 s30, s2, s29 │ │ │ │ tstpeq r1, lr @ p-variant is OBSOLETE │ │ │ │ vnmlseq.f64 d30, d14, d1 │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ bicsmi lr, fp, #45613056 @ 0x2b80000 │ │ │ │ @ instruction: 0xf00040d8 │ │ │ │ - bl 0x17bd60 │ │ │ │ + bl 0x17bcb8 │ │ │ │ sbcslt r0, fp, #80, 6 @ 0x40000001 │ │ │ │ bicsmi lr, r2, #212, 14 @ 0x3500000 │ │ │ │ stc2 10, cr15, [r2], {44} @ 0x2c @ │ │ │ │ andeq pc, r1, #12 │ │ │ │ subseq lr, ip, #2048 @ 0x800 │ │ │ │ sbfx fp, r2, #5, #31 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ sbcslt r2, ip, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1013501 │ │ │ │ - b 0x1488188 │ │ │ │ + b 0x14880e0 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ ldmdbne pc, {r1, r2, r6, r9, sl, fp, ip}^ @ │ │ │ │ - blx 0x3f31cc │ │ │ │ - bcs 0x2ba1ac │ │ │ │ + blx 0x3f3124 │ │ │ │ + bcs 0x2ba104 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ - blx 0x18ab10c │ │ │ │ + blx 0x18ab064 │ │ │ │ adcsmi pc, fp, #140, 2 @ 0x23 │ │ │ │ svcne 0x0001f806 │ │ │ │ @ instruction: 0xf91ed017 │ │ │ │ movwcc r2, #7937 @ 0x1f01 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ @ instruction: 0xf893dbf3 │ │ │ │ bicsmi ip, r1, #0 │ │ │ │ - ble 0xffa459d0 │ │ │ │ + ble 0xffa45928 │ │ │ │ stc2 10, cr15, [r1], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42bb │ │ │ │ - bl 0xfb5e0 │ │ │ │ + bl 0xfb538 │ │ │ │ sbclt r0, r9, #92, 2 │ │ │ │ svcne 0x0001f806 │ │ │ │ strtmi sp, [r8], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ mvnsle r4, #805306378 @ 0x3000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ addlt fp, r2, fp, asr #4 │ │ │ │ @ instruction: 0xf1130c09 │ │ │ │ - blle 0x1bee58 │ │ │ │ - blcs 0xe7c24 │ │ │ │ - blcs 0x4b1e98 │ │ │ │ + blle 0x1bedb0 │ │ │ │ + blcs 0xe7b7c │ │ │ │ + blcs 0x4b1df0 │ │ │ │ andcs sp, r0, #2368 @ 0x940 │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x1bee6c │ │ │ │ + blle 0x1bedc4 │ │ │ │ stmdbcs r0, {sl, fp} │ │ │ │ stmdbcs pc, {r2, r3, r8, r9, fp, ip, lr, pc} @ │ │ │ │ movwcs sp, #3358 @ 0xd1e │ │ │ │ andcs pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ movweq pc, #4096 @ 0x1000 @ │ │ │ │ cmpeq r0, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xe7edb29b │ │ │ │ - blx 0x94c1cc │ │ │ │ + blx 0x94c124 │ │ │ │ @ instruction: 0xf003f303 │ │ │ │ - bl 0x13ba6c │ │ │ │ + bl 0x13b9c4 │ │ │ │ addslt r0, r2, #805306373 @ 0x30000005 │ │ │ │ @ instruction: 0x409ae7da │ │ │ │ bfi fp, r2, #5, #19 │ │ │ │ addlt r4, r3, #136 @ 0x88 │ │ │ │ svclt 0x0000e7de │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ @@ -175071,31 +175029,31 @@ │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ cdpeq 1, 0, cr15, cr2, cr2, {5} │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2], -r0, lsr #3 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r5, r9, sl, lr}^ @ │ │ │ │ - blx 0x3f32d4 │ │ │ │ - blcs 0x4ba2b8 │ │ │ │ + blx 0x3f322c │ │ │ │ + blcs 0x4ba210 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - blx 0x8ab214 │ │ │ │ + blx 0x8ab16c │ │ │ │ adcsmi pc, r9, #140, 4 @ 0xc0000008 │ │ │ │ svccs 0x0002f826 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi r3, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1133102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd43ad0 │ │ │ │ + blle 0xffd43a28 │ │ │ │ @ instruction: 0xc000f8b2 │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xff9c5edc │ │ │ │ + ble 0xff9c5e34 │ │ │ │ stc2 10, cr15, [r8], {44} @ 0x2c @ │ │ │ │ @ instruction: 0xf00c42b9 │ │ │ │ - bl 0x13baec │ │ │ │ + bl 0x13ba44 │ │ │ │ addslt r0, r2, #92, 4 @ 0xc0000005 │ │ │ │ svccs 0x0002f826 │ │ │ │ strtmi sp, [r8], #-485 @ 0xfffffe1b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ @@ -175106,15 +175064,15 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23601 │ │ │ │ - b 0x147e344 │ │ │ │ + b 0x147e29c │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140404 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ and r1, r9, pc, lsl #19 │ │ │ │ @ instruction: 0xf04f2b1f │ │ │ │ svclt 0x00d80200 │ │ │ │ vpmax.s8 d15, d3, d5 │ │ │ │ @@ -175122,110 +175080,110 @@ │ │ │ │ andsle r2, r7, r4, lsl #30 │ │ │ │ svccc 0x0004f91c │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x0020f113 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r5, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ stmdaeq r3, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ - ble 0xffa85f74 │ │ │ │ + ble 0xffa85ecc │ │ │ │ @ instruction: 0xf508fa25 │ │ │ │ @ instruction: 0xf00542b9 │ │ │ │ - bl 0x13bb84 │ │ │ │ + bl 0x13badc │ │ │ │ @ instruction: 0xf8440255 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xd44794 │ │ │ │ + bne 0xd446ec │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14a75d4 │ │ │ │ + b 0x14a752c │ │ │ │ @ instruction: 0xf1a205c5 │ │ │ │ svclt 0x00140408 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ @ instruction: 0xf1a04607 │ │ │ │ - bl 0xfe3fc │ │ │ │ + bl 0xfe354 │ │ │ │ strtmi r0, [r6], r6, lsl #22 │ │ │ │ strls r4, [r1], -sl, lsr #13 │ │ │ │ stmdavs ip!, {r0, r2, r5, sp, lr, pc} │ │ │ │ stmdavs sp!, {r0, r1, r4, r6, r7, r8, r9, lr}^ │ │ │ │ stmdbeq r0!, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r0!, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x9c53f8 │ │ │ │ - blle 0x11b8c08 │ │ │ │ + blx 0x9c5350 │ │ │ │ + blle 0x11b8b60 │ │ │ │ stmdaeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bcs 0x10c4c04 │ │ │ │ - blx 0x1cccd4 │ │ │ │ + bcs 0x10c4b5c │ │ │ │ + blx 0x1ccc2c │ │ │ │ @ instruction: 0xf170f808 │ │ │ │ - ble 0x33b410 │ │ │ │ + ble 0x33b368 │ │ │ │ vpmax.u8 d15, d2, d5 │ │ │ │ @ instruction: 0xf602fa04 │ │ │ │ eoreq pc, r0, #-2147483600 @ 0x80000030 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ @ instruction: 0xf84c4313 │ │ │ │ ldrbmi r6, [r9, #-3848] @ 0xfffff0f8 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [sp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x147f140 │ │ │ │ + b 0x147f098 │ │ │ │ @ instruction: 0xf17070e2 │ │ │ │ - ble 0xff448444 │ │ │ │ + ble 0xff44839c │ │ │ │ @ instruction: 0xf84c2600 │ │ │ │ ldrtmi r6, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4559 │ │ │ │ mvnle r3, r4 │ │ │ │ ldrbmi r9, [r5], -r1, lsl #28 │ │ │ │ ldrmi r4, [r2, #1079]! @ 0x437 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe43868 │ │ │ │ + blne 0xffe437c0 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ addsmi r1, sp, #3063808 @ 0x2ec000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf909fa05 │ │ │ │ streq lr, [r9], -r6, asr #20 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ andeq pc, r1, #6 │ │ │ │ - b 0x10bd660 │ │ │ │ + b 0x10bd5b8 │ │ │ │ ldmdaeq fp, {r0, r1, r6, r7, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf1431886 │ │ │ │ ldr r0, [ip, r0, lsl #6]! │ │ │ │ @ instruction: 0xf111b249 │ │ │ │ - blle 0x23f134 │ │ │ │ - blle 0x2858b8 │ │ │ │ + blle 0x23f08c │ │ │ │ + blle 0x285810 │ │ │ │ @ instruction: 0xdc02291f │ │ │ │ smlabbcs r0, r8, r0, r4 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ sbcmi r4, r8, r9, asr #7 │ │ │ │ mrseq pc, (UNDEF: 1) @ │ │ │ │ subseq lr, r0, r1, lsl #22 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #2]! │ │ │ │ pkhtbmi fp, r4, r2, asr #4 │ │ │ │ svceq 0x0040f112 │ │ │ │ mvnvc lr, #323584 @ 0x4f000 │ │ │ │ rscscc pc, pc, r3, ror r1 @ │ │ │ │ - blcs 0xf21dc │ │ │ │ - blle 0x7688f0 │ │ │ │ + blcs 0xf2134 │ │ │ │ + blle 0x768848 │ │ │ │ @ instruction: 0xf1732a40 │ │ │ │ svclt 0x00a40300 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ @ instruction: 0xf1a2da2c │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ addsmi r0, r1, r0, lsr #6 │ │ │ │ vseleq.f32 s30, s28, s24 │ │ │ │ @@ -175238,134 +175196,134 @@ │ │ │ │ bicsmi pc, r2, #4, 22 @ 0x1000 │ │ │ │ cdpeq 1, 2, cr15, cr0, cr2, {6} │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ @ instruction: 0xf002fa2c │ │ │ │ vseleq.f32 s30, s28, s2 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ andeq lr, lr, r0, asr #20 │ │ │ │ - blx 0x90c1a4 │ │ │ │ + blx 0x90c0fc │ │ │ │ @ instruction: 0xf000f202 │ │ │ │ stmdaeq r0, {r0, r8, r9}^ │ │ │ │ - b 0x10bd694 │ │ │ │ + b 0x10bd5ec │ │ │ │ stmiane r0, {r1, r6, r7, ip, sp, lr}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1f96da │ │ │ │ + blx 0x1f9632 │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ vqrdmulh.s , q9, d1[5] │ │ │ │ vmull.u8 q9, d2, d7 │ │ │ │ svclt 0x00b84307 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andvs pc, r7, #134217731 @ 0x8000003 │ │ │ │ sbclt sp, sp, #11264 @ 0x2c00 │ │ │ │ - blle 0x1606594 │ │ │ │ + blle 0x16064ec │ │ │ │ stclle 12, cr2, [r2, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12546ae │ │ │ │ cdpeq 0, 15, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x148f128 │ │ │ │ + blx 0x148f080 │ │ │ │ @ instruction: 0xf11cfc8c │ │ │ │ svclt 0x00b80f07 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf3c1db0e │ │ │ │ @ instruction: 0xf1bc2407 │ │ │ │ - blle 0xebf1c0 │ │ │ │ + blle 0xebf118 │ │ │ │ svceq 0x0007f1bc │ │ │ │ ssatmi sp, #5, r4, asr #26 │ │ │ │ @ instruction: 0xf04fb124 │ │ │ │ strcs r0, [r1], #-3327 @ 0xfffff301 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldclne 2, cr11, [sp, #364] @ 0x16c │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xcc600 │ │ │ │ - blcs 0x2b22c0 │ │ │ │ + blcs 0xcc558 │ │ │ │ + blcs 0x2b2218 │ │ │ │ strtmi sp, [r3], -fp, asr #26 │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svclt 0x00b81dd4 │ │ │ │ - blle 0x303a00 │ │ │ │ - bcs 0xbee28 │ │ │ │ - bcs 0x2b2290 │ │ │ │ + blle 0x303958 │ │ │ │ + bcs 0xbed80 │ │ │ │ + bcs 0x2b21e8 │ │ │ │ tstlt r9, r2, asr #26 │ │ │ │ andcs r2, r1, #-1073741761 @ 0xc000003f │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd30 │ │ │ │ - blx 0x9be638 │ │ │ │ - blx 0x18ba66c │ │ │ │ + blx 0x9be590 │ │ │ │ + blx 0x18ba5c4 │ │ │ │ strb pc, [r9, ip, lsl #25] @ │ │ │ │ - blx 0xa0bfd4 │ │ │ │ - blx 0x18bae58 │ │ │ │ + blx 0xa0bf2c │ │ │ │ + blx 0x18badb0 │ │ │ │ str pc, [ip, lr, lsl #29]! │ │ │ │ sbcsmi r4, r1, r2, asr r2 │ │ │ │ ldrb fp, [pc, r9, asr #5] │ │ │ │ - blx 0x9cbfc4 │ │ │ │ + blx 0x9cbf1c │ │ │ │ sbcslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x23558c │ │ │ │ + blx 0x2354e4 │ │ │ │ @ instruction: 0xf1befe04 │ │ │ │ svclt 0x00980fff │ │ │ │ mcr2 10, 4, pc, cr14, cr15, {2} @ │ │ │ │ @ instruction: 0xe79ad896 │ │ │ │ stc2 10, cr15, [ip], {4} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x18ab4dc │ │ │ │ + blx 0x18ab434 │ │ │ │ stmiale r4!, {r2, r3, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f5524 │ │ │ │ - blcs 0xb8294 │ │ │ │ + blx 0x1f547c │ │ │ │ + blcs 0xb81ec │ │ │ │ sbcslt fp, fp, #152, 30 @ 0x260 │ │ │ │ ldr sp, [r2, pc, lsr #17]! │ │ │ │ ldmibcs pc!, {r0, r4, r7, lr}^ @ │ │ │ │ sbclt fp, r9, #152, 30 @ 0x260 │ │ │ │ @ instruction: 0xe7bbd8b8 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14886c4 │ │ │ │ + b 0x148861c │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x1727a4 │ │ │ │ - bcs 0xb7f08 │ │ │ │ + blx 0x1726fc │ │ │ │ + bcs 0xb7e60 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r4, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xffd83efc │ │ │ │ + blle 0xffd83e54 │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff97f304 │ │ │ │ + ble 0xff97f25c │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c148 │ │ │ │ + blx 0x94c0a0 │ │ │ │ sbcslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-490 @ 0xfffffe16 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x336d9c │ │ │ │ + blvc 0x336cf4 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175375,45 +175333,45 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ svceq 0x0002f1be │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ @ instruction: 0xf1010e01 │ │ │ │ - b 0x1487f68 │ │ │ │ + b 0x1487ec0 │ │ │ │ sha256h.32 q8, , q6 │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {7} │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r1, r0, lsl #8 │ │ │ │ - ble 0x682f04 │ │ │ │ + ble 0x682e5c │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnsle r4, r1, lsl #30 │ │ │ │ ldrbmi r4, [r4, #1136]! @ 0x470 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfec5a408 │ │ │ │ + bl 0xfec5a360 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f780c │ │ │ │ @ instruction: 0xf04f0901 │ │ │ │ subsmi r0, pc, #16711680 @ 0xff0000 │ │ │ │ - blcs 0x2b37f8 │ │ │ │ + blcs 0x2b3750 │ │ │ │ addsmi sp, ip, r2, lsl ip │ │ │ │ ldmdble r1, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, sp} │ │ │ │ cdpls 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf805428e │ │ │ │ sbcsle r8, r9, r1, lsl #30 │ │ │ │ svcmi 0x0001f811 │ │ │ │ - ble 0xffcc63e4 │ │ │ │ + ble 0xffcc633c │ │ │ │ addmi r4, lr, #252 @ 0xfc │ │ │ │ svcmi 0x0001f805 │ │ │ │ @ instruction: 0xe7cfd1f6 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf805428e │ │ │ │ mvnle r4, r1, lsl #30 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ @@ -175429,33 +175387,33 @@ │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0x343c48 │ │ │ │ - bcs 0xbe870 │ │ │ │ - bcs 0x4b24a4 │ │ │ │ + blle 0x343ba0 │ │ │ │ + bcs 0xbe7c8 │ │ │ │ + bcs 0x4b23fc │ │ │ │ @ instruction: 0xb121dd25 │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ addlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7ed │ │ │ │ - blx 0x97e888 │ │ │ │ + blx 0x97e7e0 │ │ │ │ addslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blx 0x1b57e8 │ │ │ │ + blx 0x1b5740 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, lr, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ @ instruction: 0xe7d8d2d4 │ │ │ │ @@ -175479,24 +175437,24 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed015 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xffd44110 │ │ │ │ + blle 0xffd44068 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8bf518 │ │ │ │ + ble 0xff8bf470 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ - blx 0x94c35c │ │ │ │ + blx 0x94c2b4 │ │ │ │ addslt pc, r2, #12, 4 @ 0xc0000000 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-489 @ 0xfffffe17 │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x376fb0 │ │ │ │ + blvc 0x376f08 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -175507,46 +175465,46 @@ │ │ │ │ stccs 3, cr15, [r1], {195} @ 0xc3 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ svceq 0x0002f1bc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ @ instruction: 0xf3430c01 │ │ │ │ - b 0x14847a0 │ │ │ │ + b 0x14846f8 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140502 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - bl 0x10d564 │ │ │ │ + bl 0x10d4bc │ │ │ │ strcs r0, [r0, -ip, lsl #12] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f0f │ │ │ │ - ble 0x67bdac │ │ │ │ + ble 0x67bd04 │ │ │ │ @ instruction: 0xf82542b1 │ │ │ │ mvnsle r7, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebda620 │ │ │ │ + bl 0xfebda578 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf04f8824 │ │ │ │ subsmi r0, pc, #16384 @ 0x4000 │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ - blcs 0x4b3a18 │ │ │ │ + blcs 0x4b3970 │ │ │ │ addsmi sp, ip, r3, lsl ip │ │ │ │ svccc 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c2d311 │ │ │ │ addmi r9, lr, #224, 28 @ 0xe00 │ │ │ │ svchi 0x0002f825 │ │ │ │ @ instruction: 0xf831d0d8 │ │ │ │ - blcs 0xce608 │ │ │ │ + blcs 0xce560 │ │ │ │ rscsmi sp, ip, pc, ror #21 │ │ │ │ @ instruction: 0xf825428e │ │ │ │ mvnsle r4, r2, lsl #30 │ │ │ │ stccs 7, cr14, [r0], {206} @ 0xce │ │ │ │ addmi sp, lr, #1073741883 @ 0x4000003b │ │ │ │ svcmi 0x0002f825 │ │ │ │ strb sp, [r7, pc, ror #3] │ │ │ │ @@ -175555,39 +175513,39 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09d07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rsclt r0, lr, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1488e4c │ │ │ │ + b 0x1488da4 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ and r1, sp, pc, asr #18 │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r1, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbba64 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbb9bc @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x001ff112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ - bcs 0xf2a4c │ │ │ │ + bcs 0xf29a4 │ │ │ │ svclt 0x00bc6824 │ │ │ │ sbcsmi r4, r4, r2, asr r2 │ │ │ │ - bcs 0x8b2a40 │ │ │ │ + bcs 0x8b2998 │ │ │ │ stccs 13, cr13, [r0], {224} @ 0xe0 │ │ │ │ addmi sp, pc, #228, 2 @ 0x39 │ │ │ │ svcmi 0x0004f84e │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #1342177291 @ 0x5000000b │ │ │ │ - blvc 0x337124 │ │ │ │ + blvc 0x33707c │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175596,47 +175554,47 @@ │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ vmax.u8 d19, d3, d1 │ │ │ │ - b 0x148490c │ │ │ │ + b 0x1484864 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00140c04 │ │ │ │ @ instruction: 0x467600f6 │ │ │ │ strcs r1, [r0, -sp, lsl #19] │ │ │ │ @ instruction: 0xf113460c │ │ │ │ @ instruction: 0xf1010f1f │ │ │ │ - ble 0x63bf1c │ │ │ │ + ble 0x63be74 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnsle r7, r4, lsl #30 │ │ │ │ ldrmi r4, [r6, #1072]! @ 0x430 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd5a798 │ │ │ │ - blvc 0x176da4 │ │ │ │ + bne 0xd5a6f0 │ │ │ │ + blvc 0x176cfc │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdavs r4!, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ - beq 0x137c7c │ │ │ │ + beq 0x137bd4 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x8b3b88 │ │ │ │ - blx 0x1f2ba8 │ │ │ │ - blx 0xab9760 │ │ │ │ + blcs 0x8b3ae0 │ │ │ │ + blx 0x1f2b00 │ │ │ │ + blx 0xab96b8 │ │ │ │ strmi pc, [r3, #2819]! @ 0xb03 │ │ │ │ @ instruction: 0xf8c2d017 │ │ │ │ addmi sl, sp, #224, 28 @ 0xe00 │ │ │ │ svcls 0x0004f84c │ │ │ │ @ instruction: 0xf851d0d6 │ │ │ │ - blcs 0xce77c │ │ │ │ - blx 0x9f2724 │ │ │ │ + blcs 0xce6d4 │ │ │ │ + blx 0x9f267c │ │ │ │ addmi pc, sp, #8, 8 @ 0x8000000 │ │ │ │ svcmi 0x0004f84c │ │ │ │ @ instruction: 0xe7cbd1f5 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ @ instruction: 0xf84c428d │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ addmi lr, sp, #196, 14 @ 0x3100000 │ │ │ │ @@ -175647,196 +175605,196 @@ │ │ │ │ @ instruction: 0xf1a24605 │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ stceq 1, cr15, [r8], {165} @ 0xa5 │ │ │ │ rscslt r9, r4, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1042e02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14893c4 │ │ │ │ + b 0x148931c │ │ │ │ svclt 0x000c04c4 │ │ │ │ rscseq r4, r0, r0, lsr #12 │ │ │ │ stmib sp, {r0, r1, r2, r3, fp, ip}^ │ │ │ │ ldrmi r0, [ip], -r0, lsl #8 │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ cdpcs 0, 0, cr2, cr0, cr0, {0} │ │ │ │ - blcs 0x10f294c │ │ │ │ + blcs 0x10f28a4 │ │ │ │ @ instruction: 0x0600f176 │ │ │ │ @ instruction: 0xf1a3da65 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbdc6c │ │ │ │ + blx 0xbdbc4 │ │ │ │ @ instruction: 0xf1c3f603 │ │ │ │ - blx 0x13e474 │ │ │ │ - blx 0x97a01c │ │ │ │ - b 0x1279c1c │ │ │ │ - b 0x123d424 │ │ │ │ - blx 0x13d424 │ │ │ │ + blx 0x13e3cc │ │ │ │ + blx 0x979f74 │ │ │ │ + b 0x1279b74 │ │ │ │ + b 0x123d37c │ │ │ │ + blx 0x13d37c │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0xb7e08c │ │ │ │ - blx 0x279c1c │ │ │ │ - blx 0xa7a43c │ │ │ │ - b 0x12fa03c │ │ │ │ - b 0x12bdc44 │ │ │ │ - blx 0xa3dc44 │ │ │ │ + blx 0xb7dfe4 │ │ │ │ + blx 0x279b74 │ │ │ │ + blx 0xa7a394 │ │ │ │ + b 0x12f9f94 │ │ │ │ + b 0x12bdb9c │ │ │ │ + blx 0xa3db9c │ │ │ │ addsmi pc, r8, #201326592 @ 0xc000000 │ │ │ │ strbmi fp, [r2, #-3848] @ 0xfffff0f8 │ │ │ │ @ instruction: 0xf04fd045 │ │ │ │ movwcs r3, #4863 @ 0x12ff │ │ │ │ @ instruction: 0xf8c44610 │ │ │ │ @ instruction: 0xf84c3ee0 │ │ │ │ addmi r2, pc, #8, 30 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x147f94c │ │ │ │ + b 0x147f8a4 │ │ │ │ @ instruction: 0xf17676e3 │ │ │ │ - ble 0xfefc8854 │ │ │ │ + ble 0xfefc87ac │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ mvnle r0, r4 │ │ │ │ streq lr, [r0], #-2525 @ 0xfffff623 │ │ │ │ adcmi r4, r0, #83886080 @ 0x5000000 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - blne 0x10c5878 │ │ │ │ + blne 0x10c57d0 │ │ │ │ strvs lr, [r2, -r5, ror #17] │ │ │ │ addsmi r1, ip, #2818048 @ 0x2b0000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0x3320425e │ │ │ │ - blx 0xcc064 │ │ │ │ + blx 0xcbfbc │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-2147483607 @ 0x80000029 │ │ │ │ vpmax.u8 d15, d3, d16 │ │ │ │ rscsmi r4, r0, sl, lsl r3 │ │ │ │ - b 0x1575bbc │ │ │ │ + b 0x1575b14 │ │ │ │ @ instruction: 0xd1ba0300 │ │ │ │ @ instruction: 0x465ae7bf │ │ │ │ @ instruction: 0xe7bc4630 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dc │ │ │ │ @ instruction: 0xf1040f02 │ │ │ │ svclt 0x00180401 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ - b 0x14a7ee4 │ │ │ │ + b 0x14a7e3c │ │ │ │ vshl.u8 q8, q2, │ │ │ │ svclt 0x00142387 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ strmi r4, [r5], -r6, lsr #13 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ stmdaeq lr, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ andls r4, r0, #-536870907 @ 0xe0000005 │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ ldmib r0, {r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ - blcs 0xc3d00 │ │ │ │ - blcs 0x10b2a64 │ │ │ │ + blcs 0xc3c58 │ │ │ │ + blcs 0x10b29bc │ │ │ │ @ instruction: 0xf1a3dc63 │ │ │ │ @ instruction: 0xf1c30920 │ │ │ │ - blx 0xbf590 │ │ │ │ + blx 0xbf4e8 │ │ │ │ @ instruction: 0xf1c3f703 │ │ │ │ - blx 0x13e598 │ │ │ │ - blx 0x97a140 │ │ │ │ - b 0x12bb558 │ │ │ │ - b 0x127d948 │ │ │ │ - blx 0x13d960 │ │ │ │ + blx 0x13e4f0 │ │ │ │ + blx 0x97a098 │ │ │ │ + b 0x12bb4b0 │ │ │ │ + b 0x127d8a0 │ │ │ │ + blx 0x13d8b8 │ │ │ │ @ instruction: 0xf1a3fb03 │ │ │ │ - blx 0x27e1b0 │ │ │ │ - blx 0xbba55c │ │ │ │ - blx 0xabb544 │ │ │ │ - b 0x147a160 │ │ │ │ - b 0x143f568 │ │ │ │ - blx 0xa7f568 │ │ │ │ + blx 0x27e108 │ │ │ │ + blx 0xbba4b4 │ │ │ │ + blx 0xabb49c │ │ │ │ + b 0x147a0b8 │ │ │ │ + b 0x143f4c0 │ │ │ │ + blx 0xa7f4c0 │ │ │ │ strbmi pc, [r8, #-2307] @ 0xfffff6fd @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ - bls 0xefe5c │ │ │ │ + bls 0xefdb4 │ │ │ │ @ instruction: 0xf8c22001 │ │ │ │ @ instruction: 0xf04f0ee0 │ │ │ │ @ instruction: 0x461032ff │ │ │ │ svccs 0x0008f84c │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ andle r0, sp, r4 │ │ │ │ @ instruction: 0xf1134608 │ │ │ │ @ instruction: 0xf1010f3f │ │ │ │ - ble 0xff13c194 │ │ │ │ + ble 0xff13c0ec │ │ │ │ @ instruction: 0xf84c2200 │ │ │ │ ldrmi r2, [r0], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnsle r0, r4 │ │ │ │ ldrd pc, [r4], -sp │ │ │ │ ldrbmi r4, [r4, #-1141]! @ 0xfffffb8b │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec44194 │ │ │ │ + bl 0xfec440ec │ │ │ │ stmia r5!, {r0, r2, r9, sl, fp}^ │ │ │ │ - bl 0x1fc1a4 │ │ │ │ + bl 0x1fc0fc │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ streq pc, [r0, -r6, asr #3]! │ │ │ │ - blx 0xcc184 │ │ │ │ + blx 0xcc0dc │ │ │ │ teqpmi sl, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq pc, [r0, -r6, lsr #3]! │ │ │ │ @ instruction: 0xf707fa20 │ │ │ │ rscsmi r4, r0, sl, lsr r3 │ │ │ │ - b 0x1575ce8 │ │ │ │ + b 0x1575c40 │ │ │ │ @ instruction: 0xd1bc0700 │ │ │ │ ldrbmi lr, [sl], -r2, asr #15 │ │ │ │ @ instruction: 0xe7bf4638 │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf2a38 │ │ │ │ - bcs 0x8b2a18 │ │ │ │ + bcs 0xf2990 │ │ │ │ + bcs 0x8b2970 │ │ │ │ cmnlt r9, r5, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf002fa21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blx 0x10dbdc │ │ │ │ - blx 0x8f7e28 │ │ │ │ + blx 0x10db34 │ │ │ │ + blx 0x8f7d80 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ smlattcs r0, r4, r1, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b570 │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xbfc254 │ │ │ │ + blle 0xbfc1ac │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1ccbd70 │ │ │ │ @ instruction: 0xf10c0e00 │ │ │ │ - blx 0x93ef00 │ │ │ │ + blx 0x93ee58 │ │ │ │ @ instruction: 0xf1aef00e │ │ │ │ - blx 0x17c708 │ │ │ │ - b 0x10faebc │ │ │ │ - blx 0x97bec0 │ │ │ │ - blx 0x9b869c │ │ │ │ + blx 0x17c660 │ │ │ │ + b 0x10fae14 │ │ │ │ + blx 0x97be18 │ │ │ │ + blx 0x9b85f4 │ │ │ │ tstpmi r0, #-2147483645 @ p-variant is OBSOLETE @ 0x80000003 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ @@ -175855,30 +175813,30 @@ │ │ │ │ @ instruction: 0x432c4334 │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ svclt 0x00084563 │ │ │ │ @ instruction: 0xd1b742a2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ - blx 0x14a96c0 │ │ │ │ + blx 0x14a9618 │ │ │ │ vcge.f32 d31, d17, d2 │ │ │ │ vcgt.u8 d18, d1, d7 │ │ │ │ strne r4, [ip], -r7, lsl #10 │ │ │ │ stccs 3, cr15, [r7], {66} @ 0x42 │ │ │ │ strmi pc, [r7], -r2, asr #6 │ │ │ │ ldrne fp, [r2], -r9, asr #4 │ │ │ │ svceq 0x0007f11e │ │ │ │ bfcne sp, (invalid: 20:9) │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0007f11c │ │ │ │ @ instruction: 0x17dbda35 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ - ble 0x1243710 │ │ │ │ + ble 0x1243668 │ │ │ │ subslt r1, fp, #61603840 @ 0x3ac0000 │ │ │ │ - ble 0x15c3680 │ │ │ │ + ble 0x15c35d8 │ │ │ │ sublt r1, r9, #58982400 @ 0x3840000 │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d3, d15 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -175894,15 +175852,15 @@ │ │ │ │ svceq 0x0007f11c │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ tstpeq r1, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcdbc9 │ │ │ │ - blle 0xebfb9c │ │ │ │ + blle 0xebfaf4 │ │ │ │ svceq 0x0007f1bc │ │ │ │ @ instruction: 0x469cdd54 │ │ │ │ sbcle r2, r3, r0, lsl #22 │ │ │ │ ldclne 3, cr4, [r7, #876]! @ 0x36c │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ orreq pc, r0, #-1073741776 @ 0xc0000030 │ │ │ │ stc2 10, cr15, [r3], {79} @ 0x4f @ │ │ │ │ @@ -175910,82 +175868,82 @@ │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vmovcs.16 d16[0], sp │ │ │ │ vmlacs.f64 d13, d7, d26 │ │ │ │ @ instruction: 0x462bdd3a │ │ │ │ adcsle r2, r3, r0, lsl #26 │ │ │ │ smlattcs r1, fp, r3, r4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x1483720 │ │ │ │ + b 0x1483678 │ │ │ │ @ instruction: 0xf1c373d3 │ │ │ │ subslt r0, fp, #128, 6 │ │ │ │ - bcs 0xf2e90 │ │ │ │ + bcs 0xf2de8 │ │ │ │ subsmi fp, r1, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf101fa44 │ │ │ │ - bcs 0x2b2e8c │ │ │ │ + bcs 0x2b2de4 │ │ │ │ @ instruction: 0x4621dd1e │ │ │ │ adcle r2, r1, r0, lsl #24 │ │ │ │ andcs r4, r1, #-2080374781 @ 0x84000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ sublt r0, r9, #128, 2 │ │ │ │ @ instruction: 0xf1cce798 │ │ │ │ - blx 0x117f014 │ │ │ │ - blx 0x14bb048 │ │ │ │ + blx 0x117ef6c │ │ │ │ + blx 0x14bafa0 │ │ │ │ str pc, [r9, ip, lsl #25] │ │ │ │ - blx 0x120c9ec │ │ │ │ + blx 0x120c944 │ │ │ │ subslt pc, fp, #201326592 @ 0xc000000 │ │ │ │ - blx 0x135e48 │ │ │ │ - blx 0x14b9c64 │ │ │ │ + blx 0x135da0 │ │ │ │ + blx 0x14b9bbc │ │ │ │ ldrbmi pc, [r7, #-3719]! @ 0xfffff179 @ │ │ │ │ ldrb sp, [r7, -r3, lsr #3]! │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ addmi fp, sl, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xe77fd1de │ │ │ │ @ instruction: 0xf606fa05 │ │ │ │ addsmi fp, lr, #805306375 @ 0x30000007 │ │ │ │ ldrb sp, [r5, -r2, asr #3]! │ │ │ │ @ instruction: 0xf10cfa03 │ │ │ │ stc2 10, cr15, [r1], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xd1a74561 │ │ │ │ svclt 0x0000e76a │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbc068 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbbfc0 │ │ │ │ @ instruction: 0xf1029c07 │ │ │ │ mcrne 14, 2, r3, cr5, cr15, {7} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x3cd95c │ │ │ │ + bl 0x3cd8b4 │ │ │ │ and r0, r5, r4, lsl #14 │ │ │ │ sublt r1, sl, #52690944 @ 0x3240000 │ │ │ │ @ instruction: 0xf8054567 │ │ │ │ eorle r2, r0, r1, lsl #30 │ │ │ │ svccs 0x0001f91e │ │ │ │ svcne 0x0001f91c │ │ │ │ svceq 0x0007f112 │ │ │ │ - bcs 0xf3074 │ │ │ │ + bcs 0xf2fcc │ │ │ │ subsmi fp, r2, #188, 30 @ 0x2f0 │ │ │ │ vpmax.s8 , q1, │ │ │ │ - bcs 0x2b3070 │ │ │ │ - blx 0x13314c │ │ │ │ - blx 0x14ba4c8 │ │ │ │ + bcs 0x2b2fc8 │ │ │ │ + blx 0x1330a4 │ │ │ │ + blx 0x14ba420 │ │ │ │ ldrmi pc, [r1, #649] @ 0x289 │ │ │ │ bicmi sp, r9, #230 @ 0xe6 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ - b 0x148d66c │ │ │ │ + b 0x148d5c4 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ sublt r0, sl, #128, 2 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-478 @ 0xfffffe22 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x337764 │ │ │ │ + blvc 0x3376bc │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -175995,50 +175953,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2de │ │ │ │ @ instruction: 0xf1060f02 │ │ │ │ svclt 0x00180601 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485350 │ │ │ │ + b 0x14852a8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ stmdbcc r1, {r1, r2, r4, r5, r7, r9, sl, lr} │ │ │ │ - bl 0x1038e0 │ │ │ │ + bl 0x103838 │ │ │ │ @ instruction: 0xf100050e │ │ │ │ @ instruction: 0xf99c33ff │ │ │ │ svclt 0x00a41000 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0caf4 │ │ │ │ + ble 0xd0ca4c │ │ │ │ @ instruction: 0xf91ce001 │ │ │ │ strbne r1, [r9, r1, lsl #30] │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnsle r1, r1, lsl #30 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec45574 │ │ │ │ + bl 0xfec454cc │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd584 │ │ │ │ + bl 0xcd4dc │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [r7], {240} @ 0xf0 │ │ │ │ - blx 0x133200 │ │ │ │ - blx 0x14ba5ac │ │ │ │ + blx 0x133158 │ │ │ │ + blx 0x14ba504 │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d740 │ │ │ │ + b 0x148d698 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8030180 │ │ │ │ sbcsle r1, r7, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ - ble 0xffac71c0 │ │ │ │ + ble 0xffac7118 │ │ │ │ strbmi r4, [r5, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0001f803 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8034565 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ strbmi lr, [r5, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176047,89 +176005,89 @@ │ │ │ │ ldrne fp, [r3], #-1040 @ 0xfffffbf0 │ │ │ │ strne fp, [ip], #-594 @ 0xfffffdae │ │ │ │ andlt fp, r9, #131 @ 0x83 │ │ │ │ svceq 0x000ff112 │ │ │ │ bfine sp, r6, (invalid: 20:9) │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ @ instruction: 0xf113b25b │ │ │ │ - ble 0xabfe40 │ │ │ │ + ble 0xabfd98 │ │ │ │ andslt r1, fp, #59506688 @ 0x38c0000 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fa38c │ │ │ │ + blmi 0x1fa2e4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x110cb74 │ │ │ │ - blle 0xffa3b238 │ │ │ │ + blx 0x110cacc │ │ │ │ + blle 0xffa3b190 │ │ │ │ vstmdble r4!, {s4-s18} │ │ │ │ stmdbcs r0, {r2, r3, r7, r9, sl, lr} │ │ │ │ bicmi sp, r9, #224 @ 0xe0 │ │ │ │ andcs fp, r1, #-1342177275 @ 0xb0000005 │ │ │ │ svceq 0x000ff113 │ │ │ │ bicsvc lr, r1, pc, asr #20 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ smlabtmi r0, r1, r5, pc @ │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - blcs 0xf31b0 │ │ │ │ + blcs 0xf3108 │ │ │ │ subsmi fp, fp, #188, 30 @ 0x2f0 │ │ │ │ vpmax.u8 , , q2 │ │ │ │ - blcs 0x4b31ac │ │ │ │ + blcs 0x4b3104 │ │ │ │ @ instruction: 0x4623dd12 │ │ │ │ sbcle r2, sp, r0, lsl #24 │ │ │ │ andcs r4, r1, #-1946157053 @ 0x8c000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c30fdb │ │ │ │ andslt r4, fp, #0, 6 │ │ │ │ - blx 0x136190 │ │ │ │ - blx 0x4b8a8c │ │ │ │ + blx 0x1360e8 │ │ │ │ + blx 0x4b89e4 │ │ │ │ strbmi pc, [r2, #-3202]! @ 0xfffff37e @ │ │ │ │ sbfx sp, r7, #3, #24 │ │ │ │ vpmax.s8 d15, d3, d4 │ │ │ │ addsmi fp, sl, #805306369 @ 0x30000001 │ │ │ │ ldr sp, [r7, sl, ror #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14abf10 │ │ │ │ + b 0x14abe68 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ strbne lr, [r4, r5]! │ │ │ │ addmi fp, pc, #536870914 @ 0x20000002 │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91cd020 │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf1124b02 │ │ │ │ - blle 0xffd3ff20 │ │ │ │ + blle 0xffd3fe78 │ │ │ │ svclt 0x00bc2a00 │ │ │ │ - blx 0x11ccc34 │ │ │ │ - blle 0xffc78af8 │ │ │ │ + blx 0x11ccb8c │ │ │ │ + blle 0xffc78a50 │ │ │ │ @ instruction: 0xdc262a0f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vmlsl.s8 , d9, d15 │ │ │ │ smlalle r4, r6, r1, r5 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ addmi r8, pc, #224, 28 @ 0xe00 │ │ │ │ ldrbvc lr, [r4], #2639 @ 0xa4f │ │ │ │ strmi pc, [r0], #-1476 @ 0xfffffa3c │ │ │ │ @ instruction: 0xf825b222 │ │ │ │ bicsle r2, lr, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec45724 │ │ │ │ + bl 0xfec4567c │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcd734 │ │ │ │ + bl 0xcd68c │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x462283f0 │ │ │ │ bicsle r2, fp, r0, lsl #24 │ │ │ │ @@ -176137,50 +176095,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485588 │ │ │ │ + b 0x14854e0 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11446ae │ │ │ │ - bl 0xfffb8 │ │ │ │ + bl 0xfff10 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf93c0302 │ │ │ │ svclt 0x00a41b02 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xd0cd2c │ │ │ │ + ble 0xd0cc84 │ │ │ │ @ instruction: 0xf93ce001 │ │ │ │ strbne r1, [r9, r2, lsl #22] │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnsle r1, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec45fac │ │ │ │ + bl 0xfec45f04 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xd5fbc │ │ │ │ + bl 0xd5f14 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stccs 7, cr8, [pc], {240} @ 0xf0 │ │ │ │ - blx 0x133438 │ │ │ │ - blx 0x4ba7e4 │ │ │ │ + blx 0x133390 │ │ │ │ + blx 0x4ba73c │ │ │ │ ldrbmi pc, [r1, #2697] @ 0xa89 @ │ │ │ │ bicmi sp, r9, #27 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148d97c │ │ │ │ + b 0x148d8d4 │ │ │ │ @ instruction: 0xf5c171d1 │ │ │ │ @ instruction: 0xf8234100 │ │ │ │ sbcsle r1, r7, r2, lsl #30 │ │ │ │ - blne 0x17a8e4 │ │ │ │ - ble 0xffac73f8 │ │ │ │ + blne 0x17a83c │ │ │ │ + ble 0xffac7350 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0002f823 │ │ │ │ @ instruction: 0xe7cdd1f6 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ @ instruction: 0xf8234566 │ │ │ │ mvnle r1, r2, lsl #30 │ │ │ │ strbmi lr, [r6, #-1990]! @ 0xfffff83a │ │ │ │ @@ -176193,38 +176151,38 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r4, r5, r9, sl, lr} @ │ │ │ │ - blx 0x174488 │ │ │ │ - blx 0x133a880 │ │ │ │ + blx 0x1743e0 │ │ │ │ + blx 0x133a7d8 │ │ │ │ strbmi pc, [r2, #-3084]! @ 0xfffff3f4 @ │ │ │ │ bicsmi sp, r2, #54 @ 0x36 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf1c20fd2 │ │ │ │ addmi r4, pc, #0, 4 │ │ │ │ svccs 0x0004f845 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ @ instruction: 0xf851cf04 │ │ │ │ @ instruction: 0xf11c2b04 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0xffd423c4 │ │ │ │ + blle 0xffd4231c │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1ccbfbc │ │ │ │ - blx 0x113f488 │ │ │ │ - blle 0xffb78cbc │ │ │ │ + blx 0x113f3e0 │ │ │ │ + blle 0xffb78c14 │ │ │ │ svceq 0x001ff1bc │ │ │ │ - bcs 0xf3c00 │ │ │ │ + bcs 0xf3b58 │ │ │ │ addmi sp, pc, #-1073741769 @ 0xc0000037 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x337b24 │ │ │ │ + blvc 0x337a7c │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -176234,50 +176192,50 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ vmax.u8 d20, d19, d12 │ │ │ │ - b 0x1485310 │ │ │ │ + b 0x1485268 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf11346ae │ │ │ │ - bl 0x100180 │ │ │ │ + bl 0x1000d8 │ │ │ │ @ instruction: 0xf1a0060e │ │ │ │ @ instruction: 0xf85c0404 │ │ │ │ svclt 0x00a41b04 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0x60ce94 │ │ │ │ - blcs 0x8b45e4 │ │ │ │ - blx 0x1335f8 │ │ │ │ - blx 0x133a930 │ │ │ │ + ble 0x60cdec │ │ │ │ + blcs 0x8b453c │ │ │ │ + blx 0x133550 │ │ │ │ + blx 0x133a888 │ │ │ │ strmi pc, [sl, #2563] @ 0xa03 │ │ │ │ bicmi sp, r9, #55 @ 0x37 │ │ │ │ cdphi 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - b 0x148dacc │ │ │ │ + b 0x148da24 │ │ │ │ @ instruction: 0xf1c171d1 │ │ │ │ @ instruction: 0xf8444100 │ │ │ │ andle r1, r8, r4, lsl #30 │ │ │ │ - blne 0x1fa6b4 │ │ │ │ - ble 0xffac7148 │ │ │ │ + blne 0x1fa60c │ │ │ │ + ble 0xffac70a0 │ │ │ │ strbmi r4, [r6, #-313]! @ 0xfffffec7 │ │ │ │ svcne 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ movweq lr, #60160 @ 0xeb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - blne 0x1fa6f0 │ │ │ │ + blne 0x1fa648 │ │ │ │ strbmi r1, [r6, #-1993]! @ 0xfffff837 │ │ │ │ svcne 0x0004f844 │ │ │ │ @ instruction: 0xe7e2d1f8 │ │ │ │ bicle r2, ip, r0, lsl #18 │ │ │ │ @ instruction: 0xf8444566 │ │ │ │ bicsle r1, r3, r4, lsl #30 │ │ │ │ strbmi lr, [r6, #-2011]! @ 0xfffff825 │ │ │ │ @@ -176287,36 +176245,36 @@ │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr2, {5} │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ rsclt r9, lr, #67108864 @ 0x4000000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x14899cc │ │ │ │ + b 0x1489924 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x10f46b8 │ │ │ │ + blcs 0x10f4610 │ │ │ │ smusdxeq r0, r7, r1 │ │ │ │ @ instruction: 0xf1a3da6f │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x1bea68 │ │ │ │ - blx 0x17a1f8 │ │ │ │ - blx 0x97ae18 │ │ │ │ - b 0x12baa18 │ │ │ │ - b 0x127e220 │ │ │ │ - blx 0x13e220 │ │ │ │ + blx 0x1be9c0 │ │ │ │ + blx 0x17a150 │ │ │ │ + blx 0x97ad70 │ │ │ │ + b 0x12ba970 │ │ │ │ + b 0x127e178 │ │ │ │ + blx 0x13e178 │ │ │ │ @ instruction: 0xf1c3fb03 │ │ │ │ - blx 0xb7ee84 │ │ │ │ - blx 0x2baa14 │ │ │ │ - b 0x133ae34 │ │ │ │ + blx 0xb7eddc │ │ │ │ + blx 0x2ba96c │ │ │ │ + b 0x133ad8c │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x127ee94 │ │ │ │ + blx 0x127edec │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37af38 │ │ │ │ + blx 0x37ae90 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429c │ │ │ │ suble r4, lr, sl, asr #10 │ │ │ │ andcs r9, r1, #1024 @ 0x400 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17e2 │ │ │ │ bicsmi r4, r2, #0, 6 │ │ │ │ @@ -176327,21 +176285,21 @@ │ │ │ │ svccc 0x0008f91e │ │ │ │ strcs lr, [r0], #-2513 @ 0xfffff62f │ │ │ │ svceq 0x003ff113 │ │ │ │ strbvc lr, [r3, pc, asr #20]! │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ stmdbeq r0, {r0, r1, r2, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x17e2bfbc │ │ │ │ - blle 0xffb0deb8 │ │ │ │ - ble 0xfedc826c │ │ │ │ + blle 0xffb0de10 │ │ │ │ + ble 0xfedc81c4 │ │ │ │ @ instruction: 0x3320425f │ │ │ │ - blx 0x1cca5c │ │ │ │ + blx 0x1cc9b4 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ msreq CPSR_, #-1073741779 @ 0xc000002d │ │ │ │ - blx 0x11ec3f0 │ │ │ │ + blx 0x11ec348 │ │ │ │ tstpmi sl, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ svccs 0x0008f84c │ │ │ │ strbmi r4, [r1, #-316] @ 0xfffffec4 │ │ │ │ andmi pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r8], #-474 @ 0xfffffe26 │ │ │ │ andle r4, r9, #1342177291 @ 0x5000000b │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -176349,95 +176307,95 @@ │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0x1560680 │ │ │ │ + b 0x15605d8 │ │ │ │ @ instruction: 0xd1b10304 │ │ │ │ @ instruction: 0x465ae7ba │ │ │ │ @ instruction: 0xe7b7463c │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a88f0 │ │ │ │ + b 0x14a8848 │ │ │ │ vrshl.u8 q8, , │ │ │ │ svclt 0x00142c87 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ stmdaeq r4, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq pc, [r0], -ip, asr #3 │ │ │ │ eors r9, r7, r1, lsl #4 │ │ │ │ svceq 0x003ff1bc │ │ │ │ @ instruction: 0xf1acdc68 │ │ │ │ @ instruction: 0xf1cc0a20 │ │ │ │ - blx 0x13eb90 │ │ │ │ - blx 0x1ba344 │ │ │ │ - blx 0x9baf40 │ │ │ │ - b 0x12bab40 │ │ │ │ - b 0x127e348 │ │ │ │ - blx 0x17e348 │ │ │ │ + blx 0x13eae8 │ │ │ │ + blx 0x1ba29c │ │ │ │ + blx 0x9bae98 │ │ │ │ + b 0x12baa98 │ │ │ │ + b 0x127e2a0 │ │ │ │ + blx 0x17e2a0 │ │ │ │ @ instruction: 0xf1ccfb0c │ │ │ │ - blx 0xb7efac │ │ │ │ - blx 0x2bab60 │ │ │ │ - b 0x133af5c │ │ │ │ + blx 0xb7ef04 │ │ │ │ + blx 0x2baab8 │ │ │ │ + b 0x133aeb4 │ │ │ │ @ instruction: 0xf1bc090a │ │ │ │ svclt 0x005c0a20 │ │ │ │ - blx 0x37b05c │ │ │ │ + blx 0x37afb4 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blx 0x3fb064 │ │ │ │ + blx 0x3fafbc │ │ │ │ svclt 0x00084552 │ │ │ │ suble r4, r7, fp, asr #10 │ │ │ │ strcs r9, [r1, -r1, lsl #22] │ │ │ │ cdpvc 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf06f17d3 │ │ │ │ bicsmi r4, fp, #0, 14 │ │ │ │ rscvc lr, r2, #552960 @ 0x87000 │ │ │ │ svccc 0x0008f84e │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ andsle r2, pc, r4 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ svceq 0x003ff11c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x17d3bfbc │ │ │ │ - blle 0xffc8dfec │ │ │ │ + blle 0xffc8df44 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1c6daba │ │ │ │ rscsmi r0, r3, r0, lsr #14 │ │ │ │ @ instruction: 0xf707fa02 │ │ │ │ @ instruction: 0xf1b6433b │ │ │ │ svclt 0x005c0720 │ │ │ │ @ instruction: 0xf707fa42 │ │ │ │ @ instruction: 0xf84e433b │ │ │ │ teqmi r2, r8, lsl #30 │ │ │ │ @ instruction: 0xf8ce4588 │ │ │ │ bicsle r2, pc, r4 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9c63bc │ │ │ │ + bne 0x9c6314 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ smlsdeq r2, r3, sl, lr │ │ │ │ @ instruction: 0xe7c1d1b8 │ │ │ │ @ instruction: 0x463a465b │ │ │ │ svclt 0x0000e7be │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - ble 0x1c046c │ │ │ │ + ble 0x1c03c4 │ │ │ │ smlabtcs r0, r8, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - bcs 0xce5bc │ │ │ │ - bcs 0x8b3434 │ │ │ │ + bcs 0xce514 │ │ │ │ + bcs 0x8b338c │ │ │ │ mvnlt sp, r2, lsl sp │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1c10fc9 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @@ -176450,57 +176408,57 @@ │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0x46084770 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf99db530 │ │ │ │ @ instruction: 0xf11cc00c │ │ │ │ - b 0x1480550 │ │ │ │ + b 0x14804a8 │ │ │ │ @ instruction: 0xf17e7eec │ │ │ │ svclt 0x00bc31ff │ │ │ │ @ instruction: 0x460117d8 │ │ │ │ @ instruction: 0xf1bedb13 │ │ │ │ - blle 0x600468 │ │ │ │ + blle 0x6003c0 │ │ │ │ svceq 0x0040f1bc │ │ │ │ @ instruction: 0xf17e4604 │ │ │ │ - blle 0xa40074 │ │ │ │ + blle 0xa3ffcc │ │ │ │ suble r4, pc, sl, lsl r3 @ │ │ │ │ @ instruction: 0xf06f17da │ │ │ │ bicsmi r4, r0, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ andcs r5, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ smlabteq r0, ip, r1, pc @ │ │ │ │ stceq 1, cr15, [r0], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0xf001fa22 │ │ │ │ eoreq pc, r0, #1073741868 @ 0x4000002c │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ andeq lr, ip, r0, asr #20 │ │ │ │ - blx 0x11ac620 │ │ │ │ + blx 0x11ac578 │ │ │ │ tstpmi r0, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ @ instruction: 0xf101fa43 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0020 │ │ │ │ - blx 0x17cd4c │ │ │ │ + blx 0x17cca4 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0x13dd54 │ │ │ │ - blx 0x9788d8 │ │ │ │ - b 0x1478ce0 │ │ │ │ - b 0x14400e0 │ │ │ │ - blx 0x1400e8 │ │ │ │ - blx 0x478d18 │ │ │ │ - blx 0x939d00 │ │ │ │ + blx 0x13dcac │ │ │ │ + blx 0x978830 │ │ │ │ + b 0x1478c38 │ │ │ │ + b 0x1440038 │ │ │ │ + blx 0x140040 │ │ │ │ + blx 0x478c70 │ │ │ │ + blx 0x939c58 │ │ │ │ msrmi CPSR_f, #12 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ - blx 0x146c66c │ │ │ │ + blx 0x146c5c4 │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00044282 │ │ │ │ ldrbtmi r4, [r1], -r8, lsl #12 │ │ │ │ andcs sp, r0, #180, 2 @ 0x2d │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -176508,146 +176466,146 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ sublt fp, ip, #48, 8 @ 0x30000000 │ │ │ │ strcs pc, [r7, #-833] @ 0xfffffcbf │ │ │ │ movwmi pc, #29505 @ 0x7341 @ │ │ │ │ - b 0x148793c │ │ │ │ - ble 0xa14dc4 │ │ │ │ + b 0x1487894 │ │ │ │ + ble 0xa14d1c │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ strcs r4, [r0], #-3808 @ 0xfffff120 │ │ │ │ - ble 0xf47d4c │ │ │ │ + ble 0xf47ca4 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ strcs r5, [r0, #-3808] @ 0xfffff120 │ │ │ │ - ble 0x14c7558 │ │ │ │ + ble 0x14c74b0 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ movwcs r3, #3808 @ 0xee0 │ │ │ │ - ble 0x1a46d64 │ │ │ │ + ble 0x1a46cbc │ │ │ │ andcs r2, r1, #0, 2 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ vhadd.u32 d18, d4, d0 │ │ │ │ vhadd.u32 d16, d5, d7 │ │ │ │ ldclt 0, cr2, [r0], #-60 @ 0xffffffc4 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ andsvs pc, pc, r1, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stc2 10, cr15, [r2], {79} @ 0x4f @ │ │ │ │ svceq 0x0007f11c │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ @ instruction: 0xf1bcdbd6 │ │ │ │ - blle 0x1ec05a0 │ │ │ │ + blle 0x1ec04f8 │ │ │ │ svceq 0x0007f1bc │ │ │ │ addhi pc, r1, r0, lsl #6 │ │ │ │ vst1.8 {d15-d16}, [ip], r4 │ │ │ │ svclt 0x00982cff │ │ │ │ stmible r9, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ stccs 4, cr2, [r0, #-4] │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbc9c0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbc918 @ │ │ │ │ vqrdmulh.s , q9, q2 │ │ │ │ @ instruction: 0xf11c2c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xff105dd0 │ │ │ │ + blle 0xff105d28 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb48 │ │ │ │ stclle 15, cr0, [r9], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac848 │ │ │ │ + blx 0x14ac7a0 │ │ │ │ ldmible r3!, {r2, r3, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ - blcs 0xc5df4 │ │ │ │ + blcs 0xc5d4c │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xbca47 @ │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xbc99f @ │ │ │ │ vqrdmulh.s d29, d18, d30 │ │ │ │ @ instruction: 0xf11c4c07 │ │ │ │ svclt 0x00b80f07 │ │ │ │ - blle 0xfeb85608 │ │ │ │ + blle 0xfeb85560 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb33 │ │ │ │ mcrrle 15, 0, r0, r4, cr7 │ │ │ │ stc2 10, cr15, [ip], {3} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac880 │ │ │ │ + blx 0x14ac7d8 │ │ │ │ ldmible sp, {r2, r3, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ stmdbcs r0, {r0, r8, r9, sp} │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf1b2db98 │ │ │ │ - b 0x149081c │ │ │ │ + b 0x1490774 │ │ │ │ svclt 0x00b86c22 │ │ │ │ - blle 0xfe604e40 │ │ │ │ + blle 0xfe604d98 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb1e │ │ │ │ stcle 15, cr0, [fp], #-28 @ 0xffffffe4 │ │ │ │ stc2 10, cr15, [ip], {1} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ - blx 0x14ac8b8 │ │ │ │ + blx 0x14ac810 │ │ │ │ stmible r7, {r2, r3, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c031ff │ │ │ │ str r2, [r1, r0, ror #29] │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ @ instruction: 0xf58cfa4f │ │ │ │ @ instruction: 0xf1cce76e │ │ │ │ - blx 0x97fa7c │ │ │ │ - blx 0x14bbab0 │ │ │ │ + blx 0x97f9d4 │ │ │ │ + blx 0x14bba08 │ │ │ │ strb pc, [sp, -ip, lsl #7]! @ │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {33} @ 0x21 @ │ │ │ │ @ instruction: 0xf18cfa4f │ │ │ │ @ instruction: 0xf1cce76c │ │ │ │ - blx 0x9bfa98 │ │ │ │ + blx 0x9bf9f0 │ │ │ │ rsblt pc, r4, #12, 8 @ 0xc000000 │ │ │ │ - blcs 0xf67f0 │ │ │ │ + blcs 0xf6748 │ │ │ │ ldrb sp, [sp, -r0, asr #3] │ │ │ │ bicsle r2, r9, r0, lsl #18 │ │ │ │ stccs 7, cr14, [r0], {96} @ 0x60 │ │ │ │ strb sp, [fp, -r2, lsl #3] │ │ │ │ orrsle r2, fp, r0, lsl #26 │ │ │ │ svclt 0x0000e74e │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ orrcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xbcadc │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xbca34 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1004625 │ │ │ │ - bl 0x3cc6e0 │ │ │ │ + bl 0x3cc638 │ │ │ │ strcs r0, [r1, -r5, lsl #12] │ │ │ │ stmdaeq r0, {r0, r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - blcs 0x2b4b28 │ │ │ │ + blcs 0x2b4a80 │ │ │ │ addsmi sp, r9, r5, lsr ip │ │ │ │ svclt 0x009829ff │ │ │ │ stmdble r3, {r0, r3, r6, r9, ip, sp, pc} │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf80e4566 │ │ │ │ andsle r1, r5, r1, lsl #30 │ │ │ │ svcne 0x0001f91c │ │ │ │ svclt 0x00bc2900 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd84f1c │ │ │ │ + blle 0xffd84e74 │ │ │ │ svceq 0x0007f113 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - blcs 0xf3ae0 │ │ │ │ - blx 0x9336b0 │ │ │ │ + blcs 0xf3a38 │ │ │ │ + blx 0x933608 │ │ │ │ strbmi pc, [r6, #-264]! @ 0xfffffef8 @ │ │ │ │ @ instruction: 0xf80eb249 │ │ │ │ mvnle r1, r1, lsl #30 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb5b768 │ │ │ │ - blvc 0x177dc8 │ │ │ │ + bne 0xb5b6c0 │ │ │ │ + blvc 0x177d20 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ stmdbcs r0, {r4, r5, r6, r7, r8, pc} │ │ │ │ strb sp, [pc, ip, asr #3] │ │ │ │ @@ -176663,45 +176621,45 @@ │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x148e96c │ │ │ │ + blx 0x148e8c4 │ │ │ │ @ instruction: 0xf11cfc82 │ │ │ │ svclt 0x00b80f0f │ │ │ │ - blle 0xff9c57b8 │ │ │ │ + blle 0xff9c5710 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb2b │ │ │ │ stcle 15, cr0, [lr], #-60 @ 0xffffffc4 │ │ │ │ vpmax.u8 d15, d12, d3 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ andslt fp, fp, #56, 30 @ 0xe0 │ │ │ │ strcs sp, [r1], #-983 @ 0xfffffc29 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf8c02900 │ │ │ │ - blle 0xff550760 │ │ │ │ + blle 0xff5506b8 │ │ │ │ andmi pc, r7, #134217729 @ 0x8000001 │ │ │ │ svceq 0x000ff112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ - bcs 0xf3b2c │ │ │ │ - bcs 0x4b3828 │ │ │ │ + bcs 0xf3a84 │ │ │ │ + bcs 0x4b3780 │ │ │ │ addsmi sp, r1, r8, lsl ip │ │ │ │ svccc 0x0080f5b1 │ │ │ │ andlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ andcs sp, r1, #335544323 @ 0x14000003 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subsmi lr, r2, #50069504 @ 0x2fc0000 │ │ │ │ andlt r4, r9, #209 @ 0xd1 │ │ │ │ @ instruction: 0xf1cce7bb │ │ │ │ - blx 0x97fc1c │ │ │ │ + blx 0x97fb74 │ │ │ │ andslt pc, fp, #12, 6 @ 0x30000000 │ │ │ │ - blcs 0xf6ae0 │ │ │ │ + blcs 0xf6a38 │ │ │ │ sbfx sp, r5, #3, #13 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2, #-880] @ 0xfffffc90 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @@ -176710,36 +176668,36 @@ │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ stceq 1, cr15, [r2], {160} @ 0xa0 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne lr, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1ce2701 │ │ │ │ ands r0, r1, r0, lsl #16 │ │ │ │ svceq 0x000ff1be │ │ │ │ - blx 0x1b3d48 │ │ │ │ + blx 0x1b3ca0 │ │ │ │ @ instruction: 0xf5b3f30e │ │ │ │ svclt 0x00383f80 │ │ │ │ movwle fp, #12827 @ 0x321b │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ @ instruction: 0xf82c428e │ │ │ │ andsle r3, r6, r2, lsl #30 │ │ │ │ - blcc 0x17b14c │ │ │ │ + blcc 0x17b0a4 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ cdpvc 8, 14, cr15, cr0, cr2, {6} │ │ │ │ - blle 0xffd85894 │ │ │ │ + blle 0xffd857ec │ │ │ │ svceq 0x000ff11e │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf1bedbee │ │ │ │ - ble 0xff8008a4 │ │ │ │ + ble 0xff8007fc │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ andslt r4, fp, #-536870904 @ 0xe0000008 │ │ │ │ svccc 0x0002f82c │ │ │ │ strtmi sp, [r8], #-488 @ 0xfffffe18 │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x378338 │ │ │ │ + blvc 0x378290 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -176750,63 +176708,63 @@ │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ andcs sp, r1, #28672 @ 0x7000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ subslt r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ svceq 0x001ff112 │ │ │ │ - bcs 0xf3978 │ │ │ │ - bcs 0x8b3950 │ │ │ │ - blx 0x133d68 │ │ │ │ - blx 0x8f8d20 │ │ │ │ + bcs 0xf38d0 │ │ │ │ + bcs 0x8b38a8 │ │ │ │ + blx 0x133cc0 │ │ │ │ + blx 0x8f8c78 │ │ │ │ addsmi pc, r1, #536870912 @ 0x20000000 │ │ │ │ andcs sp, r1, #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x90d67c │ │ │ │ + blx 0x90d5d4 │ │ │ │ tstpcs r0, r2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stmdbcs r0, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blcs 0xea318 │ │ │ │ + blcs 0xea270 │ │ │ │ strmi r9, [r4], -r4, lsl #18 │ │ │ │ andcs sp, r0, r9, lsl #20 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x14ac334 │ │ │ │ + blx 0x14ac28c │ │ │ │ @ instruction: 0xf11cfc81 │ │ │ │ - b 0x1480a78 │ │ │ │ + b 0x14809d0 │ │ │ │ @ instruction: 0xf17171ec │ │ │ │ - blle 0x1309180 │ │ │ │ - blle 0xd07188 │ │ │ │ + blle 0x13090d8 │ │ │ │ + blle 0xd070e0 │ │ │ │ svceq 0x0040f1bc │ │ │ │ tstpeq r0, r1, ror r1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1acda49 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17ce1c │ │ │ │ + blx 0x17cd74 │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13e624 │ │ │ │ - blx 0x97a1bc │ │ │ │ + blx 0x13e57c │ │ │ │ + blx 0x97a114 │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14d9b4 │ │ │ │ + blx 0x14d90c │ │ │ │ @ instruction: 0xf1acf00c │ │ │ │ - blx 0x8be238 │ │ │ │ - blx 0x13c5ec │ │ │ │ - blx 0x93a5d8 │ │ │ │ - b 0x147a1d8 │ │ │ │ - b 0x14405e0 │ │ │ │ - blx 0x9005e0 │ │ │ │ + blx 0x8be190 │ │ │ │ + blx 0x13c544 │ │ │ │ + blx 0x93a530 │ │ │ │ + b 0x147a130 │ │ │ │ + b 0x1440538 │ │ │ │ + blx 0x900538 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ ldrbmi fp, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ movwcs sp, #4296 @ 0x10c8 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr4, {6} │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -176821,177 +176779,177 @@ │ │ │ │ @ instruction: 0xf10efa23 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x156c3e8 │ │ │ │ + b 0x156c340 │ │ │ │ svclt 0x00040103 │ │ │ │ @ instruction: 0x46194610 │ │ │ │ andcs sp, r0, #1073741876 @ 0x40000034 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ cdpcs 3, 0, cr15, cr1, cr3, {6} │ │ │ │ @ instruction: 0xf1beb2dd │ │ │ │ @ instruction: 0xf1050f02 │ │ │ │ svclt 0x00180501 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcs pc, [r7], #835 @ 0x343 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ - b 0x14acab4 │ │ │ │ + b 0x14aca0c │ │ │ │ strtmi r0, [lr], lr, asr #29 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ @ instruction: 0xf1c42701 │ │ │ │ @ instruction: 0xf8510800 │ │ │ │ - blcs 0xcba88 │ │ │ │ + blcs 0xcb9e0 │ │ │ │ @ instruction: 0xf8c2bfbc │ │ │ │ movwcs r7, #3808 @ 0xee0 │ │ │ │ @ instruction: 0xf114db17 │ │ │ │ svclt 0x00b80f1f │ │ │ │ - blle 0x545a8c │ │ │ │ + blle 0x5459e4 │ │ │ │ svclt 0x00b82c00 │ │ │ │ vpmax.u8 d15, d8, d19 │ │ │ │ @ instruction: 0x2c1fdb0d │ │ │ │ - blx 0x1b3f28 │ │ │ │ - blx 0xb3b2b0 │ │ │ │ + blx 0x1b3e80 │ │ │ │ + blx 0xb3b208 │ │ │ │ ldrbmi pc, [r3, #-2564] @ 0xfffff5fc @ │ │ │ │ strbmi fp, [fp], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd003 │ │ │ │ @ instruction: 0xf8c233ff │ │ │ │ adcsmi r7, r1, #224, 28 @ 0xe00 │ │ │ │ svccc 0x0004f84c │ │ │ │ ldrbtmi sp, [r0], #-475 @ 0xfffffe25 │ │ │ │ stmdble r8, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x378540 │ │ │ │ + blvc 0x378498 │ │ │ │ andeq lr, r0, #178176 @ 0x2b800 │ │ │ │ - blvc 0x17814c │ │ │ │ + blvc 0x1780a4 │ │ │ │ addsmi r1, sp, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcs 0xdeea4 │ │ │ │ + blcs 0xdedfc │ │ │ │ strb sp, [r4, r1, ror #3]! │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1], #-963 @ 0xfffffc3d │ │ │ │ stccs 2, cr11, [r2], {221} @ 0xdd │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ svclt 0x0018b085 │ │ │ │ - b 0x1489f10 │ │ │ │ + b 0x1489e68 │ │ │ │ @ instruction: 0xf1a005c5 │ │ │ │ svclt 0x00140c08 │ │ │ │ stmiaeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vmax.u8 d20, d19, d24 │ │ │ │ - bl 0x10613c │ │ │ │ + bl 0x106094 │ │ │ │ rsbmi r0, r7, #8, 12 @ 0x800000 │ │ │ │ - bleq 0x139064 │ │ │ │ + bleq 0x138fbc │ │ │ │ stmib sp, {r1, r2, r4, r7, r9, sl, lr}^ │ │ │ │ andls r8, r3, r1, lsl #10 │ │ │ │ movwcs lr, #9 │ │ │ │ cdplt 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib r1, {r0, r2, r3, r4, r5, ip, lr, pc}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ - blle 0xffcc7750 │ │ │ │ + blle 0xffcc76a8 │ │ │ │ svceq 0x003ff114 │ │ │ │ @ instruction: 0x2c00db50 │ │ │ │ @ instruction: 0x2c3fdb51 │ │ │ │ @ instruction: 0xf1a4dc4a │ │ │ │ @ instruction: 0xf1c40920 │ │ │ │ - blx 0x13efe8 │ │ │ │ + blx 0x13ef40 │ │ │ │ @ instruction: 0xf1c4f504 │ │ │ │ - blx 0x17f7f0 │ │ │ │ - blx 0x9bb398 │ │ │ │ - b 0x123af98 │ │ │ │ - b 0x11fe3a0 │ │ │ │ - blx 0x17e3a0 │ │ │ │ + blx 0x17f748 │ │ │ │ + blx 0x9bb2f0 │ │ │ │ + b 0x123aef0 │ │ │ │ + b 0x11fe2f8 │ │ │ │ + blx 0x17e2f8 │ │ │ │ @ instruction: 0xf1a4f004 │ │ │ │ - blx 0x1ff408 │ │ │ │ - blx 0x8fb7b4 │ │ │ │ - blx 0xa3afa0 │ │ │ │ - b 0x12fb3b8 │ │ │ │ - b 0x12befc0 │ │ │ │ - blx 0x9fefc0 │ │ │ │ + blx 0x1ff360 │ │ │ │ + blx 0x8fb70c │ │ │ │ + blx 0xa3aef8 │ │ │ │ + b 0x12fb310 │ │ │ │ + b 0x12bef18 │ │ │ │ + blx 0x9fef18 │ │ │ │ strbmi pc, [sl, #-2308] @ 0xfffff6fc @ │ │ │ │ strbmi fp, [r3, #-3848] @ 0xfffff0f8 │ │ │ │ strmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0c7 │ │ │ │ andcs r3, r1, #-67108861 @ 0xfc000003 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr14, {6} │ │ │ │ @ instruction: 0xf84c461d │ │ │ │ adcsmi r3, r1, #8, 30 │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ ldmib sp, {r0, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdals r3, {r0, r8, sl, pc} │ │ │ │ strbmi r4, [r0], #-1349 @ 0xfffffabb │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfeac6bd4 │ │ │ │ + bl 0xfeac6b2c │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xd6be4 │ │ │ │ + bl 0xd6b3c │ │ │ │ addsmi r0, sp, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ bicsle r4, r8, sl, lsl r3 │ │ │ │ ldrmi r2, [sp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1c7e79d │ │ │ │ rscsmi r0, fp, r0, lsr #10 │ │ │ │ @ instruction: 0xf505fa02 │ │ │ │ @ instruction: 0xf1a7432b │ │ │ │ - blx 0x93e490 │ │ │ │ + blx 0x93e3e8 │ │ │ │ msrmi CPSR_fxc, #20971520 @ 0x1400000 │ │ │ │ @ instruction: 0xf507fa22 │ │ │ │ svclt 0x0000e78f │ │ │ │ subslt fp, r4, #48, 10 @ 0xc000000 │ │ │ │ svceq 0x0008f114 │ │ │ │ stccs 3, cr15, [r7], {194} @ 0xc2 │ │ │ │ movwmi pc, #29634 @ 0x73c2 @ │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ vmull.p8 q8, d2, d0 │ │ │ │ - blle 0x395854 │ │ │ │ + blle 0x3957ac │ │ │ │ stccs 2, cr11, [r0], {205} @ 0xcd │ │ │ │ @ instruction: 0x2c07db5b │ │ │ │ @ instruction: 0x46aedd74 │ │ │ │ @ instruction: 0xf04fb125 │ │ │ │ strcs r0, [r1], #-3839 @ 0xfffff101 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0008f11c │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0x440060 │ │ │ │ + blle 0x43ffb8 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf1bcdb3a │ │ │ │ stclle 15, cr0, [r6, #-28]! @ 0xffffffe4 │ │ │ │ @ instruction: 0xb12446a4 │ │ │ │ - ldcleq 0, cr15, [pc], #316 @ 0xbd1b4 │ │ │ │ + ldcleq 0, cr15, [pc], #316 @ 0xbd10c │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ subslt r4, fp, #224, 28 @ 0xe00 │ │ │ │ svceq 0x0008f113 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ @ instruction: 0xf3c1db0b │ │ │ │ - blcs 0xce0ac │ │ │ │ - blcs 0x2b3da0 │ │ │ │ + blcs 0xce004 │ │ │ │ + blcs 0x2b3cf8 │ │ │ │ @ instruction: 0x4623dd5c │ │ │ │ movwcs fp, #4380 @ 0x111c │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ subslt r2, r2, #-67108861 @ 0xfc000003 │ │ │ │ svceq 0x0008f112 │ │ │ │ @ instruction: 0x2100bfb8 │ │ │ │ vmlaeq.f64 d13, d9, d9 │ │ │ │ - blle 0xb478b4 │ │ │ │ + blle 0xb4780c │ │ │ │ vldrle s5, [r2, #-28] @ 0xffffffe4 │ │ │ │ mvnscs fp, r9, lsl r1 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ andcs r2, r0, r0, ror #29 │ │ │ │ andeq pc, r7, lr, ror #6 │ │ │ │ andcs pc, pc, ip, ror #6 │ │ │ │ andsmi pc, r7, r3, ror #6 │ │ │ │ @@ -177007,26 +176965,26 @@ │ │ │ │ mvnmi lr, #51118080 @ 0x30c0000 │ │ │ │ vseleq.f32 s30, s8, s11 │ │ │ │ streq pc, [r1], #-14 │ │ │ │ ldrbeq lr, [lr], #-2820 @ 0xfffff4fc │ │ │ │ mcr2 10, 4, pc, cr4, cr15, {2} @ │ │ │ │ bicsmi lr, r2, #42467328 @ 0x2880000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13d918 │ │ │ │ + bl 0x13d870 │ │ │ │ sbcslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ bicsmi lr, fp, #55312384 @ 0x34c0000 │ │ │ │ vpmax.u8 d15, d3, d20 │ │ │ │ streq pc, [r1], #-3 │ │ │ │ cmpeq r3, #4, 22 @ 0x1000 │ │ │ │ sbfx fp, fp, #5, #27 │ │ │ │ vseleq.f32 s30, s8, s10 │ │ │ │ svceq 0x00fff1be │ │ │ │ - blx 0x18acf98 │ │ │ │ + blx 0x18acef0 │ │ │ │ stmle r4, {r1, r2, r3, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x1f6f60 │ │ │ │ + blx 0x1f6eb8 │ │ │ │ @ instruction: 0xf1bcfc0c │ │ │ │ svclt 0x00980fff │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xe796d892 │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ svclt 0x00982bff │ │ │ │ ldmle lr, {r0, r1, r3, r4, r6, r7, r9, ip, sp, pc} │ │ │ │ @@ -177038,41 +176996,41 @@ │ │ │ │ @ instruction: 0x9c063901 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a194 │ │ │ │ + b 0x148a0ec │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r4], -r4, ror #1 │ │ │ │ and r1, pc, pc, lsl #18 │ │ │ │ svceq 0x0007f1bc │ │ │ │ - blx 0x174284 │ │ │ │ - bcs 0xb99d8 │ │ │ │ + blx 0x1741dc │ │ │ │ + bcs 0xb9930 │ │ │ │ sbcslt fp, r2, #152, 30 @ 0x260 │ │ │ │ rscscs sp, pc, #32768 @ 0x8000 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r2, r8, r1, lsl #30 │ │ │ │ svcgt 0x0001f91e │ │ │ │ @ instruction: 0xf11c3101 │ │ │ │ svclt 0x00b80f08 │ │ │ │ - blle 0xffd859cc │ │ │ │ + blle 0xffd85924 │ │ │ │ @ instruction: 0xf1bc780a │ │ │ │ - ble 0xff980dd4 │ │ │ │ + ble 0xff980d2c │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dc18 │ │ │ │ + blx 0x94db70 │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c01e8 │ │ │ │ + bl 0x3c0140 │ │ │ │ sbcslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0001f805 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x338874 │ │ │ │ + blvc 0x3387cc │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177089,37 +177047,37 @@ │ │ │ │ @ instruction: 0xf1bcdb2f │ │ │ │ ldcle 15, cr0, [r6, #-60]! @ 0xffffffc4 │ │ │ │ strcs fp, [r1], #-291 @ 0xfffffedd │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0x345660 │ │ │ │ - bcs 0xc0288 │ │ │ │ - bcs 0x4b3ebc │ │ │ │ + blle 0x3455b8 │ │ │ │ + bcs 0xc01e0 │ │ │ │ + bcs 0x4b3e14 │ │ │ │ @ instruction: 0xb121dd2d │ │ │ │ @ instruction: 0xf64f2201 │ │ │ │ @ instruction: 0xf8c071ff │ │ │ │ @ instruction: 0xf8ad2ee0 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0x13daa0 │ │ │ │ + bl 0x13d9f8 │ │ │ │ addslt r0, r1, #268435461 @ 0x10000005 │ │ │ │ - b 0x1cb7248 │ │ │ │ - blx 0x9802d8 │ │ │ │ + b 0x1cb71a0 │ │ │ │ + blx 0x980230 │ │ │ │ @ instruction: 0xf003f30c │ │ │ │ - bl 0x3c02b4 │ │ │ │ + bl 0x3c020c │ │ │ │ addslt r0, fp, #1275068417 @ 0x4c000001 │ │ │ │ - blx 0x1b71f0 │ │ │ │ + blx 0x1b7148 │ │ │ │ @ instruction: 0xf5b3f30c │ │ │ │ svclt 0x00383f80 │ │ │ │ sbcle fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ addsmi lr, r1, r6, asr #15 │ │ │ │ svccc 0x0080f5b1 │ │ │ │ addlt fp, r9, #56, 30 @ 0xe0 │ │ │ │ ldrb sp, [r0, ip, asr #5] │ │ │ │ @@ -177143,26 +177101,26 @@ │ │ │ │ @ instruction: 0xf64f8ee0 │ │ │ │ addmi r7, pc, #-268435441 @ 0xf000000f │ │ │ │ svccs 0x0002f825 │ │ │ │ @ instruction: 0xf91ed019 │ │ │ │ strmi ip, [sl], -r2, lsl #30 │ │ │ │ @ instruction: 0xf11c3102 │ │ │ │ svclt 0x00b80f10 │ │ │ │ - blle 0xffd45b38 │ │ │ │ + blle 0xffd45a90 │ │ │ │ @ instruction: 0xf1bc8812 │ │ │ │ - ble 0xff8c0f40 │ │ │ │ + ble 0xff8c0e98 │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ - blx 0x94dd84 │ │ │ │ + blx 0x94dcdc │ │ │ │ @ instruction: 0xf002f20c │ │ │ │ - bl 0x3c0354 │ │ │ │ + bl 0x3c02ac │ │ │ │ addslt r0, r2, #536870917 @ 0x20000005 │ │ │ │ svccs 0x0002f825 │ │ │ │ strtmi sp, [r0], #-485 @ 0xfffffe1b │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x3789e0 │ │ │ │ + blvc 0x378938 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -177174,40 +177132,40 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf1a09e07 │ │ │ │ @ instruction: 0xf04f0e04 │ │ │ │ rscslt r0, r5, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148abbc │ │ │ │ + b 0x148ab14 │ │ │ │ svclt 0x001405c5 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ and r1, pc, pc, lsl #19 │ │ │ │ @ instruction: 0xdc372a1f │ │ │ │ @ instruction: 0xf902fa04 │ │ │ │ vpmax.s8 d15, d2, d25 │ │ │ │ mlasle r4, r4, r2, r4 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xbd3d8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xbd330 @ │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf84e428f │ │ │ │ andsle r4, r6, r4, lsl #30 │ │ │ │ svccs 0x0004f91c │ │ │ │ tstcc r4, ip, lsl #12 │ │ │ │ svceq 0x0020f112 │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ stmdavs r4!, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - ble 0xff987bfc │ │ │ │ + ble 0xff987b54 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.8 {d15-d16}, [r2 :128], r4 │ │ │ │ andeq pc, r1, #4 │ │ │ │ ldrbeq lr, [r4], #-2818 @ 0xfffff4fe │ │ │ │ svcmi 0x0004f84e │ │ │ │ ldrtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ andle r4, r7, #-536870902 @ 0xe000000a │ │ │ │ - blvc 0x378a98 │ │ │ │ + blvc 0x3789f0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177222,32 +177180,32 @@ │ │ │ │ movwls r9, #3084 @ 0xc0c │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x10ed2c │ │ │ │ + bl 0x10ec84 │ │ │ │ strls r0, [r1], #-2052 @ 0xfffff7fc │ │ │ │ ldmib r0, {r0, r1, r2, r4, r5, sp, lr, pc}^ │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ - bcs 0x10f41f8 │ │ │ │ + bcs 0x10f4150 │ │ │ │ streq pc, [r0], #-372 @ 0xfffffe8c │ │ │ │ @ instruction: 0xf1a2da6f │ │ │ │ @ instruction: 0xf1c20920 │ │ │ │ - blx 0xbf11c │ │ │ │ + blx 0xbf074 │ │ │ │ @ instruction: 0xf1c2f402 │ │ │ │ - blx 0x17fd24 │ │ │ │ - blx 0x9bb8cc │ │ │ │ - b 0x11fb0c8 │ │ │ │ + blx 0x17fc7c │ │ │ │ + blx 0x9bb824 │ │ │ │ + b 0x11fb020 │ │ │ │ teqmi ip, #150994944 @ 0x9000000 │ │ │ │ - blx 0x17bcc2 │ │ │ │ + blx 0x17bc1a │ │ │ │ stmdbeq r0!, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf702fa2b │ │ │ │ - blx 0x37bcd0 │ │ │ │ + blx 0x37bc28 │ │ │ │ @ instruction: 0xf909fa24 │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ streq lr, [r9, -r7, asr #20] │ │ │ │ vpmax.s8 d15, d2, d20 │ │ │ │ svclt 0x00084290 │ │ │ │ ldrhle r4, [r0], #-43 @ 0xffffffd5 │ │ │ │ andcs r9, r1, #0, 22 │ │ │ │ @@ -177255,17 +177213,17 @@ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf84c4618 │ │ │ │ strmi r3, [r8, #3848] @ 0xf08 │ │ │ │ andeq pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed012 │ │ │ │ strmi r2, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1123108 │ │ │ │ - b 0x1481200 │ │ │ │ + b 0x1481158 │ │ │ │ @ instruction: 0xf17474e2 │ │ │ │ - ble 0xfefca504 │ │ │ │ + ble 0xfefca45c │ │ │ │ @ instruction: 0xf84c2300 │ │ │ │ ldrmi r3, [r8], -r8, lsl #30 │ │ │ │ @ instruction: 0xf8cc4588 │ │ │ │ mvnle r0, r4 │ │ │ │ strtmi r9, [r6], #-3073 @ 0xfffff3ff │ │ │ │ andle r4, r7, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -177274,40 +177232,40 @@ │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ bicsmi r8, r2, #240, 30 @ 0x3c0 │ │ │ │ strteq pc, [r0], #-450 @ 0xfffffe3e │ │ │ │ - blx 0xcd898 │ │ │ │ + blx 0xcd7f0 │ │ │ │ msrmi CPSR_xc, #4, 8 @ 0x4000000 │ │ │ │ strteq pc, [r0], #-418 @ 0xfffffe5e │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ vst1.8 {d15-d16}, [r4 :128], r0 │ │ │ │ ldmdaeq r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ - b 0x117f6d4 │ │ │ │ + b 0x117f62c │ │ │ │ ldmdbne fp, {r1, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ - b 0x15b7458 │ │ │ │ + b 0x15b73b0 │ │ │ │ @ instruction: 0xd1af0200 │ │ │ │ @ instruction: 0x465be7b5 │ │ │ │ ldr r4, [r2, r0, lsr #12]! │ │ │ │ @ instruction: 0x4603b252 │ │ │ │ svceq 0x0020f112 │ │ │ │ - bcs 0xf41e8 │ │ │ │ - bcs 0x8b41bc │ │ │ │ + bcs 0xf4140 │ │ │ │ + bcs 0x8b4114 │ │ │ │ orrslt sp, r1, r8, lsl sp │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ smlattcs r0, r0, lr, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ bicsmi r4, r2, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf00140d1 │ │ │ │ - bl 0xbd5b4 │ │ │ │ + bl 0xbd50c │ │ │ │ qaddcs r0, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf002fa01 │ │ │ │ vpmax.s8 d15, d2, d16 │ │ │ │ @@ -177318,104 +177276,104 @@ │ │ │ │ mulsgt r0, sp, r9 │ │ │ │ svceq 0x0040f11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r5, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb15 │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3d9fc │ │ │ │ + blle 0xe3d954 │ │ │ │ tsteq r3, r2, asr sl │ │ │ │ ldrmi fp, [r0], -r4, lsl #30 │ │ │ │ andle r4, r5, r9, lsl r6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr14, {6} │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cacbe0 │ │ │ │ + b 0x1cacb38 │ │ │ │ @ instruction: 0xf1cc0c0c │ │ │ │ @ instruction: 0xf1ac0120 │ │ │ │ - blx 0x93d6ac │ │ │ │ - blx 0x1b9e60 │ │ │ │ - blx 0x9b9a38 │ │ │ │ + blx 0x93d604 │ │ │ │ + blx 0x1b9db8 │ │ │ │ + blx 0x9b9990 │ │ │ │ movwmi pc, #40960 @ 0xa000 @ │ │ │ │ - blx 0x98e244 │ │ │ │ + blx 0x98e19c │ │ │ │ @ instruction: 0xf002fc0c │ │ │ │ ldmdaeq r0, {r0, r8, r9}^ │ │ │ │ cmpeq ip, pc, asr #20 │ │ │ │ sbcvc lr, ip, r0, asr #20 │ │ │ │ @ instruction: 0xf14118c0 │ │ │ │ andcs r0, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd70 │ │ │ │ @ instruction: 0xf1cc0420 │ │ │ │ - blx 0x17d6f4 │ │ │ │ + blx 0x17d64c │ │ │ │ @ instruction: 0xf1ccf10c │ │ │ │ - blx 0x13eefc │ │ │ │ + blx 0x13ee54 │ │ │ │ @ instruction: 0xf1acf404 │ │ │ │ - blx 0x93eb04 │ │ │ │ + blx 0x93ea5c │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0x14e290 │ │ │ │ - blx 0x1396c0 │ │ │ │ - blx 0x8faeac │ │ │ │ - blx 0x93a6c8 │ │ │ │ + blx 0x14e1e8 │ │ │ │ + blx 0x139618 │ │ │ │ + blx 0x8fae04 │ │ │ │ + blx 0x93a620 │ │ │ │ teqpmi r4, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ - blx 0x90e350 │ │ │ │ + blx 0x90e2a8 │ │ │ │ strbmi pc, [r3, #-3084]! @ 0xfffff3f4 @ │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ andcs sp, r0, #-2147483605 @ 0x8000002b │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x14aab78 │ │ │ │ + blx 0x14aaad0 │ │ │ │ @ instruction: 0xf11efe82 │ │ │ │ vpmax.f32 d16, d2, d7 │ │ │ │ @ instruction: 0xf3422c07 │ │ │ │ svclt 0x00b84307 │ │ │ │ - b 0x14866cc │ │ │ │ - blle 0x4d5f58 │ │ │ │ + b 0x1486624 │ │ │ │ + blle 0x4d5eb0 │ │ │ │ @ instruction: 0xf1beb24d │ │ │ │ - blle 0x1ac12d8 │ │ │ │ + blle 0x1ac1230 │ │ │ │ svceq 0x0007f1be │ │ │ │ @ instruction: 0x462cdd7e │ │ │ │ mvnmi fp, #1073741839 @ 0x4000000f │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ rsblt r0, ip, #128, 10 @ 0x20000000 │ │ │ │ @ instruction: 0xf8c02501 │ │ │ │ @ instruction: 0xf11c5ee0 │ │ │ │ svclt 0x00b80f07 │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vqrdmlah.s d29, d1, d2 │ │ │ │ @ instruction: 0xf1bc2507 │ │ │ │ - blle 0x1201308 │ │ │ │ + blle 0x1201260 │ │ │ │ svceq 0x0007f1bc │ │ │ │ strtmi sp, [lr], lr, ror #26 │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf1c50fed │ │ │ │ - blx 0x147ed1c │ │ │ │ + blx 0x147ec74 │ │ │ │ strcs pc, [r1, #-3717] @ 0xfffff17b │ │ │ │ cdppl 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x00b81ddd │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vqrdmlah.s d29, d1, d0 │ │ │ │ - blcs 0xceb50 │ │ │ │ - blcs 0x2b445c │ │ │ │ + blcs 0xceaa8 │ │ │ │ + blcs 0x2b43b4 │ │ │ │ ssatmi sp, #13, pc, asr #26 @ │ │ │ │ mvnmi fp, #1073741841 @ 0x40000011 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00ed3ee0 │ │ │ │ streq pc, [r0, #453] @ 0x1c5 │ │ │ │ stc2 10, cr15, [r5], {79} @ 0x4f @ │ │ │ │ svclt 0x00b81dd3 │ │ │ │ - blle 0x446358 │ │ │ │ - bcs 0xc2f80 │ │ │ │ - bcs 0x2b4418 │ │ │ │ + blle 0x4462b0 │ │ │ │ + bcs 0xc2ed8 │ │ │ │ + bcs 0x2b4370 │ │ │ │ @ instruction: 0x460bdd52 │ │ │ │ bicmi fp, r9, #1073741838 @ 0x4000000e │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ svceq 0x00c92ee0 │ │ │ │ orreq pc, r0, r1, asr #3 │ │ │ │ andcs fp, r0, fp, asr #4 │ │ │ │ andeq pc, r7, r4, ror #6 │ │ │ │ @@ -177426,70 +177384,70 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x0c0cea6f │ │ │ │ @ instruction: 0xf50cfa45 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr5, {0} │ │ │ │ vmuleq.f64 d30, d5, d14 │ │ │ │ vminnm.f32 s30, s28, s30 │ │ │ │ - b 0x1cb769c │ │ │ │ - blx 0x1200fe8 │ │ │ │ + b 0x1cb75f4 │ │ │ │ + blx 0x1200f40 │ │ │ │ @ instruction: 0xf005f50e │ │ │ │ - bl 0x1be7bc │ │ │ │ + bl 0x1be714 │ │ │ │ ldr r0, [sl, r5, ror #8] │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #55836672 @ 0x3540000 │ │ │ │ @ instruction: 0xf005411d │ │ │ │ - bl 0x3c07d8 │ │ │ │ - blx 0x148096c │ │ │ │ + bl 0x3c0730 │ │ │ │ + blx 0x14808c4 │ │ │ │ ldr pc, [r9, ip, lsl #25]! │ │ │ │ vseleq.f32 s30, s28, s10 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [lr] │ │ │ │ @ instruction: 0xf47f45a6 │ │ │ │ @ instruction: 0xe782af7c │ │ │ │ stc2 10, cr15, [ip], {5} @ │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ strdle r4, [ip, r4] │ │ │ │ - blx 0x23764c │ │ │ │ - blx 0x14ba40c │ │ │ │ + blx 0x2375a4 │ │ │ │ + blx 0x14ba364 │ │ │ │ strbmi pc, [r3, #-3203]! @ 0xfffff37d @ │ │ │ │ @ instruction: 0xe7a3d19b │ │ │ │ vpmax.s8 d15, d2, d1 │ │ │ │ addsmi fp, sl, #805306373 @ 0x30000005 │ │ │ │ ldr sp, [r0, r9, lsr #3]! │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073901 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xbd828 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xbd780 │ │ │ │ @ instruction: 0xf04f1e45 │ │ │ │ rsclt r0, r6, #65536 @ 0x10000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x148a83c │ │ │ │ + b 0x148a794 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x10f31c │ │ │ │ + bl 0x10f274 │ │ │ │ ands r0, r3, lr, lsl #14 │ │ │ │ @ instruction: 0xdc3d2a07 │ │ │ │ vpmax.s8 d15, d2, d4 │ │ │ │ @ instruction: 0xf982fa4f │ │ │ │ andle r4, r7, sl, asr #10 │ │ │ │ @ instruction: 0xf8c343e4 │ │ │ │ svceq 0x00e48ee0 │ │ │ │ streq pc, [r0], #452 @ 0x1c4 │ │ │ │ @ instruction: 0xf984fa4f │ │ │ │ @ instruction: 0xf805428f │ │ │ │ andsle r9, r6, r1, lsl #30 │ │ │ │ svccs 0x0001f91c │ │ │ │ ldclne 1, cr3, [r4, #4] │ │ │ │ @ instruction: 0xf04fbfb8 │ │ │ │ - blle 0xffd7fc80 │ │ │ │ + blle 0xffd7fbd8 │ │ │ │ mulmi r0, r1, r9 │ │ │ │ - ble 0xff888088 │ │ │ │ + ble 0xff887fe0 │ │ │ │ addmi r4, pc, #1207959555 @ 0x48000003 │ │ │ │ vst1.16 {d15-d16}, [r2], r4 │ │ │ │ stmdbeq r1, {r2, ip, sp, lr, pc} │ │ │ │ stmdbeq r4!, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ svcls 0x0001f805 │ │ │ │ ldrbtmi sp, [r0], #-488 @ 0xfffffe18 │ │ │ │ stmdble r9, {r1, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ @@ -177502,97 +177460,97 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ stccs 6, cr4, [r0], {161} @ 0xa1 │ │ │ │ strb sp, [fp, r4, asr #3] │ │ │ │ ldrlt fp, [r0], #-595 @ 0xfffffdad │ │ │ │ svceq 0x000ff113 │ │ │ │ - b 0x14a9ae8 │ │ │ │ + b 0x14a9a40 │ │ │ │ svclt 0x00b84222 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andlt sp, ip, #15360 @ 0x3c00 │ │ │ │ - blle 0xe484ec │ │ │ │ + blle 0xe48444 │ │ │ │ fldmdbxle fp!, {d2-d8} @ Deprecated │ │ │ │ smlaltblt r4, r4, r4, r6 @ │ │ │ │ movwcs r4, #5092 @ 0x13e4 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e904 │ │ │ │ + blx 0x48e85c │ │ │ │ subslt pc, r2, #132, 24 @ 0x8400 │ │ │ │ svceq 0x000ff112 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ strne sp, [r9], #-2830 @ 0xfffff4f2 │ │ │ │ - blle 0x708118 │ │ │ │ + blle 0x708070 │ │ │ │ vstmdble ip!, {s4-s18} │ │ │ │ teqlt r9, fp, lsl #12 │ │ │ │ movwcs r4, #5065 @ 0x13c9 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf5c10fc9 │ │ │ │ andlt r4, fp, #0, 2 │ │ │ │ andgt pc, r4, sp, lsr #17 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r3, r1, lsl #16 │ │ │ │ - blmi 0x1fbab4 │ │ │ │ + blmi 0x1fba0c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x411143d2 │ │ │ │ movweq pc, #4097 @ 0x1001 @ │ │ │ │ cmneq r1, #3072 @ 0xc00 │ │ │ │ bicsmi lr, fp, #61341696 @ 0x3a80000 │ │ │ │ @ instruction: 0xf004411c │ │ │ │ - bl 0x3c0968 │ │ │ │ + bl 0x3c08c0 │ │ │ │ strb r0, [lr, r4, ror #24] │ │ │ │ vpmax.u8 d15, d3, d4 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ @ instruction: 0xd1bf4563 │ │ │ │ - blx 0x137894 │ │ │ │ + blx 0x1377ec │ │ │ │ andslt pc, r3, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xd1cf429a │ │ │ │ svclt 0x0000e7d6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stceq 1, cr15, [r2], {162} @ 0xa2 │ │ │ │ cdpne 12, 8, cr9, cr5, cr7, {0} │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14ad5fc │ │ │ │ + b 0x14ad554 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ - bcs 0x4b5a04 │ │ │ │ - blx 0x1f4ab8 │ │ │ │ - blx 0x4ba1c8 │ │ │ │ + bcs 0x4b595c │ │ │ │ + blx 0x1f4a10 │ │ │ │ + blx 0x4ba120 │ │ │ │ strbmi pc, [sl, #-2434] @ 0xfffff67e @ │ │ │ │ mvnmi sp, #7 │ │ │ │ cdphi 8, 14, cr15, cr0, cr3, {6} │ │ │ │ @ instruction: 0xf5c40fe4 │ │ │ │ - blx 0x48e9d4 │ │ │ │ + blx 0x48e92c │ │ │ │ addmi pc, pc, #132, 18 @ 0x210000 │ │ │ │ svcls 0x0002f825 │ │ │ │ @ instruction: 0xf91cd018 │ │ │ │ strmi r2, [ip], -r2, lsl #30 │ │ │ │ @ instruction: 0xf1123102 │ │ │ │ svclt 0x00b80f0f │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf9b4dbf1 │ │ │ │ - bcs 0xcd9f8 │ │ │ │ + bcs 0xcd950 │ │ │ │ bicsmi sp, r2, #905216 @ 0xdd000 │ │ │ │ - blx 0x11ce43c │ │ │ │ + blx 0x11ce394 │ │ │ │ @ instruction: 0xf004f402 │ │ │ │ - bl 0x2ffe0c │ │ │ │ + bl 0x2ffd64 │ │ │ │ @ instruction: 0xf8250964 │ │ │ │ mvnle r9, r2, lsl #30 │ │ │ │ ldrmi r4, [r6, #1136]! @ 0x470 │ │ │ │ strcs sp, [r0], #-521 @ 0xfffffdf7 │ │ │ │ - bl 0xfec46e1c │ │ │ │ + bl 0xfec46d74 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xcee2c │ │ │ │ + bl 0xced84 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46a183f0 │ │ │ │ bicle r2, r2, r0, lsl #24 │ │ │ │ @@ -177620,23 +177578,23 @@ │ │ │ │ andsle r2, r8, r4, lsl #30 │ │ │ │ svcgt 0x0004f91e │ │ │ │ tstcc r4, sl, lsl #12 │ │ │ │ svceq 0x001ff11c │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ ldmdavs r2, {r1, r4, r5, r6, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - b 0x1cb4630 │ │ │ │ + b 0x1cb4588 │ │ │ │ addmi r0, pc, #12, 24 @ 0xc00 │ │ │ │ vpmax.s8 , q6, q1 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ rsbeq lr, r2, #12, 22 @ 0x3000 │ │ │ │ svccs 0x0004f845 │ │ │ │ strtmi sp, [r0], #-486 @ 0xfffffe1a │ │ │ │ andle r4, r7, #180, 4 @ 0x4000000b │ │ │ │ - blvc 0x379150 │ │ │ │ + blvc 0x3790a8 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -177652,87 +177610,87 @@ │ │ │ │ vmlal.u , d20, d1[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ stmdbne pc, {r2, r3, r5, r9, sl, lr} @ │ │ │ │ - blcs 0x10f5c14 │ │ │ │ + blcs 0x10f5b6c │ │ │ │ stmdaeq r0, {r3, r4, r5, r6, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a3da7e │ │ │ │ @ instruction: 0xf1c30a20 │ │ │ │ - blx 0x23ffc8 │ │ │ │ - blx 0x17bb58 │ │ │ │ - blx 0x97c378 │ │ │ │ - b 0x12fbf78 │ │ │ │ - b 0x12bfb80 │ │ │ │ - blx 0x13fb80 │ │ │ │ + blx 0x23ff20 │ │ │ │ + blx 0x17bab0 │ │ │ │ + blx 0x97c2d0 │ │ │ │ + b 0x12fbed0 │ │ │ │ + b 0x12bfad8 │ │ │ │ + blx 0x13fad8 │ │ │ │ @ instruction: 0xf1c3f003 │ │ │ │ - blx 0x8c03e4 │ │ │ │ - blx 0x2fbf74 │ │ │ │ - b 0x133c394 │ │ │ │ + blx 0x8c033c │ │ │ │ + blx 0x2fbecc │ │ │ │ + b 0x133c2ec │ │ │ │ @ instruction: 0xf1b3090a │ │ │ │ - blx 0x12c03f4 │ │ │ │ + blx 0x12c034c │ │ │ │ svclt 0x005cf303 │ │ │ │ - blx 0x37c49c │ │ │ │ + blx 0x37c3f4 │ │ │ │ stmdbeq sl, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x0008429e │ │ │ │ subsle r4, sp, sl, asr #10 │ │ │ │ ldrbne r2, [r2, r1, lsl #6]! │ │ │ │ cdpcc 8, 14, cr15, cr0, cr11, {6} │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ - b 0xfe18eae0 │ │ │ │ + b 0xfe18ea38 │ │ │ │ @ instruction: 0xf84c76e6 │ │ │ │ adcsmi r2, r9, #8, 30 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ @ instruction: 0xf91ed035 │ │ │ │ strmi r3, [lr], -r8, lsl #30 │ │ │ │ @ instruction: 0xf1133108 │ │ │ │ - b 0x14818b0 │ │ │ │ + b 0x1481808 │ │ │ │ @ instruction: 0xf17878e3 │ │ │ │ svclt 0x00bc32ff │ │ │ │ ldrmi r2, [r6], -r0, lsl #4 │ │ │ │ ldmib r6, {r0, r1, r3, r5, r6, r7, r8, r9, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1b82600 │ │ │ │ - ble 0xfedc17cc │ │ │ │ - blx 0x94eb3c │ │ │ │ + ble 0xfedc1724 │ │ │ │ + blx 0x94ea94 │ │ │ │ @ instruction: 0xf1c3f803 │ │ │ │ - blx 0x23e458 │ │ │ │ - b 0x12fa3e4 │ │ │ │ + blx 0x23e3b0 │ │ │ │ + b 0x12fa33c │ │ │ │ @ instruction: 0xf1b30802 │ │ │ │ - blx 0x123e464 │ │ │ │ + blx 0x123e3bc │ │ │ │ svclt 0x005cf303 │ │ │ │ vpmax.s8 , q1, q3 │ │ │ │ stmdaeq r2, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subseq lr, r8, #323584 @ 0x4f000 │ │ │ │ stmdaeq r1, {r3, ip, sp, lr, pc} │ │ │ │ sbcvc lr, r3, #270336 @ 0x42000 │ │ │ │ - bl 0x541d6c │ │ │ │ + bl 0x541cc4 │ │ │ │ @ instruction: 0xf84c0208 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ adcsmi r0, r9, #0, 12 │ │ │ │ andvs pc, r4, ip, asr #17 │ │ │ │ stmdals r1, {r0, r3, r6, r7, r8, ip, lr, pc} │ │ │ │ strtmi r4, [r0], #-684 @ 0xfffffd54 │ │ │ │ strcs sp, [r0], -r7, lsl #4 │ │ │ │ - bne 0x9c7820 │ │ │ │ + bne 0x9c7778 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movweq lr, #27218 @ 0x6a52 │ │ │ │ str sp, [sl, r2, lsr #3]! │ │ │ │ strbmi r4, [r6], -r2, lsl #12 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ @ instruction: 0xf112b252 │ │ │ │ - blle 0x4818d0 │ │ │ │ - blle 0x548458 │ │ │ │ + blle 0x481828 │ │ │ │ + blle 0x5483b0 │ │ │ │ vldrle s4, [fp, #-124] @ 0xffffff84 │ │ │ │ bicmi fp, r9, #1073741844 @ 0x40000014 │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ svceq 0x00c83ee0 │ │ │ │ andmi pc, r0, r0, asr #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @@ -177754,56 +177712,56 @@ │ │ │ │ mulgt ip, sp, r9 │ │ │ │ svceq 0x003ff11c │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ rscscc pc, pc, r1, ror r1 @ │ │ │ │ stmdbcs r0, {r1, r2, r4, r8, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1bcdb1b │ │ │ │ @ instruction: 0xf1710f40 │ │ │ │ - blle 0xe3e0d0 │ │ │ │ + blle 0xe3e028 │ │ │ │ andle r4, sp, sl, lsl r3 │ │ │ │ @ instruction: 0xf8c42501 │ │ │ │ ldrbne r5, [sl, r0, ror #29] │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ - b 0xfe10ec24 │ │ │ │ + b 0xfe10eb7c │ │ │ │ andcs r7, r0, #-1073741768 @ 0xc0000038 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x1cad1c0 │ │ │ │ + b 0x1cad118 │ │ │ │ @ instruction: 0xf1c1010c │ │ │ │ @ instruction: 0xf1b10020 │ │ │ │ - blx 0x93ed8c │ │ │ │ - blx 0x1ba514 │ │ │ │ + blx 0x93ece4 │ │ │ │ + blx 0x1ba46c │ │ │ │ svclt 0x0058f000 │ │ │ │ vst1.16 {d15-d16}, [r4], r3 │ │ │ │ andeq lr, r0, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4322bf58 │ │ │ │ ldmdaeq r0, {r0, r1, r3, r8, lr}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ sbcvc lr, r3, r0, asr #20 │ │ │ │ stmne r0, {r0, r3, r4, r6, ip} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1acbd30 │ │ │ │ @ instruction: 0xf1cc0520 │ │ │ │ - blx 0x17ddc8 │ │ │ │ - blx 0x17a17c │ │ │ │ - blx 0x97b164 │ │ │ │ + blx 0x17dd20 │ │ │ │ + blx 0x17a0d4 │ │ │ │ + blx 0x97b0bc │ │ │ │ msrmi CPSR_fc, #0 │ │ │ │ - blx 0x14e95c │ │ │ │ + blx 0x14e8b4 │ │ │ │ @ instruction: 0xf1ccfe0c │ │ │ │ - blx 0xc3f1e0 │ │ │ │ - blx 0x139d94 │ │ │ │ + blx 0xc3f138 │ │ │ │ + blx 0x139cec │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ stc2 10, cr15, [ip], {65} @ 0x41 @ │ │ │ │ - blx 0x112dae4 │ │ │ │ + blx 0x112da3c │ │ │ │ msrmi CPSR_f, #20971520 @ 0x1400000 │ │ │ │ svclt 0x00084563 │ │ │ │ svclt 0x00084282 │ │ │ │ @ instruction: 0xd1a74670 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ @@ -177821,79 +177779,79 @@ │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ movweq lr, #6784 @ 0x1a80 │ │ │ │ cmnpcc pc, r1 @ p-variant is OBSOLETE │ │ │ │ addcc pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf00343db │ │ │ │ - bne 0x10cabdc │ │ │ │ + bne 0x10cab34 │ │ │ │ qaddcs r4, r8, r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bne 0x11a9ff0 │ │ │ │ + bne 0x11a9f48 │ │ │ │ smlabtmi pc, r1, r3, pc @ │ │ │ │ andsmi lr, r0, r1, asr #23 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ svclt 0x00004770 │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ strlt r2, [r0, #-519] @ 0xfffffdf9 │ │ │ │ vaddl.u8 q9, d3, d0 │ │ │ │ - blx 0x509632 │ │ │ │ - blx 0x57ce26 │ │ │ │ + blx 0x50958a │ │ │ │ + blx 0x57cd7e │ │ │ │ vhsub.u32 d31, d12, d14 │ │ │ │ vaddl.u8 q8, d3, d7 │ │ │ │ vmull.u8 q10, d3, d7 │ │ │ │ vcgt.u32 d22, d2, d7 │ │ │ │ vaddl.u8 q9, d1, d15 │ │ │ │ vsubl.u8 q10, d1, d7 │ │ │ │ - blx 0x556252 │ │ │ │ - blx 0x53a66a │ │ │ │ + blx 0x5561aa │ │ │ │ + blx 0x53a5c2 │ │ │ │ vrhadd.u32 d31, d2, d3 │ │ │ │ vqadd.u32 d20, d1, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fbfc6 │ │ │ │ - blx 0x52a05e │ │ │ │ - blx 0x53aa5a │ │ │ │ + blx 0x1fbf1e │ │ │ │ + blx 0x529fb6 │ │ │ │ + blx 0x53a9b2 │ │ │ │ @ instruction: 0xf8adf130 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, ip} │ │ │ │ tstcs r0, r2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x0c00ea01 │ │ │ │ strbtmi r2, [r2], -r0, lsl #6 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x0c03ebbc │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ @ instruction: 0xf4120c01 │ │ │ │ svclt 0x0018427f │ │ │ │ vhsub.u32 d18, d12, d1 │ │ │ │ vcgt.u32 d16, d2, d7 │ │ │ │ - b 0x106ad0 │ │ │ │ + b 0x106a28 │ │ │ │ @ instruction: 0xf4120200 │ │ │ │ vmvn.i32 q8, #36608 @ 0x00008f00 │ │ │ │ svclt 0x00186007 │ │ │ │ - b 0xc66a8 │ │ │ │ + b 0xc6600 │ │ │ │ stmdacc r0, {r0, r4, sp, lr} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstpmi r7, #-2013265919 @ p-variant is OBSOLETE @ 0x88000001 │ │ │ │ tstpvs pc, #96, 6 @ p-variant is OBSOLETE @ 0x80000001 │ │ │ │ @ instruction: 0xf00343d8 │ │ │ │ @ instruction: 0xf1c3337f │ │ │ │ @ instruction: 0xf0003380 │ │ │ │ subsmi r3, r8, r0, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ movweq lr, #2561 @ 0xa01 │ │ │ │ andmi pc, pc, r0, asr #7 │ │ │ │ - b 0xea0e4 │ │ │ │ + b 0xea03c │ │ │ │ addslt r4, fp, #17 │ │ │ │ svclt 0x00183b00 │ │ │ │ stmdacc r0, {r0, r8, r9, sp} │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ submi r4, r0, #-1342177275 @ 0xb0000005 │ │ │ │ andcc pc, r4, sp, lsr #17 │ │ │ │ andeq pc, r6, sp, lsr #17 │ │ │ │ @@ -177904,140 +177862,140 @@ │ │ │ │ andcs fp, r1, r8, lsl pc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ svclt 0x00004770 │ │ │ │ smlabtmi r7, r0, r3, pc @ │ │ │ │ ldrlt r0, [r0], #-3586 @ 0xfffff1fe │ │ │ │ strcs pc, [r7], #-960 @ 0xfffffc40 │ │ │ │ rscseq pc, pc, r0, lsl r0 @ │ │ │ │ - blx 0xfecedb84 │ │ │ │ + blx 0xfecedadc │ │ │ │ movwcs pc, #32896 @ 0x8080 @ │ │ │ │ tstpeq r8, #160, 2 @ p-variant is OBSOLETE @ 0x28 │ │ │ │ ldrdlt fp, [r4, #43]! @ 0x2b │ │ │ │ vst3.32 @ instruction: 0xf484fab4 │ │ │ │ rsclt r3, r4, #24, 24 @ 0x1800 │ │ │ │ - blx 0xfed2a684 │ │ │ │ + blx 0xfed2a5dc │ │ │ │ ldmdbcc r8, {r0, r7, r8, ip, sp, lr, pc} │ │ │ │ biclt fp, r2, r9, asr #5 │ │ │ │ @ instruction: 0xf282fab2 │ │ │ │ sbcslt r3, r2, #24, 20 @ 0x18000 │ │ │ │ vhadd.u32 d18, d3, d0 │ │ │ │ vhadd.u32 d16, d4, d7 │ │ │ │ @ instruction: 0xf85d200f │ │ │ │ vqrdmulh.s32 d20, d1, d4 │ │ │ │ vqadd.u32 d20, d2, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strcs r4, [r8], #-1904 @ 0xfffff890 │ │ │ │ mvnle r2, r0, lsl #18 │ │ │ │ - bcs 0xc6398 │ │ │ │ + bcs 0xc62f0 │ │ │ │ andcs sp, r8, #-2147483591 @ 0x80000039 │ │ │ │ svclt 0x0000e7e8 │ │ │ │ stceq 0, cr11, [r2], {130} @ 0x82 │ │ │ │ orrlt fp, fp, r3, lsl #5 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ addslt r3, fp, #16, 22 @ 0x4000 │ │ │ │ - blx 0xfed6a57c │ │ │ │ - bcc 0x4fa9a0 │ │ │ │ + blx 0xfed6a4d4 │ │ │ │ + bcc 0x4fa8f8 │ │ │ │ @ instruction: 0xf8adb292 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2, sp} │ │ │ │ andcs fp, r0, #2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bcs 0xc6bf0 │ │ │ │ + bcs 0xc6b48 │ │ │ │ andscs sp, r0, #-1073741765 @ 0xc000003b │ │ │ │ svclt 0x0000e7f1 │ │ │ │ stc2 10, cr15, [r0], {79} @ 0x4f @ │ │ │ │ tstpcs r7, r0, asr #6 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r7, #64, 6 │ │ │ │ - b 0xfe3c37d4 │ │ │ │ - b 0xfe11a37c │ │ │ │ + b 0xfe3c372c │ │ │ │ + b 0xfe11a2d4 │ │ │ │ @ instruction: 0xf01011e1 │ │ │ │ - b 0xfe13e3d0 │ │ │ │ + b 0xfe13e328 │ │ │ │ svclt 0x001612e2 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ ldceq 1, cr15, [r9], {160} @ 0xa0 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - blx 0x14adc50 │ │ │ │ + blx 0x14adba8 │ │ │ │ @ instruction: 0xf011fc8c │ │ │ │ svclt 0x001601ff │ │ │ │ @ instruction: 0xf181fab1 │ │ │ │ ldmdbcc r9, {r0, r1, r2, r8, sp} │ │ │ │ andeq pc, r7, ip, ror #6 │ │ │ │ sublt fp, r9, #24, 30 @ 0x60 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ - blx 0xfed6dc68 │ │ │ │ + blx 0xfed6dbc0 │ │ │ │ andcs pc, r7, #536870920 @ 0x20000008 │ │ │ │ vpmin.u32 d19, d1, d9 │ │ │ │ svclt 0x0018200f │ │ │ │ @ instruction: 0xf013b252 │ │ │ │ svclt 0x001603ff │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - blcc 0x706c48 │ │ │ │ + blcc 0x706ba0 │ │ │ │ andsmi pc, r7, r2, ror #6 │ │ │ │ subslt fp, fp, #24, 30 @ 0x60 │ │ │ │ andsvs pc, pc, r3, ror #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt fp, r2, r3, lsl #4 │ │ │ │ - b 0xfe18304c │ │ │ │ + b 0xfe182fa4 │ │ │ │ addslt r7, fp, #-1946157053 @ 0x8c000003 │ │ │ │ - blx 0xfedaa6c0 │ │ │ │ - b 0xfe0fae64 │ │ │ │ - blcc 0x51a3dc │ │ │ │ + blx 0xfedaa618 │ │ │ │ + b 0xfe0fadbc │ │ │ │ + blcc 0x51a334 │ │ │ │ andslt fp, fp, #128, 4 │ │ │ │ - blx 0xfecea684 │ │ │ │ + blx 0xfecea5dc │ │ │ │ ldmdacc r1, {r7, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8adb200 │ │ │ │ @ instruction: 0xf8ad3004 │ │ │ │ stmdals r1, {r1, r2} │ │ │ │ movwcs fp, #2 │ │ │ │ - b 0xfe0cfe3c │ │ │ │ + b 0xfe0cfd94 │ │ │ │ movwcs r7, #61664 @ 0xf0e0 │ │ │ │ stmdacs r0, {r7, r9, ip, sp, pc} │ │ │ │ andcs sp, pc, sp, ror #3 │ │ │ │ svclt 0x0000e7ef │ │ │ │ - b 0xfe0c3f98 │ │ │ │ + b 0xfe0c3ef0 │ │ │ │ addsmi r0, r0, #134217728 @ 0x8000000 │ │ │ │ - blx 0xfedadd00 │ │ │ │ + blx 0xfedadc58 │ │ │ │ @ instruction: 0xf100f083 │ │ │ │ ldrshcs r3, [pc], -pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ addlt r1, r2, r2, lsl r4 │ │ │ │ - blx 0x3be1e6 │ │ │ │ - b 0xfe5ba8c4 │ │ │ │ + blx 0x3be13e │ │ │ │ + b 0xfe5ba81c │ │ │ │ svclt 0x00510f01 │ │ │ │ movwcs r1, #5145 @ 0x1419 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ mvnsvc pc, r7, asr #12 │ │ │ │ @ instruction: 0xf8ad0053 │ │ │ │ - b 0xfe5820e4 │ │ │ │ + b 0xfe58203c │ │ │ │ svclt 0x00520f02 │ │ │ │ andcs r1, r1, #452984832 @ 0x1b000000 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ andcc pc, r6, sp, lsr #17 │ │ │ │ @ instruction: 0xf8c0bf48 │ │ │ │ stmdals r1, {r5, r6, r7, r9, sl, fp, sp} │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4c21ea4f │ │ │ │ @ instruction: 0xf102fb11 │ │ │ │ ldrne fp, [r2], #-130 @ 0xffffff7e │ │ │ │ - b 0xfe57e238 │ │ │ │ + b 0xfe57e190 │ │ │ │ strtle r0, [r4], #-3841 @ 0xfffff0ff │ │ │ │ tstpmi r0, r3, lsl #10 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00a84299 │ │ │ │ - blle 0x843140 │ │ │ │ + blle 0x843098 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ mcrreq 10, 4, lr, r2, cr15 │ │ │ │ svceq 0x0002ea9c │ │ │ │ @ instruction: 0xf50cd411 │ │ │ │ strbmi r4, [r3, #-768]! @ 0xfffffd00 │ │ │ │ ldrne fp, [fp], #-4008 @ 0xfffff058 │ │ │ │ @ instruction: 0xf8addb0b │ │ │ │ @@ -178068,41 +178026,41 @@ │ │ │ │ stmdane r8, {r2, r7, r9, sl, lr}^ │ │ │ │ movweq lr, #11074 @ 0x2b42 │ │ │ │ svceq 0x0002ea93 │ │ │ │ strlt sp, [r0, #-1047] @ 0xfffffbe9 │ │ │ │ mcrmi 1, 0, pc, cr0, cr0, {0} @ │ │ │ │ movweq pc, #323 @ 0x143 @ │ │ │ │ cmpmi r2, r9, asr #16 │ │ │ │ - bl 0x1d8f7d0 │ │ │ │ + bl 0x1d8f728 │ │ │ │ svclt 0x00bb0202 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrmi r3, [r8], -r0, ror #29 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ movwcs pc, #6916 @ 0x1b04 @ │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf000460a │ │ │ │ - beq 0x1815f0 │ │ │ │ + beq 0x181548 │ │ │ │ ldreq r2, [r0], #-256 @ 0xffffff00 │ │ │ │ cmnpmi pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ andseq r4, r0, #201326592 @ 0xc000000 │ │ │ │ movweq lr, #51779 @ 0xca43 │ │ │ │ rsbsmi pc, pc, r0 │ │ │ │ andcs r4, r0, #24, 6 @ 0x60000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ addlt r4, r0, #11534336 @ 0xb00000 │ │ │ │ - b 0x10c6620 │ │ │ │ + b 0x10c6578 │ │ │ │ movwcs r4, #3 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0010c03 │ │ │ │ vst1.16 {d4-d7}, [r3 :256] │ │ │ │ vbic.i32 q10, #36608 @ 0x00008f00 │ │ │ │ andeq r2, r9, #7 │ │ │ │ vst2.8 {d4-d7}, [r1 :64], r8 │ │ │ │ @@ -178137,19 +178095,19 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1537 @ 0xfffff9ff │ │ │ │ strble r0, [fp], #-1040 @ 0xfffffbf0 │ │ │ │ ldmcs pc!, {r4, r7, r9, ip, sp, pc}^ @ │ │ │ │ rscscs fp, pc, r9, lsl #31 │ │ │ │ strcs fp, [r1], #-720 @ 0xfffffd30 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - b 0x1141314 │ │ │ │ + b 0x114126c │ │ │ │ ldreq r4, [r4], #-515 @ 0xfffffdfd │ │ │ │ andcs fp, r1, #68, 30 @ 0x110 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - blx 0x8b3310 │ │ │ │ + blx 0x8b3268 │ │ │ │ @ instruction: 0xf1bcfc82 │ │ │ │ svclt 0x00910fff │ │ │ │ vst1.64 {d27-d30}, [pc :64], r2 │ │ │ │ strcs r4, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ andseq fp, r2, #152, 30 @ 0x260 │ │ │ │ ldreq r4, [sl], #-784 @ 0xfffffcf0 │ │ │ │ @@ -178157,35 +178115,35 @@ │ │ │ │ cdpcs 8, 14, cr15, cr0, cr1, {6} │ │ │ │ addslt sp, sl, #184549376 @ 0xb000000 │ │ │ │ svclt 0x00912aff │ │ │ │ vst1.64 {d27-d30}, [pc :64], sl │ │ │ │ strcs r0, [r1], #-639 @ 0xfffffd81 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ ldreq fp, [r2], #-3992 @ 0xfffff068 │ │ │ │ - blcs 0xcef5c │ │ │ │ + blcs 0xceeb4 │ │ │ │ andsmi lr, r3, #323584 @ 0x4f000 │ │ │ │ movwcs fp, #8124 @ 0x1fbc │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ - bcs 0xb4f54 │ │ │ │ + bcs 0xb4eac │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0x0612427f │ │ │ │ andeq lr, r2, r0, asr #20 │ │ │ │ movwcs fp, #8068 @ 0x1f84 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr1, {6} │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andcs r2, r0, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr1, {6} │ │ │ │ svclt 0x0000e7b6 │ │ │ │ ldrlt fp, [r0], #-657 @ 0xfffffd6f │ │ │ │ svclt 0x009829ff │ │ │ │ - b 0x14aaeac │ │ │ │ - b 0x114ebb4 │ │ │ │ + b 0x14aae04 │ │ │ │ + b 0x114eb0c │ │ │ │ svclt 0x00824203 │ │ │ │ mvnscs r2, r1, lsl #8 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ svceq 0x00fff1bc │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ sbcslt fp, r2, #580 @ 0x244 │ │ │ │ @@ -178195,85 +178153,85 @@ │ │ │ │ movwmi r0, #41490 @ 0xa212 │ │ │ │ ldmibcs pc!, {r0, r5, r6, r9, sl, lr}^ @ │ │ │ │ sbcslt fp, r9, #580 @ 0x244 │ │ │ │ cmnpeq pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ svclt 0x00984ee0 │ │ │ │ @ instruction: 0xf1b30409 │ │ │ │ - b 0x115e1b4 │ │ │ │ - b 0x147ebbc │ │ │ │ + b 0x115e10c │ │ │ │ + b 0x147eb14 │ │ │ │ svclt 0x00254113 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ streq r1, [fp], -r0, ror #29 │ │ │ │ cmnpmi pc, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ andeq lr, r3, r2, asr #20 │ │ │ │ @ instruction: 0xf85d2100 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x14aac24 │ │ │ │ + blx 0x14aab7c │ │ │ │ strmi pc, [ip, #3202] @ 0xc82 │ │ │ │ svclt 0x0008b510 │ │ │ │ - b 0x14aaf30 │ │ │ │ + b 0x14aae88 │ │ │ │ svclt 0x00184212 │ │ │ │ - b 0x1143318 │ │ │ │ + b 0x1143270 │ │ │ │ svclt 0x001e4203 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ - blx 0x491f84 │ │ │ │ - blx 0x14bd610 │ │ │ │ + blx 0x491edc │ │ │ │ + blx 0x14bd568 │ │ │ │ svclt 0x0018fe82 │ │ │ │ strbmi fp, [r6, #713]! @ 0x2c9 │ │ │ │ - b 0x14ae074 │ │ │ │ - blx 0x48afc8 │ │ │ │ + b 0x14adfcc │ │ │ │ + blx 0x48af20 │ │ │ │ svclt 0x001efc83 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ @ instruction: 0xf8c02401 │ │ │ │ sbcslt r4, r2, #224, 28 @ 0xe00 │ │ │ │ andcs lr, r2, #266240 @ 0x41000 │ │ │ │ strbmi fp, [r1, #-601]! @ 0xfffffda7 │ │ │ │ - b 0x14ae090 │ │ │ │ - blx 0x188d7e8 │ │ │ │ + b 0x14adfe8 │ │ │ │ + blx 0x188d740 │ │ │ │ @ instruction: 0xf08cfc83 │ │ │ │ tstcs r1, pc, ror ip │ │ │ │ @ instruction: 0xf8c0bf18 │ │ │ │ - b 0x1485fc8 │ │ │ │ + b 0x1485f20 │ │ │ │ svclt 0x00184123 │ │ │ │ stc2 10, cr15, [ip], {95} @ 0x5f @ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ @ instruction: 0x4c13ea4f │ │ │ │ movwmi pc, #29507 @ 0x7343 @ │ │ │ │ svclt 0x001f428b │ │ │ │ movwcs r1, #5065 @ 0x13c9 │ │ │ │ cmnpeq pc, r1, lsl #1 @ p-variant is OBSOLETE │ │ │ │ cdpcc 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - blx 0x18ae0a0 │ │ │ │ + blx 0x18adff8 │ │ │ │ sbclt pc, r8, #140 @ 0x8c │ │ │ │ - b 0x1146878 │ │ │ │ + b 0x11467d0 │ │ │ │ andcs r6, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blle 0x848c88 │ │ │ │ + blle 0x848be0 │ │ │ │ svccc 0x0080f5b2 │ │ │ │ tstcs r1, r2, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x74909c │ │ │ │ + blle 0x748ff4 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ @ instruction: 0xf082bf29 │ │ │ │ - b 0xfe14f2a4 │ │ │ │ + b 0xfe14f1fc │ │ │ │ vst4.8 {d4[0],d5[0],d6[0],d7[0]}, [r3], r3 │ │ │ │ tstcs r1, pc, ror r3 │ │ │ │ @ instruction: 0xf8c0bf28 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ tstcs r1, r0, ror r7 │ │ │ │ - blcs 0xc6ccc │ │ │ │ + blcs 0xc6c24 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ ldrmi sp, [r3], -r4, ror #21 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ smlattcs r0, r0, lr, r1 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ andeq lr, r2, r3, lsl #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -178284,35 +178242,35 @@ │ │ │ │ rscsvc pc, pc, #82837504 @ 0x4f00000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ movwcs fp, #3882 @ 0xf2a │ │ │ │ @ instruction: 0xf6cf041b │ │ │ │ addslt r7, r2, #-67108861 @ 0xfc000003 │ │ │ │ tstcs r1, r4, lsr #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - b 0x1146918 │ │ │ │ + b 0x1146870 │ │ │ │ andcs r0, r0, #3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addsmi fp, r1, #268435457 @ 0x10000001 │ │ │ │ tstcs r1, lr, lsl pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xbe64c │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xbe5a4 │ │ │ │ svclt 0x0018b219 │ │ │ │ rscvc lr, r2, #140, 20 @ 0x8c000 │ │ │ │ svclt 0x001e4299 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ addslt r7, r2, #65280 @ 0xff00 │ │ │ │ - b 0xfe3ee1ac │ │ │ │ + b 0xfe3ee104 │ │ │ │ smlattcs r0, r3, r3, r7 │ │ │ │ andmi lr, r3, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ cdpne 6, 1, cr4, cr9, cr4, {4} │ │ │ │ - blle 0x2cfda8 │ │ │ │ + blle 0x2cfd00 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdblt r1!, {r8, r9, sp}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ strmi r2, [r1], -r1, lsl #6 │ │ │ │ cdpcc 8, 14, cr15, cr0, cr12, {6} │ │ │ │ @@ -178369,23 +178327,23 @@ │ │ │ │ andlt r4, r0, #1048576 @ 0x100000 │ │ │ │ ldrbmi r1, [r0, -r9, lsl #8]! │ │ │ │ rscsne pc, pc, #0 │ │ │ │ @ instruction: 0xf0010a03 │ │ │ │ @ instruction: 0xf0821cff │ │ │ │ @ instruction: 0xf0033080 │ │ │ │ @ instruction: 0xf1b013ff │ │ │ │ - b 0x148286c │ │ │ │ + b 0x14827c4 │ │ │ │ @ instruction: 0xf08c2211 │ │ │ │ @ instruction: 0xf0833c80 │ │ │ │ @ instruction: 0xf16c3380 │ │ │ │ @ instruction: 0xf0021c80 │ │ │ │ @ instruction: 0xf1b312ff │ │ │ │ @ instruction: 0xf0201380 │ │ │ │ @ instruction: 0xf0822180 │ │ │ │ - b 0xfe0cb08c │ │ │ │ + b 0xfe0cafe4 │ │ │ │ @ instruction: 0xf0230003 │ │ │ │ @ instruction: 0xf1622380 │ │ │ │ @ instruction: 0xf0001280 │ │ │ │ stmiane r9, {r7, sp}^ │ │ │ │ andeq lr, r1, r0, lsl #21 │ │ │ │ orrcs pc, r0, ip, lsr #32 │ │ │ │ @ instruction: 0x0c02ea8c │ │ │ │ @@ -178399,205 +178357,205 @@ │ │ │ │ strne fp, [fp], #-514 @ 0xfffffdfe │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0xf181fa03 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ pkhbtmi fp, r4, r0, lsl #8 │ │ │ │ strne lr, [r1], #-2525 @ 0xfffff623 │ │ │ │ - b 0xfe544824 │ │ │ │ + b 0xfe54477c │ │ │ │ strle r0, [r9, #-3840] @ 0xfffff100 │ │ │ │ svceq 0x0001ea92 │ │ │ │ tstcs r1, pc, asr pc │ │ │ │ cdpne 8, 14, cr15, cr0, cr12, {6} │ │ │ │ tstpmi r0, pc, rrx @ p-variant is OBSOLETE │ │ │ │ rscvc lr, r2, r1, lsl #21 │ │ │ │ - b 0xfe584b64 │ │ │ │ + b 0xfe584abc │ │ │ │ strle r0, [r9, #-3841] @ 0xfffff0ff │ │ │ │ svceq 0x0004ea93 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 2 │ │ │ │ mvnvc lr, r1, lsl #21 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr12, {6} │ │ │ │ - blmi 0x1fc890 │ │ │ │ + blmi 0x1fc7e8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ ldmdane r2, {r0, sl, ip}^ │ │ │ │ tsteq r4, r3, asr #22 │ │ │ │ svceq 0x0001ea93 │ │ │ │ ldrmi sp, [r0], -r5, lsl #8 │ │ │ │ - blmi 0x1fc8b4 │ │ │ │ + blmi 0x1fc80c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - b 0xfe590508 │ │ │ │ + b 0xfe590460 │ │ │ │ ldrbtle r0, [r6], #3844 @ 0xf04 │ │ │ │ strcs r1, [r1], #-2011 @ 0xfffff825 │ │ │ │ smlabbmi r0, r3, r0, pc @ │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ bicmi r4, r9, #1744830467 @ 0x68000003 │ │ │ │ @ instruction: 0xf85d4610 │ │ │ │ andcs r4, r0, #4, 22 @ 0x1000 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi fp, [r3], -r2, asr #5 │ │ │ │ strlt fp, [r0, #-712] @ 0xfffffd38 │ │ │ │ vsubl.u8 q10, d19, d2 │ │ │ │ svclt 0x008c2c07 │ │ │ │ - bne 0xfe0c4fbc │ │ │ │ + bne 0xfe0c4f14 │ │ │ │ andcs pc, r7, #67108867 @ 0x4000003 │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ stcmi 3, cr15, [r7], {195} @ 0xc3 │ │ │ │ - b 0x1482000 │ │ │ │ - b 0x10d1fe0 │ │ │ │ + b 0x1481f58 │ │ │ │ + b 0x10d1f38 │ │ │ │ vaddl.u8 q10, d1, d2 │ │ │ │ cdpeq 2, 0, cr4, cr9, cr7, {0} │ │ │ │ svclt 0x008c4594 │ │ │ │ andeq lr, r2, #172, 22 @ 0x2b000 │ │ │ │ andeq lr, ip, #165888 @ 0x28800 │ │ │ │ - b 0x114f1dc │ │ │ │ + b 0x114f134 │ │ │ │ svclt 0x008c020e │ │ │ │ - bne 0xff30511c │ │ │ │ + bne 0xff305074 │ │ │ │ tstmi r1, r2, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fc93e │ │ │ │ + blx 0x1fc896 │ │ │ │ strmi fp, [r3], -r2, asr #4 │ │ │ │ vhsub.u8 , , q4 │ │ │ │ addmi r2, r2, #1792 @ 0x700 │ │ │ │ svclt 0x00ccb500 │ │ │ │ - bne 0xfe0c501c │ │ │ │ + bne 0xfe0c4f74 │ │ │ │ andcs pc, r7, #201326593 @ 0xc000001 │ │ │ │ svclt 0x00cc4562 │ │ │ │ @ instruction: 0x0c0ceba2 │ │ │ │ @ instruction: 0x0c02ebac │ │ │ │ vfmsvc.f32 s29, s0, s30 │ │ │ │ rscvc lr, ip, #323584 @ 0x4f000 │ │ │ │ andmi lr, ip, r0, asr #20 │ │ │ │ - b 0x113f844 │ │ │ │ + b 0x113f79c │ │ │ │ vqsub.u8 d20, d1, d12 │ │ │ │ - b 0x1151820 │ │ │ │ + b 0x1151778 │ │ │ │ vhsub.u8 d16, d3, d14 │ │ │ │ strbmi r4, [r6, #3591]! @ 0xe07 │ │ │ │ @ instruction: 0x6323ea4f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ - bl 0xfec6e748 │ │ │ │ - bl 0xfebc184c │ │ │ │ + bl 0xfec6e6a0 │ │ │ │ + bl 0xfebc17a4 │ │ │ │ addmi r0, fp, #3584 @ 0xe00 │ │ │ │ - bne 0x172e754 │ │ │ │ - b 0x13c534c │ │ │ │ - b 0x13c1834 │ │ │ │ + bne 0x172e6ac │ │ │ │ + b 0x13c52a4 │ │ │ │ + b 0x13c178c │ │ │ │ andcs r4, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ addlt r4, r2, #3145728 @ 0x300000 │ │ │ │ stceq 2, cr11, [r9], {136} @ 0x88 │ │ │ │ - b 0x148f250 │ │ │ │ + b 0x148f1a8 │ │ │ │ svclt 0x008c4313 │ │ │ │ - bne 0xfe0c5090 │ │ │ │ + bne 0xfe0c4fe8 │ │ │ │ svclt 0x008c428b │ │ │ │ - bne 0xff3051bc │ │ │ │ + bne 0xff305114 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ strmi fp, [r3], -r2, lsl #4 │ │ │ │ addmi fp, r2, #8, 4 @ 0x80000000 │ │ │ │ - bne 0x4ee79c │ │ │ │ + bne 0x4ee6f4 │ │ │ │ ldrne r1, [sl], #-2688 @ 0xfffff580 │ │ │ │ addsmi r1, sl, #184549376 @ 0xb000000 │ │ │ │ mvnvc lr, pc, asr #20 │ │ │ │ - bne 0xff5ae7ac │ │ │ │ + bne 0xff5ae704 │ │ │ │ tstmi r9, #634880 @ 0x9b000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andle r4, r3, #268435464 @ 0x10000008 │ │ │ │ - bl 0x1905190 │ │ │ │ + bl 0x19050e8 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ - bl 0x19050b8 │ │ │ │ + bl 0x1905010 │ │ │ │ ldrbmi r0, [r0, -r1, lsl #2]! │ │ │ │ strbne r1, [fp, r2, asr #15] │ │ │ │ - bl 0x1d8f2a8 │ │ │ │ - ble 0x2818b0 │ │ │ │ - bl 0x19451ac │ │ │ │ + bl 0x1d8f200 │ │ │ │ + ble 0x281808 │ │ │ │ + bl 0x1945104 │ │ │ │ andcs r0, r0, #-1073741824 @ 0xc0000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bl 0x19850dc │ │ │ │ + bl 0x1985034 │ │ │ │ andcs r0, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x6c10ea4f │ │ │ │ sbclt r0, r3, #10, 28 @ 0xa0 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ - blx 0x3ca0f6 │ │ │ │ - blx 0x18bb0e4 │ │ │ │ - blx 0x1bdae6 │ │ │ │ + blx 0x3ca04e │ │ │ │ + blx 0x18bb03c │ │ │ │ + blx 0x1bda3e │ │ │ │ vmull.u8 , d0, d12 │ │ │ │ vsubw.u8 q10, , d7 │ │ │ │ vaddl.u8 q9, d1, d7 │ │ │ │ - blx 0x44ed0e │ │ │ │ - blx 0x1ba8f6 │ │ │ │ - b 0x13facfc │ │ │ │ - b 0x110e8fc │ │ │ │ + blx 0x44ec66 │ │ │ │ + blx 0x1ba84e │ │ │ │ + b 0x13fac54 │ │ │ │ + b 0x110e854 │ │ │ │ andcs r4, r0, #-2147483648 @ 0x80000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ sublt fp, r2, #-1342177276 @ 0xb0000004 │ │ │ │ stcmi 3, cr15, [r7], {64} @ 0x40 │ │ │ │ vrshl.u8 d27, d0, d0 │ │ │ │ - blx 0x54a13a │ │ │ │ + blx 0x54a092 │ │ │ │ strne pc, [r3], -r3, lsl #4 │ │ │ │ andmi pc, r7, r1, asr #6 │ │ │ │ - blx 0x7eb372 │ │ │ │ + blx 0x7eb2ca │ │ │ │ @ instruction: 0xf341fc00 │ │ │ │ - blx 0x84694e │ │ │ │ - blx 0x8ba934 │ │ │ │ - b 0x117db68 │ │ │ │ + blx 0x8468a6 │ │ │ │ + blx 0x8ba88c │ │ │ │ + b 0x117dac0 │ │ │ │ strne r4, [sl], -r0 │ │ │ │ vqrdmlah.s d15, d2, d3 │ │ │ │ tstmi r3, ip, asr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcac6 │ │ │ │ + blx 0x1fca1e │ │ │ │ stceq 6, cr4, [r2], {11} │ │ │ │ addlt r0, r0, #2304 @ 0x900 │ │ │ │ - blx 0x16b3ca │ │ │ │ - blx 0x1bad66 │ │ │ │ + blx 0x16b322 │ │ │ │ + blx 0x1bacbe │ │ │ │ andcs pc, r0, #0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x4d017a │ │ │ │ - blx 0x5ba976 │ │ │ │ + blx 0x4d00d2 │ │ │ │ + blx 0x5ba8ce │ │ │ │ movwcs pc, #305 @ 0x131 @ │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, sl, #805306372 @ 0x30000004 │ │ │ │ andeq pc, pc, pc, ror #6 │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ addslt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ submi r4, r9, #64, 4 │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x14abda4 │ │ │ │ + blx 0x14abcfc │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ @ instruction: 0xf3412c07 │ │ │ │ - b 0x148f1d0 │ │ │ │ + b 0x148f128 │ │ │ │ svclt 0x00026321 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ andle r1, r5, r0, ror #29 │ │ │ │ svceq 0x0000f1be │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ svceq 0x0080f11c │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ - ldcleq 0, cr15, [pc], #-316 @ 0xbe8a0 │ │ │ │ + ldcleq 0, cr15, [pc], #-316 @ 0xbe7f8 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ @ instruction: 0xf1bcd006 │ │ │ │ svclt 0x00bc0f00 │ │ │ │ stceq 1, cr15, [r0], {204} @ 0xcc │ │ │ │ stc2 10, cr15, [ip], {79} @ 0x4f @ │ │ │ │ svceq 0x0080f112 │ │ │ │ andcs fp, r1, #2, 30 │ │ │ │ @@ -178614,19 +178572,19 @@ │ │ │ │ vhadd.u32 d18, d14, d0 │ │ │ │ vhadd.u32 d16, d12, d7 │ │ │ │ vhadd.u32 d18, d2, d15 │ │ │ │ vqadd.u32 d20, d3, d7 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fcbb6 │ │ │ │ - blx 0x14abe84 │ │ │ │ + blx 0x1fcb0e │ │ │ │ + blx 0x14abddc │ │ │ │ @ instruction: 0xf11efe81 │ │ │ │ vpmax.f32 d16, d17, d0 │ │ │ │ - b 0x148f26c │ │ │ │ + b 0x148f1c4 │ │ │ │ vcgt.u8 d22, d1, d17 │ │ │ │ svclt 0x00132c07 │ │ │ │ tstcs r1, r9, asr #4 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ svclt 0x0008b249 │ │ │ │ @ instruction: 0xf11c217f │ │ │ │ svclt 0x00110f80 │ │ │ │ @@ -178656,15 +178614,15 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ addlt fp, r2, sl, lsl #4 │ │ │ │ svcmi 0x0000f512 │ │ │ │ @ instruction: 0x4321ea4f │ │ │ │ tstcs r1, r2, lsl #30 │ │ │ │ cdpne 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rscsvc pc, pc, #74448896 @ 0x4700000 │ │ │ │ - bcs 0xf2af4 │ │ │ │ + bcs 0xf2a4c │ │ │ │ submi fp, r9, #188, 30 @ 0x2f0 │ │ │ │ @ instruction: 0xf513b20a │ │ │ │ svclt 0x00024f00 │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ strdle r7, [r3], -pc @ │ │ │ │ svclt 0x00bc2b00 │ │ │ │ @@ -178692,15 +178650,15 @@ │ │ │ │ andlt r9, r2, r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x000b4f00 │ │ │ │ andmi pc, r0, pc, rrx │ │ │ │ rscvc lr, r1, r1, lsl #21 │ │ │ │ - bl 0xfe8c737c │ │ │ │ + bl 0xfe8c72d4 │ │ │ │ svclt 0x000870e1 │ │ │ │ cdpcs 8, 14, cr15, cr0, cr3, {6} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0xf1b14603 │ │ │ │ svclt 0x00054f00 │ │ │ │ @ instruction: 0xf06f2201 │ │ │ │ @@ -178724,183 +178682,183 @@ │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1b34684 │ │ │ │ svclt 0x00084f00 │ │ │ │ andle r2, r7, r0, lsl #20 │ │ │ │ - bl 0x198f538 │ │ │ │ + bl 0x198f490 │ │ │ │ andcs r0, r0, #-1073741808 @ 0xc0000010 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ @ instruction: 0xf06f30ff │ │ │ │ @ instruction: 0xf8cc4100 │ │ │ │ andcs r3, r0, #224, 28 @ 0xe00 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e24 │ │ │ │ + bl 0xfec15d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7790ff8 │ │ │ │ - blx 0xfecfe634 │ │ │ │ + blx 0xfecfe6dc │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e50 │ │ │ │ + bl 0xfec15da8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - mrc2 7, 1, pc, cr14, cr9, {3} │ │ │ │ + mrc2 7, 4, pc, cr2, cr9, {3} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15e84 │ │ │ │ + bl 0xfec15ddc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ ldrmi r4, [r9], -r8, lsl #12 │ │ │ │ - mcr2 7, 1, pc, cr4, cr9, {3} @ │ │ │ │ + mrc2 7, 3, pc, cr8, cr9, {3} │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15eb0 │ │ │ │ + bl 0xfec15e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - mcr2 7, 0, pc, cr12, cr9, {3} @ │ │ │ │ + mcr2 7, 3, pc, cr0, cr9, {3} @ │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec15ee8 │ │ │ │ + bl 0xfec15e40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46030ff8 │ │ │ │ andmi pc, r0, r1, lsr #32 │ │ │ │ tstpmi r0, r3, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - ldc2l 7, cr15, [r0, #484]! @ 0x1e4 │ │ │ │ + mcr2 7, 2, pc, cr4, cr9, {3} @ │ │ │ │ smlabtcs r0, r0, r7, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15f18 │ │ │ │ + bl 0xfec15e70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - mcr2 7, 1, pc, cr6, cr9, {3} @ │ │ │ │ + mrc2 7, 3, pc, cr10, cr9, {3} │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r1], -r0 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec15f58 │ │ │ │ + bl 0xfec15eb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], r6, lsl #13 │ │ │ │ @ instruction: 0xf0214610 │ │ │ │ ldrbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf02c9c04 │ │ │ │ strls r4, [r0], #-256 @ 0xffffff00 │ │ │ │ - mcr2 7, 0, pc, cr6, cr9, {3} @ │ │ │ │ + mrc2 7, 2, pc, cr10, cr9, {3} │ │ │ │ strmi r1, [r1], -r0, asr #15 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r6, r5, sp, lsl #16 │ │ │ │ strvc lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ stmiavs sp, {r0, r8, sl, ip, pc}^ │ │ │ │ ldmdami pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ movwgt lr, #10704 @ 0x29d0 │ │ │ │ stmdbcs r7, {r0, r1, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ strls r0, [r3, #-3117] @ 0xfffff3d3 │ │ │ │ - b 0x13261b0 │ │ │ │ - b 0x14811d0 │ │ │ │ + b 0x1326108 │ │ │ │ + b 0x1481128 │ │ │ │ @ instruction: 0xf0034817 │ │ │ │ @ instruction: 0xf4084b7f │ │ │ │ - b 0x1490fb8 │ │ │ │ - b 0x148961c │ │ │ │ - b 0x130a618 │ │ │ │ + b 0x1490f10 │ │ │ │ + b 0x1489574 │ │ │ │ + b 0x130a570 │ │ │ │ strls r0, [r2, #-1288] @ 0xfffffaf8 │ │ │ │ stmdbcs r7, {r2, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x14a61d4 │ │ │ │ - b 0x1390e44 │ │ │ │ + b 0x14a612c │ │ │ │ + b 0x1390d9c │ │ │ │ vst2.8 {d0,d2}, [r8], r9 │ │ │ │ - b 0x1310fd8 │ │ │ │ + b 0x1310f30 │ │ │ │ @ instruction: 0xf40a0b08 │ │ │ │ vmvn.i16 q10, #57088 @ 0xdf00 │ │ │ │ stmiavs sp, {r0, r1, r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0x2601e9d1 │ │ │ │ ldrbeq pc, [pc, r7]! @ │ │ │ │ streq lr, [sl, -r7, asr #20] │ │ │ │ - bmi 0x20bae0c │ │ │ │ + bmi 0x20bad64 │ │ │ │ @ instruction: 0xf0029d01 │ │ │ │ - b 0x1310ffc │ │ │ │ + b 0x1310f54 │ │ │ │ vst2.8 {d0,d2}, [lr], r8 │ │ │ │ - b 0x1492804 │ │ │ │ + b 0x149275c │ │ │ │ @ instruction: 0xf0054815 │ │ │ │ vst3. {d0,d2,d4}, [r8 :256] │ │ │ │ - b 0x1211010 │ │ │ │ - b 0x1300250 │ │ │ │ - b 0x1480e3c │ │ │ │ + b 0x1210f68 │ │ │ │ + b 0x13001a8 │ │ │ │ + b 0x1480d94 │ │ │ │ vmov.i8 d20, #230 @ 0xe6 │ │ │ │ strls r2, [r1, #-2311] @ 0xfffff6f9 │ │ │ │ stmdbeq r9, {r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf40e0c1d │ │ │ │ - b 0x131282c │ │ │ │ + b 0x1312784 │ │ │ │ @ instruction: 0xf00c0e0e │ │ │ │ - b 0x1481634 │ │ │ │ - b 0x1309eac │ │ │ │ + b 0x148158c │ │ │ │ + b 0x1309e04 │ │ │ │ vst2.8 {d6,d8}, [ip], r5 │ │ │ │ stcls 12, cr4, [r3, #-508] @ 0xfffffe04 │ │ │ │ stmdbeq ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x4c04ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbee20 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbed78 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ - ldcleq 0, cr15, [pc], #24 @ 0xbee70 │ │ │ │ - b 0x13c1734 │ │ │ │ + ldcleq 0, cr15, [pc], #24 @ 0xbedc8 │ │ │ │ + b 0x13c168c │ │ │ │ @ instruction: 0xf4066c05 │ │ │ │ stcls 6, cr4, [r1, #-508] @ 0xfffffe04 │ │ │ │ streq lr, [r6], -ip, asr #20 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ - ldcleq 4, cr15, [pc], #-48 @ 0xbee40 │ │ │ │ + ldcleq 4, cr15, [pc], #-48 @ 0xbed98 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0x2c04ea4f │ │ │ │ @ instruction: 0xf40c0c24 │ │ │ │ - b 0x128207c │ │ │ │ + b 0x1281fd4 │ │ │ │ svcls 0x00026404 │ │ │ │ streq lr, [ip, -r7, asr #20] │ │ │ │ andseq r6, pc, #15 │ │ │ │ vst3.8 {d0-d2}, [r7 :64], fp │ │ │ │ vst1.16 {d0}, [r3 :256] │ │ │ │ - b 0x137fc94 │ │ │ │ + b 0x137fbec │ │ │ │ subvs r0, pc, r7, lsl #14 │ │ │ │ ldceq 2, cr0, [r2], {23} │ │ │ │ movweq lr, #14921 @ 0x3a49 │ │ │ │ strvs lr, [r2, #-2629] @ 0xfffff5bb │ │ │ │ rsbseq pc, pc, #117440512 @ 0x7000000 │ │ │ │ andeq lr, r2, #72, 20 @ 0x48000 │ │ │ │ stmiavs sl, {r1, r3, r7, sp, lr}^ │ │ │ │ @@ -178918,31 +178876,31 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ ldmib r0, {r0, r2, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d08401 │ │ │ │ stmdavs sl, {r2, r3, sp, lr, pc} │ │ │ │ ldrmi lr, [r8, -pc, asr #20] │ │ │ │ ldrdgt pc, [r4], -r1 │ │ │ │ - ldrteq r6, [pc], #-2254 @ 0xbef00 │ │ │ │ - b 0x1299130 │ │ │ │ + ldrteq r6, [pc], #-2254 @ 0xbee58 │ │ │ │ + b 0x1299088 │ │ │ │ andvs r4, pc, r5, lsl r7 @ │ │ │ │ ldrmi lr, [lr, -pc, asr #20] │ │ │ │ - b 0x122b9c4 │ │ │ │ - ldrteq r4, [pc], #-1288 @ 0xbef14 │ │ │ │ + b 0x122b91c │ │ │ │ + ldrteq r4, [pc], #-1288 @ 0xbee6c │ │ │ │ ldrmi lr, [r4, -r7, asr #20] │ │ │ │ - b 0x1497058 │ │ │ │ + b 0x1496fb0 │ │ │ │ adclt r4, r4, #28, 14 @ 0x700000 │ │ │ │ strmi lr, [lr], #-2628 @ 0xfffff5bc │ │ │ │ - b 0x1280024 │ │ │ │ + b 0x127ff7c │ │ │ │ addvs r4, pc, r2, lsl r7 @ │ │ │ │ addslt r0, r2, #14080 @ 0x3700 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0x1280034 │ │ │ │ + b 0x127ff8c │ │ │ │ addslt r4, fp, #4980736 @ 0x4c0000 │ │ │ │ - b 0x119727c │ │ │ │ + b 0x11971d4 │ │ │ │ andvs r4, r5, r6, lsl #6 │ │ │ │ andmi lr, r1, #192, 18 @ 0x300000 │ │ │ │ andcs r6, r0, r3, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -178957,142 +178915,142 @@ │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldmib r0, {r4, r5, r6, r7, r8, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r8, sl, lr}^ │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ - beq 0xa42398 │ │ │ │ + beq 0xa422f0 │ │ │ │ cdpmi 0, 7, cr15, cr15, cr5, {0} │ │ │ │ ldrbtmi pc, [pc], -r6, lsl #8 @ │ │ │ │ @ instruction: 0x0c06ea4c │ │ │ │ strcs pc, [r7], -r4, asr #7 │ │ │ │ - b 0x1242040 │ │ │ │ + b 0x1241f98 │ │ │ │ vst1.8 {d0-d2}, [r4], lr │ │ │ │ vmvn.i32 q10, #11468800 @ 0x00af0000 │ │ │ │ teqmi r4, #7, 28 @ 0x70 │ │ │ │ ldrbtmi pc, [pc], -r3 @ │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vnmlami.f32 s28, s4, s30 │ │ │ │ @ instruction: 0xf40e0c1f │ │ │ │ - b 0x12529cc │ │ │ │ + b 0x1252924 │ │ │ │ @ instruction: 0xf002060e │ │ │ │ - beq 0x542bd4 │ │ │ │ + beq 0x542b2c │ │ │ │ vmlsvs.f32 s28, s14, s28 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ andeq lr, r2, #319488 @ 0x4e000 │ │ │ │ vmlsmi.f32 s28, s10, s30 │ │ │ │ cdpeq 4, 7, cr15, cr15, cr14, {0} │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vmlscs.f32 s28, s6, s30 │ │ │ │ vst3.8 {d0-d2}, [lr :64], fp │ │ │ │ @ instruction: 0xf4030e7f │ │ │ │ - b 0x123fdfc │ │ │ │ + b 0x123fd54 │ │ │ │ tstmi sl, #14680064 @ 0xe00000 │ │ │ │ vmlscs.f32 s28, s10, s30 │ │ │ │ @ instruction: 0xf40e0c2b │ │ │ │ @ instruction: 0x432c057f │ │ │ │ - b 0x13d714c │ │ │ │ + b 0x13d70a4 │ │ │ │ andvs r6, ip, r3, lsl #6 │ │ │ │ andcc lr, r0, #192, 18 @ 0x300000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ stmdavs r6, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ stmdavs r2, {r0, r2, r3, r6, fp, sp, lr} │ │ │ │ stmdavs fp, {r2, r4, r5, sl, fp} │ │ │ │ - b 0x11c00cc │ │ │ │ + b 0x11c0024 │ │ │ │ andvs r4, ip, r2, lsl r4 │ │ │ │ addslt r0, r2, #44, 24 @ 0x2c00 │ │ │ │ andmi lr, r6, #270336 @ 0x42000 │ │ │ │ - b 0x11c00dc │ │ │ │ + b 0x11c0034 │ │ │ │ addslt r4, fp, #318767104 @ 0x13000000 │ │ │ │ - b 0x1197184 │ │ │ │ + b 0x11970dc │ │ │ │ andvs r4, r2, r5, lsl #6 │ │ │ │ subvs fp, r3, r0, ror ip │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stmdavs fp, {r1, fp, sp, lr} │ │ │ │ stmvs r5, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - b 0x1499394 │ │ │ │ + b 0x14992ec │ │ │ │ andls r2, r0, #3, 28 @ 0x30 │ │ │ │ andgt lr, r2, #3424256 @ 0x344000 │ │ │ │ vst3.32 @ instruction: 0xf48efa1f │ │ │ │ - b 0x14a4090 │ │ │ │ + b 0x14a3fe8 │ │ │ │ stmdavs ip, {r0, r1, r4, r8, fp, sp}^ │ │ │ │ - blcs 0x3f99cc │ │ │ │ + blcs 0x3f9924 │ │ │ │ stmdacs r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - bcs 0x7f99d4 │ │ │ │ - b 0x14991b4 │ │ │ │ - blx 0x88a8b0 │ │ │ │ + bcs 0x7f992c │ │ │ │ + b 0x149910c │ │ │ │ + blx 0x88a808 │ │ │ │ @ instruction: 0xf40afb8b │ │ │ │ - blx 0x891aa4 │ │ │ │ - blx 0x8bd2cc │ │ │ │ + blx 0x8919fc │ │ │ │ + blx 0x8bd224 │ │ │ │ strls pc, [r4], #-1166 @ 0xfffffb72 │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf0b4 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf00c @ │ │ │ │ stmdavs ip, {r0, r1, sl, ip, pc}^ │ │ │ │ vnmlacs.f32 s28, s4, s30 │ │ │ │ cdpmi 4, 7, cr15, cr15, cr14, {0} │ │ │ │ ldmdbcs r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrbtmi pc, [pc], #-1033 @ 0xbf0c8 @ │ │ │ │ + ldrbtmi pc, [pc], #-1033 @ 0xbf020 @ │ │ │ │ ldmibeq pc!, {r0, r2, ip, sp, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blmi 0x20bb104 │ │ │ │ + blmi 0x20bb05c │ │ │ │ @ instruction: 0x2c1cea4f │ │ │ │ - b 0x13a40f0 │ │ │ │ + b 0x13a4048 │ │ │ │ strls r0, [r1], #-1034 @ 0xfffffbf6 │ │ │ │ stmdbvs ip, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldcleq 0, cr15, [pc], #28 @ 0xbf104 │ │ │ │ - b 0x12e60ec │ │ │ │ + ldcleq 0, cr15, [pc], #28 @ 0xbf05c │ │ │ │ + b 0x12e6044 │ │ │ │ @ instruction: 0xf002080c │ │ │ │ - beq 0x5522f0 │ │ │ │ + beq 0x552248 │ │ │ │ @ instruction: 0x0c0eea4c │ │ │ │ vnmlavs.f32 s28, s14, s30 │ │ │ │ andvs lr, r2, #72, 20 @ 0x48000 │ │ │ │ ldmeq pc!, {r2, ip, sp, lr, pc}^ @ │ │ │ │ - b 0x13e6110 │ │ │ │ + b 0x13e6068 │ │ │ │ @ instruction: 0xf0034c0e │ │ │ │ @ instruction: 0xf0064e7f │ │ │ │ - b 0x11c1d10 │ │ │ │ + b 0x11c1c68 │ │ │ │ stcls 8, cr0, [r3], {8} │ │ │ │ - b 0x1441988 │ │ │ │ + b 0x14418e0 │ │ │ │ stcls 14, cr0, [r4], {4} │ │ │ │ movwvs lr, #14920 @ 0x3a48 │ │ │ │ - beq 0x379a38 │ │ │ │ + beq 0x379990 │ │ │ │ @ instruction: 0xf004684c │ │ │ │ stcls 8, cr4, [r5], {127} @ 0x7f │ │ │ │ stmdaeq r4, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - b 0x1499268 │ │ │ │ + b 0x14991c0 │ │ │ │ @ instruction: 0x9c012b14 │ │ │ │ - bvs 0x3b9a68 │ │ │ │ - blvs 0x679a80 │ │ │ │ + bvs 0x3b99c0 │ │ │ │ + blvs 0x6799d8 │ │ │ │ stmdami fp, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ - blcs 0x239a88 │ │ │ │ - bleq 0x20bc17c │ │ │ │ + blcs 0x2399e0 │ │ │ │ + bleq 0x20bc0d4 │ │ │ │ stmdbeq fp, {r0, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ andls pc, r0, r1, asr #17 │ │ │ │ stmdbmi r7, {r0, r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ - b 0x11c1a14 │ │ │ │ + b 0x11c196c │ │ │ │ vst2.8 {d0,d2}, [r5], r9 │ │ │ │ - b 0x1300764 │ │ │ │ + b 0x13006bc │ │ │ │ subvs r0, sp, r5, lsl #10 │ │ │ │ vmvn.i32 d16, #64768 @ 0x0000fd00 │ │ │ │ vst1.8 {d4}, [r5], r7 │ │ │ │ - b 0x13c0774 │ │ │ │ + b 0x13c06cc │ │ │ │ @ instruction: 0x432a0707 │ │ │ │ addvs r6, sl, pc, asr #1 │ │ │ │ andeq r9, sl, #0, 18 │ │ │ │ vst1.8 {d0-d1}, [r2], ip │ │ │ │ vst1.16 {d0-d3}, [r4 :256] │ │ │ │ tstmi r3, #2130706432 @ 0x7f000000 │ │ │ │ vaddl.u8 q11, d1, d3 │ │ │ │ - b 0x144fdb4 │ │ │ │ + b 0x144fd0c │ │ │ │ eorseq r0, r3, #3, 28 @ 0x30 │ │ │ │ cmnpeq pc, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ strmi pc, [r7], -r6, asr #7 │ │ │ │ streq lr, [r4], #-2638 @ 0xfffff5b2 │ │ │ │ streq lr, [r6], -r8, asr #20 │ │ │ │ movweq lr, #14922 @ 0x3a4a │ │ │ │ stmib r0, {r2, r6, sp, lr}^ │ │ │ │ @@ -179104,19 +179062,19 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x8c02e9d0 │ │ │ │ strpl lr, [r2], #-2513 @ 0xfffff62f │ │ │ │ @ instruction: 0x7600e9d0 │ │ │ │ mcr2 10, 4, pc, cr8, cr15, {0} @ │ │ │ │ movwcs lr, #2513 @ 0x9d1 │ │ │ │ vmlsmi.f32 s28, s10, s28 │ │ │ │ - streq pc, [pc, #-879] @ 0xbee79 │ │ │ │ + streq pc, [pc, #-879] @ 0xbedd1 │ │ │ │ and pc, r0, r1, asr #17 │ │ │ │ ldrmi lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ - blx 0x897328 │ │ │ │ - b 0x123c828 │ │ │ │ + blx 0x897280 │ │ │ │ + b 0x123c780 │ │ │ │ vrshl.u32 d20, d4, d15 │ │ │ │ addvs r0, sp, pc, lsl #8 │ │ │ │ ldrmi lr, [ip], #-2628 @ 0xfffff5bc │ │ │ │ adcslt r6, r9, #204 @ 0xcc │ │ │ │ tstmi r2, r1, asr #20 │ │ │ │ adcslt r6, r1, #1 │ │ │ │ andeq pc, pc, #-1140850687 @ 0xbc000001 │ │ │ │ @@ -179142,213 +179100,213 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strmi lr, [r0, #-2513] @ 0xfffff62f │ │ │ │ @ instruction: 0x3700e9d0 │ │ │ │ rsbsmi pc, pc, #4 │ │ │ │ @ instruction: 0x2c15ea4f │ │ │ │ - b 0x147fb38 │ │ │ │ + b 0x147fa90 │ │ │ │ @ instruction: 0xf0052a14 │ │ │ │ - b 0x1492c84 │ │ │ │ + b 0x1492bdc │ │ │ │ strbtmi r2, [r0], r4, lsl #18 │ │ │ │ - ldrbtmi pc, [pc], #-1034 @ 0xbf290 @ │ │ │ │ - ldclmi 4, cr15, [pc], #-48 @ 0xbf264 │ │ │ │ + ldrbtmi pc, [pc], #-1034 @ 0xbf1e8 @ │ │ │ │ + ldclmi 4, cr15, [pc], #-48 @ 0xbf1bc │ │ │ │ streq lr, [ip, #-2638] @ 0xfffff5b2 │ │ │ │ - b 0x116bd74 │ │ │ │ + b 0x116bccc │ │ │ │ @ instruction: 0xf0070c04 │ │ │ │ tstmi r6, #-268435441 @ 0xf000000f │ │ │ │ - blx 0x882b90 │ │ │ │ - b 0x14bd8d0 │ │ │ │ - b 0x120aacc │ │ │ │ + blx 0x882ae8 │ │ │ │ + b 0x14bd828 │ │ │ │ + b 0x120aa24 │ │ │ │ @ instruction: 0xf0034502 │ │ │ │ - b 0x12ffeb4 │ │ │ │ - b 0x12402c4 │ │ │ │ + b 0x12ffe0c │ │ │ │ + b 0x124021c │ │ │ │ vrsubhn.i16 d22, , q4 │ │ │ │ vst1.8 {d4-d7}, [lr], r7 │ │ │ │ tstmi r5, #2032 @ 0x7f0 │ │ │ │ streq lr, [lr], -r6, asr #20 │ │ │ │ vmla.i q11, , d1[3] │ │ │ │ andvs r4, lr, r7, lsl #4 │ │ │ │ mrceq 2, 0, r0, cr11, cr9, {0} │ │ │ │ strvs lr, [sl], #-2628 @ 0xfffff5bc │ │ │ │ cmnpeq pc, r1, lsl #8 @ p-variant is OBSOLETE │ │ │ │ andeq lr, r2, #76, 20 @ 0x4c000 │ │ │ │ - b 0x114ff6c │ │ │ │ + b 0x114fec4 │ │ │ │ andvs r4, r1, r3, lsl #6 │ │ │ │ andcs r6, r0, r3, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldmib r0, {r4, r5, r6, sl, ip, sp, pc}^ │ │ │ │ ldmib r1, {r9, sl, lr}^ │ │ │ │ adcslt r5, r2, #0, 6 │ │ │ │ andmi lr, r3, #270336 @ 0x42000 │ │ │ │ movweq pc, #62319 @ 0xf36f @ │ │ │ │ tstmi r6, #274432 @ 0x43000 │ │ │ │ stceq 0, cr6, [fp], #-300 @ 0xfffffed4 │ │ │ │ adclt r6, r2, #10 │ │ │ │ - b 0x1140390 │ │ │ │ - b 0x118fb3c │ │ │ │ + b 0x11402e8 │ │ │ │ + b 0x118fa94 │ │ │ │ stmib r0, {r2, r4, r8, r9, lr}^ │ │ │ │ ldcllt 3, cr2, [r0], #-0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf5a04603 │ │ │ │ @ instruction: 0xf1a33080 │ │ │ │ - bcs 0xffb68 │ │ │ │ + bcs 0xffac0 │ │ │ │ stmdacs r3, {r3, r7, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ mulcs r1, r4, pc @ │ │ │ │ - blcs 0x4c7354 │ │ │ │ + blcs 0x4c72ac │ │ │ │ @ instruction: 0xf040bf08 │ │ │ │ andcs r0, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9c8 │ │ │ │ ldmdblt fp!, {r2, r3, r6, r8, ip, sp}^ │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34dfc0 │ │ │ │ + blcs 0x34df18 │ │ │ │ @ instruction: 0xf649d815 │ │ │ │ - vsubl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ andcs r0, r0, #35 @ 0x23 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrdeq pc, [r8, #-130] @ 0xffffff7e │ │ │ │ addeq pc, r1, r0, asr #7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ teqlt r3, r0, asr #24 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ - bl 0x14e51c │ │ │ │ + bl 0x14e474 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ bicmi r0, r0, #4, 24 @ 0x400 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec165d8 │ │ │ │ + bl 0xfec16530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d13, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - blmi 0x17f8a0 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x17f7f8 │ │ │ │ subne pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf17b9000 │ │ │ │ svclt 0x0000fd3f │ │ │ │ - eorseq r9, r3, ip, asr #28 │ │ │ │ + eorseq r9, r3, ip, ror sp │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmvs r8, {r1, r9, sl, lr} │ │ │ │ subcs pc, r0, r0, asr #7 │ │ │ │ @ instruction: 0xf892b9b0 │ │ │ │ ldmiblt r3!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-130] @ 0xffffff7e @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34e05c │ │ │ │ + blcs 0x34dfb4 │ │ │ │ @ instruction: 0xf649d80b │ │ │ │ - vsubl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ stmdacs r1, {r0, r1, r5} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf8d24770 │ │ │ │ vmla.f q8, q0, d0[2] │ │ │ │ stmdacs r1, {r0, r7} │ │ │ │ @ instruction: 0x2001bfb8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec1665c │ │ │ │ + bl 0xfec165b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ strmi r5, [r4], -r8, lsl #16 │ │ │ │ @ instruction: 0x460e461d │ │ │ │ @ instruction: 0xf1a84617 │ │ │ │ - blcs 0x1014b4 │ │ │ │ + blcs 0x10140c │ │ │ │ ldrtmi sp, [r0], -lr │ │ │ │ @ instruction: 0xff60f7ff │ │ │ │ @ instruction: 0xf5a4b9a8 │ │ │ │ strbmi r5, [r0], -r8, lsl #6 │ │ │ │ sbcvs pc, r4, #12779520 @ 0xc30000 │ │ │ │ stcvc 8, cr15, [r8], #784 @ 0x310 │ │ │ │ ldcpl 8, cr15, [r8], #784 @ 0x310 │ │ │ │ - ldc2 7, cr15, [r2], {124} @ 0x7c │ │ │ │ - blx 0xfe67d2c8 │ │ │ │ + stc2l 7, cr15, [r6], #-496 @ 0xfffffe10 │ │ │ │ + blx 0xffb7d220 │ │ │ │ strble r0, [ip, #259]! @ 0x103 │ │ │ │ strcs r0, [r2, #-3771] @ 0xfffff145 │ │ │ │ svclt 0x00082b07 │ │ │ │ strvc pc, [r0, -pc, asr #32] │ │ │ │ @ instruction: 0xf644e7e5 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf644012e │ │ │ │ - vmla.i d23, d0, d0[3] │ │ │ │ - blmi 0x13f574 │ │ │ │ + vmvn.i32 q11, #12 @ 0x0000000c │ │ │ │ + blmi 0x13f4cc │ │ │ │ @ instruction: 0xf1b22241 │ │ │ │ - svclt 0x0000fe29 │ │ │ │ - eorseq r9, r3, r8, asr lr │ │ │ │ + svclt 0x0000fe25 │ │ │ │ + eorseq r9, r3, r8, lsl #27 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec166d0 │ │ │ │ + bl 0xfec16628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r3, r2, r8, asr r1 │ │ │ │ ldmdbcs sl, {r2, r9, sl, lr} │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ addsmi sp, r9, #32 │ │ │ │ ldmdbcs r0, {r0, r4, ip, lr, pc} │ │ │ │ andlt sp, r2, r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x42e940 │ │ │ │ + bcs 0x42e898 │ │ │ │ stmdale pc!, {r0, r2, r3, r5, ip, lr, pc} @ │ │ │ │ - bcs 0x1cdd28 │ │ │ │ - blcs 0x5358d0 │ │ │ │ + bcs 0x1cdc80 │ │ │ │ + blcs 0x535828 │ │ │ │ strtmi sp, [r0], -pc, ror #1 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ stmdacs r1, {r0, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ strtmi r2, [r0], -r1, lsl #6 │ │ │ │ @ instruction: 0xff96f7ff │ │ │ │ andle r2, lr, sp, lsl #20 │ │ │ │ - bcs 0x10dd70 │ │ │ │ - blcc 0x6755b8 │ │ │ │ + bcs 0x10dcc8 │ │ │ │ + blcc 0x675510 │ │ │ │ movweq pc, #16435 @ 0x4033 @ │ │ │ │ andlt sp, r2, r9, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x66e98c │ │ │ │ + blcs 0x66e8e4 │ │ │ │ ldrdlt sp, [r2], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blcs 0x8ae9a0 │ │ │ │ + blcs 0x8ae8f8 │ │ │ │ ldrb sp, [r4, r5, asr #3] │ │ │ │ bicle r2, r2, lr, lsl #20 │ │ │ │ andmi pc, r4, #79 @ 0x4f │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ ldrle r0, [ip, #2011]! @ 0x7db │ │ │ │ andcs lr, r0, fp, asr #15 │ │ │ │ - teqpvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 96), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ addcs pc, r9, #64, 4 │ │ │ │ ldc2l 1, cr15, [r4], #-492 @ 0xfffffe14 │ │ │ │ - eorseq r9, r3, r8, ror #28 │ │ │ │ + mlaseq r3, r8, sp, r9 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16798 │ │ │ │ + bl 0xfec166f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r9, [pc], -r2, lsl #18 │ │ │ │ @ instruction: 0xf0193810 │ │ │ │ ldrtmi pc, [fp], -pc, asr #17 @ │ │ │ │ @@ -179359,63 +179317,63 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ addlt r4, r5, r0, lsl #13 │ │ │ │ @ instruction: 0x27ff4670 │ │ │ │ @ instruction: 0xf0019200 │ │ │ │ andcc r0, r1, #805306368 @ 0x30000000 │ │ │ │ stcls 8, cr0, [lr], {137} @ 0x89 │ │ │ │ stmibeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bls 0x4a39f0 │ │ │ │ + bls 0x4a3948 │ │ │ │ strls r4, [r1], #-1649 @ 0xfffff98f │ │ │ │ stcls 2, cr9, [r1], {2} │ │ │ │ strteq pc, [r0], -lr, asr #3 │ │ │ │ stceq 1, cr15, [r0], #-696 @ 0xfffffd48 │ │ │ │ vpmax.s8 d15, d14, d7 │ │ │ │ - blx 0xa8f684 │ │ │ │ - blx 0x2bca18 │ │ │ │ + blx 0xa8f5dc │ │ │ │ + blx 0x2bc970 │ │ │ │ msrmi CPSR_sc, #12, 8 @ 0xc000000 │ │ │ │ - blx 0x1a6610 │ │ │ │ + blx 0x1a6568 │ │ │ │ eormi pc, r5, r6, lsl #22 │ │ │ │ - blx 0x9a6610 │ │ │ │ - blx 0x9fde44 │ │ │ │ - b 0x11fc650 │ │ │ │ - b 0x11c0648 │ │ │ │ + blx 0x9a6568 │ │ │ │ + blx 0x9fdd9c │ │ │ │ + b 0x11fc5a8 │ │ │ │ + b 0x11c05a0 │ │ │ │ rsclt r0, r4, #167772160 @ 0xa000000 │ │ │ │ stmdble r2!, {r0, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x165e34 │ │ │ │ + bl 0x165d8c │ │ │ │ ldrdeq r0, [r4], #36 @ 0x24 @ │ │ │ │ sbcvc pc, lr, #8388608 @ 0x800000 │ │ │ │ ldrteq pc, [r8], #-4 @ │ │ │ │ - beq 0x8fbd48 │ │ │ │ + beq 0x8fbca0 │ │ │ │ streq pc, [r0, #-420]! @ 0xfffffe5c │ │ │ │ - bleq 0xff17a260 │ │ │ │ + bleq 0xff17a1b8 │ │ │ │ eorscs pc, r2, r8, asr r8 @ │ │ │ │ @ instruction: 0xf8db40e2 │ │ │ │ - blx 0x1cf65c │ │ │ │ - blx 0x9fde78 │ │ │ │ - b 0x117ca68 │ │ │ │ + blx 0x1cf5b4 │ │ │ │ + blx 0x9fddd0 │ │ │ │ + b 0x117c9c0 │ │ │ │ @ instruction: 0x432a020a │ │ │ │ rscseq pc, pc, #2 │ │ │ │ @ instruction: 0xf50cfa02 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ - blx 0x15033c │ │ │ │ + blx 0x150294 │ │ │ │ @ instruction: 0xf10ef20e │ │ │ │ tstmi r0, #8, 28 @ 0x80 │ │ │ │ @ instruction: 0xf1be4329 │ │ │ │ @ instruction: 0xd1b80f40 │ │ │ │ andcs fp, r0, #5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16890 │ │ │ │ + bl 0xfec167e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ addlt r2, r2, r0, asr #24 │ │ │ │ mrrccc 8, 13, pc, r8, cr0 @ │ │ │ │ - bl 0xedcec │ │ │ │ + bl 0xedc44 │ │ │ │ @ instruction: 0xf8d20283 │ │ │ │ streq r4, [r4, r4, lsl #24]! │ │ │ │ @ instruction: 0xf8d2bf48 │ │ │ │ strle r3, [r9, #-3188] @ 0xfffff38c │ │ │ │ movwle r4, #49817 @ 0xc299 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179430,60 +179388,60 @@ │ │ │ │ vhsub.u8 , q0, │ │ │ │ addslt r4, fp, #7 │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscsne pc, pc, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16900 │ │ │ │ + bl 0xfec16858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strmi fp, [fp], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1b34611 │ │ │ │ svclt 0x00084f00 │ │ │ │ svccc 0x00fff1b2 │ │ │ │ ldrmi sp, [r8], -r4, lsr #32 │ │ │ │ @ instruction: 0xf972f1a8 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd8aa │ │ │ │ + blx 0x1fd802 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc8444 │ │ │ │ + blcs 0xc839c │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce8ac │ │ │ │ + bl 0xce804 │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff16f7ff │ │ │ │ movwmi pc, #79 @ 0x4f @ │ │ │ │ svclt 0x0000e7db │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec16974 │ │ │ │ + bl 0xfec168cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0x460bb172 │ │ │ │ @ instruction: 0x46184611 │ │ │ │ @ instruction: 0xf802f1a8 │ │ │ │ ldrmi r4, [r8], -r3, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1fd912 │ │ │ │ + blx 0x1fd86a │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ vmull.u8 , d3, d8 │ │ │ │ - blcs 0xc84ac │ │ │ │ + blcs 0xc8404 │ │ │ │ @ instruction: 0xf8d0d0ed │ │ │ │ - bl 0xce914 │ │ │ │ + bl 0xce86c │ │ │ │ @ instruction: 0xf8dc0c83 │ │ │ │ @ instruction: 0xf0133c0c │ │ │ │ rscle r0, r4, r0, lsl r3 │ │ │ │ tstcs r7, r1, lsl #6 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 7, pc, cr2, cr15, {7} @ │ │ │ │ stmdbeq r3, {r9, fp, ip, sp, pc} │ │ │ │ @@ -179498,32 +179456,32 @@ │ │ │ │ tstmi r0, #219 @ 0xdb │ │ │ │ orrcc pc, r8, #3 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x0c02eb01 │ │ │ │ svceq 0x000cea91 │ │ │ │ - b 0xfe534c24 │ │ │ │ + b 0xfe534b7c │ │ │ │ svclt 0x005c0f02 │ │ │ │ @ instruction: 0xf8c02201 │ │ │ │ @ instruction: 0x46602218 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - b 0xfe505a58 │ │ │ │ + b 0xfe5059b0 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf5f │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - b 0xfe506280 │ │ │ │ + b 0xfe5061d8 │ │ │ │ strle r0, [r9, #-3843] @ 0xfffff0fd │ │ │ │ svceq 0x0002ea91 │ │ │ │ @ instruction: 0xf06fbf41 │ │ │ │ andcs r4, r1, #0, 6 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ @@ -179532,38 +179490,38 @@ │ │ │ │ stmne r9, {r0, r1, r9, sl, lr} │ │ │ │ svclt 0x00224608 │ │ │ │ @ instruction: 0xf04f2201 │ │ │ │ @ instruction: 0xf8c330ff │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - bne 0xfe3110a4 │ │ │ │ + bne 0xfe310ffc │ │ │ │ svclt 0x003e4608 │ │ │ │ andcs r2, r0, r1, lsl #4 │ │ │ │ andscs pc, r8, #12779520 @ 0xc30000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldrlt r4, [r0], #-1539 @ 0xfffff9fd │ │ │ │ - blx 0x11088b8 │ │ │ │ + blx 0x1108810 │ │ │ │ @ instruction: 0xf1bcfc02 │ │ │ │ - blx 0x1c34bc │ │ │ │ + blx 0x1c3414 │ │ │ │ svclt 0x00c4f202 │ │ │ │ rscscc pc, pc, r2, lsl #2 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf1bcdc06 │ │ │ │ svclt 0x00ba3fff │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0x46084250 │ │ │ │ - blmi 0x1fda50 │ │ │ │ + blmi 0x1fd9a8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, fp, #48, 10 @ 0xc000000 │ │ │ │ - blx 0x11888f4 │ │ │ │ - blx 0x1ff0fc │ │ │ │ + blx 0x118884c │ │ │ │ + blx 0x1ff054 │ │ │ │ @ instruction: 0xf1bef502 │ │ │ │ @ instruction: 0xf1050f00 │ │ │ │ svclt 0x00c43cff │ │ │ │ andsmi pc, r8, #192, 16 @ 0xc00000 │ │ │ │ stcle 6, cr4, [r5], {99} @ 0x63 │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf8c0bfbc │ │ │ │ @@ -179579,47 +179537,47 @@ │ │ │ │ andscs pc, r8, #192, 16 @ 0xc00000 │ │ │ │ andmi lr, ip, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ ldrlt sp, [r0], #-2831 @ 0xfffff4f1 │ │ │ │ - blx 0x1c8958 │ │ │ │ + blx 0x1c88b0 │ │ │ │ cdpne 2, 5, cr15, cr0, cr2, {0} │ │ │ │ svclt 0x008c4281 │ │ │ │ andsmi pc, r8, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf85d4608 │ │ │ │ tstcs r0, r4, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r1, #112, 14 @ 0x1c00000 │ │ │ │ @ instruction: 0xf8c32000 │ │ │ │ tstcs r0, r8, lsl r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrlt r4, [r0], #-1668 @ 0xfffff97c │ │ │ │ andlt r2, fp, #16777216 @ 0x1000000 │ │ │ │ - blx 0x1ca58c │ │ │ │ + blx 0x1ca4e4 │ │ │ │ @ instruction: 0xf102f202 │ │ │ │ svclt 0x00bc32ff │ │ │ │ @ instruction: 0xf8cc2000 │ │ │ │ - blle 0x2101fc │ │ │ │ + blle 0x210154 │ │ │ │ @ instruction: 0x4618429a │ │ │ │ sasxmi fp, r0, ip │ │ │ │ andsmi pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ strle r1, [lr], #-1035 @ 0xfffffbf5 │ │ │ │ stmdale sl, {r0, r1, r4, r7, r9, lr} │ │ │ │ tstpeq pc, pc, ror #6 @ p-variant is OBSOLETE │ │ │ │ - blmi 0x1fdb2c │ │ │ │ + blmi 0x1fda84 │ │ │ │ tstcs r0, r8, lsl #6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - b 0x10d1788 │ │ │ │ + b 0x10d16e0 │ │ │ │ movwcs r4, #4098 @ 0x1002 │ │ │ │ andscc pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ - blmi 0x1fdb48 │ │ │ │ + blmi 0x1fdaa0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrsbcs pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ andvc pc, r0, #-2113929216 @ 0x82000000 │ │ │ │ cmppcs r8, r0, asr #17 @ p-variant is OBSOLETE │ │ │ │ mrclt 7, 4, APSR_nzcv, cr12, cr14, {6} │ │ │ │ @@ -179637,86 +179595,86 @@ │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf8cd210c │ │ │ │ @ instruction: 0xf7ffe000 │ │ │ │ svclt 0x0000fdb3 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c3c │ │ │ │ + bl 0xfec16b94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ andcs r5, r4, #8, 6 @ 0x20000000 │ │ │ │ andeq pc, r1, #192, 4 │ │ │ │ andseq pc, r0, r3, lsr #3 │ │ │ │ sbcscs pc, r4, #192, 16 @ 0xc00000 │ │ │ │ - @ instruction: 0xf930f77c │ │ │ │ + @ instruction: 0xf984f77c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c60 │ │ │ │ + bl 0xfec16bb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000ffe5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16c74 │ │ │ │ + bl 0xfec16bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ strpl pc, [r8, #-1440] @ 0xfffffa60 │ │ │ │ @ instruction: 0xf7ff4608 │ │ │ │ teqplt r8, fp, asr ip @ p-variant is OBSOLETE │ │ │ │ movwpl pc, #34212 @ 0x85a4 @ │ │ │ │ @ instruction: 0x46283d10 │ │ │ │ sbcne pc, r4, #12779520 @ 0xc30000 │ │ │ │ - @ instruction: 0xf910f77c │ │ │ │ - teqpvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xf964f77c │ │ │ │ + msrvs (UNDEF: 96), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbvc pc, r4, r4, asr #12 │ │ │ │ + addsvs pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1b212f9 │ │ │ │ - svclt 0x0000fb31 │ │ │ │ - eorseq r9, r3, r4, lsl #29 │ │ │ │ + svclt 0x0000fb2d │ │ │ │ + ldrhteq r9, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16cc0 │ │ │ │ + bl 0xfec16c18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7ff0ff8 │ │ │ │ svclt 0x0000fcc5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16cd4 │ │ │ │ + bl 0xfec16c2c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf7ff4615 │ │ │ │ stmdacs r1, {r0, r1, r2, r3, r4, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [sl], -r3, lsl #12 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fcb1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16cfc │ │ │ │ + bl 0xfec16c54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf78e0ff8 │ │ │ │ - strmi pc, [r3], -r1, ror #30 │ │ │ │ + @ instruction: 0x4603ffb5 │ │ │ │ sbcscc pc, pc, r0, asr #4 │ │ │ │ rsceq pc, pc, pc, asr #13 │ │ │ │ movwcs r4, #24 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16d28 │ │ │ │ + bl 0xfec16c80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ @ instruction: 0xf78e4604 │ │ │ │ - strtmi pc, [r0], -r5, lsl #31 │ │ │ │ + @ instruction: 0x4620ffd9 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldcllt 7, cr15, [r4, #888]! @ 0x378 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ - eorsvc pc, r0, r4, asr #12 │ │ │ │ + rsbvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstpvc r8, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strpl pc, [r8, #-1446] @ 0xfffffa5a │ │ │ │ ldc2l 0, cr15, [lr, #-644] @ 0xfffffd7c │ │ │ │ cmppvs pc, #25165824 @ p-variant is OBSOLETE @ 0x1800000 │ │ │ │ @ instruction: 0xf5a63d10 │ │ │ │ @ instruction: 0xf8d35700 │ │ │ │ @@ -179753,24 +179711,24 @@ │ │ │ │ addeq pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svcvs 0x0070f011 │ │ │ │ svclt 0x00184641 │ │ │ │ andne pc, r0, #1107296256 @ 0x42000000 │ │ │ │ svceq 0x00f0f013 │ │ │ │ @ instruction: 0xf442bf18 │ │ │ │ movwcs r0, #4608 @ 0x1200 │ │ │ │ - @ instruction: 0xff1af78e │ │ │ │ + @ instruction: 0xff6ef78e │ │ │ │ @ instruction: 0x214df896 │ │ │ │ @ instruction: 0x46306bf3 │ │ │ │ svclt 0x000c2a00 │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ andeq pc, r1, #111 @ 0x6f │ │ │ │ mvnsvs r4, #19 │ │ │ │ stc2 7, cr15, [r0, #888] @ 0x378 │ │ │ │ msrcs (UNDEF: 47), r0 │ │ │ │ - eorsvc pc, r0, r4, asr #12 │ │ │ │ + rsbvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #644 @ 0x284 │ │ │ │ teqppl r7, #29360128 @ p-variant is OBSOLETE @ 0x1c00000 │ │ │ │ @ instruction: 0x4740f8d3 │ │ │ │ @ instruction: 0x4623b13c │ │ │ │ strtmi r6, [r8], -r4, lsr #17 │ │ │ │ ldrdcs lr, [r0, -r3] │ │ │ │ @@ -179813,15 +179771,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ cmncc r0, r0, ror r7 │ │ │ │ eorcs pc, r1, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec16efc │ │ │ │ + bl 0xfec16e54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ addmi r0, fp, #2080374784 @ 0x7c000000 │ │ │ │ movtvs fp, #12040 @ 0x2f08 │ │ │ │ andcs sp, r0, r6, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -179840,19 +179798,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ ldrb r2, [r3, r5, lsl #6]! │ │ │ │ ldrb r2, [r1, r4, lsl #6]! │ │ │ │ strb r2, [pc, r3, lsl #6]! │ │ │ │ strb r2, [sp, r6, lsl #6]! │ │ │ │ strb r2, [fp, r7, lsl #6]! │ │ │ │ - blx 0xdfdd66 │ │ │ │ + blx 0xdfdcbe │ │ │ │ strb r2, [r7, r1, lsl #6]! │ │ │ │ strb r2, [r5, r2, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec16f78 │ │ │ │ + bl 0xfec16ed0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff8 │ │ │ │ @ instruction: 0x46043158 │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ eorsle r2, r0, pc, lsl fp │ │ │ │ svclt 0x0008428b │ │ │ │ tstle r5, r0, asr #22 │ │ │ │ @@ -179882,42 +179840,42 @@ │ │ │ │ stmdacs r1, {r0, r1, r2, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f4603 │ │ │ │ svclt 0x00b87200 │ │ │ │ tstcs r1, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fb27 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17010 │ │ │ │ + bl 0xfec16f68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r0, ror #31 │ │ │ │ @ instruction: 0x461a461d │ │ │ │ strmi fp, [pc], -r3, lsl #1 │ │ │ │ strmi r4, [r6], -r1, lsr #12 │ │ │ │ - blx 0x14fde26 │ │ │ │ + blx 0x14fdd7e │ │ │ │ movweq pc, #33189 @ 0x81a5 @ │ │ │ │ stmdale sp!, {r0, r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ mcrrvs 9, 0, r1, r9, cr5 @ │ │ │ │ ldccs 12, cr3, [r0], {38} @ 0x26 │ │ │ │ ldccs 0, cr13, [r1], {94} @ 0x5e │ │ │ │ - bl 0x26fa58 │ │ │ │ + bl 0x26f9b0 │ │ │ │ @ instruction: 0xf8c60685 │ │ │ │ @ instruction: 0xf04071d4 │ │ │ │ andlt r8, r3, r7, lsr #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccc 13, cr11, [r0], {240} @ 0xf0 │ │ │ │ stmdale sp, {r0, r1, r2, r3, sl, fp, sp}^ │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ cmnvc r9, r9, asr r7 │ │ │ │ cmnvc pc, #76, 24 @ 0x4c00 │ │ │ │ - blvs 0x1c12fac │ │ │ │ + blvs 0x1c12f04 │ │ │ │ stmdbpl ip, {r2, r3, r6, sl, fp, lr}^ │ │ │ │ ldrsbcc pc, [r8, #-134] @ 0xffffff7a @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ svclt 0x000842a3 │ │ │ │ cmppvc ip, r6, asr #17 @ p-variant is OBSOLETE │ │ │ │ ldccc 0, cr13, [r0], {223} @ 0xdf │ │ │ │ ldmdale r7!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @@ -179945,18 +179903,18 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xf8463570 │ │ │ │ str r7, [r4, r5, lsr #32]! │ │ │ │ - blx 0x197df08 │ │ │ │ + blx 0x197de60 │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - blmi 0xac03d0 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ + blmi 0xac0328 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17a22d3 │ │ │ │ movwcs pc, #4009 @ 0xfa9 @ │ │ │ │ @ instruction: 0xf8463368 │ │ │ │ andlt r7, r3, r3, lsr #32 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -179984,32 +179942,32 @@ │ │ │ │ strb r2, [r7, r4, lsl #6]! │ │ │ │ strb r2, [r5, r3, lsl #6]! │ │ │ │ strb r2, [r3, r6, lsl #6]! │ │ │ │ strb r2, [r1, r7, lsl #6]! │ │ │ │ ldrb r2, [pc, r1, lsl #6] │ │ │ │ ldrb r2, [sp, r2, lsl #6] │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - blmi 0x180464 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ + blmi 0x1803bc │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf17a22cf │ │ │ │ svclt 0x0000ff5f │ │ │ │ - eorseq r9, r3, r0, lsr #29 │ │ │ │ + ldrsbteq r9, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec171c4 │ │ │ │ + bl 0xfec1711c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r8, ror #31 │ │ │ │ strmi fp, [r6], -r2, lsl #1 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ @ instruction: 0xf1a5fa79 │ │ │ │ - blcs 0x300bfc │ │ │ │ + blcs 0x300b54 │ │ │ │ ldm pc, {r0, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5, #-3] │ │ │ │ stmdane r5, {r0, r2, r8, sl} │ │ │ │ - blcc 0xa1a104 │ │ │ │ + blcc 0xa1a05c │ │ │ │ subsle r2, sl, r0, lsl ip │ │ │ │ svclt 0x00042c11 │ │ │ │ streq lr, [r5], r6, lsl #22 │ │ │ │ ldrsbeq pc, [r4, #134] @ 0x86 @ │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -180028,15 +179986,15 @@ │ │ │ │ ldrsbeq pc, [ip, #-134] @ 0xffffff7a @ │ │ │ │ ldccc 0, cr13, [r0], {224} @ 0xe0 │ │ │ │ ldmdale r4!, {r0, r1, r2, r3, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ @ instruction: 0x766e6c5b │ │ │ │ ldmdavc r4!, {r0, r1, r4, r5, r8, r9, ip, sp}^ │ │ │ │ rsbsvc r3, r2, r3, lsr r3 │ │ │ │ - blpl 0xd8cd24 │ │ │ │ + blpl 0xd8cc7c │ │ │ │ subeq pc, r8, #14024704 @ 0xd60000 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldccs 13, cr11, [sl], {112} @ 0x70 │ │ │ │ ldccc 0, cr13, [r0], {12} │ │ │ │ @@ -180052,15 +180010,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrbcc fp, [r0, #-3440]! @ 0xfffff290 │ │ │ │ eoreq pc, r5, r6, asr r8 @ │ │ │ │ @ instruction: 0xf7ffe7a8 │ │ │ │ andcs pc, r0, pc, lsl #19 │ │ │ │ - teqpvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 96), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #22 │ │ │ │ rscscs pc, r3, #64, 4 │ │ │ │ mrc2 1, 6, pc, cr6, cr10, {3} │ │ │ │ cmncc r8, #0, 6 │ │ │ │ eoreq pc, r3, r6, asr r8 @ │ │ │ │ tstcs r0, r2 │ │ │ │ @@ -180087,37 +180045,37 @@ │ │ │ │ strb r2, [fp, r4, lsl #6]! │ │ │ │ strb r2, [r9, r3, lsl #6]! │ │ │ │ strb r2, [r7, r6, lsl #6]! │ │ │ │ strb r2, [r5, r7, lsl #6]! │ │ │ │ strb r2, [r3, r1, lsl #6]! │ │ │ │ strb r2, [r1, r2, lsl #6]! │ │ │ │ @ instruction: 0xf6442000 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ - blmi 0x180600 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ + blmi 0x180558 │ │ │ │ eorsvc pc, ip, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf17a9000 │ │ │ │ svclt 0x0000fe91 │ │ │ │ - ldrhteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, ror #27 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5004605 │ │ │ │ addlt r6, r3, pc, asr r0 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ strteq pc, [r0], #-2256 @ 0xfffff730 │ │ │ │ - stc2 7, cr15, [r4], #-568 @ 0xfffffdc8 │ │ │ │ + ldc2l 7, cr15, [r8], #-568 @ 0xfffffdc8 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf50580e9 │ │ │ │ strmi r5, [r4], -sp, lsl #17 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ stcne 8, cr15, [r8], {88} @ 0x58 │ │ │ │ strle r0, [r2, #-1930] @ 0xfffff876 │ │ │ │ - blcs 0x41e5a4 │ │ │ │ - blvs 0xffab66b4 │ │ │ │ + blcs 0x41e4fc │ │ │ │ + blvs 0xffab660c │ │ │ │ @ instruction: 0xf1b9b3cf │ │ │ │ strtmi r0, [r1], -r0, lsl #18 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ strtmi r0, [r8], -r1, lsl #18 │ │ │ │ ldrmi r4, [r8, sl, asr #12]! │ │ │ │ @ instruction: 0x0787b378 │ │ │ │ @ instruction: 0xf858d46d │ │ │ │ @@ -180127,27 +180085,27 @@ │ │ │ │ addhi pc, r1, r0, lsl #4 │ │ │ │ stccc 8, cr15, [r8], {88} @ 0x58 │ │ │ │ ldrble r0, [sl], #-1435 @ 0xfffffa65 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d5809f │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c0e60 │ │ │ │ + blcc 0x4c0db8 │ │ │ │ stmdale lr, {r1, r3, r8, r9, fp, sp}^ │ │ │ │ - eorvs pc, r0, #76546048 @ 0x4900000 │ │ │ │ + subspl pc, r0, #76546048 @ 0x4900000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ vstrle d18, [r6, #-4] │ │ │ │ - teqpvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 96), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addvc pc, r8, r4, asr #12 │ │ │ │ + adcsvs pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 q10, q0, │ │ │ │ @ instruction: 0xf1b13283 │ │ │ │ - strtmi pc, [r0], -r1, lsl #31 │ │ │ │ + qsub16mi pc, r0, sp @ │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrbcs pc, [r0, #2261]! @ 0x8d5 @ │ │ │ │ @ instruction: 0x07d340da │ │ │ │ @@ -180162,148 +180120,148 @@ │ │ │ │ cmple r5, r0, lsl #22 │ │ │ │ strvc pc, [r0], -pc, asr #32 │ │ │ │ ldrle r0, [r4], #-1418 @ 0xfffffa76 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ cmple r1, r0, lsl #22 │ │ │ │ ldrsbcc pc, [r8, #-133] @ 0xffffff7b @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x34eeb0 │ │ │ │ + blcs 0x34ee08 │ │ │ │ @ instruction: 0xf649d809 │ │ │ │ - vsubl.s8 q11, d0, d16 │ │ │ │ + vmov.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x10c30c │ │ │ │ + blcs 0x10c264 │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ movwcs lr, #4096 @ 0x1000 │ │ │ │ ldrtmi r2, [r2], -r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r7, {r0, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf858d145 │ │ │ │ @ instruction: 0xf0133c08 │ │ │ │ svclt 0x00146f00 │ │ │ │ tstcs sp, r1, lsl #2 │ │ │ │ svclt 0x00b82b00 │ │ │ │ - blle 0xffc48eb8 │ │ │ │ - teqpvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + blle 0xffc48e10 │ │ │ │ + msrvs (UNDEF: 96), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcsvc pc, r4, r4, asr #12 │ │ │ │ + andvc pc, r4, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d16 │ │ │ │ @ instruction: 0xf1b1328a │ │ │ │ - stmdacs r8, {r0, r1, r2, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r8, {r0, r1, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strhcs sp, [r0], -r8 │ │ │ │ - teqpvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 96), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, fp, lsr #22 │ │ │ │ rsbscc pc, sl, #64, 4 │ │ │ │ stc2l 1, cr15, [sl, #488] @ 0x1e8 │ │ │ │ stmibvc r3!, {r1, r5, r6, r7, fp, sp, lr}^ │ │ │ │ svclt 0x00082a01 │ │ │ │ @ instruction: 0xd1b32b03 │ │ │ │ - blcs 0x19eb7c │ │ │ │ - blcs 0x12ff54 │ │ │ │ + blcs 0x19ead4 │ │ │ │ + blcs 0x12feac │ │ │ │ stmdbvc r2!, {r1, r2, r3, r5, r7, fp, ip, lr, pc}^ │ │ │ │ - blcs 0x29e988 │ │ │ │ - bcs 0xf0160 │ │ │ │ + blcs 0x29e8e0 │ │ │ │ + bcs 0xf00b8 │ │ │ │ @ instruction: 0xf04fbf18 │ │ │ │ str r7, [r7, r0, lsl #12]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ svclt 0x00b82b01 │ │ │ │ ldr r2, [r7, r1, lsl #6]! │ │ │ │ ldrdcc pc, [r8, #-133] @ 0xffffff7b │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ ldmle r2, {r3, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0x108034 │ │ │ │ + blcs 0x107f8c │ │ │ │ stmdacs r5, {r0, r1, r2, r3, r6, r7, fp, ip, lr, pc} │ │ │ │ svcge 0x004cf43f │ │ │ │ @ instruction: 0xf6444628 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ @ instruction: 0xf7ff012e │ │ │ │ stmdacs r3, {r0, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf644d015 │ │ │ │ - vshr.s64 d23, d28, #64 │ │ │ │ - blmi 0x400404 │ │ │ │ + vmla.i d22, d16, d0[7] │ │ │ │ + blmi 0x40035c │ │ │ │ addcc pc, r7, #64, 4 │ │ │ │ - mcr2 1, 7, pc, cr0, cr1, {5} @ │ │ │ │ - teqpvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mrc2 1, 6, pc, cr12, cr1, {5} │ │ │ │ + msrvs (UNDEF: 96), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, ip, r4, asr #12 │ │ │ │ + adcvs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b06 │ │ │ │ @ instruction: 0xf1b17240 │ │ │ │ - @ instruction: 0xf644fed3 │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ - blmi 0x140430 │ │ │ │ + @ instruction: 0xf644fecf │ │ │ │ + vshr.s64 q11, q0, #64 │ │ │ │ + blmi 0x140388 │ │ │ │ addcc pc, r6, #64, 4 │ │ │ │ - mcr2 1, 6, pc, cr10, cr1, {5} @ │ │ │ │ - eorseq r9, r3, r8, asr #29 │ │ │ │ - eorseq r9, r3, r4, ror #29 │ │ │ │ + mcr2 1, 6, pc, cr6, cr1, {5} @ │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, r4, lsl lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec17590 │ │ │ │ + bl 0xfec174e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ @ instruction: 0xf8d0605f │ │ │ │ @ instruction: 0xf78e0420 │ │ │ │ - teqplt r8, r1, lsl fp @ p-variant is OBSOLETE │ │ │ │ + teqplt r8, r5, ror #22 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - teqpvc r0, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 96), r4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbsvc pc, ip, r4, asr #12 │ │ │ │ + adcvs pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf1b17266 │ │ │ │ - svclt 0x0000fea3 │ │ │ │ - eorseq r9, r3, r0, lsl #30 │ │ │ │ + svclt 0x0000fe9f │ │ │ │ + eorseq r9, r3, r0, lsr lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec175dc │ │ │ │ + bl 0xfec17534 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x46054674 │ │ │ │ @ instruction: 0xf78b460e │ │ │ │ - sbceq pc, r3, #962560 @ 0xeb000 │ │ │ │ + sbceq pc, r3, #64512 @ 0xfc00 │ │ │ │ andlt sp, r2, r9, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #11632 @ 0x2d70 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ strls r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0xf8bef7ff │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec1761c │ │ │ │ + bl 0xfec17574 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ tstcs r0, sp, lsl #12 │ │ │ │ @ instruction: 0x46044676 │ │ │ │ - @ instruction: 0xf910f78f │ │ │ │ + @ instruction: 0xf964f78f │ │ │ │ andsle r2, fp, r1, lsl r8 │ │ │ │ tstle sp, r8, lsl r8 │ │ │ │ adcscc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - blle 0x104b040 │ │ │ │ + blle 0x104af98 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ adccc pc, ip, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffd0b05c │ │ │ │ + ble 0xffd0afb4 │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #6298 @ 0x189a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ and fp, sl, r1, asr #5 │ │ │ │ adcscc pc, r4, #212, 16 @ 0xd40000 │ │ │ │ - ble 0xffa0b074 │ │ │ │ + ble 0xffa0afcc │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ movwcs r6, #10394 @ 0x289a │ │ │ │ sbcvs pc, r0, r2, asr #7 │ │ │ │ - bcs 0xecf88 │ │ │ │ + bcs 0xecee0 │ │ │ │ stmdacs r0, {r0, r5, r9, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf8d4d0da │ │ │ │ vst2.32 {d1-d4}, [r1 :256], r8 │ │ │ │ ldmdblt r0!, {r7, sp, lr}^ │ │ │ │ stceq 0, cr15, [r1], {1} │ │ │ │ @ instruction: 0x0e00ea5c │ │ │ │ subseq sp, r2, r1, lsr #32 │ │ │ │ @@ -180320,50 +180278,50 @@ │ │ │ │ stmdbcs r0, {r6, r7, r8, sp, lr} │ │ │ │ strdlt sp, [r2], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf401bd70 │ │ │ │ - b 0x1508ae8 │ │ │ │ + b 0x1508a40 │ │ │ │ adcle r0, r9, ip, lsl #2 │ │ │ │ svclt 0x0000e7e1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strmi r6, [ip], -fp, lsl #18 │ │ │ │ movwvc pc, #1043 @ 0x413 @ │ │ │ │ mcrrvs 1, 0, sp, ip, cr4 │ │ │ │ pop {r2, r5, r7, r9, sl, lr} │ │ │ │ @ instruction: 0x476041f0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ biccc pc, lr, r0, asr #4 │ │ │ │ - eorsvc pc, r0, r4, asr #12 │ │ │ │ + rsbvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf87ef0a1 │ │ │ │ ldrtmi r6, [r2], -r7, ror #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldrmi r2, [r8, r0, lsl #6]! │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldmdalt r6!, {r0, r5, r7, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17744 │ │ │ │ + bl 0xfec1769c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ stcvs 4, cr13, [fp], {10} │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf6447177 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.i d22, d0, d0[4] │ │ │ │ @ instruction: 0xf0a1002e │ │ │ │ stcvs 8, cr15, [r3], #-340 @ 0xfffffeac │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ @ instruction: 0xf850f0a1 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -180376,51 +180334,51 @@ │ │ │ │ strmi r6, [ip], -sp, lsl #18 │ │ │ │ strle r0, [r4], #-1453 @ 0xfffffa53 │ │ │ │ strtmi r6, [r4], ip, asr #24 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ strmi r4, [r7], -r0, ror #14 │ │ │ │ @ instruction: 0x46994616 │ │ │ │ mvncc pc, r0, asr #4 │ │ │ │ - eorsvc pc, r0, r4, asr #12 │ │ │ │ + rsbvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf82af0a1 │ │ │ │ ldrdhi pc, [r4], #-132 @ 0xffffff7c │ │ │ │ @ instruction: 0x464b4632 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r6, r7, r8, r9, sl, lr} │ │ │ │ @ instruction: 0xf0a147f0 │ │ │ │ svclt 0x0000b821 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec177f0 │ │ │ │ + bl 0xfec17748 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbvs fp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldreq r4, [fp, #1548] @ 0x60c │ │ │ │ pop {r0, r1, sl, ip, lr, pc} │ │ │ │ stcvs 0, cr4, [fp], {112} @ 0x70 │ │ │ │ @ instruction: 0x46054718 │ │ │ │ mvnscc pc, r0, asr #4 │ │ │ │ - eorsvc pc, r0, r4, asr #12 │ │ │ │ + rsbvs pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf806f0a1 │ │ │ │ strtmi r6, [r1], -r3, lsr #24 │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ @ instruction: 0xf800f0a1 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec17840 │ │ │ │ + bl 0xfec17798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ strmi r5, [r4], -sp, lsl #7 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ subseq r3, r9, r8, lsl #24 │ │ │ │ - blcs 0xf5a98 │ │ │ │ + blcs 0xf59f0 │ │ │ │ @ instruction: 0xf8d0da0a │ │ │ │ ldrbeq r3, [sl, #952] @ 0x3b8 │ │ │ │ andcs sp, r0, sl, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x33a8f8d0 │ │ │ │ @@ -180442,76 +180400,76 @@ │ │ │ │ streq pc, [r0, r2] │ │ │ │ @ instruction: 0xf8554604 │ │ │ │ svceq 0x00da3c08 │ │ │ │ ldrtle r0, [r3], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9f3 │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4c134c │ │ │ │ + blcc 0x4c12a4 │ │ │ │ stmdale ip!, {r1, r3, r8, r9, fp, sp} │ │ │ │ - msrvs R8_usr, r9 │ │ │ │ + cmpppl r0, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ eorhi pc, r3, r1, asr r8 @ │ │ │ │ @ instruction: 0xf1b8b1b2 │ │ │ │ eorle r0, r3, r1, lsl #30 │ │ │ │ cmple r3, r0, lsl #30 │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ - ble 0x108b2f4 │ │ │ │ + ble 0x108b24c │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ stmeq r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - strbeq pc, [fp, #-2391] @ 0xfffff6a9 @ │ │ │ │ + strbeq pc, [fp, #-2475] @ 0xfffff655 @ │ │ │ │ @ instruction: 0xf504d4e3 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10db84 │ │ │ │ + blcs 0x10dadc │ │ │ │ ldrd sp, [r5], -sp @ │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xb1b2b15b │ │ │ │ @ instruction: 0xf78b4620 │ │ │ │ - movweq pc, #6471 @ 0x1947 @ │ │ │ │ + movweq pc, #6555 @ 0x199b @ │ │ │ │ movwcs sp, #9686 @ 0x25d6 │ │ │ │ tstcs ip, r2, lsr r6 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf8d0fe87 │ │ │ │ - bl 0xcf8ac │ │ │ │ + bl 0xcf804 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ bicslt sp, r2, fp, ror #11 │ │ │ │ sbcle r2, fp, r0, lsl #30 │ │ │ │ strtmi lr, [r0], -sl │ │ │ │ - @ instruction: 0xf930f78b │ │ │ │ + @ instruction: 0xf984f78b │ │ │ │ strbtle r0, [r3], #1354 @ 0x54a │ │ │ │ cmppvs pc, #4, 10 @ p-variant is OBSOLETE @ 0x1000000 │ │ │ │ ldrcc pc, [r8, #-2259] @ 0xfffff72d │ │ │ │ sbcsle r2, sp, r1, lsl #22 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ ldc2l 7, cr15, [r2, #1016]! @ 0x3f8 │ │ │ │ strmi r2, [r3], -r1, lsl #16 │ │ │ │ andvc pc, r0, #79 @ 0x4f │ │ │ │ movwcs fp, #8120 @ 0x1fb8 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf78bfe63 │ │ │ │ - strbeq pc, [r8, #-2329] @ 0xfffff6e7 @ │ │ │ │ + strbeq pc, [r8, #-2413] @ 0xfffff693 @ │ │ │ │ @ instruction: 0xf504d4a8 │ │ │ │ @ instruction: 0xf8d3635f │ │ │ │ - blcs 0x10dc00 │ │ │ │ + blcs 0x10db58 │ │ │ │ strb sp, [r7, r2, lsr #1]! │ │ │ │ @ instruction: 0xf0124684 │ │ │ │ sbcslt r0, r0, #224, 30 @ 0x380 │ │ │ │ ldmdblt r0!, {r1, r2, r4, r8, ip, lr, pc} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c04770 │ │ │ │ - blx 0x101044 │ │ │ │ + blx 0x100f9c │ │ │ │ sbcsmi pc, r1, r0 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf04f2820 │ │ │ │ @@ -180545,15 +180503,15 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf0124603 │ │ │ │ tstle r4, r0, ror #31 │ │ │ │ rscseq pc, pc, #18 │ │ │ │ @ instruction: 0xf102bf1b │ │ │ │ - blx 0x110fc68 │ │ │ │ + blx 0x110fbc0 │ │ │ │ strmi pc, [r8], -r2 │ │ │ │ @ instruction: 0xf10cfa21 │ │ │ │ @ instruction: 0xf001bf1c │ │ │ │ @ instruction: 0xf8c30101 │ │ │ │ tstcs r0, r8, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -180567,15 +180525,15 @@ │ │ │ │ tstle fp, pc, lsl r3 │ │ │ │ @ instruction: 0xb112b2d2 │ │ │ │ @ instruction: 0xf8c00fcb │ │ │ │ strmi r3, [r8], -r8, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blx 0x190822c │ │ │ │ + blx 0x1908184 │ │ │ │ sbcsmi pc, r1, r3 │ │ │ │ tstpeq r1, r1 @ p-variant is OBSOLETE │ │ │ │ andne pc, r8, #204, 16 @ 0xcc0000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -180608,41 +180566,41 @@ │ │ │ │ mullt r2, r1, lr │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec17b68 │ │ │ │ + bl 0xfec17ac0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - @ instruction: 0xf828f78b │ │ │ │ + @ instruction: 0xf87cf78b │ │ │ │ andvs pc, r0, #0 │ │ │ │ vst2.8 {d11,d13}, [r0 :128], sl │ │ │ │ @ instruction: 0xf5a37390 │ │ │ │ tstmi sl, #144, 6 @ 0x40000002 │ │ │ │ andcs sp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ eorcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ addvc pc, r0, #33554432 @ 0x2000000 │ │ │ │ rscsle r4, r0, sl, lsl r3 │ │ │ │ addpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ ldrdne lr, [r2], -r2 │ │ │ │ - b 0x148adb0 │ │ │ │ - b 0x11594f8 │ │ │ │ - ble 0xe052b8 │ │ │ │ + b 0x148ad08 │ │ │ │ + b 0x1159450 │ │ │ │ + ble 0xe05210 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d053 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ movwmi r6, #12416 @ 0x3080 │ │ │ │ @ instruction: 0xf002d12f │ │ │ │ - b 0x15815d4 │ │ │ │ + b 0x158152c │ │ │ │ suble r0, r4, r0, lsl #10 │ │ │ │ subeq r0, sp, sl, lsl #31 │ │ │ │ @ instruction: 0xf504d507 │ │ │ │ @ instruction: 0xf8d35380 │ │ │ │ vst2.32 {d3-d6}, [r3 :64], r8 │ │ │ │ movwmi r6, #13152 @ 0x3360 │ │ │ │ orrcs sp, r0, #31 │ │ │ │ @@ -180651,78 +180609,78 @@ │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ strle r0, [r6, #-2002] @ 0xfffff82e │ │ │ │ addpl pc, r0, #4, 10 @ 0x1000000 │ │ │ │ orrscs pc, r8, #13762560 @ 0xd20000 │ │ │ │ svcvs 0x0060f412 │ │ │ │ orreq sp, r9, r2, lsr r0 │ │ │ │ vrecps.f32 , q0, q4 │ │ │ │ - strle r4, [pc, #-518]! @ 0xc080e │ │ │ │ + strle r4, [pc, #-518]! @ 0xc0766 │ │ │ │ vqdmulh.s d18, d0, d0 │ │ │ │ vqsub.s8 d18, d0, d1 │ │ │ │ svclt 0x00a84306 │ │ │ │ eor r4, r7, sl, lsl r6 │ │ │ │ andeq pc, r1, #18 │ │ │ │ @ instruction: 0xf8d4d02a │ │ │ │ @ instruction: 0xf0233b98 │ │ │ │ @ instruction: 0xf043437e │ │ │ │ @ instruction: 0xf8c44300 │ │ │ │ @ instruction: 0xf8d43b90 │ │ │ │ strcs r3, [r0, #-936] @ 0xfffffc58 │ │ │ │ - blpl 0xfe5fed54 │ │ │ │ + blpl 0xfe5fecac │ │ │ │ andpl pc, r8, r4, lsr #11 │ │ │ │ orrvc pc, r0, #587202560 @ 0x23000000 │ │ │ │ @ instruction: 0x33a8f8c4 │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ pop {r4, fp, ip, sp} │ │ │ │ @ instruction: 0xf7514038 │ │ │ │ - @ instruction: 0xf402bb99 │ │ │ │ + @ instruction: 0xf402bbed │ │ │ │ tstmi sl, #128, 4 │ │ │ │ orrcs sp, r0, #1073741880 @ 0x40000038 │ │ │ │ movwmi pc, #704 @ 0x2c0 @ │ │ │ │ smlabble pc, fp, r3, r4 @ │ │ │ │ andscs pc, r1, #64, 4 │ │ │ │ - blcc 0xfe6fedc8 │ │ │ │ + blcc 0xfe6fed20 │ │ │ │ cmppmi r0, #50331648 @ p-variant is OBSOLETE @ 0x3000000 │ │ │ │ bfi r4, r3, #6, #19 │ │ │ │ vsubl.s8 q9, d16, d0 │ │ │ │ @ instruction: 0xf8d44200 │ │ │ │ orrmi r3, sl, #96, 6 @ 0x80000001 │ │ │ │ @ instruction: 0xe7efd1bd │ │ │ │ msrcc SPSR_, #212, 16 @ 0xd40000 │ │ │ │ svclt 0x0000e7b9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec17ca0 │ │ │ │ + bl 0xfec17bf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ @ instruction: 0xf6492000 │ │ │ │ - vorr.i32 d23, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s q11, d0, d0[2] │ │ │ │ vcge.s8 d16, d13, d19 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128]! │ │ │ │ andls r6, r0, r8, lsl #5 │ │ │ │ @ instruction: 0xf9d8f17a │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec17ccc │ │ │ │ + bl 0xfec17c24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000fe8 │ │ │ │ addlt r5, r2, sp, lsl #25 │ │ │ │ ldrdmi pc, [r8], -ip │ │ │ │ ldrtle r0, [r3], #-1445 @ 0xfffffa5b │ │ │ │ suble r2, pc, r2, lsl #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xc0af0 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xc0a48 │ │ │ │ svceq 0x0002f1bc │ │ │ │ orrshi pc, r0, r0, lsl #4 │ │ │ │ strbvs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ rsble r2, r3, r3, lsl #20 │ │ │ │ - ble 0x110bafc │ │ │ │ + ble 0x110ba54 │ │ │ │ @ instruction: 0xf8d0b1e5 │ │ │ │ vst2.32 {d2-d5}, [r2 :256], r8 │ │ │ │ ldrbeq r6, [r6, #-1408] @ 0xfffffa80 │ │ │ │ @ instruction: 0xf002d43c │ │ │ │ - b 0x17c3b14 │ │ │ │ + b 0x17c3a6c │ │ │ │ cmnle fp, r5, lsl #12 │ │ │ │ strcs pc, [r0, #1026] @ 0x402 │ │ │ │ streq lr, [ip, #-2645] @ 0xfffff5ab │ │ │ │ @ instruction: 0xf012d132 │ │ │ │ @ instruction: 0xf0000501 │ │ │ │ rsbeq r8, r5, pc, asr #2 │ │ │ │ @ instruction: 0xf500d506 │ │ │ │ @@ -180760,20 +180718,20 @@ │ │ │ │ andvc pc, r0, r0, asr #8 │ │ │ │ eorseq pc, pc, #0 │ │ │ │ andlt r6, r2, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ bicsle r2, pc, r0, lsl #26 │ │ │ │ - ble 0xfee8bbc8 │ │ │ │ + ble 0xfee8bb20 │ │ │ │ adcsle r2, r5, r0, lsl #26 │ │ │ │ @ instruction: 0x23b8f8d0 │ │ │ │ ldrble r0, [r7], #1366 @ 0x556 │ │ │ │ andcs lr, r0, r3, lsr #15 │ │ │ │ - bicmi pc, r0, sp, asr #4 │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsr #23 │ │ │ │ addscc pc, r6, #64, 4 │ │ │ │ @ instruction: 0xf944f17a │ │ │ │ ldrle r0, [r6, #102] @ 0x66 │ │ │ │ strpl pc, [r0], r0, lsl #10 │ │ │ │ orrsvs pc, r8, #14024704 @ 0xd60000 │ │ │ │ @@ -180781,71 +180739,71 @@ │ │ │ │ @ instruction: 0x0c05ea5c │ │ │ │ str sp, [ip, r0, asr #1] │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 0, 15, r8, r6, cr4 │ │ │ │ eorcs fp, r9, r8, lsl #30 │ │ │ │ stmdbvs r8, {r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7d24 │ │ │ │ + bcs 0x1c7c7c │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0001c45 │ │ │ │ @ instruction: 0xf04080d7 │ │ │ │ ldr r0, [sp, r4]! │ │ │ │ mcrrne 9, 4, r6, r2, cr8 @ │ │ │ │ vpmax.s8 d2, d0, d4 │ │ │ │ mcrrne 0, 13, r8, r1, cr3 │ │ │ │ sbchi pc, lr, r0 │ │ │ │ andseq pc, ip, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7d50 │ │ │ │ + bcs 0x1c7ca8 │ │ │ │ rschi pc, pc, r0, lsl #4 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ @ instruction: 0xf04080bf │ │ │ │ str r0, [r7, r4, lsr #32]! │ │ │ │ @ instruction: 0xe7a52031 │ │ │ │ @ instruction: 0xe7a32030 │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r0, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, ip, r0, asr #32 │ │ │ │ vmul.i8 d29, d29, d8 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - vrhadd.s8 d16, d5, d29 │ │ │ │ - vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ - blmi 0x2000d40 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf644012d │ │ │ │ + vmla.i d23, d0, d0[4] │ │ │ │ + blmi 0x2000c98 │ │ │ │ subcc pc, sp, #64, 4 │ │ │ │ - blx 0x117d354 │ │ │ │ + blx 0x107d2ac │ │ │ │ str r2, [r9, r8, lsr #32] │ │ │ │ @ instruction: 0xe7872034 │ │ │ │ str r2, [r5, r2, lsr #32] │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andseq pc, r1, r0, asr #32 │ │ │ │ eorscs lr, r5, r0, lsl #15 │ │ │ │ stmdbvs r8, {r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - bcs 0x1c7db8 │ │ │ │ + bcs 0x1c7d10 │ │ │ │ sbcshi pc, r5, r0, lsl #4 │ │ │ │ mcrrne 15, 12, r7, r4, cr10 │ │ │ │ @ instruction: 0xf040bf14 │ │ │ │ andscs r0, r3, r4, lsl r0 │ │ │ │ andcc lr, r2, r0, asr #20 │ │ │ │ stmdbvs r8, {r4, r5, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00982803 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ svcge 0x006af67f │ │ │ │ - bicmi pc, r0, sp, asr #4 │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - eorseq pc, r0, r5, asr #4 │ │ │ │ + rsbvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s q10, q0, │ │ │ │ @ instruction: 0xf1b13249 │ │ │ │ - andscs pc, r9, r3, lsl sl @ │ │ │ │ + andscs pc, r9, pc, lsl #20 │ │ │ │ eorcs lr, r1, sl, asr r7 │ │ │ │ @ instruction: 0xf8d0e758 │ │ │ │ - bcs 0xc9a7c │ │ │ │ + bcs 0xc99d4 │ │ │ │ svcge 0x0024f6bf │ │ │ │ andcs lr, r4, r0, asr #14 │ │ │ │ eorscs r6, pc, #2244608 @ 0x224000 │ │ │ │ andne lr, r1, r0, asr #20 │ │ │ │ andcs lr, lr, r0, asr r7 │ │ │ │ stmdbvs sl, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ svclt 0x00142a01 │ │ │ │ @@ -180855,123 +180813,123 @@ │ │ │ │ andcs r2, pc, sp │ │ │ │ andcs lr, r2, ip, ror #15 │ │ │ │ vst1.64 {d30}, [pc :128], sl │ │ │ │ strb r6, [r7, r0, lsl #1]! │ │ │ │ andmi pc, r4, r0, asr #4 │ │ │ │ vabd.s8 q15, q8, q10 │ │ │ │ strb r4, [r1, r5]! │ │ │ │ - bcs 0x11b26c │ │ │ │ + bcs 0x11b1c4 │ │ │ │ andcs fp, r7, r4, lsl pc │ │ │ │ ldrb r2, [fp, r5] │ │ │ │ movweq r7, #4040 @ 0xfc8 │ │ │ │ andeq pc, r8, r0, asr #32 │ │ │ │ stmdbvs r8, {r1, r2, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdacs r1, {r1, r3, r6, r7, r8, r9, sl, fp, ip, sp, lr} │ │ │ │ andcs fp, lr, r4, lsl pc │ │ │ │ - b 0x10c8d94 │ │ │ │ + b 0x10c8cec │ │ │ │ strb r3, [sp, r2] │ │ │ │ vmla.i8 q11, q0, q6 │ │ │ │ vhadd.s8 d20, d0, d14 │ │ │ │ stccs 2, cr4, [r1], {12} │ │ │ │ ldrmi fp, [r0], -r8, lsl #30 │ │ │ │ vst1.64 {d30}, [pc], r4 │ │ │ │ strb r6, [r1, r1, lsl #1] │ │ │ │ - bcs 0x11b2ac │ │ │ │ + bcs 0x11b204 │ │ │ │ andcs fp, r6, r4, lsl pc │ │ │ │ ldr r2, [fp, r3]! │ │ │ │ ldr r2, [r9, r0]! │ │ │ │ vmax.f32 , q8, q5 │ │ │ │ - b 0x10d0db0 │ │ │ │ + b 0x10d0d08 │ │ │ │ ldr r3, [r3, r2]! │ │ │ │ andmi pc, r9, r0, asr #4 │ │ │ │ eorscs lr, pc, #176, 14 @ 0x2c00000 │ │ │ │ andcs lr, r1, r4, lsl #14 │ │ │ │ andcs lr, pc, ip, lsr #15 │ │ │ │ andcs lr, r0, sl, lsr #15 │ │ │ │ - bicmi pc, r0, sp, asr #4 │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ andls r4, r0, r1, lsr fp │ │ │ │ eorcc pc, sp, #64, 4 │ │ │ │ @ instruction: 0xf858f17a │ │ │ │ addcs pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf43f432a │ │ │ │ @ instruction: 0xe6d9aeb5 │ │ │ │ strbt r2, [r9], r3, lsr #32 │ │ │ │ strbt r2, [r7], fp, lsr #32 │ │ │ │ usat r2, #5, fp │ │ │ │ - bicmi pc, r0, sp, asr #4 │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, ip, r5, asr #4 │ │ │ │ + eorsvc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b23 │ │ │ │ @ instruction: 0xf1b1725a │ │ │ │ - vmla.i8 d31, d29, d15 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ - blmi 0x800ec0 │ │ │ │ + vmla.i8 d31, d29, d11 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf644012d │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x800e18 │ │ │ │ subcc pc, r1, #64, 4 │ │ │ │ - @ instruction: 0xf982f1b1 │ │ │ │ - bicmi pc, r0, sp, asr #4 │ │ │ │ + @ instruction: 0xf97ef1b1 │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rscsvc pc, r8, r4, asr #12 │ │ │ │ + eorvc pc, r8, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vpadd.i8 d20, d0, d8 │ │ │ │ @ instruction: 0xf1b112a7 │ │ │ │ - vmul.i8 , , │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ - blmi 0x4c0ef4 │ │ │ │ + vmul.i8 , , │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf644012d │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x4c0e4c │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf968f1b1 │ │ │ │ - bicmi pc, r0, sp, asr #4 │ │ │ │ + @ instruction: 0xf964f1b1 │ │ │ │ + mvnscc pc, sp, asr #4 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - andeq pc, ip, r5, asr #4 │ │ │ │ + eorsvc pc, ip, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d9 │ │ │ │ @ instruction: 0xf1b13251 │ │ │ │ - vmul.i8 , , │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - vrhadd.s8 d16, d5, d29 │ │ │ │ - vaddl.s8 q8, d0, d12 │ │ │ │ - blmi 0x180f28 │ │ │ │ + vmul.i8 , , │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + @ instruction: 0xf644012d │ │ │ │ + vmvn.i32 d23, #12 @ 0x0000000c │ │ │ │ + blmi 0x180e80 │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf94ef1b1 │ │ │ │ - eorseq r9, r3, r4, asr #30 │ │ │ │ - eorseq r9, r3, r4, lsr pc │ │ │ │ - eorseq r9, r3, r4, asr pc │ │ │ │ - eorseq r9, r3, r4, lsr #30 │ │ │ │ + @ instruction: 0xf94af1b1 │ │ │ │ + eorseq r9, r3, r4, ror lr │ │ │ │ + eorseq r9, r3, r4, ror #28 │ │ │ │ + eorseq r9, r3, r4, lsl #29 │ │ │ │ + eorseq r9, r3, r4, asr lr │ │ │ │ stmmi r0, {r0, r2, r3, r5, r8, fp, sp, lr, pc} │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r9, lsl #1 │ │ │ │ strpl pc, [r8, -r0, lsl #10] │ │ │ │ - blpl 0x14be2b4 │ │ │ │ + blpl 0x14be20c │ │ │ │ @ instruction: 0x461d3710 │ │ │ │ ldrtmi r9, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0x46924bbc │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xfe87eeb8 │ │ │ │ + blx 0xfe87ee10 │ │ │ │ stcvs 8, cr15, [r8], {91} @ 0x5b │ │ │ │ vrsubhn.i16 d20, q3, q1 │ │ │ │ - blcs 0xc9bcc │ │ │ │ + blcs 0xc9b24 │ │ │ │ adchi pc, r2, r0, asr #32 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ @ instruction: 0xf8d88085 │ │ │ │ @ instruction: 0xf0033368 │ │ │ │ - blcc 0x4c1b60 │ │ │ │ + blcc 0x4c1ab8 │ │ │ │ svclt 0x008f2b0a │ │ │ │ @ instruction: 0xf6492301 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ - bl 0x1013c0 │ │ │ │ + vmla.f d22, d0, d0[2] │ │ │ │ + bl 0x101318 │ │ │ │ svclt 0x00980183 │ │ │ │ strcs r6, [r0], -fp, asr #25 │ │ │ │ svceq 0x0002f1ba │ │ │ │ rsbsle r9, r4, r6, lsl #12 │ │ │ │ mrcvs 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ @ instruction: 0x5600f416 │ │ │ │ @ instruction: 0xf8d5d06f │ │ │ │ @@ -180992,92 +180950,92 @@ │ │ │ │ mcrcs 0, 0, sp, cr1, cr3, {3} │ │ │ │ cmpphi ip, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ cmnle r3, r0, lsl #16 │ │ │ │ @ instruction: 0xdc0d2a01 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ ldrtmi sp, [r8], -sl, lsl #2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - stc2 7, cr15, [lr, #-552]! @ 0xfffffdd8 │ │ │ │ + stc2 7, cr15, [r2, #552] @ 0x228 │ │ │ │ svccc 0x0080f411 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ andcs fp, r2, #24, 30 @ 0x60 │ │ │ │ cmplt r1, r9, lsr #30 │ │ │ │ @ instruction: 0xf50468aa │ │ │ │ andcs r5, r0, r9, lsl r1 │ │ │ │ subvs r0, r8, r2, lsl fp │ │ │ │ andvs r0, sl, r2, lsl r1 │ │ │ │ - bne 0xff649794 │ │ │ │ - blx 0xfee52834 │ │ │ │ - blge 0x27e9ac │ │ │ │ + bne 0xff6496ec │ │ │ │ + blx 0xfee5278c │ │ │ │ + blge 0x27e904 │ │ │ │ andls r4, r4, #56, 12 @ 0x3800000 │ │ │ │ @ instruction: 0xf7ff0976 │ │ │ │ - bls 0x2005ec │ │ │ │ + bls 0x200544 │ │ │ │ @ instruction: 0xf1ba4684 │ │ │ │ @ instruction: 0xf0400f02 │ │ │ │ stmdavs fp!, {r0, r2, r4, r7, pc} │ │ │ │ @ instruction: 0xf0002b02 │ │ │ │ - blls 0x26131c │ │ │ │ - b 0x11893c4 │ │ │ │ + blls 0x261274 │ │ │ │ + b 0x118931c │ │ │ │ svcvc 0x00eb6086 │ │ │ │ subcs lr, r3, r0, asr #20 │ │ │ │ - b 0x10e0d70 │ │ │ │ + b 0x10e0cc8 │ │ │ │ @ instruction: 0xf04010c3 │ │ │ │ @ instruction: 0xf5044002 │ │ │ │ - blls 0x1960bc │ │ │ │ + blls 0x196014 │ │ │ │ eorvs r2, r3, r0, lsl #10 │ │ │ │ rsbvs r4, r5, r3, lsl r6 │ │ │ │ @ instruction: 0xf8c84602 │ │ │ │ @ instruction: 0x4638cebc │ │ │ │ - blx 0xefefdc │ │ │ │ + blx 0xefef34 │ │ │ │ cmppvs r8, #216, 16 @ p-variant is OBSOLETE @ 0xd80000 │ │ │ │ orreq pc, r1, #402653187 @ 0x18000003 │ │ │ │ @ instruction: 0xf8d5e785 │ │ │ │ strls r9, [r4], -r4 │ │ │ │ svceq 0x0003f1b9 │ │ │ │ @ instruction: 0xf1b9d991 │ │ │ │ @ instruction: 0xf0400f04 │ │ │ │ @ instruction: 0xf50480c4 │ │ │ │ - blvc 0xfe2d5464 │ │ │ │ + blvc 0xfe2d53bc │ │ │ │ svclt 0x000c2b03 │ │ │ │ @ instruction: 0xf0002000 │ │ │ │ str r0, [r8, r1] │ │ │ │ mrcne 8, 2, APSR_nzcv, cr0, cr8, {6} │ │ │ │ @ instruction: 0xf47f2900 │ │ │ │ @ instruction: 0xf8d8af6e │ │ │ │ - bl 0x2d09c4 │ │ │ │ + bl 0x2d091c │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ mvnsmi r6, #20, 28 @ 0x140 │ │ │ │ movweq pc, #4102 @ 0x1006 @ │ │ │ │ cdpcs 7, 0, cr14, cr0, cr3, {3} │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ addsle r2, fp, r0, lsl #16 │ │ │ │ - blge 0x24984c │ │ │ │ + blge 0x2497a4 │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ ldc2 7, cr15, [lr, #-1020]! @ 0xfffffc04 │ │ │ │ strmi r7, [r4], sl, lsr #30 │ │ │ │ - blls 0x22d518 │ │ │ │ - bleq 0x67d6e0 │ │ │ │ + blls 0x22d470 │ │ │ │ + bleq 0x67d638 │ │ │ │ andeq pc, r0, #-1073741770 @ 0xc0000036 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - tstpvc r8, #76546048 @ p-variant is OBSOLETE @ 0x4900000 │ │ │ │ + movtvs pc, #34377 @ 0x8649 @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf10a444b │ │ │ │ @ instruction: 0xf8933eff │ │ │ │ - blls 0x245310 │ │ │ │ + blls 0x245268 │ │ │ │ @ instruction: 0xf1aa4331 │ │ │ │ - b 0x1182880 │ │ │ │ + b 0x11827d8 │ │ │ │ svcvc 0x006b5042 │ │ │ │ subsvs pc, pc, #8, 10 @ 0x2000000 │ │ │ │ sbcne lr, r3, r0, asr #20 │ │ │ │ cmnmi r3, r3, ror r2 │ │ │ │ andpl lr, r3, r0, asr #20 │ │ │ │ movweq pc, #478 @ 0x1de @ │ │ │ │ movweq lr, #60227 @ 0xeb43 │ │ │ │ addne lr, r3, r0, asr #20 │ │ │ │ - b 0x10e7cac │ │ │ │ + b 0x10e7c04 │ │ │ │ stmiavs r9!, {r0, r7, ip, sp}^ │ │ │ │ stcne 8, cr15, [r8], {66} @ 0x42 │ │ │ │ subcc lr, r3, r0, asr #20 │ │ │ │ @ instruction: 0xf8422300 │ │ │ │ @ instruction: 0xf0403c04 │ │ │ │ stmdbvs fp!, {r2, r4, r5, r6, r7, lr} │ │ │ │ vqdmulh.s d2, d0, d3 │ │ │ │ @@ -181087,25 +181045,25 @@ │ │ │ │ @ instruction: 0xf8c84240 │ │ │ │ @ instruction: 0xf8c81de8 │ │ │ │ tstcs r9, ip, ror #27 │ │ │ │ ldrb r2, [sl, -r3, lsl #4]! │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mrceq 8, 5, APSR_nzcv, cr8, cr8, {6} │ │ │ │ movweq pc, #473 @ 0x1d9 @ │ │ │ │ - bl 0x11a74fc │ │ │ │ + bl 0x11a7454 │ │ │ │ @ instruction: 0xf8950309 │ │ │ │ @ instruction: 0xf410e01c │ │ │ │ @ instruction: 0xd1225f00 │ │ │ │ stmibne r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x00ed7f6b │ │ │ │ cmpcs r5, r1, asr #20 │ │ │ │ strvs pc, [r0, #-960] @ 0xfffffc40 │ │ │ │ streq pc, [r1, #-133] @ 0xffffff7b │ │ │ │ orrvs lr, r6, r1, asr #20 │ │ │ │ - bcs 0x151d80 │ │ │ │ + bcs 0x151cd8 │ │ │ │ @ instruction: 0xf045bf18 │ │ │ │ @ instruction: 0xf0850501 │ │ │ │ rsclt r0, sp, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1beb115 │ │ │ │ @ instruction: 0xd12e0f00 │ │ │ │ sbcne lr, r3, r1, asr #20 │ │ │ │ andeq lr, r9, r0, asr #20 │ │ │ │ @@ -181126,80 +181084,80 @@ │ │ │ │ stclcs 8, cr15, [ip, #800]! @ 0x320 │ │ │ │ @ instruction: 0x2103e7b3 │ │ │ │ andmi pc, sl, pc, asr #32 │ │ │ │ @ instruction: 0xf85be72d │ │ │ │ ldreq r3, [fp, -r8, lsl #24] │ │ │ │ vst3. {d29,d31,d33}, [ip :64]! │ │ │ │ tstcs r4, r0, lsl #24 │ │ │ │ - b 0x133ae14 │ │ │ │ + b 0x133ad6c │ │ │ │ @ instruction: 0xf0430301 │ │ │ │ tstmi r8, #1140850688 @ 0x44000000 │ │ │ │ ldrdcs lr, [r0], -r0 │ │ │ │ - cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrvc pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ addcs r4, lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf1799000 │ │ │ │ svclt 0x0000fe6b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r3, r0, pc, r9 @ │ │ │ │ - cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + eorseq r9, r3, r0, asr #29 │ │ │ │ + orrvc pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbseq pc, r0, r5, asr #4 │ │ │ │ + adcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r1, #30720 @ 0x7800 │ │ │ │ - @ instruction: 0xffaaf1b0 │ │ │ │ - cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xffa6f1b0 │ │ │ │ + orrvc pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addseq pc, r0, r5, asr #4 │ │ │ │ + sbcvc pc, r0, r4, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r2, #24, 22 @ 0x6000 │ │ │ │ - @ instruction: 0xff9ef1b0 │ │ │ │ - cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff9af1b0 │ │ │ │ + orrvc pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcseq pc, r8, r5, asr #4 │ │ │ │ + andeq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r5, #18432 @ 0x4800 │ │ │ │ - @ instruction: 0xff92f1b0 │ │ │ │ - cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff8ef1b0 │ │ │ │ + orrvc pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andne pc, ip, r5, asr #4 │ │ │ │ + eorseq pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ eorscs r4, fp, #13312 @ 0x3400 │ │ │ │ - @ instruction: 0xff86f1b0 │ │ │ │ - cmppeq r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0xff82f1b0 │ │ │ │ + orrvc pc, r4, r4, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsceq pc, r8, r5, asr #4 │ │ │ │ + andseq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addscs r4, r7, #6144 @ 0x1800 │ │ │ │ - @ instruction: 0xff7af1b0 │ │ │ │ - vhadd.s8 d18, d5, d0 │ │ │ │ - vorr.i32 q8, #4 @ 0x00000004 │ │ │ │ - blmi 0x1c16e4 │ │ │ │ + @ instruction: 0xff76f1b0 │ │ │ │ + @ instruction: 0xf6442000 │ │ │ │ + vaddw.s8 , q8, d4 │ │ │ │ + blmi 0x1c163c │ │ │ │ ldrdls r2, [r0], -ip │ │ │ │ mcr2 1, 1, pc, cr0, cr9, {3} @ │ │ │ │ - eorseq r9, r3, r8, lsr #31 │ │ │ │ - ldrsbteq r9, [r3], -ip │ │ │ │ - eorseq r9, r3, r8, asr #31 │ │ │ │ + ldrsbteq r9, [r3], -r8 │ │ │ │ + eorseq r9, r3, ip, lsl #30 │ │ │ │ + ldrshteq r9, [r3], -r8 │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ ldmib r3, {r1, r9, sl, lr}^ │ │ │ │ stmdbcs r0, {r1, ip} │ │ │ │ bicsvs lr, r1, #323584 @ 0x4f000 │ │ │ │ movtne lr, #2627 @ 0xa43 │ │ │ │ bfceq sp, #20, #5 │ │ │ │ @ instruction: 0xf8d2d520 │ │ │ │ vst2.32 {d3-d6}, [r3 :256], r8 │ │ │ │ - bllt 0xfe4d9464 │ │ │ │ + bllt 0xfe4d93bc │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ - b 0x17ee66c │ │ │ │ + b 0x17ee5c4 │ │ │ │ subsle r0, r1, r0, lsl #28 │ │ │ │ ldrtle r0, [sp], #-75 @ 0xffffffb5 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ orrmi r4, fp, #0, 6 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - bllt 0x12d9384 │ │ │ │ + bllt 0x12d92dc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf013fb04 │ │ │ │ tstle r0, r1 │ │ │ │ vsubw.s8 q9, q8, d0 │ │ │ │ @@ -181218,56 +181176,56 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ msreq SPSR_xc, #9568256 @ 0x920000 │ │ │ │ smlabtcs r0, r0, r9, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff466 │ │ │ │ + blx 0x1ff3be │ │ │ │ orrpl pc, r0, #8388608 @ 0x800000 │ │ │ │ orrscc pc, r8, #13828096 @ 0xd30000 │ │ │ │ msrvs SPSR_, #50331648 @ 0x3000000 │ │ │ │ @ instruction: 0xd1b94303 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x1ff48a │ │ │ │ + blx 0x1ff3e2 │ │ │ │ orrcs pc, r0, #50331648 @ 0x3000000 │ │ │ │ movweq lr, #51795 @ 0xca53 │ │ │ │ strb sp, [pc, sl, lsr #1]! │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18528 │ │ │ │ + bl 0xfec18480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, ip, r8, asr #31 │ │ │ │ @ instruction: 0x46164b14 │ │ │ │ @ instruction: 0x46074a14 │ │ │ │ movwls r4, #1549 @ 0x60d │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @ instruction: 0xf64c0200 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf04d022d │ │ │ │ stmdbls lr, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r4, [r8], -r4, lsl #12 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r2, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ movwls r3, #41736 @ 0xa308 │ │ │ │ @ instruction: 0xf9eef017 │ │ │ │ - blge 0x192bf8 │ │ │ │ + blge 0x192b50 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ strls r2, [r3], #-1026 @ 0xfffffbfe │ │ │ │ stc2 7, cr15, [r2, #1020] @ 0x3fc │ │ │ │ - ldrshteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsr #30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18594 │ │ │ │ + bl 0xfec184ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [sl], r0 @ │ │ │ │ strcs r4, [r0], #-1541 @ 0xfffff9fb │ │ │ │ @ instruction: 0x460f4a12 │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ @@ -181276,109 +181234,109 @@ │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf7fe9301 │ │ │ │ @ instruction: 0x466bf81d │ │ │ │ strmi r4, [r6], -r2, lsl #12 │ │ │ │ strtmi sl, [r8], -r1, lsl #18 │ │ │ │ ldcvc 8, cr15, [r0], #788 @ 0x314 │ │ │ │ ldcmi 8, cr15, [r4], #788 @ 0x314 │ │ │ │ - blx 0x1e7f3d6 │ │ │ │ + blx 0x1e7f32e │ │ │ │ @ instruction: 0xf8c54633 │ │ │ │ @ instruction: 0xf04f0cac │ │ │ │ tstcs r3, sl, lsl #4 │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ svclt 0x0000f835 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec185f8 │ │ │ │ + bl 0xfec18550 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xb08d0fb8 │ │ │ │ - blcs 0xd4460 │ │ │ │ - bmi 0x692c60 │ │ │ │ + blcs 0xd43b8 │ │ │ │ + bmi 0x692bb8 │ │ │ │ tstpeq fp, #79 @ p-variant is OBSOLETE @ 0x4f │ │ │ │ svclt 0x000c9400 │ │ │ │ strcs r2, [r6], #-1029 @ 0xfffffbfb │ │ │ │ strmi r9, [r7], -r3, lsl #8 │ │ │ │ ldmdavs r2, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f920b │ │ │ │ @ instruction: 0xf64c0200 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf64c012d │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strcs r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r9], #-2509 @ 0xfffff633 │ │ │ │ strls r2, [r8], #-1027 @ 0xfffffbfd │ │ │ │ @ instruction: 0xf85ef04d │ │ │ │ @ instruction: 0x46049912 │ │ │ │ @ instruction: 0xf0174638 │ │ │ │ - blge 0x1bfa50 │ │ │ │ + blge 0x1bf9a8 │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ svclt 0x0000fd15 │ │ │ │ - ldrshteq r9, [r3], -r4 │ │ │ │ + eorseq r9, r3, r4, lsr #30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec18670 │ │ │ │ + bl 0xfec185c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ svclt 0x0000ff4f │ │ │ │ - bcc 0x108db4 │ │ │ │ + bcc 0x108d0c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f913 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851efe │ │ │ │ + blx 0x851e56 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108ddc │ │ │ │ + bcc 0x108d34 │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f812 │ │ │ │ - blx 0x851f26 │ │ │ │ + blx 0x851e7e │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - bcc 0x108e04 │ │ │ │ + bcc 0x108d5c │ │ │ │ strlt r3, [r0, #-263] @ 0xfffffef9 │ │ │ │ svc 0x0001f813 │ │ │ │ svcgt 0x0001f912 │ │ │ │ - blx 0x851f4e │ │ │ │ + blx 0x851ea6 │ │ │ │ mvnsle r0, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf64fb087 │ │ │ │ @ instruction: 0xf6cf79f8 │ │ │ │ @ instruction: 0x461d79ff │ │ │ │ streq pc, [r8, -r1, lsl #2] │ │ │ │ streq pc, [r8], #-258 @ 0xfffffefe │ │ │ │ - bl 0xfeb28d64 │ │ │ │ + bl 0xfeb28cbc │ │ │ │ @ instruction: 0xf8dd0902 │ │ │ │ andls r8, r5, r4, asr #32 │ │ │ │ mcr2 10, 4, pc, cr6, cr15, {2} @ │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf10e2e02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf8cd3601 │ │ │ │ - b 0x14a5554 │ │ │ │ + b 0x14a54ac │ │ │ │ svclt 0x000c0ece │ │ │ │ and pc, r8, sp, asr #17 │ │ │ │ - bleq 0xff27be8c │ │ │ │ + bleq 0xff27bde4 │ │ │ │ svclt 0x000c4606 │ │ │ │ @ instruction: 0xf8cd46f3 │ │ │ │ stmib sp, {r3, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1a7be03 │ │ │ │ @ instruction: 0xf1a40b08 │ │ │ │ ldrbmi r0, [r2], -r8, lsl #20 │ │ │ │ stmdavs r8!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @@ -181388,42 +181346,42 @@ │ │ │ │ strbmi r0, [r0, ip, lsl #24] │ │ │ │ @ instruction: 0x46394652 │ │ │ │ @ instruction: 0xf8554683 │ │ │ │ strbmi r0, [r0, r8, lsl #24] │ │ │ │ strmi r4, [r2], r2, lsr #12 │ │ │ │ @ instruction: 0xf8554639 │ │ │ │ ldrcc r0, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - blls 0x113498 │ │ │ │ + blls 0x1133f0 │ │ │ │ ldrcc r9, [r0, -r2, lsl #20] │ │ │ │ @ instruction: 0xf8c64423 │ │ │ │ @ instruction: 0xf8c69000 │ │ │ │ addsmi fp, sl, #4 │ │ │ │ andge lr, r2, r6, asr #19 │ │ │ │ ldreq pc, [r0], -r6, lsl #2 │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8ddbe03 │ │ │ │ ldrbmi sl, [lr, #20] │ │ │ │ andeq lr, fp, sl, lsl #22 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8a9c8 │ │ │ │ + bl 0xfeb8a920 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xd29d8 │ │ │ │ + bl 0xd2930 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addcs pc, r4, #192, 6 │ │ │ │ movweq pc, #37824 @ 0x93c0 @ │ │ │ │ - b 0x148be70 │ │ │ │ + b 0x148bdc8 │ │ │ │ svclt 0x00043cd0 │ │ │ │ @ instruction: 0xf043035b │ │ │ │ strdle r4, [r5], -pc @ │ │ │ │ - blcs 0xefb8c │ │ │ │ + blcs 0xefae4 │ │ │ │ @ instruction: 0xf041bf08 │ │ │ │ orrslt r0, r9, r1, lsl #2 │ │ │ │ sbcvc lr, ip, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ cmpeq fp, #112, 4 │ │ │ │ @@ -181444,88 +181402,88 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrcs fp, [r2], #-137 @ 0xffffff77 │ │ │ │ svcls 0x0002f893 │ │ │ │ ldmdals r3, {r0, r2, ip, pc} │ │ │ │ stmibeq r0, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0x1e8ac2 │ │ │ │ - blx 0x188d67c │ │ │ │ + blx 0x1e8a1a │ │ │ │ + blx 0x188d5d4 │ │ │ │ @ instruction: 0xf10efe85 │ │ │ │ stcls 14, cr0, [r5], {1} │ │ │ │ msrvc SPSR_f, #0, 12 │ │ │ │ vsubw.u8 , , d3 │ │ │ │ - b 0x148a294 │ │ │ │ - blcs 0x1451cc │ │ │ │ + b 0x148a1ec │ │ │ │ + blcs 0x145124 │ │ │ │ strbcs pc, [r0, #965] @ 0x3c5 @ │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, r6, r9, sl, lr}^ │ │ │ │ svclt 0x001c6014 │ │ │ │ @ instruction: 0x461f00db │ │ │ │ @ instruction: 0xf1a79006 │ │ │ │ strtmi r0, [r7], #-16 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ svclt 0x00089704 │ │ │ │ stmdbeq r0, {r0, r1, r4, r5, r6, r9, sl, lr}^ │ │ │ │ streq lr, [r0, -r5, lsl #20] │ │ │ │ streq lr, [r0, #-2597] @ 0xfffff5db │ │ │ │ vstmiaeq r7, {s29-s107} │ │ │ │ - bl 0x101c80 │ │ │ │ + bl 0x101bd8 │ │ │ │ @ instruction: 0xf851000c │ │ │ │ ldrmi r1, [r4], #55 @ 0x37 │ │ │ │ eorsvc pc, r7, r2, asr r8 @ │ │ │ │ - blx 0x91b7dc │ │ │ │ + blx 0x91b734 │ │ │ │ @ instruction: 0xf1c5fa05 │ │ │ │ @ instruction: 0xf8dc0120 │ │ │ │ - blx 0xa896f8 │ │ │ │ - blx 0x100300 │ │ │ │ - b 0x137daf4 │ │ │ │ + blx 0xa89650 │ │ │ │ + blx 0x100258 │ │ │ │ + b 0x137da4c │ │ │ │ @ instruction: 0xf1a50a01 │ │ │ │ - blx 0x8c1b78 │ │ │ │ - blx 0x8ff710 │ │ │ │ - b 0x137db04 │ │ │ │ + blx 0x8c1ad0 │ │ │ │ + blx 0x8ff668 │ │ │ │ + b 0x137da5c │ │ │ │ stmdbls r6, {r0, r9, fp} │ │ │ │ - beq 0x27c130 │ │ │ │ - b 0xfe2d2fa4 │ │ │ │ + beq 0x27c088 │ │ │ │ + b 0xfe2d2efc │ │ │ │ @ instruction: 0xf1c50801 │ │ │ │ strcs r0, [r0], #-288 @ 0xfffffee0 │ │ │ │ @ instruction: 0x3e06e9cd │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - bleq 0x13c04c │ │ │ │ + bleq 0x13bfa4 │ │ │ │ msreq CPSR_, r5, lsr #3 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ @ instruction: 0xf101fa22 │ │ │ │ - bleq 0x13c05c │ │ │ │ + bleq 0x13bfb4 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa2a │ │ │ │ - blx 0x2d3064 │ │ │ │ - blx 0xafdf4c │ │ │ │ + blx 0x2d2fbc │ │ │ │ + blx 0xafdea4 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xf7ff4318 │ │ │ │ @ instruction: 0xf1c4ff4d │ │ │ │ @ instruction: 0xf1a40220 │ │ │ │ strmi r0, [r7], -r0, lsr #6 │ │ │ │ vpmax.s8 d15, d2, d5 │ │ │ │ - blx 0xb93084 │ │ │ │ + blx 0xb92fdc │ │ │ │ ldrcc pc, [r0], #-4 │ │ │ │ vpmax.u8 d15, d3, d21 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xff3cf7ff │ │ │ │ movwls r9, #2819 @ 0xb03 │ │ │ │ - blls 0x652f7c │ │ │ │ + blls 0x652ed4 │ │ │ │ ldmdavs r2!, {r3, r4, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xf890f769 │ │ │ │ + @ instruction: 0xf8e4f769 │ │ │ │ @ instruction: 0xf8469b04 │ │ │ │ addsmi r0, lr, #4, 22 @ 0x1000 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bls 0x210fa8 │ │ │ │ + bls 0x210f00 │ │ │ │ ldrmi r4, [sl], #-1438 @ 0xfffffa62 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xfe78ab9c │ │ │ │ + bne 0xfe78aaf4 │ │ │ │ strmi lr, [r2, #-2274] @ 0xfffff71e │ │ │ │ strmi r1, [lr, #2257] @ 0x8d1 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -181550,46 +181508,46 @@ │ │ │ │ sbcseq fp, fp, sl, lsl pc │ │ │ │ @ instruction: 0x4692469a │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ andseq pc, r4, r0, lsr r8 @ │ │ │ │ @ instruction: 0xf787fab7 │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0x5c12e9dd │ │ │ │ - b 0x243e1c │ │ │ │ - b 0xa42840 │ │ │ │ + b 0x243d74 │ │ │ │ + b 0xa42798 │ │ │ │ stmib sp, {r0, r1, r2, r9, sl}^ │ │ │ │ - bl 0x10e03c │ │ │ │ + bl 0x10df94 │ │ │ │ cmneq r6, r4, asr #29 │ │ │ │ eorsvc pc, r4, r1, asr r8 @ │ │ │ │ smlawteq r0, r6, r1, pc @ │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ - blx 0x1d1c1c │ │ │ │ + blx 0x1d1b74 │ │ │ │ movwmi pc, #61697 @ 0xf101 @ │ │ │ │ msreq CPSR_, r6, lsr #3 │ │ │ │ @ instruction: 0xf606fa24 │ │ │ │ @ instruction: 0xf101fa24 │ │ │ │ streq lr, [ip], -r6, lsl #21 │ │ │ │ strbmi r4, [r9], -pc, lsl #6 │ │ │ │ @ instruction: 0xf7ff406f │ │ │ │ stcls 14, cr15, [r3, #-788] @ 0xfffffcec │ │ │ │ @ instruction: 0x4683463b │ │ │ │ strtmi r4, [sl], #1607 @ 0x647 │ │ │ │ ldrmi r2, [r8], r0, lsl #8 │ │ │ │ eoreq pc, r0, #196, 2 @ 0x31 │ │ │ │ msreq CPSR_, #164, 2 @ 0x29 │ │ │ │ @ instruction: 0xf004fa28 │ │ │ │ - blx 0x2531a0 │ │ │ │ + blx 0x2530f8 │ │ │ │ ldrcc pc, [r0], #-514 @ 0xfffffdfe │ │ │ │ vpmax.u8 d15, d3, d22 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ mcr2 7, 5, pc, cr14, cr15, {7} @ │ │ │ │ - blls 0x5e7490 │ │ │ │ + blls 0x5e73e8 │ │ │ │ stmdavs sl!, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ - @ instruction: 0xf804f769 │ │ │ │ - bleq 0x1ff9b0 │ │ │ │ + @ instruction: 0xf858f769 │ │ │ │ + bleq 0x1ff908 │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ andcc lr, r4, #3620864 @ 0x374000 │ │ │ │ addsmi r9, sl, #49152 @ 0xc000 │ │ │ │ stmdble r7, {r0, r3, r4, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r1!, {r0, r1, r3, r4, r6, r9, fp, ip}^ │ │ │ │ stmiane r8, {r1, r8, sl, lr}^ │ │ │ │ @@ -181646,15 +181604,15 @@ │ │ │ │ strcc fp, [r1, #-740] @ 0xfffffd1c │ │ │ │ rsceq r3, sp, r1, lsl #8 │ │ │ │ rsceq fp, r5, r8, lsl #30 │ │ │ │ @ instruction: 0xf91c440d │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf91e2f01 │ │ │ │ bicseq r4, fp, r1, lsl #30 │ │ │ │ - blx 0x1ce6a2 │ │ │ │ + blx 0x1ce5fa │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r1, fp, r7, asr #5 │ │ │ │ svclt 0x001c429a │ │ │ │ @ instruction: 0xf08317db │ │ │ │ addmi r0, sp, #-268435449 @ 0xf0000007 │ │ │ │ svccs 0x0001f800 │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ @@ -181663,46 +181621,46 @@ │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vabal.u8 , d3, d0 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b1644 │ │ │ │ + b 0x14b159c │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ svcgt 0x0001f911 │ │ │ │ svccc 0x0001f912 │ │ │ │ vqrdmlah.s d15, d12, d3 │ │ │ │ stclne 3, cr15, [r7], {67} @ 0x43 │ │ │ │ ldrmi r1, [ip, #475] @ 0x1db │ │ │ │ bfine fp, ip, (invalid: 30:27) │ │ │ │ - ldcleq 0, cr15, [pc], #-524 @ 0xc1804 │ │ │ │ + ldcleq 0, cr15, [pc], #-524 @ 0xc175c │ │ │ │ @ instruction: 0xf800458e │ │ │ │ mvnle ip, r1, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x1ffb9e │ │ │ │ + blx 0x1ffaf6 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ - b 0x14b16a4 │ │ │ │ + b 0x14b15fc │ │ │ │ @ instruction: 0xf1020ece │ │ │ │ svclt 0x000832ff │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi r3, [lr], #2049 @ 0x801 │ │ │ │ @ instruction: 0xf9112440 │ │ │ │ @ instruction: 0xf912cf01 │ │ │ │ - blx 0x591666 │ │ │ │ + blx 0x5915be │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r1, fp, r7, asr #25 │ │ │ │ svclt 0x001c459c │ │ │ │ @ instruction: 0xf08317db │ │ │ │ strmi r0, [lr, #3199] @ 0xc7f │ │ │ │ svcgt 0x0001f800 │ │ │ │ andcs sp, r0, sp, ror #3 │ │ │ │ @@ -181714,16 +181672,16 @@ │ │ │ │ submi fp, r9, #-1073741824 @ 0xc0000000 │ │ │ │ addcc lr, ip, pc, asr #20 │ │ │ │ sbccc lr, r2, r0, lsl #22 │ │ │ │ bicne r4, r3, #8, 8 @ 0x8000000 │ │ │ │ sbccc pc, pc, r0, asr #6 │ │ │ │ mulle r6, r8, r2 │ │ │ │ rscsvc pc, pc, r7, asr #12 │ │ │ │ - b 0xfe0ca2b4 │ │ │ │ - blls 0x11de40 │ │ │ │ + b 0xfe0ca20c │ │ │ │ + blls 0x11dd98 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ ldrmi fp, [lr], r0, lsl #10 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ @@ -181731,24 +181689,24 @@ │ │ │ │ vnmulmi.f32 s28, s28, s30 │ │ │ │ @ instruction: 0x3eceea4f │ │ │ │ @ instruction: 0xcc02fb11 │ │ │ │ cdpmi 5, 8, cr15, cr0, cr14, {0} │ │ │ │ mvncc lr, #323584 @ 0x4f000 │ │ │ │ stclcc 3, cr15, [pc], {76} @ 0x4c │ │ │ │ svclt 0x001f4563 │ │ │ │ - ldclvc 6, cr15, [pc], #284 @ 0xc1c10 │ │ │ │ + ldclvc 6, cr15, [pc], #284 @ 0xc1b68 │ │ │ │ vstmiavc r3!, {s29-s168} │ │ │ │ @ instruction: 0xf8c02301 │ │ │ │ - blx 0x511682 │ │ │ │ + blx 0x5115da │ │ │ │ bicsne lr, sl, #-939524096 @ 0xc8000000 │ │ │ │ biccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89eb14 │ │ │ │ + blx 0x89ea6c │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -181761,59 +181719,59 @@ │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ stmdbne pc, {r0, r2, r4, r5, r9, sl, lr}^ @ │ │ │ │ svcgt 0x0002f93e │ │ │ │ - blcs 0x180030 │ │ │ │ + blcs 0x17ff88 │ │ │ │ svcge 0x0002f834 │ │ │ │ vstmiacc ip, {s29-s107} │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ andgt pc, sl, #18432 @ 0x4800 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5b8c │ │ │ │ + b 0xfe2e5ae4 │ │ │ │ addmi r7, pc, #57856 @ 0xe200 │ │ │ │ andgt pc, r0, lr, lsr #17 │ │ │ │ strtmi sp, [r8], #-486 @ 0xfffffe1a │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stc2 10, cr15, [r3], {15} @ │ │ │ │ - blx 0x52f00a │ │ │ │ - b 0x14c13d4 │ │ │ │ + blx 0x52ef62 │ │ │ │ + b 0x14c132c │ │ │ │ ldrne r3, [fp], #-3276 @ 0xfffff334 │ │ │ │ stcmi 5, cr15, [r0], {12} │ │ │ │ @ instruction: 0xf132fb11 │ │ │ │ @ instruction: 0x0c0eebac │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - b 0x14929e4 │ │ │ │ + b 0x149293c │ │ │ │ vcge.f32 , q14, q14 │ │ │ │ strbmi r3, [r6, #3279]! @ 0xccf │ │ │ │ movweq lr, #7075 @ 0x1ba3 │ │ │ │ strcs fp, [r1], #-3868 @ 0xfffff0e4 │ │ │ │ cdpmi 8, 14, cr15, cr0, cr0, {6} │ │ │ │ rsccc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf647bf18 │ │ │ │ vqrdmlsh.s , , │ │ │ │ svclt 0x001833cf │ │ │ │ vstmiavc lr!, {s29-s168} │ │ │ │ svclt 0x001e429a │ │ │ │ @ instruction: 0xf8c02101 │ │ │ │ @ instruction: 0xf6471ee0 │ │ │ │ - blx 0x89ec18 │ │ │ │ + blx 0x89eb70 │ │ │ │ svclt 0x0018f08c │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -181821,27 +181779,27 @@ │ │ │ │ @ instruction: 0xf1a29c08 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ @ instruction: 0xf6470801 │ │ │ │ rsclt r7, r5, #66846720 @ 0x3fc0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ec60 │ │ │ │ + b 0x148ebb8 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf93c190e │ │ │ │ @ instruction: 0xf9312f02 │ │ │ │ @ instruction: 0xf93e9b02 │ │ │ │ bicseq sl, r2, #2, 30 │ │ │ │ addmi pc, r0, #8388608 @ 0x800000 │ │ │ │ andscs pc, r9, #10240 @ 0x2800 │ │ │ │ stmibcc pc, {r1, r6, r8, r9, ip, sp, lr, pc}^ @ │ │ │ │ strbmi r1, [sl, #-978] @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2a1c8c │ │ │ │ + b 0xfe2a1be4 │ │ │ │ addmi r7, lr, #3702784 @ 0x388000 │ │ │ │ andls pc, r0, ip, lsr #17 │ │ │ │ strtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -181858,22 +181816,22 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc1cf0 │ │ │ │ - blgt 0x1801b8 │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc1c48 │ │ │ │ + blgt 0x180110 │ │ │ │ svccs 0x0002f83e │ │ │ │ vpadd.i8 d15, d12, d2 │ │ │ │ stclcc 3, cr15, [pc], {66} @ 0x42 │ │ │ │ strbmi r1, [r2, #-978]! @ 0xfffffc2e │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe2e5d0c │ │ │ │ + b 0xfe2e5c64 │ │ │ │ adcsmi r7, r9, #57856 @ 0xe200 │ │ │ │ svcgt 0x0002f825 │ │ │ │ strtmi sp, [r0], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ @@ -181888,34 +181846,34 @@ │ │ │ │ @ instruction: 0xf44f9c08 │ │ │ │ @ instruction: 0xf04f4780 │ │ │ │ @ instruction: 0xf6470901 │ │ │ │ rsclt r7, r5, #16711680 @ 0xff0000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148ed6c │ │ │ │ + b 0x148ecc4 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf9311e84 │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ - blx 0x56d98e │ │ │ │ + blx 0x56d8e6 │ │ │ │ vhsub.u8 d23, d2, d10 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ andls pc, r0, r3, asr #17 │ │ │ │ - bvc 0xff97c7b8 │ │ │ │ + bvc 0xff97c710 │ │ │ │ @ instruction: 0xf824428e │ │ │ │ mvnle sl, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4b9ac │ │ │ │ + bl 0xfec4b904 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdb9bc │ │ │ │ + bl 0xdb914 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181928,44 +181886,44 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x1537d4 │ │ │ │ - b 0x1484b20 │ │ │ │ + bl 0x15372c │ │ │ │ + b 0x1484a78 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9e28 │ │ │ │ + b 0x14a9d80 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ ands pc, r7, fp, lsr r9 @ │ │ │ │ andeq lr, r9, r1, lsr #23 │ │ │ │ @ instruction: 0xf93046c4 │ │ │ │ - blx 0x14ca42 │ │ │ │ + blx 0x14c99a │ │ │ │ vhsub.u8 d31, d2, d14 │ │ │ │ bicsne r3, r2, #847872 @ 0xcf000 │ │ │ │ svclt 0x001c4552 │ │ │ │ - b 0xfe219ee0 │ │ │ │ + b 0xfe219e38 │ │ │ │ addmi r7, r8, #925696 @ 0xe2000 │ │ │ │ svcge 0x0002f82c │ │ │ │ - bls 0x136610 │ │ │ │ + bls 0x136568 │ │ │ │ @ instruction: 0xf1003708 │ │ │ │ cps #16 │ │ │ │ adcsmi r0, sl, #16, 16 @ 0x100000 │ │ │ │ stmdals r2, {r1, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ - blls 0x1938e0 │ │ │ │ + blls 0x193838 │ │ │ │ addmi r4, r3, #-2046820352 @ 0x86000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb274 │ │ │ │ + bl 0xfe8cb1cc │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x453284 │ │ │ │ + bl 0x4531dc │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -181974,50 +181932,50 @@ │ │ │ │ @ instruction: 0xf04f0902 │ │ │ │ strcs r0, [r1, -r0, lsl #16] │ │ │ │ ldrbtvc pc, [pc], r7, asr #12 @ │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r3, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148dec4 │ │ │ │ - b 0x148b154 │ │ │ │ + b 0x148de1c │ │ │ │ + b 0x148b0ac │ │ │ │ stmib sp, {r0, r1, r6, r7, r8, r9}^ │ │ │ │ svclt 0x00163e02 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ - bl 0x1538dc │ │ │ │ + bl 0x153834 │ │ │ │ svclt 0x00080244 │ │ │ │ - b 0x149373c │ │ │ │ + b 0x1493694 │ │ │ │ stmib sp, {r1, r3, r5, r6, r9, fp}^ │ │ │ │ ldrbmi sl, [r4], -r0 │ │ │ │ svclt 0x00a82c08 │ │ │ │ - b 0x148af0c │ │ │ │ + b 0x148ae64 │ │ │ │ @ instruction: 0xf44f0b44 │ │ │ │ ldrbmi r4, [r9], #-1152 @ 0xfffffb80 │ │ │ │ andsge pc, r8, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c0beba1 │ │ │ │ @ instruction: 0xf93c46ce │ │ │ │ - blx 0x190b0e │ │ │ │ + blx 0x190a66 │ │ │ │ vcgt.u8 d20, d3, d10 │ │ │ │ bicsne r3, fp, #207 @ 0xcf │ │ │ │ svclt 0x001c4283 │ │ │ │ - b 0xfe259fd0 │ │ │ │ + b 0xfe259f28 │ │ │ │ strmi r7, [ip, #227] @ 0xe3 │ │ │ │ svceq 0x0002f82e │ │ │ │ - blls 0xf66dc │ │ │ │ + blls 0xf6634 │ │ │ │ stmdaeq r8, {r3, r8, ip, sp, lr, pc} │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [r1], #268 @ 0x10c │ │ │ │ movweq lr, #6621 @ 0x19dd │ │ │ │ ldrd pc, [ip], -sp │ │ │ │ strmi r4, [r6], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8cb344 │ │ │ │ + bl 0xfe8cb29c │ │ │ │ stmia lr!, {r1, r2, r3}^ │ │ │ │ - bl 0x453354 │ │ │ │ + bl 0x4532ac │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -182030,34 +181988,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x15396c │ │ │ │ - b 0x14828b8 │ │ │ │ + bl 0x1538c4 │ │ │ │ + b 0x1482810 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14a9fc0 │ │ │ │ + b 0x14a9f18 │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andeq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bece0 │ │ │ │ + bcc 0xff4bec38 │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fca00 │ │ │ │ + bvc 0xff8fc958 │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182083,34 +182041,34 @@ │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ svclt 0x00159303 │ │ │ │ ldrmi r0, [sl], r0, asr #1 │ │ │ │ ldrmi r4, [r8], -r2, lsl #13 │ │ │ │ - bl 0x153a40 │ │ │ │ - b 0x148298c │ │ │ │ + bl 0x153998 │ │ │ │ + b 0x14828e4 │ │ │ │ @ instruction: 0xf6470a6a │ │ │ │ @ instruction: 0xf1ba75ff │ │ │ │ ldrbmi r0, [r1], r8, lsl #30 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ stmib sp, {r3, r8, fp}^ │ │ │ │ - b 0x14aa094 │ │ │ │ + b 0x14a9fec │ │ │ │ strbmi r0, [r9], #-2377 @ 0xfffff6b7 │ │ │ │ andslt pc, r7, r2, lsr r9 @ │ │ │ │ @ instruction: 0x0c09eba1 │ │ │ │ @ instruction: 0xf93e46c6 │ │ │ │ @ instruction: 0xf93c0f02 │ │ │ │ biceq sl, r0, #2048 @ 0x800 │ │ │ │ addmi pc, r0, r0, lsl #10 │ │ │ │ andseq pc, fp, sl, lsl #22 │ │ │ │ - bcc 0xff4bedb4 │ │ │ │ + bcc 0xff4bed0c │ │ │ │ ldrbmi r1, [r0, #-960] @ 0xfffffc40 │ │ │ │ eorvs fp, r6, ip, lsl pc │ │ │ │ - bvc 0xff8fcad4 │ │ │ │ + bvc 0xff8fca2c │ │ │ │ @ instruction: 0xf8ae458c │ │ │ │ mvnle sl, r0 │ │ │ │ strcc r9, [r8, -r1, lsl #16] │ │ │ │ tstpeq r0, ip, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [sp], {184} @ 0xb8 │ │ │ │ ldrmi r9, [lr], r2, lsl #16 │ │ │ │ @@ -182133,18 +182091,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccs 0x0002f93c │ │ │ │ - blmi 0x180600 │ │ │ │ + blmi 0x180558 │ │ │ │ svccc 0x0002f83e │ │ │ │ @ instruction: 0xf50203d2 │ │ │ │ - blx 0x592b4a │ │ │ │ + blx 0x592aa2 │ │ │ │ vcgt.u8 d18, d3, d4 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182158,18 +182116,18 @@ │ │ │ │ vqshlu.s64 , , #4 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ strcc r3, [r1], #-1281 @ 0xfffffaff │ │ │ │ svclt 0x000800ed │ │ │ │ strmi r0, [sp], #-229 @ 0xffffff1b │ │ │ │ svccc 0x0002f93c │ │ │ │ - blcs 0x180664 │ │ │ │ + blcs 0x1805bc │ │ │ │ svcmi 0x0002f93e │ │ │ │ @ instruction: 0xf50303db │ │ │ │ - blx 0x1d2fae │ │ │ │ + blx 0x1d2f06 │ │ │ │ vcge.u8 d19, d3, d2 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x0018429a │ │ │ │ rscvc lr, r3, #548864 @ 0x86000 │ │ │ │ @ instruction: 0xf820428d │ │ │ │ mvnle r2, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182178,22 +182136,22 @@ │ │ │ │ svclt 0x0000bd70 │ │ │ │ vorr.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1e50 │ │ │ │ + b 0x14b1da8 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ - ldrbtvc pc, [pc], #1607 @ 0xc2200 @ │ │ │ │ + ldrbtvc pc, [pc], #1607 @ 0xc2158 @ │ │ │ │ @ instruction: 0xf931448e │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591e16 │ │ │ │ + blx 0x591d6e │ │ │ │ vcgt.u8 d31, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s160} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182202,23 +182160,23 @@ │ │ │ │ svclt 0x0000bd10 │ │ │ │ vbic.i32 d27, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf1be2e01 │ │ │ │ svclt 0x000a0f02 │ │ │ │ @ instruction: 0xf10eb2db │ │ │ │ movwcc r0, #7681 @ 0x1e01 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ - b 0x14b1eb0 │ │ │ │ + b 0x14b1e08 │ │ │ │ @ instruction: 0xf1a00ece │ │ │ │ svclt 0x00080002 │ │ │ │ @ instruction: 0x0ec3ea4f │ │ │ │ strmi pc, [r0], #1103 @ 0x44f │ │ │ │ @ instruction: 0xf647448e │ │ │ │ @ instruction: 0xf93175ff │ │ │ │ @ instruction: 0xf832cb02 │ │ │ │ - blx 0x591e7a │ │ │ │ + blx 0x591dd2 │ │ │ │ vcgt.u8 d20, d3, d12 │ │ │ │ bicsne r3, fp, #52992 @ 0xcf00 │ │ │ │ svclt 0x0018459c │ │ │ │ vstmiavc r3!, {s29-s161} │ │ │ │ @ instruction: 0xf820458e │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -182234,15 +182192,15 @@ │ │ │ │ rscseq r1, pc, r6, lsl #29 │ │ │ │ stmdaeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf6472500 │ │ │ │ ldrshtne r7, [pc], #-79 │ │ │ │ ands pc, r5, r8, lsr r9 @ │ │ │ │ tstpeq r0, ip, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8314630 │ │ │ │ - blx 0x591eda │ │ │ │ + blx 0x591e32 │ │ │ │ vcgt.u8 d31, d3, d14 │ │ │ │ bicsne r3, fp, #-268435444 @ 0xf000000c │ │ │ │ svclt 0x00184293 │ │ │ │ rscvc lr, r3, #132, 20 @ 0x84000 │ │ │ │ @ instruction: 0xf8204561 │ │ │ │ mvnsle r2, r2, lsl #30 │ │ │ │ @ instruction: 0xf1013508 │ │ │ │ @@ -182259,24 +182217,24 @@ │ │ │ │ stmdaeq r1, {r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ cdpne 12, 8, cr0, cr7, cr14, {0} │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbeq r3, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vst1.8 {d18-d20}, [pc], r0 │ │ │ │ - b 0x1493534 │ │ │ │ + b 0x149348c │ │ │ │ @ instruction: 0xf6470868 │ │ │ │ @ instruction: 0xf93975ff │ │ │ │ @ instruction: 0xf1ace016 │ │ │ │ @ instruction: 0x46380110 │ │ │ │ svccc 0x0002f831 │ │ │ │ movwmi pc, #60179 @ 0xeb13 @ │ │ │ │ sbccc pc, pc, #201326593 @ 0xc000001 │ │ │ │ addsmi r1, r3, #1811939331 @ 0x6c000003 │ │ │ │ - b 0xfe231fb8 │ │ │ │ + b 0xfe231f10 │ │ │ │ strbmi r7, [r1, #-739]! @ 0xfffffd1d │ │ │ │ svccs 0x0002f820 │ │ │ │ @ instruction: 0x3608d1f0 │ │ │ │ ldceq 1, cr15, [r0], {1} │ │ │ │ ldrmi r3, [r0, #1808]! @ 0x710 │ │ │ │ andcs sp, r0, r5, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182286,75 +182244,75 @@ │ │ │ │ mulgt r0, sp, r8 │ │ │ │ smlabbeq r1, r0, fp, pc @ │ │ │ │ submi fp, r0, #-1073741820 @ 0xc0000004 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ movwmi pc, #2 @ │ │ │ │ vstmiavc ip, {s28-s106} │ │ │ │ cmpeq r2, #274432 @ 0x43000 │ │ │ │ - bl 0x5442e8 │ │ │ │ - bl 0x1182bd4 │ │ │ │ + bl 0x544240 │ │ │ │ + bl 0x1182b2c │ │ │ │ ldmdane r0, {r2, r3, r5, r6, r7, r8, r9, ip, sp, lr} │ │ │ │ tsteq r3, r1, asr #22 │ │ │ │ - b 0x10c62b0 │ │ │ │ + b 0x10c6208 │ │ │ │ strbne r0, [sl, r1, asr #32] │ │ │ │ - bl 0xfed882c4 │ │ │ │ + bl 0xfed8821c │ │ │ │ andle r7, r5, r1, ror #31 │ │ │ │ andmi pc, r0, r2, lsl #1 │ │ │ │ bicmi r9, r0, #4096 @ 0x1000 │ │ │ │ andsvs r2, r3, r1, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ stcmi 0, cr15, [r0], {3} │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ @ instruction: 0xf14c4380 │ │ │ │ - blx 0xff1053ea │ │ │ │ + blx 0xff105342 │ │ │ │ svceq 0x00db3c02 │ │ │ │ movteq lr, #51779 @ 0xca43 │ │ │ │ - bl 0xfed08358 │ │ │ │ + bl 0xfed082b0 │ │ │ │ andsle r7, r0, ip, ror #31 │ │ │ │ strlt r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ - b 0x148b004 │ │ │ │ + b 0x148af5c │ │ │ │ @ instruction: 0xf8c27eec │ │ │ │ @ instruction: 0xf08e3ee0 │ │ │ │ bicmi r4, r0, #0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ ldrmi pc, [r8], -r4, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r3], ip, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ - beq 0x13e578 │ │ │ │ + beq 0x13e4d0 │ │ │ │ stmdbmi r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ rsclt r9, pc, #12, 26 @ 0x300 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x148f858 │ │ │ │ + b 0x148f7b0 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf85e9501 │ │ │ │ @ instruction: 0xf85c0f04 │ │ │ │ @ instruction: 0xf0005b04 │ │ │ │ @ instruction: 0xf8564100 │ │ │ │ strbeq r4, [r2, r4, lsl #30] │ │ │ │ cmpeq r0, r1, asr #20 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlabtcs r4, r5, fp, pc @ │ │ │ │ @ instruction: 0x17c80fd2 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfedc83e0 │ │ │ │ + bl 0xfedc8338 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andge pc, r0, r3, asr #17 │ │ │ │ andeq lr, r9, #128, 20 @ 0x80000 │ │ │ │ @ instruction: 0xf8ce45e0 │ │ │ │ bicsle r2, lr, r0 │ │ │ │ strtmi r9, [fp], #3329 @ 0xd01 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ @@ -182372,15 +182330,15 @@ │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ mrrceq 10, 4, lr, r3, cr12 │ │ │ │ @ instruction: 0xf11307db │ │ │ │ strlt r4, [r0, #-896] @ 0xfffffc80 │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ pkhtbmi r1, r6, fp, asr #20 │ │ │ │ andeq lr, r2, #108, 22 @ 0x1b000 │ │ │ │ - b 0x10c6458 │ │ │ │ + b 0x10c63b0 │ │ │ │ strbne r0, [r3, r2, asr #32] │ │ │ │ svcvc 0x00e2ebb3 │ │ │ │ ldrbne sp, [r1, r6] │ │ │ │ @ instruction: 0xf0812301 │ │ │ │ @ instruction: 0xf8ce4000 │ │ │ │ bicmi r3, r0, #224, 28 @ 0xe00 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -182389,75 +182347,75 @@ │ │ │ │ svclt 0x0000fb04 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [ip], -r4, lsl #13 │ │ │ │ svcne 0x0016b083 │ │ │ │ @ instruction: 0xf04f1f05 │ │ │ │ @ instruction: 0xf06f0b01 │ │ │ │ ldrmi r4, [lr], r0, lsl #20 │ │ │ │ - blx 0x18aa16c │ │ │ │ + blx 0x18aa0c4 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x113e74 │ │ │ │ + bl 0x113dcc │ │ │ │ strls r0, [r1, -r7, lsl #18] │ │ │ │ - blvc 0x2006b0 │ │ │ │ + blvc 0x200608 │ │ │ │ svceq 0x0004f856 │ │ │ │ svccc 0x0004f855 │ │ │ │ tstpmi r0, r3 @ p-variant is OBSOLETE │ │ │ │ streq pc, [r0, -r7, lsl #23] │ │ │ │ @ instruction: 0xf11207da │ │ │ │ - b 0x1112f78 │ │ │ │ + b 0x1112ed0 │ │ │ │ @ instruction: 0xf1410153 │ │ │ │ - bne 0x542980 │ │ │ │ + bne 0x5428d8 │ │ │ │ tsteq r7, r1, ror #22 │ │ │ │ - b 0x11464d0 │ │ │ │ + b 0x1146428 │ │ │ │ strbne r0, [r8, r1, asr #4] │ │ │ │ - bl 0xfed884dc │ │ │ │ + bl 0xfed88434 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andlt pc, r0, lr, asr #17 │ │ │ │ andeq lr, sl, #128, 20 @ 0x80000 │ │ │ │ eorvs r4, sl, r1, lsr #11 │ │ │ │ svcls 0x0001d1dc │ │ │ │ ldrmi r4, [r8, #1212]! @ 0x4bc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8a9b0 │ │ │ │ + bl 0xfea8a908 │ │ │ │ stmia ip!, {r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3c29c0 │ │ │ │ + bl 0x3c2918 │ │ │ │ ldrmi r0, [r8, #775] @ 0x307 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0xf04f9c09 │ │ │ │ @ instruction: 0xf06f0801 │ │ │ │ rsclt r4, r5, #0, 14 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x148f5f8 │ │ │ │ + b 0x148f550 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r6], -lr, lsr #12 │ │ │ │ strmi r4, [lr], #-1710 @ 0xfffff952 │ │ │ │ @ instruction: 0xf8511f04 │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ - blx 0xfe16a222 │ │ │ │ + blx 0xfe16a17a │ │ │ │ svceq 0x00d22909 │ │ │ │ - bvc 0xffb3cf54 │ │ │ │ + bvc 0xffb3ceac │ │ │ │ subeq lr, r9, #270336 @ 0x42000 │ │ │ │ - blvc 0xff97cf5c │ │ │ │ + blvc 0xff97ceb4 │ │ │ │ svcvc 0x00e9ebbb │ │ │ │ @ instruction: 0xf8c3bf1c │ │ │ │ - b 0xfe36262c │ │ │ │ + b 0xfe362584 │ │ │ │ adcsmi r0, r1, #1879048192 @ 0x70000000 │ │ │ │ svccs 0x0004f844 │ │ │ │ ldrbtmi sp, [r0], #-487 @ 0xfffffe19 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -182477,23 +182435,23 @@ │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46274637 │ │ │ │ - strmi r4, [pc], #-1588 @ 0xc269c │ │ │ │ + strmi r4, [pc], #-1588 @ 0xc25f4 │ │ │ │ @ instruction: 0xf8519401 │ │ │ │ ldrbtmi fp, [r2], -r4, lsl #22 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0xff38b6ae │ │ │ │ + blx 0xff38b606 │ │ │ │ svceq 0x00d22403 │ │ │ │ - blvc 0xff9fcff0 │ │ │ │ + blvc 0xff9fcf48 │ │ │ │ subeq lr, r4, #270336 @ 0x42000 │ │ │ │ - bl 0xfed88608 │ │ │ │ + bl 0xfed88560 │ │ │ │ svclt 0x001c7fe4 │ │ │ │ andls pc, r0, sl, asr #17 │ │ │ │ andeq lr, r8, #569344 @ 0x8b000 │ │ │ │ @ instruction: 0xf845428f │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ strtmi r9, [r0], #-3073 @ 0xfffff3ff │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ @@ -182516,98 +182474,98 @@ │ │ │ │ strcs pc, [r1], #-965 @ 0xfffffc3b │ │ │ │ stccs 2, cr11, [r2], {235} @ 0xeb │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ andcc lr, r4, #3358720 @ 0x334000 │ │ │ │ - b 0x14b2390 │ │ │ │ + b 0x14b22e8 │ │ │ │ ldrmi r0, [ip], -r4, asr #25 │ │ │ │ - bl 0xd40d0 │ │ │ │ + bl 0xd4028 │ │ │ │ svclt 0x00080b85 │ │ │ │ @ instruction: 0x4615469c │ │ │ │ stmibeq r4!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x9c02e9cd │ │ │ │ stmdacs r4, {r3, r6, r9, sl, lr} │ │ │ │ andcs fp, r4, r8, lsr #31 │ │ │ │ - beq 0xfe0fd098 │ │ │ │ - bl 0x10a760 │ │ │ │ + beq 0xfe0fcff0 │ │ │ │ + bl 0x10a6b8 │ │ │ │ strmi r0, [r2], -sl, lsl #8 │ │ │ │ eoreq pc, r2, fp, asr r8 @ │ │ │ │ smlatbeq sl, r4, fp, lr │ │ │ │ andls r4, r1, #172, 12 @ 0xac00000 │ │ │ │ - blcc 0x2008b8 │ │ │ │ + blcc 0x200810 │ │ │ │ andcc pc, r0, #134144 @ 0x20c00 │ │ │ │ - b 0x14866e8 │ │ │ │ - b 0x11a0f08 │ │ │ │ - b 0x148348c │ │ │ │ - bl 0xff062314 │ │ │ │ + b 0x1486640 │ │ │ │ + b 0x11a0e60 │ │ │ │ + b 0x14833e4 │ │ │ │ + bl 0xff06226c │ │ │ │ svclt 0x001c7fe2 │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ movweq lr, #31369 @ 0x7a89 │ │ │ │ @ instruction: 0xf84c428c │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ ldrcc r9, [r0], #-2561 @ 0xfffff5ff │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ addsmi r3, r3, #4, 4 @ 0x40000000 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ - bls 0x2333bc │ │ │ │ + bls 0x233314 │ │ │ │ strbtmi r4, [r2], #-1379 @ 0xfffffa9d │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebcbbbc │ │ │ │ + bl 0xfebcbb14 │ │ │ │ stmia r2!, {r1, sl, fp}^ │ │ │ │ - bl 0x153bcc │ │ │ │ + bl 0x153b24 │ │ │ │ addmi r0, fp, #12, 2 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x460d461f │ │ │ │ strmi fp, [r1], -r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4610 │ │ │ │ @ instruction: 0xf06f0901 │ │ │ │ cdpls 8, 1, cr4, cr0, cr0, {0} │ │ │ │ movwcc fp, #4851 @ 0x12f3 │ │ │ │ vshr.u64 q8, q6, #58 │ │ │ │ - blcs 0x14b404 │ │ │ │ + blcs 0x14b35c │ │ │ │ strtcs lr, [r6], pc, asr #20 │ │ │ │ movwcc fp, #7954 @ 0x1f12 │ │ │ │ strtmi r4, [r4], r3, lsr #12 │ │ │ │ - bleq 0xfe27d410 │ │ │ │ - b 0x14b2474 │ │ │ │ + bleq 0xfe27d368 │ │ │ │ + b 0x14b23cc │ │ │ │ @ instruction: 0xf04f0cc3 │ │ │ │ svclt 0x00180000 │ │ │ │ strmi r4, [lr], -r3, ror #12 │ │ │ │ smlabtmi r4, sp, r9, lr │ │ │ │ addsne r4, sl, r1, lsl #12 │ │ │ │ @ instruction: 0x2c02e9cd │ │ │ │ ldrmi r2, [r3], -r4, lsl #20 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ - beq 0xfe1bd174 │ │ │ │ + beq 0xfe1bd0cc │ │ │ │ orrmi pc, r0, #79 @ 0x4f │ │ │ │ @ instruction: 0xf85b4455 │ │ │ │ ldrtmi r0, [r4], r1, lsr #32 │ │ │ │ strne lr, [r0], -sp, asr #19 │ │ │ │ streq lr, [sl], #-2981 @ 0xfffff45b │ │ │ │ @ instruction: 0xf8544606 │ │ │ │ ldrmi r0, [sl], -r4, lsl #22 │ │ │ │ - blx 0xff0cac5a │ │ │ │ + blx 0xff0cabb2 │ │ │ │ svceq 0x00d22106 │ │ │ │ vfmsvc.f32 s29, s2, s30 │ │ │ │ subeq lr, r1, #270336 @ 0x42000 │ │ │ │ - bl 0xfecc87a8 │ │ │ │ + bl 0xfecc8700 │ │ │ │ svclt 0x001c7fe1 │ │ │ │ andls pc, r0, r7, asr #17 │ │ │ │ andeq lr, r8, #581632 @ 0x8e000 │ │ │ │ @ instruction: 0xf84c42a5 │ │ │ │ mvnle r2, r4, lsl #22 │ │ │ │ @ instruction: 0x1600e9dd │ │ │ │ - bls 0x14fcc4 │ │ │ │ + bls 0x14fc1c │ │ │ │ ldrcc r3, [r0], -r4, lsl #2 │ │ │ │ ldclle 2, cr4, [r8], {138} @ 0x8a │ │ │ │ strgt lr, [r3], #-2525 @ 0xfffff623 │ │ │ │ strbmi r9, [r4, #-2309]! @ 0xfffff6fb │ │ │ │ stmdble r9, {r0, r5, r6, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ @ instruction: 0x0c01ebac │ │ │ │ @@ -182624,122 +182582,122 @@ │ │ │ │ ldrbmi fp, [lr], -r7, lsl #1 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdami r0, {r0, r1, r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmov.i32 d25, #13697023 @ 0x00d0ffff │ │ │ │ rsclt r2, fp, #1 │ │ │ │ @ instruction: 0xf1032802 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148e8ec │ │ │ │ - b 0x148bf80 │ │ │ │ + b 0x148e844 │ │ │ │ + b 0x148bed8 │ │ │ │ svclt 0x001503c3 │ │ │ │ @ instruction: 0x0ec0ea4f │ │ │ │ @ instruction: 0x46704618 │ │ │ │ - bl 0x154374 │ │ │ │ + bl 0x1542cc │ │ │ │ stmib sp, {r0, r2, r7, r9}^ │ │ │ │ - b 0x14bb514 │ │ │ │ + b 0x14bb46c │ │ │ │ strcs r0, [r0, #-2720] @ 0xfffff560 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ stmdacs r4, {r3, sp, pc} │ │ │ │ svclt 0x00a8465b │ │ │ │ andls r2, r3, #4 │ │ │ │ stmdane ip, {r7} │ │ │ │ - bls 0x194328 │ │ │ │ + bls 0x194280 │ │ │ │ @ instruction: 0x0c0aeba4 │ │ │ │ strls r4, [r1, #-1585] @ 0xfffff9cf │ │ │ │ eoreq pc, r5, r2, asr r8 @ │ │ │ │ - blcs 0x200a74 │ │ │ │ - blpl 0x200aa4 │ │ │ │ + blcs 0x2009cc │ │ │ │ + blpl 0x2009fc │ │ │ │ cdpmi 0, 0, cr15, cr0, cr2, {0} │ │ │ │ vnmlaeq.f32 s29, s4, s28 │ │ │ │ - blx 0xff20488a │ │ │ │ + blx 0xff2047e2 │ │ │ │ @ instruction: 0xf1122e00 │ │ │ │ @ instruction: 0xf14e4280 │ │ │ │ svceq 0x00d20500 │ │ │ │ subeq lr, r5, #270336 @ 0x42000 │ │ │ │ - blvc 0xffa3d290 │ │ │ │ + blvc 0xffa3d1e8 │ │ │ │ vfmsvc.f32 s29, s4, s30 │ │ │ │ svcvc 0x00e5ebbe │ │ │ │ @ instruction: 0xf8c7bf1c │ │ │ │ - b 0xfe3a6964 │ │ │ │ + b 0xfe3a68bc │ │ │ │ strbmi r0, [r4, #-520]! @ 0xfffffdf8 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ stcls 1, cr13, [r1, #-888] @ 0xfffffc88 │ │ │ │ - bls 0x14f9b4 │ │ │ │ + bls 0x14f90c │ │ │ │ strcc r3, [r4, #-1552] @ 0xfffff9f0 │ │ │ │ ldclle 2, cr4, [r0], {170} @ 0xaa │ │ │ │ @ instruction: 0xe010f8dd │ │ │ │ - blls 0x2143f0 │ │ │ │ + blls 0x214348 │ │ │ │ ldrbmi r4, [r3, #-1267]! @ 0xfffffb0d │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfec4ad90 │ │ │ │ + bl 0xfec4ace8 │ │ │ │ stmia fp!, {r0, r1, r3, r9, sl, fp}^ │ │ │ │ - bl 0x382da0 │ │ │ │ + bl 0x382cf8 │ │ │ │ addsmi r0, r3, #-536870912 @ 0xe0000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ pkhbtmi r4, r3, lr, lsl #12 │ │ │ │ ldrbmi fp, [sp], -r7, lsl #1 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strmi pc, [r0, -pc, rrx] │ │ │ │ vmov.i32 d25, #49407 @ 0x0000c0ff │ │ │ │ - blx 0x188b5d0 │ │ │ │ - blcs 0x1823e0 │ │ │ │ + blx 0x188b528 │ │ │ │ + blcs 0x182338 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14b2638 │ │ │ │ + b 0x14b2590 │ │ │ │ ldrbtmi r0, [r3], -r3, asr #19 │ │ │ │ ldrbtmi r4, [r1], fp, asr #12 │ │ │ │ addeq lr, r4, #2048 @ 0x800 │ │ │ │ @ instruction: 0x9e04e9cd │ │ │ │ andls r1, r3, #152 @ 0x98 │ │ │ │ strmi r2, [r3], -r4, lsl #16 │ │ │ │ movwcs fp, #20392 @ 0x4fa8 │ │ │ │ ldrbmi r2, [sl], -r0, lsl #8 │ │ │ │ - b 0x14a6a10 │ │ │ │ - bl 0x105418 │ │ │ │ + b 0x14a6968 │ │ │ │ + bl 0x105370 │ │ │ │ ldrmi r0, [lr], sl, lsl #6 │ │ │ │ - bl 0xfec69620 │ │ │ │ + bl 0xfec69578 │ │ │ │ strtmi r0, [r8], -sl, lsl #24 │ │ │ │ @ instruction: 0xf8539401 │ │ │ │ @ instruction: 0xf85c3024 │ │ │ │ @ instruction: 0xf850bb04 │ │ │ │ @ instruction: 0xf0099b04 │ │ │ │ - b 0x1493a2c │ │ │ │ - b 0x11df154 │ │ │ │ - blx 0xfe383b9a │ │ │ │ + b 0x1493984 │ │ │ │ + b 0x11df0ac │ │ │ │ + blx 0xfe383af2 │ │ │ │ @ instruction: 0xf111b903 │ │ │ │ @ instruction: 0xf1444180 │ │ │ │ - bl 0xfed03a40 │ │ │ │ - bl 0x19c2e70 │ │ │ │ + bl 0xfed03998 │ │ │ │ + bl 0x19c2dc8 │ │ │ │ svceq 0x00c90409 │ │ │ │ cmpeq r4, r1, asr #20 │ │ │ │ - blvc 0xff9fd38c │ │ │ │ + blvc 0xff9fd2e4 │ │ │ │ stmibvc r1!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e4ebb9 │ │ │ │ @ instruction: 0xf8c6bf1c │ │ │ │ - b 0xfe3a2a60 │ │ │ │ + b 0xfe3a29b8 │ │ │ │ strbmi r0, [r6, #263]! @ 0x107 │ │ │ │ stcne 8, cr15, [r4], {64} @ 0x40 │ │ │ │ stcls 1, cr13, [r1], {217} @ 0xd9 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr14, {0} │ │ │ │ ldrcc r9, [r0, #-2818] @ 0xfffff4fe │ │ │ │ adcmi r3, r3, #4, 8 @ 0x4000000 │ │ │ │ ldmib sp, {r1, r3, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r9, [r3], r4, lsl #28 │ │ │ │ strbmi r4, [lr, #1227] @ 0x4cb │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb0ae8c │ │ │ │ + bl 0xfeb0ade4 │ │ │ │ stmia fp!, {r0, r1, r3, r8, fp}^ │ │ │ │ - bl 0x382e9c │ │ │ │ + bl 0x382df4 │ │ │ │ ldrmi r0, [lr, #777] @ 0x309 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @@ -182752,24 +182710,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf85c440c │ │ │ │ @ instruction: 0xf8518f04 │ │ │ │ @ instruction: 0xf0086b04 │ │ │ │ @ instruction: 0xf85e4200 │ │ │ │ - b 0x14a26f8 │ │ │ │ - b 0x115fa0c │ │ │ │ + b 0x14a2650 │ │ │ │ + b 0x115f964 │ │ │ │ @ instruction: 0xf1130258 │ │ │ │ @ instruction: 0xf1424380 │ │ │ │ - blx 0xff2832fa │ │ │ │ + blx 0xff283252 │ │ │ │ svceq 0x00db3206 │ │ │ │ - b 0x1188a5c │ │ │ │ + b 0x11889b4 │ │ │ │ ldrbne r0, [lr, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb6 │ │ │ │ - b 0xfe2b276c │ │ │ │ + b 0xfe2b26c4 │ │ │ │ addmi r0, ip, #335544320 @ 0x14000000 │ │ │ │ svccc 0x0004f840 │ │ │ │ ldrdcs sp, [r0], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ @@ -182783,24 +182741,24 @@ │ │ │ │ rsceq r3, r4, r1, lsl #10 │ │ │ │ rsceq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85e6b04 │ │ │ │ @ instruction: 0xf85c7f04 │ │ │ │ @ instruction: 0xf0088f04 │ │ │ │ - blx 0xfe253366 │ │ │ │ - b 0x149c784 │ │ │ │ + blx 0xfe2532be │ │ │ │ + b 0x149c6dc │ │ │ │ @ instruction: 0xf11373c8 │ │ │ │ - b 0x1153970 │ │ │ │ + b 0x11538c8 │ │ │ │ @ instruction: 0xf1420258 │ │ │ │ - blne 0xfe783378 │ │ │ │ + blne 0xfe7832d0 │ │ │ │ andeq lr, r7, #100352 @ 0x18800 │ │ │ │ - b 0x1186aec │ │ │ │ + b 0x1186a44 │ │ │ │ ldrbne r0, [r7, r2, asr #6] │ │ │ │ - bl 0xfee48b00 │ │ │ │ + bl 0xfee48a58 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #23175 @ 0x5a87 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ bicsle r3, ip, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182812,19 +182770,19 @@ │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ rsceq fp, r4, r8, lsl pc │ │ │ │ andeq pc, r4, r0, lsr #3 │ │ │ │ sbcseq fp, ip, r8, lsl #30 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf851440c │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blx 0xfe18e7ea │ │ │ │ + blx 0xfe18e742 │ │ │ │ svceq 0x00db3202 │ │ │ │ - b 0x1188b34 │ │ │ │ - b 0x14838ec │ │ │ │ - bl 0xff062774 │ │ │ │ + b 0x1188a8c │ │ │ │ + b 0x1483844 │ │ │ │ + bl 0xff0626cc │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #27269 @ 0x6a85 │ │ │ │ @ instruction: 0xf840428c │ │ │ │ mvnle r3, r4, lsl #30 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -182838,20 +182796,20 @@ │ │ │ │ stceq 1, cr15, [r4], {160} @ 0xa0 │ │ │ │ sbcseq fp, lr, r8, lsl #30 │ │ │ │ strmi pc, [r0, #79] @ 0x4f │ │ │ │ @ instruction: 0xf06f440e │ │ │ │ @ instruction: 0xf8514700 │ │ │ │ strtmi r0, [fp], -r4, lsl #22 │ │ │ │ svcmi 0x0004f85e │ │ │ │ - blx 0xff1cb442 │ │ │ │ + blx 0xff1cb39a │ │ │ │ svceq 0x00db3200 │ │ │ │ - b 0x1188b98 │ │ │ │ + b 0x1188af0 │ │ │ │ ldrbne r0, [r8, r2, asr #6] │ │ │ │ svcvc 0x00e2ebb0 │ │ │ │ - b 0xfe1f28b4 │ │ │ │ + b 0xfe1f280c │ │ │ │ addmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ svccc 0x0004f84c │ │ │ │ andcs sp, r0, r9, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -182863,23 +182821,23 @@ │ │ │ │ rscseq r4, pc, r5, lsl #12 │ │ │ │ stmeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf06f2400 │ │ │ │ adcsne r4, pc, r0, lsl #12 │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ tstpeq r0, lr, lsr #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf85146ac │ │ │ │ - blx 0xfe0d18b6 │ │ │ │ + blx 0xfe0d180e │ │ │ │ svceq 0x00db3203 │ │ │ │ - bvc 0xff97d5e8 │ │ │ │ + bvc 0xff97d540 │ │ │ │ movteq lr, #10819 @ 0x2a43 │ │ │ │ stmibvc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svcvc 0x00e2ebb9 │ │ │ │ - b 0xfe37291c │ │ │ │ + b 0xfe372874 │ │ │ │ ldrbmi r0, [r1, #-774]! @ 0xfffffcfa │ │ │ │ - blcc 0x200df4 │ │ │ │ + blcc 0x200d4c │ │ │ │ strcc sp, [r4], #-491 @ 0xfffffe15 │ │ │ │ cdpeq 1, 1, cr15, cr0, cr1, {0} │ │ │ │ adcmi r3, r7, #16, 10 @ 0x4000000 │ │ │ │ andcs sp, r0, r0, ror #25 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @@ -182891,42 +182849,42 @@ │ │ │ │ stmdaeq r1, {r0, r2, r8, ip, sp, lr, pc} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf101129b │ │ │ │ @ instruction: 0x46060410 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ stmibeq r3, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04f2500 │ │ │ │ - b 0x1496714 │ │ │ │ + b 0x149666c │ │ │ │ @ instruction: 0xf06f08a8 │ │ │ │ @ instruction: 0xf8594700 │ │ │ │ @ instruction: 0xf1a40025 │ │ │ │ ssatmi r0, #21, r0, lsl #2 │ │ │ │ - blge 0x200e6c │ │ │ │ + blge 0x200dc4 │ │ │ │ andcs r4, r0, #120586240 @ 0x7300000 │ │ │ │ andcc pc, r0, #206848 @ 0x32800 │ │ │ │ - b 0x1486ca0 │ │ │ │ - b 0x11a18c0 │ │ │ │ - b 0x1483a44 │ │ │ │ - bl 0xfefa1ccc │ │ │ │ + b 0x1486bf8 │ │ │ │ + b 0x11a1818 │ │ │ │ + b 0x148399c │ │ │ │ + bl 0xfefa1c24 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #31370 @ 0x7a8a │ │ │ │ @ instruction: 0xf84c42a1 │ │ │ │ mvnle r3, r4, lsl #22 │ │ │ │ @ instruction: 0xf1013504 │ │ │ │ @ instruction: 0x36100410 │ │ │ │ ldclle 5, cr4, [lr], {168} @ 0xa8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec19f74 │ │ │ │ + bl 0xfec19ecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, r8, asr #31 │ │ │ │ - blvc 0xfbe3fc │ │ │ │ + blvc 0xfbe354 │ │ │ │ @ instruction: 0xf89d4d3c │ │ │ │ stmib sp, {r6, ip, sp, lr}^ │ │ │ │ stmdbge r4, {r8} │ │ │ │ stcls 8, cr10, [lr], {2} │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ umaalvs pc, r4, sp, r8 @ │ │ │ │ @@ -182944,17 +182902,17 @@ │ │ │ │ ldrtmi r0, [sl], -r0, lsl #24 │ │ │ │ movweq lr, #15292 @ 0x3bbc │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ @ instruction: 0xf1413b01 │ │ │ │ @ instruction: 0x468c31ff │ │ │ │ smlsdeq r5, r4, sl, lr │ │ │ │ @ instruction: 0xf04fd01b │ │ │ │ - b 0x14865e8 │ │ │ │ - bl 0x8620fc │ │ │ │ - b 0x1482df0 │ │ │ │ + b 0x1486540 │ │ │ │ + bl 0x862054 │ │ │ │ + b 0x1482d48 │ │ │ │ @ instruction: 0x46600454 │ │ │ │ strbvc lr, [r5], #2628 @ 0xa44 │ │ │ │ svclt 0x00284150 │ │ │ │ cdpeq 0, 0, cr15, cr1, cr15, {2} │ │ │ │ @ instruction: 0xf00518e4 │ │ │ │ strmi r4, [r2], -r0, lsl #6 │ │ │ │ cmpeq r5, #274432 @ 0x43000 │ │ │ │ @@ -182963,104 +182921,104 @@ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ smlalbblt r4, lr, ip, r6 │ │ │ │ addmi pc, r0, #-2147483644 @ 0x80000004 │ │ │ │ andcs fp, r1, ip, lsr #30 │ │ │ │ stmiane r0, {sp}^ │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ strmi r4, [ip], r3, lsl #12 │ │ │ │ - b 0x14891a0 │ │ │ │ + b 0x14890f8 │ │ │ │ smlalttmi r7, r9, ip, r4 │ │ │ │ sbcsvc lr, r2, r3, asr #20 │ │ │ │ - bl 0xfed88d6c │ │ │ │ - blmi 0x3e2df4 │ │ │ │ + bl 0xfed88cc4 │ │ │ │ + blmi 0x3e2d4c │ │ │ │ @ instruction: 0xf084bf1e │ │ │ │ mvnmi r4, #0, 2 │ │ │ │ ldmdavs sl, {r0, r3, r6, r7, r8, r9, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r5, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1e4bdf0 │ │ │ │ - svclt 0x0000f933 │ │ │ │ + svclt 0x0000f927 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e338 │ │ │ │ + blhi 0x17e290 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ stclmi 0, cr11, [r5, #-548] @ 0xfffffddc │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ streq pc, [r8], -r3, lsr #3 │ │ │ │ strls r6, [r7, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a09c14 │ │ │ │ - ldc 5, cr0, [pc, #32] @ 0xc2ecc │ │ │ │ + ldc 5, cr0, [pc, #32] @ 0xc2e24 │ │ │ │ vbic.i16 d24, #52224 @ 0xcc00 │ │ │ │ @ instruction: 0xf1b82801 │ │ │ │ svclt 0x000b0f02 │ │ │ │ @ instruction: 0xf108b2e4 │ │ │ │ strcc r0, [r1], #-2049 @ 0xfffff7ff │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b2ae8 │ │ │ │ + b 0x14b2a40 │ │ │ │ strmi r0, [ip], -r4, asr #17 │ │ │ │ @ instruction: 0xf8564488 │ │ │ │ stmdbge r4, {r3, r8, r9, sl, fp, sp, pc} │ │ │ │ movwcs lr, #10484 @ 0x28f4 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ @ instruction: 0xf8d6a802 │ │ │ │ stc 0, cr11, [sp, #16] │ │ │ │ vstr d8, [sp, #8] │ │ │ │ @ instruction: 0xf08d8b04 │ │ │ │ ldmib sp, {r0, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - b 0x177bb00 │ │ │ │ + b 0x177ba58 │ │ │ │ ldmib sp, {r0, r1, r3, r8}^ │ │ │ │ andsle r0, sl, r4, lsl #4 │ │ │ │ vstmiavc sl, {s29-s107} │ │ │ │ vmoveq.32 d9[0], lr │ │ │ │ - beq 0x177d848 │ │ │ │ + beq 0x177d7a0 │ │ │ │ @ instruction: 0x0c0ceb53 │ │ │ │ - bvc 0xff3bd83c │ │ │ │ + bvc 0xff3bd794 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r8, lsr #30 │ │ │ │ - beq 0xfdb88 │ │ │ │ + beq 0xfdae0 │ │ │ │ andmi pc, r0, fp │ │ │ │ - b 0x10d48b4 │ │ │ │ - bl 0x1143098 │ │ │ │ - bl 0x743730 │ │ │ │ + b 0x10d480c │ │ │ │ + bl 0x1142ff0 │ │ │ │ + bl 0x743688 │ │ │ │ @ instruction: 0xf1420001 │ │ │ │ @ instruction: 0xf1b30200 │ │ │ │ svclt 0x002c4140 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf142181b │ │ │ │ ldmne fp, {r9}^ │ │ │ │ bicsvc lr, r1, #274432 @ 0x43000 │ │ │ │ tsteq r2, r2, asr #22 │ │ │ │ vstmiavc r2!, {s29-s107} │ │ │ │ - bl 0xfecc8e78 │ │ │ │ + bl 0xfecc8dd0 │ │ │ │ svclt 0x00187fe2 │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ svccc 0x0008f845 │ │ │ │ @ instruction: 0xf08cbf1c │ │ │ │ bicmi r4, r9, #0, 2 │ │ │ │ rsbvs r4, r9, r0, lsr #11 │ │ │ │ - blmi 0x3f7628 │ │ │ │ - blls 0x29cfe0 │ │ │ │ + blmi 0x3f7580 │ │ │ │ + blls 0x29cf38 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ ldc 0, cr11, [sp], #36 @ 0x24 │ │ │ │ andcs r8, r0, r2, lsl #22 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf1e48ff0 │ │ │ │ - svclt 0x0000f89b │ │ │ │ + svclt 0x0000f88f │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ @ instruction: 0xf1a2b085 │ │ │ │ @@ -183068,25 +183026,25 @@ │ │ │ │ @ instruction: 0xf1a00608 │ │ │ │ @ instruction: 0xf04f0508 │ │ │ │ stcls 8, cr0, [ip], {1} │ │ │ │ stmdbcs r1, {r2, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ svceq 0x0002f1b9 │ │ │ │ rsclt fp, r4, #11, 30 @ 0x2c │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x148ffe4 │ │ │ │ + b 0x148ff3c │ │ │ │ svclt 0x000809c9 │ │ │ │ stmibeq r4, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r9], #1548 @ 0x60c │ │ │ │ - blvc 0x17e648 │ │ │ │ + blvc 0x17e5a0 │ │ │ │ ldm r4!, {r3, r9, sl, ip, sp}^ │ │ │ │ ldmib r7!, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stc 8, cr8, [sp, #8] │ │ │ │ - vqdmulh.s16 d7, d7, d0 │ │ │ │ - strbmi pc, [ip, #-3033] @ 0xfffff427 @ │ │ │ │ + @ instruction: 0xf7ff7b00 │ │ │ │ + strbmi pc, [ip, #-3763] @ 0xfffff14d @ │ │ │ │ smlatteq r2, r5, r9, lr │ │ │ │ andlt sp, r5, lr, ror #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -183112,35 +183070,35 @@ │ │ │ │ movwcs lr, #10742 @ 0x29f6 │ │ │ │ stc 8, cr10, [sp, #8] │ │ │ │ stmib sp, {r8, r9, fp, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r3, {r2, ip, sp} │ │ │ │ - bl 0x10c93fc │ │ │ │ - b 0x1483894 │ │ │ │ - b 0x11a2418 │ │ │ │ + bl 0x10c9354 │ │ │ │ + b 0x14837ec │ │ │ │ + b 0x11a2370 │ │ │ │ @ instruction: 0x17d173d1 │ │ │ │ svcvc 0x00e0ebb1 │ │ │ │ - b 0x1cb2d04 │ │ │ │ + b 0x1cb2c5c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcmi r4, r7, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r8, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xfff8f1e3 │ │ │ │ + @ instruction: 0xffecf1e3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x00024c2d │ │ │ │ @@ -183164,319 +183122,319 @@ │ │ │ │ @ instruction: 0xf08d8904 │ │ │ │ ldmib sp, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdbls r5, {r0, r1, r9, ip, sp} │ │ │ │ strhmi pc, [r0], #-19 @ 0xffffffed @ │ │ │ │ movwcs fp, #7980 @ 0x1f2c │ │ │ │ ldmne fp, {r8, r9, sp} │ │ │ │ tstpeq r0, r1, asr #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x11094cc │ │ │ │ - b 0x1183968 │ │ │ │ - b 0x14a00a8 │ │ │ │ + bl 0x1109424 │ │ │ │ + b 0x11838c0 │ │ │ │ + b 0x14a0000 │ │ │ │ ldrbne r7, [r0, r1, ror #25] │ │ │ │ svcvc 0x00e1ebb0 │ │ │ │ - b 0x1cb2dd4 │ │ │ │ + b 0x1cb2d2c │ │ │ │ @ instruction: 0xf845030c │ │ │ │ svclt 0x001c3f08 │ │ │ │ andmi pc, r0, #140 @ 0x8c │ │ │ │ adcsmi r4, ip, #1207959555 @ 0x48000003 │ │ │ │ bicsle r6, r0, sl, rrx │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ - @ instruction: 0xff90f1e3 │ │ │ │ + @ instruction: 0xff84f1e3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e674 │ │ │ │ + blhi 0x17e5cc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b37 │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xd3e85c │ │ │ │ - blx 0x18b2e0c │ │ │ │ + blhi 0xd3e7b4 │ │ │ │ + blx 0x18b2d64 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7208 │ │ │ │ - bl 0x145520 │ │ │ │ - b 0x1485918 │ │ │ │ - blls 0x1855a8 │ │ │ │ + b 0x14a7160 │ │ │ │ + bl 0x145478 │ │ │ │ + b 0x1485870 │ │ │ │ + blls 0x185500 │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe85c │ │ │ │ - blhi 0x27e860 │ │ │ │ - blx 0x197f466 │ │ │ │ - blls 0x269a48 │ │ │ │ + blhi 0x1fe7b4 │ │ │ │ + blhi 0x27e7b8 │ │ │ │ + blx 0x197f3be │ │ │ │ + blls 0x2699a0 │ │ │ │ ldmne fp, {r0, r1, r2, r8, fp, ip, pc}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9188 │ │ │ │ + bl 0xfecc90e0 │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicsle r0, r7, r8, lsl #12 │ │ │ │ - bleq 0x17f694 │ │ │ │ + bleq 0x17f5ec │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff68c │ │ │ │ - blle 0xff2d4980 │ │ │ │ + beq 0x4ff5e4 │ │ │ │ + blle 0xff2d48d8 │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e57c │ │ │ │ + blhi 0x17e4d4 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xff18f1e3 │ │ │ │ + @ instruction: 0xff0cf1e3 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x17e770 │ │ │ │ + blhi 0x17e6c8 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ addlt r4, fp, sp, lsl r6 │ │ │ │ @ instruction: 0xf1014b3a │ │ │ │ vmov.i16 d16, #53248 @ 0xd000 │ │ │ │ @ instruction: 0xf04f2401 │ │ │ │ @ instruction: 0x2c020b00 │ │ │ │ - blhi 0xdfe958 │ │ │ │ - blx 0x18b2f08 │ │ │ │ + blhi 0xdfe8b0 │ │ │ │ + blx 0x18b2e60 │ │ │ │ @ instruction: 0xf104f885 │ │ │ │ @ instruction: 0xf1080801 │ │ │ │ adcne r0, sp, #65536 @ 0x10000 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - b 0x14a7304 │ │ │ │ - bl 0x14561c │ │ │ │ - b 0x1485a14 │ │ │ │ - blls 0x1856a4 │ │ │ │ + b 0x14a725c │ │ │ │ + bl 0x145574 │ │ │ │ + b 0x148596c │ │ │ │ + blls 0x1855fc │ │ │ │ ldreq pc, [r0, -sl, lsr #3] │ │ │ │ strmi lr, [r0, #-2521] @ 0xfffff627 │ │ │ │ strbeq lr, [fp], r3, lsl #22 │ │ │ │ movwcs lr, #10487 @ 0x28f7 │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ stmdage r4, {r1, r2, r8, fp, sp, pc} │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ - blhi 0x1fe958 │ │ │ │ - blhi 0x27e95c │ │ │ │ - blx 0xff9ff560 │ │ │ │ + blhi 0x1fe8b0 │ │ │ │ + blhi 0x27e8b4 │ │ │ │ + blx 0xff9ff4b8 │ │ │ │ ldmib sp, {r0, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1b30106 │ │ │ │ svclt 0x002c4240 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf141181b │ │ │ │ ldmne fp, {r8}^ │ │ │ │ bicsvc lr, r2, #274432 @ 0x43000 │ │ │ │ andeq lr, r1, #66560 @ 0x10400 │ │ │ │ vstmiavc r1!, {s29-s107} │ │ │ │ - bl 0xfecc9294 │ │ │ │ + bl 0xfecc91ec │ │ │ │ svclt 0x001e7fe1 │ │ │ │ andmi pc, r0, #111 @ 0x6f │ │ │ │ movweq lr, #51823 @ 0xca6f │ │ │ │ andeq lr, r2, #140, 20 @ 0x8c000 │ │ │ │ stmib r6, {r0, r1, r2, r4, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0xf1063200 │ │ │ │ bicle r0, pc, r8, lsl #12 │ │ │ │ - bleq 0x17f7a0 │ │ │ │ + bleq 0x17f6f8 │ │ │ │ ldmdbeq r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x4ff798 │ │ │ │ - blle 0xff0d4a8c │ │ │ │ + beq 0x4ff6f0 │ │ │ │ + blle 0xff0d49e4 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, ip, lsl #2 │ │ │ │ - blhi 0x17e688 │ │ │ │ + blhi 0x17e5e0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - cdp2 1, 9, cr15, cr2, cr3, {7} │ │ │ │ + cdp2 1, 8, cr15, cr6, cr3, {7} │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ svcne 0x001c4686 │ │ │ │ stcls 0, cr11, [ip, #-524] @ 0xfffffdf4 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ - b 0x14b302c │ │ │ │ + b 0x14b2f84 │ │ │ │ ldrtmi r0, [r8], r5, asr #17 │ │ │ │ - bl 0x10aff8 │ │ │ │ + bl 0x10af50 │ │ │ │ stmib sp, {r3, r9, fp}^ │ │ │ │ @ instruction: 0xf9918700 │ │ │ │ @ instruction: 0xf9920002 │ │ │ │ @ instruction: 0xf991c002 │ │ │ │ @ instruction: 0xf9926003 │ │ │ │ @ instruction: 0xf9918003 │ │ │ │ @ instruction: 0xf9923001 │ │ │ │ @ instruction: 0xf9119001 │ │ │ │ @ instruction: 0xf9127b04 │ │ │ │ strmi fp, [sl, #2820] @ 0xb04 │ │ │ │ @ instruction: 0xf70bfb17 │ │ │ │ movwvc pc, #39699 @ 0x9b13 @ │ │ │ │ svcvc 0x0004f854 │ │ │ │ - blx 0x65450a │ │ │ │ - blx 0x4d0c42 │ │ │ │ + blx 0x654462 │ │ │ │ + blx 0x4d0b9a │ │ │ │ @ instruction: 0xf845600c │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ @ instruction: 0x8700e9dd │ │ │ │ strbmi r4, [r7, #-1222] @ 0xfffffb3a │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacb838 │ │ │ │ + bl 0xfeacb790 │ │ │ │ stmia lr!, {r1, r2, r3, fp}^ │ │ │ │ - bl 0x443848 │ │ │ │ + bl 0x4437a0 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490878 │ │ │ │ + b 0x14907d0 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r8 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf8127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b0ae │ │ │ │ + blx 0x36b006 │ │ │ │ @ instruction: 0xf812f303 │ │ │ │ - blx 0x2ee4aa │ │ │ │ + blx 0x2ee402 │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x3545e2 │ │ │ │ + blx 0x35453a │ │ │ │ @ instruction: 0xf8123308 │ │ │ │ - blx 0x2e64c6 │ │ │ │ + blx 0x2e641e │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d0d0 │ │ │ │ + bl 0xfec4d028 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd0e0 │ │ │ │ + bl 0xdd038 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ rsclt r9, ip, #8, 26 @ 0x200 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x1490910 │ │ │ │ + b 0x1490868 │ │ │ │ svclt 0x001404c4 │ │ │ │ @ instruction: 0x0ec5ea4f │ │ │ │ svcne 0x000546a6 │ │ │ │ streq lr, [lr], -r1, lsl #22 │ │ │ │ tstcc r4, fp, lsl #16 │ │ │ │ mulge r0, r2, r9 │ │ │ │ @ instruction: 0xf8113204 │ │ │ │ @ instruction: 0xf9127c03 │ │ │ │ @ instruction: 0xf85c8c03 │ │ │ │ - blx 0x36b146 │ │ │ │ + blx 0x36b09e │ │ │ │ @ instruction: 0xf912f303 │ │ │ │ - blx 0x2ee542 │ │ │ │ + blx 0x2ee49a │ │ │ │ @ instruction: 0xf8113307 │ │ │ │ @ instruction: 0xf8118c01 │ │ │ │ addmi r7, lr, #512 @ 0x200 │ │ │ │ - blx 0x35467a │ │ │ │ + blx 0x3545d2 │ │ │ │ @ instruction: 0xf9123308 │ │ │ │ - blx 0x2e655e │ │ │ │ + blx 0x2e64b6 │ │ │ │ @ instruction: 0xf8453307 │ │ │ │ bicsle r3, pc, r4, lsl #30 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec4d168 │ │ │ │ + bl 0xfec4d0c0 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdd178 │ │ │ │ + bl 0xdd0d0 │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r3, [r7], -r8, lsl #22 │ │ │ │ stmdacc r8, {r0, r1, r2, r7, ip, sp, pc} │ │ │ │ - blx 0x18aa5d8 │ │ │ │ + blx 0x18aa530 │ │ │ │ vmull.u8 , d20, d4 │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ rsceq fp, r6, r4, lsl pc │ │ │ │ - bl 0x114f50 │ │ │ │ + bl 0x114ea8 │ │ │ │ strls r0, [r3], -r6, lsl #28 │ │ │ │ @ instruction: 0x5000f9b1 │ │ │ │ @ instruction: 0xf9b23108 │ │ │ │ andcc r4, r8, #0 │ │ │ │ stcgt 8, cr15, [r6], {49} @ 0x31 │ │ │ │ stcvs 8, cr15, [r6], {50} @ 0x32 │ │ │ │ stcvc 8, cr15, [r2], {50} @ 0x32 │ │ │ │ - blge 0x2023ec │ │ │ │ + blge 0x202344 │ │ │ │ @ instruction: 0x465d4654 │ │ │ │ strmi pc, [r6, #3020] @ 0xbcc │ │ │ │ svcvs 0x0008f853 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ stcls 12, cr9, [r1, #-0] │ │ │ │ stmdaeq r6, {r2, r4, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf831685c │ │ │ │ - bl 0x11f6600 │ │ │ │ + bl 0x11f6558 │ │ │ │ strbmi r0, [r4], -r5, lsl #18 │ │ │ │ @ instruction: 0xf831464d │ │ │ │ ldrbmi r6, [r1, #-3076]! @ 0xfffff3fc │ │ │ │ strmi pc, [r7, #3020] @ 0xbcc │ │ │ │ stcgt 8, cr15, [r4], {50} @ 0x32 │ │ │ │ strmi pc, [ip, #3014] @ 0xbc6 │ │ │ │ strmi lr, [r2, #-2528] @ 0xfffff620 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ svcls 0x00056c03 │ │ │ │ ldrtmi r4, [r7], #-1460 @ 0xfffffa4c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xffe4ba28 │ │ │ │ + blne 0xffe4b980 │ │ │ │ smlatteq r2, r7, r8, lr │ │ │ │ ldrmi r1, [ip, #2491] @ 0x9bb │ │ │ │ strdlt sp, [r7], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183484,31 +183442,31 @@ │ │ │ │ @ instruction: 0xf1a34606 │ │ │ │ addlt r0, r3, r8, lsl #24 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr6, {5} │ │ │ │ rsclt r9, r5, #12, 24 @ 0xc00 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149066c │ │ │ │ + b 0x14905c4 │ │ │ │ svclt 0x001405c5 │ │ │ │ strtmi r0, [r8], -r0, ror #1 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xa002f8b2 │ │ │ │ ldmhi r4, {r0, r2, r3, r7, fp, pc} │ │ │ │ @ instruction: 0x8006f8b1 │ │ │ │ @ instruction: 0xf8b188d7 │ │ │ │ @ instruction: 0xf832b002 │ │ │ │ @ instruction: 0xf8310b08 │ │ │ │ - blx 0xfe9922b6 │ │ │ │ - blx 0xffb8429a │ │ │ │ + blx 0xfe99220e │ │ │ │ + blx 0xffb841f2 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - bl 0x4ef2c0 │ │ │ │ + bl 0x4ef218 │ │ │ │ @ instruction: 0xf8dc0a0a │ │ │ │ - bl 0x11836b8 │ │ │ │ + bl 0x1183610 │ │ │ │ strbmi r0, [r9, #-768] @ 0xfffffd00 │ │ │ │ movwge pc, #31720 @ 0x7be8 @ │ │ │ │ movwge pc, #19429 @ 0x4be5 @ │ │ │ │ svcge 0x0008f84e │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strmi r0, [r6], #-1280 @ 0xfffffb00 │ │ │ │ @@ -183526,22 +183484,22 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c314 │ │ │ │ + blcs 0x14c26c │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x154f2c │ │ │ │ + bl 0x154e84 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0740 │ │ │ │ + blcs 0x1d0698 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183550,30 +183508,30 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf992441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ @ instruction: 0xf9920c01 │ │ │ │ strbmi r0, [r5, #-2]! │ │ │ │ mulge r3, r2, r9 │ │ │ │ - blne 0x201bb8 │ │ │ │ + blne 0x201b10 │ │ │ │ @ instruction: 0xf109fb11 │ │ │ │ tstpne r8, fp, lsl fp @ p-variant is OBSOLETE │ │ │ │ - bllt 0x2018d4 │ │ │ │ - blx 0x7548e6 │ │ │ │ - blx 0x4c9fa2 │ │ │ │ + bllt 0x20182c │ │ │ │ + blx 0x75483e │ │ │ │ + blx 0x4c9efa │ │ │ │ @ instruction: 0xf844a00e │ │ │ │ vstmiale r6!, {d16-d17} │ │ │ │ - blt 0x13df04 │ │ │ │ + blt 0x13de5c │ │ │ │ @ instruction: 0xf10a1e6a │ │ │ │ - bl 0xfe94679c │ │ │ │ + bl 0xfe9466f4 │ │ │ │ strbmi r0, [r5, #-522]! @ 0xfffffdf6 │ │ │ │ andcs fp, r0, #184, 30 @ 0x2e0 │ │ │ │ - beq 0x23fbcc │ │ │ │ - bl 0x1549f8 │ │ │ │ - bls 0x204bd4 │ │ │ │ + beq 0x23fb24 │ │ │ │ + bl 0x154950 │ │ │ │ + bls 0x204b2c │ │ │ │ stclle 5, cr4, [r1], {98} @ 0x62 │ │ │ │ ldrdmi lr, [r6], -sp │ │ │ │ strtmi r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ stmdble r7, {r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r1!, {r2, r5, r6, r9, fp, ip}^ │ │ │ │ stmdbne fp, {r1, r8, r9, sl, sp, lr} │ │ │ │ @@ -183586,139 +183544,139 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ addlt r4, r7, r3, lsl #13 │ │ │ │ stmib sp, {r4, r8, sl, fp, ip, pc}^ │ │ │ │ vsubw.u8 , , d1 │ │ │ │ rsclt r2, fp, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1032902 │ │ │ │ svclt 0x00180301 │ │ │ │ - b 0x148fc04 │ │ │ │ - b 0x148ce98 │ │ │ │ + b 0x148fb5c │ │ │ │ + b 0x148cdf0 │ │ │ │ movwls r0, #21443 @ 0x53c3 │ │ │ │ sbceq fp, ip, r4, lsl pc │ │ │ │ - bl 0x155080 │ │ │ │ + bl 0x154fd8 │ │ │ │ smlabbcs r0, r5, r9, r0 │ │ │ │ - beq 0xfe5fe154 │ │ │ │ + beq 0xfe5fe0ac │ │ │ │ strge lr, [r3], #-2509 @ 0xfffff633 │ │ │ │ svceq 0x0004f1ba │ │ │ │ svclt 0x002846d6 │ │ │ │ cdpeq 0, 0, cr15, cr4, cr15, {2} │ │ │ │ @ instruction: 0xf8190088 │ │ │ │ - bl 0x3338b4 │ │ │ │ + bl 0x33380c │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ ldmvc lr, {r0, r1, r2, r3, r4, r6, fp, ip, sp, lr} │ │ │ │ - blls 0x161bb0 │ │ │ │ - blls 0x1098b0 │ │ │ │ + blls 0x161b08 │ │ │ │ + blls 0x109808 │ │ │ │ ldrbmi r1, [r8], #-2074 @ 0xfffff7e6 │ │ │ │ mulge r0, r2, r8 │ │ │ │ ldmdavc r3, {r0, r8, ip, sp}^ │ │ │ │ @ instruction: 0xf102458e │ │ │ │ - blx 0x3c4066 │ │ │ │ - blx 0x2c2082 │ │ │ │ + blx 0x3c3fbe │ │ │ │ + blx 0x2c1fda │ │ │ │ @ instruction: 0xf854aa03 │ │ │ │ ldrbmi r3, [r3], #-2820 @ 0xfffff4fc │ │ │ │ stcge 8, cr15, [r1], {18} │ │ │ │ movwcc pc, #43781 @ 0xab05 @ │ │ │ │ stcge 8, cr15, [r2], {18} │ │ │ │ movwcc pc, #43782 @ 0xab06 @ │ │ │ │ - blcc 0x201974 │ │ │ │ + blcc 0x2018cc │ │ │ │ @ instruction: 0xf10edce6 │ │ │ │ @ instruction: 0xf10833ff │ │ │ │ - bl 0xfe983c84 │ │ │ │ + bl 0xfe983bdc │ │ │ │ @ instruction: 0xf1080308 │ │ │ │ strmi r0, [lr, #2053] @ 0x805 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x1948f4 │ │ │ │ - blls 0x1870b4 │ │ │ │ + bl 0x19484c │ │ │ │ + blls 0x18700c │ │ │ │ stclle 2, cr4, [r7], {139} @ 0x8b │ │ │ │ movwmi lr, #18909 @ 0x49dd │ │ │ │ adcmi r4, r3, #-1560281088 @ 0xa3000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe9cbca8 │ │ │ │ + bl 0xfe9cbc00 │ │ │ │ stmia fp!, {r0, r1, r3, sl}^ │ │ │ │ - bl 0x383cb8 │ │ │ │ + bl 0x383c10 │ │ │ │ addsmi r0, r3, #4, 4 @ 0x40000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c4ec │ │ │ │ + blcs 0x14c444 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x155104 │ │ │ │ + bl 0x15505c │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0918 │ │ │ │ + blcs 0x1d0870 │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r8 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r8 │ │ │ │ mul r2, r2, r8 │ │ │ │ - bls 0x1e1c84 │ │ │ │ - bls 0x189d84 │ │ │ │ + bls 0x1e1bdc │ │ │ │ + bls 0x189cdc │ │ │ │ ldrmi r4, [ip], #-1058 @ 0xfffffbde │ │ │ │ mullt r1, r2, r9 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ muleq r2, r2, r9 │ │ │ │ @ instruction: 0xf9924565 │ │ │ │ @ instruction: 0xf912a003 │ │ │ │ - blx 0x50a55a │ │ │ │ - blx 0x6ffd72 │ │ │ │ + blx 0x50a4b2 │ │ │ │ + blx 0x6ffcca │ │ │ │ @ instruction: 0xf856110b │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x3825b4 │ │ │ │ + bne 0x38250c │ │ │ │ andge pc, r0, lr, lsl fp @ │ │ │ │ - bleq 0x201a70 │ │ │ │ + bleq 0x2019c8 │ │ │ │ ldmib sp, {r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd598 │ │ │ │ + bne 0x19cd4f0 │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ @ instruction: 0xf04fb089 │ │ │ │ ldcls 12, cr0, [r2, #-0] │ │ │ │ movwmi lr, #14797 @ 0x39cd │ │ │ │ movwcc fp, #4843 @ 0x12eb │ │ │ │ vshr.u64 q8, q4, #59 │ │ │ │ - blcs 0x14c5d8 │ │ │ │ + blcs 0x14c530 │ │ │ │ strcs lr, [r5, #2639]! @ 0xa4f │ │ │ │ movwcc fp, #7956 @ 0x1f14 │ │ │ │ - bl 0x1551f0 │ │ │ │ + bl 0x155148 │ │ │ │ andls r0, r7, r5, lsl #23 │ │ │ │ sbcseq fp, ip, r8, lsl pc │ │ │ │ stmib sp, {r0, r1, r5, r7, fp}^ │ │ │ │ - blcs 0x1d0a04 │ │ │ │ + blcs 0x1d095c │ │ │ │ svclt 0x0028461d │ │ │ │ strmi r2, [fp], -r4, lsl #10 │ │ │ │ streq lr, [ip], #2639 @ 0xa4f │ │ │ │ eorls pc, ip, fp, lsl r9 @ │ │ │ │ andeq lr, r4, #11264 @ 0x2c00 │ │ │ │ @ instruction: 0xbc01e9cd │ │ │ │ mulhi r1, r2, r9 │ │ │ │ @@ -183727,35 +183685,35 @@ │ │ │ │ ldmdbne r6, {r2, r9, fp, ip, pc} │ │ │ │ strtmi r9, [r2], #-2563 @ 0xfffff5fd │ │ │ │ @ instruction: 0xf892441c │ │ │ │ @ instruction: 0xf10cb001 │ │ │ │ ldmvc r0, {r0, sl, fp} │ │ │ │ @ instruction: 0xf8924565 │ │ │ │ @ instruction: 0xf812a003 │ │ │ │ - blx 0x50a646 │ │ │ │ - blx 0x7bfe5e │ │ │ │ + blx 0x50a59e │ │ │ │ + blx 0x7bfdb6 │ │ │ │ @ instruction: 0xf8561108 │ │ │ │ ldrbmi fp, [r9], #-2820 @ 0xfffff4fc │ │ │ │ - bne 0x2c26ac │ │ │ │ + bne 0x2c2604 │ │ │ │ andge pc, lr, r0, lsl fp @ │ │ │ │ - bleq 0x201b5c │ │ │ │ + bleq 0x201ab4 │ │ │ │ ldmib sp, {r0, r1, r2, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ vmulne.f32 s23, s20, s2 │ │ │ │ stceq 1, cr15, [r1], {10} │ │ │ │ andeq lr, sl, #165888 @ 0x28800 │ │ │ │ svclt 0x00b84565 │ │ │ │ @ instruction: 0xf10a2200 │ │ │ │ ldrmi r0, [r4], #2565 @ 0xa05 │ │ │ │ streq lr, [sl, #-2818] @ 0xfffff4fe │ │ │ │ strbmi r9, [r2, #-2565]! @ 0xfffff5fb │ │ │ │ ldmib sp, {r1, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ ldrmi r4, [r9], -r6 │ │ │ │ adcmi r4, r0, #553648128 @ 0x21000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x19cd684 │ │ │ │ + bne 0x19cd5dc │ │ │ │ strvs lr, [r2, -r1, ror #17] │ │ │ │ addsmi r1, r8, #180224 @ 0x2c000 │ │ │ │ strdlt sp, [r9], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183767,25 +183725,25 @@ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ eorslt pc, r4, sp, asr #17 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x155338 │ │ │ │ + bl 0x155290 │ │ │ │ stmib sp, {r2, r6, r7, fp}^ │ │ │ │ - b 0x1488714 │ │ │ │ + b 0x148866c │ │ │ │ @ instruction: 0xf8cd09d1 │ │ │ │ @ instruction: 0x464a9030 │ │ │ │ - bcs 0x1555ec │ │ │ │ + bcs 0x155544 │ │ │ │ andcs fp, r2, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xf9394696 │ │ │ │ rsceq r3, ip, r5, lsr r0 │ │ │ │ - bl 0x328708 │ │ │ │ - blls 0x403f0c │ │ │ │ + bl 0x328660 │ │ │ │ + blls 0x403e64 │ │ │ │ ldmdbne sl, {r1, r3, fp, ip, pc} │ │ │ │ strls r9, [r9, #-2827] @ 0xfffff4f5 │ │ │ │ strmi r4, [r4], #-1059 @ 0xfffffbdd │ │ │ │ @ instruction: 0x0002f9b1 │ │ │ │ @ instruction: 0xf9b19005 │ │ │ │ @ instruction: 0xf9b10004 │ │ │ │ andls r1, r6, r6 │ │ │ │ @@ -183797,43 +183755,43 @@ │ │ │ │ ldmib r2, {r1, r2, sl, fp, lr, pc}^ │ │ │ │ andcc r9, r8, #0, 22 │ │ │ │ andne pc, r0, r1, lsl #23 │ │ │ │ stcge 8, cr15, [r2], {51} @ 0x33 │ │ │ │ andne lr, r0, sp, asr #19 │ │ │ │ ldmib sp, {r0, r2, r8, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf8336700 │ │ │ │ - blx 0xff3e6b5e │ │ │ │ - bl 0x65d954 │ │ │ │ + blx 0xff3e6ab6 │ │ │ │ + bl 0x65d8ac │ │ │ │ strls r0, [r2], -r9, lsl #12 │ │ │ │ tsteq r7, fp, asr #22 │ │ │ │ ldmib sp, {r0, r1, r8, ip, pc}^ │ │ │ │ strmi r6, [lr, #1794]! @ 0x702 │ │ │ │ - blx 0xff369f82 │ │ │ │ + blx 0xff369eda │ │ │ │ ldrtmi r6, [r0], -r1, lsl #15 │ │ │ │ ldrtmi r9, [r9], -r6, lsl #28 │ │ │ │ orreq pc, r6, r8, asr #23 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldmib sp, {r2, r4, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf10e9c08 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf10c6700 │ │ │ │ - bl 0xfe984f8c │ │ │ │ + bl 0xfe984ee4 │ │ │ │ @ instruction: 0xf10c030c │ │ │ │ strmi r0, [lr, #3075]! @ 0xc03 │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - bl 0x194c0c │ │ │ │ - blls 0x3c73cc │ │ │ │ + bl 0x194b64 │ │ │ │ + blls 0x3c7324 │ │ │ │ stcle 2, cr4, [r6], #684 @ 0x2ac │ │ │ │ movwne lr, #59869 @ 0xe9dd │ │ │ │ ldrdge pc, [r8], -sp @ │ │ │ │ strmi r4, [sl], #651 @ 0x28b │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe90cfb4 │ │ │ │ + bl 0xfe90cf0c │ │ │ │ stmia sl!, {r1, r3, r8}^ │ │ │ │ - bl 0x354fc4 │ │ │ │ + bl 0x354f1c │ │ │ │ addsmi r0, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xb011d8f9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -183844,58 +183802,58 @@ │ │ │ │ smlabtcs r1, r4, r3, pc @ │ │ │ │ stmdbcs r2, {r0, r1, r5, r6, r7, r9, ip, sp, pc} │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ tstcc r1, r8, lsl pc │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbceq fp, r9, r4, lsl pc │ │ │ │ - bl 0x15546c │ │ │ │ + bl 0x1553c4 │ │ │ │ stmib sp, {r2, r6, r7, r8, sl}^ │ │ │ │ stmiaeq sl, {r1, r3, r8, r9, ip}^ │ │ │ │ - bcs 0x1556c4 │ │ │ │ + bcs 0x15561c │ │ │ │ svclt 0x00284690 │ │ │ │ stmdaeq r2, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ rscseq r9, r8, r7, lsl #4 │ │ │ │ eorsge pc, r7, ip, lsr r8 @ │ │ │ │ movweq lr, #2828 @ 0xb0c │ │ │ │ strgt lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf8b3885a │ │ │ │ ldmhi fp, {r2, ip, pc}^ │ │ │ │ - blls 0x328844 │ │ │ │ + blls 0x32879c │ │ │ │ ldmdane ip, {r1, r9, ip, pc} │ │ │ │ ldmdane r9, {r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [r8], #-2822 @ 0xfffff4fa │ │ │ │ andcc r8, r8, sp, lsl #17 │ │ │ │ strcc r8, [r1, -lr, asr #17] │ │ │ │ @ instruction: 0xe002f8b1 │ │ │ │ - blcc 0x301d18 │ │ │ │ + blcc 0x301c70 │ │ │ │ stcls 5, cr9, [r2, #-4] │ │ │ │ andgt lr, r0, #212, 18 @ 0x350000 │ │ │ │ - blcc 0x382aec │ │ │ │ - blx 0xffc50c86 │ │ │ │ + blcc 0x382a44 │ │ │ │ + blx 0xffc50bde │ │ │ │ vstrls d3, [r3, #-20] @ 0xffffffec │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ andeq lr, fp, #67584 @ 0x10800 │ │ │ │ - blx 0xffa55356 │ │ │ │ + blx 0xffa552ae │ │ │ │ stcls 2, cr3, [r1, #-20] @ 0xffffffec │ │ │ │ andcc pc, r9, #234496 @ 0x39400 │ │ │ │ andcc lr, r2, #64, 18 @ 0x100000 │ │ │ │ ldmib sp, {r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf108c604 │ │ │ │ ldclne 3, cr3, [r7], #-1020 @ 0xfffffc04 │ │ │ │ ldrmi r1, [r8, #2971]! @ 0xb9b │ │ │ │ movwcs fp, #4024 @ 0xfb8 │ │ │ │ - ldrmi r3, [pc], #-1539 @ 0xc3c98 │ │ │ │ + ldrmi r3, [pc], #-1539 @ 0xc3bf0 │ │ │ │ stmdaeq r6, {r0, r1, r8, r9, fp, sp, lr, pc} │ │ │ │ adcsmi r9, fp, #7168 @ 0x1c00 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r5, r7, sl, fp, ip, lr, pc}^ │ │ │ │ cdpls 3, 0, cr1, cr6, cr10, {0} │ │ │ │ strmi r4, [lr], #-651 @ 0xfffffd75 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xfe30d0b4 │ │ │ │ + blne 0xfe30d00c │ │ │ │ strmi lr, [r2, #-2278] @ 0xfffff71a │ │ │ │ addsmi r1, r3, #7471104 @ 0x720000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -183904,53 +183862,53 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 12, cr1, [ip], {149} @ 0x95 │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c8fc │ │ │ │ - blcs 0x182f14 │ │ │ │ + blx 0x188c854 │ │ │ │ + blcs 0x182e6c │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100c20 │ │ │ │ + blcs 0xff100b78 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r2], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x1156a4 │ │ │ │ + bl 0x1155fc │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r2, lsl #20 │ │ │ │ andmi pc, r0, #687865856 @ 0x29000000 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf5b2d002 │ │ │ │ stcle 15, cr4, [r1], {248} @ 0xf8 │ │ │ │ stmdbmi r0, {r0, r3, r7, sl, ip, sp, lr, pc} │ │ │ │ strcc r4, [r4], #-1594 @ 0xfffff9c6 │ │ │ │ - mrc2 7, 1, pc, cr14, cr15, {2} │ │ │ │ + mrc2 7, 4, pc, cr2, cr15, {2} │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8264649 │ │ │ │ strbmi ip, [r0], -r2, lsl #24 │ │ │ │ - mrc2 7, 1, pc, cr6, cr15, {2} │ │ │ │ + mcr2 7, 4, pc, cr10, cr15, {2} @ │ │ │ │ ldrbmi r3, [r4, #-1284] @ 0xfffffafc │ │ │ │ - bleq 0x201df0 │ │ │ │ - blls 0xf7dac │ │ │ │ + bleq 0x201d48 │ │ │ │ + blls 0xf7d04 │ │ │ │ @ instruction: 0xf8358829 │ │ │ │ @ instruction: 0xf8349c02 │ │ │ │ @ instruction: 0xf8b40c02 │ │ │ │ - blcs 0xe3d6c │ │ │ │ + blcs 0xe3cc4 │ │ │ │ vld4. {d13,d15,d17,d19}, [r1 :64], sl │ │ │ │ @ instruction: 0xf1bb4200 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ vst1. @ instruction: 0xf481dcdc │ │ │ │ ldrb r4, [r9, r0, lsl #2] │ │ │ │ @ instruction: 0x3c01e9dd │ │ │ │ ldrdls pc, [ip], -sp │ │ │ │ - bl 0x315400 │ │ │ │ + bl 0x315358 │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ smlatteq r2, lr, r8, lr │ │ │ │ andeq lr, r3, #14336 @ 0x3800 │ │ │ │ ldmle r9!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ @@ -183963,56 +183921,56 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ stcne 13, cr1, [ip, #-84] @ 0xffffffac │ │ │ │ andls r9, r3, lr, lsl #28 │ │ │ │ addvs pc, r0, #100663296 @ 0x6000000 │ │ │ │ vsubl.u8 , d6, d0 │ │ │ │ - blx 0x188c9e8 │ │ │ │ - blcs 0x183000 │ │ │ │ + blx 0x188c940 │ │ │ │ + blcs 0x182f58 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - blcs 0xff100d0c │ │ │ │ + blcs 0xff100c64 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ streq pc, [r4], -r0, lsl #2 │ │ │ │ sbcseq fp, fp, r4, lsl pc │ │ │ │ - bl 0x115790 │ │ │ │ + bl 0x1156e8 │ │ │ │ stmib sp, {r0, r1, r9, fp}^ │ │ │ │ @ instruction: 0xf10a3c01 │ │ │ │ ands r0, sl, r4, lsl #20 │ │ │ │ andmi pc, r0, #41 @ 0x29 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ stmdale r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ stmdbmi r0, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ strcc r4, [r8], #-1594 @ 0xfffff9c6 │ │ │ │ - ldc2l 7, cr15, [r0, #380] @ 0x17c │ │ │ │ + mcr2 7, 1, pc, cr4, cr15, {2} @ │ │ │ │ @ instruction: 0x4684463a │ │ │ │ @ instruction: 0xf8464649 │ │ │ │ strbmi ip, [r0], -r4, lsl #24 │ │ │ │ - stc2l 7, cr15, [r8, #380] @ 0x17c │ │ │ │ + mrc2 7, 0, pc, cr12, cr15, {2} │ │ │ │ ldrbmi r3, [r4, #-1288] @ 0xfffffaf8 │ │ │ │ - bleq 0x301f5c │ │ │ │ - blls 0xf7e8c │ │ │ │ + bleq 0x301eb4 │ │ │ │ + blls 0xf7de4 │ │ │ │ tstls r1, r5, asr r9 │ │ │ │ stmdaeq r1, {r2, r4, r6, r8, fp, sp, lr, pc} │ │ │ │ bicsle r2, sp, r0, lsl #22 │ │ │ │ andmi pc, r0, #33 @ 0x21 │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0xf1b2d002 │ │ │ │ ldmle pc, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ @ │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldmib sp, {r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd3c01 │ │ │ │ ldrmi r9, [ip, #12] │ │ │ │ vmlaeq.f64 d14, d3, d9 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe98c280 │ │ │ │ + bl 0xfe98c1d8 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9}^ │ │ │ │ - bl 0x444290 │ │ │ │ + bl 0x4441e8 │ │ │ │ ldrmi r0, [r4, #515] @ 0x203 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -184023,133 +183981,133 @@ │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ @ instruction: 0xf04f3110 │ │ │ │ @ instruction: 0xf6c70e00 │ │ │ │ svcls 0x00167ef0 │ │ │ │ andls r4, fp, r6, lsl #12 │ │ │ │ eor pc, r0, sp, asr #17 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ - blx 0xfe2c2852 │ │ │ │ + blx 0xfe2c27aa │ │ │ │ @ instruction: 0xf10b2b02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1490ae4 │ │ │ │ + b 0x1490a3c │ │ │ │ svclt 0x000c0bcb │ │ │ │ sbcseq r4, fp, fp, asr r6 │ │ │ │ andeq pc, r8, #-1073741784 @ 0xc0000028 │ │ │ │ - blcc 0x33e624 │ │ │ │ + blcc 0x33e57c │ │ │ │ andeq pc, pc, #34 @ 0x22 │ │ │ │ vraddhn.i16 d20, , q5 │ │ │ │ smlabtls r7, r0, r1, r2 │ │ │ │ orrvs pc, r0, r7, lsl #8 │ │ │ │ ldrmi r4, [r3], r9, lsl #13 │ │ │ │ teqlt r9, r1, lsr #32 │ │ │ │ @ instruction: 0xf0272100 │ │ │ │ strbmi r4, [r1, #-3072] @ 0xfffff400 │ │ │ │ - bl 0x1d2a334 │ │ │ │ + bl 0x1d2a28c │ │ │ │ movwle r0, #7180 @ 0x1c0c │ │ │ │ strmi pc, [r0, -r7, lsl #2] │ │ │ │ ldrdeq lr, [r2, -sp] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mrc2 7, 2, pc, cr6, cr15, {2} │ │ │ │ + mcr2 7, 5, pc, cr10, cr15, {2} @ │ │ │ │ stmib r6, {r4, r8, sl, ip, sp}^ │ │ │ │ strbmi r0, [r2], -r0, lsl #2 │ │ │ │ ldrdeq lr, [r4, -sp] │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ ldrcc sl, [r0], #-0 │ │ │ │ - mcr2 7, 2, pc, cr10, cr15, {2} @ │ │ │ │ + mrc2 7, 4, pc, cr14, cr15, {2} │ │ │ │ stmdb r6, {r4, r9, sl, ip, sp}^ │ │ │ │ ldrbmi r0, [sp, #-258] @ 0xfffffefe │ │ │ │ ldmib r5, {r0, r1, r3, r4, ip, lr, pc}^ │ │ │ │ stmib sp, {r8}^ │ │ │ │ ldmib r5, {r1, r8}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ ldmib r4, {r2, r8}^ │ │ │ │ stmdavs r7!, {r1, r8, r9, sp}^ │ │ │ │ ldrdhi pc, [r0], -r4 │ │ │ │ @ instruction: 0xf1b99907 │ │ │ │ bicle r0, ip, r0, lsl #30 │ │ │ │ stmdbls r8, {r0, r4, r5, r8, ip, sp, pc} │ │ │ │ stcmi 0, cr15, [r0], {35} @ 0x23 │ │ │ │ - bl 0x1d155bc │ │ │ │ + bl 0x1d15514 │ │ │ │ bicle r0, pc, #12, 24 @ 0xc00 │ │ │ │ movwmi pc, #259 @ 0x103 @ │ │ │ │ ldmib sp, {r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ stmdals fp, {r0, r3, r8, r9, fp, ip, sp} │ │ │ │ ldrmi r4, [r8], #-1435 @ 0xfffffa65 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x78d394 │ │ │ │ + bne 0x78d2ec │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r3, #2242] @ 0x8c2 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x6959d8 │ │ │ │ + blls 0x695930 │ │ │ │ ldrsbls pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ strcc pc, [r0, #-963] @ 0xfffffc3d │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ sbcslt r0, lr, #152, 20 @ 0x98000 │ │ │ │ - bmi 0x20c11f4 │ │ │ │ + bmi 0x20c114c │ │ │ │ svccs 0x00020adb │ │ │ │ streq lr, [r0], #-2691 @ 0xfffff57d │ │ │ │ - beq 0xc0214 │ │ │ │ + beq 0xc016c │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ @ instruction: 0x0c03ea0a │ │ │ │ streq pc, [r1], #-4 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ andeq pc, r1, r0 │ │ │ │ - beq 0x1fe838 │ │ │ │ + beq 0x1fe790 │ │ │ │ streq lr, [r5], #-2564 @ 0xfffff5fc │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ subseq r4, fp, r7, lsr r6 │ │ │ │ @ instruction: 0xf0809309 │ │ │ │ - b 0x1484c28 │ │ │ │ + b 0x1484b80 │ │ │ │ rsbeq r3, r4, ip, asr #11 │ │ │ │ strls r0, [r4, #-64] @ 0xffffffc0 │ │ │ │ - b 0x14a903c │ │ │ │ + b 0x14a8f94 │ │ │ │ strcs r3, [r2, #-2762] @ 0xfffff536 │ │ │ │ strmi r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ ldmdane r1, {r3, r8, ip, pc} │ │ │ │ ldmdaeq fp!, {r1, r2, r8, r9, ip, pc}^ │ │ │ │ movwls r9, #20743 @ 0x5107 │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ @ instruction: 0xf8389b08 │ │ │ │ @ instruction: 0xf8332014 │ │ │ │ - blls 0x2a00a8 │ │ │ │ + blls 0x2a0000 │ │ │ │ @ instruction: 0xf8334638 │ │ │ │ - blls 0x2480b0 │ │ │ │ + blls 0x248008 │ │ │ │ smlabbeq r1, sl, sl, lr │ │ │ │ andsvs pc, r4, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf8cd9b04 │ │ │ │ subsmi r9, lr, r0 │ │ │ │ @ instruction: 0xf7649b03 │ │ │ │ - @ instruction: 0xf82bfad3 │ │ │ │ - blls 0x3040cc │ │ │ │ + @ instruction: 0xf82bfb27 │ │ │ │ + blls 0x304024 │ │ │ │ @ instruction: 0xf8384631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7643402 │ │ │ │ - blls 0x242bac │ │ │ │ + blls 0x242c54 │ │ │ │ andeq pc, r5, fp, lsr #16 │ │ │ │ addsmi r3, ip, #4, 10 @ 0x1000000 │ │ │ │ ldmib sp, {r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a18c8 │ │ │ │ + bl 0x3a1820 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d4ac │ │ │ │ + bne 0x108d404 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184162,152 +184120,152 @@ │ │ │ │ andls r9, r8, sp, lsl fp │ │ │ │ ldrsbthi pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r2, r3, r4, r6, r7, r9, fp} │ │ │ │ vfnmacs.f32 s28, s6, s30 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ @ instruction: 0xf105b2dd │ │ │ │ - b 0xfe1c5504 │ │ │ │ + b 0xfe1c545c │ │ │ │ svclt 0x0018070e │ │ │ │ vmla.i q8, , d2[1] │ │ │ │ vaddl.u8 , d19, d0 │ │ │ │ @ instruction: 0xf00e3301 │ │ │ │ - b 0x1487918 │ │ │ │ + b 0x1487870 │ │ │ │ ldrls r0, [r1, #-1477] @ 0xfffffa3b │ │ │ │ vstmiaeq r3, {d14} │ │ │ │ rsbsmi pc, pc, #128, 8 @ 0x80000000 │ │ │ │ movweq pc, #4100 @ 0x1004 @ │ │ │ │ rscseq pc, pc, #130 @ 0x82 │ │ │ │ streq pc, [r1], #-7 │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ - bleq 0x147ed38 │ │ │ │ + bleq 0x147ec90 │ │ │ │ tsteq r0, r7, lsl #20 │ │ │ │ andsmi r4, r3, r8, lsl r0 │ │ │ │ stmib sp, {r1, r5, lr}^ │ │ │ │ bicseq lr, fp, #15728640 @ 0xf00000 │ │ │ │ bicseq r9, r3, #603979776 @ 0x24000000 │ │ │ │ - bcs 0x2c6314 │ │ │ │ + bcs 0x2c626c │ │ │ │ cmpeq r1, pc, asr #20 │ │ │ │ streq pc, [r2, -pc, asr #32] │ │ │ │ - b 0x14a8568 │ │ │ │ + b 0x14a84c0 │ │ │ │ tstls r5, r0, asr #2 │ │ │ │ svclt 0x00284611 │ │ │ │ stmib sp, {r3, r8, sp}^ │ │ │ │ ldrtmi r2, [r9], sp, lsl #2 │ │ │ │ strcs r9, [r0], #-2575 @ 0xfffff5f1 │ │ │ │ movwls r4, #46663 @ 0xb647 │ │ │ │ movwls r0, #41035 @ 0xa04b │ │ │ │ andshi pc, r4, ip, lsr r8 @ │ │ │ │ andcc pc, r9, ip, lsr r8 @ │ │ │ │ eorsle r2, sl, r0, lsl #20 │ │ │ │ subsmi r9, r3, fp, lsl #20 │ │ │ │ - blls 0x328d94 │ │ │ │ + blls 0x328cec │ │ │ │ stmdbgt r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmdaeq r3, {r3, r7, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x1aadcc │ │ │ │ - blls 0x3c69a8 │ │ │ │ + bl 0x1aad24 │ │ │ │ + blls 0x3c6900 │ │ │ │ @ instruction: 0xf888fa1f │ │ │ │ streq lr, [r9], -r3, lsl #22 │ │ │ │ - bl 0x1aadc4 │ │ │ │ + bl 0x1aad1c │ │ │ │ @ instruction: 0xf83b0509 │ │ │ │ strcc r9, [r2], #-20 @ 0xffffffec │ │ │ │ stccs 8, cr15, [r2], {54} @ 0x36 │ │ │ │ movwne lr, #14813 @ 0x39dd │ │ │ │ strls r4, [r0, -r8, asr #12] │ │ │ │ - blx 0xd01f4c │ │ │ │ + blx 0xfe201ea4 │ │ │ │ stceq 8, cr15, [r2], {37} @ 0x25 │ │ │ │ strbmi r9, [r8], -r5, lsl #22 │ │ │ │ - blcs 0x2022a0 │ │ │ │ + blcs 0x2021f8 │ │ │ │ strls r4, [r0, -r1, asr #12] │ │ │ │ - blx 0xa81f60 │ │ │ │ + blx 0x1f81eb8 │ │ │ │ @ instruction: 0xf8254554 │ │ │ │ - blle 0xffa46de8 │ │ │ │ + blle 0xffa46d40 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrmi r9, [r9], #2826 @ 0xb0a │ │ │ │ ldrbmi r9, [r3, #-2829] @ 0xfffff4f3 │ │ │ │ - bls 0x4bb61c │ │ │ │ + bls 0x4bb574 │ │ │ │ @ instruction: 0xf83c4654 │ │ │ │ @ instruction: 0xf83c3009 │ │ │ │ - bcs 0xe4244 │ │ │ │ - bls 0x3b8908 │ │ │ │ + bcs 0xe419c │ │ │ │ + bls 0x3b8860 │ │ │ │ andeq lr, r2, #136, 20 @ 0x88000 │ │ │ │ andls r4, r3, #152, 12 @ 0x9800000 │ │ │ │ ldmib sp, {r0, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd648 │ │ │ │ + blls 0x2dd5a0 │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c614 │ │ │ │ + bne 0xffe4c56c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r8], sp, lsl #1 │ │ │ │ - blls 0x695c58 │ │ │ │ + blls 0x695bb0 │ │ │ │ ldrsbge pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ ldmibcs r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf3c30ad8 │ │ │ │ - b 0xfe0cde60 │ │ │ │ + b 0xfe0cddb8 │ │ │ │ sbcslt r0, lr, #150994944 @ 0x9000000 │ │ │ │ andeq pc, r1, r0 │ │ │ │ movwcc pc, #963 @ 0x3c3 @ │ │ │ │ - b 0x8cfe74 │ │ │ │ - b 0xc567c │ │ │ │ + b 0x8cfdcc │ │ │ │ + b 0xc55d4 │ │ │ │ @ instruction: 0xf0040003 │ │ │ │ @ instruction: 0xf1060401 │ │ │ │ svclt 0x00180601 │ │ │ │ @ instruction: 0xf0093701 │ │ │ │ - b 0x1486688 │ │ │ │ + b 0x14865e0 │ │ │ │ andls r0, r9, r0, asr #32 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ streq lr, [r3], #-2564 @ 0xfffff5fc │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x07c34637 │ │ │ │ rsbeq r9, r3, r4, lsl #6 │ │ │ │ @ instruction: 0xf0899303 │ │ │ │ - b 0x1484eac │ │ │ │ + b 0x1484e04 │ │ │ │ strbeq r0, [sp, r9, lsl #19]! │ │ │ │ strls r4, [r5, #-1097] @ 0xfffffbb7 │ │ │ │ strcs r4, [r4, #-1169] @ 0xfffffb6f │ │ │ │ - bl 0x14d2b8 │ │ │ │ + bl 0x14d210 │ │ │ │ smlabbls r8, r3, r3, r0 │ │ │ │ ldmeq fp!, {r0, r1, r2, r8, r9, ip, pc} │ │ │ │ strvc lr, [sl], -sp, asr #19 │ │ │ │ - blls 0x2e8ee0 │ │ │ │ + blls 0x2e8e38 │ │ │ │ eorne pc, r4, r9, asr r8 @ │ │ │ │ eorcs pc, r4, r8, asr r8 @ │ │ │ │ eorvc pc, r4, r3, asr r8 @ │ │ │ │ ldrtmi r9, [r8], -r4, lsl #22 │ │ │ │ - blls 0x294440 │ │ │ │ + blls 0x294398 │ │ │ │ eorvs pc, r4, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8cd9b05 │ │ │ │ subsmi sl, lr, r0 │ │ │ │ @ instruction: 0xf7669b03 │ │ │ │ - @ instruction: 0xf84bfad9 │ │ │ │ - blls 0x304384 │ │ │ │ + @ instruction: 0xf84bfb2d │ │ │ │ + blls 0x3042dc │ │ │ │ @ instruction: 0xf8584631 │ │ │ │ ldrtmi r2, [r8], -r5 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7663402 │ │ │ │ - blls 0x282e3c │ │ │ │ + blls 0x282ee4 │ │ │ │ andeq pc, r5, fp, asr #16 │ │ │ │ addsmi r3, ip, #8, 10 @ 0x2000000 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - bl 0x3a1b40 │ │ │ │ + bl 0x3a1a98 │ │ │ │ adcsmi r0, lr, #7 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108d724 │ │ │ │ + bne 0x108d67c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdlt sp, [sp], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184316,85 +184274,85 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ svcls 0x001db093 │ │ │ │ andls r9, r8, ip, lsl #6 │ │ │ │ movwcs pc, #5063 @ 0x13c7 @ │ │ │ │ vldmiacs r7, {s28-s106} │ │ │ │ - b 0x148ef70 │ │ │ │ + b 0x148eec8 │ │ │ │ svclt 0x001824d7 │ │ │ │ - b 0xfe1d0f74 │ │ │ │ + b 0xfe1d0ecc │ │ │ │ rscslt r0, sp, #12 │ │ │ │ stceq 0, cr15, [r1], {12} │ │ │ │ sbcseq fp, lr, r8, lsl pc │ │ │ │ orrcc pc, r0, #469762051 @ 0x1c000003 │ │ │ │ strcc pc, [r1, -r7, asr #7] │ │ │ │ andeq pc, r1, r0 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - bleq 0xfe3fef94 │ │ │ │ + bleq 0xfe3feeec │ │ │ │ biceq lr, r7, r2, lsl #22 │ │ │ │ streq lr, [r3, -r0, lsr #20] │ │ │ │ andeq lr, r3, r0, lsl #20 │ │ │ │ streq pc, [r1], #-4 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ strbvc lr, [r7, pc, asr #20] │ │ │ │ strtmi fp, [lr], -r8, lsl #30 │ │ │ │ stmib sp, {r6}^ │ │ │ │ andls ip, r4, pc, lsl #12 │ │ │ │ andeq lr, r3, r4, lsr #20 │ │ │ │ strhtmi r0, [r3], -r2 │ │ │ │ andls r0, sl, r0, asr #15 │ │ │ │ - bcs 0x1ea400 │ │ │ │ + bcs 0x1ea358 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9709 │ │ │ │ ldrmi r0, [r6], r4, lsl #14 │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ subseq r0, fp, r4, lsl #28 │ │ │ │ @ instruction: 0x2e0de9cd │ │ │ │ - b 0x14a8ff4 │ │ │ │ + b 0x14a8f4c │ │ │ │ @ instruction: 0xf8dd038e │ │ │ │ movwls r8, #45168 @ 0xb070 │ │ │ │ @ instruction: 0xf85159ca │ │ │ │ ldrls r3, [r1, #-36] @ 0xffffffdc │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea41c │ │ │ │ - bls 0x346c04 │ │ │ │ + b 0xfe0ea374 │ │ │ │ + bls 0x346b5c │ │ │ │ strne lr, [r6, -sp, asr #19] │ │ │ │ movwls r4, #12371 @ 0x3053 │ │ │ │ - bl 0x1ab040 │ │ │ │ - blls 0x3c681c │ │ │ │ - blls 0x2cab88 │ │ │ │ + bl 0x1aaf98 │ │ │ │ + blls 0x3c6774 │ │ │ │ + blls 0x2caae0 │ │ │ │ @ instruction: 0xf85b19dd │ │ │ │ ldrbmi r7, [r1], -r4, lsr #32 │ │ │ │ stccs 8, cr15, [r4], {86} @ 0x56 │ │ │ │ - blls 0x1d1428 │ │ │ │ + blls 0x1d1380 │ │ │ │ @ instruction: 0xf8cd4638 │ │ │ │ @ instruction: 0xf7668000 │ │ │ │ - @ instruction: 0xf845fa3b │ │ │ │ - blls 0x207440 │ │ │ │ + @ instruction: 0xf845fa8f │ │ │ │ + blls 0x207398 │ │ │ │ @ instruction: 0xf8564638 │ │ │ │ stmdbls r3, {r3, r8, r9, fp, sp} │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0xd021d8 │ │ │ │ + blx 0xfe202130 │ │ │ │ @ instruction: 0xf845454c │ │ │ │ - blle 0xff9c7068 │ │ │ │ + blle 0xff9c6fc0 │ │ │ │ @ instruction: 0x1706e9dd │ │ │ │ - ldrmi r9, [pc], #-2827 @ 0xc4450 │ │ │ │ + ldrmi r9, [pc], #-2827 @ 0xc43a8 │ │ │ │ strbmi r9, [fp, #-2829] @ 0xfffff4f3 │ │ │ │ stmdals pc, {r0, r1, r3, r8, sl, fp, ip, lr, pc} @ │ │ │ │ stmibpl sl, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ eorcc pc, r4, r1, asr r8 @ │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ - b 0xfe0ea48c │ │ │ │ + b 0xfe0ea3e4 │ │ │ │ ldrmi r0, [r3], -r3, lsl #20 │ │ │ │ ldmib sp, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blls 0x2dd8b4 │ │ │ │ + blls 0x2dd80c │ │ │ │ ldrtmi r4, [r3], #-693 @ 0xfffffd4b │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe4c880 │ │ │ │ + bne 0xffe4c7d8 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ @ instruction: 0xb013d8fa │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -184402,73 +184360,73 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r7], -pc, lsl #1 │ │ │ │ mrcls 6, 0, r4, cr9, cr12, {0} │ │ │ │ vabdl.u8 , d6, d13 │ │ │ │ - beq 0xfed8c4c4 │ │ │ │ + beq 0xfed8c41c │ │ │ │ @ instruction: 0xf0032802 │ │ │ │ svclt 0x00180a01 │ │ │ │ @ instruction: 0xf08a3001 │ │ │ │ - blx 0x18874d4 │ │ │ │ - b 0x14c26ec │ │ │ │ + blx 0x188742c │ │ │ │ + b 0x14c2644 │ │ │ │ svclt 0x00180aca │ │ │ │ stmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ sbcscs lr, r6, pc, asr #20 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ strcc pc, [r0], -r6, asr #7 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ streq lr, [ip, #-2818] @ 0xfffff4fe │ │ │ │ andeq lr, r6, #143360 @ 0x23000 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ andeq pc, r1, r0 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movteq lr, #14927 @ 0x3a4f │ │ │ │ - b 0x8e9124 │ │ │ │ - b 0xc512c │ │ │ │ + b 0x8e907c │ │ │ │ + b 0xc5084 │ │ │ │ svclt 0x00080006 │ │ │ │ ldrbeq r4, [r2, r1, asr #13] │ │ │ │ movwls r0, #38875 @ 0x97db │ │ │ │ movwls r0, #28739 @ 0x7043 │ │ │ │ movweq pc, #33193 @ 0x81a9 @ │ │ │ │ @ instruction: 0xf0239208 │ │ │ │ @ instruction: 0xf104030f │ │ │ │ - bl 0x104d74 │ │ │ │ + bl 0x104ccc │ │ │ │ ldrtmi r0, [lr], -sl, lsl #22 │ │ │ │ stmib sp, {r0, r1, r4, sl, lr}^ │ │ │ │ movwls r9, #26635 @ 0x680b │ │ │ │ eorgt pc, r8, sp, asr #17 │ │ │ │ ldrcc r9, [r0], #-2826 @ 0xfffff4f6 │ │ │ │ ldrcc r6, [r0], -sl, ror #16 │ │ │ │ - bne 0xffbaa974 │ │ │ │ + bne 0xffbaa8cc │ │ │ │ ldrcc r9, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - bl 0x194680 │ │ │ │ + bl 0x1945d8 │ │ │ │ andls r0, r4, #-2147483646 @ 0x80000002 │ │ │ │ andcs pc, sl, r3, asr r8 @ │ │ │ │ stmdbls r8, {r0, r1, r3, r6, fp, sp, lr} │ │ │ │ stmdbhi r4, {r0, r1, r3, r4, r5, r6, r7, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf855404b │ │ │ │ andls r1, r2, r0, lsl ip │ │ │ │ ldmdbls r8, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ ldmdb r4, {r0, r1, r8, ip, pc}^ │ │ │ │ stmib sp, {r2, r8}^ │ │ │ │ strbmi r0, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf7664649 │ │ │ │ - ldrtmi pc, [sl], -fp, asr #20 @ │ │ │ │ + @ instruction: 0x463afa9f │ │ │ │ stmdb r6, {r3, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ strbmi r0, [r0], -r4, lsl #2 │ │ │ │ strbmi r9, [r9], -r3, lsl #14 │ │ │ │ strls r9, [r2, -r7, lsl #30] │ │ │ │ ldmdb r4, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, pc}^ │ │ │ │ @ instruction: 0xf7668900 │ │ │ │ - blls 0x282e94 │ │ │ │ + blls 0x282f3c │ │ │ │ tsteq r2, r6, asr #18 │ │ │ │ bicle r4, r9, r3, lsr #5 │ │ │ │ stmdals fp, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3853] @ 0xf0d │ │ │ │ stmdble r9, {r0, r1, r2, r3, r6, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq r7, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -184485,21 +184443,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e1c │ │ │ │ + b 0x1495d74 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf224 │ │ │ │ - bleq 0x1826f8 │ │ │ │ + beq 0x2bf17c │ │ │ │ + bleq 0x182650 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fbcb │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184514,21 +184472,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495e90 │ │ │ │ + b 0x1495de8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf298 │ │ │ │ - bleq 0x2027ec │ │ │ │ + beq 0x2bf1f0 │ │ │ │ + bleq 0x202744 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc39 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184543,21 +184501,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f04 │ │ │ │ + b 0x1495e5c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf30c │ │ │ │ - bleq 0x202860 │ │ │ │ + beq 0x2bf264 │ │ │ │ + bleq 0x2027b8 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc03 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184572,20 +184530,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495f78 │ │ │ │ + b 0x1495ed0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf380 │ │ │ │ + beq 0x2bf2d8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r2, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184601,21 +184559,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1495fec │ │ │ │ + b 0x1495f44 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf3f4 │ │ │ │ - bleq 0x1828c8 │ │ │ │ + beq 0x2bf34c │ │ │ │ + bleq 0x182820 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf828fc5b │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184630,21 +184588,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496060 │ │ │ │ + b 0x1495fb8 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf468 │ │ │ │ - bleq 0x2029bc │ │ │ │ + beq 0x2bf3c0 │ │ │ │ + bleq 0x202914 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc95 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184659,21 +184617,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14960d4 │ │ │ │ + b 0x149602c │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf4dc │ │ │ │ - bleq 0x202a30 │ │ │ │ + beq 0x2bf434 │ │ │ │ + bleq 0x202988 │ │ │ │ @ instruction: 0xf00e4649 │ │ │ │ @ instruction: 0xf848fc5f │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184688,20 +184646,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496148 │ │ │ │ + b 0x14960a0 │ │ │ │ ldrmi r0, [r1], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf550 │ │ │ │ + beq 0x2bf4a8 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ @ instruction: 0xf00e464a │ │ │ │ stmib r8!, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r0, [sl, #258]! @ 0x102 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -184717,23 +184675,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14961bc │ │ │ │ + b 0x1496114 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf5c4 │ │ │ │ - bleq 0x182a98 │ │ │ │ + beq 0x2bf51c │ │ │ │ + bleq 0x1829f0 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf828fe0b │ │ │ │ + @ instruction: 0xf828fe5f │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184746,23 +184704,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496230 │ │ │ │ + b 0x1496188 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf638 │ │ │ │ - bleq 0x202b8c │ │ │ │ + beq 0x2bf590 │ │ │ │ + bleq 0x202ae4 │ │ │ │ @ instruction: 0xf76c4649 │ │ │ │ - @ instruction: 0xf848fe43 │ │ │ │ + @ instruction: 0xf848fe97 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184775,21 +184733,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14962a4 │ │ │ │ + b 0x14961fc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf6ac │ │ │ │ - bleq 0x202c00 │ │ │ │ + beq 0x2bf604 │ │ │ │ + bleq 0x202b58 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d3 │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184804,21 +184762,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496318 │ │ │ │ + b 0x1496270 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf720 │ │ │ │ - bleq 0x202c74 │ │ │ │ + beq 0x2bf678 │ │ │ │ + bleq 0x202bcc │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848fa31 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184833,21 +184791,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149638c │ │ │ │ + b 0x14962e4 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf794 │ │ │ │ - bleq 0x202ce8 │ │ │ │ + beq 0x2bf6ec │ │ │ │ + bleq 0x202c40 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f973 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184862,21 +184820,21 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496400 │ │ │ │ + b 0x1496358 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r4, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf808 │ │ │ │ - bleq 0x202d5c │ │ │ │ + beq 0x2bf760 │ │ │ │ + bleq 0x202cb4 │ │ │ │ @ instruction: 0xf00d4649 │ │ │ │ @ instruction: 0xf848f9d1 │ │ │ │ strmi r0, [sl, #3844]! @ 0xf04 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -184891,23 +184849,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496474 │ │ │ │ + b 0x14963cc │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf87c │ │ │ │ - bleq 0x183150 │ │ │ │ + beq 0x2bf7d4 │ │ │ │ + bleq 0x1830a8 │ │ │ │ @ instruction: 0xf7704649 │ │ │ │ - @ instruction: 0xf828ff07 │ │ │ │ + @ instruction: 0xf828ff5b │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184920,23 +184878,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14964e8 │ │ │ │ + b 0x1496440 │ │ │ │ strmi r0, [sp], -r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x46914637 │ │ │ │ stmdaeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x2bf8f0 │ │ │ │ - bleq 0x182dc4 │ │ │ │ + beq 0x2bf848 │ │ │ │ + bleq 0x182d1c │ │ │ │ @ instruction: 0xf7724649 │ │ │ │ - @ instruction: 0xf828f955 │ │ │ │ + @ instruction: 0xf828f9a9 │ │ │ │ strmi r0, [sl, #3842]! @ 0xf02 │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @@ -184949,32 +184907,32 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x149655c │ │ │ │ + b 0x14964b4 │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f964 │ │ │ │ + beq 0x27f8bc │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d011 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ - @ instruction: 0xf76ddceb │ │ │ │ - strmi pc, [sl, #4077]! @ 0xfed │ │ │ │ + @ instruction: 0xf76edceb │ │ │ │ + strmi pc, [sl, #2113]! @ 0x841 │ │ │ │ stc2 10, cr15, [r0], {31} @ │ │ │ │ svcgt 0x0002f829 │ │ │ │ stmibne r0!, {r0, r2, r3, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ andle r4, r7, #-536870901 @ 0xe000000b │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r2, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr} │ │ │ │ @@ -184987,37 +184945,37 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr15, {6} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - b 0x14965f4 │ │ │ │ + b 0x149654c │ │ │ │ ldrmi r0, [r0], r7, asr #15 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ @ instruction: 0x460d463e │ │ │ │ stmdbeq r2, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0x27f9fc │ │ │ │ + beq 0x27f954 │ │ │ │ @ instruction: 0xf8b8e009 │ │ │ │ strmi r3, [sl, #0]! │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ svcgt 0x0002f829 │ │ │ │ @ instruction: 0xf835d010 │ │ │ │ strbmi r0, [r1], -r2, lsl #22 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf76fdceb │ │ │ │ - strmi pc, [sl, #3691]! @ 0xe6b │ │ │ │ + strmi pc, [sl, #3775]! @ 0xebf │ │ │ │ @ instruction: 0xf8294684 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #160, 18 @ 0x280000 │ │ │ │ strcs sp, [r0], #-519 @ 0xfffffdf9 │ │ │ │ - bne 0xe4e23c │ │ │ │ + bne 0xe4e194 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -185025,29 +184983,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x149668c │ │ │ │ + b 0x14965e4 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x18150c │ │ │ │ + beq 0x181464 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x182f68 │ │ │ │ + blne 0x182ec0 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - ldc2 7, cr15, [r8, #-460] @ 0xfffffe34 │ │ │ │ - b 0x1496544 │ │ │ │ + stc2l 7, cr15, [ip, #-460]! @ 0xfffffe34 │ │ │ │ + b 0x149649c │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e2b4 │ │ │ │ + bne 0x108e20c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185056,29 +185014,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496708 │ │ │ │ + b 0x1496660 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201588 │ │ │ │ + beq 0x2014e0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x203064 │ │ │ │ + blne 0x202fbc │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - stc2l 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ - b 0x14965c0 │ │ │ │ + ldc2 7, cr15, [r6, #-460]! @ 0xfffffe34 │ │ │ │ + b 0x1496518 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e330 │ │ │ │ + bne 0x108e288 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185088,33 +185046,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1180 │ │ │ │ + b 0x14b10d8 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4bd0 │ │ │ │ + b 0x14b4b28 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffb94 │ │ │ │ + beq 0x2ffaec │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - ldc2l 7, cr15, [r2], #460 @ 0x1cc │ │ │ │ + stc2l 7, cr15, [r6, #-460] @ 0xfffffe34 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd3b8 │ │ │ │ + bl 0xfeacd310 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c53c8 │ │ │ │ + bl 0x1c5320 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185122,23 +185080,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496810 │ │ │ │ + b 0x1496768 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181690 │ │ │ │ + beq 0x1815e8 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x1830ec │ │ │ │ + blne 0x183044 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - mrrc2 7, 7, pc, r6, cr3 @ │ │ │ │ + stc2 7, cr15, [sl], #460 @ 0x1cc │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185154,23 +185112,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496890 │ │ │ │ + b 0x14967e8 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201710 │ │ │ │ + beq 0x201668 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - blne 0x2031ec │ │ │ │ + blne 0x203144 │ │ │ │ andcs r4, r0, r2, asr #12 │ │ │ │ - ldc2 7, cr15, [lr], {115} @ 0x73 │ │ │ │ + ldc2l 7, cr15, [r2], #-460 @ 0xfffffe34 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185187,35 +185145,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b130c │ │ │ │ + b 0x14b1264 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4d5c │ │ │ │ + b 0x14b4cb4 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffd20 │ │ │ │ + beq 0x2ffc78 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - stc2 7, cr15, [ip], #-460 @ 0xfffffe34 │ │ │ │ + stc2 7, cr15, [r0], {115} @ 0x73 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd54c │ │ │ │ + bl 0xfeacd4a4 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c555c │ │ │ │ + bl 0x1c54b4 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185223,31 +185181,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x14969a4 │ │ │ │ + b 0x14968fc │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181824 │ │ │ │ + beq 0x18177c │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183280 │ │ │ │ + bleq 0x1831d8 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe502f82 │ │ │ │ + blx 0xffa02eda │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496860 │ │ │ │ + b 0x14967b8 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82a0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d5d4 │ │ │ │ + blne 0x108d52c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185256,31 +185214,31 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496a28 │ │ │ │ + b 0x1496980 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x2018a8 │ │ │ │ + beq 0x201800 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x203384 │ │ │ │ + bleq 0x2032dc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0x2003006 │ │ │ │ + blx 0xff502f5e │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14968e4 │ │ │ │ + b 0x149683c │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84a0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ adcsmi r4, lr, #60, 8 @ 0x3c000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108d658 │ │ │ │ + blne 0x108d5b0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ addsmi r1, lr, #3719168 @ 0x38c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185290,27 +185248,27 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b14a8 │ │ │ │ + b 0x14b1400 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b4ef8 │ │ │ │ + b 0x14b4e50 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x2ffebc │ │ │ │ + beq 0x2ffe14 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfeb83096 │ │ │ │ + blx 0x82fee │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1496978 │ │ │ │ + b 0x14968d0 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r1, r2, r6, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -185327,29 +185285,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496b44 │ │ │ │ + b 0x1496a9c │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x1819c4 │ │ │ │ + beq 0x18191c │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x183420 │ │ │ │ + bleq 0x183378 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xff003120 │ │ │ │ - b 0x14969fc │ │ │ │ + blx 0x50307a │ │ │ │ + b 0x1496954 │ │ │ │ @ instruction: 0xf82a70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e76c │ │ │ │ + bne 0x108e6c4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185358,29 +185316,29 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496bc0 │ │ │ │ + b 0x1496b18 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201a40 │ │ │ │ + beq 0x201998 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x20351c │ │ │ │ + bleq 0x203474 │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - blx 0xfe28319c │ │ │ │ - b 0x1496a78 │ │ │ │ + blx 0xff7830f4 │ │ │ │ + b 0x14969d0 │ │ │ │ @ instruction: 0xf84a70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ adcsmi r1, lr, #224, 18 @ 0x380000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108e7e8 │ │ │ │ + bne 0x108e740 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #3194880 @ 0x30c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185390,33 +185348,33 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b1638 │ │ │ │ + b 0x14b1590 │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5088 │ │ │ │ + b 0x14b4fe0 │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x30004c │ │ │ │ + beq 0x2fffa4 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe683224 │ │ │ │ + blx 0xffb8317c │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ strmi r3, [sl, #3848]! @ 0xf08 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacd870 │ │ │ │ + bl 0xfeacd7c8 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5880 │ │ │ │ + bl 0x1c57d8 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -185424,23 +185382,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496cc8 │ │ │ │ + b 0x1496c20 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x181b48 │ │ │ │ + beq 0x181aa0 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x1835a4 │ │ │ │ + bleq 0x1834fc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9faf773 │ │ │ │ + blx 0x14831fc │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0002f82a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185456,23 +185414,23 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strcs pc, [r1, -r3, asr #7] │ │ │ │ svccs 0x0002b2de │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1496d48 │ │ │ │ + b 0x1496ca0 │ │ │ │ ldrmi r0, [r0], r6, asr #13 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ @ instruction: 0x460d4637 │ │ │ │ - beq 0x201bc8 │ │ │ │ + beq 0x201b20 │ │ │ │ stmdbeq r7, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x2036a4 │ │ │ │ + bleq 0x2035fc │ │ │ │ tstcs r0, r2, asr #12 │ │ │ │ - @ instruction: 0xf9c2f773 │ │ │ │ + blx 0x68327c │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ strmi r2, [r9, #0]! │ │ │ │ svceq 0x0004f84a │ │ │ │ stmibne r0!, {r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -185489,66 +185447,66 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x14b17c4 │ │ │ │ + b 0x14b171c │ │ │ │ strmi r0, [r4], -r7, asr #15 │ │ │ │ - b 0x14b5214 │ │ │ │ + b 0x14b516c │ │ │ │ ldrtmi r0, [r8], r8, asr #17 │ │ │ │ @ instruction: 0x460d4691 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - beq 0x3001d8 │ │ │ │ + beq 0x300130 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9d0f773 │ │ │ │ + blx 0xa03308 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ strmi r0, [sl, #3848]! @ 0xf08 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r7, #-1092] @ 0xfffffbbc │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeacda04 │ │ │ │ + bl 0xfeacd95c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c5a14 │ │ │ │ + bl 0x1c596c │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdlt sp, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887a50 │ │ │ │ + blx 0x18879a8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x116f80 │ │ │ │ + bl 0x116ed8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf9a4f75e │ │ │ │ + @ instruction: 0xf9f8f75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ea88 │ │ │ │ + bne 0x108e9e0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185556,31 +185514,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887ad8 │ │ │ │ + blx 0x1887a30 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117000 │ │ │ │ + bl 0x116f58 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf96cf75e │ │ │ │ + @ instruction: 0xf9c0f75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108eb08 │ │ │ │ + bne 0x108ea60 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185589,27 +185547,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad37c │ │ │ │ + blx 0x18ad2d4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1170a4 │ │ │ │ + bl 0x116ffc │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2605] @ 0xfffff5d3 @ │ │ │ │ + ldrbmi pc, [sp, #-2689] @ 0xfffff57f @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185622,31 +185580,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887bd8 │ │ │ │ + blx 0x1887b30 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117108 │ │ │ │ + bl 0x117060 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf8e4f75e │ │ │ │ + @ instruction: 0xf938f75e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec10 │ │ │ │ + bne 0x108eb68 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185654,31 +185612,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887c60 │ │ │ │ + blx 0x1887bb8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117188 │ │ │ │ + bl 0x1170e0 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf92af75e │ │ │ │ + @ instruction: 0xf97ef75e │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ec90 │ │ │ │ + bne 0x108ebe8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185687,27 +185645,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad504 │ │ │ │ + blx 0x18ad45c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11722c │ │ │ │ + bl 0x117184 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75ea000 │ │ │ │ - ldrbmi pc, [sp, #-2589] @ 0xfffff5e3 @ │ │ │ │ + ldrbmi pc, [sp, #-2673] @ 0xfffff58f @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185720,31 +185678,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1887d60 │ │ │ │ + blx 0x1887cb8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117290 │ │ │ │ + bl 0x1171e8 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - ldc2 7, cr15, [r8], #-376 @ 0xfffffe88 │ │ │ │ + stc2 7, cr15, [ip], {94} @ 0x5e │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ed98 │ │ │ │ + bne 0x108ecf0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185752,31 +185710,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1887de8 │ │ │ │ + blx 0x1887d40 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117310 │ │ │ │ + bl 0x117268 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xffecf75e │ │ │ │ + @ instruction: 0xf840f75f │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ee18 │ │ │ │ + bne 0x108ed70 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185785,27 +185743,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ad68c │ │ │ │ + blx 0x18ad5e4 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1173b4 │ │ │ │ + bl 0x11730c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - ldrbmi pc, [sp, #-2087] @ 0xfffff7d9 @ │ │ │ │ + ldrbmi pc, [sp, #-2171] @ 0xfffff785 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -185818,38 +185776,38 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac6e4 │ │ │ │ + blx 0x18ac63c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11743c │ │ │ │ + bl 0x117394 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r1, [r2], -r2, lsl #22 │ │ │ │ svcmi 0x0002f836 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - vbic.i16 , #33024 @ 0x8100 │ │ │ │ + @ instruction: 0xf3c0fbc5 │ │ │ │ vld1.8 {d0-d3}, [r0], lr │ │ │ │ - b 0x1155f1c │ │ │ │ + b 0x1155e74 │ │ │ │ @ instruction: 0xf5b132c4 │ │ │ │ svclt 0x00d84ff8 │ │ │ │ ldrbmi fp, [sp, #-656] @ 0xfffffd70 │ │ │ │ svceq 0x0002f828 │ │ │ │ stcls 1, cr13, [r1], {233} @ 0xe9 │ │ │ │ ldrtmi r4, [ip], #-1465 @ 0xfffffa47 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108df3c │ │ │ │ + blne 0x108de94 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r9, #2531] @ 0x9e3 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -185857,28 +185815,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sl], r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ac780 │ │ │ │ + blx 0x18ac6d8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ streq pc, [r4], #-419 @ 0xfffffe5d │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1174b8 │ │ │ │ + bl 0x117410 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r1, [r2], -r4, lsl #22 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf75e4608 │ │ │ │ - @ instruction: 0xf020ff17 │ │ │ │ + @ instruction: 0xf020ff6b │ │ │ │ @ instruction: 0xf1b24200 │ │ │ │ svclt 0x00984fff │ │ │ │ sbcvc lr, r9, r2, asr #20 │ │ │ │ @ instruction: 0xf844455d │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r9, [r8, #3073]! @ 0xc01 │ │ │ │ stmdble r7, {r2, r3, r4, r5, sl, lr} │ │ │ │ @@ -185899,73 +185857,73 @@ │ │ │ │ @ instruction: 0xf04fb087 │ │ │ │ @ instruction: 0xf6c70800 │ │ │ │ @ instruction: 0x460c78f0 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf04f9f10 │ │ │ │ andls r0, r5, r0, lsl #18 │ │ │ │ - blx 0xfe2c45a2 │ │ │ │ + blx 0xfe2c44fa │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf10b2f02 │ │ │ │ svclt 0x00180b01 │ │ │ │ - b 0x1493838 │ │ │ │ + b 0x1493790 │ │ │ │ svclt 0x000c0bcb │ │ │ │ rscseq r4, pc, pc, asr r6 @ │ │ │ │ - beq 0x2c0844 │ │ │ │ - blvc 0x1c0378 │ │ │ │ + beq 0x2c079c │ │ │ │ + blvc 0x1c02d0 │ │ │ │ ldm r4!, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ ldrmi fp, [r0], -r0 │ │ │ │ svcvc 0x0008f856 │ │ │ │ @ instruction: 0xf75e4619 │ │ │ │ - @ instruction: 0xf021ff3f │ │ │ │ + @ instruction: 0xf021ff93 │ │ │ │ strmi r4, [r1, #768] @ 0x300 │ │ │ │ svceq 0x0008f845 │ │ │ │ andeq lr, r3, #120, 22 @ 0x1e000 │ │ │ │ - b 0x11b590c │ │ │ │ + b 0x11b5864 │ │ │ │ ldrbmi r7, [r4, #-455] @ 0xfffffe39 │ │ │ │ mvnle r6, r9, rrx │ │ │ │ - blvc 0x1c03ec │ │ │ │ + blvc 0x1c0344 │ │ │ │ ldrmi r9, [fp, #2053]! @ 0x805 │ │ │ │ vmlaeq.f64 d14, d7, d0 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea8e088 │ │ │ │ + bl 0xfea8dfe0 │ │ │ │ stmia lr!, {r1, r2, r3, r8, r9, sl}^ │ │ │ │ - bl 0x446098 │ │ │ │ + bl 0x445ff0 │ │ │ │ ldrmi r0, [fp, #775] @ 0x307 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18888d0 │ │ │ │ + blx 0x1888828 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117600 │ │ │ │ + bl 0x117558 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - mcr2 7, 3, pc, cr8, cr13, {2} @ │ │ │ │ + mrc2 7, 5, pc, cr12, cr13, {2} │ │ │ │ vorr.i32 q10, #8716288 @ 0x00850000 │ │ │ │ @ instruction: 0xf82b000e │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e10c │ │ │ │ + blne 0x108e064 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -185973,32 +185931,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x188895c │ │ │ │ + blx 0x18888b4 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117684 │ │ │ │ + bl 0x1175dc │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - mcr2 7, 5, pc, cr12, cr13, {2} @ │ │ │ │ + @ instruction: 0xff00f75d │ │ │ │ @ instruction: 0xf0204555 │ │ │ │ @ instruction: 0xf84b4000 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e190 │ │ │ │ + blne 0x108e0e8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186006,28 +185964,28 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad600 │ │ │ │ + blx 0x18ad558 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5a38 │ │ │ │ + b 0x14b5990 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3009f8 │ │ │ │ + bleq 0x300950 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xff9cf75d │ │ │ │ + @ instruction: 0xfff0f75d │ │ │ │ svceq 0x0008f846 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ rsbsvs r4, r1, sp, asr r5 │ │ │ │ strbmi sp, [r4], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186043,26 +186001,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888a6c │ │ │ │ + blx 0x18889c4 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11779c │ │ │ │ + bl 0x1176f4 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - ldc2 7, cr15, [sl, #372] @ 0x174 │ │ │ │ + stc2l 7, cr15, [lr, #372]! @ 0x174 │ │ │ │ movwmi pc, #1056 @ 0x420 @ │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ @ instruction: 0xf3c0bfd8 │ │ │ │ ldrbmi r0, [r5, #-14] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-493 @ 0xfffffe13 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -186078,113 +186036,113 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888b00 │ │ │ │ + blx 0x1888a58 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117828 │ │ │ │ + bl 0x117780 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - ldc2l 7, cr15, [sl, #372] @ 0x174 │ │ │ │ + mcr2 7, 1, pc, cr14, cr13, {2} @ │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ strmi fp, [r2], -r8, lsl #31 │ │ │ │ @ instruction: 0xf84b4555 │ │ │ │ mvnle r2, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e33c │ │ │ │ + blne 0x108e294 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [pc], -r5, lsl #1 │ │ │ │ - beq 0x1020b0 │ │ │ │ - bvc 0xffd03a94 │ │ │ │ + beq 0x102008 │ │ │ │ + bvc 0xffd039ec │ │ │ │ @ instruction: 0xf1a2460c │ │ │ │ stcls 6, cr0, [lr, #-32] @ 0xffffffe0 │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b5bec │ │ │ │ + b 0x14b5b44 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ stmdbeq fp, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ movwlt lr, #10701 @ 0x29cd │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ ldmib r6!, {r0, r1, r7, r9, sl, lr}^ │ │ │ │ ldm r4!, {r1, r8, r9, sp}^ │ │ │ │ strls r0, [r0, -r2, lsl #2] │ │ │ │ - mcr2 7, 6, pc, cr0, cr13, {2} @ │ │ │ │ + @ instruction: 0xff14f75d │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ @ instruction: 0xf8454580 │ │ │ │ - bl 0x1f49be8 │ │ │ │ + bl 0x1f49b40 │ │ │ │ svclt 0x00380203 │ │ │ │ strbmi r4, [ip, #-1547] @ 0xfffff9f5 │ │ │ │ mvnle r6, fp, rrx │ │ │ │ - blls 0x197938 │ │ │ │ + blls 0x197890 │ │ │ │ ldrdlt pc, [r8], -sp │ │ │ │ ldrbmi r4, [fp, #-1112] @ 0xfffffba8 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb8f3e8 │ │ │ │ + bl 0xfeb8f340 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd73f8 │ │ │ │ + bl 0xd7350 │ │ │ │ addsmi r0, r3, #-1342177280 @ 0xb0000000 │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888c34 │ │ │ │ + blx 0x1888b8c │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117964 │ │ │ │ + bl 0x1178bc │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r0, [sl], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - ldc2 7, cr15, [lr], #-456 @ 0xfffffe38 │ │ │ │ + ldc2 7, cr15, [r2], {114} @ 0x72 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14975b4 │ │ │ │ + b 0x149750c │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf82b0000 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e478 │ │ │ │ + blne 0x108e3d0 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186192,34 +186150,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888cc8 │ │ │ │ + blx 0x1888c20 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1179f0 │ │ │ │ + bl 0x117948 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r0, [sl], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - stc2 7, cr15, [r6], #-456 @ 0xfffffe38 │ │ │ │ + ldc2l 7, cr15, [sl], #-456 @ 0xfffffe38 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x1497640 │ │ │ │ + b 0x1497598 │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf84b0000 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e504 │ │ │ │ + blne 0x108e45c │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186227,30 +186185,30 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18ad974 │ │ │ │ + blx 0x18ad8cc │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5dac │ │ │ │ + b 0x14b5d04 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300d6c │ │ │ │ + bleq 0x300cc4 │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ strdeq lr, [r2, -r5] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - mrrc2 7, 7, pc, r2, cr2 @ │ │ │ │ + stc2 7, cr15, [r6], #456 @ 0x1c8 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ - b 0x14976f4 │ │ │ │ + b 0x149764c │ │ │ │ @ instruction: 0xf1c01050 │ │ │ │ @ instruction: 0xf8460300 │ │ │ │ rsbsvs r3, r3, r8, lsl #30 │ │ │ │ strbmi sp, [r4], #-492 @ 0xfffffe14 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdaeq r4, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -186266,26 +186224,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888de8 │ │ │ │ + blx 0x1888d40 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117b18 │ │ │ │ + bl 0x117a70 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0x1903fd6 │ │ │ │ + blx 0xfee03f2e │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186300,26 +186258,26 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888e78 │ │ │ │ + blx 0x1888dd0 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ba0 │ │ │ │ + bl 0x117af8 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0xa0405e │ │ │ │ + blx 0x1f03fb6 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-495 @ 0xfffffe11 │ │ │ │ stmdble r7, {r3, r4, r5, r7, r8, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186334,70 +186292,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adb20 │ │ │ │ + blx 0x18ada78 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b5f58 │ │ │ │ + b 0x14b5eb0 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x300f18 │ │ │ │ + bleq 0x300e70 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xd040ee │ │ │ │ + blx 0xfe204046 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8462000 │ │ │ │ ldrbmi r0, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r0, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace744 │ │ │ │ + bl 0xfeace69c │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c6754 │ │ │ │ + bl 0x1c66ac │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888f90 │ │ │ │ + blx 0x1888ee8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117cc0 │ │ │ │ + bl 0x117c18 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ - blx 0xfe40417c │ │ │ │ - b 0x149790c │ │ │ │ + blx 0xff9040d4 │ │ │ │ + b 0x1497864 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e7cc │ │ │ │ + blne 0x108e724 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186405,32 +186363,32 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x188901c │ │ │ │ + blx 0x1888f74 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117d44 │ │ │ │ + bl 0x117c9c │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ - blx 0x1584200 │ │ │ │ - b 0x1497990 │ │ │ │ + blx 0xfea84158 │ │ │ │ + b 0x14978e8 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r4, [r8, #1084]! @ 0x43c │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0x108e850 │ │ │ │ + blne 0x108e7a8 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186438,64 +186396,64 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ - blx 0x18adcc0 │ │ │ │ + blx 0x18adc18 │ │ │ │ @ instruction: 0xf3c6f986 │ │ │ │ cdpcs 6, 0, cr2, cr2, cr1, {0} │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b60f8 │ │ │ │ + b 0x14b6050 │ │ │ │ strbmi r0, [r8], r6, asr #17 │ │ │ │ streq pc, [r8], -r0, lsr #3 │ │ │ │ - bleq 0x3010b8 │ │ │ │ + bleq 0x301010 │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0x190428c │ │ │ │ + blx 0xfee041e4 │ │ │ │ @ instruction: 0xf84617c3 │ │ │ │ ldrbmi r3, [sp, #-3848] @ 0xfffff0f8 │ │ │ │ mvnsle r6, r3, ror r0 │ │ │ │ strbmi r4, [r1, #1092] @ 0x444 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeace8dc │ │ │ │ + bl 0xfeace834 │ │ │ │ stmia r4!, {r2, fp}^ │ │ │ │ - bl 0x1c68ec │ │ │ │ + bl 0x1c6844 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889128 │ │ │ │ + blx 0x1889080 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117e58 │ │ │ │ + bl 0x117db0 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf9bcf772 │ │ │ │ + blx 0x504274 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0002f82b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186510,28 +186468,28 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18891c0 │ │ │ │ + blx 0x1889118 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x117ee8 │ │ │ │ + bl 0x117e40 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf97cf772 │ │ │ │ + @ instruction: 0xf9d0f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ ldrbmi r2, [r5, #-0] │ │ │ │ svceq 0x0004f84b │ │ │ │ ldrtmi sp, [ip], #-491 @ 0xfffffe15 │ │ │ │ andle r4, r7, #297795584 @ 0x11c00000 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -186546,75 +186504,75 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae270 │ │ │ │ + blx 0x18ae1c8 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b62a8 │ │ │ │ + b 0x14b6200 │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301268 │ │ │ │ + bleq 0x3011c0 │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf982f772 │ │ │ │ + @ instruction: 0xf9d6f772 │ │ │ │ @ instruction: 0xf04f2800 │ │ │ │ svclt 0x00c830ff │ │ │ │ @ instruction: 0xf8472000 │ │ │ │ ldrbmi r0, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r8, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeaceaa0 │ │ │ │ + bl 0xfeace9f8 │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206ab0 │ │ │ │ + bl 0x206a08 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x18892ec │ │ │ │ + blx 0x1889244 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11801c │ │ │ │ + bl 0x117f74 │ │ │ │ @ instruction: 0xf8350a07 │ │ │ │ strbmi r1, [sl], -r2, lsl #22 │ │ │ │ svceq 0x0002f836 │ │ │ │ smlabteq lr, r1, r3, pc @ │ │ │ │ andeq pc, lr, r0, asr #7 │ │ │ │ - @ instruction: 0xf8daf772 │ │ │ │ - b 0x1497c70 │ │ │ │ + @ instruction: 0xf92ef772 │ │ │ │ + b 0x1497bc8 │ │ │ │ @ instruction: 0xf82b70e0 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108eb30 │ │ │ │ + blne 0x108ea88 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186622,34 +186580,34 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d4699 │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889380 │ │ │ │ + blx 0x18892d8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1180a8 │ │ │ │ + bl 0x118000 │ │ │ │ @ instruction: 0xf8550a07 │ │ │ │ strbmi r1, [sl], -r4, lsl #22 │ │ │ │ svceq 0x0004f856 │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ andmi pc, r0, r0, lsr #32 │ │ │ │ - @ instruction: 0xf89cf772 │ │ │ │ - b 0x1497cfc │ │ │ │ + @ instruction: 0xf8f0f772 │ │ │ │ + b 0x1497c54 │ │ │ │ @ instruction: 0xf84b70e0 │ │ │ │ mvnle r0, r4, lsl #30 │ │ │ │ strbmi r4, [r7, #-1084] @ 0xfffffbc4 │ │ │ │ andcs sp, r0, r7, lsl #4 │ │ │ │ - blne 0x108ebbc │ │ │ │ + blne 0x108eb14 │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ ldrmi r1, [r8, #2531] @ 0x9e3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186657,70 +186615,70 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r5], -r3, lsl #1 │ │ │ │ @ instruction: 0x460c469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ - blx 0x18ae42c │ │ │ │ + blx 0x18ae384 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - b 0x14b6464 │ │ │ │ + b 0x14b63bc │ │ │ │ strbmi r0, [r8], r7, asr #17 │ │ │ │ streq pc, [r8, -r0, lsr #3] │ │ │ │ - bleq 0x301424 │ │ │ │ + bleq 0x30137c │ │ │ │ svceq 0x0008f856 │ │ │ │ movwcs lr, #2516 @ 0x9d4 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ ldmdavs r1!, {r3, sl, ip, sp}^ │ │ │ │ movwmi pc, #35 @ 0x23 @ │ │ │ │ tstpmi r0, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf8a4f772 │ │ │ │ + @ instruction: 0xf8f8f772 │ │ │ │ @ instruction: 0xf84717c3 │ │ │ │ ldrbmi r3, [ip, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, fp, ror r0 │ │ │ │ strbmi r4, [r8, #1093] @ 0x445 │ │ │ │ andcs sp, r0, r9, lsl #4 │ │ │ │ - bl 0xfeacec54 │ │ │ │ + bl 0xfeacebac │ │ │ │ stmia r5!, {r0, r2, fp}^ │ │ │ │ - bl 0x206c64 │ │ │ │ + bl 0x206bbc │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888ca0 │ │ │ │ + blx 0x1888bf8 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1181d0 │ │ │ │ + bl 0x118128 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xe0468a │ │ │ │ + blx 0xfe3045e2 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fcd8 │ │ │ │ + bne 0x108fc30 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186728,31 +186686,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888d28 │ │ │ │ + blx 0x1888c80 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118250 │ │ │ │ + bl 0x1181a8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xe0470a │ │ │ │ + blx 0xfe304662 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fd58 │ │ │ │ + bne 0x108fcb0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186761,27 +186719,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae5cc │ │ │ │ + blx 0x18ae524 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1182f4 │ │ │ │ + bl 0x11824c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2833] @ 0xfffff4ef @ │ │ │ │ + ldrbmi pc, [sp, #-2917] @ 0xfffff49b @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186794,31 +186752,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888e28 │ │ │ │ + blx 0x1888d80 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118358 │ │ │ │ + bl 0x1182b0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - blx 0xfe104810 │ │ │ │ + blx 0xff604768 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fe60 │ │ │ │ + bne 0x108fdb8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186826,31 +186784,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1888eb0 │ │ │ │ + blx 0x1888e08 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1183d8 │ │ │ │ + bl 0x118330 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - blx 0xfe104890 │ │ │ │ + blx 0xff6047e8 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108fee0 │ │ │ │ + bne 0x108fe38 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186859,27 +186817,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae754 │ │ │ │ + blx 0x18ae6ac │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11847c │ │ │ │ + bl 0x1183d4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2725] @ 0xfffff55b @ │ │ │ │ + ldrbmi pc, [sp, #-2809] @ 0xfffff507 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186892,31 +186850,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1888fb0 │ │ │ │ + blx 0x1888f08 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1184e0 │ │ │ │ + bl 0x118438 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf9b0f771 │ │ │ │ + blx 0x2048f0 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x108ffe8 │ │ │ │ + bne 0x108ff40 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186924,31 +186882,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x1889038 │ │ │ │ + blx 0x1888f90 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118560 │ │ │ │ + bl 0x1184b8 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf9b0f771 │ │ │ │ + blx 0x204970 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090068 │ │ │ │ + bne 0x108ffc0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -186957,27 +186915,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18ae8dc │ │ │ │ + blx 0x18ae834 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118604 │ │ │ │ + bl 0x11855c │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2463] @ 0xfffff661 @ │ │ │ │ + ldrbmi pc, [sp, #-2547] @ 0xfffff60d @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -186990,31 +186948,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01e96 │ │ │ │ - blx 0x1889138 │ │ │ │ + blx 0x1889090 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118668 │ │ │ │ + bl 0x1185c0 │ │ │ │ @ instruction: 0xf8350b07 │ │ │ │ ldrbmi r0, [r2], -r2, lsl #22 │ │ │ │ svcne 0x0002f836 │ │ │ │ - @ instruction: 0xf8fcf771 │ │ │ │ + @ instruction: 0xf950f771 │ │ │ │ @ instruction: 0xf829455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x1090170 │ │ │ │ + bne 0x10900c8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187022,31 +186980,31 @@ │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi r9, [r4], -sl, lsl #30 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ @ instruction: 0xf1a01f16 │ │ │ │ - blx 0x18891c0 │ │ │ │ + blx 0x1889118 │ │ │ │ vmlal.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1186e8 │ │ │ │ + bl 0x118640 │ │ │ │ @ instruction: 0xf8550b07 │ │ │ │ ldrbmi r0, [r2], -r4, lsl #22 │ │ │ │ svcne 0x0004f856 │ │ │ │ - @ instruction: 0xf8fcf771 │ │ │ │ + @ instruction: 0xf950f771 │ │ │ │ @ instruction: 0xf849455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r8, #2528]! @ 0x9e0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0x10901f0 │ │ │ │ + bne 0x1090148 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2499] @ 0x9c3 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -187055,27 +187013,27 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0x460d469a │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ stmdaeq r8, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - blx 0x18aea64 │ │ │ │ + blx 0x18ae9bc │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x11878c │ │ │ │ + bl 0x1186e4 │ │ │ │ ldm r5!, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf8cd2302 │ │ │ │ @ instruction: 0xf771a000 │ │ │ │ - ldrbmi pc, [sp, #-2355] @ 0xfffff6cd @ │ │ │ │ + ldrbmi pc, [sp, #-2439] @ 0xfffff679 @ │ │ │ │ smlatteq r2, r8, r9, lr │ │ │ │ stmibne r0!, {r0, r1, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ stmdble r7, {r0, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187088,52 +187046,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adabc │ │ │ │ + blx 0x18ada14 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1432ec │ │ │ │ + beq 0x143244 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff38180c │ │ │ │ + beq 0xff381764 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118834 │ │ │ │ + bl 0x11878c │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r4], -r8 @ │ │ │ │ - @ instruction: 0xf984f75d │ │ │ │ + @ instruction: 0xf9d8f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #8 │ │ │ │ - stc2l 7, cr15, [r6, #-368]! @ 0xfffffe90 │ │ │ │ + ldc2 7, cr15, [sl, #368]! @ 0x170 │ │ │ │ @ instruction: 0xf828455d │ │ │ │ andsle r0, lr, r2, lsl #30 │ │ │ │ svcls 0x0002f836 │ │ │ │ @ instruction: 0xf8354621 │ │ │ │ @ instruction: 0xf7740b02 │ │ │ │ - strmi pc, [r3], -fp, lsr #17 │ │ │ │ + @ instruction: 0x4603f8ff │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - strmi pc, [r1], -r5, lsr #17 │ │ │ │ + @ instruction: 0x4601f8f9 │ │ │ │ vmlsl.u q10, d9, d0[2] │ │ │ │ strtmi r0, [r2], -lr, lsl #18 │ │ │ │ movweq pc, #58305 @ 0xe3c1 @ │ │ │ │ svcmi 0x00f8f5b9 │ │ │ │ - blcs 0xfb688 │ │ │ │ + blcs 0xfb5e0 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :64], sl │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0002f828 │ │ │ │ - blls 0x13b6c0 │ │ │ │ + blls 0x13b618 │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f34c │ │ │ │ + bne 0x8f2a4 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187141,52 +187099,52 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adb90 │ │ │ │ + blx 0x18adae8 │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x1433c0 │ │ │ │ + beq 0x143318 │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3818e0 │ │ │ │ + beq 0xff381838 │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x118908 │ │ │ │ + bl 0x118860 │ │ │ │ ands r0, r1, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r4], -pc @ │ │ │ │ - stc2 7, cr15, [lr, #-372] @ 0xfffffe8c │ │ │ │ + stc2l 7, cr15, [r2, #-372]! @ 0xfffffe8c │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r0, pc, asr #32 │ │ │ │ - stc2 7, cr15, [r2, #368] @ 0x170 │ │ │ │ + ldc2l 7, cr15, [r6, #368] @ 0x170 │ │ │ │ @ instruction: 0xf848455d │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svcls 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7740b04 │ │ │ │ - @ instruction: 0x4603f85b │ │ │ │ + strmi pc, [r3], -pc, lsr #17 │ │ │ │ strbmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7744699 │ │ │ │ - @ instruction: 0x4601f855 │ │ │ │ + strmi pc, [r1], -r9, lsr #17 │ │ │ │ @ instruction: 0xf0294648 │ │ │ │ strtmi r4, [r2], -r0, lsl #18 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ - blcs 0xfb75c │ │ │ │ + blcs 0xfb6b4 │ │ │ │ @ instruction: 0xf04fd1da │ │ │ │ ldrbmi r4, [sp, #-128] @ 0xffffff80 │ │ │ │ svceq 0x0004f848 │ │ │ │ - blls 0x13b794 │ │ │ │ + blls 0x13b6ec │ │ │ │ ldrtmi r4, [fp], #-1466 @ 0xfffffa46 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0x8f420 │ │ │ │ + bne 0x8f378 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ ldrmi r1, [r2, #2522] @ 0x9da │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -187194,42 +187152,42 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ cdpne 6, 9, cr4, cr6, cr13, {0} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adc64 │ │ │ │ + blx 0x18adbbc │ │ │ │ vmlsl.u8 , d23, d7 │ │ │ │ svccs 0x00022701 │ │ │ │ - beq 0x143494 │ │ │ │ + beq 0x1433ec │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ stmdaeq r2, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - beq 0xff3819b4 │ │ │ │ + beq 0xff38190c │ │ │ │ rscseq fp, pc, r4, lsl pc @ │ │ │ │ - bl 0x1189dc │ │ │ │ + bl 0x118934 │ │ │ │ ands r0, r6, r7, lsl #22 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf5b3bf08 │ │ │ │ strdle r4, [r9], -r8 @ │ │ │ │ - @ instruction: 0xf8b0f75d │ │ │ │ + @ instruction: 0xf904f75d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ addmi pc, r4, pc, asr #8 │ │ │ │ - ldc2 7, cr15, [r2], {92} @ 0x5c │ │ │ │ + stc2l 7, cr15, [r6], #368 @ 0x170 │ │ │ │ vst1.8 {d20-d22}, [pc :128], r2 │ │ │ │ @ instruction: 0xf7664180 │ │ │ │ - ldrbmi pc, [sp, #-3589] @ 0xfffff1fb @ │ │ │ │ + ldrbmi pc, [sp, #-3673] @ 0xfffff1a7 @ │ │ │ │ svceq 0x0002f828 │ │ │ │ @ instruction: 0xf836d01e │ │ │ │ strtmi r9, [r1], -r2, lsl #30 │ │ │ │ - bleq 0x185190 │ │ │ │ - @ instruction: 0xffd2f773 │ │ │ │ + bleq 0x1850e8 │ │ │ │ + @ instruction: 0xf826f774 │ │ │ │ strtmi r4, [r1], -r3, lsl #12 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - @ instruction: 0xffccf773 │ │ │ │ + @ instruction: 0xf820f774 │ │ │ │ strbmi r4, [r8], -r1, lsl #12 │ │ │ │ stmdbeq lr, {r0, r3, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ vrsubhn.i16 d20, , q9 │ │ │ │ @ instruction: 0xf5b9030e │ │ │ │ ldrshle r4, [r1, #248] @ 0xf8 │ │ │ │ bicsle r2, r5, r0, lsl #22 │ │ │ │ rsbspl pc, r8, pc, asr #8 │ │ │ │ @@ -187248,52 +187206,52 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ - bleq 0x103274 │ │ │ │ - bleq 0x1103c4c │ │ │ │ + bleq 0x1031cc │ │ │ │ + bleq 0x1103ba4 │ │ │ │ svcne 0x0016460d │ │ │ │ andls r9, r0, ip, lsl #30 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1092f02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494d5c │ │ │ │ + b 0x1494cb4 │ │ │ │ svclt 0x000e09c9 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ movwls r0, #4347 @ 0x10fb │ │ │ │ svcne 0x001f9b00 │ │ │ │ - bl 0x12dd70 │ │ │ │ + bl 0x12dcc8 │ │ │ │ ands r0, r5, r3, lsl #20 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ strdle r4, [r8], -pc @ │ │ │ │ - stc2 7, cr15, [lr], #-372 @ 0xfffffe8c │ │ │ │ + stc2 7, cr15, [r2], {93} @ 0x5d │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf75c4658 │ │ │ │ - strtmi pc, [r2], -r3, lsr #25 │ │ │ │ + @ instruction: 0x4622fcf7 │ │ │ │ orrmi pc, r0, pc, asr #32 │ │ │ │ - ldc2l 7, cr15, [r6, #408]! @ 0x198 │ │ │ │ + cdp2 7, 4, cr15, cr10, cr6, {3} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ andsle r0, lr, r4, lsl #30 │ │ │ │ svchi 0x0004f856 │ │ │ │ @ instruction: 0xf8554621 │ │ │ │ @ instruction: 0xf7730b04 │ │ │ │ - @ instruction: 0x4603ff77 │ │ │ │ + strmi pc, [r3], -fp, asr #31 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7734698 │ │ │ │ - @ instruction: 0x4601ff71 │ │ │ │ + strmi pc, [r1], -r5, asr #31 │ │ │ │ @ instruction: 0xf0284640 │ │ │ │ strtmi r4, [r2], -r0, lsl #16 │ │ │ │ movwmi pc, #33 @ 0x21 @ │ │ │ │ svcmi 0x00fff1b8 │ │ │ │ - blcs 0xfb914 │ │ │ │ + blcs 0xfb86c │ │ │ │ @ instruction: 0xf04fd1d6 │ │ │ │ ldrbmi r5, [r5, #-127] @ 0xffffff81 │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ ldrmi r3, [r3], #-512 @ 0xfffffe00 │ │ │ │ stmdble r7, {r0, r4, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -187309,31 +187267,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18ade30 │ │ │ │ + blx 0x18add88 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498ab0 │ │ │ │ + b 0x1498a08 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1e58 │ │ │ │ + bleq 0x2c1db0 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ - @ instruction: 0xf75c0f02 │ │ │ │ - strbmi pc, [r2], -fp, asr #31 @ │ │ │ │ + @ instruction: 0xf75d0f02 │ │ │ │ + @ instruction: 0x4642f81f │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xfeb84fda │ │ │ │ - bleq 0x1852fc │ │ │ │ + blx 0x84f32 │ │ │ │ + bleq 0x185254 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187346,31 +187304,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adec4 │ │ │ │ + blx 0x18ade1c │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498b44 │ │ │ │ + b 0x1498a9c │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1eec │ │ │ │ + bleq 0x2c1e44 │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - @ instruction: 0x4642fb75 │ │ │ │ + strbmi pc, [r2], -r9, asr #23 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1b0506e │ │ │ │ - bleq 0x205410 │ │ │ │ + blx 0xff004fc6 │ │ │ │ + bleq 0x205368 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187383,31 +187341,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ cdpne 14, 9, cr1, cr6, cr13, {4} │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adf58 │ │ │ │ + blx 0x18adeb0 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498bd8 │ │ │ │ + b 0x1498b30 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c1f80 │ │ │ │ + bleq 0x2c1ed8 │ │ │ │ @ instruction: 0xa000f8b4 │ │ │ │ @ instruction: 0xf8364642 │ │ │ │ @ instruction: 0xf8351f02 │ │ │ │ @ instruction: 0xf75c0f02 │ │ │ │ - @ instruction: 0x4642ff37 │ │ │ │ + strbmi pc, [r2], -fp, lsl #31 @ │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x785102 │ │ │ │ - bleq 0x185424 │ │ │ │ + blx 0x1c8505a │ │ │ │ + bleq 0x18537c │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187420,31 +187378,31 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r8], r3, lsl #1 │ │ │ │ svcne 0x00161f0d │ │ │ │ andls r9, r1, ip, lsl #30 │ │ │ │ - blx 0x18adfec │ │ │ │ + blx 0x18adf44 │ │ │ │ @ instruction: 0xf3c7f987 │ │ │ │ svccs 0x00022701 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ smladcc r1, r8, pc, fp @ │ │ │ │ - b 0x1498c6c │ │ │ │ + b 0x1498bc4 │ │ │ │ svclt 0x001409c9 │ │ │ │ @ instruction: 0x464f00ff │ │ │ │ - bleq 0x2c2014 │ │ │ │ + bleq 0x2c1f6c │ │ │ │ ldrdge pc, [r0], -r4 │ │ │ │ @ instruction: 0xf8564642 │ │ │ │ @ instruction: 0xf8551f04 │ │ │ │ @ instruction: 0xf75d0f04 │ │ │ │ - strbmi pc, [r2], -r1, ror #21 @ │ │ │ │ + @ instruction: 0x4642fb35 │ │ │ │ ldrbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0x1685196 │ │ │ │ - bleq 0x205538 │ │ │ │ + blx 0xfeb850ee │ │ │ │ + bleq 0x205490 │ │ │ │ mvnle r4, ip, asr r5 │ │ │ │ ldrmi r9, [r9, #2049]! @ 0x801 │ │ │ │ stmdble r7, {r3, r4, r5, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r0, r1, r2, r3, r4, r5, r9, fp, ip}^ │ │ │ │ stmibne r3, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -187461,25 +187419,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494890 │ │ │ │ + b 0x14947e8 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30209c │ │ │ │ + bleq 0x301ff4 │ │ │ │ movwcs r8, #2090 @ 0x82a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8b6f761 │ │ │ │ - bleq 0x185548 │ │ │ │ + @ instruction: 0xf90af761 │ │ │ │ + bleq 0x1854a0 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187497,25 +187455,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494920 │ │ │ │ + b 0x1494878 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30212c │ │ │ │ + bleq 0x302084 │ │ │ │ movwcs r6, #2090 @ 0x82a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf9b0f763 │ │ │ │ - bleq 0x205658 │ │ │ │ + blx 0x205224 │ │ │ │ + bleq 0x2055b0 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187530,41 +187488,41 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r0, lsl #18 │ │ │ │ - blx 0x18ae9e0 │ │ │ │ + blx 0x18ae938 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b7208 │ │ │ │ + b 0x14b7160 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c21c0 │ │ │ │ + beq 0x3c2118 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d9104 │ │ │ │ + bl 0x1d905c │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90a00 │ │ │ │ + bl 0xfeb90958 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8a10 │ │ │ │ + bl 0xd8968 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -187575,26 +187533,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494a58 │ │ │ │ + b 0x14949b0 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x302264 │ │ │ │ + bleq 0x3021bc │ │ │ │ svceq 0x0002f837 │ │ │ │ stmdahi sl!, {r8, r9, sp} │ │ │ │ svcne 0x0002f836 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffd0f760 │ │ │ │ - bleq 0x185714 │ │ │ │ + @ instruction: 0xf824f761 │ │ │ │ + bleq 0x18566c │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187612,26 +187570,26 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494aec │ │ │ │ + b 0x1494a44 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3022f8 │ │ │ │ + bleq 0x302250 │ │ │ │ svceq 0x0004f857 │ │ │ │ stmdavs sl!, {r8, r9, sp} │ │ │ │ svcne 0x0004f856 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf8c8f763 │ │ │ │ - bleq 0x205828 │ │ │ │ + @ instruction: 0xf91cf763 │ │ │ │ + bleq 0x205780 │ │ │ │ mvnle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187652,35 +187610,35 @@ │ │ │ │ @ instruction: 0xf04f0708 │ │ │ │ @ instruction: 0x9d100900 │ │ │ │ vmlal.u , d21, d3[6] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ - b 0x14b73d8 │ │ │ │ + b 0x14b7330 │ │ │ │ ldrmi r0, [fp], r5, asr #23 │ │ │ │ - beq 0x3c2390 │ │ │ │ + beq 0x3c22e8 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ @ instruction: 0xf8564698 │ │ │ │ ldmib r5, {r3, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmdavs r1!, {r1, sl, ip, pc}^ │ │ │ │ movwcs lr, #10743 @ 0x29f7 │ │ │ │ tstpmi r0, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xf932f763 │ │ │ │ + @ instruction: 0xf986f763 │ │ │ │ smlatteq r2, r5, r8, lr │ │ │ │ mvnle r4, r5, asr r5 │ │ │ │ @ instruction: 0xf8dd465c │ │ │ │ @ instruction: 0x4643b014 │ │ │ │ andeq lr, fp, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r4, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x102684 │ │ │ │ + bleq 0x1025dc │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ andeq lr, fp, #0, 22 │ │ │ │ ldmle r9!, {r0, r1, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -187693,25 +187651,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ mcrne 6, 4, r4, cr15, cr10, {4} │ │ │ │ stcls 14, cr1, [ip, #-600] @ 0xfffffda8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494c30 │ │ │ │ + b 0x1494b88 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x30243c │ │ │ │ + bleq 0x302394 │ │ │ │ movwcs r8, #10282 @ 0x282a │ │ │ │ svcne 0x0002f836 │ │ │ │ svceq 0x0002f837 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - cdp2 7, 14, cr15, cr6, cr0, {3} │ │ │ │ - bleq 0x1858e8 │ │ │ │ + @ instruction: 0xff3af760 │ │ │ │ + bleq 0x185840 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187729,25 +187687,25 @@ │ │ │ │ strmi fp, [r4], -r3, lsl #1 │ │ │ │ svcne 0x000f469a │ │ │ │ stcls 15, cr1, [ip, #-88] @ 0xffffffa8 │ │ │ │ @ instruction: 0xf985fa5f │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1092d02 │ │ │ │ svclt 0x00180901 │ │ │ │ - b 0x1494cc0 │ │ │ │ + b 0x1494c18 │ │ │ │ svclt 0x001409c9 │ │ │ │ stmiaeq r5, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strmi r4, [r5], -r8, asr #13 │ │ │ │ - bleq 0x3024cc │ │ │ │ + bleq 0x302424 │ │ │ │ movwcs r6, #10282 @ 0x282a │ │ │ │ svcne 0x0004f856 │ │ │ │ svceq 0x0004f857 │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffe0f762 │ │ │ │ - bleq 0x2059f8 │ │ │ │ + @ instruction: 0xf834f763 │ │ │ │ + bleq 0x205950 │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ andeq lr, r8, r4, lsl #22 │ │ │ │ stmdble r9, {r0, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdaeq r0, {r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ movweq lr, #35584 @ 0x8b00 │ │ │ │ @@ -187762,111 +187720,111 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf1a1b087 │ │ │ │ @ instruction: 0xf1a20708 │ │ │ │ @ instruction: 0xf04f0608 │ │ │ │ ldrmi r0, [ip], -r2, lsl #18 │ │ │ │ - blx 0x18aed80 │ │ │ │ + blx 0x18aecd8 │ │ │ │ vmull.u8 , d21, d5 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ - b 0x14b75a8 │ │ │ │ + b 0x14b7500 │ │ │ │ strbtmi r0, [r3], r5, asr #23 │ │ │ │ - beq 0x3c2560 │ │ │ │ + beq 0x3c24b8 │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ strmi r4, [r3], r5, lsl #12 │ │ │ │ ldmib r5, {r5, r6, r7, r9, sl, lr}^ │ │ │ │ ldmib r6!, {r8}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, sl, ip, pc}^ │ │ │ │ ldmib r7!, {r8}^ │ │ │ │ @ instruction: 0xf7630102 │ │ │ │ - stmia r5!, {r0, r2, r3, r6, fp, ip, sp, lr, pc}^ │ │ │ │ + stmia r5!, {r0, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldrbmi r0, [r5, #-258] @ 0xfffffefe │ │ │ │ ldrbmi sp, [ip], -pc, ror #3 │ │ │ │ @ instruction: 0xb014f8dd │ │ │ │ - bl 0x1d94a4 │ │ │ │ + bl 0x1d93fc │ │ │ │ ldrbmi r0, [r8, #11] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfeb90da0 │ │ │ │ + bl 0xfeb90cf8 │ │ │ │ stmia r0!, {r8, r9, fp}^ │ │ │ │ - bl 0xd8db0 │ │ │ │ + bl 0xd8d08 │ │ │ │ ldrmi r0, [ip, #779] @ 0x30b │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x14939e4 │ │ │ │ - b 0x1490c74 │ │ │ │ + b 0x149393c │ │ │ │ + b 0x1490bcc │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmdaeq r4, {r1, r8, r9, fp, sp, lr, pc}^ │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ - b 0x1499234 │ │ │ │ + b 0x149918c │ │ │ │ @ instruction: 0x461e0950 │ │ │ │ vnmlaeq.f32 s29, s14, s30 │ │ │ │ andls r2, r1, r0, lsl #8 │ │ │ │ andslt pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0x462846b2 │ │ │ │ @ instruction: 0xf8302100 │ │ │ │ tstcc r1, r2, lsl #22 │ │ │ │ - blx 0x55905a │ │ │ │ + blx 0x558fb2 │ │ │ │ @ instruction: 0xf82af20b │ │ │ │ vldmiale r6!, {d18} │ │ │ │ ldrtmi r4, [sp], #-1140 @ 0xfffffb8c │ │ │ │ strbmi r4, [ip, #-1086] @ 0xfffffbc2 │ │ │ │ stmdals r1, {r2, r3, r5, r6, r7, r8, r9, ip, lr, pc} │ │ │ │ strmi r4, [r4, #1027] @ 0x403 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xff0d0e40 │ │ │ │ + bne 0xff0d0d98 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ ldrmi r1, [r4, #2074] @ 0x81a │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4603461c │ │ │ │ andcs pc, r1, r4, asr #7 │ │ │ │ stc2 10, cr15, [r4], {95} @ 0x5f @ │ │ │ │ @ instruction: 0xf10c2802 │ │ │ │ svclt 0x00180c01 │ │ │ │ - b 0x1493a7c │ │ │ │ - b 0x1490d0c │ │ │ │ + b 0x14939d4 │ │ │ │ + b 0x1490c64 │ │ │ │ addlt r0, r3, ip, asr #25 │ │ │ │ sbceq fp, r0, r5, lsl pc │ │ │ │ strmi r4, [r7], -r7, ror #12 │ │ │ │ svccs 0x00104660 │ │ │ │ stmeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ ldrcs fp, [r0, -r8, lsr #31] │ │ │ │ strmi r2, [sp], -r0, lsl #8 │ │ │ │ ldmibeq r0, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ vfnmaeq.f32 s28, s14, s30 │ │ │ │ ssatmi r4, #4, lr, lsl #12 │ │ │ │ @ instruction: 0xf8589001 │ │ │ │ ldrtmi r4, [r2], fp, lsr #32 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ - blcs 0x205bf4 │ │ │ │ + blcs 0x205b4c │ │ │ │ strmi r3, [lr, #257] @ 0x101 │ │ │ │ vqdmulh.s d15, d2, d4 │ │ │ │ - blcs 0x205be8 │ │ │ │ + blcs 0x205b40 │ │ │ │ ldrbtmi sp, [r3], #3318 @ 0xcf6 │ │ │ │ ldrtmi r4, [lr], #-1085 @ 0xfffffbc3 │ │ │ │ mvnle r4, #851443712 @ 0x32c00000 │ │ │ │ strmi r9, [r3], #-2049 @ 0xfffff7ff │ │ │ │ stmdble r7, {r2, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r6, r7, r9, fp, ip}^ │ │ │ │ @@ -187880,93 +187838,93 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ vrsubhn.i16 d20, , │ │ │ │ stmdacs r2, {r0, sp} │ │ │ │ sbcslt r4, sl, #144, 12 @ 0x9000000 │ │ │ │ andcc fp, r1, r8, lsl pc │ │ │ │ andeq pc, r1, #-2147483648 @ 0x80000000 │ │ │ │ svclt 0x0018b087 │ │ │ │ - b 0x1487e18 │ │ │ │ - b 0x14909a8 │ │ │ │ + b 0x1487d70 │ │ │ │ + b 0x1490900 │ │ │ │ svclt 0x001202c2 │ │ │ │ ldrmi r4, [r6], -r6, lsl #12 │ │ │ │ mrccs 6, 0, r4, cr0, cr0, {0} │ │ │ │ svclt 0x00a8468a │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ andeq lr, r4, #3358720 @ 0x334000 │ │ │ │ ldmeq r5!, {r0, r1, r2, r3, r9, sl, lr}^ │ │ │ │ sbcseq r4, ip, sl, lsl #12 │ │ │ │ stmib sp, {r0, r1, r6, r7, fp}^ │ │ │ │ movwls r4, #5634 @ 0x1602 │ │ │ │ - bl 0x36e750 │ │ │ │ - bl 0x308b54 │ │ │ │ + bl 0x36e6a8 │ │ │ │ + bl 0x308aac │ │ │ │ @ instruction: 0xf04f0002 │ │ │ │ ldrmi r0, [r3], #-3072 @ 0xfffff400 │ │ │ │ - bl 0x2ed758 │ │ │ │ + bl 0x2ed6b0 │ │ │ │ @ instruction: 0xf8580103 │ │ │ │ stmdavs r9, {r0, r1, sp, lr}^ │ │ │ │ - blvc 0x1022b4 │ │ │ │ + blvc 0x10220c │ │ │ │ @ instruction: 0xf10c3008 │ │ │ │ strcc r0, [r8], #-3585 @ 0xfffff1ff │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ - blx 0x29914a │ │ │ │ - blx 0x28477e │ │ │ │ - blx 0xfea947aa │ │ │ │ + blx 0x2990a2 │ │ │ │ + blx 0x2846d6 │ │ │ │ + blx 0xfea94702 │ │ │ │ @ instruction: 0xf8407b06 │ │ │ │ ldrbmi r7, [fp], #-3080 @ 0xfffff3f8 │ │ │ │ stccc 8, cr15, [r4], {64} @ 0x40 │ │ │ │ - blls 0x1bef34 │ │ │ │ + blls 0x1bee8c │ │ │ │ ldrmi r9, [sl], #-3840 @ 0xfffff100 │ │ │ │ - strtmi r9, [pc], #-2817 @ 0xc7b94 │ │ │ │ + strtmi r9, [pc], #-2817 @ 0xc7aec │ │ │ │ bicsle r4, r5, #-268435447 @ 0xf0000009 │ │ │ │ andeq lr, r4, #3620864 @ 0x374000 │ │ │ │ addmi r4, r2, #-2130706432 @ 0x81000000 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d0fa8 │ │ │ │ + bl 0xfe8d0f00 │ │ │ │ stmia r9!, {r0, r3}^ │ │ │ │ - bl 0x318fb8 │ │ │ │ + bl 0x318f10 │ │ │ │ addsmi r0, sl, #0, 6 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x14947f0 │ │ │ │ - b 0x1490e80 │ │ │ │ + b 0x1494748 │ │ │ │ + b 0x1490dd8 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152040 │ │ │ │ + bl 0x151f98 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r0, r1, r3, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf83b9201 │ │ │ │ - bl 0x37fc30 │ │ │ │ - bl 0x309034 │ │ │ │ + bl 0x37fb88 │ │ │ │ + bl 0x308f8c │ │ │ │ ldmibne r9!, {r1, r2} │ │ │ │ @ instruction: 0xf8cd2200 │ │ │ │ @ instruction: 0xf8358000 │ │ │ │ andcc r8, r1, #2048 @ 0x800 │ │ │ │ - blgt 0x185cf0 │ │ │ │ - blx 0x7d8686 │ │ │ │ + blgt 0x185c48 │ │ │ │ + blx 0x7d85de │ │ │ │ @ instruction: 0xf8218c0e │ │ │ │ vldmiale r4!, {d28} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x118cbc │ │ │ │ + bls 0x118c14 │ │ │ │ strbmi r4, [r2, #-1184] @ 0xfffffb60 │ │ │ │ ldmib sp, {r0, r1, r5, r6, r7, fp, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7c50 │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7ba8 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -187977,191 +187935,191 @@ │ │ │ │ pkhbtmi r4, r8, r9, lsl #13 │ │ │ │ strmi fp, [r6], -r5, lsl #1 │ │ │ │ strmi r2, [r6], r0 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x14948a0 │ │ │ │ - b 0x1490f30 │ │ │ │ + b 0x14947f8 │ │ │ │ + b 0x1490e88 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462900db │ │ │ │ @ instruction: 0x462b4619 │ │ │ │ - bl 0x1520f0 │ │ │ │ + bl 0x152048 │ │ │ │ svclt 0x00a80a84 │ │ │ │ ldmeq sl, {r4, r8, sp} │ │ │ │ andls r4, r1, #145752064 @ 0x8b00000 │ │ │ │ stmib sp, {r2, r3, r7, fp}^ │ │ │ │ @ instruction: 0xf85a3502 │ │ │ │ - bl 0x323cc8 │ │ │ │ + bl 0x323c20 │ │ │ │ @ instruction: 0xf8cd0c00 │ │ │ │ - bl 0x2ffcd0 │ │ │ │ + bl 0x2ffc28 │ │ │ │ ldmdane r1!, {r8, sl} │ │ │ │ ldrtmi r2, [lr], r0, lsl #4 │ │ │ │ - blcc 0x205e4c │ │ │ │ + blcc 0x205da4 │ │ │ │ @ instruction: 0xf8553201 │ │ │ │ addsmi r7, r4, #4, 22 @ 0x1000 │ │ │ │ movwcc pc, #31502 @ 0x7b0e @ │ │ │ │ - blcc 0x205df0 │ │ │ │ + blcc 0x205d48 │ │ │ │ @ instruction: 0xf8dddcf4 │ │ │ │ ldrbmi lr, [r8], #-0 │ │ │ │ strtmi r9, [r6], #2817 @ 0xb01 │ │ │ │ mvnle r4, #662700032 @ 0x27800000 │ │ │ │ strcc lr, [r2, #-2525] @ 0xfffff623 │ │ │ │ addsmi r4, sp, #503316480 @ 0x1e000000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - blne 0xfe79010c │ │ │ │ + blne 0xfe790064 │ │ │ │ smlatteq r2, r6, r8, lr │ │ │ │ addsmi r1, r5, #15859712 @ 0xf20000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x469b4691 │ │ │ │ strmi fp, [r2], fp, lsl #1 │ │ │ │ strtmi r2, [lr], -r0, lsl #10 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ andcs pc, r1, #196, 6 @ 0x10000003 │ │ │ │ - bcs 0x1748d4 │ │ │ │ + bcs 0x17482c │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ sbcseq fp, r0, r5, lsl pc │ │ │ │ @ instruction: 0x4602461a │ │ │ │ - bcs 0x4d95c4 │ │ │ │ + bcs 0x4d951c │ │ │ │ biceq lr, r4, pc, asr #20 │ │ │ │ andscs fp, r0, #168, 30 @ 0x2a0 │ │ │ │ andls r9, r6, #1073741825 @ 0x40000001 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r7, fp}^ │ │ │ │ ldrtmi r0, [lr], r8, lsl #6 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r5, r9, sl, lr}^ │ │ │ │ - blls 0x22c590 │ │ │ │ + blls 0x22c4e8 │ │ │ │ streq lr, [r7], #-2827 @ 0xfffff4f5 │ │ │ │ strvs lr, [r1, -sp, asr #19] │ │ │ │ - blls 0x28e4f0 │ │ │ │ + blls 0x28e448 │ │ │ │ andeq lr, r1, #9216 @ 0x2400 │ │ │ │ - blls 0x18e4f4 │ │ │ │ + blls 0x18e44c │ │ │ │ andpl pc, r1, r9, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r2 │ │ │ │ andcs r1, r0, #3555328 @ 0x364000 │ │ │ │ - bcc 0x1024e4 │ │ │ │ + bcc 0x10243c │ │ │ │ ldmib r4, {r0, r1, r2, r4, r6, sl, fp, ip}^ │ │ │ │ tstcc r8, r0, lsl #24 │ │ │ │ vqdmulh.s d15, d8, d3 │ │ │ │ - blx 0x213dd6 │ │ │ │ + blx 0x213d2e │ │ │ │ strcc r2, [r8], #-522 @ 0xfffffdf6 │ │ │ │ - bcc 0x246c48 │ │ │ │ + bcc 0x246ba0 │ │ │ │ ldrbmi r1, [r2], #-2459 @ 0xfffff665 │ │ │ │ andeq lr, ip, #67584 @ 0x10800 │ │ │ │ stccc 8, cr15, [r8], {65} @ 0x41 │ │ │ │ stccs 8, cr15, [r4], {65} @ 0x41 │ │ │ │ @ instruction: 0xf04f45be │ │ │ │ stclle 2, cr0, [r5], #4 │ │ │ │ @ instruction: 0x6701e9dd │ │ │ │ ldrbtmi r9, [r6], #-2822 @ 0xfffff4fa │ │ │ │ - blls 0x1d8e5c │ │ │ │ + blls 0x1d8db4 │ │ │ │ bicle r4, ip, #-536870903 @ 0xe0000009 │ │ │ │ movweq lr, #35293 @ 0x89dd │ │ │ │ ldrdge pc, [ip], -sp │ │ │ │ strmi r4, [r2], #643 @ 0x283 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d11f8 │ │ │ │ + bl 0xfe8d1150 │ │ │ │ stmia sl!, {r1, r3}^ │ │ │ │ - bl 0x359208 │ │ │ │ + bl 0x359160 │ │ │ │ addsmi r0, r3, #0, 4 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ vmull.u8 , d4, d14 │ │ │ │ rsclt r2, r0, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1002b02 │ │ │ │ svclt 0x00180001 │ │ │ │ - b 0x1494a40 │ │ │ │ - b 0x14910d0 │ │ │ │ + b 0x1494998 │ │ │ │ + b 0x1491028 │ │ │ │ svclt 0x001500c0 │ │ │ │ @ instruction: 0x460100db │ │ │ │ @ instruction: 0x46034619 │ │ │ │ - bl 0x152290 │ │ │ │ + bl 0x1521e8 │ │ │ │ svclt 0x00a80b44 │ │ │ │ ldmdaeq sl, {r4, r8, sp}^ │ │ │ │ andcc lr, r2, sp, asr #19 │ │ │ │ stmdaeq ip, {r2, r3, r7, r9, sl, lr}^ │ │ │ │ andls r4, r1, #95420416 @ 0x5b00000 │ │ │ │ andlt pc, r6, r3, lsr r8 @ │ │ │ │ vmlaeq.f64 d14, d6, d10 │ │ │ │ streq lr, [r6, #-2825] @ 0xfffff4f7 │ │ │ │ @ instruction: 0x210019b8 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blhi 0x185f50 │ │ │ │ + blhi 0x185ea8 │ │ │ │ @ instruction: 0xf83e3101 │ │ │ │ addmi r2, ip, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf80bfb18 │ │ │ │ andeq lr, r8, #165888 @ 0x28800 │ │ │ │ - blcs 0x185f10 │ │ │ │ + blcs 0x185e68 │ │ │ │ @ instruction: 0xf8dddcf2 │ │ │ │ strbtmi r8, [r6], #-0 │ │ │ │ strtmi r9, [r0], #2561 @ 0xa01 │ │ │ │ stmiale r1!, {r1, r6, r8, sl, lr}^ │ │ │ │ ldrdcc lr, [r2], -sp │ │ │ │ addsmi r4, r8, #520093696 @ 0x1f000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - blne 0xff7912b0 │ │ │ │ + blne 0xff791208 │ │ │ │ strmi lr, [r2, #-2279] @ 0xfffff719 │ │ │ │ addsmi r1, r0, #16384000 @ 0xfa0000 │ │ │ │ strdlt sp, [r5], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x4607469a │ │ │ │ strmi fp, [r9], r5, lsl #1 │ │ │ │ ldrtmi r2, [r0], r0, lsl #12 │ │ │ │ stcls 6, cr4, [lr], {182} @ 0xb6 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174a68 │ │ │ │ + blcs 0x1749c0 │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ sbceq lr, r0, pc, asr #20 │ │ │ │ sbcseq fp, fp, r5, lsl pc │ │ │ │ ldrmi r4, [r9], -r1, lsl #12 │ │ │ │ ldmdbcs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bleq 0xfe202b10 │ │ │ │ + bleq 0xfe202a68 │ │ │ │ tstcs r0, r8, lsr #31 │ │ │ │ stmib sp, {r1, r3, r4, r7, fp}^ │ │ │ │ strmi r3, [fp], -r2 │ │ │ │ andls r0, r1, #140, 16 @ 0x8c0000 │ │ │ │ @ instruction: 0xf85b46a4 │ │ │ │ - bl 0x35ff58 │ │ │ │ + bl 0x35feb0 │ │ │ │ srsia sp, #14 │ │ │ │ - bl 0x327f28 │ │ │ │ - bl 0x287f64 │ │ │ │ + bl 0x327e80 │ │ │ │ + bl 0x287ebc │ │ │ │ andcs r0, r0, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf85546b0 │ │ │ │ andcc r4, r1, #4, 22 @ 0x1000 │ │ │ │ - blvs 0x20607c │ │ │ │ - blx 0x2d9592 │ │ │ │ + blvs 0x205fd4 │ │ │ │ + blx 0x2d94ea │ │ │ │ @ instruction: 0xf8414416 │ │ │ │ vldmiale r4!, {d20-d21} │ │ │ │ ldrdhi pc, [r0], -sp │ │ │ │ - bls 0x1191c8 │ │ │ │ + bls 0x119120 │ │ │ │ ldrmi r4, [r0, #1248] @ 0x4e0 │ │ │ │ ldmib sp, {r0, r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ - ldrmi r3, [pc], #-2 @ 0xc7f5c │ │ │ │ + ldrmi r3, [pc], #-2 @ 0xc7eb4 │ │ │ │ stmdble r7, {r3, r4, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r7!, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ ldmne sl!, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -188171,61 +188129,61 @@ │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0x461a4692 │ │ │ │ strmi fp, [r3], fp, lsl #1 │ │ │ │ tstls r7, r4, lsl ip │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ movwcc fp, #4835 @ 0x12e3 │ │ │ │ vshr.u64 q8, , #60 │ │ │ │ - blcs 0x150ba8 │ │ │ │ + blcs 0x150b00 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ movwcc fp, #7955 @ 0x1f13 │ │ │ │ strmi r4, [r8], -sp, lsl #12 │ │ │ │ - b 0x1488314 │ │ │ │ + b 0x148826c │ │ │ │ svclt 0x001803c4 │ │ │ │ movwls r4, #22021 @ 0x5605 │ │ │ │ @ instruction: 0xf04f2d10 │ │ │ │ svclt 0x00a80300 │ │ │ │ stmib sp, {r4, r8, sl, sp}^ │ │ │ │ ldrmi r0, [r9], r8, lsl #2 │ │ │ │ stmiaeq pc!, {r0, r4, r9, sl, lr}^ @ │ │ │ │ ssatmi r4, #31, sl, lsl #12 │ │ │ │ strls r0, [r6, #-2244] @ 0xfffff73c │ │ │ │ - blls 0x22cfec │ │ │ │ + blls 0x22cf44 │ │ │ │ stmib sp, {r1, r2, r3, r7, fp, ip}^ │ │ │ │ ldmne ip, {r0, r9, ip, pc} │ │ │ │ movweq lr, #19210 @ 0x4b0a │ │ │ │ andvc pc, r4, sl, asr r8 @ │ │ │ │ ldrdhi pc, [r4], -r3 │ │ │ │ ldrtmi r9, [ip], r7, lsl #22 │ │ │ │ - blls 0x18e26c │ │ │ │ + blls 0x18e1c4 │ │ │ │ movwcs r1, #2204 @ 0x89c │ │ │ │ stmdbeq r1, {r0, r1, r8, ip, sp, lr, pc} │ │ │ │ ldmib r5, {r3, sl, ip, sp}^ │ │ │ │ strcc r3, [r8, #-2816] @ 0xfffff500 │ │ │ │ @ instruction: 0x0700e9d6 │ │ │ │ - blx 0x195832 │ │ │ │ - blx 0x404836 │ │ │ │ - blx 0xfe990846 │ │ │ │ - bne 0xff0d6c4c │ │ │ │ - bl 0x1a99188 │ │ │ │ + blx 0x19578a │ │ │ │ + blx 0x40478e │ │ │ │ + blx 0xfe99079e │ │ │ │ + bne 0xff0d6ba4 │ │ │ │ + bl 0x1a990e0 │ │ │ │ movwcs r0, #5890 @ 0x1702 │ │ │ │ @ instruction: 0xf84445ce │ │ │ │ @ instruction: 0xf8440c08 │ │ │ │ stclle 12, cr7, [r5], #16 │ │ │ │ andls lr, r1, #3620864 @ 0x374000 │ │ │ │ ldrbtmi r9, [r1], #2822 @ 0xb06 │ │ │ │ - blls 0x1d90a4 │ │ │ │ + blls 0x1d8ffc │ │ │ │ bicle r4, ip, #641728512 @ 0x26400000 │ │ │ │ ldrdeq lr, [r8, -sp] │ │ │ │ ldrdlt pc, [ip], -sp │ │ │ │ strmi r4, [r3], #641 @ 0x281 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfe8d1454 │ │ │ │ + bl 0xfe8d13ac │ │ │ │ stmia fp!, {r0, r1, r3}^ │ │ │ │ - bl 0x399464 │ │ │ │ + bl 0x3993bc │ │ │ │ addsmi r0, r9, #0, 6 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -188235,33 +188193,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494ca8 │ │ │ │ - b 0x1491338 │ │ │ │ + b 0x1494c00 │ │ │ │ + b 0x1491290 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1538f8 │ │ │ │ + bl 0x153850 │ │ │ │ svclt 0x00a80344 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmdaeq r6!, {r0, r1, r3, r4, r5, r6, fp}^ │ │ │ │ - blls 0x12ccd4 │ │ │ │ + blls 0x12cc2c │ │ │ │ strbeq lr, [sl, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - blls 0x1a4140 │ │ │ │ - bleq 0x242ce8 │ │ │ │ + blls 0x1a4098 │ │ │ │ + bleq 0x242c40 │ │ │ │ @ instruction: 0xf83b444d │ │ │ │ strbmi r0, [r2], -r2, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - @ instruction: 0xf884f75c │ │ │ │ + @ instruction: 0xf8d8f75c │ │ │ │ @ instruction: 0xf82542a6 │ │ │ │ vldmiale r4!, {d16} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188283,33 +188241,33 @@ │ │ │ │ ldrmi fp, [r8], r7, lsl #1 │ │ │ │ @ instruction: 0xf04f4681 │ │ │ │ @ instruction: 0x9c100a00 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r5, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1052b02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1494d68 │ │ │ │ - b 0x14913f8 │ │ │ │ + b 0x1494cc0 │ │ │ │ + b 0x1491350 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x462e00df │ │ │ │ @ instruction: 0x462f463e │ │ │ │ - bl 0x1539b8 │ │ │ │ + bl 0x153910 │ │ │ │ svclt 0x00a80384 │ │ │ │ movwls r2, #5648 @ 0x1610 │ │ │ │ strvc lr, [r4, #-2509] @ 0xfffff633 │ │ │ │ ldmeq r6!, {r0, r1, r3, r4, r5, r7, fp} │ │ │ │ - blls 0x12cd94 │ │ │ │ + blls 0x12ccec │ │ │ │ streq lr, [sl, #2639] @ 0xa4f │ │ │ │ @ instruction: 0xf8532400 │ │ │ │ - blls 0x1a4240 │ │ │ │ - bleq 0x242da8 │ │ │ │ + blls 0x1a4198 │ │ │ │ + bleq 0x242d00 │ │ │ │ @ instruction: 0xf85b444d │ │ │ │ strbmi r0, [r2], -r4, lsl #22 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ - ldc2 7, cr15, [r8], {92} @ 0x5c │ │ │ │ + stc2l 7, cr15, [ip], #-368 @ 0xfffffe90 │ │ │ │ @ instruction: 0xf84542a6 │ │ │ │ vldmiale r4!, {d16-d17} │ │ │ │ ldrtmi r9, [r2], #2818 @ 0xb02 │ │ │ │ mvnle r4, #645922816 @ 0x26800000 │ │ │ │ strvc lr, [r4, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0x0c07eb09 │ │ │ │ stmdble r9, {r0, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ @@ -188325,154 +188283,154 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldrmi fp, [sl], fp, lsl #1 │ │ │ │ - bleq 0x104348 │ │ │ │ + bleq 0x1042a0 │ │ │ │ stmib sp, {r2, r4, sl, fp, ip, pc}^ │ │ │ │ andls r1, r3, r6, lsl #4 │ │ │ │ movwcs pc, #5060 @ 0x13c4 @ │ │ │ │ - blcs 0x174db4 │ │ │ │ + blcs 0x174d0c │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ strtcs lr, [r4], #2639 @ 0xa4f │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ sbcseq fp, pc, r5, lsl pc @ │ │ │ │ @ instruction: 0x46b946b1 │ │ │ │ @ instruction: 0xf1b94637 │ │ │ │ - b 0x148be7c │ │ │ │ + b 0x148bdd4 │ │ │ │ svclt 0x00a803c4 │ │ │ │ ldmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmib sp, {r2, r8, r9, ip, pc}^ │ │ │ │ ldmeq fp!, {r3, r9, sl, ip, sp, lr}^ │ │ │ │ ldmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - blls 0x1ece68 │ │ │ │ + blls 0x1ecdc0 │ │ │ │ strbeq lr, [fp], #2639 @ 0xa4f │ │ │ │ strcs r9, [r0, #-2567] @ 0xfffff5f9 │ │ │ │ ldrmi r1, [r3], #-2275 @ 0xfffff71d │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ - bl 0x1aee80 │ │ │ │ - blls 0x18a27c │ │ │ │ + bl 0x1aedd8 │ │ │ │ + blls 0x18a1d4 │ │ │ │ ldm r8!, {r2, r3, r4, sl, lr}^ │ │ │ │ ldrtmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf8cd4632 │ │ │ │ @ instruction: 0xf75ca000 │ │ │ │ - stclne 12, cr15, [fp], #-180 @ 0xffffff4c │ │ │ │ + stclne 12, cr15, [fp], #-516 @ 0xfffffdfc │ │ │ │ @ instruction: 0xf04f4599 │ │ │ │ stmia r4!, {r0, r8, sl}^ │ │ │ │ ldclle 1, cr0, [r0], #8 │ │ │ │ strbmi r9, [fp], #2821 @ 0xb05 │ │ │ │ bicsle r4, lr, #650117120 @ 0x26c00000 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ adcsmi r9, lr, #196608 @ 0x30000 │ │ │ │ - bleq 0x2c2ea0 │ │ │ │ + bleq 0x2c2df8 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea906a8 │ │ │ │ + bl 0xfea90600 │ │ │ │ stmia fp!, {r0, r1, r3, r8, r9, sl}^ │ │ │ │ - bl 0x3886b8 │ │ │ │ + bl 0x388610 │ │ │ │ addsmi r0, lr, #469762048 @ 0x1c000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x104420 │ │ │ │ + bleq 0x104378 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494f00 │ │ │ │ - b 0x1491590 │ │ │ │ + b 0x1494e58 │ │ │ │ + b 0x14914e8 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14acf28 │ │ │ │ + b 0x14ace80 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12cf34 │ │ │ │ + bls 0x12ce8c │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac398 │ │ │ │ - bleq 0x1c2f48 │ │ │ │ + bls 0x1ac2f0 │ │ │ │ + bleq 0x1c2ea0 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x18642c │ │ │ │ - @ instruction: 0xff50f75b │ │ │ │ + bleq 0x186384 │ │ │ │ + @ instruction: 0xffa4f75b │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0xc860ce │ │ │ │ + blx 0xfe186026 │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x16ff6c │ │ │ │ + blls 0x16fec4 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea10784 │ │ │ │ + bl 0xfea106dc │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c8794 │ │ │ │ + bl 0x3c86ec │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1044fc │ │ │ │ + bleq 0x104454 │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494fdc │ │ │ │ - b 0x149166c │ │ │ │ + b 0x1494f34 │ │ │ │ + b 0x14915c4 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad004 │ │ │ │ + b 0x14acf5c │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d010 │ │ │ │ + bls 0x12cf68 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16ec24 │ │ │ │ + bl 0x16eb7c │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206590 │ │ │ │ - blx 0xff70619c │ │ │ │ + bleq 0x2064e8 │ │ │ │ + blx 0xc060f6 │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0xff3861a4 │ │ │ │ + blx 0x8860fe │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188489,100 +188447,100 @@ │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1045d8 │ │ │ │ + bleq 0x104530 │ │ │ │ ldcls 6, cr4, [r0], {130} @ 0x82 │ │ │ │ vaddw.u8 , q2, d3 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950b8 │ │ │ │ - b 0x1491748 │ │ │ │ + b 0x1495010 │ │ │ │ + b 0x14916a0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ movteq lr, #19202 @ 0x4b02 │ │ │ │ - b 0x14ad0e0 │ │ │ │ + b 0x14ad038 │ │ │ │ stmdaeq fp!, {r3, r4, r6, fp}^ │ │ │ │ - bls 0x12d0ec │ │ │ │ + bls 0x12d044 │ │ │ │ smlsdxls r0, fp, r0, r0 │ │ │ │ streq lr, [r3, #-2826] @ 0xfffff4f6 │ │ │ │ @ instruction: 0xf8322400 │ │ │ │ - bls 0x1ac550 │ │ │ │ - bleq 0x1c3100 │ │ │ │ + bls 0x1ac4a8 │ │ │ │ + bleq 0x1c3058 │ │ │ │ @ instruction: 0x46cb465f │ │ │ │ @ instruction: 0x9000f8b5 │ │ │ │ @ instruction: 0x46594632 │ │ │ │ - bleq 0x1865e4 │ │ │ │ - mrc2 7, 3, pc, cr4, cr11, {2} │ │ │ │ + bleq 0x18653c │ │ │ │ + mcr2 7, 6, pc, cr8, cr11, {2} @ │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46484632 │ │ │ │ - blx 0x1686284 │ │ │ │ + blx 0xfeb861dc │ │ │ │ @ instruction: 0xf82545a0 │ │ │ │ vstmiale sp!, {d16} │ │ │ │ - blls 0x170124 │ │ │ │ + blls 0x17007c │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ ldrbmi r5, [r4], r4, lsl #14 │ │ │ │ adcmi r4, pc, #172, 8 @ 0xac000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea1093c │ │ │ │ + bl 0xfea10894 │ │ │ │ stmia ip!, {r2, r3, r8, sl}^ │ │ │ │ - bl 0x3c894c │ │ │ │ + bl 0x3c88a4 │ │ │ │ addsmi r0, pc, #335544320 @ 0x14000000 │ │ │ │ strdlt sp, [r7], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r7, lsl #1 │ │ │ │ - bleq 0x1046b4 │ │ │ │ + bleq 0x10460c │ │ │ │ tstls r3, r0, lsl ip │ │ │ │ vaddl.u8 , d4, d0 │ │ │ │ rsclt r2, r7, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf1072b02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1495194 │ │ │ │ - b 0x1491824 │ │ │ │ + b 0x14950ec │ │ │ │ + b 0x149177c │ │ │ │ svclt 0x001507c7 │ │ │ │ ssatmi r0, #25, sp, asr #1 │ │ │ │ ldrtmi r4, [sp], -r8, lsr #13 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ strpl lr, [r4, -sp, asr #19] │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ @ instruction: 0x465f0810 │ │ │ │ orreq lr, r4, #2048 @ 0x800 │ │ │ │ - b 0x14ad1bc │ │ │ │ + b 0x14ad114 │ │ │ │ stmiaeq fp!, {r3, r4, r7, fp} │ │ │ │ - bls 0x12d1c8 │ │ │ │ + bls 0x12d120 │ │ │ │ strcs r0, [r0], #-187 @ 0xffffff45 │ │ │ │ eorls pc, r7, r2, asr r8 @ │ │ │ │ ldmne r5, {r9, fp, ip, pc}^ │ │ │ │ - bl 0x16eddc │ │ │ │ + bl 0x16ed34 │ │ │ │ ldrbmi r0, [sl], r3, lsl #22 │ │ │ │ stmdavs pc!, {r0, r1, r3, r4, r5, r7, r9, sl, lr} @ │ │ │ │ @ instruction: 0x46494632 │ │ │ │ - bleq 0x206748 │ │ │ │ - @ instruction: 0xf9fcf75c │ │ │ │ + bleq 0x2066a0 │ │ │ │ + blx 0x15062ac │ │ │ │ strmi r3, [r1], -r1, lsl #8 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ - blx 0x1d0635c │ │ │ │ + blx 0xff2062b4 │ │ │ │ @ instruction: 0xf84545a0 │ │ │ │ vstmiale lr!, {d16-d17} │ │ │ │ ldrbmi r9, [pc], -r2, lsl #22 │ │ │ │ addsmi r4, pc, #1191182336 @ 0x47000000 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd5704 │ │ │ │ adcmi ip, pc, #0 │ │ │ │ @@ -188600,46 +188558,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d270 │ │ │ │ + blls 0x60d1c8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494a74 │ │ │ │ - b 0x1491500 │ │ │ │ + b 0x14949cc │ │ │ │ + b 0x1491458 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148a864 │ │ │ │ + b 0x148a7bc │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af2b0 │ │ │ │ + b 0x14af208 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186794 │ │ │ │ + bleq 0x1866ec │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #4009]! @ 0xfa9 │ │ │ │ - bleq 0x186764 │ │ │ │ - blls 0x23fa94 │ │ │ │ + strmi pc, [r0, #4093]! @ 0xffd │ │ │ │ + bleq 0x1866bc │ │ │ │ + blls 0x23f9ec │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188654,46 +188612,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d348 │ │ │ │ + blls 0x60d2a0 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494b4c │ │ │ │ - b 0x14915d8 │ │ │ │ + b 0x1494aa4 │ │ │ │ + b 0x1491530 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148aa3c │ │ │ │ + b 0x148a994 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af388 │ │ │ │ + b 0x14af2e0 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x2068ec │ │ │ │ + bleq 0x206844 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf762a000 │ │ │ │ - strmi pc, [r0, #2175]! @ 0x87f │ │ │ │ - bleq 0x2068bc │ │ │ │ - blls 0x23fb6c │ │ │ │ + strmi pc, [r0, #2259]! @ 0x8d3 │ │ │ │ + bleq 0x206814 │ │ │ │ + blls 0x23fac4 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188713,104 +188671,104 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495020 │ │ │ │ - b 0x14916ac │ │ │ │ + b 0x1494f78 │ │ │ │ + b 0x1491604 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b847c │ │ │ │ + b 0x14b83d4 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ - b 0x1491444 │ │ │ │ + b 0x149139c │ │ │ │ @ instruction: 0xf8cd02d9 │ │ │ │ - b 0x14ac90c │ │ │ │ + b 0x14ac864 │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ eorshi pc, r4, sp, asr #17 │ │ │ │ - b 0x14af478 │ │ │ │ + b 0x14af3d0 │ │ │ │ @ instruction: 0xf04f04c9 │ │ │ │ stmiane r2!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne pc, {r0, r3, r8, r9, fp, ip, pc} @ │ │ │ │ ldmdbne sp, {r0, r1, r3, r8, r9, fp, ip, pc} │ │ │ │ ldrmi r9, [ip], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ movwcs lr, #10485 @ 0x28f5 │ │ │ │ strdeq lr, [r2, -r7] │ │ │ │ movwcs lr, #2509 @ 0x9cd │ │ │ │ strlt lr, [r2], -sp, asr #19 │ │ │ │ movwcs lr, #18909 @ 0x49dd │ │ │ │ - @ instruction: 0xf8c4f762 │ │ │ │ + @ instruction: 0xf918f762 │ │ │ │ movweq pc, #4360 @ 0x1108 @ │ │ │ │ smlatteq r2, r4, r8, lr │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stclle 5, cr4, [fp], #616 @ 0x268 │ │ │ │ ldrbmi r9, [r1], #2824 @ 0xb08 │ │ │ │ ldmle r5, {r0, r1, r3, r6, r8, sl, lr}^ │ │ │ │ stmdals ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strbmi r9, [r8, #3846] @ 0xf06 │ │ │ │ @ instruction: 0x0c09eb07 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfeb10cc0 │ │ │ │ + bl 0xfeb10c18 │ │ │ │ stmia ip!, {r2, r3, r8, fp}^ │ │ │ │ - bl 0x3c8cd0 │ │ │ │ + bl 0x3c8c28 │ │ │ │ ldrmi r0, [r8, #777] @ 0x309 │ │ │ │ strdlt sp, [pc], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d518 │ │ │ │ + blls 0x60d470 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494d1c │ │ │ │ - b 0x14917a8 │ │ │ │ + b 0x1494c74 │ │ │ │ + b 0x1491700 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ab0c │ │ │ │ + b 0x148aa64 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af558 │ │ │ │ + b 0x14af4b0 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186a3c │ │ │ │ + bleq 0x186994 │ │ │ │ @ instruction: 0xf8362300 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #9 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3667]! @ 0xe53 │ │ │ │ - bleq 0x186a10 │ │ │ │ - blls 0x23fd38 │ │ │ │ + strmi pc, [r0, #3751]! @ 0xea7 │ │ │ │ + bleq 0x186968 │ │ │ │ + blls 0x23fc90 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188825,47 +188783,47 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d5f4 │ │ │ │ + blls 0x60d54c │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494df8 │ │ │ │ - b 0x1491884 │ │ │ │ + b 0x1494d50 │ │ │ │ + b 0x14917dc │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148ace8 │ │ │ │ + b 0x148ac40 │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af634 │ │ │ │ + b 0x14af58c │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206b98 │ │ │ │ + bleq 0x206af0 │ │ │ │ @ instruction: 0xf8562300 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ andmi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3879]! @ 0xf27 │ │ │ │ - bleq 0x206b6c │ │ │ │ - blls 0x23fe14 │ │ │ │ + strmi pc, [r0, #3963]! @ 0xf7b │ │ │ │ + bleq 0x206ac4 │ │ │ │ + blls 0x23fd6c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r1, r2, r3, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188885,29 +188843,29 @@ │ │ │ │ movwls fp, #45199 @ 0xb08f │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x14952d0 │ │ │ │ - b 0x149195c │ │ │ │ + b 0x1495228 │ │ │ │ + b 0x14918b4 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ sbcseq fp, r4, r5, lsl pc │ │ │ │ strtmi r4, [r2], r2, asr #13 │ │ │ │ @ instruction: 0xf1ba4644 │ │ │ │ - b 0x148c724 │ │ │ │ + b 0x148c67c │ │ │ │ svclt 0x00a803c3 │ │ │ │ - beq 0x504c28 │ │ │ │ + beq 0x504b80 │ │ │ │ movwcs r9, #775 @ 0x307 │ │ │ │ - b 0x148ae7c │ │ │ │ + b 0x148add4 │ │ │ │ @ instruction: 0x469b0ada │ │ │ │ andls r4, r8, #160432128 @ 0x9900000 │ │ │ │ stmdami ip, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - b 0x14af720 │ │ │ │ + b 0x14af678 │ │ │ │ @ instruction: 0xf04f05c9 │ │ │ │ stmiane sl!, {fp}^ │ │ │ │ ldrmi r9, [sl], #-2826 @ 0xfffff4f6 │ │ │ │ ldmdbne ip, {r0, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdbne pc, {r0, r1, r3, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldrmi r9, [sp], #-2822 @ 0xfffff4fa │ │ │ │ movwcs lr, #2514 @ 0x9d2 │ │ │ │ @@ -188915,23 +188873,23 @@ │ │ │ │ ldrdeq lr, [r0, -r4] │ │ │ │ ldm r7!, {r3, sl, ip, sp}^ │ │ │ │ stmib sp, {r1, r8, r9, sp}^ │ │ │ │ @ instruction: 0xf1012300 │ │ │ │ stmib sp, {r8, lr}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108ff6d │ │ │ │ + @ instruction: 0xf108ffc1 │ │ │ │ stmia r5!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x2ffef4 │ │ │ │ + blls 0x2ffe4c │ │ │ │ ldrmi r4, [r9, #1233] @ 0x4d1 │ │ │ │ ldmib sp, {r1, r4, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ svcls 0x0006480c │ │ │ │ - bl 0x29a1e4 │ │ │ │ + bl 0x29a13c │ │ │ │ stmdble r9, {r2, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], #-2980 @ 0xfffff45c │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #19212 @ 0x4b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -188942,46 +188900,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d7c8 │ │ │ │ + blls 0x60d720 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x1494fcc │ │ │ │ - b 0x1491a58 │ │ │ │ + b 0x1494f24 │ │ │ │ + b 0x14919b0 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ movteq lr, #15106 @ 0x3b02 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148adbc │ │ │ │ + b 0x148ad14 │ │ │ │ movwls r0, #22616 @ 0x5858 │ │ │ │ - b 0x14af808 │ │ │ │ + b 0x14af760 │ │ │ │ strcs r0, [r0], #-1355 @ 0xfffffab5 │ │ │ │ andsls pc, fp, r3, lsr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x186cec │ │ │ │ + bleq 0x186c44 │ │ │ │ @ instruction: 0xf8362302 │ │ │ │ strbmi r2, [r9], -r2, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf75fa000 │ │ │ │ - strmi pc, [r0, #3325]! @ 0xcfd │ │ │ │ - bleq 0x186cbc │ │ │ │ - blls 0x23ffec │ │ │ │ + strmi pc, [r0, #3409]! @ 0xd51 │ │ │ │ + bleq 0x186c14 │ │ │ │ + blls 0x23ff44 │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -188996,46 +188954,46 @@ │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ @ instruction: 0xf04fb08b │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ - blls 0x60d8a0 │ │ │ │ + blls 0x60d7f8 │ │ │ │ ldrsbge pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ vaddl.u8 , d3, d3 │ │ │ │ sbcslt r2, pc, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf1072902 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14950a4 │ │ │ │ - b 0x1491b30 │ │ │ │ + b 0x1494ffc │ │ │ │ + b 0x1491a88 │ │ │ │ svclt 0x001507c7 │ │ │ │ ldrtmi r0, [r8], lr, asr #1 │ │ │ │ @ instruction: 0x463e46b0 │ │ │ │ svceq 0x0010f1b8 │ │ │ │ orreq lr, r3, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #18448 @ 0x4810 │ │ │ │ strvs lr, [r8, -sp, asr #19] │ │ │ │ - b 0x148af94 │ │ │ │ + b 0x148aeec │ │ │ │ movwls r0, #22680 @ 0x5898 │ │ │ │ - b 0x14af8e0 │ │ │ │ + b 0x14af838 │ │ │ │ strcs r0, [r0], #-1419 @ 0xfffffa75 │ │ │ │ eorls pc, fp, r3, asr r8 @ │ │ │ │ ldmdbne pc, {r1, r2, r8, r9, fp, ip, pc}^ @ │ │ │ │ ldmdbne lr, {r0, r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [sp], #-2819 @ 0xfffff4fd │ │ │ │ - bleq 0x206e44 │ │ │ │ + bleq 0x206d9c │ │ │ │ @ instruction: 0xf8562302 │ │ │ │ strbmi r2, [r9], -r4, lsl #22 │ │ │ │ @ instruction: 0xf8cd3401 │ │ │ │ @ instruction: 0xf761a000 │ │ │ │ - strmi pc, [r0, #3539]! @ 0xdd3 │ │ │ │ - bleq 0x206e14 │ │ │ │ - blls 0x2400c4 │ │ │ │ + strmi pc, [r0, #3623]! @ 0xe27 │ │ │ │ + bleq 0x206d6c │ │ │ │ + blls 0x24001c │ │ │ │ ldrmi r4, [fp, #1219] @ 0x4c3 │ │ │ │ ldmib sp, {r5, r6, r7, r8, r9, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd6708 │ │ │ │ adcsmi ip, r7, #12 │ │ │ │ stmdble r9, {r2, r4, r5, r7, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [ip], -r6, lsr #23 │ │ │ │ @@ -189056,53 +189014,53 @@ │ │ │ │ movwls r0, #47874 @ 0xbb02 │ │ │ │ stmib sp, {r0, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ cdpls 2, 1, cr1, cr8, cr9, {0} │ │ │ │ andcs pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x149557c │ │ │ │ - b 0x1491c08 │ │ │ │ + b 0x14954d4 │ │ │ │ + b 0x1491b60 │ │ │ │ andls r0, r6, r8, asr #17 │ │ │ │ - b 0x14b89d8 │ │ │ │ + b 0x14b8930 │ │ │ │ strbmi r0, [r2], r2, asr #19 │ │ │ │ strbmi r4, [r1], sl, asr #13 │ │ │ │ svceq 0x0010f1ba │ │ │ │ biceq lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf04fbfa8 │ │ │ │ movwls r0, #31248 @ 0x7a10 │ │ │ │ bicseq lr, r9, #323584 @ 0x4f000 │ │ │ │ movwcs r9, #776 @ 0x308 │ │ │ │ eorsls pc, r0, sp, asr #17 │ │ │ │ - beq 0xff7836e8 │ │ │ │ + beq 0xff783640 │ │ │ │ @ instruction: 0xf8cd4699 │ │ │ │ - blls 0x2a8e84 │ │ │ │ + blls 0x2a8ddc │ │ │ │ strbeq lr, [r9], #2639 @ 0xa4f │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blls 0x34f148 │ │ │ │ - blls 0x319e2c │ │ │ │ - blls 0x38f244 │ │ │ │ - blls 0x24f240 │ │ │ │ + blls 0x34f0a0 │ │ │ │ + blls 0x319d84 │ │ │ │ + blls 0x38f19c │ │ │ │ + blls 0x24f198 │ │ │ │ ldmib r2, {r2, r3, r4, sl, lr}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldm r5!, {r2, r8, r9, sp}^ │ │ │ │ ldm r7!, {r1, r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r8}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ ldmib sp, {r1, r9, sl, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf7612304 │ │ │ │ - @ instruction: 0xf108fe17 │ │ │ │ + @ instruction: 0xf108fe6b │ │ │ │ stmia r4!, {r0, r8, r9}^ │ │ │ │ @ instruction: 0xf04f0102 │ │ │ │ ldrmi r0, [sl, #2049] @ 0x801 │ │ │ │ - blls 0x3001ac │ │ │ │ + blls 0x300104 │ │ │ │ strbmi r4, [fp, #-1233] @ 0xfffffb2f │ │ │ │ ldmib sp, {r0, r2, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ svcls 0x0006980c │ │ │ │ - bl 0x29a530 │ │ │ │ + bl 0x29a488 │ │ │ │ stmdble r9, {r0, r3, sl, fp} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmdbeq ip, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ smlatteq r2, ip, r8, lr │ │ │ │ movweq lr, #39692 @ 0x9b0c │ │ │ │ ldmle r9!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andcs fp, r0, pc │ │ │ │ @@ -189116,15 +189074,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b8ab8 │ │ │ │ + b 0x14b8a10 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f812 │ │ │ │ @ instruction: 0xf81324ff │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 @ instruction: 0xf48cfa5f │ │ │ │ @@ -189147,54 +189105,54 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1495ee8 │ │ │ │ + b 0x1495e40 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15a9c8 │ │ │ │ + bl 0x15a920 │ │ │ │ @ instruction: 0xf832080e │ │ │ │ @ instruction: 0xf64f7b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svccc 0x0080f5bc │ │ │ │ - blx 0x8b8dd8 │ │ │ │ + blx 0x8b8d30 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec5232c │ │ │ │ + bl 0xfec52284 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xda33c │ │ │ │ + bl 0xda294 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 5, cr2, [r7], {-0} │ │ │ │ cdpeq 1, 0, cr15, cr4, cr3, {5} │ │ │ │ strtmi r1, [lr], -r7, lsl #30 │ │ │ │ @ instruction: 0xf884fa5f │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1082c02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1495f74 │ │ │ │ + b 0x1495ecc │ │ │ │ svclt 0x001408c8 │ │ │ │ strbmi r0, [r4], -r4, ror #1 │ │ │ │ stmdbeq r4, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x2070c8 │ │ │ │ + blgt 0x207020 │ │ │ │ svccc 0x0004f85e │ │ │ │ movweq lr, #51987 @ 0xcb13 │ │ │ │ @ instruction: 0x0c06eb46 │ │ │ │ svceq 0x0000f1bc │ │ │ │ @ instruction: 0xf04fbf1c │ │ │ │ strcs r3, [r1, #-1023] @ 0xfffffc01 │ │ │ │ svccc 0x0004f847 │ │ │ │ @@ -189216,33 +189174,33 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15a8c8 │ │ │ │ + bl 0x15a820 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ ldrtmi r7, [ip], #3841 @ 0xf01 │ │ │ │ - blle 0x25a7dc │ │ │ │ + blle 0x25a734 │ │ │ │ cdpeq 0, 7, cr15, cr15, cr15, {2} │ │ │ │ svclt 0x00d845f4 │ │ │ │ vminnm.f32 s30, s24, s30 │ │ │ │ @ instruction: 0xf04fdd01 │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svc 0x0001f805 │ │ │ │ @ instruction: 0xf1b9d1e9 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x9e7c60 │ │ │ │ - blvc 0x1842c0 │ │ │ │ + bne 0x9e7bb8 │ │ │ │ + blvc 0x184218 │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -189252,19 +189210,19 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496c90 │ │ │ │ + b 0x1496be8 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x187564 │ │ │ │ + blgt 0x1874bc │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ strtmi r5, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f51c │ │ │ │ @ instruction: 0xf5bcdb07 │ │ │ │ @ instruction: 0xf6474f00 │ │ │ │ svclt 0x00b87eff │ │ │ │ vmaxnm.f32 s30, s24, s30 │ │ │ │ @@ -189272,15 +189230,15 @@ │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ svc 0x0002f824 │ │ │ │ @ instruction: 0xf1bad1e8 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcsmi r4, lr, #56, 8 @ 0x38000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xf524dc │ │ │ │ + bne 0xf52434 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, lr, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -189290,28 +189248,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aa18 │ │ │ │ + bl 0x15a970 │ │ │ │ @ instruction: 0xf85e0805 │ │ │ │ @ instruction: 0xf04f3f04 │ │ │ │ @ instruction: 0xf8524400 │ │ │ │ - bl 0x773d44 │ │ │ │ - b 0x148c144 │ │ │ │ - bl 0x11a60c8 │ │ │ │ + bl 0x773c9c │ │ │ │ + b 0x148c09c │ │ │ │ + bl 0x11a6020 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x105690 │ │ │ │ + beq 0x1055e8 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdaae8 │ │ │ │ + blle 0xdaa40 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189329,61 +189287,61 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15aa94 │ │ │ │ + bl 0x15a9ec │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ strcs ip, [r0], #-3841 @ 0xfffff0ff │ │ │ │ svc 0x0001f813 │ │ │ │ @ instruction: 0x0c0eebbc │ │ │ │ @ instruction: 0xf04fbf4c │ │ │ │ - blx 0x188b5dc │ │ │ │ + blx 0x188b534 │ │ │ │ strbmi pc, [r2, #-1164] @ 0xfffffb74 @ │ │ │ │ svcmi 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1ef │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc27e18 │ │ │ │ - blvc 0x18447c │ │ │ │ + bne 0xc27d70 │ │ │ │ + blvc 0x1843d4 │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vstrls d3, [r7, #-8] │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496640 │ │ │ │ + b 0x1496598 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x187314 │ │ │ │ + blgt 0x18726c │ │ │ │ @ instruction: 0xf8332400 │ │ │ │ - bl 0xff004e5c │ │ │ │ + bl 0xff004db4 │ │ │ │ svclt 0x004c0c0e │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vst3.32 @ instruction: 0xf48cfa1f │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r4, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3048f8 │ │ │ │ + blvc 0x304850 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189392,21 +189350,21 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x00069c06 │ │ │ │ rsclt r2, r7, #0, 10 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1072c02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14962c8 │ │ │ │ + b 0x1496220 │ │ │ │ svclt 0x001407c7 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15adc8 │ │ │ │ + bl 0x15ad20 │ │ │ │ @ instruction: 0xf852080e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ - blne 0x79ceec │ │ │ │ + blne 0x79ce44 │ │ │ │ streq lr, [r4], #-2916 @ 0xfffff49c │ │ │ │ svclt 0x00bc2c00 │ │ │ │ strcs r2, [r1, #-768] @ 0xfffffd00 │ │ │ │ svccc 0x0004f846 │ │ │ │ mvnsle r4, r2, asr #10 │ │ │ │ movwcs fp, #4365 @ 0x110d │ │ │ │ ldrbtmi r6, [r0], #-11 │ │ │ │ @@ -189426,32 +189384,32 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15ac1c │ │ │ │ + bl 0x15ab74 │ │ │ │ @ instruction: 0xf9120804 │ │ │ │ @ instruction: 0xf06fcf01 │ │ │ │ @ instruction: 0xf9130e7f │ │ │ │ - bl 0xfebe8f60 │ │ │ │ + bl 0xfebe8eb8 │ │ │ │ ldrbmi r0, [r4, #3079]! @ 0xc07 │ │ │ │ @ instruction: 0xf04fdb06 │ │ │ │ ldrbmi r0, [r4, #3711]! @ 0xe7f │ │ │ │ - blx 0x14b92cc │ │ │ │ + blx 0x14b9224 │ │ │ │ stcle 14, cr15, [r1, #-560] @ 0xfffffdd0 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8054542 │ │ │ │ mvnle lr, r1, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r0], #-11 │ │ │ │ stmdble r7, {r1, r2, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4a0c │ │ │ │ + blvc 0x2c4964 │ │ │ │ vstmia r0!, {s2-s37} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189461,28 +189419,28 @@ │ │ │ │ stmdami r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ ldmvc pc!, {r0, r1, r2, r3, r6, r7, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf04f1e84 │ │ │ │ rscslt r0, lr, #0, 20 │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ @ instruction: 0xf1062f02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496fe0 │ │ │ │ + b 0x1496f38 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x463700ff │ │ │ │ stmdbeq r7, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - blgt 0x1878b4 │ │ │ │ + blgt 0x18780c │ │ │ │ @ instruction: 0xf93346c6 │ │ │ │ - bl 0xfebe0ffc │ │ │ │ + bl 0xfebe0f54 │ │ │ │ @ instruction: 0xf51c0c05 │ │ │ │ - blle 0x29cffc │ │ │ │ + blle 0x29cf54 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ cdpvc 6, 15, cr15, cr15, cr7, {2} │ │ │ │ - blx 0x4b92e8 │ │ │ │ - blle 0x148e3c │ │ │ │ - beq 0x14554c │ │ │ │ + blx 0x4b9240 │ │ │ │ + blle 0x148d94 │ │ │ │ + beq 0x1454a4 │ │ │ │ @ instruction: 0xf824454a │ │ │ │ mvnle lr, r2, lsl #30 │ │ │ │ svceq 0x0000f1ba │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ ldrtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r4, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -189499,28 +189457,28 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d21, d3[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ad68 │ │ │ │ + bl 0x15acc0 │ │ │ │ @ instruction: 0xf8520805 │ │ │ │ @ instruction: 0xf04f3b04 │ │ │ │ @ instruction: 0xf85e4400 │ │ │ │ - bl 0xfedb5094 │ │ │ │ - b 0x148c4b0 │ │ │ │ - bl 0x19a6418 │ │ │ │ + bl 0xfedb4fec │ │ │ │ + b 0x148c408 │ │ │ │ + bl 0x19a6370 │ │ │ │ strmi r7, [r4, #1002]! @ 0x3ea │ │ │ │ - beq 0x1059e0 │ │ │ │ + beq 0x105938 │ │ │ │ @ instruction: 0xf1bcdb08 │ │ │ │ @ instruction: 0xf06f4f00 │ │ │ │ @ instruction: 0xf1734400 │ │ │ │ svclt 0x00b80300 │ │ │ │ - blle 0xdae38 │ │ │ │ + blle 0xdad90 │ │ │ │ strbmi r2, [r2, #-257] @ 0xfffffeff │ │ │ │ svcmi 0x0004f846 │ │ │ │ tstlt r1, r1, ror #3 │ │ │ │ @ instruction: 0xf8c92301 │ │ │ │ strtmi r3, [r8], #-0 │ │ │ │ stmdble r9, {r0, r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -189538,15 +189496,15 @@ │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d21, d2[7] │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ - bl 0x15ade4 │ │ │ │ + bl 0x15ad3c │ │ │ │ @ instruction: 0xf8120805 │ │ │ │ movwcs ip, #3841 @ 0xf01 │ │ │ │ svc 0x0001f914 │ │ │ │ @ instruction: 0x0c0eeb1c │ │ │ │ mvnscs sp, #83886080 @ 0x5000000 │ │ │ │ svclt 0x00d8459c │ │ │ │ @ instruction: 0xf38cfa5f │ │ │ │ @@ -189554,50 +189512,50 @@ │ │ │ │ strbmi r0, [r2, #-2305] @ 0xfffff6ff │ │ │ │ svccc 0x0001f807 │ │ │ │ @ instruction: 0xf1b9d1eb │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xc28170 │ │ │ │ - blvc 0x1847d4 │ │ │ │ + bne 0xc280c8 │ │ │ │ + blvc 0x18472c │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcls 14, cr1, [r7, #-624] @ 0xfffffd90 │ │ │ │ @ instruction: 0xf04f1e87 │ │ │ │ rsclt r0, lr, #0, 18 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1062d02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496998 │ │ │ │ + b 0x14968f0 │ │ │ │ svclt 0x001406c6 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - bl 0x18766c │ │ │ │ + bl 0x1875c4 │ │ │ │ @ instruction: 0xf9342300 │ │ │ │ - bl 0x7fd1b4 │ │ │ │ + bl 0x7fd10c │ │ │ │ strle r0, [r7], #-3086 @ 0xfffff3f2 │ │ │ │ svccc 0x0080f5bc │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blx 0x8b949c │ │ │ │ - blle 0x1463f0 │ │ │ │ + blx 0x8b93f4 │ │ │ │ + blle 0x146348 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8274542 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ strtmi r6, [r8], #-11 │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x2c4c5c │ │ │ │ + blvc 0x2c4bb4 │ │ │ │ vstmia r0!, {s2-s46} │ │ │ │ stmdbne r3, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -189607,37 +189565,37 @@ │ │ │ │ @ instruction: 0xf1a32100 │ │ │ │ svcne 0x00060e04 │ │ │ │ rsclt r4, pc, #144703488 @ 0x8a00000 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ @ instruction: 0xf04f3501 │ │ │ │ - b 0x1497e28 │ │ │ │ + b 0x1497d80 │ │ │ │ svclt 0x001407c7 │ │ │ │ ldrtmi r0, [sp], -sp, ror #1 │ │ │ │ stmdaeq r5, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0004f85e │ │ │ │ @ instruction: 0xf8522400 │ │ │ │ - bl 0x5bc254 │ │ │ │ - b 0x148c678 │ │ │ │ + bl 0x5bc1ac │ │ │ │ + b 0x148c5d0 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ adcmi r0, r3, #0, 6 │ │ │ │ strbmi sp, [r1, #2823]! @ 0xb07 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xc9658 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xc95b0 @ │ │ │ │ movweq lr, #15226 @ 0x3b7a │ │ │ │ strbtmi fp, [r4], -r8, lsr #31 │ │ │ │ tstcs r1, r0, lsl #20 │ │ │ │ @ instruction: 0xf8464542 │ │ │ │ mvnle r4, r4, lsl #30 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, fp, asr #17 │ │ │ │ adcmi r4, pc, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0ba84 │ │ │ │ + bne 0xc0b9dc │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -189646,15 +189604,15 @@ │ │ │ │ vmlane.f64 d19, d5, d1 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - b 0x14b9318 │ │ │ │ + b 0x14b9270 │ │ │ │ ldrtmi r0, [r6], r4, asr #29 │ │ │ │ stmdaeq lr, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ svcvc 0x0001f912 │ │ │ │ @ instruction: 0xf813247f │ │ │ │ ldrtmi ip, [ip], #3841 @ 0xf01 │ │ │ │ svclt 0x00d445a4 │ │ │ │ vst3.32 {d15[0],d17[0],d19[0]}, [ip] │ │ │ │ @@ -189677,35 +189635,35 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @ instruction: 0x9c073b02 │ │ │ │ @ instruction: 0xf04f1e85 │ │ │ │ rsclt r0, r6, #0, 18 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1062c02 │ │ │ │ svclt 0x00180601 │ │ │ │ - b 0x1496748 │ │ │ │ + b 0x14966a0 │ │ │ │ svclt 0x001406c6 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ - bl 0x15b228 │ │ │ │ + bl 0x15b180 │ │ │ │ @ instruction: 0xf932080e │ │ │ │ @ instruction: 0xf6477b02 │ │ │ │ @ instruction: 0xf83374ff │ │ │ │ ldrtmi ip, [ip], #3842 @ 0xf02 │ │ │ │ svcmi 0x0000f5bc │ │ │ │ - blx 0x4b9638 │ │ │ │ + blx 0x4b9590 │ │ │ │ @ instruction: 0xf04ff48c │ │ │ │ @ instruction: 0xf8250901 │ │ │ │ strbmi r4, [r2, #-3842] @ 0xfffff0fe │ │ │ │ @ instruction: 0xf1b9d1ed │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andvs r2, fp, r1, lsl #6 │ │ │ │ ldrbmi r4, [r6, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfec52b8c │ │ │ │ + bl 0xfec52ae4 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xdab9c │ │ │ │ + bl 0xdaaf4 │ │ │ │ addsmi r0, lr, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -189714,33 +189672,33 @@ │ │ │ │ tstcs r0, r6, lsl #30 │ │ │ │ vmlal.u , d20, d3[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - bl 0x15b0c8 │ │ │ │ + bl 0x15b020 │ │ │ │ @ instruction: 0xf8520804 │ │ │ │ @ instruction: 0xf06f3b04 │ │ │ │ @ instruction: 0xf85e4500 │ │ │ │ - bl 0x7fd3f8 │ │ │ │ - b 0x148c7f8 │ │ │ │ + bl 0x7fd350 │ │ │ │ + b 0x148c750 │ │ │ │ @ instruction: 0xf14373e3 │ │ │ │ @ instruction: 0xf1bc0300 │ │ │ │ @ instruction: 0xf1734f00 │ │ │ │ svclt 0x00b40300 │ │ │ │ tstcs r1, r5, ror #12 │ │ │ │ svcpl 0x0004f846 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ movwcs fp, #4369 @ 0x1111 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ adcmi r4, r7, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbc20 │ │ │ │ + bne 0x9cbb78 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, pc, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -189749,15 +189707,15 @@ │ │ │ │ @ instruction: 0xf1a3468a │ │ │ │ @ instruction: 0xf1a00408 │ │ │ │ strcs r0, [r0, -r8, lsl #10] │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ - b 0x1497068 │ │ │ │ + b 0x1496fc0 │ │ │ │ svclt 0x001508c8 │ │ │ │ @ instruction: 0x46c100f6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ @ instruction: 0xf8544491 │ │ │ │ @ instruction: 0xf04f3f08 │ │ │ │ ldmib ip, {r9, sl, fp}^ │ │ │ │ @ instruction: 0xf10cb200 │ │ │ │ @@ -189781,15 +189739,15 @@ │ │ │ │ ldmle sl!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r5], -pc, lsl #12 │ │ │ │ - blcc 0x2f5af0 │ │ │ │ + blcc 0x2f5a48 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ strtmi r0, [sl], r0, lsl #18 │ │ │ │ stcls 6, cr4, [ip], {187} @ 0xbb │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @@ -189802,15 +189760,15 @@ │ │ │ │ ldmdavs r6, {r8, sp} │ │ │ │ @ instruction: 0xf8d2460d │ │ │ │ andcc ip, r8, #4 │ │ │ │ ldmdavs pc, {r1, r2, r5, r7, r9, lr}^ @ │ │ │ │ stmdaeq r7, {r2, r3, r4, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #10497 @ 0x2901 │ │ │ │ - bl 0x1bd05fc │ │ │ │ + bl 0x1bd0554 │ │ │ │ @ instruction: 0xf8400507 │ │ │ │ ldrbmi r1, [r2, #-3848]! @ 0xfffff0f8 │ │ │ │ mvnle r6, r5, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0xf1b94655 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ @@ -189825,36 +189783,36 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @ instruction: 0xf1a3468c │ │ │ │ addlt r0, r3, r8, lsl #28 │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ - beq 0x105ad0 │ │ │ │ - blmi 0x105b54 │ │ │ │ + beq 0x105a28 │ │ │ │ + blmi 0x105aac │ │ │ │ rscslt r9, r7, #12, 28 @ 0xc0 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1072e02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x14971b0 │ │ │ │ + b 0x1497108 │ │ │ │ svclt 0x001507c7 │ │ │ │ @ instruction: 0x46b900f6 │ │ │ │ @ instruction: 0x463e46b1 │ │ │ │ @ instruction: 0x96014491 │ │ │ │ svcne 0x0008f85e │ │ │ │ movwmi lr, #2514 @ 0x9d2 │ │ │ │ stmdbne r9, {r3, r9, ip, sp} │ │ │ │ ldrdmi pc, [r4], -lr │ │ │ │ stmiavc r3!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ streq lr, [r3], -r4, asr #22 │ │ │ │ rsbsmi r4, r3, ip, asr r0 │ │ │ │ svclt 0x004843a3 │ │ │ │ tsteq r8, pc, ror #20 │ │ │ │ svcne 0x0008f845 │ │ │ │ - b 0xfe2f96f8 │ │ │ │ + b 0xfe2f9650 │ │ │ │ @ instruction: 0xf04f060b │ │ │ │ rsbvs r0, lr, r1, lsl #20 │ │ │ │ mvnle r4, sl, asr #10 │ │ │ │ @ instruction: 0xf1ba9e01 │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf8cc2301 │ │ │ │ ldrtmi r3, [r0], #-0 │ │ │ │ @@ -189869,46 +189827,46 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ streq pc, [r8, #-416] @ 0xfffffe60 │ │ │ │ addlt r4, r3, pc, lsl #12 │ │ │ │ cdpeq 1, 0, cr15, cr8, cr3, {5} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - bmi 0x105c00 │ │ │ │ + bmi 0x105b58 │ │ │ │ stcls 6, cr4, [ip], {172} @ 0xac │ │ │ │ vmlal.u , d20, d2[5] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ rsceq fp, r4, r5, lsl pc │ │ │ │ @ instruction: 0x46a046b0 │ │ │ │ ldrmi r4, [r0], #1588 @ 0x634 │ │ │ │ @ instruction: 0xf85e9401 │ │ │ │ ldmib r2, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ andcc r1, r8, #0, 6 │ │ │ │ @ instruction: 0xf8de1b09 │ │ │ │ - b 0x1499a8c │ │ │ │ - bl 0x19a8a0c │ │ │ │ + b 0x14999e4 │ │ │ │ + bl 0x19a8964 │ │ │ │ subsmi r0, ip, r4, lsl #10 │ │ │ │ eormi r4, r3, #107 @ 0x6b │ │ │ │ - b 0x1cb97ac │ │ │ │ + b 0x1cb9704 │ │ │ │ @ instruction: 0xf84c010b │ │ │ │ svclt 0x00441f08 │ │ │ │ streq lr, [sl, #-2699] @ 0xfffff575 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ andpl pc, r4, ip, asr #17 │ │ │ │ mvnle r4, r2, asr #10 │ │ │ │ @ instruction: 0xf1b99c01 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ eorsvs r2, fp, r1, lsl #6 │ │ │ │ adcmi r4, r6, #32, 8 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0x9cbec0 │ │ │ │ + bne 0x9cbe18 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #49152 @ 0xc000 │ │ │ │ strdlt sp, [r3], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -189918,15 +189876,15 @@ │ │ │ │ @ instruction: 0xf1a64608 │ │ │ │ @ instruction: 0xf04f0e08 │ │ │ │ @ instruction: 0x9c0e0a00 │ │ │ │ rsclt r9, r5, #3145728 @ 0x300000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1496b0c │ │ │ │ + b 0x1496a64 │ │ │ │ svclt 0x001505c5 │ │ │ │ strtmi r0, [r9], r4, ror #1 │ │ │ │ strtmi r4, [ip], -r1, lsr #13 │ │ │ │ stmib sp, {r0, r4, r7, sl, lr}^ │ │ │ │ and r4, sp, r1, lsl #10 │ │ │ │ stmdaeq r8, {r0, r1, r3, r4, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf04fd004 │ │ │ │ @@ -189936,19 +189894,19 @@ │ │ │ │ @ instruction: 0xf8ce454a │ │ │ │ eorle r5, r2, r4 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x6700e9d2 │ │ │ │ andcc r4, r8, #204472320 @ 0xc300000 │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ - bl 0x1690014 │ │ │ │ + bl 0x168ff6c │ │ │ │ svclt 0x00280503 │ │ │ │ stmdaeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - ble 0xff89475c │ │ │ │ - bl 0x199a4f0 │ │ │ │ + ble 0xff8946b4 │ │ │ │ + bl 0x199a448 │ │ │ │ adcmi r0, r6, #201326593 @ 0xc000001 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ smlattcs r0, r0, r2, sp │ │ │ │ svcne 0x0008f84e │ │ │ │ @ instruction: 0xf04f460d │ │ │ │ strbmi r0, [sl, #-2561] @ 0xfffff5ff │ │ │ │ andpl pc, r4, lr, asr #17 │ │ │ │ @@ -189965,15 +189923,15 @@ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strmi r4, [r6], -pc, lsl #12 │ │ │ │ - blcc 0x2f5dd8 │ │ │ │ + blcc 0x2f5d30 │ │ │ │ @ instruction: 0xf04f3808 │ │ │ │ @ instruction: 0xf06f0b00 │ │ │ │ @ instruction: 0x9c0e4a00 │ │ │ │ strvs lr, [r2, -sp, asr #19] │ │ │ │ vmlal.u , d20, d1[4] │ │ │ │ stccs 4, cr2, [r2], {1} │ │ │ │ tstpeq r1, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -189984,21 +189942,21 @@ │ │ │ │ ldrmi r4, [r1], #1548 @ 0x60c │ │ │ │ smlabtmi r0, sp, r9, lr │ │ │ │ svcne 0x0008f853 │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ @ instruction: 0x4c00e9d2 │ │ │ │ strmi pc, [r0], -pc, rrx │ │ │ │ @ instruction: 0xf8d33208 │ │ │ │ - b 0x1cc1c20 │ │ │ │ - bl 0xfeb4bc24 │ │ │ │ + b 0x1cc1b78 │ │ │ │ + bl 0xfeb4bb7c │ │ │ │ strmi r0, [r8, #1292] @ 0x50c │ │ │ │ streq lr, [lr, #-2933] @ 0xfffff48b │ │ │ │ @ instruction: 0xf04fbf38 │ │ │ │ movwle r0, #11009 @ 0x2b01 │ │ │ │ - bl 0x1450064 │ │ │ │ + bl 0x144ffbc │ │ │ │ @ instruction: 0xf840060c │ │ │ │ strbmi r7, [sl, #-3848] @ 0xfffff0f8 │ │ │ │ mvnle r6, r6, asr #32 │ │ │ │ ldrdmi lr, [r0, -sp] │ │ │ │ @ instruction: 0x6702e9dd │ │ │ │ svceq 0x0000f1bb │ │ │ │ movwcs sp, #4097 @ 0x1001 │ │ │ │ @@ -190015,65 +189973,65 @@ │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499088 │ │ │ │ - b 0x148afa0 │ │ │ │ + b 0x1498fe0 │ │ │ │ + b 0x148aef8 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d80a0 │ │ │ │ + bl 0x3d7ff8 │ │ │ │ @ instruction: 0xf9110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305338 │ │ │ │ + blvc 0x305290 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14970fc │ │ │ │ - b 0x1492784 │ │ │ │ + b 0x1497054 │ │ │ │ + b 0x14926dc │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r0, r1, r9, sl, lr}^ │ │ │ │ svc 0x0002f931 │ │ │ │ @ instruction: 0xc000f9b3 │ │ │ │ @ instruction: 0xfe02fa4e │ │ │ │ @ instruction: 0xf82344f4 │ │ │ │ addsmi ip, lr, #2048 @ 0x800 │ │ │ │ strtmi sp, [r8], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x3053a8 │ │ │ │ + blvc 0x305300 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892d60 │ │ │ │ + blx 0x1892cb8 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190081,15 +190039,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ tstmi r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x305418 │ │ │ │ + blvc 0x305370 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190109,88 +190067,88 @@ │ │ │ │ stmdaeq r0!, {r2, r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ svccc 0x0008f85e │ │ │ │ streq pc, [r0, #-444]! @ 0xfffffe44 │ │ │ │ strge lr, [r0], #-2514 @ 0xfffff62e │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ ldrdne pc, [r4], -lr │ │ │ │ - blx 0x308616 │ │ │ │ + blx 0x30856e │ │ │ │ @ instruction: 0xf505fa41 │ │ │ │ movweq lr, #47683 @ 0xba43 │ │ │ │ @ instruction: 0x432bbf58 │ │ │ │ @ instruction: 0xf10cfa41 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r1, r4, asr #22 │ │ │ │ @ instruction: 0xf842454a │ │ │ │ bicsle r1, pc, r4, lsl #24 │ │ │ │ adcsmi r4, r7, #48, 8 @ 0x30000000 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe53240 │ │ │ │ + bne 0xe53198 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ addsmi r1, pc, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ @ instruction: 0xf1003501 │ │ │ │ - b 0x1499270 │ │ │ │ - b 0x148b188 │ │ │ │ + b 0x14991c8 │ │ │ │ + b 0x148b0e0 │ │ │ │ svclt 0x001422a2 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ - bl 0x3d8288 │ │ │ │ + bl 0x3d81e0 │ │ │ │ @ instruction: 0xf8110605 │ │ │ │ @ instruction: 0xf81c3f01 │ │ │ │ tstmi r3, r1, lsl #30 │ │ │ │ ldrbtmi r4, [r3], #-1382 @ 0xfffffa9a │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r2, r3, r5, r7, r9, lr} │ │ │ │ - blvc 0x305520 │ │ │ │ + blvc 0x305478 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ sbcslt r2, r4, #4194304 @ 0x400000 │ │ │ │ @ instruction: 0xf1042d02 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x14972e4 │ │ │ │ - b 0x149296c │ │ │ │ + b 0x149723c │ │ │ │ + b 0x14928c4 │ │ │ │ @ instruction: 0xf1a104c4 │ │ │ │ svclt 0x00140102 │ │ │ │ strtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r6, {r2, r7, r9, sl, lr}^ │ │ │ │ svccc 0x0002f831 │ │ │ │ @ instruction: 0xe000f8bc │ │ │ │ ldrbtmi r4, [r3], #-275 @ 0xfffffeed │ │ │ │ - blcc 0x187fb4 │ │ │ │ + blcc 0x187f0c │ │ │ │ mvnsle r4, r6, ror #10 │ │ │ │ adcmi r4, ip, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xb68b30 │ │ │ │ - blvc 0x185198 │ │ │ │ + bne 0xb68a88 │ │ │ │ + blvc 0x1850f0 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ vbic.i32 , #10485760 @ 0x00a00000 │ │ │ │ - blx 0x1892f40 │ │ │ │ + blx 0x1892e98 │ │ │ │ stccs 14, cr15, [r2], {130} @ 0x82 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ smlatbeq r4, r1, r1, pc @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @@ -190198,15 +190156,15 @@ │ │ │ │ @ instruction: 0xf8511905 │ │ │ │ @ instruction: 0xf8dc3f04 │ │ │ │ sbcsmi r6, r3, r0 │ │ │ │ @ instruction: 0xf84c4433 │ │ │ │ strmi r3, [ip, #2820]! @ 0xb04 │ │ │ │ strtmi sp, [r0], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x3055f8 │ │ │ │ + blvc 0x305550 │ │ │ │ vstmia r0!, {s2-s35} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -190218,28 +190176,28 @@ │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ svclt 0x00144683 │ │ │ │ ldrtmi r0, [r5], -sp, ror #1 │ │ │ │ stceq 1, cr15, [r8], {161} @ 0xa1 │ │ │ │ - bl 0xdb7d8 │ │ │ │ + bl 0xdb730 │ │ │ │ @ instruction: 0xf1ce0905 │ │ │ │ @ instruction: 0xf1ae0820 │ │ │ │ @ instruction: 0xf85c0720 │ │ │ │ ldmdavs r0, {r3, r8, r9, sl, fp, ip, sp} │ │ │ │ - blx 0x9a4134 │ │ │ │ + blx 0x9a408c │ │ │ │ @ instruction: 0xf8dcf30e │ │ │ │ - blx 0x10dffc │ │ │ │ - b 0x11c8810 │ │ │ │ - blx 0x90ac1c │ │ │ │ - b 0x11c8814 │ │ │ │ - blx 0x90ac24 │ │ │ │ + blx 0x10df54 │ │ │ │ + b 0x11c8768 │ │ │ │ + blx 0x90ab74 │ │ │ │ + b 0x11c876c │ │ │ │ + blx 0x90ab7c │ │ │ │ ldmdane fp, {r1, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ - blcc 0x30810c │ │ │ │ + blcc 0x308064 │ │ │ │ streq lr, [r1], #-2884 @ 0xfffff4bc │ │ │ │ @ instruction: 0xf842454a │ │ │ │ mvnle r4, r4, lsl #24 │ │ │ │ andeq lr, r5, fp, lsl #22 │ │ │ │ stmdble r9, {r1, r2, r3, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190251,94 +190209,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d058 │ │ │ │ - b 0x1492ae0 │ │ │ │ + b 0x148cfb0 │ │ │ │ + b 0x1492a38 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 5, cr4, cr4, cr12, {5} │ │ │ │ cdpcc 1, 15, cr15, cr15, cr0, {0} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ svccc 0x0001f911 │ │ │ │ - blx 0x119aab0 │ │ │ │ + blx 0x119aa08 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ - bl 0x14a884 │ │ │ │ + bl 0x14a7dc │ │ │ │ @ instruction: 0xf80e0363 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r5, #-1120]! @ 0xfffffba0 │ │ │ │ @ instruction: 0xed9fd909 │ │ │ │ - bl 0xfebe8cb8 │ │ │ │ + bl 0xfebe8c10 │ │ │ │ stc 12, cr0, [r0] │ │ │ │ - bl 0xe8ca4 │ │ │ │ + bl 0xe8bfc │ │ │ │ addsmi r0, sp, #12, 6 @ 0x30000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d0d8 │ │ │ │ - b 0x1492b60 │ │ │ │ + b 0x148d030 │ │ │ │ + b 0x1492ab8 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d8f4 │ │ │ │ + bl 0x10d84c │ │ │ │ @ instruction: 0xf931060c │ │ │ │ addmi r3, lr, #2048 @ 0x800 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0002f82e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x34578c │ │ │ │ + blvc 0x3456e4 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185398 │ │ │ │ + blvc 0x1852f0 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d158 │ │ │ │ - b 0x1492be0 │ │ │ │ + b 0x148d0b0 │ │ │ │ + b 0x1492b38 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10d97c │ │ │ │ + bl 0x10d8d4 │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmneq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x34580c │ │ │ │ + blvc 0x345764 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185418 │ │ │ │ + blvc 0x185370 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190346,29 +190304,29 @@ │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ strcs pc, [r1, #-962] @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2, #-856] @ 0xfffffca8 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xca1e4 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xca13c │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, r9, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x9068e4 │ │ │ │ + beq 0x90683c │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf90cfa42 │ │ │ │ - blx 0x388b08 │ │ │ │ + blx 0x388a60 │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ stmdaeq r9!, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ vpmax.s8 d15, d4, d2 │ │ │ │ movweq lr, #10819 @ 0x2a43 │ │ │ │ - b 0x11b9f74 │ │ │ │ + b 0x11b9ecc │ │ │ │ @ instruction: 0xf003030a │ │ │ │ ldmdaeq fp, {r0, r9}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ @ instruction: 0xf84e189b │ │ │ │ @ instruction: 0xf1483f08 │ │ │ │ addmi r0, pc, #0, 6 │ │ │ │ andcc pc, r4, lr, asr #17 │ │ │ │ @@ -190384,94 +190342,94 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d278 │ │ │ │ - b 0x1492d00 │ │ │ │ + b 0x148d1d0 │ │ │ │ + b 0x1492c58 │ │ │ │ @ instruction: 0xf10104c4 │ │ │ │ svclt 0x001431ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf10246a4 │ │ │ │ - bl 0x119e88 │ │ │ │ + bl 0x119de0 │ │ │ │ cdpne 6, 4, cr0, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ - blx 0x119acd0 │ │ │ │ + blx 0x119ac28 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-838 @ 0xfffffcba │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x305930 │ │ │ │ + blvc 0x305888 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x18553c │ │ │ │ + blvc 0x185494 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r4, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d2f8 │ │ │ │ - b 0x1492d80 │ │ │ │ + b 0x148d250 │ │ │ │ + b 0x1492cd8 │ │ │ │ @ instruction: 0xf10204c4 │ │ │ │ svclt 0x00143eff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ cdpne 6, 8, cr4, cr2, cr4, {5} │ │ │ │ streq lr, [ip], -r1, lsl #22 │ │ │ │ - blcc 0x1883d4 │ │ │ │ - blx 0x119ad4c │ │ │ │ + blcc 0x18832c │ │ │ │ + blx 0x119aca4 │ │ │ │ @ instruction: 0xf003f30e │ │ │ │ vabal.u8 q8, d3, d1 │ │ │ │ strtmi r0, [fp], #-846 @ 0xfffffcb2 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r9, {r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x3459ac │ │ │ │ + blvc 0x345904 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x1855b8 │ │ │ │ + blvc 0x185510 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ stccs 3, cr15, [r1], {194} @ 0xc2 │ │ │ │ sbcslt fp, r5, #112, 10 @ 0x1c000000 │ │ │ │ svceq 0x0002f1bc │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10cbf18 │ │ │ │ - b 0x148d378 │ │ │ │ - b 0x1492e00 │ │ │ │ + b 0x148d2d0 │ │ │ │ + b 0x1492d58 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0xf1a046ac │ │ │ │ - bl 0x10db9c │ │ │ │ + bl 0x10daf4 │ │ │ │ @ instruction: 0xf851060c │ │ │ │ addmi r3, lr, #4, 22 @ 0x1000 │ │ │ │ vpmax.u8 d15, d4, d19 │ │ │ │ andeq pc, r1, #3 │ │ │ │ cmpeq r3, #2048 @ 0x800 │ │ │ │ svccc 0x0004f84e │ │ │ │ strbtmi sp, [r0], #-499 @ 0xfffffe0d │ │ │ │ stmdble r9, {r0, r2, r5, r6, r8, sl, lr} │ │ │ │ - blvc 0x345a2c │ │ │ │ + blvc 0x345984 │ │ │ │ @ instruction: 0x0c00ebac │ │ │ │ - blvc 0x185638 │ │ │ │ + blvc 0x185590 │ │ │ │ movweq lr, #51968 @ 0xcb00 │ │ │ │ ldmle r9!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ @@ -190479,31 +190437,31 @@ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca4fe @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca456 @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d428 │ │ │ │ + bl 0x10d380 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ @ instruction: 0xf907fa02 │ │ │ │ - b 0x119a7cc │ │ │ │ - blx 0x94b048 │ │ │ │ - b 0x11c8860 │ │ │ │ + b 0x119a724 │ │ │ │ + blx 0x94afa0 │ │ │ │ + b 0x11c87b8 │ │ │ │ rscmi r0, sl, r9, lsl #6 │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ stmibvc r2, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c584 │ │ │ │ + bl 0x70c4dc │ │ │ │ @ instruction: 0xf84c0303 │ │ │ │ @ instruction: 0xf1423f08 │ │ │ │ strmi r0, [r8, #512] @ 0x200 │ │ │ │ andcs pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-481 @ 0xfffffe1f │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @@ -190516,27 +190474,27 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dc94 │ │ │ │ - b 0x1492f1c │ │ │ │ + b 0x148dbec │ │ │ │ + b 0x1492e74 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca4a8 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca400 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccs 0x0001f911 │ │ │ │ svcvs 0x0001f81c │ │ │ │ - blx 0x115aef4 │ │ │ │ + blx 0x115ae4c │ │ │ │ @ instruction: 0xf002f204 │ │ │ │ - bl 0x18b0c4 │ │ │ │ + bl 0x18b01c │ │ │ │ ldrtmi r0, [r3], #-866 @ 0xfffffc9e │ │ │ │ andcc pc, r0, ip, lsl #17 │ │ │ │ ldrbtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r9, {r0, r2, r4, r5, r6, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ vmlaeq.f64 d14, d16, d30 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ @@ -190547,60 +190505,60 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dd10 │ │ │ │ - b 0x1492f98 │ │ │ │ + b 0x148dc68 │ │ │ │ + b 0x1492ef0 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d52c │ │ │ │ + bl 0x10d484 │ │ │ │ @ instruction: 0xf931070e │ │ │ │ @ instruction: 0xf83c2b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.s8 , q2, q1 │ │ │ │ movweq pc, #4098 @ 0x1002 @ │ │ │ │ cmneq r2, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8ac4433 │ │ │ │ mvnsle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec54150 │ │ │ │ + bl 0xfec540a8 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe4160 │ │ │ │ + bl 0xe40b8 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x1497584 │ │ │ │ - b 0x149300c │ │ │ │ + b 0x14974dc │ │ │ │ + b 0x1492f64 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 , q3, │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmneq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d41c0 │ │ │ │ + bne 0x9d4118 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ @@ -190612,23 +190570,23 @@ │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ cdpcc 1, 15, cr15, cr15, cr2, {0} │ │ │ │ rsceq fp, sp, r4, lsl pc │ │ │ │ @ instruction: 0xf1c24635 │ │ │ │ @ instruction: 0xf1a00421 │ │ │ │ stmdbne pc, {r3, sl, fp}^ @ │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ - beq 0x906d08 │ │ │ │ + beq 0x906c60 │ │ │ │ tstpeq r8, r1, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf804fa02 │ │ │ │ vpmax.u8 d15, d14, d19 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x388f2c │ │ │ │ - b 0x11ba388 │ │ │ │ + blx 0x388e84 │ │ │ │ + b 0x11ba2e0 │ │ │ │ @ instruction: 0xf85c030a │ │ │ │ - blx 0x116e250 │ │ │ │ + blx 0x116e1a8 │ │ │ │ @ instruction: 0xf003f90e │ │ │ │ ldmdaeq fp, {r0, r9, fp}^ │ │ │ │ bicvc lr, r9, #274432 @ 0x43000 │ │ │ │ rsbeq lr, r9, #323584 @ 0x4f000 │ │ │ │ movweq lr, #43795 @ 0xab13 │ │ │ │ andeq pc, r0, #-2147483632 @ 0x80000010 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @@ -190636,65 +190594,65 @@ │ │ │ │ ldrdcc pc, [r4], -ip │ │ │ │ andeq lr, r3, #67584 @ 0x10800 │ │ │ │ @ instruction: 0xf8cc428f │ │ │ │ bicsle r2, r3, r4 │ │ │ │ adcmi r4, lr, #40, 8 @ 0x28000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xc0ca70 │ │ │ │ + bne 0xc0c9c8 │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, lr, #1097728 @ 0x10c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148dea8 │ │ │ │ - b 0x1493130 │ │ │ │ + b 0x148de00 │ │ │ │ + b 0x1493088 │ │ │ │ @ instruction: 0xf10105c5 │ │ │ │ svclt 0x001431ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ cdpne 6, 5, cr4, cr4, cr14, {5} │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xca6bc │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xca614 │ │ │ │ streq lr, [lr, -r1, lsl #22] │ │ │ │ svccc 0x0001f811 │ │ │ │ svccs 0x0001f81c │ │ │ │ - blx 0x119b108 │ │ │ │ + blx 0x119b060 │ │ │ │ @ instruction: 0xf003f304 │ │ │ │ ldrtmi r0, [r2], #-1537 @ 0xfffff9ff │ │ │ │ movteq pc, #25539 @ 0x63c3 @ │ │ │ │ @ instruction: 0xf88c4413 │ │ │ │ mvnle r3, r0 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec542ec │ │ │ │ + bl 0xfec54244 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe42fc │ │ │ │ + bl 0xe4254 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #1, 28 │ │ │ │ svceq 0x0002f1be │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0xf10ebf18 │ │ │ │ - b 0x148df24 │ │ │ │ - b 0x14931ac │ │ │ │ + b 0x148de7c │ │ │ │ + b 0x1493104 │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001434ff │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ @ instruction: 0xf1a046ae │ │ │ │ - bl 0x10d740 │ │ │ │ + bl 0x10d698 │ │ │ │ @ instruction: 0xf831070e │ │ │ │ @ instruction: 0xf83c3b02 │ │ │ │ addmi r6, pc, #2, 30 │ │ │ │ vpmax.u8 , q2, │ │ │ │ andeq pc, r1, #3 │ │ │ │ vmvn.i32 d20, #11665408 @ 0x00b20000 │ │ │ │ ldrmi r0, [r3], #-846 @ 0xfffffcb2 │ │ │ │ @@ -190710,278 +190668,278 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bdf0 │ │ │ │ vsli.64 , q8, #2 │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149779c │ │ │ │ - b 0x1493224 │ │ │ │ + b 0x14976f4 │ │ │ │ + b 0x149317c │ │ │ │ @ instruction: 0xf10205c5 │ │ │ │ svclt 0x001436ff │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr0, {5} │ │ │ │ @ instruction: 0xf851190f │ │ │ │ @ instruction: 0xf85e3b04 │ │ │ │ addmi r2, pc, #4, 30 │ │ │ │ vpmax.u8 d15, d6, d19 │ │ │ │ stceq 0, cr15, [r1], {3} │ │ │ │ cmpeq r3, #12, 22 @ 0x3000 │ │ │ │ @ instruction: 0xf8ce4413 │ │ │ │ mvnsle r3, r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d43d8 │ │ │ │ + bne 0x9d4330 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {214} @ 0xd6 │ │ │ │ streq pc, [r1], -r6, lsl #2 │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ adccs lr, r2, #323584 @ 0x4f000 │ │ │ │ strbeq lr, [r6], pc, asr #20 │ │ │ │ - ldrbcc pc, [pc, #258]! @ 0xca912 @ │ │ │ │ + ldrbcc pc, [pc, #258]! @ 0xca86a @ │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ @ instruction: 0xf1a04634 │ │ │ │ - bl 0x10d83c │ │ │ │ + bl 0x10d794 │ │ │ │ @ instruction: 0xf1c20804 │ │ │ │ @ instruction: 0xf1a20721 │ │ │ │ ldmib r1, {r0, r5, r9, sl, fp}^ │ │ │ │ mrscc r2, (UNDEF: 56) │ │ │ │ @ instruction: 0xf907fa03 │ │ │ │ - b 0x115abdc │ │ │ │ - blx 0x98b05c │ │ │ │ - b 0x1188c74 │ │ │ │ + b 0x115ab34 │ │ │ │ + blx 0x98afb4 │ │ │ │ + b 0x1188bcc │ │ │ │ rscmi r0, fp, r9, lsl #4 │ │ │ │ ldmdbeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r1, #2 │ │ │ │ stmibvc r3, {r0, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x70c9bc │ │ │ │ + bl 0x70c914 │ │ │ │ @ instruction: 0xf85c0902 │ │ │ │ @ instruction: 0xf1432f08 │ │ │ │ - bl 0x54b45c │ │ │ │ + bl 0x54b3b4 │ │ │ │ @ instruction: 0xf8cc0209 │ │ │ │ @ instruction: 0xf8dc2000 │ │ │ │ - bl 0x1192878 │ │ │ │ + bl 0x11927d0 │ │ │ │ strmi r0, [r8, #770] @ 0x302 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ strtmi sp, [r0], #-473 @ 0xfffffe27 │ │ │ │ stmdble r9, {r1, r2, r5, r7, r9, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, fp, pc} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21aa4 │ │ │ │ + bl 0xfec219fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ stmdavc fp, {r1, sl, fp, sp} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ vfmscs.f32 s28, s4, s30 │ │ │ │ mulgt r0, r0, r8 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r7, #-2147483597 @ 0x80000033 │ │ │ │ rsceq fp, r4, r4, lsl pc │ │ │ │ - blx 0x119c184 │ │ │ │ - bcs 0x10c7510 │ │ │ │ + blx 0x119c0dc │ │ │ │ + bcs 0x10c7468 │ │ │ │ @ instruction: 0xf10ed839 │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c637ff │ │ │ │ - b 0xfe3cb168 │ │ │ │ - blx 0xa8b4f8 │ │ │ │ - blx 0x2c8108 │ │ │ │ + b 0xfe3cb0c0 │ │ │ │ + blx 0xa8b450 │ │ │ │ + blx 0x2c8060 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r8, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d23 │ │ │ │ tstmi r6, #3260416 @ 0x31c000 │ │ │ │ eorsmi r4, r3, r7, lsr #8 │ │ │ │ - b 0xfe19c110 │ │ │ │ + b 0xfe19c068 │ │ │ │ andvc r0, r3, ip, lsl #6 │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - b 0xfe19b378 │ │ │ │ - b 0x18b550 │ │ │ │ - b 0xfe18b53c │ │ │ │ + b 0xfe19b2d0 │ │ │ │ + b 0x18b4a8 │ │ │ │ + b 0xfe18b494 │ │ │ │ andsvc r0, r3, ip, lsl #6 │ │ │ │ strtmi sp, [r0], #-496 @ 0xfffffe10 │ │ │ │ stmdble r7, {r0, r2, r5, r7, r9, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r2, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf745bdf8 │ │ │ │ - svclt 0x0000fc7d │ │ │ │ + svclt 0x0000fcd1 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14ac9a4 │ │ │ │ - b 0x148c090 │ │ │ │ + b 0x14ac8fc │ │ │ │ + b 0x148bfe8 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andeq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ @ instruction: 0x8000f8b0 │ │ │ │ vpmax.u8 , q7, │ │ │ │ - bcs 0x108cb30 │ │ │ │ + bcs 0x108ca88 │ │ │ │ @ instruction: 0xf10ed83b │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - b 0xfe2cb224 │ │ │ │ - blx 0xbcb5b4 │ │ │ │ - bl 0x1081c4 │ │ │ │ - blx 0x3cc6cc │ │ │ │ + b 0xfe2cb17c │ │ │ │ + blx 0xbcb50c │ │ │ │ + bl 0x10811c │ │ │ │ + blx 0x3cc624 │ │ │ │ tstpmi r6, #536870912 @ p-variant is OBSOLETE @ 0x20000000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ - b 0xfe19aa90 │ │ │ │ + b 0xfe19a9e8 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x11ba9d4 │ │ │ │ - b 0xfe1c7610 │ │ │ │ + blx 0x11ba92c │ │ │ │ + b 0xfe1c7568 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188a6c │ │ │ │ + blcc 0x1889c4 │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d45f4 │ │ │ │ + bne 0x9d454c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fc1d │ │ │ │ + svclt 0x0000fc71 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x14a4a64 │ │ │ │ - b 0x148c150 │ │ │ │ + b 0x14a49bc │ │ │ │ + b 0x148c0a8 │ │ │ │ svclt 0x00142ea2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ andseq pc, pc, #-2147483597 @ 0x80000033 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ - blx 0x99c480 │ │ │ │ + blx 0x99c3d8 │ │ │ │ stmiaeq r7!, {r1, r2, r3, r8, r9, ip, sp, lr, pc} │ │ │ │ ldmdale r6!, {r0, r1, r2, r3, r4, r5, r9, fp, sp} │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ strteq pc, [r0], -lr, lsl #2 │ │ │ │ smlabteq r0, lr, r1, pc @ │ │ │ │ movweq lr, #14984 @ 0x3a88 │ │ │ │ @ instruction: 0xf606fa22 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ @ instruction: 0xf101fa02 │ │ │ │ - blx 0x95b6b0 │ │ │ │ + blx 0x95b608 │ │ │ │ tstpmi r6, #-536870912 @ p-variant is OBSOLETE @ 0xe0000000 │ │ │ │ eorsmi r4, r3, r2, lsl #12 │ │ │ │ movweq lr, #35459 @ 0x8a83 │ │ │ │ - blcc 0x208b90 │ │ │ │ + blcc 0x208ae8 │ │ │ │ svccc 0x0004f85c │ │ │ │ - blx 0x9a4ad4 │ │ │ │ + blx 0x9a4a2c │ │ │ │ submi pc, fp, lr, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208ba4 │ │ │ │ + blcc 0x208afc │ │ │ │ ldrhle r4, [r3, #42]! @ 0x2a │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d46ac │ │ │ │ + bne 0x9d4604 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ adcmi r1, fp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fbc1 │ │ │ │ + svclt 0x0000fc15 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ vstmiacs r2!, {s28-s106} │ │ │ │ sbcslt r2, r5, #2048 @ 0x800 │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ - beq 0x907224 │ │ │ │ + beq 0x90717c │ │ │ │ svclt 0x00184686 │ │ │ │ - b 0x148ae6c │ │ │ │ + b 0x148adc4 │ │ │ │ ldmib r1, {r0, r2, r6, r7, r8, sl}^ │ │ │ │ @ instruction: 0xf1ac3200 │ │ │ │ svclt 0x00080920 │ │ │ │ stmdavs r6, {r2, r3, r5, r9, sl, lr} │ │ │ │ ldrdvc pc, [r4], -lr │ │ │ │ - blx 0x176d20 │ │ │ │ - b 0x14c6b40 │ │ │ │ - blx 0x98ce6c │ │ │ │ + blx 0x176c78 │ │ │ │ + b 0x14c6a98 │ │ │ │ + blx 0x98cdc4 │ │ │ │ @ instruction: 0xf1bcf30c │ │ │ │ - b 0x118e820 │ │ │ │ - blx 0x94b728 │ │ │ │ - b 0x11c6b50 │ │ │ │ - blx 0x94b730 │ │ │ │ + b 0x118e778 │ │ │ │ + blx 0x94b680 │ │ │ │ + b 0x11c6aa8 │ │ │ │ + blx 0x94b688 │ │ │ │ ldmdale ip, {r2, r3, r9, ip, sp, lr, pc}^ │ │ │ │ rsbsmi r4, r3, r0, lsr r6 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ smlsdxls r0, sl, r0, r4 │ │ │ │ svceq 0x0001f1b8 │ │ │ │ - blx 0x389362 │ │ │ │ + blx 0x3892ba │ │ │ │ @ instruction: 0xf70cfa26 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ - blx 0x3493ee │ │ │ │ + blx 0x349346 │ │ │ │ streq lr, [fp, -r7, asr #20] │ │ │ │ @ instruction: 0xf60cfa26 │ │ │ │ movweq lr, #31235 @ 0x7a03 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcc pc, r0, lr, asr #17 │ │ │ │ - b 0xfe171770 │ │ │ │ + b 0xfe1716c8 │ │ │ │ @ instruction: 0xf8ce0203 │ │ │ │ eorle r2, r4, r4 │ │ │ │ stmiaeq r8, {r1, r2, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ andeq pc, r8, lr, lsl #2 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ svccc 0x0008f851 │ │ │ │ stmdavs r4, {r0, r2, fp, sp, lr}^ │ │ │ │ vpmax.u8 d15, d12, d19 │ │ │ │ - blx 0x164cbc │ │ │ │ - b 0x11c97c0 │ │ │ │ - blx 0x94b7c8 │ │ │ │ - b 0x11c97c4 │ │ │ │ - blx 0x94b7d0 │ │ │ │ + blx 0x164c14 │ │ │ │ + b 0x11c9718 │ │ │ │ + blx 0x94b720 │ │ │ │ + b 0x11c971c │ │ │ │ + blx 0x94b728 │ │ │ │ rsbmi pc, fp, ip, lsl #4 │ │ │ │ eorsmi r4, fp, r2, rrx │ │ │ │ rsbmi r4, fp, r2, lsr r0 │ │ │ │ - blcc 0x308cb4 │ │ │ │ + blcc 0x308c0c │ │ │ │ strmi r4, [r0, #98] @ 0x62 │ │ │ │ stccs 8, cr15, [r4], {64} @ 0x40 │ │ │ │ ldmib sp, {r1, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ strtmi r4, [r6], #1280 @ 0x500 │ │ │ │ andle r4, r9, #172, 4 @ 0xc000000a │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq lr, lr, #164, 22 @ 0x29000 │ │ │ │ @@ -190989,64 +190947,64 @@ │ │ │ │ movweq lr, #11022 @ 0x2b0e │ │ │ │ mvnsle r4, #-1342177270 @ 0xb000000a │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf7458ff0 │ │ │ │ - svclt 0x0000fb2d │ │ │ │ + svclt 0x0000fb81 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec21dfc │ │ │ │ + bl 0xfec21d54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vqrdmlsh.s q8, q9, d0[6] │ │ │ │ sbcslt r2, r5, #16777216 @ 0x1000000 │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ - b 0x148c014 │ │ │ │ + b 0x148bf6c │ │ │ │ svclt 0x00182ea2 │ │ │ │ - b 0x1497c1c │ │ │ │ + b 0x1497b74 │ │ │ │ @ instruction: 0xf1ce05c5 │ │ │ │ svclt 0x00140608 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ @ instruction: 0xf1be7802 │ │ │ │ svclt 0x00a80f00 │ │ │ │ stmdavc fp, {r9, sl, fp, sp} │ │ │ │ @ instruction: 0xf1cedd40 │ │ │ │ adcsmi r0, lr, #64, 14 @ 0x1000000 │ │ │ │ @ instruction: 0xf10edc3c │ │ │ │ @ instruction: 0xf04f0638 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18c8c8 │ │ │ │ - blx 0xc07884 │ │ │ │ + blx 0x18c820 │ │ │ │ + blx 0xc077dc │ │ │ │ subsmi pc, r3, r6, lsl #12 │ │ │ │ @ instruction: 0xf707fa0c │ │ │ │ @ instruction: 0xf10e433e │ │ │ │ - blx 0xbcc8bc │ │ │ │ + blx 0xbcc814 │ │ │ │ teqpmi lr, #1835008 @ p-variant is OBSOLETE @ 0x1c0000 │ │ │ │ streq lr, [ip, -r0, lsl #22] │ │ │ │ - blx 0x25bd04 │ │ │ │ + blx 0x25bc5c │ │ │ │ eorsmi pc, r3, lr, lsl #12 │ │ │ │ @ instruction: 0x46024053 │ │ │ │ @ instruction: 0xf8117003 │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ - blx 0x1be880 │ │ │ │ + blx 0x1be7d8 │ │ │ │ addsmi pc, r7, #939524096 @ 0x38000000 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ movweq lr, #27139 @ 0x6a03 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ mvnsle r7, r3, lsl r0 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d489c │ │ │ │ + bne 0x9d47f4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0xff3889cc │ │ │ │ + blx 0x888926 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @@ -191061,127 +191019,127 @@ │ │ │ │ stmdahi fp, {r9, fp, sp} │ │ │ │ ldrbeq lr, [r4, -pc, asr #20] │ │ │ │ @ instruction: 0xf1cedd43 │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf10edc3f │ │ │ │ @ instruction: 0xf04f0630 │ │ │ │ @ instruction: 0xf1c63cff │ │ │ │ - blx 0x18b594 │ │ │ │ - blx 0xc07950 │ │ │ │ - b 0xfe1c8534 │ │ │ │ - blx 0x3cb940 │ │ │ │ - bl 0x10752c │ │ │ │ + blx 0x18b4ec │ │ │ │ + blx 0xc078a8 │ │ │ │ + b 0xfe1c848c │ │ │ │ + blx 0x3cb898 │ │ │ │ + bl 0x107484 │ │ │ │ tstmi r6, #18612224 @ 0x11c0000 │ │ │ │ andseq pc, r0, #-2147483645 @ 0x80000003 │ │ │ │ vpmax.s8 d15, d2, d28 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60efa06 │ │ │ │ - b 0xfe19ae08 │ │ │ │ + b 0xfe19ad60 │ │ │ │ @ instruction: 0xf8220308 │ │ │ │ @ instruction: 0xf8313b02 │ │ │ │ @ instruction: 0xf8b23f02 │ │ │ │ - blx 0x1bad4c │ │ │ │ - b 0xfe1c7988 │ │ │ │ + blx 0x1baca4 │ │ │ │ + b 0xfe1c78e0 │ │ │ │ eorsmi r0, r3, ip, lsl #6 │ │ │ │ movweq lr, #51843 @ 0xca83 │ │ │ │ - blcc 0x188de4 │ │ │ │ + blcc 0x188d3c │ │ │ │ @ instruction: 0xd1f04297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d496c │ │ │ │ + bne 0x9d48c4 │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000fa61 │ │ │ │ + svclt 0x0000fab5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ strcs pc, [r1], #-962 @ 0xfffffc3e │ │ │ │ stccs 2, cr11, [r2], {213} @ 0xd5 │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ strcc fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ - b 0x149c7e8 │ │ │ │ - b 0x148c4c8 │ │ │ │ + b 0x149c740 │ │ │ │ + b 0x148c420 │ │ │ │ svclt 0x00142ca2 │ │ │ │ strtmi r0, [ip], -r4, ror #1 │ │ │ │ eoreq pc, r0, #204, 2 @ 0x33 │ │ │ │ @ instruction: 0xf8de6801 │ │ │ │ stmiaeq r7!, {ip, sp} │ │ │ │ svceq 0x0000f1bc │ │ │ │ - bcs 0xfac70 │ │ │ │ + bcs 0xfabc8 │ │ │ │ @ instruction: 0xf1ccdd3d │ │ │ │ adcsmi r0, r2, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf04fdc39 │ │ │ │ @ instruction: 0xf10c32ff │ │ │ │ @ instruction: 0xf1cc0620 │ │ │ │ - blx 0x18cde8 │ │ │ │ - blx 0x987a1c │ │ │ │ + blx 0x18cd40 │ │ │ │ + blx 0x987974 │ │ │ │ submi pc, fp, r6, lsl #12 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ streq lr, [r7, r0, lsl #22] │ │ │ │ vpmax.s8 d15, d12, d18 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ @ instruction: 0x46024316 │ │ │ │ @ instruction: 0xf60cfa06 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f18 │ │ │ │ + blcc 0x208e70 │ │ │ │ svccc 0x0004f85e │ │ │ │ - blx 0x1a4e5c │ │ │ │ + blx 0x1a4db4 │ │ │ │ submi pc, fp, ip, lsl #6 │ │ │ │ submi r4, fp, r3, lsr r0 │ │ │ │ - blcc 0x208f2c │ │ │ │ + blcc 0x208e84 │ │ │ │ @ instruction: 0xd1f34297 │ │ │ │ adcmi r4, r5, #32, 8 @ 0x20000000 │ │ │ │ strcs sp, [r0], -r7, lsl #18 │ │ │ │ - bne 0x9d4a34 │ │ │ │ + bne 0x9d498c │ │ │ │ strvs lr, [r2, -r0, ror #17] │ │ │ │ addsmi r1, sp, #49152 @ 0xc000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0xf74581f0 │ │ │ │ - svclt 0x0000f9fd │ │ │ │ + svclt 0x0000fa51 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ movwcs pc, #5058 @ 0x13c2 @ │ │ │ │ - blcs 0x177078 │ │ │ │ + blcs 0x176fd0 │ │ │ │ svclt 0x0018b2d7 │ │ │ │ @ instruction: 0xf1073301 │ │ │ │ - b 0x148ca7c │ │ │ │ + b 0x148c9d4 │ │ │ │ stmdavs r4, {r1, r5, r7, r9, sl, fp, sp} │ │ │ │ sbcseq fp, fp, r8, lsl pc │ │ │ │ strbeq lr, [r7, pc, asr #20] │ │ │ │ movwls fp, #3864 @ 0xf18 │ │ │ │ strbeq pc, [r0, #-462] @ 0xfffffe32 @ │ │ │ │ strls fp, [r0, -r8, lsl #30] │ │ │ │ ldmib r1, {r2, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1be2300 │ │ │ │ svclt 0x00a80f00 │ │ │ │ cdpls 13, 0, cr2, cr0, cr0, {0} │ │ │ │ - b 0x14a4fa4 │ │ │ │ + b 0x14a4efc │ │ │ │ @ instruction: 0xdd7d09d6 │ │ │ │ - ldrbcc pc, [pc, #79]! @ 0xcaefb @ │ │ │ │ - beq 0x9075e8 │ │ │ │ + ldrbcc pc, [pc, #79]! @ 0xcae53 @ │ │ │ │ + beq 0x907540 │ │ │ │ stmdaeq r0!, {r1, r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ - bleq 0x9075f0 │ │ │ │ - blx 0x3896d0 │ │ │ │ + bleq 0x907548 │ │ │ │ + blx 0x389628 │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf60efa25 │ │ │ │ @ instruction: 0xf808fa25 │ │ │ │ streq lr, [sl], -r6, asr #20 │ │ │ │ streq lr, [r8], -r6, asr #20 │ │ │ │ - beq 0x90758c │ │ │ │ + beq 0x9074e4 │ │ │ │ @ instruction: 0xf50efa25 │ │ │ │ @ instruction: 0xf80afa06 │ │ │ │ @ instruction: 0xf50efa05 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ @ instruction: 0xf80bfa26 │ │ │ │ streq lr, [r8, #-2629] @ 0xfffff5bb │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ @@ -191195,80 +191153,80 @@ │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andeq lr, r6, #8192 @ 0x2000 │ │ │ │ movweq lr, #23043 @ 0x5a03 │ │ │ │ andeq lr, r4, #532480 @ 0x82000 │ │ │ │ movweq lr, #2691 @ 0xa83 │ │ │ │ andcs pc, r0, ip, asr #17 │ │ │ │ andcc pc, r4, ip, asr #17 │ │ │ │ - bl 0x3fefc0 │ │ │ │ + bl 0x3fef18 │ │ │ │ @ instruction: 0xf10c09c9 │ │ │ │ strls r0, [r1, -r8] │ │ │ │ svcmi 0x0008f851 │ │ │ │ stmdavs r7, {r0, r1, fp, sp, lr}^ │ │ │ │ vpmax.s8 d15, d14, d4 │ │ │ │ - blx 0x1db0ac │ │ │ │ + blx 0x1db004 │ │ │ │ eorsmi pc, r2, sl, lsl #16 │ │ │ │ vst1.8 {d15-d16}, [fp :128], r4 │ │ │ │ stmdavs fp, {r1, r3, r4, r6, lr}^ │ │ │ │ - blcs 0x309054 │ │ │ │ + blcs 0x308fac │ │ │ │ vpmax.u8 d15, d14, d3 │ │ │ │ - b 0x119c560 │ │ │ │ - b 0x118bb80 │ │ │ │ - b 0xfe18bb74 │ │ │ │ - b 0x18bb84 │ │ │ │ - b 0xfe18bb80 │ │ │ │ + b 0x119c4b8 │ │ │ │ + b 0x118bad8 │ │ │ │ + b 0xfe18bacc │ │ │ │ + b 0x18badc │ │ │ │ + b 0xfe18bad8 │ │ │ │ @ instruction: 0xf8400307 │ │ │ │ bicsle r3, pc, r4, lsl #24 │ │ │ │ - blls 0xf2b7c │ │ │ │ + blls 0xf2ad4 │ │ │ │ addsmi r4, pc, #156, 8 @ 0x9c000000 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfe993384 │ │ │ │ + bl 0xfe9932dc │ │ │ │ stmia ip!, {r2, r3, r9}^ │ │ │ │ - bl 0x3cb394 │ │ │ │ + bl 0x3cb2ec │ │ │ │ adcsmi r0, fp, #134217728 @ 0x8000000 │ │ │ │ strdlt sp, [r3], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xf952f745 │ │ │ │ + @ instruction: 0xf9a6f745 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec221b0 │ │ │ │ + bl 0xfec22108 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb020 │ │ │ │ - vldr d7, [pc, #36] @ 0xcaff8 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcaf78 │ │ │ │ + vldr d7, [pc, #36] @ 0xcaf50 │ │ │ │ vstr d7, [sp, #40] @ 0x28 │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, fp, lsr fp @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2220c │ │ │ │ + bl 0xfec22164 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c669c │ │ │ │ + blvc 0x4c65f4 │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb028 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcaf80 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb03c │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcaf94 │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r7, r7, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191287,86 +191245,86 @@ │ │ │ │ @ instruction: 0xf8d72501 │ │ │ │ stccs 15, cr6, [r2, #-0] │ │ │ │ rsclt fp, r5, #8, 30 │ │ │ │ stcvs 4, cr15, [r0], {20} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ stmiami r0, {r1, r2, r6, r7, r8, r9, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14bb0d4 │ │ │ │ + b 0x14bb02c │ │ │ │ @ instruction: 0xf6070bc5 │ │ │ │ strls r7, [r4, #-1402] @ 0xfffffa86 │ │ │ │ strbcs pc, [r0, #964] @ 0x3c4 @ │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf006d00b │ │ │ │ @ instruction: 0xf1b90902 │ │ │ │ svclt 0x000b0f00 │ │ │ │ stcmi 4, cr15, [r0], {79} @ 0x4f │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ strcs r4, [r2], #-1612 @ 0xfffff9b4 │ │ │ │ @ instruction: 0xf8cd9403 │ │ │ │ svcne 0x001fb014 │ │ │ │ - bl 0x112cf0 │ │ │ │ - bl 0x14d8f0 │ │ │ │ + bl 0x112c48 │ │ │ │ + bl 0x14d848 │ │ │ │ strcs r0, [r0], #-2309 @ 0xfffff6fb │ │ │ │ @ instruction: 0xf83a46e3 │ │ │ │ strbmi r0, [r1], -r4 │ │ │ │ andpl pc, r4, r9, lsr r8 @ │ │ │ │ - b 0xfe398100 │ │ │ │ + b 0xfe398058 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ @ instruction: 0x4641fa79 │ │ │ │ strtmi r4, [r8], -r3, lsl #12 │ │ │ │ @ instruction: 0xf7f6461d │ │ │ │ - bls 0x209ad0 │ │ │ │ + bls 0x209a28 │ │ │ │ andls r4, r0, #1048576 @ 0x100000 │ │ │ │ - blls 0x19c9ac │ │ │ │ + blls 0x19c904 │ │ │ │ svccs 0x0004f857 │ │ │ │ - blx 0xff288e92 │ │ │ │ + ldc2 7, cr15, [sl], {95} @ 0x5f │ │ │ │ @ instruction: 0xf8469b05 │ │ │ │ addsmi r0, ip, #4, 30 │ │ │ │ andlt sp, r7, r1, ror #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2233c │ │ │ │ + bl 0xfec22294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r6, r0, ror #31 │ │ │ │ strls r9, [r0], #-3080 @ 0xfffff3f8 │ │ │ │ svcvs 0x0080f414 │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf04f9404 │ │ │ │ strls r0, [r1], #-1030 @ 0xfffffbfa │ │ │ │ - ldc 15, cr11, [pc, #80] @ 0xcb1ac │ │ │ │ - vldr d7, [pc, #40] @ 0xcb188 │ │ │ │ + ldc 15, cr11, [pc, #80] @ 0xcb104 │ │ │ │ + vldr d7, [pc, #40] @ 0xcb0e0 │ │ │ │ vstr d7, [sp, #44] @ 0x2c │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ andlt pc, r6, r7, lsr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ ... │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2239c │ │ │ │ + bl 0xfec222f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0xf4159d0a │ │ │ │ svclt 0x00086480 │ │ │ │ - blvc 0x4c682c │ │ │ │ + blvc 0x4c6784 │ │ │ │ @ instruction: 0xf8d3d009 │ │ │ │ - ldc 15, cr4, [pc] @ 0xcb1b8 │ │ │ │ + ldc 15, cr4, [pc] @ 0xcb110 │ │ │ │ @ instruction: 0xf0047b0f │ │ │ │ tstlt r4, r2, lsl #8 │ │ │ │ - ldc 4, cr2, [pc, #8] @ 0xcb1cc │ │ │ │ + ldc 4, cr2, [pc, #8] @ 0xcb124 │ │ │ │ strls r7, [r4], #-2826 @ 0xfffff4f6 │ │ │ │ strls r2, [r0, #-1025] @ 0xfffffbff │ │ │ │ stc 4, cr9, [sp, #4] │ │ │ │ @ instruction: 0xf7f67b02 │ │ │ │ strdlt pc, [r7], -r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -191377,88 +191335,88 @@ │ │ │ │ andhi r8, r0, r0 │ │ │ │ andhi r8, r0, r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ stmib sp, {r0, r3, r7, ip, sp, pc}^ │ │ │ │ - blls 0x58be2c │ │ │ │ + blls 0x58bd84 │ │ │ │ vmov.i32 d25, #45823 @ 0x0000b2ff │ │ │ │ @ instruction: 0xf6042001 │ │ │ │ stmdacs r2, {r1, r3, r4, r5, r6, sl, ip, sp, lr} │ │ │ │ strbcs pc, [r0, #963] @ 0x3c3 @ │ │ │ │ sbcslt fp, r8, #8, 30 │ │ │ │ mcrvs 4, 4, pc, cr0, cr3, {0} @ │ │ │ │ andeq pc, r1, r0, lsl #2 │ │ │ │ ldrbtmi fp, [r3], r8, lsl #30 │ │ │ │ strbeq lr, [r5, #-2639] @ 0xfffff5b1 │ │ │ │ @ instruction: 0xf8cdbf08 │ │ │ │ - b 0x14b7260 │ │ │ │ + b 0x14b71b8 │ │ │ │ andls r0, r4, r0, asr #1 │ │ │ │ ldcleq 8, cr15, [sl], #-336 @ 0xfffffeb0 │ │ │ │ vraddhn.i16 d25, , │ │ │ │ vraddhn.i16 d19, q0, q1 │ │ │ │ - b 0x149d954 │ │ │ │ + b 0x149d8ac │ │ │ │ andle r0, sl, r4, asr #8 │ │ │ │ andeq pc, r2, r0 │ │ │ │ svclt 0x000b2800 │ │ │ │ - blmi 0x1083a0 │ │ │ │ - bleq 0x1073a4 │ │ │ │ + blmi 0x1082f8 │ │ │ │ + bleq 0x1072fc │ │ │ │ movwcs r4, #9731 @ 0x2603 │ │ │ │ - bl 0x12fe78 │ │ │ │ + bl 0x12fdd0 │ │ │ │ @ instruction: 0xf04f0805 │ │ │ │ ldmdbne r3, {r9, fp} │ │ │ │ - blls 0x22fe90 │ │ │ │ + blls 0x22fde8 │ │ │ │ strcs r4, [r0], #-1609 @ 0xfffff9b7 │ │ │ │ andeq pc, sl, r3, lsr r8 @ │ │ │ │ @ instruction: 0xf9b0f7f6 │ │ │ │ strmi r9, [r7], -r7, lsl #22 │ │ │ │ streq lr, [sl], -r3, lsl #22 │ │ │ │ - bl 0x1b1eac │ │ │ │ + bl 0x1b1e04 │ │ │ │ @ instruction: 0xf838050a │ │ │ │ strbmi r0, [r9], -r4 │ │ │ │ - b 0xfe3982b0 │ │ │ │ + b 0xfe398208 │ │ │ │ @ instruction: 0xf7f60000 │ │ │ │ - blls 0x1c992c │ │ │ │ - blcs 0x209404 │ │ │ │ + blls 0x1c9884 │ │ │ │ + blcs 0x20935c │ │ │ │ movwls r4, #1593 @ 0x639 │ │ │ │ @ instruction: 0xf75f9b02 │ │ │ │ - @ instruction: 0x2c10faf5 │ │ │ │ - bleq 0x2093d0 │ │ │ │ - blls 0x1ffa6c │ │ │ │ - beq 0x5076ec │ │ │ │ + @ instruction: 0x2c10fb49 │ │ │ │ + bleq 0x209328 │ │ │ │ + blls 0x1ff9c4 │ │ │ │ + beq 0x507644 │ │ │ │ ldmdaeq r0, {r3, r8, ip, sp, lr, pc} │ │ │ │ - blle 0xff65c934 │ │ │ │ + blle 0xff65c88c │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1020401 │ │ │ │ svclt 0x001832ff │ │ │ │ setend le │ │ │ │ - b 0x1497b00 │ │ │ │ + b 0x1497a58 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ and r1, fp, r6, asr #28 │ │ │ │ vseleq.f32 s30, s6, s28 │ │ │ │ @ instruction: 0xf04f2b07 │ │ │ │ svclt 0x00d80c00 │ │ │ │ stc2 10, cr15, [lr], {79} @ 0x4f @ │ │ │ │ @ instruction: 0xf8064297 │ │ │ │ andsle ip, r2, r1, lsl #30 │ │ │ │ svccc 0x0001f912 │ │ │ │ svc 0x0001f911 │ │ │ │ - ble 0xffc15f38 │ │ │ │ + ble 0xffc15e90 │ │ │ │ svceq 0x0007f113 │ │ │ │ stceq 0, cr15, [r7], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ addsmi r0, r7, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0001f806 │ │ │ │ strtmi sp, [r8], #-492 @ 0xfffffe14 │ │ │ │ @@ -191474,28 +191432,28 @@ │ │ │ │ vsli.64 , q8, #3 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ svclt 0x0018b2dc │ │ │ │ @ instruction: 0xf1043501 │ │ │ │ @ instruction: 0xf1a10401 │ │ │ │ svclt 0x00180102 │ │ │ │ @ instruction: 0xf1a000ed │ │ │ │ - b 0x148cba0 │ │ │ │ + b 0x148caf8 │ │ │ │ svclt 0x001204c4 │ │ │ │ strtmi r4, [r7], -pc, lsr #12 │ │ │ │ ldrmi r4, [r7], #-1573 @ 0xfffff9db │ │ │ │ - blx 0x4833d4 │ │ │ │ - blcs 0x4cabb8 │ │ │ │ + blx 0x48332c │ │ │ │ + blcs 0x4cab10 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x4bb314 │ │ │ │ + blx 0x4bb26c │ │ │ │ adcsmi pc, sl, #36352 @ 0x8e00 │ │ │ │ svcgt 0x0002f826 │ │ │ │ @ instruction: 0xf932d013 │ │ │ │ @ instruction: 0xf9313b02 │ │ │ │ subslt lr, fp, #2, 30 │ │ │ │ - ble 0xffbd5fcc │ │ │ │ + ble 0xffbd5f24 │ │ │ │ svceq 0x000ff113 │ │ │ │ stceq 0, cr15, [pc], {79} @ 0x4f │ │ │ │ @ instruction: 0xf1c3bfa8 │ │ │ │ adcsmi r0, sl, #0, 24 │ │ │ │ stc2 10, cr15, [ip], {78} @ 0x4e @ │ │ │ │ svcgt 0x0002f826 │ │ │ │ strtmi sp, [r8], #-491 @ 0xfffffe15 │ │ │ │ @@ -191511,70 +191469,70 @@ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ sbcslt r2, ip, #2, 28 │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ mvnscc pc, #-2147483648 @ 0x80000000 │ │ │ │ rscseq fp, r6, r8, lsl pc │ │ │ │ - ldclcc 1, cr15, [pc], #4 @ 0xcb430 │ │ │ │ + ldclcc 1, cr15, [pc], #4 @ 0xcb388 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ shadd16mi fp, r7, r2 │ │ │ │ strtmi r4, [r6], -r7, lsr #12 │ │ │ │ mcrne 4, 2, r4, cr5, cr15, {0} │ │ │ │ - bcs 0x2c3470 │ │ │ │ + bcs 0x2c33c8 │ │ │ │ @ instruction: 0xf10efa01 │ │ │ │ @ instruction: 0xf04fbfc8 │ │ │ │ stcle 14, cr0, [r1], {-0} │ │ │ │ mcr2 10, 4, pc, cr1, cr15, {2} @ │ │ │ │ @ instruction: 0xf80542bb │ │ │ │ andsle lr, r0, r1, lsl #30 │ │ │ │ svc 0x0001f813 │ │ │ │ svcne 0x0001f81c │ │ │ │ vmull.s , d14, d3[3] │ │ │ │ - ble 0xffb55c68 │ │ │ │ + ble 0xffb55bc0 │ │ │ │ stmdaeq r0, {r1, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blle 0xffc17c90 │ │ │ │ + blle 0xffc17be8 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2024 @ 0xfffff818 │ │ │ │ andle r4, r7, #1610612746 @ 0x6000000a │ │ │ │ - blvc 0x306b00 │ │ │ │ + blvc 0x306a58 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ - blx 0x1896cc0 │ │ │ │ + blx 0x1896c18 │ │ │ │ svclt 0x0018fe83 │ │ │ │ @ instruction: 0xf10e3601 │ │ │ │ @ instruction: 0xf1a10e01 │ │ │ │ svclt 0x00180c02 │ │ │ │ @ instruction: 0xf1a000f6 │ │ │ │ - b 0x148c8d8 │ │ │ │ + b 0x148c830 │ │ │ │ svclt 0x00120ece │ │ │ │ @ instruction: 0x46774637 │ │ │ │ ldrmi r4, [r7], #-1654 @ 0xfffff98a │ │ │ │ - blcs 0x4c3508 │ │ │ │ + blcs 0x4c3460 │ │ │ │ @ instruction: 0xf103fa01 │ │ │ │ strcs fp, [r0], #-4040 @ 0xfffff038 │ │ │ │ addlt sp, ip, #0, 24 │ │ │ │ @ instruction: 0xf82542ba │ │ │ │ andle r4, lr, r2, lsl #30 │ │ │ │ - blcc 0x1895c0 │ │ │ │ + blcc 0x189518 │ │ │ │ svcne 0x0002f83c │ │ │ │ - blcs 0xf7e6c │ │ │ │ + blcs 0xf7dc4 │ │ │ │ @ instruction: 0xf1c3daed │ │ │ │ strcs r0, [r0], #-2048 @ 0xfffff800 │ │ │ │ - blle 0xffc98148 │ │ │ │ + blle 0xffc980a0 │ │ │ │ @ instruction: 0xf108fa41 │ │ │ │ ldrtmi lr, [r0], #-2027 @ 0xfffff815 │ │ │ │ andle r4, r7, #494927872 @ 0x1d800000 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ stmne r3, {r1, r8, sl, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -191587,32 +191545,32 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b8b2df │ │ │ │ @ instruction: 0xf1070f02 │ │ │ │ svclt 0x00180701 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ - b 0x149cd70 │ │ │ │ + b 0x149ccc8 │ │ │ │ strmi r0, [sp], -r7, asr #15 │ │ │ │ - b 0x14bb1bc │ │ │ │ + b 0x14bb114 │ │ │ │ ldrtmi r0, [sl], r8, asr #17 │ │ │ │ ldrtmi r4, [r8], r2, asr #13 │ │ │ │ streq pc, [r8], -r2, lsr #3 │ │ │ │ @ instruction: 0xf1a0448a │ │ │ │ ldm r5!, {r3, r8, fp}^ │ │ │ │ ldmib r6!, {r1, r8}^ │ │ │ │ @ instruction: 0xf0952302 │ │ │ │ ldrbmi pc, [r5, #-2639] @ 0xfffff5b1 @ │ │ │ │ smlatteq r2, r9, r9, lr │ │ │ │ - bl 0x1ffd64 │ │ │ │ + bl 0x1ffcbc │ │ │ │ strbmi r0, [r7, #-8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead499c │ │ │ │ + bl 0xfead48f4 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdc9ac │ │ │ │ + bl 0xdc904 │ │ │ │ addsmi r0, pc, #8, 6 @ 0x20000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -191621,353 +191579,353 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ stmdacs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf983fa5f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf108bf18 │ │ │ │ - b 0x148d5ec │ │ │ │ - b 0x1494478 │ │ │ │ + b 0x148d544 │ │ │ │ + b 0x14943d0 │ │ │ │ @ instruction: 0x4c2a09c9 │ │ │ │ - b 0x14bb24c │ │ │ │ + b 0x14bb1a4 │ │ │ │ strbmi r0, [sl], r8, asr #17 │ │ │ │ - b 0x149d104 │ │ │ │ + b 0x149d05c │ │ │ │ @ instruction: 0xf1aa03c3 │ │ │ │ addlt r0, r8, r8, lsl #20 │ │ │ │ - beq 0x4c76b0 │ │ │ │ + beq 0x4c7608 │ │ │ │ streq lr, [r3, -r1, lsl #22] │ │ │ │ streq lr, [r3], -r2, lsl #22 │ │ │ │ tstpeq r0, #0, 2 @ p-variant is OBSOLETE │ │ │ │ strls r6, [r7], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ svclt 0x00084605 │ │ │ │ ldrmi r4, [sl], #1736 @ 0x6c8 │ │ │ │ ldrtmi r4, [r1], -r4, lsl #12 │ │ │ │ ldm r7!, {r1, fp, sp, pc}^ │ │ │ │ ldrcc r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ - blvc 0x106c78 │ │ │ │ + blvc 0x106bd0 │ │ │ │ stc 6, cr3, [sp, #64] @ 0x40 │ │ │ │ @ instruction: 0xf0957b00 │ │ │ │ ldmib sp, {r0, r4, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ stmdb r4, {r1, r8}^ │ │ │ │ ldmib sp, {r2, r8}^ │ │ │ │ stmdb r4, {r2, r8, r9, sp}^ │ │ │ │ ldrbmi r2, [r4, #-770] @ 0xfffffcfe │ │ │ │ - bl 0x23fdf8 │ │ │ │ + bl 0x23fd50 │ │ │ │ strbmi r0, [r1, #8] │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfead4a60 │ │ │ │ + bl 0xfead49b8 │ │ │ │ stmia r0!, {fp}^ │ │ │ │ - bl 0xdca70 │ │ │ │ + bl 0xdc9c8 │ │ │ │ ldrmi r0, [r9, #776] @ 0x308 │ │ │ │ - blmi 0x381a54 │ │ │ │ - blls 0x2a56dc │ │ │ │ + blmi 0x3819ac │ │ │ │ + blls 0x2a5634 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf1db87f0 │ │ │ │ - svclt 0x0000fd1d │ │ │ │ + svclt 0x0000fd11 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec228a4 │ │ │ │ + bl 0xfec227fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - b 0x148f64c │ │ │ │ + b 0x148f5a4 │ │ │ │ ldrmi r2, [ip], -r3, lsr #29 │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ biceq lr, lr, #323584 @ 0x4f000 │ │ │ │ stmiane lr, {r2, r5, r6, r7, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8524413 │ │ │ │ strcc r1, [r1], #-62 @ 0xffffffc2 │ │ │ │ eorseq pc, lr, ip, asr r8 @ │ │ │ │ ldmdavs r6!, {r0, r1, r2, r3, r4, r6, fp, sp, lr}^ │ │ │ │ - blx 0x1187924 │ │ │ │ + blx 0x118787c │ │ │ │ smlabteq r0, r5, r9, lr │ │ │ │ @ instruction: 0x46304639 │ │ │ │ - blx 0x1007930 │ │ │ │ + blx 0x1007888 │ │ │ │ stmib r5, {r1, sl, fp, sp}^ │ │ │ │ stmdble ip, {r1, r8} │ │ │ │ @ instruction: 0xf10500e2 │ │ │ │ - bcs 0x6cb72c │ │ │ │ + bcs 0x6cb684 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ andscs fp, r8, #56, 30 @ 0xe0 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ vpmin.s8 d3, d15, d0 │ │ │ │ - andcs fp, r0, pc, asr #16 │ │ │ │ + andcs fp, r0, r3, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r8] │ │ │ │ - blx 0x18b8b50 │ │ │ │ + blx 0x18b8aa8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f1c │ │ │ │ + bcs 0x153e74 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb380 │ │ │ │ + b 0x14bb2d8 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c1c8 │ │ │ │ + b 0x149c120 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8020300 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea380 │ │ │ │ + bl 0xfebea2d8 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8bc8 │ │ │ │ + blx 0x18b8b20 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153f94 │ │ │ │ + bcs 0x153eec │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb7a4 │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb6fc │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f811 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf80c13c0 │ │ │ │ mvnsle r3, r1, lsl #30 │ │ │ │ ldrmi r4, [r6, #1040] @ 0x410 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0x5aa3e8 │ │ │ │ - blvc 0x186a50 │ │ │ │ + bne 0x5aa340 │ │ │ │ + blvc 0x1869a8 │ │ │ │ ldrmi r1, [r6, #2242] @ 0x8c2 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8c30 │ │ │ │ + blx 0x18b8b88 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x153ffc │ │ │ │ + bcs 0x153f54 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb80c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb764 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6eb4 │ │ │ │ + blvc 0x2c6e0c │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8ca0 │ │ │ │ + blx 0x18b8bf8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15406c │ │ │ │ + bcs 0x153fc4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - ldclcc 1, cr15, [pc] @ 0xcb87c │ │ │ │ + ldclcc 1, cr15, [pc] @ 0xcb7d4 │ │ │ │ sbcseq fp, r2, r5, lsl pc │ │ │ │ @ instruction: 0x46144674 │ │ │ │ strmi r4, [ip], #-1650 @ 0xfffff98e │ │ │ │ svccc 0x0001f911 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0001f80c │ │ │ │ ldrmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r7, {r1, r2, r4, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c6f24 │ │ │ │ + blvc 0x2c6e7c │ │ │ │ vstmia r0!, {s2-s20} │ │ │ │ stmiane r2, {r1, r8, r9, fp, ip, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ ... │ │ │ │ - blx 0x18b8d10 │ │ │ │ + blx 0x18b8c68 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1540dc │ │ │ │ + bcs 0x154034 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb540 │ │ │ │ + b 0x14bb498 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 4, 4, cr4, cr2, cr12, {0} │ │ │ │ svccc 0x0001f811 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ bicne pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0001f802 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x306f90 │ │ │ │ + blvc 0x306ee8 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186b9c │ │ │ │ + blvc 0x186af4 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8d80 │ │ │ │ + blx 0x18b8cd8 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x15414c │ │ │ │ + bcs 0x1540a4 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb5ac │ │ │ │ + b 0x14bb504 │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ - b 0x149c3f8 │ │ │ │ + b 0x149c350 │ │ │ │ @ instruction: 0xf1c31353 │ │ │ │ @ instruction: 0xf8220300 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea5b0 │ │ │ │ + bl 0xfebea508 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8df8 │ │ │ │ + blx 0x18b8d50 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1541c4 │ │ │ │ + bcs 0x15411c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb624 │ │ │ │ + b 0x14bb57c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ vhsub.u8 d20, d19, d17 │ │ │ │ @ instruction: 0xf82233c0 │ │ │ │ mvnsle r3, r2, lsl #30 │ │ │ │ strbmi r4, [r6, #1120]! @ 0x460 │ │ │ │ @ instruction: 0xed9fd908 │ │ │ │ - bl 0xfebea620 │ │ │ │ + bl 0xfebea578 │ │ │ │ stc 2, cr0, [r0] │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ - blx 0x18b8e68 │ │ │ │ + blx 0x18b8dc0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154234 │ │ │ │ + bcs 0x15418c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb694 │ │ │ │ + b 0x14bb5ec │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00c833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c70ec │ │ │ │ + blvc 0x2c7044 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186cf8 │ │ │ │ + blvc 0x186c50 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8ed8 │ │ │ │ + blx 0x18b8e30 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x1542a4 │ │ │ │ + bcs 0x1541fc │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb704 │ │ │ │ + b 0x14bb65c │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f931 │ │ │ │ @ instruction: 0xf04f2b00 │ │ │ │ svclt 0x00d833ff │ │ │ │ adcmi r2, r1, #0, 6 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-500 @ 0xfffffe0c │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x2c715c │ │ │ │ + blvc 0x2c70b4 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186d68 │ │ │ │ + blvc 0x186cc0 │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ ... │ │ │ │ - blx 0x18b8f48 │ │ │ │ + blx 0x18b8ea0 │ │ │ │ vmull.p8 , d18, d2 │ │ │ │ - bcs 0x154314 │ │ │ │ + bcs 0x15426c │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ - b 0x14bb774 │ │ │ │ + b 0x14bb6cc │ │ │ │ ldrbtmi r0, [r4], -r2, asr #25 │ │ │ │ ldrbtmi r4, [r4], r4, ror #12 │ │ │ │ cdpne 12, 8, cr3, cr2, cr2, {0} │ │ │ │ stmdbcc r2, {r2, r3, sl, lr} │ │ │ │ svccc 0x0002f831 │ │ │ │ adcmi r4, r1, #1811939331 @ 0x6c000003 │ │ │ │ biccc pc, r0, #201326593 @ 0xc000001 │ │ │ │ svccc 0x0002f822 │ │ │ │ strbtmi sp, [r0], #-502 @ 0xfffffe0a │ │ │ │ stmdble r8, {r1, r2, r5, r6, r7, r8, sl, lr} │ │ │ │ - blvc 0x3071c8 │ │ │ │ + blvc 0x307120 │ │ │ │ andeq lr, r0, #172, 22 @ 0x2b000 │ │ │ │ - blvc 0x186dd4 │ │ │ │ + blvc 0x186d2c │ │ │ │ ldrmi r1, [lr, #2179] @ 0x883 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ @@ -191983,20 +191941,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f911 │ │ │ │ svcgt 0x0001f912 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x00cc459c │ │ │ │ - blx 0x14b85a4 │ │ │ │ + blx 0x14b84fc │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307248 │ │ │ │ + blvc 0x3071a0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192007,49 +191965,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d4b4 │ │ │ │ + bl 0x11d40c │ │ │ │ @ instruction: 0xf9310806 │ │ │ │ @ instruction: 0xf9323b02 │ │ │ │ - bl 0xfe9bf830 │ │ │ │ - bl 0xfebcf45c │ │ │ │ + bl 0xfe9bf788 │ │ │ │ + bl 0xfebcf3b4 │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ eorslt fp, fp, #204, 30 @ 0x330 │ │ │ │ vmlsl.u8 , d14, d15 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6a870 │ │ │ │ - blvc 0x186ed0 │ │ │ │ + bne 0xd6a7c8 │ │ │ │ + blvc 0x186e28 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895480 │ │ │ │ + blx 0x18953d8 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209de4 │ │ │ │ + blcc 0x209d3c │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c710 │ │ │ │ + bl 0xfe99c668 │ │ │ │ svclt 0x00c80402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192064,33 +192022,33 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d5bc │ │ │ │ + bl 0x11d514 │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9b930 │ │ │ │ + bl 0x1a9b888 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c7b8 │ │ │ │ - blle 0xffb8e14c │ │ │ │ + bl 0x1d5c710 │ │ │ │ + blle 0xffb8e0a4 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195b958 │ │ │ │ + bl 0x195b8b0 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3073c8 │ │ │ │ + blvc 0x307320 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -192108,20 +192066,20 @@ │ │ │ │ cdpne 6, 4, cr4, cr5, cr6, {1} │ │ │ │ stmdaeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svccc 0x0001f811 │ │ │ │ svcgt 0x0001f812 │ │ │ │ vmlaeq.f64 d14, d28, d19 │ │ │ │ streq lr, [r3, -ip, lsr #23] │ │ │ │ svclt 0x008c459c │ │ │ │ - blx 0x18b89a4 │ │ │ │ + blx 0x18b88fc │ │ │ │ strbmi pc, [r1, #-910] @ 0xfffffc72 @ │ │ │ │ svccc 0x0001f805 │ │ │ │ ldrtmi sp, [r0], #-494 @ 0xfffffe12 │ │ │ │ stmdble r7, {r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x307448 │ │ │ │ + blvc 0x3073a0 │ │ │ │ vstmia r0!, {s2-s51} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -192132,49 +192090,49 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr12, {6} │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ streq pc, [r2, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d6b4 │ │ │ │ + bl 0x11d60c │ │ │ │ @ instruction: 0xf8310806 │ │ │ │ @ instruction: 0xf8323b02 │ │ │ │ - bl 0xfe9bfa30 │ │ │ │ - bl 0xfebcf65c │ │ │ │ + bl 0xfe9bf988 │ │ │ │ + bl 0xfebcf5b4 │ │ │ │ ldrmi r0, [ip, #1795] @ 0x703 │ │ │ │ adcslt fp, fp, #140, 30 @ 0x230 │ │ │ │ vshll.u8 , d15, #6 │ │ │ │ @ instruction: 0xf8254541 │ │ │ │ mvnle r3, r2, lsl #30 │ │ │ │ adcsmi r4, r4, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xd6aa70 │ │ │ │ - blvc 0x1870d0 │ │ │ │ + bne 0xd6a9c8 │ │ │ │ + blvc 0x187028 │ │ │ │ addsmi r1, ip, #8585216 @ 0x830000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ vsli.64 , q8, #3 │ │ │ │ - blx 0x1895680 │ │ │ │ + blx 0x18955d8 │ │ │ │ cdpcs 14, 0, cr15, cr2, cr3, {4} │ │ │ │ cdpeq 1, 0, cr15, cr1, cr14, {0} │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r4], {162} @ 0xa2 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ streq pc, [r4, #-416] @ 0xfffffe60 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ stmibne pc, {r1, r2, r4, r5, r6, r9, sl, lr} @ │ │ │ │ - blcc 0x209fe4 │ │ │ │ + blcc 0x209f3c │ │ │ │ svccs 0x0004f85c │ │ │ │ - bl 0xfe99c910 │ │ │ │ + bl 0xfe99c868 │ │ │ │ svclt 0x00880402 │ │ │ │ adcsmi r1, r9, #212, 20 @ 0xd4000 │ │ │ │ svcmi 0x0004f845 │ │ │ │ ldrtmi sp, [r0], #-498 @ 0xfffffe0e │ │ │ │ stmdble r7, {r1, r2, r4, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r0!, {r1, r4, r5, r9, fp, ip}^ │ │ │ │ @@ -192189,52 +192147,52 @@ │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ stceq 1, cr15, [r8], {162} @ 0xa2 │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr8, cr0, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bl 0x11d7bc │ │ │ │ + bl 0x11d714 │ │ │ │ and r0, r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf84e1ae3 │ │ │ │ - bl 0x1a9bb30 │ │ │ │ + bl 0x1a9ba88 │ │ │ │ strbmi r0, [r1, #-514] @ 0xfffffdfe │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ @ instruction: 0xf85cd013 │ │ │ │ ldmib r1, {r3, r8, r9, sl, fp, lr}^ │ │ │ │ mrscc r3, R8_fiq │ │ │ │ ldrdvc pc, [r4], -ip │ │ │ │ - bl 0x1d5c9b8 │ │ │ │ + bl 0x1d5c910 │ │ │ │ mvnle r0, #114688 @ 0x1c000 │ │ │ │ @ instruction: 0xf84e1b1b │ │ │ │ - bl 0x195bb58 │ │ │ │ + bl 0x195bab0 │ │ │ │ strbmi r0, [r1, #-519] @ 0xfffffdf9 │ │ │ │ andcs pc, r4, lr, asr #17 │ │ │ │ ldrtmi sp, [r0], #-491 @ 0xfffffe15 │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ - blvc 0x3075c8 │ │ │ │ + blvc 0x307520 │ │ │ │ vstmia r0!, {s2-s55} │ │ │ │ stmibne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r0, r2, r3, r4, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ mcrcs 2, 0, fp, cr2, cr13, {6} │ │ │ │ streq pc, [r1, #-261] @ 0xfffffefb │ │ │ │ @ instruction: 0x3601bf18 │ │ │ │ - ldrbtcc pc, [pc], #257 @ 0xcbf8c @ │ │ │ │ + ldrbtcc pc, [pc], #257 @ 0xcbee4 @ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ mvnscc pc, r0, lsl #2 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ - bcc 0x11d854 │ │ │ │ + bcc 0x11d7ac │ │ │ │ stmdbeq r6, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0001f914 │ │ │ │ svcgt 0x0001f912 │ │ │ │ svcvc 0x0001f911 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ @@ -192261,26 +192219,26 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ andeq pc, r2, #-2147483608 @ 0x80000028 │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r1], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svc 0x0002f934 │ │ │ │ svcgt 0x0002f932 │ │ │ │ - blvc 0x18a4ec │ │ │ │ + blvc 0x18a444 │ │ │ │ movweq lr, #52142 @ 0xcbae │ │ │ │ stmdaeq lr, {r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x00b445e6 │ │ │ │ vmlsl.u8 , d8, d15 │ │ │ │ ldrtmi fp, [fp], #-539 @ 0xfffffde5 │ │ │ │ @ instruction: 0xf8214549 │ │ │ │ mvnle r3, r2, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e454 │ │ │ │ + bne 0xe4e3ac │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192293,57 +192251,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a218 │ │ │ │ - bl 0xfe95cad4 │ │ │ │ + blvc 0x20a170 │ │ │ │ + bl 0xfe95ca2c │ │ │ │ svclt 0x00b80301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6ace8 │ │ │ │ - blvc 0x18734c │ │ │ │ + bne 0xe6ac40 │ │ │ │ + blvc 0x1872a4 │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f128 │ │ │ │ + b 0x148f080 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c414c │ │ │ │ + bne 0xff9c40a4 │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x386f14 │ │ │ │ - blne 0x7c30e0 │ │ │ │ + bleq 0x386e6c │ │ │ │ + blne 0x7c3038 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192371,15 +192329,15 @@ │ │ │ │ stc2 10, cr15, [r8], {95} @ 0x5f @ │ │ │ │ stc2 10, cr15, [r2], {95} @ 0x5f @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ mvnle r7, r9, lsl r0 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xf04fd909 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ - bne 0xe4e5e4 │ │ │ │ + bne 0xe4e53c │ │ │ │ stmdbhi r2, {r5, r6, r7, fp, sp, lr, pc} │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -192392,15 +192350,15 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ streq pc, [r2], #-418 @ 0xfffffe5e │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r3], -lr, lsr #12 │ │ │ │ stmdbeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svcgt 0x0002f837 │ │ │ │ svc 0x0002f834 │ │ │ │ - blne 0x18a704 │ │ │ │ + blne 0x18a65c │ │ │ │ andeq lr, lr, #172, 22 @ 0x2b000 │ │ │ │ stmdaeq ip, {r1, r2, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ svclt 0x008c45e6 │ │ │ │ stc2 10, cr15, [r8], {31} @ │ │ │ │ stc2 10, cr15, [r2], {31} @ │ │ │ │ strbmi r4, [fp, #-1121] @ 0xfffffb9f │ │ │ │ stcne 8, cr15, [r2], {35} @ 0x23 │ │ │ │ @@ -192424,57 +192382,57 @@ │ │ │ │ strbeq lr, [r5, #2639] @ 0xa4f │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rscseq fp, r6, r4, lsl pc │ │ │ │ strmi r4, [r4], lr, lsr #12 │ │ │ │ stmdaeq r6, {r8, r9, fp, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85e │ │ │ │ - blvc 0x20a428 │ │ │ │ - bl 0xfe95cce4 │ │ │ │ + blvc 0x20a380 │ │ │ │ + bl 0xfe95cc3c │ │ │ │ svclt 0x00380301 │ │ │ │ strbmi r1, [r4, #2699] @ 0xa8b │ │ │ │ @ instruction: 0xf84c443b │ │ │ │ mvnle r3, r4, lsl #24 │ │ │ │ adcsmi r4, r5, #48, 8 @ 0x30000000 │ │ │ │ @ instruction: 0xed9fd907 │ │ │ │ - bne 0xe6aef8 │ │ │ │ - blvc 0x18755c │ │ │ │ + bne 0xe6ae50 │ │ │ │ + blvc 0x1874b4 │ │ │ │ addsmi r1, sp, #2146304 @ 0x20c000 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ strcs pc, [r1, #-963] @ 0xfffffc3d │ │ │ │ mcr2 10, 4, pc, cr3, cr15, {2} @ │ │ │ │ @ instruction: 0xf10e2d02 │ │ │ │ svclt 0x00180e01 │ │ │ │ @ instruction: 0xf1a23501 │ │ │ │ - b 0x148f338 │ │ │ │ + b 0x148f290 │ │ │ │ @ instruction: 0xf1a10ece │ │ │ │ svclt 0x00140608 │ │ │ │ ldrbtmi r0, [r5], -sp, ror #1 │ │ │ │ stmdbne r7, {r1, r9, sl, lr}^ │ │ │ │ - bne 0xff9c435c │ │ │ │ + bne 0xff9c42b4 │ │ │ │ tsteq r1, sl, ror #22 │ │ │ │ movweq lr, #39699 @ 0x9b13 │ │ │ │ stccc 8, cr15, [r8], {66} @ 0x42 │ │ │ │ tsteq r8, r1, asr #22 │ │ │ │ @ instruction: 0xf84242ba │ │ │ │ andsle r1, r2, r4, lsl #24 │ │ │ │ svccc 0x0008f856 │ │ │ │ svcmi 0x0008f85c │ │ │ │ stmdals r0, {r1, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdavs r1!, {r0, r1, r5, r7, r9, lr}^ │ │ │ │ andeq pc, r8, #-2147483648 @ 0x80000000 │ │ │ │ ldrdge pc, [r4], -ip │ │ │ │ - bleq 0x387124 │ │ │ │ - blne 0x7c12f0 │ │ │ │ + bleq 0x38707c │ │ │ │ + blne 0x7c1248 │ │ │ │ tsteq sl, r1, ror #22 │ │ │ │ strtmi lr, [r8], #-2018 @ 0xfffff81e │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, -r0, lsl #12] │ │ │ │ stmia r0!, {r0, r2, r3, r5, r9, fp, ip}^ │ │ │ │ stmdbne r3, {r1, r8, r9, sl, sp, lr}^ │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ @@ -192495,38 +192453,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1498fd8 │ │ │ │ + b 0x1498f30 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b2fe8 │ │ │ │ + b 0x14b2f40 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100500 │ │ │ │ + blls 0x100458 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188820 │ │ │ │ + bleq 0x188778 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2775]! @ 0xad7 │ │ │ │ + strmi pc, [r1, #2859]! @ 0xb2b │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188834 │ │ │ │ - beq 0x1347030 │ │ │ │ + bleq 0x18878c │ │ │ │ + beq 0x1346f88 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xff20a190 │ │ │ │ + blx 0x70a0ea │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192538,17 +192496,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b720 │ │ │ │ + bls 0x14b648 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - mcr2 1, 1, pc, cr2, cr10, {6} @ │ │ │ │ + mrc2 1, 0, pc, cr6, cr10, {6} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192559,38 +192517,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14990d8 │ │ │ │ + b 0x1499030 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b30e8 │ │ │ │ + b 0x14b3040 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100600 │ │ │ │ + blls 0x100558 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208920 │ │ │ │ + bleq 0x208878 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf7573401 │ │ │ │ - strmi pc, [r1, #2655]! @ 0xa5f │ │ │ │ + strmi pc, [r1, #2739]! @ 0xab3 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208934 │ │ │ │ - beq 0xfe347130 │ │ │ │ + bleq 0x20888c │ │ │ │ + beq 0xfe347088 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0x140a290 │ │ │ │ + blx 0xfe90a1e8 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192602,17 +192560,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b620 │ │ │ │ + bls 0x14b548 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - stc2 1, cr15, [r2, #872]! @ 0x368 │ │ │ │ + ldc2 1, cr15, [r6, #872] @ 0x368 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192622,69 +192580,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14991d4 │ │ │ │ + b 0x149912c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a1e4 │ │ │ │ + blls 0x15a13c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x586f24 │ │ │ │ + blne 0x586e7c │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308c88 │ │ │ │ + beq 0x308be0 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7570104 │ │ │ │ - ldrtmi pc, [fp], -r5, ror #21 @ │ │ │ │ + @ instruction: 0x463bfb39 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7234 │ │ │ │ + bleq 0xff3c718c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf7579600 │ │ │ │ - adcsmi pc, ip, #847872 @ 0xcf000 │ │ │ │ + adcsmi pc, ip, #35840 @ 0x8c00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c334 │ │ │ │ + blne 0x57c28c │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b328c │ │ │ │ + b 0x14b31e4 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0xfe708e0a │ │ │ │ + blx 0xfe408d62 │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fd13 │ │ │ │ + svclt 0x0000fd07 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192695,38 +192653,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14992f8 │ │ │ │ + b 0x1499250 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3308 │ │ │ │ + b 0x14b3260 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100820 │ │ │ │ + blls 0x100778 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188b40 │ │ │ │ + bleq 0x188a98 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3071]! @ 0xbff │ │ │ │ + strmi pc, [r1, #3155]! @ 0xc53 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188b54 │ │ │ │ - beq 0x1347350 │ │ │ │ + bleq 0x188aac │ │ │ │ + beq 0x13472a8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0xffc0a502 │ │ │ │ + mcrr2 7, 6, pc, r0, cr11 @ │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192738,17 +192696,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b400 │ │ │ │ + bls 0x14b328 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r2], {218} @ 0xda │ │ │ │ + stc2 1, cr15, [r6], {218} @ 0xda │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192759,38 +192717,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x14993f8 │ │ │ │ + b 0x1499350 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3408 │ │ │ │ + b 0x14b3360 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100920 │ │ │ │ + blls 0x100878 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208c40 │ │ │ │ + bleq 0x208b98 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #3007]! @ 0xbbf │ │ │ │ + strmi pc, [r1, #3091]! @ 0xc13 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208c54 │ │ │ │ - beq 0xfe347450 │ │ │ │ + bleq 0x208bac │ │ │ │ + beq 0xfe3473a8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xfec0a602 │ │ │ │ + stc2 7, cr15, [r0], {107} @ 0x6b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192802,17 +192760,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b300 │ │ │ │ + bls 0x14b228 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - ldc2 1, cr15, [r2], {218} @ 0xda │ │ │ │ + stc2 1, cr15, [r6], {218} @ 0xda │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -192822,69 +192780,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x14994f4 │ │ │ │ + b 0x149944c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a504 │ │ │ │ + blls 0x15a45c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587244 │ │ │ │ + blne 0x58719c │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x308fa8 │ │ │ │ + beq 0x308f00 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r1, ror #22 @ │ │ │ │ + @ instruction: 0x463bfbb5 │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7554 │ │ │ │ + bleq 0xff3c74ac │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #76800 @ 0x12c00 │ │ │ │ + adcsmi pc, ip, #162816 @ 0x27c00 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c654 │ │ │ │ + blne 0x57c5ac │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b35ac │ │ │ │ + b 0x14b3504 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - blx 0x309128 │ │ │ │ + @ instruction: 0xf9fcf1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000fb83 │ │ │ │ + svclt 0x0000fb77 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192895,38 +192853,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499618 │ │ │ │ + b 0x1499570 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3628 │ │ │ │ + b 0x14b3580 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100b40 │ │ │ │ + blls 0x100a98 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x188e60 │ │ │ │ + bleq 0x188db8 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2687]! @ 0xa7f │ │ │ │ + strmi pc, [r1, #2771]! @ 0xad3 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x188e74 │ │ │ │ - beq 0x1347670 │ │ │ │ + bleq 0x188dcc │ │ │ │ + beq 0x13475c8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - blx 0x1c0a820 │ │ │ │ + blx 0xff10a778 │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -192938,17 +192896,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14b0e0 │ │ │ │ + bls 0x14b008 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0x189236 │ │ │ │ + blx 0xffe8918c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -192959,38 +192917,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499718 │ │ │ │ + b 0x1499670 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3728 │ │ │ │ + b 0x14b3680 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100c40 │ │ │ │ + blls 0x100b98 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x208f60 │ │ │ │ + bleq 0x208eb8 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2623]! @ 0xa3f │ │ │ │ + strmi pc, [r1, #2707]! @ 0xa93 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x208f74 │ │ │ │ - beq 0xfe347770 │ │ │ │ + bleq 0x208ecc │ │ │ │ + beq 0xfe3476c8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - blx 0xc0a920 │ │ │ │ + blx 0xfe10a878 │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193002,17 +192960,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1da9201 │ │ │ │ - bls 0x14afe0 │ │ │ │ + bls 0x14af08 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - blx 0xfe189334 │ │ │ │ + blx 0x1e8928c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193022,69 +192980,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499814 │ │ │ │ + b 0x149976c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15a824 │ │ │ │ + blls 0x15a77c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587564 │ │ │ │ + blne 0x5874bc │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3092c8 │ │ │ │ + beq 0x309220 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - ldrtmi pc, [fp], -r9, lsr #20 @ │ │ │ │ + @ instruction: 0x463bfa7d │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7874 │ │ │ │ + bleq 0xff3c77cc │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #77824 @ 0x13000 │ │ │ │ + adcsmi pc, ip, #421888 @ 0x67000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57c974 │ │ │ │ + blne 0x57c8cc │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b38cc │ │ │ │ + b 0x14b3824 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - @ instruction: 0xf878f1da │ │ │ │ + @ instruction: 0xf86cf1da │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000f9f3 │ │ │ │ + svclt 0x0000f9e7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193095,38 +193053,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499938 │ │ │ │ + b 0x1499890 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3948 │ │ │ │ + b 0x14b38a0 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x100e60 │ │ │ │ + blls 0x100db8 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x189180 │ │ │ │ + bleq 0x1890d8 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2275]! @ 0x8e3 │ │ │ │ + strmi pc, [r1, #2359]! @ 0x937 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x189194 │ │ │ │ - beq 0x1347990 │ │ │ │ + bleq 0x1890ec │ │ │ │ + beq 0x13478e8 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xf8d0f76b │ │ │ │ + @ instruction: 0xf924f76b │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193138,17 +193096,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14cdc0 │ │ │ │ + bls 0x14cce8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf972f1da │ │ │ │ + @ instruction: 0xf966f1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193159,38 +193117,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499a38 │ │ │ │ + b 0x1499990 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3a48 │ │ │ │ + b 0x14b39a0 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x100f60 │ │ │ │ + blls 0x100eb8 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x209280 │ │ │ │ + bleq 0x2091d8 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76b3401 │ │ │ │ - strmi pc, [r1, #2211]! @ 0x8a3 │ │ │ │ + strmi pc, [r1, #2295]! @ 0x8f7 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x209294 │ │ │ │ - beq 0xfe347a90 │ │ │ │ + bleq 0x2091ec │ │ │ │ + beq 0xfe3479e8 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xf890f76b │ │ │ │ + @ instruction: 0xf8e4f76b │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193202,17 +193160,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14ccc0 │ │ │ │ + bls 0x14cbe8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xf8f2f1da │ │ │ │ + @ instruction: 0xf8e6f1da │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193222,69 +193180,69 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499b34 │ │ │ │ + b 0x1499a8c │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ab44 │ │ │ │ + blls 0x15aa9c │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587884 │ │ │ │ + blne 0x5877dc │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x3095e8 │ │ │ │ + beq 0x309540 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76b0104 │ │ │ │ - @ instruction: 0x463bf857 │ │ │ │ + ldrtmi pc, [fp], -fp, lsr #17 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7b94 │ │ │ │ + bleq 0xff3c7aec │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76b9600 │ │ │ │ - adcsmi pc, ip, #4259840 @ 0x410000 │ │ │ │ + adcsmi pc, ip, #9764864 @ 0x950000 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cc94 │ │ │ │ + blne 0x57cbec │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3bec │ │ │ │ + b 0x14b3b44 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - mcr2 1, 7, pc, cr8, cr9, {6} @ │ │ │ │ + mrc2 1, 6, pc, cr12, cr9, {6} │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1dae7a1 │ │ │ │ - svclt 0x0000f863 │ │ │ │ + svclt 0x0000f857 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193295,38 +193253,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499c58 │ │ │ │ + b 0x1499bb0 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3c68 │ │ │ │ + b 0x14b3bc0 │ │ │ │ adcmi r0, fp, #2392064 @ 0x248000 │ │ │ │ - blls 0x101180 │ │ │ │ + blls 0x1010d8 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x1894a0 │ │ │ │ + bleq 0x1893f8 │ │ │ │ @ instruction: 0x46351e9e │ │ │ │ @ instruction: 0xf83b4616 │ │ │ │ ldrtmi r1, [sl], -r4, lsr #32 │ │ │ │ eoreq pc, r4, sl, lsr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3939]! @ 0xf63 │ │ │ │ + strmi pc, [r1, #4023]! @ 0xfb7 │ │ │ │ svceq 0x0002f825 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x1894b4 │ │ │ │ - beq 0x1347cb0 │ │ │ │ + bleq 0x18940c │ │ │ │ + beq 0x1347c08 │ │ │ │ eorne pc, r4, fp, lsr r8 @ │ │ │ │ @ instruction: 0xf835463a │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ - @ instruction: 0xff50f76a │ │ │ │ + @ instruction: 0xffa4f76a │ │ │ │ @ instruction: 0xf82a45a1 │ │ │ │ vldmiale r3!, {d16} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193338,17 +193296,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14caa0 │ │ │ │ + bls 0x14c9c8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xffe2f1d9 │ │ │ │ + @ instruction: 0xffd6f1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ ldcmi 0, cr11, [sl], #-556 @ 0xfffffdd4 │ │ │ │ @ instruction: 0x461f4615 │ │ │ │ @@ -193359,38 +193317,38 @@ │ │ │ │ andseq pc, r7, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf886fa5f │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ stmib r0, {r0, r9, sl, ip, sp}^ │ │ │ │ - b 0x1499d58 │ │ │ │ + b 0x1499cb0 │ │ │ │ stmib r0, {r3, r6, r7, fp}^ │ │ │ │ svclt 0x00143302 │ │ │ │ @ instruction: 0x464200f2 │ │ │ │ - b 0x14b3d68 │ │ │ │ + b 0x14b3cc0 │ │ │ │ adcmi r0, fp, #3440640 @ 0x348000 │ │ │ │ - blls 0x101280 │ │ │ │ + blls 0x1011d8 │ │ │ │ strls r2, [r1, #-1024] @ 0xfffffc00 │ │ │ │ - bleq 0x2095a0 │ │ │ │ + bleq 0x2094f8 │ │ │ │ shadd16mi r1, r5, lr │ │ │ │ @ instruction: 0xf85b4616 │ │ │ │ @ instruction: 0x463a1034 │ │ │ │ eorseq pc, r4, sl, asr r8 @ │ │ │ │ @ instruction: 0xf76a3401 │ │ │ │ - strmi pc, [r1, #3875]! @ 0xf23 │ │ │ │ + strmi pc, [r1, #3959]! @ 0xf77 │ │ │ │ svceq 0x0004f845 │ │ │ │ ldmib sp, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc}^ │ │ │ │ strcs r3, [r0], #-1280 @ 0xfffffb00 │ │ │ │ - bleq 0x2095b4 │ │ │ │ - beq 0xfe347db0 │ │ │ │ + bleq 0x20950c │ │ │ │ + beq 0xfe347d08 │ │ │ │ eorsne pc, r4, fp, asr r8 @ │ │ │ │ @ instruction: 0xf855463a │ │ │ │ strcc r0, [r1], #-52 @ 0xffffffcc │ │ │ │ - @ instruction: 0xff10f76a │ │ │ │ + @ instruction: 0xff64f76a │ │ │ │ @ instruction: 0xf84a45a1 │ │ │ │ vldmiale r3!, {d16-d17} │ │ │ │ ldrmi r9, [r0, #2816]! @ 0xb00 │ │ │ │ stmdble r7, {r0, r1, r4, r5, sl, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ @@ -193402,17 +193360,17 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r0, #0, 18 │ │ │ │ @ instruction: 0xf1d99201 │ │ │ │ - bls 0x14c9a0 │ │ │ │ + bls 0x14c8c8 │ │ │ │ ldr r4, [r2, r5, lsl #12]! │ │ │ │ - @ instruction: 0xff62f1d9 │ │ │ │ + @ instruction: 0xff56f1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ ldrmi fp, [r5], -sp, lsl #1 │ │ │ │ ldrmi r4, [r8], r1, asr #20 │ │ │ │ @@ -193422,82 +193380,82 @@ │ │ │ │ andls r0, r2, r0, lsl #4 │ │ │ │ andseq pc, pc, sp, lsl #2 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ @ instruction: 0xf987fa5f │ │ │ │ strcs pc, [r1, -r7, asr #7] │ │ │ │ stmdbeq r1, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ stmib r0, {r1, r8, r9, sl, fp, sp}^ │ │ │ │ - b 0x1499e54 │ │ │ │ + b 0x1499dac │ │ │ │ stmib r0, {r0, r3, r6, r7, r8, fp}^ │ │ │ │ subsle r3, r1, r2, lsl #6 │ │ │ │ - blls 0x15ae64 │ │ │ │ + blls 0x15adbc │ │ │ │ adcmi r0, fp, #250 @ 0xfa │ │ │ │ - blne 0x587ba4 │ │ │ │ + blne 0x587afc │ │ │ │ @ instruction: 0xf1bbd055 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ strbmi r9, [r4], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - beq 0x309908 │ │ │ │ + beq 0x309860 │ │ │ │ movwcs lr, #10710 @ 0x29d6 │ │ │ │ ldm r6!, {sl, ip, pc}^ │ │ │ │ @ instruction: 0xf76a0104 │ │ │ │ - shadd16mi pc, fp, pc @ │ │ │ │ + shsub16mi pc, fp, r3 @ │ │ │ │ ldrmi r3, [fp, #1793]! @ 0x701 │ │ │ │ smlatteq r2, sl, r9, lr │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ ldrmi r4, [ip], -r0, lsr #13 │ │ │ │ strbmi r9, [r6], -r2, lsl #22 │ │ │ │ ldrmi r2, [r0], r0, lsl #14 │ │ │ │ - bleq 0xff3c7eb4 │ │ │ │ + bleq 0xff3c7e0c │ │ │ │ movwcs lr, #10709 @ 0x29d5 │ │ │ │ strdeq lr, [r4, -r5] │ │ │ │ @ instruction: 0xf76a9600 │ │ │ │ - adcsmi pc, ip, #9, 30 @ 0x24 │ │ │ │ + adcsmi pc, ip, #372 @ 0x174 │ │ │ │ smlatteq r2, fp, r8, lr │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ @ instruction: 0x4642d1f2 │ │ │ │ strbmi r9, [sl, #-3074] @ 0xfffff3fe │ │ │ │ andcs fp, r0, ip, lsr pc │ │ │ │ ldrmi r2, [r4], #-256 @ 0xffffff00 │ │ │ │ - blne 0x57cfb4 │ │ │ │ + blne 0x57cf0c │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ stmiane r3!, {r1, r8} │ │ │ │ ldmle sl!, {r0, r3, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r1, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, fp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, sp, fp, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - b 0x14b3f0c │ │ │ │ + b 0x14b3e64 │ │ │ │ adcmi r1, fp, #25600 @ 0x6400 │ │ │ │ strbmi sp, [sl], -r4 │ │ │ │ svceq 0x0000f1bb │ │ │ │ strb sp, [r5, lr, lsr #3]! │ │ │ │ strtmi r4, [r9], -sl, asr #12 │ │ │ │ andls r2, r3, #16, 6 @ 0x40000000 │ │ │ │ - ldc2l 1, cr15, [r8, #-868] @ 0xfffffc9c │ │ │ │ + stc2l 1, cr15, [ip, #-868] @ 0xfffffc9c │ │ │ │ strmi r9, [r5], -r3, lsl #20 │ │ │ │ @ instruction: 0xf1d9e7a1 │ │ │ │ - svclt 0x0000fed3 │ │ │ │ + svclt 0x0000fec7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48, 22 @ 0xc000 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149039c │ │ │ │ + b 0x14902f4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193506,54 +193464,54 @@ │ │ │ │ movwcs r1, #3681 @ 0xe61 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf8014484 │ │ │ │ ldclle 15, cr12, [r5], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd3c0 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd318 │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addsmi r3, pc, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf80c4401 │ │ │ │ ldclle 15, cr1, [r5], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe557cc │ │ │ │ + bne 0xffe55724 │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4437c0 │ │ │ │ - blls 0x2a7444 │ │ │ │ + blmi 0x443718 │ │ │ │ + blls 0x2a739c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -r7, ror #25 │ │ │ │ + @ instruction: 0x4602fcdb │ │ │ │ @ instruction: 0xf1d9e7be │ │ │ │ - svclt 0x0000fe63 │ │ │ │ + svclt 0x0000fe57 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149047c │ │ │ │ + b 0x14903d4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193568,15 +193526,15 @@ │ │ │ │ ldclle 15, cr12, [r5], #8 │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x18b54c │ │ │ │ + blne 0x18b4a4 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193585,30 +193543,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - ldc2l 1, cr15, [r8], #-868 @ 0xfffffc9c │ │ │ │ + stc2l 1, cr15, [ip], #-868 @ 0xfffffc9c │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - ldc2l 1, cr15, [r4, #868]! @ 0x364 │ │ │ │ + stc2l 1, cr15, [r8, #868]! @ 0x364 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #48128 @ 0xbc00 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490558 │ │ │ │ + b 0x14904b0 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193623,15 +193581,15 @@ │ │ │ │ ldclle 15, cr0, [r5], #16 │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ strmi r4, [r1], #-671 @ 0xfffffd61 │ │ │ │ - blne 0x20b6a8 │ │ │ │ + blne 0x20b600 │ │ │ │ stmibne r3!, {r0, r2, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193640,17 +193598,17 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - stc2 1, cr15, [sl], {217} @ 0xd9 │ │ │ │ + blx 0x89c7a │ │ │ │ ldr r4, [pc, r2, lsl #12]! │ │ │ │ - stc2 1, cr15, [r6, #868] @ 0x364 │ │ │ │ + ldc2l 1, cr15, [sl, #-868]! @ 0xfffffc9c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [lr], -r8, lsl #1 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ @@ -193662,34 +193620,34 @@ │ │ │ │ strmi r0, [r8], r0, lsl #6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ rsceq r4, sp, r1, lsl r6 │ │ │ │ stmib ip, {r1, r9, sl, fp, sp}^ │ │ │ │ stmib ip, {r8, r9, ip, sp}^ │ │ │ │ suble r3, fp, r2, lsl #6 │ │ │ │ addsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ - beq 0xff287f50 │ │ │ │ + beq 0xff287ea8 │ │ │ │ ldrne lr, [sl, -pc, asr #20] │ │ │ │ teqlt r7, #78 @ 0x4e │ │ │ │ - b 0x149ef2c │ │ │ │ + b 0x149ee84 │ │ │ │ @ instruction: 0xf1a41e07 │ │ │ │ - bl 0x18f648 │ │ │ │ + bl 0x18f5a0 │ │ │ │ ldmib r3, {r1, r2, r3, r8, fp}^ │ │ │ │ ldmib r3, {sl, fp, sp}^ │ │ │ │ tstcc r0, #2 │ │ │ │ @ instruction: 0xf8481992 │ │ │ │ - bl 0x13d925c │ │ │ │ + bl 0x13d91b4 │ │ │ │ ldrmi r0, [r9, #512] @ 0x200 │ │ │ │ andcs pc, r4, r8, asr #17 │ │ │ │ - bl 0x201e0c │ │ │ │ + bl 0x201d64 │ │ │ │ strmi r0, [lr], #1991 @ 0x7c7 │ │ │ │ andcc lr, r0, #3424256 @ 0x344000 │ │ │ │ ldmib r1, {r3, r8, r9, sl, ip, sp}^ │ │ │ │ tstcc r0, r2 │ │ │ │ @ instruction: 0xf847199b │ │ │ │ - bl 0x115c680 │ │ │ │ + bl 0x115c5d8 │ │ │ │ strmi r0, [lr, #512] @ 0x200 │ │ │ │ stccs 8, cr15, [r4], {71} @ 0x47 │ │ │ │ strmi sp, [sl, #496]! @ 0x1f0 │ │ │ │ svclt 0x003e4454 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ streq lr, [r4], -sl, lsr #23 │ │ │ │ stmia r4!, {r2, r9, ip, lr, pc}^ │ │ │ │ @@ -193699,37 +193657,37 @@ │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, r9, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - b 0x149e0e8 │ │ │ │ + b 0x149e040 │ │ │ │ svclt 0x00081715 │ │ │ │ andle r4, r3, sl, lsr #13 │ │ │ │ svccs 0x000046aa │ │ │ │ @ instruction: 0xe7e5d1b2 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94652 │ │ │ │ - strmi pc, [r1], -r7, lsl #23 │ │ │ │ + @ instruction: 0x4601fb7b │ │ │ │ @ instruction: 0xf1d9e7a9 │ │ │ │ - svclt 0x0000fd03 │ │ │ │ + svclt 0x0000fcf7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x149073c │ │ │ │ + b 0x1490694 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193739,55 +193697,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcd764 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd6bc │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55b74 │ │ │ │ + bne 0xffe55acc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443b68 │ │ │ │ - blls 0x2a77ec │ │ │ │ + blmi 0x443ac0 │ │ │ │ + blls 0x2a7744 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602fb13 │ │ │ │ + strmi pc, [r2], -r7, lsl #22 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fc8f │ │ │ │ + svclt 0x0000fc83 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490824 │ │ │ │ + b 0x149077c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193804,15 +193762,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18b8fc │ │ │ │ + blne 0x18b854 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193821,30 +193779,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xfe909ff4 │ │ │ │ + blx 0xfe609f4c │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - ldc2 1, cr15, [ip], {217} @ 0xd9 │ │ │ │ + ldc2 1, cr15, [r0], {217} @ 0xd9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490908 │ │ │ │ + b 0x1490860 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193861,15 +193819,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20ba60 │ │ │ │ + blne 0x20b9b8 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193878,30 +193836,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - blx 0xc8a0d8 │ │ │ │ + blx 0x98a030 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0xfeb8a0e2 │ │ │ │ + blx 0xfe88a03a │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x14909ec │ │ │ │ + b 0x1490944 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193911,55 +193869,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ selmi fp, r4, r8 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcda14 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcd96c │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe55e24 │ │ │ │ + bne 0xffe55d7c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x443e18 │ │ │ │ - blls 0x2a7a9c │ │ │ │ + blmi 0x443d70 │ │ │ │ + blls 0x2a79f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - @ instruction: 0x4602f9bb │ │ │ │ + strmi pc, [r2], -pc, lsr #19 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000fb37 │ │ │ │ + svclt 0x0000fb2b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490ad4 │ │ │ │ + b 0x1490a2c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -193976,15 +193934,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00b84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18bbac │ │ │ │ + blne 0x18bb04 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -193993,30 +193951,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf948f1d9 │ │ │ │ + @ instruction: 0xf93cf1d9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0xff20a2ac │ │ │ │ + blx 0xfef0a204 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490bb8 │ │ │ │ + b 0x1490b10 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194033,15 +193991,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00384281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bd10 │ │ │ │ + blne 0x20bc68 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194050,30 +194008,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xf8d6f1d9 │ │ │ │ + @ instruction: 0xf8caf1d9 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - blx 0x158a390 │ │ │ │ + blx 0x128a2e8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490c9c │ │ │ │ + b 0x1490bf4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194083,55 +194041,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r8, lsl r9 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdcc4 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdc1c │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r9 @ │ │ │ │ andseq pc, r3, r2, lsl r9 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe560d4 │ │ │ │ + bne 0xffe5602c │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x4440c8 │ │ │ │ - blls 0x2a7d4c │ │ │ │ + blmi 0x444020 │ │ │ │ + blls 0x2a7ca4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d94621 │ │ │ │ - strmi pc, [r2], -r3, ror #16 │ │ │ │ + @ instruction: 0x4602f857 │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000f9df │ │ │ │ + svclt 0x0000f9d3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490d84 │ │ │ │ + b 0x1490cdc │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194148,15 +194106,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf93e0e02 │ │ │ │ @ instruction: 0xf9321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18be5c │ │ │ │ + blne 0x18bdb4 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194165,30 +194123,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xfff0f1d8 │ │ │ │ + @ instruction: 0xffe4f1d8 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf96cf1d9 │ │ │ │ + @ instruction: 0xf960f1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490e68 │ │ │ │ + b 0x1490dc0 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194205,15 +194163,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20bfc0 │ │ │ │ + blne 0x20bf18 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194222,30 +194180,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - @ instruction: 0xff7ef1d8 │ │ │ │ + @ instruction: 0xff72f1d8 │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf8faf1d9 │ │ │ │ + @ instruction: 0xf8eef1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #51200 @ 0xc800 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1490f4c │ │ │ │ + b 0x1490ea4 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmdaeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194255,55 +194213,55 @@ │ │ │ │ cdpeq 1, 0, cr15, cr1, cr8, {0} │ │ │ │ andsgt pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r8, lsl r8 @ │ │ │ │ strmi r3, [r4, #769] @ 0x301 │ │ │ │ strmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf801429f │ │ │ │ ldclle 15, cr12, [r3], #4 │ │ │ │ - ldclcc 1, cr15, [pc], #28 @ 0xcdf74 │ │ │ │ + ldclcc 1, cr15, [pc], #28 @ 0xcdecc │ │ │ │ strtmi r2, [r4], #768 @ 0x300 │ │ │ │ cdpeq 1, 0, cr15, cr1, cr2, {0} │ │ │ │ andsne pc, r3, lr, lsl r8 @ │ │ │ │ andseq pc, r3, r2, lsl r8 @ │ │ │ │ addmi r3, r1, #67108864 @ 0x4000000 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @ instruction: 0xf80c429f │ │ │ │ ldclle 15, cr1, [r3], #4 │ │ │ │ adcsmi r1, r5, #2670592 @ 0x28c000 │ │ │ │ andcs sp, r0, r7, lsl #18 │ │ │ │ - bne 0xffe56384 │ │ │ │ + bne 0xffe562dc │ │ │ │ smlatteq r2, r3, r8, lr │ │ │ │ addsmi r1, r5, #2523136 @ 0x268000 │ │ │ │ - blmi 0x444378 │ │ │ │ - blls 0x2a7ffc │ │ │ │ + blmi 0x4442d0 │ │ │ │ + blls 0x2a7f54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r0, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x463281f0 │ │ │ │ tstcs r0, #96, 12 @ 0x6000000 │ │ │ │ @ instruction: 0xf1d84621 │ │ │ │ - strmi pc, [r2], -fp, lsl #30 │ │ │ │ + @ instruction: 0x4602feff │ │ │ │ @ instruction: 0xf1d9e7ba │ │ │ │ - svclt 0x0000f887 │ │ │ │ + svclt 0x0000f87b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491034 │ │ │ │ + b 0x1490f8c │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr} │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194320,15 +194278,15 @@ │ │ │ │ mcrreq 11, 0, lr, r7, cr4 │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf83e0e02 │ │ │ │ @ instruction: 0xf8321023 │ │ │ │ movwcc r0, #4131 @ 0x1023 │ │ │ │ svclt 0x00a84281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x18c10c │ │ │ │ + blne 0x18c064 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194337,30 +194295,30 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - mrc2 1, 4, pc, cr8, cr8, {6} │ │ │ │ + mcr2 1, 4, pc, cr12, cr8, {6} @ │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xf814f1d9 │ │ │ │ + @ instruction: 0xf808f1d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r4, r8, lr, lsl r6 │ │ │ │ stceq 1, cr15, [pc], {13} │ │ │ │ rscslt r4, r5, #50176 @ 0xc400 │ │ │ │ strcs pc, [r1], -r6, asr #7 │ │ │ │ @ instruction: 0xf1052e02 │ │ │ │ svclt 0x00180501 │ │ │ │ @ instruction: 0xf02c3601 │ │ │ │ - b 0x1491118 │ │ │ │ + b 0x1491070 │ │ │ │ ldmdavs fp, {r0, r2, r6, r7, r8, sl} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ svclt 0x00140300 │ │ │ │ @ instruction: 0x462e00f6 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ ldmeq r7!, {r3, r7, r9, sl, lr}^ │ │ │ │ stmib ip, {r4, r7, r9, lr}^ │ │ │ │ @@ -194377,15 +194335,15 @@ │ │ │ │ vstmiaeq r7, {d14-d15} │ │ │ │ @ instruction: 0xf1022300 │ │ │ │ @ instruction: 0xf85e0e04 │ │ │ │ @ instruction: 0xf8521033 │ │ │ │ movwcc r0, #4147 @ 0x1033 │ │ │ │ svclt 0x00284281 │ │ │ │ addsmi r4, pc, #1048576 @ 0x100000 │ │ │ │ - blne 0x20c270 │ │ │ │ + blne 0x20c1c8 │ │ │ │ stmibne r3!, {r0, r1, r4, r5, r6, r7, sl, fp, ip, lr, pc} │ │ │ │ stmdble r7, {r0, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ stmia r3!, {r1, r2, r4, r5, r6, r7, r9, fp, ip}^ │ │ │ │ ldmibne sl, {r1, r8} │ │ │ │ ldmle sl!, {r0, r2, r4, r7, r9, lr}^ │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ @@ -194394,33 +194352,33 @@ │ │ │ │ andlt sp, r8, r0, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @ instruction: 0x46604632 │ │ │ │ @ instruction: 0x46212310 │ │ │ │ - mcr2 1, 1, pc, cr6, cr8, {6} @ │ │ │ │ + mrc2 1, 0, pc, cr10, cr8, {6} │ │ │ │ ldr r4, [fp, r2, lsl #12]! │ │ │ │ - @ instruction: 0xffa2f1d8 │ │ │ │ + @ instruction: 0xff96f1d8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strcs pc, [r1], -r3, asr #7 │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149f9f8 │ │ │ │ + b 0x149f950 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fdec │ │ │ │ + bl 0x10fd44 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2141] @ 0xfffff7a3 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194441,17 +194399,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fa74 │ │ │ │ + b 0x149f9cc │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x10fe68 │ │ │ │ + bl 0x10fdc0 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2373] @ 0xfffff6bb @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194472,25 +194430,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149faf0 │ │ │ │ + b 0x149fa48 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288ec8 │ │ │ │ - bleq 0x20c41c │ │ │ │ + bleq 0x288e20 │ │ │ │ + bleq 0x20c374 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf99cf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe576e4 │ │ │ │ + bne 0xe5763c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194503,25 +194461,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fb6c │ │ │ │ + b 0x149fac4 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x288f44 │ │ │ │ - bleq 0x20c498 │ │ │ │ + bleq 0x288e9c │ │ │ │ + bleq 0x20c3f0 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0xa0a35c │ │ │ │ + blx 0xa0a2b4 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57760 │ │ │ │ + bne 0xe576b8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194534,25 +194492,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fbe8 │ │ │ │ + b 0x149fb40 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x288fc0 │ │ │ │ - bleq 0x18c494 │ │ │ │ + bleq 0x288f18 │ │ │ │ + bleq 0x18c3ec │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x130a3d8 │ │ │ │ + blx 0x130a330 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe577dc │ │ │ │ + bne 0xe57734 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194565,25 +194523,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fc64 │ │ │ │ + b 0x149fbbc │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x28903c │ │ │ │ - bleq 0x18c510 │ │ │ │ + bleq 0x288f94 │ │ │ │ + bleq 0x18c468 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ - blx 0x10a456 │ │ │ │ + blx 0x10a3ae │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57858 │ │ │ │ + bne 0xe577b0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194596,17 +194554,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fce0 │ │ │ │ + b 0x149fc38 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x1100d4 │ │ │ │ + bl 0x11002c │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2999] @ 0xfffff449 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194627,17 +194585,17 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fd5c │ │ │ │ + b 0x149fcb4 │ │ │ │ @ instruction: 0xf1a029a3 │ │ │ │ - bl 0x110150 │ │ │ │ + bl 0x1100a8 │ │ │ │ ldm r5!, {r1, r2, r8, r9, fp}^ │ │ │ │ ldrbmi r0, [r3], -r2, lsl #2 │ │ │ │ @ instruction: 0xf004464a │ │ │ │ ldrbmi pc, [sp, #-2981] @ 0xfffff45b @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ stmibne r0!, {r0, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ stmdble r7, {r4, r5, r7, r8, sl, lr} │ │ │ │ @@ -194658,25 +194616,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fdd8 │ │ │ │ + b 0x149fd30 │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x2891b0 │ │ │ │ - bleq 0x20c704 │ │ │ │ + bleq 0x289108 │ │ │ │ + bleq 0x20c65c │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf844f004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe579cc │ │ │ │ + bne 0xe57924 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194689,25 +194647,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fe54 │ │ │ │ + b 0x149fdac │ │ │ │ svcne 0x000729a3 │ │ │ │ - bleq 0x28922c │ │ │ │ - bleq 0x20c780 │ │ │ │ + bleq 0x289184 │ │ │ │ + bleq 0x20c6d8 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf8ccf004 │ │ │ │ @ instruction: 0xf847455d │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57a48 │ │ │ │ + bne 0xe579a0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194720,25 +194678,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149fed0 │ │ │ │ + b 0x149fe28 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x2892a8 │ │ │ │ - bleq 0x18c77c │ │ │ │ + bleq 0x289200 │ │ │ │ + bleq 0x18c6d4 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf900f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ac4 │ │ │ │ + bne 0xe57a1c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194751,25 +194709,25 @@ │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144692 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ - b 0x149ff4c │ │ │ │ + b 0x149fea4 │ │ │ │ @ instruction: 0x1e8729a3 │ │ │ │ - bleq 0x289324 │ │ │ │ - bleq 0x18c7f8 │ │ │ │ + bleq 0x28927c │ │ │ │ + bleq 0x18c750 │ │ │ │ @ instruction: 0x46494652 │ │ │ │ @ instruction: 0xf9b8f004 │ │ │ │ @ instruction: 0xf827455d │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57b40 │ │ │ │ + bne 0xe57a98 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194783,15 +194741,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x1103b8 │ │ │ │ + bl 0x110310 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3447] @ 0xfffff289 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194816,15 +194774,15 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ @ instruction: 0xf1a0460d │ │ │ │ - bl 0x11043c │ │ │ │ + bl 0x110394 │ │ │ │ @ instruction: 0xf8920a06 │ │ │ │ addsne fp, fp, #2 │ │ │ │ ldm r5!, {r0, r1, r4, r7, ip, sp, lr}^ │ │ │ │ strbmi r0, [fp], -r2, lsl #2 │ │ │ │ @ instruction: 0xf0032200 │ │ │ │ ldrbmi pc, [r5, #-3675] @ 0xfffff1a5 @ │ │ │ │ smlatteq r2, r7, r9, lr │ │ │ │ @@ -194849,26 +194807,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x2894a4 │ │ │ │ + beq 0x2893fc │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca00 │ │ │ │ + bleq 0x20c958 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ cdp2 0, 13, cr15, cr12, cr3, {0} │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57ccc │ │ │ │ + bne 0xe57c24 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194882,26 +194840,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289528 │ │ │ │ + beq 0x289480 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20ca84 │ │ │ │ + bleq 0x20c9dc │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xff60f003 │ │ │ │ @ instruction: 0xf8474555 │ │ │ │ mvnsle r0, r4, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57d50 │ │ │ │ + bne 0xe57ca8 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194915,26 +194873,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2895ac │ │ │ │ + beq 0x289504 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18ca88 │ │ │ │ + bleq 0x18c9e0 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xffa0f003 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57dd4 │ │ │ │ + bne 0xe57d2c │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194948,26 +194906,26 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x289630 │ │ │ │ + beq 0x289588 │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb0c │ │ │ │ + bleq 0x18ca64 │ │ │ │ tstcs r0, sl, asr #12 │ │ │ │ @ instruction: 0xf854f004 │ │ │ │ @ instruction: 0xf8274555 │ │ │ │ mvnsle r0, r2, lsl #30 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ andlt pc, r2, r9, lsl #17 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe57e58 │ │ │ │ + bne 0xe57db0 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -194981,18 +194939,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ cdpne 6, 8, cr4, cr7, cr13, {0} │ │ │ │ - beq 0x2896b4 │ │ │ │ + beq 0x28960c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x18cb90 │ │ │ │ + bleq 0x18cae8 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf827fc95 │ │ │ │ ldrbmi r0, [r5, #-3842] @ 0xfffff0fe │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195013,18 +194971,18 @@ │ │ │ │ @ instruction: 0xf1082e02 │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #12 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x00144691 │ │ │ │ @ instruction: 0x464600f6 │ │ │ │ svcne 0x0007460d │ │ │ │ - beq 0x289734 │ │ │ │ + beq 0x28968c │ │ │ │ mullt r2, r2, r8 │ │ │ │ umullsvc r1, r3, fp, r2 │ │ │ │ - bleq 0x20cc90 │ │ │ │ + bleq 0x20cbe8 │ │ │ │ @ instruction: 0xf0044649 │ │ │ │ @ instruction: 0xf847fc6f │ │ │ │ ldrbmi r0, [r5, #-3844] @ 0xfffff0fc │ │ │ │ stmibne r0!, {r1, r2, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ @ instruction: 0xf88945b0 │ │ │ │ stmdble r7, {r1, ip, sp, pc} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ @@ -195052,15 +195010,15 @@ │ │ │ │ @ instruction: 0xf9123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x2323ea4f │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a248 │ │ │ │ + blvc 0x30a1a0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195081,15 +195039,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmlah.s d15, d4, d3 │ │ │ │ @ instruction: 0x4323ea4f │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a2c0 │ │ │ │ + blvc 0x30a218 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195109,15 +195067,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c3b04 │ │ │ │ adcsmi r2, r1, #4, 30 │ │ │ │ movwcs pc, #15234 @ 0x3b82 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca334 │ │ │ │ + blvc 0x2ca28c │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195128,30 +195086,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14baf20 │ │ │ │ + b 0x14bae78 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a394 │ │ │ │ + blvc 0x18a2ec │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a378 │ │ │ │ + blvc 0x10a2d0 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ @ instruction: 0x3608fdd5 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195163,15 +195121,15 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf99ef1d8 │ │ │ │ + @ instruction: 0xf992f1d8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vbic.i32 , #11534336 @ 0x00b00000 │ │ │ │ stccs 5, cr2, [r2, #-4] │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ strcc fp, [r1, #-3864] @ 0xfffff0e8 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ mvnscc pc, r1, lsl #2 │ │ │ │ @@ -195185,15 +195143,15 @@ │ │ │ │ @ instruction: 0xf8123f01 │ │ │ │ addmi r4, lr, #1, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstcs r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0001f80e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a468 │ │ │ │ + blvc 0x30a3c0 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195214,15 +195172,15 @@ │ │ │ │ @ instruction: 0xf8324b02 │ │ │ │ adcsmi r3, r1, #2, 30 │ │ │ │ vqrdmulh.s d15, d3, d4 │ │ │ │ tstmi r3, #323584 @ 0x4f000 │ │ │ │ svccc 0x0002f82e │ │ │ │ strtmi sp, [r8], #-499 @ 0xfffffe0d │ │ │ │ stmdble r7, {r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x30a4e0 │ │ │ │ + blvc 0x30a438 │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195242,15 +195200,15 @@ │ │ │ │ @ instruction: 0xf851440e │ │ │ │ @ instruction: 0xf85c2b04 │ │ │ │ adcsmi r3, r1, #4, 30 │ │ │ │ movwcs pc, #15266 @ 0x3ba2 @ │ │ │ │ svccc 0x0004f844 │ │ │ │ strtmi sp, [r8], #-501 @ 0xfffffe0b │ │ │ │ stmdble r7, {r1, r2, r3, r5, r7, r8, sl, lr} │ │ │ │ - blvc 0x2ca554 │ │ │ │ + blvc 0x2ca4ac │ │ │ │ vstmia r0!, {s2-s43} │ │ │ │ stmne r3, {r1, r8, r9, fp, ip, sp, lr} │ │ │ │ ldmle sl!, {r1, r2, r3, r4, r7, r8, sl, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ @@ -195261,30 +195219,30 @@ │ │ │ │ svceq 0x00c8f8cc │ │ │ │ stmdbcs r1, {r0, r1, r6, r7, r8, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf883fa5f │ │ │ │ svceq 0x0002f1b9 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf109bf18 │ │ │ │ @ instruction: 0x4c240901 │ │ │ │ - b 0x14bb140 │ │ │ │ + b 0x14bb098 │ │ │ │ svclt 0x001608c8 │ │ │ │ stmibeq r9, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ strbmi r4, [sl], r2, asr #13 │ │ │ │ strls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ strbmi fp, [r1], r8, lsl #30 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r4, [r6], -sl, lsl #9 │ │ │ │ streq pc, [r8, -r2, lsr #3] │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ movwcs lr, #10701 @ 0x29cd │ │ │ │ - blvc 0x18a5b4 │ │ │ │ + blvc 0x18a50c │ │ │ │ ldm r5!, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmdage r2, {r1, r8, r9, sp} │ │ │ │ - blvc 0x10a598 │ │ │ │ + blvc 0x10a4f0 │ │ │ │ @ instruction: 0xf0813708 │ │ │ │ @ instruction: 0x3608fc99 │ │ │ │ mvnsle r4, r5, asr r5 │ │ │ │ andeq lr, r9, r4, lsl #22 │ │ │ │ stmdble r9, {r3, r6, r7, r8, sl, lr} │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmdbeq r0, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -195296,23 +195254,23 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r6, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - @ instruction: 0xf88ef1d8 │ │ │ │ + @ instruction: 0xf882f1d8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ sbcslt r4, pc, #132, 12 @ 0x8400000 │ │ │ │ andcs pc, r1, r3, asr #7 │ │ │ │ stmdacs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ svclt 0x0018b085 │ │ │ │ vaddl.u8 , d3, d1 │ │ │ │ - b 0x14985e8 │ │ │ │ + b 0x1498540 │ │ │ │ @ instruction: 0xf1a207c7 │ │ │ │ svclt 0x00140408 │ │ │ │ ldrtmi r0, [r8], -r0, asr #1 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ eoreq pc, r0, #1073741865 @ 0x40000029 │ │ │ │ streq pc, [r8], -ip, lsr #3 │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -195322,30 +195280,30 @@ │ │ │ │ stmib sp, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8547001 │ │ │ │ @ instruction: 0xf1ae0f08 │ │ │ │ ldmib r1, {r5, r8, r9, sl}^ │ │ │ │ @ instruction: 0xf1ce2300 │ │ │ │ tstcc r8, r0, lsr #20 │ │ │ │ stmdavs r0!, {r1, r6, lr}^ │ │ │ │ - b 0xfe1a0540 │ │ │ │ - blx 0x94fc20 │ │ │ │ - blx 0x18b038 │ │ │ │ - blx 0x1ccc44 │ │ │ │ - b 0x110dc4c │ │ │ │ - blx 0x98f05c │ │ │ │ - blx 0x98dc64 │ │ │ │ - b 0x110d860 │ │ │ │ - blx 0x14f068 │ │ │ │ - b 0x110b878 │ │ │ │ - blx 0x18f04c │ │ │ │ - b 0x118b880 │ │ │ │ + b 0xfe1a0498 │ │ │ │ + blx 0x94fb78 │ │ │ │ + blx 0x18af90 │ │ │ │ + blx 0x1ccb9c │ │ │ │ + b 0x110dba4 │ │ │ │ + blx 0x98efb4 │ │ │ │ + blx 0x98dbbc │ │ │ │ + b 0x110d7b8 │ │ │ │ + blx 0x14efc0 │ │ │ │ + b 0x110b7d0 │ │ │ │ + blx 0x18efa4 │ │ │ │ + b 0x118b7d8 │ │ │ │ @ instruction: 0xf8460207 │ │ │ │ - b 0x1152c70 │ │ │ │ - blx 0x98f87c │ │ │ │ - b 0x11cbc6c │ │ │ │ + b 0x1152bc8 │ │ │ │ + blx 0x98f7d4 │ │ │ │ + b 0x11cbbc4 │ │ │ │ rsbsvs r0, r3, r2, lsl #6 │ │ │ │ ldmib sp, {r0, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd7301 │ │ │ │ addsmi ip, pc, #12 │ │ │ │ stmdble r9, {r2, r3, r4, r7, sl, lr} │ │ │ │ movweq lr, #52131 @ 0xcba3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -195354,47 +195312,47 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2629c │ │ │ │ + bl 0xfec261f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strmi pc, [r1], #577 @ 0x241 │ │ │ │ + ldrbcc pc, [r9], #577 @ 0x241 @ │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r3, lsr #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec262d4 │ │ │ │ + bl 0xfec2622c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - strtmi pc, [r9], #577 @ 0x241 │ │ │ │ + strmi pc, [r1], #-577 @ 0xfffffdbf │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, r7, lsl #20 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2630c │ │ │ │ + bl 0xfec26264 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strls r9, [r0], #-3076 @ 0xfffff3fc │ │ │ │ - ldrbmi pc, [r1], #577 @ 0x241 @ │ │ │ │ + strtmi pc, [r9], #-577 @ 0xfffffdbf │ │ │ │ streq pc, [ip], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf7f29401 │ │ │ │ andlt pc, r2, fp, ror #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -195449,92 +195407,92 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r6], -sp, lsl #12 │ │ │ │ ldrmi r4, [sl], -r7, lsl #12 │ │ │ │ strteq r0, [r8], #-1073 @ 0xfffffbcf │ │ │ │ @ instruction: 0xf755461c │ │ │ │ - strmi pc, [r0], r3, ror #23 │ │ │ │ + @ instruction: 0x4680fc37 │ │ │ │ @ instruction: 0xf6cf2000 │ │ │ │ @ instruction: 0x462270ff │ │ │ │ tsteq r0, r6, lsl #20 │ │ │ │ @ instruction: 0xf7554028 │ │ │ │ - @ instruction: 0x4622fbd9 │ │ │ │ + strtmi pc, [r2], -sp, lsr #24 │ │ │ │ strbmi r4, [r0], -r1, lsl #12 │ │ │ │ - blx 0xff40cf86 │ │ │ │ + stc2 7, cr15, [r0], #-336 @ 0xfffffeb0 │ │ │ │ strmi r4, [r1], -r2, lsr #12 │ │ │ │ pop {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf75441f0 │ │ │ │ - svclt 0x0000bbc5 │ │ │ │ + svclt 0x0000bc19 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ addlt r4, r7, pc, lsl #12 │ │ │ │ - bleq 0x10b398 │ │ │ │ - blvc 0xccd9c │ │ │ │ - b 0x29035c │ │ │ │ + bleq 0x10b2f0 │ │ │ │ + blvc 0xcccf4 │ │ │ │ + b 0x2902b4 │ │ │ │ ldmdbls r0, {r0, r1, r3, r9, fp} │ │ │ │ stmdbmi r0, {r1, r2, r5, ip, sp, lr, pc} │ │ │ │ ldrmi r4, [ip], -r5, lsl #12 │ │ │ │ - bleq 0x3c9a7c │ │ │ │ + bleq 0x3c99d4 │ │ │ │ stmdami r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc} │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ stmdale r7, {r2, r8, ip, pc} │ │ │ │ @ instruction: 0xf6c72100 │ │ │ │ - b 0x2aba84 │ │ │ │ + b 0x2ab9dc │ │ │ │ @ instruction: 0xf1b00001 │ │ │ │ stmdble sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf9e4f754 │ │ │ │ + blx 0xf0cf40 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0xfe50cffc │ │ │ │ + bllt 0xffa0cf54 │ │ │ │ andmi pc, r0, r8, lsr #32 │ │ │ │ svcmi 0x00fff1b0 │ │ │ │ andmi sp, sl, ip, ror #17 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ ldrtmi sp, [r0], -r8, ror #17 │ │ │ │ @ instruction: 0xf7614619 │ │ │ │ - strmi pc, [r3], -fp, lsl #21 │ │ │ │ + @ instruction: 0x4603fadf │ │ │ │ ldrbmi r4, [r0], -r9, lsl #13 │ │ │ │ ldrmi r4, [sl], r1, lsr #12 │ │ │ │ - blx 0xfe20d058 │ │ │ │ + blx 0xff70cfb0 │ │ │ │ strmi r4, [pc], -r3, lsl #12 │ │ │ │ strtmi r4, [r1], -r0, asr #12 │ │ │ │ @ instruction: 0xf7614698 │ │ │ │ - @ instruction: 0x4603fa7d │ │ │ │ + @ instruction: 0x4603fad1 │ │ │ │ ldrbmi r9, [r8], -r5, lsl #2 │ │ │ │ ldrmi r4, [fp], r1, lsr #12 │ │ │ │ - blx 0x1e8d074 │ │ │ │ + blx 0xff38cfcc │ │ │ │ strmi r9, [r6], r4, lsl #22 │ │ │ │ ldrbmi r4, [sl], -lr, lsl #12 │ │ │ │ movwls r4, #1609 @ 0x649 │ │ │ │ - blls 0x220ec4 │ │ │ │ + blls 0x220e1c │ │ │ │ @ instruction: 0xf7554650 │ │ │ │ - ldrtmi pc, [r3], -r9, ror #23 @ │ │ │ │ + @ instruction: 0x4633fc3d │ │ │ │ smlabteq r0, sp, r9, lr │ │ │ │ strcs r4, [r0], -sl, asr #12 │ │ │ │ strls r4, [r2], -r0, asr #12 │ │ │ │ strls r4, [r3], #-1593 @ 0xfffff9c7 │ │ │ │ - stc2 7, cr15, [r4], {91} @ 0x5b │ │ │ │ + ldc2l 7, cr15, [r8], {91} @ 0x5b │ │ │ │ @ instruction: 0xf7614622 │ │ │ │ - strmi pc, [r6], -r9, ror #21 │ │ │ │ + @ instruction: 0x4606fb3d │ │ │ │ @ instruction: 0x4621e7ba │ │ │ │ @ instruction: 0xf7544650 │ │ │ │ - @ instruction: 0xb108f999 │ │ │ │ + smlattlt r8, sp, r9, pc @ │ │ │ │ sbfx r4, r6, #12, #20 │ │ │ │ strbmi r4, [r0], -r1, lsr #12 │ │ │ │ - @ instruction: 0xf992f754 │ │ │ │ + @ instruction: 0xf9e6f754 │ │ │ │ strbmi fp, [r6], -r8, lsl #2 │ │ │ │ strtmi lr, [r1], -ip, lsr #15 │ │ │ │ @ instruction: 0xf7544658 │ │ │ │ - ldmdblt r0!, {r0, r1, r3, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0!, {r0, r1, r2, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ svcmi 0x00fff1b9 │ │ │ │ movwcs sp, #2212 @ 0x8a4 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ @ instruction: 0xf1b3403b │ │ │ │ stmiale r7!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr}^ │ │ │ │ movwmi pc, #40 @ 0x28 @ │ │ │ │ svcmi 0x00fff1b3 │ │ │ │ @@ -195545,46 +195503,46 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db093 │ │ │ │ @ instruction: 0xf10d4b5d │ │ │ │ @ instruction: 0x26000930 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9311 │ │ │ │ - blls 0x80ff98 │ │ │ │ + blls 0x80fef0 │ │ │ │ ldrsbtgt pc, [r0], #-141 @ 0xffffff73 @ │ │ │ │ strls r4, [ip], -sl, lsl #13 │ │ │ │ vrshr.u64 , , #61 │ │ │ │ - blcs 0x157fac │ │ │ │ + blcs 0x157f04 │ │ │ │ streq pc, [r1, -r7, lsl #2] │ │ │ │ movwcc fp, #7960 @ 0x1f18 │ │ │ │ - b 0x14b33bc │ │ │ │ + b 0x14b3314 │ │ │ │ stmib r9, {r0, r1, r2, r6, r7, r8, r9, sl}^ │ │ │ │ svclt 0x00166601 │ │ │ │ @ instruction: 0x463b00db │ │ │ │ - b 0x14b3fd0 │ │ │ │ + b 0x14b3f28 │ │ │ │ @ instruction: 0xf89c0ba3 │ │ │ │ svclt 0x0008314c │ │ │ │ @ instruction: 0xf8c99703 │ │ │ │ @ instruction: 0xf8a9600c │ │ │ │ - blcs 0xe7418 │ │ │ │ + blcs 0xe7370 │ │ │ │ @ instruction: 0xf10dd05f │ │ │ │ @ instruction: 0xf8dc081c │ │ │ │ strbmi r2, [r6], r2, lsl #31 │ │ │ │ svccc 0x0086f8dc │ │ │ │ svceq 0x007af8dc │ │ │ │ svcne 0x007ef8dc │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ svccc 0x0000f8dc │ │ │ │ svccs 0x008af8bc │ │ │ │ andcs pc, r0, lr, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ eorcs pc, r8, sp, lsl #17 │ │ │ │ @ instruction: 0x46c6d556 │ │ │ │ strbmi r9, [ip], r2, lsl #22 │ │ │ │ - blcc 0x1f5028 │ │ │ │ + blcc 0x1f4f80 │ │ │ │ ldm lr!, {r2, r8, r9, ip, pc} │ │ │ │ stmia ip!, {r0, r1, r2, r3} │ │ │ │ svcls 0x0004000f │ │ │ │ @ instruction: 0xf1aa3d04 │ │ │ │ @ instruction: 0x3c040a04 │ │ │ │ andeq pc, r5, #79 @ 0x4f │ │ │ │ ldrdcc pc, [r0], -lr │ │ │ │ @@ -195593,24 +195551,24 @@ │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ strcc r4, [r1], -r3, asr #12 │ │ │ │ svccs 0x0004f854 │ │ │ │ svcne 0x0004f85a │ │ │ │ svceq 0x0004f855 │ │ │ │ mrc2 7, 7, pc, cr10, cr15, {7} │ │ │ │ @ instruction: 0xf847455e │ │ │ │ - blle 0xffc93068 │ │ │ │ + blle 0xffc92fc0 │ │ │ │ ldmib sp, {r0, r2, r8, r9, sl, fp, ip, pc}^ │ │ │ │ ldrmi r3, [r3], #-514 @ 0xfffffdfe │ │ │ │ andle r4, r8, #-1610612725 @ 0xa000000b │ │ │ │ strcs r9, [r0], #-2563 @ 0xfffff5fd │ │ │ │ - bne 0xff51886c │ │ │ │ + bne 0xff5187c4 │ │ │ │ strmi lr, [r2, #-2275] @ 0xfffff71d │ │ │ │ addsmi r1, r7, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0x945860 │ │ │ │ - blls 0x5294e4 │ │ │ │ + blmi 0x9457b8 │ │ │ │ + blls 0x52943c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r8, r0, lsl #6 │ │ │ │ andcs fp, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -195622,27 +195580,27 @@ │ │ │ │ @ instruction: 0xf88dc60f │ │ │ │ @ instruction: 0xf8dce028 │ │ │ │ eorshi r3, r3, r0 │ │ │ │ @ instruction: 0xf88d2301 │ │ │ │ @ instruction: 0xf88d3025 │ │ │ │ movwcs r3, #24615 @ 0x6027 │ │ │ │ andscc pc, lr, sp, lsl #17 │ │ │ │ - blls 0x15e8dc │ │ │ │ - beq 0x20bb78 │ │ │ │ + blls 0x15e834 │ │ │ │ + beq 0x20bad0 │ │ │ │ strcs r3, [r0], -r4, lsl #24 │ │ │ │ stmdbeq r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svccs 0x0004f854 │ │ │ │ @ instruction: 0xf85a4643 │ │ │ │ strcc r1, [r1], -r4, lsl #30 │ │ │ │ svceq 0x0004f855 │ │ │ │ mcr2 7, 4, pc, cr4, cr15, {7} @ │ │ │ │ @ instruction: 0xf849455e │ │ │ │ - blle 0xffd13104 │ │ │ │ + blle 0xffd1305c │ │ │ │ @ instruction: 0xf1d7e7b1 │ │ │ │ - svclt 0x0000fdeb │ │ │ │ + svclt 0x0000fddf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4692b099 │ │ │ │ @ instruction: 0xf10d4a6c │ │ │ │ @@ -195651,133 +195609,133 @@ │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ stmib sp, {r9}^ │ │ │ │ stcls 3, cr1, [r2, #-24]! @ 0xffffffe8 │ │ │ │ @ instruction: 0x9612b2fb │ │ │ │ andls r3, r4, r1, lsl #6 │ │ │ │ strvs lr, [r1], -r9, asr #19 │ │ │ │ vshr.u64 q8, q6, #57 │ │ │ │ - blcs 0x158144 │ │ │ │ + blcs 0x15809c │ │ │ │ strls fp, [sl], #-3850 @ 0xfffff0f6 │ │ │ │ strtmi r3, [r3], -r1, lsl #6 │ │ │ │ strcs lr, [r7, pc, asr #20]! │ │ │ │ andvs pc, ip, r9, asr #17 │ │ │ │ sbcseq fp, fp, ip, lsl pc │ │ │ │ @ instruction: 0xf8a9930a │ │ │ │ addsne r6, sl, r0, lsl r0 │ │ │ │ @ instruction: 0x314cf895 │ │ │ │ andls r2, r5, #4, 20 @ 0x4000 │ │ │ │ andcs fp, r4, #168, 30 @ 0x2a0 │ │ │ │ - blcs 0xf3d78 │ │ │ │ + blcs 0xf3cd0 │ │ │ │ @ instruction: 0xf10dd06b │ │ │ │ @ instruction: 0xf8d50834 │ │ │ │ strbmi r2, [r4], r2, lsl #31 │ │ │ │ svccc 0x0086f8d5 │ │ │ │ svceq 0x007af8d5 │ │ │ │ svcne 0x007ef8d5 │ │ │ │ andeq lr, pc, ip, lsr #17 │ │ │ │ svccc 0x0000f8d5 │ │ │ │ svccs 0x008af8b5 │ │ │ │ andcs pc, r0, ip, lsr #17 │ │ │ │ ldreq r2, [fp], #513 @ 0x201 │ │ │ │ subcs pc, r0, sp, lsl #17 │ │ │ │ ldrtmi sp, [r6], r0, ror #10 │ │ │ │ - bl 0x360ebc │ │ │ │ + bl 0x360e14 │ │ │ │ movwls r0, #37767 @ 0x9387 │ │ │ │ ldrbtmi r4, [r3], sp, asr #12 │ │ │ │ strcs ip, [r5, -pc, lsl #28] │ │ │ │ strls ip, [fp], #-1295 @ 0xfffffaf1 │ │ │ │ eorhi r6, fp, r3, lsr r8 │ │ │ │ @ instruction: 0xf88d4673 │ │ │ │ - bls 0x32b6e8 │ │ │ │ + bls 0x32b640 │ │ │ │ addseq r4, sp, ip, asr r6 │ │ │ │ @ instruction: 0xf8529308 │ │ │ │ - bls 0x1b7678 │ │ │ │ - bls 0x2a081c │ │ │ │ - bls 0x255b30 │ │ │ │ - bls 0x1d5b30 │ │ │ │ + bls 0x1b75d0 │ │ │ │ + bls 0x2a0774 │ │ │ │ + bls 0x255a88 │ │ │ │ + bls 0x1d5a88 │ │ │ │ @ instruction: 0xf8574415 │ │ │ │ strbmi r0, [r3], -r4, lsl #22 │ │ │ │ - blne 0x20d73c │ │ │ │ + blne 0x20d694 │ │ │ │ strcc r4, [r1], #-1618 @ 0xfffff9ae │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 1, pc, cr10, cr15, {7} @ │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffcd2208 │ │ │ │ - blls 0x2f5e08 │ │ │ │ - bls 0x22064c │ │ │ │ + blle 0xffcd2160 │ │ │ │ + blls 0x2f5d60 │ │ │ │ + bls 0x2205a4 │ │ │ │ ldclle 5, cr4, [ip], {90} @ 0x5a │ │ │ │ - bls 0x376634 │ │ │ │ + bls 0x37658c │ │ │ │ addsmi r9, r4, #4, 22 @ 0x1000 │ │ │ │ stmdble r8, {r0, r1, r4, sl, lr} │ │ │ │ strcs r9, [r0], -sl, lsl #20 │ │ │ │ - bne 0xff519218 │ │ │ │ + bne 0xff519170 │ │ │ │ strvs lr, [r2, -r3, ror #17] │ │ │ │ addsmi r1, r4, #5898240 @ 0x5a0000 │ │ │ │ - blmi 0xb45a0c │ │ │ │ - blls 0x6a9690 │ │ │ │ + blmi 0xb45964 │ │ │ │ + blls 0x6a95e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 120) │ │ │ │ andcs fp, r0, r9, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf6058ff0 │ │ │ │ @ instruction: 0xf10d7568 │ │ │ │ @ instruction: 0x46460834 │ │ │ │ stceq 0, cr15, [r1], {79} @ 0x4f │ │ │ │ strgt ip, [pc], -pc, lsl #26 │ │ │ │ subgt pc, r0, sp, lsl #17 │ │ │ │ eorshi r6, r3, fp, lsr #16 │ │ │ │ - bl 0x357e64 │ │ │ │ + bl 0x357dbc │ │ │ │ ldrmi r0, [r2], r7, lsl #23 │ │ │ │ strlt lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ movwcs r4, #5779 @ 0x1693 │ │ │ │ eorscc pc, sp, sp, lsl #17 │ │ │ │ eorscc pc, pc, sp, lsl #17 │ │ │ │ @ instruction: 0xf88d2306 │ │ │ │ - blls 0x2db758 │ │ │ │ - b 0x14a0ff4 │ │ │ │ + blls 0x2db6b0 │ │ │ │ + b 0x14a0f4c │ │ │ │ @ instruction: 0xf853058a │ │ │ │ - blls 0x1b3738 │ │ │ │ - blls 0x2a08fc │ │ │ │ - blls 0x255c10 │ │ │ │ - blls 0x1d5c10 │ │ │ │ + blls 0x1b3690 │ │ │ │ + blls 0x2a0854 │ │ │ │ + blls 0x255b68 │ │ │ │ + blls 0x1d5b68 │ │ │ │ @ instruction: 0xf856441d │ │ │ │ strbmi r1, [r3], -r4, lsl #22 │ │ │ │ - bleq 0x20d800 │ │ │ │ + bleq 0x20d758 │ │ │ │ strcc r4, [r1], #-1610 @ 0xfffff9b6 │ │ │ │ stc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ @ instruction: 0xf845455c │ │ │ │ - blle 0xffd522c4 │ │ │ │ + blle 0xffd5221c │ │ │ │ ldrmi r9, [sl], #2819 @ 0xb03 │ │ │ │ ldrbmi r9, [fp, #-2821] @ 0xfffff4fb │ │ │ │ stcls 12, cr13, [r9], {223} @ 0xdf │ │ │ │ @ instruction: 0xf1d7e7a1 │ │ │ │ - svclt 0x0000fd05 │ │ │ │ + svclt 0x0000fcf9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb095 │ │ │ │ ldrmi r4, [r5], -r2, lsr #23 │ │ │ │ @ instruction: 0xf04faf0e │ │ │ │ ldmdavs fp, {r8, r9, fp} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ - blls 0x8902f4 │ │ │ │ + blls 0x89024c │ │ │ │ ldrsbthi pc, [r8], #-141 @ 0xffffff73 @ │ │ │ │ @ instruction: 0xf8cd460c │ │ │ │ sbcslt fp, sl, #56 @ 0x38 │ │ │ │ movwcs pc, #5059 @ 0x13c3 @ │ │ │ │ @ instruction: 0xf1022b02 │ │ │ │ svclt 0x00180201 │ │ │ │ andls r3, r5, r1, lsl #6 │ │ │ │ vstmiaeq r2, {s29-s107} │ │ │ │ - bllt 0x149e34 │ │ │ │ + bllt 0x149d8c │ │ │ │ sbcseq fp, fp, r6, lsl pc │ │ │ │ movwls r4, #26211 @ 0x6663 │ │ │ │ @ instruction: 0x03a3ea4f │ │ │ │ @ instruction: 0xf8989302 │ │ │ │ svclt 0x0008314c │ │ │ │ andsgt pc, r8, sp, asr #17 │ │ │ │ andlt pc, ip, r7, asr #17 │ │ │ │ @@ -195802,15 +195760,15 @@ │ │ │ │ @ instruction: 0x000fe8b9 │ │ │ │ andeq lr, pc, lr, lsr #17 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ andcc pc, r0, lr, lsr #17 │ │ │ │ movweq pc, #20559 @ 0x504f @ │ │ │ │ eorscc pc, sl, sp, lsl #17 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ - bleq 0x20bbc8 │ │ │ │ + bleq 0x20bb20 │ │ │ │ stmdavs sl!, {r4, r9, sl, ip, sp} │ │ │ │ @ instruction: 0xf8543410 │ │ │ │ ldrcc r1, [r0, #-3088] @ 0xfffff3f0 │ │ │ │ ldceq 8, cr15, [r0], {86} @ 0x56 │ │ │ │ stc2l 7, cr15, [sl, #-1020] @ 0xfffffc04 │ │ │ │ ldrbmi r9, [r3], -r0, lsl #14 │ │ │ │ stccs 8, cr15, [ip], {85} @ 0x55 │ │ │ │ @@ -195840,47 +195798,47 @@ │ │ │ │ @ instruction: 0xf8542c08 │ │ │ │ @ instruction: 0xf8561c08 │ │ │ │ @ instruction: 0xf7ff0c04 │ │ │ │ smuadls r0, r1, sp │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1cec58 │ │ │ │ + blls 0x1cebb0 │ │ │ │ andcc pc, r0, r8, asr #17 │ │ │ │ stmib r8, {r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf1083901 │ │ │ │ - blls 0x151884 │ │ │ │ + blls 0x1517dc │ │ │ │ stceq 8, cr15, [r4], {72} @ 0x48 │ │ │ │ - blle 0xfe9a0eb8 │ │ │ │ + blle 0xfe9a0e10 │ │ │ │ @ instruction: 0xc01cf8dd │ │ │ │ andcc lr, r5, #3620864 @ 0x374000 │ │ │ │ ldrmi r4, [r4, #1043] @ 0x413 │ │ │ │ - bls 0x285c7c │ │ │ │ + bls 0x285bd4 │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ stmia r3!, {r0, r4, r6, r7, r9, fp, ip}^ │ │ │ │ ldmdane sl, {r1, r8, sl, lr}^ │ │ │ │ ldmle sl!, {r2, r4, r7, r8, sl, lr}^ │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r5, r5, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stmdavc r8!, {r3, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - beq 0xa0bccc │ │ │ │ + beq 0xa0bc24 │ │ │ │ @ instruction: 0xf04f4657 │ │ │ │ ldm r8!, {r0, r9, sl, fp} │ │ │ │ strgt r0, [pc, -pc] │ │ │ │ eors pc, r0, sp, lsl #17 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ svcls 0x0005803b │ │ │ │ - bleq 0x10b9f0 │ │ │ │ + bleq 0x10b948 │ │ │ │ @ instruction: 0xf8cd2301 │ │ │ │ @ instruction: 0xf88dc010 │ │ │ │ @ instruction: 0xf88d302d │ │ │ │ movwcs r3, #24623 @ 0x602f │ │ │ │ eorcc pc, r6, sp, lsl #17 │ │ │ │ ldrbmi r6, [r3], -sl, lsr #16 │ │ │ │ @ instruction: 0xf10b6821 │ │ │ │ @@ -195911,138 +195869,138 @@ │ │ │ │ stcne 8, cr15, [r8], {84} @ 0x54 │ │ │ │ ldrbmi r4, [r3], -r0, lsl #13 │ │ │ │ stceq 8, cr15, [r4], {86} @ 0x56 │ │ │ │ mrrc2 7, 15, pc, sl, cr15 @ │ │ │ │ @ instruction: 0xf8554653 │ │ │ │ @ instruction: 0xf8542c04 │ │ │ │ @ instruction: 0xf7ff1c04 │ │ │ │ - blls 0x1cea9c │ │ │ │ + blls 0x1ce9f4 │ │ │ │ stmdbcc r0, {r0, r1, r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ stmib r7, {r1, r8, r9, fp, ip, pc}^ │ │ │ │ ldrcc r8, [r0, -r2] │ │ │ │ - blle 0xfeda0fcc │ │ │ │ + blle 0xfeda0f24 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ @ instruction: 0xf1d7e774 │ │ │ │ - svclt 0x0000fbb3 │ │ │ │ + svclt 0x0000fba7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r5], -r5, lsl #1 │ │ │ │ svcne 0x001e1f2f │ │ │ │ stmdals pc, {sl, sp} @ │ │ │ │ ldrsbtlt pc, [r8], -sp @ │ │ │ │ eorslt pc, r8, sp, asr #17 │ │ │ │ vrsubhn.i16 d20, q8, │ │ │ │ - blx 0x189a9a0 │ │ │ │ + blx 0x189a8f8 │ │ │ │ @ instruction: 0xf1bcfe80 │ │ │ │ @ instruction: 0xf10e0f02 │ │ │ │ svclt 0x00180e01 │ │ │ │ stceq 1, cr15, [r1], {12} │ │ │ │ adccs lr, r0, pc, asr #20 │ │ │ │ @ instruction: 0x0eceea4f │ │ │ │ svclt 0x00169d0e │ │ │ │ vstmiaeq ip, {s29-s107} │ │ │ │ @ instruction: 0x46e246f2 │ │ │ │ subeq lr, r0, pc, asr #20 │ │ │ │ stmdbeq r0, {r0, r8, r9, fp, sp, lr, pc} │ │ │ │ stmdaeq r0, {r1, r8, r9, fp, sp, lr, pc} │ │ │ │ - beq 0xfeb8a30c │ │ │ │ + beq 0xfeb8a264 │ │ │ │ ldrbtmi fp, [r4], r8, lsl #30 │ │ │ │ @ instruction: 0xce02e9cd │ │ │ │ eorne pc, r4, r8, lsr r8 @ │ │ │ │ @ instruction: 0xf8392300 │ │ │ │ strcc r0, [r1], #-36 @ 0xffffffdc │ │ │ │ streq r9, [r9], #-1280 @ 0xfffffb00 │ │ │ │ svccs 0x0004f856 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [r4, #-3927] @ 0xfffff0a9 @ │ │ │ │ + ldrbmi pc, [r4, #-4011] @ 0xfffff055 @ │ │ │ │ svceq 0x0004f847 │ │ │ │ ldmib sp, {r1, r2, r3, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - bl 0x3c3208 │ │ │ │ + bl 0x3c3160 │ │ │ │ strbmi r0, [r6, #12]! │ │ │ │ strcs sp, [r0], #-2313 @ 0xfffff6f7 │ │ │ │ - bl 0xfebd8e0c │ │ │ │ + bl 0xfebd8d64 │ │ │ │ stmia r0!, {sl, fp}^ │ │ │ │ - bl 0xe0e1c │ │ │ │ + bl 0xe0d74 │ │ │ │ ldrmi r0, [lr, #780] @ 0x30c │ │ │ │ strdlt sp, [r5], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ strmi fp, [r4], fp, lsl #1 │ │ │ │ - beq 0x10bb80 │ │ │ │ + beq 0x10bad8 │ │ │ │ movwls r4, #26323 @ 0x66d3 │ │ │ │ @ instruction: 0xf8dd9b15 │ │ │ │ @ instruction: 0xf8cd9050 │ │ │ │ vmov.i32 d28, #176 @ 0x000000b0 │ │ │ │ sbcslt r2, ip, #1 │ │ │ │ @ instruction: 0xf1042802 │ │ │ │ svclt 0x00180401 │ │ │ │ - b 0x149ba68 │ │ │ │ + b 0x149b9c0 │ │ │ │ strls r0, [r9], #-1220 @ 0xfffffb3c │ │ │ │ sbceq fp, r6, r6, lsl pc │ │ │ │ ldrtmi r4, [r6], r6, lsr #13 │ │ │ │ sbccs pc, r2, r3, asr #7 │ │ │ │ orrcs pc, r0, #201326595 @ 0xc000003 │ │ │ │ strtmi fp, [r6], -r8, lsl #30 │ │ │ │ vfmseq.f32 s28, s28, s30 │ │ │ │ subeq lr, r0, #2048 @ 0x800 │ │ │ │ stmdaeq r3, {r0, r8, r9, fp, sp, lr, pc}^ │ │ │ │ stmdbcs r4, {r0, r4, r5, r6, r9, sl, lr} │ │ │ │ svclt 0x00a89205 │ │ │ │ ldrbmi r2, [r2], -r4, lsl #2 │ │ │ │ stmib sp, {r1, r3, r7, r9, sl, lr}^ │ │ │ │ - blls 0x2492b8 │ │ │ │ + blls 0x249210 │ │ │ │ @ instruction: 0x465c0095 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ eorvc pc, fp, r3, lsr r8 @ │ │ │ │ - blls 0x260df8 │ │ │ │ + blls 0x260d50 │ │ │ │ ldmdbne lr, {r1, r4, r7, r9, sl, lr}^ │ │ │ │ - ldrteq r9, [pc], #-2820 @ 0xcfab4 │ │ │ │ + ldrteq r9, [pc], #-2820 @ 0xcfa0c │ │ │ │ @ instruction: 0xf838441d │ │ │ │ movwcs r0, #36 @ 0x24 │ │ │ │ - blcs 0x20dc18 │ │ │ │ + blcs 0x20db70 │ │ │ │ strcc r4, [r1], #-1593 @ 0xfffff9c7 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf75a0400 │ │ │ │ - ldrbmi pc, [ip, #-3817] @ 0xfffff117 @ │ │ │ │ - bleq 0x20dbe8 │ │ │ │ + ldrbmi pc, [ip, #-3901] @ 0xfffff0c3 @ │ │ │ │ + bleq 0x20db40 │ │ │ │ ldrbmi sp, [r2], -pc, ror #23 │ │ │ │ @ instruction: 0xf8dd9b07 │ │ │ │ ldrbmi sl, [fp, #-12] │ │ │ │ ldclle 4, cr4, [sl], {82} @ 0x52 │ │ │ │ strvs lr, [r8], #-2525 @ 0xfffff623 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrtmi r4, [r4], #692 @ 0x2b4 │ │ │ │ andcs sp, r0, r9, lsl #18 │ │ │ │ - bl 0xfea57ef8 │ │ │ │ + bl 0xfea57e50 │ │ │ │ stmia ip!, {r2, r3, r9, sl}^ │ │ │ │ - bl 0x3cff08 │ │ │ │ + bl 0x3cfe60 │ │ │ │ addsmi r0, ip, #402653184 @ 0x18000000 │ │ │ │ strdlt sp, [fp], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfb30 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfa88 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cb40 │ │ │ │ + b 0x149ca98 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf91c1e44 │ │ │ │ @ instruction: 0xf9113f01 │ │ │ │ @ instruction: 0xf9127f01 │ │ │ │ @@ -196064,49 +196022,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cbb8 │ │ │ │ + b 0x149cb10 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x160e2c │ │ │ │ + blcc 0x160d84 │ │ │ │ svcgt 0x0002f933 │ │ │ │ svcvc 0x0002f931 │ │ │ │ svcvs 0x0002f932 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec597f8 │ │ │ │ + bl 0xfec59750 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9808 │ │ │ │ + bl 0xe9760 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d040 │ │ │ │ + b 0x149cf98 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196142,21 +196100,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe9207b4 │ │ │ │ + bl 0xfe92070c │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1da9e80 │ │ │ │ + bl 0x1da9dd8 │ │ │ │ svclt 0x00bc0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce075c │ │ │ │ + bl 0x1ce06b4 │ │ │ │ svclt 0x00bc0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196166,21 +196124,21 @@ │ │ │ │ ldmle r9!, {r0, r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xcfd58 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xcfcb0 │ │ │ │ stmdbcc r1, {r1, r2, sl, fp, ip, pc} │ │ │ │ rsclt r3, r5, #4096 @ 0x1000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cd68 │ │ │ │ + b 0x149ccc0 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ strbtmi r4, [r0], #1710 @ 0x6ae │ │ │ │ @ instruction: 0xf81c1e44 │ │ │ │ @ instruction: 0xf8113f01 │ │ │ │ @ instruction: 0xf8127f01 │ │ │ │ @@ -196202,49 +196160,49 @@ │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ @ instruction: 0x9c063902 │ │ │ │ rsclt r3, r5, #8192 @ 0x2000 │ │ │ │ strcs pc, [r1], #-964 @ 0xfffffc3c │ │ │ │ @ instruction: 0xf1052c02 │ │ │ │ svclt 0x00180501 │ │ │ │ - b 0x149cde0 │ │ │ │ + b 0x149cd38 │ │ │ │ svclt 0x001505c5 │ │ │ │ @ instruction: 0x0ec4ea4f │ │ │ │ ldrbtmi r4, [r0], r8, lsr #13 │ │ │ │ @ instruction: 0xf1a846ae │ │ │ │ cdpne 8, 8, cr0, cr4, cr2, {0} │ │ │ │ - blcc 0x161054 │ │ │ │ + blcc 0x160fac │ │ │ │ svcgt 0x0002f833 │ │ │ │ svcvc 0x0002f831 │ │ │ │ svcvs 0x0002f832 │ │ │ │ svclt 0x00b845bc │ │ │ │ ldrmi r4, [r4, #1724]! @ 0x6bc │ │ │ │ ldrtmi fp, [r4], r8, lsr #31 │ │ │ │ @ instruction: 0xf8244543 │ │ │ │ mvnle ip, r2, lsl #30 │ │ │ │ ldrbmi r4, [r5, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59a20 │ │ │ │ + bl 0xfec59978 │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9a30 │ │ │ │ + bl 0xe9988 │ │ │ │ addsmi r0, sp, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stceq 1, cr15, [r4], {163} @ 0xa3 │ │ │ │ svcne 0x000c9d08 │ │ │ │ cdpeq 1, 0, cr15, cr4, cr2, {5} │ │ │ │ rsclt r1, pc, #6, 30 │ │ │ │ strcs pc, [r1, #-965] @ 0xfffffc3b │ │ │ │ @ instruction: 0xf1072d02 │ │ │ │ svclt 0x00180701 │ │ │ │ - b 0x149d268 │ │ │ │ + b 0x149d1c0 │ │ │ │ svclt 0x001307c7 │ │ │ │ ldrtmi r0, [r8], sp, ror #1 │ │ │ │ @ instruction: 0x46a8463d │ │ │ │ svcge 0x0004f854 │ │ │ │ @ instruction: 0xf85c4662 │ │ │ │ andcc r1, r8, #4, 30 │ │ │ │ svcls 0x0004f85e │ │ │ │ @@ -196280,21 +196238,21 @@ │ │ │ │ @ instruction: 0x46b146b9 │ │ │ │ @ instruction: 0x9601463e │ │ │ │ svcvs 0x0008f855 │ │ │ │ @ instruction: 0xf8544621 │ │ │ │ @ instruction: 0xf10c2f08 │ │ │ │ @ instruction: 0xf10e0c08 │ │ │ │ tstcc r0, r8, lsl #28 │ │ │ │ - bl 0xfe9209dc │ │ │ │ + bl 0xfe920934 │ │ │ │ stmdavs r8!, {r3, r8}^ │ │ │ │ - bl 0x1daa0a8 │ │ │ │ + bl 0x1daa000 │ │ │ │ svclt 0x003c0b00 │ │ │ │ ldrtmi r4, [r2], -r3, lsl #12 │ │ │ │ ldrdvs lr, [r0], -ip │ │ │ │ - bl 0x1ce0984 │ │ │ │ + bl 0x1ce08dc │ │ │ │ svclt 0x003c0b03 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ stmib lr, {r0, r3, r7, r8, sl, lr}^ │ │ │ │ ldclle 3, cr2, [pc], {0} │ │ │ │ ldrtmi r9, [r2], #3585 @ 0xe01 │ │ │ │ stmdble r9, {r0, r1, r2, r4, r5, r7, r9, lr} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -196312,15 +196270,15 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf882fa5f │ │ │ │ andcs pc, r1, #134217731 @ 0x8000003 │ │ │ │ @ instruction: 0xf1082a02 │ │ │ │ svclt 0x00180801 │ │ │ │ @ instruction: 0xf1013201 │ │ │ │ - b 0x149d790 │ │ │ │ + b 0x149d6e8 │ │ │ │ strmi r0, [r4], -r8, asr #17 │ │ │ │ sbcseq fp, r6, r5, lsl pc │ │ │ │ ldrtmi r4, [r1], r1, asr #13 │ │ │ │ strtmi r4, [r9], #1606 @ 0x646 │ │ │ │ @ instruction: 0xf8151e47 │ │ │ │ @ instruction: 0xf1980f01 │ │ │ │ @ instruction: 0xf807f9c3 │ │ │ │ @@ -196334,40 +196292,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ vrshr.u64 , q2, #62 │ │ │ │ - bcs 0x1587f0 │ │ │ │ + bcs 0x158748 │ │ │ │ streq pc, [r1], #-260 @ 0xfffffefc │ │ │ │ andcc fp, r1, #24, 30 @ 0x60 │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ strbeq lr, [r4], #2639 @ 0xa4f │ │ │ │ - b 0x14bfc54 │ │ │ │ + b 0x14bfbac │ │ │ │ strtmi r0, [r5], -r2, asr #29 │ │ │ │ @ instruction: 0x46a64675 │ │ │ │ ldmib r1, {r0, r2, r3, sl, lr}^ │ │ │ │ tstcc r8, r0, lsl #12 │ │ │ │ tsteq r2, r3, lsl r9 │ │ │ │ rscscc pc, r0, #2 │ │ │ │ movwcc pc, #61443 @ 0xf003 @ │ │ │ │ ldmdbeq r2!, {r0, r1, r4, r8, r9, lr} │ │ │ │ @ instruction: 0xf0020136 │ │ │ │ @ instruction: 0xf006320f │ │ │ │ ldmeq pc, {r4, r5, r6, r7, r9, sl, ip, sp}^ @ │ │ │ │ ldmdbeq r3, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ - bl 0x5a0cfc │ │ │ │ + bl 0x5a0c54 │ │ │ │ @ instruction: 0xf0090803 │ │ │ │ @ instruction: 0xf0073922 │ │ │ │ @ instruction: 0xf0083711 │ │ │ │ - b 0x129e154 │ │ │ │ - b 0x1491c6c │ │ │ │ - bl 0x1151b94 │ │ │ │ - b 0x1292458 │ │ │ │ + b 0x129e0ac │ │ │ │ + b 0x1491bc4 │ │ │ │ + bl 0x1151aec │ │ │ │ + b 0x12923b0 │ │ │ │ sbcseq r0, fp, r8, lsl #14 │ │ │ │ stmiaeq r2, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf0030852 │ │ │ │ @ instruction: 0xf0063388 │ │ │ │ @ instruction: 0xf0023611 │ │ │ │ tstmi pc, #536870914 @ 0x20000002 │ │ │ │ stmdbcc r4, {r0, r3, ip, sp, lr, pc}^ │ │ │ │ @@ -196376,17 +196334,17 @@ │ │ │ │ movweq lr, #39491 @ 0x9a43 │ │ │ │ stmcc r8, {r3, ip, sp, lr, pc} │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xf8cc428d │ │ │ │ bicle r3, r0, r4 │ │ │ │ ldrbmi r4, [r4, #-1136]! @ 0xfffffb90 │ │ │ │ strcs sp, [r0], -r9, lsl #18 │ │ │ │ - bl 0xfec59c94 │ │ │ │ + bl 0xfec59bec │ │ │ │ stmia r0!, {r9, sl, fp}^ │ │ │ │ - bl 0xe9ca4 │ │ │ │ + bl 0xe9bfc │ │ │ │ addsmi r0, ip, #939524096 @ 0x38000000 │ │ │ │ strdcs sp, [r0], -r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -196399,21 +196357,21 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e244 │ │ │ │ + bleq 0x20e19c │ │ │ │ @ instruction: 0xf8e0f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe59508 │ │ │ │ + bne 0xe59460 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -196428,154 +196386,154 @@ │ │ │ │ svclt 0x00180801 │ │ │ │ strmi r3, [r4], -r1, lsl #4 │ │ │ │ stmiaeq r8, {r0, r1, r2, r3, r6, r9, fp, sp, lr, pc}^ │ │ │ │ svclt 0x0015460d │ │ │ │ @ instruction: 0x46c100d6 │ │ │ │ @ instruction: 0x464646b1 │ │ │ │ svcne 0x00074489 │ │ │ │ - bleq 0x20e2b8 │ │ │ │ + bleq 0x20e210 │ │ │ │ @ instruction: 0xf8c8f003 │ │ │ │ svceq 0x0004f847 │ │ │ │ mvnsle r4, sp, asr #10 │ │ │ │ ldrmi r1, [r0, #2464]! @ 0x9a0 │ │ │ │ strcs sp, [r0], #-2311 @ 0xfffff6f9 │ │ │ │ - bne 0xe5957c │ │ │ │ + bne 0xe594d4 │ │ │ │ strmi lr, [r2, #-2272] @ 0xfffff720 │ │ │ │ ldrmi r1, [r8, #2435] @ 0x983 │ │ │ │ strdcs sp, [r0], -sl │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f8 │ │ │ │ svclt 0x00004770 │ │ │ │ - stmdblt lr, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmdblt r2!, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec273ac │ │ │ │ + bl 0xfec27304 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1434 @ 0xfffffa66 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d0e4c │ │ │ │ + blcc 0x4d0da4 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - sbccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rscsne pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb18b │ │ │ │ - @ instruction: 0xf000fbdf │ │ │ │ + @ instruction: 0xf000fc33 │ │ │ │ vst4.8 {d7-d10}, [r1], r0 │ │ │ │ movwmi r0, #33152 @ 0x8180 │ │ │ │ andcs fp, r6, r8, lsl pc │ │ │ │ smlattcs r0, r6, r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf38c │ │ │ │ + bl 0xdf2e4 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [fp, r4, lsl #24] │ │ │ │ ldrb sp, [r5, r5, ror #11] │ │ │ │ - stmialt r2, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r6, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27448 │ │ │ │ + bl 0xfec273a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xfef0e042 │ │ │ │ + stc2 7, cr15, [ip], {123} @ 0x7b │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, r5, asr #4 │ │ │ │ + addseq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xff46f1a1 │ │ │ │ - eorseq sl, r3, ip, ror #21 │ │ │ │ + @ instruction: 0xff42f1a1 │ │ │ │ + eorseq sl, r3, ip, lsl sl │ │ │ │ tstpeq r1, #1073741864 @ p-variant is OBSOLETE @ 0x40000028 │ │ │ │ - blcs 0x261abc │ │ │ │ + blcs 0x261a14 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ - bleq 0x20c2a8 │ │ │ │ + bleq 0x20c200 │ │ │ │ streq r0, [r4], #-2820 @ 0xfffff4fc │ │ │ │ movwcs r0, #8210 @ 0x2012 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - stcllt 7, cr15, [r8, #504]! @ 0x1f8 │ │ │ │ - bl 0xd8eb8 │ │ │ │ + mrclt 7, 1, APSR_nzcv, cr12, cr14, {3} │ │ │ │ + bl 0xd8e10 │ │ │ │ ldmib r0, {r0, r1, r6, r7}^ │ │ │ │ @ instruction: 0xf77e01d6 │ │ │ │ - movwcs fp, #15841 @ 0x3de1 │ │ │ │ + movwcs fp, #15925 @ 0x3e35 │ │ │ │ sbceq lr, r3, r0, lsl #22 │ │ │ │ ldrsbeq lr, [r6, #144] @ 0x90 │ │ │ │ - ldcllt 7, cr15, [sl, #504] @ 0x1f8 │ │ │ │ + mcrlt 7, 1, pc, cr14, cr14, {3} @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec274d4 │ │ │ │ + bl 0xfec2742c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ @ instruction: 0x4616461d │ │ │ │ - blx 0x1d0e0d2 │ │ │ │ + blx 0xff20e02a │ │ │ │ orrpl pc, sp, #4, 10 @ 0x1000000 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ tsteq fp, r8, lsl #24 │ │ │ │ @ instruction: 0xf001d50f │ │ │ │ @ instruction: 0xf0000104 │ │ │ │ stmdbcs r0, {sp, lr} │ │ │ │ stmdacs r0, {r3, r4, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ svclt 0x00144620 │ │ │ │ tstcs r0, r1, lsl r1 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ vaba.s8 d30, d21, d28 │ │ │ │ - vmla.f d17, d0, d0[3] │ │ │ │ + vbic.i32 q8, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmla.i d17, d0, d0[6] │ │ │ │ - blmi 0x1503dc │ │ │ │ + vshr.s64 d16, d8, #64 │ │ │ │ + blmi 0x150334 │ │ │ │ andsne pc, r1, #64, 4 │ │ │ │ - cdp2 1, 15, cr15, cr4, cr1, {5} │ │ │ │ - ldrshteq sl, [r3], -ip │ │ │ │ + cdp2 1, 15, cr15, cr0, cr1, {5} │ │ │ │ + eorseq sl, r3, ip, lsr #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27538 │ │ │ │ + bl 0xfec27490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r5, r0 │ │ │ │ @ instruction: 0x4606461c │ │ │ │ @ instruction: 0xff7cf7ff │ │ │ │ streq r0, [sl, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r5], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561c14 │ │ │ │ - b 0x1154be4 │ │ │ │ + beq 0x561b6c │ │ │ │ + b 0x1154b3c │ │ │ │ pop {r2, r9, sp, lr} │ │ │ │ @ instruction: 0xe7b54070 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27568 │ │ │ │ + bl 0xfec274c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ - blx 0xa8e166 │ │ │ │ + blx 0x1f8e0be │ │ │ │ ldreq r0, [r4, #-1313]! @ 0xfffffadf │ │ │ │ tstcc r6, r1, asr #20 │ │ │ │ - beq 0x9e1c24 │ │ │ │ - b 0x11d4bc0 │ │ │ │ + beq 0x9e1b7c │ │ │ │ + b 0x11d4b18 │ │ │ │ @ instruction: 0xf77b6401 │ │ │ │ - @ instruction: 0x4622fb1b │ │ │ │ + strtmi pc, [r2], -pc, ror #22 │ │ │ │ strtmi r0, [r8], -fp, asr #14 │ │ │ │ svclt 0x00484633 │ │ │ │ pop {r0, r1, r4, r8, sp} │ │ │ │ svclt 0x00584070 │ │ │ │ @ instruction: 0xe7732116 │ │ │ │ svclt 0x0000e7dc │ │ │ │ svclt 0x00004770 │ │ │ │ @@ -196588,31 +196546,31 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x00004770 │ │ │ │ - svclt 0x00eef77a │ │ │ │ - svclt 0x00ecf77a │ │ │ │ + stmdalt r2, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdalt r0, {r0, r1, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrsbeq lr, [ip, #144] @ 0x90 │ │ │ │ @ instruction: 0xf77e2217 │ │ │ │ - svclt 0x0000bd47 │ │ │ │ + svclt 0x0000bd9b │ │ │ │ orrpl pc, sp, #0, 10 │ │ │ │ @ instruction: 0xf8533310 │ │ │ │ ldreq r3, [sl, #3080] @ 0xc08 │ │ │ │ @ instruction: 0xf890d41d │ │ │ │ stmiblt fp!, {r2, r3, r6, r8, ip, sp} │ │ │ │ ldrsbcc pc, [r8, #-128] @ 0xffffff80 @ │ │ │ │ tstpeq pc, #3 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x35f054 │ │ │ │ + blcs 0x35efac │ │ │ │ @ instruction: 0xf64ad825 │ │ │ │ - vmlal.s q9, d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf8520233 │ │ │ │ - blcs 0x11c4b0 │ │ │ │ + blcs 0x11c408 │ │ │ │ andcs sp, r0, sp, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ ldrdcc pc, [r8, #-128] @ 0xffffff80 │ │ │ │ orreq pc, r1, #201326595 @ 0xc000003 │ │ │ │ @ instruction: 0xf8d0e7f1 │ │ │ │ @@ -196621,346 +196579,346 @@ │ │ │ │ orreq lr, r3, #0, 22 │ │ │ │ stccc 8, cr15, [r4], {211} @ 0xd3 │ │ │ │ strle r0, [r6, #-2011] @ 0xfffff825 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf77b4770 │ │ │ │ - svclt 0x0000baaf │ │ │ │ + svclt 0x0000bb03 │ │ │ │ svclt 0x0000e7c4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec27674 │ │ │ │ + bl 0xfec275cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r6, r0 │ │ │ │ @ instruction: 0x4605461c │ │ │ │ mrc2 7, 6, pc, cr14, cr15, {7} │ │ │ │ ldreq r0, [r2, #-1316]! @ 0xfffffadc │ │ │ │ ldrcc lr, [r6], #-2628 @ 0xfffff5bc │ │ │ │ - beq 0x561d30 │ │ │ │ - b 0x1154d20 │ │ │ │ + beq 0x561c88 │ │ │ │ + b 0x1154c78 │ │ │ │ @ instruction: 0xf7ff6204 │ │ │ │ qadd16mi pc, r8, r9 @ │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0000e7a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec276ac │ │ │ │ + bl 0xfec27604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mcr2 7, 6, pc, cr4, cr15, {7} @ │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xe7994010 │ │ │ │ svclt 0x0000e798 │ │ │ │ svclt 0x0000e796 │ │ │ │ svclt 0x0000e794 │ │ │ │ svclt 0x0000e792 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec276d8 │ │ │ │ + bl 0xfec27630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff8 │ │ │ │ tstcc r0, #872415234 @ 0x34000002 │ │ │ │ stccc 8, cr15, [r8], {83} @ 0x53 │ │ │ │ ldrle r0, [sp], #-1433 @ 0xfffffa67 │ │ │ │ @ instruction: 0x314cf890 │ │ │ │ @ instruction: 0xf8d0b9ab │ │ │ │ @ instruction: 0xf0033158 │ │ │ │ - blcc 0x4d1178 │ │ │ │ + blcc 0x4d10d0 │ │ │ │ ldmdale r6, {r1, r3, r8, r9, fp, sp} │ │ │ │ - sbccs pc, r0, #77594624 @ 0x4a00000 │ │ │ │ + rscsne pc, r0, #77594624 @ 0x4a00000 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ eorcc pc, r3, r2, asr r8 @ │ │ │ │ andle r2, lr, r1, lsl #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ vmla.f , , d0[2] │ │ │ │ ldrb r0, [r1, r1, lsl #7]! │ │ │ │ mcrrcc 8, 13, pc, r0, cr0 @ │ │ │ │ @ instruction: 0xf77bb16b │ │ │ │ - orreq pc, r3, r9, asr #20 │ │ │ │ + @ instruction: 0x0183fa9d │ │ │ │ andcs fp, r6, r8, asr #30 │ │ │ │ smlattcs r0, sl, r5, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8d0bd08 │ │ │ │ - bl 0xdf6b0 │ │ │ │ + bl 0xdf608 │ │ │ │ @ instruction: 0xf8d30383 │ │ │ │ ldrbeq r3, [sl, r4, lsl #24] │ │ │ │ ldrb sp, [r9, r9, ror #11] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec27764 │ │ │ │ + bl 0xfec276bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ - blx 0xb8e35c │ │ │ │ + blx 0x208e2b4 │ │ │ │ addpl pc, sp, r4, lsl #10 │ │ │ │ tsteq fp, r3, lsl #17 │ │ │ │ andcs sp, r0, r8, lsl #10 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - cmppne ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, r5, asr #4 │ │ │ │ + addseq pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r3, #1024 @ 0x400 │ │ │ │ - ldc2 1, cr15, [r8, #644]! @ 0x284 │ │ │ │ - eorseq sl, r3, ip, ror #21 │ │ │ │ + ldc2 1, cr15, [r4, #644]! @ 0x284 │ │ │ │ + eorseq sl, r3, ip, lsl sl │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec277b0 │ │ │ │ + bl 0xfec27708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5000ff0 │ │ │ │ strmi r5, [r4], -pc, asr #10 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ subne pc, r0, #134217731 @ 0x8000003 │ │ │ │ stmdbmi r1!, {r1, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf77b2304 │ │ │ │ - @ instruction: 0xf855fcd1 │ │ │ │ + @ instruction: 0xf855fd25 │ │ │ │ ldrbeq r3, [r8], #3080 @ 0xc08 │ │ │ │ vabal.u8 , d3, d2 │ │ │ │ cmnlt r2, #192, 4 │ │ │ │ strtle r0, [r3], #-345 @ 0xfffffea7 │ │ │ │ ldrle r0, [r8], #-90 @ 0xffffffa6 │ │ │ │ - blle 0x45b1e8 │ │ │ │ + blle 0x45b140 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdbmi r5, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r0, #671088640 @ 0x28000000 │ │ │ │ - ldc2 7, cr15, [r6], #492 @ 0x1ec │ │ │ │ + stc2 7, cr15, [sl, #-492] @ 0xfffffe14 │ │ │ │ strtmi lr, [r0], -r3, ror #15 │ │ │ │ pop {r1, r4, r8, fp, lr} │ │ │ │ movwcs r4, #24688 @ 0x6070 │ │ │ │ @ instruction: 0xf77b2200 │ │ │ │ - movwcs fp, #52397 @ 0xccad │ │ │ │ + movwcs fp, #52481 @ 0xcd01 │ │ │ │ andcs r4, r0, #245760 @ 0x3c000 │ │ │ │ @ instruction: 0xf77b4620 │ │ │ │ - @ instruction: 0xf855fca7 │ │ │ │ + @ instruction: 0xf855fcfb │ │ │ │ ldrb r3, [sp, r8, lsl #24] │ │ │ │ stmdbmi ip, {r1, r2, r3, r4, r8, r9, sp} │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - ldc2 7, cr15, [lr], {123} @ 0x7b │ │ │ │ + ldc2l 7, cr15, [r2], #492 @ 0x1ec │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ movwcs lr, #18386 @ 0x47d2 │ │ │ │ strtmi r4, [r0], -r8, lsl #18 │ │ │ │ - ldc2 7, cr15, [r6], {123} @ 0x7b │ │ │ │ + stc2l 7, cr15, [sl], #492 @ 0x1ec │ │ │ │ stccc 8, cr15, [r8], {85} @ 0x55 │ │ │ │ svclt 0x0000e7c8 │ │ │ │ - eorseq sl, r3, r0, lsl fp │ │ │ │ - mlaseq r3, r0, ip, sl │ │ │ │ - mlaseq r3, r0, r1, ip │ │ │ │ - eorseq fp, r3, r0, lsl sp │ │ │ │ - ldrsbteq fp, [r3], -r0 │ │ │ │ - eorseq fp, r3, r0, asr r0 │ │ │ │ - blx 0x8bd074 │ │ │ │ - bl 0x1cf870 │ │ │ │ + eorseq sl, r3, r0, asr #20 │ │ │ │ + eorseq sl, r3, r0, asr #23 │ │ │ │ + eorseq ip, r3, r0, asr #1 │ │ │ │ + eorseq fp, r3, r0, asr #24 │ │ │ │ + eorseq fp, r3, r0, lsl #2 │ │ │ │ + eorseq sl, r3, r0, lsl #31 │ │ │ │ + blx 0x8bcfcc │ │ │ │ + bl 0x1cf7c8 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd0bc │ │ │ │ + b 0xfe1bd014 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3d36c0 │ │ │ │ + bl 0x3d3618 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4046d0 │ │ │ │ + b 0xfe404628 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d12c │ │ │ │ + b 0x117d084 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e846 │ │ │ │ - blx 0x18bd1dc │ │ │ │ - bl 0x18f8dc │ │ │ │ + blx 0x20e79e │ │ │ │ + blx 0x18bd134 │ │ │ │ + bl 0x18f834 │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d24c │ │ │ │ + b 0xfe17d1a4 │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185b0c │ │ │ │ + b 0xfe185a64 │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x00020f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0x3dbf20 │ │ │ │ + bl 0x3dbe78 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vpmax.f32 d27, d12, d2 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893920 │ │ │ │ + blx 0x1893878 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a3f48 │ │ │ │ + b 0x11a3ea0 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0x461350 │ │ │ │ - blx 0x1893744 │ │ │ │ - b 0xfe48f96c │ │ │ │ + bl 0x4612a8 │ │ │ │ + blx 0x189369c │ │ │ │ + b 0xfe48f8c4 │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485b68 │ │ │ │ + b 0xfe485ac0 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vmaxnm.f32 , q7, q7 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894150 │ │ │ │ + blx 0x18940a8 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ ldmdane r8, {r0, r3, r9, sl, fp}^ │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd264 │ │ │ │ + b 0xfe1bd1bc │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vmaxnm.f32 , , q7 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - blx 0x8bd19c │ │ │ │ - bl 0xfe9cf998 │ │ │ │ + blx 0x8bd0f4 │ │ │ │ + bl 0xfe9cf8f0 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd1e4 │ │ │ │ + b 0xfe1bd13c │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebd37e8 │ │ │ │ + bl 0xfebd3740 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe4047f8 │ │ │ │ + b 0xfe404750 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d254 │ │ │ │ + b 0x117d1ac │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20e96e │ │ │ │ - blx 0x18bd304 │ │ │ │ - bl 0xfe98fa04 │ │ │ │ + blx 0x20e8c6 │ │ │ │ + blx 0x18bd25c │ │ │ │ + bl 0xfe98f95c │ │ │ │ ldrlt r0, [r0, #-780] @ 0xfffffcf4 │ │ │ │ - b 0xfe17d374 │ │ │ │ + b 0xfe17d2cc │ │ │ │ strteq r0, [r4], -r3, lsl #8 │ │ │ │ - b 0xfe185c34 │ │ │ │ + b 0xfe185b8c │ │ │ │ @ instruction: 0xf01c0c0c │ │ │ │ svclt 0x001e0f80 │ │ │ │ sbcne pc, r0, #134217729 @ 0x8000001 │ │ │ │ rsbseq pc, pc, #130 @ 0x82 │ │ │ │ vrshr.u64 , , #64 │ │ │ │ vmull.u8 q9, d1, d7 │ │ │ │ - bl 0xfebdc048 │ │ │ │ + bl 0xfebdbfa0 │ │ │ │ sbcslt r0, r2, #-536870912 @ 0xe0000000 │ │ │ │ streq lr, [r2], #-2700 @ 0xfffff574 │ │ │ │ strle r0, [sl, #-1572] @ 0xfffff9dc │ │ │ │ vmlaeq.f32 s28, s29, s24 │ │ │ │ svceq 0x0080f01e │ │ │ │ vmaxnm.f32 d27, d12, d14 │ │ │ │ @ instruction: 0xf08c1cc0 │ │ │ │ - blx 0x1893a48 │ │ │ │ + blx 0x18939a0 │ │ │ │ vsubl.u8 , d16, d12 │ │ │ │ - b 0x11a4070 │ │ │ │ + b 0x11a3fc8 │ │ │ │ vsubl.u8 q9, d1, d2 │ │ │ │ - bl 0xfec61478 │ │ │ │ - blx 0x189386c │ │ │ │ - b 0xfe48fa94 │ │ │ │ + bl 0xfec613d0 │ │ │ │ + blx 0x18937c4 │ │ │ │ + b 0xfe48f9ec │ │ │ │ strteq r0, [r4], -ip, lsl #8 │ │ │ │ - b 0xfe485c90 │ │ │ │ + b 0xfe485be8 │ │ │ │ ldreq r0, [ip], -r3, lsl #6 │ │ │ │ vpmax.f32 , q7, q1 │ │ │ │ @ instruction: 0xf08e1ec0 │ │ │ │ - blx 0x1894278 │ │ │ │ + blx 0x18941d0 │ │ │ │ cdpeq 12, 0, cr15, cr3, cr14, {4} │ │ │ │ - bne 0x16d40a8 │ │ │ │ + bne 0x16d4000 │ │ │ │ andmi lr, ip, #270336 @ 0x42000 │ │ │ │ - b 0xfe1bd38c │ │ │ │ + b 0xfe1bd2e4 │ │ │ │ @ instruction: 0xf01c0c00 │ │ │ │ andle r0, r7, r0, lsl #31 │ │ │ │ @ instruction: 0x06094059 │ │ │ │ vpmax.f32 , , q1 │ │ │ │ @ instruction: 0xf08313c0 │ │ │ │ sbcslt r0, r8, #-67108863 @ 0xfc000001 │ │ │ │ andvs lr, r0, r2, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - b 0x14bd2c4 │ │ │ │ - bl 0x1a3900 │ │ │ │ + b 0x14bd21c │ │ │ │ + bl 0x1a3858 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd30c │ │ │ │ + b 0xfe1bd264 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vpmax.f32 d27, d3, d1 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0xfebfd310 │ │ │ │ + bl 0xfebfd268 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe404920 │ │ │ │ + b 0xfe404878 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x001e4f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d37c │ │ │ │ + b 0x117d2d4 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20ea96 │ │ │ │ - b 0x14bd330 │ │ │ │ - bl 0xfe9a396c │ │ │ │ + blx 0x20e9ee │ │ │ │ + b 0x14bd288 │ │ │ │ + bl 0xfe9a38c4 │ │ │ │ strlt r0, [r0, #-524] @ 0xfffffdf4 │ │ │ │ - b 0xfe1bd378 │ │ │ │ + b 0xfe1bd2d0 │ │ │ │ @ instruction: 0xf41e0e02 │ │ │ │ andle r4, fp, r0, lsl #30 │ │ │ │ @ instruction: 0x0c0cea83 │ │ │ │ svcmi 0x0000f41c │ │ │ │ vmaxnm.f32 d27, d3, d15 │ │ │ │ vst4.8 {d3[6],d4[6],d5[6],d6[6]}, [r3], r0 │ │ │ │ @ instruction: 0xf08343ff │ │ │ │ addslt r0, sl, #-67108863 @ 0xfc000001 │ │ │ │ @ instruction: 0x4c10ea4f │ │ │ │ - bl 0x3fd37c │ │ │ │ + bl 0x3fd2d4 │ │ │ │ addslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ vmlaeq.f32 s28, s7, s24 │ │ │ │ svcmi 0x0000f41e │ │ │ │ - b 0xfe40498c │ │ │ │ + b 0xfe4048e4 │ │ │ │ @ instruction: 0xf41c0c01 │ │ │ │ svclt 0x00024f00 │ │ │ │ mvnsvc pc, #74448896 @ 0x4700000 │ │ │ │ mvnvc lr, #536576 @ 0x83000 │ │ │ │ - b 0x117d3e8 │ │ │ │ + b 0x117d340 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20eb02 │ │ │ │ + blx 0x20ea5a │ │ │ │ stceq 2, cr11, [r0], {130} @ 0x82 │ │ │ │ - bl 0xd6ae0 │ │ │ │ + bl 0xd6a38 │ │ │ │ @ instruction: 0xf64f4111 │ │ │ │ addlt r7, r9, #65280 @ 0xff00 │ │ │ │ addsmi fp, sl, #-1342177271 @ 0xb0000009 │ │ │ │ strbtmi fp, [r3], -r8, lsl #31 │ │ │ │ svclt 0x008a4288 │ │ │ │ streq r2, [r8], #-0 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @@ -196973,72 +196931,72 @@ │ │ │ │ addsmi fp, sl, #-1342177267 @ 0xb000000d │ │ │ │ mvnscs fp, #136, 30 @ 0x220 │ │ │ │ andscs lr, r1, #12, 22 @ 0x3000 │ │ │ │ ldrmi fp, [r4, #722] @ 0x2d2 │ │ │ │ stcmi 3, cr15, [r7], {192} @ 0xc0 │ │ │ │ andseq fp, r2, #148, 30 @ 0x250 │ │ │ │ rsbsmi pc, pc, #1325400064 @ 0x4f000000 │ │ │ │ - bl 0x3e1634 │ │ │ │ + bl 0x3e158c │ │ │ │ sbcslt r4, r2, #268435457 @ 0x10000001 │ │ │ │ svclt 0x00984594 │ │ │ │ @ instruction: 0x4c02ea4f │ │ │ │ andsvs lr, r0, #323584 @ 0x4f000 │ │ │ │ tstvs r1, r2, lsl #22 │ │ │ │ @ instruction: 0xf44fbf88 │ │ │ │ - b 0x1193c00 │ │ │ │ + b 0x1193b58 │ │ │ │ sbclt r0, r9, #12 │ │ │ │ svclt 0x0094428a │ │ │ │ @ instruction: 0xf04f0609 │ │ │ │ movwmi r4, #33151 @ 0x817f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ strmi fp, [r3], -sl, lsl #5 │ │ │ │ stceq 2, cr11, [r9], {128} @ 0x80 │ │ │ │ - b 0x14a146c │ │ │ │ + b 0x14a13c4 │ │ │ │ svclt 0x008a4313 │ │ │ │ andcs r1, r0, r0, lsl #21 │ │ │ │ addmi fp, fp, #128, 4 │ │ │ │ - bne 0x17c084c │ │ │ │ + bne 0x17c07a4 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ sbclt r4, sl, #3145728 @ 0x300000 │ │ │ │ vmlal.u , d17, d0[0] │ │ │ │ addsmi r2, r0, #1792 @ 0x700 │ │ │ │ - bne 0xfe100878 │ │ │ │ + bne 0xfe1007d0 │ │ │ │ andcs pc, r7, #201326595 @ 0xc000003 │ │ │ │ mulcs r0, r4, pc @ │ │ │ │ strbmi fp, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe980888 │ │ │ │ + bl 0xfe9807e0 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - b 0x14a3a8c │ │ │ │ + b 0x14a39e4 │ │ │ │ svclt 0x00846111 │ │ │ │ - b 0x10fd5c0 │ │ │ │ + b 0x10fd518 │ │ │ │ vaddl.u8 q9, d3, d2 │ │ │ │ strbmi r4, [r2, #-519]! @ 0xfffffdf9 │ │ │ │ tstvs r3, #323584 @ 0x4f000 │ │ │ │ - bl 0xfe980890 │ │ │ │ + bl 0xfe9807e8 │ │ │ │ sbcslt r0, r2, #12, 4 @ 0xc0000000 │ │ │ │ andmi lr, r2, r0, asr #20 │ │ │ │ svclt 0x0084428b │ │ │ │ - b 0x10d7404 │ │ │ │ + b 0x10d735c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ - blx 0x8bdeac │ │ │ │ - bl 0x4904b0 │ │ │ │ + blx 0x8bde04 │ │ │ │ + bl 0x490408 │ │ │ │ stceq 12, cr4, [r3], {17} │ │ │ │ - blx 0x8bd4dc │ │ │ │ + blx 0x8bd434 │ │ │ │ @ instruction: 0xf64ffc8c │ │ │ │ strbmi r7, [r6, #767]! @ 0x2ff │ │ │ │ uqadd8mi fp, r0, r4 │ │ │ │ addmi r4, fp, #16, 12 @ 0x1000000 │ │ │ │ - bne 0x17c08dc │ │ │ │ + bne 0x17c0834 │ │ │ │ andmi lr, r3, r0, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ stceq 2, cr11, [sl], {131} @ 0x83 │ │ │ │ addsmi r0, r3, #0, 24 │ │ │ │ @@ -197054,49 +197012,49 @@ │ │ │ │ strne fp, [r9], #-523 @ 0xfffffdf5 │ │ │ │ vmlsl.u8 , d0, d3 │ │ │ │ @ instruction: 0x4120eb01 │ │ │ │ addslt r2, r8, #0, 22 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d175c │ │ │ │ + b 0x10d16b4 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ strtmi r2, [r4], #3079 @ 0xc07 │ │ │ │ vmull.u , d0, d3[0] │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ - b 0x14bd6b8 │ │ │ │ - b 0x1c99f8c │ │ │ │ + b 0x14bd610 │ │ │ │ + b 0x1c99ee4 │ │ │ │ vcgt.u8 d16, d14, d3 │ │ │ │ - b 0x14a3b80 │ │ │ │ + b 0x14a3ad8 │ │ │ │ strtmi r6, [r4], #289 @ 0x121 │ │ │ │ @ instruction: 0x612eeb01 │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ adclt r0, sp, #134217728 @ 0x8000000 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strmi lr, [ip], #-2639 @ 0xfffff5b1 │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ vst2.8 {d0-d3}, [r4], r4 │ │ │ │ @ instruction: 0x4328047f │ │ │ │ - b 0x10daf94 │ │ │ │ + b 0x10daeec │ │ │ │ svclt 0x00a80004 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ tstcs r0, r3, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd30 │ │ │ │ stc2 10, cr15, [r1], {15} @ │ │ │ │ - bl 0xfe9bd3c0 │ │ │ │ + bl 0xfe9bd318 │ │ │ │ strne r0, [r9], #-780 @ 0xfffffcf4 │ │ │ │ smlawtmi r0, r1, fp, lr │ │ │ │ addslt r2, fp, #0, 22 │ │ │ │ andmi lr, r1, r3, asr #20 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ @@ -197107,15 +197065,15 @@ │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-833 @ 0xfffffcbf │ │ │ │ vhsub.u8 , q7, │ │ │ │ sublt r2, r8, #1792 @ 0x700 │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ @ instruction: 0xf1bc1a1b │ │ │ │ vpmax.f32 d16, d1, d0 │ │ │ │ - b 0x14a1c1c │ │ │ │ + b 0x14a1b74 │ │ │ │ sbcslt r2, r8, #12, 10 @ 0x3000000 │ │ │ │ stcmi 3, cr15, [r7], {78} @ 0x4e │ │ │ │ movweq lr, #14959 @ 0x3a6f │ │ │ │ @ instruction: 0x6121ea4f │ │ │ │ @ instruction: 0x0c04ebac │ │ │ │ smlawtvs lr, r1, fp, lr │ │ │ │ bicsvc lr, r3, #323584 @ 0x4f000 │ │ │ │ @@ -197129,37 +197087,37 @@ │ │ │ │ @ instruction: 0x4328047f │ │ │ │ svclt 0x00a82900 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ andsvs r4, r3, r0, lsr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd464 │ │ │ │ + bl 0x1bd3bc │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0xff11b860 │ │ │ │ + bl 0xff11b7b8 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d18a4 │ │ │ │ + b 0x10d17fc │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd490 │ │ │ │ + bl 0xfe9bd3e8 │ │ │ │ andlt r4, r9, #-2080374784 @ 0x84000000 │ │ │ │ - bl 0x11b88c │ │ │ │ + bl 0x11b7e4 │ │ │ │ addslt r4, r8, #32, 2 │ │ │ │ movwcs fp, #16300 @ 0x3fac │ │ │ │ stmdbcs r0, {r8, r9, sp} │ │ │ │ @ instruction: 0xf043bfa8 │ │ │ │ - b 0x10d18d0 │ │ │ │ + b 0x10d1828 │ │ │ │ andsvs r4, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - blx 0x5bd6bc │ │ │ │ + blx 0x5bd614 │ │ │ │ stceq 3, cr15, [r9], {129} @ 0x81 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16152 @ 0x3f18 │ │ │ │ svclt 0x00082901 │ │ │ │ @@ -197169,93 +197127,93 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ stccs 3, cr15, [r7], {206} @ 0xce │ │ │ │ strmi pc, [r7, #-961] @ 0xfffffc3f │ │ │ │ sbclt r4, r3, #164, 8 @ 0xa4000000 │ │ │ │ vmov.i16 , #37632 @ 0x9300 │ │ │ │ - b 0x149451c │ │ │ │ - b 0x1499d2c │ │ │ │ + b 0x1494474 │ │ │ │ + b 0x1499c84 │ │ │ │ @ instruction: 0xf1bc2c1c │ │ │ │ @ instruction: 0xf3ce0f01 │ │ │ │ strtmi r4, [ip], #3079 @ 0xc07 │ │ │ │ tstvs lr, r1, lsl #22 │ │ │ │ - b 0x14bd870 │ │ │ │ - b 0x1499960 │ │ │ │ - b 0x14a2148 │ │ │ │ + b 0x14bd7c8 │ │ │ │ + b 0x14998b8 │ │ │ │ + b 0x14a20a0 │ │ │ │ svclt 0x00082c1c │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xf1bcb2a4 │ │ │ │ - b 0x10d492c │ │ │ │ - b 0x14a8d30 │ │ │ │ + b 0x10d4884 │ │ │ │ + b 0x14a8c88 │ │ │ │ svclt 0x00082111 │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - ldrbeq pc, [pc, #-1029]! @ 0xd0933 @ │ │ │ │ + ldrbeq pc, [pc, #-1029]! @ 0xd088b @ │ │ │ │ stmdbcs r1, {r5, r8, r9, lr} │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stc2 10, cr15, [r1], {31} @ │ │ │ │ - bl 0xfe9bd768 │ │ │ │ + bl 0xfe9bd6c0 │ │ │ │ stceq 3, cr0, [r9], {12} │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ - b 0x10d9970 │ │ │ │ + b 0x10d98c8 │ │ │ │ stceq 0, cr4, [r9], {1} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x4686b530 │ │ │ │ sbclt fp, r8, #805306380 @ 0x3000000c │ │ │ │ strcs pc, [r7], #-961 @ 0xfffffc3f │ │ │ │ vshll.u8 , d11, #6 │ │ │ │ - bl 0xfebdbdb8 │ │ │ │ + bl 0xfebdbd10 │ │ │ │ vmull.u8 q8, d1, d4 │ │ │ │ sbcslt r4, r8, #29360128 @ 0x1c00000 │ │ │ │ - b 0x1493614 │ │ │ │ - blx 0xfed99ddc │ │ │ │ - b 0x18cdbbc │ │ │ │ - b 0x149be24 │ │ │ │ + b 0x149356c │ │ │ │ + blx 0xfed99d34 │ │ │ │ + b 0x18cdb14 │ │ │ │ + b 0x149bd7c │ │ │ │ vsra.u8 d22, d1, #2 │ │ │ │ - bl 0xff123dd8 │ │ │ │ - bl 0xfebe9238 │ │ │ │ - b 0x1493dd8 │ │ │ │ + bl 0xff123d30 │ │ │ │ + bl 0xfebe9190 │ │ │ │ + b 0x1493d30 │ │ │ │ svclt 0x00081353 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ andvs lr, r1, r0, asr #20 │ │ │ │ strmi lr, [ip, #-2639] @ 0xfffff5b1 │ │ │ │ - b 0x18bd868 │ │ │ │ + b 0x18bd7c0 │ │ │ │ @ instruction: 0xf4052c1c │ │ │ │ svclt 0x0008057f │ │ │ │ movweq pc, #16451 @ 0x4043 @ │ │ │ │ - beq 0x321a68 │ │ │ │ + beq 0x3219c0 │ │ │ │ andeq lr, r5, r0, asr #20 │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, r8, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - bl 0x1bd810 │ │ │ │ + bl 0x1bd768 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, asr #23 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ - b 0x10dba18 │ │ │ │ + b 0x10db970 │ │ │ │ svclt 0x00084001 │ │ │ │ stceq 3, cr2, [r9], {3} │ │ │ │ @ instruction: 0xf043bf08 │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - bl 0xfe9bd83c │ │ │ │ + bl 0xfe9bd794 │ │ │ │ addlt r4, r9, #1140850688 @ 0x44000000 │ │ │ │ tstmi r0, r1, lsl #22 │ │ │ │ ldceq 2, cr11, [fp], {152} @ 0x98 │ │ │ │ andmi lr, r1, r0, asr #20 │ │ │ │ tstmi r1, pc, asr #20 │ │ │ │ movwcs fp, #16140 @ 0x3f0c │ │ │ │ stmdbcs r1, {r8, r9, sp} │ │ │ │ @@ -197263,76 +197221,76 @@ │ │ │ │ andsvs r0, r3, ip, lsl #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andlt r1, r9, #184549376 @ 0xb000000 │ │ │ │ @ instruction: 0x4320eb03 │ │ │ │ @ instruction: 0xf080fa01 │ │ │ │ vmov.i32 , #139 @ 0x0000008b │ │ │ │ - b 0x10d0fac │ │ │ │ + b 0x10d0f04 │ │ │ │ tstcs r0, r3 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ - bl 0x3fd7ac │ │ │ │ - blx 0x11abf04 │ │ │ │ + bl 0x3fd704 │ │ │ │ + blx 0x11abe5c │ │ │ │ vcgt.u8 d31, d16, d0 │ │ │ │ vhsub.u8 d18, d0, d7 │ │ │ │ - b 0x14a0eac │ │ │ │ + b 0x14a0e04 │ │ │ │ vqdmulh.s q8, , d0[7] │ │ │ │ - b 0x1191bb4 │ │ │ │ + b 0x1191b0c │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ strbtmi r2, [r2], #-3079 @ 0xfffff3f9 │ │ │ │ tstpmi r7, r1, asr #6 @ p-variant is OBSOLETE │ │ │ │ bicseq r4, r2, r8, lsl #8 │ │ │ │ rsbsmi pc, pc, #33554432 @ 0x2000000 │ │ │ │ tstmi r3, #192, 6 │ │ │ │ rsbseq pc, pc, r0, lsl #8 │ │ │ │ tstcs r0, r8, lsl r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andlt r1, r3, #167772160 @ 0xa000000 │ │ │ │ - bl 0xff17d6f0 │ │ │ │ - bne 0x17a0f50 │ │ │ │ + bl 0xff17d648 │ │ │ │ + bne 0x17a0ea8 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191c14 │ │ │ │ + b 0x1191b6c │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c21ea4f │ │ │ │ sublt fp, r3, #-1610612732 @ 0xa0000004 │ │ │ │ @ instruction: 0x6c20ebcc │ │ │ │ vpmin.u8 d17, d16, d11 │ │ │ │ - b 0x1499714 │ │ │ │ + b 0x149966c │ │ │ │ sha256h.32 q8, q0, q14 │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191c20 │ │ │ │ + b 0x1191b78 │ │ │ │ vcgt.u8 d22, d1, d12 │ │ │ │ - bl 0xfe95bf28 │ │ │ │ + bl 0xfe95be80 │ │ │ │ vhsub.u8 d16, d1, d12 │ │ │ │ - bne 0x10e1330 │ │ │ │ + bne 0x10e1288 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, asr #23 │ │ │ │ @ instruction: 0x4321eb03 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191c80 │ │ │ │ + b 0x1191bd8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andlt fp, r3, #-1610612736 @ 0xa0000000 │ │ │ │ eormi lr, r0, r2, lsl #22 │ │ │ │ @ instruction: 0x4321eba3 │ │ │ │ vmla.i , , d0[0] │ │ │ │ - b 0x1191ca0 │ │ │ │ + b 0x1191bf8 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r0, r2, #2816 @ 0xb00 │ │ │ │ andsmi lr, r0, r3, lsl #22 │ │ │ │ @ instruction: 0xf181fa12 │ │ │ │ stmdaeq r9, {r6, fp}^ │ │ │ │ @@ -197347,40 +197305,40 @@ │ │ │ │ movwmi pc, #29632 @ 0x73c0 @ │ │ │ │ vmov.i16 q8, #144 @ 0x0090 │ │ │ │ strbtmi r2, [r2], #-519 @ 0xfffffdf9 │ │ │ │ smlabtmi r7, r1, r3, pc @ │ │ │ │ vnmlaeq.f32 s29, s28, s30 │ │ │ │ ldmdaeq r2, {r0, r1, r3, sl, lr}^ │ │ │ │ andvs lr, lr, r0, asr #20 │ │ │ │ - b 0x10d312c │ │ │ │ - b 0x10d8fcc │ │ │ │ + b 0x10d3084 │ │ │ │ + b 0x10d8f24 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x20f14a │ │ │ │ + blx 0x20f0a2 │ │ │ │ addlt r0, r3, #2560 @ 0xa00 │ │ │ │ - bl 0xff17da00 │ │ │ │ - bne 0x17a1020 │ │ │ │ + bl 0xff17d958 │ │ │ │ + bne 0x17a0f78 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191d24 │ │ │ │ + b 0x1191c7c │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0x6c11ea4f │ │ │ │ sbclt fp, r3, #-1610612724 @ 0xa000000c │ │ │ │ @ instruction: 0x6c10ebcc │ │ │ │ @ instruction: 0xf3c01a9b │ │ │ │ - b 0x1499824 │ │ │ │ + b 0x149977c │ │ │ │ vmov.i32 q8, #36095 @ 0x00008cff │ │ │ │ vaddl.u8 q10, d3, d7 │ │ │ │ - b 0x1191d30 │ │ │ │ + b 0x1191c88 │ │ │ │ vsubw.u8 q11, , d12 │ │ │ │ - bl 0xfe95c038 │ │ │ │ + bl 0xfe95bf90 │ │ │ │ vsubl.u8 q8, d1, d12 │ │ │ │ - bne 0x10e1440 │ │ │ │ + bne 0x10e1398 │ │ │ │ vst4. {d0,d2,d4,d6}, [r2 :64], r2 │ │ │ │ biceq r4, r0, #-268435449 @ 0xf0000007 │ │ │ │ vst2.8 {d4-d7}, [r0 :64], r3 │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @@ -197391,41 +197349,41 @@ │ │ │ │ andmi lr, r0, r3, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ addlt fp, r3, #-1610612728 @ 0xa0000008 │ │ │ │ andsmi lr, r0, r2, lsl #22 │ │ │ │ tstmi r1, #166912 @ 0x28c00 │ │ │ │ vmul.i q8, , d0[0] │ │ │ │ - b 0x1191dac │ │ │ │ + b 0x1191d04 │ │ │ │ mrscs r4, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ sbclt fp, fp, #536870924 @ 0x2000000c │ │ │ │ vrshr.u64 d20, d10, #64 │ │ │ │ svclt 0x00942c07 │ │ │ │ - bne 0xff557af8 │ │ │ │ + bne 0xff557a50 │ │ │ │ vabal.u8 , d0, d0 │ │ │ │ svclt 0x00984e07 │ │ │ │ vrshr.u64 , q5, #63 │ │ │ │ svclt 0x00882307 │ │ │ │ ldrmi fp, [ip, #722] @ 0x2d2 │ │ │ │ - bl 0xfec00ed4 │ │ │ │ - bl 0xfe9940b4 │ │ │ │ + bl 0xfec00e2c │ │ │ │ + bl 0xfe99400c │ │ │ │ vmull.u8 q8, d1, d12 │ │ │ │ cdpeq 3, 0, cr4, cr9, cr7, {0} │ │ │ │ - blx 0x18a272c │ │ │ │ + blx 0x18a2684 │ │ │ │ svclt 0x0094fc8c │ │ │ │ movweq lr, #60323 @ 0xeba3 │ │ │ │ vmlaeq.f64 d14, d19, d30 │ │ │ │ svclt 0x00984494 │ │ │ │ - b 0x14bdc30 │ │ │ │ + b 0x14bdb88 │ │ │ │ svclt 0x00886310 │ │ │ │ @ instruction: 0xf28efa5f │ │ │ │ svclt 0x0094428b │ │ │ │ - bne 0x1797bfc │ │ │ │ + bne 0x1797b54 │ │ │ │ andeq lr, ip, r2, lsl #22 │ │ │ │ sbcslt fp, r9, #140, 30 @ 0x230 │ │ │ │ strmi fp, [r8], #-713 @ 0xfffffd37 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ @@ -197435,90 +197393,90 @@ │ │ │ │ svceq 0x0002f010 │ │ │ │ @ instruction: 0xf443bf18 │ │ │ │ @ instruction: 0xf010437f │ │ │ │ svclt 0x00180f04 │ │ │ │ cmnpeq pc, #1124073472 @ p-variant is OBSOLETE @ 0x43000000 │ │ │ │ svclt 0x00480700 │ │ │ │ cmnpmi pc, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - b 0xfe121184 │ │ │ │ + b 0xfe1210dc │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28334 │ │ │ │ + bl 0xfec2828c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ bicmi r4, r0, #11534336 @ 0xb00000 │ │ │ │ movwls r4, #1641 @ 0x669 │ │ │ │ ldmdavs fp, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ @ instruction: 0xf0ac0300 │ │ │ │ - blmi 0x38f330 │ │ │ │ - blls 0x12b1c0 │ │ │ │ + blmi 0x38f288 │ │ │ │ + blls 0x12b118 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andlt r4, r3, r0, asr #7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1d5fb04 │ │ │ │ - svclt 0x0000ffab │ │ │ │ + svclt 0x0000ff9f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec28388 │ │ │ │ + bl 0xfec282e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ strbtmi r4, [r9], -fp, lsl #12 │ │ │ │ - blmi 0x435d98 │ │ │ │ + blmi 0x435cf0 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf93cf085 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicmi sp, r0, #-2147483646 @ 0x80000002 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x20f33e │ │ │ │ - @ instruction: 0xff82f1d5 │ │ │ │ + blx 0x20f296 │ │ │ │ + @ instruction: 0xff76f1d5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec283d8 │ │ │ │ + bl 0xfec28330 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmcs pc!, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ @ │ │ │ │ @ instruction: 0xf040bfce │ │ │ │ andlt r0, r2, #268435456 @ 0x10000000 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ svclt 0x00ca7000 │ │ │ │ - bl 0x1bda3c │ │ │ │ + bl 0x1bd994 │ │ │ │ subseq r0, r2, r2, asr #4 │ │ │ │ - blx 0xdd202 │ │ │ │ - blx 0x18de02 │ │ │ │ + blx 0xdd15a │ │ │ │ + blx 0x18dd5a │ │ │ │ @ instruction: 0xf1b3f303 │ │ │ │ - blle 0xffea9008 │ │ │ │ + blle 0xffea8f60 │ │ │ │ sbcsvc lr, r0, r0, lsl #22 │ │ │ │ @ instruction: 0xf5a01040 │ │ │ │ - blcs 0xae014 │ │ │ │ + blcs 0xadf6c │ │ │ │ tstcs r0, r5, lsl #16 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d12, d8 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vshr.s64 q10, q6, #64 │ │ │ │ + vaddl.s8 q10, d0, d12 │ │ │ │ vhadd.s8 d16, d0, d30 │ │ │ │ @ instruction: 0xf1a03252 │ │ │ │ - svclt 0x0000ff69 │ │ │ │ + svclt 0x0000ff65 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2844c │ │ │ │ + bl 0xfec283a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf89d4604 │ │ │ │ ldmdblt sp!, {r4, sp, lr} │ │ │ │ strble r0, [r9], #-792 @ 0xfffffce8 │ │ │ │ @ instruction: 0xf04f1892 │ │ │ │ ldrshmi r3, [fp, #-95] @ 0xffffffa1 │ │ │ │ @@ -197528,15 +197486,15 @@ │ │ │ │ addvs pc, r0, pc, asr #32 │ │ │ │ vst4.16 {d16-d19}, [r3 :64], fp │ │ │ │ @ instruction: 0xf0415180 │ │ │ │ @ instruction: 0xf1960101 │ │ │ │ mcrrne 11, 11, pc, r3, cr15 @ │ │ │ │ cmnpmi pc, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ - b 0x119294 │ │ │ │ + b 0x1191ec │ │ │ │ stmiblt sp!, {r0, r1, r6, r7, r8, ip}^ │ │ │ │ stmdaeq fp, {r0, r2, r5, sp, lr}^ │ │ │ │ vst4.16 {d0[3],d1[3],d2[3],d3[3]}, [r3], r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ @@ -197564,50 +197522,50 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ mlaeq r0, sp, r8, pc @ │ │ │ │ ldmiblt lr!, {r1, r2, r5, fp, sp, lr} │ │ │ │ svclt 0x0058031f │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ - bl 0x5864fc │ │ │ │ + bl 0x586454 │ │ │ │ ldrmi r0, [r4], r2, lsl #28 │ │ │ │ @ instruction: 0x463e415b │ │ │ │ svccc 0x00014672 │ │ │ │ ldrble r0, [r6, #793]! @ 0x319 │ │ │ │ @ instruction: 0x0c0ceb1c │ │ │ │ - bl 0x7e2ba0 │ │ │ │ + bl 0x7e2af8 │ │ │ │ eorvs r0, r6, ip, lsl #24 │ │ │ │ tsteq r1, r3, asr #22 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ andeq pc, r1, #6 │ │ │ │ suble r2, r8, r0, lsl #16 │ │ │ │ rsble r2, r2, r0, lsl #20 │ │ │ │ orrcs pc, r9, r3, asr #7 │ │ │ │ vst4.16 {d16-d19}, [r1], r9 │ │ │ │ @ instruction: 0xf0416100 │ │ │ │ - b 0x1491768 │ │ │ │ + b 0x14916c0 │ │ │ │ vst2. {d23-d24}, [pc :128], r1 │ │ │ │ @ instruction: 0xf04f5300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf04f37ff │ │ │ │ movwcc r0, #7807 @ 0x1e7f │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbeq r3, {r0, r1, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ vqdmulh.s d15, d12, d3 │ │ │ │ stmdbeq r2, {r0, r3, r8, r9, fp, sp, lr, pc}^ │ │ │ │ vqdmulh.s d15, d8, d0 │ │ │ │ andcs pc, r9, #1024 @ 0x400 │ │ │ │ stmdbeq r1, {r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ addmi r4, r7, #1241513984 @ 0x4a000000 │ │ │ │ andeq lr, r2, #129024 @ 0x1f800 │ │ │ │ - b 0x14c5f4c │ │ │ │ + b 0x14c5ea4 │ │ │ │ stmiane r9, {r2, r3, r4, r6, r7, r8, ip, sp, lr}^ │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ - b 0x11134d0 │ │ │ │ - b 0x14adae0 │ │ │ │ + b 0x1113428 │ │ │ │ + b 0x14ada38 │ │ │ │ @ instruction: 0xf5b10c6c │ │ │ │ @ instruction: 0xf14c5380 │ │ │ │ @ instruction: 0xf5b33cff │ │ │ │ @ instruction: 0xf17c5f80 │ │ │ │ eorsle r0, r8, #0, 24 │ │ │ │ @ instruction: 0xf3c11bad │ │ │ │ andcs r0, r0, fp, lsl #2 │ │ │ │ @@ -197617,15 +197575,15 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ tstlt sl, #248, 6 @ 0xe0000003 │ │ │ │ movtcc pc, #25539 @ 0x63c3 @ │ │ │ │ addeq pc, r0, r3, lsl #1 │ │ │ │ @ instruction: 0xf7ff1bad │ │ │ │ sbclt pc, r1, #3824 @ 0xef0 │ │ │ │ - bl 0x2193f8 │ │ │ │ + bl 0x219350 │ │ │ │ movweq r7, #38357 @ 0x95d5 │ │ │ │ eorvs r1, r5, sp, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x415b1892 │ │ │ │ @@ -197634,90 +197592,90 @@ │ │ │ │ vst2.8 {d2[2],d3[2]}, [r1], sl │ │ │ │ @ instruction: 0xf0216100 │ │ │ │ tstcc r1, r1, lsl #2 │ │ │ │ ldr r0, [sl, r9, asr #32] │ │ │ │ movwcc pc, #29635 @ 0x73c3 @ │ │ │ │ addvc pc, r0, r3, lsl #9 │ │ │ │ vaba.s8 q15, , q5 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ - blmi 0x151500 │ │ │ │ + vmvn.i32 d20, #0 @ 0x00000000 │ │ │ │ + blmi 0x151458 │ │ │ │ rsbcc pc, lr, #64, 4 │ │ │ │ - cdp2 1, 6, cr15, cr2, cr0, {5} │ │ │ │ - eorseq ip, r3, r8, ror #7 │ │ │ │ + cdp2 1, 5, cr15, cr14, cr0, {5} │ │ │ │ + eorseq ip, r3, r8, lsl r3 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2865c │ │ │ │ + bl 0xfec285b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x460e4b36 │ │ │ │ ldmdavs fp, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7690300 │ │ │ │ - vmov.i8 d31, #129 @ 0x81 │ │ │ │ + vqrdmlah.s , q0, d1[5] │ │ │ │ movwls r5, #9159 @ 0x23c7 │ │ │ │ movwmi pc, #32 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ stmdale pc!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} @ │ │ │ │ svceq 0x00c0b32b │ │ │ │ @ instruction: 0xf1b3d139 │ │ │ │ @ instruction: 0xd0104fff │ │ │ │ @ instruction: 0xf3c40762 │ │ │ │ vst2. {d16-d19}, [pc :64], r3 │ │ │ │ stmdage r2, {r1, r2, r3, r4, r5, r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7ff9500 │ │ │ │ stmdals r2, {r0, r1, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf00005c0 │ │ │ │ @ instruction: 0xb32540ff │ │ │ │ - b 0x10d3cd8 │ │ │ │ - blmi 0x9597bc │ │ │ │ - blls 0x1ab524 │ │ │ │ + b 0x10d3c30 │ │ │ │ + blmi 0x959714 │ │ │ │ + blls 0x1ab47c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle fp, r0, lsl #6 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r8, sl, fp, ip, sp, pc} │ │ │ │ andmi pc, r0, r0 │ │ │ │ rscsmi pc, pc, r0, asr #32 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e68033 │ │ │ │ @ instruction: 0xf7524631 │ │ │ │ - stmiblt r8, {r0, r3, r4, r5, r7, fp, ip, sp, lr, pc}^ │ │ │ │ - blvc 0xda2d74 │ │ │ │ + stmiblt r8, {r0, r2, r3, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + blvc 0xda2ccc │ │ │ │ sbcsle r2, lr, r0, lsl #22 │ │ │ │ - bleq 0x349518 │ │ │ │ + bleq 0x349470 │ │ │ │ sbccc lr, r1, r0, asr #20 │ │ │ │ ldmdahi r3!, {r0, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - blmi 0x4315d8 │ │ │ │ - blls 0x1ab578 │ │ │ │ + blmi 0x431530 │ │ │ │ + blls 0x1ab4d0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x8f2c8 │ │ │ │ + mrrclt 7, 6, pc, r2, cr9 @ │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ - bcs 0xf15fc │ │ │ │ + bcs 0xf1554 │ │ │ │ ldrtmi sp, [r1], -fp, ror #3 │ │ │ │ @ instruction: 0xf7694620 │ │ │ │ - @ instruction: 0xe7dafcd9 │ │ │ │ - stc2l 1, cr15, [r8, #852] @ 0x354 │ │ │ │ + ldrb pc, [sl, sp, lsr #26] @ │ │ │ │ + ldc2 1, cr15, [ip, #852]! @ 0x354 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, r0, asr fp │ │ │ │ ldrmi r4, [r0], pc, lsl #12 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2 7, cr15, [r8, #420] @ 0x1a4 │ │ │ │ + stc2l 7, cr15, [ip, #420]! @ 0x1a4 │ │ │ │ movwmi pc, #32 @ │ │ │ │ strbpl pc, [r7, #960] @ 0x3c0 @ │ │ │ │ @ instruction: 0xf1b34604 │ │ │ │ strls r4, [r2, #-4095] @ 0xfffff001 │ │ │ │ svclt 0x0008d846 │ │ │ │ strmi pc, [r0], #-0 │ │ │ │ tstlt r3, #17 │ │ │ │ @@ -197725,77 +197683,77 @@ │ │ │ │ eormi r7, r3, r0, ror #7 │ │ │ │ subsle r2, fp, r0, lsl #22 │ │ │ │ strmi pc, [r0], -r4 │ │ │ │ stmdble r1!, {r2, r3, r4, r5, r6, r7, r8, sl, fp, sp} │ │ │ │ mvnslt r7, fp, ror sl │ │ │ │ @ instruction: 0x4634883b │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0xff1694 │ │ │ │ - blls 0x1ab614 │ │ │ │ + blmi 0xff15ec │ │ │ │ + blls 0x1ab56c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle r4, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd15d4 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd152c @ │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ @ instruction: 0xe7e4803b │ │ │ │ bicseq pc, r3, #196, 6 @ 0x10000003 │ │ │ │ mvnscs r0, r2, ror #14 │ │ │ │ @ instruction: 0xf8cda802 │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ - blls 0x190e9c │ │ │ │ - b 0x10d52f4 │ │ │ │ + blls 0x190df4 │ │ │ │ + b 0x10d524c │ │ │ │ ldrbeq r0, [fp, #193] @ 0xc1 │ │ │ │ mvnsmi pc, #3 │ │ │ │ andseq pc, r6, r0, asr #7 │ │ │ │ - b 0xfe0e22d0 │ │ │ │ + b 0xfe0e2228 │ │ │ │ strb r0, [lr, r3, lsl #8] │ │ │ │ @ instruction: 0xf7524639 │ │ │ │ - @ instruction: 0xb1b8f829 │ │ │ │ + @ instruction: 0xb1b8f87d │ │ │ │ ldmdahi fp!, {r1, r3, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, fp, lsr r0 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r9, lsr #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76941f0 │ │ │ │ - @ instruction: 0x4620bb75 │ │ │ │ + strtmi fp, [r0], -r9, asr #23 │ │ │ │ @ instruction: 0xf7694639 │ │ │ │ - @ instruction: 0x4604fc57 │ │ │ │ - blcs 0xf0330 │ │ │ │ + strmi pc, [r4], -fp, lsr #25 │ │ │ │ + blcs 0xf0288 │ │ │ │ strb sp, [r9, pc, lsr #1]! │ │ │ │ svceq 0x00e1883b │ │ │ │ @ instruction: 0xf04378ba │ │ │ │ eorshi r0, fp, r4, lsl r3 │ │ │ │ ldmdale r4, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ - beq 0x152674 │ │ │ │ + beq 0x1525cc │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b121 │ │ │ │ @ instruction: 0xf0444400 │ │ │ │ @ instruction: 0xe79a44ff │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ cmnpvc pc, #208666624 @ p-variant is OBSOLETE @ 0xc700000 │ │ │ │ ldreq pc, [lr], #-867 @ 0xfffffc9d │ │ │ │ @ instruction: 0xf1d5e793 │ │ │ │ - andcs pc, r0, r7, lsr #26 │ │ │ │ - bicmi pc, r0, r5, asr #4 │ │ │ │ + andcs pc, r0, fp, lsl sp @ │ │ │ │ + mvnscc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ addscs pc, sl, #64, 4 │ │ │ │ - blx 0xffc8dc3e │ │ │ │ + blx 0xffc8db96 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsl #8 │ │ │ │ + eorseq ip, r3, r8, lsr r3 │ │ │ │ tstcs r3, r1, lsl #6 │ │ │ │ vhsub.s8 q9, , q0 │ │ │ │ andvc r2, r3, #256 @ 0x100 │ │ │ │ @ instruction: 0xf8a07283 │ │ │ │ bicvc ip, r1, r5 │ │ │ │ andcs r7, r0, r2, asr #6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -197871,26 +197829,26 @@ │ │ │ │ @ instruction: 0xf8a03f9e │ │ │ │ @ instruction: 0xf8a03fd4 │ │ │ │ @ instruction: 0xf8a03fe6 │ │ │ │ @ instruction: 0xf8a03fb0 │ │ │ │ andcs r3, r0, r2, asr #31 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec289f0 │ │ │ │ + bl 0xfec28948 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00ff0 │ │ │ │ strmi r3, [r4], -r0, lsl #30 │ │ │ │ andsmi r4, sl, fp, asr #32 │ │ │ │ svceq 0x0040f412 │ │ │ │ vmov.i32 d29, #150 @ 0x00000096 │ │ │ │ - blcc 0x126610 │ │ │ │ + blcc 0x126568 │ │ │ │ svclt 0x008f2b02 │ │ │ │ vcgt.s8 d18, d12, d0 │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ - bl 0xd18e8 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ + bl 0xd1840 │ │ │ │ svclt 0x00980083 │ │ │ │ umaalcc pc, r8, r0, r8 @ │ │ │ │ svccc 0x006af884 │ │ │ │ svccc 0x007cf884 │ │ │ │ svccc 0x008ef884 │ │ │ │ svccc 0x00a0f884 │ │ │ │ ldrle r0, [r1, #-789] @ 0xfffffceb │ │ │ │ @@ -197924,15 +197882,15 @@ │ │ │ │ vmla.i , , d3[4] │ │ │ │ @ instruction: 0xf8846040 │ │ │ │ @ instruction: 0xf8840f74 │ │ │ │ @ instruction: 0xf8840f86 │ │ │ │ @ instruction: 0xf8840f98 │ │ │ │ @ instruction: 0xf8840faa │ │ │ │ @ instruction: 0xf8840fbc │ │ │ │ - bcs 0xd57fc │ │ │ │ + bcs 0xd5754 │ │ │ │ @ instruction: 0x078bd05d │ │ │ │ movwcs sp, #1365 @ 0x555 │ │ │ │ sbccs r2, r0, #1073741856 @ 0x40000020 │ │ │ │ andmi pc, r3, r2, asr #4 │ │ │ │ svccc 0x0082f884 │ │ │ │ svccc 0x0084f884 │ │ │ │ svceq 0x007ff8a4 │ │ │ │ @@ -197967,1324 +197925,1324 @@ │ │ │ │ svcne 0x0098f884 │ │ │ │ svcne 0x00aaf884 │ │ │ │ svcne 0x00bcf884 │ │ │ │ svcne 0x00cef884 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bcs 0x100e50 │ │ │ │ + bcs 0x100da8 │ │ │ │ streq sp, [fp, r4, asr #1] │ │ │ │ movwcs sp, #5289 @ 0x14a9 │ │ │ │ subcs r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ andcs pc, r1, r5, asr #4 │ │ │ │ - blcs 0x10b824 │ │ │ │ + blcs 0x10b77c │ │ │ │ @ instruction: 0x2000d1ba │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28b9c │ │ │ │ + bl 0xfec28af4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - tstpcs r0, r9, lsl #16 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, sp, asr r8 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmdalt r6, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - stmdblt r8, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmdalt sl, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt ip, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28bcc │ │ │ │ + bl 0xfec28b24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf751b280 │ │ │ │ - strdcs pc, [r0, -r5] │ │ │ │ + @ instruction: 0xf752b280 │ │ │ │ + tstpcs r0, r9, asr #16 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmdalt r0!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r4!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt r4, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmiblt r8!, {r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28bfc │ │ │ │ + bl 0xfec28b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf752b280 │ │ │ │ - strdcs pc, [r0, -r5] │ │ │ │ + tstpcs r0, r9, asr #24 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - svclt 0x00def752 │ │ │ │ - ldmdalt sl, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmdalt r2!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmialt lr!, {r0, r1, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c2c │ │ │ │ + bl 0xfec28b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf75cb280 │ │ │ │ - tstpcs r0, sp, lsr r9 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100f991 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - ldmiblt r8, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0x38f7c4 │ │ │ │ + stmiblt ip!, {r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x188f71c │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c5c │ │ │ │ + bl 0xfec28bb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r1, ror sl @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r5, sl, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0xfea8f818 │ │ │ │ - bllt 0x40f81c │ │ │ │ + blt 0xfff8f770 │ │ │ │ + bllt 0x190f774 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28c8c │ │ │ │ + bl 0xfec28be4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r9, asr #20 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fa9d │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x208f848 │ │ │ │ - blt 0xfe80f84c │ │ │ │ + blt 0xff58f7a0 │ │ │ │ + blt 0xffd0f7a4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cbc │ │ │ │ + bl 0xfec28c14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, r5, asr #20 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fa99 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x1f8f878 │ │ │ │ - blt 0xffd8f87c │ │ │ │ + blt 0xff48f7d0 │ │ │ │ + bllt 0x128f7d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28cec │ │ │ │ + bl 0xfec28c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf766b280 │ │ │ │ - tstpcs r0, sp, lsl sl @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, ror sl @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - blt 0x158f8a8 │ │ │ │ - blt 0xfe18f8ac │ │ │ │ + blt 0xfea8f800 │ │ │ │ + blt 0xff68f804 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28d1c │ │ │ │ + bl 0xfec28c74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - blx 0x50f8c6 │ │ │ │ + blx 0x1a0f81e │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - mcrrlt 7, 6, pc, sl, cr7 @ │ │ │ │ - stclt 7, cr15, [r6], {103} @ 0x67 │ │ │ │ + ldclt 7, cr15, [lr], {103} @ 0x67 │ │ │ │ + ldcllt 7, cr15, [sl], {103} @ 0x67 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28d48 │ │ │ │ + bl 0xfec28ca0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - @ instruction: 0x3001febb │ │ │ │ + andcc pc, r1, pc, lsl #30 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - bicscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + movwcc pc, #588 @ 0x24c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d0e4 │ │ │ │ + b 0xfe16d03c │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - blmi 0x19205c │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x191fb4 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000f963 │ │ │ │ - eorseq ip, r3, r4, lsr r4 │ │ │ │ + eorseq ip, r3, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28dbc │ │ │ │ + bl 0xfec28d14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r0, #20, 12 @ 0x1400000 │ │ │ │ addvc pc, ip, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xf766b289 │ │ │ │ - andcc pc, r1, sp, ror lr @ │ │ │ │ + ldrdcc pc, [r1], -r1 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - bicscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + movwcc pc, #588 @ 0x24c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d158 │ │ │ │ + b 0xfe16d0b0 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - blmi 0x1920d0 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x192028 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000f929 │ │ │ │ - eorseq ip, r3, r4, lsr r4 │ │ │ │ + eorseq ip, r3, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28e30 │ │ │ │ + bl 0xfec28d88 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r7, ror lr @ │ │ │ │ + andcc pc, r1, fp, asr #29 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - bicscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + movwcc pc, #588 @ 0x24c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d1c8 │ │ │ │ + b 0xfe16d120 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - blmi 0x192140 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x192098 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000f8f1 │ │ │ │ - eorseq ip, r3, r4, lsr r4 │ │ │ │ + eorseq ip, r3, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec28ea0 │ │ │ │ + bl 0xfec28df8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf6024614 │ │ │ │ @ instruction: 0xf7667268 │ │ │ │ - andcc pc, r1, r5, lsl lr @ │ │ │ │ + andcc pc, r1, r9, ror #28 │ │ │ │ ldmdale r9, {r0, r1, fp, sp} │ │ │ │ - bicscc pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + movwcc pc, #588 @ 0x24c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ mrccs 8, 7, APSR_nzcv, cr8, cr4, {6} │ │ │ │ - b 0xfe16d238 │ │ │ │ + b 0xfe16d190 │ │ │ │ @ instruction: 0xf0037303 │ │ │ │ subsmi r4, r3, r0, ror r3 │ │ │ │ cdpcc 8, 15, cr15, cr8, cr4, {6} │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - blmi 0x1921b0 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x192108 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf169123f │ │ │ │ svclt 0x0000f8b9 │ │ │ │ - eorseq ip, r3, r4, lsr r4 │ │ │ │ + eorseq ip, r3, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28f10 │ │ │ │ + bl 0xfec28e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - cdp2 7, 7, cr15, cr12, cr6, {3} │ │ │ │ + cdp2 7, 13, cr15, cr0, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ vtst.8 d29, d12, d9 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ - bl 0x192a00 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + bl 0x192958 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - bicmi pc, r0, r5, asr #4 │ │ │ │ + mvnscc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf880f169 │ │ │ │ - eorseq ip, r3, r4, lsr r4 │ │ │ │ + eorseq ip, r3, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec28f80 │ │ │ │ + bl 0xfec28ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf6049c06 │ │ │ │ strls r7, [r0, #-1384] @ 0xfffffa98 │ │ │ │ - ldc2l 7, cr15, [r8, #408]! @ 0x198 │ │ │ │ + cdp2 7, 4, cr15, cr12, cr6, {3} │ │ │ │ stmdacs r3, {r0, ip, sp} │ │ │ │ vtst.8 d29, d12, d9 │ │ │ │ - vrsra.s64 , q0, #64 │ │ │ │ - bl 0x192a70 │ │ │ │ + vsubw.s8 , q0, d0 │ │ │ │ + bl 0x1929c8 │ │ │ │ @ instruction: 0xf8d40380 │ │ │ │ ldclvs 14, cr2, [fp, #-992] @ 0xfffffc20 │ │ │ │ movwvc lr, #14978 @ 0x3a82 │ │ │ │ cmnpmi r0, #3 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c44053 │ │ │ │ strdlt r3, [r3], -r8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, lsr sp │ │ │ │ - bicmi pc, r0, r5, asr #4 │ │ │ │ + mvnscc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ eorsne pc, pc, #64, 4 │ │ │ │ @ instruction: 0xf848f169 │ │ │ │ - eorseq ip, r3, r4, lsr r4 │ │ │ │ + eorseq ip, r3, r4, ror #6 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec28ff0 │ │ │ │ + bl 0xfec28f48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf7630ff8 │ │ │ │ - ldrdcs pc, [r0, -pc] │ │ │ │ + tstpcs r0, r3, lsr lr @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bb95 │ │ │ │ + svclt 0x0000bbe9 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - @ instruction: 0xf760b280 │ │ │ │ - svclt 0x0000bfd7 │ │ │ │ - svclt 0x00f8f763 │ │ │ │ + @ instruction: 0xf761b280 │ │ │ │ + svclt 0x0000b82b │ │ │ │ + stmdalt ip, {r2, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - mcrrlt 7, 6, pc, sl, cr0 @ │ │ │ │ + ldclt 7, cr15, [lr], {96} @ 0x60 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldmlt r8, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - blt 0xff00fc38 │ │ │ │ + stmialt ip!, {r0, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + bllt 0x50fb90 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7604010 │ │ │ │ - svclt 0x0000bcfb │ │ │ │ + svclt 0x0000bd4f │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614010 │ │ │ │ - svclt 0x0000b947 │ │ │ │ + svclt 0x0000b99b │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29120 │ │ │ │ + bl 0xfec29078 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf7640ff8 │ │ │ │ - strdcs pc, [r0, -r3] │ │ │ │ + @ instruction: 0xf7650ff8 │ │ │ │ + tstpcs r0, r7, asr #16 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000badf │ │ │ │ + svclt 0x0000bb33 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf762b280 │ │ │ │ - svclt 0x0000be03 │ │ │ │ - blt 0xd8fd20 │ │ │ │ + svclt 0x0000be57 │ │ │ │ + blt 0xfe28fc78 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - bllt 0xfe18fd38 │ │ │ │ + bllt 0xff68fc90 │ │ │ │ andmi pc, r0, #32 │ │ │ │ svcmi 0x00fff1b2 │ │ │ │ stmdahi sl, {r1, r3, r8, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andhi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - cdplt 7, 11, cr15, cr0, cr2, {3} │ │ │ │ - mrrclt 7, 6, pc, r8, cr5 @ │ │ │ │ + svclt 0x0004f762 │ │ │ │ + stclt 7, cr15, [ip], #404 @ 0x194 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bc21 │ │ │ │ + svclt 0x0000bc75 │ │ │ │ strcs fp, [r0], #-1296 @ 0xfffffaf0 │ │ │ │ @ instruction: 0xf02146a6 │ │ │ │ @ instruction: 0xf6c74c00 │ │ │ │ addmi r7, r4, #240, 28 @ 0xf00 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -fp, lsl #4 │ │ │ │ @ instruction: 0x46208812 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r4, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624010 │ │ │ │ - svclt 0x0000bf4b │ │ │ │ - bllt 0xff30fdc4 │ │ │ │ - mrrclt 7, 5, pc, r2, cr14 @ │ │ │ │ + svclt 0x0000bf9f │ │ │ │ + ldclt 7, cr15, [ip], {94} @ 0x5e │ │ │ │ + stclt 7, cr15, [r6], #376 @ 0x178 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29258 │ │ │ │ + bl 0xfec291b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf75e0ff8 │ │ │ │ - tstpcs r0, r1, ror #26 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x2100fdb5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29278 │ │ │ │ + bl 0xfec291d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ @ instruction: 0x46154611 │ │ │ │ - stc2l 7, cr15, [lr, #-376] @ 0xfffffe88 │ │ │ │ + stc2 7, cr15, [r2, #376]! @ 0x178 │ │ │ │ strtmi r4, [r9], -r4, lsl #12 │ │ │ │ adclt r4, r4, #48, 12 @ 0x3000000 │ │ │ │ - stc2l 7, cr15, [r8, #-376] @ 0xfffffe88 │ │ │ │ + ldc2 7, cr15, [ip, #376] @ 0x178 │ │ │ │ andmi lr, r0, r4, asr #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf764461a │ │ │ │ - svclt 0x0000b8b9 │ │ │ │ + svclt 0x0000b90d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec292bc │ │ │ │ + bl 0xfec29214 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76470a3 │ │ │ │ - adcvc pc, r5, r7, lsr #17 │ │ │ │ + strdvc pc, [r5], fp @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec292f0 │ │ │ │ + bl 0xfec29248 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e2397c │ │ │ │ + bl 0x1e238d4 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - @ instruction: 0x17c1ff55 │ │ │ │ + strbne pc, [r1, r9, lsr #31] @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2934c │ │ │ │ + bl 0xfec292a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e239d8 │ │ │ │ + bl 0x1e23930 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - strbne pc, [r1, r7, lsr #30] @ │ │ │ │ + @ instruction: 0x17c1ff7b │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ - @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bfb7 │ │ │ │ + @ instruction: 0xf7644249 │ │ │ │ + svclt 0x0000b80b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec293b4 │ │ │ │ + bl 0xfec2930c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xffa6f763 │ │ │ │ + @ instruction: 0xfffaf763 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec293e4 │ │ │ │ + bl 0xfec2933c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23a70 │ │ │ │ + bl 0x1e239c8 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf75f2203 │ │ │ │ - strbne pc, [r1, fp, lsr #30] @ │ │ │ │ + @ instruction: 0x17c1ff7f │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29440 │ │ │ │ + bl 0xfec29398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23acc │ │ │ │ + bl 0x1e23a24 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf75f9400 │ │ │ │ - @ instruction: 0x17c1fefd │ │ │ │ + @ instruction: 0x17c1ff51 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0434661 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000beb9 │ │ │ │ + svclt 0x0000bf0d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec294a4 │ │ │ │ + bl 0xfec293fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e4c8 │ │ │ │ + bl 0x207e420 │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - @ instruction: 0xff18f75f │ │ │ │ + @ instruction: 0xff6cf75f │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addlt r4, r0, #268435461 @ 0x10000005 │ │ │ │ @ instruction: 0xf765461a │ │ │ │ - svclt 0x0000b9f9 │ │ │ │ + svclt 0x0000ba4d │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29508 │ │ │ │ + bl 0xfec29460 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ stmiavc r5!, {r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf76570a3 │ │ │ │ - adcvc pc, r5, r7, ror #19 │ │ │ │ + adcvc pc, r5, fp, lsr sl @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2953c │ │ │ │ + bl 0xfec29494 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23bc8 │ │ │ │ + bl 0x1e23b20 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, r3, asr lr @ p-variant is OBSOLETE │ │ │ │ + smlatbcs r0, r7, lr, pc @ │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29598 │ │ │ │ + bl 0xfec294f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23c24 │ │ │ │ + bl 0x1e23b7c │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - tstpcs r0, r5, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r9, ror lr @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x461a4611 │ │ │ │ @ instruction: 0xf7654249 │ │ │ │ - svclt 0x0000b913 │ │ │ │ + svclt 0x0000b967 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29600 │ │ │ │ + bl 0xfec29558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ movwcs r4, #1553 @ 0x611 │ │ │ │ submi r4, r9, #35651584 @ 0x2200000 │ │ │ │ adcvc r7, r3, r5, lsr #17 │ │ │ │ - @ instruction: 0xf902f765 │ │ │ │ + @ instruction: 0xf956f765 │ │ │ │ andcs r7, r0, #165 @ 0xa5 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29630 │ │ │ │ + bl 0xfec29588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23cbc │ │ │ │ + bl 0x1e23c14 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ strls r4, [r0], #-1555 @ 0xfffff9ed │ │ │ │ @ instruction: 0xf7612203 │ │ │ │ - tstpcs r0, r1, lsr #28 @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r5, ror lr @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2968c │ │ │ │ + bl 0xfec295e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf04f0fe8 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r5], -r0, lsl #28 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ strdlt r7, [r3], r0 │ │ │ │ - bl 0x1e23d18 │ │ │ │ + bl 0x1e23c70 │ │ │ │ movwle r0, #54542 @ 0xd50e │ │ │ │ stmiavc r2!, {r0, r1, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7619400 │ │ │ │ - strdcs pc, [r0, -r3] │ │ │ │ + tstpcs r0, r7, asr #28 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0x4660881b │ │ │ │ @ instruction: 0xf0432100 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf7654252 │ │ │ │ - svclt 0x0000b82d │ │ │ │ + svclt 0x0000b881 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec296f0 │ │ │ │ + bl 0xfec29648 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ andcs r4, r0, #19922944 @ 0x1300000 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ addmi r4, r2, #157286400 @ 0x9600000 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ - bl 0x207e714 │ │ │ │ + bl 0x207e66c │ │ │ │ movwle r0, #48652 @ 0xbe0c │ │ │ │ strls r7, [r0], #-2210 @ 0xfffff75e │ │ │ │ - cdp2 7, 0, cr15, cr8, cr1, {3} │ │ │ │ + cdp2 7, 5, cr15, cr12, cr1, {3} │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ ldrmi r8, [r0], -r3, lsr #16 │ │ │ │ @ instruction: 0xf0434611 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - stclt 7, cr15, [r6], {99} @ 0x63 │ │ │ │ + mrrclt 7, 6, pc, sl, cr3 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29750 │ │ │ │ + bl 0xfec296a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf763b200 │ │ │ │ - strdvc pc, [r5], r7 @ │ │ │ │ + adcvc pc, r5, fp, asr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29780 │ │ │ │ + bl 0xfec296d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f2103 │ │ │ │ - tstpcs r0, sp, lsl ip @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, r1, ror ip @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec297c8 │ │ │ │ + bl 0xfec29720 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf75f7899 │ │ │ │ - strdcs pc, [r0, -r9] │ │ │ │ + tstpcs r0, sp, asr #24 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7634249 │ │ │ │ - svclt 0x0000bb9d │ │ │ │ + svclt 0x0000bbf1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29818 │ │ │ │ + bl 0xfec29770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - blx 0xfe4903ba │ │ │ │ + blx 0xff990312 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - ldclt 7, cr15, [r4], {95} @ 0x5f │ │ │ │ + stcllt 7, cr15, [r8], #-380 @ 0xfffffe84 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0x903fc │ │ │ │ + mrrclt 7, 5, pc, r2, cr15 @ │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7634252 │ │ │ │ - svclt 0x0000bad1 │ │ │ │ + svclt 0x0000bb25 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - ldclt 7, cr15, [r8], #-380 @ 0xfffffe84 │ │ │ │ + stclt 7, cr15, [ip], {95} @ 0x5f │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ addlt r4, r0, #-1879048188 @ 0x90000004 │ │ │ │ - stcllt 7, cr15, [r8, #400] @ 0x190 │ │ │ │ + cdplt 7, 1, cr15, cr12, cr4, {3} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec298dc │ │ │ │ + bl 0xfec29834 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - strhtvc pc, [r5], r9 @ │ │ │ │ + adcvc pc, r5, sp, lsl #28 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2990c │ │ │ │ + bl 0xfec29864 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7612103 │ │ │ │ - @ instruction: 0x2100fb93 │ │ │ │ + smlattcs r0, r7, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29954 │ │ │ │ + bl 0xfec298ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0200ff8 │ │ │ │ ldrmi r4, [r3], -r0, lsl #24 │ │ │ │ svcmi 0x00fff1bc │ │ │ │ strmi sp, [sl], -fp, lsl #16 │ │ │ │ @ instruction: 0xf7617899 │ │ │ │ - tstpcs r0, pc, ror #22 @ p-variant is OBSOLETE │ │ │ │ + smlabtcs r0, r3, fp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r2, {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7644249 │ │ │ │ - svclt 0x0000bcff │ │ │ │ + svclt 0x0000bd53 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec299a4 │ │ │ │ + bl 0xfec298fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - ldc2l 7, cr15, [r0], #400 @ 0x190 │ │ │ │ + stc2l 7, cr15, [r4, #-400] @ 0xfffffe70 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ tstcs r3, r2, lsl #16 │ │ │ │ - bllt 0xfe190564 │ │ │ │ + bllt 0xff6904bc │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0x1c10590 │ │ │ │ + bllt 0xff1104e8 │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ @ instruction: 0xf7644252 │ │ │ │ - svclt 0x0000bc4b │ │ │ │ + svclt 0x0000bc9f │ │ │ │ stcmi 0, cr15, [r0], {32} │ │ │ │ @ instruction: 0xf1bc4613 │ │ │ │ @ instruction: 0x460a4fff │ │ │ │ ldmvc r9, {r1, fp, ip, lr, pc} │ │ │ │ - bllt 0xfe8905c4 │ │ │ │ + bllt 0xffd9051c │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ @ instruction: 0xf0422100 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29a60 │ │ │ │ + bl 0xfec299b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf762b200 │ │ │ │ - @ instruction: 0x2100ffb9 │ │ │ │ + @ instruction: 0xf763b200 │ │ │ │ + tstpcs r0, sp, lsl #16 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29a88 │ │ │ │ + bl 0xfec299e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf762b200 │ │ │ │ - adcvc pc, r5, r1, lsr #31 │ │ │ │ + strdvc pc, [r5], r5 @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ab8 │ │ │ │ + bl 0xfec29a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf988f75f │ │ │ │ + @ instruction: 0xf9dcf75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b04 │ │ │ │ + bl 0xfec29a5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf962f75f │ │ │ │ + @ instruction: 0xf9b6f75f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29b50 │ │ │ │ + bl 0xfec29aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - cdp2 7, 12, cr15, cr4, cr2, {3} │ │ │ │ + @ instruction: 0xff18f762 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29b74 │ │ │ │ + bl 0xfec29acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - cdp2 7, 10, cr15, cr14, cr2, {3} │ │ │ │ + @ instruction: 0xff02f762 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r2, r3, r5, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r2, r4, r6, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r3, r5, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29bfc │ │ │ │ + bl 0xfec29b54 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - ldc2l 7, cr15, [r2, #392]! @ 0x188 │ │ │ │ + cdp2 7, 4, cr15, cr6, cr2, {3} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf75fb280 │ │ │ │ - ldmdahi sl, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29c4c │ │ │ │ + bl 0xfec29ba4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - smlatbcs r0, r9, r9, pc @ │ │ │ │ + strdcs pc, [r0, -sp] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29c74 │ │ │ │ + bl 0xfec29bcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ @ instruction: 0xf764b280 │ │ │ │ - umlalvc pc, r5, r1, r9 @ │ │ │ │ + adcvc pc, r5, r5, ror #19 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29ca4 │ │ │ │ + bl 0xfec29bfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r2, r0, #-1073741824 @ 0xc0000000 │ │ │ │ - @ instruction: 0xf8e6f761 │ │ │ │ + @ instruction: 0xf93af761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29cf0 │ │ │ │ + bl 0xfec29c48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r3, r8 │ │ │ │ vrsubhn.i16 d20, q0, q5 │ │ │ │ @ instruction: 0xf5b1010e │ │ │ │ stmdale fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp, lr} │ │ │ │ addlt r7, r0, #10027008 @ 0x990000 │ │ │ │ - @ instruction: 0xf8c0f761 │ │ │ │ + @ instruction: 0xf914f761 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andcs r8, r0, sl, lsl r8 │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ tstcs r0, sl, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29d3c │ │ │ │ + bl 0xfec29c94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ submi r0, r9, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf8d6f764 │ │ │ │ + @ instruction: 0xf92af764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29d60 │ │ │ │ + bl 0xfec29cb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ movwcs r7, #2197 @ 0x895 │ │ │ │ addsvc r4, r3, r9, asr #4 │ │ │ │ - @ instruction: 0xf8c0f764 │ │ │ │ + @ instruction: 0xf914f764 │ │ │ │ smlatbcs r0, r5, r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ tstcs r3, r3, lsl #16 │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r1, r6, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r1, r2, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r2, r3, r5, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf0422000 │ │ │ │ andshi r0, sl, r1, lsl #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec29de8 │ │ │ │ + bl 0xfec29d40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ subsmi r0, r2, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf81cf764 │ │ │ │ + @ instruction: 0xf870f764 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ smlabteq lr, r0, r3, pc @ │ │ │ │ svcmi 0x00f8f5b1 │ │ │ │ ldmvc r9, {r0, r1, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf761b280 │ │ │ │ - ldmdahi sl, {r0, r4, r6, r7, fp, ip, sp, pc} │ │ │ │ + ldmdahi sl, {r0, r2, r5, r8, fp, ip, sp, pc} │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ andeq pc, r1, #66 @ 0x42 │ │ │ │ andcs r8, r0, #26 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e38 │ │ │ │ + bl 0xfec29d90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0x14909dc │ │ │ │ + blx 0xfe990934 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec29e90 │ │ │ │ + bl 0xfec29de8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, ip, r0 │ │ │ │ ldrmi r2, [lr], r0, lsl #6 │ │ │ │ stcmi 0, cr15, [r0], {33} @ 0x21 │ │ │ │ cdpvc 6, 15, cr15, cr0, cr7, {6} │ │ │ │ addlt r4, r2, r3, lsl #5 │ │ │ │ vmoveq.16 d12[1], lr │ │ │ │ ldrmi sp, [r3], -ip, lsl #6 │ │ │ │ andcs r9, r3, #0, 8 │ │ │ │ - blx 0xf10a3c │ │ │ │ + blx 0xfe410994 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andcs r8, r0, r3, lsr #16 │ │ │ │ @ instruction: 0xf0434601 │ │ │ │ eorhi r0, r3, r1, lsl #6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ addvc r7, r8, fp, lsl #17 │ │ │ │ tstcs r0, r8, lsl r6 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29ef4 │ │ │ │ + bl 0xfec29e4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ addlt r0, r0, #1196032 @ 0x124000 │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - ldc2 7, cr15, [r4], #-372 @ 0xfffffe8c │ │ │ │ + stc2 7, cr15, [r8], {93} @ 0x5d │ │ │ │ smlattcs r0, r5, r2, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f2c │ │ │ │ + bl 0xfec29e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ - bvc 0x1a15264 │ │ │ │ + bvc 0x1a151bc │ │ │ │ @ instruction: 0xf75d7263 │ │ │ │ - rsbvc pc, r5, #58112 @ 0xe300 │ │ │ │ + rsbvc pc, r5, #3520 @ 0xdc0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f60 │ │ │ │ + bl 0xfec29eb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0xf182fab2 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ stmdbeq r9, {r7, r9, ip, sp, pc}^ │ │ │ │ rscvc r7, r3, #937984 @ 0xe5000 │ │ │ │ - stc2l 7, cr15, [r2], #-372 @ 0xfffffe8c │ │ │ │ + ldc2 7, cr15, [r6], #372 @ 0x174 │ │ │ │ andcs r7, r0, #1342177294 @ 0x5000000e │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec29f94 │ │ │ │ + bl 0xfec29eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ @ instruction: 0xf283fab3 │ │ │ │ ldmdbeq r2, {r8, r9, sp}^ │ │ │ │ rsbvc r7, r3, #413696 @ 0x65000 │ │ │ │ @ instruction: 0xf75d4623 │ │ │ │ - rsbvc pc, r5, #3648 @ 0xe40 │ │ │ │ + rsbvc pc, r5, #9024 @ 0x2340 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec29fc8 │ │ │ │ + bl 0xfec29f20 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x1456d50 │ │ │ │ + blmi 0x1456ca8 │ │ │ │ addlt fp, r0, #132 @ 0x84 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - vld2.16 {d15,d17}, [r0], r1 │ │ │ │ + vld2.32 {d15,d17}, [r0 :64], r5 │ │ │ │ vsubl.u8 q10, d0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #7 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ mcrrle 3, 0, r9, r5, cr2 │ │ │ │ andeq pc, lr, #192, 6 │ │ │ │ svcmi 0x00f8f5b2 │ │ │ │ @ instruction: 0xf400bf08 │ │ │ │ @@ -199314,292 +199272,292 @@ │ │ │ │ stmdage r2, {r0, r2, r3, r4, r8, sp} │ │ │ │ andls r0, r0, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf9eef7fe │ │ │ │ mvnseq r9, #2048 @ 0x800 │ │ │ │ strcs pc, [r9], #961 @ 0x3c1 │ │ │ │ orrcs lr, r3, #548864 @ 0x86000 │ │ │ │ mvnsmi pc, #50331648 @ 0x3000000 │ │ │ │ - b 0xfe1e3048 │ │ │ │ + b 0xfe1e2fa0 │ │ │ │ ldrb r0, [r1, r3] │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - orrlt pc, r0, r5, ror fp @ │ │ │ │ + orrlt pc, r0, r9, asr #23 │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xb12a802b │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604ff17 │ │ │ │ + strmi pc, [r4], -fp, ror #30 │ │ │ │ strb r4, [r1, r0, lsr #12] │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - @ instruction: 0xfff8f767 │ │ │ │ - blvc 0xba46bc │ │ │ │ + @ instruction: 0xf84cf768 │ │ │ │ + blvc 0xba4614 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ ldr r4, [r7, r0, lsr #12]! │ │ │ │ @ instruction: 0xf006882b │ │ │ │ stmiavc sl!, {r0, r9, sl} │ │ │ │ tstpeq r4, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ - bcs 0x1b2f70 │ │ │ │ + bcs 0x1b2ec8 │ │ │ │ ldm pc, {r2, r4, fp, ip, lr, pc}^ @ │ │ │ │ streq pc, [r5], #-2 │ │ │ │ @ instruction: 0xf0860a02 │ │ │ │ @ instruction: 0xb1260601 │ │ │ │ strmi pc, [r0], #-1028 @ 0xfffffbfc │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ vst1.32 {d14}, [r4 :128], r2 │ │ │ │ vst3.8 {d20-d22}, [r4], r0 │ │ │ │ @ instruction: 0xf04040f7 │ │ │ │ @ instruction: 0xe79b007f │ │ │ │ - @ instruction: 0xf8f0f1d4 │ │ │ │ + @ instruction: 0xf8e4f1d4 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - blmi 0x1d33b4 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x1d330c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf167229a │ │ │ │ svclt 0x0000ffb7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsl #8 │ │ │ │ + eorseq ip, r3, r8, lsr r3 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000bb17 │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000bb13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, asr fp │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7680300 │ │ │ │ - @ instruction: 0xf04ff8c5 │ │ │ │ + @ instruction: 0xf04ff919 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ vrshr.u64 , q8, #63 │ │ │ │ strmi r5, [ip], -sl, lsl #14 │ │ │ │ - bl 0x1d64770 │ │ │ │ + bl 0x1d646c8 │ │ │ │ strls r0, [r2, -r3, lsl #28] │ │ │ │ addsmi sp, r3, #1207959553 @ 0x48000001 │ │ │ │ strbmi fp, [r0, #-3848]! @ 0xfffff0f8 │ │ │ │ strbtmi fp, [r5], -r4, lsl #30 │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ @ instruction: 0x432bd015 │ │ │ │ movwcs sp, #37 @ 0x25 │ │ │ │ mvnsvc pc, #208666624 @ 0xc700000 │ │ │ │ - blcs 0xe300c │ │ │ │ + blcs 0xe2f64 │ │ │ │ vhadd.s8 , q0, q10 │ │ │ │ @ instruction: 0xf00473fc │ │ │ │ addsmi r4, pc, #0, 16 │ │ │ │ - bvc 0x1dca424 │ │ │ │ + bvc 0x1dca37c │ │ │ │ ldmdahi r3!, {r0, r1, r3, r4, r8, r9, ip, sp, pc} │ │ │ │ strbmi r4, [r4], -r5, ror #12 │ │ │ │ movweq pc, #32835 @ 0x8043 @ │ │ │ │ - blmi 0x117306c │ │ │ │ - blls 0x1ad00c │ │ │ │ + blmi 0x1172fc4 │ │ │ │ + blls 0x1acf64 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle pc, r0, lsl #6 │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi r3!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-4 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd2fcc @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd2f24 @ │ │ │ │ @ instruction: 0xf0434665 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, r3, r0, ror #9 │ │ │ │ strtmi lr, [sl], -r1, ror #15 │ │ │ │ tstpeq r3, #196, 6 @ p-variant is OBSOLETE @ 0x10000003 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ vrhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf7fe71fd │ │ │ │ - bls 0x19149c │ │ │ │ + bls 0x1913f4 │ │ │ │ @ instruction: 0xf6c72300 │ │ │ │ vrsra.u64 , q8, #63 │ │ │ │ @ instruction: 0x46050413 │ │ │ │ movwpl lr, #10755 @ 0x2a03 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ @ instruction: 0xe7ca405c │ │ │ │ @ instruction: 0xf7504632 │ │ │ │ - biclt pc, r8, pc, lsl #23 │ │ │ │ + biclt pc, r8, r3, ror #23 │ │ │ │ ldmdahi r3!, {r1, r4, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt r2, r3, lsr r0 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4630d130 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [r8], -r1, lsr #29 │ │ │ │ + @ instruction: 0x4628bef5 │ │ │ │ ldrtmi r4, [r2], -r1, lsr #12 │ │ │ │ - @ instruction: 0xff80f767 │ │ │ │ + @ instruction: 0xffd4f767 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ - blcs 0xf1d14 │ │ │ │ + blcs 0xf1c6c │ │ │ │ strb sp, [r7, r9, lsr #1]! │ │ │ │ svceq 0x00e18833 │ │ │ │ @ instruction: 0xf04378b2 │ │ │ │ eorshi r0, r3, r4, lsl r3 │ │ │ │ ldmdale r9, {r0, r1, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ stceq 4, cr0, [r2, #-20] @ 0xffffffec │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf004b139 │ │ │ │ strcs r4, [r0, #-1024] @ 0xfffffc00 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd3074 @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd2fcc @ │ │ │ │ strbteq pc, [r0], #1092 @ 0x444 @ │ │ │ │ @ instruction: 0xf64fe791 │ │ │ │ @ instruction: 0xf6c773ff │ │ │ │ @ instruction: 0xf04f73ef │ │ │ │ vqrshl.u32 , , │ │ │ │ usada8 r8, lr, r4, r0 │ │ │ │ - @ instruction: 0xf820f1d4 │ │ │ │ + @ instruction: 0xf814f1d4 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - blmi 0x1d3554 │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x1d34ac │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf167229a │ │ │ │ svclt 0x0000fee7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsl #8 │ │ │ │ + eorseq ip, r3, r8, lsr r3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a2b8 │ │ │ │ + bl 0xfec2a210 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xe17040 │ │ │ │ + blmi 0xe16f98 │ │ │ │ addlt fp, r0, #133 @ 0x85 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ - @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf420ffc9 │ │ │ │ + @ instruction: 0xf7680300 │ │ │ │ + vld2.8 {d15-d16}, [r0 :64]! │ │ │ │ vsubw.u8 q10, q0, d0 │ │ │ │ strmi r2, [r4], -r4, lsl #5 │ │ │ │ svcmi 0x00f8f5b3 │ │ │ │ ldcle 2, cr9, [r3], #-8 │ │ │ │ movweq pc, #58304 @ 0xe3c0 @ │ │ │ │ vbic.i32 d27, #35584 @ 0x00008b00 │ │ │ │ - bcs 0xdfc2c │ │ │ │ + bcs 0xdfb84 │ │ │ │ @ instruction: 0xf5b3d13c │ │ │ │ svclt 0x00084ff8 │ │ │ │ andle r4, lr, r0, lsl r6 │ │ │ │ movweq pc, #37828 @ 0x93c4 @ │ │ │ │ stmdage r2, {r2, r3, r5, r8, sp} │ │ │ │ addseq r9, fp, #0, 4 │ │ │ │ @ instruction: 0xf8f8f7fe │ │ │ │ - bleq 0x339118 │ │ │ │ + bleq 0x339070 │ │ │ │ vst1.32 {d0-d3}, [r0], r0 │ │ │ │ - b 0x10e34f8 │ │ │ │ - blmi 0x853320 │ │ │ │ - blls 0x1ad188 │ │ │ │ + b 0x10e3450 │ │ │ │ + blmi 0x853278 │ │ │ │ + blls 0x1ad0e0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdahi fp!, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ strmi pc, [r0], #-1024 @ 0xfffffc00 │ │ │ │ rscsmi pc, r8, r4, asr #8 │ │ │ │ movweq pc, #8259 @ 0x2043 @ │ │ │ │ strb r8, [r6, fp, lsr #32]! │ │ │ │ @ instruction: 0xf7504629 │ │ │ │ - biclt pc, r0, pc, lsl #20 │ │ │ │ + biclt pc, r0, r3, ror #20 │ │ │ │ stmdahi fp!, {r1, r3, r5, r8, r9, fp, ip, sp, lr} │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ cmnlt sl, fp, lsr #32 │ │ │ │ @ instruction: 0xf7674628 │ │ │ │ - @ instruction: 0x4604fdb1 │ │ │ │ + strmi pc, [r4], -r5, lsl #28 │ │ │ │ ldrb r4, [r6, r0, lsr #12] │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf767802b │ │ │ │ - strb pc, [lr, r7, lsr #27] @ │ │ │ │ + @ instruction: 0xe7cefdfb │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ - cdp2 7, 8, cr15, cr10, cr7, {3} │ │ │ │ - blvc 0xba4998 │ │ │ │ + cdp2 7, 13, cr15, cr14, cr7, {3} │ │ │ │ + blvc 0xba48f0 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ strb r4, [r4, r0, lsr #12] │ │ │ │ - @ instruction: 0xff9ef1d3 │ │ │ │ + @ instruction: 0xff92f1d3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ svclt 0x0000b95b │ │ │ │ @ instruction: 0xf7fe2201 │ │ │ │ svclt 0x0000b957 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r4, sp, lsr fp │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ @ instruction: 0xf7670300 │ │ │ │ - @ instruction: 0xf04fff81 │ │ │ │ + @ instruction: 0xf04fffd5 │ │ │ │ @ instruction: 0xf0210c00 │ │ │ │ strbtmi r4, [r0], r0, lsl #6 │ │ │ │ @ instruction: 0xf6c74584 │ │ │ │ @ instruction: 0xf3c178f0 │ │ │ │ strmi r5, [ip], -sl, lsl #10 │ │ │ │ - bl 0x1ee49fc │ │ │ │ + bl 0x1ee4954 │ │ │ │ strls r0, [r2, #-515] @ 0xfffffdfd │ │ │ │ - b 0x1507ec8 │ │ │ │ + b 0x1507e20 │ │ │ │ eorle r0, r8, r3, lsl #4 │ │ │ │ smlalbtle r0, r7, sp, pc @ │ │ │ │ svclt 0x00084543 │ │ │ │ subsle r4, r4, r8, lsr #5 │ │ │ │ tstpeq r3, #67108867 @ p-variant is OBSOLETE @ 0x4000003 │ │ │ │ strls r4, [r0, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf640a802 │ │ │ │ @ instruction: 0x462e31fc │ │ │ │ @ instruction: 0xf876f7fe │ │ │ │ vqrdmulh.s32 d25, d15, d2 │ │ │ │ - b 0x2d3644 │ │ │ │ - b 0x11a7e28 │ │ │ │ - blmi 0x9d4224 │ │ │ │ - blls 0x1ad28c │ │ │ │ + b 0x2d359c │ │ │ │ + b 0x11a7d80 │ │ │ │ + blmi 0x9d417c │ │ │ │ + blls 0x1ad1e4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ @ instruction: 0x46214630 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdahi fp!, {r4, r5, r6, r7, r8, pc} │ │ │ │ strmi pc, [r0], #-1 │ │ │ │ - ldrbtmi pc, [pc], #68 @ 0xd324c @ │ │ │ │ + ldrbtmi pc, [pc], #68 @ 0xd31a4 @ │ │ │ │ @ instruction: 0xf0434666 │ │ │ │ vst2.8 {d16-d19}, [r4], r2 │ │ │ │ eorshi r0, fp, r0, ror #9 │ │ │ │ ldrtmi lr, [sl], -r1, ror #15 │ │ │ │ - blx 0x1a90fa0 │ │ │ │ - blvc 0xf7f7e4 │ │ │ │ + blx 0xfef90ef8 │ │ │ │ + blvc 0xf7f73c │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4630b972 │ │ │ │ ldrtmi r4, [sl], -r1, lsr #12 │ │ │ │ - cdp2 7, 6, cr15, cr4, cr7, {3} │ │ │ │ + cdp2 7, 11, cr15, cr8, cr7, {3} │ │ │ │ strmi r4, [ip], -r6, lsl #12 │ │ │ │ - blcs 0xf1f6c │ │ │ │ + blcs 0xf1ec4 │ │ │ │ and sp, r3, sp, asr #1 │ │ │ │ @ instruction: 0xf043883b │ │ │ │ eorshi r0, fp, r1, lsl #6 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrtmi sp, [r8], -r8, lsl #2 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf76741f0 │ │ │ │ - strtmi fp, [lr], -r9, ror #26 │ │ │ │ + @ instruction: 0x462ebdbd │ │ │ │ ldr r4, [r8, ip, lsr #12]! │ │ │ │ - @ instruction: 0xff10f1d3 │ │ │ │ + @ instruction: 0xff04f1d3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ble 0x6dd2b8 │ │ │ │ + ble 0x6dd210 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a4c0 │ │ │ │ + bl 0xfec2a418 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcleq 15, cr0, [r1, #992] @ 0x3e0 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ - bl 0x19b2d0 │ │ │ │ + bl 0x19b228 │ │ │ │ @ instruction: 0xf1940141 │ │ │ │ mulcc r1, r7, fp │ │ │ │ strbeq r1, [r0, #64] @ 0x40 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf04fbd08 │ │ │ │ @@ -199616,194 +199574,194 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a534 │ │ │ │ + bl 0xfec2a48c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ addlt r4, r9, #28, 12 @ 0x1c00000 │ │ │ │ addslt r2, r2, #0, 6 │ │ │ │ strls fp, [r0], #-640 @ 0xfffffd80 │ │ │ │ - @ instruction: 0xf968f755 │ │ │ │ + @ instruction: 0xf9bcf755 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a568 │ │ │ │ + bl 0xfec2a4c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ movwcs r4, #1564 @ 0x61c │ │ │ │ @ instruction: 0xf7579400 │ │ │ │ - mullt r2, r3, sl │ │ │ │ + andlt pc, r2, r7, ror #21 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a594 │ │ │ │ + bl 0xfec2a4ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ - blvc 0x28ea14 │ │ │ │ + blvc 0x28e96c │ │ │ │ strls r9, [r3], #-3080 @ 0xfffff3f8 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ strls r7, [r2], #-2816 @ 0xfffff500 │ │ │ │ - blx 0xe9110e │ │ │ │ + blx 0xfe391066 │ │ │ │ andcs fp, r0, #4 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2a5c8 │ │ │ │ + bl 0xfec2a520 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r0, #248, 30 @ 0x3e0 │ │ │ │ - @ instruction: 0xf906f75e │ │ │ │ + @ instruction: 0xf95af75e │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - stmdblt lr!, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - ldmiblt ip, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmiblt r2, {r1, r2, r3, r4, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0xd110bc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a5f4 │ │ │ │ + bl 0xfec2a54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ addlt r4, r0, #12, 12 @ 0xc00000 │ │ │ │ - @ instruction: 0xf8eef75e │ │ │ │ + @ instruction: 0xf942f75e │ │ │ │ svclt 0x005e06eb │ │ │ │ @ instruction: 0xf0238823 │ │ │ │ eorhi r0, r3, r0, lsl r3 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a628 │ │ │ │ + bl 0xfec2a580 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdahi sp, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e460c │ │ │ │ - strbteq pc, [fp], r7, asr #18 @ │ │ │ │ + usateq pc, #11, fp, lsl #19 @ │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a658 │ │ │ │ + bl 0xfec2a5b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdahi r5, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf75e4614 │ │ │ │ - usateq pc, #11, pc, lsl #19 @ │ │ │ │ + @ instruction: 0x06ebf9f3 │ │ │ │ stmdahi r3!, {r1, r2, r3, r4, r6, r8, r9, sl, fp, ip, sp, pc} │ │ │ │ tstpeq r0, #35 @ p-variant is OBSOLETE @ 0x23 │ │ │ │ andcs r8, r0, #35 @ 0x23 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a688 │ │ │ │ + bl 0xfec2a5e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], -r8, ror #31 │ │ │ │ strtmi r2, [r3], -r0, lsl #4 │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ strmi pc, [r0, #-261] @ 0xfffffefb │ │ │ │ eorhi r8, r2, r7, lsr #16 │ │ │ │ @ instruction: 0xf7602203 │ │ │ │ - stmdahi r3!, {r0, r1, r2, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - b 0x12a4164 │ │ │ │ + stmdahi r3!, {r0, r1, r3, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + b 0x12a40bc │ │ │ │ eorhi r0, r7, r3, lsl #14 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ @ instruction: 0xf0032100 │ │ │ │ - blcs 0xd4180 │ │ │ │ + blcs 0xd40d8 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ andcs r0, r0, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2a6d8 │ │ │ │ + bl 0xfec2a630 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r8 │ │ │ │ rsbvc pc, r8, #2097152 @ 0x200000 │ │ │ │ @ instruction: 0xffccf7ff │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ @ instruction: 0xf8d42200 │ │ │ │ @ instruction: 0xf8c43ef8 │ │ │ │ @ instruction: 0xf0232efc │ │ │ │ - b 0x11a42bc │ │ │ │ + b 0x11a4214 │ │ │ │ @ instruction: 0xf8c47381 │ │ │ │ strdcs r3, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a71c │ │ │ │ + bl 0xfec2a674 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf8c8f75e │ │ │ │ + @ instruction: 0xf91cf75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r8, r9, fp, sp} │ │ │ │ mulle sl, lr, fp │ │ │ │ submi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd416c │ │ │ │ + blcs 0xd40c4 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr #32 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a780 │ │ │ │ + bl 0xfec2a6d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff0 │ │ │ │ stmdahi sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, lr} │ │ │ │ @ instruction: 0xf1b3460c │ │ │ │ strdle r4, [r7], -pc @ │ │ │ │ - @ instruction: 0xf896f75e │ │ │ │ + @ instruction: 0xf8eaf75e │ │ │ │ bicpl pc, r7, #192, 6 │ │ │ │ stmdble r6, {r0, r2, r3, r4, r5, r7, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xd00a2bbe │ │ │ │ subsmi pc, pc, pc, asr #32 │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vmvn.i32 d27, #8978431 @ 0x0088ffff │ │ │ │ svceq 0x00c30216 │ │ │ │ svclt 0x00142a00 │ │ │ │ @ instruction: 0xf0032300 │ │ │ │ - blcs 0xd41d0 │ │ │ │ + blcs 0xd4128 │ │ │ │ @ instruction: 0xf045d1ef │ │ │ │ @ instruction: 0xf04f0501 │ │ │ │ eorhi r4, r5, pc, asr r0 │ │ │ │ svclt 0x0000e7e9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a7e4 │ │ │ │ + bl 0xfec2a73c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - @ instruction: 0xf3c1f8d3 │ │ │ │ + @ instruction: 0xf3c1f927 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306367 @ 0xd0000001 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870911 @ 0xe0000001 │ │ │ │ tstcs r0, fp │ │ │ │ mvnne pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199814,22 +199772,22 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a84c │ │ │ │ + bl 0xfec2a7a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf3c10ff0 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ ldmdahi r5, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr} │ │ │ │ strbmi r4, [r3, #-1556]! @ 0xfffff9ec │ │ │ │ @ instruction: 0xf75ed00b │ │ │ │ - @ instruction: 0xf3c1f89f │ │ │ │ + @ instruction: 0xf3c1f8f3 │ │ │ │ vcgt.s8 d21, d0, d10 │ │ │ │ addsmi r4, r3, #-805306365 @ 0xd0000003 │ │ │ │ vmla.i8 d29, d0, d10 │ │ │ │ addsmi r4, r3, #-536870909 @ 0xe0000003 │ │ │ │ tstcs r0, fp │ │ │ │ mvncc pc, ip, asr #5 │ │ │ │ @ instruction: 0xf0452000 │ │ │ │ @@ -199840,212 +199798,212 @@ │ │ │ │ movwmi r0, #13075 @ 0x3313 │ │ │ │ bicsvc lr, r1, #323584 @ 0x4f000 │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ movwcs fp, #3864 @ 0xf18 │ │ │ │ rscle r2, r8, r0, lsl #22 │ │ │ │ svclt 0x0000e7ee │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2a8b4 │ │ │ │ + bl 0xfec2a80c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ orrlt r4, r2, r4, lsl r6 │ │ │ │ - blcs 0x15b414 │ │ │ │ + blcs 0x15b36c │ │ │ │ @ instruction: 0xf778d81e │ │ │ │ - movteq pc, #10619 @ 0x297b @ │ │ │ │ + movteq pc, #10703 @ 0x29cf @ │ │ │ │ andlt sp, r2, sp, lsl #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf778bd70 │ │ │ │ - streq pc, [r3], #-2413 @ 0xfffff693 │ │ │ │ + streq pc, [r3], #-2497 @ 0xfffff63f │ │ │ │ strdeq sp, [r9, #-81]! @ 0xffffffaf │ │ │ │ andeq pc, r1, #76, 4 @ 0xc0000004 │ │ │ │ rsccc pc, r1, #536870924 @ 0x2000000c │ │ │ │ orrcs lr, r4, r1, asr #20 │ │ │ │ movwcs r4, #8970 @ 0x230a │ │ │ │ ldrtmi r2, [r0], -ip, lsl #2 │ │ │ │ cdp2 7, 10, cr15, cr6, cr11, {7} │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ - blmi 0x193bcc │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ + blmi 0x193b24 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1675245 │ │ │ │ svclt 0x0000fbab │ │ │ │ - eorseq ip, r3, r0, asr r4 │ │ │ │ - ldmdblt sl!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - stmiblt r6!, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + eorseq ip, r3, r0, lsl #7 │ │ │ │ + stmiblt lr, {r2, r3, r4, r5, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0xf91474 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2a934 │ │ │ │ + bl 0xfec2a88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {240} @ 0xf0 │ │ │ │ strtmi r6, [r8], -r5, lsl #16 │ │ │ │ - @ instruction: 0xff60f1c2 │ │ │ │ + @ instruction: 0xff54f1c2 │ │ │ │ stmdaeq r2, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf03f6ba0 │ │ │ │ - blvs 0xfe912d0c │ │ │ │ + blvs 0xfe912c64 │ │ │ │ vhsub.s8 d18, d13, d1 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf146012f │ │ │ │ - blvs 0xfe9d298c │ │ │ │ + blvs 0xfe9d28e4 │ │ │ │ tstcs r0, r8, lsl r8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd38 │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ svclt 0x009d2896 │ │ │ │ - cmnpmi r4, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + @ instruction: 0x33a4f24c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ eoreq pc, r0, r3, asr r8 @ │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vmax.s8 d20, d12, d1 │ │ │ │ - vbic.i32 q10, #1024 @ 0x00000400 │ │ │ │ + vsubw.s8 , q8, d20 │ │ │ │ andcs r0, r0, r3, lsr r3 │ │ │ │ andcc lr, r1, r2 │ │ │ │ mulle r7, r7, r8 │ │ │ │ - blcs 0x2118f4 │ │ │ │ + blcs 0x21184c │ │ │ │ mvnsle r4, sl, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ smlabbcs r0, pc, r0, r2 @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ addscc pc, r0, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs r8, {r0, r1, r4, r8, ip, sp, pc} │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2a9dc │ │ │ │ + bl 0xfec2a934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450ff0 │ │ │ │ vrsra.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf5030395 │ │ │ │ addlt r5, r3, r0, lsl #5 │ │ │ │ - msrpl R12_usr, r5 │ │ │ │ + cmppmi r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blvs 0x14ed968 │ │ │ │ + blvs 0x14ed8c0 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcs pc, [r8], #131 @ 0x83 │ │ │ │ movwcs lr, #47570 @ 0xb9d2 │ │ │ │ @ instruction: 0xf1639300 │ │ │ │ ldrdlt pc, [r3], -r1 │ │ │ │ - bl 0x211988 │ │ │ │ + bl 0x2118e0 │ │ │ │ ldcllt 0, cr15, [r6], #-256 @ 0xffffff00 │ │ │ │ - blcs 0x12d928 │ │ │ │ + blcs 0x12d880 │ │ │ │ push {r0, r3, r5, r6, r8, fp, ip, lr, pc} │ │ │ │ vst2. {d20-d23}, [pc :256], r0 │ │ │ │ - bl 0xfec2aa28 │ │ │ │ + bl 0xfec2a980 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vshl.s64 d21, d28, #0 │ │ │ │ stmdavs r1, {r0, r2, r4, r7, r8, sl} │ │ │ │ stmdavs fp!, {r0, r1, r7, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf8d3680e │ │ │ │ @ instruction: 0xf8d33290 │ │ │ │ - blvs 0xfe69bb68 │ │ │ │ + blvs 0xfe69bac0 │ │ │ │ svclt 0x002442be │ │ │ │ - subpl pc, r8, r5, asr #4 │ │ │ │ + rsbsmi pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdbvs r9, {r0, r1, r6, r9, ip, lr, pc} │ │ │ │ stmpl r0, {r0, r2, r8, sl, ip, sp, lr, pc} │ │ │ │ ldrbtvc pc, [sp], #576 @ 0x240 @ │ │ │ │ addmi r1, ip, #195584 @ 0x2fc00 │ │ │ │ ldrsbtls pc, [r4], -r2 @ │ │ │ │ strmi fp, [ip], -r8, lsr #30 │ │ │ │ ldrsbteq pc, [r4], -r8 @ │ │ │ │ stmdale r9!, {r0, r1, r2, r5, r7, r9, lr} │ │ │ │ @ instruction: 0xf649463c │ │ │ │ - vorr.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.f d17, d0, d0[2] │ │ │ │ @ instruction: 0xf1620132 │ │ │ │ strtmi pc, [r1], -sp, lsr #21 │ │ │ │ ldrsbteq pc, [r8], -r8 @ │ │ │ │ stc2 1, cr15, [ip], {70} @ 0x46 │ │ │ │ @ instruction: 0xf8d868a8 │ │ │ │ - bl 0x25f974 │ │ │ │ + bl 0x25f8cc │ │ │ │ ldmdavs sl, {r0, r3, r8} │ │ │ │ cdpvs 14, 9, cr6, cr13, cr3, {0} │ │ │ │ movwcs fp, #805 @ 0x325 │ │ │ │ strtmi r9, [r3], -r0, lsl #6 │ │ │ │ ldmiblt r0!, {r3, r5, r7, r8, r9, sl, lr} │ │ │ │ movweq lr, #55768 @ 0xd9d8 │ │ │ │ ldmdavs r9, {r1, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r0], #-256 @ 0xffffff00 │ │ │ │ ldrsbtcc pc, [r4], -r8 @ │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ andlt r0, r3, r0, lsl #2 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldclt 0, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ - cmppne r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpeq r4, sp, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - blx 0xfe20fe5c │ │ │ │ + blx 0xfe20fdb4 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d21, d0, d0[3] │ │ │ │ + vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ andlt r0, r3, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ mrclt 0, 0, APSR_nzcv, cr12, cr15, {1} │ │ │ │ strls r4, [r0, #-1571] @ 0xfffff9dd │ │ │ │ @ instruction: 0xf91cf008 │ │ │ │ vaba.s8 q15, , │ │ │ │ - vmla.i d21, d0, d0[1] │ │ │ │ + vmvn.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ svclt 0x0000be11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ab08 │ │ │ │ + bl 0xfec2aa60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ stmdavs r0, {r0, r1, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ stmdavs r5!, {r8, sp} │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ @ instruction: 0xf2c054bc │ │ │ │ stmdbvs fp!, {r0, r2, r4, r7, sl} │ │ │ │ - bvs 0xaf7d30 │ │ │ │ + bvs 0xaf7c88 │ │ │ │ stmiavs r0!, {ip, pc} │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andpl pc, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf0293010 │ │ │ │ - blvs 0x1a12ee4 │ │ │ │ - blle 0x39b14c │ │ │ │ + blvs 0x1a12e3c │ │ │ │ + blle 0x39b0a4 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q8, d8 │ │ │ │ @ instruction: 0xf163012e │ │ │ │ andlt pc, r3, pc, lsr #20 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xff60fa5c │ │ │ │ - @ instruction: 0xffeef195 │ │ │ │ + bllt 0xff60f9b4 │ │ │ │ + @ instruction: 0xffeaf195 │ │ │ │ vmax.s8 d20, d5, d3 │ │ │ │ - vorr.i32 , #0 @ 0x00000000 │ │ │ │ + vaddw.s8 q10, q8, d0 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf163681a │ │ │ │ andlt pc, r3, pc, lsl sl @ │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0xff20fa7c │ │ │ │ + bllt 0xff20f9d4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ab84 │ │ │ │ + bl 0xfec2aadc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf1cc6818 │ │ │ │ - andcc pc, r1, sp, ror #18 │ │ │ │ + andcc pc, r1, r1, ror #18 │ │ │ │ vhadd.s8 d29, d5, d7 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q10, d16, d12 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4010 │ │ │ │ - blmi 0x30309c │ │ │ │ + blmi 0x302ff4 │ │ │ │ @ instruction: 0xf1956b5c │ │ │ │ - strmi pc, [r3], -r7, asr #31 │ │ │ │ - cmpppl r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], -r3, asr #31 │ │ │ │ + orrmi pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9f8f163 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - bllt 0xfe88fac8 │ │ │ │ + bllt 0xfe88fa20 │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r6, r2, r3, lsl #16 │ │ │ │ @ instruction: 0xf8d3691d │ │ │ │ @@ -200055,364 +200013,364 @@ │ │ │ │ ldmib r3, {r3, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1596708 │ │ │ │ strmi pc, [r4], -pc, lsr #16 │ │ │ │ stmib sp, {r4, r5, r7, r8, r9, ip, sp, pc}^ │ │ │ │ strtmi r6, [sl], -r0, lsl #14 │ │ │ │ @ instruction: 0x46404e1d │ │ │ │ @ instruction: 0xf1ca4621 │ │ │ │ - @ instruction: 0x1e05fbd5 │ │ │ │ - blle 0x6ee7f0 │ │ │ │ + vmlsne.f64 d15, d21, d9 │ │ │ │ + blle 0x6ee748 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - msrpl (UNDEF: 100), r5 │ │ │ │ + orrsmi pc, r4, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf9c6f163 │ │ │ │ @ instruction: 0x462a6b70 │ │ │ │ @ instruction: 0xf0404621 │ │ │ │ - blvs 0x1dd27fc │ │ │ │ + blvs 0x1dd2754 │ │ │ │ ldmib r3, {r0, r9, sp}^ │ │ │ │ @ instruction: 0xf03f0100 │ │ │ │ @ instruction: 0x4620fc5d │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf15841f0 │ │ │ │ @ instruction: 0xf195bffd │ │ │ │ - @ instruction: 0x4603ff79 │ │ │ │ - cmpppl r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x4603ff75 │ │ │ │ + orrmi pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf9aaf163 │ │ │ │ - blx 0x158fb62 │ │ │ │ + blx 0x158faba │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ svclt 0x00eaf158 │ │ │ │ - rsbpl pc, r0, r5, asr #4 │ │ │ │ + addsmi pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #-252] @ 0xffffff04 │ │ │ │ svclt 0x0000e7df │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ac88 │ │ │ │ + bl 0xfec2abe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ mcr2 7, 2, pc, cr12, cr15, {7} @ │ │ │ │ vst1.8 {d20-d22}, [pc], r5 │ │ │ │ @ instruction: 0xf1585000 │ │ │ │ @ instruction: 0x4604ffdd │ │ │ │ mrcmi 3, 0, fp, cr13, cr8, {4} │ │ │ │ vst1.8 {d20-d22}, [pc], r1 │ │ │ │ strtmi r5, [r8], -r0, lsl #4 │ │ │ │ ldc2l 0, cr15, [ip], #164 @ 0xa4 │ │ │ │ - blvs 0x1e9b2c8 │ │ │ │ + blvs 0x1e9b220 │ │ │ │ @ instruction: 0x462adb17 │ │ │ │ vmin.s8 d20, d5, d24 │ │ │ │ - vmla.f d21, d0, d0[5] │ │ │ │ + vsra.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf163012e │ │ │ │ - blvs 0x1d1209c │ │ │ │ + blvs 0x1d11ff4 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - blx 0x98fbd2 │ │ │ │ + blx 0x98fb2a │ │ │ │ andcs r6, r1, #117760 @ 0x1cc00 │ │ │ │ ldrdeq lr, [r0, -r3] │ │ │ │ stc2 0, cr15, [ip], {63} @ 0x3f │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15840f8 │ │ │ │ @ instruction: 0xf195bfad │ │ │ │ - strmi pc, [r3], -r9, lsr #30 │ │ │ │ - cmpppl r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + strmi pc, [r3], -r5, lsr #30 │ │ │ │ + orrmi pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldmdavs sl, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf95af163 │ │ │ │ - blx 0x18fc02 │ │ │ │ + blx 0x18fb5a │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf15840f8 │ │ │ │ vrecps.f32 d27, d21, d11 │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vshr.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf03f002e │ │ │ │ ldrb pc, [r3, r5, lsl #26]! @ │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ad24 │ │ │ │ + bl 0xfec2ac7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r3, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ ldmdbvs ip, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf0406a1d │ │ │ │ tstplt r0, #37632 @ p-variant is OBSOLETE @ 0x9300 │ │ │ │ stc2l 0, cr15, [r8], {64} @ 0x40 │ │ │ │ @ instruction: 0xf8d0b1f8 │ │ │ │ @ instruction: 0xb1e33290 │ │ │ │ ldrdcc pc, [ip], #131 @ 0x83 │ │ │ │ @ instruction: 0xf8d3b1cb │ │ │ │ @ instruction: 0xb1b66428 │ │ │ │ @ instruction: 0xf1c24630 │ │ │ │ - addmi pc, r4, #5568 @ 0x15c0 │ │ │ │ + addmi pc, r4, #4800 @ 0x12c0 │ │ │ │ stmdbne r3!, {r0, r4, fp, ip, lr, pc}^ │ │ │ │ - msrpl (UNDEF: 108), r5 │ │ │ │ + orrsmi pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ svclt 0x00884283 │ │ │ │ stmdami r9, {r0, r2, r8, r9, fp, ip} │ │ │ │ @ instruction: 0x462a1933 │ │ │ │ @ instruction: 0xf1636b40 │ │ │ │ pop {r0, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0404070 │ │ │ │ vpmax.s8 , , │ │ │ │ - vmla.i d21, d0, d0[2] │ │ │ │ + vmvn.i32 q10, #8 @ 0x00000008 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf03f4070 │ │ │ │ svclt 0x0000bcc9 │ │ │ │ @ instruction: 0x00956dbc │ │ │ │ ldrbmi r2, [r0, -r5]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ada0 │ │ │ │ + bl 0xfec2acf8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ mrc2 0, 1, pc, cr12, cr10, {1} │ │ │ │ vrhadd.s8 , , q8 │ │ │ │ - vbic.i32 , #4 @ 0x00000004 │ │ │ │ + vaddw.s8 q10, q8, d20 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ - blx 0xa90140 │ │ │ │ + blx 0xa90098 │ │ │ │ @ instruction: 0x4620b950 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrlt 1, 5, pc, cr4, cr15, {2} @ │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf1c24620 │ │ │ │ - @ instruction: 0xf1a0fd15 │ │ │ │ + @ instruction: 0xf1a0fd09 │ │ │ │ strtmi r0, [r0], -r8, lsl #2 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ mcrlt 1, 7, pc, cr2, cr15, {2} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2adf0 │ │ │ │ + bl 0xfec2ad48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vcgt.s8 q9, q6, q1 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ @ instruction: 0xf64a0133 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + biceq pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf03a4605 │ │ │ │ strmi pc, [r4], -fp, lsr #26 │ │ │ │ @ instruction: 0xf03a4628 │ │ │ │ @ instruction: 0xf7fffdfd │ │ │ │ @ instruction: 0xf8d4ffb9 │ │ │ │ @ instruction: 0x46043098 │ │ │ │ strtmi fp, [r1], -r3, ror #2 │ │ │ │ - addpl pc, r0, r5, asr #4 │ │ │ │ + adcsmi pc, r0, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x108fe38 │ │ │ │ + blx 0x108fd90 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ mrclt 1, 7, APSR_nzcv, cr12, cr8, {2} │ │ │ │ vmax.s8 d20, d5, d17 │ │ │ │ - vshr.s64 d21, d4, #64 │ │ │ │ + vmla.i d20, d16, d0[1] │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0x4620fa31 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf1584030 │ │ │ │ svclt 0x0000beef │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ae6c │ │ │ │ + bl 0xfec2adc4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r2, #232, 30 @ 0x3a0 │ │ │ │ vhadd.s8 d27, d24, d2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf160012e │ │ │ │ stmdavs r1, {r0, r1, r2, r3, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4604b391 │ │ │ │ - addsne pc, r0, ip, asr #12 │ │ │ │ + sbceq pc, r0, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ - blx 0x149198e │ │ │ │ + blx 0xfe9918e6 │ │ │ │ orrslt r4, r0, #6291456 @ 0x600000 │ │ │ │ stc2l 0, cr15, [r0, #232] @ 0xe8 │ │ │ │ strmi r2, [r5], -r2, asr #6 │ │ │ │ - sbcsvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ + andvs pc, r0, #76, 4 @ 0xc0000004 │ │ │ │ eorseq pc, r3, #192, 4 │ │ │ │ andls r4, r0, #48, 12 @ 0x3000000 │ │ │ │ - orrsne pc, r4, ip, asr #12 │ │ │ │ + biceq pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbne pc, r8, #77594624 @ 0x4a00000 │ │ │ │ + addseq pc, r8, #77594624 @ 0x4a00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ ldc2l 0, cr15, [r8], {58} @ 0x3a │ │ │ │ stmdavs r1!, {r0, r1, r9, sl, lr}^ │ │ │ │ vmax.s8 d20, d14, d24 │ │ │ │ vrshr.s64 d21, d4, #64 │ │ │ │ mrcvs 2, 0, r2, cr11, cr5, {4} │ │ │ │ @ instruction: 0x46204798 │ │ │ │ @ instruction: 0xff58f160 │ │ │ │ andlt r4, r2, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - addspl pc, ip, r5, asr #4 │ │ │ │ + sbcmi pc, ip, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe0f07e │ │ │ │ @ instruction: 0xf1a22001 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcspl pc, r8, r5, asr #4 │ │ │ │ + stmdavs r1!, {r0, r1, r3, r4, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + rscmi pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f07e │ │ │ │ @ instruction: 0xf1604620 │ │ │ │ andcs pc, r1, fp, lsr pc @ │ │ │ │ - cdp2 1, 5, cr15, cr2, cr2, {5} │ │ │ │ + cdp2 1, 4, cr15, cr14, cr2, {5} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2af20 │ │ │ │ + bl 0xfec2ae78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0, -r8] │ │ │ │ - addsne pc, r4, ip, asr #12 │ │ │ │ + sbceq pc, r4, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ mcr2 0, 7, pc, cr8, cr10, {1} @ │ │ │ │ vmax.s8 d20, d5, d4 │ │ │ │ - vshr.s64 , q4, #64 │ │ │ │ + vaddl.s8 , d0, d8 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0x4620f9bb │ │ │ │ @ instruction: 0xf6432200 │ │ │ │ - vmla.f d19, d16, d1[5] │ │ │ │ + vbic.i32 d19, #13 @ 0x0000000d │ │ │ │ @ instruction: 0xf15f010d │ │ │ │ @ instruction: 0x4620fbd1 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stmiblt r2, {r0, r1, r2, r3, r4, r6, r8, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2af64 │ │ │ │ + bl 0xfec2aebc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xd17cac │ │ │ │ + blmi 0xd17c04 │ │ │ │ ldmdavs fp, {r0, r3, r7, ip, sp, pc} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf8d00300 │ │ │ │ addmi r3, fp, #140 @ 0x8c │ │ │ │ - blmi 0xc081b8 │ │ │ │ - blls 0x2addec │ │ │ │ + blmi 0xc08110 │ │ │ │ + blls 0x2add44 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 127) │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf8c0460c │ │ │ │ ldmdavs fp, {r2, r3, r7, ip} │ │ │ │ rscle r2, r6, r0, lsl #22 │ │ │ │ movwcc pc, #41550 @ 0xa24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf5e28 │ │ │ │ + blcs 0xf5d80 │ │ │ │ vqadd.s8 , q15, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrble r0, [r8, #1051] @ 0x41b │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ sbcpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - blx 0x110502 │ │ │ │ + blx 0xffe10458 │ │ │ │ mcr2 0, 2, pc, cr12, cr9, {3} @ │ │ │ │ strmi r9, [r1], -r4, lsl #22 │ │ │ │ stmib sp, {r1, r9, fp, ip, pc}^ │ │ │ │ vshl.s8 d21, d0, d5 │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf083002e │ │ │ │ @ instruction: 0xe7bafb19 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strmi sp, [sl], -sl, lsl #2 │ │ │ │ - eorvs pc, r4, r5, asr #4 │ │ │ │ + subspl pc, r4, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andlt r4, r9, r9, lsr #12 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x290038 │ │ │ │ - @ instruction: 0xf950f1d3 │ │ │ │ + bllt 0x28ff90 │ │ │ │ + @ instruction: 0xf944f1d3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27-d29}, [pc], lr │ │ │ │ strlt r5, [r0, #-3200] @ 0xfffff380 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0064f8cc │ │ │ │ @ instruction: 0xf643b0a6 │ │ │ │ vmvn.i32 q9, #786432 @ 0x000c0000 │ │ │ │ - blge 0xa950a4 │ │ │ │ + blge 0xa94ffc │ │ │ │ tstcs r1, sp, lsl #4 │ │ │ │ vmax.s8 d20, d5, d5 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf853002e │ │ │ │ stmib sp, {r2, r8, r9, fp, sp, lr}^ │ │ │ │ - blmi 0xae0a68 │ │ │ │ + blmi 0xae09c0 │ │ │ │ @ instruction: 0x9325681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf1b16823 │ │ │ │ - blls 0x112b84 │ │ │ │ + blls 0x112acc │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d36820 │ │ │ │ - stmdavs r1!, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r1, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ - stmdavs r1!, {r0, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1!, {r0, r2, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4628 │ │ │ │ - @ instruction: 0xf083f9b5 │ │ │ │ + @ instruction: 0xf083fa09 │ │ │ │ ldmiblt r0, {r0, r1, r2, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ ldc2l 0, cr15, [r8], #564 @ 0x234 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ @ instruction: 0xf1c1a802 │ │ │ │ - stmdage r3, {r1, r2, r4, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff90f1a1 │ │ │ │ + stmdage r3, {r1, r4, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xff8cf1a1 │ │ │ │ stmdbge r2, {r9, sp} │ │ │ │ andls r2, r2, #6 │ │ │ │ @ instruction: 0xf1a19223 │ │ │ │ - @ instruction: 0xf73cfe57 │ │ │ │ - @ instruction: 0xf083fdfd │ │ │ │ + @ instruction: 0xf73cfe53 │ │ │ │ + @ instruction: 0xf083fe51 │ │ │ │ @ instruction: 0x4604fa79 │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ andcs r4, sp, #3145728 @ 0x300000 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf1b1002e │ │ │ │ - blls 0x152b1c │ │ │ │ + blls 0x152a64 │ │ │ │ tstcs r1, r2, lsr r6 │ │ │ │ @ instruction: 0xf1d34620 │ │ │ │ - @ instruction: 0x4621f91b │ │ │ │ + strtmi pc, [r1], -pc, lsl #18 │ │ │ │ @ instruction: 0xf1b2200a │ │ │ │ - strtmi pc, [r8], -r5, ror #18 │ │ │ │ + strtmi pc, [r8], -r1, ror #18 │ │ │ │ sbccs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf73e4621 │ │ │ │ - strtmi pc, [r0], -r1, lsl #19 │ │ │ │ - blx 0x1810110 │ │ │ │ + @ instruction: 0x4620f9d5 │ │ │ │ + blx 0x1810068 │ │ │ │ svclt 0x0000e7ca │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ - addmi pc, r8, ip, asr #12 │ │ │ │ + adcscc pc, r8, ip, asr #12 │ │ │ │ eoreq pc, sp, r0, asr #5 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi r2, [r0, -ip]! │ │ │ │ ldrbmi r0, [r0, -r0, lsl #20]! │ │ │ │ ldrbmi r2, [r0, -r1]! │ │ │ │ @ instruction: 0xf73f200c │ │ │ │ - svclt 0x0000bd55 │ │ │ │ + svclt 0x0000bda9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b138 │ │ │ │ + bl 0xfec2b090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q12 │ │ │ │ vmls.i d21, d16, d0[5] │ │ │ │ andscs r0, r0, #-1795162112 @ 0x95000000 │ │ │ │ andcs r2, r0, r1, lsl #2 │ │ │ │ ldc2l 1, cr15, [ip], #272 @ 0x110 │ │ │ │ @ instruction: 0xf73d6020 │ │ │ │ - movwcs pc, #19659 @ 0x4ccb @ │ │ │ │ + movwcs pc, #19743 @ 0x4d1f @ │ │ │ │ andcs fp, r2, #32, 2 │ │ │ │ ldrmi r2, [r3], -r0, lsl #2 │ │ │ │ @ instruction: 0x61a260a1 │ │ │ │ rsbvs r6, r3, r3, ror #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b184 │ │ │ │ + bl 0xfec2b0dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vqdmlal.s , d16, d0[5] │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ stccs 8, cr6, [r1], {68} @ 0x44 │ │ │ │ stmdavs r5, {r1, r2, r3, r4, r8, fp, ip, lr, pc} │ │ │ │ and r2, r2, r1, lsl #2 │ │ │ │ @@ -200428,56 +200386,56 @@ │ │ │ │ @ instruction: 0x4620ffdd │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ tstcs r2, r1, lsl #8 │ │ │ │ svclt 0x0000e7f1 │ │ │ │ - blle 0x55dfe4 │ │ │ │ + blle 0x55df3c │ │ │ │ mvnpl pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ stmdble sl, {r1, r7, r9, lr} │ │ │ │ tsteq r3, sl, lsl r8 │ │ │ │ ldrdle r1, [r7], -r0 │ │ │ │ - blcs 0xea34c │ │ │ │ + blcs 0xea2a4 │ │ │ │ andcs fp, r0, r8, lsl #30 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r0, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b21c │ │ │ │ + bl 0xfec2b174 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d13 │ │ │ │ vqdmlal.s , d16, d0[5] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs lr, {r0, r2, r4, r8, fp, ip, lr, pc} │ │ │ │ ldmdbne r7!, {r2, r8} │ │ │ │ @ instruction: 0x460dd011 │ │ │ │ - mrrc2 7, 3, pc, r4, cr13 @ │ │ │ │ + stc2 7, cr15, [r8], #244 @ 0xf4 │ │ │ │ svclt 0x000c2800 │ │ │ │ movwcs r2, #8961 @ 0x2301 │ │ │ │ rsbsvs r5, sp, r3, lsr r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q14, q12 │ │ │ │ - vrsra.s64 q11, q6, #64 │ │ │ │ + vsubw.s8 q11, q0, d12 │ │ │ │ vcge.s8 d16, d5, d19 │ │ │ │ - vorr.i32 q11, #12 @ 0x0000000c │ │ │ │ + vaddw.s8 , q8, d12 │ │ │ │ @ instruction: 0xf640012e │ │ │ │ - vmov.i32 , #8 @ 0x00000008 │ │ │ │ + vaddl.s8 q9, d16, d8 │ │ │ │ addcs r0, r3, #49 @ 0x31 │ │ │ │ - @ instruction: 0xf84af19e │ │ │ │ + @ instruction: 0xf846f19e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2b288 │ │ │ │ + bl 0xfec2b1e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d8 │ │ │ │ vqdmlal.s , d16, d0[5] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r4, #92, 16 @ 0x5c0000 │ │ │ │ ldmdavs ip, {r4, r8, fp, ip, lr, pc} │ │ │ │ @@ -200485,93 +200443,93 @@ │ │ │ │ strcs sp, [r3, #-12] │ │ │ │ andcs r5, r0, r5, lsr #32 │ │ │ │ andne lr, r1, #3194880 @ 0x30c000 │ │ │ │ ldrdcs r6, [r0], -r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - cmppvs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r0, asr #12 │ │ │ │ + addcs pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addcs r4, ip, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xf81cf19e │ │ │ │ - ldrshteq ip, [r3], -r0 │ │ │ │ + @ instruction: 0xf818f19e │ │ │ │ + eorseq ip, r3, r0, lsr #12 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2b2e8 │ │ │ │ + bl 0xfec2b240 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdacs r0, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ vpadd.i8 d29, d4, d4 │ │ │ │ vqdmlal.s , d16, d0[5] │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, r2, #5898240 @ 0x5a0000 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ sbcmi r0, r3, #0, 2 │ │ │ │ andcs sp, r0, #8 │ │ │ │ andcs r5, r0, sl, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ stclt 12, cr0, [r8, #-0] │ │ │ │ - cmppvs ip, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrpl pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, r8, r0, asr #12 │ │ │ │ + addcs pc, r8, r0, asr #12 │ │ │ │ eorseq pc, r1, r0, asr #5 │ │ │ │ addscs r4, fp, #1024 @ 0x400 │ │ │ │ - @ instruction: 0xfff0f19d │ │ │ │ - eorseq ip, r3, r4, lsl #14 │ │ │ │ + @ instruction: 0xffecf19d │ │ │ │ + eorseq ip, r3, r4, lsr r6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b340 │ │ │ │ + bl 0xfec2b298 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrls 15, 0, r0, cr4, cr0, {7} │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ vand , q2, q3 │ │ │ │ vaddw.s8 q11, q0, d8 │ │ │ │ @ instruction: 0x96040195 │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ pop {r0, r3, fp, sp, lr} │ │ │ │ smlsdxmi r8, r0, r0, r4 │ │ │ │ @ instruction: 0xff0af7ff │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ @ instruction: 0xff52f7ff │ │ │ │ strb r1, [ip, r3, ror #15]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b37c │ │ │ │ + bl 0xfec2b2d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ - blcs 0xe59b8 │ │ │ │ + blcs 0xe5910 │ │ │ │ stmiavs fp, {r0, r1, r6, r8, ip, lr, pc}^ │ │ │ │ cmple r0, r0, lsl #22 │ │ │ │ subcs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ strmi pc, [r3], -fp, ror #21 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ andsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e434 │ │ │ │ + blt 0x56e38c │ │ │ │ stmdbvs r2!, {r1, r3, r4, r6, sp, lr} │ │ │ │ addsvs fp, sl, r2, lsl sl │ │ │ │ - blt 0x56e740 │ │ │ │ + blt 0x56e698 │ │ │ │ stmibvs r2!, {r1, r3, r4, r6, r7, sp, lr} │ │ │ │ tstvs sl, r2, lsl sl │ │ │ │ - blt 0x56e94c │ │ │ │ - bvs 0x96c730 │ │ │ │ + blt 0x56e8a4 │ │ │ │ + bvs 0x96c688 │ │ │ │ orrsvs fp, sl, r2, lsl sl │ │ │ │ andne lr, sl, #212, 18 @ 0x350000 │ │ │ │ - blt 0x5829f8 │ │ │ │ + blt 0x582950 │ │ │ │ bicsvs r6, sl, r9, lsl r2 │ │ │ │ ldrbne r6, [r1, r2, lsr #22] │ │ │ │ addsvs fp, sl, #73728 @ 0x12000 │ │ │ │ subsvs fp, sl, #40960 @ 0xa000 │ │ │ │ andne lr, lr, #212, 18 @ 0x350000 │ │ │ │ - blt 0x582a10 │ │ │ │ + blt 0x582968 │ │ │ │ sbcsvs r6, sl, #1677721600 @ 0x64000000 │ │ │ │ - blt 0x56f27c │ │ │ │ + blt 0x56f1d4 │ │ │ │ stcvs 3, cr6, [r2, #-360]! @ 0xfffffe98 │ │ │ │ orrsvs fp, sl, #73728 @ 0x12000 │ │ │ │ - blt 0x56fa88 │ │ │ │ + blt 0x56f9e0 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sl, asr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -200579,31 +200537,31 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2b440 │ │ │ │ + bl 0xfec2b398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr12, cr8, {7} │ │ │ │ - blle 0x8c82a4 │ │ │ │ + blle 0x8c81fc │ │ │ │ cdpne 3, 4, cr2, cr1, cr1, {0} │ │ │ │ strtmi r4, [r1], #-1562 @ 0xfffff9e6 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ mvnslt pc, fp, lsl #21 │ │ │ │ - blcs 0xf226c │ │ │ │ + blcs 0xf21c4 │ │ │ │ strtmi fp, [r0], -ip, lsl #30 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1010342 │ │ │ │ - blle 0x41e280 │ │ │ │ + blx 0x101029a │ │ │ │ + blle 0x41e1d8 │ │ │ │ movwmi pc, #111 @ 0x6f @ │ │ │ │ svclt 0x00184298 │ │ │ │ mvnle r3, r1 │ │ │ │ eoreq pc, r3, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @@ -200617,29 +200575,29 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r5, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8030 │ │ │ │ @ instruction: 0xf73d9034 │ │ │ │ - strtmi pc, [r9], -fp, lsl #22 │ │ │ │ + @ instruction: 0x4629fb5f │ │ │ │ strtmi fp, [r0], -r0, lsr #6 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ - blle 0xd1e2e4 │ │ │ │ + blle 0xd1e23c │ │ │ │ vmax.s8 d20, d4, d18 │ │ │ │ vaddhn.i16 d22, q0, q4 │ │ │ │ stmib sp, {r0, r2, r4, r7, sl}^ │ │ │ │ @ instruction: 0xf8cd0800 │ │ │ │ movwcs r9, #8 │ │ │ │ - cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x51a4f245 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d22, d4, d22 │ │ │ │ - vmvn.i32 d17, #5 @ 0x00000005 │ │ │ │ + vaddl.s8 q8, d16, d13 │ │ │ │ @ instruction: 0xf73d000d │ │ │ │ - andlt pc, r5, sp, asr fp @ │ │ │ │ + @ instruction: 0xb005fbb1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ cdpne 15, 0, cr15, cr2, cr7, {4} │ │ │ │ @@ -200663,99 +200621,99 @@ │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ @ instruction: 0xf4180140 │ │ │ │ svclt 0x00186f80 │ │ │ │ tstpvc r0, r1, asr #8 @ p-variant is OBSOLETE │ │ │ │ svcvs 0x0000f418 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ strtmi r0, [r8], -r0, lsl #3 │ │ │ │ - blx 0x810ac6 │ │ │ │ - ble 0x59bba4 │ │ │ │ + blx 0x510a1e │ │ │ │ + ble 0x59bafc │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp, #-2075] @ 0xfffff7e5 │ │ │ │ @ instruction: 0xf195d416 │ │ │ │ - strmi pc, [r1], -fp, asr #21 │ │ │ │ + strmi pc, [r1], -r7, asr #21 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ stmdavs r9, {r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf008e7c2 │ │ │ │ ldrb r0, [r6, r2, lsl #2] │ │ │ │ ldc2l 7, cr15, [lr, #1020] @ 0x3fc │ │ │ │ strmi r4, [r4], -r1, lsr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr15, {7} @ │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ ldr r1, [r4, r3, ror #15]! │ │ │ │ vmax.s8 d20, d12, d26 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmla.f d22, d0, d0[2] │ │ │ │ vand d16, d5, d19 │ │ │ │ - vaddl.s8 q11, d16, d4 │ │ │ │ + vshr.s64 d21, d20, #64 │ │ │ │ @ instruction: 0xf083002e │ │ │ │ ldrb pc, [ip, r9, lsr #16] @ │ │ │ │ str r2, [r2, lr, lsl #2]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b5f4 │ │ │ │ + bl 0xfec2b54c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x460d4614 │ │ │ │ stc2l 7, cr15, [ip, #1020]! @ 0x3fc │ │ │ │ stmdavs r3, {r3, r5, r7, r8, r9, ip, sp, pc} │ │ │ │ eorle r2, r4, r2, lsl #22 │ │ │ │ - blcc 0x1ca84c │ │ │ │ + blcc 0x1ca7a4 │ │ │ │ stmdale r0, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ andcs r9, r0, #0, 6 │ │ │ │ strmi r2, [r8, r0, lsl #6]! │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrclt 7, 2, APSR_nzcv, cr8, cr15, {7} │ │ │ │ teqle r2, r1, lsl #22 │ │ │ │ stmdacs r2, {r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf1cbd9ee │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf195daea │ │ │ │ - @ instruction: 0x4603fa7b │ │ │ │ + @ instruction: 0x4603fa77 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ ldmdavs fp, {r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9300 │ │ │ │ @ instruction: 0x47a833ff │ │ │ │ stmdavs r2, {r2, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrsvs pc, ip, r5, asr #4 │ │ │ │ + bicpl pc, ip, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf73d4628 │ │ │ │ - strtmi pc, [r0], -pc, lsr #21 │ │ │ │ + strtmi pc, [r0], -r3, lsl #22 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf7ff4070 │ │ │ │ tstcs r9, r5, lsr lr │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ andlt r4, r2, r8, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ - @ instruction: 0x61a8f245 │ │ │ │ + bicspl pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ andls r7, r0, r3, lsr r2 │ │ │ │ stc2l 1, cr15, [r2], #408 @ 0x198 │ │ │ │ - eorseq ip, r3, r4, lsr #14 │ │ │ │ + eorseq ip, r3, r4, asr r6 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r4], -r4, lsl #1 │ │ │ │ ldmdavs r2, {r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ - blls 0x365cf0 │ │ │ │ + blls 0x365c48 │ │ │ │ strmi r3, [lr], -r1, lsl #20 │ │ │ │ svclt 0x0028429d │ │ │ │ - bcs 0x1a5d54 │ │ │ │ + bcs 0x1a5cac │ │ │ │ ldm pc, {r0, r3, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldmdbcc r1, {r1, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x46610219 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0312003 │ │ │ │ @ instruction: 0x4601f93d │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ @@ -200771,59 +200729,59 @@ │ │ │ │ movwcs r1, #2770 @ 0xad2 │ │ │ │ svclt 0x00284295 │ │ │ │ @ instruction: 0x462a4615 │ │ │ │ @ instruction: 0xf920f031 │ │ │ │ suble r2, r3, r0, lsl #16 │ │ │ │ strtmi r6, [sl], -r3, ror #17 │ │ │ │ ldrmi r6, [r9], #-2145 @ 0xfffff79f │ │ │ │ - mrc 7, 0, APSR_nzcv, cr14, cr11, {1} │ │ │ │ + mrc 7, 3, APSR_nzcv, cr2, cr11, {1} │ │ │ │ ldrtmi r6, [r8], -r3, ror #17 │ │ │ │ strtmi r4, [fp], #-1578 @ 0xfffff9d6 │ │ │ │ rscvs r4, r3, r1, lsr r6 │ │ │ │ movwls r2, #41728 @ 0xa300 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ movwcs r6, #2146 @ 0x862 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vmla.f d22, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73dc300 │ │ │ │ - andlt pc, r4, fp, lsr #20 │ │ │ │ + andlt pc, r4, pc, ror sl @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #1633 @ 0x661 │ │ │ │ andcs r4, r3, sl, lsr #12 │ │ │ │ @ instruction: 0xf8eef031 │ │ │ │ stmdblt r8!, {r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf195e010 │ │ │ │ - stmdavs r1, {r0, r1, r2, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ tstle r2, r4, lsl #18 │ │ │ │ strtmi r6, [sl], -r0, ror #16 │ │ │ │ @ instruction: 0xf1cd4641 │ │ │ │ - mcrrne 11, 5, pc, r3, cr1 @ │ │ │ │ + mcrrne 11, 4, pc, r3, cr5 @ │ │ │ │ @ instruction: 0x4602d0f3 │ │ │ │ smlabtcs r0, r3, r7, r1 │ │ │ │ @ instruction: 0xe7a74638 │ │ │ │ @ instruction: 0xf04f210e │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ @ instruction: 0xf04fe7a0 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ mulcs r0, sl, r7 │ │ │ │ - @ instruction: 0x61a8f245 │ │ │ │ + bicspl pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ rsccs pc, sl, #64, 4 │ │ │ │ mcrr2 1, 6, pc, r4, cr6 @ │ │ │ │ - eorseq ip, r3, r8, lsr r7 │ │ │ │ + eorseq ip, r3, r8, ror #12 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200835,21 +200793,21 @@ │ │ │ │ tstcs r9, r9, asr #30 │ │ │ │ tstls r6, r8, lsr r6 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f4621 │ │ │ │ pop {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2b840 │ │ │ │ + bl 0xfec2b798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldmdavs r3, {r1, r2, r3, r4, r7, r9, sl, lr} │ │ │ │ strmi pc, [r0, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0x46074614 │ │ │ │ - ldclcc 1, cr15, [pc], #12 @ 0xd4664 │ │ │ │ + ldclcc 1, cr15, [pc], #12 @ 0xd45bc │ │ │ │ strmi r9, [lr], -sl, lsl #22 │ │ │ │ svclt 0x0028429d │ │ │ │ @ instruction: 0xf1bc461d │ │ │ │ ldmdale r5, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ @ instruction: 0xf00ce8df │ │ │ │ andseq r2, r6, #-1879048189 @ 0x90000003 │ │ │ │ ldrbtmi r2, [r1], -r1, lsl #6 │ │ │ │ @@ -200867,43 +200825,43 @@ │ │ │ │ strdls r3, [sl, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2130 @ 0x852 │ │ │ │ strls r4, [r2, #-1544] @ 0xfffff9f8 │ │ │ │ vcgt.s8 d25, d5, d3 │ │ │ │ - vsra.s64 q11, q0, #64 │ │ │ │ + vaddw.s8 q11, q0, d0 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf73de300 │ │ │ │ - andlt pc, r5, pc, ror r9 @ │ │ │ │ + ldrdlt pc, [r5], -r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ @ instruction: 0x462a4671 │ │ │ │ @ instruction: 0xf0314618 │ │ │ │ strmi pc, [r1], -r3, asr #16 │ │ │ │ stmdavs r0!, {r7, r8, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1cd462a │ │ │ │ - mcrrne 12, 12, pc, r3, cr13 @ │ │ │ │ - b 0x14a5f0c │ │ │ │ + mcrrne 12, 12, pc, r3, cr1 @ │ │ │ │ + b 0x14a5e64 │ │ │ │ svclt 0x001875e0 │ │ │ │ mrsle r2, (UNDEF: 18) │ │ │ │ - @ instruction: 0xf91af195 │ │ │ │ + @ instruction: 0xf916f195 │ │ │ │ strtmi r6, [r2], -r1, lsl #16 │ │ │ │ strb r4, [r8, fp, lsr #12] │ │ │ │ strb r2, [r2, lr, lsl #2] │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ - blmi 0x194bd8 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ + blmi 0x194b30 │ │ │ │ subvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000fba5 │ │ │ │ - eorseq ip, r3, r0, asr r7 │ │ │ │ + eorseq ip, r3, r0, lsl #13 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ ldrmi r4, [r0], -r7, lsl #12 │ │ │ │ strmi r9, [ip], -r6, lsl #28 │ │ │ │ @ instruction: 0xf7ff461d │ │ │ │ @@ -200925,15 +200883,15 @@ │ │ │ │ strmi fp, [r5], -r2, lsl #1 │ │ │ │ @ instruction: 0x460c4610 │ │ │ │ @ instruction: 0x7608e9dd │ │ │ │ ldrdhi pc, [r8], -sp @ │ │ │ │ stc2 7, cr15, [r2], #-1020 @ 0xfffffc04 │ │ │ │ cmplt r8, r9, lsl #2 │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ - ldclcc 1, cr15, [pc], #8 @ 0xd47b0 │ │ │ │ + ldclcc 1, cr15, [pc], #8 @ 0xd4708 │ │ │ │ svceq 0x0003f1bc │ │ │ │ ldm pc, {r1, r2, r4, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbne r8!, {r2, r3, ip, sp, lr, pc} │ │ │ │ tstcs sp, lr, lsl #4 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r8], -r8, lsl #2 │ │ │ │ @@ -200942,59 +200900,59 @@ │ │ │ │ @ instruction: 0xf1b84708 │ │ │ │ eorle r0, lr, r1, lsl #30 │ │ │ │ svceq 0x0002f1b8 │ │ │ │ @ instruction: 0xf1b8d03a │ │ │ │ eorle r0, sp, r0, lsl #30 │ │ │ │ @ instruction: 0xe7e92116 │ │ │ │ vadd.i8 q11, , q1 │ │ │ │ - vmla.f d22, d16, d0[5] │ │ │ │ + vorr.i32 d22, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ eorhi pc, r8, sp, asr #17 │ │ │ │ strvc lr, [r8], -sp, asr #19 │ │ │ │ pop {r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf73d41f0 │ │ │ │ - stmdavs r0, {r0, r1, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ + stmdavs r0, {r0, r1, r2, r4, r5, r8, fp, ip, sp, pc}^ │ │ │ │ @ instruction: 0x4633463a │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xffcef1cc │ │ │ │ + @ instruction: 0xffc2f1cc │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ @ instruction: 0x460e3fff │ │ │ │ svclt 0x00184607 │ │ │ │ andle r2, r2, r0, lsl #2 │ │ │ │ @ instruction: 0x4633463a │ │ │ │ @ instruction: 0xf195e7ca │ │ │ │ - stmdavs r1, {r0, r1, r2, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r7, fp, ip, sp, lr, pc} │ │ │ │ stmiavs r2, {r3, r4, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0x461719d2 │ │ │ │ streq pc, [r0], -r6, asr #2 │ │ │ │ - blle 0xff4a0040 │ │ │ │ + blle 0xff49ff98 │ │ │ │ @ instruction: 0x2100689a │ │ │ │ - bl 0x1d25330 │ │ │ │ - blle 0xff315064 │ │ │ │ + bl 0x1d25288 │ │ │ │ + blle 0xff314fbc │ │ │ │ ubfx r6, pc, #1, #10 │ │ │ │ ldmibne r2, {r1, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf1464617 │ │ │ │ strb r0, [pc, r0, lsl #12]! │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ - blmi 0x194d20 │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ + blmi 0x194c78 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf166323b │ │ │ │ svclt 0x0000fb01 │ │ │ │ - eorseq ip, r3, r8, ror #14 │ │ │ │ + mlaseq r3, r8, r6, ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ba80 │ │ │ │ + bl 0xfec2b9d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldrmi r4, [r0], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7ff460c │ │ │ │ smlatbcs r9, r7, fp, pc @ │ │ │ │ stmdavs r3, {r6, r7, r8, ip, sp, pc} │ │ │ │ - blcs 0x1a34a0 │ │ │ │ + blcs 0x1a33f8 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ eorcs pc, sp, #3 │ │ │ │ tstcs r0, r2, lsl r2 │ │ │ │ movwcs r2, #513 @ 0x201 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201006,85 +200964,85 @@ │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - mvnsvs pc, r5, asr #4 │ │ │ │ + msrvs R12_usr, r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ - stmdalt r6!, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + ldmlt sl!, {r0, r2, r3, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cc6840 │ │ │ │ - strdcs pc, [r0, -fp] │ │ │ │ + smlattcs r0, pc, lr, pc @ │ │ │ │ strbne r4, [r7, r6, lsl #12] │ │ │ │ @ instruction: 0xf195b910 │ │ │ │ - stmdavs r1, {r0, r1, r2, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x463b4632 │ │ │ │ tstls r0, r8, lsr #12 │ │ │ │ andlt r4, r3, r0, lsr #15 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ strdcs fp, [r0], -r0 │ │ │ │ - @ instruction: 0x61a8f245 │ │ │ │ + bicspl pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r2, lsl #22 │ │ │ │ subscc pc, r5, #64, 4 │ │ │ │ - blx 0xfe710edc │ │ │ │ - eorseq ip, r3, ip, ror r7 │ │ │ │ + blx 0xfe710e34 │ │ │ │ + eorseq ip, r3, ip, lsr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bb50 │ │ │ │ + bl 0xfec2baa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adclt r0, r1, r8, ror #30 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0x460f4b3e │ │ │ │ mcrls 6, 1, r4, cr6, cr4, {0} │ │ │ │ tstls pc, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xf1296e │ │ │ │ + blx 0xf128c6 │ │ │ │ subsle r2, r1, r0, lsl #16 │ │ │ │ - blcs 0x16e984 │ │ │ │ - blcs 0x1c8a14 │ │ │ │ - blcs 0x1489d0 │ │ │ │ + blcs 0x16e8dc │ │ │ │ + blcs 0x1c896c │ │ │ │ + blcs 0x148928 │ │ │ │ stmdavs r6, {r0, r2, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ tstcs r0, r0, ror r2 │ │ │ │ @ instruction: 0xf1c1a802 │ │ │ │ - stmdbge r2, {r2, r5, r6, r8, fp, sp, lr, pc} │ │ │ │ + stmdbge r2, {r5, r6, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1cb4630 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ tstcs r0, r2, lsr fp │ │ │ │ ldmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ tstls r0, ip, lsl #6 │ │ │ │ ands r4, sl, r0, lsr #15 │ │ │ │ ldmdavs sl, {r0, r1, r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmvs r2, {r1, r2, r3, r6, r8, ip, lr, pc} │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ @ instruction: 0x93264621 │ │ │ │ pop {r0, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470840f0 │ │ │ │ movwcs r6, #2114 @ 0x842 │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ - @ instruction: 0xf73c6300 │ │ │ │ - blmi 0x8949b4 │ │ │ │ - blls 0x8aea4c │ │ │ │ + @ instruction: 0xf73d6300 │ │ │ │ + blmi 0x892a5c │ │ │ │ + blls 0x8ae9a4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r3, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xff9cf194 │ │ │ │ + @ instruction: 0xff98f194 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x462833ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ strb r4, [r2, r0, lsr #15]! │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201092,50 +201050,50 @@ │ │ │ │ tstcs r9, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0xf04f9126 │ │ │ │ @ instruction: 0x462833ff │ │ │ │ eorlt r4, r1, r1, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ andcs r4, r0, r8, lsl #14 │ │ │ │ - @ instruction: 0x61a8f245 │ │ │ │ + bicspl pc, r8, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ rsbcc pc, pc, #64, 4 │ │ │ │ - blx 0x510fec │ │ │ │ - blx 0x10111a2 │ │ │ │ + blx 0x510f44 │ │ │ │ + blx 0xd110fa │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - mlaseq r3, r0, r7, ip │ │ │ │ + eorseq ip, r3, r0, asr #13 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2bc68 │ │ │ │ + bl 0xfec2bbc0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, ror #30 │ │ │ │ adclt r4, r1, r7, lsr fp │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f931f │ │ │ │ @ instruction: 0xf7ff0300 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r0, r1, r3, r6, ip, lr, pc} │ │ │ │ eorsle r2, sl, r2, lsl #20 │ │ │ │ andsle r2, r9, r4, lsl #20 │ │ │ │ cmple pc, r1, lsl #20 │ │ │ │ tstcs r0, r7, asr #16 │ │ │ │ stmdage r2, {r4, r5, r6, r9, sp} │ │ │ │ - ldm r8, {r0, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r4, {r0, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrtmi sl, [r8], -r2, lsl #18 │ │ │ │ - blx 0xff5911da │ │ │ │ + blx 0xff291132 │ │ │ │ eorsle r2, r6, r0, lsl #16 │ │ │ │ - @ instruction: 0xff44f194 │ │ │ │ + @ instruction: 0xff40f194 │ │ │ │ @ instruction: 0xf04f4601 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463033ff │ │ │ │ tstls r0, r9, lsl #16 │ │ │ │ and r4, sp, r8, lsr #15 │ │ │ │ strtmi r4, [r0], -r2, lsr #18 │ │ │ │ - blx 0x1592ace │ │ │ │ + blx 0x1592a26 │ │ │ │ subsmi r4, r1, #2097152 @ 0x200000 │ │ │ │ svclt 0x00183a00 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @ instruction: 0x46134630 │ │ │ │ strmi r9, [r8, r0, lsl #2]! │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl fp │ │ │ │ @@ -201143,126 +201101,126 @@ │ │ │ │ eorlt sp, r1, r0, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavs r2, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ strtmi r2, [r8], -r0, lsl #6 │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - @ instruction: 0xff56f73c │ │ │ │ + @ instruction: 0xffaaf73c │ │ │ │ stmdbge r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrdcs lr, [r9, -r3] │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r0, lsr r6 │ │ │ │ ldrb r4, [r7, r8, lsr #15] │ │ │ │ - blx 0xff411280 │ │ │ │ + blx 0xff1111d8 │ │ │ │ vhadd.s8 d18, d5, d0 │ │ │ │ - vaddw.s8 q11, q8, d24 │ │ │ │ - blmi 0x214ffc │ │ │ │ + vsra.s64 , q4, #64 │ │ │ │ + blmi 0x214f54 │ │ │ │ rsbvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1669000 │ │ │ │ svclt 0x0000f993 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsr #15 │ │ │ │ - eorseq ip, r3, r8, lsl r8 │ │ │ │ + ldrsbteq ip, [r3], -r8 │ │ │ │ + eorseq ip, r3, r8, asr #14 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0060f8cc │ │ │ │ ldrmi fp, [sp], -r2, lsr #1 │ │ │ │ @ instruction: 0x46074b3f │ │ │ │ ldrmi r4, [r4], -lr, lsl #12 │ │ │ │ ldrdhi pc, [r0], sp @ │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mrc2 7, 5, pc, cr2, cr12, {1} │ │ │ │ + @ instruction: 0xff06f73c │ │ │ │ @ instruction: 0x4629b198 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ @ instruction: 0x1e05fb53 │ │ │ │ movwcs sp, #2867 @ 0xb33 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - tstpvc r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r0, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strls r9, [r0, #-771] @ 0xfffffcfd │ │ │ │ - @ instruction: 0xff0cf73c │ │ │ │ + @ instruction: 0xff60f73c │ │ │ │ @ instruction: 0x4601e013 │ │ │ │ stmdage r4, {r4, r5, r6, r9, sp} │ │ │ │ - stmda ip, {r0, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r8, {r0, r6, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ - blx 0xf92bc2 │ │ │ │ + blx 0xf92b1a │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [fp], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ - blmi 0xa26a9c │ │ │ │ - blls 0x92ec48 │ │ │ │ + blmi 0xa269f4 │ │ │ │ + blls 0x92eba0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 113) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blmi 0x7f53c0 │ │ │ │ - blls 0x92ec6c │ │ │ │ + blmi 0x7f5318 │ │ │ │ + blls 0x92ebc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ @ instruction: 0xf04f426d │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ @ instruction: 0x463833ff │ │ │ │ strls r4, [r8, #-1585]! @ 0xfffff9cf │ │ │ │ pop {r1, r5, ip, sp, pc} │ │ │ │ @ instruction: 0x470841f0 │ │ │ │ strtmi r2, [r1], -r1, lsl #6 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ bicslt pc, r8, r1, lsr #27 │ │ │ │ @ instruction: 0xf1cda904 │ │ │ │ - @ instruction: 0x4604f873 │ │ │ │ + strmi pc, [r4], -r7, ror #16 │ │ │ │ @ instruction: 0xf194b140 │ │ │ │ - stmdavs r1, {r0, r1, r2, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r3, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ strbne r4, [r3, r2, lsr #12]! │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xe7c647b0 │ │ │ │ strbmi sl, [r0], -r4, lsl #18 │ │ │ │ - blx 0xfe512c50 │ │ │ │ + blx 0xfe512ba8 │ │ │ │ strmi r4, [r2], -r1, lsl #12 │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ @ instruction: 0xf04fd0f2 │ │ │ │ submi r3, r1, #-268435441 @ 0xf000000f │ │ │ │ @ instruction: 0xe7ed4613 │ │ │ │ str r2, [pc, lr, lsl #2]! │ │ │ │ - blx 0xd113b8 │ │ │ │ + blx 0xa11310 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2be7c │ │ │ │ + bl 0xfec2bdd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ strmi fp, [lr], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -r7, lsl #12 │ │ │ │ - mcr2 7, 1, pc, cr14, cr12, {1} @ │ │ │ │ + mcr2 7, 4, pc, cr2, cr12, {1} @ │ │ │ │ biclt r4, r0, r9, lsr #12 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmlsne.f32 s30, s11, s30 │ │ │ │ strtmi sp, [r2], -fp, lsr #22 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ vrshl.s8 d25, d0, d5 │ │ │ │ - vorr.i32 d23, #12 @ 0x0000000c │ │ │ │ + vmla.f d22, d0, d0[3] │ │ │ │ @ instruction: 0xf73c012e │ │ │ │ - andlt pc, r3, fp, lsl #29 │ │ │ │ + ldrdlt pc, [r3], -pc @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bdf0 │ │ │ │ - blx 0xfee92cc8 │ │ │ │ + blx 0xfee92c20 │ │ │ │ svclt 0x00d81e02 │ │ │ │ stcle 2, cr4, [r2], #-324 @ 0xfffffebc │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201278,18 +201236,18 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ movwcs fp, #7664 @ 0x1df0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 0, cr15, [r6, #-192]! @ 0xffffff40 │ │ │ │ @ instruction: 0xf1a7b1b8 │ │ │ │ - strmi pc, [r1], -r5, ror #24 │ │ │ │ + strmi pc, [r1], -r1, ror #24 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf194b110 │ │ │ │ - stmdavs r1, {r0, r1, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r1, r2, r3, r4, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ tstls r0, r8, lsr r6 │ │ │ │ @ instruction: 0xb00347b0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -201300,35 +201258,35 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrmi fp, [sp], -r7, lsl #1 │ │ │ │ strmi r4, [r7], -lr, lsl #12 │ │ │ │ @ instruction: 0xf8dd4614 │ │ │ │ @ instruction: 0xf8dd8038 │ │ │ │ @ instruction: 0xf73c903c │ │ │ │ - @ instruction: 0x4629fdb5 │ │ │ │ + strtmi pc, [r9], -r9, lsl #28 │ │ │ │ @ instruction: 0x4620b318 │ │ │ │ - blx 0x1692d88 │ │ │ │ - blle 0xc9c5a4 │ │ │ │ + blx 0x1692ce0 │ │ │ │ + blle 0xc9c4fc │ │ │ │ strbmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1512d94 │ │ │ │ - blle 0x165ed9c │ │ │ │ + blx 0x1512cec │ │ │ │ + blle 0x165ecf4 │ │ │ │ andls r2, r4, r0, lsl #6 │ │ │ │ ldrtmi r4, [r0], -r2, lsr #12 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - msrvc R8_fiq, r5 │ │ │ │ + cmppvs r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ movwls r9, #13568 @ 0x3500 │ │ │ │ - mcr2 7, 0, pc, cr8, cr12, {1} @ │ │ │ │ + mrc2 7, 2, pc, cr12, cr12, {1} │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x462083f0 │ │ │ │ - blx 0xd92dd0 │ │ │ │ + blx 0xd92d28 │ │ │ │ ldcle 14, cr1, [r7], {2} │ │ │ │ @ instruction: 0xf04f4251 │ │ │ │ @ instruction: 0xf04f32ff │ │ │ │ strdls r3, [lr, -pc] │ │ │ │ @ instruction: 0x46314638 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0x470843f0 │ │ │ │ @@ -201345,41 +201303,41 @@ │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ vmlane.f32 s30, s4, s26 │ │ │ │ movwcs sp, #7642 @ 0x1dda │ │ │ │ ldrmi r4, [r8], -r1, asr #12 │ │ │ │ stc2 0, cr15, [r2], #192 @ 0xc0 │ │ │ │ lsllt r4, r1, #12 │ │ │ │ @ instruction: 0xf1a74620 │ │ │ │ - @ instruction: 0x4601fbf9 │ │ │ │ + @ instruction: 0x4601fbf5 │ │ │ │ strbne r4, [r4, r5, lsl #12] │ │ │ │ @ instruction: 0xf194b110 │ │ │ │ - stmdavs r1, {r0, r2, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r1, {r0, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r3], -sl, lsr #12 │ │ │ │ submi lr, r1, #53215232 @ 0x32c0000 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ smlabtcs lr, r5, r7, lr │ │ │ │ @ instruction: 0xf06fe7bf │ │ │ │ ldr r0, [fp, sp, lsl #4]! │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ ldrmi r4, [r4], -pc, lsl #12 │ │ │ │ @ instruction: 0xf73c461e │ │ │ │ - bicslt pc, r0, r7, lsr sp @ │ │ │ │ + bicslt pc, r0, fp, lsl #27 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf9d8f7ff │ │ │ │ - blle 0xc9c6a0 │ │ │ │ + blle 0xc9c5f8 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - teqpvc r8, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 104), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [r4, #240] @ 0xf0 │ │ │ │ + stc2l 7, cr15, [r8, #240]! @ 0xf0 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x463181f0 │ │ │ │ strtmi r4, [r0], -r5, lsl #12 │ │ │ │ @@ -201404,41 +201362,41 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ movwcs r8, #4592 @ 0x11f0 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2 0, cr15, [sl], #-192 @ 0xffffff40 │ │ │ │ @ instruction: 0xf1a6b1c8 │ │ │ │ - @ instruction: 0x4604f9b5 │ │ │ │ + @ instruction: 0x4604f9b1 │ │ │ │ mcrrne 7, 12, r1, r3, cr6 │ │ │ │ strtmi sp, [r2], -pc │ │ │ │ @ instruction: 0x46404633 │ │ │ │ ldrmi r9, [r8, r0, lsl #10]! │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf19481f0 │ │ │ │ - stmdavs r5, {r0, r1, r2, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r5, {r0, r1, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ smlattcs lr, fp, r7, lr │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c160 │ │ │ │ + bl 0xfec2c0b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - ldc2 7, cr15, [ip], #240 @ 0xf0 │ │ │ │ + ldc2 7, cr15, [r0, #-240] @ 0xffffff10 │ │ │ │ movwcs fp, #416 @ 0x1a0 │ │ │ │ ldrtmi r4, [r0], -sl, lsr #12 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ - cmppvc r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpvs r4, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldc2 7, cr15, [lr, #-240] @ 0xffffff10 │ │ │ │ + ldc2l 7, cr15, [r2, #-240]! @ 0xffffff10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ orrlt r2, r4, r6, lsl r1 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ @@ -201454,35 +201412,35 @@ │ │ │ │ @ instruction: 0xf0302003 │ │ │ │ strmi pc, [r4], -pc, asr #23 │ │ │ │ @ instruction: 0xf152b1c0 │ │ │ │ movwcs pc, #2301 @ 0x8fd @ │ │ │ │ subcs pc, r0, #68, 4 @ 0x40000004 │ │ │ │ andeq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf92ef193 │ │ │ │ - blt 0x5837ec │ │ │ │ + blt 0x583744 │ │ │ │ eorvs fp, r0, fp, lsl sl │ │ │ │ adcvs r6, r2, r3, rrx │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ strb r2, [fp, lr, lsl #2] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2c214 │ │ │ │ + bl 0xfec2c16c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vcge.s8 d18, d12, d11 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64c0133 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blx 0x1a11120 │ │ │ │ + blx 0x1a11078 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ tstge r1, #-1073741794 @ 0xc000001e │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -201493,32 +201451,32 @@ │ │ │ │ @ instruction: 0xf6cd63ef │ │ │ │ @ instruction: 0xf8c063ad │ │ │ │ andlt r3, r3, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2131fe │ │ │ │ + blx 0x213156 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c29c │ │ │ │ + bl 0xfec2c1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e68f8 │ │ │ │ + blls 0x1e6850 │ │ │ │ @ instruction: 0xf8d0b11b │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ - msreq R12_fiq, ip │ │ │ │ + cmppvc ip, ip, asr #4 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500fa19 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ cmnlt r3, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r2, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201529,28 +201487,28 @@ │ │ │ │ andlt r4, r2, r0, lsl r2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c318 │ │ │ │ + bl 0xfec2c270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r9, [sp], -r6, lsl #22 │ │ │ │ @ instruction: 0xb12b461c │ │ │ │ @ instruction: 0xf8d04614 │ │ │ │ @ instruction: 0x46252290 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - @ instruction: 0xf64c231b │ │ │ │ - vsubl.s8 q8, d0, d28 │ │ │ │ + vcge.s8 d18, d12, d11 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf64c0233 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ andls r0, r0, #1073741835 @ 0x4000000b │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf9d8f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201561,29 +201519,29 @@ │ │ │ │ andspl pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2c398 │ │ │ │ + bl 0xfec2c2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blls 0x1e69f4 │ │ │ │ + blls 0x1e694c │ │ │ │ @ instruction: 0xf8d0b143 │ │ │ │ @ instruction: 0xf1b32290 │ │ │ │ svclt 0x00180419 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xd51b4 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xd510c @ │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - @ instruction: 0xf64c231b │ │ │ │ - vaddw.s8 q8, q0, d28 │ │ │ │ + vcge.s8 d18, d12, d11 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf64c0133 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ tstls r0, sp, lsr #4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf996f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrsmi lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ @@ -201594,28 +201552,28 @@ │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c41c │ │ │ │ + bl 0xfec2c374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ - blls 0x2e6a38 │ │ │ │ - @ instruction: 0xf64cb3a3 │ │ │ │ - vsubhn.i16 d16, q0, q14 │ │ │ │ + blls 0x2e6990 │ │ │ │ + vcgt.s8 d27, d28, d19 │ │ │ │ + vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0x46150633 │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c22290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf956f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #355 @ 0x163 │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ @@ -201625,20 +201583,20 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andsvc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf64c231b │ │ │ │ - vsubhn.i16 d16, q0, q14 │ │ │ │ + vcge.s8 d18, d12, d11 │ │ │ │ + vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf64c0633 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf928f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b95b │ │ │ │ movwcs r1, #4676 @ 0x1244 │ │ │ │ ldrmi r3, [sl], -r1, lsl #18 │ │ │ │ @@ -201647,31 +201605,31 @@ │ │ │ │ strtmi r7, [pc], -r5, lsl #16 │ │ │ │ @ instruction: 0xf8d0e7b3 │ │ │ │ ldrb r1, [r2, r8, asr #6]! │ │ │ │ ldrbcc pc, [pc, pc, asr #32]! @ │ │ │ │ ldrtmi r2, [sp], -lr, lsl #6 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c4f0 │ │ │ │ + bl 0xfec2c448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - blmi 0x1066b78 │ │ │ │ + blmi 0x1066ad0 │ │ │ │ ldrmi r4, [r5], -r4, lsl #12 │ │ │ │ ldmdavs fp, {r2, r3, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ orrlt r0, r9, #0, 6 │ │ │ │ - strteq pc, [ip], -ip, asr #12 │ │ │ │ + ldrbvc pc, [ip], -ip, asr #4 @ │ │ │ │ ldrteq pc, [r3], -r0, asr #5 @ │ │ │ │ @ instruction: 0xf8d44617 │ │ │ │ @ instruction: 0xf8c33290 │ │ │ │ tstcs fp, #176 @ 0xb0 │ │ │ │ strls r4, [r0], -r0, lsr #12 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8e6f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ movwcs fp, #411 @ 0x19b │ │ │ │ orrspl lr, r4, #192, 18 @ 0x300000 │ │ │ │ ldmdavs sl, {r1, r3, r5, r8, r9, fp, lr} │ │ │ │ @@ -201680,76 +201638,76 @@ │ │ │ │ andlt sp, r7, r8, asr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf8c0bdf0 │ │ │ │ @ instruction: 0xe7eb7210 │ │ │ │ - blvc 0x8909f0 │ │ │ │ - @ instruction: 0xf64c231b │ │ │ │ - vsubhn.i16 d16, q0, q14 │ │ │ │ + blvc 0x890948 │ │ │ │ + vcge.s8 d18, d12, d11 │ │ │ │ + vmov.i32 , #201326592 @ 0x0c000000 │ │ │ │ @ instruction: 0xf64c0633 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strls r0, [r0], -sp, lsr #4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - blvc 0x1909c8 │ │ │ │ + blvc 0x190920 │ │ │ │ @ instruction: 0xf8b6f039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b9d3 │ │ │ │ movwcs r1, #580 @ 0x244 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ - bl 0x423840 │ │ │ │ + bl 0x423798 │ │ │ │ strtmi r0, [r0], -r3, lsl #4 │ │ │ │ - blx 0xfef113d2 │ │ │ │ - blls 0x1839dc │ │ │ │ - blt 0x7bbbcc │ │ │ │ + blx 0xfef1132a │ │ │ │ + blls 0x183934 │ │ │ │ + blt 0x7bbb24 │ │ │ │ addsmi fp, pc, #73728 @ 0x12000 │ │ │ │ addsmi fp, r5, #8, 30 │ │ │ │ strtmi fp, [pc], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04fd0a7 │ │ │ │ strdcs r3, [fp, #-127] @ 0xffffff81 │ │ │ │ @ instruction: 0xe79e463d │ │ │ │ movtne pc, #35024 @ 0x88d0 @ │ │ │ │ @ instruction: 0xf04fe7e3 │ │ │ │ strdcs r3, [lr, -pc] │ │ │ │ @ instruction: 0xe796463d │ │ │ │ - mrc2 1, 3, pc, cr2, cr1, {6} │ │ │ │ + mcr2 1, 3, pc, cr6, cr1, {6} @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2c600 │ │ │ │ + bl 0xfec2c558 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616231b │ │ │ │ - strteq pc, [ip], #-1612 @ 0xfffff9b4 │ │ │ │ + ldrbvc pc, [ip], #-588 @ 0xfffffdb4 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf64c9400 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ strmi r0, [r5], -sp, lsr #2 │ │ │ │ @ instruction: 0xf86cf039 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3cb │ │ │ │ @ instruction: 0xf5051258 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ movtlt r3, #13148 @ 0x335c │ │ │ │ tstcc r0, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf990f030 │ │ │ │ - blls 0x302174 │ │ │ │ + blls 0x3020cc │ │ │ │ @ instruction: 0xb3bb6807 │ │ │ │ @ instruction: 0x4628231b │ │ │ │ @ instruction: 0xf64c9400 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf039012d │ │ │ │ @ instruction: 0xf500f849 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ biclt r3, fp, ip, asr r3 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ mullt r3, r4, r3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -201771,34 +201729,34 @@ │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0xe7c51bbf │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0098f8cc │ │ │ │ swpcs fp, r1, [r0] │ │ │ │ - streq pc, [ip, #-1612]! @ 0xfffff9b4 │ │ │ │ + ldrbvc pc, [ip, #-588] @ 0xfffffdb4 @ │ │ │ │ ldreq pc, [r3, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ tstls r5, sp, lsr #4 │ │ │ │ strmi r9, [r4], -r0, lsl #10 │ │ │ │ stmdavs r9, {r1, r4, r5, r7, r8, fp, lr} │ │ │ │ @ instruction: 0xf04f910f │ │ │ │ @ instruction: 0xf64c0100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fffb │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2288 │ │ │ │ + blcs 0xe21e0 │ │ │ │ @ instruction: 0xf8d0d04b │ │ │ │ tstcs fp, #80, 4 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xffe6f038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf8d0b3d3 │ │ │ │ mrcne 2, 3, r6, cr11, cr8, {2} │ │ │ │ ldmdale r8!, {r4, r5, r8, r9, fp, sp} │ │ │ │ @@ -201830,44 +201788,44 @@ │ │ │ │ @ instruction: 0xf8d00100 │ │ │ │ @ instruction: 0xe7b27210 │ │ │ │ andsvs pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf643e7c3 │ │ │ │ vbic.i32 q9, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0x463b0595 │ │ │ │ vrhadd.s8 d18, d5, d1 │ │ │ │ - vsubl.s8 , d16, d8 │ │ │ │ + vrshr.s64 d22, d24, #64 │ │ │ │ stmdavs r8!, {r1, r2, r3, r5, r9} │ │ │ │ - blx 0xfee91d1e │ │ │ │ + blx 0xfeb91c76 │ │ │ │ andcs r6, r0, #2686976 @ 0x290000 │ │ │ │ @ instruction: 0xf73c4620 │ │ │ │ - @ instruction: 0xf73bfe0f │ │ │ │ - @ instruction: 0xf504fa6b │ │ │ │ + @ instruction: 0xf73bfe63 │ │ │ │ + @ instruction: 0xf504fabf │ │ │ │ svccs 0x00205800 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ strhi pc, [r0], r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #5831 @ 0x16c7 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ ldrhlt pc, [r8, #-133]! @ 0xffffff7b @ │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xef62c │ │ │ │ + blcs 0xef584 │ │ │ │ ldrbhi pc, [r2], r0 @ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf0304618 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ ldrbhi pc, [r1], r0, asr #32 @ │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ tstcs fp, #-2147483645 @ 0x80000003 │ │ │ │ @ instruction: 0xf8c24620 │ │ │ │ @ instruction: 0xf64c10b0 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strls r0, [r0, #-557] @ 0xfffffdd3 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff5cf038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f84a9 │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ @@ -201879,20 +201837,20 @@ │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf5048ff0 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2404 │ │ │ │ + blcs 0xe235c │ │ │ │ tstcs fp, #147 @ 0x93 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xff2af038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ andcs r8, r0, #2030043136 @ 0x79000000 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @@ -201909,77 +201867,77 @@ │ │ │ │ @ instruction: 0xf840f030 │ │ │ │ addsle r2, r9, r0, lsl #16 │ │ │ │ ldrsbtvs pc, [ip], r9 @ │ │ │ │ cdpcs 8, 0, cr6, cr0, cr7, {0} │ │ │ │ strbthi pc, [sp], -r0 @ │ │ │ │ ldrsbtcc pc, [r8], r9 @ │ │ │ │ strcc lr, [sl], -sp, asr #19 │ │ │ │ - beq 0xf11b40 │ │ │ │ + beq 0xf11a98 │ │ │ │ ldrdcc pc, [r0], #137 @ 0x89 │ │ │ │ ldrtmi sl, [r9], sl, lsl #28 │ │ │ │ - bleq 0x111854 │ │ │ │ + bleq 0x1117ac │ │ │ │ @ instruction: 0xf8cd930c │ │ │ │ @ instruction: 0xf898b034 │ │ │ │ - blcs 0xe2494 │ │ │ │ + blcs 0xe23ec │ │ │ │ strbhi pc, [r8], #-0 @ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ @ instruction: 0xf81ef030 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0af77 │ │ │ │ ldmdavs r3!, {r2, ip, sp, pc} │ │ │ │ strcc r6, [r4], -r3 │ │ │ │ @ instruction: 0xf1093704 │ │ │ │ ldrbmi r0, [r6, #-2312] @ 0xfffff6f8 │ │ │ │ str sp, [r2, r7, ror #3]! │ │ │ │ @ instruction: 0x4620231b │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fecd │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe24e4 │ │ │ │ + blcs 0xe243c │ │ │ │ ldrthi pc, [r7], #-0 @ │ │ │ │ ldmib r3, {r4, r8, r9, sp, pc}^ │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe76f2394 │ │ │ │ addsne pc, r0, #212, 16 @ 0xd40000 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0x4620231b │ │ │ │ ldrsbtmi pc, [r0], r1 @ │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500feaf │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2520 │ │ │ │ + blcs 0xe2478 │ │ │ │ strhi pc, [lr], #-0 │ │ │ │ stmib r0, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xe7534394 │ │ │ │ - blcc 0xfe787fc0 │ │ │ │ + blcc 0xfe787f18 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvncc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ ldrbhi pc, [r0], #-0 @ │ │ │ │ andcs sl, r1, r6, lsl #18 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ stmib sp, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1c73308 │ │ │ │ - ldmib sp, {r0, r1, r3, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ vst4.8 {d18-d21}, [pc], r6 │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ svcls 0x0008339a │ │ │ │ smlatbcs r3, r2, fp, pc @ │ │ │ │ - blx 0x19bf4a │ │ │ │ - bl 0x1119c04 │ │ │ │ + blx 0x19bea2 │ │ │ │ + bl 0x1119b5c │ │ │ │ @ instruction: 0xf50471e7 │ │ │ │ vadd.i8 d21, d14, d0 │ │ │ │ vmla.i d19, d16, d0[6] │ │ │ │ @ instruction: 0xf8982095 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ stmdavs r2, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip}^ │ │ │ │ stmdbeq r2, {r0, r5, r6, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -201987,49 +201945,49 @@ │ │ │ │ movwcs r8, #1054 @ 0x41e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ andvs r2, r7, r0, lsl #6 │ │ │ │ @ instruction: 0xf8986043 │ │ │ │ - blcs 0xe25b4 │ │ │ │ - ldrthi pc, [pc], #0 @ 0xd5848 @ │ │ │ │ + blcs 0xe250c │ │ │ │ + ldrthi pc, [pc], #0 @ 0xd57a0 @ │ │ │ │ @ instruction: 0xf1062300 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr6, cr15, {1} @ │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ subvs r9, r3, r0 │ │ │ │ @ instruction: 0xf504e717 │ │ │ │ @ instruction: 0xf8d45800 │ │ │ │ @ instruction: 0xf898a290 │ │ │ │ - blcs 0xe25e4 │ │ │ │ + blcs 0xe253c │ │ │ │ bichi pc, sl, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff76f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898aecf │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0x101894 │ │ │ │ + blcs 0x1017ec │ │ │ │ ldrbthi pc, [r5], #0 @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ @ instruction: 0xff66f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8daaebf │ │ │ │ stmdavs r2, {r3, r6, r7, ip, sp} │ │ │ │ @ instruction: 0x3717e9d3 │ │ │ │ svccs 0x00011aff │ │ │ │ svclt 0x003846b9 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0c0454a │ │ │ │ @ instruction: 0xf89884f8 │ │ │ │ - blcs 0xe263c │ │ │ │ + blcs 0xe2594 │ │ │ │ ldrhi pc, [fp] │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 5, pc, cr2, cr15, {1} @ │ │ │ │ ldrbtcc pc, [pc], r9, lsl #2 @ │ │ │ │ @@ -202051,27 +202009,27 @@ │ │ │ │ @ instruction: 0xf8124613 │ │ │ │ stmdblt r1, {r0, r8, r9, sl, fp, ip} │ │ │ │ movwcc r7, #8208 @ 0x2010 │ │ │ │ movweq lr, #35747 @ 0x8ba3 │ │ │ │ ldmle r5!, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0x4620231b │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fdd9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - bcs 0xde6cc │ │ │ │ + bcs 0xde624 │ │ │ │ ldrbhi pc, [r8, #-0]! @ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e67c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe26e4 │ │ │ │ + blcs 0xe263c │ │ │ │ @ instruction: 0x83b6f000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 15, cr15, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ae4f │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202079,167 +202037,167 @@ │ │ │ │ movwcs r8, #5216 @ 0x1460 │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ cdp2 0, 14, cr15, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r5, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff3301 │ │ │ │ @ instruction: 0xe651fa51 │ │ │ │ @ instruction: 0xf1c32000 │ │ │ │ - @ instruction: 0x4606fcb5 │ │ │ │ + strmi pc, [r6], -r9, lsr #25 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ tstcs fp, #-2030043136 @ 0x87000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [lr, #224] @ 0xe0 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ andcs r8, r0, #268435471 @ 0x1000000f │ │ │ │ addsvs lr, r4, #3194880 @ 0x30c000 │ │ │ │ @ instruction: 0xf1c2e632 │ │ │ │ - @ instruction: 0xf648ff81 │ │ │ │ + @ instruction: 0xf648ff75 │ │ │ │ @ instruction: 0xf6c631ad │ │ │ │ @ instruction: 0x460201db │ │ │ │ tstcs fp, #32, 12 @ 0x2000000 │ │ │ │ strls r1, [r0, #-2004] @ 0xfffff82c │ │ │ │ andne pc, r2, #132096 @ 0x20400 │ │ │ │ strtcc lr, [r2], #-3012 @ 0xfffff43c │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ @ instruction: 0xf504e6b9 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe27a0 │ │ │ │ + blcs 0xe26f8 │ │ │ │ rscshi pc, r7, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ cdp2 0, 9, cr15, cr8, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r4, r5, r6, r7, r8, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fd51 │ │ │ │ svceq 0x00f65000 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #1043 @ 0x413 │ │ │ │ orrsvs lr, r4, #192, 18 @ 0x300000 │ │ │ │ tstcs fp, #244, 10 @ 0x3d000000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ ldc2 0, cr15, [r8, #-224]! @ 0xffffff20 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8d0829f │ │ │ │ strcs r3, [r1, #-840] @ 0xfffffcb8 │ │ │ │ strtmi r3, [r0], -r1, lsl #22 │ │ │ │ rscpl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - tstpcs r1, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrne (UNDEF: 105), r5 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ - strb pc, [pc, #3321] @ 0xd67bd @ │ │ │ │ + strb pc, [pc, #3321] @ 0xd6715 @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4917 @ 0x1335 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252]! @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefb08 │ │ │ │ + blcs 0xefa60 │ │ │ │ orrshi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ cdp2 0, 3, cr15, cr10, cr15, {1} │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad93 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9b0c │ │ │ │ + blcs 0xf9a64 │ │ │ │ strthi pc, [r4], #-0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r2, #252] @ 0xfc │ │ │ │ strbmi r6, [fp], -r5, lsl #16 │ │ │ │ @ instruction: 0x4620463a │ │ │ │ - mvnscc pc, r5, asr #4 │ │ │ │ + cmppcc sp, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9500 │ │ │ │ ldr pc, [r3, #3419] @ 0xd5b │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4694 @ 0x1256 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252]! @ 0xffffff04 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefb80 │ │ │ │ + blcs 0xefad8 │ │ │ │ orrhi pc, r2, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ ldc2l 0, cr15, [lr, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ad57 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9b84 │ │ │ │ + blcs 0xf9adc │ │ │ │ bicshi pc, r0, #0 │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #16, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6, #-252] @ 0xffffff04 │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ @ instruction: 0xf950f175 │ │ │ │ @ instruction: 0xf1c84606 │ │ │ │ - blx 0x18d4540 │ │ │ │ + blx 0x18d4468 │ │ │ │ andls pc, r0, r9, lsl #5 │ │ │ │ ldrtmi r9, [r3], -r1, lsl #4 │ │ │ │ stmdage r5, {r0, r8, sp} │ │ │ │ - rsbsvc pc, r8, #1342177284 @ 0x50000004 │ │ │ │ + adcvs pc, r8, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xf844f1d1 │ │ │ │ - blle 0x25fbc8 │ │ │ │ + @ instruction: 0xf838f1d1 │ │ │ │ + blle 0x25fb20 │ │ │ │ strbmi r1, [r6, #-3142] @ 0xfffff3ba │ │ │ │ ldrthi pc, [r0], #-576 @ 0xfffffdc0 @ │ │ │ │ @ instruction: 0xf1be9805 │ │ │ │ - @ instruction: 0xf64cf865 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + @ instruction: 0xf64cf861 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ tstcs fp, #-805306366 @ 0xd0000002 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ stc2 0, cr15, [sl], {56} @ 0x38 │ │ │ │ movwpl pc, #1280 @ 0x500 @ │ │ │ │ cmppcs ip, #9633792 @ p-variant is OBSOLETE @ 0x930000 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @ instruction: 0xf04f8369 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ orrseq lr, r4, r3, asr #19 │ │ │ │ @ instruction: 0xf504e52c │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2984 │ │ │ │ + blcs 0xe28dc │ │ │ │ andshi pc, r0, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [r6, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898acff │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202248,59 +202206,59 @@ │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2 0, cr15, [r6, #188] @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r2, r3, r5, r6, r7, sl, fp, sp, pc} │ │ │ │ ldrtmi r2, [sl], -r0, lsl #6 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vaddw.s8 , q0, d13 │ │ │ │ + vmla.f d16, d0, d1[5] │ │ │ │ movwls r0, #8461 @ 0x210d │ │ │ │ movwpl lr, #2509 @ 0x9cd │ │ │ │ stc2 7, cr15, [sl, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e4fe │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe29e0 │ │ │ │ + blcs 0xe2938 │ │ │ │ subhi pc, r3, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [r8, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r4, r6, r7, sl, fp, sp, pc} │ │ │ │ - orrne pc, sp, r5, asr #4 │ │ │ │ + mvneq pc, r5, asr #4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbt pc, [r5], #3569 @ 0xdf1 @ │ │ │ │ @ instruction: 0xf02f4630 │ │ │ │ cdpne 14, 0, cr15, cr7, cr11, {1} │ │ │ │ addshi pc, sp, #192, 4 │ │ │ │ @ instruction: 0x46204633 │ │ │ │ rscspl pc, r8, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - tstpeq r9, r5, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 97), r4 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe9700 │ │ │ │ ldrb pc, [r1], #3261 @ 0xcbd @ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4674 @ 0x1242 │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], #252 @ 0xfc │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xefd04 │ │ │ │ + blcs 0xefc5c │ │ │ │ subshi pc, pc, #0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ ldc2 0, cr15, [ip, #-188]! @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac95 │ │ │ │ @ instruction: 0xf8d0335c │ │ │ │ - blcs 0xf9d08 │ │ │ │ + blcs 0xf9c60 │ │ │ │ tstphi sl, #0 @ p-variant is OBSOLETE │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r4], {63} @ 0x3f │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @@ -202312,20 +202270,20 @@ │ │ │ │ ldc2 0, cr15, [sl, #-188] @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r1, {r0, r1, r4, r5, r6, sl, fp, sp, pc} │ │ │ │ movweq pc, #4361 @ 0x1109 @ │ │ │ │ @ instruction: 0x4620463a │ │ │ │ @ instruction: 0xf8cd3101 │ │ │ │ mrsls sl, (UNDEF: 1) │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ @ instruction: 0xf504e480 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2adc │ │ │ │ + blcs 0xe2a34 │ │ │ │ @ instruction: 0x81aff000 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2l 0, cr15, [sl], #188 @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898ac53 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @@ -202342,73 +202300,73 @@ │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ ldc2l 0, cr15, [sl], {47} @ 0x2f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r5, {r0, r1, r4, r5, sl, fp, sp, pc} │ │ │ │ ldrtmi r4, [sl], -fp, asr #12 │ │ │ │ vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 , , #64 │ │ │ │ + vmla.f d19, d0, d1[3] │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [ip], #1016 @ 0x3f8 │ │ │ │ @ instruction: 0xf504e444 │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2b54 │ │ │ │ + blcs 0xe2aac │ │ │ │ bichi pc, r0, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ ldc2 0, cr15, [lr], #188 @ 0xbc │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r6, {r0, r1, r2, r4, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4620231b │ │ │ │ @ instruction: 0xf64c9500 │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf64c022d │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf500fb77 │ │ │ │ @ instruction: 0xf8905000 │ │ │ │ - blcs 0xe2b90 │ │ │ │ + blcs 0xe2ae8 │ │ │ │ bichi pc, lr, r0 │ │ │ │ movtpl pc, #35024 @ 0x88d0 @ │ │ │ │ ldrtmi r3, [r3], -r0, asr #26 │ │ │ │ - vmax.s8 d20, d5, d16 │ │ │ │ - vrshr.s64 d16, d1, #64 │ │ │ │ + @ instruction: 0xf6444620 │ │ │ │ + vmlal.s , d16, d1[6] │ │ │ │ vhsub.s8 d16, d5, d13 │ │ │ │ - vmla.f d18, d16, d1[5] │ │ │ │ + vbic.i32 d18, #13 @ 0x0000000d │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ stc2 7, cr15, [r2, #1016] @ 0x3f8 │ │ │ │ @ instruction: 0xf504e40e │ │ │ │ @ instruction: 0xf8935300 │ │ │ │ - blcs 0xe2bc0 │ │ │ │ + blcs 0xe2b18 │ │ │ │ msrhi SPSR_fc, r0 │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2 0, cr15, [r8], {47} @ 0x2f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r2, {r0, r5, r6, r7, r8, r9, fp, sp, pc} │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ @ instruction: 0xf7fffabb │ │ │ │ @ instruction: 0xf504bbf5 │ │ │ │ @ instruction: 0xf8985800 │ │ │ │ - blcs 0xe2bf4 │ │ │ │ + blcs 0xe2b4c │ │ │ │ mrshi pc, (UNDEF: 68) @ │ │ │ │ andcs r2, r8, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ stc2l 0, cr15, [lr], #-188 @ 0xffffff44 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf898abc7 │ │ │ │ stmdavs r7, {r2, r3, r4, r6, r8, r9, ip, sp} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4546 @ 0x11c2 │ │ │ │ ldmne r1!, {r3, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfef12fb4 │ │ │ │ + blge 0xfef12f0c │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4645 @ 0x1225 │ │ │ │ tstpeq r0, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ mcrr2 0, 2, pc, lr, cr15 @ │ │ │ │ @@ -202419,17 +202377,17 @@ │ │ │ │ andls r4, r5, r6, lsl #12 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf1b9ab9d │ │ │ │ svclt 0x00840f0b │ │ │ │ @ instruction: 0xf8d42116 │ │ │ │ vqsub.s8 d2, d16, d0 │ │ │ │ vand q12, , │ │ │ │ - vorr.i32 , #12 @ 0x0000000c │ │ │ │ + vaddw.s8 q11, q8, d12 │ │ │ │ @ instruction: 0xf1bf012e │ │ │ │ - selmi pc, r2, r5 @ │ │ │ │ + strmi pc, [r2], r9, lsr #31 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf1b982a3 │ │ │ │ stmdble r6, {r0, r1, r8, r9, sl, fp} │ │ │ │ svceq 0x0007f1b9 │ │ │ │ @ instruction: 0xf04fbf8c │ │ │ │ @ instruction: 0xf04f0a02 │ │ │ │ @ instruction: 0xf7fe0a01 │ │ │ │ @@ -202439,247 +202397,247 @@ │ │ │ │ stmdapl r0, {r2, r8, sl, ip, sp, lr, pc} │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ movwcs r8, #4382 @ 0x111e │ │ │ │ ldrtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1b93050 │ │ │ │ + blge 0x1b92fa8 │ │ │ │ cmppcc ip, #152, 16 @ p-variant is OBSOLETE @ 0x980000 │ │ │ │ - blcs 0xeff78 │ │ │ │ + blcs 0xefed0 │ │ │ │ tstphi sl, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r8, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, sl, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x1793070 │ │ │ │ + blge 0x1792fc8 │ │ │ │ ldrtmi r6, [sl], -r3, lsl #16 │ │ │ │ - vmax.s8 d20, d5, d16 │ │ │ │ - vsra.s64 d16, d1, #64 │ │ │ │ + @ instruction: 0xf6444620 │ │ │ │ + vmla.f d23, d16, d1[6] │ │ │ │ movwcc r0, #4365 @ 0x110d │ │ │ │ mrc2 7, 3, pc, cr6, cr14, {7} │ │ │ │ - bllt 0x1c13f88 │ │ │ │ + bllt 0x1c13ee0 │ │ │ │ ldrtmi r2, [r3], -r1, lsl #10 │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vrshr.s64 , q12, #64 │ │ │ │ - vqsub.s8 d16, d21, d5 │ │ │ │ - vaddw.s8 q8, q0, d9 │ │ │ │ + @ instruction: 0xf6440295 │ │ │ │ + vmla.f d23, d0, d1[4] │ │ │ │ strls r0, [r0, #-269] @ 0xfffffef3 │ │ │ │ - blx 0x1313fa2 │ │ │ │ - bllt 0x1813fa8 │ │ │ │ + blx 0x1313efa │ │ │ │ + bllt 0x1813f00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1693fb4 │ │ │ │ + bllt 0x1693f0c │ │ │ │ ldrtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xd130c4 │ │ │ │ + blge 0xd1301c │ │ │ │ andvs r6, r3, r3, lsr r8 │ │ │ │ - bllt 0xfef53fcc │ │ │ │ + bllt 0xfef53f24 │ │ │ │ andsmi pc, r0, #192, 16 @ 0xc00000 │ │ │ │ - bllt 0x1293fd4 │ │ │ │ + bllt 0x1293f2c │ │ │ │ andsvs pc, r0, #12779520 @ 0xc30000 │ │ │ │ - bllt 0x1193fdc │ │ │ │ + bllt 0x1193f34 │ │ │ │ subcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ vst3.16 {d30,d32,d34}, [pc :64] │ │ │ │ @ instruction: 0xf6c3434a │ │ │ │ @ instruction: 0xf8c0339a │ │ │ │ @ instruction: 0xf7ff3210 │ │ │ │ movwcs fp, #6967 @ 0x1b37 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [sl, #508]! @ 0x1fc │ │ │ │ - bllt 0x494008 │ │ │ │ + bllt 0x493f60 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfec120d6 │ │ │ │ + blx 0xfec1202e │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac36 │ │ │ │ movwcs fp, #6915 @ 0x1b03 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r9, #-508] @ 0xfffffe04 │ │ │ │ - blt 0xfff14034 │ │ │ │ + blt 0xfff13f8c │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xfe692102 │ │ │ │ + blx 0xfe69205a │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffadf0 │ │ │ │ movwcs fp, #6893 @ 0x1aed │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfe412116 │ │ │ │ + blx 0xfe41206e │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffab4b │ │ │ │ andcs fp, r4, #929792 @ 0xe3000 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ - blx 0xfe19212a │ │ │ │ + blx 0xfe192082 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ ldrdvs sl, [r7], -fp │ │ │ │ - bllt 0xff9d4074 │ │ │ │ + bllt 0xff9d3fcc │ │ │ │ tstls r6, r6, lsl #16 │ │ │ │ strbmi pc, [sl, -pc, asr #8] @ │ │ │ │ ldrcc pc, [sl, r3, asr #13] │ │ │ │ smlabtne r1, r0, r9, lr │ │ │ │ @ instruction: 0xf1c360c1 │ │ │ │ - ldmib sp, {r0, r1, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmib sp, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc}^ │ │ │ │ cmpeq fp, r8, lsl #4 │ │ │ │ - bne 0x17965d8 │ │ │ │ + bne 0x1796530 │ │ │ │ sbcsvs lr, r1, r0, asr #20 │ │ │ │ andeq lr, r2, r0, ror #22 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ ldrdmi r1, [r0, #-139] @ 0xffffff75 │ │ │ │ - bl 0x115c218 │ │ │ │ - bls 0x2590b0 │ │ │ │ - b 0x14bc4d0 │ │ │ │ - b 0x13d93e8 │ │ │ │ + bl 0x115c170 │ │ │ │ + bls 0x259008 │ │ │ │ + b 0x14bc428 │ │ │ │ + b 0x13d9340 │ │ │ │ sbcseq r7, fp, r3, asr ip │ │ │ │ andcs pc, r7, r2, lsr #23 │ │ │ │ - blx 0x29c40e │ │ │ │ - bl 0x11164cc │ │ │ │ + blx 0x29c366 │ │ │ │ + bl 0x1116424 │ │ │ │ @ instruction: 0xf7ff010c │ │ │ │ movwcs fp, #7068 @ 0x1b9c │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 2, APSR_nzcv, cr1, cr15, {3} │ │ │ │ - blt 0xfe9940e0 │ │ │ │ + blt 0xfe994038 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x11121ae │ │ │ │ + blx 0x1112106 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac4a │ │ │ │ movwcs fp, #6807 @ 0x1a97 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [sp, #508]! @ 0x1fc │ │ │ │ - blt 0xfe41410c │ │ │ │ + blt 0xfe414064 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0xb921da │ │ │ │ + blx 0xb92132 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaebc │ │ │ │ movwcs fp, #6785 @ 0x1a81 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 4, APSR_nzcv, cr7, cr15, {3} │ │ │ │ - blt 0x1e94138 │ │ │ │ + blt 0x1e94090 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x612206 │ │ │ │ + blx 0x61215e │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccb │ │ │ │ movwcs fp, #6763 @ 0x1a6b │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ ldcge 4, cr15, [lr, #508]! @ 0x1fc │ │ │ │ - blt 0x1914164 │ │ │ │ + blt 0x19140bc │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ - blx 0x92230 │ │ │ │ + blx 0x92188 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffae40 │ │ │ │ movwcs fp, #6741 @ 0x1a55 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 7, pc, cr2, cr15, {3} @ │ │ │ │ - blt 0x1394190 │ │ │ │ + blt 0x13940e8 │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xffb1225c │ │ │ │ + blx 0xffb121b4 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaee7 │ │ │ │ movwcs fp, #6719 @ 0x1a3f │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stcge 4, cr15, [r1, #508]! @ 0x1fc │ │ │ │ - blt 0xe141bc │ │ │ │ + blt 0xe14114 │ │ │ │ subpl pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldcne 6, cr14, [r1, #-192]! @ 0xffffff40 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xff51228c │ │ │ │ + blx 0xff5121e4 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf8c0aa29 │ │ │ │ @ instruction: 0xf7ff9000 │ │ │ │ tstcs fp, #92, 20 @ 0x5c000 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf986f038 │ │ │ │ andpl pc, r0, r0, lsl #10 │ │ │ │ cmppcc ip, #144, 16 @ p-variant is OBSOLETE @ 0x900000 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xa3b2810d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ orrscs lr, r4, #192, 18 @ 0x300000 │ │ │ │ - blt 0xb14210 │ │ │ │ + blt 0xb14168 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0xfeb122dc │ │ │ │ + blx 0xfeb12234 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac6e │ │ │ │ movwcs fp, #6655 @ 0x19ff │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 1, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldmiblt r4!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0xfe592308 │ │ │ │ + blx 0xfe592260 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffada7 │ │ │ │ movwcs fp, #6633 @ 0x19e9 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r1, r2, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xfe953464 │ │ │ │ + blge 0xfe9533bc │ │ │ │ ldmiblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b1 │ │ │ │ - blx 0x2012334 │ │ │ │ + blx 0x201228c │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffac7e │ │ │ │ movwcs fp, #6611 @ 0x19d3 │ │ │ │ ldmne r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0x3d3490 │ │ │ │ + blge 0x3d33e8 │ │ │ │ stmiblt r8, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ andsvs pc, r0, #192, 16 @ 0xc00000 │ │ │ │ stmiblt r2!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1992368 │ │ │ │ + blx 0x19922c0 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf7ffaccc │ │ │ │ @ instruction: 0xf8d4b9b9 │ │ │ │ @ instruction: 0x21072290 │ │ │ │ adcsne pc, r0, r2, asr #17 │ │ │ │ @ instruction: 0xf64c231b │ │ │ │ - vmvn.i32 , #2048 @ 0x00000800 │ │ │ │ + vsubl.s8 q8, d16, d24 │ │ │ │ strtmi r0, [r0], -sp, lsr #4 │ │ │ │ str r9, [r9], #1280 @ 0x500 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmiblt r4, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blx 0xc9292e │ │ │ │ - blcs 0xf02f0 │ │ │ │ - blge 0x1dd33e4 │ │ │ │ + blx 0xb92886 │ │ │ │ + blcs 0xf0248 │ │ │ │ + blge 0x1dd333c │ │ │ │ addscs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ adcscc pc, r0, r2, asr #17 │ │ │ │ - bllt 0x1c542f0 │ │ │ │ + bllt 0x1c54248 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ movwcs sl, #6528 @ 0x1980 │ │ │ │ ldrtmi r2, [r1], -r4, lsl #4 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ ldmdbge lr!, {r0, r1, r2, r3, r4, r5, r6, sl, ip, sp, lr, pc}^ │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @@ -202701,28 +202659,28 @@ │ │ │ │ stmdacs r0, {r0, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r6], #508 @ 0x1fc │ │ │ │ stmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r2, r9, fp, ip, sp, lr, pc} │ │ │ │ - blge 0xff813568 │ │ │ │ + blge 0xff8134c0 │ │ │ │ ldmdblt ip, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - ldcge 4, cr15, [pc, #-508] @ 0xd6188 │ │ │ │ + ldcge 4, cr15, [pc, #-508] @ 0xd60e0 │ │ │ │ ldmdblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vaddhn.i16 d18, q0, q11 │ │ │ │ - blne 0xdd7398 │ │ │ │ + blne 0xdd72f0 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0xf03f4620 │ │ │ │ strtmi pc, [r0], -fp, lsl #30 │ │ │ │ - blx 0x492a22 │ │ │ │ + blx 0x39297a │ │ │ │ @ instruction: 0xf1062301 │ │ │ │ andcs r0, r4, #12, 2 │ │ │ │ @ instruction: 0xf02f4618 │ │ │ │ stmdacs r0, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stclge 4, cr15, [r7], {127} @ 0x7f │ │ │ │ ldmdblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ ldcne 3, cr2, [r1, #-4]! │ │ │ │ @@ -202730,15 +202688,15 @@ │ │ │ │ @ instruction: 0xf9d6f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ stmdavs r4, {r0, r1, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ vsubw.s8 q9, q0, d22 │ │ │ │ addsmi r0, pc, #134217728 @ 0x8000000 │ │ │ │ strcs fp, [r1], #-3864 @ 0xfffff0e8 │ │ │ │ @ instruction: 0x4630e7dc │ │ │ │ - blx 0xffe12478 │ │ │ │ + blx 0xffe123d0 │ │ │ │ strvs pc, [r0], -r0, lsl #2 │ │ │ │ adcseq pc, r8, r9, asr #17 │ │ │ │ ldmdaeq fp, {r1, sp, lr, pc}^ │ │ │ │ ldrbeq lr, [r6], -r3, lsl #22 │ │ │ │ @ instruction: 0xf0264630 │ │ │ │ @ instruction: 0xf8d9fae9 │ │ │ │ addmi r3, r6, #184 @ 0xb8 │ │ │ │ @@ -202746,72 +202704,72 @@ │ │ │ │ @ instruction: 0xf7ff60bc │ │ │ │ @ instruction: 0x1d31b97f │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ @ instruction: 0xf9b0f02f │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf109a909 │ │ │ │ strdvs r3, [r6], -pc @ │ │ │ │ - blt 0x1ad441c │ │ │ │ + blt 0x1ad4374 │ │ │ │ mvnvs pc, #78643200 @ 0x4b00000 │ │ │ │ @ instruction: 0x63adf6cd │ │ │ │ andscc pc, r0, #192, 16 @ 0xc00000 │ │ │ │ ldmdblt sl, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ movwcs r4, #1593 @ 0x639 │ │ │ │ andcs r4, r3, r2, lsr r6 │ │ │ │ @ instruction: 0xf99af02f │ │ │ │ orrslt r9, r8, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xf7394632 │ │ │ │ - stmdals r5, {r2, r3, r4, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ - stc2 1, cr15, [sl], #-756 @ 0xfffffd0c │ │ │ │ - blt 0x1e1444c │ │ │ │ + stmdals r5, {r4, r5, r6, r7, r9, sl, fp, sp, lr, pc} │ │ │ │ + stc2 1, cr15, [r6], #-756 @ 0xfffffd0c │ │ │ │ + blt 0x1e143a4 │ │ │ │ andscs pc, r0, #12779520 @ 0xc30000 │ │ │ │ stmdblt r6, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ - msrvc (UNDEF: 96), r5 │ │ │ │ + orrsvs pc, r0, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1bf4630 │ │ │ │ - ldmdblt r8, {r0, r1, r2, r8, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc}^ │ │ │ │ svceq 0x0001f1b9 │ │ │ │ @ instruction: 0xf8d4d921 │ │ │ │ andcs r3, sp, #144, 4 │ │ │ │ ldrbtcc pc, [pc], pc, asr #32 @ │ │ │ │ adcscs pc, r0, r3, asr #17 │ │ │ │ - blt 0xfead447c │ │ │ │ + blt 0xfead43d4 │ │ │ │ stmibeq r9, {r0, r2, r8, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1084620 │ │ │ │ ldrtmi r0, [sl], -r1, lsl #6 │ │ │ │ - orrseq pc, r1, r5, asr #4 │ │ │ │ + mvnvc pc, r4, asr #12 │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0x4010f8d9 │ │ │ │ vst3.8 {d25-d27}, [pc], r0 │ │ │ │ strls r7, [r1], #-1234 @ 0xfffffb2e │ │ │ │ @ instruction: 0xff06f7fd │ │ │ │ ldmlt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1bd4608 │ │ │ │ - @ instruction: 0xf7fffbf9 │ │ │ │ + @ instruction: 0xf7fffbf5 │ │ │ │ @ instruction: 0xf7fdb8bb │ │ │ │ stmdbmi r5, {r0, r1, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi r2, [r6], -r5, lsl #4 │ │ │ │ stc2l 7, cr15, [r0, #1012]! @ 0x3f4 │ │ │ │ - blt 0xfe2544c0 │ │ │ │ - mcr2 1, 0, pc, cr4, cr0, {6} @ │ │ │ │ + blt 0xfe254418 │ │ │ │ + ldc2l 1, cr15, [r8, #832]! @ 0x340 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - eorseq ip, r3, r4, lsr r8 │ │ │ │ + eorseq ip, r3, r4, ror #14 │ │ │ │ cdple 14, 10, cr11, cr13, cr15, {7} │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d6e0 │ │ │ │ + bl 0xfec2d638 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - @ instruction: 0xf64c2342 │ │ │ │ - vmls.i d16, d0, d0[7] │ │ │ │ + vcgt.s8 q9, q6, q1 │ │ │ │ + @ instruction: 0xf2c0749c │ │ │ │ @ instruction: 0xf64a0433 │ │ │ │ - vmlal.s , d0, d0[6] │ │ │ │ + vrshr.s64 d16, d8, #64 │ │ │ │ strls r0, [r0], #-557 @ 0xfffffdd3 │ │ │ │ @ instruction: 0xf64c460c │ │ │ │ - vsra.s64 d17, d4, #64 │ │ │ │ + vmla.f d16, d16, d0[1] │ │ │ │ @ instruction: 0xf038012d │ │ │ │ @ instruction: 0xf8c0f8b3 │ │ │ │ @ instruction: 0x4605409c │ │ │ │ tstlt r3, r3, lsr #22 │ │ │ │ @ instruction: 0xf8d54798 │ │ │ │ @ instruction: 0xb12b30a8 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @@ -202819,120 +202777,120 @@ │ │ │ │ @ instruction: 0x47184030 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d744 │ │ │ │ + bl 0xfec2d69c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - @ instruction: 0xf64c0ff8 │ │ │ │ - vmls.i d16, d0, d0[7] │ │ │ │ + vrecps.f32 q8, q14, q12 │ │ │ │ + @ instruction: 0xf2c0749c │ │ │ │ @ instruction: 0xf1040433 │ │ │ │ @ instruction: 0xf037000c │ │ │ │ @ instruction: 0xf104fdf3 │ │ │ │ ldmfd sp!, {r6} │ │ │ │ @ instruction: 0xf0374010 │ │ │ │ svclt 0x0000bded │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d770 │ │ │ │ + bl 0xfec2d6c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ vmax.s8 d20, d5, d1 │ │ │ │ - vshr.s64 d23, d20, #64 │ │ │ │ + vmla.i d22, d16, d0[5] │ │ │ │ @ instruction: 0xf15d002e │ │ │ │ @ instruction: 0x4605fa9d │ │ │ │ @ instruction: 0xf988f038 │ │ │ │ teqcs r0, #53248 @ 0xd000 │ │ │ │ - @ instruction: 0xf6459200 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf038022e │ │ │ │ strmi pc, [r4], -r5, ror #16 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ strtmi pc, [r0], -r9, asr #20 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ - eorseq ip, r3, r0, ror #17 │ │ │ │ + eorseq ip, r3, r0, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d7d0 │ │ │ │ + bl 0xfec2d728 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xf800f76b │ │ │ │ + @ instruction: 0xf854f76b │ │ │ │ @ instruction: 0xf916f038 │ │ │ │ andls r4, r0, #45056 @ 0xb000 │ │ │ │ vcge.s8 d18, d5, d24 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ - @ instruction: 0xf645022e │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d5, d30 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf038012e │ │ │ │ - blvs 0x1146e8 │ │ │ │ + blvs 0x114640 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214786 │ │ │ │ - eorseq ip, r3, ip, ror #17 │ │ │ │ + blx 0x2146de │ │ │ │ + eorseq ip, r3, ip, lsl r8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d81c │ │ │ │ + bl 0xfec2d774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf8faf038 │ │ │ │ @ instruction: 0x4601b358 │ │ │ │ - addsne pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ + sbceq pc, r0, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ - rscvc pc, r8, r5, asr #4 │ │ │ │ + andsvc pc, r8, r5, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1112bb4 │ │ │ │ + blx 0x1112b0c │ │ │ │ @ instruction: 0xf0384605 │ │ │ │ strmi pc, [r4], -pc, ror #17 │ │ │ │ @ instruction: 0xf1564628 │ │ │ │ ldrshlt pc, [r4, #-153]! @ 0xffffff67 @ │ │ │ │ andcs r4, r0, #36700160 @ 0x2300000 │ │ │ │ - orrsne pc, r0, ip, asr #12 │ │ │ │ + biceq pc, r0, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - sbcsmi pc, r5, r6, asr #4 │ │ │ │ + eormi pc, sp, r6, asr #4 │ │ │ │ andeq pc, sp, r0, asr #5 │ │ │ │ pop {r0, r1, ip, sp, pc} │ │ │ │ @ instruction: 0xf0384030 │ │ │ │ andlt fp, r3, r9, lsr #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 d27, d5, d16 │ │ │ │ - @ instruction: 0xf2c074d8 │ │ │ │ + vaddhn.i16 d23, q0, q4 │ │ │ │ vshl.s8 d16, d30, d5 │ │ │ │ - vmla.f d23, d16, d0[0] │ │ │ │ - blmi 0x156b4c │ │ │ │ + vsra.s64 q11, q8, #64 │ │ │ │ + blmi 0x156aa4 │ │ │ │ strls r2, [r0], #-605 @ 0xfffffda3 │ │ │ │ - blx 0xffc12c2e │ │ │ │ - eorseq ip, r3, r0, lsl #18 │ │ │ │ + blx 0xffc12b86 │ │ │ │ + eorseq ip, r3, r0, lsr r8 │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ @ instruction: 0xb113309c │ │ │ │ tstlt r3, fp, asr fp │ │ │ │ andcs r4, r0, r8, lsl r7 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2d8c0 │ │ │ │ + bl 0xfec2d818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ strmi r4, [r4], -sp, lsl #12 │ │ │ │ - @ instruction: 0xff86f76a │ │ │ │ + @ instruction: 0xffdaf76a │ │ │ │ @ instruction: 0xf89cf038 │ │ │ │ cmncs ip, #20, 20 @ 0x14000 │ │ │ │ - @ instruction: 0xf6459200 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ vrhadd.s8 d16, d5, d30 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ cdpvs 15, 2, cr15, cr3, cr1, {6} │ │ │ │ @ instruction: 0xf8d34606 │ │ │ │ @ instruction: 0xb12b309c │ │ │ │ @ instruction: 0xb11b6b9b │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xb1404798 │ │ │ │ @@ -202941,331 +202899,331 @@ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - eorseq ip, r3, ip, lsl r9 │ │ │ │ + eorseq ip, r3, ip, asr #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2d934 │ │ │ │ + bl 0xfec2d88c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf76a4604 │ │ │ │ - @ instruction: 0xf038ff4d │ │ │ │ - bmi 0x4d48d4 │ │ │ │ + @ instruction: 0xf038ffa1 │ │ │ │ + bmi 0x4d482c │ │ │ │ andls r2, r0, #144, 6 @ 0x40000002 │ │ │ │ - biceq pc, ip, r5, asr #12 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ + rscsvs pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xff88f037 │ │ │ │ smlawtlt r3, r3, fp, r6 │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andlt r4, r2, r8, lsl r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq ip, r3, r8, lsr r9 │ │ │ │ + eorseq ip, r3, r8, ror #16 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2d990 │ │ │ │ + bl 0xfec2d8e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ - @ instruction: 0xff20f76a │ │ │ │ + @ instruction: 0xff74f76a │ │ │ │ @ instruction: 0xf836f038 │ │ │ │ andls r4, r0, #57344 @ 0xe000 │ │ │ │ vcge.s8 d18, d21, d11 │ │ │ │ - vmlal.s , d16, d0[0] │ │ │ │ - @ instruction: 0xf645022e │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vrshr.s64 q11, q8, #64 │ │ │ │ + vhsub.s8 d16, d5, d30 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ @ instruction: 0xf037012e │ │ │ │ stcvs 15, cr15, [r0], {91} @ 0x5b │ │ │ │ andlt fp, r3, r8, lsl r1 │ │ │ │ - bl 0x214938 │ │ │ │ + bl 0x214890 │ │ │ │ andlt r4, r3, r0, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq ip, r3, r4, asr r9 │ │ │ │ + eorseq ip, r3, r4, lsl #17 │ │ │ │ @ instruction: 0x73bcf24e │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf0858 │ │ │ │ + blcs 0xf07b0 │ │ │ │ andcs fp, r7, ip, lsl #30 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ - rsbsne pc, r8, ip, asr #12 │ │ │ │ + adceq pc, r8, ip, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ ldclt 0, cr15, [lr], {55} @ 0x37 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2da0c │ │ │ │ + bl 0xfec2d964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ strmi r4, [r4], -r6, asr #20 │ │ │ │ - @ instruction: 0xf64523e8 │ │ │ │ - vmla.f d16, d16, d0[3] │ │ │ │ + vcgt.s8 q9, , q12 │ │ │ │ + vsra.s64 , q14, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - andeq pc, r0, #72351744 @ 0x4500000 │ │ │ │ + eorsvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - ldreq pc, [ip, #-1605] @ 0xfffff9bb │ │ │ │ + strbvc pc, [ip, #-581] @ 0xfffffdbb @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xff1cf037 │ │ │ │ - cmppne r4, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orreq pc, r4, ip, asr #12 │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ - rsbmi pc, r9, #73400320 @ 0x4600000 │ │ │ │ + sbccc pc, r1, #73400320 @ 0x4600000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ - tstpmi r5, #74448896 @ p-variant is OBSOLETE @ 0x4700000 │ │ │ │ + msrcc SPSR_fsc, #74448896 @ 0x4700000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ andne lr, ip, #192, 18 @ 0x300000 │ │ │ │ - addmi pc, r9, #74448896 @ 0x4700000 │ │ │ │ + rsccc pc, r1, #74448896 @ 0x4700000 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ bicvs r6, r2, #201326594 @ 0xc000002 │ │ │ │ mvnsmi pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - sbcsvc pc, sp, #1610612740 @ 0x60000004 │ │ │ │ + eorsvc pc, r5, #1610612740 @ 0x60000004 │ │ │ │ andeq pc, sp, #192, 4 │ │ │ │ strvs r6, [r2], #-1091 @ 0xfffffbbd │ │ │ │ - teqpne r1, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ + orreq pc, r9, #73400320 @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vmlal.s q10, d16, d1[4] │ │ │ │ - @ instruction: 0xf645020d │ │ │ │ - vorr.i32 d16, #4 @ 0x00000004 │ │ │ │ + vmvn.i32 d20, #2304 @ 0x00000900 │ │ │ │ + vhsub.s8 d16, d5, d13 │ │ │ │ + vmla.f d23, d0, d0[1] │ │ │ │ @ instruction: 0xf03a012e │ │ │ │ strtmi pc, [r9], -r1, lsr #28 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ andcs lr, r1, #3358720 @ 0x334000 │ │ │ │ - mvncc pc, #73400320 @ 0x4600000 │ │ │ │ + teqpcc sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ movweq pc, #53952 @ 0xd2c0 @ │ │ │ │ - addsvc pc, r8, #68157440 @ 0x4100000 │ │ │ │ + sbcvs pc, r8, #68157440 @ 0x4100000 │ │ │ │ eorseq pc, r1, #192, 4 │ │ │ │ @ instruction: 0xf6469300 │ │ │ │ - vqdmlal.s , d0, d1[6] │ │ │ │ + vqdmlal.s q9, d16, d1[0] │ │ │ │ @ instruction: 0xf038030d │ │ │ │ @ instruction: 0x4629fcf9 │ │ │ │ - @ instruction: 0xf6454620 │ │ │ │ - vsubl.s8 q8, d0, d20 │ │ │ │ - @ instruction: 0xf645022e │ │ │ │ - vmls.f d16, d0, d0[2] │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vhsub.s8 d16, d5, d30 │ │ │ │ + vbic.i32 , #524288 @ 0x00080000 │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ strtmi pc, [r9], -r1, lsr #19 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vbic.i32 d18, #2304 @ 0x00000900 │ │ │ │ + vrsra.s64 d17, d1, #64 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vsubl.s8 q9, d16, d1 │ │ │ │ + vrshr.s64 , , #64 │ │ │ │ @ instruction: 0xf03a020d │ │ │ │ strtmi pc, [r9], -fp, ror #28 │ │ │ │ - @ instruction: 0xf6454620 │ │ │ │ - vmov.i32 q8, #1024 @ 0x00000400 │ │ │ │ - @ instruction: 0xf645022e │ │ │ │ - vabal.s8 q8, d16, d4 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vsubl.s8 , d16, d4 │ │ │ │ + vhsub.s8 d16, d5, d30 │ │ │ │ + vshl.s64 d23, d20, #0 │ │ │ │ @ instruction: 0xf03b052e │ │ │ │ strtmi pc, [r9], -r9, lsl #19 │ │ │ │ @ instruction: 0xf6464620 │ │ │ │ - vorr.i32 d19, #2304 @ 0x00000900 │ │ │ │ + vbic.i32 q9, #256 @ 0x00000100 │ │ │ │ @ instruction: 0xf646030d │ │ │ │ - vrshr.s64 , , #64 │ │ │ │ + vmlal.s , d0, d1[3] │ │ │ │ @ instruction: 0xf03a020d │ │ │ │ @ instruction: 0x4629fe53 │ │ │ │ - @ instruction: 0xf6454620 │ │ │ │ - vrshr.s64 d16, d4, #64 │ │ │ │ + vmax.s8 d20, d5, d16 │ │ │ │ + vmlal.s , d16, d0[1] │ │ │ │ andlt r0, r5, lr, lsr #4 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ ldmdblt r2!, {r0, r1, r3, r4, r5, ip, sp, lr, pc}^ │ │ │ │ - eorseq ip, r3, ip, lsr #19 │ │ │ │ + ldrsbteq ip, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2db3c │ │ │ │ + bl 0xfec2da94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ strmi r4, [ip], -fp, lsr #28 │ │ │ │ @ instruction: 0x4617233a │ │ │ │ - biceq pc, r8, r5, asr #12 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf6459600 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ + vmax.s8 d25, d5, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0xf645fdd1 │ │ │ │ - vsra.s64 q8, q2, #64 │ │ │ │ + vaddw.s8 q8, q0, d4 │ │ │ │ strmi r0, [r5], -lr, lsr #2 │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ - msrlt SPSR_, #528384 @ 0x81000 │ │ │ │ - teqppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrlt SPSR_, #479232 @ 0x75000 │ │ │ │ + msrmi (UNDEF: 100), r6 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf1bf4620 │ │ │ │ - ldmdblt r0, {r0, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r0, {r0, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ andlt r7, r3, r8, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf106bdf0 │ │ │ │ adccs r0, r1, #12, 6 @ 0x30000000 │ │ │ │ @ instruction: 0xf6454638 │ │ │ │ - vabal.s8 , d0, d16 │ │ │ │ - @ instruction: 0xf645052e │ │ │ │ - vaddw.s8 q8, q0, d0 │ │ │ │ + vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + vrshl.s8 d16, d30, d5 │ │ │ │ + vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf07b5400 │ │ │ │ andlt pc, r3, r7, asr #27 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf645bdf0 │ │ │ │ - vshr.s64 q8, q6, #64 │ │ │ │ + vaddl.s8 q8, d0, d12 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ movwcs pc, #6555 @ 0x199b @ │ │ │ │ andlt r7, r3, fp, lsr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc00 │ │ │ │ + bl 0xfec2db58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #45056 @ 0xb000 │ │ │ │ - biceq pc, r8, r5, asr #12 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf6459200 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stclvc 13, cr15, [r0, #-452] @ 0xfffffe3c │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x214bae │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + blx 0x214b06 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dc44 │ │ │ │ + bl 0xfec2db9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -ip, lsl #20 │ │ │ │ - @ instruction: 0xf645233a │ │ │ │ - vmla.f d16, d16, d0[2] │ │ │ │ + vcge.s8 d18, d5, d26 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - andeq pc, r0, #72351744 @ 0x4500000 │ │ │ │ + eorsvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stc2l 0, cr15, [lr, #-220] @ 0xffffff24 │ │ │ │ andlt r6, r2, r4, lsl #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dc8c │ │ │ │ + bl 0xfec2dbe4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - biceq pc, r8, r5, asr #12 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf6459200 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ stmibvs r0, {r0, r1, r3, r5, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x00183800 │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2dcd8 │ │ │ │ + bl 0xfec2dc30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #53248 @ 0xd000 │ │ │ │ - biceq pc, r8, r5, asr #12 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf6459200 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ movwcs pc, #3333 @ 0xd05 @ │ │ │ │ orrvs r7, r3, r3, lsl #10 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2dd24 │ │ │ │ + bl 0xfec2dc7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ strmi r4, [ip], -lr, lsl #20 │ │ │ │ - @ instruction: 0xf645233a │ │ │ │ - vmla.f d16, d16, d0[2] │ │ │ │ + vcge.s8 d18, d5, d26 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - andeq pc, r0, #72351744 @ 0x4500000 │ │ │ │ + eorsvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldc2l 0, cr15, [lr], {55} @ 0x37 │ │ │ │ movwvs pc, #49732 @ 0xc244 @ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andsvc r7, ip, r4, asr #10 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2dd74 │ │ │ │ + bl 0xfec2dccc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c18 │ │ │ │ teqcs sl, #24, 20 @ 0x18000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ - biceq pc, r8, r5, asr #12 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r6, r3, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ - andeq pc, r0, #72351744 @ 0x4500000 │ │ │ │ + eorsvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf0379e08 │ │ │ │ strmi pc, [r4], pc, lsr #25 │ │ │ │ - bge 0x168478 │ │ │ │ + bge 0x1683d0 │ │ │ │ strtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0x401cf8dc │ │ │ │ @ instruction: 0xf06d9402 │ │ │ │ - blmi 0x395160 │ │ │ │ - blls 0x1b0c28 │ │ │ │ + blmi 0x3950b8 │ │ │ │ + blls 0x1b0b80 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x1f13320 │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + blx 0x1c13278 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2ddf0 │ │ │ │ + bl 0xfec2dd48 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ @ instruction: 0x46154c1a │ │ │ │ teqcs sl, #106496 @ 0x1a000 │ │ │ │ strmi r9, [ip], -r0, lsl #8 │ │ │ │ - @ instruction: 0xf6459e08 │ │ │ │ - vmla.f d16, d16, d0[2] │ │ │ │ + vceq.f32 d25, d5, d8 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ ldmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ - @ instruction: 0xf6450200 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ + vhsub.s8 d16, d5, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ @ instruction: 0x4602fc71 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0x46144633 │ │ │ │ strcs sl, [r0, #-2562] @ 0xfffff5fe │ │ │ │ @ instruction: 0xf06d9502 │ │ │ │ tstplt r8, fp, lsr #18 @ p-variant is OBSOLETE │ │ │ │ @@ -203275,71 +203233,71 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1d0bd70 │ │ │ │ - svclt 0x0000fa37 │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + svclt 0x0000fa2b │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2de74 │ │ │ │ + bl 0xfec2ddcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf76a2501 │ │ │ │ - bmi 0x6d5f38 │ │ │ │ - @ instruction: 0xf645233a │ │ │ │ - vmla.f d16, d16, d0[2] │ │ │ │ + bmi 0x6d5fe0 │ │ │ │ + vcge.s8 d18, d5, d26 │ │ │ │ + vsra.s64 , q12, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - andeq pc, r0, #72351744 @ 0x4500000 │ │ │ │ + eorsvc pc, r0, #1342177284 @ 0x50000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ ldc2 0, cr15, [r4], #-220 @ 0xffffff24 │ │ │ │ mvnsmi pc, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ vmax.s8 d20, d4, d4 │ │ │ │ vsubw.s8 q11, q0, d12 │ │ │ │ stcvc 3, cr0, [r2, #-596] @ 0xfffffdac │ │ │ │ subsvc r7, sl, sp │ │ │ │ stc2 0, cr15, [sl, #4]! │ │ │ │ - blx 0x1812cc0 │ │ │ │ + blx 0x1812c18 │ │ │ │ ldmib r4, {r1, r3, r5, r9, sl, lr}^ │ │ │ │ streq r1, [r0, #-6] │ │ │ │ @ instruction: 0xf96cf04b │ │ │ │ - ldc2l 7, cr15, [r0], #-424 @ 0xfffffe58 │ │ │ │ + stc2l 7, cr15, [r4], {106} @ 0x6a │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2deec │ │ │ │ + bl 0xfec2de44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ teqcs sl, #61440 @ 0xf000 │ │ │ │ - biceq pc, r8, r5, asr #12 │ │ │ │ + mvnsvc pc, r5, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf6459200 │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ + vhsub.s8 d25, d5, d0 │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf037022e │ │ │ │ vstrvc d15, [r1, #-1004] @ 0xfffffc14 │ │ │ │ - eorspl pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + rsbmi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - bicseq pc, r4, #72351744 @ 0x4500000 │ │ │ │ + movweq pc, #17989 @ 0x4645 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ svclt 0x000c2900 │ │ │ │ @ instruction: 0x46184610 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf15ceb04 │ │ │ │ svclt 0x0000bdef │ │ │ │ - eorseq ip, r3, r4, asr #19 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2df44 │ │ │ │ + bl 0xfec2de9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf8d00fe8 │ │ │ │ addlt r5, r3, ip, lsl #1 │ │ │ │ @ instruction: 0xf8d0bb85 │ │ │ │ @ instruction: 0x4686327c │ │ │ │ @ instruction: 0xf640b363 │ │ │ │ strd r7, [r6], -pc @ │ │ │ │ @@ -203347,17 +203305,17 @@ │ │ │ │ @ instruction: 0xf045bf98 │ │ │ │ ldmvs fp, {r0, r8, sl} │ │ │ │ ldmdavs ip, {r0, r1, r3, r5, r7, r8, ip, sp, pc} │ │ │ │ mvnsle r4, ip, lsl #5 │ │ │ │ @ instruction: 0xf014685c │ │ │ │ @ instruction: 0xd1230010 │ │ │ │ ldrble r0, [r4, #1700]! @ 0x6a4 │ │ │ │ - mvnne pc, #76, 12 @ 0x4c00000 │ │ │ │ + tstpne r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - teqpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf164124f │ │ │ │ cmpplt sp, sp, ror #16 @ p-variant is OBSOLETE │ │ │ │ vst2.8 {d22-d23}, [pc :64], r0 │ │ │ │ @ instruction: 0xf6cf417c │ │ │ │ vand , q8, │ │ │ │ @@ -203383,15 +203341,15 @@ │ │ │ │ strmi r4, [sp], -ip, asr #22 │ │ │ │ ldrmi r4, [r7], -r6, lsl #12 │ │ │ │ eorcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf8dd4668 │ │ │ │ ldcls 0, cr9, [r3], {72} @ 0x48 │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - svc 0x0020f1be │ │ │ │ + svc 0x001cf1be │ │ │ │ andpl pc, r8, r6, lsl #10 │ │ │ │ andcs r3, r0, #16 │ │ │ │ strls r4, [r2, -r9, lsr #12] │ │ │ │ andhi lr, r3, sp, asr #19 │ │ │ │ strls lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf0049500 │ │ │ │ mcrrne 12, 8, pc, r2, cr13 @ │ │ │ │ @@ -203403,76 +203361,76 @@ │ │ │ │ vshl.s8 q9, , #0 │ │ │ │ vrshl.s8 , , q10 │ │ │ │ vsubw.s8 q10, q1, d25 │ │ │ │ @ instruction: 0xf6474323 │ │ │ │ @ instruction: 0xf6c912b1 │ │ │ │ @ instruction: 0xf64a6237 │ │ │ │ @ instruction: 0xf2cc6e3d │ │ │ │ - blx 0x22292e │ │ │ │ + blx 0x222886 │ │ │ │ @ instruction: 0xf6473300 │ │ │ │ @ instruction: 0xf6c25cbb │ │ │ │ vfma.f32 d17, d4, d11 │ │ │ │ vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ - blx 0x4570ce │ │ │ │ - b 0x14d4e9c │ │ │ │ - blx 0x467e4e │ │ │ │ - blx 0x4952aa │ │ │ │ + blx 0x457026 │ │ │ │ + b 0x14d4df4 │ │ │ │ + blx 0x467da6 │ │ │ │ + blx 0x495202 │ │ │ │ strbtmi ip, [r9], -r7, lsl #24 │ │ │ │ @ instruction: 0xf404fb0e │ │ │ │ vqrdmulh.s d15, d3, d2 │ │ │ │ vldmiavc r3!, {d30-} │ │ │ │ msrcc CPSR_fsxc, #81788928 @ 0x4e00000 │ │ │ │ bicsvc pc, r4, #536870924 @ 0x2000000c │ │ │ │ - b 0x14a8170 │ │ │ │ - blx 0x1a6296 │ │ │ │ - b 0x14b8ed8 │ │ │ │ - blx 0x1a528e │ │ │ │ - b 0x14bd2d0 │ │ │ │ - blx 0x1a569a │ │ │ │ - b 0x14a76dc │ │ │ │ - blx 0x1a3a86 │ │ │ │ + b 0x14a80c8 │ │ │ │ + blx 0x1a61ee │ │ │ │ + b 0x14b8e30 │ │ │ │ + blx 0x1a51e6 │ │ │ │ + b 0x14bd228 │ │ │ │ + blx 0x1a55f2 │ │ │ │ + b 0x14a7634 │ │ │ │ + blx 0x1a39de │ │ │ │ @ instruction: 0xf646f202 │ │ │ │ - vsubw.s8 , q0, d25 │ │ │ │ - b 0xfe157afc │ │ │ │ - blx 0x223a16 │ │ │ │ - b 0xfe1936d8 │ │ │ │ - blx 0x46381e │ │ │ │ - b 0xfe1936e0 │ │ │ │ + vsubw.s8 q11, q8, d1 │ │ │ │ + b 0xfe157a54 │ │ │ │ + blx 0x22396e │ │ │ │ + b 0xfe193630 │ │ │ │ + blx 0x463776 │ │ │ │ + b 0xfe193638 │ │ │ │ @ instruction: 0xf0814212 │ │ │ │ - blmi 0x59522c │ │ │ │ - blls 0x330f4c │ │ │ │ + blmi 0x595184 │ │ │ │ + blls 0x330ea4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle fp, r0, lsl #6 │ │ │ │ tstcs r0, fp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ cmnpcs r7, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ mvnpl pc, #200, 4 @ 0x8000000c │ │ │ │ @ instruction: 0xf605fb03 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ - b 0x14a4718 │ │ │ │ - blx 0x1a8af2 │ │ │ │ - b 0x14d4734 │ │ │ │ + b 0x14a4670 │ │ │ │ + blx 0x1a8a4a │ │ │ │ + b 0x14d468c │ │ │ │ @ instruction: 0xe7905636 │ │ │ │ ldrb r2, [ip, r0] │ │ │ │ - @ instruction: 0xf8d4f1d0 │ │ │ │ + @ instruction: 0xf8c8f1d0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - blvs 0xfe171478 │ │ │ │ + blvs 0xfe1713d0 │ │ │ │ @ instruction: 0xd1f44293 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2e158 │ │ │ │ + bl 0xfec2e0b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmiavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ stmvs r5, {r1, r3, r6, r7, fp, sp, lr} │ │ │ │ addsmi r6, r4, #9306112 @ 0x8e0000 │ │ │ │ adcsmi fp, r5, #8, 30 │ │ │ │ andcs sp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -203480,114 +203438,114 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmibvs sl, {r2, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f44294 │ │ │ │ stmibvs ip, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xd1f04294 │ │ │ │ @ instruction: 0xf44f6c04 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ - blvs 0xff176394 │ │ │ │ + blvs 0xff1762ec │ │ │ │ streq lr, [ip], #-2564 @ 0xfffff5fc │ │ │ │ vhadd.u32 d18, d15, d0 │ │ │ │ addsmi r0, r0, #738197504 @ 0x2c000000 │ │ │ │ addsmi fp, ip, #8, 30 │ │ │ │ andcs fp, r1, r8, lsl #30 │ │ │ │ stmdavs fp, {r5, r6, r7, ip, lr, pc} │ │ │ │ stmdbvs r8, {r9, sp} │ │ │ │ mvnsvc pc, r3, lsl #12 │ │ │ │ tsteq ip, r1, lsl #20 │ │ │ │ - blx 0xff212fd2 │ │ │ │ - blx 0xfecdd844 │ │ │ │ + blx 0xff212f2a │ │ │ │ + blx 0xfecdd79c │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x192498 │ │ │ │ + blhi 0x1923f0 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [lr], -r7, lsl #1 │ │ │ │ strmi r2, [r7], -r0, lsl #2 │ │ │ │ @ instruction: 0xf0804615 │ │ │ │ smlalbblt pc, r0, r9, sl @ │ │ │ │ ldrtvc pc, [r0], #-590 @ 0xfffffdb2 @ │ │ │ │ ldrcs pc, [r5], #704 @ 0x2c0 │ │ │ │ ldreq r6, [r9], r3, lsr #16 │ │ │ │ ldrbeq sp, [sl, #1062] @ 0x426 │ │ │ │ andlt sp, r7, ip, lsl #8 │ │ │ │ - blhi 0x192308 │ │ │ │ + blhi 0x192260 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf9c6f080 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r2, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ ldrtmi r4, [r0], -r1, lsl #12 │ │ │ │ andcc pc, r0, #50331648 @ 0x3000000 │ │ │ │ svclt 0x0048029b │ │ │ │ andcs pc, r0, #1107296256 @ 0x42000000 │ │ │ │ - @ instruction: 0xf8dcf73b │ │ │ │ + @ instruction: 0xf930f73b │ │ │ │ andlt r4, r7, r8, lsr #12 │ │ │ │ - blhi 0x192344 │ │ │ │ + blhi 0x19229c │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmiblt r2!, {r7, ip, sp, lr, pc} │ │ │ │ - blhi 0x1926b0 │ │ │ │ + blhi 0x192608 │ │ │ │ @ instruction: 0xf8d62100 │ │ │ │ ldrtmi r8, [r8], -r4, asr #5 │ │ │ │ @ instruction: 0x901cf8d5 │ │ │ │ - blge 0x2117c0 │ │ │ │ - blx 0x114d66 │ │ │ │ + blge 0x211718 │ │ │ │ + blx 0x1614cbe │ │ │ │ stmib sp, {r1, r3, r6, r9, sl, lr}^ │ │ │ │ strbmi fp, [r1], -r4 │ │ │ │ andge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf6459702 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d16, d4 │ │ │ │ stc 0, cr0, [sp, #184] @ 0xb8 │ │ │ │ @ instruction: 0xf0808b00 │ │ │ │ stmdavs r3!, {r0, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ svclt 0x0000e7bb │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e29c │ │ │ │ + bl 0xfec2e1f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x81b064 │ │ │ │ + blmi 0x81afbc │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi fp, [fp], #-131 @ 0xffffff7d │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ smlawble r0, r3, r2, r4 │ │ │ │ tstcs r0, r9, lsl fp │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf01050d1 │ │ │ │ stmdblt r8!, {r0, r1, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - blx 0xfe8132f0 │ │ │ │ + blx 0xfe813248 │ │ │ │ andlt fp, r3, r0, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x215256 │ │ │ │ - blx 0xfe313124 │ │ │ │ - blx 0xfe413310 │ │ │ │ + blx 0x2151ae │ │ │ │ + blx 0xfe31307c │ │ │ │ + blx 0xfe413268 │ │ │ │ rscle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0xf85db003 │ │ │ │ @ instruction: 0xf08aeb04 │ │ │ │ @ instruction: 0xf645ba99 │ │ │ │ - vmull.s8 , d16, d28 │ │ │ │ + @ instruction: 0xf2c00cdc │ │ │ │ @ instruction: 0xf6450c2e │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - blmi 0x2575c0 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + blmi 0x257518 │ │ │ │ andvc pc, r4, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8cd2000 │ │ │ │ @ instruction: 0xf163c000 │ │ │ │ svclt 0x0000feaf │ │ │ │ - strdeq r8, [r3], r6 │ │ │ │ - addeq r8, r3, r8, lsl ip │ │ │ │ - eorseq ip, r3, r8, lsl #20 │ │ │ │ + umulleq r8, r3, lr, fp │ │ │ │ + addeq r8, r3, r0, asr #25 │ │ │ │ + eorseq ip, r3, r8, lsr r9 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ ldrvc pc, [r0, -lr, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ addlt r4, r8, sp, ror #22 │ │ │ │ @@ -203647,133 +203605,133 @@ │ │ │ │ svcvs 0x00db4628 │ │ │ │ @ instruction: 0x46044798 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ @ instruction: 0xf974f080 │ │ │ │ sbcle r2, fp, r0, lsl #16 │ │ │ │ @ instruction: 0x462069f7 │ │ │ │ @ instruction: 0xf73d2100 │ │ │ │ - @ instruction: 0x4622fa1f │ │ │ │ + @ instruction: 0x4622fa73 │ │ │ │ ldrtmi r4, [r9], -r3, lsl #12 │ │ │ │ - andscs pc, r8, r5, asr #12 │ │ │ │ + subne pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8faf080 │ │ │ │ ldmdbvs r3!, {r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - blcs 0xf3098 │ │ │ │ + blcs 0xf2ff0 │ │ │ │ ldmdavs r1!, {r2, r6, ip, lr, pc} │ │ │ │ ldrmi r4, [r8, r8, lsr #12] │ │ │ │ @ instruction: 0xf8d5e7b1 │ │ │ │ movwcc r3, #4820 @ 0x12d4 │ │ │ │ movwcs sp, #8628 @ 0x21b4 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xf8c54628 │ │ │ │ @ instruction: 0xf76432d4 │ │ │ │ - vadd.f32 d31, d14, d21 │ │ │ │ + vmla.f32 , q7, │ │ │ │ vsubw.s8 , q8, d4 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, r3, r0, lsl #22 │ │ │ │ ldreq r6, [r9], #-2107 @ 0xfffff7c5 │ │ │ │ vqrshl.s8 d29, d0, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1bb │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1c21104 │ │ │ │ - @ instruction: 0xf076f8a7 │ │ │ │ + @ instruction: 0xf076f89b │ │ │ │ stmib sp, {r0, r1, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strmi r6, [r1], -r0, lsl #8 │ │ │ │ - bls 0x17debc │ │ │ │ - sbcne pc, r0, r5, asr #12 │ │ │ │ + bls 0x17de14 │ │ │ │ + rscseq pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c0f080 │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ @ instruction: 0x4622e772 │ │ │ │ @ instruction: 0xf6454631 │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf080002e │ │ │ │ @ instruction: 0xf8d8f8b5 │ │ │ │ strb r4, [r7, -r0]! │ │ │ │ - cdp2 1, 15, cr15, cr12, cr15, {6} │ │ │ │ - teqpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 1, 15, cr15, cr0, cr15, {6} │ │ │ │ + msreq (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andcs pc, ip, r5, asr #12 │ │ │ │ + eorsne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b03 │ │ │ │ @ instruction: 0xf19a72f0 │ │ │ │ - svclt 0x0000ff11 │ │ │ │ + svclt 0x0000ff0d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, lsr #20 │ │ │ │ + eorseq ip, r3, r4, asr r9 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1927bc │ │ │ │ + blhi 0x192714 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r1, r0, asr #23 │ │ │ │ sbcsmi pc, r4, #208, 16 @ 0xd00000 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ stccs 3, cr0, [r0], {-0} │ │ │ │ @ instruction: 0xf5b4db2c │ │ │ │ - ble 0x66712c │ │ │ │ + ble 0x667084 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcscc pc, r4, #12910592 @ 0xc50000 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ bicshi pc, ip, r0, asr #32 │ │ │ │ andslt r4, r1, r0, lsr #12 │ │ │ │ - blhi 0x192640 │ │ │ │ + blhi 0x192598 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ movwcs r8, #12272 @ 0x2ff0 │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ @ instruction: 0xd1e3429c │ │ │ │ addcc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf8d26e2a │ │ │ │ - blcs 0xdb600 │ │ │ │ + blcs 0xdb558 │ │ │ │ @ instruction: 0x81b7f000 │ │ │ │ - blcs 0xf19a4 │ │ │ │ + blcs 0xf18fc │ │ │ │ @ instruction: 0x4628d0d8 │ │ │ │ bfi r4, r8, #15, #7 │ │ │ │ - blhi 0xfe992a00 │ │ │ │ - teqpne ip, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ + blhi 0xfe992958 │ │ │ │ + msreq SPSR_fs, #72351744 @ 0x4500000 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwcs r9, #771 @ 0x303 │ │ │ │ - bpl 0x3147a8 │ │ │ │ + bpl 0x314700 │ │ │ │ @ instruction: 0xf10a461f │ │ │ │ movwls r0, #18960 @ 0x4a10 │ │ │ │ ldrdcc pc, [r4], r5 │ │ │ │ andle r1, r1, sl, asr ip │ │ │ │ ldrle r0, [r3], #-990 @ 0xfffffc22 │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8a38f5b │ │ │ │ vsubl.u q1, d15, d10 │ │ │ │ @ instruction: 0xf8d58f5b │ │ │ │ - blcs 0xe35e0 │ │ │ │ + blcs 0xe3538 │ │ │ │ cmpphi r6, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x103f38 │ │ │ │ + blcs 0x103e90 │ │ │ │ msrhi SPSR_, r0, asr #32 │ │ │ │ - bge 0x301fec │ │ │ │ + bge 0x301f44 │ │ │ │ ldrbmi sl, [r0], -r5, lsl #18 │ │ │ │ stc 4, cr2, [sp] │ │ │ │ stmib sp, {r3, r8, r9, fp, pc}^ │ │ │ │ @ instruction: 0xf7784405 │ │ │ │ - @ instruction: 0xf8d5f9d5 │ │ │ │ + @ instruction: 0xf8d5fa29 │ │ │ │ movwls r3, #28804 @ 0x7084 │ │ │ │ svclt 0x001c3301 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ addcc pc, r4, r5, asr #17 │ │ │ │ rschi pc, pc, r0 │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - b 0xfe2f77d8 │ │ │ │ + b 0xfe2f7730 │ │ │ │ @ instruction: 0xf8d53618 │ │ │ │ ldmib sp, {r2, r5, r6, r9, ip, sp, pc}^ │ │ │ │ vsubw.u8 q9, q3, d8 │ │ │ │ strcc r0, [r1], -fp, lsl #12 │ │ │ │ stmdbgt r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ biceq lr, r6, fp, lsl #22 │ │ │ │ eorsmi pc, r6, fp, asr r8 @ │ │ │ │ @@ -203802,49 +203760,49 @@ │ │ │ │ tstcs r0, r6, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple r6, r0, lsl #22 │ │ │ │ ldrbeq r6, [fp], #-2403 @ 0xfffff69d │ │ │ │ @ instruction: 0xf108d469 │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x2bb20c │ │ │ │ + bl 0x2bb164 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf1b99f00 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ andmi lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000f1b9 │ │ │ │ @ instruction: 0xf108d155 │ │ │ │ @ instruction: 0xf646012c │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ ldmibvs sl!, {r0, r2, r4, r7, r8, r9, sp}^ │ │ │ │ - bleq 0xfe3120ec │ │ │ │ + bleq 0xfe312044 │ │ │ │ andsne pc, r1, r7, lsr r8 @ │ │ │ │ strmi r6, [sl], #-2072 @ 0xfffff7e8 │ │ │ │ @ instruction: 0xf8cb69e3 │ │ │ │ @ instruction: 0x4641305c │ │ │ │ ldrtmi r1, [r8], #-2579 @ 0xfffff5ed │ │ │ │ - blx 0x13606 │ │ │ │ - b 0x12b2e74 │ │ │ │ + blx 0x1355e │ │ │ │ + b 0x12b2dcc │ │ │ │ @ instruction: 0xf8cb0308 │ │ │ │ strbtvs r2, [r3], -r8, rrx │ │ │ │ svchi 0x005bf3bf │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x0698681b │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bllt 0xfe7b1584 │ │ │ │ + bllt 0xfe7b14dc │ │ │ │ strtmi sl, [r1], -r4, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blls 0x216d28 │ │ │ │ - blcs 0x1a8d44 │ │ │ │ + blls 0x216c80 │ │ │ │ + blcs 0x1a8c9c │ │ │ │ svcge 0x0038f47f │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ andcc pc, r8, #13828096 @ 0xd30000 │ │ │ │ vqdmlsl.s q1, d0, d0 │ │ │ │ @ instruction: 0x270080f2 │ │ │ │ ldmdavs r3!, {r1, r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ @@ -203861,39 +203819,39 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ vqadd.s8 d22, d14, d19 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ sbcle r2, fp, r0, lsl #22 │ │ │ │ orrcc pc, r8, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf95f8 │ │ │ │ + blcs 0xf9550 │ │ │ │ vhadd.s8 , q15, q2 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrle r0, [sp, #1049]! @ 0x419 │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r0, r2, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ swpcs r8, r1, [r0] │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1c1110c │ │ │ │ - @ instruction: 0xf076ff17 │ │ │ │ - blls 0x415f50 │ │ │ │ - bls 0x368dcc │ │ │ │ + @ instruction: 0xf076ff0b │ │ │ │ + blls 0x415ea8 │ │ │ │ + bls 0x368d24 │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - addscs pc, r0, r5, asr #12 │ │ │ │ + sbcne pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff30f07f │ │ │ │ @ instruction: 0x4628e79e │ │ │ │ - blx 0x1315372 │ │ │ │ + blx 0xfe8152ca │ │ │ │ rsbscc pc, ip, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0x8014f8dd │ │ │ │ - blcs 0xfb608 │ │ │ │ + blcs 0xfb560 │ │ │ │ svcge 0x000df43f │ │ │ │ strbmi sl, [r1], -r7, lsl #20 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x0005f43f │ │ │ │ sbcsmi pc, r4, #13959168 @ 0xd50000 │ │ │ │ @ instruction: 0xf6bf2c00 │ │ │ │ @@ -203904,15 +203862,15 @@ │ │ │ │ ldmib sp, {r1, r2, sl, fp, ip, pc}^ │ │ │ │ stmib sp, {r3, r8, r9, sp}^ │ │ │ │ stmdbls r5, {r8, fp, lr} │ │ │ │ @ instruction: 0xf0014628 │ │ │ │ @ instruction: 0x4604f8f1 │ │ │ │ @ instruction: 0xffe0f00f │ │ │ │ @ instruction: 0xf8d59a05 │ │ │ │ - b 0xfe15bfcc │ │ │ │ + b 0xfe15bf24 │ │ │ │ vorr.i32 d19, #45568 @ 0x0000b200 │ │ │ │ movwcc r0, #4875 @ 0x130b │ │ │ │ sbceq lr, r3, r1, lsl #22 │ │ │ │ @ instruction: 0xf8416042 │ │ │ │ smladx r8, r3, r0, r4 │ │ │ │ msrcc R10_usr, r0 │ │ │ │ @ instruction: 0xf0899803 │ │ │ │ @@ -203924,105 +203882,105 @@ │ │ │ │ orreq pc, r0, r3, lsl r0 @ │ │ │ │ ldrbeq sp, [r8, -r2, lsr #2] │ │ │ │ @ instruction: 0xf022bf42 │ │ │ │ @ instruction: 0xf8c50204 │ │ │ │ strmi r2, [pc], -r8, lsl #1 │ │ │ │ @ instruction: 0xffd2f089 │ │ │ │ @ instruction: 0x307ff895 │ │ │ │ - blcs 0x1041f8 │ │ │ │ + blcs 0x104150 │ │ │ │ mcrge 4, 5, pc, cr0, cr15, {1} @ │ │ │ │ @ instruction: 0xf8852300 │ │ │ │ @ instruction: 0xf8d5307f │ │ │ │ stclne 2, cr4, [r3], #-848 @ 0xfffffcb0 │ │ │ │ vst4.32 {d29,d31,d33,d35}, [pc :256], r2 │ │ │ │ strb r3, [r3], -r0, lsl #9 │ │ │ │ @ instruction: 0x464269f9 │ │ │ │ @ instruction: 0xf64569e3 │ │ │ │ - vmvn.i32 q9, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ str pc, [r9, -r1, asr #29]! │ │ │ │ addeq pc, r0, #34 @ 0x22 │ │ │ │ vsubw.s8 q9, q0, d2 │ │ │ │ @ instruction: 0xf8c50301 │ │ │ │ @ instruction: 0xf8c52088 │ │ │ │ @ instruction: 0xf08932d4 │ │ │ │ ldr pc, [r7, sp, lsr #31] │ │ │ │ @ instruction: 0x46214632 │ │ │ │ - adcscs pc, r4, r5, asr #12 │ │ │ │ + rscne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcr2 0, 5, pc, cr12, cr15, {3} @ │ │ │ │ @ instruction: 0xf8d5e71a │ │ │ │ - blcs 0xe40f8 │ │ │ │ + blcs 0xe4050 │ │ │ │ mcrge 4, 2, pc, cr4, cr15, {1} @ │ │ │ │ @ instruction: 0xf022695a │ │ │ │ cmpvs sl, r0, asr #5 │ │ │ │ - blcs 0xf1d64 │ │ │ │ + blcs 0xf1cbc │ │ │ │ @ instruction: 0xe63bd1f8 │ │ │ │ - stc2l 1, cr15, [r8], #828 @ 0x33c │ │ │ │ - ldc2 7, cr15, [ip, #224]! @ 0xe0 │ │ │ │ - teqpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + ldc2l 1, cr15, [ip], {207} @ 0xcf │ │ │ │ + mrc2 7, 0, pc, cr0, cr8, {1} │ │ │ │ + msreq (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcs pc, ip, r5, asr #12 │ │ │ │ + rsbsne pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d8 │ │ │ │ @ instruction: 0xf19a227f │ │ │ │ - @ instruction: 0xf645fcfb │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf645fcf7 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ - blmi 0x1977e8 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + blmi 0x197740 │ │ │ │ addscc pc, r9, #64, 4 │ │ │ │ - stc2l 1, cr15, [lr], #616 @ 0x268 │ │ │ │ - eorseq ip, r3, r0, lsr sl │ │ │ │ - eorseq ip, r3, ip, lsr sl │ │ │ │ + stc2l 1, cr15, [sl], #616 @ 0x268 │ │ │ │ + eorseq ip, r3, r0, ror #18 │ │ │ │ + eorseq ip, r3, ip, ror #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec2e948 │ │ │ │ + bl 0xfec2e8a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andls r2, r1, r0, lsl #2 │ │ │ │ @ instruction: 0xf19e30a8 │ │ │ │ - ldmdblt r8, {r0, r2, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ + ldmdblt r8, {r0, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ andlt pc, r3, sp, asr #27 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x2158ea │ │ │ │ + blx 0x215842 │ │ │ │ @ instruction: 0xf7ff9801 │ │ │ │ strb pc, [pc, sp, lsl #25]! @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ @ instruction: 0xf5a04b4b │ │ │ │ addlt r5, sl, r0, lsl #8 │ │ │ │ strvc pc, [r4, #-1444] @ 0xfffffa5c │ │ │ │ movwls r6, #38939 @ 0x981b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwpl pc, #1285 @ 0x505 @ │ │ │ │ - blvc 0x11d2e24 │ │ │ │ + blvc 0x11d2d7c │ │ │ │ strpl pc, [r8, -r0, lsr #11] │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ andcs lr, r3, #3358720 @ 0x334000 │ │ │ │ andcs r3, r1, #16, 30 @ 0x40 │ │ │ │ andcs pc, ip, #8585216 @ 0x830000 │ │ │ │ - bge 0x2823d0 │ │ │ │ - blvc 0x292df8 │ │ │ │ - @ instruction: 0xffe4f777 │ │ │ │ + bge 0x282328 │ │ │ │ + blvc 0x292d50 │ │ │ │ + @ instruction: 0xf838f778 │ │ │ │ @ instruction: 0xf7644638 │ │ │ │ - @ instruction: 0xf8d5fa51 │ │ │ │ + @ instruction: 0xf8d5faa5 │ │ │ │ mcrls 2, 0, r3, cr3, cr12, {3} │ │ │ │ - blcs 0xfb7ec │ │ │ │ + blcs 0xfb744 │ │ │ │ ldmib sp, {r0, r3, r4, r6, r8, ip, lr, pc}^ │ │ │ │ strmi r2, [r6], r6, lsl #6 │ │ │ │ @ instruction: 0xc010f8dd │ │ │ │ ldrcc lr, [r6, #-2694] @ 0xfffff57a │ │ │ │ ldrsbhi pc, [r4], #-132 @ 0xffffff7c @ │ │ │ │ streq pc, [fp, #-965] @ 0xfffffc3b │ │ │ │ - bl 0x2e4bf8 │ │ │ │ + bl 0x2e4b50 │ │ │ │ @ instruction: 0xf85801c5 │ │ │ │ cmnlt r4, #53 @ 0x35 │ │ │ │ addmi r6, lr, #4784128 @ 0x490000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r8, ip, lr, pc}^ │ │ │ │ addsmi r0, r9, #-2147483648 @ 0x80000000 │ │ │ │ addsmi fp, r0, #8, 30 │ │ │ │ stmdbvs r1!, {r0, r2, r5, r8, ip, lr, pc} │ │ │ │ @@ -204030,46 +203988,46 @@ │ │ │ │ strmi r6, [lr, #2401] @ 0x961 │ │ │ │ stmdbvs r3!, {r0, r1, r2, r3, r4, r8, ip, lr, pc}^ │ │ │ │ ldrle r0, [r7, #-923] @ 0xfffffc65 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf413681b │ │ │ │ @ instruction: 0xd1227f90 │ │ │ │ - blmi 0x971fb4 │ │ │ │ - blls 0x3318a0 │ │ │ │ + blmi 0x971f0c │ │ │ │ + blls 0x3317f8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ addsmi r6, lr, #2293760 @ 0x230000 │ │ │ │ @ instruction: 0xf738d0e4 │ │ │ │ - @ instruction: 0x4631fd11 │ │ │ │ + ldrtmi pc, [r1], -r5, ror #26 @ │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffce00 │ │ │ │ @ instruction: 0x4604fabd │ │ │ │ - bl 0x303dcc │ │ │ │ + bl 0x303d24 │ │ │ │ subsvs r0, lr, r5, asr #7 │ │ │ │ eorseq pc, r5, r8, asr #16 │ │ │ │ stmdals r3, {r0, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrtmi r4, [r9], -r2, lsr #12 │ │ │ │ - blx 0xfec1587e │ │ │ │ + blx 0xfec157d6 │ │ │ │ vaba.s8 q15, , q3 │ │ │ │ vbic.i32 d16, #2048 @ 0x00000800 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bge 0x2517d4 │ │ │ │ + bge 0x25172c │ │ │ │ @ instruction: 0x46384631 │ │ │ │ - blx 0x1595894 │ │ │ │ + blx 0x15957ec │ │ │ │ @ instruction: 0x4638b110 │ │ │ │ - blx 0x415630 │ │ │ │ + blx 0x1915588 │ │ │ │ movwcs lr, #27101 @ 0x69dd │ │ │ │ @ instruction: 0xce04e9dd │ │ │ │ @ instruction: 0xf1cfe79c │ │ │ │ - svclt 0x0000fc11 │ │ │ │ + svclt 0x0000fc05 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ @@ -204077,34 +204035,34 @@ │ │ │ │ andcs r2, r0, #0, 6 │ │ │ │ adccc r9, r8, r3 │ │ │ │ movwcs lr, #35277 @ 0x89cd │ │ │ │ smlabtne r5, sp, r9, lr │ │ │ │ smlabbls r7, ip, fp, r4 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf878f19e │ │ │ │ + @ instruction: 0xf874f19e │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ strmi r8, [r4], -sl, lsl #1 │ │ │ │ - stc2l 7, cr15, [lr], {59} @ 0x3b │ │ │ │ + stc2 7, cr15, [r2, #-236]! @ 0xffffff14 │ │ │ │ vnmls.f64 d4, d29, d6 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi r9, r3, #12288 @ 0x3000 │ │ │ │ addshi pc, lr, r0, asr #32 │ │ │ │ @ instruction: 0xf8929a03 │ │ │ │ - blcs 0xe3adc │ │ │ │ + blcs 0xe3a34 │ │ │ │ rschi pc, fp, r0, asr #32 │ │ │ │ @ instruction: 0xf5024614 │ │ │ │ - blge 0x26b948 │ │ │ │ + blge 0x26b8a0 │ │ │ │ tstcs r1, r8, lsl #20 │ │ │ │ @ instruction: 0xf8843010 │ │ │ │ stmdbge r5, {r4, r5, r6, ip} │ │ │ │ - @ instruction: 0xff2cf777 │ │ │ │ + @ instruction: 0xff80f777 │ │ │ │ @ instruction: 0xf7644620 │ │ │ │ - @ instruction: 0x9e05f999 │ │ │ │ + @ instruction: 0x9e05f9ed │ │ │ │ rsbhi pc, r4, #212, 16 @ 0xd40000 │ │ │ │ strmi pc, [r0, #-1056] @ 0xfffffbe0 │ │ │ │ strbvs pc, [r0, #1093] @ 0x445 @ │ │ │ │ @ instruction: 0xc018f8dd │ │ │ │ ldrcc lr, [r6, -r6, lsl #21] │ │ │ │ streq pc, [r1, #-69] @ 0xffffffbb │ │ │ │ movwcs lr, #35293 @ 0x89dd │ │ │ │ @@ -204126,56 +204084,56 @@ │ │ │ │ adcshi pc, ip, r0, asr #32 │ │ │ │ vnmlsvs.f64 d9, d11, d3 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, lsl r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf1a24 │ │ │ │ + blcs 0xf197c │ │ │ │ @ instruction: 0x4621d159 │ │ │ │ - bge 0x2be9cc │ │ │ │ + bge 0x2be924 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vmulvs.f64 d15, d19, d31 │ │ │ │ ldrdcc pc, [r4], r3 @ │ │ │ │ tstlt fp, fp, asr r9 │ │ │ │ ldrmi r9, [r8, r3, lsl #16] │ │ │ │ @ instruction: 0xf8d39b03 │ │ │ │ stmdacs r0, {r7} │ │ │ │ - bls 0x1cbbd4 │ │ │ │ + bls 0x1cbb2c │ │ │ │ @ instruction: 0xf8822300 │ │ │ │ @ instruction: 0xf73b3070 │ │ │ │ - blmi 0x13d6e18 │ │ │ │ - blls 0x4b1a58 │ │ │ │ + blmi 0x13d6ec0 │ │ │ │ + blls 0x4b19b0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmnle lr, r0, lsl #6 │ │ │ │ andcs fp, r0, r1, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdals r3, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - blx 0x1115a12 │ │ │ │ + blx 0x111596a │ │ │ │ stmdals r3, {r1, r2, r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ stmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf7ffc500 │ │ │ │ @ instruction: 0x4604f9df │ │ │ │ - bl 0x303ec8 │ │ │ │ + bl 0x303e20 │ │ │ │ rscsvs r0, lr, r7, asr #15 │ │ │ │ eorseq pc, r9, r8, asr #16 │ │ │ │ @ instruction: 0xf00fe7ad │ │ │ │ stmdals r6, {r0, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldmib sp, {ip, pc}^ │ │ │ │ strls r2, [r1, #-776] @ 0xfffffcf8 │ │ │ │ stmdals r3, {r0, r2, r8, fp, ip, pc} │ │ │ │ cdp2 0, 14, cr15, cr4, cr0, {0} │ │ │ │ @ instruction: 0xf00f4604 │ │ │ │ sbfx pc, r3, #27, #6 │ │ │ │ - adcne pc, ip, #72351744 @ 0x4500000 │ │ │ │ + sbcseq pc, ip, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d30 │ │ │ │ @ instruction: 0xf163223d │ │ │ │ vpmax.s8 d31, d14, d3 │ │ │ │ vsubw.s8 , q8, d8 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -204186,63 +204144,63 @@ │ │ │ │ vqrshl.s8 d29, d7, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ stcls 3, cr2, [r5, #-596] @ 0xfffffdac │ │ │ │ @ instruction: 0xb1ab781b │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ smlabtne ip, sp, r9, lr │ │ │ │ - stc2 1, cr15, [r2], #772 @ 0x304 │ │ │ │ + ldc2 1, cr15, [r6], {193} @ 0xc1 │ │ │ │ @ instruction: 0xffeef075 │ │ │ │ strmi r9, [r1], -ip, lsl #22 │ │ │ │ stmib sp, {r1, r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6454500 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ @ instruction: 0xf07f002e │ │ │ │ @ instruction: 0xe77afcbb │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ - adcscs pc, r4, r5, asr #12 │ │ │ │ + rscne pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #508 @ 0x1fc │ │ │ │ @ instruction: 0xf1cfe771 │ │ │ │ - @ instruction: 0xf645fafb │ │ │ │ - @ instruction: 0xf2c024f0 │ │ │ │ + @ instruction: 0xf645faef │ │ │ │ + vaddhn.i16 d18, q0, q8 │ │ │ │ @ instruction: 0xf645042e │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ - blmi 0x417fa4 │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ + blmi 0x417efc │ │ │ │ andsvc pc, r9, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1639400 │ │ │ │ @ instruction: 0xf645f9bf │ │ │ │ - vmlal.s q9, d16, d0[4] │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf645022e │ │ │ │ - vbic.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.f d16, d0, d0[7] │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x22938c │ │ │ │ + blmi 0x2292e4 │ │ │ │ eorscs pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf9b0f163 │ │ │ │ - blx 0xfed957fa │ │ │ │ + stc2 7, cr15, [r6], {56} @ 0x38 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - umulleq r8, r3, sl, r2 │ │ │ │ - eorseq ip, r3, r0, asr sl │ │ │ │ + addeq r8, r3, r2, asr #6 │ │ │ │ + eorseq ip, r3, r0, lsl #19 │ │ │ │ @ instruction: 0x73acf646 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0x4684b430 │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r8], #-256 @ 0xffffff00 │ │ │ │ eoreq pc, ip, #1073741824 @ 0x40000000 │ │ │ │ @ instruction: 0x501cf8dc │ │ │ │ andscs pc, r2, ip, lsr r8 @ │ │ │ │ vstmiaeq r1, {d14-d19} │ │ │ │ @ instruction: 0xf8cc442a │ │ │ │ - bne 0xff5a7cc0 │ │ │ │ + bne 0xff5a7c18 │ │ │ │ @ instruction: 0xf047bc30 │ │ │ │ svclt 0x0000b8c5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ed60 │ │ │ │ + bl 0xfec2ecb8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb5bb28 │ │ │ │ + blmi 0xb5ba80 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ sbcspl r6, r0, fp, lsl r8 │ │ │ │ mcr2 0, 0, pc, cr14, cr14, {3} @ │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ ldmdblt fp!, {r1, r7, sp, lr} │ │ │ │ msrpl SPSR_, #536870916 @ 0x20000004 │ │ │ │ @@ -204265,30 +204223,30 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svchi 0x005bf3bf │ │ │ │ vaddl.u q3, d15, d3 │ │ │ │ stmdbvc r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - bcs 0x10472c │ │ │ │ + bcs 0x104684 │ │ │ │ smlattvc r3, sp, r0, sp │ │ │ │ adcvs pc, ip, lr, asr #4 │ │ │ │ addscs pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xff06f077 │ │ │ │ @ instruction: 0xf645e7e5 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmla.f d18, d0, d0[0] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ - blmi 0x197cc0 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ + blmi 0x197c18 │ │ │ │ @ instruction: 0xf19a2265 │ │ │ │ - svclt 0x0000fa83 │ │ │ │ - addeq r8, r3, r2, lsr r0 │ │ │ │ - eorseq ip, r3, r8, ror #20 │ │ │ │ + svclt 0x0000fa7f │ │ │ │ + ldrdeq r8, [r3], sl │ │ │ │ + mlaseq r3, r8, r9, ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2ee20 │ │ │ │ + bl 0xfec2ed78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vabal.s8 q11, d0, d14 │ │ │ │ @ instruction: 0x46040595 │ │ │ │ stmdblt r3, {r0, r1, r3, r5, fp, ip, sp, lr}^ │ │ │ │ @ instruction: 0xf8d36e03 │ │ │ │ ldmdavs sl, {r2, r5, r7, ip, sp}^ │ │ │ │ @@ -204300,28 +204258,28 @@ │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf00b3264 │ │ │ │ andcs pc, r1, sp, asr #17 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ - teqpne ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msreq (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subcc pc, r4, r5, asr #12 │ │ │ │ + rsbscs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf19a4234 │ │ │ │ - svclt 0x0000fa47 │ │ │ │ - eorseq ip, r3, r8, ror sl │ │ │ │ + svclt 0x0000fa43 │ │ │ │ + eorseq ip, r3, r8, lsr #19 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ee94 │ │ │ │ + bl 0xfec2edec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff8 │ │ │ │ @ instruction: 0xf8acf00b │ │ │ │ - teqpcs sp, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrsne pc, r5, ip, asr #12 │ │ │ │ smlawteq r2, r0, r2, pc @ │ │ │ │ rsbeq pc, r4, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldclt 0, cr15, [r8, #504]! @ 0x1f8 │ │ │ │ orrseq r6, fp, #1097728 @ 0x10c000 │ │ │ │ stmdavs r2, {r1, r3, sl, ip, lr, pc} │ │ │ │ addsmi r6, sl, #720896 @ 0xb0000 │ │ │ │ @@ -204339,22 +204297,22 @@ │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdbvs fp, {r1, r8, fp, sp, lr} │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ stmdbvs fp, {r1, r6, r8, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf4334053 │ │ │ │ mvnle r4, r0, lsl #5 │ │ │ │ strcc lr, [lr], #-2513 @ 0xfffff62f │ │ │ │ - blvs 0xff232b24 │ │ │ │ + blvs 0xff232a7c │ │ │ │ strhle r4, [r8, #35]! @ 0x23 │ │ │ │ @ instruction: 0xf44f6c00 │ │ │ │ @ instruction: 0xf6cf4e70 │ │ │ │ @ instruction: 0xf8d17eff │ │ │ │ vhadd.u32 q14, , q0 │ │ │ │ - b 0xd8950 │ │ │ │ - b 0x3d8160 │ │ │ │ + b 0xd88a8 │ │ │ │ + b 0x3d80b8 │ │ │ │ adcmi r0, sl, #3584 @ 0xe00 │ │ │ │ addsmi fp, r9, #8, 30 │ │ │ │ addsmi sp, r4, #16 │ │ │ │ strbmi fp, [r3, #-3848]! @ 0xfffff0f8 │ │ │ │ andcs fp, r1, r4, lsl pc │ │ │ │ strmi r2, [ip] │ │ │ │ andcs fp, r0, r4, lsl pc │ │ │ │ @@ -204365,15 +204323,15 @@ │ │ │ │ svclt 0x00084294 │ │ │ │ svclt 0x000c4563 │ │ │ │ andcs r2, r0, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec2ef74 │ │ │ │ + bl 0xfec2eecc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff8 │ │ │ │ stc2 0, cr15, [r4], #-60 @ 0xffffffc4 │ │ │ │ tstpvs r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ adcmi r6, r3, #634880 @ 0x9b000 │ │ │ │ pop {r0, r1, ip, lr, pc} │ │ │ │ @@ -204390,36 +204348,36 @@ │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8f4f080 │ │ │ │ ldc2 0, cr15, [sl], #-60 @ 0xffffffc4 │ │ │ │ tstpvs r0, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmib r3, {r9, sp}^ │ │ │ │ @ instruction: 0xf0442200 │ │ │ │ - blmi 0x31626c │ │ │ │ + blmi 0x3161c4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svcne 0x0000e853 │ │ │ │ stmda r3, {r0, r8, ip, sp}^ │ │ │ │ - bcs 0xdc5e8 │ │ │ │ + bcs 0xdc540 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ pop {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0xf00f4010 │ │ │ │ svclt 0x0000bbff │ │ │ │ addseq r4, r5, r0, asr #12 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f004 │ │ │ │ + bl 0xfec2ef5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ @ instruction: 0x4604311c │ │ │ │ - bl 0x10401c │ │ │ │ + bl 0x103f74 │ │ │ │ vsubw.u q0, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0xf0422f00 │ │ │ │ stmda r3, {r0, r9}^ │ │ │ │ stmdacs r0, {sp} │ │ │ │ - bcs 0x14c608 │ │ │ │ + bcs 0x14c560 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf022d936 │ │ │ │ @ instruction: 0xf04f0601 │ │ │ │ @ instruction: 0xf1060c01 │ │ │ │ vrsra.u32 q0, q0, #1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ @@ -204430,70 +204388,70 @@ │ │ │ │ addsmi r3, sl, #33 @ 0x21 │ │ │ │ adcsmi sp, r4, #44, 2 │ │ │ │ cdpvs 0, 7, cr13, cr2, cr4, {2} │ │ │ │ msreq SPSR_s, r6, lsl #2 │ │ │ │ stceq 0, cr15, [r1], {2} │ │ │ │ movweq pc, #4130 @ 0x1022 @ │ │ │ │ stmdale r8, {r0, r9, fp, sp} │ │ │ │ - bl 0x1cff8c │ │ │ │ + bl 0x1cfee4 │ │ │ │ @ instruction: 0xf002018e │ │ │ │ @ instruction: 0xf0220c01 │ │ │ │ - bcs 0x118a88 │ │ │ │ + bcs 0x1189e0 │ │ │ │ @ instruction: 0xf10cd93d │ │ │ │ addsmi r0, ip, #416 @ 0x1a0 │ │ │ │ strmi fp, [ip, #3848]! @ 0xf08 │ │ │ │ eorcs pc, lr, r3, asr r8 @ │ │ │ │ andvs sp, sl, pc, ror #3 │ │ │ │ vsubw.u q1, , d0 │ │ │ │ ldrvs r8, [r3, #-3931]! @ 0xfffff0a5 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0, #-0] │ │ │ │ stmdacs r0, {r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xe7c2d1fc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blcs 0x131380 │ │ │ │ + blcs 0x1312d8 │ │ │ │ ldmdbvs r3!, {r1, r8, ip, lr, pc}^ │ │ │ │ strbtle r0, [fp], #1115 @ 0x45b │ │ │ │ - rsbscc pc, r4, #72351744 @ 0x4500000 │ │ │ │ + adccs pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - orrcs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + @ instruction: 0x13bcf64c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ subcc pc, r3, #64, 4 │ │ │ │ @ instruction: 0xffc4f162 │ │ │ │ movteq lr, #23300 @ 0x5b04 │ │ │ │ strtmi r6, [r9], -r2, ror #19 │ │ │ │ @ instruction: 0xf8b34620 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ mrc2 7, 0, pc, cr2, cr15, {7} │ │ │ │ andcs lr, r0, pc, lsr #15 │ │ │ │ - orrcs pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ + @ instruction: 0x13bcf64c │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - cmppcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvc pc, r7, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1629000 │ │ │ │ svclt 0x0000ffab │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f128 │ │ │ │ + bl 0xfec2f080 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ stmdbvs r7, {r1, r2, r3, r9, sl, lr}^ │ │ │ │ ldrbeq pc, [r0], #-261 @ 0xfffffefb @ │ │ │ │ - blx 0x2093f7a │ │ │ │ + blx 0x2093ed2 │ │ │ │ vsubw.u q1, , d1 │ │ │ │ ldmda r4, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r4, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdbcs r0, {r8, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0xfbcc0 │ │ │ │ + bcs 0xfbc18 │ │ │ │ rschi pc, r4, r0, asr #32 │ │ │ │ vst2.16 {d22,d24}, [r3 :128], fp │ │ │ │ cmnvs fp, r0, lsl #7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x03bb652a │ │ │ │ svclt 0x00446baa │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ @@ -204514,102 +204472,102 @@ │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ teqpvs sp, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x21b2f2cc │ │ │ │ @ instruction: 0x3c02fb00 │ │ │ │ @ instruction: 0x13b1f647 │ │ │ │ teqpvs r7, #210763776 @ p-variant is OBSOLETE @ 0xc900000 │ │ │ │ vqdmulh.s d15, d7, d1 │ │ │ │ - b 0x14b2284 │ │ │ │ - blx 0x1ab3be │ │ │ │ + b 0x14b21dc │ │ │ │ + blx 0x1ab316 │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cc46 │ │ │ │ + blx 0x11cb9e │ │ │ │ stmiavs pc!, {r0, r1, r2, r8, r9, ip, sp}^ @ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ - stccc 6, cr15, [pc], #-312 @ 0xd7eac │ │ │ │ + stccc 6, cr15, [pc], #-312 @ 0xd7e04 │ │ │ │ ldclvc 2, cr15, [r4], {194} @ 0xc2 │ │ │ │ - blx 0x1291ba │ │ │ │ - b 0x14d5c0c │ │ │ │ - blx 0x3e4fc2 │ │ │ │ + blx 0x129112 │ │ │ │ + b 0x14d5b64 │ │ │ │ + blx 0x3e4f1a │ │ │ │ stmdbvs fp!, {r0, r1, r8, r9, sl, ip, sp, lr} │ │ │ │ ldrbcc lr, [r7, pc, asr #20]! │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #31500 @ 0x7b0c @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #12, 22 @ 0x3000 │ │ │ │ rscscc lr, r2, #323584 @ 0x4f000 │ │ │ │ vqdmulh.s d15, d2, d12 │ │ │ │ sbcscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d0 │ │ │ │ andsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ subscc lr, r2, #532480 @ 0x82000 │ │ │ │ vqdmulh.s d15, d2, d1 │ │ │ │ - b 0xfe1698d4 │ │ │ │ + b 0xfe16982c │ │ │ │ @ instruction: 0xf0804212 │ │ │ │ stmdacs r0, {r0, r1, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ cdpcs 0, 0, cr13, cr0, cr9, {3} │ │ │ │ addhi pc, r7, r0, asr #32 │ │ │ │ @ instruction: 0xf413696b │ │ │ │ cmnle pc, r0, lsl #12 │ │ │ │ vadd.i8 d22, d0, d27 │ │ │ │ vaddw.s8 q8, q0, d8 │ │ │ │ - b 0xfe198698 │ │ │ │ + b 0xfe1985f0 │ │ │ │ vorr.i32 d19, #45824 @ 0x0000b300 │ │ │ │ stmdavs fp, {r0, r1, r3, r9} │ │ │ │ andcc fp, r1, #-1073741794 @ 0xc000001e │ │ │ │ ldrd r0, [r2], -r2 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8d3b14b │ │ │ │ stmpl r8, {r2, r5, r6, r9, ip} │ │ │ │ mvnsle r4, r5, lsl #5 │ │ │ │ @ instruction: 0xf8d3508e │ │ │ │ - blcs 0xe4a4c │ │ │ │ + blcs 0xe49a4 │ │ │ │ strdcs sp, [r0, -r5] │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ @ instruction: 0x2101febb │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ andcs pc, r1, #2928 @ 0xb70 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e854 │ │ │ │ tstcs r0, r4, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmple lr, r0, lsl #22 │ │ │ │ @ instruction: 0xf0036e6b │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ - blcs 0x1198b8 │ │ │ │ - bl 0x28e540 │ │ │ │ + blcs 0x119810 │ │ │ │ + bl 0x28e498 │ │ │ │ ldmibvs r2!, {r2, r6, r8, r9}^ │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldrhcc pc, [r4], #-131 @ 0xffffff7d @ │ │ │ │ @ instruction: 0xf7ff441a │ │ │ │ @ instruction: 0xf104fd2d │ │ │ │ vrsra.u32 d0, d12, #1 │ │ │ │ - bl 0x27be40 │ │ │ │ + bl 0x27bd98 │ │ │ │ ldmda r3, {r0, r1, r7, r8, r9}^ │ │ │ │ @ instruction: 0xf0011f00 │ │ │ │ stmda r3, {r0, r8}^ │ │ │ │ - bcs 0xdc8e4 │ │ │ │ + bcs 0xdc83c │ │ │ │ ldrcc sp, [sl], #-503 @ 0xfffffe09 │ │ │ │ svchi 0x005bf3bf │ │ │ │ eorcc pc, r4, r6, asr r8 @ │ │ │ │ streq pc, [r1], #-3 │ │ │ │ streq pc, [r1], -r3, lsr #32 │ │ │ │ ldmle ip, {r0, r8, r9, fp, sp}^ │ │ │ │ strbtvs r2, [fp], -r0, lsl #6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x7715b4 │ │ │ │ + bmi 0x77150c │ │ │ │ movwcc r6, #6163 @ 0x1813 │ │ │ │ andcs r6, r0, r3, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ - bcs 0xf21ac │ │ │ │ + bcs 0xf2104 │ │ │ │ @ instruction: 0xe70ad1fc │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ mcrcs 8, 0, r6, cr0, cr14, {0} │ │ │ │ ldrtmi sp, [r0], -r3, lsr #1 │ │ │ │ @ instruction: 0xff4af000 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ @@ -204622,61 +204580,61 @@ │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf0830195 │ │ │ │ stmdbvs fp!, {r0, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0x3600f413 │ │ │ │ svcge 0x006ef43f │ │ │ │ svclt 0x0000e7dc │ │ │ │ addseq r4, r5, r4, asr #12 │ │ │ │ - @ instruction: 0x41b1f647 │ │ │ │ + tstpmi r9, r7, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlabteq sp, r0, r2, pc @ │ │ │ │ andsvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ vst2.8 {d18-d21}, [pc], r1 │ │ │ │ @ instruction: 0xf07f4200 │ │ │ │ svclt 0x0000be41 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f398 │ │ │ │ + bl 0xfec2f2f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q10, q8 │ │ │ │ vrsra.s64 q10, q14, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ andcs fp, r0, r3, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strmi r4, [r4], -ip, lsl #22 │ │ │ │ vst2.8 {d22-d23}, [pc :64]! │ │ │ │ @ instruction: 0xf7634100 │ │ │ │ - msrlt SPSR_, r1, asr #26 │ │ │ │ + msrlt SPSR_, r5 @ │ │ │ │ ldrdcc pc, [r0], r4 │ │ │ │ strtmi fp, [sl], -fp, asr #18 │ │ │ │ @ instruction: 0xf6474620 │ │ │ │ - vmla.f d21, d0, d1[6] │ │ │ │ + vmla.f d20, d16, d1[0] │ │ │ │ pop {r0, r2, r3, r8} │ │ │ │ @ instruction: 0xf73b4038 │ │ │ │ - @ instruction: 0x4629b9d3 │ │ │ │ + strtmi fp, [r9], -r7, lsr #20 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ - ldr r4, [pc, #56]! @ 0xd8224 │ │ │ │ + ldr r4, [pc, #56]! @ 0xd817c │ │ │ │ addseq r4, r5, r0, asr #12 │ │ │ │ mcrreq 11, 0, lr, r1, cr0 │ │ │ │ @ instruction: 0xf8bc69c2 │ │ │ │ ldrmi r3, [sl], #-84 @ 0xffffffac │ │ │ │ ldclt 7, cr15, [r2], {255} @ 0xff │ │ │ │ tstcc r1, r3, lsl #12 │ │ │ │ - blvs 0xfe18c610 │ │ │ │ + blvs 0xfe18c568 │ │ │ │ tstle r2, r1, lsl #4 │ │ │ │ ldrmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabbcs r1, r6, r6, lr │ │ │ │ svclt 0x0000e684 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f420 │ │ │ │ + bl 0xfec2f378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ - blmi 0x1b3ce30 │ │ │ │ + blmi 0x1b3cd88 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf9fef00f │ │ │ │ @ instruction: 0xf9fcf00f │ │ │ │ ldmib r4, {r0, r5, r8, r9, fp, pc}^ │ │ │ │ cdpne 3, 4, cr0, cr2, cr14, {0} │ │ │ │ mvnscc pc, #-1073741808 @ 0xc0000010 │ │ │ │ @@ -204687,22 +204645,22 @@ │ │ │ │ @ instruction: 0xf0400302 │ │ │ │ ldmib r4, {r0, r2, r3, r5, r7, pc}^ │ │ │ │ stcvs 1, cr2, [r0], #-56 @ 0xffffffc8 │ │ │ │ andeq pc, fp, #-1140850687 @ 0xbc000001 │ │ │ │ andeq pc, fp, pc, ror #6 │ │ │ │ svclt 0x0008428b │ │ │ │ mulle r4, r0, r2 │ │ │ │ - blx 0xffa94286 │ │ │ │ + blx 0xffa941de │ │ │ │ @ instruction: 0xf1000782 │ │ │ │ @ instruction: 0xf1048091 │ │ │ │ vrshl.s8 d16, d24, d4 │ │ │ │ vorr.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x46280195 │ │ │ │ @ instruction: 0xf9c8f083 │ │ │ │ - blvs 0xfe932820 │ │ │ │ + blvs 0xfe932778 │ │ │ │ svclt 0x00440393 │ │ │ │ cdpvs 6, 15, cr15, cr3, cr0, {2} │ │ │ │ cdpcs 2, 0, cr15, cr0, cr6, {6} │ │ │ │ stmdavs r3!, {r1, r4, sl, ip, lr, pc} │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ vseleq.f64 d15, d3, d0 │ │ │ │ @@ -204712,46 +204670,46 @@ │ │ │ │ vcvtmi.s16.f32 s29, s29, #-14 │ │ │ │ vseleq.f64 d15, d14, d3 │ │ │ │ vsubpl.f32 s28, s28, s30 │ │ │ │ rsbscs pc, r7, ip, asr #12 │ │ │ │ rscpl pc, fp, r8, asr #5 │ │ │ │ msrmi CPSR_fc, #68, 4 @ 0x40000004 │ │ │ │ msrmi CPSR_xc, #536870924 @ 0x2000000c │ │ │ │ - blx 0xf257a │ │ │ │ + blx 0xf24d2 │ │ │ │ @ instruction: 0xf6473c01 │ │ │ │ @ instruction: 0xf6c913b1 │ │ │ │ @ instruction: 0xf64a6337 │ │ │ │ vsra.s8 d22, d29, #4 │ │ │ │ - b 0x14a09bc │ │ │ │ - blx 0x12b6ea │ │ │ │ - blx 0x1d4b06 │ │ │ │ + b 0x14a0914 │ │ │ │ + blx 0x12b642 │ │ │ │ + blx 0x1d4a5e │ │ │ │ @ instruction: 0xf647fc0c │ │ │ │ @ instruction: 0xf6c253bb │ │ │ │ - blx 0x11cf76 │ │ │ │ + blx 0x11cece │ │ │ │ stmiavs r6!, {r1, r2, r8, r9, ip, sp}^ │ │ │ │ mvnsvc lr, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf64e4473 │ │ │ │ vmull.p8 , d2, d31 │ │ │ │ - blx 0x137e6e │ │ │ │ - b 0x14d7338 │ │ │ │ - blx 0x4652f2 │ │ │ │ + blx 0x137dc6 │ │ │ │ + b 0x14d7290 │ │ │ │ + blx 0x46524a │ │ │ │ stmdbvs r3!, {r0, r1, sl, fp, lr, pc} │ │ │ │ vldmiacc ip!, {s29-s107} │ │ │ │ vqrdmulh.s d15, d3, d1 │ │ │ │ movwcc pc, #51982 @ 0xcb0e @ │ │ │ │ mvnscc lr, #323584 @ 0x4f000 │ │ │ │ andcs pc, r3, #14336 @ 0x3800 │ │ │ │ - b 0x14a9cec │ │ │ │ - blx 0x464f0e │ │ │ │ - b 0xfe194b50 │ │ │ │ - blx 0xe4e96 │ │ │ │ + b 0x14a9c44 │ │ │ │ + blx 0x464e66 │ │ │ │ + b 0xfe194aa8 │ │ │ │ + blx 0xe4dee │ │ │ │ vhsub.s8 d31, d4, d2 │ │ │ │ vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ - b 0xfe1585ac │ │ │ │ - blx 0x124ca6 │ │ │ │ + b 0xfe158504 │ │ │ │ + blx 0x124bfe │ │ │ │ strtmi pc, [r1], -r2, lsl #4 │ │ │ │ andsmi lr, r2, #532480 @ 0x82000 │ │ │ │ mrc2 0, 6, pc, cr12, cr15, {3} │ │ │ │ ldmdblt r3!, {r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -204759,31 +204717,31 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf00fbd70 │ │ │ │ @ instruction: 0x4628f955 │ │ │ │ tstpvs r0, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x13145a8 │ │ │ │ + blx 0x1314500 │ │ │ │ strb r9, [r5, r0, lsl #24]! │ │ │ │ - cdp2 1, 9, cr15, cr6, cr14, {6} │ │ │ │ - cmppcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cdp2 1, 8, cr15, cr10, cr14, {6} │ │ │ │ + orrcs pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccc pc, r4, r5, asr #12 │ │ │ │ + sbcscs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, pc, #8, 22 @ 0x2000 │ │ │ │ - mcr2 1, 5, pc, cr12, cr9, {4} @ │ │ │ │ - cmppcc ip, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + mcr2 1, 5, pc, cr8, cr9, {4} @ │ │ │ │ + orrcs pc, ip, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adccc pc, r4, r5, asr #12 │ │ │ │ + sbcscs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, sl, #2048 @ 0x800 │ │ │ │ - mcr2 1, 5, pc, cr0, cr9, {4} @ │ │ │ │ + mrc2 1, 4, pc, cr12, cr9, {4} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, lsr #21 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r0], r2, lsl #1 │ │ │ │ strmi r2, [lr], -r0, lsl #14 │ │ │ │ @ instruction: 0xf920f00f │ │ │ │ @@ -204814,44 +204772,44 @@ │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000081f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec2f678 │ │ │ │ + bl 0xfec2f5d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46010ff8 │ │ │ │ rsbsvs pc, pc, r0, lsr #8 │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ tstcc r1, pc, ror #20 │ │ │ │ @ instruction: 0xffa4f7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f6ac │ │ │ │ + bl 0xfec2f604 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ andne lr, r2, #3358720 @ 0x334000 │ │ │ │ svccs 0x0070ee1d │ │ │ │ tstcs r0, r4 │ │ │ │ - blmi 0xbbd0d8 │ │ │ │ + blmi 0xbbd030 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf50058d0 │ │ │ │ eorscc r4, r8, sp, lsr #1 │ │ │ │ - blx 0xfe314b48 │ │ │ │ + blx 0xfe214aa0 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ - blmi 0xa8c99c │ │ │ │ + blmi 0xa8c8f4 │ │ │ │ svcpl 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf04a58e8 │ │ │ │ - blmi 0x9d69a8 │ │ │ │ + blmi 0x9d6900 │ │ │ │ ldrbtmi r9, [fp], #-2052 @ 0xfffff7fc │ │ │ │ mcrls 8, 0, r6, cr5, cr11, {0} │ │ │ │ stmiapl sl!, {r1, r8, r9, sl, fp, ip, pc}^ │ │ │ │ movwpl pc, #34208 @ 0x85a0 @ │ │ │ │ @ instruction: 0x46393b10 │ │ │ │ @ instruction: 0x66d34618 │ │ │ │ vnmlsvs.f32 s18, s22, s24 │ │ │ │ @@ -204869,27 +204827,27 @@ │ │ │ │ @ instruction: 0xf04c5828 │ │ │ │ strmi pc, [r4], -fp, ror #31 │ │ │ │ andlt r4, r7, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - movscs pc, #76, 12 @ 0x4c00000 │ │ │ │ + mvnne pc, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x31bcf645 │ │ │ │ + mvncs pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcscc pc, r8, r5, asr #12 │ │ │ │ + andcc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ - ldc2l 1, cr15, [r2, #612] @ 0x264 │ │ │ │ - umulleq r7, r3, r8, sl │ │ │ │ - addeq r7, r3, ip, ror sl │ │ │ │ - addeq r7, r3, lr, ror #20 │ │ │ │ - addeq r7, r3, r0, asr #20 │ │ │ │ - addeq r7, r3, ip, lsr #20 │ │ │ │ + stc2l 1, cr15, [lr, #612] @ 0x264 │ │ │ │ + addeq r7, r3, r0, asr #22 │ │ │ │ + addeq r7, r3, r4, lsr #22 │ │ │ │ + addeq r7, r3, r6, lsl fp │ │ │ │ + addeq r7, r3, r8, ror #21 │ │ │ │ + ldrdeq r7, [r3], r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ ldmib r0, {r0, r1, r2, r3, r7, r9, sl, fp, ip}^ │ │ │ │ addlt r1, r3, r7, lsl #6 │ │ │ │ @ instruction: 0x801af8b0 │ │ │ │ vmlaeq.f64 d14, d3, d1 │ │ │ │ ldmdale r8!, {r0, r3, r4, r5, r7, r9, lr}^ │ │ │ │ andsvs r2, r3, r0, lsl #6 │ │ │ │ @@ -204904,47 +204862,47 @@ │ │ │ │ @ instruction: 0xf1020908 │ │ │ │ @ instruction: 0xf04f0510 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0x464236ff │ │ │ │ stmib sp, {r2, r3, r6, r9, sl, lr}^ │ │ │ │ andcs ip, r0, r0, lsl #2 │ │ │ │ strmi r4, [r2], r3, lsl #13 │ │ │ │ - blhi 0x156658 │ │ │ │ + blhi 0x1565b0 │ │ │ │ msreq CPSR_, r0, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-768 @ 0xfffffd00 │ │ │ │ cmnpeq pc, #8 @ p-variant is OBSOLETE │ │ │ │ svceq 0x0080f018 │ │ │ │ @ instruction: 0xf101fa03 │ │ │ │ stc2 10, cr15, [ip], {35} @ 0x23 @ │ │ │ │ tsteq ip, r1, asr #20 │ │ │ │ vpmax.u8 d15, d0, d3 │ │ │ │ - beq 0x392f08 │ │ │ │ - bleq 0x3d2f14 │ │ │ │ + beq 0x392e60 │ │ │ │ + bleq 0x3d2e6c │ │ │ │ andeq pc, r7, r0, lsl #2 │ │ │ │ ldmdacs pc!, {r1, r2, r5, r6, r7, r8, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf018dc15 │ │ │ │ andsle r0, r2, r0, asr #30 │ │ │ │ stmdaeq r0!, {r5, r7, r8, ip, sp, lr, pc} │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ vpmax.u8 d15, d0, d6 │ │ │ │ @ instruction: 0xf808fa06 │ │ │ │ @ instruction: 0xf101fa26 │ │ │ │ movweq lr, #35395 @ 0x8a43 │ │ │ │ - blx 0x269260 │ │ │ │ - b 0x11d4638 │ │ │ │ - b 0x10dae64 │ │ │ │ + blx 0x2691b8 │ │ │ │ + b 0x11d4590 │ │ │ │ + b 0x10dadbc │ │ │ │ @ instruction: 0xf8540b0b │ │ │ │ - bl 0x5a8264 │ │ │ │ + bl 0x5a81bc │ │ │ │ eorvs r0, r3, fp, lsl #6 │ │ │ │ - bl 0x13727d8 │ │ │ │ + bl 0x1372730 │ │ │ │ adcmi r0, ip, #201326592 @ 0xc000000 │ │ │ │ bicle r6, r0, r3, rrx │ │ │ │ ldmib sp, {sp}^ │ │ │ │ strmi ip, [r0], r0, lsl #2 │ │ │ │ - blmi 0x1566d8 │ │ │ │ + blmi 0x156630 │ │ │ │ cmnpeq pc, #4 @ p-variant is OBSOLETE │ │ │ │ andcc r4, r7, r3, lsl #1 │ │ │ │ stmdaeq r8, {r0, r1, r6, r9, fp, sp, lr, pc} │ │ │ │ ldrbtle r0, [r5], #1571 @ 0x623 │ │ │ │ stcle 8, cr2, [r5], {63} @ 0x3f │ │ │ │ svclt 0x00440663 │ │ │ │ @ instruction: 0xf000fa06 │ │ │ │ @@ -204953,22 +204911,22 @@ │ │ │ │ @ instruction: 0xf10cd30d │ │ │ │ strbmi r0, [r2, #-3073]! @ 0xfffff3ff │ │ │ │ @ instruction: 0xf04fd1a0 │ │ │ │ strdlt r3, [r3], -pc @ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bl 0xfe97c664 │ │ │ │ + bl 0xfe97c5bc │ │ │ │ andlt r0, r3, ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f8c0 │ │ │ │ + bl 0xfec2f818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ strmi r2, [ip], -r0, lsl #6 │ │ │ │ ldrmi r4, [r1], -r5, lsl #12 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ strbtmi r3, [sl], -r0, lsl #6 │ │ │ │ movwcc lr, #10701 @ 0x29cd │ │ │ │ @@ -204988,99 +204946,99 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r9, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cebd30 │ │ │ │ - @ instruction: 0xf645fcd1 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + @ instruction: 0xf645fcc5 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmla.i d18, d16, d0[3] │ │ │ │ - blmi 0x1987f8 │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ + blmi 0x198750 │ │ │ │ @ instruction: 0xf19922d6 │ │ │ │ - svclt 0x0000fce7 │ │ │ │ + svclt 0x0000fce3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r0, asr #21 │ │ │ │ + ldrshteq ip, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec2f958 │ │ │ │ + bl 0xfec2f8b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0x46062395 │ │ │ │ ldmdavs r8, {r0, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r8, {r0, r1, r2, r3, r4, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ strtmi r4, [r8], -r4, lsl #12 │ │ │ │ - blx 0x51489e │ │ │ │ + blx 0x5147f6 │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ strtmi pc, [r0], -sp, lsl #31 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec2f9b8 │ │ │ │ + bl 0xfec2f910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff0 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ @ instruction: 0x460c2395 │ │ │ │ ldmdavs r8, {r0, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf0431a08 │ │ │ │ stmdblt r0, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4620bd38 │ │ │ │ - blx 0xff9948f8 │ │ │ │ + blx 0xff994850 │ │ │ │ rscsle r2, r1, r0, lsl #16 │ │ │ │ strtmi r4, [r1], -sl, lsr #12 │ │ │ │ mcr2 7, 6, pc, cr6, cr15, {7} @ │ │ │ │ svceq 0x00c043c0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x193cd0 │ │ │ │ + blhi 0x193c28 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0068f8cc │ │ │ │ @ instruction: 0x460db09b │ │ │ │ stmib sp, {r1, r2, r9, sl, lr}^ │ │ │ │ tstls r7, lr, lsl #6 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r5, r7, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9319 │ │ │ │ @ instruction: 0xf5000300 │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ ldrmi r9, [ip], -ip, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf00e3312 │ │ │ │ - bge 0x5d8424 │ │ │ │ + bge 0x5d837c │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xff78f002 │ │ │ │ andls r9, fp, r7, lsr #22 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ vsra.u64 d24, d6, #61 │ │ │ │ - blcs 0xd9488 │ │ │ │ + blcs 0xd93e0 │ │ │ │ @ instruction: 0xf44fbf08 │ │ │ │ tstls r2, #0, 6 │ │ │ │ vnmls.f64 d4, d29, d31 │ │ │ │ - bls 0xac4638 │ │ │ │ + bls 0xac4590 │ │ │ │ ldrbtmi r4, [fp], #-1588 @ 0xfffff9cc │ │ │ │ - ldc 8, cr6, [pc, #108] @ 0xd88ec │ │ │ │ + ldc 8, cr6, [pc, #108] @ 0xd8844 │ │ │ │ ldrbmi r8, [r5], -r9, lsr #23 │ │ │ │ andcc pc, r0, #33554432 @ 0x2000000 │ │ │ │ @ instruction: 0xf85a920d │ │ │ │ vhadd.s8 d16, d14, d3 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ @ instruction: 0x461e2395 │ │ │ │ cdp2 0, 2, cr15, cr6, cr9, {2} │ │ │ │ @@ -205089,40 +205047,40 @@ │ │ │ │ ldrbtmi r4, [fp], #-2979 @ 0xfffff45d │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0x463b6e1f │ │ │ │ @ instruction: 0xf646b12f │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf8c9443b │ │ │ │ - blls 0x424934 │ │ │ │ - blls 0x2c6d14 │ │ │ │ + blls 0x42488c │ │ │ │ + blls 0x2c6c6c │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b0e │ │ │ │ - blls 0x4a48f4 │ │ │ │ + blls 0x4a484c │ │ │ │ @ instruction: 0xf8c99a0b │ │ │ │ - blls 0xa6490c │ │ │ │ + blls 0xa64864 │ │ │ │ andscc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0xf8c99b27 │ │ │ │ movwcs r3, #20 │ │ │ │ eorscs pc, r8, r9, asr #17 │ │ │ │ eorscc pc, ip, r9, asr #17 │ │ │ │ stc 12, cr1, [r9, #332] @ 0x14c │ │ │ │ andle r8, r2, r0, lsl fp │ │ │ │ @ instruction: 0xf0024610 │ │ │ │ - blmi 0xfe496fdc │ │ │ │ + blmi 0xfe496f34 │ │ │ │ stmdaeq r8, {r0, r2, r3, r8, ip, sp, lr, pc}^ │ │ │ │ ldrbtmi r2, [fp], #-512 @ 0xfffffe00 │ │ │ │ stmiapl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ cmpvs sl, #-1610612727 @ 0xa0000009 │ │ │ │ @ instruction: 0xf8c32203 │ │ │ │ @ instruction: 0xf883904c │ │ │ │ ldmdavs r3!, {r1, r4, r5, sp} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5b90e4 │ │ │ │ - bls 0x2aa24c │ │ │ │ + blls 0x5b903c │ │ │ │ + bls 0x2aa1a4 │ │ │ │ @ instruction: 0xf8cd980c │ │ │ │ @ instruction: 0xf7ff8000 │ │ │ │ mcrne 13, 0, pc, cr3, cr9, {5} @ │ │ │ │ andshi pc, r8, #192, 4 │ │ │ │ andcs r4, r0, r0, lsl #21 │ │ │ │ ldrbtmi r9, [sl], #-776 @ 0xfffffcf8 │ │ │ │ stmiapl r9!, {r1, r4, fp, sp, lr} │ │ │ │ @@ -205136,27 +205094,27 @@ │ │ │ │ stcmi 5, cr15, [r5], #4 │ │ │ │ strmi lr, [r9, #-2509] @ 0xfffff633 │ │ │ │ ldceq 1, cr15, [r2], #-48 @ 0xffffffd0 │ │ │ │ @ instruction: 0x46354691 │ │ │ │ stmib sp, {r0, r1, r3, r4, r7, r9, sl, lr}^ │ │ │ │ tstcs r8, #16, 14 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sl, sp}^ │ │ │ │ - blx 0x1c4196 │ │ │ │ + blx 0x1c40ee │ │ │ │ stmdacs r0, {r9, sl, sp, lr, pc} │ │ │ │ sbcshi pc, lr, r0 │ │ │ │ movwmi lr, #26966 @ 0x6956 │ │ │ │ ldmdavs r1!, {r1, r3, r6, r9, sl, lr} │ │ │ │ - blne 0x3e61b4 │ │ │ │ + blne 0x3e610c │ │ │ │ stcne 8, cr15, [r4], {86} @ 0x56 │ │ │ │ vmlseq.f64 d14, d3, d17 │ │ │ │ - bne 0xff6132dc │ │ │ │ + bne 0xff613234 │ │ │ │ @ instruction: 0xf00446a1 │ │ │ │ - b 0x13597a4 │ │ │ │ - b 0x14b1ae4 │ │ │ │ - b 0x15e0568 │ │ │ │ + b 0x13596fc │ │ │ │ + b 0x14b1a3c │ │ │ │ + b 0x15e04c0 │ │ │ │ tstle r7, lr, lsl #20 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf043d00d │ │ │ │ @ instruction: 0xf8020380 │ │ │ │ strb r3, [fp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1be │ │ │ │ @ instruction: 0xf1b4bf08 │ │ │ │ @@ -205166,20 +205124,20 @@ │ │ │ │ @ instruction: 0xf102b2db │ │ │ │ svccs 0x00030901 │ │ │ │ bicle r7, lr, r3, lsl r0 │ │ │ │ @ instruction: 0xae05e9dd │ │ │ │ tstlt r8, r2, lsl #12 │ │ │ │ @ instruction: 0x2000f8bc │ │ │ │ svccc 0x0002f83c │ │ │ │ - bne 0xfe7aa334 │ │ │ │ + bne 0xfe7aa28c │ │ │ │ andeq lr, r2, #100352 @ 0x18800 │ │ │ │ @ instruction: 0x469909de │ │ │ │ - ldrbteq pc, [pc], #-3 @ 0xd8a04 @ │ │ │ │ + ldrbteq pc, [pc], #-3 @ 0xd895c @ │ │ │ │ movtvs lr, #10822 @ 0x2a46 │ │ │ │ - b 0x159d154 │ │ │ │ + b 0x159d0ac │ │ │ │ tstle r7, r2, lsl #12 │ │ │ │ svceq 0x0040f019 │ │ │ │ @ instruction: 0xf044d00d │ │ │ │ @ instruction: 0xf8070480 │ │ │ │ strb r4, [sp, r1, lsl #22]! │ │ │ │ svccc 0x00fff1b2 │ │ │ │ @ instruction: 0xf1b3bf08 │ │ │ │ @@ -205190,34 +205148,34 @@ │ │ │ │ ldrsbtvc r4, [ip], -r1 │ │ │ │ addshi pc, r0, r0, lsl #4 │ │ │ │ strmi r3, [r0, #1] │ │ │ │ ldmib sp, {r0, r1, r2, r4, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x465b2710 │ │ │ │ strtmi r4, [lr], -fp, asr #13 │ │ │ │ ldrmi r9, [r9], r9, lsl #24 │ │ │ │ - bl 0xfefbfe80 │ │ │ │ + bl 0xfefbfdd8 │ │ │ │ @ instruction: 0xf1000802 │ │ │ │ strls r8, [r5, -r4, lsl #1] │ │ │ │ - bls 0x22a50c │ │ │ │ + bls 0x22a464 │ │ │ │ @ instruction: 0xf8c99b08 │ │ │ │ - bcs 0xe4aec │ │ │ │ + bcs 0xe4a44 │ │ │ │ teqphi fp, r0 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x73acf646 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrmi r6, [r3], #-2075 @ 0xfffff7e5 │ │ │ │ strbmi r9, [sl], -r7, lsl #16 │ │ │ │ @ instruction: 0xf0622100 │ │ │ │ vqdmulh.s , q7, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf10007db │ │ │ │ - blmi 0xb78ca8 │ │ │ │ + blmi 0xb78c00 │ │ │ │ ldrbtmi r9, [fp], #-2312 @ 0xfffff6f8 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ - blls 0x220ab0 │ │ │ │ + blls 0x220a08 │ │ │ │ strmi r3, [fp], #-783 @ 0xfffffcf1 │ │ │ │ @ instruction: 0xf0234443 │ │ │ │ ldrvs r0, [r3], -pc, lsl #6 │ │ │ │ @ instruction: 0xf8c92100 │ │ │ │ @ instruction: 0xf8b91050 │ │ │ │ @ instruction: 0xf64f2054 │ │ │ │ stmib r9, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ @@ -205236,43 +205194,43 @@ │ │ │ │ @ instruction: 0xf0404581 │ │ │ │ strtmi r8, [r1], r2, ror #1 │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ andslt r4, fp, r8, asr #12 │ │ │ │ - blhi 0x193e04 │ │ │ │ + blhi 0x193d5c │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @ instruction: 0xffffffff │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r7, r3, r2, ror #13 │ │ │ │ - @ instruction: 0x008376b6 │ │ │ │ - addeq r7, r3, r6, asr r6 │ │ │ │ - addeq r7, r3, lr, lsl r6 │ │ │ │ - addeq r7, r3, r2, asr #9 │ │ │ │ + addeq r7, r3, sl, lsl #15 │ │ │ │ + addeq r7, r3, lr, asr r7 │ │ │ │ + strdeq r7, [r3], lr │ │ │ │ + addeq r7, r3, r6, asr #13 │ │ │ │ + addeq r7, r3, sl, ror #10 │ │ │ │ @ instruction: 0x3014f8db │ │ │ │ movwcc pc, #1027 @ 0x403 @ │ │ │ │ svclt 0x0004433b │ │ │ │ @ instruction: 0xf8db4603 │ │ │ │ @ instruction: 0xf43f4000 │ │ │ │ @ instruction: 0x4604af19 │ │ │ │ ldr r4, [r5, -r3, lsl #12] │ │ │ │ stcls 6, cr4, [r9], {46} @ 0x2e │ │ │ │ - blmi 0xff43ff90 │ │ │ │ + blmi 0xff43fee8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldr r5, [r3], r8, ror #17 │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - blx 0x1016b76 │ │ │ │ + blx 0x1016ace │ │ │ │ strbmi lr, [r8], -pc, lsr #15 │ │ │ │ - blx 0xf16b7e │ │ │ │ + blx 0xf16ad6 │ │ │ │ ldrhcs pc, [r6], #-137 @ 0xffffff77 @ │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ umlalle r4, r6, sl, r2 │ │ │ │ vaba.u32 q15, , q8 │ │ │ │ @ instruction: 0xf0430308 │ │ │ │ @ instruction: 0x93270301 │ │ │ │ tstls r2, #67108864 @ 0x4000000 │ │ │ │ @@ -205285,45 +205243,45 @@ │ │ │ │ svcge 0x006ff43f │ │ │ │ ldrbtmi r4, [fp], #-3001 @ 0xfffff447 │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ cdpvs 0, 5, cr3, cr13, cr3, {0} │ │ │ │ @ instruction: 0xf0002d00 │ │ │ │ @ instruction: 0xf64680f6 │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ - bls 0x2e1a28 │ │ │ │ + bls 0x2e1980 │ │ │ │ ldrmi r6, [sp], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x301cf8d9 │ │ │ │ movwls r1, #27371 @ 0x6aeb │ │ │ │ - bleq 0x1d3a6c │ │ │ │ + bleq 0x1d39c4 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ @ instruction: 0xf6454620 │ │ │ │ - vmov.i32 d21, #2048 @ 0x00000800 │ │ │ │ + vmlal.s q10, d0, d0[2] │ │ │ │ @ instruction: 0xf1ce022e │ │ │ │ - blmi 0xfebd6e94 │ │ │ │ + blmi 0xfebd6dbc │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ - eorpl pc, r8, #72351744 @ 0x4500000 │ │ │ │ + subsmi pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ ssatcc pc, #21, r3, asr #17 @ │ │ │ │ @ instruction: 0x6700e9d3 │ │ │ │ strvs lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0xf892f1ce │ │ │ │ + @ instruction: 0xf886f1ce │ │ │ │ strtmi r4, [r0], -r1, lsr #23 │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, sl, asr r8 @ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ adcsvc pc, r4, #11730944 @ 0xb30000 │ │ │ │ @ instruction: 0xf73b463a │ │ │ │ - @ instruction: 0xf8b9fac5 │ │ │ │ + @ instruction: 0xf8b9fb19 │ │ │ │ stmdacs r0, {r1, r3, r4} │ │ │ │ adcshi pc, sp, r0 │ │ │ │ - subspl pc, r4, #72351744 @ 0x4500000 │ │ │ │ + addmi pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0x26004b96 │ │ │ │ @ instruction: 0xf8cd9207 │ │ │ │ and fp, r3, r4, lsr #32 │ │ │ │ adcsmi r3, r0, #1048576 @ 0x100000 │ │ │ │ adchi pc, sp, r0, asr #6 │ │ │ │ ldrbtmi r4, [sl], #-1562 @ 0xfffff9e6 │ │ │ │ @@ -205332,44 +205290,44 @@ │ │ │ │ andscc r5, r8, #1342177282 @ 0x50000002 │ │ │ │ subeq lr, r2, #1024 @ 0x400 │ │ │ │ @ instruction: 0xb004f8b2 │ │ │ │ stmible sp!, {r0, r1, r3, r4, r5, r7, r8, sl, lr}^ │ │ │ │ lslmi pc, r1, #10 @ │ │ │ │ @ instruction: 0x46202318 │ │ │ │ ssatcs pc, #21, r1, asr #17 @ │ │ │ │ - blx 0x1a1096 │ │ │ │ - bls 0x2a3cac │ │ │ │ - blvc 0x114308 │ │ │ │ - blvc 0x1142d0 │ │ │ │ - @ instruction: 0xf852f1ce │ │ │ │ + blx 0x1a0fee │ │ │ │ + bls 0x2a3c04 │ │ │ │ + blvc 0x114260 │ │ │ │ + blvc 0x114228 │ │ │ │ + @ instruction: 0xf846f1ce │ │ │ │ @ instruction: 0x101cf8d9 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ ldrtmi r4, [r9], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf73b465f │ │ │ │ - @ instruction: 0xf8b9fa8b │ │ │ │ - blmi 0x2018d20 │ │ │ │ - bmi 0x2052bfc │ │ │ │ + @ instruction: 0xf8b9fadf │ │ │ │ + blmi 0x2018c78 │ │ │ │ + bmi 0x2052b54 │ │ │ │ orrpl pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavs r2, {r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf85a681b │ │ │ │ @ instruction: 0xf1031002 │ │ │ │ subsmi r0, fp, #1879048199 @ 0x70000007 │ │ │ │ - bls 0x228d24 │ │ │ │ + bls 0x228c7c │ │ │ │ @ instruction: 0x660b1ad3 │ │ │ │ strtmi r4, [r1], r8, asr #12 │ │ │ │ @ instruction: 0xf82ef043 │ │ │ │ - blls 0x252908 │ │ │ │ + blls 0x252860 │ │ │ │ strtmi lr, [r0], -r8, asr #13 │ │ │ │ - blx 0x1516cec │ │ │ │ + blx 0x1516c44 │ │ │ │ stc2 0, cr15, [r0], {14} │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ - @ instruction: 0xf76232d4 │ │ │ │ - vrecps.f32 , q15, │ │ │ │ + @ instruction: 0xf76332d4 │ │ │ │ + vadd.i8 d31, d14, d31 │ │ │ │ vbic.i32 , #3584 @ 0x00000e00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ vceq.f32 d26, d14, d8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf57f0418 │ │ │ │ @@ -205378,61 +205336,61 @@ │ │ │ │ @ instruction: 0xf8d92395 │ │ │ │ ldmdavc fp, {r2, r3, r4, sp, pc} │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ smlatbcs r0, r8, r0, r8 │ │ │ │ stmib sp, {r2, r4, fp, sp, pc}^ │ │ │ │ stmib sp, {r2, r4, r8, ip}^ │ │ │ │ @ instruction: 0xf1c01116 │ │ │ │ - @ instruction: 0xf074fb53 │ │ │ │ - blls 0x2d87c8 │ │ │ │ + @ instruction: 0xf074fb47 │ │ │ │ + blls 0x2d8720 │ │ │ │ stmib sp, {r0, r9, sl, lr}^ │ │ │ │ - bls 0x5fd954 │ │ │ │ - rsccc pc, r8, r5, asr #12 │ │ │ │ + bls 0x5fd8ac │ │ │ │ + andscc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8cd9b16 │ │ │ │ @ instruction: 0xf07ea008 │ │ │ │ ldrb pc, [ip, #2921] @ 0xb69 @ │ │ │ │ umaalle r1, sl, r9, ip │ │ │ │ andsle r1, r2, sl, asr ip │ │ │ │ @ instruction: 0xf0403303 │ │ │ │ vhadd.s8 d24, d30, d17 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ stclge 4, cr15, [r9, #252] @ 0xfc │ │ │ │ - rscmi pc, r8, r5, asr #12 │ │ │ │ + andsmi pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1594f8e │ │ │ │ + blx 0x1594ee6 │ │ │ │ vrshl.s8 q15, , q15 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ svceq 0x000cf013 │ │ │ │ addshi pc, r3, r0, asr #32 │ │ │ │ ldrbtmi r4, [fp], #-2882 @ 0xfffff4be │ │ │ │ stmiapl r8!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ strbvs r2, [r3], #768 @ 0x300 │ │ │ │ - blls 0x312378 │ │ │ │ + blls 0x3122d0 │ │ │ │ movwls r4, #26283 @ 0x66ab │ │ │ │ @ instruction: 0xf8dde712 │ │ │ │ - blls 0x284e54 │ │ │ │ + blls 0x284dac │ │ │ │ movwle r4, #41631 @ 0xa29f │ │ │ │ svceq 0x0000f1bb │ │ │ │ @ instruction: 0x4621d13d │ │ │ │ @ instruction: 0xf1ad200a │ │ │ │ - @ instruction: 0x4620f9f3 │ │ │ │ - blx 0xffd14fd4 │ │ │ │ + strtmi pc, [r0], -pc, ror #19 │ │ │ │ + blx 0xffd14f2c │ │ │ │ @ instruction: 0x4623e65b │ │ │ │ tstcs r1, pc, lsl r2 │ │ │ │ - rsbspl pc, r0, r5, asr #12 │ │ │ │ + adcmi pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2954a2 │ │ │ │ + blx 0xfe1953fa │ │ │ │ @ instruction: 0xf8d99b06 │ │ │ │ @ instruction: 0x4620101c │ │ │ │ ldrtmi r1, [r9], #-3034 @ 0xfffff426 │ │ │ │ - @ instruction: 0xf9e4f73b │ │ │ │ + blx 0xf16a44 │ │ │ │ ldmdbls r2, {r1, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xdd722901 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ tstls r2, r9, asr #32 │ │ │ │ @ instruction: 0xf013681b │ │ │ │ cmnle r1, ip, lsl #30 │ │ │ │ @@ -205445,245 +205403,245 @@ │ │ │ │ svclt 0x00082900 │ │ │ │ @ instruction: 0xf43f429a │ │ │ │ @ instruction: 0xf04fad6e │ │ │ │ movwcs r3, #767 @ 0x2ff │ │ │ │ tstcs r0, #3293184 @ 0x324000 │ │ │ │ ldrbmi lr, [fp], -r7, ror #10 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - addspl pc, r0, #72351744 @ 0x4500000 │ │ │ │ + sbcmi pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0xff74f1cd │ │ │ │ - bleq 0xfe7d37dc │ │ │ │ + @ instruction: 0xff68f1cd │ │ │ │ + bleq 0xfe7d3734 │ │ │ │ @ instruction: 0xf645d0b5 │ │ │ │ - vsubhn.i16 d21, q8, q10 │ │ │ │ - bl 0x21a724 │ │ │ │ + @ instruction: 0xf2c046d4 │ │ │ │ + bl 0x21a67c │ │ │ │ stmdavs fp!, {r0, r1, r3, r7, r8, r9, fp} │ │ │ │ movwls r4, #1586 @ 0x632 │ │ │ │ strtmi r2, [fp], -r1, lsl #2 │ │ │ │ strcc r4, [r4, #-1568] @ 0xfffff9e0 │ │ │ │ - @ instruction: 0xff62f1cd │ │ │ │ + @ instruction: 0xff56f1cd │ │ │ │ mvnsle r4, sp, asr r5 │ │ │ │ - bls 0x2d2d14 │ │ │ │ + bls 0x2d2c6c │ │ │ │ @ instruction: 0x46494653 │ │ │ │ - eormi pc, r4, r5, asr #12 │ │ │ │ + subscc pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff515090 │ │ │ │ + blx 0xff514fe8 │ │ │ │ svclt 0x0000e543 │ │ │ │ - strdeq r7, [r3], r4 │ │ │ │ - addeq r7, r3, r2, lsr #7 │ │ │ │ - addeq r7, r3, r0, ror #6 │ │ │ │ - addeq r7, r3, r4, lsr r3 │ │ │ │ - strdeq r7, [r3], r6 │ │ │ │ - umulleq r7, r3, r8, r2 │ │ │ │ - @ instruction: 0x008371b2 │ │ │ │ + umulleq r7, r3, ip, r4 │ │ │ │ + addeq r7, r3, sl, asr #8 │ │ │ │ + addeq r7, r3, r8, lsl #8 │ │ │ │ + ldrdeq r7, [r3], ip │ │ │ │ + umulleq r7, r3, lr, r3 │ │ │ │ + addeq r7, r3, r0, asr #6 │ │ │ │ + addeq r7, r3, sl, asr r2 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ - blmi 0x51937c │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ + blmi 0x5192d4 │ │ │ │ sbcsvc pc, r3, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf645ffd3 │ │ │ │ - vmov.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf07e002e │ │ │ │ strb pc, [r5, -pc, lsr #21]! @ │ │ │ │ - @ instruction: 0xf8f8f1ce │ │ │ │ - addsmi pc, ip, r5, asr #12 │ │ │ │ + @ instruction: 0xf8ecf1ce │ │ │ │ + sbccc pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfea950e4 │ │ │ │ + blx 0xfea9503c │ │ │ │ @ instruction: 0xf645e796 │ │ │ │ - vsra.s64 d19, d28, #64 │ │ │ │ + vmla.f d18, d16, d0[7] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ - blmi 0x198fb8 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ + blmi 0x198f10 │ │ │ │ addne pc, r7, #64, 4 │ │ │ │ - @ instruction: 0xf906f199 │ │ │ │ - eorseq ip, r3, r8, ror #21 │ │ │ │ - ldrsbteq ip, [r3], -ip │ │ │ │ + @ instruction: 0xf902f199 │ │ │ │ + eorseq ip, r3, r8, lsl sl │ │ │ │ + eorseq ip, r3, ip, lsl #20 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30118 │ │ │ │ + bl 0xfec30070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xb9ce80 │ │ │ │ + blmi 0xb9cdd8 │ │ │ │ strmi fp, [lr], -r6, lsl #1 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf00e0300 │ │ │ │ ldrtmi pc, [r0], -r3, lsl #23 @ │ │ │ │ @ instruction: 0xff3cf042 │ │ │ │ orrslt r4, r8, r4, lsl #12 │ │ │ │ @ instruction: 0x46014632 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ - blmi 0x957e2c │ │ │ │ - blls 0x232fb4 │ │ │ │ + blmi 0x957d84 │ │ │ │ + blls 0x232f0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r2, r0, lsl #6 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andlt r4, r6, r0, lsr #12 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt lr, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ - blvc 0x6d45e4 │ │ │ │ + blvc 0x6d453c │ │ │ │ strpl pc, [r8, #-1285] @ 0xfffffafb │ │ │ │ - blge 0x1263b0 │ │ │ │ + blge 0x126308 │ │ │ │ strbtmi sl, [r9], -r2, lsl #20 │ │ │ │ andeq lr, r0, sp, asr #19 │ │ │ │ stc 6, cr4, [sp, #160] @ 0xa0 │ │ │ │ @ instruction: 0xf7767b02 │ │ │ │ - stmdbls r0, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r0, {r0, r1, r3, r4, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r2, lsr #12 │ │ │ │ - blx 0xff894f96 │ │ │ │ + blx 0xff894eee │ │ │ │ mcrrne 6, 0, r4, r3, cr1 │ │ │ │ - blmi 0x48d3d4 │ │ │ │ - blls 0x233000 │ │ │ │ + blmi 0x48d32c │ │ │ │ + blls 0x232f58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, LR_mon │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ - blx 0x596fb4 │ │ │ │ + blx 0x596f0c │ │ │ │ @ instruction: 0xf1cee7eb │ │ │ │ - svclt 0x0000f889 │ │ │ │ + svclt 0x0000f87d │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ rsbcc pc, r4, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf503b143 │ │ │ │ mrscs r4, R8_usr │ │ │ │ andcc r3, r8, #8, 6 @ 0x20000000 │ │ │ │ - blne 0x3170f0 │ │ │ │ + blne 0x317048 │ │ │ │ @ instruction: 0xd1fb4293 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec301fc │ │ │ │ + bl 0xfec30154 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdavs r4, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ addmi r4, ip, #140, 12 @ 0x8c00000 │ │ │ │ @ instruction: 0x4611d817 │ │ │ │ - bvs 0xff1aa878 │ │ │ │ + bvs 0xff1aa7d0 │ │ │ │ streq lr, [r4], #-2988 @ 0xfffff454 │ │ │ │ - bvs 0xfe2455e4 │ │ │ │ + bvs 0xfe24553c │ │ │ │ @ instruction: 0x0c05eb03 │ │ │ │ tstle r3, r4, lsr #11 │ │ │ │ stccs 8, cr1, [r0], #-624 @ 0xfffffd90 │ │ │ │ sbcvs sp, r4, #32, 16 @ 0x200000 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stmialt r2!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + ldmlt r6!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ ldrmi r6, [r4], -r4, lsl #5 │ │ │ │ strdcs lr, [r0], -r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ - mvnscs pc, #76, 12 @ 0x4c00000 │ │ │ │ + msrcs CPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51bcf645 │ │ │ │ + mvnmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcspl pc, r4, r5, asr #12 │ │ │ │ + andpl pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ - @ instruction: 0xf856f199 │ │ │ │ - mvnscs pc, #76, 12 @ 0x4c00000 │ │ │ │ + @ instruction: 0xf852f199 │ │ │ │ + msrcs CPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51bcf645 │ │ │ │ + mvnmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvs pc, r0, r5, asr #12 │ │ │ │ + eorspl pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf846f199 │ │ │ │ + @ instruction: 0xf842f199 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsl #1 │ │ │ │ ldrmi r6, [r0], fp, lsl #16 │ │ │ │ ldrsbtge pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf10a6b9a │ │ │ │ - strtmi r3, [pc], #-2047 @ 0xd90ac │ │ │ │ + strtmi r3, [pc], #-2047 @ 0xd9004 │ │ │ │ eorle r3, r1, r1, lsl #4 │ │ │ │ strmi r6, [ip], -lr, asr #16 │ │ │ │ - b 0xfe2b38dc │ │ │ │ + b 0xfe2b3834 │ │ │ │ @ instruction: 0xf5b20206 │ │ │ │ eorle r5, r2, #128, 30 @ 0x200 │ │ │ │ ldrbmi r1, [r2], -lr, lsr #23 │ │ │ │ @ instruction: 0x46404431 │ │ │ │ - ldmda r8, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmia ip!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ andlt r2, r3, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf04f8ff0 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ smlabteq lr, r3, r9, lr │ │ │ │ tsteq r0, r3, asr #19 │ │ │ │ cmnvs r3, r3, lsr #18 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - b 0xfe23d0c8 │ │ │ │ + b 0xfe23d020 │ │ │ │ strmi r0, [r1], r6, lsl #4 │ │ │ │ svcpl 0x0080f5b2 │ │ │ │ vst2.8 {d29-d32}, [pc :256], lr │ │ │ │ @ instruction: 0xf6cf4b70 │ │ │ │ - b 0x278118 │ │ │ │ + b 0x278070 │ │ │ │ @ instruction: 0xf506060b │ │ │ │ andls r5, r0, #128, 4 │ │ │ │ @ instruction: 0xf5b2406a │ │ │ │ suble r5, r5, #128, 30 @ 0x200 │ │ │ │ subsmi r9, r7, r0, lsl #20 │ │ │ │ svcpl 0x0080f5b7 │ │ │ │ - bvs 0x1acda6c │ │ │ │ - blls 0x105638 │ │ │ │ + bvs 0x1acd9c4 │ │ │ │ + blls 0x105590 │ │ │ │ @ instruction: 0x46404652 │ │ │ │ ldrtmi r1, [r9], #-2793 @ 0xfffff517 │ │ │ │ - ldmda sl, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmda lr!, {r0, r1, r2, r4, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbls r0, {r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1044648 │ │ │ │ movwls r0, #4644 @ 0x1224 │ │ │ │ - blx 0xfff15160 │ │ │ │ + blx 0xfff150b8 │ │ │ │ @ instruction: 0xf1b09b01 │ │ │ │ strdle r3, [r0], #255 @ 0xff │ │ │ │ @ instruction: 0x6c1a6b99 │ │ │ │ vqrdmlah.s32 q11, , q7 │ │ │ │ - b 0x159598 │ │ │ │ + b 0x1594f0 │ │ │ │ adcsmi r0, lr, #-1342177280 @ 0xb0000000 │ │ │ │ addsmi fp, r1, #8, 30 │ │ │ │ tstcs r1, ip, lsl #30 │ │ │ │ addsmi r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf041bf18 │ │ │ │ tstlt r9, r1, lsl #2 │ │ │ │ ldreq lr, [r0, -r3, asr #19] │ │ │ │ ldc2l 0, cr15, [r0, #-4]! │ │ │ │ ldrb r6, [r4, r7, ror #20] │ │ │ │ - blpl 0x253b50 │ │ │ │ + blpl 0x253aa8 │ │ │ │ ldrmi r1, [r1], #-2986 @ 0xfffff456 │ │ │ │ - b 0x1caaa9c │ │ │ │ + b 0x1caa9f4 │ │ │ │ movwls r5, #6939 @ 0x1b1b │ │ │ │ andeq pc, r0, #-1073741774 @ 0xc0000032 │ │ │ │ - @ instruction: 0xf7369200 │ │ │ │ - bls 0x115154 │ │ │ │ - bl 0xfea3fdb4 │ │ │ │ + @ instruction: 0xf7379200 │ │ │ │ + bls 0x1131fc │ │ │ │ + bl 0xfea3fd0c │ │ │ │ ldrmi r0, [r0], #1291 @ 0x50b │ │ │ │ sbfx r4, sl, #9, #13 │ │ │ │ - @ instruction: 0x51bcf645 │ │ │ │ + mvnmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorvs pc, ip, r5, asr #12 │ │ │ │ + subspl pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf1987292 │ │ │ │ - @ instruction: 0xf645ffa1 │ │ │ │ - vsra.s64 d21, d28, #64 │ │ │ │ + @ instruction: 0xf645ff9d │ │ │ │ + vmla.f d20, d16, d0[7] │ │ │ │ @ instruction: 0xf645012e │ │ │ │ - vmov.i32 q11, #4 @ 0x00000004 │ │ │ │ - blmi 0x15929c │ │ │ │ + vaddl.s8 , d16, d4 │ │ │ │ + blmi 0x1591f4 │ │ │ │ eorne pc, r5, #64, 4 │ │ │ │ - @ instruction: 0xff94f198 │ │ │ │ - eorseq ip, r3, r0, lsl #22 │ │ │ │ + @ instruction: 0xff90f198 │ │ │ │ + eorseq ip, r3, r0, lsr sl │ │ │ │ stmdblt fp, {r0, r1, r6, r7, fp, sp, lr} │ │ │ │ sbcvs r2, r3, r1, lsl #6 │ │ │ │ movwcs r2, #1 │ │ │ │ svclt 0x00004770 │ │ │ │ subsmi r6, r9, r3, asr #16 │ │ │ │ svcpl 0x0080f5b1 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ @@ -205717,16 +205675,16 @@ │ │ │ │ @ instruction: 0xf8d862e5 │ │ │ │ ldrmi r3, [r8, r0] │ │ │ │ orrscc pc, r0, #117440512 @ 0x7000000 │ │ │ │ svccc 0x0080f5b3 │ │ │ │ vmax.f32 d27, d7, d4 │ │ │ │ vbic.i16 d16, #0 @ 0x0000 │ │ │ │ mulle ip, r5, fp │ │ │ │ - bleq 0xd15bb4 │ │ │ │ - blcs 0xfe655d9c │ │ │ │ + bleq 0xd15b0c │ │ │ │ + blcs 0xfe655cf4 │ │ │ │ ldc2 0, cr15, [lr, #-292] @ 0xfffffedc │ │ │ │ andeq pc, r7, #111 @ 0x6f │ │ │ │ @ instruction: 0xf8db4605 │ │ │ │ @ instruction: 0xf04f1000 │ │ │ │ pldw [r7], #-3609 @ 0xfffff1e7 │ │ │ │ vst1.8 {d5-d8}, [r7], r0 │ │ │ │ andls r3, r1, #128, 20 @ 0x80000 │ │ │ │ @@ -205752,54 +205710,54 @@ │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrmi r2, [r8, r0, lsl #10] │ │ │ │ eorge pc, r0, #14614528 @ 0xdf0000 │ │ │ │ strtvc r6, [r5], -r3, lsr #18 │ │ │ │ ldrbtmi lr, [fp], #-10 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf5b36a5b │ │ │ │ - ble 0x20b510c │ │ │ │ + ble 0x20b5064 │ │ │ │ andcc lr, r4, #212, 18 @ 0x350000 │ │ │ │ - ble 0x1fa9d78 │ │ │ │ + ble 0x1fa9cd0 │ │ │ │ @ instruction: 0x61233301 │ │ │ │ andcc pc, r0, r9, asr #17 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldrdcc pc, [r8], -r8 │ │ │ │ @ instruction: 0x46534798 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf50358fb │ │ │ │ @ instruction: 0xf8d343a0 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, ip, sp}^ │ │ │ │ mvnvs r6, fp, lsl r8 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0xf8d8461d │ │ │ │ ldrmi r3, [r8, ip] │ │ │ │ - blmi 0x1b336f0 │ │ │ │ + blmi 0x1b33648 │ │ │ │ sbcsle r2, r4, r0, lsl #20 │ │ │ │ @ instruction: 0x3010f8d8 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ - blls 0x12b1d8 │ │ │ │ + blls 0x12b130 │ │ │ │ cmnle r3, r0, lsl #22 │ │ │ │ ldrbtmi r4, [fp], #-2916 @ 0xfffff49c │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ ldrdlt r6, [r8, -r8]! │ │ │ │ ldc2l 0, cr15, [r6, #-308] @ 0xfffffecc │ │ │ │ tstcs r3, r0, lsl #16 │ │ │ │ @ instruction: 0xf9eef053 │ │ │ │ - blcs 0x133824 │ │ │ │ - blmi 0x188d3e0 │ │ │ │ + blcs 0x13377c │ │ │ │ + blmi 0x188d338 │ │ │ │ ldrbtmi r2, [fp], #-0 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf950f04a │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ ldc2 0, cr15, [r6, #316]! @ 0x13c │ │ │ │ - blmi 0x1673b54 │ │ │ │ + blmi 0x1673aac │ │ │ │ ldrbtmi r2, [fp], #-1 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movmi pc, #12582912 @ 0xc00000 │ │ │ │ eorspl pc, r0, #12779520 @ 0xc30000 │ │ │ │ @ instruction: 0xf93ef04a │ │ │ │ ldrdne pc, [r0], -fp │ │ │ │ andeq pc, r3, #111 @ 0x6f │ │ │ │ @@ -205818,81 +205776,81 @@ │ │ │ │ andlt sp, r5, r5, lsr #8 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ rscvs r2, r3, r1, lsl #6 │ │ │ │ - blmi 0x10532ac │ │ │ │ + blmi 0x1053204 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf1ba58fb │ │ │ │ subsle r0, r5, r0, lsl #30 │ │ │ │ movwcs r6, #2010 @ 0x7da │ │ │ │ ldrb r9, [sp, -r2, lsl #6] │ │ │ │ @ instruction: 0xf04a6920 │ │ │ │ - blmi 0xe97858 │ │ │ │ + blmi 0xe977b0 │ │ │ │ ldrbtmi r9, [fp], #-2562 @ 0xfffff5fe │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andsvs r4, r0, #24, 8 @ 0x18000000 │ │ │ │ stmdavs r0!, {r2, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf856f07e │ │ │ │ sbcsle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xffa8f07d │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ strmi sp, [r3], -pc, asr #1 │ │ │ │ tstcs r1, r1, lsl r2 │ │ │ │ - rsbsvs pc, ip, r5, asr #12 │ │ │ │ + adcpl pc, ip, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf83ef1ac │ │ │ │ + @ instruction: 0xf83af1ac │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ strtmi fp, [sl], -r3, lsr #2 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ stmiblt r8, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r0!, {r8, sp}^ │ │ │ │ - @ instruction: 0xf8ecf73b │ │ │ │ + @ instruction: 0xf940f73b │ │ │ │ strmi r2, [r3], -r1, lsl #2 │ │ │ │ - addsvs pc, r0, #72351744 @ 0x4500000 │ │ │ │ + sbcpl pc, r0, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1cd4628 │ │ │ │ - strtmi pc, [r2], -sp, asr #24 │ │ │ │ + strtmi pc, [r2], -r1, asr #24 │ │ │ │ @ instruction: 0x46284631 │ │ │ │ - @ instruction: 0xff1af73a │ │ │ │ + @ instruction: 0xff6ef73a │ │ │ │ andcs r4, sl, r9, lsr #12 │ │ │ │ - cdp2 1, 8, cr15, cr0, cr12, {5} │ │ │ │ + cdp2 1, 7, cr15, cr12, cr12, {5} │ │ │ │ andlt r4, r5, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x007af07d │ │ │ │ @ instruction: 0xf0459303 │ │ │ │ - blls 0x1d87dc │ │ │ │ + blls 0x1d8734 │ │ │ │ @ instruction: 0x46294652 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2835 @ 0xfffff4ed │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ smusd r4, r7, r9 │ │ │ │ @ instruction: 0xf0459302 │ │ │ │ - blls 0x1987bc │ │ │ │ - bls 0x12ad98 │ │ │ │ + blls 0x198714 │ │ │ │ + bls 0x12acf0 │ │ │ │ ldrdcs r6, [r2], -r8 │ │ │ │ ldrbtmi r4, [fp], #-2828 @ 0xfffff4f4 │ │ │ │ ldmpl fp!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04e6fdb │ │ │ │ ldr pc, [sl, r7, asr #18] │ │ │ │ - addeq r6, r3, sl, lsl #25 │ │ │ │ - addeq r6, r3, r6, asr #24 │ │ │ │ - ldrdeq r6, [r3], lr │ │ │ │ - @ instruction: 0x00836bbe │ │ │ │ - umulleq r6, r3, sl, fp │ │ │ │ - addeq r6, r3, r8, ror fp │ │ │ │ - addeq r6, r3, ip, lsr #22 │ │ │ │ - addeq r6, r3, lr, lsl #22 │ │ │ │ - addeq r6, r3, r2, lsl #21 │ │ │ │ - addeq r6, r3, r2, ror #20 │ │ │ │ - addeq r6, r3, ip, lsl ip │ │ │ │ + addeq r6, r3, r2, lsr sp │ │ │ │ + addeq r6, r3, lr, ror #25 │ │ │ │ + addeq r6, r3, r6, lsl #25 │ │ │ │ + addeq r6, r3, r6, ror #24 │ │ │ │ + addeq r6, r3, r2, asr #24 │ │ │ │ + addeq r6, r3, r0, lsr #24 │ │ │ │ + ldrdeq r6, [r3], r4 │ │ │ │ + @ instruction: 0x00836bb6 │ │ │ │ + addeq r6, r3, sl, lsr #22 │ │ │ │ + addeq r6, r3, sl, lsl #22 │ │ │ │ + addeq r6, r3, r4, asr #25 │ │ │ │ tstlt r3, r3, asr #28 │ │ │ │ movwcs r6, #2752 @ 0xac0 │ │ │ │ stmdavs r3, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ movwcs r8, #2840 @ 0xb18 │ │ │ │ svclt 0x00004770 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -205901,56 +205859,56 @@ │ │ │ │ stmdavs r2, {r2, r4, r7, r9, sl, lr}^ │ │ │ │ stmdale r4!, {r1, r5, r6, r8, sl, lr} │ │ │ │ cdpvc 6, 4, cr4, cr1, cr13, {0} │ │ │ │ streq lr, [r2], -ip, lsr #23 │ │ │ │ ldmne r7!, {r2, r9, sl, lr}^ │ │ │ │ stmdavs r1, {r0, r3, r6, r7, r8, fp, ip, sp, pc} │ │ │ │ addmi r8, pc, #9216 @ 0x2400 │ │ │ │ - bvs 0x14f5dc │ │ │ │ + bvs 0x14f534 │ │ │ │ stmdapl r2, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ ldmdapl r8, {r0, r1, r2, r3, r5, r6, r9, fp, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ - strbmi fp, [pc, #-913] @ 0xd91f7 │ │ │ │ + strbmi fp, [pc, #-913] @ 0xd914f │ │ │ │ strbmi sp, [lr, #-2365] @ 0xfffff6c3 │ │ │ │ - bvs 0x114e21c │ │ │ │ + bvs 0x114e174 │ │ │ │ ldrtmi fp, [r0], #937 @ 0x3a9 │ │ │ │ strbmi r1, [r1], #-3002 @ 0xfffff446 │ │ │ │ @ instruction: 0xf7364628 │ │ │ │ - strdcs lr, [r1], -r0 │ │ │ │ - bvs 0xff1d15b4 │ │ │ │ + andcs lr, r1, r4, asr #28 │ │ │ │ + bvs 0xff1d150c │ │ │ │ stmdale r0, {r0, r1, r2, r3, r4, r7, r9, lr} │ │ │ │ andcs fp, r0, fp, lsr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - bvs 0xfe93b57c │ │ │ │ + bvs 0xfe93b4d4 │ │ │ │ ldmle r4!, {r0, r4, r5, r7, r9, lr}^ │ │ │ │ adcsmi r4, fp, #184549376 @ 0xb000000 │ │ │ │ ldrtcc sp, [r0], #-1009 @ 0xfffffc0f │ │ │ │ - blne 0xfef5ff90 │ │ │ │ + blne 0xfef5fee8 │ │ │ │ strtmi r4, [r8], -r1, lsr #8 │ │ │ │ - ldcl 7, cr15, [r4, #216] @ 0xd8 │ │ │ │ - bl 0xfe993564 │ │ │ │ + mcr 7, 1, pc, cr8, cr6, {1} @ │ │ │ │ + bl 0xfe9934bc │ │ │ │ ldrtmi r0, [r1], #-524 @ 0xfffffdf4 │ │ │ │ - beq 0x314468 │ │ │ │ + beq 0x3143c0 │ │ │ │ ldrbmi r4, [r6], #-1576 @ 0xfffff9d8 │ │ │ │ @ instruction: 0x46524455 │ │ │ │ - stcl 7, cr15, [r8, #216] @ 0xd8 │ │ │ │ + mrc 7, 0, APSR_nzcv, cr12, cr6, {1} │ │ │ │ vmlsne.f32 s12, s22, s3 │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x0038454e │ │ │ │ - blcs 0xe21fc │ │ │ │ - bvs 0xff9cdd24 │ │ │ │ + blcs 0xe2154 │ │ │ │ + bvs 0xff9cdc7c │ │ │ │ sbcsle r2, r2, r0, lsl #22 │ │ │ │ @ instruction: 0x461ae7d9 │ │ │ │ @ instruction: 0x46284431 │ │ │ │ - ldc 7, cr15, [r6, #216]! @ 0xd8 │ │ │ │ + mcr 7, 0, pc, cr10, cr6, {1} @ │ │ │ │ svclt 0x0000e7c5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3081c │ │ │ │ + bl 0xfec30774 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r0, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -205969,22 +205927,22 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ strmi pc, [r4], r5, lsr #22 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, fp, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x18aaf48 │ │ │ │ + blx 0x18aaea0 │ │ │ │ @ instruction: 0xf88df48c │ │ │ │ @ instruction: 0xf7ff400b │ │ │ │ @ instruction: 0xe7ddfcb1 │ │ │ │ - ldc2 1, cr15, [ip, #-820] @ 0xfffffccc │ │ │ │ + ldc2 1, cr15, [r0, #-820] @ 0xfffffccc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec308a4 │ │ │ │ + bl 0xfec307fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ @ instruction: 0x46144b1c │ │ │ │ ldmdavs fp, {r1, r8, sl, sp} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r3], -r0, lsl #6 │ │ │ │ @ instruction: 0xf10d9500 │ │ │ │ @@ -206003,35 +205961,35 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf0024638 │ │ │ │ @ instruction: 0x4684faf7 │ │ │ │ strtmi r4, [fp], -r1, lsr #12 │ │ │ │ andeq pc, sl, #1073741827 @ 0x40000003 │ │ │ │ - blx 0x8aafd0 │ │ │ │ + blx 0x8aaf28 │ │ │ │ @ instruction: 0xf8adf48c │ │ │ │ @ instruction: 0xf7ff400a │ │ │ │ ldrb pc, [sp, sp, ror #24] @ │ │ │ │ - ldc2l 1, cr15, [r8], {205} @ 0xcd │ │ │ │ + stc2l 1, cr15, [ip], {205} @ 0xcd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ - blmi 0x785948 │ │ │ │ + blmi 0x7858a0 │ │ │ │ strcs r4, [r4, #-1556] @ 0xfffff9ec │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strls r4, [r0, #-1555] @ 0xfffff9ed │ │ │ │ strcs sl, [r0], -r2, lsl #20 │ │ │ │ strmi r4, [pc], -r0, lsl #13 │ │ │ │ @ instruction: 0xf7ff9602 │ │ │ │ @ instruction: 0xb190fc99 │ │ │ │ - blmi 0x540764 │ │ │ │ - blls 0x1b37c8 │ │ │ │ + blmi 0x5406bc │ │ │ │ + blls 0x1b3720 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r9, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206039,26 +205997,26 @@ │ │ │ │ @ instruction: 0xf0024640 │ │ │ │ strtmi pc, [r1], -fp, asr #21 │ │ │ │ strtmi r4, [fp], -r4, lsl #13 │ │ │ │ ldrtmi sl, [r8], -r2, lsl #20 │ │ │ │ @ instruction: 0xf8cd4664 │ │ │ │ @ instruction: 0xf7ffc008 │ │ │ │ ldrb pc, [lr, sp, lsr #24] @ │ │ │ │ - ldc2 1, cr15, [r8], {205} @ 0xcd │ │ │ │ + stc2 1, cr15, [ip], {205} @ 0xcd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec309ac │ │ │ │ + bl 0xfec30904 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r0 @ │ │ │ │ - vldr d4, [pc, #124] @ 0xd9834 │ │ │ │ + vldr d4, [pc, #124] @ 0xd978c │ │ │ │ smladcs r8, sp, fp, r7 │ │ │ │ movwls r6, #22555 @ 0x581b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x46134614 │ │ │ │ - bl 0x43f3cc │ │ │ │ + bl 0x43f324 │ │ │ │ strmi r0, [r5], -r7, lsl #4 │ │ │ │ stc 6, cr4, [sp, #56] @ 0x38 │ │ │ │ @ instruction: 0xf7ff7b02 │ │ │ │ orrslt pc, r0, r7, asr ip @ │ │ │ │ strpl lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ @@ -206068,135 +206026,135 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4628bdf0 │ │ │ │ @ instruction: 0xf0024621 │ │ │ │ @ instruction: 0x463bfa9f │ │ │ │ strmi r4, [r5], -ip, lsl #13 │ │ │ │ - bge 0x16b098 │ │ │ │ + bge 0x16aff0 │ │ │ │ @ instruction: 0x46644630 │ │ │ │ @ instruction: 0x5c02e9cd │ │ │ │ - blx 0xffb9781e │ │ │ │ + blx 0xffb97776 │ │ │ │ @ instruction: 0xf1cde7de │ │ │ │ - svclt 0x0000fc55 │ │ │ │ + svclt 0x0000fc49 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec30a40 │ │ │ │ + bl 0xfec30998 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ - bvs 0xff1b7158 │ │ │ │ + bvs 0xff1b70b0 │ │ │ │ ldrmi fp, [r4], -r3, asr #18 │ │ │ │ sbcvs r6, r4, #805306376 @ 0x30000008 │ │ │ │ ldrmi r3, [r8], #-48 @ 0xffffffd0 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - stclt 7, cr15, [ip], {54} @ 0x36 │ │ │ │ + stcllt 7, cr15, [r0], #216 @ 0xd8 │ │ │ │ rscmi r6, fp, #544768 @ 0x85000 │ │ │ │ ldmne r4, {r2, r4, r8, ip, lr, pc}^ │ │ │ │ svclt 0x00982c20 │ │ │ │ ldmible r0!, {r0, r1, r3, r5, r6, r9, lr}^ │ │ │ │ - mvnscs pc, #76, 12 @ 0x4c00000 │ │ │ │ + msrcs CPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51bcf645 │ │ │ │ + mvnmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - andvs pc, r0, r5, asr #12 │ │ │ │ + eorspl pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ adcsvc pc, r5, #1325400064 @ 0x4f000000 │ │ │ │ - mcrr2 1, 9, pc, r2, cr8 @ │ │ │ │ - mvnscs pc, #76, 12 @ 0x4c00000 │ │ │ │ + ldc2 1, cr15, [lr], #-608 @ 0xfffffda0 │ │ │ │ + msrcs CPSR_s, #76, 12 @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x51bcf645 │ │ │ │ + mvnmi pc, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbcspl pc, r4, r5, asr #12 │ │ │ │ + andpl pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbne pc, r9, #64, 4 │ │ │ │ - ldc2 1, cr15, [r2], #-608 @ 0xfffffda0 │ │ │ │ + stc2 1, cr15, [lr], #-608 @ 0xfffffda0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30ab8 │ │ │ │ + bl 0xfec30a10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149c8ec │ │ │ │ + b 0x149c844 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ vrhadd.s8 d29, d4, d15 │ │ │ │ vshr.s64 d22, d4, #64 │ │ │ │ stcmi 0, cr0, [r7], {149} @ 0x95 │ │ │ │ svccs 0x0070ee1d │ │ │ │ adcpl r6, r3, r0, lsl #16 │ │ │ │ tstcs r0, r8, lsl #8 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - bls 0x188d40 │ │ │ │ + bls 0x188c98 │ │ │ │ stc2l 0, cr15, [r2, #-64]! @ 0xffffffc0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec30b10 │ │ │ │ + bl 0xfec30a68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf4020fe8 │ │ │ │ addlt r6, r3, r0, ror #7 │ │ │ │ @ instruction: 0xf0124605 │ │ │ │ eorle r0, r3, r7, lsl #4 │ │ │ │ @ instruction: 0xf5b31e50 │ │ │ │ suble r7, r1, r0, asr #30 │ │ │ │ @ instruction: 0xf5b3d856 │ │ │ │ suble r7, sp, r0, lsl #31 │ │ │ │ svcvc 0x0000f5b3 │ │ │ │ - blcs 0x10db08 │ │ │ │ + blcs 0x10da60 │ │ │ │ movwcs sp, #4436 @ 0x1154 │ │ │ │ - blcc 0x129b90 │ │ │ │ + blcc 0x129ae8 │ │ │ │ mvnlt r4, r9, lsl r0 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ strcs r4, [r0], #-1576 @ 0xfffff9d8 │ │ │ │ - @ instruction: 0xf97af762 │ │ │ │ + @ instruction: 0xf9cef762 │ │ │ │ strmi fp, [r4], -r8, ror #19 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ svcvc 0x0040f5b3 │ │ │ │ stmdale r6, {r0, r1, r2, ip, lr, pc}^ │ │ │ │ svcvc 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d003 │ │ │ │ andle r7, r0, r0, lsl #30 │ │ │ │ @ instruction: 0x4614bb93 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7624628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf8d5d0e1 │ │ │ │ - blcs 0xe5b98 │ │ │ │ + blcs 0xe5af0 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ andlt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0012301 │ │ │ │ - blx 0x199df4 │ │ │ │ + blx 0x199d4c │ │ │ │ strmi pc, [ip], #-1026 @ 0xfffffbfe │ │ │ │ stmible r0!, {r4, sl, fp, sp}^ │ │ │ │ strmi r4, [fp], #-131 @ 0xffffff7d │ │ │ │ svclt 0x000c2b10 │ │ │ │ @ instruction: 0xf1c24604 │ │ │ │ ldrb r0, [r9, r1, lsl #8] │ │ │ │ strmi r2, [r2], -r1, lsl #6 │ │ │ │ - blcc 0x129be4 │ │ │ │ + blcc 0x129b3c │ │ │ │ @ instruction: 0xe7b44019 │ │ │ │ svcvs 0x0080f5b3 │ │ │ │ @ instruction: 0xf5b3d016 │ │ │ │ adcle r6, pc, r0, lsr #31 │ │ │ │ @ instruction: 0xf64c2000 │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vqdmlal.s q9, d0, d0[0] │ │ │ │ @ instruction: 0xf6450333 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ + vmla.f d21, d16, d0[2] │ │ │ │ subscs r0, r7, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1619000 │ │ │ │ @ instruction: 0xf5b3fa39 │ │ │ │ andle r6, r3, r0, lsl #31 │ │ │ │ svcvs 0x00a0f5b3 │ │ │ │ @ instruction: 0xe7ebd0b9 │ │ │ │ @ instruction: 0xf1a1fa91 │ │ │ │ @@ -206215,75 +206173,75 @@ │ │ │ │ andcc r4, r8, pc, ror r5 │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ @ instruction: 0xf1c3425a │ │ │ │ @ instruction: 0xf0020e20 │ │ │ │ @ instruction: 0xf1a3023f │ │ │ │ @ instruction: 0xf1a20c20 │ │ │ │ @ instruction: 0xf1c20720 │ │ │ │ - blx 0x31b2e4 │ │ │ │ - blx 0x315e70 │ │ │ │ - blx 0x255a74 │ │ │ │ - blx 0xa192a8 │ │ │ │ - blx 0x316280 │ │ │ │ - b 0x1197694 │ │ │ │ - blx 0xada2b4 │ │ │ │ + blx 0x31b23c │ │ │ │ + blx 0x315dc8 │ │ │ │ + blx 0x2559cc │ │ │ │ + blx 0xa19200 │ │ │ │ + blx 0x3161d8 │ │ │ │ + b 0x11975ec │ │ │ │ + blx 0xada20c │ │ │ │ teqpmi r9, #6291456 @ p-variant is OBSOLETE @ 0x600000 │ │ │ │ stc2 10, cr15, [ip], {37} @ 0x25 @ │ │ │ │ - blx 0xa2a74c │ │ │ │ - b 0x1196698 │ │ │ │ + blx 0xa2a6a4 │ │ │ │ + b 0x11965f0 │ │ │ │ tstmi r9, #12, 4 @ 0xc0000000 │ │ │ │ andcs r4, r0, #16, 6 @ 0x40000000 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec30ca8 │ │ │ │ + bl 0xfec30c00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmdbeq r2, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ stcleq 0, cr15, [r0], #72 @ 0x48 │ │ │ │ @ instruction: 0xf1bcd00e │ │ │ │ svclt 0x000c0fe0 │ │ │ │ stceq 0, cr15, [r7], {2} │ │ │ │ mrrcne 10, 4, lr, ip, cr15 │ │ │ │ - blx 0x1622cc │ │ │ │ + blx 0x162224 │ │ │ │ @ instruction: 0xf10cfc0c │ │ │ │ - b 0x7e8ecc │ │ │ │ + b 0x7e8e24 │ │ │ │ tstle r3, r1, lsl #30 │ │ │ │ andmi r3, fp, #1024 @ 0x400 │ │ │ │ vand d29, d4, d3 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ stmdami r9, {r0, r2, r4, r7, r9} │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldmdavs r2, {r1, sl, fp, ip, pc} │ │ │ │ stmne r8, {r2, r6, r7, ip, lr} │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ @ instruction: 0xf0109b02 │ │ │ │ stmdbls r2, {r0, r1, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf906f762 │ │ │ │ + @ instruction: 0xf95af762 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldmdbeq lr, {r3, r7, ip, sp, pc} │ │ │ │ ldrmi r4, [r4], -r0, ror #22 │ │ │ │ @ instruction: 0x46074632 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movwls r2, #769 @ 0x301 │ │ │ │ @ instruction: 0xf7ff9b10 │ │ │ │ @ instruction: 0x06f2febb │ │ │ │ - blt 0x1a09860 │ │ │ │ + blt 0x1a097b8 │ │ │ │ movweq lr, #2671 @ 0xa6f │ │ │ │ svclt 0x00484605 │ │ │ │ @ instruction: 0xf013b2a4 │ │ │ │ andsle r0, r8, r1, lsl #20 │ │ │ │ - bmi 0x1639b64 │ │ │ │ + bmi 0x1639abc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, r8 │ │ │ │ @@ -206291,49 +206249,49 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460187f0 │ │ │ │ @ instruction: 0x46384632 │ │ │ │ mrc2 7, 5, pc, cr14, cr15, {7} │ │ │ │ @ instruction: 0xf005b308 │ │ │ │ - blcs 0x11a7a0 │ │ │ │ + blcs 0x11a6f8 │ │ │ │ @ instruction: 0xf005d01f │ │ │ │ - blcs 0x19a7b8 │ │ │ │ + blcs 0x19a710 │ │ │ │ @ instruction: 0xf005d02f │ │ │ │ stccs 5, cr0, [r7, #-60] @ 0xffffffc4 │ │ │ │ @ instruction: 0xf645d00b │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ - blmi 0x109a068 │ │ │ │ + vmla.f d21, d16, d0[2] │ │ │ │ + blmi 0x1099fc0 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ vhadd.s8 d26, d0, d0 │ │ │ │ @ instruction: 0xf1613286 │ │ │ │ vmul.i8 , q7, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r7, r8, r9, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7624638 │ │ │ │ - eorhi pc, ip, r1, lsr #17 │ │ │ │ + strdhi pc, [ip], -r5 @ │ │ │ │ eoreq lr, r4, #49545216 @ 0x2f40000 │ │ │ │ @ instruction: 0xf8551e68 │ │ │ │ mvnscs r3, r1, lsl #24 │ │ │ │ smlabtvc r0, pc, r6, pc @ │ │ │ │ andeq lr, r1, #12288 @ 0x3000 │ │ │ │ ldmda r0, {r1, r5, r8, r9, lr}^ │ │ │ │ addsmi r5, sp, #0, 30 │ │ │ │ stmda r0, {r1, r8, ip, lr, pc}^ │ │ │ │ cdpcs 6, 0, cr2, cr0, cr0, {0} │ │ │ │ adcle r4, sl, fp, lsr #12 │ │ │ │ - beq 0xa93bc8 │ │ │ │ + beq 0xa93b20 │ │ │ │ strteq r3, [r4], -r3, lsl #26 │ │ │ │ cmncs pc, #13959168 @ 0xd50000 │ │ │ │ cmnpmi pc, r2, lsr #32 @ p-variant is OBSOLETE │ │ │ │ stmdaeq r4, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ mvnseq pc, r3, lsr #32 │ │ │ │ stmdbeq r6, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ - ldrsbeq lr, [pc, #-133] @ 0xd9b97 │ │ │ │ + ldrsbeq lr, [pc, #-133] @ 0xd9aef │ │ │ │ svclt 0x00084299 │ │ │ │ @ instruction: 0xd1024290 │ │ │ │ ldmdbhi r7!, {r0, r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ strmi r2, [r2], -r0, lsl #30 │ │ │ │ addsle r4, r0, fp, lsl #12 │ │ │ │ vabd.s8 q15, q15, q13 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ @@ -206346,71 +206304,71 @@ │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ stmdage r2, {r0, r1, r4, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf8cd4651 │ │ │ │ stmib r0, {r3, sp, pc}^ │ │ │ │ @ instruction: 0xf8c0aa01 │ │ │ │ @ instruction: 0xf1bfa00c │ │ │ │ - @ instruction: 0xf073fbbf │ │ │ │ + @ instruction: 0xf073fbb3 │ │ │ │ strmi pc, [r1], -fp, lsl #30 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6456000 │ │ │ │ - vshr.s64 d22, d24, #64 │ │ │ │ - blls 0x1d9d3c │ │ │ │ + vmla.i d21, d16, d0[6] │ │ │ │ + blls 0x1d9c94 │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe79efbd7 │ │ │ │ - blx 0x9163c4 │ │ │ │ + blx 0x61631c │ │ │ │ @ instruction: 0x46319a10 │ │ │ │ - rscsvs pc, r0, r5, asr #12 │ │ │ │ + eorvs pc, r0, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff415e96 │ │ │ │ + blx 0xff415dee │ │ │ │ svclt 0x0000e793 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r4, lsr #22 │ │ │ │ + eorseq ip, r3, r4, asr sl │ │ │ │ vst4.32 {d27-d30}, [pc], r2 │ │ │ │ push {r7, sl, fp, ip, lr} │ │ │ │ - bl 0xfec2dc7c │ │ │ │ + bl 0xfec2dbd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, pc, r0, lsr #31 │ │ │ │ ldcls 12, cr10, [ip, #-96] @ 0xffffffa0 │ │ │ │ andeq lr, ip, r4, lsl #17 │ │ │ │ - blt 0x794444 │ │ │ │ - blmi 0x193dce0 │ │ │ │ + blt 0x79439c │ │ │ │ + blmi 0x193dc38 │ │ │ │ strtmi r0, [sl], -sp, lsr #18 │ │ │ │ ldmdavs fp, {r1, r2, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930d │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ ldrbmi r9, [r7], -r0, lsl #6 │ │ │ │ ldmib sp, {r0, r2, r3, r4, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff8918 │ │ │ │ usateq pc, #10, pc, asr #27 @ │ │ │ │ strle r4, [r9, #-1540] @ 0xfffff9fc │ │ │ │ - blx 0xfe31875c │ │ │ │ - blt 0xf885cc │ │ │ │ + blx 0xfe3186b4 │ │ │ │ + blt 0xf88524 │ │ │ │ @ instruction: 0xf689fa99 │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ssatmi r4, #20, r7, asr #12 │ │ │ │ strtmi r9, [sl], -r3, lsl #16 │ │ │ │ @ instruction: 0xf8cd4621 │ │ │ │ stmib sp, {r2, r3, r4, sp, pc}^ │ │ │ │ @ instruction: 0xf8cd8904 │ │ │ │ @ instruction: 0xf7ffb018 │ │ │ │ strdcc pc, [r3], -r3 │ │ │ │ ldmdale r6, {r0, r1, r2, fp, sp}^ │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ ldrbmi r5, [r5], #-1355 @ 0xfffffab5 │ │ │ │ - blmi 0x1e3df4 │ │ │ │ + blmi 0x1e3d4c │ │ │ │ cmncs pc, #212, 16 @ 0xd40000 │ │ │ │ ldmdbhi r1!, {r2, r6, r7, fp, sp, lr, pc}^ │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ ldm r4, {r3, sl, ip, sp}^ │ │ │ │ stmia r4, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sp}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sl, sp, lr} │ │ │ │ - bmi 0x11ce534 │ │ │ │ + bmi 0x11ce48c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r0, r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, pc, r2, asr #2 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ @@ -206421,82 +206379,82 @@ │ │ │ │ andhi pc, r0, r4, asr #17 │ │ │ │ andls pc, r4, r4, asr #17 │ │ │ │ andlt pc, r8, r4, asr #17 │ │ │ │ strb r6, [r0, r7, ror #1]! │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14bddac │ │ │ │ + b 0x14bdd04 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ andlt pc, r8, r4, lsr #17 │ │ │ │ - blmi 0x7d46e4 │ │ │ │ + blmi 0x7d463c │ │ │ │ andlt pc, sl, r4, lsr #17 │ │ │ │ ldceq 1, cr8, [fp], #-668 @ 0xfffffd64 │ │ │ │ strb r8, [ip, r3, ror #3] │ │ │ │ - stcgt 13, cr10, [pc, #-16] @ 0xd9da8 │ │ │ │ + stcgt 13, cr10, [pc, #-16] @ 0xd9d00 │ │ │ │ rsbvs r6, r1, r0, lsr #32 │ │ │ │ rscvs r6, r3, r2, lsr #1 │ │ │ │ vabd.s8 q15, q15, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls sp, {r0, r1, r7, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7619803 │ │ │ │ - mulcs r0, pc, pc @ │ │ │ │ - orrsvs pc, r8, r5, asr #12 │ │ │ │ + strdcs pc, [r0], -r3 │ │ │ │ + bicpl pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ subsmi pc, ip, #64, 4 │ │ │ │ @ instruction: 0xf844f161 │ │ │ │ - @ instruction: 0xf970f1cd │ │ │ │ + @ instruction: 0xf964f1cd │ │ │ │ msrcc SPSR_fx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xfbe68 │ │ │ │ + blcs 0xfbdc0 │ │ │ │ vhadd.s8 , q15, │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r0, #1051]! @ 0x41b │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xb1b3781b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - blx 0xff996524 │ │ │ │ + blx 0xff69647c │ │ │ │ mcr2 0, 1, pc, cr14, cr3, {3} @ │ │ │ │ ldmdals sp, {r0, r9, sl, lr} │ │ │ │ andpl lr, r0, sp, asr #19 │ │ │ │ - andsvc pc, r8, r5, asr #12 │ │ │ │ + subvs pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bls 0x300a68 │ │ │ │ - blx 0xfff96038 │ │ │ │ - bls 0x853d54 │ │ │ │ + bls 0x3009c0 │ │ │ │ + blx 0xfff95f90 │ │ │ │ + bls 0x853cac │ │ │ │ @ instruction: 0xf6454629 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ @ instruction: 0xe7bafaf1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r4, lsr fp │ │ │ │ + eorseq ip, r3, r4, ror #20 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ - b 0x14c6098 │ │ │ │ - blmi 0x1f5fec8 │ │ │ │ + b 0x14c5ff0 │ │ │ │ + blmi 0x1f5fe20 │ │ │ │ @ instruction: 0x46424615 │ │ │ │ ldmdavs fp, {r0, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ movwcs r0, #4864 @ 0x1300 │ │ │ │ - blls 0x4fea90 │ │ │ │ + blls 0x4fe9e8 │ │ │ │ stc2 7, cr15, [lr, #-1020] @ 0xfffffc04 │ │ │ │ svceq 0x0010f018 │ │ │ │ - blt 0xc49afc │ │ │ │ + blt 0xc49a54 │ │ │ │ @ instruction: 0xf0104604 │ │ │ │ tstle r5, r3, lsl #20 │ │ │ │ - bmi 0x1cf1ebc │ │ │ │ + bmi 0x1cf1e14 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ ldmdavs sl, {r2, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r8, ip, ror r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ @@ -206508,31 +206466,31 @@ │ │ │ │ andcc pc, r1, r7, lsl sp @ │ │ │ │ vadd.i8 d2, d0, d3 │ │ │ │ ldm pc, {r1, r2, r4, r5, r7, pc}^ @ │ │ │ │ ldccc 0, cr15, [lr], #-0 │ │ │ │ @ instruction: 0x07620238 │ │ │ │ @ instruction: 0xf004d471 │ │ │ │ @ instruction: 0xf04f0207 │ │ │ │ - bne 0xfe9e66f4 │ │ │ │ + bne 0xfe9e664c │ │ │ │ @ instruction: 0xf1a200d2 │ │ │ │ @ instruction: 0xf1c20320 │ │ │ │ @ instruction: 0xf1c20e20 │ │ │ │ - blx 0xa19f88 │ │ │ │ - blx 0x259744 │ │ │ │ - blx 0x958f1c │ │ │ │ - b 0x1415f14 │ │ │ │ - blx 0x11cf50 │ │ │ │ + blx 0xa19ee0 │ │ │ │ + blx 0x25969c │ │ │ │ + blx 0x958e74 │ │ │ │ + b 0x1415e6c │ │ │ │ + blx 0x11cea8 │ │ │ │ addsmi pc, r5, r3, lsl #6 │ │ │ │ - blx 0x12ab2c │ │ │ │ + blx 0x12aa84 │ │ │ │ ldm r4, {r1, r9, ip, sp, lr, pc}^ │ │ │ │ bicsmi r0, r2, #-1073741793 @ 0xc000001f │ │ │ │ - b 0x16ae98 │ │ │ │ - b 0x145d730 │ │ │ │ - b 0x19b748 │ │ │ │ - b 0x145d73c │ │ │ │ + b 0x16adf0 │ │ │ │ + b 0x145d688 │ │ │ │ + b 0x19b6a0 │ │ │ │ + b 0x145d694 │ │ │ │ ldm r4, {r2, r3, r8, r9, sl}^ │ │ │ │ strmi r8, [r9, #2431] @ 0x97f │ │ │ │ strmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r4, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ strbmi r0, [r0], -r0, lsl #30 │ │ │ │ adcle r4, r8, r9, asr #12 │ │ │ │ @@ -206557,60 +206515,60 @@ │ │ │ │ movwmi fp, #8922 @ 0x22da │ │ │ │ svcvs 0x0000e851 │ │ │ │ @ instruction: 0xd102429e │ │ │ │ strcs lr, [r0, -r1, asr #16] │ │ │ │ ldrtmi r2, [r3], -r0, lsl #30 │ │ │ │ mcreq 1, 1, sp, cr13, cr4, {7} │ │ │ │ ldrb r7, [r6, -r5, ror #1]! │ │ │ │ - @ instruction: 0xf88af1cd │ │ │ │ + @ instruction: 0xf87ef1cd │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ - blmi 0xb1a480 │ │ │ │ + vmla.f d21, d16, d0[2] │ │ │ │ + blmi 0xb1a3d8 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf16032ba │ │ │ │ vrecps.f32 , q7, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldmdbls r0, {r0, r1, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf7614648 │ │ │ │ - @ instruction: 0xf24efe97 │ │ │ │ + vceq.f32 , q15, │ │ │ │ vqdmlal.s , d0, d2[7] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r4, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0x2100b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1bf1104 │ │ │ │ - @ instruction: 0xf073f9e7 │ │ │ │ + @ instruction: 0xf073f9db │ │ │ │ @ instruction: 0x4601fd33 │ │ │ │ stmib sp, {r4, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6458000 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ - blls 0x1da0ec │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ + blls 0x1da044 │ │ │ │ @ instruction: 0xf07d9a02 │ │ │ │ @ instruction: 0xe7d0f9ff │ │ │ │ @ instruction: 0x46419a10 │ │ │ │ - adcsvc pc, r4, r5, asr #12 │ │ │ │ + rscvs pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9f6f07d │ │ │ │ andcs lr, r0, r7, asr #15 │ │ │ │ - orrsvs pc, r8, r5, asr #12 │ │ │ │ + bicpl pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, lsl #22 │ │ │ │ sbccc pc, sp, #64, 4 │ │ │ │ @ instruction: 0xff08f160 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r4, asr #22 │ │ │ │ + eorseq ip, r3, r4, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf0144abd │ │ │ │ ldmib sp, {r0, r1, r2, r8, r9, fp}^ │ │ │ │ @@ -206638,15 +206596,15 @@ │ │ │ │ ldmdaeq r3, {r3, r4, r8, sp, pc} │ │ │ │ @ instruction: 0xf8c49603 │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ ldrb r9, [r9, r4] │ │ │ │ andhi pc, r0, r4, lsr #17 │ │ │ │ tstmi r8, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf8a48063 │ │ │ │ - b 0x14be110 │ │ │ │ + b 0x14be068 │ │ │ │ rschi r4, r3, r9, lsl r3 │ │ │ │ @ instruction: 0xf8c4e7ce │ │ │ │ @ instruction: 0xf8c48000 │ │ │ │ strb r9, [r9, r4] │ │ │ │ andeq pc, r8, #-1073741774 @ 0xc0000032 │ │ │ │ @ instruction: 0xf1000761 │ │ │ │ @ instruction: 0xf1bb808f │ │ │ │ @@ -206656,177 +206614,177 @@ │ │ │ │ strbeq pc, [r0, -r3, asr #3] @ │ │ │ │ streq pc, [r0, #-419]! @ 0xfffffe5d │ │ │ │ eoreq pc, r0, r3, asr #3 │ │ │ │ vmlaeq.f64 d14, d27, d20 │ │ │ │ @ instruction: 0xf505fa01 │ │ │ │ @ instruction: 0xf607fa21 │ │ │ │ @ instruction: 0xf000fa21 │ │ │ │ - blx 0x92ae00 │ │ │ │ - b 0x14d7568 │ │ │ │ + blx 0x92ad58 │ │ │ │ + b 0x14d74c0 │ │ │ │ movwmi r0, #26571 @ 0x67cb │ │ │ │ msreq CPSR_, r7, lsr #3 │ │ │ │ stceq 1, cr15, [r0], #-796 @ 0xfffffce4 │ │ │ │ - blx 0x26a450 │ │ │ │ + blx 0x26a3a8 │ │ │ │ @ instruction: 0xf1a7f101 │ │ │ │ - blx 0xa5a1e4 │ │ │ │ + blx 0xa5a13c │ │ │ │ movwmi pc, #56332 @ 0xdc0c @ │ │ │ │ smlawteq r0, r7, r1, pc @ │ │ │ │ @ instruction: 0xf000fa08 │ │ │ │ streq lr, [ip, #-2629] @ 0xfffff5bb │ │ │ │ stc2 10, cr15, [r7], {9} @ │ │ │ │ @ instruction: 0xf101fa28 │ │ │ │ @ instruction: 0x0c00ea4c │ │ │ │ - b 0x13ea47c │ │ │ │ - blx 0x2dd18c │ │ │ │ + b 0x13ea3d4 │ │ │ │ + blx 0x2dd0e4 │ │ │ │ ldm lr, {r0, r1, r2, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ mvnsmi r8, #24, 18 @ 0x60000 │ │ │ │ ldrbmi r4, [r9], sp, ror #7 │ │ │ │ strls r9, [r7], #-772 @ 0xfffffcfc │ │ │ │ - beq 0x1149b8 │ │ │ │ + beq 0x114910 │ │ │ │ movweq lr, #31306 @ 0x7a4a │ │ │ │ - beq 0x1549bc │ │ │ │ - b 0x137edb4 │ │ │ │ + beq 0x154914 │ │ │ │ + b 0x137ed0c │ │ │ │ movwls r0, #13068 @ 0x330c │ │ │ │ strcc lr, [r2], #-2525 @ 0xfffff623 │ │ │ │ - blge 0x20d4530 │ │ │ │ + blge 0x20d4488 │ │ │ │ svclt 0x0008458b │ │ │ │ smlabble r3, r2, r5, r4 │ │ │ │ ldrbtcc lr, [r8], #-2254 @ 0xfffff732 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0x46594650 │ │ │ │ - blls 0x20e968 │ │ │ │ + blls 0x20e8c0 │ │ │ │ stcls 6, cr4, [r7], {203} @ 0xcb │ │ │ │ ldmdbhi r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf1c34422 │ │ │ │ @ instruction: 0xf1a30420 │ │ │ │ - blx 0xada264 │ │ │ │ - blx 0x3565f4 │ │ │ │ - blx 0xb571fc │ │ │ │ + blx 0xada1bc │ │ │ │ + blx 0x35654c │ │ │ │ + blx 0xb57154 │ │ │ │ msrmi CPSR_c, #0 │ │ │ │ - blx 0xb2adf8 │ │ │ │ + blx 0xb2ad50 │ │ │ │ ldrmi pc, [r0], -r3, lsl #6 │ │ │ │ - blne 0x1581fc │ │ │ │ - b 0x111ca24 │ │ │ │ - beq 0x7b2610 │ │ │ │ + blne 0x158154 │ │ │ │ + b 0x111c97c │ │ │ │ + beq 0x7b2568 │ │ │ │ ldrbmi r1, [ip, #-2692] @ 0xfffff57c │ │ │ │ @ instruction: 0xe74bdbf6 │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0xf4284 │ │ │ │ + blcs 0xf41dc │ │ │ │ @ instruction: 0x4631d171 │ │ │ │ @ instruction: 0xf7614638 │ │ │ │ - andcs pc, r0, r9, ror sp @ │ │ │ │ - orrsvs pc, r8, r5, asr #12 │ │ │ │ + andcs pc, r0, sp, asr #27 │ │ │ │ + bicpl pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r4, asr fp │ │ │ │ andmi pc, sp, #64, 4 │ │ │ │ cdp2 1, 1, cr15, cr14, cr0, {3} │ │ │ │ movweq pc, #20907 @ 0x51ab @ │ │ │ │ svclt 0x009c2b02 │ │ │ │ ldmdbne r2, {r1, r5, r7, r9, sl, lr} │ │ │ │ addhi pc, r6, r0, lsl #4 │ │ │ │ - blhi 0x158274 │ │ │ │ + blhi 0x1581cc │ │ │ │ tstcs r8, pc, asr #20 │ │ │ │ tstcs r9, #323584 @ 0x4f000 │ │ │ │ stmdavs r9, {r0, r6, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0x46994592 │ │ │ │ - b 0x14cea30 │ │ │ │ + b 0x14ce988 │ │ │ │ @ instruction: 0xf04f03cb │ │ │ │ @ instruction: 0xf1c331ff │ │ │ │ @ instruction: 0xf00a0540 │ │ │ │ @ instruction: 0xf1a30007 │ │ │ │ @ instruction: 0xf1c30420 │ │ │ │ - blx 0x91aef8 │ │ │ │ - bl 0xfeb96a90 │ │ │ │ - blx 0x11ca80 │ │ │ │ + blx 0x91ae50 │ │ │ │ + bl 0xfeb969e8 │ │ │ │ + blx 0x11c9d8 │ │ │ │ sbceq pc, r0, r4, lsl #8 │ │ │ │ vpmax.u8 d15, d3, d17 │ │ │ │ rscmi r4, r9, r2, lsr #6 │ │ │ │ @ instruction: 0xf1a0431a │ │ │ │ @ instruction: 0xf1c00420 │ │ │ │ - blx 0x11b718 │ │ │ │ + blx 0x11b670 │ │ │ │ @ instruction: 0xf1a0f300 │ │ │ │ - blx 0x2da720 │ │ │ │ - blx 0x1972b4 │ │ │ │ + blx 0x2da678 │ │ │ │ + blx 0x19720c │ │ │ │ movwmi pc, #45313 @ 0xb101 @ │ │ │ │ smlawteq r0, r0, r1, pc @ │ │ │ │ @ instruction: 0xf600fa09 │ │ │ │ @ instruction: 0xf505fa22 │ │ │ │ - blx 0xaeaf50 │ │ │ │ + blx 0xaeaea8 │ │ │ │ msrmi CPSR_fxc, #1073741824 @ 0x40000000 │ │ │ │ movwmi r4, #57474 @ 0xe082 │ │ │ │ @ instruction: 0xf700fa08 │ │ │ │ - ldrsbeq lr, [pc, #-138] @ 0xda23e │ │ │ │ + ldrsbeq lr, [pc, #-138] @ 0xda196 │ │ │ │ bicsmi r4, fp, #1207959555 @ 0x48000003 │ │ │ │ @ instruction: 0x0c00ea02 │ │ │ │ streq lr, [r7], #-2636 @ 0xfffff5b4 │ │ │ │ @ instruction: 0x0c01ea03 │ │ │ │ streq lr, [r6, #-2636] @ 0xfffff5b4 │ │ │ │ ldmdbhi pc!, {r1, r3, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x00084589 │ │ │ │ smlabble r3, r0, r5, r4 │ │ │ │ ldrbmi lr, [ip, #-2250]! @ 0xfffff736 │ │ │ │ svceq 0x0000f1bc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr6, cr15, {1} │ │ │ │ @ instruction: 0xf1cce7e8 │ │ │ │ - vceq.f32 , q15, │ │ │ │ + @ instruction: 0xf24efedd │ │ │ │ vqdmlal.s , d0, d0[7] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r6, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x007ff57f │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ movwlt r7, #14363 @ 0x381b │ │ │ │ stmdage r8, {r8, sp} │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xf85af1bf │ │ │ │ - blx 0xfea9650a │ │ │ │ + @ instruction: 0xf84ef1bf │ │ │ │ + blx 0xfea96462 │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ stmib sp, {r3, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6455600 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ @ instruction: 0xe762f873 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ - blmi 0x2da818 │ │ │ │ + vmla.f d21, d16, d0[2] │ │ │ │ + blmi 0x2da770 │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf1604201 │ │ │ │ ldrtmi pc, [r2], -r5, lsl #27 @ │ │ │ │ - vmax.s8 d20, d6, d25 │ │ │ │ - vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ + @ instruction: 0xf6454629 │ │ │ │ + vmla.i d23, d0, d0[1] │ │ │ │ @ instruction: 0xf07d002e │ │ │ │ smlsld pc, lr, pc, r8 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r4, asr fp │ │ │ │ + eorseq ip, r3, r4, lsl #21 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldrmi fp, [r6], -r2, lsl #1 │ │ │ │ movwcs r4, #5661 @ 0x161d │ │ │ │ stcls 6, cr4, [r8], {7} │ │ │ │ ldrdhi pc, [r4], -sp @ │ │ │ │ stmdbeq r4!, {r8, r9, ip, pc} │ │ │ │ strtmi r4, [r2], -r3, asr #12 │ │ │ │ - blx 0xfe1183ac │ │ │ │ + blx 0xfe118304 │ │ │ │ svclt 0x004806e3 │ │ │ │ @ instruction: 0x4602ba33 │ │ │ │ - blt 0xc8a0dc │ │ │ │ + blt 0xc8a034 │ │ │ │ svclt 0x00484641 │ │ │ │ @ instruction: 0x4638461d │ │ │ │ strls r4, [r0], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff9501 │ │ │ │ - bmi 0x319d14 │ │ │ │ + bmi 0x319c6c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -206839,46 +206797,46 @@ │ │ │ │ vhadd.s8 d27, d20, d11 │ │ │ │ vmull.s q11, d0, d0[2] │ │ │ │ @ instruction: 0x46910a95 │ │ │ │ strmi r4, [r8], r6, lsl #12 │ │ │ │ cdpne 3, 1, cr9, cr3, cr3, {0} │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ @ instruction: 0xf64c9305 │ │ │ │ - vbic.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d17, d5, #64 │ │ │ │ movwls r0, #33570 @ 0x8322 │ │ │ │ movwls r2, #17152 @ 0x4300 │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ @ instruction: 0xf8cd4650 │ │ │ │ movwls r8, #4096 @ 0x1000 │ │ │ │ stc2 0, cr15, [r8], {129} @ 0x81 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbls r3, {r1, r7, r9, fp, sp, lr} │ │ │ │ - b 0x974858 │ │ │ │ + b 0x9747b0 │ │ │ │ stmibvs r7, {r0, r8, sl} │ │ │ │ streq lr, [r9, #-2629] @ 0xfffff5bb │ │ │ │ strle r0, [fp, #-1872] @ 0xfffff8b0 │ │ │ │ svclt 0x004d0769 │ │ │ │ tsteq r2, r5, lsr #20 │ │ │ │ tstls r4, r1, lsl #2 │ │ │ │ svclt 0x00429804 │ │ │ │ smlalbteq pc, r0, r1, r3 @ │ │ │ │ andls r4, r4, r8, lsl #6 │ │ │ │ svclt 0x0008429e │ │ │ │ svclt 0x000c45b8 │ │ │ │ - bleq 0x1565b8 │ │ │ │ - bleq 0x1165bc │ │ │ │ + bleq 0x156510 │ │ │ │ + bleq 0x116514 │ │ │ │ adcshi pc, r5, r0 │ │ │ │ andsle r4, r8, r9, lsr #11 │ │ │ │ stmdale r3, {r1, r2, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf0029a05 │ │ │ │ svclt 0x00280201 │ │ │ │ - bllt 0xd62c98 │ │ │ │ + bllt 0xd62bf0 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ - bllt 0xff03a814 │ │ │ │ + bllt 0xff03a76c │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ @ instruction: 0xf0813c08 │ │ │ │ stmdbls r8, {r0, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf07c4620 │ │ │ │ ldrmi pc, [r8, #2489]! @ 0x9b9 │ │ │ │ @ instruction: 0x1c7ed96b │ │ │ │ strbmi lr, [sl, #-1976] @ 0xfffff848 │ │ │ │ @@ -206890,15 +206848,15 @@ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ cmnvs r3, r6, lsr #2 │ │ │ │ cmppvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf8a0f081 │ │ │ │ eorscs lr, r8, r5, ror #15 │ │ │ │ @ instruction: 0xf1529306 │ │ │ │ - blls 0x298df4 │ │ │ │ + blls 0x298d4c │ │ │ │ ldrbmi r6, [r1], -r6, lsl #3 │ │ │ │ @ instruction: 0xf8c03b01 │ │ │ │ andvs fp, r3, #36 @ 0x24 │ │ │ │ @ instruction: 0xf8c02300 │ │ │ │ andcc r9, r8, r0, lsr r0 │ │ │ │ @ instruction: 0xf0816143 │ │ │ │ ldrmi pc, [r8, #2189]! @ 0x88d │ │ │ │ @@ -206906,32 +206864,32 @@ │ │ │ │ strb r6, [lr, r5, lsr #5] │ │ │ │ @ instruction: 0x46204651 │ │ │ │ @ instruction: 0xf0819206 │ │ │ │ @ instruction: 0x1e73f987 │ │ │ │ ldrbmi r4, [r1], -r0, lsr #12 │ │ │ │ andslt pc, ip, r4, asr #17 │ │ │ │ @ instruction: 0xf08161a3 │ │ │ │ - bls 0x29871c │ │ │ │ + bls 0x298674 │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ stccs 0, cr8, [r0, #-672] @ 0xfffffd60 │ │ │ │ ldrhtcs sp, [r8], -fp │ │ │ │ - blx 0x716a88 │ │ │ │ + blx 0x7169e0 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ cmppvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ eorlt pc, r4, r0, asr #17 │ │ │ │ stmib r0, {r0, r2, r8, r9, sp, lr}^ │ │ │ │ andcc r3, r8, r7, lsl #14 │ │ │ │ @ instruction: 0xf864f081 │ │ │ │ ldrbmi lr, [r1], -r9, lsr #15 │ │ │ │ stmib sp, {r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1a43206 │ │ │ │ movwls r0, #37640 @ 0x9308 │ │ │ │ @ instruction: 0xf95ef081 │ │ │ │ - bls 0x2c118c │ │ │ │ + bls 0x2c10e4 │ │ │ │ ldmdale r5, {r1, r2, r3, r4, r7, r9, lr} │ │ │ │ @ instruction: 0xf0c045b8 │ │ │ │ ldmib sp, {r2, r4, r5, r8, pc}^ │ │ │ │ @ instruction: 0xf07c1008 │ │ │ │ ldrb pc, [r1, -pc, asr #18] @ │ │ │ │ svceq 0x0000f1b9 │ │ │ │ stmdals r4, {r2, r3, r6, r8, ip, lr, pc} │ │ │ │ @@ -206966,15 +206924,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ vmax.s8 d20, d4, d16 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ stccc 1, cr0, [r8], {149} @ 0x95 │ │ │ │ @ instruction: 0xf90af081 │ │ │ │ @ instruction: 0xf64c4620 │ │ │ │ - vbic.i32 d18, #13 @ 0x0000000d │ │ │ │ + vsra.s64 d17, d5, #64 │ │ │ │ @ instruction: 0xf07c0122 │ │ │ │ @ instruction: 0xe7b2f8ff │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1b880a8 │ │ │ │ strdle r3, [r1, #-255] @ 0xffffff01 │ │ │ │ @ instruction: 0xf1522038 │ │ │ │ movwcs pc, #2459 @ 0x99b @ │ │ │ │ @@ -207040,15 +206998,15 @@ │ │ │ │ @ instruction: 0xf922f152 │ │ │ │ orrvs r2, r6, r0, lsl #6 │ │ │ │ cmppvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r3, r5, lsl #6 │ │ │ │ movwhi lr, #35264 @ 0x89c0 │ │ │ │ @ instruction: 0xf0803008 │ │ │ │ - bls 0x1da504 │ │ │ │ + bls 0x1da45c │ │ │ │ mlascs r8, pc, r7, lr @ │ │ │ │ @ instruction: 0xf1529203 │ │ │ │ strmi pc, [r3], -pc, lsl #18 │ │ │ │ vpmax.s8 d25, d4, d3 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ movwvs r0, #8597 @ 0x2195 │ │ │ │ @ instruction: 0xf1086207 │ │ │ │ @@ -207061,15 +207019,15 @@ │ │ │ │ cdpne 7, 7, cr14, cr2, cr6, {1} │ │ │ │ andls r4, r1, r3, lsl #12 │ │ │ │ subvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf0819200 │ │ │ │ @ instruction: 0x4605fa5d │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ - bvs 0xfe1c64c4 │ │ │ │ + bvs 0xfe1c641c │ │ │ │ @ instruction: 0xf47f4599 │ │ │ │ vmax.f32 q13, q2, q3 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ @ instruction: 0xf0810195 │ │ │ │ @ instruction: 0xf1b8f83f │ │ │ │ strdle r3, [ip], -pc @ │ │ │ │ @ instruction: 0xf1084623 │ │ │ │ @@ -207088,28 +207046,28 @@ │ │ │ │ vcgt.s8 d16, d4, d1 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ @ instruction: 0x46200195 │ │ │ │ andslt pc, r4, r4, asr #17 │ │ │ │ @ instruction: 0xf0806123 │ │ │ │ stccs 15, cr15, [r0, #-76] @ 0xffffffb4 │ │ │ │ mcrge 4, 6, pc, cr5, cr15, {1} @ │ │ │ │ - bvs 0xfe9d4390 │ │ │ │ + bvs 0xfe9d42e8 │ │ │ │ @ instruction: 0xd1e04599 │ │ │ │ cmppvs r8, r4, asr #4 @ p-variant is OBSOLETE │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0xf80af081 │ │ │ │ streq pc, [r8], -r4, lsr #3 │ │ │ │ movwcs lr, #27092 @ 0x69d4 │ │ │ │ stmib r5, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64c2306 │ │ │ │ - vbic.i32 d18, #13 @ 0x0000000d │ │ │ │ + vsra.s64 d17, d5, #64 │ │ │ │ @ instruction: 0xf07b0122 │ │ │ │ @ instruction: 0xe7d0fff9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31a3c │ │ │ │ + bl 0xfec31994 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ cdp2 0, 13, cr15, cr10, cr6, {4} │ │ │ │ @ instruction: 0xf8d4b1a0 │ │ │ │ @ instruction: 0xf5043088 │ │ │ │ @ instruction: 0xf64f5200 │ │ │ │ @@ -207117,30 +207075,30 @@ │ │ │ │ addcc pc, r8, r4, asr #17 │ │ │ │ andne pc, sl, #10616832 @ 0xa20000 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - strmi pc, [r4], #-589 @ 0xfffffdb3 │ │ │ │ + ldrtcc pc, [r4], #-589 @ 0xfffffdb3 @ │ │ │ │ strteq pc, [sp], #-704 @ 0xfffffd40 │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorscs r4, r0, #2048 @ 0x800 │ │ │ │ @ instruction: 0xf1609400 │ │ │ │ svclt 0x0000faf1 │ │ │ │ - eorseq ip, r3, r4, ror #22 │ │ │ │ + mlaseq r3, r4, sl, ip │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [sl], {112} @ 0x70 │ │ │ │ stmiapl r3!, {r1, r9, sl, lr}^ │ │ │ │ - blcs 0x146e34 │ │ │ │ + blcs 0x146d8c │ │ │ │ movwcs fp, #3844 @ 0xf04 │ │ │ │ andle r2, r0, r2 │ │ │ │ andsvs r4, r3, r8, lsl #12 │ │ │ │ - blmi 0x218a2c │ │ │ │ + blmi 0x218984 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ strmi r6, [r8], -r3, lsl #16 │ │ │ │ ldrb r3, [r4, r2, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ cmnmi r0, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -207181,39 +207139,39 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ cmnhi r0, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0x4df0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ movwcs fp, #32902 @ 0x8086 │ │ │ │ - rsbeq pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + addsvc pc, r8, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqpmi ip, r9, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrcc (UNDEF: 108), r9 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ strmi r9, [r7], -r3, lsl #6 │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ andls r3, r5, #1044480 @ 0xff000 │ │ │ │ - subspl pc, r0, #74448896 @ 0x4700000 │ │ │ │ + addmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ andls r9, r4, #-2147483648 @ 0x80000000 │ │ │ │ - vrhadd.s8 d18, d6, d1 │ │ │ │ - vrshr.s64 d16, d0, #64 │ │ │ │ + @ instruction: 0xf6452101 │ │ │ │ + vmlal.s , d16, d0[0] │ │ │ │ andls r0, r0, #-536870910 @ 0xe0000002 │ │ │ │ - subseq pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + addvc pc, r4, #72351744 @ 0x4500000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blcc 0xd6af4 │ │ │ │ - @ instruction: 0xf9c4f1cc │ │ │ │ + blcc 0xd6a4c │ │ │ │ + @ instruction: 0xf9b8f1cc │ │ │ │ cdp2 0, 0, cr15, cr4, cr12, {0} │ │ │ │ subvs pc, r8, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ - blge 0x115104 │ │ │ │ + blge 0x11505c │ │ │ │ @ instruction: 0xf93cf081 │ │ │ │ - vcge.s8 d27, d22, d0 │ │ │ │ - vmvn.i16 q8, #0 @ 0x0000 │ │ │ │ + @ instruction: 0xf645b390 │ │ │ │ + vmlal.s8 , d16, d16 │ │ │ │ strmi r0, [r4], -lr, lsr #16 │ │ │ │ strbmi r6, [r2], -r1, lsr #21 │ │ │ │ @ instruction: 0xf01169a5 │ │ │ │ stmdbvs r3!, {r0, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0e2d │ │ │ │ @ instruction: 0xf0110e72 │ │ │ │ @@ -207224,25 +207182,25 @@ │ │ │ │ streq lr, [r3], -r5, lsr #23 │ │ │ │ @ instruction: 0xf04fbf0c │ │ │ │ @ instruction: 0xf04f0c2d │ │ │ │ tstcs r1, r8, ror ip │ │ │ │ @ instruction: 0x0c03e9cd │ │ │ │ @ instruction: 0x6e01e9cd │ │ │ │ strls r4, [r0, #-1592] @ 0xfffff9c8 │ │ │ │ - @ instruction: 0xf98ef1cc │ │ │ │ + @ instruction: 0xf982f1cc │ │ │ │ andcs r4, r0, #32, 12 @ 0x2000000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf081ab00 │ │ │ │ strmi pc, [r4], -fp, lsr #18 │ │ │ │ bicsle r2, r1, r0, lsl #16 │ │ │ │ pop {r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf00c4df0 │ │ │ │ svclt 0x0000bdd7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31c50 │ │ │ │ + bl 0xfec31ba8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ strmi r2, [r4], -r0, lsl #6 │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vmla.i d22, d0, d0[2] │ │ │ │ @ instruction: 0xf0810095 │ │ │ │ @@ -207269,15 +207227,15 @@ │ │ │ │ andlt r6, r3, r0, lsr #21 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbd30 │ │ │ │ bfi pc, r1, (invalid: 27:26) @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec31cdc │ │ │ │ + bl 0xfec31c34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ tstle r9, #268435464 @ 0x10000008 │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ stc2 0, cr15, [r4, #48]! @ 0x30 │ │ │ │ strtmi r2, [sl], -r0, lsl #6 │ │ │ │ movwmi lr, #2509 @ 0x9cd │ │ │ │ @@ -207286,113 +207244,113 @@ │ │ │ │ @ instruction: 0xf8a4f081 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ andlt r0, r3, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addeq pc, r8, r6, asr #4 │ │ │ │ + adcsvc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d2 │ │ │ │ @ instruction: 0xf1972265 │ │ │ │ - svclt 0x0000faef │ │ │ │ - eorseq ip, r3, r4, ror fp │ │ │ │ + svclt 0x0000faeb │ │ │ │ + eorseq ip, r3, r4, lsr #21 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addmi fp, r8, #130 @ 0x82 │ │ │ │ @ instruction: 0x461ed855 │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r3, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ ldmdale r1!, {r0, r3, r4, r7, r9, lr}^ │ │ │ │ - bcs 0xec3c8 │ │ │ │ + bcs 0xec320 │ │ │ │ cdpcs 0, 0, cr13, cr0, cr1, {3} │ │ │ │ mrcne 0, 3, sp, cr4, cr2, {2} │ │ │ │ stmdbeq r6, {r2, r4, r9, fp, sp, lr, pc} │ │ │ │ strmi sp, [r0], lr, asr #2 │ │ │ │ - bcc 0xd6f9c │ │ │ │ + bcc 0xd6ef4 │ │ │ │ @ instruction: 0xf1c64444 │ │ │ │ - b 0x1dcb88 │ │ │ │ + b 0x1dcae0 │ │ │ │ @ instruction: 0xf00c0408 │ │ │ │ adcmi pc, r5, #5440 @ 0x1540 │ │ │ │ vcgt.s8 d29, d4, d24 │ │ │ │ vqdmlsl.s q11, d0, d0[2] │ │ │ │ mul sl, r5, r7 │ │ │ │ movwmi lr, #27088 @ 0x69d0 │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ andsle r0, sp, #0, 6 │ │ │ │ - b 0x1ebc7c │ │ │ │ + b 0x1ebbd4 │ │ │ │ adcmi r0, r5, #8, 8 @ 0x8000000 │ │ │ │ - blne 0xbcf814 │ │ │ │ + blne 0xbcf76c │ │ │ │ tstle r5, #348127232 @ 0x14c00000 │ │ │ │ tsteq r4, sl, lsl #22 │ │ │ │ movwcs r4, #1570 @ 0x622 │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0811900 │ │ │ │ stmdacs r0, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ strtmi sp, [r0], -r6, ror #3 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xdabe8 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xdab40 @ │ │ │ │ andlt r4, r2, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vaba.s8 q12, q11, q8 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 d16, d8, #64 │ │ │ │ - blmi 0x65acc8 │ │ │ │ + @ instruction: 0xf64587f0 │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ + @ instruction: 0xf645012e │ │ │ │ + vmla.i d23, d16, d0[2] │ │ │ │ + blmi 0x65ac20 │ │ │ │ rsbcs pc, pc, #64, 4 │ │ │ │ - blx 0x2097274 │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1f971cc │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbceq pc, r8, r6, asr #4 │ │ │ │ + rscsvc pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d0, d15 │ │ │ │ @ instruction: 0xf1972272 │ │ │ │ - vpmin.s8 , q3, │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ - vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 d16, d28, #64 │ │ │ │ - blmi 0x31acfc │ │ │ │ + @ instruction: 0xf645fa6d │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ + @ instruction: 0xf645012e │ │ │ │ + vmla.i d23, d16, d0[7] │ │ │ │ + blmi 0x31ac54 │ │ │ │ rsbscs pc, r1, #64, 4 │ │ │ │ - blx 0x1a172a8 │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1917200 │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adceq pc, r4, r6, asr #4 │ │ │ │ + sbcsvc pc, r4, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b02 │ │ │ │ @ instruction: 0xf197721c │ │ │ │ - svclt 0x0000fa57 │ │ │ │ - eorseq ip, r3, ip, lsl #23 │ │ │ │ + svclt 0x0000fa53 │ │ │ │ + ldrhteq ip, [r3], -ip │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ - blx 0xc973a4 │ │ │ │ + blx 0x9972fc │ │ │ │ @ instruction: 0xf00c4680 │ │ │ │ @ instruction: 0xf5b8fcd7 │ │ │ │ svclt 0x00c35f80 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ - ldrbcc pc, [pc, #264]! @ 0xdada0 @ │ │ │ │ + ldrbcc pc, [pc, #264]! @ 0xdacf8 @ │ │ │ │ vqadd.u32 d20, d15, d12 │ │ │ │ @ instruction: 0xf04f040b │ │ │ │ svclt 0x00d40700 │ │ │ │ - ldrbvc pc, [pc, #1540]! @ 0xdb2ac @ │ │ │ │ + ldrbvc pc, [pc, #1540]! @ 0xdb204 @ │ │ │ │ vmla.i8 d17, d4, d29 │ │ │ │ vmla.i d22, d0, d0[2] │ │ │ │ @ instruction: 0x46220095 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0805700 │ │ │ │ smlalbtlt pc, r0, r7, pc @ │ │ │ │ movwcs lr, #27088 @ 0x69d0 │ │ │ │ @@ -207403,40 +207361,40 @@ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ movwcs r4, #9769 @ 0x2629 │ │ │ │ strtmi r2, [r0], -r0, lsl #4 │ │ │ │ - blx 0xfe118cf2 │ │ │ │ + blx 0xfe118c4a │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andeq pc, r5, #6 │ │ │ │ - bcc 0xe1ea8 │ │ │ │ + bcc 0xe1e00 │ │ │ │ andcs fp, r1, #24, 30 @ 0x60 │ │ │ │ ldmdavs r8, {r0, r3, r8, r9, fp, ip} │ │ │ │ andlt r4, r2, r0, lsr #8 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - ldcllt 1, cr15, [lr, #-800] @ 0xfffffce0 │ │ │ │ + ldcllt 1, cr15, [r2, #-800] @ 0xfffffce0 │ │ │ │ svcpl 0x0080f5b8 │ │ │ │ and sp, ip, r2, lsl #24 │ │ │ │ tstmi lr, #536576 @ 0x83000 │ │ │ │ strtmi r3, [r2], -r8, lsl #16 │ │ │ │ movwcs r3, #8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ @ instruction: 0xffacf080 │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ - vabd.s8 q15, q11, │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf645e7c9 │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ - blmi 0x15ae04 │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ + blmi 0x15ad5c │ │ │ │ eorvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ - @ instruction: 0xf9e0f197 │ │ │ │ - eorseq ip, r3, r4, lsr #23 │ │ │ │ + @ instruction: 0xf9dcf197 │ │ │ │ + ldrsbteq ip, [r3], -r4 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r4], -r5, lsl #1 │ │ │ │ strmi r2, [r9], r0, lsl #10 │ │ │ │ stc2 0, cr15, [sl], #-48 @ 0xffffffd0 │ │ │ │ @@ -207445,101 +207403,101 @@ │ │ │ │ strtmi r4, [fp], -r2, lsr #12 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xff62f080 │ │ │ │ suble r2, r1, r0, lsl #16 │ │ │ │ ldrbteq r6, [r1], r6, lsl #21 │ │ │ │ @ instruction: 0xf016d53e │ │ │ │ cmnle r8, r2, lsl #14 │ │ │ │ - @ instruction: 0xf9a2f1c8 │ │ │ │ + @ instruction: 0xf996f1c8 │ │ │ │ @ instruction: 0xf5b04683 │ │ │ │ - stclle 15, cr5, [pc, #-512]! @ 0xdaba4 │ │ │ │ + stclle 15, cr5, [pc, #-512]! @ 0xdaafc │ │ │ │ vhsub.s8 q10, , │ │ │ │ @ instruction: 0xf6cf0a01 │ │ │ │ strdmi r7, [r3], -pc @ │ │ │ │ stmdavs r8, {r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ ldmeq r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - beq 0x1d5c64 │ │ │ │ - ldrbvc pc, [pc, #1539]! @ 0xdb3c3 @ │ │ │ │ + beq 0x1d5bbc │ │ │ │ + ldrbvc pc, [pc, #1539]! @ 0xdb31b @ │ │ │ │ movwls r4, #9788 @ 0x263c │ │ │ │ and r9, fp, r3 │ │ │ │ ldrtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0x1518dc6 │ │ │ │ + blx 0x1518d1e │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - bl 0x36ba58 │ │ │ │ + bl 0x36b9b0 │ │ │ │ ldrmi r0, [fp, #773] @ 0x305 │ │ │ │ stmdble r4!, {r2, r6, r7, r9, ip, sp, pc} │ │ │ │ ldrbtvc pc, [pc], r5, lsr #13 @ │ │ │ │ ldrtmi r2, [r2], -r0, lsl #6 │ │ │ │ strls r4, [r0], -r0, asr #12 │ │ │ │ @ instruction: 0xf0809301 │ │ │ │ stmdacs r0, {r0, r2, r3, r5, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - bvs 0xfe1cf198 │ │ │ │ + bvs 0xfe1cf0f0 │ │ │ │ @ instruction: 0x06da431f │ │ │ │ movwcs sp, #1508 @ 0x5e4 │ │ │ │ strtmi r2, [r9], -r2, lsl #4 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ @ instruction: 0xf7ff0702 │ │ │ │ @ instruction: 0xe7dbfaf3 │ │ │ │ - blx 0xffd16e46 │ │ │ │ + blx 0xffd16d9e │ │ │ │ andlt r2, r5, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ stmdbls r3, {r4, r5, r6, r7, r8, r9, sl, fp, pc} │ │ │ │ vaba.s8 q8, q2, │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ svclt 0x00440395 │ │ │ │ streq pc, [r5, -r7, lsr #32] │ │ │ │ streq pc, [r1, -r7, asr #32] │ │ │ │ andeq pc, r7, #7 │ │ │ │ - blls 0x174ea8 │ │ │ │ + blls 0x174e00 │ │ │ │ ldrmi r4, [r8], -r3, lsl #8 │ │ │ │ - stc2l 1, cr15, [r2], {200} @ 0xc8 │ │ │ │ - blx 0xff516e86 │ │ │ │ + ldc2 1, cr15, [r6], #800 @ 0x320 │ │ │ │ + blx 0xff516dde │ │ │ │ andlt r1, r5, r0, ror #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00c8ff0 │ │ │ │ andcs pc, r1, r3, asr #23 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andcs r4, r2, #34603008 @ 0x2100000 │ │ │ │ - b 0x126c738 │ │ │ │ + b 0x126c690 │ │ │ │ vabd.u32 d16, d15, d2 │ │ │ │ tstls r2, fp, lsl #2 │ │ │ │ @ instruction: 0xf601460c │ │ │ │ @ instruction: 0x462071ff │ │ │ │ - blx 0xfeb98e9c │ │ │ │ + blx 0xfeb98df4 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ - blx 0xffa18e9c │ │ │ │ + blx 0xffa18df4 │ │ │ │ orrpl pc, r0, pc, asr #8 │ │ │ │ ldr r4, [sp, r4, lsl #12]! │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec320b8 │ │ │ │ + bl 0xfec32010 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldrmi r4, [r8], -sp, lsl #12 │ │ │ │ @ instruction: 0xf7ff4611 │ │ │ │ stmdacs r1, {r0, r1, r2, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdacs r2, {r0, r1, ip, lr, pc} │ │ │ │ andcs fp, r0, r8, lsl pc │ │ │ │ tstcs r0, r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ andcs fp, r0, #56, 26 @ 0xe00 │ │ │ │ @ instruction: 0xf19a4629 │ │ │ │ - qadd16mi pc, r0, r7 @ │ │ │ │ - cdp2 7, 15, cr15, cr2, cr0, {3} │ │ │ │ + qadd16mi pc, r0, r3 @ │ │ │ │ + @ instruction: 0xff46f760 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ addlt r1, r5, r5, asr #28 │ │ │ │ adcmi r4, r8, #218103808 @ 0xd000000 │ │ │ │ andcs fp, r0, r8, lsl #31 │ │ │ │ @@ -207557,26 +207515,26 @@ │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ cdp2 0, 8, cr15, cr4, cr0, {4} │ │ │ │ stceq 1, cr15, [r8], {160} @ 0xa0 │ │ │ │ ldmib ip, {r6, r8, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, r4, #402653184 @ 0x18000000 │ │ │ │ movweq lr, #15223 @ 0x3b77 │ │ │ │ @ instruction: 0xf8dcd33a │ │ │ │ - b 0xa6301c │ │ │ │ + b 0xa62f74 │ │ │ │ @ instruction: 0xf0330302 │ │ │ │ teqle r3, r2, lsl #2 │ │ │ │ @ instruction: 0x06d3b193 │ │ │ │ @ instruction: 0x4620d530 │ │ │ │ mrc2 7, 7, pc, cr4, cr15, {7} │ │ │ │ - blne 0xbc7cf4 │ │ │ │ + blne 0xbc7c4c │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andcs sp, r1, r5, lsr #4 │ │ │ │ svccc 0x00fff1b8 │ │ │ │ andls sp, r3, r7, asr #3 │ │ │ │ - blx 0xe96fba │ │ │ │ + blx 0xe96f12 │ │ │ │ strb r9, [r2, r3, lsl #16] │ │ │ │ movwmi lr, #35292 @ 0x89dc │ │ │ │ @ instruction: 0xf17342ac │ │ │ │ rscsle r0, r0, #0, 6 │ │ │ │ strb r3, [ip, r1, lsl #8] │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf00cd1ec │ │ │ │ @@ -207593,15 +207551,15 @@ │ │ │ │ ldrb r2, [r5, r0] │ │ │ │ ldrb r4, [r6, r0, asr #12] │ │ │ │ str fp, [sp, r1, lsl #2] │ │ │ │ tstcs r0, r1 │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec321ec │ │ │ │ + bl 0xfec32144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [ip], -r8, asr #31 │ │ │ │ addlt r4, r9, r5, lsr fp │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9307 │ │ │ │ @ instruction: 0xf00c0300 │ │ │ │ @@ -207609,62 +207567,62 @@ │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ andscs r0, r0, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff1a20 │ │ │ │ ldmiblt r0!, {r0, r1, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ muleq pc, r4, r8 @ │ │ │ │ andeq lr, pc, r5, lsl #17 │ │ │ │ - blx 0xffa1705c │ │ │ │ + blx 0xffa16fb4 │ │ │ │ ldmdavs sl, {r0, r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4628d115 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf00cbdf0 │ │ │ │ vpmin.s8 , q15, │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ ldrtmi fp, [r9], -fp, lsr #18 │ │ │ │ @ instruction: 0xf7604630 │ │ │ │ - @ instruction: 0xf1ccfe57 │ │ │ │ - vtst.8 d31, d14, d19 │ │ │ │ + @ instruction: 0xf1ccfeab │ │ │ │ + vadd.i8 d31, d14, d23 │ │ │ │ vbic.i32 , #512 @ 0x00000200 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ rscsle r2, r2, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vrshl.s8 , , q15 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, r3, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1be1104 │ │ │ │ - @ instruction: 0xf072f9a5 │ │ │ │ - blls 0x21a46c │ │ │ │ - bls 0x16c8b0 │ │ │ │ + @ instruction: 0xf072f999 │ │ │ │ + blls 0x21a3c4 │ │ │ │ + bls 0x16c808 │ │ │ │ vabd.s8 d25, d6, d0 │ │ │ │ - vaddl.s8 , d0, d4 │ │ │ │ + vmvn.i32 d16, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe7d0f9bf │ │ │ │ vmin.s8 d20, d6, d25 │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf07c002e │ │ │ │ @ instruction: 0xe7c8f9b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldmdbeq sp, {r0, r1, r2, r3, r7, ip, sp, pc} │ │ │ │ - beq 0x117224 │ │ │ │ + beq 0x11717c │ │ │ │ strmi r4, [fp], pc, asr #22 │ │ │ │ @ instruction: 0xf8cd4604 │ │ │ │ ldrmi sl, [r1], -r0 │ │ │ │ @ instruction: 0x462a4658 │ │ │ │ movwls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf7fe9b18 │ │ │ │ @@ -207674,40 +207632,40 @@ │ │ │ │ stmib sp, {r3, r9, fp, sp, pc}^ │ │ │ │ @ instruction: 0xf7feaa0a │ │ │ │ strdcc pc, [r3], -r7 │ │ │ │ stmdacs r7, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ ldm pc, {r0, r2, r4, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ ldrtvc pc, [r2], #-0 @ │ │ │ │ strbvs r4, [sp, #-628] @ 0xfffffd8c │ │ │ │ - bls 0x6dc2e8 │ │ │ │ + bls 0x6dc240 │ │ │ │ ldrbmi sl, [r9], -r4, lsl #16 │ │ │ │ @ instruction: 0xff56f7ff │ │ │ │ @ instruction: 0x6704e9dd │ │ │ │ andeq lr, r6, #3620864 @ 0x374000 │ │ │ │ @ instruction: 0xee1d493a │ │ │ │ @ instruction: 0xf04f3f70 │ │ │ │ @ instruction: 0xf8410c00 │ │ │ │ strbteq ip, [fp], r3 │ │ │ │ - blt 0x550568 │ │ │ │ - blt 0xd89964 │ │ │ │ + blt 0x5504c0 │ │ │ │ + blt 0xd898bc │ │ │ │ @ instruction: 0x460eba38 │ │ │ │ - blmi 0xd6c9dc │ │ │ │ + blmi 0xd6c934 │ │ │ │ strvs lr, [r0, -r4, asr #19] │ │ │ │ andeq lr, r2, #196, 18 @ 0x310000 │ │ │ │ - blls 0x4351d4 │ │ │ │ + blls 0x43512c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple r7, r0, lsl #6 │ │ │ │ andlt r4, pc, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ssub8mi r8, r8, r0 │ │ │ │ @ instruction: 0xf7fe9303 │ │ │ │ - blls 0x1da2d8 │ │ │ │ + blls 0x1da230 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andeq pc, r8, r3, lsl #2 │ │ │ │ mcrr2 7, 15, pc, sl, cr14 @ │ │ │ │ strmi r4, [r9], r0, lsl #13 │ │ │ │ strbmi r4, [sl], -r0, asr #12 │ │ │ │ cdpge 7, 0, cr14, cr8, cr10, {6} │ │ │ │ ldmdavs r8, {r1, r3, r4, r7, fp, sp, lr} │ │ │ │ @@ -207720,36 +207678,36 @@ │ │ │ │ addslt r8, r2, #10092544 @ 0x9a0000 │ │ │ │ @ instruction: 0xc006f8b3 │ │ │ │ strmi lr, [r0], -r1, asr #20 │ │ │ │ strmi lr, [ip, -r2, asr #20] │ │ │ │ addlt r8, r9, #409600 @ 0x64000 │ │ │ │ addlt r8, r0, #88, 18 @ 0x160000 │ │ │ │ addslt r8, r2, #2523136 @ 0x268000 │ │ │ │ - b 0x113d954 │ │ │ │ - b 0x116d1ec │ │ │ │ + b 0x113d8ac │ │ │ │ + b 0x116d144 │ │ │ │ ldrb r4, [r9, r3, lsl #18] │ │ │ │ ldmdavs sl, {r0, r3, r4, fp, sp, lr}^ │ │ │ │ ldrmi r4, [r7], -lr, lsl #12 │ │ │ │ ldmvs fp, {r1, r3, r4, r7, fp, sp, lr}^ │ │ │ │ @ instruction: 0x46994690 │ │ │ │ ldm r3, {r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ movwcc r6, #34687 @ 0x877f │ │ │ │ ldmdbhi pc!, {r0, r1, r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ andcs lr, r0, sl, asr #15 │ │ │ │ - orrsvs pc, r8, r5, asr #12 │ │ │ │ + bicpl pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r5, lsl #22 │ │ │ │ subcs pc, sl, #64, 4 │ │ │ │ mcr2 1, 1, pc, cr8, cr15, {2} @ │ │ │ │ - @ instruction: 0xff54f1cb │ │ │ │ + @ instruction: 0xff48f1cb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrhteq ip, [r3], -r4 │ │ │ │ + eorseq ip, r3, r4, ror #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3243c │ │ │ │ + bl 0xfec32394 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r7], r8 │ │ │ │ @ instruction: 0x460a4613 │ │ │ │ stmdami r3!, {r0, r9, sl, lr} │ │ │ │ streq pc, [r7], #-3 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andls r6, r5, r0, lsl #16 │ │ │ │ @@ -207757,38 +207715,38 @@ │ │ │ │ @ instruction: 0xf7ff4668 │ │ │ │ rsceq pc, r4, r1, asr #29 │ │ │ │ ldrdeq lr, [r0, -sp] │ │ │ │ ldmib sp, {r2, r5, r8, r9, ip, sp, pc}^ │ │ │ │ @ instruction: 0xf1c45302 │ │ │ │ @ instruction: 0xf1c40240 │ │ │ │ rscmi r0, r0, r0, lsr #24 │ │ │ │ - blx 0x22b4c8 │ │ │ │ - b 0x11da2b0 │ │ │ │ + blx 0x22b420 │ │ │ │ + b 0x11da208 │ │ │ │ @ instruction: 0xf1c4030c │ │ │ │ - blx 0x21e308 │ │ │ │ - blx 0x157a94 │ │ │ │ - b 0x111a2c0 │ │ │ │ + blx 0x21e260 │ │ │ │ + blx 0x1579ec │ │ │ │ + b 0x111a218 │ │ │ │ @ instruction: 0xf1a4000c │ │ │ │ - blx 0xa1e318 │ │ │ │ - b 0x11da2cc │ │ │ │ + blx 0xa1e270 │ │ │ │ + b 0x11da224 │ │ │ │ @ instruction: 0xf1a4030c │ │ │ │ - blx 0x91e324 │ │ │ │ - blx 0x9582b8 │ │ │ │ - b 0x11da2dc │ │ │ │ - b 0x10db6c0 │ │ │ │ + blx 0x91e27c │ │ │ │ + blx 0x958210 │ │ │ │ + b 0x11da234 │ │ │ │ + b 0x10db618 │ │ │ │ tstmi r0, #12 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r7, r7, lsl #2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cbbd30 │ │ │ │ - svclt 0x0000fefd │ │ │ │ + svclt 0x0000fef1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldmdbeq r5, {r0, r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r0], r0, lsl #4 │ │ │ │ @@ -207796,15 +207754,15 @@ │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ @ instruction: 0x4604fad9 │ │ │ │ tstle r7, r2, asr #14 │ │ │ │ @ instruction: 0x677fe8d0 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0xdcb01c │ │ │ │ + blt 0xdcaf74 │ │ │ │ @ instruction: 0x4616ba3a │ │ │ │ @ instruction: 0x4630461f │ │ │ │ andlt r4, r3, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @@ -207817,88 +207775,88 @@ │ │ │ │ ldmdaeq r4, {r0, r1, r2, r4, r8, sl, fp, ip} │ │ │ │ stmdavs r2!, {r0, r1} │ │ │ │ ldrmi r6, [r6], -r3, ror #16 │ │ │ │ bfc r4, #12, #10 │ │ │ │ addslt r8, r2, #2228224 @ 0x220000 │ │ │ │ addlt r8, r9, #6356992 @ 0x610000 │ │ │ │ addslt r8, fp, #10682368 @ 0xa30000 │ │ │ │ - b 0x117d6ec │ │ │ │ - b 0x11acb74 │ │ │ │ + b 0x117d644 │ │ │ │ + b 0x11acacc │ │ │ │ strb r4, [r9, r0, lsl #14] │ │ │ │ stmdavs r7!, {r1, r2, r5, fp, sp, lr}^ │ │ │ │ strtmi lr, [r0], -r6, asr #15 │ │ │ │ - blx 0x179937a │ │ │ │ + blx 0x17992d2 │ │ │ │ strmi r4, [pc], -r6, lsl #12 │ │ │ │ andcs lr, r0, r0, asr #15 │ │ │ │ - orrsvs pc, r8, r5, asr #12 │ │ │ │ + bicpl pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r7, lsl #22 │ │ │ │ andcs pc, pc, #64, 4 │ │ │ │ stc2l 1, cr15, [ip, #-380]! @ 0xfffffe84 │ │ │ │ strbmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ strmi pc, [r6], -r7, asr #30 │ │ │ │ str r4, [sp, pc, lsl #12]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - eorseq ip, r3, r4, asr #23 │ │ │ │ + ldrshteq ip, [r3], -r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #31457280 @ 0x1e00000 │ │ │ │ @ instruction: 0xf7fe462a │ │ │ │ strmi pc, [r4], -sp, ror #20 │ │ │ │ stmdaeq r3, {r4, ip, sp, lr, pc} │ │ │ │ stmdavs r0, {r1, r4, r8, ip, lr, pc} │ │ │ │ vnmls.f32 s8, s26, s19 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x10b110 │ │ │ │ + blt 0x10b068 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ stmdacs r1, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcc sp, r1, r0, lsl ip │ │ │ │ - b 0x14d20c8 │ │ │ │ + b 0x14d2020 │ │ │ │ @ instruction: 0xf02408c8 │ │ │ │ stmdavs r3!, {r0, r1, sl} │ │ │ │ @ instruction: 0xf1c86860 │ │ │ │ - blx 0x99bc28 │ │ │ │ + blx 0x99bb80 │ │ │ │ @ instruction: 0xf002f308 │ │ │ │ addsmi r0, r0, pc, lsl r2 │ │ │ │ bfi r4, r8, #6, #16 │ │ │ │ tstle fp, r2, lsl #16 │ │ │ │ strle r0, [r5, #-1890] @ 0xfffff89e │ │ │ │ ldrtmi r4, [r1], -r2, lsr #12 │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xe7cbfef7 │ │ │ │ movweq pc, #28708 @ 0x7024 @ │ │ │ │ @ instruction: 0x677fe8d3 │ │ │ │ andeq pc, r7, r4 │ │ │ │ @ instruction: 0xf1c000c0 │ │ │ │ @ instruction: 0xf1a00220 │ │ │ │ - blx 0xa5c0e0 │ │ │ │ - blx 0x2d7464 │ │ │ │ - blx 0xad7c70 │ │ │ │ + blx 0xa5c038 │ │ │ │ + blx 0x2d73bc │ │ │ │ + blx 0xad7bc8 │ │ │ │ tstpmi r0, #201326592 @ p-variant is OBSOLETE @ 0xc000000 │ │ │ │ @ instruction: 0xe7b74318 │ │ │ │ @ instruction: 0xf6452000 │ │ │ │ - vsra.s64 d22, d8, #64 │ │ │ │ - blmi 0x1db934 │ │ │ │ + vmla.f d21, d16, d0[2] │ │ │ │ + blmi 0x1db88c │ │ │ │ vhadd.s8 d25, d0, d0 │ │ │ │ @ instruction: 0xf15f12db │ │ │ │ svclt 0x0000fcf7 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrsbteq ip, [r3], -r0 │ │ │ │ + eorseq ip, r3, r0, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ ldmdbeq r5, {r1, r7, ip, sp, pc} │ │ │ │ strmi r2, [r7], -r0, lsl #4 │ │ │ │ andls r4, r0, #152, 12 @ 0x9800000 │ │ │ │ @@ -207906,181 +207864,181 @@ │ │ │ │ bicmi pc, r2, #4177920 @ 0x3fc000 │ │ │ │ @ instruction: 0xf0124604 │ │ │ │ andsle r0, r4, r1, lsl #12 │ │ │ │ addlt r8, r0, #0, 16 │ │ │ │ vnmls.f32 s8, s26, s17 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ usateq r5, #11, r1, asr #1 │ │ │ │ - blt 0x110b1e0 │ │ │ │ + blt 0x110b138 │ │ │ │ andlt fp, r2, r0, lsl #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460181f0 │ │ │ │ ldrtmi r4, [r8], -sl, lsr #12 │ │ │ │ - blx 0x4194e8 │ │ │ │ + blx 0x419440 │ │ │ │ stmdacs r1, {r3, r6, r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf004d11c │ │ │ │ - blcs 0x11c108 │ │ │ │ + blcs 0x11c060 │ │ │ │ @ instruction: 0xf004d02c │ │ │ │ - blcs 0x29c140 │ │ │ │ + blcs 0x29c098 │ │ │ │ @ instruction: 0xf024d021 │ │ │ │ ldm r3, {r0, r1, r2, r8, r9}^ │ │ │ │ @ instruction: 0xf004677f │ │ │ │ sbceq r0, r0, r7 │ │ │ │ eoreq pc, r0, #192, 2 @ 0x30 │ │ │ │ msreq CPSR_, #160, 2 @ 0x28 │ │ │ │ @ instruction: 0xf000fa26 │ │ │ │ vpmax.s8 d15, d2, d7 │ │ │ │ vpmax.u8 d15, d3, d23 │ │ │ │ tstmi r8, #16, 6 @ 0x40000000 │ │ │ │ strb fp, [r7, r0, lsl #5] │ │ │ │ - orrsvs pc, r8, r5, asr #12 │ │ │ │ + bicpl pc, r8, r5, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b0b │ │ │ │ @ instruction: 0x463072d7 │ │ │ │ @ instruction: 0xf15f9600 │ │ │ │ stmdahi r0!, {r0, r1, r2, r4, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4622e7ba │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ mrc2 7, 3, pc, cr0, cr15, {7} │ │ │ │ ldr fp, [r3, r0, lsl #5]! │ │ │ │ stceq 8, cr15, [r1], {84} @ 0x54 │ │ │ │ andcs pc, pc, r0, asr #7 │ │ │ │ svclt 0x0000e7ae │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ - ldrsbteq ip, [r3], -ip │ │ │ │ + eorseq ip, r3, ip, lsl #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1cacdb0 │ │ │ │ + b 0x1cacd08 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ @ instruction: 0xf89d4249 │ │ │ │ addsmi r7, r1, #36 @ 0x24 │ │ │ │ ldrmi sp, [lr], -lr, asr #6 │ │ │ │ stmdale r0, {r1, r8, r9, fp, sp}^ │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r2, {r0, r8, sp} │ │ │ │ - tstpcc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + movtcs pc, #1612 @ 0x64c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r6, #3072 @ 0xc00 │ │ │ │ @ instruction: 0xf8d34620 │ │ │ │ @ instruction: 0xf7ff8104 │ │ │ │ - b 0x719ecc │ │ │ │ + b 0x719e24 │ │ │ │ tstle r3, r0, lsl #30 │ │ │ │ biceq pc, r0, r0, asr #7 │ │ │ │ smlabbeq r1, r1, r0, pc @ │ │ │ │ svccs 0x0000b2c9 │ │ │ │ - blls 0x38f6c0 │ │ │ │ + blls 0x38f618 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ andsvs r6, ip, r0 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {sp} │ │ │ │ - blls 0x36c674 │ │ │ │ + blls 0x36c5cc │ │ │ │ andlt r6, r2, ip, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strdcs r8, [r0], -r0 │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ stc2 1, cr15, [r2], #-380 @ 0xfffffe84 │ │ │ │ - strbtne pc, [r0], #-582 @ 0xfffffdba @ │ │ │ │ + ldreq pc, [r0], #582 @ 0x246 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf44f4b09 │ │ │ │ andcs r7, r0, r0, asr r2 │ │ │ │ @ instruction: 0xf15f9400 │ │ │ │ @ instruction: 0xf5a5fc13 │ │ │ │ strmi r5, [fp], -r8 │ │ │ │ stcls 6, cr4, [fp], {33} @ 0x21 │ │ │ │ ldmdacc r0, {r1, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf00e9400 │ │ │ │ svclt 0x0000fe89 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ - eorseq ip, r3, r8, ror #23 │ │ │ │ + eorseq ip, r3, ip, lsr #22 │ │ │ │ + eorseq ip, r3, r8, lsl fp │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - b 0x1caceb0 │ │ │ │ + b 0x1cace08 │ │ │ │ addlt r5, r2, r1, lsl #2 │ │ │ │ tstpl r1, pc, ror #20 │ │ │ │ addsmi r4, r1, #-1879048188 @ 0x90000004 │ │ │ │ @ instruction: 0x461dd33e │ │ │ │ stmdale sl, {r1, r8, r9, fp, sp}^ │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ svclt 0x00182b00 │ │ │ │ svclt 0x0088429c │ │ │ │ ldmdale r4, {r0, r8, r9, sp} │ │ │ │ - tstpcc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ + movtcs pc, #1612 @ 0x64c @ │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ ldrmi r4, [r6], -r0, lsr #12 │ │ │ │ ldrdhi pc, [r4, -r3] │ │ │ │ @ instruction: 0xf9c2f7ff │ │ │ │ svceq 0x0000ea18 │ │ │ │ vaddw.u8 , q0, d14 │ │ │ │ @ instruction: 0xf08c0cc0 │ │ │ │ - blx 0x189e6d8 │ │ │ │ + blx 0x189e630 │ │ │ │ @ instruction: 0xf5a7f38c │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ strtmi r9, [sl], -r9, lsl #24 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ cdp2 0, 4, cr15, cr6, cr14, {0} │ │ │ │ @ instruction: 0xb12e4630 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - rsbne pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + addseq pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r9, r0, r0, lsl #4 │ │ │ │ vqdmulh.s d20, d0, d7 │ │ │ │ @ instruction: 0xf15f324b │ │ │ │ andcs pc, r0, r5, lsr #23 │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, r3, lsl #22 │ │ │ │ eorcc pc, r2, #64, 4 │ │ │ │ - blx 0xfe797cbe │ │ │ │ - eorseq ip, r3, r0, lsr #24 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + blx 0xfe797c16 │ │ │ │ + eorseq ip, r3, r0, asr fp │ │ │ │ + eorseq ip, r3, ip, lsr #22 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32950 │ │ │ │ + bl 0xfec328a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vsubw.s8 q11, q8, d16 │ │ │ │ umulllt r0, r2, r5, r3 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ - blcs 0xf57d4 │ │ │ │ + blcs 0xf572c │ │ │ │ addsmi fp, r9, #24, 30 @ 0x60 │ │ │ │ strmi sp, [r8], -r5, lsr #16 │ │ │ │ @ instruction: 0xf7ff4616 │ │ │ │ strbeq pc, [r3, -r9, ror #18] @ │ │ │ │ vraddhn.i16 d29, q0, │ │ │ │ @ instruction: 0xf08303c0 │ │ │ │ sbcslt r0, fp, #67108864 @ 0x4000000 │ │ │ │ @@ -208101,53 +208059,53 @@ │ │ │ │ svclt 0x0000e7e2 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r4, r2, lr, lsl #12 │ │ │ │ @ instruction: 0xf04f4605 │ │ │ │ - b 0x1c9d7dc │ │ │ │ + b 0x1c9d734 │ │ │ │ @ instruction: 0xf00b3616 │ │ │ │ vpmin.f32 d31, d15, d27 │ │ │ │ stmdami pc!, {r0, r1, r3, r8, sl} @ │ │ │ │ strcc lr, [r6], -pc, ror #20 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xb979f8 │ │ │ │ + blx 0xb97950 │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r3], -sl, lsr #12 │ │ │ │ stmdavs r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf64c4604 │ │ │ │ - vbic.i16 d18, #13 @ 0x000d │ │ │ │ + @ instruction: 0xf2c01995 │ │ │ │ @ instruction: 0xf0800922 │ │ │ │ @ instruction: 0x4607fa3d │ │ │ │ andcs r6, r0, r3, lsr #18 │ │ │ │ @ instruction: 0x1e05e9d4 │ │ │ │ stmibvs r2!, {r0, r1, r3, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf171469c │ │ │ │ tstle pc, #0, 20 │ │ │ │ - bl 0x1eece04 │ │ │ │ + bl 0x1eecd5c │ │ │ │ eorle r0, pc, #134217728 @ 0x8000000 │ │ │ │ @ instruction: 0x463345b6 │ │ │ │ andeq pc, r0, #-2147483620 @ 0x8000001c │ │ │ │ strteq pc, [r8], #-260 @ 0xfffffefc │ │ │ │ uhasxmi fp, r3, r8 │ │ │ │ mrrcne 1, 0, r2, sl, cr0 │ │ │ │ - bl 0xfe96c8c8 │ │ │ │ - bleq 0x55c07c │ │ │ │ + bl 0xfe96c820 │ │ │ │ + bleq 0x55bfd4 │ │ │ │ @ instruction: 0xf1ba01d2 │ │ │ │ - strtmi lr, [sl], -r2, lsl #20 │ │ │ │ + @ instruction: 0x462ae9fe │ │ │ │ ldrtmi r2, [r8], -r0, lsl #6 │ │ │ │ stmib sp, {r0, r1, r2, r3, r4, r5, r6, r8, ip, sp, pc}^ │ │ │ │ ldrtmi r6, [ip], -r0, lsl #16 │ │ │ │ - blx 0x617a64 │ │ │ │ + blx 0x6179bc │ │ │ │ ldrb r4, [r5, r7, lsl #12] │ │ │ │ strtmi r1, [ip], fp, ror #21 │ │ │ │ cmpeq r1, r1, ror #22 │ │ │ │ - b 0x119e4e0 │ │ │ │ + b 0x119e438 │ │ │ │ bicseq r5, r8, r1, lsl #6 │ │ │ │ ldrdlt lr, [r2], -sl │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -208172,15 +208130,15 @@ │ │ │ │ vcgt.s8 d9, d0, d5 │ │ │ │ @ instruction: 0xf00280c8 │ │ │ │ ldrmi r0, [r7], -r0, asr #7 │ │ │ │ @ instruction: 0xf0002b80 │ │ │ │ @ instruction: 0x460580b5 │ │ │ │ ldrcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ cdp2 0, 10, cr15, cr2, cr11, {0} │ │ │ │ - bleq 0x317954 │ │ │ │ + bleq 0x3178ac │ │ │ │ streq pc, [fp, #-879] @ 0xfffffc91 │ │ │ │ strcc lr, [r4], #-2671 @ 0xfffff591 │ │ │ │ @ instruction: 0xf027d01e │ │ │ │ ldreq r0, [fp, r0, asr #22]! │ │ │ │ strbeq pc, [r0], -r7 @ │ │ │ │ @ instruction: 0xf04bbf48 │ │ │ │ @ instruction: 0xf46f0b10 │ │ │ │ @@ -208198,15 +208156,15 @@ │ │ │ │ andslt pc, r4, sp, asr #17 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ strbvs pc, [r8, -r4, asr #4] @ │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ @ instruction: 0xf7ff464e │ │ │ │ @ instruction: 0xf64cff33 │ │ │ │ - vbic.i32 d18, #3328 @ 0x00000d00 │ │ │ │ + vrsra.s64 d17, d5, #64 │ │ │ │ movwls r0, #13090 @ 0x3322 │ │ │ │ movwcs r4, #1578 @ 0x62a │ │ │ │ stmib sp, {r3, r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf0804900 │ │ │ │ strmi pc, [r2], sp, ror #18 │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ mlacs r8, r0, r8, pc @ │ │ │ │ @@ -208222,30 +208180,30 @@ │ │ │ │ strbmi r9, [r0], -r3, lsl #18 │ │ │ │ @ instruction: 0xff3ef07a │ │ │ │ mcrne 7, 3, lr, cr9, cr12, {6} │ │ │ │ @ instruction: 0xf8ca4650 │ │ │ │ @ instruction: 0x46391018 │ │ │ │ andsls pc, ip, sl, asr #17 │ │ │ │ @ instruction: 0xf07f9204 │ │ │ │ - bls 0x21b28c │ │ │ │ + bls 0x21b1e4 │ │ │ │ sbcle r4, pc, #148, 4 @ 0x40000009 │ │ │ │ @ instruction: 0xf8da2038 │ │ │ │ andls r7, r3, #40 @ 0x28 │ │ │ │ @ instruction: 0xffd0f150 │ │ │ │ - bls 0x1ad1e0 │ │ │ │ + bls 0x1ad138 │ │ │ │ vhsub.s8 d22, d4, d2 │ │ │ │ vmla.f d22, d0, d0[2] │ │ │ │ movwvs r0, #29077 @ 0x7195 │ │ │ │ andsls pc, ip, r0, asr #17 │ │ │ │ @ instruction: 0xf8c01c62 │ │ │ │ andcc r9, r8, r4, lsr #32 │ │ │ │ @ instruction: 0xf07f619a │ │ │ │ @ instruction: 0xf1bbfe19 │ │ │ │ addsle r0, r6, r0, lsl #30 │ │ │ │ - blcs 0x102610 │ │ │ │ + blcs 0x102568 │ │ │ │ @ instruction: 0xf46fbf0c │ │ │ │ @ instruction: 0xf04f6348 │ │ │ │ @ instruction: 0xe78733ff │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fc4ff0 │ │ │ │ stclne 12, cr11, [r2], #-908 @ 0xfffffc74 │ │ │ │ @@ -208253,49 +208211,49 @@ │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ andscs pc, r0, sl, asr #17 │ │ │ │ andcs r4, r0, #80, 12 @ 0x5000000 │ │ │ │ andscs pc, r4, sl, asr #17 │ │ │ │ ldc2l 0, cr15, [sl, #508]! @ 0x1fc │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0077f43f │ │ │ │ - vaba.s8 q15, q11, q7 │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf645e7de │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ - blmi 0x49bb04 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ + blmi 0x49ba5c │ │ │ │ rscsne pc, r5, #64, 4 │ │ │ │ - blx 0x19180ae │ │ │ │ - teqpeq ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0x1818006 │ │ │ │ + msrvc (UNDEF: 108), r5 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcne pc, ip, r6, asr #4 │ │ │ │ + sbcseq pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf44f4b08 │ │ │ │ @ instruction: 0xf19672fc │ │ │ │ - vpadd.i8 , q3, │ │ │ │ - vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + @ instruction: 0xf645fb4f │ │ │ │ + vmla.f d23, d0, d0[7] │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vshr.s64 d17, d4, #64 │ │ │ │ - blmi 0x15bb38 │ │ │ │ + vmla.i d16, d16, d0[1] │ │ │ │ + blmi 0x15ba90 │ │ │ │ rscsvc pc, fp, #1325400064 @ 0x4f000000 │ │ │ │ - blx 0x12980e2 │ │ │ │ - eorseq ip, r3, r0, lsr ip │ │ │ │ + blx 0x119803a │ │ │ │ + eorseq ip, r3, r0, ror #22 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ addlt r4, r2, r0, lsl #13 │ │ │ │ - ldrbvs pc, [pc, #-1064]! @ 0xdb67c @ │ │ │ │ + ldrbvs pc, [pc, #-1064]! @ 0xdb5d4 @ │ │ │ │ @ instruction: 0xf0252600 │ │ │ │ - b 0x149cee8 │ │ │ │ + b 0x149ce40 │ │ │ │ ldmdami sp, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ ldrtmi r4, [r3], -sl, lsr #12 │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8c8f080 │ │ │ │ @ instruction: 0x460404bf │ │ │ │ - blne 0xffc48084 │ │ │ │ + blne 0xffc47fdc │ │ │ │ eoreq pc, r8, r4, lsl #2 │ │ │ │ subsne lr, r5, r0, lsl #22 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ @@ -208304,17 +208262,17 @@ │ │ │ │ strtmi r5, [sl], -r0, lsl #8 │ │ │ │ @ instruction: 0xf080480d │ │ │ │ strmi pc, [r4], -sp, lsr #17 │ │ │ │ @ instruction: 0xf00bb110 │ │ │ │ @ instruction: 0xe7e2fd7d │ │ │ │ eorseq pc, r0, r2, asr #4 │ │ │ │ @ instruction: 0xff56f150 │ │ │ │ - b 0x1cad318 │ │ │ │ + b 0x1cad270 │ │ │ │ stmdbmi r6, {r3, r4, r7, lr} │ │ │ │ - b 0x1cb44a8 │ │ │ │ + b 0x1cb4400 │ │ │ │ stmib r4, {r7, lr}^ │ │ │ │ strcc r7, [r8], #-1542 @ 0xfffff9fa │ │ │ │ strtmi r6, [r0], -r0, lsr #3 │ │ │ │ stc2 0, cr15, [r2, #508] @ 0x1fc │ │ │ │ svclt 0x0000e7e9 │ │ │ │ addseq r4, r5, r0, asr r6 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -208341,41 +208299,41 @@ │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7fc4421 │ │ │ │ @ instruction: 0xf8dbfc2b │ │ │ │ mrscs r3, (UNDEF: 0) │ │ │ │ strtmi r4, [fp], #-1570 @ 0xfffff9de │ │ │ │ stmib sp, {r3, r6, r9, sl, lr}^ │ │ │ │ strbmi r3, [r1], -r0, lsl #2 │ │ │ │ - blx 0x8182a6 │ │ │ │ + blx 0x5181fe │ │ │ │ @ instruction: 0xd12c42a0 │ │ │ │ strtmi r4, [r5], #-1184 @ 0xfffffb60 │ │ │ │ subsle r1, r2, r6, lsr fp │ │ │ │ ldrbmi r9, [r0], -r4, lsl #22 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ - blne 0x1fe47b4 │ │ │ │ + blne 0x1fe470c │ │ │ │ @ instruction: 0xf504463a │ │ │ │ stmib sp, {r7, sl, ip, lr}^ │ │ │ │ adcsmi r7, r4, #0, 6 │ │ │ │ ldrtmi fp, [r4], -r8, lsr #30 │ │ │ │ @ instruction: 0xf842f080 │ │ │ │ - bvs 0xfe1c88ec │ │ │ │ + bvs 0xfe1c8844 │ │ │ │ ldrle r0, [ip, #-1817]! @ 0xfffff8e7 │ │ │ │ - bcs 0x1023e0 │ │ │ │ + bcs 0x102338 │ │ │ │ ldrbeq sp, [fp, ip, asr #3] │ │ │ │ @ instruction: 0xf1b9d451 │ │ │ │ strdle r3, [r5], #-255 @ 0xffffff01 @ │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ strtmi r2, [r2], -r0, lsl #2 │ │ │ │ strtmi r9, [fp], #-257 @ 0xfffffeff │ │ │ │ strbmi r4, [r8], -r1, asr #12 │ │ │ │ @ instruction: 0xf1c29300 │ │ │ │ - adcmi pc, r0, #921600 @ 0xe1000 │ │ │ │ + adcmi pc, r0, #872448 @ 0xd5000 │ │ │ │ @ instruction: 0xf04fd0d2 │ │ │ │ @ instruction: 0x464836ff │ │ │ │ - @ instruction: 0xf834f1c4 │ │ │ │ + @ instruction: 0xf828f1c4 │ │ │ │ ldc2l 0, cr15, [r6], #44 @ 0x2c │ │ │ │ andlt r4, r7, r0, lsr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf00b8ff0 │ │ │ │ @@ -208397,88 +208355,88 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf8db8ff0 │ │ │ │ strtmi r0, [r2], -r0 │ │ │ │ strtmi r4, [r8], #-1601 @ 0xfffff9bf │ │ │ │ - b 0xfe11994c │ │ │ │ + b 0xff6198a4 │ │ │ │ @ instruction: 0xf8dbe790 │ │ │ │ strtmi r1, [r2], -r0 │ │ │ │ strtmi r4, [r9], #-1600 @ 0xfffff9c0 │ │ │ │ - b 0x1f1995c │ │ │ │ + b 0xff4198b4 │ │ │ │ smlabbcs r1, r8, r7, lr │ │ │ │ - sbcsne pc, ip, r6, asr #4 │ │ │ │ + andne pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - cdp2 1, 9, cr15, cr6, cr5, {6} │ │ │ │ + cdp2 1, 8, cr15, cr10, cr5, {6} │ │ │ │ @ instruction: 0xf1b04681 │ │ │ │ @ instruction: 0xf47f3fff │ │ │ │ @ instruction: 0xf04faf6b │ │ │ │ @ instruction: 0xe7ab36ff │ │ │ │ vmla.i8 d25, d6, d3 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf1c5002e │ │ │ │ - strmi pc, [r1], r7, lsl #29 │ │ │ │ + @ instruction: 0x4681fe7b │ │ │ │ svccc 0x00fff1b0 │ │ │ │ ldrb sp, [r0, lr, lsl #3]! │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ mrrcpl 8, 1, r6, r0, cr2 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219e58 │ │ │ │ + blmi 0x219db0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bpl 0x14f5d50 │ │ │ │ + bpl 0x14f5ca8 │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219e84 │ │ │ │ + blmi 0x219ddc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdapl r0, {r1, r4, fp, sp, lr}^ │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219eb0 │ │ │ │ + blmi 0x219e08 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [fp], {112} @ 0x70 │ │ │ │ rscpl r2, r2, r1, lsl #4 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - bl 0x175da8 │ │ │ │ + bl 0x175d00 │ │ │ │ ldmdapl r0, {r0, sl, fp}^ │ │ │ │ ldrdne pc, [r4], -ip │ │ │ │ rscpl r2, r2, r0, lsl #4 │ │ │ │ - blmi 0x219ee4 │ │ │ │ + blmi 0x219e3c │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec32f88 │ │ │ │ + bl 0xfec32ee0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0120ff8 │ │ │ │ andle r0, ip, r0, ror #25 │ │ │ │ svceq 0x00e0f1bc │ │ │ │ @ instruction: 0xf002bf0c │ │ │ │ - b 0x149edbc │ │ │ │ + b 0x149ed14 │ │ │ │ andcs r1, r1, #92, 24 @ 0x5c00 │ │ │ │ vpmax.s8 d15, d12, d2 │ │ │ │ andmi r3, sl, #4096 @ 0x1000 │ │ │ │ stcmi 1, cr13, [ip], {17} │ │ │ │ svccs 0x0070ee1d │ │ │ │ addsvs pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @@ -208489,71 +208447,71 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ andcs r5, r2, #8 │ │ │ │ @ instruction: 0xf00e3810 │ │ │ │ svclt 0x0000faf5 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec32fec │ │ │ │ + bl 0xfec32f44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2l 7, cr15, [r6, #-1012] @ 0xfffffc0c │ │ │ │ - bmi 0x33de08 │ │ │ │ + bmi 0x33dd60 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004405e3 │ │ │ │ addlt fp, r0, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33038 │ │ │ │ + bl 0xfec32f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r1, r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ ldc2 7, cr15, [r0, #-1012]! @ 0xfffffc0c │ │ │ │ - bmi 0x2f5e54 │ │ │ │ + bmi 0x2f5dac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ svclt 0x004805e3 │ │ │ │ andlt fp, r3, r0, lsl #20 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33080 │ │ │ │ + bl 0xfec32fd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r8, sl, sp} │ │ │ │ strls r4, [r0, #-1556] @ 0xfffff9ec │ │ │ │ stc2 7, cr15, [ip, #-1012] @ 0xfffffc0c │ │ │ │ stmdavs r0, {r0, r1, r9, sl, lr} │ │ │ │ - bmi 0x2f6004 │ │ │ │ + bmi 0x2f5f5c │ │ │ │ svccc 0x0070ee1d │ │ │ │ strbeq r5, [r3, #213]! @ 0xd5 │ │ │ │ - blt 0x1cbbb4 │ │ │ │ + blt 0x1cbb0c │ │ │ │ ldrmi fp, [r9], -r8, lsl #20 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec330cc │ │ │ │ + bl 0xfec33024 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208563,35 +208521,35 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33114 │ │ │ │ + bl 0xfec3306c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ @ instruction: 0x2100fab3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ - blt 0xe19f48 │ │ │ │ + blt 0xe19ea0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r0, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33164 │ │ │ │ + bl 0xfec330bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r0], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-772 @ 0xfffffcfc │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ @@ -208601,15 +208559,15 @@ │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec331ac │ │ │ │ + bl 0xfec33104 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff2302 │ │ │ │ andlt pc, r0, #421888 @ 0x67000 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -208617,82 +208575,82 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ stmiblt r8!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec331ec │ │ │ │ + bl 0xfec33144 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ movwls r9, #2823 @ 0xb07 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a18c │ │ │ │ - blls 0x1b6084 │ │ │ │ + blmi 0x35a0e4 │ │ │ │ + blls 0x1b5fdc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf84af1cb │ │ │ │ + @ instruction: 0xf83ef1cb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33248 │ │ │ │ + bl 0xfec331a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ ldmdbcc r0, {r2, r9, sl, lr} │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8dc9b06 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @ instruction: 0xf7ff0c00 │ │ │ │ - blmi 0x35a130 │ │ │ │ - blls 0x1b60e0 │ │ │ │ + blmi 0x35a088 │ │ │ │ + blls 0x1b6038 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - @ instruction: 0xf81cf1cb │ │ │ │ + @ instruction: 0xf810f1cb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec332a4 │ │ │ │ + bl 0xfec331fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04611 │ │ │ │ strcs r5, [r1], #-8 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ strls r2, [r0], #-773 @ 0xfffffcfb │ │ │ │ @ instruction: 0xf7fd0912 │ │ │ │ - blls 0x21b0a0 │ │ │ │ - bmi 0x2b80d4 │ │ │ │ + blls 0x21aff8 │ │ │ │ + bmi 0x2b802c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ @ instruction: 0xc004f8bd │ │ │ │ - blls 0x16d93c │ │ │ │ + blls 0x16d894 │ │ │ │ strls r3, [r1], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf85d4662 │ │ │ │ @ instruction: 0xf7fd4b04 │ │ │ │ svclt 0x0000bd03 │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r3], {8} │ │ │ │ ldmdacc r0, {r0, r4, r9, sl, lr} │ │ │ │ @@ -208705,55 +208663,55 @@ │ │ │ │ @ instruction: 0xf5a04502 │ │ │ │ movwls r5, #8200 @ 0x2008 │ │ │ │ @ instruction: 0x46223810 │ │ │ │ strtmi r9, [fp], -r5, lsl #24 │ │ │ │ ldclt 4, cr9, [r0], #-12 │ │ │ │ stmdblt r0!, {r1, r2, r3, r4, r5, r6, r7, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3334c │ │ │ │ + bl 0xfec332a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r8, ror #31 │ │ │ │ - blge 0x2edba8 │ │ │ │ + blge 0x2edb00 │ │ │ │ ldmib sp, {r1, r2, r7, r9, sl, lr}^ │ │ │ │ tstls r2, sl, lsl #4 │ │ │ │ muleq r3, r3, r8 │ │ │ │ stm sp, {r1, r2, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf5ae0003 │ │ │ │ andls r5, r3, #8 │ │ │ │ ldmdacc r0, {r0, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7fdcb0c │ │ │ │ mullt r5, fp, sp │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a302 │ │ │ │ + blx 0x21a25a │ │ │ │ @ instruction: 0x4605b530 │ │ │ │ addlt r4, r5, r4, lsl r6 │ │ │ │ - blgt 0x4c6db8 │ │ │ │ + blgt 0x4c6d10 │ │ │ │ andeq lr, pc, sp, lsl #17 │ │ │ │ movwls r9, #43788 @ 0xab0c │ │ │ │ @ instruction: 0xf8cdab04 │ │ │ │ ldmdb r3, {r2, r3, r5, sp, lr, pc} │ │ │ │ - blge 0x2dc1b8 │ │ │ │ + blge 0x2dc110 │ │ │ │ andeq lr, r3, r3, lsl #17 │ │ │ │ andpl pc, r8, r5, lsr #11 │ │ │ │ ldmdacc r0, {r0, r5, r9, sl, lr} │ │ │ │ movwcs lr, #2525 @ 0x9dd │ │ │ │ pop {r0, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd4030 │ │ │ │ svclt 0x0000bd75 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec333d0 │ │ │ │ + bl 0xfec33328 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0x1a1a1de │ │ │ │ - bmi 0x27a1ec │ │ │ │ + blx 0x1a1a136 │ │ │ │ + bmi 0x27a144 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ @@ -208763,15 +208721,15 @@ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b8cb │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf7ff3810 │ │ │ │ svclt 0x0000b859 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33434 │ │ │ │ + bl 0xfec3338c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r5, r0, ror #31 │ │ │ │ ldrdgt pc, [r4], #-143 @ 0xffffff71 │ │ │ │ smlatbpl r8, r1, r5, pc @ │ │ │ │ @ instruction: 0xf8dc4604 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf04fc00c │ │ │ │ @@ -208783,26 +208741,26 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r9, lsl #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1cabd30 │ │ │ │ - svclt 0x0000ff27 │ │ │ │ + svclt 0x0000ff1b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33490 │ │ │ │ + bl 0xfec333e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ - blx 0x19a2a2 │ │ │ │ - bmi 0x2b82c0 │ │ │ │ + blx 0x19a1fa │ │ │ │ + bmi 0x2b8218 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ @@ -208835,59 +208793,59 @@ │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ andlt r4, r2, r0, lsl r0 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33554 │ │ │ │ + bl 0xfec334ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe99a360 │ │ │ │ - bmi 0x27a370 │ │ │ │ + blx 0xfe99a2b8 │ │ │ │ + bmi 0x27a2c8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33594 │ │ │ │ + bl 0xfec334ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdbeq r2, {sl, sp} │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ - blx 0xfe19a3a0 │ │ │ │ - bmi 0x2ba3b0 │ │ │ │ + blx 0xfe19a2f8 │ │ │ │ + bmi 0x2ba308 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl fp, r4, r0, asr #4 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec335d8 │ │ │ │ + bl 0xfec33530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf852f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33604 │ │ │ │ + bl 0xfec3355c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ vst4.8 {d21-d24}, [r2], r8 │ │ │ │ ldmdacc r0, {r3, r7, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf83cf7ff │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208899,26 +208857,26 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bfbd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addsvc pc, r8, #1107296256 @ 0x42000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf49 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33654 │ │ │ │ + bl 0xfec335ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xf814f7ff │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33680 │ │ │ │ + bl 0xfec335d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ @ instruction: 0xf0425008 │ │ │ │ ldmdacc r0, {r4, r9} │ │ │ │ @ instruction: 0xfffef7fe │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -208930,58 +208888,58 @@ │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf7f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ eorseq pc, r0, #66 @ 0x42 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ svclt 0x0000bf0b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec336d0 │ │ │ │ + bl 0xfec33628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ strcs r4, [r1, #-1556] @ 0xfffff9ec │ │ │ │ ldmdacc r0, {r1, r3, r4, r8, fp} │ │ │ │ strls r9, [r0, #-2822] @ 0xfffff4fa │ │ │ │ @ instruction: 0xf9e2f7fd │ │ │ │ - bmi 0x2b8500 │ │ │ │ + bmi 0x2b8458 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrvc pc, r8, #1124073472 @ 0x43000000 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xffe9a514 │ │ │ │ + blt 0xffe9a46c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ orrsvc pc, r0, #1124073472 @ 0x43000000 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc9b │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ vst2.8 {d19-d20}, [r4 :64], r0 │ │ │ │ strls r7, [r1], #-1176 @ 0xfffffb68 │ │ │ │ - blmi 0x21a6b8 │ │ │ │ + blmi 0x21a610 │ │ │ │ svclt 0x001ef7fd │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ - blt 0xff79a54c │ │ │ │ + blt 0xff79a4a4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopeq {67} @ 0x43 │ │ │ │ @ instruction: 0xf7fd3810 │ │ │ │ svclt 0x0000bc7f │ │ │ │ @ instruction: 0xf5a0b410 │ │ │ │ stcls 0, cr5, [r1], {8} │ │ │ │ @ instruction: 0xf0443810 │ │ │ │ strls r0, [r1], #-1072 @ 0xfffffbd0 │ │ │ │ - blmi 0x21a6f0 │ │ │ │ + blmi 0x21a648 │ │ │ │ svclt 0x0002f7fd │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ addsvs pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ @@ -208993,32 +208951,32 @@ │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ stcmi 15, cr3, [r8], {112} @ 0x70 │ │ │ │ addsvs pc, r4, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r0, {r1, r5, r6, r7, ip, lr} │ │ │ │ andcs r5, r0, #8, 24 @ 0x800 │ │ │ │ sublt r5, r0, #226 @ 0xe2 │ │ │ │ - blmi 0x21a740 │ │ │ │ + blmi 0x21a698 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec337e0 │ │ │ │ + bl 0xfec33738 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ tstpcs r0, sp, asr #30 @ p-variant is OBSOLETE │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33810 │ │ │ │ + bl 0xfec33768 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ vst2.8 {d19-d20}, [pc :64], r0 │ │ │ │ @ instruction: 0xf7fe7288 │ │ │ │ andlt pc, r0, #53, 30 @ 0xd4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209030,26 +208988,26 @@ │ │ │ │ addsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ mrclt 7, 5, APSR_nzcv, cr6, cr14, {7} │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r1, r4, r9, sl, lr} │ │ │ │ addsvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ mcrlt 7, 2, pc, cr2, cr14, {7} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33860 │ │ │ │ + bl 0xfec337b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ @ instruction: 0xff0ef7fe │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3388c │ │ │ │ + bl 0xfec337e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ ldrmi r5, [r3], -r8 │ │ │ │ andscs r3, r0, #16, 16 @ 0x100000 │ │ │ │ mrc2 7, 7, pc, cr8, cr14, {7} │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209071,46 +209029,46 @@ │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ movwcs r5, #1226 @ 0x4ca │ │ │ │ andcc pc, lr, r0, asr #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blx 0x21a87a │ │ │ │ + blx 0x21a7d2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33910 │ │ │ │ + bl 0xfec33868 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ orrvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf9f0f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33948 │ │ │ │ + bl 0xfec338a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ orrsvc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r1, lsl #23 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33980 │ │ │ │ + bl 0xfec338d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r4], r0, ror #31 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [pc], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209125,42 +209083,42 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec339dc │ │ │ │ + bl 0xfec33934 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ addslt r4, r2, #28, 12 @ 0x1c00000 │ │ │ │ ldmdacc r0, {r4, r8, r9, sp} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, fp, lsl #19 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33a14 │ │ │ │ + bl 0xfec3396c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r3, r4, r9, sl, lr} │ │ │ │ strls r2, [r0], #-800 @ 0xfffffce0 │ │ │ │ - blx 0x81a822 │ │ │ │ + blx 0x81a77a │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33a48 │ │ │ │ + bl 0xfec339a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [r5], -r0, ror #31 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stcmi 0, cr11, [lr], {131} @ 0x83 │ │ │ │ svcvc 0x0070ee1d │ │ │ │ mcrls 8, 0, r6, cr8, cr2, {0} │ │ │ │ @@ -209195,27 +209153,27 @@ │ │ │ │ stcpl 0, cr5, [r8], {229} @ 0xe5 │ │ │ │ sublt r5, r0, #229 @ 0xe5 │ │ │ │ tstcs r0, r0, lsr ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33af4 │ │ │ │ + bl 0xfec33a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ smlabtcs r0, r3, sp, pc @ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33b24 │ │ │ │ + bl 0xfec33a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ addvc pc, r8, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf7fe3810 │ │ │ │ andlt pc, r0, #10944 @ 0x2ac0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -209227,26 +209185,26 @@ │ │ │ │ ldmdacc r0, {r4, r7, r9, ip, sp, lr} │ │ │ │ stclt 7, cr15, [ip, #-1016]! @ 0xfffffc08 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst2.8 {d18-d21}, [pc], r0 │ │ │ │ ldmdacc r0, {r3, r4, r7, r9, ip, sp, lr} │ │ │ │ ldclt 7, cr15, [r8], #1016 @ 0x3f8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33b74 │ │ │ │ + bl 0xfec33acc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2 7, cr15, [r4, #1016] @ 0x3f8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec33ba0 │ │ │ │ + bl 0xfec33af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00ff8 │ │ │ │ movwcs r5, #8 │ │ │ │ ldmdacc r0, {r4, r9, sp} │ │ │ │ stc2l 7, cr15, [lr, #-1016]! @ 0xfffffc08 │ │ │ │ mrscs fp, R8_usr │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -209270,93 +209228,93 @@ │ │ │ │ sbcpl r5, r4, sl, asr #10 │ │ │ │ andcs fp, r0, r0, lsr ip │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c20 │ │ │ │ + bl 0xfec33b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ addslt r7, r2, #136, 6 @ 0x20000002 │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf868f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33c58 │ │ │ │ + bl 0xfec33bb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ vst3.8 {d18-d20}, [pc], r0 │ │ │ │ ldmdacc r0, {r4, r7, r8, r9, ip, sp, lr} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ strdlt pc, [r2], -r9 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33c90 │ │ │ │ + bl 0xfec33be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ @ instruction: 0xf2c06494 │ │ │ │ @ instruction: 0x46940495 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strcs fp, [r0, -r3, lsl #1] │ │ │ │ stmdbne sl, {r2, r5, fp, sp, lr} │ │ │ │ @ instruction: 0x51a74c0c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0xf58cfa9c │ │ │ │ ldmdacc r0, {r0, r1, r3, r4, r9, fp, ip, sp, pc} │ │ │ │ ldrtmi r9, [r9], -r0, lsl #6 │ │ │ │ strls r2, [r1, #-787] @ 0xfffffced │ │ │ │ - blx 0xff61aabc │ │ │ │ + blx 0xff61aa14 │ │ │ │ andlt r5, r3, r7, lsr #3 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33cec │ │ │ │ + bl 0xfec33c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ tstcs r0, #0, 8 │ │ │ │ ldmdacc r0, {r1, r4, r7, r9, ip, sp, pc} │ │ │ │ @ instruction: 0xf7fd9400 │ │ │ │ andlt pc, r2, r3, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33d24 │ │ │ │ + bl 0xfec33c7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ nopcs {0} @ │ │ │ │ strls r3, [r0], #-2064 @ 0xfffff7f0 │ │ │ │ @ instruction: 0xf994f7fd │ │ │ │ andcs fp, r0, r2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec33d58 │ │ │ │ + bl 0xfec33cb0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q8 │ │ │ │ @ instruction: 0xf2c06494 │ │ │ │ mcrmi 4, 0, r0, cr14, cr5, {4} │ │ │ │ addlt r4, r3, r7, lsl r6 │ │ │ │ stmdavs r4!, {r8, sl, sp} │ │ │ │ @ instruction: 0xee1d190a │ │ │ │ @@ -209369,26 +209327,26 @@ │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec33dac │ │ │ │ + bl 0xfec33d04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blls 0x1e0b94 │ │ │ │ - b 0x14ae3fc │ │ │ │ + blls 0x1e0aec │ │ │ │ + b 0x14ae354 │ │ │ │ @ instruction: 0x46731c13 │ │ │ │ rsceq pc, r0, #28 │ │ │ │ - bcs 0xff910bf8 │ │ │ │ - b 0x14cc818 │ │ │ │ + bcs 0xff910b50 │ │ │ │ + b 0x14cc770 │ │ │ │ @ instruction: 0xf00c1c52 │ │ │ │ andcs r0, r1, #1792 @ 0x700 │ │ │ │ stc2 10, cr15, [ip], {2} @ │ │ │ │ - ldclcc 1, cr15, [pc], #48 @ 0xdcc08 │ │ │ │ + ldclcc 1, cr15, [pc], #48 @ 0xdcb60 │ │ │ │ svceq 0x0001ea1c │ │ │ │ vrhadd.s8 d29, d4, d19 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ ldcmi 2, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0xf8446812 │ │ │ │ strmi r3, [sl], #-12 │ │ │ │ @@ -209402,93 +209360,93 @@ │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd10 │ │ │ │ ldmdacc r0, {r3, ip, lr} │ │ │ │ - blx 0xff418c66 │ │ │ │ + blx 0xff418bbe │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33e3c │ │ │ │ + bl 0xfec33d94 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x26ac90 │ │ │ │ + bls 0x26abe8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xff24f7fc │ │ │ │ - bls 0x24386c │ │ │ │ + bls 0x2437c4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x154b5d0 │ │ │ │ + blt 0x154b528 │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r2, sl, #380 @ 0x17c │ │ │ │ stmia r0, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bc1f5c │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eca44 │ │ │ │ + blt 0x14ec99c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33eac │ │ │ │ + bl 0xfec33e04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910cf4 │ │ │ │ + bcs 0xff910c4c │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1654d8 │ │ │ │ + blx 0x165430 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd123 │ │ │ │ @ instruction: 0xd1230501 │ │ │ │ mrc 12, 0, r4, cr13, cr3, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ mlspl r3, r5, r2, r0 │ │ │ │ ldrmi r6, [ip], #2067 @ 0x813 │ │ │ │ - bls 0x24390c │ │ │ │ + bls 0x243864 │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldm ip, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addsmi r0, r8, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ tstcs r0, r5, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4661bd38 │ │ │ │ - blx 0x1498d62 │ │ │ │ - @ instruction: 0xf75e4619 │ │ │ │ - svclt 0x0000fff1 │ │ │ │ + blx 0x1498cba │ │ │ │ + @ instruction: 0xf75f4619 │ │ │ │ + svclt 0x0000f845 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec33f40 │ │ │ │ + bl 0xfec33e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x26ad94 │ │ │ │ + bls 0x26acec │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr2, cr12, {7} @ │ │ │ │ - bls 0x243970 │ │ │ │ + bls 0x2438c8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - blt 0x58b5d4 │ │ │ │ + blt 0x58b52c │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0xd103459c │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209497,25 +209455,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec33fac │ │ │ │ + bl 0xfec33f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r6], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x46734694 │ │ │ │ stmdbeq r4!, {r4, fp, ip, sp} │ │ │ │ rsceq pc, r0, #20 │ │ │ │ - bcs 0xff910df4 │ │ │ │ + bcs 0xff910d4c │ │ │ │ ldmdbeq r4, {r2, r4, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ streq pc, [r7], #-4 │ │ │ │ - blx 0x1655d8 │ │ │ │ + blx 0x165530 │ │ │ │ stccc 4, cr15, [r1], {4} │ │ │ │ svceq 0x000cea14 │ │ │ │ @ instruction: 0xf01cd122 │ │ │ │ @ instruction: 0xd1220503 │ │ │ │ mrc 12, 0, r4, cr13, cr2, {0} │ │ │ │ vrecps.f32 , q2, q8 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ @@ -209530,41 +209488,41 @@ │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -pc, asr #21 │ │ │ │ - @ instruction: 0xff72f75e │ │ │ │ + @ instruction: 0xffc6f75e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0x670ae9dd │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stmdbhi ip, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf7fc9a0e │ │ │ │ - blx 0xfe75c6e0 │ │ │ │ - blx 0xfe71a08c │ │ │ │ - blt 0xf9a48c │ │ │ │ + blx 0xfe75c638 │ │ │ │ + blx 0xfe719fe4 │ │ │ │ + blt 0xf9a3e4 │ │ │ │ vshll.u32 , d19, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x300bf8 │ │ │ │ + bmi 0x300b50 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xee5294 │ │ │ │ - blt 0xd311dc │ │ │ │ + blt 0xee51ec │ │ │ │ + blt 0xd31134 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ @@ -209576,15 +209534,15 @@ │ │ │ │ ldmdacc r0, {r0, r1, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf0140924 │ │ │ │ andle r0, fp, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0040954 │ │ │ │ andcs r0, r1, #117440512 @ 0x7000000 │ │ │ │ vst1.8 {d15-d16}, [r4], r2 │ │ │ │ - b 0x5ebeec │ │ │ │ + b 0x5ebe44 │ │ │ │ @ instruction: 0xd1270f0c │ │ │ │ streq pc, [r7, #-28] @ 0xffffffe4 │ │ │ │ ldcmi 1, cr13, [r5], {39} @ 0x27 │ │ │ │ svcne 0x0070ee1d │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ ldmdavs r3, {r0, r1, r5, r6, ip, lr} │ │ │ │ @@ -209600,136 +209558,136 @@ │ │ │ │ rsbpl r8, r5, fp, asr pc │ │ │ │ @ instruction: 0x46194610 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ @ instruction: 0xf00d4661 │ │ │ │ ldrmi pc, [r9], -r3, asr #20 │ │ │ │ - mcr2 7, 7, pc, cr6, cr14, {2} @ │ │ │ │ + @ instruction: 0xff3af75e │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a8f8cc │ │ │ │ - blmi 0xd09194 │ │ │ │ + blmi 0xd090ec │ │ │ │ strpl pc, [r8, -r1, lsr #11] │ │ │ │ svccc 0x0010460e │ │ │ │ andls r4, r5, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf8cd4639 │ │ │ │ stmdage r6, {sp, lr, pc} │ │ │ │ ldmdavs fp, {r0, r2, r4, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f930b │ │ │ │ - blls 0x85db80 │ │ │ │ + blls 0x85dad8 │ │ │ │ @ instruction: 0xf8a6f7fe │ │ │ │ tstcs r8, #3620864 @ 0x374000 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blt 0x297704 │ │ │ │ + blt 0x29765c │ │ │ │ svclt 0x00084543 │ │ │ │ ldmib sp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ svclt 0x000c1216 │ │ │ │ movwcs r2, #769 @ 0x301 │ │ │ │ svclt 0x00084552 │ │ │ │ @ instruction: 0xf0034559 │ │ │ │ svclt 0x00180301 │ │ │ │ - bllt 0x1a5bb0 │ │ │ │ + bllt 0x1a5b08 │ │ │ │ @ instruction: 0x46309b1e │ │ │ │ andscs r9, r0, #81920 @ 0x14000 │ │ │ │ movweq pc, #61443 @ 0xf003 @ │ │ │ │ movwls r9, #1281 @ 0x501 │ │ │ │ @ instruction: 0xf7fe2301 │ │ │ │ - blmi 0x69bd14 │ │ │ │ - blt 0x1176dc │ │ │ │ + blmi 0x69bc6c │ │ │ │ + blt 0x117634 │ │ │ │ stmdals r2, {r2, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blls 0x3b703c │ │ │ │ + blls 0x3b6f94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle lr, r0, lsl #6 │ │ │ │ andlt r4, sp, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x880fb4 │ │ │ │ + blls 0x880f0c │ │ │ │ movwls sl, #11782 @ 0x2e06 │ │ │ │ strls sl, [r3, #-2842] @ 0xfffff4e6 │ │ │ │ - blgt 0x4c8420 │ │ │ │ + blgt 0x4c8378 │ │ │ │ andeq lr, pc, r6, lsl #17 │ │ │ │ muleq r3, r5, r8 │ │ │ │ andeq lr, r3, sp, lsl #17 │ │ │ │ ldrtmi r9, [r8], -r5, lsl #18 │ │ │ │ movwcs lr, #2518 @ 0x9d6 │ │ │ │ mcr2 7, 2, pc, cr12, cr12, {7} @ │ │ │ │ @ instruction: 0xf1cae7d5 │ │ │ │ - svclt 0x0000f859 │ │ │ │ + svclt 0x0000f84d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3422c │ │ │ │ + bl 0xfec34184 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b080 │ │ │ │ + bls 0x22afd8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip, #-1008]! @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0dd4 │ │ │ │ + bmi 0x2c0d2c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b1fa │ │ │ │ + blx 0x21b152 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34290 │ │ │ │ + bl 0xfec341e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b0e4 │ │ │ │ + bls 0x22b03c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [sl], #1008 @ 0x3f0 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #3072 @ 0xc00 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c0e38 │ │ │ │ + bmi 0x2c0d90 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b25e │ │ │ │ + blx 0x21b1b6 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec342f4 │ │ │ │ + bl 0xfec3424c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b148 │ │ │ │ + bls 0x22b0a0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r8], {252} @ 0xfc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r1, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c0e98 │ │ │ │ + bmi 0x2c0df0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -209742,115 +209700,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fc97 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd0fd │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd055 │ │ │ │ streq lr, [fp], #-2832 @ 0xfffff4f0 │ │ │ │ streq lr, [ip, #-2881] @ 0xfffff4bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec343bc │ │ │ │ + bl 0xfec34314 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b210 │ │ │ │ + bls 0x22b168 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r4], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c0f64 │ │ │ │ + bmi 0x2c0ebc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b38a │ │ │ │ + blx 0x21b2e2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34420 │ │ │ │ + bl 0xfec34378 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b274 │ │ │ │ + bls 0x22b1cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], #-1008 @ 0xfffffc10 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c0fb0 │ │ │ │ + blt 0x17c0f08 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, lsl #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b3f2 │ │ │ │ + blx 0x21b34a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34488 │ │ │ │ + bl 0xfec343e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b2dc │ │ │ │ + bls 0x22b234 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b296 │ │ │ │ + blx 0x9b1ee │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c1030 │ │ │ │ + bmi 0x2c0f88 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b456 │ │ │ │ + blx 0x21b3ae │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec344ec │ │ │ │ + bl 0xfec34444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b340 │ │ │ │ + bls 0x22b298 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b2fa │ │ │ │ + blx 0xff41b252 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c107c │ │ │ │ + blt 0x7c0fd4 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #12, 20 @ 0xc000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209859,22 +209817,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34554 │ │ │ │ + bl 0xfec344ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b3a8 │ │ │ │ + bls 0x22b300 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b362 │ │ │ │ + blx 0xfe71b2ba │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #0, 20 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -209883,26 +209841,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec345b4 │ │ │ │ + bl 0xfec3450c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x3953d0 │ │ │ │ - blx 0x1a9b3c6 │ │ │ │ - blt 0x9cbc80 │ │ │ │ + bls 0x395328 │ │ │ │ + blx 0x1a9b31e │ │ │ │ + blt 0x9cbbd8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcb10 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdca68 │ │ │ │ streq lr, [r2], -r4, lsl #20 │ │ │ │ streq lr, [r3, -r5, lsl #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -209921,115 +209879,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ @ instruction: 0x4603fb31 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd3c9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd321 │ │ │ │ streq lr, [fp], #-2560 @ 0xfffff600 │ │ │ │ streq lr, [ip, #-2561] @ 0xfffff5ff │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34688 │ │ │ │ + bl 0xfec345e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b4dc │ │ │ │ + bls 0x22b434 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x9b494 │ │ │ │ + blx 0x9b3ec │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c1230 │ │ │ │ + bmi 0x2c1188 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b656 │ │ │ │ + blx 0x21b5ae │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec346ec │ │ │ │ + bl 0xfec34644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b540 │ │ │ │ + bls 0x22b498 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff41b4f8 │ │ │ │ + blx 0xff41b450 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c127c │ │ │ │ + blt 0x17c11d4 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ tsteq r3, r2, asr #20 │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b6be │ │ │ │ + blx 0x21b616 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34754 │ │ │ │ + bl 0xfec346ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b5a8 │ │ │ │ + bls 0x22b500 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe71b560 │ │ │ │ + blx 0xfe71b4b8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c12fc │ │ │ │ + bmi 0x2c1254 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b722 │ │ │ │ + blx 0x21b67a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec347b8 │ │ │ │ + bl 0xfec34710 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b60c │ │ │ │ + bls 0x22b564 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1a9b5c4 │ │ │ │ + blx 0x1a9b51c │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1348 │ │ │ │ + blt 0x7c12a0 │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #76, 20 @ 0x4c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210038,22 +209996,22 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34820 │ │ │ │ + bl 0xfec34778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b674 │ │ │ │ + bls 0x22b5cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9b62c │ │ │ │ + blx 0xd9b584 │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #64, 20 @ 0x40000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -210062,26 +210020,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34880 │ │ │ │ + bl 0xfec347d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x39569c │ │ │ │ - blx 0x11b690 │ │ │ │ - blt 0x9cbf4c │ │ │ │ + bls 0x3955f4 │ │ │ │ + blx 0x11b5e8 │ │ │ │ + blt 0x9cbea4 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdcddc │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdcd34 │ │ │ │ streq lr, [r2], -r4, asr #20 │ │ │ │ streq lr, [r3, -r5, asr #20] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210100,115 +210058,115 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -fp, asr #19 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd695 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd5ed │ │ │ │ streq lr, [fp], #-2624 @ 0xfffff5c0 │ │ │ │ streq lr, [ip, #-2625] @ 0xfffff5bf │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34954 │ │ │ │ + bl 0xfec348ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22b7a8 │ │ │ │ + bls 0x22b700 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf998f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c14fc │ │ │ │ + bmi 0x2c1454 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b922 │ │ │ │ + blx 0x21b87a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec349b8 │ │ │ │ + bl 0xfec34910 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b80c │ │ │ │ + bls 0x22b764 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf966f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1548 │ │ │ │ + blt 0x17c14a0 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ smlabbeq r3, r2, sl, lr │ │ │ │ svcne 0x005ce8c0 │ │ │ │ svceq 0x0000f1bc │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b98a │ │ │ │ + blx 0x21b8e2 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a20 │ │ │ │ + bl 0xfec34978 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22b874 │ │ │ │ + bls 0x22b7cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf932f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ @ instruction: 0x469c8f5b │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, ip, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c15c8 │ │ │ │ + bmi 0x2c1520 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21b9ee │ │ │ │ + blx 0x21b946 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec34a84 │ │ │ │ + bl 0xfec349dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b8d8 │ │ │ │ + bls 0x22b830 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf900f7fc │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c1614 │ │ │ │ + blt 0x7c156c │ │ │ │ svcgt 0x0000e850 │ │ │ │ andeq lr, r3, #140, 20 @ 0x8c000 │ │ │ │ tstcs r0, r0, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210217,20 +210175,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34aec │ │ │ │ + bl 0xfec34a44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22b940 │ │ │ │ + bls 0x22b898 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8ccf7fc │ │ │ │ stcls 6, cr4, [r4], {3} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andeq lr, r4, #128, 20 @ 0x80000 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ @@ -210241,26 +210199,26 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec34b4c │ │ │ │ + bl 0xfec34aa4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4508 │ │ │ │ - bls 0x395968 │ │ │ │ + bls 0x3958c0 │ │ │ │ @ instruction: 0xf89af7fc │ │ │ │ - blt 0x9cc218 │ │ │ │ + blt 0x9cc170 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdd0a8 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdd000 │ │ │ │ streq lr, [r2], -r4, lsl #21 │ │ │ │ streq lr, [r3, -r5, lsl #21] │ │ │ │ ldrbvs lr, [r1, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210279,97 +210237,97 @@ │ │ │ │ ldrmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf7fce000 │ │ │ │ strmi pc, [r3], -r5, ror #16 │ │ │ │ @ instruction: 0xbc06e9dd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xdd961 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xdd8b9 │ │ │ │ streq lr, [fp], #-2688 @ 0xfffff580 │ │ │ │ streq lr, [ip, #-2689] @ 0xfffff57f │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldmdahi r0!, {r0, r2, r3, r4, r5, r7, fp, sp, lr, pc} │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34c20 │ │ │ │ + bl 0xfec34b78 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ba74 │ │ │ │ + bls 0x22b9cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf832f7fc │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a3a8 │ │ │ │ + blls 0x20a300 │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x292220 │ │ │ │ + bmi 0x292178 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34c9c │ │ │ │ + bl 0xfec34bf4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22baf0 │ │ │ │ + bls 0x22ba48 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xfff4f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a324 │ │ │ │ + blls 0x20a27c │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00a8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29229c │ │ │ │ + bmi 0x2921f4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34d18 │ │ │ │ + bl 0xfec34c70 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bb6c │ │ │ │ + bls 0x22bac4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ @ instruction: 0x4603ffb5 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ strmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -210398,15 +210356,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ vcvt.u32.f32 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [ip, #1561] @ 0x619 │ │ │ │ - bl 0x1d2f4f0 │ │ │ │ + bl 0x1d2f448 │ │ │ │ strbmi r0, [r5], -r8, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210423,20 +210381,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34e24 │ │ │ │ + bl 0xfec34d7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bc78 │ │ │ │ + bls 0x22bbd0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00284622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210489,82 +210447,82 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34f2c │ │ │ │ + bl 0xfec34e84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22bd80 │ │ │ │ + bls 0x22bcd8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 5, pc, cr12, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a6b4 │ │ │ │ + blls 0x20a60c │ │ │ │ vminnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #316 @ 0x13c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {68} @ 0x44 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #72, 4 @ 0x80000004 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x29252c │ │ │ │ + bmi 0x292484 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec34fa8 │ │ │ │ + bl 0xfec34f00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22bdfc │ │ │ │ + bls 0x22bd54 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mcr2 7, 3, pc, cr14, cr11, {7} @ │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ - blls 0x20a630 │ │ │ │ + blls 0x20a588 │ │ │ │ vmaxnm.f32 s30, s6, s30 │ │ │ │ @ instruction: 0x46844570 │ │ │ │ svclt 0x00b8b283 │ │ │ │ vqshlu.s64 q2, q10, #63 @ 0x3f │ │ │ │ ldm r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr12, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x4603d1f7 │ │ │ │ addmi fp, r3, #8, 4 @ 0x80000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2925a8 │ │ │ │ + bmi 0x292500 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35024 │ │ │ │ + bl 0xfec34f7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22be78 │ │ │ │ + bls 0x22bdd0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -pc, lsr #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ strmi r4, [r2], -r1, lsr #12 │ │ │ │ @ instruction: 0x4601bfb8 │ │ │ │ @@ -210593,15 +210551,15 @@ │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fb980a │ │ │ │ @ instruction: 0xf3bffdf3 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4694237f │ │ │ │ strbmi r4, [r1, #1561]! @ 0x619 │ │ │ │ - bl 0x1eef7fc │ │ │ │ + bl 0x1eef754 │ │ │ │ strbmi r0, [r5], -r1, lsl #6 │ │ │ │ strmi r4, [pc], -r6, ror #12 │ │ │ │ @ instruction: 0x4664bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcsmi fp, r2, #8, 30 │ │ │ │ @@ -210618,20 +210576,20 @@ │ │ │ │ @ instruction: 0x46394630 │ │ │ │ ldrdlt r5, [r2], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35130 │ │ │ │ + bl 0xfec35088 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22bf84 │ │ │ │ + bls 0x22bedc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fb9c04 │ │ │ │ strmi pc, [r3], -r9, lsr #27 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addmi r6, r4, #0, 16 │ │ │ │ svclt 0x00384622 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ @@ -210684,198 +210642,198 @@ │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35238 │ │ │ │ + bl 0xfec35190 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c08c │ │ │ │ + bls 0x22bfe4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r6, #-1004]! @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xedd70 │ │ │ │ + bcs 0xedcc8 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3529c │ │ │ │ + bl 0xfec351f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c0f0 │ │ │ │ + bls 0x22c048 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r4], #1004 @ 0x3ec │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, sl, lr}^ │ │ │ │ - bcs 0xede14 │ │ │ │ + bcs 0xedd6c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35300 │ │ │ │ + bl 0xfec35258 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c154 │ │ │ │ + bls 0x22c0ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], {251} @ 0xfb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, sl, lr}^ │ │ │ │ - bcs 0xde930 │ │ │ │ + bcs 0xde888 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c1ea4 │ │ │ │ + bmi 0x2c1dfc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c2ca │ │ │ │ + blx 0x21c222 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35360 │ │ │ │ + bl 0xfec352b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec1b4 │ │ │ │ + bls 0x2ec10c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2], {251} @ 0xfb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r0, {r0, r1, r2, r3, r4, r5, r6, r8} │ │ │ │ stmia r3, {r0, r3, r5, r6, r8, lr}^ │ │ │ │ - bcs 0xde75c │ │ │ │ + bcs 0xde6b4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x281f08 │ │ │ │ + bmi 0x281e60 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec353c0 │ │ │ │ + bl 0xfec35318 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c214 │ │ │ │ + bls 0x22c16c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [r2], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xedef8 │ │ │ │ + bcs 0xede50 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35424 │ │ │ │ + bl 0xfec3537c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c278 │ │ │ │ + bls 0x22c1d0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r0], #-1004 @ 0xfffffc14 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c1fb4 │ │ │ │ + blt 0x17c1f0c │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ andsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee024 │ │ │ │ + blt 0x14edf7c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3548c │ │ │ │ + bl 0xfec353e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c2e0 │ │ │ │ + bls 0x22c238 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1c296 │ │ │ │ + blx 0x1c1ee │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, lr}^ │ │ │ │ - bcs 0xee004 │ │ │ │ + bcs 0xedf5c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec354f0 │ │ │ │ + bl 0xfec35448 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c344 │ │ │ │ + bls 0x22c29c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff39c2fa │ │ │ │ + blx 0xff39c252 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2080 │ │ │ │ + blt 0x7c1fd8 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea0c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -210884,174 +210842,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35558 │ │ │ │ + bl 0xfec354b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c3ac │ │ │ │ + bls 0x22c304 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe69c362 │ │ │ │ + blx 0xfe69c2ba │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, lr}^ │ │ │ │ - bcs 0xdeb88 │ │ │ │ + bcs 0xdeae0 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c20fc │ │ │ │ + bmi 0x2c2054 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c522 │ │ │ │ + blx 0x21c47a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec355b8 │ │ │ │ + bl 0xfec35510 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x3163d4 │ │ │ │ - blx 0x1a1c3c6 │ │ │ │ - blt 0x9ccc84 │ │ │ │ + bls 0x31632c │ │ │ │ + blx 0x1a1c31e │ │ │ │ + blt 0x9ccbdc │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xddb14 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xdda6c │ │ │ │ andsmi r4, sp, r4, lsl r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35620 │ │ │ │ + bl 0xfec35578 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec474 │ │ │ │ + bls 0x2ec3cc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xd9c42a │ │ │ │ + blx 0xd9c382 │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, lr}^ │ │ │ │ - bcs 0xdea1c │ │ │ │ + bcs 0xde974 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2821c8 │ │ │ │ + bmi 0x282120 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35680 │ │ │ │ + bl 0xfec355d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c4d4 │ │ │ │ + bls 0x22c42c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x19c48a │ │ │ │ + blx 0x19c3e2 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee1b8 │ │ │ │ + bcs 0xee110 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec356e4 │ │ │ │ + bl 0xfec3563c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c538 │ │ │ │ + bls 0x22c490 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xff51c4ec │ │ │ │ + blx 0xff51c444 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2274 │ │ │ │ + blt 0x17c21cc │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ tstmi sl, #380 @ 0x17c │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee2e4 │ │ │ │ + blt 0x14ee23c │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3574c │ │ │ │ + bl 0xfec356a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c5a0 │ │ │ │ + bls 0x22c4f8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xfe81c554 │ │ │ │ + blx 0xfe81c4ac │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r8, r9, lr}^ │ │ │ │ - bcs 0xee2c4 │ │ │ │ + bcs 0xee21c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec357b0 │ │ │ │ + bl 0xfec35708 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c604 │ │ │ │ + bls 0x22c55c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0x1b9c5b8 │ │ │ │ + blx 0x1b9c510 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2340 │ │ │ │ + blt 0x7c2298 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea4c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211060,174 +211018,174 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35818 │ │ │ │ + bl 0xfec35770 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c66c │ │ │ │ + bls 0x22c5c4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ - blx 0xe9c620 │ │ │ │ + blx 0xe9c578 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r8, r9, lr}^ │ │ │ │ - bcs 0xdee48 │ │ │ │ + bcs 0xdeda0 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c23bc │ │ │ │ + bmi 0x2c2314 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21c7e2 │ │ │ │ + blx 0x21c73a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35878 │ │ │ │ + bl 0xfec357d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316694 │ │ │ │ - blx 0x21c684 │ │ │ │ - blt 0x9ccf44 │ │ │ │ + bls 0x3165ec │ │ │ │ + blx 0x21c5dc │ │ │ │ + blt 0x9cce9c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xdddd4 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddd2c │ │ │ │ tstmi sp, #20, 6 @ 0x50000000 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec358e0 │ │ │ │ + bl 0xfec35838 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec734 │ │ │ │ + bls 0x2ec68c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9d2f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4320017f │ │ │ │ stmia r3, {r0, r3, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xdecdc │ │ │ │ + bcs 0xdec34 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282488 │ │ │ │ + bmi 0x2823e0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35940 │ │ │ │ + bl 0xfec35898 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22c794 │ │ │ │ + bls 0x22c6ec │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf9a2f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee478 │ │ │ │ + bcs 0xee3d0 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec359a4 │ │ │ │ + bl 0xfec358fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c7f8 │ │ │ │ + bls 0x22c750 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf970f7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2534 │ │ │ │ + blt 0x17c248c │ │ │ │ ldm r0, {r0, r1, r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ subsmi r2, sl, pc, asr pc │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14ee5a4 │ │ │ │ + blt 0x14ee4fc │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a0c │ │ │ │ + bl 0xfec35964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22c860 │ │ │ │ + bls 0x22c7b8 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf93cf7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r3, r6, lr}^ │ │ │ │ - bcs 0xee584 │ │ │ │ + bcs 0xee4dc │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r3], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35a70 │ │ │ │ + bl 0xfec359c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c8c4 │ │ │ │ + bls 0x22c81c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf90af7fb │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2600 │ │ │ │ + blt 0x7c2558 │ │ │ │ svcgt 0x0000e850 │ │ │ │ @ instruction: 0x0c03ea8c │ │ │ │ andgt lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @@ -211236,94 +211194,94 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec35ad8 │ │ │ │ + bl 0xfec35a30 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22c92c │ │ │ │ + bls 0x22c884 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf8d6f7fb │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ stmda r3, {r3, r6, lr}^ │ │ │ │ - bcs 0xdf108 │ │ │ │ + bcs 0xdf060 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x2c267c │ │ │ │ + bmi 0x2c25d4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21caa2 │ │ │ │ + blx 0x21c9fa │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35b38 │ │ │ │ + bl 0xfec35a90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x316954 │ │ │ │ + bls 0x3168ac │ │ │ │ @ instruction: 0xf8a4f7fb │ │ │ │ - blt 0x9cd204 │ │ │ │ + blt 0x9cd15c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde094 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xddfec │ │ │ │ subsmi r4, sp, r4, asr r0 │ │ │ │ ldrbmi lr, [r1, #-2240]! @ 0xfffff740 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec35ba0 │ │ │ │ + bl 0xfec35af8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ec9f4 │ │ │ │ + bls 0x2ec94c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf872f7fb │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, pc, ror r1 │ │ │ │ stmia r3, {r0, r3, r5, r6, lr}^ │ │ │ │ - bcs 0xdef9c │ │ │ │ + bcs 0xdeef4 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x282748 │ │ │ │ + bmi 0x2826a0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35c00 │ │ │ │ + bl 0xfec35b58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22ca54 │ │ │ │ + bls 0x22c9ac │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf842f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211341,20 +211299,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35c7c │ │ │ │ + bl 0xfec35bd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cad0 │ │ │ │ + bls 0x22ca28 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf804f7fb │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211372,35 +211330,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35cf8 │ │ │ │ + bl 0xfec35c50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cb4c │ │ │ │ + bls 0x22caa4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ strmi pc, [r2], -r5, asr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00a84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d32f4 │ │ │ │ + bmi 0x2d324c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211414,60 +211372,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff87 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db0490 │ │ │ │ + bl 0x1db03e8 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x31335c │ │ │ │ + bmi 0x3132b4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35e04 │ │ │ │ + bl 0xfec35d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cc58 │ │ │ │ + bls 0x22cbb0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602ff3f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00284620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3400 │ │ │ │ + bmi 0x2d3358 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211481,45 +211439,45 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bfff01 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcsmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db059c │ │ │ │ + bl 0x1db04f4 │ │ │ │ ldrtmi r0, [r5], -r6, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313468 │ │ │ │ + bmi 0x3133c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35f10 │ │ │ │ + bl 0xfec35e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22cd64 │ │ │ │ + bls 0x22ccbc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 5, pc, cr10, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ subslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vminnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211537,20 +211495,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec35f8c │ │ │ │ + bl 0xfec35ee4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22cde0 │ │ │ │ + bls 0x22cd38 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ mrc2 7, 3, pc, cr12, cr10, {7} │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ andslt r9, fp, #4, 18 @ 0x10000 │ │ │ │ vmaxnm.f32 s30, s2, s30 │ │ │ │ @ instruction: 0x46184573 │ │ │ │ @@ -211568,35 +211526,35 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36008 │ │ │ │ + bl 0xfec35f60 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22ce5c │ │ │ │ + bls 0x22cdb4 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fe3d │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00b84620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3604 │ │ │ │ + bmi 0x2d355c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211610,60 +211568,60 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ @ instruction: 0xf3bffdff │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e707a0 │ │ │ │ + bl 0x1e706f8 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ @ instruction: 0x4614bfbc │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x31366c │ │ │ │ + bmi 0x3135c4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36114 │ │ │ │ + bl 0xfec3606c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22cf68 │ │ │ │ + bls 0x22cec0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ @ instruction: 0xf7fa9c04 │ │ │ │ @ instruction: 0x4602fdb7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r6, ip, #196608 @ 0x30000 │ │ │ │ svclt 0x00384620 │ │ │ │ vqshlu.s32 d4, d8, #31 │ │ │ │ ldmda r2, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi ip, [ip, #3840] @ 0xf00 │ │ │ │ stmda r2, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r8} │ │ │ │ @ instruction: 0x4619d1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strbmi r4, [r1, #-1635]! @ 0xfffff99d │ │ │ │ - bmi 0x2d3710 │ │ │ │ + bmi 0x2d3668 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ @@ -211677,122 +211635,122 @@ │ │ │ │ ldmdacc r0, {r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ ldmib sp, {sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fa760a │ │ │ │ vcvt.u16.f16 , , #1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r7, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1e708ac │ │ │ │ + bl 0x1e70804 │ │ │ │ ldrtmi r0, [r5], -r3, lsl #2 │ │ │ │ sasxmi fp, r4, ip │ │ │ │ vqshlu.s32 d4, d13, #31 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrmi r8, [r9, #2431] @ 0x97f │ │ │ │ ldrmi fp, [r0, #3848] @ 0xf08 │ │ │ │ stmia r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0x4694d1f5 │ │ │ │ @ instruction: 0x464b4619 │ │ │ │ addsmi r4, r9, #69206016 @ 0x4200000 │ │ │ │ strbmi fp, [r4, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x313778 │ │ │ │ + bmi 0x3136d0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ strtmi r2, [r0], -r0, lsl #12 │ │ │ │ sbcspl r4, r6, r9, lsr #12 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36220 │ │ │ │ + bl 0xfec36178 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #5649 @ 0x1611 │ │ │ │ - bls 0x22d074 │ │ │ │ + bls 0x22cfcc │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2 7, cr15, [r2, #-1000]! @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcne 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c2dc4 │ │ │ │ + bmi 0x2c2d1c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d1ea │ │ │ │ + blx 0x21d142 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36280 │ │ │ │ + bl 0xfec361d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d0d4 │ │ │ │ + bls 0x22d02c │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r2, #-1000] @ 0xfffffc18 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x17c2e10 │ │ │ │ + blt 0x17c2d68 │ │ │ │ svccs 0x005fe8d0 │ │ │ │ svccc 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xee1d4908 │ │ │ │ - blt 0x14eee7c │ │ │ │ + blt 0x14eedd4 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec362e4 │ │ │ │ + bl 0xfec3623c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #9745 @ 0x2611 │ │ │ │ - bls 0x22d138 │ │ │ │ + bls 0x22d090 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ ldc2l 7, cr15, [r0], {250} @ 0xfa │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ ssaxmi r8, r9, fp │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcne 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c2e88 │ │ │ │ + bmi 0x2c2de0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x21d2ae │ │ │ │ + blx 0x21d206 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec36344 │ │ │ │ + bl 0xfec3629c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d198 │ │ │ │ + bls 0x22d0f0 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [r0], #1000 @ 0x3e8 │ │ │ │ vtbl.8 d9, {d15-d18}, d4 │ │ │ │ - blt 0x7c2ed4 │ │ │ │ + blt 0x7c2e2c │ │ │ │ svcgt 0x0000e850 │ │ │ │ andcc lr, r0, #64, 16 @ 0x400000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf08cfa9c │ │ │ │ @@ -211800,20 +211758,20 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec363a8 │ │ │ │ + bl 0xfec36300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #17937 @ 0x4611 │ │ │ │ - bls 0x22d1fc │ │ │ │ + bls 0x22d154 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2l 7, cr15, [lr], #-1000 @ 0xfffffc18 │ │ │ │ stmdbls r4, {r0, r1, r9, sl, lr} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ andne lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -211824,63 +211782,63 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec36408 │ │ │ │ + bl 0xfec36360 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ ldmib sp, {r4, fp, ip, sp}^ │ │ │ │ @ instruction: 0xf8cd4506 │ │ │ │ - bls 0x317224 │ │ │ │ + bls 0x31717c │ │ │ │ ldc2 7, cr15, [ip], #-1000 @ 0xfffffc18 │ │ │ │ - blt 0x9cdad4 │ │ │ │ + blt 0x9cda2c │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrbmi lr, [pc, #-2256]! @ 0xde964 │ │ │ │ + ldrbmi lr, [pc, #-2256]! @ 0xde8bc │ │ │ │ cmncs r1, #192, 16 @ 0xc00000 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ sbcspl fp, r1, r8, lsr #20 │ │ │ │ andlt fp, r3, r1, lsr #20 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3646c │ │ │ │ + bl 0xfec363c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r4, #34321 @ 0x8611 │ │ │ │ - bls 0x2ed2c0 │ │ │ │ + bls 0x2ed218 │ │ │ │ and pc, r0, sp, asr #17 │ │ │ │ stc2 7, cr15, [ip], {250} @ 0xfa │ │ │ │ ldmib sp, {r0, r1, r9, sl, lr}^ │ │ │ │ vabal.u q2, d15, d6 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r3, {r0, r1, r2, r3, r4, r5, r6, r8}^ │ │ │ │ - bcs 0xf0864 │ │ │ │ + bcs 0xf07bc │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x283010 │ │ │ │ + bmi 0x282f68 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec364c8 │ │ │ │ + bl 0xfec36420 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ @ instruction: 0x1c14ea4f │ │ │ │ mcreq 0, 7, pc, cr0, cr12, {0} @ │ │ │ │ @ instruction: 0xf1bed00f │ │ │ │ @ instruction: 0xf04f0fe0 │ │ │ │ svclt 0x000c0401 │ │ │ │ @@ -211903,50 +211861,50 @@ │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8442300 │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5a0bd38 │ │ │ │ - blls 0x233364 │ │ │ │ + blls 0x2332bc │ │ │ │ ldmdacc r0, {r1, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf83ef00b │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36558 │ │ │ │ + bl 0xfec364b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed3ac │ │ │ │ + blls 0x1ed304 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfe69d35e │ │ │ │ + blx 0xfe69d2b6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ svcmi 0x0042e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c30f8 │ │ │ │ + bmi 0x2c3050 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec365b4 │ │ │ │ + bl 0xfec3650c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed408 │ │ │ │ + blls 0x1ed360 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x1b1d3ba │ │ │ │ + blx 0x1b1d312 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r6, r8, r9, sl, fp, sp} │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ @@ -211954,184 +211912,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36610 │ │ │ │ + bl 0xfec36568 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed464 │ │ │ │ + blls 0x1ed3bc │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xf9d416 │ │ │ │ + blx 0xf9d36e │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c31b4 │ │ │ │ + bmi 0x2c310c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36670 │ │ │ │ + bl 0xfec365c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed4c4 │ │ │ │ + blls 0x1ed41c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x39d476 │ │ │ │ + blx 0x39d3ce │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3214 │ │ │ │ + bmi 0x2c316c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec366d0 │ │ │ │ + bl 0xfec36628 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed524 │ │ │ │ + blls 0x1ed47c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xff79d4d4 │ │ │ │ + blx 0xff79d42c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0041e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 , q4, #1 │ │ │ │ - bmi 0x2c3274 │ │ │ │ + bmi 0x2c31cc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36730 │ │ │ │ + bl 0xfec36688 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed584 │ │ │ │ + blls 0x1ed4dc │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0xfeb9d534 │ │ │ │ + blx 0xfeb9d48c │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xef264 │ │ │ │ + bcs 0xef1bc │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3678c │ │ │ │ + bl 0xfec366e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed5e0 │ │ │ │ + blls 0x1ed538 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x201d590 │ │ │ │ + blx 0x201d4e8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xef2c0 │ │ │ │ + bcs 0xef218 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec367e8 │ │ │ │ + bl 0xfec36740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed63c │ │ │ │ + blls 0x1ed594 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x149d5ec │ │ │ │ + blx 0x149d544 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xef31c │ │ │ │ + bcs 0xef274 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36844 │ │ │ │ + bl 0xfec3679c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ed698 │ │ │ │ + blls 0x1ed5f0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ - blx 0x91d648 │ │ │ │ + blx 0x91d5a0 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x004fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xef378 │ │ │ │ + bcs 0xef2d0 │ │ │ │ sbcslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec368a0 │ │ │ │ + bl 0xfec367f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed6f4 │ │ │ │ + blls 0x1ed64c │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9f2f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b2c3 │ │ │ │ @@ -212148,20 +212106,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36918 │ │ │ │ + bl 0xfec36870 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed76c │ │ │ │ + blls 0x1ed6c4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf9b6f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212180,23 +212138,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21d90c │ │ │ │ + bl 0x21d864 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec369a4 │ │ │ │ + bl 0xfec368fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed7f8 │ │ │ │ + blls 0x1ed750 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf970f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #88, 4 @ 0x80000005 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b2c3 │ │ │ │ @@ -212213,20 +212171,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36a1c │ │ │ │ + bl 0xfec36974 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed870 │ │ │ │ + blls 0x1ed7c8 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf934f7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #216, 4 @ 0x8000000d │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212245,54 +212203,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21da10 │ │ │ │ + bl 0x21d968 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36aa8 │ │ │ │ + bl 0xfec36a00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed8fc │ │ │ │ + blls 0x1ed854 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8eef7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1364 │ │ │ │ + blx 0x14b12bc │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2940a0 │ │ │ │ + bmi 0x293ff8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36b24 │ │ │ │ + bl 0xfec36a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ed978 │ │ │ │ + blls 0x1ed8d0 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf8b0f7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212310,54 +212268,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21db14 │ │ │ │ + bl 0x21da6c │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36bac │ │ │ │ + bl 0xfec36b04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda00 │ │ │ │ + blls 0x1ed958 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf86cf7fa │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsblt fp, r2, #-1342177275 @ 0xb0000005 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {95} @ 0x5f @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x004fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0044e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x14b1468 │ │ │ │ + blx 0x14b13c0 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2941a4 │ │ │ │ + bmi 0x2940fc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36c28 │ │ │ │ + bl 0xfec36b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eda7c │ │ │ │ + blls 0x1ed9d4 │ │ │ │ movwcs r9, #4864 @ 0x1300 │ │ │ │ @ instruction: 0xf82ef7fa │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavc r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ rsclt fp, r2, #-1342177267 @ 0xb000000d │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212375,31 +212333,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21dc18 │ │ │ │ + bl 0x21db70 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec36cb0 │ │ │ │ + bl 0xfec36c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14adb00 │ │ │ │ + b 0x14ada58 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a32f4 │ │ │ │ - blx 0x1e7454 │ │ │ │ + b 0x14a324c │ │ │ │ + blx 0x1e73ac │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x86f6e0 │ │ │ │ + b 0x86f638 │ │ │ │ @ instruction: 0xd1240f01 │ │ │ │ streq pc, [r1, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d21 │ │ │ │ vshr.s64 d22, d4, #64 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -212411,49 +212369,49 @@ │ │ │ │ svccc 0x005ee8c1 │ │ │ │ svceq 0x0000f1be │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ @ instruction: 0xf8448f5b │ │ │ │ tstcs r0, ip │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blls 0x24f014 │ │ │ │ + blls 0x24ef6c │ │ │ │ @ instruction: 0xf00a4622 │ │ │ │ stmdbls r5, {r0, r1, r2, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8eaf75c │ │ │ │ + @ instruction: 0xf93ef75c │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36d4c │ │ │ │ + bl 0xfec36ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edba0 │ │ │ │ + blls 0x1edaf8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff9cf7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ svcmi 0x0052e8c0 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c38ec │ │ │ │ + bmi 0x2c3844 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36da8 │ │ │ │ + bl 0xfec36d00 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edbfc │ │ │ │ + blls 0x1edb54 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff6ef7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r1, r3, r4, r8, fp, ip}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, sp} │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ @@ -212463,184 +212421,184 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e04 │ │ │ │ + bl 0xfec36d5c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edc58 │ │ │ │ + blls 0x1edbb0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff40f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #12288 @ 0x3000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c39a8 │ │ │ │ + bmi 0x2c3900 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36e64 │ │ │ │ + bl 0xfec36dbc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edcb8 │ │ │ │ + blls 0x1edc10 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xff10f7f9 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #274432 @ 0x43000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3a08 │ │ │ │ + bmi 0x2c3960 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36ec4 │ │ │ │ + bl 0xfec36e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd18 │ │ │ │ + blls 0x1edc70 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 7, pc, cr0, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ andeq lr, r4, #536576 @ 0x83000 │ │ │ │ svccs 0x0051e8c0 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ vrshr.u64 d11, d8, #1 │ │ │ │ - bmi 0x2c3a68 │ │ │ │ + bmi 0x2c39c0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f24 │ │ │ │ + bl 0xfec36e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1edd78 │ │ │ │ + blls 0x1edcd0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 5, pc, cr0, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, sl, lr}^ │ │ │ │ - bcs 0xefa98 │ │ │ │ + bcs 0xef9f0 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36f80 │ │ │ │ + bl 0xfec36ed8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eddd4 │ │ │ │ + blls 0x1edd2c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 4, pc, cr2, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, lr}^ │ │ │ │ - bcs 0xefaf4 │ │ │ │ + bcs 0xefa4c │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec36fdc │ │ │ │ + bl 0xfec36f34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede30 │ │ │ │ + blls 0x1edd88 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mrc2 7, 2, pc, cr4, cr9, {7} │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r8, r9, lr}^ │ │ │ │ - bcs 0xefb50 │ │ │ │ + bcs 0xefaa8 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37038 │ │ │ │ + bl 0xfec36f90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1ede8c │ │ │ │ + blls 0x1edde4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x005fe8d0 │ │ │ │ stmia r0, {r0, r1, r5, r6, lr}^ │ │ │ │ - bcs 0xefbac │ │ │ │ + bcs 0xefb04 │ │ │ │ addslt sp, r8, #248, 2 @ 0x3e │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37094 │ │ │ │ + bl 0xfec36fec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edee8 │ │ │ │ + blls 0x1ede40 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r8, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00a8b283 │ │ │ │ @@ -212657,20 +212615,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3710c │ │ │ │ + bl 0xfec37064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edf60 │ │ │ │ + blls 0x1edeb8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [ip, #996]! @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ ldrmi fp, [r4], r8, lsr #31 │ │ │ │ @@ -212689,23 +212647,23 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e100 │ │ │ │ + bl 0x21e058 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37198 │ │ │ │ + bl 0xfec370f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1edfec │ │ │ │ + blls 0x1edf44 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r6, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #24, 4 @ 0x80000001 │ │ │ │ pkhbtmi r4, r6, r0, lsl #5 │ │ │ │ svclt 0x00b8b283 │ │ │ │ @@ -212722,20 +212680,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37210 │ │ │ │ + bl 0xfec37168 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee064 │ │ │ │ + blls 0x1edfbc │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [sl, #-996]! @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #152, 4 @ 0x80000009 │ │ │ │ pkhbtmi r4, r4, r0, lsl #5 │ │ │ │ @ instruction: 0x4694bfb8 │ │ │ │ @@ -212754,54 +212712,54 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e204 │ │ │ │ + bl 0x21e15c │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3729c │ │ │ │ + bl 0xfec371f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee0f0 │ │ │ │ + blls 0x1ee048 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r4], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1b58 │ │ │ │ + blx 0x4b1ab0 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294894 │ │ │ │ + bmi 0x2947ec │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37318 │ │ │ │ + bl 0xfec37270 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee16c │ │ │ │ + blls 0x1ee0c4 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r6], #996 @ 0x3e4 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ ldrmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -212819,54 +212777,54 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e308 │ │ │ │ + bl 0x21e260 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec373a0 │ │ │ │ + bl 0xfec372f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee1f4 │ │ │ │ + blls 0x1ee14c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2l 7, cr15, [r2], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r2, #-1342177279 @ 0xb0000001 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ stc2 10, cr15, [r3], {31} @ │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svc 0x005fe8d1 │ │ │ │ smlattle r3, r6, r5, r4 │ │ │ │ svceq 0x0054e8c1 │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ - blx 0x4b1c5c │ │ │ │ + blx 0x4b1bb4 │ │ │ │ ldrmi pc, [ip, #910] @ 0x38e │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x294998 │ │ │ │ + bmi 0x2948f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3741c │ │ │ │ + bl 0xfec37374 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee270 │ │ │ │ + blls 0x1ee1c8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ ldc2 7, cr15, [r4], #-996 @ 0xfffffc1c │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0x46184293 │ │ │ │ @ instruction: 0x4610bfb8 │ │ │ │ @@ -212884,225 +212842,225 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e40c │ │ │ │ + bl 0x21e364 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec374a4 │ │ │ │ + bl 0xfec373fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0x1c31b24 │ │ │ │ + blt 0x1c31a7c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #10256 @ 0x2810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x19f1b10 │ │ │ │ + blt 0x19f1a68 │ │ │ │ @ instruction: 0xf7f99a06 │ │ │ │ vtbx.8 d15, {d31- instruction: 0xee1d4907 │ │ │ │ - blt 0x14f00a8 │ │ │ │ + blt 0x14f0000 │ │ │ │ addlt r2, r0, #0, 4 │ │ │ │ andlt r5, r3, sl, asr #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3750c │ │ │ │ + bl 0xfec37464 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1b68 │ │ │ │ + blt 0x19f1ac0 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4340 │ │ │ │ + blls 0x1f4298 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffbbb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r6, r8, r9, sl, fp, sp}^ │ │ │ │ - blcs 0xf4084 │ │ │ │ + blcs 0xf3fdc │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3756c │ │ │ │ + bl 0xfec374c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1bc8 │ │ │ │ + blt 0x19f1b20 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f43a0 │ │ │ │ + blls 0x1f42f8 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec375d0 │ │ │ │ + bl 0xfec37528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1c2c │ │ │ │ + blt 0x19f1b84 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4404 │ │ │ │ + blls 0x1f435c │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0xf3bffb59 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x116c174 │ │ │ │ + b 0x116c0cc │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37634 │ │ │ │ + bl 0xfec3758c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x19f1c90 │ │ │ │ + blt 0x19f1be8 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f4468 │ │ │ │ + blls 0x1f43c0 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ vtbl.8 d15, {d15-d18}, d23 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe16c1d8 │ │ │ │ + b 0xfe16c130 │ │ │ │ stmia r0, {r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r6, r8, r9, sl, fp, ip, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ stmdbmi r8, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ svccc 0x0070ee1d │ │ │ │ andcs fp, r0, #80, 20 @ 0x50000 │ │ │ │ sbcpl fp, sl, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37698 │ │ │ │ + bl 0xfec375f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee4ec │ │ │ │ + blls 0x1ee444 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xffe9e498 │ │ │ │ + blx 0xffe9e3f0 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, lr}^ │ │ │ │ - blcs 0xe8214 │ │ │ │ + blcs 0xe816c │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x30423c │ │ │ │ + bmi 0x304194 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec376fc │ │ │ │ + bl 0xfec37654 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee550 │ │ │ │ + blls 0x1ee4a8 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xff21e4fc │ │ │ │ + blx 0xff21e454 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r8, r9, lr}^ │ │ │ │ - blcs 0xe8278 │ │ │ │ + blcs 0xe81d0 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x3042a0 │ │ │ │ + bmi 0x3041f8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37760 │ │ │ │ + bl 0xfec376b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee5b4 │ │ │ │ + blls 0x1ee50c │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0xfe59e560 │ │ │ │ + blx 0xfe59e4b8 │ │ │ │ vtbx.8 d11, {d15-d17}, d18 │ │ │ │ addslt r8, r2, #364 @ 0x16c │ │ │ │ svcne 0x005fe8d0 │ │ │ │ stmia r0, {r0, r4, r6, lr}^ │ │ │ │ - blcs 0xe82dc │ │ │ │ + blcs 0xe8234 │ │ │ │ vsra.u64 , q12, #1 │ │ │ │ - bmi 0x304304 │ │ │ │ + bmi 0x30425c │ │ │ │ svccc 0x0070ee1d │ │ │ │ tstcs r0, r8, asr #20 │ │ │ │ sbcspl fp, r1, r0, lsl #5 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec377c4 │ │ │ │ + bl 0xfec3771c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e618 │ │ │ │ + blls 0x26e570 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x191e5c4 │ │ │ │ + blx 0x191e51c │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213120,25 +213078,25 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e7bc │ │ │ │ + bl 0x21e714 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37854 │ │ │ │ + bl 0xfec377ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee6a8 │ │ │ │ + blls 0x1ee600 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ - blx 0x71e654 │ │ │ │ + blx 0x71e5ac │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @ instruction: 0x46014290 │ │ │ │ ldrmi fp, [r1], -r8, lsr #31 │ │ │ │ @@ -213156,23 +213114,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e84c │ │ │ │ + bl 0x21e7a4 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec378e4 │ │ │ │ + bl 0xfec3783c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e738 │ │ │ │ + blls 0x26e690 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf9d0f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ addslt fp, sl, #216, 20 @ 0xd8000 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @@ -213192,23 +213150,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e8dc │ │ │ │ + bl 0x21e834 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37974 │ │ │ │ + bl 0xfec378cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee7c8 │ │ │ │ + blls 0x1ee720 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf988f7f9 │ │ │ │ vrsubhn.i d4, , q3 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ @@ -213228,29 +213186,29 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e96c │ │ │ │ + bl 0x21e8c4 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37a04 │ │ │ │ + bl 0xfec3795c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e858 │ │ │ │ + blls 0x26e7b0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf940f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf390 │ │ │ │ + blx 0x8cf2e8 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213264,65 +213222,65 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21e9fc │ │ │ │ + bl 0x21e954 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37a94 │ │ │ │ + bl 0xfec379ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ee8e8 │ │ │ │ + blls 0x1ee840 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8f8f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00a84290 │ │ │ │ - blx 0xfe4f210c │ │ │ │ + blx 0xfe4f2064 │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x29508c │ │ │ │ + bmi 0x294fe4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ea8c │ │ │ │ + bl 0x21e9e4 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec37b24 │ │ │ │ + bl 0xfec37a7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26e978 │ │ │ │ + blls 0x26e8d0 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf8b0f7f9 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ eorlt fp, r4, #-1342177279 @ 0xb0000001 │ │ │ │ - blx 0x8cf4b0 │ │ │ │ + blx 0x8cf408 │ │ │ │ adcmi pc, r0, #33536 @ 0x8300 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ ldm r1, {r1, r6, r9, fp, ip, sp, pc}^ │ │ │ │ strbmi lr, [r6, #3935]! @ 0xf5f │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr2, [r0, #-340] @ 0xfffffeac │ │ │ │ @@ -213336,67 +213294,67 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21eb1c │ │ │ │ + bl 0x21ea74 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37bb4 │ │ │ │ + bl 0xfec37b0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eea08 │ │ │ │ + blls 0x1ee960 │ │ │ │ movwcs r9, #8960 @ 0x2300 │ │ │ │ @ instruction: 0xf868f7f9 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdahi r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ adclt fp, r2, #-1342177271 @ 0xb0000009 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ svclt 0x00b84290 │ │ │ │ - blx 0xfe4f222c │ │ │ │ + blx 0xfe4f2184 │ │ │ │ ldm ip, {r4, r7, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ addsmi r1, r9, #380 @ 0x17c │ │ │ │ stmia ip, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stccs 15, cr14, [r0], {84} @ 0x54 │ │ │ │ @ instruction: 0x469ed1f7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ strmi fp, [lr, #651] @ 0x28b │ │ │ │ - bmi 0x2951ac │ │ │ │ + bmi 0x295104 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ebac │ │ │ │ + bl 0x21eb04 │ │ │ │ svclt 0x00b8f7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37c44 │ │ │ │ + bl 0xfec37b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f92302 │ │ │ │ @ instruction: 0x4602f81f │ │ │ │ svchi 0x005bf3bf │ │ │ │ addslt r8, fp, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf3bfba58 │ │ │ │ addlt r8, r0, #364 @ 0x16c │ │ │ │ - blt 0x1326afc │ │ │ │ + blt 0x1326a54 │ │ │ │ svcgt 0x005fe8d2 │ │ │ │ @ instruction: 0xd104459c │ │ │ │ svcne 0x005ee8c2 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vshll.u8 , d15, #4 │ │ │ │ @@ -213407,31 +213365,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ec38 │ │ │ │ + bl 0x21eb90 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37cd0 │ │ │ │ + bl 0xfec37c28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ adclt r3, r4, #16, 16 @ 0x100000 │ │ │ │ movwls r9, #2820 @ 0xb04 │ │ │ │ @ instruction: 0xf7f82302 │ │ │ │ pkhtbmi pc, r4, r9, asr #31 @ │ │ │ │ svchi 0x005bf3bf │ │ │ │ addlt r8, r9, #65536 @ 0x10000 │ │ │ │ vtbx.8 d11, {d15-d17}, d11 │ │ │ │ - blx 0x60486c │ │ │ │ - blt 0x179d910 │ │ │ │ + blx 0x6047c4 │ │ │ │ + blt 0x179d868 │ │ │ │ ldm ip, {r3, r4, r7, r9, ip, sp, pc}^ │ │ │ │ addmi r3, fp, #380 @ 0x17c │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be2f5e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ vrsubhn.i d4, , q5 │ │ │ │ addslt r8, r9, #364 @ 0x16c │ │ │ │ @@ -213442,31 +213400,31 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21ecc4 │ │ │ │ + bl 0x21ec1c │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec37d5c │ │ │ │ + bl 0xfec37cb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcls 15, cr0, [r4], {240} @ 0xf0 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ - b 0x14aebac │ │ │ │ + b 0x14aeb04 │ │ │ │ @ instruction: 0xf01c1c14 │ │ │ │ andle r0, pc, r0, ror #29 │ │ │ │ svceq 0x00e0f1be │ │ │ │ streq pc, [r1], #-79 @ 0xffffffb1 │ │ │ │ @ instruction: 0xf00cbf0c │ │ │ │ - b 0x14a43a0 │ │ │ │ - blx 0x1e8500 │ │ │ │ + b 0x14a42f8 │ │ │ │ + blx 0x1e8458 │ │ │ │ @ instruction: 0xf10efe0e │ │ │ │ - b 0x87078c │ │ │ │ + b 0x8706e4 │ │ │ │ @ instruction: 0xd1230f01 │ │ │ │ streq pc, [r3, #-17] @ 0xffffffef │ │ │ │ vrhadd.s8 d29, d4, d20 │ │ │ │ vshr.s64 d22, d4, #64 │ │ │ │ ldcmi 0, cr0, [r2], {149} @ 0x95 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strmi r6, [r1], #-2048 @ 0xfffff800 │ │ │ │ @@ -213479,48 +213437,48 @@ │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ andpl pc, ip, r4, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r8, #-0] │ │ │ │ strtmi r9, [r2], -r5, lsl #22 │ │ │ │ - blx 0xffd9cc0a │ │ │ │ + blx 0xffd9cb62 │ │ │ │ @ instruction: 0xf75b9905 │ │ │ │ - svclt 0x0000f895 │ │ │ │ + svclt 0x0000f8e9 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37df8 │ │ │ │ + bl 0xfec37d50 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eec4c │ │ │ │ + blls 0x1eeba4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff46f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp}^ │ │ │ │ - bcs 0xf1424 │ │ │ │ + bcs 0xf137c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4998 │ │ │ │ + bmi 0x2c48f0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37e54 │ │ │ │ + bl 0xfec37dac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeca8 │ │ │ │ + blls 0x1eec00 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xff18f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmdbne r2, {r8, r9, sl, fp} │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ @@ -213530,92 +213488,92 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37eb0 │ │ │ │ + bl 0xfec37e08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed04 │ │ │ │ + blls 0x1eec5c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 7, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xe48d8 │ │ │ │ + b 0xe4830 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4a54 │ │ │ │ + bmi 0x2c49ac │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f10 │ │ │ │ + bl 0xfec37e68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eed64 │ │ │ │ + blls 0x1eecbc │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 5, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x10e4938 │ │ │ │ + b 0x10e4890 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4ab4 │ │ │ │ + bmi 0x2c4a0c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37f70 │ │ │ │ + bl 0xfec37ec8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eedc4 │ │ │ │ + blls 0x1eed1c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 4, pc, cr10, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe0e4998 │ │ │ │ + b 0xfe0e48f0 │ │ │ │ stmda r3, {r2, r9}^ │ │ │ │ stmdbcs r0, {r8, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c4b14 │ │ │ │ + bmi 0x2c4a6c │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec37fd0 │ │ │ │ + bl 0xfec37f28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee24 │ │ │ │ + blls 0x1eed7c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mrc2 7, 2, pc, cr10, cr8, {7} │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r0, [r0], #-3840 @ 0xfffff100 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213625,20 +213583,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3802c │ │ │ │ + bl 0xfec37f84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eee80 │ │ │ │ + blls 0x1eedd8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcr2 7, 1, pc, cr12, cr8, {7} @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213648,20 +213606,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38088 │ │ │ │ + bl 0xfec37fe0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eeedc │ │ │ │ + blls 0x1eee34 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [lr, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ nopmi {0} @ │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213671,20 +213629,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec380e4 │ │ │ │ + bl 0xfec3803c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x461a4614 │ │ │ │ - blls 0x1eef38 │ │ │ │ + blls 0x1eee90 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r0, #992] @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ rsbmi r0, r0, r0, lsl #30 │ │ │ │ andeq lr, r0, #4390912 @ 0x430000 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ @@ -213694,49 +213652,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38140 │ │ │ │ + bl 0xfec38098 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1eef94 │ │ │ │ + blls 0x1eeeec │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2, #992]! @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00a84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295738 │ │ │ │ + bmi 0x295690 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec381b4 │ │ │ │ + bl 0xfec3810c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef008 │ │ │ │ + blls 0x1eef60 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2l 7, cr15, [r8, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213752,49 +213710,49 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38228 │ │ │ │ + bl 0xfec38180 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef07c │ │ │ │ + blls 0x1eefd4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [lr, #-992]! @ 0xfffffc20 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r4], r0, lsr #5 │ │ │ │ svclt 0x00b84601 │ │ │ │ strmi r4, [r2], -r4, lsr #13 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ @ instruction: 0xd1044290 │ │ │ │ cdpgt 8, 0, cr14, cr0, cr3, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ addmi sp, r1, #-2147483587 @ 0x8000003d │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x295820 │ │ │ │ + bmi 0x295778 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3829c │ │ │ │ + bl 0xfec381f4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef0f0 │ │ │ │ + blls 0x1ef048 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2l 7, cr15, [r4], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ qasxmi fp, r1, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213810,20 +213768,20 @@ │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38310 │ │ │ │ + bl 0xfec38268 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef164 │ │ │ │ + blls 0x1ef0bc │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [sl], #992 @ 0x3e0 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213838,20 +213796,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38380 │ │ │ │ + bl 0xfec382d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef1d4 │ │ │ │ + blls 0x1ef12c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ stc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213866,20 +213824,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec383f0 │ │ │ │ + bl 0xfec38348 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef244 │ │ │ │ + blls 0x1ef19c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ mcrr2 7, 15, pc, sl, cr8 @ │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213894,20 +213852,20 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38460 │ │ │ │ + bl 0xfec383b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef2b4 │ │ │ │ + blls 0x1ef20c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ ldc2 7, cr15, [r2], {248} @ 0xf8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldrmi r4, [r8], -r3, lsr #5 │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -213922,147 +213880,147 @@ │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrdlt r5, [r2], -r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec384d0 │ │ │ │ + bl 0xfec38428 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ - blt 0xc32b50 │ │ │ │ + blt 0xc32aa8 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ movwcs r3, #18448 @ 0x4810 │ │ │ │ strls r9, [r0], #-3079 @ 0xfffff3f9 │ │ │ │ - blt 0x9f2b3c │ │ │ │ + blt 0x9f2a94 │ │ │ │ @ instruction: 0xf7f89a06 │ │ │ │ @ instruction: 0xf3bffbd7 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi ip, [r4, #3840]! @ 0xf00 │ │ │ │ stmda r0, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - blcs 0xf5f04 │ │ │ │ + blcs 0xf5e5c │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305078 │ │ │ │ + bmi 0x304fd0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9714 │ │ │ │ + blx 0xfe7e966c │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38538 │ │ │ │ + bl 0xfec38490 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2b94 │ │ │ │ + blt 0x9f2aec │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f536c │ │ │ │ + blls 0x1f52c4 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x3050d8 │ │ │ │ + bmi 0x305030 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e9774 │ │ │ │ + blx 0xfe7e96cc │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38598 │ │ │ │ + bl 0xfec384f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2bf4 │ │ │ │ + blt 0x9f2b4c │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f53cc │ │ │ │ + blls 0x1f5324 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb75 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x414fc0 │ │ │ │ + b 0x414f18 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedbc8 │ │ │ │ + bcs 0xedb20 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x30513c │ │ │ │ + bmi 0x305094 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e97d8 │ │ │ │ + blx 0xfe7e9730 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec385fc │ │ │ │ + bl 0xfec38554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2c58 │ │ │ │ + blt 0x9f2bb0 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5430 │ │ │ │ + blls 0x1f5388 │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ vtbx.8 d15, {d15-d18}, d3 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x1415024 │ │ │ │ + b 0x1414f7c │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedc2c │ │ │ │ + bcs 0xedb84 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x3051a0 │ │ │ │ + bmi 0x3050f8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e983c │ │ │ │ + blx 0xfe7e9794 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38660 │ │ │ │ + bl 0xfec385b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ - blt 0x9f2cbc │ │ │ │ + blt 0x9f2c14 │ │ │ │ @ instruction: 0xf5a0461a │ │ │ │ - blls 0x1f5494 │ │ │ │ + blls 0x1f53ec │ │ │ │ movwls r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf7f82304 │ │ │ │ @ instruction: 0xf3bffb11 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0xfe415088 │ │ │ │ + b 0xfe414fe0 │ │ │ │ stmda r0, {r2, r8, r9}^ │ │ │ │ - bcs 0xedc90 │ │ │ │ + bcs 0xedbe8 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x305204 │ │ │ │ + bmi 0x30515c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blx 0xfe7e98a0 │ │ │ │ + blx 0xfe7e97f8 │ │ │ │ sbcspl pc, r1, ip, lsl #1 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec386c4 │ │ │ │ + bl 0xfec3861c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef518 │ │ │ │ + blls 0x1ef470 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xff91f4c0 │ │ │ │ + blx 0xff91f418 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ andsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214071,22 +214029,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38724 │ │ │ │ + bl 0xfec3867c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef578 │ │ │ │ + blls 0x1ef4d0 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfed1f520 │ │ │ │ + blx 0xfed1f478 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ tstmi r4, #0, 30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214095,22 +214053,22 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38784 │ │ │ │ + bl 0xfec386dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef5d8 │ │ │ │ + blls 0x1ef530 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0xfe11f580 │ │ │ │ + blx 0xfe11f4d8 │ │ │ │ vtbl.8 d11, {d15-d17}, d18 │ │ │ │ ldmda r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ subsmi r4, r4, r0, lsl #30 │ │ │ │ movwmi lr, #2112 @ 0x840 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s14 │ │ │ │ @@ -214119,28 +214077,28 @@ │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec387e4 │ │ │ │ + bl 0xfec3873c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f638 │ │ │ │ + blls 0x26f590 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x151f5e0 │ │ │ │ + blx 0x151f538 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ strtmi fp, [r1], -r8, lsr #31 │ │ │ │ - blt 0x332e80 │ │ │ │ + blt 0x332dd8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214150,66 +214108,66 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f7d4 │ │ │ │ + bl 0x21f72c │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3886c │ │ │ │ + bl 0xfec387c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef6c0 │ │ │ │ + blls 0x1ef618 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ - blx 0x41f668 │ │ │ │ + blx 0x41f5c0 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00288f5b │ │ │ │ - blt 0x332ea4 │ │ │ │ + blt 0x332dfc │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295e60 │ │ │ │ + bmi 0x295db8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f860 │ │ │ │ + bl 0x21f7b8 │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec388f8 │ │ │ │ + bl 0xfec38850 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f74c │ │ │ │ + blls 0x26f6a4 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf9c6f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469eba18 │ │ │ │ strmi r4, [r1], -r0, lsr #5 │ │ │ │ @ instruction: 0x4621bfb8 │ │ │ │ - blt 0x332f94 │ │ │ │ + blt 0x332eec │ │ │ │ svchi 0x005bf3bf │ │ │ │ svccc 0x0000e85c │ │ │ │ @ instruction: 0xd1034293 │ │ │ │ strne lr, [r0, #-2124] @ 0xfffff7b4 │ │ │ │ mvnsle r2, r0, lsl #26 │ │ │ │ vsli.64 d4, d14, #63 @ 0x3f │ │ │ │ mvnle r8, fp, asr pc │ │ │ │ @@ -214219,58 +214177,58 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f8e8 │ │ │ │ + bl 0x21f840 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38980 │ │ │ │ + bl 0xfec388d8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef7d4 │ │ │ │ + blls 0x1ef72c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf982f7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x4621ba18 │ │ │ │ vsubl.u q2, d31, d4 │ │ │ │ svclt 0x00388f5b │ │ │ │ - blt 0x332fb8 │ │ │ │ + blt 0x332f10 │ │ │ │ svccs 0x0000e85c │ │ │ │ @ instruction: 0xd104429a │ │ │ │ cdpne 8, 0, cr14, cr0, cr12, {2} │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x4619d1f6 │ │ │ │ svchi 0x005bf3bf │ │ │ │ addsmi r4, r1, #19922944 @ 0x1300000 │ │ │ │ - bmi 0x295f74 │ │ │ │ + bmi 0x295ecc │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r1, r0, lsl #2 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f974 │ │ │ │ + bl 0x21f8cc │ │ │ │ svclt 0x00baf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38a0c │ │ │ │ + bl 0xfec38964 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f860 │ │ │ │ + blls 0x26f7b8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf93cf7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ strtmi fp, [r0], -r8, lsr #31 │ │ │ │ @@ -214288,23 +214246,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21f9fc │ │ │ │ + bl 0x21f954 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38a94 │ │ │ │ + bl 0xfec389ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef8e8 │ │ │ │ + blls 0x1ef840 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8f8f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ strtmi fp, [r0], -r8, lsr #30 │ │ │ │ @@ -214322,23 +214280,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fa84 │ │ │ │ + bl 0x21f9dc │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38b1c │ │ │ │ + bl 0xfec38a74 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x26f970 │ │ │ │ + blls 0x26f8c8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf8b4f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ @ instruction: 0x469cba18 │ │ │ │ ldrmi r4, [sl], -r0, lsr #5 │ │ │ │ @ instruction: 0x4620bfb8 │ │ │ │ @@ -214356,23 +214314,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb0c │ │ │ │ + bl 0x21fa64 │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38ba4 │ │ │ │ + bl 0xfec38afc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1ef9f8 │ │ │ │ + blls 0x1ef950 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf870f7f8 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ adcmi r8, r0, #364 @ 0x16c │ │ │ │ qasxmi fp, r0, r8 │ │ │ │ @@ -214390,23 +214348,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fb94 │ │ │ │ + bl 0x21faec │ │ │ │ svclt 0x00bcf7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38c2c │ │ │ │ + bl 0xfec38b84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efa80 │ │ │ │ + blls 0x1ef9d8 │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xf82cf7f8 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ stmdane r1!, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ ldmda ip, {r0, r3, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214423,23 +214381,23 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc18 │ │ │ │ + bl 0x21fb70 │ │ │ │ svclt 0x00bef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec38cb0 │ │ │ │ + bl 0xfec38c08 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ @ instruction: 0xf5a04614 │ │ │ │ ldrmi r5, [sl], -r8 │ │ │ │ - blls 0x1efb04 │ │ │ │ + blls 0x1efa5c │ │ │ │ movwcs r9, #17152 @ 0x4300 │ │ │ │ @ instruction: 0xffeaf7f7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ stmdavs r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc} │ │ │ │ vshll.u32 , d8, #31 │ │ │ │ strtmi r8, [r0], #-3931 @ 0xfffff0a5 │ │ │ │ ldmda r1, {r1, r9, fp, ip, sp, pc}^ │ │ │ │ @@ -214456,21 +214414,21 @@ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ ldrmi fp, [r1], -r0, lsl #10 │ │ │ │ movwcs lr, #6621 @ 0x19dd │ │ │ │ and pc, r4, sp, asr #17 │ │ │ │ - bl 0x21fc9c │ │ │ │ + bl 0x21fbf4 │ │ │ │ svclt 0x00bef7ff │ │ │ │ - blmi 0x1f1bfe4 │ │ │ │ + blmi 0x1f1bf3c │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - blls 0x3733b4 │ │ │ │ + blls 0x37330c │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf013091b │ │ │ │ andle r0, sl, r0, ror #5 │ │ │ │ svclt 0x00142ae0 │ │ │ │ @ instruction: 0xf0030953 │ │ │ │ andcs r0, r1, #469762048 @ 0x1c000000 │ │ │ │ @@ -214491,225 +214449,225 @@ │ │ │ │ stmia r1, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ stmdacs r0, {r4, r5, r6, sl, fp, ip, sp, pc} │ │ │ │ vsra.u64 , , #1 │ │ │ │ sbcspl r8, r6, fp, asr pc │ │ │ │ strbmi r4, [r9], -r0, asr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1f1bea8 │ │ │ │ + blhi 0x1f1be00 │ │ │ │ @ instruction: 0xf0089b0b │ │ │ │ stmdbls fp, {r0, r1, r2, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf8aaf75a │ │ │ │ + @ instruction: 0xf8fef75a │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38dcc │ │ │ │ + bl 0xfec38d24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afc20 │ │ │ │ + blls 0x2afb78 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603ff5b │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1b71 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1ac9 │ │ │ │ ldrbmi lr, [r2, #-2243]! @ 0xfffff73d │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38e28 │ │ │ │ + bl 0xfec38d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fc7c │ │ │ │ + blls 0x32fbd4 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -sp, lsr #30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1bcd │ │ │ │ - bl 0x112806c │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1b25 │ │ │ │ + bl 0x1127fc4 │ │ │ │ stmia r3, {r0, r2, r8, r9, sl}^ │ │ │ │ - bcs 0xfba24 │ │ │ │ + bcs 0xfb97c │ │ │ │ vsra.u64 , q11, #1 │ │ │ │ - bmi 0x2859d0 │ │ │ │ + bmi 0x285928 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38e88 │ │ │ │ + bl 0xfec38de0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fcdc │ │ │ │ + blls 0x32fc34 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fefd │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c2d │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1b85 │ │ │ │ streq lr, [r4], -r0, lsl #20 │ │ │ │ streq lr, [r5, -r1, lsl #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38eec │ │ │ │ + bl 0xfec38e44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fd40 │ │ │ │ + blls 0x32fc98 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ strmi pc, [r3], -fp, asr #29 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1c91 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1be9 │ │ │ │ streq lr, [r4], -r0, asr #20 │ │ │ │ streq lr, [r5, -r1, asr #20] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38f50 │ │ │ │ + bl 0xfec38ea8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x32fda4 │ │ │ │ + blls 0x32fcfc │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0x4603fe99 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1cf5 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1c4d │ │ │ │ streq lr, [r4], -r0, lsl #21 │ │ │ │ streq lr, [r5, -r1, lsl #21] │ │ │ │ ldrbvs lr, [r2, -r3, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec38fb4 │ │ │ │ + bl 0xfec38f0c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afe08 │ │ │ │ + blls 0x2afd60 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, ror #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1d59 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1cb1 │ │ │ │ cmnmi r9, r0, lsl #18 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39014 │ │ │ │ + bl 0xfec38f6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afe68 │ │ │ │ + blls 0x2afdc0 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fe37 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1db9 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d11 │ │ │ │ eormi r4, r9, r0, lsr #32 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39074 │ │ │ │ + bl 0xfec38fcc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2afec8 │ │ │ │ + blls 0x2afe20 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ strmi pc, [r3], -r7, lsl #28 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e19 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1d71 │ │ │ │ @ instruction: 0x43294320 │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd30 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec390d4 │ │ │ │ + bl 0xfec3902c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ @ instruction: 0x4614461d │ │ │ │ - blls 0x2aff28 │ │ │ │ + blls 0x2afe80 │ │ │ │ movwcs r9, #33536 @ 0x8300 │ │ │ │ @ instruction: 0xf7f79a06 │ │ │ │ @ instruction: 0x4603fdd7 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - ldrsbeq lr, [pc, #-131] @ 0xe1e79 │ │ │ │ + ldrsbeq lr, [pc, #-131] @ 0xe1dd1 │ │ │ │ rsbmi r4, r9, r0, rrx │ │ │ │ cmneq r2, r3, asr #17 │ │ │ │ mvnsle r2, r0, lsl #20 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s12 │ │ │ │ strcs r3, [r0], #-3952 @ 0xfffff090 │ │ │ │ ldrdlt r5, [r3], -r4 │ │ │ │ @@ -214722,15 +214680,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ab70 │ │ │ │ + bls 0x36aac8 │ │ │ │ stc2 7, cr15, [r6, #988]! @ 0x3dc │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -r1, ror #11 │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214743,15 +214701,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d671c │ │ │ │ + bmi 0x2d6674 │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214765,29 +214723,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ ldc2l 7, cr15, [sl, #-988] @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r3, #1407]! @ 0x57f │ │ │ │ - bl 0x1f73894 │ │ │ │ + bl 0x1f737ec │ │ │ │ strtmi r0, [pc], -r5, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbde4 │ │ │ │ + bcs 0xfbd3c │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d67b8 │ │ │ │ + bmi 0x2d6710 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214796,15 +214754,15 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrmi fp, [r8], r2, lsl #1 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r4, r7, r9, sl, lr} │ │ │ │ movwls r9, #2827 @ 0xb0b │ │ │ │ - bls 0x36ac98 │ │ │ │ + bls 0x36abf0 │ │ │ │ ldc2 7, cr15, [r2, #-988] @ 0xfffffc24 │ │ │ │ svchi 0x005bf3bf │ │ │ │ cmncs pc, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0x46194694 │ │ │ │ strbtmi r4, [r4], -ip, asr #11 │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ strbtmi r4, [r6], -sp, lsl #12 │ │ │ │ @@ -214817,15 +214775,15 @@ │ │ │ │ ldrbmi lr, [lr, #-2240]! @ 0xfffff740 │ │ │ │ svceq 0x0000f1be │ │ │ │ @ instruction: 0x46e2d1f4 │ │ │ │ ldrmi r4, [r4], lr, lsl #13 │ │ │ │ ldrmi r4, [lr, #1561] @ 0x619 │ │ │ │ ldrmi fp, [r2, #3848] @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6844 │ │ │ │ + bmi 0x2d679c │ │ │ │ svccc 0x0070ee1d │ │ │ │ ldrtmi r2, [r0], -r0, lsl #8 │ │ │ │ sbcspl r4, r4, r9, lsr r6 │ │ │ │ andcs fp, r0, #2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ @@ -214839,29 +214797,29 @@ │ │ │ │ movwcs r4, #34451 @ 0x8693 │ │ │ │ stcls 8, cr3, [sp], {16} │ │ │ │ strls r9, [r0], #-2572 @ 0xfffff5f4 │ │ │ │ stc2l 7, cr15, [r6], {247} @ 0xf7 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ ldrbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e339bc │ │ │ │ + bl 0x1e33914 │ │ │ │ strtmi r0, [pc], -sl, lsl #4 │ │ │ │ uasxmi fp, lr, ip │ │ │ │ vqshlu.s32 q2, , #31 │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r8, [r9, #2431]! @ 0x97f │ │ │ │ strmi fp, [r0, #3848]! @ 0xf08 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xfbf0c │ │ │ │ + bcs 0xfbe64 │ │ │ │ @ instruction: 0x4620d1f5 │ │ │ │ strbmi r4, [r4], -r9, lsr #12 │ │ │ │ adcmi r4, r9, #80740352 @ 0x4d00000 │ │ │ │ adcmi fp, r0, #8, 30 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d68e0 │ │ │ │ + bmi 0x2d6838 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x00008ff0 │ │ │ │ @@ -214870,20 +214828,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f39f4 │ │ │ │ + bls 0x2f394c │ │ │ │ ldc2l 7, cr15, [lr], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r2, r5, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1df39f4 │ │ │ │ + bl 0x1df394c │ │ │ │ ldrmi r0, [r9], -r3, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214910,29 +214868,29 @@ │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ ldc2 7, cr15, [r8], #-988 @ 0xfffffc24 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strmi r4, [r1, #1407]! @ 0x57f │ │ │ │ - bl 0x1ef3ac0 │ │ │ │ + bl 0x1ef3a18 │ │ │ │ strtmi r0, [r9], -r5, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2828 │ │ │ │ + bcs 0xe2780 │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d69fc │ │ │ │ + bmi 0x2d6954 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ @@ -214941,20 +214899,20 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @ instruction: 0xf5a0b082 │ │ │ │ ldrmi r5, [ip], -r8 │ │ │ │ movwcs r3, #34832 @ 0x8810 │ │ │ │ strls r9, [r0, #-3337] @ 0xfffff2f7 │ │ │ │ - bls 0x2f3b10 │ │ │ │ - blx 0xffd2029e │ │ │ │ + bls 0x2f3a68 │ │ │ │ + blx 0xffd201f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, sl, #-67108863 @ 0xfc000001 │ │ │ │ - bl 0x1db3b10 │ │ │ │ + bl 0x1db3a68 │ │ │ │ ldrmi r0, [r9], -r4, lsl #12 │ │ │ │ @ instruction: 0x4628bfbc │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ addsmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ addsmi fp, r6, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @@ -214977,246 +214935,246 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ @ instruction: 0xf5a0b083 │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ - blx 0xfeba032a │ │ │ │ + blx 0xfeba0282 │ │ │ │ vrsubhn.i d4, , │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ strbmi r4, [ip, #-1407] @ 0xfffffa81 │ │ │ │ - bl 0x1e33bdc │ │ │ │ + bl 0x1e33b34 │ │ │ │ strtmi r0, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0x4648bf3c │ │ │ │ vmlsl.u q2, d15, d1[0] │ │ │ │ ldm r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r6, pc, #33292288 @ 0x1fc0000 │ │ │ │ adcmi fp, r6, #8, 30 │ │ │ │ stmia r3, {r0, r1, r8, ip, lr, pc}^ │ │ │ │ - bcs 0xe2944 │ │ │ │ + bcs 0xe289c │ │ │ │ @ instruction: 0x46a4d1f5 │ │ │ │ ldrtmi r4, [r4], -sl, lsr #12 │ │ │ │ adcsmi r4, sl, #63963136 @ 0x3d00000 │ │ │ │ ldrmi fp, [r4, #3848]! @ 0xf08 │ │ │ │ svchi 0x005bf3bf │ │ │ │ - bmi 0x2d6b18 │ │ │ │ + bmi 0x2d6a70 │ │ │ │ svccc 0x0070ee1d │ │ │ │ sbcspl r2, r4, r0, lsl #8 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r0], r3, lsl #1 │ │ │ │ - blx 0xfe6f3e30 │ │ │ │ - blx 0xfe75f9f0 │ │ │ │ + blx 0xfe6f3d88 │ │ │ │ + blx 0xfe75f948 │ │ │ │ @ instruction: 0xf5a0f489 │ │ │ │ @ instruction: 0xf8dd5008 │ │ │ │ ldmdacc r0, {r4, r5, sp, pc} │ │ │ │ ldrsbtlt pc, [r4], -sp @ │ │ │ │ @ instruction: 0xf78afa9a │ │ │ │ - blx 0xfe7c9024 │ │ │ │ + blx 0xfe7c8f7c │ │ │ │ movwls pc, #1675 @ 0x68b @ │ │ │ │ movwcs r9, #35342 @ 0x8a0e │ │ │ │ - blx 0x16a03d2 │ │ │ │ + blx 0x16a032a │ │ │ │ svchi 0x005bf3bf │ │ │ │ ldmdbhi pc!, {r4, r6, r7, fp, sp, lr, pc}^ @ │ │ │ │ svclt 0x000845a9 │ │ │ │ smlatble r3, r0, r5, r4 │ │ │ │ ldrbvs lr, [r3, -r0, asr #17]! │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ svchi 0x005bf3bf │ │ │ │ vnmls.f32 s8, s26, s16 │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ @ instruction: 0xf089fa99 │ │ │ │ - blx 0xfe6f6764 │ │ │ │ + blx 0xfe6f66bc │ │ │ │ andlt pc, r3, r8, lsl #3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39640 │ │ │ │ + bl 0xfec39598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100745c │ │ │ │ + blt 0x10073b4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffb1f │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmia r0, {r0, r1, r2, r3, r4, r5, r6, r8, r9, sl, sp, lr}^ │ │ │ │ - blcs 0xf3a3c │ │ │ │ + blcs 0xf3994 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c61e4 │ │ │ │ + bmi 0x2c613c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea880 │ │ │ │ - blt 0xd367c8 │ │ │ │ + blt 0xeea7d8 │ │ │ │ + blt 0xd36720 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec396a0 │ │ │ │ + bl 0xfec395f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10074bc │ │ │ │ + blt 0x1007414 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c624c │ │ │ │ + bmi 0x2c61a4 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea8e8 │ │ │ │ - blt 0xd36830 │ │ │ │ + blt 0xeea840 │ │ │ │ + blt 0xd36788 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39708 │ │ │ │ + bl 0xfec39660 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007524 │ │ │ │ + blt 0x100747c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffabb │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - b 0x127c330 │ │ │ │ - b 0x12a2d48 │ │ │ │ + b 0x127c288 │ │ │ │ + b 0x12a2ca0 │ │ │ │ stmia r0, {r0, r2, r8, r9}^ │ │ │ │ stmdbcs r0, {r0, r4, r5, r6, r8, r9, sp} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c62b4 │ │ │ │ + bmi 0x2c620c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea950 │ │ │ │ - blt 0xd36898 │ │ │ │ + blt 0xeea8a8 │ │ │ │ + blt 0xd367f0 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec39770 │ │ │ │ + bl 0xfec396c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x100758c │ │ │ │ + blt 0x10074e4 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c631c │ │ │ │ + bmi 0x2c6274 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeea9b8 │ │ │ │ - blt 0xd36900 │ │ │ │ + blt 0xeea910 │ │ │ │ + blt 0xd36858 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec397d8 │ │ │ │ + bl 0xfec39730 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10075f4 │ │ │ │ + blt 0x100754c │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ @ instruction: 0xf3bffa53 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ eormi r6, r6, pc, ror r7 │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, lr}^ │ │ │ │ - blcs 0xfc3d8 │ │ │ │ + blcs 0xfc330 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c6380 │ │ │ │ + bmi 0x2c62d8 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa1c │ │ │ │ - blt 0xd36964 │ │ │ │ + blt 0xeea974 │ │ │ │ + blt 0xd368bc │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3983c │ │ │ │ + bl 0xfec39794 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x1007658 │ │ │ │ + blt 0x10075b0 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbl.8 d15, {d15-d17}, d17 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4326677f │ │ │ │ stmia r0, {r0, r1, r2, r3, r5, r8, r9, lr}^ │ │ │ │ - blcs 0xfc43c │ │ │ │ + blcs 0xfc394 │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bmi 0x2c63e4 │ │ │ │ + bmi 0x2c633c │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaa80 │ │ │ │ - blt 0xd369c8 │ │ │ │ + blt 0xeea9d8 │ │ │ │ + blt 0xd36920 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec398a0 │ │ │ │ + bl 0xfec397f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ @ instruction: 0x4616461f │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldmdacc r0, {r0, r2, r4, r5, r9, fp, ip, sp, pc} │ │ │ │ movwcs r9, #35849 @ 0x8c09 │ │ │ │ - blt 0x10076bc │ │ │ │ + blt 0x1007614 │ │ │ │ @ instruction: 0xf7f79a08 │ │ │ │ vtbx.8 d15, {d31-, , #1 │ │ │ │ - bmi 0x2c6448 │ │ │ │ + bmi 0x2c63a0 │ │ │ │ svccc 0x0070ee1d │ │ │ │ - blt 0xeeaae4 │ │ │ │ - blt 0xd36a2c │ │ │ │ + blt 0xeeaa3c │ │ │ │ + blt 0xd36984 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ andeq r0, r0, r4, asr r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @@ -215228,20 +215186,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf9bef7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4108 │ │ │ │ + blt 0xaf4060 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef3f4c │ │ │ │ + bl 0x1ef3ea4 │ │ │ │ strmi r0, [sl], -r1, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x674054 │ │ │ │ + blt 0x673fac │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215272,20 +215230,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf962f7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3de4 │ │ │ │ + blt 0xaf3d3c │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d3411c │ │ │ │ + bl 0x1d34074 │ │ │ │ strbmi r0, [r2], -r8, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x674024 │ │ │ │ + blt 0x673f7c │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215318,20 +215276,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf90af7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf4270 │ │ │ │ + blt 0xaf41c8 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ - bl 0x1d340b4 │ │ │ │ + bl 0x1d3400c │ │ │ │ strmi r0, [sl], -r8, lsl #12 │ │ │ │ @ instruction: 0x464bbfbc │ │ │ │ - blt 0x6741bc │ │ │ │ + blt 0x674114 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm sl, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215362,20 +215320,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xf8aef7f7 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf3f4c │ │ │ │ + blt 0xaf3ea4 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ - bl 0x1ef4284 │ │ │ │ + bl 0x1ef41dc │ │ │ │ strbmi r0, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0x4603bf3c │ │ │ │ - blt 0x67418c │ │ │ │ + blt 0x6740e4 │ │ │ │ vshll.u32 , d15, #31 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215408,20 +215366,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf856f7f7 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf43d8 │ │ │ │ + blt 0xaf4330 │ │ │ │ strmi fp, [r1, #2593] @ 0xa21 │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #7032 @ 0x1b78 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474320 │ │ │ │ + blt 0x474278 │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215451,20 +215409,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xfffcf7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb740b0 │ │ │ │ + blt 0xb74008 │ │ │ │ strbmi fp, [sl, #-2595] @ 0xfffff5dd │ │ │ │ - bl 0x1db43dc │ │ │ │ + bl 0x1db4334 │ │ │ │ strbmi r0, [r1], -r8, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x47432c │ │ │ │ + blt 0x474284 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215497,20 +215455,20 @@ │ │ │ │ mcrls 8, 0, r3, cr13, cr0, {0} │ │ │ │ strls r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xffa4f7f6 │ │ │ │ vrsubhn.i d4, , q1 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ @ instruction: 0x4696237f │ │ │ │ @ instruction: 0x4665469c │ │ │ │ - blt 0xaf453c │ │ │ │ + blt 0xaf4494 │ │ │ │ strbmi fp, [r8, #-2593] @ 0xfffff5df │ │ │ │ svchi 0x005bf3bf │ │ │ │ movweq lr, #35697 @ 0x8b71 │ │ │ │ @ instruction: 0x4648bfbc │ │ │ │ - blt 0x474484 │ │ │ │ + blt 0x4743dc │ │ │ │ ldm sl, {r0, r1, r2, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia sl, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1bb677b │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @ instruction: 0x46664677 │ │ │ │ @@ -215540,20 +215498,20 @@ │ │ │ │ ldrmi r5, [r8], r8 │ │ │ │ movwcs r4, #34449 @ 0x8691 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ @ instruction: 0xff4af7f6 │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xb74214 │ │ │ │ + blt 0xb7416c │ │ │ │ ldrmi fp, [r1, #2595] @ 0xa23 │ │ │ │ - bl 0x1ef4540 │ │ │ │ + bl 0x1ef4498 │ │ │ │ strbmi r0, [r1], -r3, lsl #12 │ │ │ │ sasxmi fp, r0, ip │ │ │ │ - blt 0x474490 │ │ │ │ + blt 0x4743e8 │ │ │ │ vtbl.8 d11, {d15-d17}, d7 │ │ │ │ ldm ip, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ @@ -215584,19 +215542,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 7, pc, cr2, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xaf42c4 │ │ │ │ - bl 0x711550 │ │ │ │ + blt 0xaf421c │ │ │ │ + bl 0x7114a8 │ │ │ │ vsubw.u q0, , d0 │ │ │ │ - bl 0x1146a40 │ │ │ │ - blt 0x8a34fc │ │ │ │ + bl 0x1146998 │ │ │ │ + blt 0x8a3454 │ │ │ │ ldm ip, {r1, r2, r4, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215626,19 +215584,19 @@ │ │ │ │ ldrmi r5, [r9], r8 │ │ │ │ movwcs r4, #34448 @ 0x8690 │ │ │ │ stcls 8, cr3, [fp], {16} │ │ │ │ strls r9, [r0], #-2570 @ 0xfffff5f6 │ │ │ │ mrc2 7, 4, pc, cr14, cr6, {7} │ │ │ │ vrsubhn.i d4, , q2 │ │ │ │ ldm r0, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ - blt 0xbb436c │ │ │ │ - bl 0x7115f8 │ │ │ │ + blt 0xbb42c4 │ │ │ │ + bl 0x711550 │ │ │ │ vaddl.u q0, d15, d3 │ │ │ │ - bl 0x1146ae8 │ │ │ │ - blt 0x2a31a4 │ │ │ │ + bl 0x1146a40 │ │ │ │ + blt 0x2a30fc │ │ │ │ ldm ip, {r1, r2, r3, r9, fp, ip, sp, pc}^ │ │ │ │ adcmi r2, fp, #-67108863 @ 0xfc000001 │ │ │ │ adcmi fp, r2, #8, 30 │ │ │ │ stmia ip, {r2, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf1be677e │ │ │ │ mvnsle r0, r0, lsl #30 │ │ │ │ strtmi r4, [lr], -r7, lsr #12 │ │ │ │ @@ -215683,30 +215641,30 @@ │ │ │ │ stmiavs r0, {r0, r2, r3, r5, r6, r7, r8, fp, ip, lr, pc}^ │ │ │ │ ldrdcc pc, [r0], -ip │ │ │ │ tstcs r0, r8, lsl r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4673bd30 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + eorseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ stmdavs fp, {r1, r6, fp, sp, lr}^ │ │ │ │ movwle r4, #25242 @ 0x629a │ │ │ │ andcs fp, r1, ip, lsl #31 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf04f4770 │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3a090 │ │ │ │ + bl 0xfec39fe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ suble r2, sp, r0, lsl #22 │ │ │ │ eorsle r2, r7, r0, lsl #18 │ │ │ │ @ instruction: 0x63bcf244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addmi r6, r8, #24, 16 @ 0x180000 │ │ │ │ @@ -215720,15 +215678,15 @@ │ │ │ │ stccs 8, cr6, [r0, #-20] @ 0xffffffec │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r6, ip, lr, pc} │ │ │ │ strcs r6, [r1], -r3, lsr #32 │ │ │ │ rsbvs r6, r3, r3, lsl #16 │ │ │ │ svcmi 0x0071f513 │ │ │ │ shasxmi fp, r5, ip │ │ │ │ andle r3, sp, #1048576 @ 0x100000 │ │ │ │ - @ instruction: 0xf8fcf1c0 │ │ │ │ + @ instruction: 0xf8f0f1c0 │ │ │ │ biceq lr, r5, #4, 22 @ 0x1000 │ │ │ │ vld1.16 {d20-d23}, [pc], r0 │ │ │ │ vld1.16 {d4-d7}, [r0 :128], r1 │ │ │ │ @ instruction: 0xf0204070 │ │ │ │ @ instruction: 0xf84400ff │ │ │ │ subsvs r0, sl, r5, lsr r0 │ │ │ │ @ instruction: 0x61a62001 │ │ │ │ @@ -215759,107 +215717,107 @@ │ │ │ │ biceq lr, r3, #4, 22 @ 0x1000 │ │ │ │ stmdavs r3, {r1, r3, r4, r6, sp, lr} │ │ │ │ @ instruction: 0x462be7b4 │ │ │ │ ldrb r2, [r5, r1, lsl #12]! │ │ │ │ ldr r2, [r5, r1, lsl #10]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x19e438 │ │ │ │ + blhi 0x19e390 │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ addlt r6, r7, r5, lsl #19 │ │ │ │ ldrble r1, [ip], #-3695 @ 0xfffff191 │ │ │ │ - ldclne 1, cr15, [pc], #8 @ 0xe2fa0 │ │ │ │ + ldclne 1, cr15, [pc], #8 @ 0xe2ef8 │ │ │ │ cdpvs 2, 10, cr15, cr0, cr4, {2} │ │ │ │ cdpeq 2, 9, cr15, cr5, cr0, {6} │ │ │ │ - ldclmi 5, cr15, [pc], #-48 @ 0xe2f74 │ │ │ │ + ldclmi 5, cr15, [pc], #-48 @ 0xe2ecc │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ ldrmi r4, [r3], sl, lsl #13 │ │ │ │ strbeq lr, [r5, #2816] @ 0xb00 │ │ │ │ - blhi 0xbde634 │ │ │ │ + blhi 0xbde58c │ │ │ │ ldrbtmi r4, [r1], r0, ror #13 │ │ │ │ ands r9, r5, r5, lsl #6 │ │ │ │ ldrtmi r9, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf0849b05 │ │ │ │ stc 4, cr0, [sp, #4] │ │ │ │ tstls r4, r2, lsl #22 │ │ │ │ - blx 0xff41f6d6 │ │ │ │ + blx 0xff11f62e │ │ │ │ eorle r1, r5, r2, asr #24 │ │ │ │ adcsmi r9, r0, #4, 18 @ 0x10000 │ │ │ │ @ instruction: 0xf044bf18 │ │ │ │ - bllt 0x15e3fe8 │ │ │ │ + bllt 0x15e3f40 │ │ │ │ stccc 15, cr3, [r8, #-4] │ │ │ │ eorsle r1, r0, fp, ror ip │ │ │ │ movwne lr, #10581 @ 0x2955 │ │ │ │ - bl 0x12bff4 │ │ │ │ - bl 0x1a4820 │ │ │ │ + bl 0x12bf4c │ │ │ │ + bl 0x1a4778 │ │ │ │ stmdblt r7!, {r1, r3} │ │ │ │ ldrdmi pc, [r0], -r9 │ │ │ │ svclt 0x00183c00 │ │ │ │ strbmi r2, [r6, #-1025] @ 0xfffffbff │ │ │ │ movweq pc, #4355 @ 0x1103 @ │ │ │ │ andcs fp, r0, #140, 30 @ 0x230 │ │ │ │ ldrbmi r2, [r8, #-513] @ 0xfffffdff │ │ │ │ smlatbeq r1, r3, fp, lr │ │ │ │ andcs fp, r0, #56, 30 @ 0xe0 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ sbcle r2, sp, r0, lsl #20 │ │ │ │ andlt r2, r7, r0 │ │ │ │ - blhi 0x19e320 │ │ │ │ + blhi 0x19e278 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ strdls r8, [r4], -r0 │ │ │ │ - stc2 1, cr15, [r2], {192} @ 0xc0 │ │ │ │ + blx 0xffe9f69a │ │ │ │ addsmi r9, lr, #4, 22 @ 0x1000 │ │ │ │ svccc 0x0001d1ee │ │ │ │ ldclne 13, cr3, [fp], #-32 @ 0xffffffe0 │ │ │ │ andcs sp, r1, lr, asr #3 │ │ │ │ ldc 0, cr11, [sp], #28 │ │ │ │ tstcs r0, r2, lsl #22 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ - blcs 0x10f28c │ │ │ │ + blcs 0x10f1e4 │ │ │ │ mrcne 0, 2, sp, cr13, cr7, {2} │ │ │ │ mcrne 6, 2, r4, cr3, cr8, {4} │ │ │ │ vsubw.u8 , , d1 │ │ │ │ @ instruction: 0xf105050b │ │ │ │ ldrble r0, [r8], #-1281 @ 0xfffffaff │ │ │ │ @ instruction: 0x46474691 │ │ │ │ orreq lr, r0, #1024 @ 0x400 │ │ │ │ - blls 0x107ca0 │ │ │ │ + blls 0x107bf8 │ │ │ │ stcmi 8, cr15, [r4, #-332] @ 0xfffffeb4 │ │ │ │ stccs 3, cr9, [r0], {-0} │ │ │ │ strtmi sp, [r0], -pc, asr #32 │ │ │ │ - blx 0xfeb9f77c │ │ │ │ + blx 0xfe89f6d4 │ │ │ │ mcrrne 11, 0, r9, r6, cr12 │ │ │ │ - bl 0x1e9ca0 │ │ │ │ + bl 0x1e9bf8 │ │ │ │ addsmi r0, r6, #6144 @ 0x1800 │ │ │ │ adcsmi sp, r5, #3735552 @ 0x390000 │ │ │ │ svclt 0x00a8462c │ │ │ │ @ instruction: 0x46ba4634 │ │ │ │ - bl 0xfeba9d80 │ │ │ │ + bl 0xfeba9cd8 │ │ │ │ strtmi r0, [r2], -r4, lsl #22 │ │ │ │ - bl 0x334a38 │ │ │ │ - blne 0x10a30ec │ │ │ │ + bl 0x334990 │ │ │ │ + blne 0x10a3044 │ │ │ │ @ instruction: 0xf72d1b36 │ │ │ │ - bicslt lr, sp, r0, asr r8 │ │ │ │ + bicslt lr, sp, r4, lsr #17 │ │ │ │ mvnle r2, r0, lsl #28 │ │ │ │ - blcc 0x149cec │ │ │ │ + blcc 0x149c44 │ │ │ │ movwcc r9, #4865 @ 0x1301 │ │ │ │ strbmi sp, [r7, #-471] @ 0xfffffe29 │ │ │ │ - bl 0xfea17174 │ │ │ │ - bl 0x323920 │ │ │ │ + bl 0xfea170cc │ │ │ │ + bl 0x323878 │ │ │ │ strbmi r0, [r2], #-261 @ 0xfffffefb │ │ │ │ @ instruction: 0xf0034638 │ │ │ │ @ instruction: 0x4638f875 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -215876,19 +215834,19 @@ │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ @ instruction: 0x46478ff0 │ │ │ │ @ instruction: 0xf643e7f4 │ │ │ │ vbic.i32 q9, #3072 @ 0x00000c00 │ │ │ │ andscs r0, r2, #1409286146 @ 0x54000002 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vmla.i d17, d16, d0[7] │ │ │ │ + vmov.i32 d17, #12 @ 0x0000000c │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ - @ instruction: 0xf9ccf1a2 │ │ │ │ + @ instruction: 0xf9c8f1a2 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - stc2 1, cr15, [r8], #-588 @ 0xfffffdb4 │ │ │ │ + stc2 1, cr15, [r4], #-588 @ 0xfffffdb4 │ │ │ │ svcmi 0x00f8e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strhtcc pc, [r8], #-128 @ 0xffffff80 @ │ │ │ │ cdpvs 6, 12, cr4, cr6, cr0, {4} │ │ │ │ biclt r4, fp, #145752064 @ 0x8b00000 │ │ │ │ @@ -215896,57 +215854,57 @@ │ │ │ │ strmi r2, [sp], -ip, lsl #6 │ │ │ │ @ instruction: 0xf989fa1f │ │ │ │ @ instruction: 0xf909fb03 │ │ │ │ streq lr, [r9], #-2822 @ 0xfffff4fa │ │ │ │ stccc 6, cr4, [ip, #-680] @ 0xfffffd58 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, lsr #12 │ │ │ │ - blx 0xff99f234 │ │ │ │ + blx 0xff99f18c │ │ │ │ movwcs r4, #1668 @ 0x684 │ │ │ │ @ instruction: 0xf1aa2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdavs r7!, {r1, ip, lr, pc} │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ - blx 0xff61f250 │ │ │ │ + blx 0xff61f1a8 │ │ │ │ movwcs r4, #1668 @ 0x684 │ │ │ │ @ instruction: 0xf1aa2204 │ │ │ │ andcs r0, r3, r4, lsl #2 │ │ │ │ svceq 0x0000f1bc │ │ │ │ stmdavs r7!, {r1, ip, lr, pc}^ │ │ │ │ andvc pc, r0, ip, asr #17 │ │ │ │ - blx 0xff29f26c │ │ │ │ + blx 0xff29f1c4 │ │ │ │ stmiavs r3!, {r3, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a46003 │ │ │ │ adcsmi r0, r4, #12, 6 @ 0x30000000 │ │ │ │ bicsle r4, r3, ip, lsl r6 │ │ │ │ streq pc, [ip, -fp, lsr #3] │ │ │ │ - bleq 0x35e098 │ │ │ │ + bleq 0x35dff0 │ │ │ │ streq pc, [r4], #-427 @ 0xfffffe55 │ │ │ │ andcs r2, r2, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr #12 │ │ │ │ - blx 0xfed9f294 │ │ │ │ + blx 0xfed9f1ec │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r8, #3 │ │ │ │ @ instruction: 0xf1ab2202 │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ - blx 0xfeb1f2a8 │ │ │ │ + blx 0xfeb1f200 │ │ │ │ @ instruction: 0xf8b8b110 │ │ │ │ andhi r3, r3, r8, rrx │ │ │ │ movwcs pc, #1103 @ 0x44f @ │ │ │ │ rsbmi pc, r4, r8, asr #17 │ │ │ │ subscc pc, r4, r8, asr #17 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f8e8bd │ │ │ │ @ instruction: 0x4684b570 │ │ │ │ stmdavs r4, {r8, sl, sp} │ │ │ │ - bne 0x156b258 │ │ │ │ + bne 0x156b1b0 │ │ │ │ andsmi r6, r8, r0, lsr #32 │ │ │ │ strmi fp, [r6], r8, lsl #30 │ │ │ │ rscvs r6, r5, r1, lsr #1 │ │ │ │ @ instruction: 0xf003d005 │ │ │ │ stmdacs r4, {r2, r4} │ │ │ │ ldrmi sp, [r6], fp, lsr #32 │ │ │ │ @ instruction: 0x61204610 │ │ │ │ @@ -215989,20 +215947,20 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrblt r4, [r0, #-1904]! @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f0f8cc │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ - mcr2 1, 7, pc, cr0, cr15, {5} @ │ │ │ │ + mrc2 1, 6, pc, cr4, cr15, {5} │ │ │ │ svcpl 0x0080f5b0 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ - blne 0x19f752c │ │ │ │ + blne 0x19f7484 │ │ │ │ and r4, r1, r6, lsl #12 │ │ │ │ - blne 0xfe9f4408 │ │ │ │ + blne 0xfe9f4360 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [lr, #-988] @ 0xfffffc24 │ │ │ │ ldmle r7!, {r2, r4, r5, r7, r9, lr}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -216023,19 +215981,19 @@ │ │ │ │ @ instruction: 0xf85d0c00 │ │ │ │ vqdmulh.s d31, d4, d4 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ stclpl 8, cr1, [fp], {200} @ 0xc8 │ │ │ │ mvnle r2, pc, ror fp │ │ │ │ @ instruction: 0xf1007843 │ │ │ │ - blcs 0x1226bac │ │ │ │ + blcs 0x1226b04 │ │ │ │ @ instruction: 0xf81ed1e2 │ │ │ │ - blcs 0x13f2fb4 │ │ │ │ + blcs 0x13f2f0c │ │ │ │ @ instruction: 0xf89ed1de │ │ │ │ - blcs 0x126f3bc │ │ │ │ + blcs 0x126f314 │ │ │ │ @ instruction: 0xf04fbf08 │ │ │ │ bicsle r0, r7, r0, lsl #28 │ │ │ │ svclt 0x0000e7d8 │ │ │ │ svceq 0x0001f013 │ │ │ │ ldrblt sp, [r0, #-75]! @ 0xffffffb5 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -216048,93 +216006,93 @@ │ │ │ │ ldmdavs sp, {r1, r2, fp, sp, lr} │ │ │ │ and r4, r5, sp, lsl #8 │ │ │ │ streq lr, [r0], #-2980 @ 0xfffff45c │ │ │ │ andle r4, sp, r5, lsl #8 │ │ │ │ stcle 12, cr2, [r9, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1be4630 │ │ │ │ - stmdacs r0, {r0, r1, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf2 │ │ │ │ - stmdavs r3, {r0, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmiane ip, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ - blcs 0x20ba768 │ │ │ │ + blcs 0x20ba6c0 │ │ │ │ stmdavc r3!, {r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - blcs 0x122a5d8 │ │ │ │ + blcs 0x122a530 │ │ │ │ @ instruction: 0xf815d1cc │ │ │ │ - blcs 0x13f3050 │ │ │ │ + blcs 0x13f2fa8 │ │ │ │ stmdavc fp!, {r3, r6, r7, r8, ip, lr, pc}^ │ │ │ │ bicle r2, r5, r6, asr #22 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r0, ror sp │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 15, cr15, cr8, cr12, {6} │ │ │ │ @ instruction: 0xf5a1b0b9 │ │ │ │ - bmi 0x6380a8 │ │ │ │ + bmi 0x638000 │ │ │ │ strmi r2, [ip], -r0, lsl #10 │ │ │ │ andcs r9, r3, r1 │ │ │ │ addvc pc, r0, #13828096 @ 0xd30000 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ eorsls r6, r7, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ strpl lr, [sl, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [ip, #-2509] @ 0xfffff633 │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1c29307 │ │ │ │ - stmiblt r8!, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ - blmi 0x32c4b8 │ │ │ │ - blls 0xebd524 │ │ │ │ + stmiblt r8!, {r0, r2, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ + blmi 0x32c410 │ │ │ │ + blls 0xebd47c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -r0, asr #4 │ │ │ │ tstcs r0, r9, lsr r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andcs sl, r4, sl, lsl #18 │ │ │ │ - @ instruction: 0xf9c0f1bf │ │ │ │ - blle 0xff9ad4ec │ │ │ │ + @ instruction: 0xf9b4f1bf │ │ │ │ + blle 0xff9ad444 │ │ │ │ andcc lr, sl, #3620864 @ 0x374000 │ │ │ │ sbcsle r4, pc, r3, lsl r3 @ │ │ │ │ - stc2l 7, cr15, [r0, #-188]! @ 0xffffff44 │ │ │ │ + ldc2 7, cr15, [r4, #188]! @ 0xbc │ │ │ │ @ instruction: 0xf866f004 │ │ │ │ vmax.s8 d20, d3, d24 │ │ │ │ - vsra.s64 q9, , #64 │ │ │ │ + vmla.f d18, d0, d1[2] │ │ │ │ @ instruction: 0xf7f7010e │ │ │ │ stmdage r8, {r0, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - cmppcc r1, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ + @ instruction: 0x21a9f243 │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ strpl lr, [r8, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf9d8f7f7 │ │ │ │ movweq pc, #33344 @ 0x8240 @ │ │ │ │ orrseq pc, r1, #192, 4 │ │ │ │ ldmdavs fp, {r0, r1, r8, r9, ip, pc} │ │ │ │ strcc fp, [r1, #-315] @ 0xfffffec5 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ - blx 0x22c3da │ │ │ │ + blx 0x22c332 │ │ │ │ @ instruction: 0xf8d7f303 │ │ │ │ cdpls 0, 0, cr2, cr8, cr8, {6} │ │ │ │ - blvs 0xfe64996c │ │ │ │ + blvs 0xfe6498c4 │ │ │ │ andcs r3, r0, #1048576 @ 0x100000 │ │ │ │ cmneq r6, r3, lsl #10 │ │ │ │ streq pc, [r3, #-37] @ 0xffffffdb │ │ │ │ sbceq pc, r4, r6, lsl r1 @ │ │ │ │ ldreq pc, [r4, #-261] @ 0xfffffefb │ │ │ │ stmdaeq r0, {r1, r6, r8, ip, sp, lr, pc} │ │ │ │ stmdals fp, {r0, r2, r3, r5, fp, ip} │ │ │ │ @@ -216146,58 +216104,58 @@ │ │ │ │ svccc 0x00fff1b0 │ │ │ │ @ instruction: 0xf1b1bf08 │ │ │ │ vminnm.f32 , , │ │ │ │ movwls r0, #8971 @ 0x230b │ │ │ │ andle r4, r8, sl, lsl r6 │ │ │ │ ldmne fp, {r0, r3, r8, r9, fp, ip, pc} │ │ │ │ stceq 1, cr15, [r0], {72} @ 0x48 │ │ │ │ - bl 0x1cf3ff8 │ │ │ │ + bl 0x1cf3f50 │ │ │ │ @ instruction: 0xf0c00c0c │ │ │ │ @ instruction: 0xf13781d3 │ │ │ │ vadd.f32 , q11, │ │ │ │ - vaddw.s8 q9, q0, d8 │ │ │ │ + vbic.i32 d17, #8 @ 0x00000008 │ │ │ │ strmi r0, [r3], lr, lsr #2 │ │ │ │ @ instruction: 0xf8d8f13b │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8d34682 │ │ │ │ @ instruction: 0xf13d0428 │ │ │ │ strmi pc, [r1], r5, lsl #19 │ │ │ │ - ldc2l 1, cr15, [sl, #-744] @ 0xfffffd18 │ │ │ │ + stc2l 1, cr15, [lr, #-744] @ 0xfffffd18 │ │ │ │ strmi r4, [r3], -r9, asr #12 │ │ │ │ vmin.s8 q10, q3, q1 │ │ │ │ - vmov.i32 d18, #8 @ 0x00000008 │ │ │ │ + vmla.i d17, d0, d0[2] │ │ │ │ @ instruction: 0xf150002e │ │ │ │ @ instruction: 0x4603fa77 │ │ │ │ ldrmi r4, [r9], r8, asr #12 │ │ │ │ - blx 0xd9fb00 │ │ │ │ + blx 0xd9fa58 │ │ │ │ @ instruction: 0xf1494650 │ │ │ │ @ instruction: 0xf1bbfa2f │ │ │ │ andle r0, r2, r0, lsl #30 │ │ │ │ @ instruction: 0xf1374658 │ │ │ │ @ instruction: 0xf44ffc45 │ │ │ │ vqsub.s8 , q8, q1 │ │ │ │ strbmi r2, [r8], -r1, asr #2 │ │ │ │ - @ instruction: 0xf9e6f1be │ │ │ │ + @ instruction: 0xf9daf1be │ │ │ │ strbmi r9, [r8], -r7 │ │ │ │ - blx 0x89fb28 │ │ │ │ - blcs 0x10a224 │ │ │ │ + blx 0x89fa80 │ │ │ │ + blcs 0x10a17c │ │ │ │ cmnphi r5, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrdls pc, [r8], -sp │ │ │ │ - blne 0xfec30ee4 │ │ │ │ - beq 0x11f754 │ │ │ │ + blne 0xfec30e3c │ │ │ │ + beq 0x11f6ac │ │ │ │ @ instruction: 0xf1494648 │ │ │ │ vmla.i8 , q11, │ │ │ │ - vsubw.s8 q9, q0, d0 │ │ │ │ + vbic.i32 d17, #0 @ 0x00000000 │ │ │ │ strmi r0, [r3], lr, lsr #6 │ │ │ │ vcgt.s8 d22, d19, d6 │ │ │ │ - vmla.f d18, d0, d1[1] │ │ │ │ + vsra.s64 d17, d13, #64 │ │ │ │ strbvs r0, [r5], #-270 @ 0xfffffef2 │ │ │ │ vtst.8 d22, d4, d8 │ │ │ │ vshl.s64 d22, d4, #0 │ │ │ │ - blls 0x2e4c94 │ │ │ │ + blls 0x2e4bec │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ movwcc sl, #6158 @ 0x180e │ │ │ │ eorge pc, r4, fp, asr #17 │ │ │ │ eorcc pc, ip, fp, lsr #17 │ │ │ │ @ instruction: 0xf8cb2301 │ │ │ │ teqcs r4, #20 │ │ │ │ andscc pc, ip, fp, asr #17 │ │ │ │ @@ -216209,93 +216167,93 @@ │ │ │ │ teqcs r4, #16 │ │ │ │ msreq CPSR_, #192, 4 │ │ │ │ eorcc pc, r8, fp, asr #17 │ │ │ │ movwne pc, #4672 @ 0x1240 @ │ │ │ │ movweq pc, #4800 @ 0x12c0 @ │ │ │ │ andcc pc, r4, fp, asr #17 │ │ │ │ subhi pc, r4, sp, asr #17 │ │ │ │ - stmdacs ip!, {r1, r2, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdane ip, {r1, r2, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ subls pc, r0, sp, asr #17 │ │ │ │ eorsge pc, ip, sp, asr #17 │ │ │ │ @ instruction: 0xf916f7f7 │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ @ instruction: 0xf8989b0e │ │ │ │ - blvs 0xfe5876bc │ │ │ │ + blvs 0xfe587614 │ │ │ │ streq pc, [ip], -r3, lsl #2 │ │ │ │ andcc r6, r3, #90 @ 0x5a │ │ │ │ ldrdeq pc, [r0], -r8 │ │ │ │ andeq pc, r3, #34 @ 0x22 │ │ │ │ @ instruction: 0xf88360d8 │ │ │ │ @ instruction: 0xf1029010 │ │ │ │ andcs r0, r5, #8, 2 │ │ │ │ andcs r6, r6, #26 │ │ │ │ @ instruction: 0xf8d7609a │ │ │ │ @ instruction: 0xf10320c8 │ │ │ │ tstls r4, r4, lsl r0 │ │ │ │ movwls r1, #22643 @ 0x5873 │ │ │ │ stmdavs fp!, {r0, r4, r6, r8, r9, fp, sp, lr} │ │ │ │ ldrmi r6, [r9], #-2962 @ 0xfffff46e │ │ │ │ - stcl 7, cr15, [sl, #-176] @ 0xffffff50 │ │ │ │ + ldc 7, cr15, [lr, #176] @ 0xb0 │ │ │ │ stmdbls r4, {r0, r2, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf8d82205 │ │ │ │ rsbspl r0, r2, r0 │ │ │ │ @ instruction: 0xf883227c │ │ │ │ @ instruction: 0xf10d9010 │ │ │ │ sbcsvs r0, r8, r8, asr #18 │ │ │ │ subsvs r2, sl, r3, lsl #2 │ │ │ │ addsvs r4, r9, r8, asr #12 │ │ │ │ @ instruction: 0xf1034651 │ │ │ │ @ instruction: 0x96040614 │ │ │ │ - b 0xfe91fddc │ │ │ │ - stc2l 1, cr15, [lr], #744 @ 0x2e8 │ │ │ │ + b 0xfe81fd34 │ │ │ │ + stc2l 1, cr15, [r2], #744 @ 0x2e8 │ │ │ │ subseq pc, r0, sp, lsr #17 │ │ │ │ - ldc2l 1, cr15, [sl], #-744 @ 0xfffffd18 │ │ │ │ + stc2l 1, cr15, [lr], #-744 @ 0xfffffd18 │ │ │ │ subseq pc, r2, sp, lsr #17 │ │ │ │ - stc2 1, cr15, [r6], #744 @ 0x2e8 │ │ │ │ + ldc2 1, cr15, [sl], {186} @ 0xba │ │ │ │ @ instruction: 0xf1ba9015 │ │ │ │ - andsls pc, r6, fp, lsr #25 │ │ │ │ - ldc2 1, cr15, [r8], {186} @ 0xba │ │ │ │ + mulsls r6, pc, ip @ │ │ │ │ + stc2 1, cr15, [ip], {186} @ 0xba │ │ │ │ @ instruction: 0x46509017 │ │ │ │ - stc2l 1, cr15, [ip], {186} @ 0xba │ │ │ │ + stc2l 1, cr15, [r0], {186} @ 0xba │ │ │ │ ldrdcs pc, [r8], #135 @ 0x87 │ │ │ │ andsls r6, r8, r9, lsr #16 │ │ │ │ ldmib r2, {r0, r2, r3, r4, fp, sp, pc}^ │ │ │ │ - bl 0xfea78fa8 │ │ │ │ + bl 0xfea78f00 │ │ │ │ strtmi r0, [r9], #-2565 @ 0xfffff5fb │ │ │ │ svceq 0x0050f1ba │ │ │ │ @ instruction: 0xf04fbf28 │ │ │ │ @ instruction: 0x46520a50 │ │ │ │ - stc 7, cr15, [lr, #-176] @ 0xffffff50 │ │ │ │ - blls 0x23421c │ │ │ │ + stcl 7, cr15, [r2, #-176]! @ 0xffffff50 │ │ │ │ + blls 0x234174 │ │ │ │ @ instruction: 0xf10dbf1c │ │ │ │ eorcs r0, r0, r3, ror r1 │ │ │ │ strmi sp, [sl], -r9 │ │ │ │ svcpl 0x0001f811 │ │ │ │ andvc fp, r8, r5, lsl #18 │ │ │ │ - bl 0xfe972024 │ │ │ │ + bl 0xfe971f7c │ │ │ │ ldrmi r0, [r2, #521] @ 0x209 │ │ │ │ @ instruction: 0xf8d7d8f5 │ │ │ │ movwls r2, #20684 @ 0x50cc │ │ │ │ strteq pc, [r8], #-2258 @ 0xfffff72e │ │ │ │ @ instruction: 0xf89af13d │ │ │ │ @ instruction: 0x46012210 │ │ │ │ ldmdage r9, {r0, r2, r9, sl, lr} │ │ │ │ - @ instruction: 0xf8b8f1b3 │ │ │ │ + @ instruction: 0xf8acf1b3 │ │ │ │ @ instruction: 0xf1494628 │ │ │ │ stmdals r4, {r0, r1, r2, r3, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4649227c │ │ │ │ - stcl 7, cr15, [r8], #176 @ 0xb0 │ │ │ │ + ldc 7, cr15, [ip, #-176]! @ 0xffffff50 │ │ │ │ ldmdavs lr, {r0, r1, r8, r9, fp, ip, pc} │ │ │ │ vmlacs.f64 d9, d0, d5 │ │ │ │ addhi pc, r7, r0 │ │ │ │ - bpl 0x320e4c │ │ │ │ + bpl 0x320da4 │ │ │ │ andlt pc, ip, sp, asr #17 │ │ │ │ ldreq pc, [ip, #259] @ 0x103 │ │ │ │ - beq 0x51fe70 │ │ │ │ + beq 0x51fdc8 │ │ │ │ ldrmi r4, [r2, #1731]! @ 0x6c3 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ mulcs r4, fp, r8 │ │ │ │ strcs fp, [r0], #-3864 @ 0xfffff0e8 │ │ │ │ orrseq pc, r4, #79 @ 0x4f │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8ddbf0c │ │ │ │ @@ -216306,25 +216264,25 @@ │ │ │ │ @ instruction: 0xf04f712a │ │ │ │ @ instruction: 0xf8450205 │ │ │ │ @ instruction: 0xf04f2c0c │ │ │ │ @ instruction: 0xf8450201 │ │ │ │ @ instruction: 0xf04f2c04 │ │ │ │ svclt 0x00080290 │ │ │ │ vst3.32 {d15[0],d16[0],d17[0]}, [r8] │ │ │ │ - b 0x91fedc │ │ │ │ + b 0x81fe34 │ │ │ │ addscs pc, r0, #14024704 @ 0xd60000 │ │ │ │ subsmi pc, r4, sp, lsr #17 │ │ │ │ strpl pc, [r0], #-1286 @ 0xfffffafa │ │ │ │ subhi pc, r8, sp, asr #17 │ │ │ │ andsls r6, r8, #1179648 @ 0x120000 │ │ │ │ - stc2 1, cr15, [ip], #-744 @ 0xfffffd18 │ │ │ │ + stc2 1, cr15, [r0], #-744 @ 0xfffffd18 │ │ │ │ @ instruction: 0xf1ba9019 │ │ │ │ - andsls pc, sl, r9, lsl ip @ │ │ │ │ + andsls pc, sl, sp, lsl #24 │ │ │ │ @ instruction: 0xf1ba2000 │ │ │ │ - @ instruction: 0xf8d4fc4d │ │ │ │ + @ instruction: 0xf8d4fc41 │ │ │ │ eorls r2, r5, #20, 4 @ 0x40000001 │ │ │ │ andscs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49226 │ │ │ │ eorls r2, r7, #28, 4 @ 0xc0000001 │ │ │ │ eorcs pc, r0, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf8d49228 │ │ │ │ eorls r2, r9, #36, 4 @ 0x40000002 │ │ │ │ @@ -216343,74 +216301,74 @@ │ │ │ │ subcs pc, r8, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf506901b │ │ │ │ eorsls r5, r2, #8 │ │ │ │ @ instruction: 0xf8d43010 │ │ │ │ eorls r2, r4, #16, 4 │ │ │ │ subcs pc, ip, #212, 16 @ 0xd40000 │ │ │ │ @ instruction: 0xf76b9233 │ │ │ │ - @ instruction: 0xf8d4f891 │ │ │ │ + @ instruction: 0xf8d4f8e5 │ │ │ │ @ instruction: 0x46492210 │ │ │ │ @ instruction: 0x46389034 │ │ │ │ addscs r9, r4, #1342177283 @ 0x50000003 │ │ │ │ - stcl 7, cr15, [r2], #-176 @ 0xffffff50 │ │ │ │ + ldc 7, cr15, [r6], #176 @ 0xb0 │ │ │ │ rsbsvs pc, r4, #14024704 @ 0xd60000 │ │ │ │ cdpcs 5, 0, cr3, cr0, cr8, {5} │ │ │ │ @ instruction: 0xf8ddd183 │ │ │ │ cdpls 0, 0, cr11, cr7, cr12, {0} │ │ │ │ stcls 6, cr4, [r2], {93} @ 0x5d │ │ │ │ andle lr, pc, r4 │ │ │ │ - bne 0x9f48e8 │ │ │ │ + bne 0x9f4840 │ │ │ │ ldcle 12, cr2, [sp, #-0] │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1be4630 │ │ │ │ - stmdacs r0, {r0, r1, r2, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf186daf3 │ │ │ │ - stmdavs r3, {r0, r3, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r5, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r4, lsl #22 │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ @ instruction: 0xf186f8a5 │ │ │ │ - stmdavs r4, {r0, r5, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r4, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0034264 │ │ │ │ @ instruction: 0xf72ffe79 │ │ │ │ - stmdals r7, {r0, r1, r2, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdals r7, {r0, r1, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6ff2800 │ │ │ │ @ instruction: 0xf1bcadd4 │ │ │ │ - ldrb pc, [r0, #2477] @ 0x9ad @ │ │ │ │ + ldrb pc, [r0, #2465] @ 0x9a1 @ │ │ │ │ @ instruction: 0xf1494658 │ │ │ │ stmdage r7, {r0, r1, r4, r7, fp, ip, sp, lr, pc} │ │ │ │ - biccc pc, r1, r3, asr #4 │ │ │ │ + tstpcc r9, r3, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlabteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xffd2f7f6 │ │ │ │ @ instruction: 0xf1864604 │ │ │ │ - stccs 8, cr15, [r0], {7} │ │ │ │ + stccs 8, cr15, [r0], {3} │ │ │ │ movwcs sp, #2819 @ 0xb03 │ │ │ │ andvs r2, r3, r0, lsl #8 │ │ │ │ stmdavs r4, {r0, r5, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrb r4, [lr, r4, ror #4] │ │ │ │ - @ instruction: 0xfffcf185 │ │ │ │ + @ instruction: 0xfff8f185 │ │ │ │ @ instruction: 0xf1c3e7f5 │ │ │ │ - svclt 0x0000fbc3 │ │ │ │ + svclt 0x0000fbb7 │ │ │ │ @ instruction: 0xf5a06d40 │ │ │ │ - blx 0xfeceb954 │ │ │ │ + blx 0xfeceb8ac │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3ab64 │ │ │ │ + bl 0xfec3aabc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ svcgt 0x0070ee1d │ │ │ │ tstcs fp, #131 @ 0x83 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - cmppmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fdb5 │ │ │ │ @ instruction: 0xf500534f │ │ │ │ @ instruction: 0xf8535140 │ │ │ │ @ instruction: 0xf4022c08 │ │ │ │ @ instruction: 0xf4126300 │ │ │ │ @ instruction: 0xf3c24f00 │ │ │ │ @@ -216470,29 +216428,29 @@ │ │ │ │ strb r4, [r0, r0, asr #7] │ │ │ │ andvs pc, r3, r2, asr #7 │ │ │ │ svclt 0x00942802 │ │ │ │ andcs r2, r1, r0 │ │ │ │ @ instruction: 0xf412e7c9 │ │ │ │ mvnle r6, r0, ror #30 │ │ │ │ svclt 0x0000e7b5 │ │ │ │ - addeq ip, r2, r0, lsl #10 │ │ │ │ + addeq ip, r2, r8, lsr #11 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3acac │ │ │ │ + bl 0xfec3ac04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdami r6!, {r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ cdp 0, 1, cr11, cr13, cr3, {4} │ │ │ │ tstcs fp, #112, 30 @ 0x1c0 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ - cmppmi r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmnpcc r0, ip, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ @ instruction: 0xf64c9100 │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ @ instruction: 0xf02a012d │ │ │ │ @ instruction: 0xf500fd11 │ │ │ │ @ instruction: 0xf8d25240 │ │ │ │ @ instruction: 0xf0133544 │ │ │ │ strdle r0, [r4], -r0 @ │ │ │ │ svceq 0x00e0f013 │ │ │ │ andcs fp, r3, r4, lsl pc │ │ │ │ @@ -216513,42 +216471,42 @@ │ │ │ │ svclt 0x00180ff0 │ │ │ │ subeq pc, r0, r0, asr #32 │ │ │ │ andcs fp, r0, #3 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ svclt 0x0000fb04 │ │ │ │ - @ instruction: 0x0082c3b8 │ │ │ │ + addeq ip, r2, r0, ror #8 │ │ │ │ svclt 0x009f281b │ │ │ │ - movtmi pc, #1612 @ 0x64c @ │ │ │ │ + cmnpcc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886898 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svclt 0x009f2806 │ │ │ │ - movtmi pc, #1612 @ 0x64c @ │ │ │ │ + cmnpcc r0, #76, 12 @ p-variant is OBSOLETE @ 0x4c00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r0, #3072 @ 0xc00 │ │ │ │ svclt 0x00886f98 │ │ │ │ movwcs r2, #0 │ │ │ │ svclt 0x00004770 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ vqadd.s8 d27, d20, d5 │ │ │ │ vqdmlal.s q11, d16, d16 │ │ │ │ - blmi 0xff4661f8 │ │ │ │ + blmi 0xff466150 │ │ │ │ pkhbtmi r4, sl, r4, lsl #12 │ │ │ │ ldmdavs fp, {r0, r1, r3, ip, pc} │ │ │ │ @ instruction: 0xf04f9313 │ │ │ │ @ instruction: 0xf1bf0300 │ │ │ │ - @ instruction: 0xf8d9fa95 │ │ │ │ - b 0x14bbbbc │ │ │ │ + @ instruction: 0xf8d9fa89 │ │ │ │ + b 0x14bbb14 │ │ │ │ @ instruction: 0xf5b80880 │ │ │ │ svclt 0x00b85f80 │ │ │ │ stmpl r0, {r0, r1, r2, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ svclt 0x00182e00 │ │ │ │ svclt 0x003442a6 │ │ │ │ andcs r2, r0, r1 │ │ │ │ bicshi pc, r8, r0, asr #1 │ │ │ │ @@ -216557,106 +216515,106 @@ │ │ │ │ svccs 0x0000781f │ │ │ │ vqadd.s8 , q2, q12 │ │ │ │ vshl.s64 d22, d4, #0 │ │ │ │ stmib sp, {r0, r2, r4, r7, r8, sl}^ │ │ │ │ stmib sp, {r2, r3}^ │ │ │ │ stmib sp, {r1, r2, r3}^ │ │ │ │ andsls r0, r2, r0, lsl r0 │ │ │ │ - mrc2 1, 1, pc, cr14, cr15, {5} │ │ │ │ + mrc2 1, 1, pc, cr2, cr15, {5} │ │ │ │ strmi r6, [r7], -lr, lsr #16 │ │ │ │ ldrtmi r4, [r0], -r1, asr #12 │ │ │ │ cdp2 1, 14, cr15, cr14, cr3, {4} │ │ │ │ @ instruction: 0xf0402900 │ │ │ │ - blx 0xfee8433c │ │ │ │ + blx 0xfee84294 │ │ │ │ strtmi pc, [r2], -r6, lsl #7 │ │ │ │ stmdage ip, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf7ff095b │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x81a6f000 │ │ │ │ @ instruction: 0x4631463a │ │ │ │ @ instruction: 0xf7ffa80c │ │ │ │ stmdacs r0, {r0, r1, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ orrshi pc, lr, r0 │ │ │ │ vnmls.f64 d4, d29, d25 │ │ │ │ @ instruction: 0xf64c2f70 │ │ │ │ - vqdmlsl.s q10, d0, d0[0] │ │ │ │ + vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldrbtmi r0, [fp], #-1843 @ 0xfffff8cd │ │ │ │ @ instruction: 0xf64c681b │ │ │ │ - vsra.s64 d17, d0, #64 │ │ │ │ + vmla.f d16, d16, d0[0] │ │ │ │ ldmpl r0, {r0, r2, r3, r5, r8}^ │ │ │ │ smladls r0, fp, r3, r2 │ │ │ │ - rsbsne pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ + adceq pc, r8, #76, 12 @ 0x4c00000 │ │ │ │ eoreq pc, sp, #192, 4 │ │ │ │ mrrc2 0, 2, pc, r0, cr10 @ │ │ │ │ subpl pc, pc, r0, lsl #10 │ │ │ │ stcvs 8, cr15, [r8], {80} @ 0x50 │ │ │ │ strbcs pc, [r0], -r6, asr #7 @ │ │ │ │ @ instruction: 0xf0402e00 │ │ │ │ @ instruction: 0xf1bf80d6 │ │ │ │ - submi pc, r4, #208896 @ 0x33000 │ │ │ │ + submi pc, r4, #159744 @ 0x27000 │ │ │ │ vld2.8 {d6-d7}, [r4 :128], fp │ │ │ │ - ldc 4, cr4, [pc, #448] @ 0xe3e44 │ │ │ │ + ldc 4, cr4, [pc, #448] @ 0xe3d9c │ │ │ │ @ instruction: 0xf0247b94 │ │ │ │ @ instruction: 0xf8d904ff │ │ │ │ - bl 0x1ebc90 │ │ │ │ + bl 0x1ebbe8 │ │ │ │ @ instruction: 0x23220903 │ │ │ │ tstpeq r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00384294 │ │ │ │ @ instruction: 0x46012332 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ andls r4, r0, #136314880 @ 0x8200000 │ │ │ │ andcs r4, r3, #72, 12 @ 0x4800000 │ │ │ │ - blvc 0x19f2e4 │ │ │ │ - ldc2l 1, cr15, [ip, #-764] @ 0xfffffd04 │ │ │ │ + blvc 0x19f23c │ │ │ │ + ldc2l 1, cr15, [r0, #-764] @ 0xfffffd04 │ │ │ │ @ instruction: 0xf0001c42 │ │ │ │ strmi r8, [r1, #401] @ 0x191 │ │ │ │ addshi pc, sp, r0 │ │ │ │ - @ instruction: 0x31acf246 │ │ │ │ + bicscs pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ orrseq pc, r4, #-1073741823 @ 0xc0000001 │ │ │ │ eorsvs pc, lr, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0x96004630 │ │ │ │ @ instruction: 0xf8cef157 │ │ │ │ movwcs sl, #7436 @ 0x1d0c │ │ │ │ ldrbmi r4, [r1], -r2, lsr #12 │ │ │ │ stmib sp, {r3, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ stmib sp, {r1, r2, r3, r8, r9, sl, ip, sp, lr}^ │ │ │ │ @ instruction: 0x97127710 │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ ldrtmi fp, [r8], -r0, ror #2 │ │ │ │ - stc2l 1, cr15, [r0, #764] @ 0x2fc │ │ │ │ + ldc2 1, cr15, [r4, #764]! @ 0x2fc │ │ │ │ @ instruction: 0x46024639 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ tstphi r9, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ ldrdvs pc, [r0], -r9 │ │ │ │ movwls r2, #49920 @ 0xc300 │ │ │ │ movwcc lr, #10693 @ 0x29c5 │ │ │ │ movwcc lr, #18885 @ 0x49c5 │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ @ instruction: 0xf51680e1 │ │ │ │ @ instruction: 0x960d4f71 │ │ │ │ movwcs fp, #7972 @ 0x1f24 │ │ │ │ @ instruction: 0xf0c0930a │ │ │ │ - blls 0x3840fc │ │ │ │ - beq 0x120458 │ │ │ │ + blls 0x384054 │ │ │ │ + beq 0x1203b0 │ │ │ │ @ instruction: 0xf0789312 │ │ │ │ strmi pc, [r6], -r9, lsr #26 │ │ │ │ @ instruction: 0xf1bf2000 │ │ │ │ - @ instruction: 0xf108fd9b │ │ │ │ + @ instruction: 0xf108fd8f │ │ │ │ strdls r3, [r6], -pc @ │ │ │ │ @ instruction: 0xf0002e00 │ │ │ │ eorcs r8, r8, ip, ror #1 │ │ │ │ @ instruction: 0xf1482700 │ │ │ │ stmdbls r6, {r0, r1, r3, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ rsbsmi pc, pc, #111 @ 0x6f │ │ │ │ stmne sl, {r0, r8, sp, lr} │ │ │ │ ldrtmi r6, [r1], -r7, asr #2 │ │ │ │ - bl 0x12bc374 │ │ │ │ + bl 0x12bc2cc │ │ │ │ bicvs r0, r2, r7, lsl #4 │ │ │ │ mrrc2 0, 7, pc, r8, cr7 @ │ │ │ │ @ instruction: 0xf44f9b0a │ │ │ │ ldrbmi r1, [ip], -r0, lsl #3 │ │ │ │ adcsvs pc, ip, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ stmib sp, {r0, r1, r4, r6, r7, r9, sl, lr}^ │ │ │ │ @@ -216672,32 +216630,32 @@ │ │ │ │ stccc 8, cr15, [r4], {90} @ 0x5a │ │ │ │ ldrmi r4, [r8, #1099] @ 0x44b │ │ │ │ stmib sp, {r0, r3, r4, r6, fp, ip, lr, pc}^ │ │ │ │ strbmi r3, [r2], -r0, lsl #14 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xff44f077 │ │ │ │ cmnle pc, r0, lsl #16 │ │ │ │ - beq 0x320474 │ │ │ │ + beq 0x3203cc │ │ │ │ mvnle r4, sl, lsr #11 │ │ │ │ - bls 0x275704 │ │ │ │ + bls 0x27565c │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0x801cf8dd │ │ │ │ ldrdls pc, [r0], -sp @ │ │ │ │ @ instruction: 0xf8caf7ff │ │ │ │ suble r2, r9, r0, lsl #16 │ │ │ │ @ instruction: 0xf0784630 │ │ │ │ vmla.f32 , q10, │ │ │ │ vshl.s64 d22, d4, #0 │ │ │ │ mlavs ip, r5, r5, r0 │ │ │ │ stmdavs fp!, {r1, r2, r3, r4, r8, r9, sl, sp, lr, pc} │ │ │ │ ldrbmi r2, [r1], -r5, lsl #4 │ │ │ │ cmnpmi r0, #683671552 @ p-variant is OBSOLETE @ 0x28c00000 │ │ │ │ stccs 8, cr15, [r4], {67} @ 0x43 │ │ │ │ @ instruction: 0xf1bf2201 │ │ │ │ - stmdacs r0, {r0, r1, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ sbcshi pc, fp, r0, asr #32 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ @ instruction: 0x4321220d │ │ │ │ @ instruction: 0xf7f74620 │ │ │ │ stmdavs ip!, {r0, r1, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ ldc2l 1, cr15, [lr, #524] @ 0x20c │ │ │ │ @@ -216712,51 +216670,51 @@ │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adchi pc, r7, r0, asr #32 │ │ │ │ andcs fp, r0, r5, lsl r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - blls 0x347e2c │ │ │ │ - bl 0xfe9bdedc │ │ │ │ - bcs 0xe4694 │ │ │ │ - bl 0x758128 │ │ │ │ + blls 0x347d84 │ │ │ │ + bl 0xfe9bde34 │ │ │ │ + bcs 0xe45ec │ │ │ │ + bl 0x758080 │ │ │ │ orrle r0, ip, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf0784630 │ │ │ │ strcs pc, [r0], #-3507 @ 0xfffff24d │ │ │ │ - ldrbtcc pc, [ip], -r6, asr #4 @ │ │ │ │ + strtcs pc, [ip], r6, asr #4 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ strcs r4, [r8, -r0, lsr #13] │ │ │ │ vmla.i8 d25, d6, d11 │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 q9, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xf8cdff0d │ │ │ │ tstcs r8, ip │ │ │ │ ldrtmi r9, [r0], -r0, lsl #14 │ │ │ │ strcc r3, [r8, #-1025] @ 0xfffffbff │ │ │ │ stccc 8, cr15, [r4], {85} @ 0x55 │ │ │ │ movwcs r9, #770 @ 0x302 │ │ │ │ stccs 8, cr15, [r8], {85} @ 0x55 │ │ │ │ stc2 0, cr15, [r2, #-440]! @ 0xfffffe48 │ │ │ │ addsmi r9, ip, #10240 @ 0x2800 │ │ │ │ andcs sp, r1, sp, ror #3 │ │ │ │ - ldc2l 1, cr15, [sl, #-584]! @ 0xfffffdb8 │ │ │ │ + ldc2l 1, cr15, [r6, #-584]! @ 0xfffffdb8 │ │ │ │ @ instruction: 0xf1c86983 │ │ │ │ ldrmi r0, [sl], #-513 @ 0xfffffdff │ │ │ │ svclt 0x0000e7cf │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq ip, r2, lr, lsr #4 │ │ │ │ + ldrdeq ip, [r2], r6 │ │ │ │ mvnsvc pc, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf1ba930d │ │ │ │ andsle r0, r2, r0, lsl #30 │ │ │ │ strge lr, [lr], #-2509 @ 0xfffff633 │ │ │ │ movwcs r2, #13314 @ 0x3402 │ │ │ │ @ instruction: 0xf1bf930a │ │ │ │ - bl 0x4622c4 │ │ │ │ + bl 0x4621ec │ │ │ │ submi r0, r3, #196, 4 @ 0x4000000c │ │ │ │ cmnpmi r0, #587202560 @ p-variant is OBSOLETE @ 0x23000000 │ │ │ │ mvnseq pc, #35 @ 0x23 │ │ │ │ vld2.8 {d22-d25}, [pc :64], r3 │ │ │ │ cmpvs r3, #-2080374783 @ 0x84000001 │ │ │ │ movwcs lr, #9997 @ 0x270d │ │ │ │ movwls r2, #41985 @ 0xa401 │ │ │ │ @@ -216774,55 +216732,55 @@ │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ rscsle r2, r0, r0, lsl #16 │ │ │ │ ldmdavs sl, {r0, r2, r3, r6, r8, r9, sl, sp, lr, pc} │ │ │ │ subsmi r9, sl, r3, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r2], -r1, lsr #2 │ │ │ │ vmax.s8 d20, d6, d11 │ │ │ │ - vaddl.s8 q10, d0, d4 │ │ │ │ + vmvn.i32 d19, #4 @ 0x00000004 │ │ │ │ andslt r0, r5, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x19a0140 │ │ │ │ + blt 0x19a0098 │ │ │ │ vmla.i8 d25, d6, d11 │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ mulcs r1, fp, lr │ │ │ │ - ldc2 1, cr15, [sl, #-584] @ 0xfffffdb8 │ │ │ │ + ldc2 1, cr15, [r6, #-584] @ 0xfffffdb8 │ │ │ │ strtmi r9, [r2], -fp, lsl #18 │ │ │ │ strls r2, [r0], -r0, lsl #6 │ │ │ │ - eorscs pc, r4, r6, asr #4 │ │ │ │ + rsbne pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr14, cr14, {3} │ │ │ │ @ instruction: 0xf1922001 │ │ │ │ - @ instruction: 0xf1c3fd0d │ │ │ │ - @ instruction: 0xf643f895 │ │ │ │ + @ instruction: 0xf1c3fd09 │ │ │ │ + @ instruction: 0xf643f889 │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8cd0095 │ │ │ │ ldrtmi r8, [r3], -r0 │ │ │ │ vrhadd.s8 d18, d6, d1 │ │ │ │ - vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 , d16, d28 │ │ │ │ stmdavs r0, {r1, r2, r3, r5, r9} │ │ │ │ - cdp2 1, 12, cr15, cr0, cr2, {6} │ │ │ │ + cdp2 1, 11, cr15, cr4, cr2, {6} │ │ │ │ @ instruction: 0xf1922001 │ │ │ │ - vfma.f32 , q11, │ │ │ │ - vmla.i d19, d16, d0[1] │ │ │ │ + vfma.f32 , q11, │ │ │ │ + vshr.s64 q9, q10, #64 │ │ │ │ @ instruction: 0xf72c002e │ │ │ │ - andcs pc, r1, pc, ror #27 │ │ │ │ - ldc2l 1, cr15, [r0], #584 @ 0x248 │ │ │ │ - addscc pc, r0, r6, asr #4 │ │ │ │ + andcs pc, r1, r3, asr #28 │ │ │ │ + stc2l 1, cr15, [ip], #584 @ 0x248 │ │ │ │ + sbccs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - stc2l 7, cr15, [r6, #176]! @ 0xb0 │ │ │ │ + cdp2 7, 3, cr15, cr10, cr12, {1} │ │ │ │ vabd.s8 q15, q3, │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q9, q6, #64 │ │ │ │ vrhadd.s8 d16, d6, d30 │ │ │ │ - vmla.i d19, d16, d0[4] │ │ │ │ - blmi 0x1640b4 │ │ │ │ + vmov.i32 d19, #0 @ 0x00000000 │ │ │ │ + blmi 0x16400c │ │ │ │ rsccc pc, r3, #64, 12 @ 0x4000000 │ │ │ │ - @ instruction: 0xf888f18e │ │ │ │ - eorseq ip, r3, r8, ror #25 │ │ │ │ + @ instruction: 0xf884f18e │ │ │ │ + eorseq ip, r3, r8, lsl ip │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ ldrmi fp, [ip], -pc, lsl #1 │ │ │ │ strmi r4, [r5], -r6, lsr #23 │ │ │ │ mcrge 6, 0, r4, cr12, cr2, {4} │ │ │ │ @@ -216836,51 +216794,51 @@ │ │ │ │ @ instruction: 0xf8cd9f18 │ │ │ │ @ instruction: 0xf0028030 │ │ │ │ @ instruction: 0xb1a8fa57 │ │ │ │ vadd.i8 d22, d4, d18 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ vqadd.s8 d29, d6, d10 │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q9, q6, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0xfe5b5930 │ │ │ │ + blmi 0xfe5b5888 │ │ │ │ addmi pc, pc, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1b20230 │ │ │ │ + blx 0x1b20188 │ │ │ │ strtmi r9, [sl], -ip, lsl #16 │ │ │ │ - mvnpl pc, r8, asr #12 │ │ │ │ + tstppl r4, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ - blx 0x920242 │ │ │ │ + blx 0x92019a │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - ldc2 1, cr15, [r6], {146} @ 0x92 │ │ │ │ + ldc2 1, cr15, [r2], {146} @ 0x92 │ │ │ │ vadd.i8 d24, d16, d18 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf894d1df │ │ │ │ @ instruction: 0xf1b99006 │ │ │ │ bicsle r0, sl, r1, lsl #30 │ │ │ │ - blcs 0xb06a34 │ │ │ │ - blmi 0xfe2180e8 │ │ │ │ + blcs 0xb0698c │ │ │ │ + blmi 0xfe218040 │ │ │ │ vmin.s8 d20, d6, d16 │ │ │ │ - vsubl.s8 q10, d0, d28 │ │ │ │ + vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q9, q6, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ addsmi pc, r4, #64, 12 @ 0x4000000 │ │ │ │ - blx 0x1120280 │ │ │ │ - bvs 0xfe99e024 │ │ │ │ + blx 0x11201d8 │ │ │ │ + bvs 0xfe99df7c │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ - bhi 0x9d887c │ │ │ │ + bhi 0x9d87d4 │ │ │ │ addslt r3, fp, #2048 @ 0x800 │ │ │ │ stmiale r4!, {r0, r8, r9, fp, sp}^ │ │ │ │ ldrbmi r9, [fp], -r0, lsl #12 │ │ │ │ stchi 6, cr4, [r2, #260]! @ 0x104 │ │ │ │ cmpeq r2, r0, ror #19 │ │ │ │ - blx 0x1fa00f8 │ │ │ │ + blx 0x1fa0050 │ │ │ │ stmdacs r0, {r0, r3, ip, pc} │ │ │ │ @ instruction: 0xf8aad0c0 │ │ │ │ @ instruction: 0xf8ca8068 │ │ │ │ @ instruction: 0xf0038070 │ │ │ │ @ instruction: 0xf88afa63 │ │ │ │ stchi 0, cr9, [r2, #352]! @ 0x160 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ @@ -216909,134 +216867,134 @@ │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ mvnle r2, r1, lsl #22 │ │ │ │ strhtne pc, [r8], #-138 @ 0xffffff76 @ │ │ │ │ ldrdcs pc, [r8], -r8 │ │ │ │ @ instruction: 0x3014f8d8 │ │ │ │ @ instruction: 0xf8aa3101 │ │ │ │ stmdbls r6, {r3, r5, r6, ip} │ │ │ │ - blcc 0x1351d0 │ │ │ │ + blcc 0x135128 │ │ │ │ addsmi r4, r5, #10 │ │ │ │ ldrmi fp, [r5], -r8, lsr #30 │ │ │ │ svclt 0x0038429f │ │ │ │ @ instruction: 0xf8d8461f │ │ │ │ stchi 0, cr3, [r2, #112]! @ 0x70 │ │ │ │ - bleq 0x1deac8 │ │ │ │ - blls 0x25e110 │ │ │ │ + bleq 0x1dea20 │ │ │ │ + blls 0x25e068 │ │ │ │ sbcsle r2, r9, r0, lsl #22 │ │ │ │ stmdbcs r0, {r0, r3, r4, fp, sp, lr} │ │ │ │ teqphi lr, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ ldrdeq pc, [r4], -r8 │ │ │ │ strls r9, [r0], -r7, lsl #22 │ │ │ │ - blx 0x6201c4 │ │ │ │ + blx 0x62011c │ │ │ │ stmdacs r0, {r0, r1, r9, sl, lr} │ │ │ │ msrhi CPSR_fsx, #0 │ │ │ │ @ instruction: 0x2010f8d8 │ │ │ │ @ instruction: 0xf8124402 │ │ │ │ stmdacs r0, {r0, sl, fp} │ │ │ │ tstphi r1, #64 @ p-variant is OBSOLETE @ 0x40 │ │ │ │ andsvs r9, r3, r5, lsl #20 │ │ │ │ ldc2 1, cr15, [r2], #-288 @ 0xfffffee0 │ │ │ │ ldr r8, [fp, r2, lsr #27]! │ │ │ │ strls r4, [r4, #-1752] @ 0xfffff928 │ │ │ │ mvnscc pc, #24, 2 │ │ │ │ - bl 0x1989e04 │ │ │ │ + bl 0x1989d5c │ │ │ │ svcls 0x00050202 │ │ │ │ strlt lr, [r7, #-2525] @ 0xfffff623 │ │ │ │ tsteq r2, r3, asr sl │ │ │ │ rsbshi pc, r7, #0 │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ tstlt sl, r0, lsr #6 │ │ │ │ @ instruction: 0xf382fab2 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04f827a │ │ │ │ @ instruction: 0xf1c34200 │ │ │ │ - blcc 0x92629c │ │ │ │ + blcc 0x9261f4 │ │ │ │ @ instruction: 0xf808fa02 │ │ │ │ vpmax.u8 d15, d3, d18 │ │ │ │ stmdaeq r3, {r3, r6, r9, fp, sp, lr, pc} │ │ │ │ subsle r2, r0, r0, lsl #30 │ │ │ │ - blcs 0x186ab8 │ │ │ │ + blcs 0x186a10 │ │ │ │ stmdbls r6, {r3, r6, ip, lr, pc} │ │ │ │ - blls 0x1f5ad4 │ │ │ │ + blls 0x1f5a2c │ │ │ │ smlabtcs r0, pc, sl, r1 @ │ │ │ │ @ instruction: 0xf7ff463a │ │ │ │ @ instruction: 0xf245fca5 │ │ │ │ vqdmlal.s q11, d16, d0[6] │ │ │ │ - bls 0x1e509c │ │ │ │ - bl 0x17e2b8 │ │ │ │ + bls 0x1e4ff4 │ │ │ │ + bl 0x17e210 │ │ │ │ @ instruction: 0xf1b80903 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ - bhi 0x944bc4 │ │ │ │ + bhi 0x944b1c │ │ │ │ eoreq pc, r2, #68, 4 @ 0x40000004 │ │ │ │ andseq pc, r0, #192, 4 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stmdbcs r2, {r0, r8, r9, sl, ip, sp} │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ @ instruction: 0xf04f4648 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ @ instruction: 0xf04f9200 │ │ │ │ andcs r0, r0, #0, 16 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbhi r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc2l 0, cr15, [sl], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ @ instruction: 0xf185d163 │ │ │ │ - vpadd.i8 , q3, │ │ │ │ - vqdmlal.s q10, d16, d0[7] │ │ │ │ + vpadd.i8 , q3, │ │ │ │ + vorr.i32 d20, #3072 @ 0x00000c00 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - @ instruction: 0x31acf246 │ │ │ │ + bicscs pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0x1b8d88 │ │ │ │ + blmi 0x1b8ce0 │ │ │ │ @ instruction: 0xf978f06e │ │ │ │ svclt 0x0000e6e0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + eorseq ip, r3, ip, lsr #24 │ │ │ │ strtmi r9, [r8], -r6, lsl #20 │ │ │ │ @ instruction: 0xf7ff9904 │ │ │ │ @ instruction: 0xf8ddfc5f │ │ │ │ - bls 0x288310 │ │ │ │ + bls 0x288268 │ │ │ │ stmdbls r4, {r0, r1, r5, r9, fp, pc} │ │ │ │ - blcs 0x170adc │ │ │ │ + blcs 0x170a34 │ │ │ │ streq lr, [r1, -r2, lsr #23] │ │ │ │ andhi pc, r7, #0 │ │ │ │ - mrc2 1, 7, pc, cr14, cr14, {5} │ │ │ │ + mrc2 1, 7, pc, cr2, cr14, {5} │ │ │ │ vrshl.s8 d20, d0, d16 │ │ │ │ - ldc 2, cr8, [pc, #284] @ 0xe4408 │ │ │ │ + ldc 2, cr8, [pc, #284] @ 0xe4360 │ │ │ │ @ instruction: 0x46487bbc │ │ │ │ ldmibcc pc!, {r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ andeq lr, r7, #9216 @ 0x2400 │ │ │ │ ldrmi r9, [r1], -r0, lsl #6 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ stc 2, cr2, [sp] │ │ │ │ tstls r5, r2, lsl #22 │ │ │ │ ldc2 0, cr15, [r6], #-12 │ │ │ │ mcrrne 6, 0, r4, r2, cr3 │ │ │ │ - bls 0x258604 │ │ │ │ + bls 0x25855c │ │ │ │ mulsle ip, r7, r2 │ │ │ │ @ instruction: 0xf1c84481 │ │ │ │ - b 0x326324 │ │ │ │ + b 0x32627c │ │ │ │ @ instruction: 0xf6070808 │ │ │ │ @ instruction: 0xf60279ff │ │ │ │ strbmi r7, [r1], #2047 @ 0x7ff │ │ │ │ vst3.8 {d20-d22}, [pc], r7 │ │ │ │ @ instruction: 0xf6cf4370 │ │ │ │ strbmi r7, [r0, #-1023] @ 0xfffffc01 │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ streq lr, [r3, -r7, lsl #20] │ │ │ │ - bl 0xfeb18354 │ │ │ │ + bl 0xfeb182ac │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ ldrmi pc, [r9, #2255]! @ 0x8cf │ │ │ │ bichi pc, r4, r0, asr #32 │ │ │ │ - bls 0x1f5c64 │ │ │ │ + bls 0x1f5bbc │ │ │ │ andls r1, r5, #630784 @ 0x9a000 │ │ │ │ - bcs 0x1142ae8 │ │ │ │ + bcs 0x1142a40 │ │ │ │ bicshi pc, r9, r0 │ │ │ │ vst2.8 {d25,d27}, [pc], r5 │ │ │ │ @ instruction: 0xf6cf4c70 │ │ │ │ @ instruction: 0xf8ca7cff │ │ │ │ @ instruction: 0xf8ca3004 │ │ │ │ strcs r1, [r0, -r0] │ │ │ │ smlabtne fp, sl, r9, lr │ │ │ │ @@ -217070,31 +217028,31 @@ │ │ │ │ movweq pc, #4099 @ 0x1003 @ │ │ │ │ @ instruction: 0xf045bf48 │ │ │ │ ldrmi r0, [r4], #-1282 @ 0xfffffafe │ │ │ │ @ instruction: 0x2014f8d9 │ │ │ │ streq lr, [r3, #2629] @ 0xa45 │ │ │ │ @ instruction: 0x3010f8d9 │ │ │ │ stmdaeq r2, {r2, r8, r9, fp, sp, lr, pc} │ │ │ │ - bleq 0x21f014 │ │ │ │ + bleq 0x21ef6c │ │ │ │ cmple r3, r0, lsl #22 │ │ │ │ movweq pc, #8197 @ 0x2005 @ │ │ │ │ movwls r4, #17859 @ 0x45c3 │ │ │ │ @ instruction: 0x0769d312 │ │ │ │ @ instruction: 0xf8dad50b │ │ │ │ adcmi r3, r3, #8 │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-8] │ │ │ │ @ instruction: 0xf8cad201 │ │ │ │ - blls 0x210464 │ │ │ │ - blls 0x293064 │ │ │ │ + blls 0x2103bc │ │ │ │ + blls 0x292fbc │ │ │ │ bfi r8, sl, (invalid: 27:4) │ │ │ │ movweq pc, #8197 @ 0x2005 @ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ - bls 0x2c46c0 │ │ │ │ + bls 0x2c4618 │ │ │ │ ldmvc pc!, {r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #10760 @ 0x2a08 │ │ │ │ ldmvc pc!, {r0, r1, r3, r9, sl, ip, sp, lr, pc}^ @ │ │ │ │ stmdaeq r2, {r3, r9, fp, sp, lr, pc} │ │ │ │ cmnle r4, #817889280 @ 0x30c00000 │ │ │ │ ldmdale r6, {r0, r1, r6, r8, sl, lr}^ │ │ │ │ strle r0, [sl, #-1901] @ 0xfffff893 │ │ │ │ @@ -217109,15 +217067,15 @@ │ │ │ │ @ instruction: 0xf8cabf88 │ │ │ │ ldrbmi r4, [fp, #-16] │ │ │ │ @ instruction: 0xf8cabf38 │ │ │ │ bfi fp, r4, #0, #17 │ │ │ │ ldrdcs pc, [r4], -r9 │ │ │ │ stmdals r7, {r3, r8, fp, ip, pc} │ │ │ │ vaddw.u8 , q2, d0 │ │ │ │ - bne 0x15648d0 │ │ │ │ + bne 0x1564828 │ │ │ │ ldrmi r4, [r9], #-32 @ 0xffffffe0 │ │ │ │ tstcs r2, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf002462a │ │ │ │ andcc pc, r1, fp, asr #17 │ │ │ │ stcls 1, cr13, [sl, #-680] @ 0xfffffd58 │ │ │ │ @ instruction: 0xf8dae6e9 │ │ │ │ @ instruction: 0xf8dd3014 │ │ │ │ @@ -217125,128 +217083,128 @@ │ │ │ │ @ instruction: 0xf8dab91b │ │ │ │ stmib sl, {r2, r3, ip, sp}^ │ │ │ │ @ instruction: 0xf0723304 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf003d16e │ │ │ │ @ instruction: 0xf8dbf88d │ │ │ │ @ instruction: 0xf1bb0008 │ │ │ │ - stmdals r9, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfec20a08 │ │ │ │ + stmdals r9, {r0, r3, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfec20960 │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ cmnphi sp, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ - vldr , [pc, #448] @ 0xe46d0 │ │ │ │ - bl 0xfe9c31e0 │ │ │ │ + vldr , [pc, #448] @ 0xe4628 │ │ │ │ + bl 0xfe9c3138 │ │ │ │ strbmi r0, [r0], -r8, lsl #2 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #1578 @ 0x62a │ │ │ │ - blvc 0x19fb58 │ │ │ │ + blvc 0x19fab0 │ │ │ │ @ instruction: 0xf0032332 │ │ │ │ andcc pc, r1, r9, lsr #22 │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ strle r0, [r2, #1896]! @ 0x768 │ │ │ │ ldrdcc pc, [r8], -sl │ │ │ │ ldmdale r3!, {r0, r1, r5, r7, r9, lr} │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ addsle r4, sl, #381681664 @ 0x16c00000 │ │ │ │ @ instruction: 0x4658e797 │ │ │ │ @ instruction: 0xf7f6930b │ │ │ │ @ instruction: 0xf010fa7d │ │ │ │ - blls 0x3a8170 │ │ │ │ + blls 0x3a80c8 │ │ │ │ svclt 0x00084602 │ │ │ │ stmpl r0, {r3, r5, r7, r8, sl, ip, sp, lr, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ @ instruction: 0xf1400792 │ │ │ │ vrhadd.s8 d24, d4, d17 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ @ instruction: 0x21000295 │ │ │ │ ldmdavs r0, {r0, r1, r3, r8, r9, ip, pc} │ │ │ │ andeq lr, fp, #168, 22 @ 0x2a000 │ │ │ │ @ instruction: 0xf1b14458 │ │ │ │ - blls 0x3df330 │ │ │ │ - blmi 0x75e334 │ │ │ │ + blls 0x3df278 │ │ │ │ + blmi 0x75e28c │ │ │ │ vmin.s8 d20, d6, d16 │ │ │ │ - vsubl.s8 q10, d16, d8 │ │ │ │ + vrshr.s64 d19, d24, #64 │ │ │ │ vhsub.s8 d16, d6, d30 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q9, q6, #64 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ subne pc, lr, #64, 12 @ 0x4000000 │ │ │ │ @ instruction: 0xf06d9d0a │ │ │ │ strb pc, [r9, #-4051]! @ 0xfffff02d @ │ │ │ │ ldrdcc pc, [ip], -sl │ │ │ │ andmi pc, r8, sl, asr #17 │ │ │ │ @ instruction: 0xf4ff455b │ │ │ │ @ instruction: 0xe762af3e │ │ │ │ eorcs r8, r8, #592 @ 0x250 │ │ │ │ strcs r6, [r0], #-2592 @ 0xfffff5e0 │ │ │ │ @ instruction: 0x4621465b │ │ │ │ - blx 0x2495c6 │ │ │ │ + blx 0x24951e │ │ │ │ @ instruction: 0xf002f202 │ │ │ │ strmi pc, [r6], -sp, lsl #16 │ │ │ │ rsbsle r2, fp, r0, lsl #16 │ │ │ │ rsbsle r2, r9, r0, lsl #26 │ │ │ │ strmi r4, [r4], -r3, lsr #12 │ │ │ │ svclt 0x0000e00c │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, ip, lsl #26 │ │ │ │ + eorseq ip, r3, ip, lsr ip │ │ │ │ strtcc r3, [r8], #-769 @ 0xfffffcff │ │ │ │ mlsle r9, sp, r2, r4 │ │ │ │ - bcs 0x17e780 │ │ │ │ + bcs 0x17e6d8 │ │ │ │ stmibvs r5!, {r3, r4, r5, r6, r7, r8, ip, lr, pc} │ │ │ │ - blx 0x1ad2a2 │ │ │ │ + blx 0x1ad1fa │ │ │ │ stmdbvs pc!, {r0, r2, r8, sl, sp, lr}^ @ │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ strmi pc, [r0], r7, lsr #20 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ @ instruction: 0xf04f80dc │ │ │ │ stmdbvs sl!, {r8, fp} │ │ │ │ stmib sp, {r0, r1, r3, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8cd7b00 │ │ │ │ @ instruction: 0xf0019008 │ │ │ │ stmdacs r0, {r0, r3, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ sbchi pc, pc, r0 │ │ │ │ strtmi r6, [r8], -r5, ror #18 │ │ │ │ - blx 0x5a0b54 │ │ │ │ + blx 0x5a0aac │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ sbchi pc, r7, r0 │ │ │ │ strbmi r6, [fp], -r2, lsr #18 │ │ │ │ stmdblt r1, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf0019500 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcshi pc, lr, r0 │ │ │ │ @ instruction: 0xf64f092d │ │ │ │ strmi r6, [r9, #3326]! @ 0xcfe │ │ │ │ - bl 0x2dae98 │ │ │ │ + bl 0x2dadf0 │ │ │ │ stmibhi r3!, {r0, r3, sl, ip}^ │ │ │ │ addslt r3, fp, #1024 @ 0x400 │ │ │ │ stmdale r5, {r0, r1, r5, r6, r8, sl, lr} │ │ │ │ @ instruction: 0xf0037b23 │ │ │ │ - blcs 0x1652ac │ │ │ │ + blcs 0x165204 │ │ │ │ adcshi pc, r6, r0 │ │ │ │ strmi r3, [r9, #3329]! @ 0xd01 │ │ │ │ vstrcs d13, [r0, #-168] @ 0xffffff58 │ │ │ │ adchi pc, r6, r0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf1484638 │ │ │ │ strmi pc, [r4], -r9, lsl #21 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ andscs r8, r0, #157 @ 0x9d │ │ │ │ @ instruction: 0xf6424629 │ │ │ │ - vqdmlal.s q11, d0, d1[4] │ │ │ │ + vrsra.s64 d21, d25, #64 │ │ │ │ @ instruction: 0xf192030e │ │ │ │ - andscs pc, r4, sp, asr sp @ │ │ │ │ + andscs pc, r4, r9, asr sp @ │ │ │ │ @ instruction: 0xf964f148 │ │ │ │ - andvs pc, r9, #69206016 @ 0x4200000 │ │ │ │ + rsbpl pc, r1, #69206016 @ 0x4200000 │ │ │ │ andeq pc, lr, #192, 4 │ │ │ │ vhadd.s8 d22, d4, d2 │ │ │ │ vrshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf8c00295 │ │ │ │ stmib r0, {r2, r3, pc}^ │ │ │ │ ldmdavs r1, {r0, sl, ip, lr} │ │ │ │ andsvs r6, r0, r1, lsl #2 │ │ │ │ @@ -217260,25 +217218,25 @@ │ │ │ │ strbmi pc, [r3], -r3, lsl #30 @ │ │ │ │ movtcs lr, #1589 @ 0x635 │ │ │ │ vrshl.s8 d30, d15, d20 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ ldr r0, [r9, #784]! @ 0x310 │ │ │ │ @ instruction: 0xf04f4690 │ │ │ │ andls r3, r6, #-67108861 @ 0xfc000003 │ │ │ │ - blx 0xfef09314 │ │ │ │ - b 0x14e2928 │ │ │ │ + blx 0xfef0926c │ │ │ │ + b 0x14e2880 │ │ │ │ str r1, [fp, #2136] @ 0x858 │ │ │ │ movweq pc, #456 @ 0x1c8 @ │ │ │ │ stmdbeq r3, {r0, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf8bae5db │ │ │ │ andcs r2, ip, r8, rrx │ │ │ │ - blx 0x189332 │ │ │ │ + blx 0x18928a │ │ │ │ @ instruction: 0xf148f000 │ │ │ │ @ instruction: 0xf8caf925 │ │ │ │ - blls 0x1e48dc │ │ │ │ + blls 0x1e4834 │ │ │ │ stchi 6, cr4, [r2, #528]! @ 0x210 │ │ │ │ @ instruction: 0xf43f2a00 │ │ │ │ stmdbls r9, {r0, r1, r2, r4, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0xf8dd2700 │ │ │ │ and lr, fp, r4, lsl r0 │ │ │ │ tstle r4, r2, lsl #16 │ │ │ │ ldrbtmi r6, [r2], #-2186 @ 0xfffff776 │ │ │ │ @@ -217292,164 +217250,164 @@ │ │ │ │ @ instruction: 0xf84c4470 │ │ │ │ stmvs r8, {r2, r3, sl, fp} │ │ │ │ stceq 8, cr15, [r8], {76} @ 0x4c │ │ │ │ @ instruction: 0xf84c6948 │ │ │ │ strb r0, [sl, r4, lsl #24]! │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ @ instruction: 0xf185e576 │ │ │ │ - vtst.8 , q11, │ │ │ │ - vrsra.s64 q10, q4, #64 │ │ │ │ + vtst.8 , q11, │ │ │ │ + vsubw.s8 q10, q0, d8 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ - @ instruction: 0x31acf246 │ │ │ │ + bicscs pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrtmi r6, [r0], -r2, lsl #16 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ - blmi 0xba917c │ │ │ │ + blmi 0xba90d4 │ │ │ │ @ instruction: 0xf06d9d0a │ │ │ │ strbt pc, [r7], #-3839 @ 0xfffff101 @ │ │ │ │ ldrtmi r4, [r0], -r8, lsr #22 │ │ │ │ - adcmi pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + sbcscc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x31acf246 │ │ │ │ + bicscs pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr1, [sl, #-424] @ 0xfffffe58 │ │ │ │ cdp2 0, 12, cr15, cr0, cr13, {3} │ │ │ │ smlsdcs r0, r6, r4, lr │ │ │ │ @ instruction: 0xf1484640 │ │ │ │ @ instruction: 0x4638f937 │ │ │ │ @ instruction: 0xf934f148 │ │ │ │ @ instruction: 0xf1484630 │ │ │ │ @ instruction: 0xe67af931 │ │ │ │ @ instruction: 0xf1096863 │ │ │ │ - bls 0x226bec │ │ │ │ + bls 0x226b44 │ │ │ │ movweq pc, #4131 @ 0x1023 @ │ │ │ │ rsbvs r4, r3, r3, lsl r4 │ │ │ │ @ instruction: 0xf1c2e731 │ │ │ │ - ldrmi pc, [ip], -sp, ror #24 │ │ │ │ - rsbsmi pc, r0, #1610612740 @ 0x60000004 │ │ │ │ + ldrmi pc, [ip], -r1, ror #24 │ │ │ │ + adccc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x31acf246 │ │ │ │ + bicscs pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blmi 0x54900c │ │ │ │ + blmi 0x548f64 │ │ │ │ @ instruction: 0xf6404630 │ │ │ │ stcls 2, cr4, [r8, #-796] @ 0xfffffce4 │ │ │ │ cdp2 0, 9, cr15, cr8, cr13, {3} │ │ │ │ @ instruction: 0xf1484620 │ │ │ │ strt pc, [fp], #-2321 @ 0xfffff6ef │ │ │ │ movwcs r9, #3336 @ 0xd08 │ │ │ │ @ instruction: 0xe7f7461c │ │ │ │ ldrtmi r4, [r0], -r9, lsl #22 │ │ │ │ - subsmi pc, r4, #1610612740 @ 0x60000004 │ │ │ │ + addcc pc, r4, #1610612740 @ 0x60000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - @ instruction: 0x31acf246 │ │ │ │ + bicscs pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ stcls 2, cr4, [r8, #-756] @ 0xfffffd0c │ │ │ │ cdp2 0, 8, cr15, cr0, cr13, {3} │ │ │ │ svclt 0x0000e7eb │ │ │ │ - eorseq ip, r3, ip, lsl #26 │ │ │ │ - ldrshteq ip, [r3], -ip │ │ │ │ + eorseq ip, r3, ip, lsr ip │ │ │ │ + eorseq ip, r3, ip, lsr #24 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3ba5c │ │ │ │ + bl 0xfec3b9b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, r1, r8, lsr #31 │ │ │ │ @ instruction: 0x46044b31 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ ldmdavs fp, {r1, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f930f │ │ │ │ strcs r0, [r0, -r0, lsl #6] │ │ │ │ - stmib ip!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r8!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - @ instruction: 0xff92f1bc │ │ │ │ + @ instruction: 0xff86f1bc │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r8], -pc @ │ │ │ │ strmi r4, [sp], -r6, lsl #12 │ │ │ │ stmdbge r2, {r2, r4, r5, r9, sp} │ │ │ │ @ instruction: 0xf1bd4620 │ │ │ │ - ldmdacs r3!, {r0, r1, r2, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + ldmdacs r3!, {r0, r1, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs sp, r0, r0, lsl r8 │ │ │ │ ldmdavs sl, {r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r1, r7, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x462b4632 │ │ │ │ strls r4, [r0, -r0, lsr #12] │ │ │ │ - @ instruction: 0xff6cf1bc │ │ │ │ + @ instruction: 0xff60f1bc │ │ │ │ svccc 0x00fff1b1 │ │ │ │ @ instruction: 0xf1b0bf08 │ │ │ │ strdle r3, [r2], #255 @ 0xff @ │ │ │ │ vpmax.s8 d25, d4, d2 │ │ │ │ vbic.i32 , #20224 @ 0x00004f00 │ │ │ │ addsmi r6, sl, #76, 6 @ 0x30000001 │ │ │ │ @ instruction: 0xf8bdd1db │ │ │ │ vhadd.s8 d18, d0, d12 │ │ │ │ addsmi r1, sl, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf89dd1d5 │ │ │ │ - blcs 0x130938 │ │ │ │ + blcs 0x130890 │ │ │ │ @ instruction: 0xf8bdd1d1 │ │ │ │ - blcs 0xaf0970 │ │ │ │ - bls 0x419040 │ │ │ │ + blcs 0xaf08c8 │ │ │ │ + bls 0x418f98 │ │ │ │ vbic.i32 d18, #1024 @ 0x00000400 │ │ │ │ addsmi r0, sl, #32, 6 @ 0x80000000 │ │ │ │ @ instruction: 0xf8bdd1c7 │ │ │ │ - blcc 0x17097c │ │ │ │ - blcs 0x15138c │ │ │ │ + blcc 0x1708d4 │ │ │ │ + blcs 0x1512e4 │ │ │ │ stmdals fp, {r0, r6, r7, fp, ip, lr, pc} │ │ │ │ @ instruction: 0xf1c2e7c0 │ │ │ │ - svclt 0x0000fbd3 │ │ │ │ + svclt 0x0000fbc7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 1, cr15, cr8, cr12, {6} │ │ │ │ ldrhtlt r4, [r1], #186 @ 0xba │ │ │ │ strmi r4, [r6], -sp, lsl #12 │ │ │ │ tstcs r0, r4, lsr r2 │ │ │ │ - beq 0xb20d84 │ │ │ │ + beq 0xb20cdc │ │ │ │ @ instruction: 0xf10da851 │ │ │ │ ldmdavs fp, {r6, r7, r8, r9, fp} │ │ │ │ @ instruction: 0xf04f936f │ │ │ │ @ instruction: 0xf04f0300 │ │ │ │ @ instruction: 0xf1b10800 │ │ │ │ - addcs lr, r4, #120, 18 @ 0x1e0000 │ │ │ │ + addcs lr, r4, #116, 18 @ 0x1d0000 │ │ │ │ ldrbmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldmdb r2!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb lr!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strbmi r2, [r1], -r4, lsl #5 │ │ │ │ @ instruction: 0xf8caa80f │ │ │ │ @ instruction: 0xf1b18000 │ │ │ │ - @ instruction: 0xf8cde96c │ │ │ │ + @ instruction: 0xf8cde968 │ │ │ │ strtmi sl, [sl], -r0 │ │ │ │ orrvs pc, r0, r6, lsl #10 │ │ │ │ @ instruction: 0xf8d6ab51 │ │ │ │ @ instruction: 0xf7ff0428 │ │ │ │ @ instruction: 0xf64cfb3b │ │ │ │ vqdmlal.s q10, d16, d0[4] │ │ │ │ ldmdavs ip, {r2, r4, r7, r8, r9} │ │ │ │ svccc 0x0000f5b4 │ │ │ │ @ instruction: 0xf44fbf38 │ │ │ │ @ instruction: 0xf1be3400 │ │ │ │ - @ instruction: 0xf895fb9b │ │ │ │ + @ instruction: 0xf895fb8f │ │ │ │ @ instruction: 0xf5b03058 │ │ │ │ - ldc 15, cr5, [pc, #512] @ 0xe4bb4 │ │ │ │ + ldc 15, cr5, [pc, #512] @ 0xe4b0c │ │ │ │ svclt 0x00387b9c │ │ │ │ addpl pc, r0, pc, asr #8 │ │ │ │ - bl 0x1f5ecc │ │ │ │ + bl 0x1f5e24 │ │ │ │ @ instruction: 0xf04f0100 │ │ │ │ svclt 0x001433ff │ │ │ │ andcs r2, r3, #1879048192 @ 0x70000000 │ │ │ │ strmi r9, [r7], -r0, lsl #6 │ │ │ │ strbmi r2, [r0], -r2, lsr #6 │ │ │ │ - blvc 0x1a000c │ │ │ │ + blvc 0x19ff64 │ │ │ │ @ instruction: 0xf8d0f003 │ │ │ │ mcrrne 6, 8, r4, r3, cr1 │ │ │ │ strthi pc, [r9], #-0 │ │ │ │ @ instruction: 0x46424639 │ │ │ │ stccc 4, cr4, [r4], {79} @ 0x4f │ │ │ │ cdp2 0, 5, cr15, cr4, cr2, {0} │ │ │ │ eorvs r4, pc, #60, 8 @ 0x3c000000 │ │ │ │ @@ -217459,19 +217417,19 @@ │ │ │ │ movwls r6, #2603 @ 0xa2b │ │ │ │ strmi r4, [r2], -r4, lsl #12 │ │ │ │ orrvs pc, r5, r6, lsl #10 │ │ │ │ strcc pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ @ instruction: 0xf7fe2001 │ │ │ │ @ instruction: 0xf8c6fb2b │ │ │ │ strbtvs r0, [r8], #1036 @ 0x40c │ │ │ │ - bvs 0xb7622c │ │ │ │ + bvs 0xb76184 │ │ │ │ strtmi r9, [r2], -r0, lsl #4 │ │ │ │ strtne pc, [r4], #-2262 @ 0xfffff72a │ │ │ │ ldreq pc, [ip], #-2262 @ 0xfffff72a │ │ │ │ - blx 0x8a2a2a │ │ │ │ + blx 0x8a2982 │ │ │ │ streq pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ strmi r6, [r3], -r8, lsr #12 │ │ │ │ andls r6, r0, #172032 @ 0x2a000 │ │ │ │ @ instruction: 0xf8d64622 │ │ │ │ @ instruction: 0xf8d61420 │ │ │ │ @ instruction: 0xf7fe0418 │ │ │ │ @ instruction: 0x4603fb11 │ │ │ │ @@ -217482,56 +217440,56 @@ │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf8da83b2 │ │ │ │ svcge 0x005ea000 │ │ │ │ @ instruction: 0xf1baac0c │ │ │ │ suble r0, r6, r0, lsl #30 │ │ │ │ eorscs sl, r4, #12, 24 @ 0xc00 │ │ │ │ ldrtmi r4, [r8], -r1, asr #12 │ │ │ │ - stmia ip!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia r8!, {r0, r4, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ stmib r4, {r4, r6, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf8c48800 │ │ │ │ @ instruction: 0xf8cd8008 │ │ │ │ @ instruction: 0xf06b802c │ │ │ │ @ instruction: 0x4641fb93 │ │ │ │ - @ instruction: 0xff9af1bc │ │ │ │ + @ instruction: 0xff8ef1bc │ │ │ │ vmull.p8 , d0, d3 │ │ │ │ vst2.16 {d24-d27}, [pc :256] │ │ │ │ ldrtmi r6, [r1], -r0, lsl #5 │ │ │ │ @ instruction: 0xf1bd9305 │ │ │ │ - blls 0x262dfc │ │ │ │ + blls 0x262d24 │ │ │ │ vmlal.s8 q9, d0, d0 │ │ │ │ @ instruction: 0xf8cd83a5 │ │ │ │ - bge 0x4c4ab4 │ │ │ │ + bge 0x4c4a0c │ │ │ │ movweq lr, #6596 @ 0x19c4 │ │ │ │ ldrtmi r4, [fp], -r1, lsr #12 │ │ │ │ eorvs r4, r6, r0, asr r6 │ │ │ │ - blx 0xfe9a2ac0 │ │ │ │ + blx 0xfe9a2a18 │ │ │ │ stmibvs fp!, {r0, r2, r4, r9, fp, ip, pc} │ │ │ │ stmdble r5, {r1, r3, r4, r7, r9, lr} │ │ │ │ - bne 0xff34af0c │ │ │ │ + bne 0xff34ae64 │ │ │ │ svcvc 0x0080f1b1 │ │ │ │ @ instruction: 0x61aabf38 │ │ │ │ - cmpppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ - stmdacs r0, {r0, r1, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ addhi pc, r3, r0 │ │ │ │ - cmpppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrmi pc, r8, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf1b14650 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ eorscs sp, r4, #121 @ 0x79 │ │ │ │ ldrtmi r2, [r8], -r0, lsl #2 │ │ │ │ - stmia r6!, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmia r2!, {r0, r4, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ svcmi 0x0049463b │ │ │ │ eorvs r4, r7, r1, lsr #12 │ │ │ │ mrrccs 6, 4, pc, r8, cr0 @ │ │ │ │ @ instruction: 0xf04f2200 │ │ │ │ andls r3, r0, #4080 @ 0xff0 │ │ │ │ - rsbpl pc, ip, r6, asr #4 │ │ │ │ + addsmi pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xce01e9c4 │ │ │ │ @ instruction: 0xf7ff465a │ │ │ │ @ instruction: 0xf607fa6d │ │ │ │ ldmib fp, {r2, r4, r6, r8, sp}^ │ │ │ │ vmla.i8 d20, d4, d0 │ │ │ │ @ instruction: 0xf2c06c94 │ │ │ │ @@ -217553,15 +217511,15 @@ │ │ │ │ @ instruction: 0xf8d6040c │ │ │ │ @ instruction: 0xf8d67418 │ │ │ │ @ instruction: 0xf1ba841c │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ stclge 2, cr8, [fp], #-804 @ 0xfffffcdc │ │ │ │ @ instruction: 0xf04f2a41 │ │ │ │ svclt 0x00180300 │ │ │ │ - bleq 0x1020fcc │ │ │ │ + bleq 0x1020f24 │ │ │ │ stmib r4, {r0, r1, r3, r5, r6, r8, r9, ip, pc}^ │ │ │ │ rscvs r3, r3, r1, lsl #6 │ │ │ │ rschi pc, r5, #0 │ │ │ │ vnmls.f64 d4, d13, d19 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ movtpl pc, #62723 @ 0xf503 @ │ │ │ │ @@ -217569,19 +217527,19 @@ │ │ │ │ ldrtle r0, [sp], #-345 @ 0xfffffea7 │ │ │ │ strle r0, [lr], #-1690 @ 0xfffff966 │ │ │ │ @ instruction: 0xf100071a │ │ │ │ @ instruction: 0xf41382cd │ │ │ │ @ instruction: 0xf04f4f00 │ │ │ │ @ instruction: 0xf0000304 │ │ │ │ vhsub.s8 q12, q11, │ │ │ │ - vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ + vmla.f d20, d0, d0[1] │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ ldreq lr, [r9, #50] @ 0x32 │ │ │ │ adcshi pc, r1, #64, 2 │ │ │ │ - tstppl r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi r4, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andcs r2, r5, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04fe028 │ │ │ │ @ instruction: 0xf04f0800 │ │ │ │ movwcs r0, #6400 @ 0x1900 │ │ │ │ tstpmi r0, #192, 4 @ p-variant is OBSOLETE │ │ │ │ strbvs r2, [fp, #-517]! @ 0xfffffdfb │ │ │ │ @@ -217591,39 +217549,39 @@ │ │ │ │ movwls r2, #0 │ │ │ │ vsubw.s8 q9, q0, d18 │ │ │ │ @ instruction: 0xf0020310 │ │ │ │ strb pc, [lr, -pc, lsr #31]! @ │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsr #26 │ │ │ │ - addeq fp, r2, sl, asr #5 │ │ │ │ + eorseq ip, r3, r8, asr ip │ │ │ │ + addeq fp, r2, r2, ror r3 │ │ │ │ vcgt.s8 d18, d6, d4 │ │ │ │ - vaddw.s8 , q0, d0 │ │ │ │ + vbic.i32 d20, #0 @ 0x00000000 │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ movwls r1, #31427 @ 0x7ac3 │ │ │ │ @ instruction: 0xf0014618 │ │ │ │ - blls 0x2e378c │ │ │ │ + blls 0x2e36e4 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movweq pc, #61475 @ 0xf023 @ │ │ │ │ @ instruction: 0xf0759305 │ │ │ │ - blls 0x264934 │ │ │ │ + blls 0x26488c │ │ │ │ andscs r4, r0, #34603008 @ 0x2100000 │ │ │ │ movwls r3, #39696 @ 0x9b10 │ │ │ │ @ instruction: 0x461c4618 │ │ │ │ - blx 0xff0a0c74 │ │ │ │ + blx 0xff0a0bcc │ │ │ │ movweq lr, #35591 @ 0x8b07 │ │ │ │ andcs r3, r3, fp, lsr #6 │ │ │ │ - bl 0xfe9fdc38 │ │ │ │ + bl 0xfe9fdb90 │ │ │ │ @ instruction: 0xf1080383 │ │ │ │ @ instruction: 0xf0230401 │ │ │ │ movwls r0, #33551 @ 0x830f │ │ │ │ ldclne 6, cr4, [fp], #-104 @ 0xffffff98 │ │ │ │ @ instruction: 0xf8c53204 │ │ │ │ - bl 0x184da4 │ │ │ │ + bl 0x184cfc │ │ │ │ andls r0, r6, #201326594 @ 0xc000002 │ │ │ │ streq lr, [r4], #2819 @ 0xb03 │ │ │ │ movwls r6, #21546 @ 0x542a │ │ │ │ strtvs r2, [fp], #516 @ 0x204 │ │ │ │ movcs r4, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0x63ab636c │ │ │ │ @ instruction: 0xf0202300 │ │ │ │ @@ -217704,49 +217662,49 @@ │ │ │ │ smlabtlt r8, fp, ip, pc @ │ │ │ │ andvs r2, r3, fp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ teqpeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ strmi pc, [r3], r1, asr #25 │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbf97f │ │ │ │ + @ instruction: 0xf8cbf973 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr #2 │ │ │ │ ldc2 0, cr15, [r4], #128 @ 0x80 │ │ │ │ movwcs fp, #49416 @ 0xc108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr #2 │ │ │ │ stc2 0, cr15, [sl], #128 @ 0x80 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - @ instruction: 0xf8f0f1b9 │ │ │ │ + @ instruction: 0xf8e4f1b9 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb108fc9d │ │ │ │ andvs r2, r3, sp, lsl #6 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq ip, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ pkhbtmi pc, r3, r3, lsl #25 @ │ │ │ │ @ instruction: 0xf1b9b118 │ │ │ │ - @ instruction: 0xf8cbf8e1 │ │ │ │ + @ instruction: 0xf8cbf8d5 │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, asr r1 │ │ │ │ stc2 0, cr15, [r6], {32} │ │ │ │ movwcs fp, #57608 @ 0xe108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, asr r1 │ │ │ │ ldc2l 0, cr15, [ip], #-128 @ 0xffffff80 │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ - @ instruction: 0xf8baf1b9 │ │ │ │ + @ instruction: 0xf8aef1b9 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ cmppeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, ror #24 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl r3 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @@ -217762,25 +217720,25 @@ │ │ │ │ tstcs r1, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, ror #2 │ │ │ │ mcrr2 0, 2, pc, lr, cr0 @ │ │ │ │ smlawblt r0, r3, r6, r4 │ │ │ │ @ instruction: 0xf1ba2002 │ │ │ │ - @ instruction: 0xf8cbfa37 │ │ │ │ + @ instruction: 0xf8cbfa2b │ │ │ │ movwcs r0, #0 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r8, ror #2 │ │ │ │ mcrr2 0, 2, pc, r0, cr0 @ │ │ │ │ tstcs r9, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, ror #2 │ │ │ │ ldc2 0, cr15, [r6], #-128 @ 0xffffff80 │ │ │ │ - blls 0x351328 │ │ │ │ + blls 0x351280 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, ror r1 │ │ │ │ stc2 0, cr15, [ip], #-128 @ 0xffffff80 │ │ │ │ tstcs r7, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ @@ -217803,62 +217761,62 @@ │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r0, lsl #3 │ │ │ │ stc2 0, cr15, [r0], {32} │ │ │ │ tstcs sl, #8, 2 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, r4, lsl #3 │ │ │ │ - blx 0xffea1006 │ │ │ │ + blx 0xffea0f5e │ │ │ │ tstlt r8, r3, lsl #13 │ │ │ │ stc2 7, cr15, [ip, #1016] @ 0x3f8 │ │ │ │ andeq pc, r0, fp, asr #17 │ │ │ │ @ instruction: 0xf1049b07 │ │ │ │ - blcs 0xe7db8 │ │ │ │ + blcs 0xe7d10 │ │ │ │ adchi pc, sl, r0, asr #32 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ - blx 0xffa2102a │ │ │ │ + blx 0xffa20f82 │ │ │ │ @ instruction: 0x2321b108 │ │ │ │ andcs r6, r4, #3 │ │ │ │ - bl 0x3adbb4 │ │ │ │ + bl 0x3adb0c │ │ │ │ andcs r0, r3, r2, lsl #2 │ │ │ │ - blx 0xff7a103e │ │ │ │ + blx 0xff7a0f96 │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ movwcs r9, #0 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, r8, lsl #2 │ │ │ │ - blx 0xff521052 │ │ │ │ + blx 0xff520faa │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf10b2204 │ │ │ │ andcs r0, r3, ip, lsl #2 │ │ │ │ - blx 0xff2a1066 │ │ │ │ + blx 0xff2a0fbe │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ - blvs 0x1bbcff8 │ │ │ │ + blvs 0x1bbcf50 │ │ │ │ @ instruction: 0xf1c36baa │ │ │ │ ldrbmi r0, [fp], #-784 @ 0xfffffcf0 │ │ │ │ @ instruction: 0xf040429a │ │ │ │ stmdbls r8, {r0, r1, r2, r5, r8, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ @ instruction: 0xb100fbb5 │ │ │ │ @ instruction: 0xf8d56007 │ │ │ │ svccs 0x0000b05c │ │ │ │ @ instruction: 0xf8dddd19 │ │ │ │ strcs r9, [r0], #-24 @ 0xffffffe8 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr #12 │ │ │ │ - blx 0xfeaa10a6 │ │ │ │ + blx 0xfeaa0ffe │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ ldrbmi fp, [r8], -r0 │ │ │ │ @ instruction: 0xf0203401 │ │ │ │ andcc pc, r1, r1, ror #24 │ │ │ │ stmdbeq r4, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ adcmi r4, r7, #-2097152000 @ 0x83000000 │ │ │ │ - blls 0x2997f0 │ │ │ │ + blls 0x299748 │ │ │ │ orreq lr, r7, #3072 @ 0xc00 │ │ │ │ stmdbls r6, {r1, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ smlabblt r8, pc, fp, pc @ │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ ldrdls pc, [r0], #-133 @ 0xffffff7b @ │ │ │ │ @@ -217869,154 +217827,154 @@ │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, pc, ror fp @ p-variant is OBSOLETE │ │ │ │ andls pc, r0, r0, asr #17 │ │ │ │ strcc r4, [r1], #-1608 @ 0xfffff9b8 │ │ │ │ ldc2 0, cr15, [sl], #-128 @ 0xffffff80 │ │ │ │ strcc r3, [r4, -r1] │ │ │ │ strmi r4, [r0, #1153]! @ 0x481 │ │ │ │ - blls 0x259840 │ │ │ │ + blls 0x259798 │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ stmdbls r5, {r0, r2, r8, r9, ip, pc} │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0202003 │ │ │ │ tstplt r8, r9, ror #22 @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c69b08 │ │ │ │ mvnvs r3, ip, lsl #8 │ │ │ │ svceq 0x0000f1ba │ │ │ │ - bls 0x4d90cc │ │ │ │ - blls 0x7369f8 │ │ │ │ + bls 0x4d9024 │ │ │ │ + blls 0x736950 │ │ │ │ adcvs r6, fp, #42 @ 0x2a │ │ │ │ stc2l 1, cr15, [r0], {71} @ 0x47 │ │ │ │ - msrmi SPSR_fsc, #805306372 @ 0x30000004 │ │ │ │ + biccc pc, r5, #805306372 @ 0x30000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ strtcc pc, [ip], #-2246 @ 0xfffff73a │ │ │ │ ldmdavs sl, {r0, r2, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, pc, ror #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs sp, r0, ip, asr r1 │ │ │ │ tstcs r0, r1, ror r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ movwcs r4, #1625 @ 0x659 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0xfa117e │ │ │ │ + blx 0xfa10d6 │ │ │ │ movwcs fp, #61704 @ 0xf108 │ │ │ │ movwcs r6, #3 │ │ │ │ @ instruction: 0xf1042204 │ │ │ │ andcs r0, r3, ip, lsl #3 │ │ │ │ - blx 0xd21192 │ │ │ │ - blls 0x2d1534 │ │ │ │ + blx 0xd210ea │ │ │ │ + blls 0x2d148c │ │ │ │ @ instruction: 0xf1046003 │ │ │ │ @ instruction: 0xe73f0b90 │ │ │ │ @ instruction: 0xac6b2a41 │ │ │ │ @ instruction: 0x46d3bf18 │ │ │ │ - bge 0x1bdf85c │ │ │ │ - bge 0x1c5f860 │ │ │ │ + bge 0x1bdf7b4 │ │ │ │ + bge 0x1c5f7b8 │ │ │ │ ldcge 4, cr15, [sl, #-508]! @ 0xfffffe04 │ │ │ │ tstpeq r3, r0, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7fe4628 │ │ │ │ @ instruction: 0x46d3f819 │ │ │ │ rsbsge pc, ip, r5, asr #17 │ │ │ │ - bge 0x85f858 │ │ │ │ + bge 0x85f7b0 │ │ │ │ movwcs lr, #17710 @ 0x452e │ │ │ │ - tstppl ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi ip, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r7, #-1562]! @ 0xfffff9e6 │ │ │ │ - tstppl r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmppmi r8, r6, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrb r4, [r1, #-1562]! @ 0xfffff9e6 │ │ │ │ vcgt.s8 d18, d6, d4 │ │ │ │ - vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.f d20, d0, d0[0] │ │ │ │ ldrmi r0, [sl], -lr, lsr #2 │ │ │ │ @ instruction: 0xf020e56a │ │ │ │ strtmi r0, [r8], -r3, lsl #2 │ │ │ │ @ instruction: 0xfffaf7fd │ │ │ │ strmi sl, [r1], -pc, lsl #22 │ │ │ │ ldrmi r6, [r8], -fp, ror #15 │ │ │ │ @ instruction: 0xf7fd952e │ │ │ │ - blls 0xb25154 │ │ │ │ + blls 0xb250ac │ │ │ │ @ instruction: 0xf10d676b │ │ │ │ - blls 0xba7e80 │ │ │ │ + blls 0xba7dd8 │ │ │ │ str r6, [r7, #-1963] @ 0xfffff855 │ │ │ │ - @ instruction: 0xff9cf1c1 │ │ │ │ - blx 0xff5217ae │ │ │ │ + @ instruction: 0xff90f1c1 │ │ │ │ + blx 0xff421706 │ │ │ │ andge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf6404b31 │ │ │ │ stmdavs r1, {r0, r1, r2, r6, r7, r9, ip, lr} │ │ │ │ tstls r0, fp, lsl #16 │ │ │ │ - @ instruction: 0x31acf246 │ │ │ │ + bicscs pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - blx 0x10a136c │ │ │ │ + blx 0x10a12c4 │ │ │ │ @ instruction: 0xf06d980b │ │ │ │ @ instruction: 0xf04ff89b │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ - @ instruction: 0xf643fbfb │ │ │ │ + @ instruction: 0xf643fbf7 │ │ │ │ vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8d60295 │ │ │ │ andcs r5, r7, r8, lsr #8 │ │ │ │ @ instruction: 0xf1b16814 │ │ │ │ - @ instruction: 0x462bf953 │ │ │ │ + strtmi pc, [fp], -r7, asr #18 │ │ │ │ tstcs r1, r2, lsl #12 │ │ │ │ strtmi r9, [r0], -r0, lsl #4 │ │ │ │ - rsceq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ + andseq pc, r0, #1879048196 @ 0x70000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stc2 1, cr15, [sl, #772]! @ 0x304 │ │ │ │ + ldc2 1, cr15, [lr, #772] @ 0x304 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 0xff9a183e │ │ │ │ - blx 0xfe92180e │ │ │ │ - msrpl CPSR_f, #1610612740 @ 0x60000004 │ │ │ │ + blx 0xff8a1796 │ │ │ │ + blx 0xfe821766 │ │ │ │ + cmppmi r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d6, d1 │ │ │ │ - vaddw.s8 , q8, d28 │ │ │ │ + vsra.s64 q9, q6, #64 │ │ │ │ stmdavs r2, {r1, r2, r3, r5, r8} │ │ │ │ - blmi 0x64f240 │ │ │ │ + blmi 0x64f198 │ │ │ │ @ instruction: 0xf6409200 │ │ │ │ @ instruction: 0xf06d52ce │ │ │ │ stmdals fp, {r0, r1, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf6484652 │ │ │ │ - vmla.f d21, d16, d0[5] │ │ │ │ + vorr.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06d0132 │ │ │ │ @ instruction: 0xf04ffa4d │ │ │ │ @ instruction: 0xf19130ff │ │ │ │ - vqdmulh.s , q11, │ │ │ │ - vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ + vpadd.i8 d31, d22, d31 │ │ │ │ + vmla.i d20, d0, d0[3] │ │ │ │ @ instruction: 0xf72b002e │ │ │ │ - @ instruction: 0x4648fcb9 │ │ │ │ - blx 0xfefa188e │ │ │ │ - @ instruction: 0x31acf246 │ │ │ │ + strbmi pc, [r8], -sp, lsl #26 @ │ │ │ │ + blx 0xfeea17e6 │ │ │ │ + bicscs pc, ip, r6, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbspl pc, ip, r6, asr #4 │ │ │ │ + adcmi pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf6404b04 │ │ │ │ @ instruction: 0xf18c2261 │ │ │ │ - svclt 0x0000ff59 │ │ │ │ + svclt 0x0000ff55 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq ip, r3, r8, lsl sp │ │ │ │ - eorseq sp, r3, ip, lsl r8 │ │ │ │ + eorseq ip, r3, r8, asr #24 │ │ │ │ + eorseq sp, r3, ip, asr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c478 │ │ │ │ + bl 0xfec3c3d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ subcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ stmibvs pc!, {r8, sp}^ @ │ │ │ │ - stcl 1, cr15, [r4], #704 @ 0x2c0 │ │ │ │ + stcl 1, cr15, [r0], #704 @ 0x2c0 │ │ │ │ strtvs r2, [r3], #-784 @ 0xfffffcf0 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0xf0116aa9 │ │ │ │ @ instruction: 0xf1070f01 │ │ │ │ svclt 0x000c0108 │ │ │ │ eorscs r2, r0, r0, lsl r0 │ │ │ │ ldrmi r6, [r8], -r0, lsr #8 │ │ │ │ @ instruction: 0xf0266aae │ │ │ │ mvnvs r0, #1048576 @ 0x100000 │ │ │ │ cmnvs r6, #3899392 @ 0x3b8000 │ │ │ │ - blx 0x1821338 │ │ │ │ + blx 0x1821290 │ │ │ │ stmdavs r0, {r8, ip, sp, pc} │ │ │ │ adcvs r2, r0, r1, lsl #6 │ │ │ │ andcs r1, r4, #3648 @ 0xe40 │ │ │ │ @ instruction: 0xf0204618 │ │ │ │ tstplt r0, r3, asr sl @ p-variant is OBSOLETE │ │ │ │ movwcs r6, #2048 @ 0x800 │ │ │ │ eorvs r6, r3, r0, rrx │ │ │ │ @@ -218038,30 +217996,30 @@ │ │ │ │ svcvs 0x002bbdf8 │ │ │ │ andcs r6, r0, r3, ror #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r8] │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c530 │ │ │ │ + bl 0xfec3c488 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46080ff8 │ │ │ │ @ instruction: 0xff3af030 │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ stmiblt r2, {r1, r2, r4, r6, ip, sp, lr, pc} │ │ │ │ stmdble r6!, {r2, r8, fp, sp} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c550 │ │ │ │ + bl 0xfec3c4a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ ldrmi r4, [r6], -r5, lsl #12 │ │ │ │ adcmi lr, r3, #16 │ │ │ │ @ instruction: 0x47b0d812 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ - blle 0x46f36c │ │ │ │ + blle 0x46f2c4 │ │ │ │ tstcc r3, r9, lsr #16 │ │ │ │ adcmi r4, r3, #11 │ │ │ │ streq lr, [r3], #-2980 @ 0xfffff45c │ │ │ │ ldrmi sp, [sp], #-518 @ 0xfffffdfa │ │ │ │ stmdble r3, {r2, sl, fp, sp} │ │ │ │ strtmi r8, [r8], -fp, lsr #16 │ │ │ │ stmiale sl!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ @@ -218086,23 +218044,23 @@ │ │ │ │ ldmvs r2, {r4, r8, r9, ip, sp}^ │ │ │ │ addmi r4, r3, #318767104 @ 0x13000000 │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c5f0 │ │ │ │ + bl 0xfec3c548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ @ instruction: 0xf0204616 │ │ │ │ @ instruction: 0xb180f9b7 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ @ instruction: 0x46284632 │ │ │ │ - cdp 7, 11, cr15, cr6, cr10, {1} │ │ │ │ + svc 0x000af72a │ │ │ │ stmdahi r3!, {sp} │ │ │ │ tstcs r0, fp, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd70 │ │ │ │ tstcs r0, sp │ │ │ │ @@ -218121,32 +218079,32 @@ │ │ │ │ andcs sp, r0, fp, lsl #8 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ andcs fp, r0, r8, lsl #26 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vaba.s8 q10, q3, q8 │ │ │ │ - vshr.s64 d22, d8, #64 │ │ │ │ + vmla.i d21, d16, d0[2] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ubfx pc, fp, #31, #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3c68c │ │ │ │ + bl 0xfec3c5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460e0ff0 │ │ │ │ strmi fp, [r5], -r1, asr #2 │ │ │ │ stmdbpl r8!, {sl, sp} │ │ │ │ @ instruction: 0xff2cf003 │ │ │ │ strcc r5, [r0], #296 @ 0x128 │ │ │ │ mvnsle r4, #180, 4 @ 0x4000000b │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd70 │ │ │ │ stmdble ip, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3c6c0 │ │ │ │ + bl 0xfec3c618 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46020ff0 │ │ │ │ ldmdavs r5, {r2, r3, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf1052d0f │ │ │ │ svclt 0x008c0303 │ │ │ │ strcs r2, [r1], #-1024 @ 0xfffffc00 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ @@ -218161,15 +218119,15 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf5b4bd38 │ │ │ │ andsle r6, r0, #600 @ 0x258 │ │ │ │ submi pc, fp, r0, asr #4 │ │ │ │ stmdale r3, {r2, r7, r9, lr} │ │ │ │ rsccc pc, sp, r0, asr #4 │ │ │ │ smlabble sp, r4, r2, r4 │ │ │ │ - bl 0xfebf6aa8 │ │ │ │ + bl 0xfebf6a00 │ │ │ │ rscle r0, r9, #768 @ 0x300 │ │ │ │ svceq 0x0010f1bc │ │ │ │ @ instruction: 0x4608d8d1 │ │ │ │ @ instruction: 0xf6a4e7e5 │ │ │ │ @ instruction: 0xf5b00034 │ │ │ │ mvnsle r7, #388 @ 0x184 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ @@ -218180,28 +218138,28 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4608bd38 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ vmax.s8 d20, d6, d17 │ │ │ │ - vshr.s64 d22, d28, #64 │ │ │ │ + vmla.i d21, d16, d0[7] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r8, r5, ror #30]! @ │ │ │ │ stmdble r2, {r4, r8, fp, sp}^ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3c77c │ │ │ │ + bl 0xfec3c6d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x468c0ff8 │ │ │ │ strbmi r6, [r3, #-2051]! @ 0xfffff7fd │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ - blcs 0x4add94 │ │ │ │ + blcs 0x4adcec │ │ │ │ @ instruction: 0xf042bf98 │ │ │ │ stmdblt sl!, {r0, r9} │ │ │ │ - bcs 0x1477a4 │ │ │ │ + bcs 0x1476fc │ │ │ │ mrcne 0, 4, sp, cr3, cr8, {0} │ │ │ │ stmdale r6, {r0, r8, r9, fp, sp} │ │ │ │ tstcs r0, r8, lsl #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ vadd.f32 d27, d14, d8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ @@ -218214,15 +218172,15 @@ │ │ │ │ @ instruction: 0xf0233303 │ │ │ │ strbmi r0, [r3, #-771]! @ 0xfffffcfd │ │ │ │ @ instruction: 0x0c03ebac │ │ │ │ ldrmi sp, [r8], #-738 @ 0xfffffd1e │ │ │ │ svceq 0x0010f1bc │ │ │ │ strmi sp, [r8], -lr, asr #17 │ │ │ │ @ instruction: 0x4611e7dd │ │ │ │ - rscvs pc, r4, r6, asr #4 │ │ │ │ + andsvs pc, r4, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff20f071 │ │ │ │ strmi lr, [r8], -r2, ror #15 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ svcmi 0x00f0e92d │ │ │ │ @@ -218241,15 +218199,15 @@ │ │ │ │ eorsle r2, r2, r1, lsl #20 │ │ │ │ stmdbcs r1, {r0, r4, r7, r9, sl, fp, ip} │ │ │ │ ldrtmi sp, [r0], -r8, lsl #16 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - bcs 0x473e9c │ │ │ │ + bcs 0x473df4 │ │ │ │ msrhi R8_fiq, r0 │ │ │ │ @ instruction: 0xf012e8df │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ eoreq r0, fp, fp, lsr #32 │ │ │ │ addeq r0, r4, r4, lsl #1 │ │ │ │ smlawbeq r6, r4, r0, r0 │ │ │ │ ldrhteq r0, [r6], r6 │ │ │ │ @@ -218265,59 +218223,59 @@ │ │ │ │ @ instruction: 0xf1b9448a │ │ │ │ ldmdale ip, {r0, r1, r8, r9, sl, fp} │ │ │ │ movwcc r6, #14371 @ 0x3823 │ │ │ │ movweq pc, #12323 @ 0x3023 @ │ │ │ │ sbcle r4, sl, #-1342177270 @ 0xb000000a │ │ │ │ ldrmi r1, [ip], #-2797 @ 0xfffff513 │ │ │ │ ldmle r6!, {r4, r8, sl, fp, sp} │ │ │ │ - blcs 0x8df5d0 │ │ │ │ + blcs 0x8df528 │ │ │ │ @ instruction: 0xf1a3d9f3 │ │ │ │ @ instruction: 0xf1040920 │ │ │ │ @ instruction: 0xf1b90a20 │ │ │ │ stmible ip!, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ - blvc 0xd22008 │ │ │ │ - blcs 0xfe6621d4 │ │ │ │ - teqpmi r9, #1342177284 @ p-variant is OBSOLETE @ 0x50000004 │ │ │ │ + blvc 0xd21f60 │ │ │ │ + blcs 0xfe66212c │ │ │ │ + orrscc pc, r1, #1342177284 @ 0x50000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ @ instruction: 0xf8ba9301 │ │ │ │ - bcs 0x1ad6e4 │ │ │ │ + bcs 0x1ad63c │ │ │ │ @ instruction: 0x4617d9de │ │ │ │ ldmle fp, {r1, r3, r6, r8, sl, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ submi pc, r0, r1, lsr #8 │ │ │ │ ldmdacs r9, {r2, fp, ip, sp} │ │ │ │ vadd.i8 , , │ │ │ │ @ instruction: 0xf85c0c08 │ │ │ │ svclt 0x0000f020 │ │ │ │ - andeq r5, lr, r9, lsl #13 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, r9, lsl #13 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - @ instruction: 0x000e58b3 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, pc, ror r6 │ │ │ │ - andeq r5, lr, r9, lsl #13 │ │ │ │ + andeq r5, lr, r1, ror #11 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + andeq r5, lr, r1, ror #11 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + andeq r5, lr, fp, lsl #16 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + ldrdeq r5, [lr], -r7 │ │ │ │ + andeq r5, lr, r1, ror #11 │ │ │ │ ldmible sl, {r0, r1, r2, r4, r8, r9, fp, sp} │ │ │ │ ldreq pc, [r8, -r3, lsr #3] │ │ │ │ ldmdaeq r8, {r2, r8, ip, sp, lr, pc} │ │ │ │ ldmible r4, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ ldmdbvc r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmibcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ movwcc lr, #12298 @ 0x300a │ │ │ │ @@ -218327,31 +218285,31 @@ │ │ │ │ ldrmi sp, [r0], #646 @ 0x286 │ │ │ │ stmible r3, {r0, r1, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ adcsmi sl, fp, #508 @ 0x1fc │ │ │ │ svcge 0x007cf63f │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ - bcs 0x12d0dc │ │ │ │ + bcs 0x12d034 │ │ │ │ @ instruction: 0xf8d9d9e7 │ │ │ │ ldrbeq r2, [r0, #-0] │ │ │ │ vrshl.s8 , , q11 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d0 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8b8fe37 │ │ │ │ ldrb r3, [sl, r0] │ │ │ │ @ instruction: 0xf67f2b1b │ │ │ │ @ instruction: 0xf1a3af68 │ │ │ │ @ instruction: 0xf104071c │ │ │ │ svccs 0x0003081c │ │ │ │ svcge 0x0061f67f │ │ │ │ - bvc 0xd22120 │ │ │ │ - bcs 0xfe6622ec │ │ │ │ + bvc 0xd22078 │ │ │ │ + bcs 0xfe662244 │ │ │ │ ldmdbeq r6!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ - blx 0xb5d834 │ │ │ │ + blx 0xb5d78c │ │ │ │ ldrbeq pc, [r0, r1, lsl #4] @ │ │ │ │ movwcc sp, #13592 @ 0x3518 │ │ │ │ rscsvc pc, ip, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, r7, #26 │ │ │ │ streq lr, [r2, -r7, lsr #23] │ │ │ │ svcge 0x004cf67f │ │ │ │ svccs 0x00034490 │ │ │ │ @@ -218360,75 +218318,75 @@ │ │ │ │ @ instruction: 0xf67f2b03 │ │ │ │ addsmi sl, pc, #268 @ 0x10c │ │ │ │ svcge 0x0040f4ff │ │ │ │ @ instruction: 0x1002f8b8 │ │ │ │ stmible r2!, {r0, r1, r2, r3, r8, fp, sp}^ │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ strble r0, [r2, #1362]! @ 0x552 │ │ │ │ - addsvc pc, r0, r6, asr #4 │ │ │ │ + sbcvs pc, r0, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #452]! @ 0x1c4 │ │ │ │ @ instruction: 0x3000f8b8 │ │ │ │ - blcs 0x7df7ac │ │ │ │ + blcs 0x7df704 │ │ │ │ svcge 0x002df67f │ │ │ │ ldreq pc, [ip, -r3, lsr #3] │ │ │ │ ldmdaeq ip, {r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ vmax.f32 d26, d14, d22 │ │ │ │ vbic.i16 d23, #0 @ 0x0000 │ │ │ │ mul ip, r5, r9 │ │ │ │ @ instruction: 0xf64f3303 │ │ │ │ @ instruction: 0x401a72fc │ │ │ │ - bl 0xfeab6358 │ │ │ │ + bl 0xfeab62b0 │ │ │ │ @ instruction: 0xf4bf0702 │ │ │ │ ldrmi sl, [r0], #3863 @ 0xf17 │ │ │ │ @ instruction: 0xf67f2f03 │ │ │ │ @ instruction: 0xf8b8af13 │ │ │ │ - blcs 0x1b1884 │ │ │ │ + blcs 0x1b17dc │ │ │ │ svcge 0x000ef67f │ │ │ │ @ instruction: 0xf63f42bb │ │ │ │ @ instruction: 0xf8b8af0b │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8d9d9e6 │ │ │ │ ldrbeq r2, [r2, #-0] │ │ │ │ vrshl.s8 , q9, q11 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q11, d16, d16 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8b8fdc7 │ │ │ │ ldrb r3, [r9, r0] │ │ │ │ subseq pc, lr, pc, rrx │ │ │ │ @ instruction: 0xf10ae6c8 │ │ │ │ - bcs 0x1e78cc │ │ │ │ + bcs 0x1e7824 │ │ │ │ strbt sp, [r5], pc, lsl #2 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ strtle r0, [r4], #-1347 @ 0xfffffabd │ │ │ │ @ instruction: 0xf64f3103 │ │ │ │ strdmi r7, [sl], -ip │ │ │ │ - bl 0xfeab63bc │ │ │ │ + bl 0xfeab6314 │ │ │ │ andsle r0, r9, #524288 @ 0x80000 │ │ │ │ svccs 0x00044490 │ │ │ │ @ instruction: 0xf8b8d916 │ │ │ │ stmdbcs r3, {ip} │ │ │ │ adcsmi sp, r9, #294912 @ 0x48000 │ │ │ │ @ instruction: 0xf8b8d810 │ │ │ │ vld4.8 {d2-d5}, [r2], r2 │ │ │ │ stmdacs sl, {r6, lr} │ │ │ │ - bls 0x15a088 │ │ │ │ + bls 0x159fe0 │ │ │ │ andeq pc, r4, r8, lsl #2 │ │ │ │ stc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ @ instruction: 0xf47f2800 │ │ │ │ @ instruction: 0xf8b8aecf │ │ │ │ ldrb r1, [sp, r0] │ │ │ │ @ instruction: 0x2000f8ba │ │ │ │ @ instruction: 0x4611e6bc │ │ │ │ - andvc pc, r8, r6, asr #4 │ │ │ │ + eorsvs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #452] @ 0x1c4 │ │ │ │ vaba.s8 q15, q11, │ │ │ │ - vaddl.s8 , d0, d28 │ │ │ │ + vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xf8bafd85 │ │ │ │ strt r2, [fp], r0 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @@ -218440,115 +218398,115 @@ │ │ │ │ ldmdble r1, {r0, r3, r7, r9, sl, lr} │ │ │ │ ldrdmi pc, [r0], -r8 │ │ │ │ svclt 0x0094454c │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ svclt 0x00982c0f │ │ │ │ movweq pc, #4163 @ 0x1043 @ │ │ │ │ @ instruction: 0xf8b8b933 │ │ │ │ - blcs 0x131988 │ │ │ │ + blcs 0x1318e0 │ │ │ │ cdpne 0, 9, cr13, cr10, cr12, {1} │ │ │ │ ldmdale r0, {r0, r9, fp, sp} │ │ │ │ - blmi 0xfe8b7224 │ │ │ │ - blls 0x63f9f0 │ │ │ │ + blmi 0xfe8b717c │ │ │ │ + blls 0x63f948 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, r7, sp, lsl #8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ - blcc 0x509964 │ │ │ │ + blcc 0x5098bc │ │ │ │ vqdmulh.s d2, d0, d14 │ │ │ │ ldm pc, {r0, r2, r4, r6, r8, pc}^ @ │ │ │ │ subeq pc, fp, r3, lsl r0 @ │ │ │ │ subeq r0, fp, fp, asr #32 │ │ │ │ sbcseq r0, r3, r3, asr r1 │ │ │ │ ldrsbeq r0, [r3], #3 │ │ │ │ tsteq r2, r3, asr r1 │ │ │ │ tsteq r2, r2, lsl r1 │ │ │ │ andseq r0, pc, r3, asr r1 @ │ │ │ │ andseq r0, pc, pc, lsl r0 @ │ │ │ │ stmdbmi sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ strhi lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf0243403 │ │ │ │ strbmi r0, [ip, #-1027] @ 0xfffffbfd │ │ │ │ - bl 0xfeb5a520 │ │ │ │ + bl 0xfeb5a478 │ │ │ │ strtmi r0, [r0], #2308 @ 0x904 │ │ │ │ svceq 0x0010f1b9 │ │ │ │ @ instruction: 0xe7c9d8b8 │ │ │ │ ldmible r1!, {r0, r1, r3, r4, sl, fp, sp}^ │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x821e18 │ │ │ │ + beq 0x821d70 │ │ │ │ stmible fp!, {r2, r8, r9, sl, fp, sp}^ │ │ │ │ - blvc 0xd22338 │ │ │ │ - blcs 0xfe662504 │ │ │ │ + blvc 0xd22290 │ │ │ │ + blcs 0xfe66245c │ │ │ │ strcc lr, [r3], -r9 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, pc, #51 @ 0x33 │ │ │ │ - bne 0xdc194 │ │ │ │ + bne 0xdc0ec │ │ │ │ svccs 0x0004449a │ │ │ │ @ instruction: 0xf8bad9dc │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ adcsmi sp, r7, #216, 18 @ 0x360000 │ │ │ │ @ instruction: 0xf8bad3d6 │ │ │ │ stmdbcs r4, {r1, ip} │ │ │ │ @ instruction: 0xf8dbd9eb │ │ │ │ ldrbeq r3, [fp, #-0] │ │ │ │ @ instruction: 0xf646d5e7 │ │ │ │ - vmla.i d17, d16, d0[3] │ │ │ │ + vshr.s64 q8, q14, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7e0fcfb │ │ │ │ stmible r5, {r0, r1, r2, r3, r4, sl, fp, sp}^ │ │ │ │ strteq pc, [r0], -r4, lsr #3 │ │ │ │ eoreq pc, r0, #8, 2 │ │ │ │ ldmible pc!, {r2, r9, sl, fp, sp} @ │ │ │ │ ldrvc pc, [r0, -lr, asr #4]! │ │ │ │ ldrcs pc, [r5, r0, asr #5] │ │ │ │ tstpmi sp, #73400320 @ p-variant is OBSOLETE @ 0x4600000 │ │ │ │ mvnspl pc, #192, 12 @ 0xc000000 │ │ │ │ - blne 0xd23380 │ │ │ │ - bleq 0xca256c │ │ │ │ + bleq 0x19232d8 │ │ │ │ + bleq 0xca24c4 │ │ │ │ @ instruction: 0xf6469303 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vsubw.s8 q8, q8, d16 │ │ │ │ @ instruction: 0xf8cd032e │ │ │ │ movwls fp, #36896 @ 0x9020 │ │ │ │ stmib sp, {r0, r1, r4, r7, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r3, r8, fp, lr}^ │ │ │ │ eor r8, r0, ip, lsl #10 │ │ │ │ vqrdmlah.s d18, d0, d4 │ │ │ │ @ instruction: 0xf1a380e6 │ │ │ │ andcs r0, r1, #21 │ │ │ │ @ instruction: 0xf6474082 │ │ │ │ andmi r7, r2, #69 @ 0x45 │ │ │ │ - blcs 0x699ec4 │ │ │ │ + blcs 0x699e1c │ │ │ │ andshi pc, r2, #0 │ │ │ │ @ instruction: 0xf0002b1a │ │ │ │ ldmdavs fp!, {r0, r2, r7, r8, pc} │ │ │ │ @ instruction: 0xf100055a │ │ │ │ @ instruction: 0xf1098376 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342aac │ │ │ │ + b 0x342a04 │ │ │ │ adcsmi r0, r3, #201326592 @ 0xc000000 │ │ │ │ - bne 0xffe9a4d4 │ │ │ │ + bne 0xffe9a42c │ │ │ │ mcrcs 4, 0, r4, cr4, cr11, {4} │ │ │ │ @ instruction: 0xf8bbd980 │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ @ instruction: 0xf67f0f03 │ │ │ │ @ instruction: 0x464caf7b │ │ │ │ @ instruction: 0xf63f45b1 │ │ │ │ @ instruction: 0xf8bbaf77 │ │ │ │ vld4.8 {d1-d4}, [r1], r2 │ │ │ │ - blcs 0x9b67e8 │ │ │ │ - blcc 0xa5d224 │ │ │ │ + blcs 0x9b6740 │ │ │ │ + blcc 0xa5d17c │ │ │ │ ldmle ip, {r0, r1, r3, r4, r8, r9, fp, sp}^ │ │ │ │ stmdals r3, {r0, r9, sp} │ │ │ │ andmi r4, r2, #154 @ 0x9a │ │ │ │ - blcs 0x4da268 │ │ │ │ + blcs 0x4da1c0 │ │ │ │ subshi pc, pc, #0 │ │ │ │ bicsle r2, r2, r6, lsl #22 │ │ │ │ - beq 0x221f34 │ │ │ │ + beq 0x221e8c │ │ │ │ svceq 0x0004f1b9 │ │ │ │ movt sp, #16650 @ 0x410a │ │ │ │ @ instruction: 0xf64f3503 │ │ │ │ strdmi r7, [fp], -ip @ │ │ │ │ sbcle r4, sl, #805306378 @ 0x3000000a │ │ │ │ ldrmi r1, [sl], #2788 @ 0xae4 │ │ │ │ stmible r6, {r2, sl, fp, sp}^ │ │ │ │ @@ -218557,15 +218515,15 @@ │ │ │ │ stmiale r0, {r0, r2, r5, r7, r9, lr}^ │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ andsmi r1, r3, sl, lsl #29 │ │ │ │ rscle r2, r7, r0, lsl #22 │ │ │ │ ldrbeq r6, [r8, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0xf646d5e4 │ │ │ │ - vshr.s64 q8, q8, #64 │ │ │ │ + vaddl.s8 q8, d0, d16 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7ddfc73 │ │ │ │ @ instruction: 0xf67f2c17 │ │ │ │ @ instruction: 0xf1a4af3d │ │ │ │ @ instruction: 0xf1080718 │ │ │ │ svccs 0x00040a18 │ │ │ │ svcge 0x0036f67f │ │ │ │ @@ -218582,92 +218540,92 @@ │ │ │ │ vmax.f32 d18, d0, d4 │ │ │ │ @ instruction: 0xf8ba8243 │ │ │ │ cdpcs 0, 0, cr6, cr3, cr0, {0} │ │ │ │ eorshi pc, lr, #64, 4 │ │ │ │ @ instruction: 0xf0c042b7 │ │ │ │ @ instruction: 0xf8ba823b │ │ │ │ cdpne 0, 4, cr1, cr11, cr2, {0} │ │ │ │ - blcs 0x39261c │ │ │ │ - blx 0xbdbbc0 │ │ │ │ + blcs 0x392574 │ │ │ │ + blx 0xbdbb18 │ │ │ │ ldrbeq pc, [fp, r3, lsl #6] @ │ │ │ │ stmdavs r3!, {r0, r5, r6, r7, sl, ip, lr, pc} │ │ │ │ ldrble r0, [lr, #1368] @ 0x558 │ │ │ │ - adcsne pc, r0, r6, asr #12 │ │ │ │ + rsceq pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0719200 │ │ │ │ - bls 0x124ca4 │ │ │ │ + bls 0x124bfc │ │ │ │ ldccs 7, cr14, [fp], {213} @ 0xd5 │ │ │ │ mrcge 6, 7, APSR_nzcv, cr14, cr15, {3} │ │ │ │ ldreq pc, [ip, -r4, lsr #3] │ │ │ │ - beq 0x822000 │ │ │ │ + beq 0x821f58 │ │ │ │ @ instruction: 0xf67f2f04 │ │ │ │ @ instruction: 0xf24eaef7 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ @ instruction: 0x462b2295 │ │ │ │ - bleq 0xffda2518 │ │ │ │ - bleq 0x5226f8 │ │ │ │ + bleq 0xffda2470 │ │ │ │ + bleq 0x522650 │ │ │ │ ldrmi r4, [r4], -r5, lsr #12 │ │ │ │ svclt 0x0000e012 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vpmax.s8 d15, d1, d27 │ │ │ │ ldrle r0, [r7, #-2000] @ 0xfffff830 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r2], -ip │ │ │ │ vqsub.s8 d20, d16, d7 │ │ │ │ - bne 0xff0c6414 │ │ │ │ + bne 0xff0c636c │ │ │ │ svccs 0x00044492 │ │ │ │ mvnshi pc, r0, asr #4 │ │ │ │ @ instruction: 0x6000f8ba │ │ │ │ vceq.f32 d18, d0, d3 │ │ │ │ adcsmi r8, r7, #244, 2 @ 0x3d │ │ │ │ mvnshi pc, r0, asr #1 │ │ │ │ @ instruction: 0x1002f8ba │ │ │ │ stmible r3!, {r2, r4, r8, fp, sp}^ │ │ │ │ ldrbeq r6, [r2, #-2082] @ 0xfffff7de │ │ │ │ @ instruction: 0xf646d5e4 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ movwls r0, #46 @ 0x2e │ │ │ │ - blx 0xffe21e16 │ │ │ │ + blx 0xffe21d6e │ │ │ │ ldrb r9, [fp, r0, lsl #22] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ - blcc 0x15f6a8 │ │ │ │ + blcc 0x15f600 │ │ │ │ @ instruction: 0xf63f2b11 │ │ │ │ - blcs 0x5518f4 │ │ │ │ + blcs 0x55184c │ │ │ │ svcge 0x0021f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, r7, lsr #21 │ │ │ │ - andeq r5, lr, r7, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, r7, lsr #21 │ │ │ │ - andeq r5, lr, r7, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - andeq r5, lr, pc, lsr #21 │ │ │ │ - @ instruction: 0x000e5cb5 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + strdeq r5, [lr], -pc @ │ │ │ │ + strdeq r5, [lr], -pc @ │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + strdeq r5, [lr], -pc @ │ │ │ │ + strdeq r5, [lr], -pc @ │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, r7, lsl #20 │ │ │ │ + andeq r5, lr, sp, lsl #24 │ │ │ │ @ instruction: 0xf10b2300 │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ stmib sp, {r2, r8, r9, sl, fp}^ │ │ │ │ stmib sp, {r0, r4, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf0003313 │ │ │ │ ldrmi r8, [ip], r6, ror #4 │ │ │ │ strls lr, [r5], -sp, asr #19 │ │ │ │ strbtmi r4, [r1], r5, ror #12 │ │ │ │ - cdpvc 2, 11, cr15, cr0, cr6, {2} │ │ │ │ + cdpvs 2, 14, cr15, cr0, cr6, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ - bicsvc pc, r8, #1610612740 @ 0x60000004 │ │ │ │ + movwvc pc, #33350 @ 0x8246 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf8cd9304 │ │ │ │ @ instruction: 0xf8cdc000 │ │ │ │ @ instruction: 0xf8cdb01c │ │ │ │ @ instruction: 0xf8bae008 │ │ │ │ @ instruction: 0xf1b88000 │ │ │ │ @@ -218679,74 +218637,74 @@ │ │ │ │ ldm pc, {r0, r2, r3, r6, r9, pc}^ @ │ │ │ │ stmdbne r3, {r0, r1, ip, sp, lr, pc} │ │ │ │ eorseq r4, r4, r8, lsl #14 │ │ │ │ streq pc, [r4, #-266] @ 0xfffffef6 │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ @ instruction: 0xf1089300 │ │ │ │ @ instruction: 0xf64f0803 │ │ │ │ - b 0x303924 │ │ │ │ + b 0x30387c │ │ │ │ adcmi r0, r6, #6291456 @ 0x600000 │ │ │ │ - blne 0xfea1a548 │ │ │ │ + blne 0xfea1a4a0 │ │ │ │ stccs 4, cr4, [r4], {178} @ 0xb2 │ │ │ │ ldmib sp, {r0, r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ @ instruction: 0xf8dd9605 │ │ │ │ ssat fp, #19, ip │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b09902 │ │ │ │ - stmdacs r0, {r0, r2, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ strtmi r9, [r8], -r0, lsl #20 │ │ │ │ @ instruction: 0xf1b09904 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ bichi pc, fp, r0 │ │ │ │ ldrbeq r6, [lr, #-2107] @ 0xfffff7c5 │ │ │ │ @ instruction: 0x4629d5db │ │ │ │ - rscsvc pc, ip, r6, asr #4 │ │ │ │ + eorvc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1821f46 │ │ │ │ + blx 0x1821e9e │ │ │ │ ldmib sp, {r0, r1, r4, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strbmi r2, [r8], -r1, lsl #2 │ │ │ │ - stc2l 1, cr15, [sl], #704 @ 0x2c0 │ │ │ │ + ldc2l 1, cr15, [lr], {176} @ 0xb0 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdavs fp!, {r1, r2, r3, r4, r5, r6, r8, pc} │ │ │ │ strble r0, [r8, #1371] @ 0x55b │ │ │ │ - @ instruction: 0xf6464649 │ │ │ │ - vmla.i d16, d0, d0[0] │ │ │ │ + vmax.s8 q10, q3, │ │ │ │ + vmvn.i32 , #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ strb pc, [r0, r9, asr #22] @ │ │ │ │ movweq pc, #16808 @ 0x41a8 @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r1, lsl #6]! │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ mvnhi pc, r0 │ │ │ │ - orrseq pc, r0, #73400320 @ 0x4600000 │ │ │ │ + bicvc pc, r0, #1610612740 @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf8cd463e │ │ │ │ strtmi fp, [pc], -r8 │ │ │ │ ands r4, r4, sp, lsl r6 │ │ │ │ suble r2, r5, sl, lsl #18 │ │ │ │ ldrbeq r6, [r3, #-2098] @ 0xfffff7ce │ │ │ │ orrhi pc, r8, r0, lsl #2 │ │ │ │ - beq 0x1e2210 │ │ │ │ + beq 0x1e2168 │ │ │ │ ldmibvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdbeq r9, {r1, r3, r9, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf08045a1 │ │ │ │ - bl 0xfea0621c │ │ │ │ - strbmi r0, [pc], #-1033 @ 0xe5dfc │ │ │ │ + bl 0xfea06174 │ │ │ │ + strbmi r0, [pc], #-1033 @ 0xe5d54 │ │ │ │ @ instruction: 0xf2402c04 │ │ │ │ @ instruction: 0xf8b78103 │ │ │ │ @ instruction: 0xf1baa000 │ │ │ │ vmax.f32 d16, d0, d3 │ │ │ │ @ instruction: 0x46d180fd │ │ │ │ vrshl.s8 d4, d18, d16 │ │ │ │ ldmdahi r9!, {r0, r3, r4, r5, r6, r7, pc}^ │ │ │ │ bicsle r2, sp, r2, lsl #18 │ │ │ │ - bleq 0x22223c │ │ │ │ + bleq 0x222194 │ │ │ │ svceq 0x0004f1ba │ │ │ │ strb sp, [r6, lr, lsl #2]! │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ sbcsle r4, r5, #314572800 @ 0x12c00000 │ │ │ │ stmdbeq r3, {r0, r3, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ @@ -218757,15 +218715,15 @@ │ │ │ │ strbmi sp, [r8, #2506] @ 0x9ca │ │ │ │ @ instruction: 0xf8bbd8c8 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs r3!, {r1, r2, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r3, #1368]! @ 0x558 │ │ │ │ @ instruction: 0xf0714628 │ │ │ │ ldrb pc, [pc, r9, ror #21] @ │ │ │ │ - bleq 0x222288 │ │ │ │ + bleq 0x2221e0 │ │ │ │ svceq 0x0004f1ba │ │ │ │ bfi sp, r2, (invalid: 2:0) │ │ │ │ ldmdavs r3!, {r0, r4, r8, fp, ip, sp, pc} │ │ │ │ ldrle r0, [lr], #-1370 @ 0xfffffaa6 │ │ │ │ stmdaeq r3, {r3, r8, ip, sp, lr, pc} │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ movweq lr, #14856 @ 0x3a08 │ │ │ │ @@ -218777,32 +218735,32 @@ │ │ │ │ svceq 0x0003f1b8 │ │ │ │ strbmi sp, [r8, #2464] @ 0x9a0 │ │ │ │ @ instruction: 0xf8bbd89e │ │ │ │ stmdbcs r3, {r1, ip} │ │ │ │ svcne 0x004bd9e2 │ │ │ │ stmible r3!, {r0, r1, r8, r9, fp, sp}^ │ │ │ │ ldrbeq r6, [sl, #-2099] @ 0xfffff7cd │ │ │ │ - @ instruction: 0xf646d5e0 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrshl.s8 , q8, q11 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf071002e │ │ │ │ @ instruction: 0xe7d9fab9 │ │ │ │ streq pc, [r4, #-267] @ 0xfffffef5 │ │ │ │ svceq 0x0004f1b9 │ │ │ │ msrhi SPSR_xc, r0 │ │ │ │ strls lr, [r0], -sp, asr #19 │ │ │ │ strbmi r4, [lr], -sl, lsr #13 │ │ │ │ @ instruction: 0x5000f8ba │ │ │ │ stmdble r0!, {r0, r1, r8, sl, fp, sp} │ │ │ │ adcsmi r4, r5, #168, 12 @ 0xa800000 │ │ │ │ @ instruction: 0xf8bad81d │ │ │ │ cdpne 0, 4, cr1, cr10, cr2, {0} │ │ │ │ vpmax.s8 d2, d0, d12 │ │ │ │ ldm pc, {r2, r3, r5, r6, r8, pc}^ @ │ │ │ │ - beq 0x3a1f04 │ │ │ │ - beq 0x368728 │ │ │ │ + beq 0x3a1e5c │ │ │ │ + beq 0x368680 │ │ │ │ streq r1, [sl, -sl, lsl #18] │ │ │ │ andeq r3, sl, r7, lsl #26 │ │ │ │ @ instruction: 0xf8ca2200 │ │ │ │ strcc r2, [r3, #-16] │ │ │ │ ldmvc ip!, {r0, r1, r2, r3, r6, r9, sl, ip, sp, lr, pc}^ │ │ │ │ stmdaeq r8, {r0, r2, r9, fp, sp, lr, pc} │ │ │ │ andle r4, r4, #176, 10 @ 0x2c000000 │ │ │ │ @@ -218810,17 +218768,17 @@ │ │ │ │ cdpcs 4, 0, cr4, cr4, cr2, {6} │ │ │ │ ldmib sp, {r1, r3, r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ strb r9, [r2, #1536] @ 0x600 │ │ │ │ streq pc, [r4], #-266 @ 0xfffffef6 │ │ │ │ tstle lr, r4, lsl #26 │ │ │ │ @ instruction: 0xf109e7f2 │ │ │ │ @ instruction: 0xf64f0903 │ │ │ │ - b 0x342f30 │ │ │ │ + b 0x342e88 │ │ │ │ ldrmi r0, [r8, #771] @ 0x303 │ │ │ │ - bl 0xfeb1c6d4 │ │ │ │ + bl 0xfeb1c62c │ │ │ │ ldrmi r0, [ip], #-2051 @ 0xfffff7fd │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b4d9dd │ │ │ │ @ instruction: 0xf1b99000 │ │ │ │ ldmible r8, {r0, r1, r8, r9, sl, fp}^ │ │ │ │ bicsle r4, r6, #200, 10 @ 0x32000000 │ │ │ │ stmdbcs r8, {r0, r5, r6, fp, pc} │ │ │ │ @@ -218829,27 +218787,27 @@ │ │ │ │ @ instruction: 0xf0719808 │ │ │ │ strb pc, [r0, r3, ror #20]! @ │ │ │ │ stmdbeq r4, {r1, r3, r8, ip, sp, lr, pc} │ │ │ │ tstle ip, r4, lsl #26 │ │ │ │ strcc lr, [r3], #-1998 @ 0xfffff832 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ ldrmi r4, [r8, #35] @ 0x23 │ │ │ │ - bl 0xfeb1c690 │ │ │ │ + bl 0xfeb1c5e8 │ │ │ │ ldrmi r0, [r9], #2051 @ 0x803 │ │ │ │ svceq 0x0004f1b8 │ │ │ │ @ instruction: 0xf8b9d9bb │ │ │ │ stccs 0, cr4, [r3], {-0} │ │ │ │ strmi sp, [r0, #2487]! @ 0x9b7 │ │ │ │ @ instruction: 0xf8b9d3b5 │ │ │ │ stmdbcs r1, {r1, ip} │ │ │ │ ldmdavs fp!, {r0, r3, r5, r6, r7, ip, lr, pc} │ │ │ │ strble r0, [r6, #1370]! @ 0x55a │ │ │ │ - andne pc, ip, r6, asr #12 │ │ │ │ + eorseq pc, ip, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x10a2180 │ │ │ │ + blx 0x10a20d8 │ │ │ │ @ instruction: 0xf10be7df │ │ │ │ @ instruction: 0xf1b90a04 │ │ │ │ tstle ip, r4, lsl #30 │ │ │ │ strcc lr, [r3, #-231] @ 0xffffff19 │ │ │ │ mvnsvc pc, #82837504 @ 0x4f00000 │ │ │ │ addsmi r4, ip, #43 @ 0x2b │ │ │ │ stclge 6, cr15, [sp, #-508]! @ 0xfffffe04 │ │ │ │ @@ -218871,26 +218829,26 @@ │ │ │ │ strtmi lr, [ip], -sp, asr #10 │ │ │ │ ldrb r4, [fp], #1565 @ 0x61d │ │ │ │ ldrmi r4, [r5], -ip, lsr #12 │ │ │ │ @ instruction: 0xf10ae4d8 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ ldrtmi sl, [r9], -r6, lsl #29 │ │ │ │ - blvc 0xd2296c │ │ │ │ - blcs 0xfe662b38 │ │ │ │ + blvc 0xd228c4 │ │ │ │ + blcs 0xfe662a90 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ ands r4, r0, r3, asr #13 │ │ │ │ stmdavs r8!, {r0, r3, r4, r8, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf1000540 │ │ │ │ @ instruction: 0x36038099 │ │ │ │ mvnsvc pc, pc, asr #12 │ │ │ │ ldrbmi r4, [r9, #-49] @ 0xffffffcf │ │ │ │ - bl 0xfebda8a8 │ │ │ │ + bl 0xfebda800 │ │ │ │ strmi r0, [ip], #-2817 @ 0xfffff4ff │ │ │ │ svceq 0x0004f1bb │ │ │ │ stmdahi r6!, {r2, r3, r8, fp, ip, lr, pc} │ │ │ │ stmdble r9, {r0, r1, r9, sl, fp, sp} │ │ │ │ stmdale r7, {r1, r2, r3, r4, r6, r8, sl, lr} │ │ │ │ stmdbcs r7!, {r0, r5, r6, fp, pc} │ │ │ │ @ instruction: 0xf1a1d9e6 │ │ │ │ @@ -218898,108 +218856,108 @@ │ │ │ │ strb sp, [r2, r7, ror #19]! │ │ │ │ @ instruction: 0x464d463c │ │ │ │ @ instruction: 0x46994617 │ │ │ │ @ instruction: 0xf10ae64d │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0x4639ae50 │ │ │ │ - blvc 0xd229d8 │ │ │ │ - blcs 0xfe662ba4 │ │ │ │ + blvc 0xd22930 │ │ │ │ + blcs 0xfe662afc │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ ands r4, r1, r3, asr #13 │ │ │ │ ldmdacs r6, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r8, fp, ip, lr, pc} │ │ │ │ ldrble r0, [r6], #-1344 @ 0xfffffac0 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ sbcsle r4, fp, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160f7c │ │ │ │ + bleq 0x160ed4 │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ ldmible r5, {r2, r8, r9, sl, fp}^ │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2514] @ 0xfffff62e │ │ │ │ stmdahi r1!, {r4, r6, r7, fp, ip, lr, pc}^ │ │ │ │ rscle r2, fp, r9, lsl r9 │ │ │ │ @ instruction: 0xf1a1d9e4 │ │ │ │ stmdacs fp, {r0, r1, r3, r4} │ │ │ │ strb sp, [r5, r3, ror #17]! │ │ │ │ - sbcseq pc, r0, r6, asr #12 │ │ │ │ + andeq pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf071 │ │ │ │ @ instruction: 0xf10ae670 │ │ │ │ @ instruction: 0xf1b80204 │ │ │ │ @ instruction: 0xf43f0f04 │ │ │ │ @ instruction: 0x4639ae16 │ │ │ │ - blvc 0xd22a4c │ │ │ │ - blcs 0xfe662c18 │ │ │ │ + blvc 0xd229a4 │ │ │ │ + blcs 0xfe662b70 │ │ │ │ strtmi r4, [r7], -fp, asr #12 │ │ │ │ ldrmi r4, [r4], -r9, lsr #13 │ │ │ │ @ instruction: 0x460a465d │ │ │ │ and r4, fp, r3, asr #13 │ │ │ │ @ instruction: 0xf64f3603 │ │ │ │ ldrshtmi r7, [r1], -ip │ │ │ │ adcle r4, r7, #373293056 @ 0x16400000 │ │ │ │ - bleq 0x160fe4 │ │ │ │ + bleq 0x160f3c │ │ │ │ @ instruction: 0xf1bb440c │ │ │ │ stmible r1!, {r2, r8, r9, sl, fp} │ │ │ │ cdpcs 8, 0, cr8, cr3, cr6, {1} │ │ │ │ ldrbmi sp, [lr, #-2462] @ 0xfffff662 │ │ │ │ stmdahi r1!, {r2, r3, r4, r7, fp, ip, lr, pc}^ │ │ │ │ stmdacs r8, {r3, r6, r9, sl, fp, ip} │ │ │ │ stmdavs r8!, {r1, r3, r5, r6, r7, r8, fp, ip, lr, pc} │ │ │ │ strble r0, [r7, #1344]! @ 0x540 │ │ │ │ - sbcsvc pc, ip, r6, asr #4 │ │ │ │ + andvc pc, ip, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf968f071 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ - @ instruction: 0xf646e7dc │ │ │ │ - vmov.i32 d16, #12 @ 0x0000000c │ │ │ │ + vaba.s8 q15, q11, q6 │ │ │ │ + vmla.i d23, d0, d0[3] │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf071320e │ │ │ │ ldmib sp, {r0, r2, r3, r4, r6, r8, fp, ip, sp, lr, pc}^ │ │ │ │ ldr r3, [sp, lr, lsl #4] │ │ │ │ - adcsvc pc, r8, r6, asr #4 │ │ │ │ + rscvs pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ andcc lr, lr, #3358720 @ 0x334000 │ │ │ │ @ instruction: 0xf952f071 │ │ │ │ andcc lr, lr, #3620864 @ 0x374000 │ │ │ │ movwcs lr, #18267 @ 0x475b │ │ │ │ @ instruction: 0xf646e491 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ str pc, [r2], #2375 @ 0x947 │ │ │ │ - @ instruction: 0xff90f1c0 │ │ │ │ + @ instruction: 0xff84f1c0 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [lr, #-2075] @ 0xfffff7e5 │ │ │ │ ldcge 5, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - rsbeq pc, r8, r6, asr #12 │ │ │ │ + addsvc pc, r8, r6, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf936f071 │ │ │ │ vrshl.s8 d30, d29, d30 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ @ instruction: 0xf57f0554 │ │ │ │ @ instruction: 0xf646ae98 │ │ │ │ - vmov.i32 , #0 @ 0x00000000 │ │ │ │ + vaddl.s8 q8, d16, d0 │ │ │ │ @ instruction: 0xf071002e │ │ │ │ ldr pc, [r0], r7, lsr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3d3f4 │ │ │ │ + bl 0xfec3d34c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r1], -ip, lsl #12 │ │ │ │ ldrmi r2, [r5], -r3 │ │ │ │ - blx 0xfee22284 │ │ │ │ + blx 0xfee221dc │ │ │ │ strtmi fp, [sl], -r0, ror #2 │ │ │ │ - @ instruction: 0xf7294621 │ │ │ │ - @ instruction: 0x2000efb6 │ │ │ │ + @ instruction: 0xf72a4621 │ │ │ │ + andcs lr, r0, sl, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -219012,64 +218970,64 @@ │ │ │ │ ldrmi fp, [ip], -r3, lsl #1 │ │ │ │ strmi r4, [r8], ip, asr #22 │ │ │ │ svcne 0x0070ee1d │ │ │ │ andls r4, r1, #135266304 @ 0x8100000 │ │ │ │ streq pc, [r1, #-265] @ 0xfffffef7 │ │ │ │ @ instruction: 0xf1084610 │ │ │ │ ldrbtmi r0, [fp], #-1537 @ 0xfffff9ff │ │ │ │ - bl 0xfe9002d4 │ │ │ │ - bl 0xfea27880 │ │ │ │ - bls 0x3e7c88 │ │ │ │ + bl 0xfe90022c │ │ │ │ + bl 0xfea277d8 │ │ │ │ + bls 0x3e7be0 │ │ │ │ stmiapl fp, {r0, r1, r4, r5, r7, r9, sl, lr}^ │ │ │ │ addsge pc, r0, #13828096 @ 0xd30000 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ @ instruction: 0xf8da649d │ │ │ │ @ instruction: 0xf8c330c8 │ │ │ │ @ instruction: 0xf8da9044 │ │ │ │ ldrvs r3, [lr], #-200 @ 0xffffff38 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ eorshi pc, ip, r3, asr #17 │ │ │ │ cmple lr, r0, lsl #20 │ │ │ │ - bleq 0x222948 │ │ │ │ + bleq 0x2228a0 │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r9, asr r6 │ │ │ │ - blx 0x1a22324 │ │ │ │ + blx 0x1a2227c │ │ │ │ @ instruction: 0xf8c0b108 │ │ │ │ @ instruction: 0xf8da8000 │ │ │ │ @ instruction: 0xf10830c8 │ │ │ │ @ instruction: 0xf1b837ff │ │ │ │ ldrbvs r0, [ip, #3840] @ 0xf00 │ │ │ │ movwcs sp, #3346 @ 0xd12 │ │ │ │ andcs r4, r4, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ @ instruction: 0x3604fa53 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ - blx 0x4a2356 │ │ │ │ + blx 0x4a22ae │ │ │ │ andcc r3, r1, r1, lsl #30 │ │ │ │ strmi r1, [r4], #-3194 @ 0xfffff386 │ │ │ │ svcne 0x002ed1ed │ │ │ │ movwcs r4, #1585 @ 0x631 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ - blx 0x112236c │ │ │ │ + blx 0x11222c4 │ │ │ │ movwcs fp, #264 @ 0x108 │ │ │ │ @ instruction: 0xf8da6003 │ │ │ │ @ instruction: 0xf10930c8 │ │ │ │ @ instruction: 0xf1b936ff │ │ │ │ ldrvs r0, [ip], -r0, lsl #30 │ │ │ │ movwcs sp, #3347 @ 0xd13 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ strcc pc, [r4, #-2607] @ 0xfffff5d1 │ │ │ │ strtmi r4, [r0], -r3, lsl #12 │ │ │ │ andsvs fp, ip, r3, lsl #2 │ │ │ │ - blx 0xffba239c │ │ │ │ + blx 0xffba22f4 │ │ │ │ andcc r3, r1, r1, lsl #28 │ │ │ │ strmi r1, [r4], #-3187 @ 0xfffff38d │ │ │ │ - blls 0x15aae0 │ │ │ │ + blls 0x15aa38 │ │ │ │ movwcs r1, #3869 @ 0xf1d │ │ │ │ strtmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ tstplt r8, fp, lsl sl @ p-variant is OBSOLETE │ │ │ │ andvs r2, r3, r0, lsl #6 │ │ │ │ andlt r4, r3, r8, asr r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -219083,200 +219041,200 @@ │ │ │ │ @ instruction: 0xf1a66005 │ │ │ │ movwcs r0, #2824 @ 0xb08 │ │ │ │ ldrbmi r2, [r9], -r4, lsl #4 │ │ │ │ @ instruction: 0xf01f2003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andvs sp, r6, lr, lsl #1 │ │ │ │ svclt 0x0000e78c │ │ │ │ - addeq r9, r2, r2, lsl ip │ │ │ │ + @ instruction: 0x00829cba │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d58c │ │ │ │ + bl 0xfec3d4e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addslt r0, pc, r0, ror pc @ │ │ │ │ - blmi 0x16b7e08 │ │ │ │ + blmi 0x16b7d60 │ │ │ │ svcls 0x00264604 │ │ │ │ tstls sp, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stcls 14, cr9, [r5, #-144]! @ 0xffffff70 │ │ │ │ strtne pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ streq pc, [r8], #-2247 @ 0xfffff739 │ │ │ │ teqlt r1, r1, lsl r8 │ │ │ │ tstcs r0, r0, lsl r6 │ │ │ │ svccc 0x0004f850 │ │ │ │ - blcs 0xf27c4 │ │ │ │ + blcs 0xf271c │ │ │ │ @ instruction: 0xf8c7d1fa │ │ │ │ @ instruction: 0xf8c71418 │ │ │ │ @ instruction: 0xf8dc2420 │ │ │ │ teqlt r2, r0 │ │ │ │ andcs r4, r0, #101711872 @ 0x6100000 │ │ │ │ svceq 0x0004f851 │ │ │ │ stmdacs r0, {r0, r9, ip, sp} │ │ │ │ strdcs sp, [r0, -sl] │ │ │ │ ldrcs pc, [ip], #-2247 @ 0xfffff739 │ │ │ │ strtgt pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ @ instruction: 0x46682270 │ │ │ │ - ldc 1, cr15, [r2], #-700 @ 0xfffffd44 │ │ │ │ + stc 1, cr15, [lr], #-700 @ 0xfffffd44 │ │ │ │ strtmi r4, [r0], -r9, ror #12 │ │ │ │ - @ instruction: 0xff2cf1b9 │ │ │ │ - blle 0x1a303fc │ │ │ │ + @ instruction: 0xff20f1b9 │ │ │ │ + blle 0x1a30354 │ │ │ │ @ instruction: 0xf4049c04 │ │ │ │ @ instruction: 0xf5b34370 │ │ │ │ cmple ip, r0, lsl #30 │ │ │ │ svceq 0x0049f014 │ │ │ │ @ instruction: 0xf1b7d059 │ │ │ │ - @ instruction: 0xf8c7fdf9 │ │ │ │ + @ instruction: 0xf8c7fded │ │ │ │ @ instruction: 0xf1b70410 │ │ │ │ - streq pc, [r3, #-3565]! @ 0xfffff213 │ │ │ │ + streq pc, [r3, #-3553]! @ 0xfffff21f │ │ │ │ strvs pc, [r1], #1028 @ 0x404 │ │ │ │ ldreq pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - blls 0x296148 │ │ │ │ + blls 0x2960a0 │ │ │ │ addvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf8c7bf48 │ │ │ │ @ instruction: 0xf5b43410 │ │ │ │ @ instruction: 0xf8d76f81 │ │ │ │ ldrtmi r0, [r9], -r8, lsl #8 │ │ │ │ - blls 0x2d6050 │ │ │ │ + blls 0x2d5fa8 │ │ │ │ ldrcc pc, [r4], #-2247 @ 0xfffff739 │ │ │ │ - stc2 1, cr15, [r4], {187} @ 0xbb │ │ │ │ - blle 0x132dc5c │ │ │ │ + blx 0xfff22a8e │ │ │ │ + blle 0x132dbb4 │ │ │ │ svcvs 0x0080f5b4 │ │ │ │ @ instruction: 0xf8c7db2b │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ ldmdavs sl!, {r2, sl, lr} │ │ │ │ cmnppl pc, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ movtvs pc, #49860 @ 0xc2c4 @ │ │ │ │ mlasle r4, sl, r2, r4 │ │ │ │ msrvs SPSR_x, #68, 4 @ 0x40000004 │ │ │ │ movtmi pc, #49861 @ 0xc2c5 @ │ │ │ │ @ instruction: 0xd126429a │ │ │ │ ldrtmi r4, [r8], -r9, lsr #12 │ │ │ │ stc2l 0, cr15, [r2], {31} │ │ │ │ - blle 0x1f0480 │ │ │ │ + blle 0x1f03d8 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ mrc2 7, 7, pc, cr4, cr14, {7} │ │ │ │ - blmi 0x76e48c │ │ │ │ - blls 0x8404f8 │ │ │ │ + blmi 0x76e3e4 │ │ │ │ + blls 0x840450 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1210300 │ │ │ │ tstcs r0, pc, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf5c4bdf0 │ │ │ │ smlabbcs r0, r0, r2, r6 │ │ │ │ @ instruction: 0xf1af1938 │ │ │ │ - @ instruction: 0xf8c7ebd0 │ │ │ │ + @ instruction: 0xf8c7ebcc │ │ │ │ @ instruction: 0xf8c77400 │ │ │ │ stccs 4, cr4, [r3], {4} │ │ │ │ @ instruction: 0xf06fdccb │ │ │ │ strb r0, [r0, r7]! │ │ │ │ - blx 0xf22ad8 │ │ │ │ + blx 0xe22a30 │ │ │ │ rsbmi r6, r4, #4, 16 @ 0x40000 │ │ │ │ @ instruction: 0x4629e7f5 │ │ │ │ @ instruction: 0xf7fe4638 │ │ │ │ strb pc, [pc, fp, lsr #20] @ │ │ │ │ - ldc2l 1, cr15, [r8, #768]! @ 0x300 │ │ │ │ - andscs pc, r0, r6, asr #12 │ │ │ │ + stc2l 1, cr15, [ip, #768]! @ 0x300 │ │ │ │ + subne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a24196 │ │ │ │ + blx 0xfef240ee │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ - blx 0x1a22b34 │ │ │ │ + blx 0x1922a8c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d700 │ │ │ │ + bl 0xfec3d658 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ ldmib sp, {r2, r4, r9, sl, lr}^ │ │ │ │ - bl 0x63bd30 │ │ │ │ + bl 0x63bc88 │ │ │ │ @ instruction: 0xf04f0e02 │ │ │ │ ldmdavs r7!, {r9}^ │ │ │ │ stceq 1, cr15, [r0], {67} @ 0x43 │ │ │ │ - bl 0x1d77afc │ │ │ │ - ble 0x1026d54 │ │ │ │ + bl 0x1d77a54 │ │ │ │ + ble 0x1026cac │ │ │ │ ldmvs r0!, {r0, r9, sl, lr} │ │ │ │ - blle 0x12f052c │ │ │ │ + blle 0x12f0484 │ │ │ │ strls r4, [r0], #-1578 @ 0xfffff9d6 │ │ │ │ @ instruction: 0xf1b79301 │ │ │ │ - adcmi pc, r8, #1040 @ 0x410 │ │ │ │ + adcmi pc, r8, #848 @ 0x350 │ │ │ │ stmdacs r0, {r0, r1, r2, r4, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf646db1a │ │ │ │ - vmov.i32 q9, #0 @ 0x00000000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d17, q8, q0 │ │ │ │ + vshl.s8 d16, d30, d13 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf6460333 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ strls r2, [r0], #-717 @ 0xfffffd33 │ │ │ │ @ instruction: 0xfff4f06b │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - @ instruction: 0xf9e2f183 │ │ │ │ - msrpl CPSR_f, #1610612740 @ 0x60000004 │ │ │ │ + @ instruction: 0xf9def183 │ │ │ │ + cmppmi r8, #1610612740 @ p-variant is OBSOLETE @ 0x60000004 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ sbccs r9, fp, #67108864 @ 0x4000000 │ │ │ │ - teqpeq r0, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ + msrvc SPSR_, #-805306364 @ 0xd0000004 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf6466804 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ stmdals sl, {r1, r2, r3, r5, r8} │ │ │ │ @ instruction: 0xf06c9400 │ │ │ │ ldrb pc, [pc, r3, lsl #16] @ │ │ │ │ @ instruction: 0x462a6831 │ │ │ │ @ instruction: 0xf7294421 │ │ │ │ - andcs lr, r1, sl, ror #27 │ │ │ │ + andcs lr, r1, lr, lsr lr │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdals sl, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ @ instruction: 0xf64622c2 │ │ │ │ - vmvn.i32 d18, #524288 @ 0x00080000 │ │ │ │ - @ instruction: 0xf64d042e │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ + vmls.i d17, d0, d0[6] │ │ │ │ + vshl.s8 d16, d30, d13 │ │ │ │ + vqdmlal.s , d0, d0[4] │ │ │ │ @ instruction: 0xf6460333 │ │ │ │ - vaddw.s8 q9, q0, d16 │ │ │ │ + vorr.i32 , #0 @ 0x00000000 │ │ │ │ strls r0, [r0], #-302 @ 0xfffffed2 │ │ │ │ @ instruction: 0xffb4f06b │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3d7ec │ │ │ │ + bl 0xfec3d744 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ ldrmi r4, [r0], -r6, lsl #12 │ │ │ │ @ instruction: 0x461f4614 │ │ │ │ @ instruction: 0xf146460d │ │ │ │ - blls 0x3a4ce0 │ │ │ │ + blls 0x3a4c38 │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ strls r4, [r0], #-1586 @ 0xfffff9ce │ │ │ │ strmi r4, [r4], -fp, lsr #12 │ │ │ │ @ instruction: 0xff72f7ff │ │ │ │ strtmi fp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4605bdf0 │ │ │ │ strtmi r4, [ip], -r0, lsr #12 │ │ │ │ - blx 0x2a2b4c │ │ │ │ + blx 0x2a2aa4 │ │ │ │ andlt r4, r5, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blcs 0x592870 │ │ │ │ + blcs 0x5927c8 │ │ │ │ strvc lr, [lr, #-2525] @ 0xfffff623 │ │ │ │ ldmvs lr!, {r2, r3, r4, r6, r8, ip, lr, pc} │ │ │ │ - ble 0x12b1e68 │ │ │ │ + ble 0x12b1dc0 │ │ │ │ adcmi r6, fp, #8060928 @ 0x7b0000 │ │ │ │ @ instruction: 0xf04fd96e │ │ │ │ @ instruction: 0x469133ff │ │ │ │ andcs r9, r3, #0, 6 │ │ │ │ @ instruction: 0xf04f2332 │ │ │ │ @ instruction: 0xf04f0a00 │ │ │ │ stmib sp, {r8, r9, fp}^ │ │ │ │ @@ -219285,62 +219243,62 @@ │ │ │ │ @ instruction: 0x4606fa77 │ │ │ │ eorle r1, r2, r3, asr #24 │ │ │ │ strtmi r2, [r2], -r0, lsl #6 │ │ │ │ andcs r4, r3, r1, asr #12 │ │ │ │ @ instruction: 0xf868f01f │ │ │ │ stmdacs r0, {r1, r7, r9, sl, lr} │ │ │ │ ldmib r7, {r1, r2, r6, ip, lr, pc}^ │ │ │ │ - bl 0x22c2ac │ │ │ │ + bl 0x22c204 │ │ │ │ strtmi r0, [r9], #-2820 @ 0xfffff4fc │ │ │ │ ldmdble sp, {r0, r1, r3, r4, r5, r7, r8, sl, lr} │ │ │ │ @ instruction: 0x462a1b7d │ │ │ │ - stcl 7, cr15, [r0, #-164]! @ 0xffffff5c │ │ │ │ + ldc 7, cr15, [r4, #164]! @ 0xa4 │ │ │ │ andeq lr, r7, #175104 @ 0x2ac00 │ │ │ │ andeq lr, r5, sl, lsl #22 │ │ │ │ @ instruction: 0xf1af2100 │ │ │ │ - @ instruction: 0xf1b9eac6 │ │ │ │ + @ instruction: 0xf1b9eac2 │ │ │ │ andle r0, r4, r3, lsl #30 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ @ instruction: 0xf0004640 │ │ │ │ @ instruction: 0x4630ffdf │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf7294622 │ │ │ │ - strb lr, [r8, r4, asr #26]! │ │ │ │ + @ instruction: 0xe7e8ed98 │ │ │ │ strcs r9, [r0], #-1536 @ 0xfffffa00 │ │ │ │ strls r9, [r3], #-1282 @ 0xfffffafe │ │ │ │ - blx 0x1022708 │ │ │ │ + blx 0x1022660 │ │ │ │ ldrtmi r4, [r0], -r6, lsl #12 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - msrcs R8_usr, r6 │ │ │ │ + cmppne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbscs pc, r0, r6, asr #12 │ │ │ │ + adcne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsccs r4, r6, #13312 @ 0x3400 │ │ │ │ - ldc2l 1, cr15, [r0], #556 @ 0x22c │ │ │ │ - msrcs R8_usr, r6 │ │ │ │ + stc2l 1, cr15, [ip], #556 @ 0x22c │ │ │ │ + cmppne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - adcscs pc, r0, r6, asr #12 │ │ │ │ + rscne pc, r0, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r9, #7168 @ 0x1c00 │ │ │ │ - stc2l 1, cr15, [r4], #556 @ 0x22c │ │ │ │ - msrcs R8_usr, r6 │ │ │ │ + stc2l 1, cr15, [r0], #556 @ 0x22c │ │ │ │ + cmppne r0, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addscs pc, r4, r6, asr #12 │ │ │ │ + sbcne pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rscscs r4, r1, #1024 @ 0x400 │ │ │ │ - ldc2l 1, cr15, [r8], {139} @ 0x8b │ │ │ │ - eorseq sp, r3, ip, lsr r8 │ │ │ │ + ldc2l 1, cr15, [r4], {139} @ 0x8b │ │ │ │ + eorseq sp, r3, ip, ror #14 │ │ │ │ andeq r0, r0, r0 │ │ │ │ cmnpvs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andcs r6, r0, r8, lsl r0 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ cmnpvs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @@ -219357,413 +219315,413 @@ │ │ │ │ svclt 0x00004770 │ │ │ │ cmnpvs ip, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ cmpvc sl, #268435456 @ 0x10000000 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d9cc │ │ │ │ + bl 0xfec3d924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ - vceq.f32 , q2, │ │ │ │ + @ instruction: 0xf244fe37 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61180395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3d9f8 │ │ │ │ + bl 0xfec3d950 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ - @ instruction: 0xf64cfe2d │ │ │ │ + @ instruction: 0xf64cfe21 │ │ │ │ vrsra.s64 q10, q6, #64 │ │ │ │ mulsvs r8, r4, r3 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da24 │ │ │ │ + bl 0xfec3d97c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ - @ instruction: 0xf244fe17 │ │ │ │ + vceq.f32 d31, d4, d11 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x61580395 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ - bllt 0x11a299c │ │ │ │ - blt 0xffda29a0 │ │ │ │ + bllt 0x11a28f4 │ │ │ │ + blt 0xffda28f8 │ │ │ │ ldcllt 0, cr15, [lr, #488] @ 0x1e8 │ │ │ │ orrspl pc, r4, lr, asr #4 │ │ │ │ orrscs pc, r5, r0, asr #5 │ │ │ │ mcrlt 0, 4, pc, cr8, cr0, {3} @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3da68 │ │ │ │ + bl 0xfec3d9c0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xf1934611 │ │ │ │ - vmul.i8 , q2, │ │ │ │ + vmul.i8 , q2, │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andcs r0, r1, #1409286146 @ 0x54000002 │ │ │ │ @ instruction: 0x771a6198 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3daa0 │ │ │ │ + bl 0xfec3d9f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf14d0ff8 │ │ │ │ vtst.8 d31, d4, d19 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ andsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3dacc │ │ │ │ + bl 0xfec3da24 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ @ instruction: 0x26004b17 │ │ │ │ strls r4, [r0], -r5, lsl #12 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x22fda │ │ │ │ + blx 0xffd22f32 │ │ │ │ strmi r4, [r4], -fp, ror #12 │ │ │ │ ldrtmi r2, [r1], -sl, lsl #4 │ │ │ │ @ instruction: 0xf0654628 │ │ │ │ ldmdblt r0, {r0, r1, r4, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ adcmi r9, r3, #0, 22 │ │ │ │ @ instruction: 0xf646d006 │ │ │ │ - vmla.i d18, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ - blx 0x1a2abc │ │ │ │ + blx 0x1a2a14 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1c0bd70 │ │ │ │ - svclt 0x0000fbcf │ │ │ │ + svclt 0x0000fbc3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3db40 │ │ │ │ + bl 0xfec3da98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6460ff8 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf19f002e │ │ │ │ - andcs pc, r0, r7, asr r8 @ │ │ │ │ - @ instruction: 0xf832f190 │ │ │ │ + andcs pc, r0, r3, asr r8 @ │ │ │ │ + @ instruction: 0xf82ef190 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strmi fp, [r1], r5, lsl #1 │ │ │ │ - addcc pc, r4, r6, asr #12 │ │ │ │ + adcscs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbeq pc, [r8], #-1613 @ 0xfffff9b3 @ │ │ │ │ + ldrbtvc pc, [r8], #-589 @ 0xfffffdb3 @ │ │ │ │ ldrteq pc, [r3], #-704 @ 0xfffffd40 @ │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ strcs r2, [ip, #-1793] @ 0xfffff8ff │ │ │ │ @ instruction: 0xf19f2608 │ │ │ │ - and pc, r8, fp, lsr r8 @ │ │ │ │ + and pc, r8, r7, lsr r8 @ │ │ │ │ ldrcc r6, [r8], #-2464 @ 0xfffff660 │ │ │ │ - cdp2 1, 3, cr15, cr8, cr15, {5} │ │ │ │ + cdp2 1, 2, cr15, cr12, cr15, {5} │ │ │ │ stmdavs r0!, {r0, r1, r2, r9, sl, lr}^ │ │ │ │ - cdp2 1, 3, cr15, cr4, cr15, {5} │ │ │ │ - bvc 0x9b83a0 │ │ │ │ + cdp2 1, 2, cr15, cr8, cr15, {5} │ │ │ │ + bvc 0x9b82f8 │ │ │ │ stmdbvs r0!, {r0, r1, r5, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1af3701 │ │ │ │ - strmi pc, [r7], #-3629 @ 0xfffff1d3 │ │ │ │ + strmi pc, [r7], #-3617 @ 0xfffff1df │ │ │ │ strbmi r6, [r5, #-2659] @ 0xfffff59d │ │ │ │ @ instruction: 0x4645bf38 │ │ │ │ svclt 0x00b842be │ │ │ │ - blcs 0xf82b4 │ │ │ │ + blcs 0xf820c │ │ │ │ ldclne 1, cr13, [r2], #-920 @ 0xfffffc68 │ │ │ │ @ instruction: 0xf6462001 │ │ │ │ - vbic.i32 d20, #3072 @ 0x00000c00 │ │ │ │ + vqdmlal.s , d0, d0[7] │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vaddw.s8 q10, q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf6465300 │ │ │ │ - vorr.i32 d20, #2048 @ 0x00000800 │ │ │ │ + vqdmlal.s , d0, d0[2] │ │ │ │ @ instruction: 0xf646032e │ │ │ │ - vmul.i d20, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c03890 │ │ │ │ @ instruction: 0xf646082e │ │ │ │ - vqdmull.s q10, d0, d0[3] │ │ │ │ + vbic.i16 , #3072 @ 0x0c00 │ │ │ │ @ instruction: 0x4c250b2e │ │ │ │ - blx 0x5230f4 │ │ │ │ + blx 0x22304c │ │ │ │ @ instruction: 0xf854e019 │ │ │ │ ldrcc sl, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ @ instruction: 0xf1af4650 │ │ │ │ - cdpne 14, 7, cr15, cr3, cr1, {0} │ │ │ │ + mrcne 13, 3, APSR_nzcv, cr3, cr5, {7} │ │ │ │ @ instruction: 0xf8541a1b │ │ │ │ @ instruction: 0xf8540c1c │ │ │ │ ldrbmi r7, [r2], -r0, lsr #24 │ │ │ │ ldrbmi r9, [r9], -r3 │ │ │ │ stceq 8, cr15, [ip], #-336 @ 0xfffffeb0 │ │ │ │ andcs r9, r1, r2 │ │ │ │ strls r9, [r0, -r1, lsl #10] │ │ │ │ - @ instruction: 0xf9f8f1c0 │ │ │ │ + @ instruction: 0xf9ecf1c0 │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ @ instruction: 0xf814b1b3 │ │ │ │ - blcs 0xf5a70 │ │ │ │ + blcs 0xf59c8 │ │ │ │ @ instruction: 0xf854d1e1 │ │ │ │ ldrtmi r7, [r2], -r4, lsl #24 │ │ │ │ strbmi r9, [r1], -r2, lsl #14 │ │ │ │ ldcvc 8, cr15, [r4], {84} @ 0x54 │ │ │ │ @ instruction: 0xf8542001 │ │ │ │ ldrcc r3, [r8], #-3096 @ 0xfffff3e8 │ │ │ │ strpl lr, [r0, -sp, asr #19] │ │ │ │ - @ instruction: 0xf9e2f1c0 │ │ │ │ + @ instruction: 0xf9d6f1c0 │ │ │ │ stccc 8, cr15, [ip], {84} @ 0x54 │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ sbcsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ addseq pc, r4, #192, 4 │ │ │ │ @ instruction: 0xf6462001 │ │ │ │ - vbic.i32 q10, #0 @ 0x00000000 │ │ │ │ + vaddw.s8 , q8, d16 │ │ │ │ ldmib r2, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1c02300 │ │ │ │ - @ instruction: 0xf646f9d1 │ │ │ │ - vaddl.s8 q10, d16, d28 │ │ │ │ + @ instruction: 0xf646f9c5 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf19e002e │ │ │ │ - strbmi pc, [r8], -r1, asr #31 @ │ │ │ │ - @ instruction: 0xff9cf18f │ │ │ │ - eorseq sp, r3, r0, ror #16 │ │ │ │ + @ instruction: 0x4648ffbd │ │ │ │ + @ instruction: 0xff98f18f │ │ │ │ + mlaseq r3, r0, r7, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dc90 │ │ │ │ + bl 0xfec3dbe8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdcs r0, [r0], -r8 │ │ │ │ @ instruction: 0xff5ef7ff │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3dca4 │ │ │ │ + bl 0xfec3dbfc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ andcs r4, r0, #48, 22 @ 0xc000 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - stc2l 1, cr15, [r8, #-588]! @ 0xfffffdb4 │ │ │ │ + stc2l 1, cr15, [r4, #-588]! @ 0xfffffdb4 │ │ │ │ ldmdavc sl, {r8, r9, fp, ip, pc} │ │ │ │ eorle r2, sp, sp, asr #20 │ │ │ │ - bcs 0x12dcb48 │ │ │ │ - bcs 0x13dab80 │ │ │ │ + bcs 0x12dcaa0 │ │ │ │ + bcs 0x13daad8 │ │ │ │ sadd16mi fp, ip, ip │ │ │ │ andsle r4, sl, r1, lsl #12 │ │ │ │ tstlt r1, r2, asr #22 │ │ │ │ vmla.i8 d19, d4, d1 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ subsvs r0, r9, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs sl, {r0, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r2, sl, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - bcs 0x1bd5f4c │ │ │ │ + bcs 0x1bd5ea4 │ │ │ │ andcs sp, sl, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf102fa00 │ │ │ │ strls r1, [r0], #-3164 @ 0xfffff3a4 │ │ │ │ vpmax.s8 d15, d2, d17 │ │ │ │ tstle r7, r2, lsl #5 │ │ │ │ @ instruction: 0xe7d9785a │ │ │ │ @ instruction: 0xe7f32214 │ │ │ │ @ instruction: 0xe7f1221e │ │ │ │ @ instruction: 0xf6434623 │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - sbcsvc pc, r8, #73400320 @ 0x4600000 │ │ │ │ + andvc pc, r8, #73400320 @ 0x4600000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1c06800 │ │ │ │ - strdcs pc, [r1], -pc @ │ │ │ │ - @ instruction: 0xff38f18f │ │ │ │ - blx 0xff123250 │ │ │ │ + strdcs pc, [r1], -r3 │ │ │ │ + @ instruction: 0xff34f18f │ │ │ │ + blx 0xfee231a8 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r1, lsr #4 │ │ │ │ - adcsvc pc, r4, r6, asr #12 │ │ │ │ + rscvs pc, r4, r6, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19e681b │ │ │ │ - andcs pc, r1, r9, asr #25 │ │ │ │ - @ instruction: 0xff26f18f │ │ │ │ + andcs pc, r1, r5, asr #25 │ │ │ │ + @ instruction: 0xff22f18f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3dd7c │ │ │ │ + bl 0xfec3dcd4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0700ff8 │ │ │ │ vceq.f32 d31, d4, d7 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ addsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ andcs fp, r0, r0, lsr r1 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ orrcs pc, r0, #70254592 @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf0706818 │ │ │ │ andcs pc, r1, r7, asr lr @ │ │ │ │ - @ instruction: 0xff04f18f │ │ │ │ + @ instruction: 0xff00f18f │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3ddbc │ │ │ │ + bl 0xfec3dd14 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1af0ff8 │ │ │ │ - sha1c.32 , q2, │ │ │ │ + vfma.f32 d31, d4, d31 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ sbcsvs r0, r8, #1409286146 @ 0x54000002 │ │ │ │ stmdavc r3, {r5, r7, r8, ip, sp, pc} │ │ │ │ andle r2, lr, pc, lsr fp │ │ │ │ - mvnsvc pc, r6, asr #12 │ │ │ │ + msrvc R12_fiq, r6 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - @ instruction: 0xf948f1af │ │ │ │ + @ instruction: 0xf93cf1af │ │ │ │ andcs fp, r0, r0, asr r1 │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdavc r3, {r3, r8, sl, fp, ip, sp, pc}^ │ │ │ │ mvnle r2, r0, lsl #22 │ │ │ │ @ instruction: 0xf88cf7ed │ │ │ │ @ instruction: 0xf18f2001 │ │ │ │ - svclt 0x0000fedb │ │ │ │ + svclt 0x0000fed7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec3de10 │ │ │ │ + bl 0xfec3dd68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ andcs r4, r0, #25600 @ 0x6400 │ │ │ │ andls r4, r0, #110100480 @ 0x6900000 │ │ │ │ movwls r6, #6171 @ 0x181b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - ldc2 1, cr15, [r2], #588 @ 0x24c │ │ │ │ + stc2 1, cr15, [lr], #588 @ 0x24c │ │ │ │ bicsmi pc, ip, #76, 12 @ 0x4c00000 │ │ │ │ orrseq pc, r4, #192, 4 │ │ │ │ mvnslt r6, r8, asr r0 │ │ │ │ ldmdavc r2, {r9, fp, ip, pc} │ │ │ │ svclt 0x00042a4d │ │ │ │ subsvs r0, r8, r0, lsl #10 │ │ │ │ @ instruction: 0xf002d005 │ │ │ │ - bcs 0x13a77c8 │ │ │ │ + bcs 0x13a7720 │ │ │ │ addeq fp, r0, #4, 30 │ │ │ │ - blmi 0x3bedb4 │ │ │ │ - blls 0x140cc0 │ │ │ │ + blmi 0x3bed0c │ │ │ │ + blls 0x140c18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SP_mon │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ andcs pc, r1, r4, lsl #22 │ │ │ │ mcr2 7, 3, pc, cr14, cr15, {7} @ │ │ │ │ - blx 0xb23380 │ │ │ │ + blx 0x8232d8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3de8c │ │ │ │ + bl 0xfec3dde4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vpadd.i8 d20, d8, d7 │ │ │ │ - vaddhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 q11, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ - @ instruction: 0x4606fbd5 │ │ │ │ + strmi pc, [r6], -r9, asr #23 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r1, r2, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 1, 10, cr15, cr8, cr15, {5} │ │ │ │ + cdp2 1, 9, cr15, cr12, cr15, {5} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b4a0 │ │ │ │ - blls 0x140d3c │ │ │ │ + blmi 0x35b3f8 │ │ │ │ + blls 0x140c94 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x00dcf1ac │ │ │ │ + svclt 0x00d8f1ac │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fe35 │ │ │ │ - svclt 0x0000f9ef │ │ │ │ + svclt 0x0000f9e3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3df00 │ │ │ │ + bl 0xfec3de58 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r2, r8, ror #31 │ │ │ │ vpadd.i8 d20, d8, d7 │ │ │ │ - vaddhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5, sl} │ │ │ │ @ instruction: 0xf04f9301 │ │ │ │ vcgt.s8 d16, d4, d0 │ │ │ │ vbic.i32 q11, #786432 @ 0x000c0000 │ │ │ │ @ instruction: 0xf1af0595 │ │ │ │ - @ instruction: 0x4606fb9b │ │ │ │ + strmi pc, [r6], -pc, lsl #23 │ │ │ │ and r9, r3, r0 │ │ │ │ @ instruction: 0xf0696b28 │ │ │ │ ldmiblt r8, {r0, r1, r2, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ strbtmi r4, [r8], -r1, lsr #12 │ │ │ │ - cdp2 1, 6, cr15, cr14, cr15, {5} │ │ │ │ + cdp2 1, 6, cr15, cr2, cr15, {5} │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - blmi 0x35b514 │ │ │ │ - blls 0x140db0 │ │ │ │ + blmi 0x35b46c │ │ │ │ + blls 0x140d08 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ andlt r4, r2, r0, lsr r6 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - svclt 0x00a2f1ac │ │ │ │ + svclt 0x009ef1ac │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ @ instruction: 0xf1c0fdfb │ │ │ │ - svclt 0x0000f9b5 │ │ │ │ + svclt 0x0000f9a9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3df74 │ │ │ │ + bl 0xfec3decc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ ldrmi r4, [r1], -r8, lsl #22 │ │ │ │ ldc2l 0, cr15, [r4], #-404 @ 0xfffffe6c │ │ │ │ andcs fp, r0, r0, asr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ @ instruction: 0xf7ff2001 │ │ │ │ svclt 0x0000fddd │ │ │ │ @ instruction: 0x009546b0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3dfac │ │ │ │ + bl 0xfec3df04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf72c0ff8 │ │ │ │ - @ instruction: 0xf015fa73 │ │ │ │ + @ instruction: 0xf015fac7 │ │ │ │ @ instruction: 0xf000fe4f │ │ │ │ @ instruction: 0xf72cfc4b │ │ │ │ - @ instruction: 0xf02ff8fb │ │ │ │ + @ instruction: 0xf02ff94f │ │ │ │ vmla.f32 , q9, │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ - tstpeq r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ ldrmi r2, [r8, -r9, lsr #4] │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0xf680fab0 │ │ │ │ eorcs r4, lr, #5242880 @ 0x500000 │ │ │ │ - tstpeq r4, r7, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvc r4, r6, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vmul.i8 q8, q2, q11 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf0680095 │ │ │ │ @ instruction: 0x4630f955 │ │ │ │ ldc2 0, cr15, [r4], #-0 │ │ │ │ vqdmulh.s , q8, │ │ │ │ @@ -219781,126 +219739,126 @@ │ │ │ │ mulle r9, r9, r2 │ │ │ │ @ instruction: 0x109de9d3 │ │ │ │ @ instruction: 0xf8c1b321 │ │ │ │ @ instruction: 0xf8d30278 │ │ │ │ andvs r1, r1, r4, ror r2 │ │ │ │ rsbspl pc, r8, #12779520 @ 0xc30000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ - @ instruction: 0xf886f72c │ │ │ │ + @ instruction: 0xf8daf72c │ │ │ │ andcc pc, r7, r8, asr r8 @ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 0, cr15, cr8, cr6, {3} │ │ │ │ @ instruction: 0xf8586020 │ │ │ │ strtmi r0, [r9], -r7 │ │ │ │ ldc2l 0, cr15, [lr, #188] @ 0xbc │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ pop {r0, r2, r3, r5, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf72c41f0 │ │ │ │ - @ instruction: 0xf8dfbab7 │ │ │ │ + @ instruction: 0xf8dfbb0b │ │ │ │ mrc 0, 0, r8, cr13, cr4, {0} │ │ │ │ @ instruction: 0xf72c7f70 │ │ │ │ - @ instruction: 0xe7ecf89b │ │ │ │ + strb pc, [ip, pc, ror #17]! @ │ │ │ │ andeq pc, r4, lr, asr #17 │ │ │ │ svclt 0x0000e7db │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r3, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ - blx 0xfeced718 │ │ │ │ + blx 0xfeced670 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, r8, asr r0 │ │ │ │ - stmiblt ip, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ + stmiblt r0!, {r0, r1, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xb1236803 │ │ │ │ movwcs r2, #0 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrlt r4, [r0, #-1904] @ 0xfffff890 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00f8f8cc │ │ │ │ rsccs r4, r0, r4, lsl #12 │ │ │ │ - stc2l 1, cr15, [r2, #-752]! @ 0xfffffd10 │ │ │ │ + ldc2l 1, cr15, [r6, #-752] @ 0xfffffd10 │ │ │ │ andcs r6, r0, r0, lsr #32 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stmiblt ip, {r2, r3, r5, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + blt 0x924b0c │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec3e10c │ │ │ │ + bl 0xfec3e064 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040fd8 │ │ │ │ @ instruction: 0xf504b086 │ │ │ │ stmdbmi sl!, {r9, ip, lr} │ │ │ │ andcs r2, r2, r0, lsl #6 │ │ │ │ tstls r5, r9, lsl #16 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8c42101 │ │ │ │ stmib r2, {r2, r6, r7, ip}^ │ │ │ │ @ instruction: 0xf8c230d7 │ │ │ │ stmib sp, {r2, r5, r6, r8, r9, ip, sp}^ │ │ │ │ stmib sp, {r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0xf1b83302 │ │ │ │ - vmlane.f32 s30, s10, s10 │ │ │ │ - blmi 0x8ddf88 │ │ │ │ - blls 0x240fb4 │ │ │ │ + @ instruction: 0x1e05f9f9 │ │ │ │ + blmi 0x8ddee0 │ │ │ │ + blls 0x240f0c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12f0300 │ │ │ │ andcs fp, r0, r6 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r4, r7, r9, ror #12 │ │ │ │ - @ instruction: 0xf8a8f1b6 │ │ │ │ + @ instruction: 0xf89cf1b6 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ movwvs lr, #2525 @ 0x9dd │ │ │ │ stmdals r2, {r0, r3, r5, r6, r7, r8, r9, sl, ip} │ │ │ │ strpl pc, [sp], #-1284 @ 0xfffffafc │ │ │ │ vqrdmulh.s d15, d3, d5 │ │ │ │ - blx 0x12ce92 │ │ │ │ - blx 0xf3ba6 │ │ │ │ - blx 0x263396 │ │ │ │ - blx 0xfe8eb39e │ │ │ │ - blx 0xfea677ae │ │ │ │ + blx 0x12cdea │ │ │ │ + blx 0xf3afe │ │ │ │ + blx 0x2632ee │ │ │ │ + blx 0xfe8eb2f6 │ │ │ │ + blx 0xfea67706 │ │ │ │ ldrmi r6, [r1], #-1285 @ 0xfffffafb │ │ │ │ movwge r4, #29725 @ 0x741d │ │ │ │ movwcs lr, #2515 @ 0x9d3 │ │ │ │ @ instruction: 0xf99ef181 │ │ │ │ - bl 0x122d084 │ │ │ │ + bl 0x122cfdc │ │ │ │ stmib r4, {r0, r8, sl}^ │ │ │ │ strb r6, [r8, sl, lsl #10] │ │ │ │ - @ instruction: 0xf88cf1c0 │ │ │ │ + @ instruction: 0xf880f1c0 │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ - blcc 0xfe7997c0 │ │ │ │ + blcc 0xfe799718 │ │ │ │ andeq r0, r0, r0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec3e1d0 │ │ │ │ + bl 0xfec3e128 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vmax.f32 q8, q10, q12 │ │ │ │ vbic.i32 q11, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0x46070395 │ │ │ │ strpl pc, [r8], #-1447 @ 0xfffffa59 │ │ │ │ @ instruction: 0xf72b6b98 │ │ │ │ - strmi pc, [r5], -pc, lsl #17 │ │ │ │ + strmi pc, [r5], -r3, ror #17 │ │ │ │ strpl pc, [r8], -r0, lsl #10 │ │ │ │ - @ instruction: 0xf924f72b │ │ │ │ + @ instruction: 0xf978f72b │ │ │ │ @ instruction: 0xf8d43610 │ │ │ │ @ instruction: 0xf8c532bc │ │ │ │ vhsub.s8 , , q6 │ │ │ │ @ instruction: 0x46392210 │ │ │ │ @ instruction: 0xf7294630 │ │ │ │ - andcs lr, r0, #12189696 @ 0xba0000 │ │ │ │ + andcs lr, r0, #229376 @ 0x38000 │ │ │ │ tstpvc pc, #20971520 @ p-variant is OBSOLETE @ 0x1400000 │ │ │ │ orrscs lr, pc, #3227648 @ 0x314000 │ │ │ │ rsbmi pc, ip, #212, 16 @ 0xd40000 │ │ │ │ ldmib r4, {r2, r6, r8, ip, sp, pc}^ │ │ │ │ movwcs r1, #512 @ 0x200 │ │ │ │ @ instruction: 0xf72c4628 │ │ │ │ - stmiavs r4!, {r0, r4, r5, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r4!, {r0, r2, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnsle r2, r0, lsl #24 │ │ │ │ tstcs r0, r0, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bdf8 │ │ │ │ ldrbmi r2, [r0, -r0]! │ │ │ │ @@ -219927,15 +219885,15 @@ │ │ │ │ stmdavc r0, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldc2l 0, cr15, [r8, #464]! @ 0x1d0 │ │ │ │ ldmib r4, {r0, r2, r5, r9, sl, lr}^ │ │ │ │ strmi r2, [r4], -r4, lsl #6 │ │ │ │ @ instruction: 0xf17342b2 │ │ │ │ movwle r0, #21248 @ 0x5300 │ │ │ │ movwcs lr, #27093 @ 0x69d5 │ │ │ │ - bl 0x1ef7b10 │ │ │ │ + bl 0x1ef7a68 │ │ │ │ andle r0, ip, #201326592 @ 0xc000000 │ │ │ │ mvnle r2, r0, lsl #24 │ │ │ │ andcs fp, r0, r3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -219958,15 +219916,15 @@ │ │ │ │ svclt 0x00480699 │ │ │ │ stmeq r0, {r3, r6, ip, sp, lr, pc} │ │ │ │ stmdbeq r0, {r3, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale r0, {r1, r3, r5, r7, r9, lr}^ │ │ │ │ ldmdale r1!, {r1, r7, r9, lr} │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xff025102 │ │ │ │ + blx 0xff02505a │ │ │ │ @ instruction: 0xd32342bd │ │ │ │ @ instruction: 0x46204639 │ │ │ │ @ instruction: 0xff8cf7ff │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrvc pc, [r0, #-590]! @ 0xfffffdb2 │ │ │ │ ldrcs pc, [r5, #704] @ 0x2c0 │ │ │ │ @@ -219982,29 +219940,29 @@ │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ ldrtmi r4, [r9], -sl, asr #12 │ │ │ │ @ instruction: 0xf7f41c68 │ │ │ │ bfi pc, r1, (invalid: 23:21) @ │ │ │ │ cdpne 6, 7, cr4, cr1, cr10, {2} │ │ │ │ - blx 0xfe425162 │ │ │ │ + blx 0xfe4250ba │ │ │ │ andvs pc, r4, #72, 8 @ 0x48000000 │ │ │ │ @ instruction: 0x46294630 │ │ │ │ - blx 0xfe2a516e │ │ │ │ + blx 0xfe2a50c6 │ │ │ │ sbcle r4, r9, #-805306357 @ 0xd000000b │ │ │ │ strbmi lr, [sl], -ip, ror #15 │ │ │ │ @ instruction: 0xf7f44639 │ │ │ │ @ instruction: 0xe7c3fb7f │ │ │ │ @ instruction: 0xf904f070 │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0x4603d0d0 │ │ │ │ tstcs r1, r3, lsr #4 │ │ │ │ - rsceq pc, r8, r7, asr #12 │ │ │ │ + andseq pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - @ instruction: 0xf99af19e │ │ │ │ + @ instruction: 0xf996f19e │ │ │ │ @ instruction: 0xf7f34628 │ │ │ │ strtmi pc, [r8], -fp, asr #23 │ │ │ │ @ instruction: 0xf8f4f070 │ │ │ │ vabd.s8 q15, q15, q0 │ │ │ │ vmlal.s , d0, d0[3] │ │ │ │ ldmdahi r2, {r0, r2, r4, r7, r9, sp} │ │ │ │ adcsle r2, r7, r0, lsl #20 │ │ │ │ @@ -220012,244 +219970,244 @@ │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldmdavc fp, {r9, sl, sp} │ │ │ │ @ instruction: 0x4631b1b3 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r9, sl, sp, lr}^ │ │ │ │ @ instruction: 0xf1b26604 │ │ │ │ - @ instruction: 0xf066f8f3 │ │ │ │ - blls 0x226308 │ │ │ │ - bls 0x178a14 │ │ │ │ + @ instruction: 0xf066f8e7 │ │ │ │ + blls 0x226260 │ │ │ │ + bls 0x17896c │ │ │ │ strmi lr, [r0], -sp, asr #19 │ │ │ │ - addeq pc, ip, r7, asr #12 │ │ │ │ + adcsvc pc, ip, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf070 │ │ │ │ ldr r6, [r7, fp, lsr #16] │ │ │ │ - @ instruction: 0xf6474622 │ │ │ │ - vmla.i d16, d16, d0[0] │ │ │ │ + vmax.s8 d20, d7, d18 │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf070002e │ │ │ │ stmdavs fp!, {r0, r1, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1bfe78e │ │ │ │ - svclt 0x0000ff4b │ │ │ │ + svclt 0x0000ff3f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r6], -r3, lsl #1 │ │ │ │ ldrmi r4, [r4], -sp, lsl #12 │ │ │ │ stmdavc sl, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mlasls r0, sp, r8, pc @ │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ stmib sp, {r4, r5, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf1b67800 │ │ │ │ - adcmi pc, r0, #660 @ 0x294 │ │ │ │ + adcmi pc, r0, #612 @ 0x264 │ │ │ │ andcs sp, r1, sl, lsl #2 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ andle r2, lr, r0, lsl #16 │ │ │ │ stmibne r7, {r1, r2, r8, sl, fp, ip, lr, pc}^ │ │ │ │ - bl 0xfe9f82a8 │ │ │ │ - bl 0x12e8298 │ │ │ │ + bl 0xfe9f8200 │ │ │ │ + bl 0x12e81f0 │ │ │ │ strb r7, [r1, r0, ror #17]! │ │ │ │ - blx 0x14a38aa │ │ │ │ - blcs 0x2012b0 │ │ │ │ + blx 0x13a3802 │ │ │ │ + blcs 0x201208 │ │ │ │ ldrdcs sp, [r0], -ip │ │ │ │ @ instruction: 0xf1b9e7e4 │ │ │ │ rscle r0, r0, r0, lsl #30 │ │ │ │ strtmi r4, [r2], -r1, lsl #12 │ │ │ │ @ instruction: 0xf1ae4628 │ │ │ │ - ldrb lr, [sl, lr, asr #25] │ │ │ │ + ldrb lr, [sl, sl, asr #25] │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdblt fp, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ - blt 0xff0239bc │ │ │ │ + blt 0xfed23914 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec3e4d4 │ │ │ │ + bl 0xfec3e42c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf04f2302 │ │ │ │ movwls r3, #1023 @ 0x3ff │ │ │ │ teqpeq r2, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ - blx 0x10239e4 │ │ │ │ + blx 0xd2393c │ │ │ │ svclt 0x00181a20 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ ldrmi fp, [pc], -r7, lsl #1 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf1bb4615 │ │ │ │ - blls 0x526e94 │ │ │ │ + blls 0x526dbc │ │ │ │ @ instruction: 0xf0034680 │ │ │ │ - blcs 0x127ff4 │ │ │ │ + blcs 0x127f4c │ │ │ │ vhadd.s8 , q2, q10 │ │ │ │ @ instruction: 0xf2c06994 │ │ │ │ @ instruction: 0x1e620995 │ │ │ │ - bl 0x177e18 │ │ │ │ + bl 0x177d70 │ │ │ │ @ instruction: 0xf8d90a08 │ │ │ │ strtmi r3, [r3], #-0 │ │ │ │ rsble r9, r8, #335544320 @ 0x14000000 │ │ │ │ - bleq 0x123494 │ │ │ │ + bleq 0x1233ec │ │ │ │ @ instruction: 0xf5044620 │ │ │ │ @ instruction: 0xf7f35480 │ │ │ │ adcmi pc, r6, #117760 @ 0x1cc00 │ │ │ │ - bleq 0x121c94 │ │ │ │ + bleq 0x121bec │ │ │ │ strmi sp, [sl, #2294]! @ 0x8f6 │ │ │ │ ldrbmi sp, [r0], -r8, lsl #18 │ │ │ │ - bpl 0xfe124a1c │ │ │ │ - blx 0x1b25346 │ │ │ │ - b 0x13b88d0 │ │ │ │ + bpl 0xfe124974 │ │ │ │ + blx 0x1b2529e │ │ │ │ + b 0x13b8828 │ │ │ │ mvnsle r0, #0, 22 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - b 0x12db4d8 │ │ │ │ + b 0x12db430 │ │ │ │ vsubl.u8 q8, d11, d11 │ │ │ │ @ instruction: 0xf00b0480 │ │ │ │ vsubw.u8 q8, q1, d3 │ │ │ │ @ instruction: 0xf0020780 │ │ │ │ tstmi ip, #805306368 @ 0x30000000 │ │ │ │ @ instruction: 0x07a24317 │ │ │ │ - blls 0x51c844 │ │ │ │ + blls 0x51c79c │ │ │ │ @ instruction: 0xf8d91c6a │ │ │ │ - blne 0xfe56b3ac │ │ │ │ + blne 0xfe56b304 │ │ │ │ @ instruction: 0x069b4431 │ │ │ │ ldmib sp, {r0, r1, r3, r4, sl, ip, lr, pc}^ │ │ │ │ movwcs r5, #5650 @ 0x1612 │ │ │ │ stmib sp, {r0, r4, fp, ip, pc}^ │ │ │ │ movwls r5, #9728 @ 0x2600 │ │ │ │ @ instruction: 0xff3ef7ff │ │ │ │ adcsmi fp, ip, #32, 6 @ 0x80000000 │ │ │ │ stmdals r5, {r2, ip, lr, pc} │ │ │ │ @ instruction: 0x4641463a │ │ │ │ - blx 0x123ac4 │ │ │ │ + @ instruction: 0xf9f4f1bc │ │ │ │ andlt r2, r7, r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x46088ff0 │ │ │ │ @ instruction: 0xf1ae2100 │ │ │ │ - @ instruction: 0xe7e8ec32 │ │ │ │ + strb lr, [r8, lr, lsr #24]! │ │ │ │ streq pc, [r2], #-68 @ 0xffffffbc │ │ │ │ strbmi r9, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xf1bc4622 │ │ │ │ - strb pc, [lr, r9, ror #19] @ │ │ │ │ + @ instruction: 0xe7cef9dd │ │ │ │ ldrle r0, [r8, #1977] @ 0x7b9 │ │ │ │ - blx 0xfe723a14 │ │ │ │ + blx 0xfe62396c │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ andlt r2, r7, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ strmi r8, [sl, #4080]! @ 0xff0 │ │ │ │ @ instruction: 0xf04fbf88 │ │ │ │ ldmle lr, {r8, r9, fp} │ │ │ │ streq pc, [r0], #967 @ 0x3c7 │ │ │ │ - blvc 0x562ab4 │ │ │ │ + blvc 0x562a0c │ │ │ │ streq pc, [r3, -r7] │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r4, #828 @ 0x33c │ │ │ │ strtmi r9, [r2], -r5, lsl #30 │ │ │ │ @ instruction: 0x46419b10 │ │ │ │ stc 6, cr4, [sp, #224] @ 0xe0 │ │ │ │ @ instruction: 0xf0437b02 │ │ │ │ @ instruction: 0xf1bc0320 │ │ │ │ - addmi pc, r7, #2244608 @ 0x224000 │ │ │ │ + addmi pc, r7, #2048000 @ 0x1f4000 │ │ │ │ svclt 0x00084603 │ │ │ │ addsle r4, ip, r7, lsr #12 │ │ │ │ sbcsle r3, r3, r1, lsl #6 │ │ │ │ @ instruction: 0xf7ff4641 │ │ │ │ @ instruction: 0xf182ff27 │ │ │ │ - tstpcs r1, #413696 @ p-variant is OBSOLETE @ 0x65000 │ │ │ │ + tstpcs r1, #397312 @ p-variant is OBSOLETE @ 0x61000 │ │ │ │ strb r6, [fp, r3] │ │ │ │ andhi pc, r0, pc, lsr #7 │ │ │ │ ... │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi r4, [r7], -ip, lsl #12 │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe749c @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe73f4 @ │ │ │ │ ldrtmi fp, [ip], #-132 @ 0xffffff7c │ │ │ │ - mrc2 1, 0, pc, cr14, cr11, {5} │ │ │ │ + mrc2 1, 0, pc, cr2, cr11, {5} │ │ │ │ vhsub.u32 q10, , │ │ │ │ - b 0x1a84d8 │ │ │ │ + b 0x1a8430 │ │ │ │ stccc 8, cr0, [r1], {7} │ │ │ │ - beq 0x2220b4 │ │ │ │ - beq 0x1e1ce0 │ │ │ │ + beq 0x22200c │ │ │ │ + beq 0x1e1c38 │ │ │ │ ldmibcc pc!, {r1, r3, r8, ip, sp, lr, pc}^ @ │ │ │ │ movweq lr, #35753 @ 0x8ba9 │ │ │ │ stmdale r7!, {r3, r4, r7, r9, lr} │ │ │ │ strmi r4, [r6], -r7, asr #10 │ │ │ │ strbmi fp, [r5], -r4, lsl #31 │ │ │ │ - beq 0x12360c │ │ │ │ + beq 0x123564 │ │ │ │ strtmi sp, [r8], -ip, lsl #18 │ │ │ │ strpl pc, [r0, #1285] @ 0x505 │ │ │ │ - blx 0xfeea54a8 │ │ │ │ - b 0x1377f9c │ │ │ │ + blx 0xfeea5400 │ │ │ │ + b 0x1377ef4 │ │ │ │ ldmle r6!, {r9, fp}^ │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrtmi sp, [r0], #0 │ │ │ │ andle r4, ip, #76, 10 @ 0x13000000 │ │ │ │ stclne 5, cr2, [r0], #-0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfeaa54c8 │ │ │ │ - b 0x1238b84 │ │ │ │ + blx 0xfeaa5420 │ │ │ │ + b 0x1238adc │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ - bl 0xfeb5393c │ │ │ │ + bl 0xfeb53894 │ │ │ │ strbmi r0, [r8, #2310] @ 0x906 │ │ │ │ @ instruction: 0xf109d82f │ │ │ │ ands r0, r8, r1, lsl #20 │ │ │ │ ldmdble r1, {r0, r1, r2, r6, r8, sl, lr}^ │ │ │ │ strcs r4, [r0, #-1606] @ 0xfffff9ba │ │ │ │ @ instruction: 0xf5064630 │ │ │ │ @ instruction: 0xf7f35680 │ │ │ │ adcsmi pc, r7, #593920 @ 0x91000 │ │ │ │ streq lr, [r0, #-2629] @ 0xfffff5bb │ │ │ │ strbmi sp, [ip, #-2294] @ 0xfffff70a │ │ │ │ stclne 2, cr13, [r0], #-32 @ 0xffffffe0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ - blx 0xfe2a5508 │ │ │ │ - b 0x1238bc4 │ │ │ │ + blx 0xfe2a5460 │ │ │ │ + b 0x1238b1c │ │ │ │ ldmle r6!, {r8, sl}^ │ │ │ │ vmul.i8 d27, d20, d13 │ │ │ │ vsubl.s8 q11, d16, d16 │ │ │ │ vqsub.s8 d16, d20, d5 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ - bl 0xfeb683ac │ │ │ │ + bl 0xfeb68304 │ │ │ │ ldmdavs r2, {r3, r8} │ │ │ │ ldrmi r6, [r8], #2075 @ 0x81b │ │ │ │ strbmi fp, [r0], -r2, lsl #19 │ │ │ │ pop {r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf1bc47f0 │ │ │ │ - andcs fp, r0, fp, ror #18 │ │ │ │ + andcs fp, r0, pc, asr r9 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ strcs r2, [r0, #-1024] @ 0xfffffc00 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ stmib sp, {r6, r9, sl, lr}^ │ │ │ │ vrshl.s8 d20, d2, d4 │ │ │ │ @ instruction: 0xf1bc0332 │ │ │ │ - bl 0xfef2593c │ │ │ │ + bl 0xfef25864 │ │ │ │ svclt 0x00180000 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r4 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ @@ -220260,57 +220218,57 @@ │ │ │ │ stmpl fp, {r4, r5, r6, r8, r9, sl, fp, sp} │ │ │ │ addpl r1, r8, r8, asr ip │ │ │ │ andcs fp, r0, r3, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ @ instruction: 0xf1a64802 │ │ │ │ - svclt 0x0000babb │ │ │ │ + svclt 0x0000bab7 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e7fc │ │ │ │ + bl 0xfec3e754 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stmdbmi fp, {r3, r4, r5, r6, r7, r8, r9, sl, fp} │ │ │ │ svccs 0x0070ee1d │ │ │ │ - blcs 0xfd838 │ │ │ │ - blcc 0x15ea48 │ │ │ │ + blcs 0xfd790 │ │ │ │ + blcc 0x15e9a0 │ │ │ │ teqlt r3, fp, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ pop {r3, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdami r3, {r3, lr} │ │ │ │ - stmdalt r4!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ - cdp2 7, 3, cr15, cr12, cr8, {1} │ │ │ │ + stmdalt r0!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + cdp2 7, 9, cr15, cr0, cr8, {1} │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ vnmls.f32 s8, s26, s10 │ │ │ │ ldmpl r0, {r4, r5, r6, r8, r9, sl, fp, ip, sp}^ │ │ │ │ svclt 0x00d42800 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec3e85c │ │ │ │ + bl 0xfec3e7b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x26b644 │ │ │ │ + bmi 0x26b59c │ │ │ │ svccc 0x0070ee1d │ │ │ │ stmdblt r3!, {r0, r1, r4, r6, r7, fp, ip, lr} │ │ │ │ @ instruction: 0x4008e8bd │ │ │ │ @ instruction: 0xf1a64803 │ │ │ │ - @ instruction: 0xf729ba75 │ │ │ │ - svclt 0x0000fa21 │ │ │ │ + @ instruction: 0xf729ba71 │ │ │ │ + svclt 0x0000fa75 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ stmdami r3, {r3, r4, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1a52100 │ │ │ │ - stmdami r1, {r0, r3, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ - ldmdalt r0!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdami r1, {r0, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, pc} │ │ │ │ + stmdalt ip!, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ strcs fp, [r0], #-153 @ 0xffffff67 │ │ │ │ ldmdaeq r8!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ @@ -220326,16 +220284,16 @@ │ │ │ │ stmib sp, {r1, r4, sl, lr}^ │ │ │ │ ldmdavs fp, {r0, r2, r4, sl, lr} │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ vorr.i32 d24, #222 @ 0x000000de │ │ │ │ ldmdblt r3, {r0, r1, r3, r8, r9} │ │ │ │ svceq 0x000ff1b9 │ │ │ │ @ instruction: 0xf06fd912 │ │ │ │ - blmi 0xfeb27b48 │ │ │ │ - blls 0x6c1760 │ │ │ │ + blmi 0xfeb27aa0 │ │ │ │ + blls 0x6c16b8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ @ instruction: 0x4608815c │ │ │ │ tstcs r0, r9, lsl r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -220349,71 +220307,71 @@ │ │ │ │ @ instruction: 0xf1c633ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ stmdble r6, {r0, r2, r3, r4, r7, r9, lr} │ │ │ │ tstpeq fp, pc, rrx @ p-variant is OBSOLETE │ │ │ │ mrcne 7, 3, lr, cr2, cr7, {6} │ │ │ │ ldmle r9!, {r1, r3, r4, r7, r9, lr}^ │ │ │ │ @ instruction: 0xf1bbe7f3 │ │ │ │ - svcmi 0x0093fcc9 │ │ │ │ + svcmi 0x0093fcbd │ │ │ │ cdp 14, 1, cr1, cr13, cr11, {3} │ │ │ │ ldrtmi r1, [r3], #-3952 @ 0xfffff090 │ │ │ │ movwls r4, #30338 @ 0x7682 │ │ │ │ @ instruction: 0xf1ca3b01 │ │ │ │ ldrbmi r0, [r3], #-1536 @ 0xfffffa00 │ │ │ │ andeq lr, r6, #12288 @ 0x3000 │ │ │ │ @ instruction: 0x4608587b │ │ │ │ eormi r9, lr, r6, lsl #2 │ │ │ │ mrcne 12, 2, r1, cr4, cr9, {2} │ │ │ │ - blcs 0xfb85c │ │ │ │ + blcs 0xfb7b4 │ │ │ │ sbchi pc, fp, r0 │ │ │ │ ldrmi r1, [sl, #2979] @ 0xba3 │ │ │ │ adcsmi sp, r5, #100, 18 @ 0x190000 │ │ │ │ tstphi r6, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0x464f46b3 │ │ │ │ @ instruction: 0xf50b4658 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [sp, #-2393] @ 0xfffff6a7 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ - blls 0x2ddb78 │ │ │ │ + blls 0x2ddad0 │ │ │ │ andle r4, sl, #805306378 @ 0x3000000a │ │ │ │ @ instruction: 0xf10b469b │ │ │ │ @ instruction: 0xf50b0001 │ │ │ │ @ instruction: 0xf7f35b80 │ │ │ │ ldrbmi pc, [ip, #-2379] @ 0xfffff6b5 @ │ │ │ │ streq lr, [r0, -r7, asr #20] │ │ │ │ @ instruction: 0x960ed8f5 │ │ │ │ subge pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf04f9714 │ │ │ │ vpmax.s8 d16, d4, d1 │ │ │ │ @ instruction: 0xf2c06b94 │ │ │ │ vmovge.32 r0, d17[0] │ │ │ │ strcs sl, [r0], #-3860 @ 0xfffff0ec │ │ │ │ strcc lr, [r1], #-2 │ │ │ │ - ble 0xbb8d2c │ │ │ │ - blcc 0x22593c │ │ │ │ + ble 0xbb8c84 │ │ │ │ + blcc 0x225894 │ │ │ │ ldrdcs pc, [r0], -fp │ │ │ │ eoreq pc, r4, r8, asr r8 @ │ │ │ │ - blne 0x225944 │ │ │ │ + blne 0x22589c │ │ │ │ vmov.i32 d20, #11534336 @ 0x00b00000 │ │ │ │ @ instruction: 0xf0030280 │ │ │ │ tstmi sl, #201326592 @ 0xc000000 │ │ │ │ - @ instruction: 0xffecf1bb │ │ │ │ + @ instruction: 0xffe0f1bb │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ - blmi 0x1a79008 │ │ │ │ + blmi 0x1a78f60 │ │ │ │ ldmpl fp, {r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x19c7b70 │ │ │ │ + bmi 0x19c7ac8 │ │ │ │ stmdals r6, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfb864 │ │ │ │ + blcs 0xfb7bc │ │ │ │ svcge 0x006bf47f │ │ │ │ tstls r6, r0, ror #16 │ │ │ │ - @ instruction: 0xff68f1a6 │ │ │ │ + @ instruction: 0xff64f1a6 │ │ │ │ strb r9, [r4, -r6, lsl #18]! │ │ │ │ svclt 0x003c42a6 │ │ │ │ - beq 0x16396c │ │ │ │ + beq 0x1638c4 │ │ │ │ teqle r2, #0, 2 │ │ │ │ andeq pc, r7, #9 │ │ │ │ @ instruction: 0xf0429907 │ │ │ │ strtmi r0, [r8], -r8, lsl #4 │ │ │ │ @ instruction: 0xf832f7f4 │ │ │ │ ldrb r2, [ip, r0, lsl #2] │ │ │ │ smmlar r2, r1, r6, r4 │ │ │ │ @@ -220422,26 +220380,26 @@ │ │ │ │ @ instruction: 0x462646b1 │ │ │ │ andls r4, r8, #92, 12 @ 0x5c00000 │ │ │ │ @ instruction: 0xf5074638 │ │ │ │ @ instruction: 0xf7f35780 │ │ │ │ adcsmi pc, sp, #15794176 @ 0xf10000 │ │ │ │ streq lr, [r0], #-2628 @ 0xfffff5bc │ │ │ │ @ instruction: 0x465bd8f6 │ │ │ │ - bls 0x2f9300 │ │ │ │ + bls 0x2f9258 │ │ │ │ ldrbmi r4, [fp, #-1588] @ 0xfffff9cc │ │ │ │ ldrmi r4, [r9], lr, asr #12 │ │ │ │ - blls 0x2db8e0 │ │ │ │ + blls 0x2db838 │ │ │ │ ldrbmi r9, [r6], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0xf8cd42a3 │ │ │ │ @ instruction: 0xf8cdb050 │ │ │ │ cmnle r6, #68 @ 0x44 │ │ │ │ ldmible r6, {r2, r4, r5, r7, r9, lr} │ │ │ │ - beq 0x1a39d4 │ │ │ │ - blge 0x6efca0 │ │ │ │ - bl 0x1ae6e8 │ │ │ │ + beq 0x1a392c │ │ │ │ + blge 0x6efbf8 │ │ │ │ + bl 0x1ae640 │ │ │ │ @ instruction: 0xf8410181 │ │ │ │ @ instruction: 0xf8416c28 │ │ │ │ @ instruction: 0xf8412c1c │ │ │ │ usada8 sl, r0, ip, r9 │ │ │ │ adcmi r9, r3, #7168 @ 0x1c00 │ │ │ │ @ instruction: 0x2100d2b8 │ │ │ │ strbmi r9, [fp], r7, lsl #30 │ │ │ │ @@ -220457,22 +220415,22 @@ │ │ │ │ strbmi r6, [sp], -r8, lsl #2 │ │ │ │ @ instruction: 0x4699463a │ │ │ │ suble r4, sl, fp, asr r5 │ │ │ │ addeq lr, r1, sp, lsl #22 │ │ │ │ streq lr, [sl], #-2980 @ 0xfffff45c │ │ │ │ adcsmi r1, r4, #25088 @ 0x6200 │ │ │ │ subge pc, r4, r0, asr #17 │ │ │ │ - beq 0x163d04 │ │ │ │ + beq 0x163c5c │ │ │ │ subslt pc, r0, r0, asr #17 │ │ │ │ @ instruction: 0xf67f6382 │ │ │ │ stcne 15, cr10, [fp], {94} @ 0x5e │ │ │ │ @ instruction: 0x469a4651 │ │ │ │ stmdami r3!, {r0, r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a69208 │ │ │ │ - bls 0x325da8 │ │ │ │ + bls 0x325cf0 │ │ │ │ vabd.s8 d30, d14, d30 │ │ │ │ vorr.i32 , #0 @ 0x00000000 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @ instruction: 0xf43f2b00 │ │ │ │ @ instruction: 0xf24eaeda │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ @@ -220480,19 +220438,19 @@ │ │ │ │ @ instruction: 0xf24eaed2 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strtmi fp, [r1], -r3, ror #6 │ │ │ │ stmib sp, {r1, r3, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r3, sl, lr}^ │ │ │ │ @ instruction: 0xf1b1440c │ │ │ │ - @ instruction: 0xf066fd49 │ │ │ │ - blls 0x425bb4 │ │ │ │ - bls 0x379168 │ │ │ │ + @ instruction: 0xf066fd3d │ │ │ │ + blls 0x425b0c │ │ │ │ + bls 0x3790c0 │ │ │ │ andsls pc, r0, sp, asr #17 │ │ │ │ - eorsne pc, r4, r7, asr #12 │ │ │ │ + rsbeq pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strvs lr, [r2], #-2509 @ 0xfffff633 │ │ │ │ strpl lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ ldc2l 0, cr15, [lr, #-444] @ 0xfffffe44 │ │ │ │ @ instruction: 0x2101e6b1 │ │ │ │ adcsmi lr, r4, #40370176 @ 0x2680000 │ │ │ │ @ instruction: 0xf101bf88 │ │ │ │ @@ -220500,178 +220458,178 @@ │ │ │ │ @ instruction: 0xf43f2901 │ │ │ │ smlald sl, pc, r8, pc @ │ │ │ │ str r4, [r2, -pc, asr #12] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ @ instruction: 0xf6479202 │ │ │ │ - vmvn.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d16, d20 │ │ │ │ strtmi r0, [sl], -lr, lsr #32 │ │ │ │ movwne lr, #2509 @ 0x9cd │ │ │ │ stc2l 0, cr15, [r0, #-444] @ 0xfffffe44 │ │ │ │ @ instruction: 0xf1bfe693 │ │ │ │ - @ instruction: 0xf728fb89 │ │ │ │ - svclt 0x0000fc73 │ │ │ │ + @ instruction: 0xf728fb7d │ │ │ │ + svclt 0x0000fcc7 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ - blhi 0x1a2e84 │ │ │ │ + blhi 0x1a2ddc │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b0f8cc │ │ │ │ addlt r4, r9, r5, lsl r6 │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ - blx 0x20a40d2 │ │ │ │ + blx 0x1da402a │ │ │ │ svclt 0x00384285 │ │ │ │ stccs 6, cr4, [r0], {5} │ │ │ │ addshi pc, r4, r0, asr #32 │ │ │ │ bicvs pc, r0, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bvs 0x7f8318 │ │ │ │ + bvs 0x7f8270 │ │ │ │ movvs pc, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf1053e01 │ │ │ │ strmi r3, [r6], #-2559 @ 0xfffff601 │ │ │ │ cdpeq 1, 0, cr15, cr0, cr5, {6} │ │ │ │ - bl 0x201a78 │ │ │ │ - b 0x1a863c │ │ │ │ + bl 0x2019d0 │ │ │ │ + b 0x1a8594 │ │ │ │ eorsmi r0, r7, lr, lsl #6 │ │ │ │ stmdbcs r0, {r2, r8, r9, ip, pc} │ │ │ │ stcls 1, cr13, [r4], {125} @ 0x7d │ │ │ │ ldrvs pc, [r4], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ strmi r4, [r8], fp, lsl #13 │ │ │ │ - blhi 0x15230b0 │ │ │ │ + blhi 0x1523008 │ │ │ │ vst1.8 {d20-d22}, [pc]! │ │ │ │ @ instruction: 0xf6cf4270 │ │ │ │ vqsub.s8 , q10, │ │ │ │ vrsra.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf8cd0395 │ │ │ │ stmib sp, {r2, r4, sp, lr, pc}^ │ │ │ │ stc 2, cr3, [sp, #24] │ │ │ │ @ instruction: 0xf04f8b02 │ │ │ │ ldmdavs r0!, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp} │ │ │ │ movwls r2, #512 @ 0x200 │ │ │ │ strtmi r4, [r0], #-1593 @ 0xfffff9c7 │ │ │ │ msreq CPSR_x, #68, 4 @ 0x40000004 │ │ │ │ - mcr2 1, 4, pc, cr2, cr11, {5} @ │ │ │ │ + mrc2 1, 3, pc, cr6, cr11, {5} │ │ │ │ @ instruction: 0xf1b04682 │ │ │ │ @ instruction: 0xd01d3fff │ │ │ │ strmi r6, [r0, #2099] @ 0x833 │ │ │ │ movweq lr, #15264 @ 0x3ba0 │ │ │ │ tsteq r3, r9, lsl #20 │ │ │ │ stmdbcs r0, {r0, r2, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fd068 │ │ │ │ - bls 0x22a688 │ │ │ │ + bls 0x22a5e0 │ │ │ │ ldrtmi r4, [r9], -fp, asr #8 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - mrc2 1, 6, pc, cr8, cr11, {5} │ │ │ │ - blls 0x214768 │ │ │ │ + mcr2 1, 6, pc, cr12, cr11, {5} @ │ │ │ │ + blls 0x2146c0 │ │ │ │ svclt 0x008c42a3 │ │ │ │ @ instruction: 0xf0052100 │ │ │ │ ldmdblt r9, {r0, r8} │ │ │ │ @ instruction: 0xe7d246d0 │ │ │ │ - mcr2 1, 6, pc, cr12, cr11, {5} @ │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7ab0 @ │ │ │ │ + mcr2 1, 6, pc, cr0, cr11, {5} @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7a08 @ │ │ │ │ andlt r4, r9, r0, lsr #12 │ │ │ │ - blhi 0x1a2dac │ │ │ │ + blhi 0x1a2d04 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf10b8ff0 │ │ │ │ stmdbcs r0, {r0, r8, r9, fp} │ │ │ │ @ instruction: 0xf1bbd040 │ │ │ │ andsle r0, r8, r1, lsl #30 │ │ │ │ @ instruction: 0xf1bb4639 │ │ │ │ mvnle r0, r2, lsl #30 │ │ │ │ - mrc2 1, 5, pc, cr0, cr11, {5} │ │ │ │ + mcr2 1, 5, pc, cr4, cr11, {5} @ │ │ │ │ mvnle r2, r0, lsl #26 │ │ │ │ ldmdavs fp, {r1, r2, r8, r9, fp, ip, pc} │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ strcs fp, [r1, #-3996] @ 0xfffff064 │ │ │ │ strpl pc, [r0], #1103 @ 0x44f │ │ │ │ - bls 0x2de24c │ │ │ │ + bls 0x2de1a4 │ │ │ │ mvnsvc pc, #3145728 @ 0x300000 │ │ │ │ ldrbmi r2, [r0], r1, lsl #10 │ │ │ │ streq lr, [r2], #-2563 @ 0xfffff5fd │ │ │ │ - bls 0x261990 │ │ │ │ - b 0x1793f4 │ │ │ │ + bls 0x2618e8 │ │ │ │ + b 0x17934c │ │ │ │ @ instruction: 0xf1bb0403 │ │ │ │ - @ instruction: 0xe7bdfe97 │ │ │ │ + ldr pc, [sp, fp, lsl #29]! │ │ │ │ eorsmi r4, ip, r7, asr #4 │ │ │ │ strtmi lr, [fp], -lr, ror #14 │ │ │ │ ldrtmi r9, [sl], -r4, lsl #16 │ │ │ │ @ instruction: 0xf80af7f3 │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ vrhadd.s8 , q10, q0 │ │ │ │ vrsra.s64 d22, d28, #64 │ │ │ │ ldmdavs r8, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r9, r3, #4, 22 @ 0x1000 │ │ │ │ stmdbls r4, {r1, r2, r4, r5, r7, r8, fp, ip, lr, pc} │ │ │ │ ldrtmi r4, [sl], -fp, lsr #12 │ │ │ │ andlt r3, r9, r1, lsl #18 │ │ │ │ - blhi 0x1a2e40 │ │ │ │ + blhi 0x1a2d98 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00f4f7f2 │ │ │ │ vmin.s8 d20, d5, d12 │ │ │ │ vqdmlal.s q11, d16, d0[0] │ │ │ │ stmdbls r4, {r0, r2, r4, r7, r8, r9} │ │ │ │ addmi r6, sl, #106496 @ 0x1a000 │ │ │ │ - bvs 0x179c1f8 │ │ │ │ + bvs 0x179c150 │ │ │ │ svclt 0x009c42a2 │ │ │ │ andsvs r1, pc, #1032192 @ 0xfc000 │ │ │ │ svclt 0x0000e79e │ │ │ │ ... │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ - blmi 0xfecb9408 │ │ │ │ + blmi 0xfecb9360 │ │ │ │ @ instruction: 0x4617b0b3 │ │ │ │ teqls r1, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - bls 0x10b93bc │ │ │ │ + bls 0x10b9314 │ │ │ │ @ instruction: 0xf8dd460c │ │ │ │ ldmdavs fp, {r3, r4, r5, r6, r7, pc} │ │ │ │ - blcs 0x10c3dc │ │ │ │ + blcs 0x10c334 │ │ │ │ rschi pc, ip, r0, asr #32 │ │ │ │ rsble r2, fp, r0, lsl #24 │ │ │ │ stmdale r9!, {r0, r1, r2, r3, r8, r9, sl, fp, sp}^ │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe7bc4 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe7b1c @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ vshr.u64 q12, q6, #56 │ │ │ │ andcs r0, r0, #738197504 @ 0x2c000000 │ │ │ │ andsls r9, r0, #939524096 @ 0x38000000 │ │ │ │ cmple fp, r0, lsl #22 │ │ │ │ tstpne r0, #22 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0004930f │ │ │ │ - blvs 0xfe9244f8 │ │ │ │ - bleq 0xfe6646ec │ │ │ │ + blvs 0xfe924450 │ │ │ │ + bleq 0xfe664644 │ │ │ │ vmov.i32 d29, #212 @ 0x000000d4 │ │ │ │ - blcs 0xe8820 │ │ │ │ + blcs 0xe8778 │ │ │ │ vrhadd.s8 , q2, q7 │ │ │ │ vqdmlsl.s q11, d16, d16 │ │ │ │ @ instruction: 0xf8db0b95 │ │ │ │ - bcs 0xefc04 │ │ │ │ + bcs 0xefb5c │ │ │ │ adcshi pc, fp, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, r4, r1, pc @ │ │ │ │ addsmi r4, r5, #167772160 @ 0xa000000 │ │ │ │ adcshi pc, r7, r0, lsl #4 │ │ │ │ eorsge pc, r8, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcs pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c51 │ │ │ │ - bcs 0xebc50 │ │ │ │ + bcs 0xebba8 │ │ │ │ mrshi pc, (UNDEF: 6) @ │ │ │ │ - blx 0x16a4320 │ │ │ │ + blx 0x13a4278 │ │ │ │ ldrdcc pc, [r0], -fp │ │ │ │ - blcs 0x10bc68 │ │ │ │ + blcs 0x10bbc0 │ │ │ │ rscseq sp, r0, #67 @ 0x43 │ │ │ │ rschi pc, r0, r0, lsl #2 │ │ │ │ svclt 0x004806f1 │ │ │ │ @ instruction: 0xf14046b3 │ │ │ │ @ instruction: 0xf007822e │ │ │ │ @ instruction: 0xf0070307 │ │ │ │ @ instruction: 0xf0430203 │ │ │ │ @@ -220682,21 +220640,21 @@ │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vrshr.s64 d8, d30, #64 │ │ │ │ @ instruction: 0xf00b80f3 │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ cmpphi r4, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x101ce4 │ │ │ │ + blcs 0x101c3c │ │ │ │ adchi pc, r8, #0 │ │ │ │ @ instruction: 0xf8cd2500 │ │ │ │ cmp r6, ip, lsr r0 │ │ │ │ - cdp2 1, 5, cr15, cr2, cr1, {4} │ │ │ │ + cdp2 1, 4, cr15, cr14, cr1, {4} │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xe7ca0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xe7bf8 @ │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ mvnhi pc, #64 @ 0x40 │ │ │ │ eorslt r4, r3, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @@ -220710,278 +220668,278 @@ │ │ │ │ movwls r4, #49939 @ 0xc313 │ │ │ │ @ instruction: 0xf5b39b0b │ │ │ │ @ instruction: 0xf0005f80 │ │ │ │ vsubl.s8 q4, d0, d10 │ │ │ │ @ instruction: 0xf006814b │ │ │ │ stccs 3, cr0, [r0, #-128] @ 0xffffff80 │ │ │ │ tstphi r7, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ - bcs 0x10e534 │ │ │ │ + bcs 0x10e48c │ │ │ │ orrshi pc, pc, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf04681a8 │ │ │ │ svcls 0x000f0320 │ │ │ │ @ instruction: 0x960f9611 │ │ │ │ @ instruction: 0xf504990b │ │ │ │ - ldc 2, cr5, [pc, #512] @ 0xe7f14 │ │ │ │ + ldc 2, cr5, [pc, #512] @ 0xe7e6c │ │ │ │ ldrtmi r7, [r8], -ip, asr #22 │ │ │ │ @ instruction: 0xf04f1a57 │ │ │ │ @ instruction: 0x463932ff │ │ │ │ stc 2, cr9, [sp] │ │ │ │ - bls 0x406930 │ │ │ │ - stc2 1, cr15, [r0, #-748]! @ 0xfffffd14 │ │ │ │ + bls 0x406888 │ │ │ │ + ldc2 1, cr15, [r4, #-748] @ 0xfffffd14 │ │ │ │ mcrrne 6, 0, r4, r1, cr5 │ │ │ │ rschi pc, r6, #0 │ │ │ │ - bleq 0x3e4c38 │ │ │ │ + bleq 0x3e4b90 │ │ │ │ svceq 0x0000f1bb │ │ │ │ adchi pc, r3, #64 @ 0x40 │ │ │ │ @ instruction: 0xf0c042bc │ │ │ │ - blls 0x5487b4 │ │ │ │ + blls 0x54870c │ │ │ │ @ instruction: 0xf140069a │ │ │ │ vqsub.s8 q12, q2, q11 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ - bls 0x468bac │ │ │ │ + bls 0x468b04 │ │ │ │ ldmdavs fp, {r0, r5, r6, r9, sl, fp, ip} │ │ │ │ - blls 0x4ee914 │ │ │ │ + blls 0x4ee86c │ │ │ │ tstmi r3, #687865856 @ 0x29000000 │ │ │ │ strmi fp, [fp], -r8, lsl #30 │ │ │ │ mrshi pc, (UNDEF: 0) @ │ │ │ │ stmdals lr, {r0, r1, r3, r9, fp, ip, pc} │ │ │ │ subsmi r1, r2, #1328 @ 0x530 │ │ │ │ - bne 0x7b8da4 │ │ │ │ - blcc 0x137dc8 │ │ │ │ + bne 0x7b8cfc │ │ │ │ + blcc 0x137d20 │ │ │ │ mcrne 0, 3, lr, cr1, cr6, {7} │ │ │ │ @ instruction: 0xf67f4291 │ │ │ │ @ instruction: 0xf181af43 │ │ │ │ - movwcs pc, #52697 @ 0xcdd9 @ │ │ │ │ + movwcs pc, #52693 @ 0xcdd5 @ │ │ │ │ str r6, [r5, r3] │ │ │ │ movtcc pc, #57934 @ 0xe24e @ │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x109e08 │ │ │ │ + blcs 0x109d60 │ │ │ │ svcge 0x000cf43f │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0004f57f │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ - blcs 0x105e2c │ │ │ │ + blcs 0x105d84 │ │ │ │ nophi {0} │ │ │ │ ldmdage r4, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldmdbls r4, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldmdbls r6, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0x42449a │ │ │ │ + blx 0x1243f2 │ │ │ │ cdp2 0, 5, cr15, cr8, cr5, {3} │ │ │ │ movwls r9, #39690 @ 0x9b0a │ │ │ │ - blls 0xff95e4 │ │ │ │ - adcne pc, r8, r7, asr #12 │ │ │ │ + blls 0xff953c │ │ │ │ + sbcseq pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwvs lr, #22989 @ 0x59cd │ │ │ │ - blls 0x68e640 │ │ │ │ + blls 0x68e598 │ │ │ │ eorhi pc, r0, sp, asr #17 │ │ │ │ stmib sp, {r2, r8, r9, sl, ip, pc}^ │ │ │ │ stmib sp, {r1, r8, fp, lr}^ │ │ │ │ @ instruction: 0xf06f5900 │ │ │ │ @ instruction: 0xe6d9fb1b │ │ │ │ strtmi r1, [r8], -r9, ror #28 │ │ │ │ @ instruction: 0xf7f24421 │ │ │ │ @ instruction: 0xf026fe63 │ │ │ │ @ instruction: 0xf0431310 │ │ │ │ stmdacs r0, {r4, r8, r9, fp} │ │ │ │ svcge 0x0019f47f │ │ │ │ - stc2 1, cr15, [lr, #516] @ 0x204 │ │ │ │ + stc2 1, cr15, [sl, #516] @ 0x204 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r1, lsl r2 │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x1483c0 │ │ │ │ + blcc 0x148318 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2b00 │ │ │ │ tst r6, r1, lsr pc │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ - ldrbt pc, [r5], pc, lsl #29 @ │ │ │ │ + ldrbt pc, [r5], fp, lsl #29 @ │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ subsmi r9, fp, #11264 @ 0x2c00 │ │ │ │ stccs 3, cr9, [r0, #-56] @ 0xffffffc8 │ │ │ │ addshi pc, sl, r0 │ │ │ │ vqsub.s8 d18, d4, d0 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ movwls r1, #63723 @ 0xf8eb │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ - bls 0x4885d8 │ │ │ │ + bls 0x488530 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - b 0x18eaac │ │ │ │ + b 0x18ea04 │ │ │ │ stmdals pc, {r3, r8, sl} @ │ │ │ │ strls r1, [r2, #-2889] @ 0xfffff4b7 │ │ │ │ mvnvc lr, #12288 @ 0x3000 │ │ │ │ - blls 0x100caa0 │ │ │ │ + blls 0x100c9f8 │ │ │ │ ldrbmi r9, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1bb9a0c │ │ │ │ - mcrrne 12, 6, pc, r3, cr7 @ │ │ │ │ + mcrrne 12, 5, pc, r3, cr11 @ │ │ │ │ eorhi pc, lr, #0 │ │ │ │ vqdmulh.s d25, d4, d13 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ movwls r0, #4757 @ 0x1295 │ │ │ │ andlt pc, r0, sp, asr #17 │ │ │ │ streq lr, [r5, #-2984] @ 0xfffff458 │ │ │ │ cdpne 4, 6, cr4, cr3, cr8, {1} │ │ │ │ - bne 0xfe181f08 │ │ │ │ + bne 0xfe181e60 │ │ │ │ @ instruction: 0x46104413 │ │ │ │ @ instruction: 0xf7ff4619 │ │ │ │ strmi pc, [r4], -pc, lsl #18 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - blcc 0x148318 │ │ │ │ + blcc 0x148270 │ │ │ │ andcc pc, r9, sl, asr #16 │ │ │ │ stclne 1, cr11, [r2], #-940 @ 0xfffffc54 │ │ │ │ mrcge 4, 6, APSR_nzcv, cr12, cr15, {1} │ │ │ │ streq pc, [pc], -r6 │ │ │ │ @ instruction: 0xf43f2e02 │ │ │ │ - blmi 0xff013a54 │ │ │ │ + blmi 0xff0139ac │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andpl pc, r3, r9, asr r8 @ │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r1, r5, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ mcrge 4, 6, pc, cr12, cr15, {3} @ │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7534100 │ │ │ │ - strtmi pc, [r8], -r5, lsr #29 │ │ │ │ + @ instruction: 0x4628fef9 │ │ │ │ @ instruction: 0xf93cf7f0 │ │ │ │ ldmmi r2!, {r1, r6, r7, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xffba45ba │ │ │ │ + blx 0xffaa4512 │ │ │ │ ssatmi lr, #20, sp, asr #15 │ │ │ │ addsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - strtmi r6, [pc], #-2071 @ 0xe7f30 │ │ │ │ + strtmi r6, [pc], #-2071 @ 0xe7e88 │ │ │ │ @ instruction: 0xf0002b00 │ │ │ │ @ instruction: 0xf01b8090 │ │ │ │ @ instruction: 0xf0001f10 │ │ │ │ @ instruction: 0xf8cd80af │ │ │ │ - blls 0x394034 │ │ │ │ + blls 0x393f8c │ │ │ │ ldmdbls ip!, {r3, r4, r5, r9, sl, lr} │ │ │ │ ldrbmi r9, [fp], -r3, lsl #6 │ │ │ │ strtmi r9, [r1], -r0, lsl #2 │ │ │ │ @ instruction: 0xf8cd9a0c │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ - adcsmi pc, r8, #2304 @ 0x900 │ │ │ │ + adcsmi pc, r8, #259072 @ 0x3f400 │ │ │ │ svclt 0x00024603 │ │ │ │ mvnscc pc, #4, 2 │ │ │ │ @ instruction: 0x4619195b │ │ │ │ rsbhi pc, lr, #64 @ 0x40 │ │ │ │ strtmi r9, [r8], -sp, lsl #20 │ │ │ │ - bls 0x4cc778 │ │ │ │ + bls 0x4cc6d0 │ │ │ │ strtmi r9, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf8b6f7ff │ │ │ │ str r4, [r5, r4, lsl #12]! │ │ │ │ ldrtmi r9, [r3], fp, lsl #22 │ │ │ │ movwls r4, #57947 @ 0xe25b │ │ │ │ ldrmi r9, [sl], -pc, lsl #22 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ - blcs 0x113d3c │ │ │ │ + blcs 0x113c94 │ │ │ │ svcge 0x0071f43f │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ streq pc, [r0, #-27]! @ 0xffffffe5 │ │ │ │ movwls r6, #63515 @ 0xf81b │ │ │ │ sbcshi pc, r7, r0 │ │ │ │ vmulne.f64 d25, d2, d11 │ │ │ │ - blcc 0x14e3ec │ │ │ │ + blcc 0x14e344 │ │ │ │ ldrmi r9, [r3], #-528 @ 0xfffffdf0 │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ addsmi r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf04f461d │ │ │ │ tstls r1, #32, 4 │ │ │ │ tstls r2, #805306369 @ 0x30000001 │ │ │ │ orrhi pc, r1, r0, lsl #4 │ │ │ │ @ instruction: 0xf1c29a11 │ │ │ │ strtmi r0, [r3], #-769 @ 0xfffffcff │ │ │ │ - blls 0x4ccc08 │ │ │ │ + blls 0x4ccb60 │ │ │ │ strtmi r1, [r3], #-2900 @ 0xfffff4ac │ │ │ │ - blls 0x5b9854 │ │ │ │ + blls 0x5b97ac │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x5887c4 │ │ │ │ + blls 0x58871c │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blls 0x3886f0 │ │ │ │ + blls 0x388648 │ │ │ │ stmdaeq r5, {r3, r4, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ tstpeq r0, r3, ror #2 @ p-variant is OBSOLETE │ │ │ │ - bl 0x70ec48 │ │ │ │ + bl 0x70eba0 │ │ │ │ movwls r0, #8963 @ 0x2303 │ │ │ │ @ instruction: 0xf1419b3c │ │ │ │ movwls r0, #256 @ 0x100 │ │ │ │ tstls r3, fp, asr r6 │ │ │ │ @ instruction: 0xf1bb990b │ │ │ │ - strmi pc, [r7], -r9, lsr #23 │ │ │ │ + @ instruction: 0x4607fb9d │ │ │ │ @ instruction: 0xf0004284 │ │ │ │ @ instruction: 0xf85a80d1 │ │ │ │ ldclne 0, cr4, [r8], #-36 @ 0xffffffdc │ │ │ │ stmdbls fp, {r0, r1, r2, ip, lr, pc} │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ @ instruction: 0xf181f945 │ │ │ │ - tstpcs r1, #33536 @ p-variant is OBSOLETE @ 0x8300 │ │ │ │ + tstpcs r1, #32512 @ p-variant is OBSOLETE @ 0x7f00 │ │ │ │ stccs 0, cr6, [r0], {3} │ │ │ │ stccc 13, cr13, [r1], {91} @ 0x5b │ │ │ │ andmi pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2c00 │ │ │ │ stmdami r6!, {r0, r3, r5, r9, sl, fp, sp, pc}^ │ │ │ │ - blx 0x15a46ea │ │ │ │ + blx 0x14a4642 │ │ │ │ ldrtmi lr, [r3], r4, lsr #12 │ │ │ │ rsbscs r4, r0, #49283072 @ 0x2f00000 │ │ │ │ ldmdage r4, {r8, sp} │ │ │ │ - ldcl 1, cr15, [sl, #692]! @ 0x2b4 │ │ │ │ + ldcl 1, cr15, [r6, #692]! @ 0x2b4 │ │ │ │ ldmdbge r4, {r2, r3, r4, r5, fp, ip, pc} │ │ │ │ - @ instruction: 0xf8f4f1b8 │ │ │ │ + @ instruction: 0xf8e8f1b8 │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ ldmib sp, {r0, r3, r6, r8, pc}^ │ │ │ │ @ instruction: 0xf00b321e │ │ │ │ stmdals sl, {r4, r8, ip} │ │ │ │ @ instruction: 0x41904598 │ │ │ │ - bl 0x61e9ec │ │ │ │ + bl 0x61e944 │ │ │ │ andls r0, pc, r8 │ │ │ │ @ instruction: 0xf140980a │ │ │ │ stmdals pc, {sl, fp} @ │ │ │ │ - bl 0x1d78a9c │ │ │ │ + bl 0x1d789f4 │ │ │ │ vmull.p8 q8, d0, d12 │ │ │ │ stmdbcs r0, {r0, r1, r3, r4, r5, r8, pc} │ │ │ │ svcge 0x0051f47f │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ sublt pc, r4, sp, asr #17 │ │ │ │ - blls 0x3e196c │ │ │ │ + blls 0x3e18c4 │ │ │ │ tsteq r8, r4, lsl #22 │ │ │ │ - bleq 0x1247c0 │ │ │ │ + bleq 0x124718 │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ andeq lr, r5, fp, lsl #20 │ │ │ │ @ instruction: 0xf44fbfb8 │ │ │ │ - b 0x3bcec4 │ │ │ │ + b 0x3bce1c │ │ │ │ ldrmi r0, [sl], -r8, lsl #22 │ │ │ │ smlatbeq fp, r1, fp, lr │ │ │ │ ldc2l 7, cr15, [sl], #-1020 @ 0xfffffc04 │ │ │ │ svclt 0x001e1c42 │ │ │ │ - bleq 0x3e2f78 │ │ │ │ + bleq 0x3e2ed0 │ │ │ │ streq lr, [r0, #-2827] @ 0xfffff4f5 │ │ │ │ - bleq 0x5241f8 │ │ │ │ + bleq 0x524150 │ │ │ │ ldcge 4, cr15, [r5, #508]! @ 0x1fc │ │ │ │ - stc2 1, cr15, [sl], #-516 @ 0xfffffdfc │ │ │ │ + stc2 1, cr15, [r6], #-516 @ 0xfffffdfc │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, ip, lsl #4 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xf728ae9c │ │ │ │ - stmdals pc, {r0, r1, r2, r4, r6, r7, fp, ip, sp, lr, pc} @ │ │ │ │ + stmdals pc, {r0, r1, r3, r5, r8, fp, ip, sp, lr, pc} @ │ │ │ │ cmnle r3, r8, lsr #6 │ │ │ │ strtmi r9, [r1], -sl, lsl #22 │ │ │ │ - blls 0x100cd14 │ │ │ │ + blls 0x100cc6c │ │ │ │ movwls r9, #2572 @ 0xa0c │ │ │ │ @ instruction: 0xf8cd4633 │ │ │ │ @ instruction: 0xf1bb8008 │ │ │ │ - strmi pc, [r2], -fp, lsr #22 │ │ │ │ + @ instruction: 0x4602fb1f │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vqadd.s8 q12, q10, │ │ │ │ vqshl.s64 d22, d4, #0 │ │ │ │ ssatmi r0, #20, r5, lsl #15 │ │ │ │ stmib sp, {r0, r2, r3, r8, r9, fp, ip, pc}^ │ │ │ │ ldmdavs fp!, {r8, r9, ip, sp, pc} │ │ │ │ @ instruction: 0x1e631ad2 │ │ │ │ @@ -220990,81 +220948,81 @@ │ │ │ │ tstls r1, #60 @ 0x3c │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ @ instruction: 0xf04f8172 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ @ instruction: 0xf8dd2300 │ │ │ │ movwls fp, #41028 @ 0xa044 │ │ │ │ - blls 0x3e1d28 │ │ │ │ + blls 0x3e1c80 │ │ │ │ andeq lr, r8, #544768 @ 0x85000 │ │ │ │ - blcc 0x14e58c │ │ │ │ - b 0x1381d0 │ │ │ │ + blcc 0x14e4e4 │ │ │ │ + b 0x138128 │ │ │ │ tstmi sl, #-1946157053 @ 0x8c000003 │ │ │ │ addshi pc, r7, r0 │ │ │ │ movweq pc, #61451 @ 0xf00b @ │ │ │ │ svclt 0x00022b02 │ │ │ │ @ instruction: 0xf04f2301 │ │ │ │ stmib sp, {sl, fp}^ │ │ │ │ @ instruction: 0xf0403c12 │ │ │ │ - bls 0x488764 │ │ │ │ + bls 0x4886bc │ │ │ │ stmdbne r3!, {r0, sl, fp, ip, sp}^ │ │ │ │ - b 0x18cdd0 │ │ │ │ + b 0x18cd28 │ │ │ │ ldrmi r0, [r9], -r5 │ │ │ │ @ instruction: 0xf08042a8 │ │ │ │ - bls 0x3c8668 │ │ │ │ + bls 0x3c85c0 │ │ │ │ stmne r2, {r1, r3, r8, r9, fp, ip, pc} │ │ │ │ - bcc 0x14c9e8 │ │ │ │ + bcc 0x14c940 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ movwls r4, #12945 @ 0x3291 │ │ │ │ - bls 0x101e39c │ │ │ │ + bls 0x101e2f4 │ │ │ │ stmib sp, {r0, r1, r3, r4, r5, r9, sl, lr}^ │ │ │ │ strmi fp, [sl], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmdacs r0, {r0, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, lr, r0 │ │ │ │ strtmi r9, [r8], -sp, lsl #22 │ │ │ │ movwlt lr, #2509 @ 0x9cd │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ movwcs r9, #2320 @ 0x910 │ │ │ │ @ instruction: 0xff88f7fe │ │ │ │ ldrbt r4, [r7], -r4, lsl #12 │ │ │ │ @ instruction: 0xe73a461d │ │ │ │ - addeq r7, r2, r0, lsl #31 │ │ │ │ + addeq r8, r2, r8, lsr #32 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ - blls 0x379cb8 │ │ │ │ + blls 0x379c10 │ │ │ │ ldrvs pc, [r4, r4, asr #4] │ │ │ │ ldreq pc, [r5, r0, asr #5] │ │ │ │ - blls 0x100ce04 │ │ │ │ + blls 0x100cd5c │ │ │ │ movwls r4, #1569 @ 0x621 │ │ │ │ @ instruction: 0xf8cd465b │ │ │ │ ldmdavs r8!, {r3, pc} │ │ │ │ strmi r9, [r5], #-2572 @ 0xfffff5f4 │ │ │ │ @ instruction: 0xf1bb4628 │ │ │ │ - strmi pc, [r2], -pc, lsr #21 │ │ │ │ + strmi pc, [r2], -r3, lsr #21 │ │ │ │ rsbsle r1, r5, r3, asr #24 │ │ │ │ svclt 0x00181a2d │ │ │ │ - b 0x631620 │ │ │ │ + b 0x631578 │ │ │ │ addle r5, r3, fp, lsl r5 │ │ │ │ @ instruction: 0xf7ff4621 │ │ │ │ ldrb pc, [r9, #2123]! @ 0x84b @ │ │ │ │ svceq 0x0020f01b │ │ │ │ movwcs sp, #149 @ 0x95 │ │ │ │ cdpeq 0, 2, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x3e12e9cd │ │ │ │ - blls 0x3a20d0 │ │ │ │ + blls 0x3a2028 │ │ │ │ ldmdbls ip!, {r3, r5, r9, sl, lr} │ │ │ │ tstls r0, r3, lsl #6 │ │ │ │ stmdbls lr, {r0, r4, r8, r9, fp, ip, pc} │ │ │ │ @ instruction: 0xf0439a0c │ │ │ │ - bne 0x1928e90 │ │ │ │ + bne 0x1928de8 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - blx 0xfe3a4944 │ │ │ │ + blx 0x20a489c │ │ │ │ @ instruction: 0xf47f3001 │ │ │ │ @ instruction: 0xf181ad78 │ │ │ │ - strmi pc, [r6], -sp, ror #22 │ │ │ │ + strmi pc, [r6], -r9, ror #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf7ff6834 │ │ │ │ @ instruction: 0xf85af827 │ │ │ │ eorsvs r3, r4, r9 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe73cadda │ │ │ │ stmdbne r8!, {r0, r3, r4, r5, r8, r9, fp, ip} │ │ │ │ @@ -221073,183 +221031,183 @@ │ │ │ │ tstls r2, r0, lsl #3 │ │ │ │ @ instruction: 0xf816f7ff │ │ │ │ @ instruction: 0xf5a79912 │ │ │ │ strmi r5, [sp], #-896 @ 0xfffffc80 │ │ │ │ streq lr, [fp, -r3, lsl #22] │ │ │ │ movwcs lr, #1360 @ 0x550 │ │ │ │ tstcc r2, #3358720 @ 0x334000 │ │ │ │ - blls 0x1022064 │ │ │ │ + blls 0x1021fbc │ │ │ │ stmib sp, {r0, r3, r5, r9, sl, lr}^ │ │ │ │ ldrtmi fp, [fp], -r0, lsl #6 │ │ │ │ @ instruction: 0xf82ef7ff │ │ │ │ - blls 0x3d4f38 │ │ │ │ + blls 0x3d4e90 │ │ │ │ stmdbls lr, {r4, r9, fp, ip, pc} │ │ │ │ ldrmi r3, [r3], #-2817 @ 0xfffff4ff │ │ │ │ cdpne 0, 5, cr4, cr12, cr11, {0} │ │ │ │ movwle r4, #17058 @ 0x42a2 │ │ │ │ addsmi r9, ip, #17408 @ 0x4400 │ │ │ │ mcrge 4, 4, pc, cr0, cr15, {5} @ │ │ │ │ - blls 0x3e20b4 │ │ │ │ - bne 0xffa0ebc8 │ │ │ │ + blls 0x3e200c │ │ │ │ + bne 0xffa0eb20 │ │ │ │ stclne 8, cr9, [r1], #-40 @ 0xffffffd8 │ │ │ │ andlt lr, r0, #3358720 @ 0x334000 │ │ │ │ andeq lr, r5, #184, 22 @ 0x2e000 │ │ │ │ @ instruction: 0xf160463b │ │ │ │ ldmdane r2, {}^ @ │ │ │ │ andeq pc, r0, r0, asr #2 │ │ │ │ andls r9, r3, r2, lsl #4 │ │ │ │ - bls 0x4f9b18 │ │ │ │ + bls 0x4f9a70 │ │ │ │ @ instruction: 0xf80af7ff │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ usat sl, #20, r2, lsl #27 │ │ │ │ - bne 0xff1ce34c │ │ │ │ - bl 0x1c0cf4c │ │ │ │ + bne 0xff1ce2a4 │ │ │ │ + bl 0x1c0cea4 │ │ │ │ tstls r0, #134217728 @ 0x8000000 │ │ │ │ nopeq {75} @ 0x4b │ │ │ │ @ instruction: 0xf0002900 │ │ │ │ - ldc 0, cr8, [pc, #568] @ 0xe855c │ │ │ │ + ldc 0, cr8, [pc, #568] @ 0xe84b4 │ │ │ │ @ instruction: 0xf04f7b70 │ │ │ │ @ instruction: 0x462132ff │ │ │ │ ldrtmi r9, [r8], -r0, lsl #4 │ │ │ │ vstr s18, [sp, #48] @ 0x30 │ │ │ │ @ instruction: 0xf1bb7b02 │ │ │ │ - @ instruction: 0x4603fa19 │ │ │ │ + strmi pc, [r3], -sp, lsl #20 │ │ │ │ @ instruction: 0xf04042b8 │ │ │ │ - blls 0x388550 │ │ │ │ + blls 0x3884a8 │ │ │ │ movwls r9, #14606 @ 0x390e │ │ │ │ - bne 0x194f03c │ │ │ │ + bne 0x194ef94 │ │ │ │ @ instruction: 0xf02b9300 │ │ │ │ - bls 0x3ecf94 │ │ │ │ + bls 0x3eceec │ │ │ │ tstpeq r0, #67 @ p-variant is OBSOLETE @ 0x43 │ │ │ │ andhi pc, r8, sp, asr #17 │ │ │ │ - blx 0x2a4a4c │ │ │ │ + @ instruction: 0xf9faf1bb │ │ │ │ @ instruction: 0xf0003001 │ │ │ │ mcrne 0, 3, r8, cr1, cr3, {4} │ │ │ │ eorslt pc, ip, sp, asr #17 │ │ │ │ ldrbt r4, [sp], #1065 @ 0x429 │ │ │ │ - blvc 0x18239f0 │ │ │ │ + blvc 0x1823948 │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ strtmi r9, [r0], -ip, lsl #20 │ │ │ │ @ instruction: 0xf04b9300 │ │ │ │ stmdbls fp, {r5, r8, r9} │ │ │ │ andeq pc, r2, #66 @ 0x42 │ │ │ │ - blvc 0x1a39c0 │ │ │ │ - @ instruction: 0xf9eef1bb │ │ │ │ + blvc 0x1a3918 │ │ │ │ + @ instruction: 0xf9e2f1bb │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mcrge 4, 2, pc, cr5, cr15, {3} @ │ │ │ │ - bl 0xfef0efc4 │ │ │ │ + bl 0xfef0ef1c │ │ │ │ ldmdals ip!, {r0, r2, fp} │ │ │ │ @ instruction: 0xf1634639 │ │ │ │ - blls 0x528ba8 │ │ │ │ + blls 0x528b00 │ │ │ │ movweq lr, #15128 @ 0x3b18 │ │ │ │ @ instruction: 0xf1429300 │ │ │ │ movwcs r0, #512 @ 0x200 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ @ instruction: 0xf7fe9a0b │ │ │ │ stmdacs r0, {r0, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blls 0x41c5a4 │ │ │ │ + blls 0x41c4fc │ │ │ │ @ instruction: 0xf53f0799 │ │ │ │ stmdbls fp, {r0, r2, r3, r4, r5, r6, r7, r9, sl, fp, sp, pc} │ │ │ │ @ instruction: 0x4638461a │ │ │ │ - blx 0x124ac0 │ │ │ │ - ldc 6, cr14, [pc, #984] @ 0xe87b0 │ │ │ │ + @ instruction: 0xf9f4f1bb │ │ │ │ + ldc 6, cr14, [pc, #984] @ 0xe8708 │ │ │ │ @ instruction: 0xf04f7b43 │ │ │ │ ldmib sp, {r0, r1, r2, r3, r4, r5, r6, r7, r8, r9, ip, sp}^ │ │ │ │ movwls r1, #523 @ 0x20b │ │ │ │ ldrbmi r4, [fp], -r0, lsr #12 │ │ │ │ - blvc 0x1a3a20 │ │ │ │ - @ instruction: 0xf9bef1bb │ │ │ │ + blvc 0x1a3978 │ │ │ │ + @ instruction: 0xf9b2f1bb │ │ │ │ addmi r4, r4, #7340032 @ 0x700000 │ │ │ │ mrcge 4, 0, APSR_nzcv, cr5, cr15, {3} │ │ │ │ - blcs 0x10f044 │ │ │ │ + blcs 0x10ef9c │ │ │ │ strbt sp, [r1], ip, asr #3 │ │ │ │ smmla r8, r1, r0, r9 │ │ │ │ @ instruction: 0xf6479a0a │ │ │ │ - vaddl.s8 q9, d0, d4 │ │ │ │ + vmvn.i32 d17, #4 @ 0x00000004 │ │ │ │ andls r0, r7, #46 @ 0x2e │ │ │ │ stmib sp, {r2, r3, r4, r5, r9, fp, ip, pc}^ │ │ │ │ strtmi r6, [sl], -r3, lsl #4 │ │ │ │ andshi pc, r8, sp, asr #17 │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf06f1300 │ │ │ │ @ instruction: 0xf7fff809 │ │ │ │ @ instruction: 0xf04fbbc7 │ │ │ │ @ instruction: 0xf8dd33ff │ │ │ │ teqls ip, #56 @ 0x38 │ │ │ │ - blls 0x54c860 │ │ │ │ + blls 0x54c7b8 │ │ │ │ ldrtmi lr, [r3], r8, ror #8 │ │ │ │ @ instruction: 0xf8cde41e │ │ │ │ @ instruction: 0xf8cdb03c │ │ │ │ strbt fp, [r1], #-68 @ 0xffffffbc │ │ │ │ andpl pc, r9, sl, asr r8 @ │ │ │ │ andle r1, r7, r8, asr ip │ │ │ │ @ instruction: 0x46214618 │ │ │ │ @ instruction: 0xff32f7fe │ │ │ │ - blx 0x1d24a60 │ │ │ │ + blx 0x1c249b8 │ │ │ │ andvs r2, r3, r1, lsl r3 │ │ │ │ @ instruction: 0xf77f2d00 │ │ │ │ stccc 14, cr10, [r1, #-288] @ 0xfffffee0 │ │ │ │ andpl pc, r9, sl, asr #16 │ │ │ │ @ instruction: 0xf47f2d00 │ │ │ │ strb sl, [sl, #3093]! @ 0xc15 │ │ │ │ - blx 0x19a4a7c │ │ │ │ + blx 0x18a49d4 │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andvs r2, r2, r6, lsl r2 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe636acd4 │ │ │ │ - mcr2 1, 1, pc, cr2, cr14, {5} @ │ │ │ │ - blx 0x16a4a94 │ │ │ │ + mrc2 1, 0, pc, cr6, cr14, {5} │ │ │ │ + blx 0x15a49ec │ │ │ │ svcne 0x0080f41b │ │ │ │ ldrdhi pc, [r0], -r0 │ │ │ │ andsle r4, r0, r6, lsl #12 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xff0cf7fe │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ andhi pc, r0, r6, asr #17 │ │ │ │ @ instruction: 0xf73f2b00 │ │ │ │ @ instruction: 0xe620acbe │ │ │ │ ldrtmi r9, [r8], -fp, lsl #18 │ │ │ │ @ instruction: 0xff00f7fe │ │ │ │ cdpne 7, 6, cr14, cr1, cr0, {1} │ │ │ │ strtmi r4, [r9], #-1576 @ 0xfffff9d8 │ │ │ │ - blx 0x2a6492 │ │ │ │ + blx 0x2a63ea │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ad4640 │ │ │ │ - @ instruction: 0x4601ffd7 │ │ │ │ - subscs pc, r4, r7, asr #12 │ │ │ │ + strmi pc, [r1], -fp, asr #31 │ │ │ │ + addne pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffacf06e │ │ │ │ svclt 0x0000e7dc │ │ │ │ ... │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c0f8cc │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ addlt r4, sl, r0, asr sl │ │ │ │ strmi r4, [ip], -r5, lsl #12 │ │ │ │ ldmdavs r2, {r0, r1, r3, r4, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ - blcs 0xe8d18 │ │ │ │ + blcs 0xe8c70 │ │ │ │ vorr.i32 , #219 @ 0x000000db │ │ │ │ stmiblt fp, {r0, r1, r3, r8, r9} │ │ │ │ - ldrbtvc pc, [pc], #1540 @ 0xe8524 @ │ │ │ │ + ldrbtvc pc, [pc], #1540 @ 0xe847c @ │ │ │ │ streq pc, [fp], #-879 @ 0xfffffc91 │ │ │ │ vrhadd.s8 , q2, q10 │ │ │ │ vsubw.s8 q11, q8, d16 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf04fb9f3 │ │ │ │ @ instruction: 0xf1c433ff │ │ │ │ ldrmi r0, [r3], #-513 @ 0xfffffdff │ │ │ │ ldmdble pc, {r0, r2, r3, r4, r7, r9, lr} @ │ │ │ │ ldmcc pc!, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ @ │ │ │ │ - @ instruction: 0xf9f8f181 │ │ │ │ + @ instruction: 0xf9f4f181 │ │ │ │ andvs r2, r3, r6, lsl r3 │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4640d170 │ │ │ │ tstcs r0, sl │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -221268,81 +221226,81 @@ │ │ │ │ @ instruction: 0x4680ff75 │ │ │ │ @ instruction: 0x1e69b950 │ │ │ │ strmi r4, [ip], #-1538 @ 0xfffff9fe │ │ │ │ strtmi r4, [r1], -r8, lsr #12 │ │ │ │ @ instruction: 0xf97ef7f3 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r0, #-1016] @ 0xfffffc08 │ │ │ │ - blcs 0xfeca4 │ │ │ │ - blcc 0x15facc │ │ │ │ - blcs 0xfccac │ │ │ │ + blcs 0xfebfc │ │ │ │ + blcc 0x15fa24 │ │ │ │ + blcs 0xfcc04 │ │ │ │ stmdami r3!, {r1, r2, r6, r7, r8, ip, lr, pc} │ │ │ │ - @ instruction: 0xf896f1a6 │ │ │ │ + @ instruction: 0xf892f1a6 │ │ │ │ stmdami r1!, {r1, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xff324c64 │ │ │ │ + blx 0xff224bbc │ │ │ │ vaba.s8 q15, q15, │ │ │ │ vqdmlal.s , d0, d2[2] │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, ip, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ vqrshl.s8 d29, d5, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ @ instruction: 0x26002395 │ │ │ │ @ instruction: 0xb1bb781b │ │ │ │ stmdage r4, {r0, r4, r5, r9, sl, lr} │ │ │ │ strvs lr, [r4], -sp, asr #19 │ │ │ │ strvs lr, [r6], -sp, asr #19 │ │ │ │ - mrc2 1, 7, pc, cr0, cr0, {5} │ │ │ │ - blx 0x10247a4 │ │ │ │ + mcr2 1, 7, pc, cr4, cr0, {5} @ │ │ │ │ + blx 0x10246fc │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6474602 │ │ │ │ - vmvn.i32 q9, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d24 │ │ │ │ stmib sp, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06e5600 │ │ │ │ ldrb pc, [r6, -r7, lsl #30]! @ │ │ │ │ stmib sp, {r1, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf6471300 │ │ │ │ - vaddl.s8 q9, d16, d28 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf06e002e │ │ │ │ @ instruction: 0xe76cfefd │ │ │ │ - stc2l 1, cr15, [r6, #-760] @ 0xfffffd08 │ │ │ │ - cdp2 7, 3, cr15, cr0, cr7, {1} │ │ │ │ + ldc2 1, cr15, [sl, #-760]! @ 0xfffffd08 │ │ │ │ + cdp2 7, 8, cr15, cr4, cr7, {1} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ strtvs pc, [r0], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ addlt r4, r5, ip, lsl r6 │ │ │ │ strmi r4, [sp], -r0, lsl #13 │ │ │ │ @ instruction: 0x46176833 │ │ │ │ - bleq 0x1a46cc │ │ │ │ - blcs 0x11c6a8 │ │ │ │ + bleq 0x1a4624 │ │ │ │ + blcs 0x11c600 │ │ │ │ sbchi pc, ip, r0, asr #32 │ │ │ │ mvnscc pc, pc, asr #32 │ │ │ │ andeq pc, r1, #-1073741775 @ 0xc0000031 │ │ │ │ stmdbls lr, {r1, r3, sl, lr} │ │ │ │ stmdale sl, {r0, r4, r7, r9, lr} │ │ │ │ andeq pc, r1, #20 │ │ │ │ mvnslt sp, ip, lsl #2 │ │ │ │ addsmi r1, r9, #1936 @ 0x790 │ │ │ │ mrrcne 8, 0, sp, r9, cr3 │ │ │ │ strmi r1, [r8, #3017] @ 0xbc9 │ │ │ │ @ instruction: 0xf181d905 │ │ │ │ - tstpcs r6, #1163264 @ p-variant is OBSOLETE @ 0x11c000 │ │ │ │ + tstpcs r6, #1097728 @ p-variant is OBSOLETE @ 0x10c000 │ │ │ │ and r6, r7, r3 │ │ │ │ cdpne 1, 6, cr11, cr9, cr11, {5} │ │ │ │ andsle r4, r4, #-1342177272 @ 0xb0000008 │ │ │ │ - @ instruction: 0xf93ef181 │ │ │ │ + @ instruction: 0xf93af181 │ │ │ │ andvs r2, r3, lr, lsl #6 │ │ │ │ rscscc pc, pc, pc, asr #32 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @@ -221351,139 +221309,139 @@ │ │ │ │ @ instruction: 0xf1c533ff │ │ │ │ strmi r0, [fp], #-257 @ 0xfffffeff │ │ │ │ stmiale r5!, {r3, r4, r7, r8, sl, lr}^ │ │ │ │ andge pc, r4, #14614528 @ 0xdf0000 │ │ │ │ svcls 0x0070ee1d │ │ │ │ andcc pc, r9, sl, asr r8 @ │ │ │ │ @ instruction: 0xf84a1c59 │ │ │ │ - blcs 0xec728 │ │ │ │ + blcs 0xec680 │ │ │ │ @ instruction: 0xf1bbd046 │ │ │ │ cmple fp, r0, lsl #30 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ ldmdavs r3!, {r0, r4, r7, pc} │ │ │ │ svclt 0x00182b00 │ │ │ │ vhsub.s8 d4, d16, d31 │ │ │ │ vqadd.s8 d24, d20, d19 │ │ │ │ @ instruction: 0xf2c06b94 │ │ │ │ @ instruction: 0x463a0b95 │ │ │ │ strtmi r4, [r3], -r9, lsr #12 │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0xf1bc4440 │ │ │ │ - strmi pc, [r2], -fp, asr #29 │ │ │ │ + @ instruction: 0x4602febf │ │ │ │ andsle r1, r4, r1, asr #24 │ │ │ │ mrcne 8, 3, r6, cr11, cr1, {1} │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ stmdbcs r0, {r1, r2, r4, r9, fp, ip} │ │ │ │ addshi pc, r8, r0 │ │ │ │ vhsub.s8 d20, d16, d11 │ │ │ │ @ instruction: 0x462380b6 │ │ │ │ ldrtmi r4, [r9], -sl, lsr #12 │ │ │ │ @ instruction: 0xf1bc4440 │ │ │ │ - @ instruction: 0xf181feb7 │ │ │ │ - movwcs pc, #51437 @ 0xc8ed @ │ │ │ │ + @ instruction: 0xf181feab │ │ │ │ + movwcs pc, #51433 @ 0xc8e9 @ │ │ │ │ @ instruction: 0xf04f6003 │ │ │ │ @ instruction: 0xf85a36ff │ │ │ │ - blcs 0xf4794 │ │ │ │ + blcs 0xf46ec │ │ │ │ adcshi pc, lr, r0, asr #6 │ │ │ │ @ instruction: 0xf84a3b01 │ │ │ │ - blcs 0xf47a0 │ │ │ │ + blcs 0xf46f8 │ │ │ │ @ instruction: 0x4630d055 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ andls r4, r2, #5701632 @ 0x570000 │ │ │ │ - @ instruction: 0xf9e2f1a5 │ │ │ │ + @ instruction: 0xf9def1a5 │ │ │ │ @ instruction: 0xf1bb9a02 │ │ │ │ adcsle r0, r3, r0, lsl #30 │ │ │ │ - blvs 0xfe6250b8 │ │ │ │ - bleq 0xfe6652ac │ │ │ │ + blvs 0xfe625010 │ │ │ │ + bleq 0xfe665204 │ │ │ │ stcls 6, cr4, [lr], {35} @ 0x23 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ ldrdeq pc, [r0], -fp │ │ │ │ @ instruction: 0x0c00eb04 │ │ │ │ @ instruction: 0xf8cd4440 │ │ │ │ @ instruction: 0xf1bcc000 │ │ │ │ - ldmdavs r3!, {r0, r1, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0xf9fe4 │ │ │ │ + ldmdavs r3!, {r0, r1, r2, r4, r5, r6, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + blcs 0xf9f3c │ │ │ │ mcrrne 0, 4, sp, r2, cr14 │ │ │ │ strtmi sp, [r9], -r9, asr #1 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ @ instruction: 0xf8dbfe55 │ │ │ │ - bne 0xffe747e0 │ │ │ │ + bne 0xffe74738 │ │ │ │ stccc 14, cr1, [r1, #-492] @ 0xfffffe14 │ │ │ │ strbmi r4, [r5], #-1600 @ 0xfffff9c0 │ │ │ │ @ instruction: 0xf7f29302 │ │ │ │ andcs pc, r0, #737280 @ 0xb4000 │ │ │ │ strtmi r4, [r9], -r7, lsl #12 │ │ │ │ @ instruction: 0xf7f34640 │ │ │ │ @ instruction: 0x4629f857 │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ - blls 0x1a78a8 │ │ │ │ + blls 0x1a7800 │ │ │ │ @ instruction: 0xf0474630 │ │ │ │ ldmibne ip, {r3, r6, r9} │ │ │ │ @ instruction: 0xf7f34621 │ │ │ │ strtmi pc, [r1], -fp, asr #16 │ │ │ │ @ instruction: 0xf7fe4630 │ │ │ │ @ instruction: 0xe7a6fc1d │ │ │ │ addsmi r3, sl, #4096 @ 0x1000 │ │ │ │ sadd8mi fp, r9, r8 │ │ │ │ svcge 0x0030f67f │ │ │ │ ldmdami r2!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ - @ instruction: 0xff62f1a5 │ │ │ │ + @ instruction: 0xff5ef1a5 │ │ │ │ @ instruction: 0xe7a54630 │ │ │ │ vst1.16 {d20-d22}, [pc :64], r8 │ │ │ │ ldrtmi r5, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf8c2f7ff │ │ │ │ eorsle r1, r7, r3, asr #24 │ │ │ │ - blvs 0xfe625158 │ │ │ │ - bleq 0xfe66534c │ │ │ │ + blvs 0xfe6250b0 │ │ │ │ + bleq 0xfe6652a4 │ │ │ │ movweq pc, #8260 @ 0x2044 @ │ │ │ │ @ instruction: 0x4629463a │ │ │ │ ldrdgt pc, [r0], -fp │ │ │ │ andls r4, r0, r0, ror #8 │ │ │ │ andeq lr, r8, ip, lsl #22 │ │ │ │ - mrc2 1, 1, pc, cr4, cr12, {5} │ │ │ │ + mcr2 1, 1, pc, cr8, cr12, {5} @ │ │ │ │ @ instruction: 0x46066833 │ │ │ │ teqle ip, r0, lsl #22 │ │ │ │ @ instruction: 0xf43f1c73 │ │ │ │ @ instruction: 0xf8dbaf7a │ │ │ │ - bne 0xffe74878 │ │ │ │ + bne 0xffe747d0 │ │ │ │ @ instruction: 0xe7b21e7b │ │ │ │ addsmi r4, r6, #-1610612729 @ 0xa0000007 │ │ │ │ strb sp, [r6, -pc, lsr #19]! │ │ │ │ tsteq r8, r7, lsl #22 │ │ │ │ movweq lr, #23304 @ 0x5b08 │ │ │ │ @ instruction: 0x91034299 │ │ │ │ svcge 0x0045f67f │ │ │ │ @ instruction: 0x46184693 │ │ │ │ @ instruction: 0xf7f29302 │ │ │ │ - blls 0x1a6bf4 │ │ │ │ - b 0x13cf0b0 │ │ │ │ + blls 0x1a6b4c │ │ │ │ + b 0x13cf008 │ │ │ │ movwcc r0, #6912 @ 0x1b00 │ │ │ │ @ instruction: 0xd1f4429a │ │ │ │ svceq 0x0000f1bb │ │ │ │ svcge 0x0035f43f │ │ │ │ - @ instruction: 0xf842f181 │ │ │ │ + @ instruction: 0xf83ef181 │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ tstcc r1, r3, asr r7 │ │ │ │ adcsmi r1, r1, #205824 @ 0x32400 │ │ │ │ svcge 0x0045f4ff │ │ │ │ addle r4, sl, #-268435446 @ 0xf000000a │ │ │ │ - bl 0x2af874 │ │ │ │ + bl 0x2af7cc │ │ │ │ stmib sp, {r3}^ │ │ │ │ @ instruction: 0xf7fe2302 │ │ │ │ @ instruction: 0xf8dbfdd5 │ │ │ │ - bls 0x1808e0 │ │ │ │ - blne 0xfe68f4f0 │ │ │ │ + bls 0x180838 │ │ │ │ + blne 0xfe68f448 │ │ │ │ @ instruction: 0x4629e77d │ │ │ │ @ instruction: 0xf7fe4640 │ │ │ │ ldr pc, [sp, fp, asr #27]! │ │ │ │ - ldc2l 7, cr15, [sl], {39} @ 0x27 │ │ │ │ + stc2 7, cr15, [lr, #-156]! @ 0xffffff64 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ movweq pc, #46016 @ 0xb3c0 @ │ │ │ │ @@ -221522,31 +221480,31 @@ │ │ │ │ @ instruction: 0xf7f24630 │ │ │ │ @ instruction: 0x4605fb1f │ │ │ │ vrhadd.s8 , q10, q12 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ andcs r0, r4, #1409286146 @ 0x54000002 │ │ │ │ ldmdavs r8, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf1ba4430 │ │ │ │ - @ instruction: 0xf013fe73 │ │ │ │ + @ instruction: 0xf013fe67 │ │ │ │ strmi pc, [r5], -r7, asr #29 │ │ │ │ @ instruction: 0x1e71b978 │ │ │ │ strtmi r4, [r1], #-1584 @ 0xfffff9d0 │ │ │ │ @ instruction: 0xff00f7f2 │ │ │ │ bicslt lr, sp, #9 │ │ │ │ andvs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r4, [r0], -r1, lsr #12 │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ - blx 0x12699e │ │ │ │ + blx 0x1268f6 │ │ │ │ @ instruction: 0xf857bb20 │ │ │ │ - blcs 0xf49fc │ │ │ │ - blcc 0x15fed0 │ │ │ │ + blcs 0xf4954 │ │ │ │ + blcc 0x15fe28 │ │ │ │ andcc pc, r8, r7, asr #16 │ │ │ │ @ instruction: 0xd1ac2b00 │ │ │ │ @ instruction: 0xf1a5481d │ │ │ │ - strtmi pc, [r8], -r3, lsl #29 │ │ │ │ + @ instruction: 0x4628fe7f │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ tstlt sp, #248, 6 @ 0xe0000003 │ │ │ │ svclt 0x00c82b00 │ │ │ │ andpl pc, r8, r7, asr #16 │ │ │ │ @@ -221555,65 +221513,65 @@ │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r4, [r1], -sl, asr #12 │ │ │ │ ldrtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - mrc2 1, 1, pc, cr0, cr10, {5} │ │ │ │ + mcr2 1, 1, pc, cr4, cr10, {5} @ │ │ │ │ mcr2 0, 4, pc, cr4, cr3, {0} @ │ │ │ │ strb r4, [ip, r5, lsl #12] │ │ │ │ @ instruction: 0xf1a54808 │ │ │ │ - ldr pc, [pc, pc, lsl #17]! │ │ │ │ + ldr pc, [pc, fp, lsl #17]! │ │ │ │ @ instruction: 0xf1a54806 │ │ │ │ - ldr pc, [lr, fp, lsl #17] │ │ │ │ + ldr pc, [lr, r7, lsl #17] │ │ │ │ @ instruction: 0xf1a54804 │ │ │ │ - @ instruction: 0xf857f887 │ │ │ │ + @ instruction: 0xf857f883 │ │ │ │ strb r3, [r0, r8] │ │ │ │ - stc2 7, cr15, [r6], #-156 @ 0xffffff64 │ │ │ │ + ldc2l 7, cr15, [sl], #-156 @ 0xffffff64 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ ldrmi fp, [sp], -r3, lsr #1 │ │ │ │ strmi r4, [pc], -r2, asr #23 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ subscs r9, r8, #5 │ │ │ │ ldmdavs fp, {r1, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf1ad0300 │ │ │ │ - @ instruction: 0xf1bae8e2 │ │ │ │ - b 0x14e772c │ │ │ │ + @ instruction: 0xf1bae8de │ │ │ │ + b 0x14e7654 │ │ │ │ @ instruction: 0xf5bb0b80 │ │ │ │ svclt 0x00b84f80 │ │ │ │ - blmi 0xfe125be0 │ │ │ │ + blmi 0xfe125b38 │ │ │ │ @ instruction: 0xf0002c00 │ │ │ │ @ instruction: 0xf10b80d7 │ │ │ │ eormi r3, r3, #-67108861 @ 0xfc000003 │ │ │ │ sbchi pc, fp, r0, asr #32 │ │ │ │ tstcs r2, sl, lsl #20 │ │ │ │ @ instruction: 0xf1bd4638 │ │ │ │ - @ instruction: 0xf013ff3d │ │ │ │ + @ instruction: 0xf013ff31 │ │ │ │ @ instruction: 0x4606fe3f │ │ │ │ svcpl 0x0080f510 │ │ │ │ adchi pc, ip, r0, lsl #1 │ │ │ │ - blx 0x3251ba │ │ │ │ + blx 0x25110 │ │ │ │ @ instruction: 0xf2449e13 │ │ │ │ vsubw.s8 q11, q8, d16 │ │ │ │ @ instruction: 0xf6060395 │ │ │ │ mcrcc 8, 0, r7, cr1, cr15, {7} │ │ │ │ submi r4, r0, #100663296 @ 0x6000000 │ │ │ │ vceq.i32 d22, d15, d10 │ │ │ │ andmi r0, r6, fp, lsl #16 │ │ │ │ ldrmi r4, [r0, #1730]! @ 0x6c2 │ │ │ │ @ instruction: 0x46b2bf38 │ │ │ │ mvnscc pc, sl, lsl #2 │ │ │ │ - bcs 0x10cf14 │ │ │ │ + bcs 0x10ce6c │ │ │ │ adcshi pc, r3, r0, asr #32 │ │ │ │ rscscc pc, pc, #79 @ 0x4f │ │ │ │ smlabteq r1, sl, r1, pc @ │ │ │ │ addsmi r4, r4, #167772160 @ 0xa000000 │ │ │ │ adchi pc, r8, r0, lsl #4 │ │ │ │ @ instruction: 0xee1d4a9d │ │ │ │ andls r0, r7, r0, ror pc │ │ │ │ @@ -221626,36 +221584,36 @@ │ │ │ │ addshi pc, pc, r0 │ │ │ │ addmi pc, r0, #352321536 @ 0x15000000 │ │ │ │ adcshi pc, fp, r0 │ │ │ │ @ instruction: 0xf0c045b0 │ │ │ │ vrhadd.s8 d24, d4, d9 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ ldmdavs r2, {r0, r2, r4, r7, r9} │ │ │ │ - bleq 0x1a3760 │ │ │ │ + bleq 0x1a36b8 │ │ │ │ cmpphi r7, r0 @ p-variant is OBSOLETE │ │ │ │ svcpl 0x0080f415 │ │ │ │ andcs fp, r3, #12, 30 @ 0x30 │ │ │ │ strcs r2, [r0, #-513] @ 0xfffffdff │ │ │ │ - ldc 3, cr2, [pc, #200] @ 0xe8c2c │ │ │ │ + ldc 3, cr2, [pc, #200] @ 0xe8b84 │ │ │ │ @ instruction: 0xf04f7b86 │ │ │ │ @ instruction: 0x465831ff │ │ │ │ ldrbmi r9, [r1], -r0, lsl #2 │ │ │ │ - blvc 0x1a41a8 │ │ │ │ - ldc2l 1, cr15, [sl, #744]! @ 0x2e8 │ │ │ │ + blvc 0x1a4100 │ │ │ │ + stc2l 1, cr15, [lr, #744]! @ 0x2e8 │ │ │ │ ldrbmi r4, [r8, #-1542] @ 0xfffff9fa │ │ │ │ cmpphi r8, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ @ instruction: 0xf1bd4659 │ │ │ │ - strmi pc, [r2], -sp, lsl #29 │ │ │ │ + strmi pc, [r2], -r1, lsl #29 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ ldrbmi r8, [sl, #-324] @ 0xfffffebc │ │ │ │ cmpphi r5, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf4199d06 │ │ │ │ - b 0x14c09a4 │ │ │ │ + b 0x14c08fc │ │ │ │ svclt 0x000c3969 │ │ │ │ subcs r2, r9, #-1342177276 @ 0xb0000004 │ │ │ │ @ instruction: 0xf0094425 │ │ │ │ strtmi r0, [r9], -r4, lsl #18 │ │ │ │ andeq lr, r2, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf7f24620 │ │ │ │ @ instruction: 0x4629fe75 │ │ │ │ @@ -221663,26 +221621,26 @@ │ │ │ │ eorcs pc, r8, r7, asr #20 │ │ │ │ cdp2 1, 15, cr15, cr2, cr3, {2} │ │ │ │ orrvs r2, r5, r0, lsl #4 │ │ │ │ bicvs pc, r0, r5, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ bicvs r6, r2, r2, asr #2 │ │ │ │ @ instruction: 0xf0726104 │ │ │ │ - blmi 0x1b68068 │ │ │ │ + blmi 0x1b67fc0 │ │ │ │ ldmpl fp, {r0, r1, r2, r9, fp, ip, pc} │ │ │ │ vqrdmulh.s d18, d0, d0 │ │ │ │ - bmi 0x1a89098 │ │ │ │ + bmi 0x1a88ff0 │ │ │ │ stmdbls r7, {r0, r8, r9, fp, ip, sp} │ │ │ │ - blcs 0xfcd44 │ │ │ │ + blcs 0xfcc9c │ │ │ │ adchi pc, r8, r0 │ │ │ │ @ instruction: 0xf44f9b05 │ │ │ │ @ instruction: 0xf5a34100 │ │ │ │ ldccc 5, cr5, [r0, #-32] @ 0xffffffe0 │ │ │ │ @ instruction: 0xf7534628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ addshi pc, r3, r0 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrbeq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ @ instruction: 0x4626d475 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ @@ -221706,133 +221664,133 @@ │ │ │ │ @ instruction: 0x4620e7d8 │ │ │ │ @ instruction: 0x4651465a │ │ │ │ @ instruction: 0xf7fe9308 │ │ │ │ strmi pc, [r4], -r3, lsr #29 │ │ │ │ @ instruction: 0xf0001c43 │ │ │ │ vhadd.s8 q12, q10, q1 │ │ │ │ vrshr.s64 d22, d4, #64 │ │ │ │ - blls 0x2e96e4 │ │ │ │ + blls 0x2e963c │ │ │ │ ldmdavs r2, {r4, r5, r7, r8, sl, lr} │ │ │ │ - bl 0x102d04 │ │ │ │ + bl 0x102c5c │ │ │ │ @ instruction: 0xf0000b02 │ │ │ │ @ instruction: 0xf4158099 │ │ │ │ - blx 0xfedc0aa4 │ │ │ │ + blx 0xfedc09fc │ │ │ │ svclt 0x000cf583 │ │ │ │ andcs r2, r1, #805306368 @ 0x30000000 │ │ │ │ teqcs r2, #1785856 @ 0x1b4000 │ │ │ │ stmib sp, {r0, r1, r2, r4, r6, r8, r9, sl, sp, lr, pc}^ │ │ │ │ strtmi r2, [r0], -r8, lsl #6 │ │ │ │ stmiane r1!, {r1, r2, r8, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xff0af7f1 │ │ │ │ rsble r2, r5, r0, lsl #16 │ │ │ │ ldrmi r9, [r0, #2825]! @ 0xb09 │ │ │ │ ldmdavs r9, {r3, r9, fp, ip, pc} │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ - bl 0x202d44 │ │ │ │ + bl 0x202c9c │ │ │ │ rsble r0, r9, r3, lsl #22 │ │ │ │ svcpl 0x0080f415 │ │ │ │ svclt 0x00144615 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ @ instruction: 0xf04f2900 │ │ │ │ vsubw.s8 q8, q0, d18 │ │ │ │ svclt 0x00180310 │ │ │ │ @ instruction: 0xe7342332 │ │ │ │ vld2.8 {d4-d5}, [r5 :128], r4 │ │ │ │ movwls r5, #35072 @ 0x8900 │ │ │ │ - @ instruction: 0xff2ef1a4 │ │ │ │ + @ instruction: 0xff2af1a4 │ │ │ │ @ instruction: 0x2c009b08 │ │ │ │ svcge 0x0014f47f │ │ │ │ @ instruction: 0xf06ee7b1 │ │ │ │ @ instruction: 0x4605fb53 │ │ │ │ addle r2, r4, r0, lsl #16 │ │ │ │ eorcs r4, r4, #3145728 @ 0x300000 │ │ │ │ @ instruction: 0xf6472101 │ │ │ │ - vmla.i d18, d16, d0[5] │ │ │ │ + vmov.i32 d18, #4 @ 0x00000004 │ │ │ │ strtmi r0, [r6], -lr, lsr #32 │ │ │ │ - blx 0xffb2539e │ │ │ │ + blx 0xffa252f6 │ │ │ │ @ instruction: 0xf7f14628 │ │ │ │ @ instruction: 0x4628fe19 │ │ │ │ - blx 0x11a4ef2 │ │ │ │ + blx 0x11a4e4a │ │ │ │ @ instruction: 0x4628e774 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0xff8cf752 │ │ │ │ + @ instruction: 0xffe0f752 │ │ │ │ @ instruction: 0xf7ef4628 │ │ │ │ strb pc, [r3, -r3, lsr #20]! @ │ │ │ │ @ instruction: 0xf1a5480f │ │ │ │ - smmls r3, r1, ip, pc @ │ │ │ │ - bl 0x1f06dc │ │ │ │ + ldrb pc, [r3, -sp, asr #25] @ │ │ │ │ + bl 0x1f0634 │ │ │ │ ldrtmi r0, [r1], #-8 │ │ │ │ mrc2 7, 5, pc, cr10, cr1, {7} │ │ │ │ vand d27, d20, d16 │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ @ instruction: 0xf4150395 │ │ │ │ svclt 0x00145f80 │ │ │ │ andcs r2, r3, #268435456 @ 0x10000000 │ │ │ │ - bl 0x202de4 │ │ │ │ + bl 0x202d3c │ │ │ │ ldrbt r0, [r0], r3, lsl #22 │ │ │ │ ... │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ stmdbls r7, {r1, r4, r5, r9, fp, lr} │ │ │ │ - blcs 0xfeee8 │ │ │ │ - blcc 0x1602e4 │ │ │ │ - blcs 0xfcef0 │ │ │ │ + blcs 0xfee40 │ │ │ │ + blcc 0x16023c │ │ │ │ + blcs 0xfce48 │ │ │ │ svcge 0x003ef47f │ │ │ │ @ instruction: 0xf1a5482e │ │ │ │ - ldr pc, [r9, -r3, lsr #25]! │ │ │ │ + @ instruction: 0xe739fc9f │ │ │ │ vst4.8 {d27,d29,d31,d33}, [r9], r9 │ │ │ │ strbmi r4, [sl], -r0, lsl #19 │ │ │ │ @ instruction: 0x46384659 │ │ │ │ - ldc2l 1, cr15, [r4, #-756]! @ 0xfffffd0c │ │ │ │ + stc2l 1, cr15, [r8, #-756]! @ 0xfffffd0c │ │ │ │ mcrrne 6, 0, r4, r1, cr2 │ │ │ │ mcrge 4, 7, pc, cr7, cr15, {3} @ │ │ │ │ ldc2 0, cr15, [sl], #76 @ 0x4c │ │ │ │ strb r4, [r1, r6, lsl #12]! │ │ │ │ stmibmi r0, {r0, r3, r6, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x464a4638 │ │ │ │ movwls r4, #34393 @ 0x8659 │ │ │ │ - stc2l 1, cr15, [r4, #-756]! @ 0xfffffd0c │ │ │ │ + ldc2l 1, cr15, [r8, #-756] @ 0xfffffd0c │ │ │ │ strmi r9, [r2], -r8, lsl #22 │ │ │ │ @ instruction: 0xf47f1c45 │ │ │ │ movwls sl, #24278 @ 0x5ed6 │ │ │ │ stc2 0, cr15, [r8], #76 @ 0x4c │ │ │ │ strmi r9, [r6], -r5, lsl #22 │ │ │ │ bicle r2, sp, r0, lsl #22 │ │ │ │ @ instruction: 0x46584651 │ │ │ │ - blx 0x18a6df8 │ │ │ │ + blx 0x18a6d50 │ │ │ │ ldmdavs fp, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ bicsle r2, r4, r0, lsl #22 │ │ │ │ @ instruction: 0xf06fe7d5 │ │ │ │ strb r0, [r1, fp, lsl #12] │ │ │ │ andle r1, r8, r7, asr #24 │ │ │ │ ldreq pc, [r5], -pc, rrx │ │ │ │ adcsle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf013e7ec │ │ │ │ strmi pc, [r6], -pc, lsl #25 │ │ │ │ @ instruction: 0xf180e7e8 │ │ │ │ - stmdavs r3, {r0, r3, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r2, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ rscsle r2, r1, r1, lsl fp │ │ │ │ @ instruction: 0xf0134630 │ │ │ │ strmi pc, [r6], -r5, lsl #25 │ │ │ │ adcle r2, fp, r0, lsl #26 │ │ │ │ @ instruction: 0xf1bee7dc │ │ │ │ - @ instruction: 0xf727f947 │ │ │ │ - @ instruction: 0xf647fa31 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + @ instruction: 0xf727f93b │ │ │ │ + @ instruction: 0xf647fa85 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf647012e │ │ │ │ - vshr.s64 q9, q2, #64 │ │ │ │ - blmi 0x1e8f10 │ │ │ │ + vaddl.s8 q9, d0, d4 │ │ │ │ + blmi 0x1e8e68 │ │ │ │ addspl pc, ip, #64, 4 │ │ │ │ - @ instruction: 0xf95af189 │ │ │ │ + @ instruction: 0xf956f189 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ - ldrsbteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, r4, lsl #20 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ mrc 15, 0, r4, cr13, cr12, {1} │ │ │ │ addlt r6, r3, r0, ror pc │ │ │ │ ldmibpl fp!, {r2, r9, sl, lr} │ │ │ │ @@ -221853,230 +221811,230 @@ │ │ │ │ addsmi fp, r4, #8, 30 │ │ │ │ @ instruction: 0xf8d0d1f1 │ │ │ │ @ instruction: 0xf1b88018 │ │ │ │ eorsle r0, pc, r0, lsl #30 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r6, [r0], #-2072 @ 0xfffff7e8 │ │ │ │ - ldc2l 1, cr15, [ip], #756 @ 0x2f4 │ │ │ │ + ldc2l 1, cr15, [r0], #756 @ 0x2f4 │ │ │ │ stc2 0, cr15, [lr], #-76 @ 0xffffffb4 │ │ │ │ tstlt r0, #5242880 @ 0x500000 │ │ │ │ - blcs 0xff5d8 │ │ │ │ - blcc 0x1603e4 │ │ │ │ + blcs 0xff530 │ │ │ │ + blcc 0x16033c │ │ │ │ ldrhlt r5, [r3, #-27]! @ 0xffffffe5 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmdami sl, {r4, r5, r6, r7, r8, r9, pc} │ │ │ │ - cdp2 1, 2, cr15, cr8, cr4, {5} │ │ │ │ + cdp2 1, 2, cr15, cr4, cr4, {5} │ │ │ │ ldmdami r8, {r1, r2, r3, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xffca55ae │ │ │ │ + blx 0xffba5506 │ │ │ │ andlt r4, r3, r8, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0x460283f0 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ stmdbeq r1, {r2, r6, r7, r8, ip, sp, lr, pc} │ │ │ │ ldc2 7, cr15, [r6], #968 @ 0x3c8 │ │ │ │ strbmi r4, [r1], -r1, asr #9 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ strbmi pc, [r9], -r7, lsl #17 @ │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ bfi pc, fp, (invalid: 21:11) @ │ │ │ │ - blcs 0xff640 │ │ │ │ - blcc 0x16037c │ │ │ │ + blcs 0xff598 │ │ │ │ + blcc 0x1602d4 │ │ │ │ @ instruction: 0xb11351bb │ │ │ │ ldreq pc, [r5, #-111] @ 0xffffff91 │ │ │ │ stmdami r4, {r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - blx 0xff2a55fe │ │ │ │ + blx 0xff1a5556 │ │ │ │ @ instruction: 0xf727e7f8 │ │ │ │ - svclt 0x0000f99d │ │ │ │ + svclt 0x0000f9f1 │ │ │ │ andeq r0, r0, ip, asr r0 │ │ │ │ addseq r5, r5, r8, asr #13 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40184 │ │ │ │ + bl 0xfec400dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x52cd2c │ │ │ │ + blmi 0x52cc84 │ │ │ │ strmi fp, [r4], -r5, lsr #1 │ │ │ │ smlabbcs r0, ip, r2, r2 │ │ │ │ ldmdavs fp, {r3, r5, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9323 │ │ │ │ @ instruction: 0xf1ac0300 │ │ │ │ - stmdage r1, {r1, r3, r4, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ - @ instruction: 0xff14f18c │ │ │ │ + stmdage r1, {r1, r2, r4, r6, r9, sl, fp, sp, lr, pc} │ │ │ │ + @ instruction: 0xff10f18c │ │ │ │ strbtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18c4620 │ │ │ │ - @ instruction: 0xf1b5fddd │ │ │ │ - @ instruction: 0x4621f85f │ │ │ │ - cdp2 1, 12, cr15, cr4, cr12, {4} │ │ │ │ + @ instruction: 0xf1b5fdd9 │ │ │ │ + @ instruction: 0x4621f853 │ │ │ │ + cdp2 1, 12, cr15, cr0, cr12, {4} │ │ │ │ stmdage r1, {r0, r5, r9, sl, lr} │ │ │ │ - @ instruction: 0xff42f18c │ │ │ │ + @ instruction: 0xff3ef18c │ │ │ │ @ instruction: 0xf18ca801 │ │ │ │ - andcs pc, r1, r1, ror #29 │ │ │ │ - ldc2l 1, cr15, [sl, #-720] @ 0xfffffd30 │ │ │ │ + ldrdcs pc, [r1], -sp │ │ │ │ + stc2l 1, cr15, [lr, #-720] @ 0xfffffd30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec401dc │ │ │ │ + bl 0xfec40134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x166cf44 │ │ │ │ + bmi 0x166ce9c │ │ │ │ movwcs fp, #137 @ 0x89 │ │ │ │ ldmdavs r2, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9207 │ │ │ │ stmdavs r2, {r9} │ │ │ │ movwcc lr, #14797 @ 0x39cd │ │ │ │ movwls r9, #25349 @ 0x6305 │ │ │ │ - blcs 0x2b0c4c │ │ │ │ + blcs 0x2b0ba4 │ │ │ │ ldm pc, {r0, r2, fp, ip, lr, pc}^ @ │ │ │ │ cdppl 0, 2, cr15, cr6, cr3, {0} │ │ │ │ strbeq r3, [r2], #-1028 @ 0xfffffbfc │ │ │ │ movwcs r5, #16388 @ 0x4004 │ │ │ │ ldrmi r9, [r9], -r1, lsl #4 │ │ │ │ stmdage r3, {r0, r9, sp} │ │ │ │ - strbmi pc, [r0], r8, asr #4 @ │ │ │ │ + ldrbtcc pc, [r0], r8, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ @ instruction: 0xf1bd9600 │ │ │ │ - stmiavs r3!, {r0, r1, r3, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmiavs r3!, {r0, r1, r2, r3, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs sl, r1, #3, 26 @ 0xc0 │ │ │ │ tstcs r4, r1, lsl #6 │ │ │ │ stmdage r4, {r2, r3, r8, r9, sp} │ │ │ │ @ instruction: 0xf1bd9600 │ │ │ │ - bge 0x228fc0 │ │ │ │ + bge 0x228ee8 │ │ │ │ strtmi r6, [r9], -r3, ror #17 │ │ │ │ - addcc pc, r4, r7, asr #12 │ │ │ │ + adcscs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr6, cr9, {3} │ │ │ │ @ instruction: 0xf7ff6820 │ │ │ │ stmvs r3, {r0, r2, r4, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldrbcs pc, [ip, #-587]! @ 0xfffffdb5 @ │ │ │ │ + strne pc, [ip, #587]! @ 0x24b │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bcs 0x2709c8 │ │ │ │ + bcs 0x270920 │ │ │ │ ldm pc, {r0, r3, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ mrrcmi 0, 0, pc, r1, cr2 @ │ │ │ │ - blpl 0x18f7200 │ │ │ │ + blpl 0x18f7158 │ │ │ │ stmvs r3, {r1, r2, r4, r6} │ │ │ │ - ldrcc pc, [r8, #-1607] @ 0xfffff9b9 │ │ │ │ + strbcs pc, [r8, #-1607] @ 0xfffff9b9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorsle r2, r6, r1, lsl #22 │ │ │ │ @ instruction: 0xd12a2b02 │ │ │ │ - rsbcc pc, r4, #74448896 @ 0x4700000 │ │ │ │ + addscs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - strcc pc, [ip, #-1607] @ 0xfffff9b9 │ │ │ │ + ldrcs pc, [ip, #-1607]! @ 0xfffff9b9 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ eorle r2, sp, r1, lsl #22 │ │ │ │ tstle ip, r2, lsl #22 │ │ │ │ - eorscc pc, r4, #74448896 @ 0x4700000 │ │ │ │ + rsbcs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ stmvs r3, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ - ldrcc pc, [ip, #-1607] @ 0xfffff9b9 │ │ │ │ + strbcs pc, [ip, #-1607] @ 0xfffff9b9 @ │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ andsle r2, r5, r1, lsl #22 │ │ │ │ tstle lr, r2, lsl #22 │ │ │ │ - rsbcc pc, ip, #74448896 @ 0x4700000 │ │ │ │ + addscs pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e7bc │ │ │ │ - vorr.i32 d19, #0 @ 0x00000000 │ │ │ │ + vmls.f d18, d0, d0[0] │ │ │ │ vrshl.s8 d16, d30, d8 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ stmvs r3, {r0, r1, r2, r3, r5, r9, sl} │ │ │ │ vabd.s8 d30, d24, d25 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ str r0, [r4, pc, lsr #12]! │ │ │ │ - eorcc pc, ip, #74448896 @ 0x4700000 │ │ │ │ + subscs pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e7a8 │ │ │ │ - vsubl.s8 , d0, d20 │ │ │ │ + vmov.i32 q9, #1024 @ 0x00000400 │ │ │ │ str r0, [r3, lr, lsr #4]! │ │ │ │ - rsbscc pc, r4, #74448896 @ 0x4700000 │ │ │ │ + adccs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e79e │ │ │ │ - vmvn.i32 d19, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s q9, d0, d0[7] │ │ │ │ ldr r0, [r9, lr, lsr #4] │ │ │ │ - rsbscc pc, ip, #74448896 @ 0x4700000 │ │ │ │ + adccs pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e794 │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vsubl.s8 q9, d16, d12 │ │ │ │ str r0, [pc, lr, lsr #4] │ │ │ │ - subscc pc, r4, #74448896 @ 0x4700000 │ │ │ │ + addcs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf647e78a │ │ │ │ - vmlal.s , d0, d0[3] │ │ │ │ + vmvn.i32 q9, #3072 @ 0x00000c00 │ │ │ │ str r0, [r5, lr, lsr #4] │ │ │ │ - subcc pc, r4, #74448896 @ 0x4700000 │ │ │ │ + rsbscs pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x0000e780 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec40348 │ │ │ │ + bl 0xfec402a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fd0 │ │ │ │ - bmi 0x1afdd74 │ │ │ │ + bmi 0x1afdccc │ │ │ │ strmi fp, [ip], -sl, lsl #1 │ │ │ │ ldmdavs r2, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9209 │ │ │ │ @ instruction: 0xf8d30200 │ │ │ │ vhsub.s8 d23, d30, d0 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ stmdbcs r6, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ andsle r6, sl, fp, lsl r8 │ │ │ │ @ instruction: 0xdd572900 │ │ │ │ mrrcle 9, 4, r2, lr, cr0 @ │ │ │ │ rscvs pc, ip, #1342177284 @ 0x50000004 │ │ │ │ addseq pc, r5, #192, 4 │ │ │ │ - blcs 0x1002e0 │ │ │ │ + blcs 0x100238 │ │ │ │ @ instruction: 0x4621d15d │ │ │ │ @ instruction: 0xf02d4628 │ │ │ │ @ instruction: 0x2c08f9c1 │ │ │ │ stccs 13, cr13, [fp], {78} @ 0x4e │ │ │ │ strtmi sp, [r8], -ip │ │ │ │ orreq pc, r0, r4, lsl #2 │ │ │ │ @ instruction: 0xf8c2f7fc │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ - blcs 0x128d50 │ │ │ │ + blcs 0x128ca8 │ │ │ │ @ instruction: 0x2606d177 │ │ │ │ @ instruction: 0xf9b0f02d │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ rscle r2, ip, r0, lsl #22 │ │ │ │ mrc2 7, 4, pc, cr14, cr13, {7} │ │ │ │ ldrdcc pc, [ip], #135 @ 0x87 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ strtcc pc, [ip], #-2259 @ 0xfffff72d │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svcge 0x0004d1e1 │ │ │ │ andeq lr, r4, sp, asr #19 │ │ │ │ stmib sp, {r0, r3, r4, r5, r9, sl, lr}^ │ │ │ │ andcs r0, r4, r6 │ │ │ │ - blx 0x11258ce │ │ │ │ + blx 0xe25826 │ │ │ │ andcs r4, r4, r9, lsr r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ movwcs lr, #18893 @ 0x49cd │ │ │ │ - blx 0x16258de │ │ │ │ + blx 0x1325836 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ ldmdavs pc, {r4, r5, r9, sl, lr} @ │ │ │ │ - ldc2 1, cr15, [ip], {173} @ 0xad │ │ │ │ + ldc2 1, cr15, [r0], {173} @ 0xad │ │ │ │ andls r4, r0, r3, lsr #12 │ │ │ │ ldrtmi r2, [r8], -r1, lsl #2 │ │ │ │ - subsmi pc, r4, #74448896 @ 0x4700000 │ │ │ │ + addcc pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf6479201 │ │ │ │ - vsubl.s8 q10, d0, d24 │ │ │ │ + vmov.i32 , #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf1bd022e │ │ │ │ - ldr pc, [r8, pc, lsl #27]! │ │ │ │ + ldr pc, [r8, r3, lsl #27]! │ │ │ │ cmple r9, r0, lsl #22 │ │ │ │ @ instruction: 0xf02d4626 │ │ │ │ @ instruction: 0xe7b2f971 │ │ │ │ ldcle 12, cr2, [r0, #8]! │ │ │ │ - blcs 0x12312c │ │ │ │ + blcs 0x123084 │ │ │ │ @ instruction: 0x2641d157 │ │ │ │ @ instruction: 0xf968f02d │ │ │ │ vabd.s8 d30, d30, d25 │ │ │ │ vorr.i32 , #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addsle r2, sl, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ @@ -222085,20 +222043,20 @@ │ │ │ │ vqrshl.s8 d29, d3, d30 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ eorsle r2, r4, r0, lsl #22 │ │ │ │ stmdage r4, {r8, sp} │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - @ instruction: 0xf8b6f1b0 │ │ │ │ + @ instruction: 0xf8aaf1b0 │ │ │ │ stc2 0, cr15, [r2], {100} @ 0x64 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6474601 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ strls r0, [r0, #-46] @ 0xffffffd2 │ │ │ │ @ instruction: 0xf8cef06e │ │ │ │ vaba.s8 q15, q7, │ │ │ │ vorr.i32 , #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ addle r2, r0, r0, lsl #22 │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ @@ -222110,15 +222068,15 @@ │ │ │ │ vorr.i32 , #2560 @ 0x00000a00 │ │ │ │ ldmdahi fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ bicle r2, r1, r0, lsl #22 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ @ instruction: 0xf91ef02d │ │ │ │ @ instruction: 0x4633e75f │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - rscscc pc, r0, r7, asr #12 │ │ │ │ + eorcc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a6f06e │ │ │ │ strbcs lr, [r1], -sp, asr #14 │ │ │ │ svclt 0x0000e7e7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ stcle 8, cr2, [r9, #-0] │ │ │ │ stcle 8, cr2, [r6], {64} @ 0x40 │ │ │ │ @@ -222146,97 +222104,97 @@ │ │ │ │ @ instruction: 0xf04f0a01 │ │ │ │ movwcs r0, #2049 @ 0x801 │ │ │ │ subvs r6, r3, r3 │ │ │ │ @ instruction: 0xf8154629 │ │ │ │ ldrbmi r4, [r1], #-3841 @ 0xfffff0ff │ │ │ │ stccc 6, cr4, [r1], {48} @ 0x30 │ │ │ │ stmdale ip, {r0, r1, r2, r3, r4, r5, sl, fp, sp} │ │ │ │ - ldc2 1, cr15, [r0, #560] @ 0x230 │ │ │ │ + stc2 1, cr15, [ip, #560] @ 0x230 │ │ │ │ @ instruction: 0xf0041162 │ │ │ │ teqlt r0, pc, lsl r4 │ │ │ │ eorcc pc, r2, r7, asr r8 @ │ │ │ │ vst1.8 {d15-d16}, [r4], r8 │ │ │ │ @ instruction: 0xf8474323 │ │ │ │ strbmi r3, [sp, #-34] @ 0xffffffde │ │ │ │ andcs sp, r0, r8, ror #3 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ svclt 0x000087f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec405a8 │ │ │ │ + bl 0xfec40500 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x4b5fc0 │ │ │ │ + blmi 0x4b5f18 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb4f7ff │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ rsbvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bdbd10 │ │ │ │ - svclt 0x0000fe6d │ │ │ │ + svclt 0x0000fe61 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strbvs pc, [ip, #581]! @ 0x245 @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ strmi r4, [r9], r7, lsl #12 │ │ │ │ stmdaeq r0, {r0, r2, r8, ip, sp, lr, pc}^ │ │ │ │ strcs r4, [r1], -ip, lsr #12 │ │ │ │ - stc2l 1, cr15, [r2], {140} @ 0x8c │ │ │ │ + ldc2 1, cr15, [lr], #560 @ 0x230 │ │ │ │ strbmi lr, [r4, #-1] │ │ │ │ @ instruction: 0x4623d014 │ │ │ │ svcne 0x0001f814 │ │ │ │ @ instruction: 0xf0031b5b │ │ │ │ mcrne 2, 2, r0, cr8, cr15, {0} │ │ │ │ ldmdacs pc!, {r0, r1, r3, r4, r6, r8, ip} @ │ │ │ │ vpmax.s8 d15, d2, d6 │ │ │ │ @ instruction: 0xf859d8f1 │ │ │ │ andsmi r3, sl, #35 @ 0x23 │ │ │ │ ldrtmi sp, [r8], -sp, ror #1 │ │ │ │ - ldc2l 1, cr15, [r6], {140} @ 0x8c │ │ │ │ + ldc2l 1, cr15, [r2], {140} @ 0x8c │ │ │ │ mvnle r4, r4, asr #10 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 10, cr15, cr0, cr12, {6} │ │ │ │ smulllt r4, pc, r9, fp @ │ │ │ │ - bpl 0x326b00 │ │ │ │ + bpl 0x326a58 │ │ │ │ strmi r4, [pc], -r5, lsl #12 │ │ │ │ tstcs r0, r4, lsl r6 │ │ │ │ stmdage sp, {r7, r9, sp} │ │ │ │ movtls r6, #55323 @ 0xd81b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - bl 0xff8a5b48 │ │ │ │ + bl 0xff7a5aa0 │ │ │ │ smlabbcs r0, r0, r2, r2 │ │ │ │ @ instruction: 0xf1aca82d │ │ │ │ - vpadd.i8 q15, q15, q5 │ │ │ │ + vpadd.i8 q15, q15, q3 │ │ │ │ vrsra.s64 d23, d16, #64 │ │ │ │ @ instruction: 0xf1aa2395 │ │ │ │ tstcs r0, r0, lsl sl │ │ │ │ addshi pc, r0, #14286848 @ 0xda0000 │ │ │ │ smlabtne r9, sp, r9, lr │ │ │ │ - bcs 0x103524 │ │ │ │ + bcs 0x10347c │ │ │ │ vrhadd.s8 , q7, q15 │ │ │ │ vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ movwcs r2, #1685 @ 0x695 │ │ │ │ @ instruction: 0xf1046023 │ │ │ │ ldmdavs r3!, {r2, r8, fp} │ │ │ │ ldrble r0, [sp], #-792 @ 0xfffffce8 │ │ │ │ ldceq 8, cr6, [sl], {227} @ 0xe3 │ │ │ │ @@ -222248,180 +222206,180 @@ │ │ │ │ @ instruction: 0x61236923 │ │ │ │ ldrtmi r2, [r9], -r0, lsl #7 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #6 │ │ │ │ andcs r4, r0, #78643200 @ 0x4b00000 │ │ │ │ cdp2 0, 14, cr15, cr8, cr12, {1} │ │ │ │ @ instruction: 0x46046833 │ │ │ │ movwcs pc, #1027 @ 0x403 @ │ │ │ │ - bllt 0xfebd7b6c │ │ │ │ + bllt 0xfebd7ac4 │ │ │ │ ldmdavs sl, {r2, r4, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, sp, asr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ andcs fp, r0, pc, asr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ mcrne 15, 2, r8, cr7, cr0, {7} │ │ │ │ vqsub.s8 d18, d5, d4 │ │ │ │ vmlsl.s q11, d16, d0[7] │ │ │ │ - blx 0x16af96 │ │ │ │ + blx 0x16aeee │ │ │ │ mrrcvs 2, 0, r6, r2, cr7 │ │ │ │ - bcs 0x117cd4 │ │ │ │ + bcs 0x117c2c │ │ │ │ @ instruction: 0xf1a4d154 │ │ │ │ - blcs 0x16a1a0 │ │ │ │ + blcs 0x16a0f8 │ │ │ │ @ instruction: 0x2c1cd90c │ │ │ │ @ instruction: 0xf64fd806 │ │ │ │ @ instruction: 0xf6ce73ff │ │ │ │ @ instruction: 0x41237379 │ │ │ │ ldrble r0, [r3, #2009] @ 0x7d9 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ stc2l 7, cr15, [sl, #1020]! @ 0x3fc │ │ │ │ - stc2 1, cr15, [r2, #720] @ 0x2d0 │ │ │ │ + ldc2l 1, cr15, [r6, #-720]! @ 0xfffffd30 │ │ │ │ @ instruction: 0xf18c2113 │ │ │ │ - strb pc, [r9, r7, ror #23] @ │ │ │ │ + strb pc, [r9, r3, ror #23] @ │ │ │ │ @ instruction: 0xf00aa92d │ │ │ │ @ instruction: 0xe7c5fc59 │ │ │ │ andls sl, r3, #737280 @ 0xb4000 │ │ │ │ mrrc2 0, 0, pc, r4, cr10 @ │ │ │ │ - bcs 0x10fd98 │ │ │ │ + bcs 0x10fcf0 │ │ │ │ ldrsbt sp, [r1], -sp │ │ │ │ strbmi r2, [r9], -r0, lsl #5 │ │ │ │ @ instruction: 0xf726a82d │ │ │ │ - @ instruction: 0xe79bedf2 │ │ │ │ + ldr lr, [fp, r6, asr #28] │ │ │ │ cmppcc r8, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldrtvc pc, [r0], -lr, asr #4 @ │ │ │ │ ldrcs pc, [r5], r0, asr #5 │ │ │ │ - blcs 0x10b61c │ │ │ │ + blcs 0x10b574 │ │ │ │ ldmdavs r3!, {r0, r3, r7, ip, lr, pc} │ │ │ │ strle r0, [r6, #1051] @ 0x41b │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x107630 │ │ │ │ + blcs 0x107588 │ │ │ │ @ instruction: 0xf10dd072 │ │ │ │ stmib sp, {r4, r8, fp}^ │ │ │ │ strbmi r1, [r8], -r4, lsl #2 │ │ │ │ smlabtne r6, sp, r9, lr │ │ │ │ - @ instruction: 0xff0af1af │ │ │ │ - blx 0x16a576c │ │ │ │ + cdp2 1, 15, cr15, cr14, cr15, {5} │ │ │ │ + blx 0x16a56c4 │ │ │ │ strmi r9, [r1], -r6, lsl #22 │ │ │ │ stmib sp, {r2, r9, fp, ip, pc}^ │ │ │ │ @ instruction: 0xf6475700 │ │ │ │ - vmla.i d20, d0, d0[4] │ │ │ │ + vshr.s64 d19, d0, #64 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ strb pc, [r8, -r3, lsr #30]! @ │ │ │ │ addle r2, r9, r1, lsl #20 │ │ │ │ adcsle r3, r3, r1, lsl #4 │ │ │ │ - bleq 0x62573c │ │ │ │ + bleq 0x625694 │ │ │ │ stmdbge fp, {r3, r4, r5, r8, r9, fp, lr} │ │ │ │ - blx 0x3d363e │ │ │ │ - bl 0x1e8228 │ │ │ │ + blx 0x3d3596 │ │ │ │ + bl 0x1e8180 │ │ │ │ ldrtmi r0, [r3], #2571 @ 0xa0b │ │ │ │ @ instruction: 0x3010f8da │ │ │ │ @ instruction: 0xf8da930c │ │ │ │ movwls r3, #45068 @ 0xb00c │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ ldrdcc pc, [r8], #-139 @ 0xffffff75 │ │ │ │ strle r0, [sl], #-90 @ 0xffffffa6 │ │ │ │ svclt 0x00d82c00 │ │ │ │ stcle 6, cr4, [r3, #-132] @ 0xffffff7c │ │ │ │ svclt 0x00cc2c40 │ │ │ │ ldcpl 1, cr2, [r1, #-260]! @ 0xfffffefc │ │ │ │ @ instruction: 0xf18ca80d │ │ │ │ - @ instruction: 0xf508fbdf │ │ │ │ + @ instruction: 0xf508fbdb │ │ │ │ stmdage r9, {r0, r3, r8, r9, fp, ip, lr} │ │ │ │ - bleq 0x625a74 │ │ │ │ + bleq 0x6259cc │ │ │ │ @ instruction: 0xf7ff4659 │ │ │ │ @ instruction: 0xf508fe71 │ │ │ │ @ instruction: 0xf5085300 │ │ │ │ tstcc r4, fp, lsl #2 │ │ │ │ cmppcs r4, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ ldrbmi fp, [r9], -r2, lsl #18 │ │ │ │ ldrbmi sl, [r8], -sp, lsl #20 │ │ │ │ @ instruction: 0xf18c9303 │ │ │ │ - andscs pc, r4, #14080 @ 0x3700 │ │ │ │ + andscs pc, r4, #13056 @ 0x3300 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ andvs pc, r7, #2048 @ 0x800 │ │ │ │ cmppne r4, #12779520 @ p-variant is OBSOLETE @ 0xc30000 │ │ │ │ @ instruction: 0x07536c92 │ │ │ │ - blge 0x35eabc │ │ │ │ + blge 0x35ea14 │ │ │ │ ldrbmi r4, [r1], -sl, asr #12 │ │ │ │ strls r4, [r0, #-1568] @ 0xfffff9e0 │ │ │ │ - mcr2 7, 7, pc, cr4, cr8, {2} @ │ │ │ │ - blx 0x1b22e2 │ │ │ │ + @ instruction: 0xff38f758 │ │ │ │ + blx 0x1b223a │ │ │ │ ldcvs 6, cr6, [r3], #28 │ │ │ │ svclt 0x00bc2b00 │ │ │ │ ldrbtvs r2, [r3], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0x462be736 │ │ │ │ ldrbmi sl, [r1], -r9, lsl #20 │ │ │ │ @ instruction: 0xf7584620 │ │ │ │ - strb pc, [pc, r9, asr #28]! @ │ │ │ │ + @ instruction: 0xe7effe9d │ │ │ │ @ instruction: 0x4629463a │ │ │ │ - addsmi pc, r4, r7, asr #12 │ │ │ │ + sbccc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr13, {3} │ │ │ │ @ instruction: 0xf1bde703 │ │ │ │ - andcs pc, r0, r7, lsl #26 │ │ │ │ - mvncs pc, #80740352 @ 0x4d00000 │ │ │ │ + strdcs pc, [r0], -fp │ │ │ │ + tstpcs r4, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ - @ instruction: 0x41bcf647 │ │ │ │ + mvncc pc, r7, asr #12 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ rscvc pc, sp, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1519000 │ │ │ │ svclt 0x0000fbcb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq r5, r5, r0, lsr r7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec408f0 │ │ │ │ + bl 0xfec40848 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ - bmi 0x515910 │ │ │ │ + bmi 0x515868 │ │ │ │ ldmdavs r2, {r0, r8, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9203 │ │ │ │ ldmib r3, {r9}^ │ │ │ │ stmib sp, {r9, ip, sp}^ │ │ │ │ @ instruction: 0xf7ff3201 │ │ │ │ - blmi 0x3a90e8 │ │ │ │ - blls 0x1c3780 │ │ │ │ + blmi 0x3a9040 │ │ │ │ + blls 0x1c36d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 58) │ │ │ │ andcs fp, r0, r5 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ @ instruction: 0xf1bdfb04 │ │ │ │ - svclt 0x0000fccb │ │ │ │ + svclt 0x0000fcbf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec40948 │ │ │ │ + bl 0xfec408a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r8, ror #31 │ │ │ │ movwcs r4, #1540 @ 0x604 │ │ │ │ stmib sp, {r0, fp, sp, pc}^ │ │ │ │ - blmi 0x476360 │ │ │ │ + blmi 0x4762b8 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ eorvs r9, r3, r1, lsl #22 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r4, r9, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf1bdbd10 │ │ │ │ - svclt 0x0000fc9f │ │ │ │ + svclt 0x0000fc93 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec409a0 │ │ │ │ + bl 0xfec408f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [fp], -r8, ror #31 │ │ │ │ @ instruction: 0xf8dfb085 │ │ │ │ stmdbge r1, {r2, r6, lr, pc} │ │ │ │ ldmdavs fp, {r9, sp} │ │ │ │ ldrdgt pc, [r0], -ip │ │ │ │ andgt pc, ip, sp, asr #17 │ │ │ │ @@ -222432,34 +222390,34 @@ │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ - blx 0x227962 │ │ │ │ - ldc2l 1, cr15, [r0], #-756 @ 0xfffffd0c │ │ │ │ + blx 0x2278ba │ │ │ │ + stc2l 1, cr15, [r4], #-756 @ 0xfffffd0c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec409fc │ │ │ │ + bl 0xfec40954 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x82d5c4 │ │ │ │ - blmi 0x855a90 │ │ │ │ + bmi 0x82d51c │ │ │ │ + blmi 0x8559e8 │ │ │ │ svceq 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r2, [fp], #-256 @ 0xffffff00 │ │ │ │ addcs r6, r0, #1769472 @ 0x1b0000 │ │ │ │ stmdage r1, {r0, r1, r6, r7, fp, ip, lr} │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ - b 0x6a5ed8 │ │ │ │ + b 0x5a5e30 │ │ │ │ @ instruction: 0xf18ca801 │ │ │ │ - andcs pc, r0, #856064 @ 0xd1000 │ │ │ │ + andcs pc, r0, #839680 @ 0xcd000 │ │ │ │ andcs sl, r2, r1, lsl #18 │ │ │ │ - blx 0x1da5e68 │ │ │ │ + blx 0x1ca5dc0 │ │ │ │ movwpl pc, #54532 @ 0xd504 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -222467,41 +222425,41 @@ │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r2, r8, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - stc2 1, cr15, [ip], #-756 @ 0xfffffd0c │ │ │ │ + stc2 1, cr15, [r0], #-756 @ 0xfffffd0c │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, lr, asr r6 │ │ │ │ + addeq r6, r2, r6, lsl #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec40a88 │ │ │ │ + bl 0xfec409e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrrmi 15, 5, r0, r5, cr8 │ │ │ │ - blmi 0x1255b28 │ │ │ │ + blmi 0x1255a80 │ │ │ │ svcvs 0x0070ee1d │ │ │ │ strtls r6, [r3], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1549 @ 0xfffff9f3 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ @ instruction: 0xf8d758f7 │ │ │ │ teqlt r2, r0 @ │ │ │ │ tstppl r9, r6, lsl #10 @ p-variant is OBSOLETE │ │ │ │ tstcc r4, r0, lsl r6 │ │ │ │ @ instruction: 0xf7262280 │ │ │ │ - stccs 12, cr14, [r0, #-384] @ 0xfffffe80 │ │ │ │ + stccs 12, cr14, [r0, #-720] @ 0xfffffd30 │ │ │ │ addcs sp, r0, #56 @ 0x38 │ │ │ │ stmdage r3, {r8, sp} │ │ │ │ addsvc pc, r0, #14090240 @ 0xd70000 │ │ │ │ - stmib r2, {r2, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmib lr!, {r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf18ca803 │ │ │ │ - andcs pc, r0, #512000 @ 0x7d000 │ │ │ │ + andcs pc, r0, #495616 @ 0x79000 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - blx 0x8a5f10 │ │ │ │ + blx 0x7a5e68 │ │ │ │ movwpl pc, #54535 @ 0xd507 @ │ │ │ │ andcs r3, r1, #24, 6 @ 0x60000000 │ │ │ │ svchi 0x005bf3bf │ │ │ │ svceq 0x0000e853 │ │ │ │ tstcs r0, r3, asr #16 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @@ -222510,142 +222468,142 @@ │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ eorle r3, r9, r4, lsl r6 │ │ │ │ eorle r2, lr, r2, lsl #24 │ │ │ │ teqle ip, r0, lsl #24 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ ldrcc r4, [r4], -sl, lsr #12 │ │ │ │ @ instruction: 0x46304631 │ │ │ │ - blx 0xff7a5f54 │ │ │ │ + blx 0xff6a5eac │ │ │ │ ldrtmi r2, [r0], -r9, lsl #2 │ │ │ │ - blx 0xfe4a5f5c │ │ │ │ + blx 0xfe3a5eb4 │ │ │ │ @ instruction: 0x46302113 │ │ │ │ - blx 0xfe3a5f64 │ │ │ │ - blmi 0x7b1938 │ │ │ │ - blls 0x9c39a4 │ │ │ │ + blx 0xfe2a5ebc │ │ │ │ + blmi 0x7b1890 │ │ │ │ + blls 0x9c38fc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12d0300 │ │ │ │ tstcs r0, r5, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x4621bdf0 │ │ │ │ @ instruction: 0xf18c4630 │ │ │ │ - strcc pc, [r1], #-2679 @ 0xfffff589 │ │ │ │ + strcc pc, [r1], #-2675 @ 0xfffff58d │ │ │ │ rscle r2, r1, r2, asr #24 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfe6a5f98 │ │ │ │ + blx 0xfe5a5ef0 │ │ │ │ rscsle r2, r6, r0, lsl #16 │ │ │ │ @ instruction: 0xf506e7f1 │ │ │ │ addcs r5, r0, #9 │ │ │ │ andscc r4, r4, r9, lsr #12 │ │ │ │ strpl pc, [r9], -r6, lsl #10 │ │ │ │ - bl 0xa7618 │ │ │ │ + mrrc 7, 2, pc, r2, cr6 @ │ │ │ │ bfi r3, r4, #12, #4 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ @ instruction: 0xf647e7d3 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ - blmi 0x229e50 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ + blmi 0x229da8 │ │ │ │ andls r2, r0, r9, ror #5 │ │ │ │ - blx 0x1ba5ee4 │ │ │ │ - blx 0xfe6a609a │ │ │ │ + blx 0x1ba5e3c │ │ │ │ + blx 0xfe3a5ff2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq r6, [r2], r2 │ │ │ │ - ldrshteq sp, [r3], -r4 │ │ │ │ + addeq r6, r2, sl, ror r6 │ │ │ │ + eorseq sp, r3, r4, lsr #20 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec40bb8 │ │ │ │ + bl 0xfec40b10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x3ed9a0 │ │ │ │ + blmi 0x3ed8f8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ addcs r4, r0, #1048576 @ 0x100000 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addseq pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r9, r0, lsl #10 │ │ │ │ @ instruction: 0xf7263014 │ │ │ │ - ldrdcs lr, [r0], -r0 │ │ │ │ + andcs lr, r0, r4, lsr #24 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ stclt 14, cr0, [r8, #-0] │ │ │ │ - addeq r6, r2, ip, lsr #9 │ │ │ │ + addeq r6, r2, r4, asr r5 │ │ │ │ vnmls.f64 d4, d13, d10 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppcs ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ addsmi r1, r8, #128, 20 @ 0x80000 │ │ │ │ andcs fp, r0, ip, lsr #30 │ │ │ │ andcs r2, r0, #1 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, sl, ror r4 │ │ │ │ + addeq r6, r2, r2, lsr #10 │ │ │ │ vnmls.f64 d4, d13, d13 │ │ │ │ ldrbtmi r2, [fp], #-3952 @ 0xfffff090 │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addscs pc, r0, #13828096 @ 0xd30000 │ │ │ │ andpl pc, r0, #8388608 @ 0x800000 │ │ │ │ msrcc SPSR_s, #13762560 @ 0xd20000 │ │ │ │ @ instruction: 0xf8d2b14b │ │ │ │ - bne 0xfe0f27b4 │ │ │ │ + bne 0xfe0f270c │ │ │ │ svclt 0x00944283 │ │ │ │ andcs r2, r1, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ andcs r4, r2, r0, ror r7 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq r6, r2, sl, asr #8 │ │ │ │ + strdeq r6, [r2], r2 │ │ │ │ tsteq fp, fp, asr #16 │ │ │ │ - blmi 0x3deeb0 │ │ │ │ + blmi 0x3dee08 │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xb12a2364 │ │ │ │ cmppcc ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ addmi r1, sl, #790528 @ 0xc1000 │ │ │ │ ldmne r0, {r3, r4, r7, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ - addeq r6, r2, r8, lsl #8 │ │ │ │ + @ instruction: 0x008264b0 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x7f5860 │ │ │ │ + blmi 0x7f57b8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ andvs r4, r4, ip, asr r3 │ │ │ │ ldrbtmi r4, [ip], #-3095 @ 0xfffff3e9 │ │ │ │ ldmdbpl r2, {r2, r5, fp, sp, lr} │ │ │ │ addscs pc, r0, #13762560 @ 0xd20000 │ │ │ │ stcpl 5, cr15, [r0], {2} │ │ │ │ msrcs SPSR_s, #220, 16 @ 0xdc0000 │ │ │ │ @ instruction: 0xf8dcb1a2 │ │ │ │ - blvs 0x133a840 │ │ │ │ + blvs 0x133a798 │ │ │ │ @ instruction: 0xf85d1b09 │ │ │ │ addmi r4, sl, #4, 22 @ 0x1000 │ │ │ │ andcs fp, r0, #148, 30 @ 0x250 │ │ │ │ subvs r2, r2, r1, lsl #4 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ subvs r2, r2, r2, lsl #4 │ │ │ │ - blmi 0x227c70 │ │ │ │ + blmi 0x227bc8 │ │ │ │ msrcc SPSR_s, #13828096 @ 0xd30000 │ │ │ │ andcs r6, r0, r3, lsl #1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldrbmi r0, [r0, -r0, lsl #24]! │ │ │ │ - ldrdeq r6, [r2], r4 │ │ │ │ - @ instruction: 0x008263be │ │ │ │ + addeq r6, r2, ip, ror r4 │ │ │ │ + addeq r6, r2, r6, ror #8 │ │ │ │ mrc 4, 0, fp, cr13, cr0, {0} │ │ │ │ - blmi 0x79d8e0 │ │ │ │ + blmi 0x79d838 │ │ │ │ ldrbtmi r6, [fp], #-2890 @ 0xfffff4b6 │ │ │ │ stmdavs r1, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ andcc pc, r3, ip, asr r8 @ │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwpl pc, #1283 @ 0x503 @ │ │ │ │ cmppmi ip, #13828096 @ p-variant is OBSOLETE @ 0xd30000 │ │ │ │ @ instruction: 0xf8d31b12 │ │ │ │ @@ -222664,15 +222622,15 @@ │ │ │ │ stmvs r2, {r4, r5, r6, r8, r9, sl, lr} │ │ │ │ svcvs 0x0000f5b2 │ │ │ │ stmdavs r1, {r2, r8, r9, ip, lr, pc} │ │ │ │ @ instruction: 0xf04fe7ec │ │ │ │ @ instruction: 0xe7ee30ff │ │ │ │ andeq pc, fp, pc, rrx │ │ │ │ svclt 0x0000e7eb │ │ │ │ - addeq r6, r2, r2, asr r3 │ │ │ │ + strdeq r6, [r2], sl │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0050f8cc │ │ │ │ adclt r4, r5, r9, asr #22 │ │ │ │ strmi r6, [pc], -sp, lsl #16 │ │ │ │ @ instruction: 0x9323681b │ │ │ │ @@ -222683,28 +222641,28 @@ │ │ │ │ vqdmlal.s q10, d16, d0[5] │ │ │ │ ldclpl 3, cr0, [sp, #-592] @ 0xfffffdb0 │ │ │ │ ldmvs ip!, {r0, r3, r5, r7, r9, sl, lr} │ │ │ │ stmdaeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46412274 │ │ │ │ strls sl, [r3, #-2054] @ 0xfffff7fa │ │ │ │ andshi pc, r0, sp, asr #17 │ │ │ │ - ldmda lr!, {r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda sl!, {r2, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrdcs lr, [r3, -r7] │ │ │ │ orreq pc, r0, #52 @ 0x34 │ │ │ │ stcne 0, cr13, [r3, #104]! @ 0x68 │ │ │ │ ldccs 0, cr13, [r1, #-96] @ 0xffffffa0 │ │ │ │ ldccs 0, cr13, [sp, #-212] @ 0xffffff2c │ │ │ │ vst4.8 {d29,d31,d33,d35}, [pc :128], lr │ │ │ │ strbmi r3, [r5], -r0, lsl #6 │ │ │ │ adclt r4, r4, #64, 12 @ 0x4000000 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ movwcs r4, #796 @ 0x31c │ │ │ │ stceq 0, cr6, [r3], #-460 @ 0xfffffe34 │ │ │ │ eorlt r9, r4, #83886080 @ 0x5000000 │ │ │ │ - blcs 0x241edc │ │ │ │ + blcs 0x241e34 │ │ │ │ ldm pc, {r2, r3, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbeq r9, {r0, r1, ip, sp, lr, pc} │ │ │ │ ldmdacc ip!, {r0, r3, r8, r9, lr} │ │ │ │ movwcs fp, #548 @ 0x224 │ │ │ │ andls pc, r0, r6, asr #17 │ │ │ │ ldrhtvs r6, [r3], #-4 │ │ │ │ ldrshvs r6, [r1, -r2]! │ │ │ │ @@ -222718,15 +222676,15 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ mvnshi lr, #12386304 @ 0xbd0000 │ │ │ │ vst2.16 {d22,d24}, [pc :256], r8 │ │ │ │ strbmi r2, [r5], -r0, lsr #7 │ │ │ │ ldmdbvs r8!, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ andle r2, sp, r1, lsl #24 │ │ │ │ cmnpeq pc, #16 @ p-variant is OBSOLETE │ │ │ │ - blcs 0x111dc80 │ │ │ │ + blcs 0x111dbd8 │ │ │ │ movtcs fp, #8143 @ 0x1fcf │ │ │ │ strbmi pc, [r4, #1612]! @ 0x64c @ │ │ │ │ ldreq pc, [r4, #704] @ 0x2c0 │ │ │ │ @ instruction: 0xf0205ceb │ │ │ │ tstmi r8, #127 @ 0x7f │ │ │ │ stmdapl r6, {r0, r1, r2, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ orrcs pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ @@ -222735,19 +222693,19 @@ │ │ │ │ rscsvs lr, r2, lr, asr #15 │ │ │ │ cmnvs r0, r1, lsr r1 │ │ │ │ @ instruction: 0xf8c661b5 │ │ │ │ bfi r8, ip, #0, #8 │ │ │ │ @ instruction: 0xe7c560f2 │ │ │ │ stmdbeq r1, {r0, r1, r2, r3, r6, ip, sp, lr, pc}^ │ │ │ │ str r4, [lr, sp, asr #12] │ │ │ │ - blx 0x62639c │ │ │ │ + blx 0x3262f4 │ │ │ │ @ instruction: 0xf64d2000 │ │ │ │ - vqdmlal.s q9, d16, d0[5] │ │ │ │ + vorr.i32 d18, #1024 @ 0x00000400 │ │ │ │ @ instruction: 0xf6470333 │ │ │ │ - vsra.s64 d20, d28, #64 │ │ │ │ + vmla.f d19, d16, d0[7] │ │ │ │ vst4.8 {d16,d18,d20,d22}, [pc :128], lr │ │ │ │ andls r7, r0, sp, ror #5 │ │ │ │ @ instruction: 0xf8d8f151 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ andvs r6, r3, fp, lsl #16 │ │ │ │ subvs r6, r3, fp, asr #16 │ │ │ │ addvs r6, r3, fp, lsl #17 │ │ │ │ @@ -222769,110 +222727,110 @@ │ │ │ │ stcge 8, cr6, [r5, #-108] @ 0xffffff94 │ │ │ │ @ instruction: 0xf10dae06 │ │ │ │ addcs r0, ip, #28, 16 @ 0x1c0000 │ │ │ │ stmiapl fp, {r2, r9, sl, lr}^ │ │ │ │ tstcs r0, r0, asr r6 │ │ │ │ addscc pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf1ab9303 │ │ │ │ - addcs lr, ip, #148, 30 @ 0x250 │ │ │ │ + addcs lr, ip, #144, 30 @ 0x240 │ │ │ │ ldmdage r0!, {r8, sp} │ │ │ │ - svc 0x008ef1ab │ │ │ │ + svc 0x008af1ab │ │ │ │ eorvs r2, fp, r0, lsl #6 │ │ │ │ @ instruction: 0xf8c86033 │ │ │ │ stccs 0, cr3, [r0], {-0} │ │ │ │ cmnphi r9, r0 @ p-variant is OBSOLETE │ │ │ │ strbmi pc, [r4, ip, asr #12]! @ │ │ │ │ ldreq pc, [r4, r0, asr #5] │ │ │ │ stmdbeq r0!, {r0, r2, r3, r8, ip, sp, lr, pc} │ │ │ │ andcs r4, sl, #53477376 @ 0x3300000 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ andmi pc, r0, r9, asr #17 │ │ │ │ - blx 0x925eee │ │ │ │ + blx 0x925e46 │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ @ instruction: 0xf8d98201 │ │ │ │ mrrcne 0, 0, r3, r8, cr0 │ │ │ │ andeq pc, r0, r9, asr #17 │ │ │ │ - blcs 0x907de4 │ │ │ │ + blcs 0x907d3c │ │ │ │ mvnshi pc, r0, asr #32 │ │ │ │ andcs r4, sl, #45088768 @ 0x2b00000 │ │ │ │ @ instruction: 0xf0624649 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mvnhi pc, r0, asr #32 │ │ │ │ ldrdcc pc, [r0], -r9 │ │ │ │ @ instruction: 0xf8c91c58 │ │ │ │ ldmdavc fp, {} @ │ │ │ │ @ instruction: 0xf0402b20 │ │ │ │ @ instruction: 0x464381d7 │ │ │ │ strbmi r2, [r9], -sl, lsl #4 │ │ │ │ - blx 0xa5f30 │ │ │ │ + blx 0xa5e88 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0x81bef040 │ │ │ │ ldrdcs pc, [r0], -r9 │ │ │ │ - blcs 0x107e04 │ │ │ │ - blcs 0xc19a1c │ │ │ │ + blcs 0x107d5c │ │ │ │ + blcs 0xc19974 │ │ │ │ @ instruction: 0x81b6f040 │ │ │ │ ldrdne pc, [r0], -r8 │ │ │ │ svclt 0x00c82900 │ │ │ │ ldcle 8, cr6, [sp, #-200] @ 0xffffff38 │ │ │ │ msreq CPSR_, #-2147483608 @ 0x80000028 │ │ │ │ stmdale fp!, {r5, r8, r9, fp, sp} │ │ │ │ - @ instruction: 0xf8a4f18c │ │ │ │ + @ instruction: 0xf8a0f18c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf18cdc17 │ │ │ │ - stmdavs fp!, {r0, r2, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ - blle 0x57a848 │ │ │ │ - bllt 0x1f811d4 │ │ │ │ + stmdavs fp!, {r0, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + blle 0x57a7a0 │ │ │ │ + bllt 0x1f8112c │ │ │ │ mrrcne 8, 3, r6, r8, cr1 │ │ │ │ strcc r5, [r1], #-1273 @ 0xfffffb07 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ eorvs r1, r8, sl, asr #24 │ │ │ │ mlasvs r2, ip, r2, r4 │ │ │ │ @ instruction: 0xf8d9dbe4 │ │ │ │ ldmdavc r3, {sp} │ │ │ │ mrrcne 3, 8, fp, r4, cr3 │ │ │ │ @ instruction: 0xf643e7a2 │ │ │ │ vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ swpcs r0, r5, [r1] │ │ │ │ - rsbspl pc, r4, #74448896 @ 0x4700000 │ │ │ │ + adcmi pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ - andcs pc, r1, pc, lsl #31 │ │ │ │ - stc2l 1, cr15, [r8, #560] @ 0x230 │ │ │ │ + andcs pc, r1, r3, lsl #31 │ │ │ │ + stc2l 1, cr15, [r4, #560] @ 0x230 │ │ │ │ rsbscs pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ tstcs r1, r3, lsl r6 │ │ │ │ - subspl pc, r4, #74448896 @ 0x4700000 │ │ │ │ + addmi pc, r4, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ - andcs pc, r1, pc, ror pc @ │ │ │ │ - ldc2 1, cr15, [r8, #560]! @ 0x230 │ │ │ │ + andcs pc, r1, r3, ror pc @ │ │ │ │ + ldc2 1, cr15, [r4, #560]! @ 0x230 │ │ │ │ rsbscs pc, ip, r3, asr #12 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ mrscs r9, R9_usr │ │ │ │ - addspl pc, r0, #74448896 @ 0x4700000 │ │ │ │ + sbcmi pc, r0, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6800 │ │ │ │ - andcs pc, r1, pc, ror #30 │ │ │ │ - stc2 1, cr15, [r8, #560]! @ 0x230 │ │ │ │ + andcs pc, r1, r3, ror #30 │ │ │ │ + stc2 1, cr15, [r4, #560]! @ 0x230 │ │ │ │ strbtmi pc, [r4], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ vcgt.s8 d18, d5, d0 │ │ │ │ vqdmlsl.s q11, d16, d0[7] │ │ │ │ @ instruction: 0x71a30795 │ │ │ │ - @ instruction: 0xf84ef18c │ │ │ │ + @ instruction: 0xf84af18c │ │ │ │ and r4, r9, r3, lsl #12 │ │ │ │ ldmdblt r2!, {r1, r5, r6, r7, sl, fp, ip, lr} │ │ │ │ strbcs pc, [r4, #-2263] @ 0xfffff729 @ │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ @ instruction: 0xf8c780ec │ │ │ │ movwcc r3, #5444 @ 0x1544 │ │ │ │ @ instruction: 0xf18c602b │ │ │ │ - stmdavs fp!, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ - stclle 2, cr4, [pc, #524]! @ 0xea0b4 │ │ │ │ - @ instruction: 0xf840f18c │ │ │ │ + stmdavs fp!, {r0, r6, fp, ip, sp, lr, pc} │ │ │ │ + stclle 2, cr4, [pc, #524]! @ 0xea00c │ │ │ │ + @ instruction: 0xf83cf18c │ │ │ │ addsmi r6, r8, #2818048 @ 0x2b0000 │ │ │ │ smlawthi r4, r0, r2, pc @ │ │ │ │ stclmi 6, cr15, [r4], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r4], {192} @ 0xc0 │ │ │ │ vhsub.s8 d18, d5, d1 │ │ │ │ vqdmlsl.s q11, d16, d0[7] │ │ │ │ @ instruction: 0x46640795 │ │ │ │ @@ -222880,15 +222838,15 @@ │ │ │ │ eorvs r0, sl, r0, lsl #28 │ │ │ │ ldrmi lr, [r3], r0 │ │ │ │ svccc 0x0001f811 │ │ │ │ ldclpl 1, cr11, [r8], #140 @ 0x8c │ │ │ │ @ instruction: 0xf0402800 │ │ │ │ ldrbtpl r8, [sl], #247 @ 0xf7 │ │ │ │ @ instruction: 0xf04f3201 │ │ │ │ - bcs 0x112d6f0 │ │ │ │ + bcs 0x112d648 │ │ │ │ stmdbmi r4, {r0, r4, r5, r6, r7, r8, ip, lr, pc}^ │ │ │ │ @ instruction: 0x71a32306 │ │ │ │ svccc 0x0001f81c │ │ │ │ @ instruction: 0xf88cb90b │ │ │ │ strmi r2, [ip] │ │ │ │ strdcs sp, [r0, -r8] │ │ │ │ strbtvs pc, [ip], #581 @ 0x245 @ │ │ │ │ @@ -222905,33 +222863,33 @@ │ │ │ │ addmi ip, r3, #0 │ │ │ │ movtcs sp, #4597 @ 0x11f5 │ │ │ │ stmdbcs r0, {r0, r1, r4, r5, sp, lr} │ │ │ │ addshi pc, r5, r0 │ │ │ │ andls pc, r0, r8, asr #17 │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x103fbc │ │ │ │ + blcs 0x103f14 │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ tstcs r0, r3, lsl #22 │ │ │ │ stcmi 6, cr4, [sl, #-32]! @ 0xffffffe0 │ │ │ │ andpl pc, r9, #12582912 @ 0xc00000 │ │ │ │ stmdbeq r0, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x26013214 │ │ │ │ - cdp2 1, 13, cr15, cr8, cr11, {4} │ │ │ │ + cdp2 1, 13, cr15, cr4, cr11, {4} │ │ │ │ @ instruction: 0xf18ba80e │ │ │ │ - movwcs pc, #20271 @ 0x4f2f @ │ │ │ │ + movwcs pc, #20267 @ 0x4f2b @ │ │ │ │ addcc pc, r4, sl, asr #17 │ │ │ │ - movwmi pc, #4682 @ 0x124a @ │ │ │ │ + cmppcc r9, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcc pc, r0, sl, asr #17 │ │ │ │ mcrcs 0, 0, lr, cr3, cr4, {0} │ │ │ │ ldrbmi fp, [r1], -ip, lsr #31 │ │ │ │ - bge 0xcf2390 │ │ │ │ + bge 0xcf22e8 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - blls 0xd29744 │ │ │ │ + blls 0xd2968c │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ strcc r3, [r1], -r9, lsr #32 │ │ │ │ stmdbeq r5, {r0, r3, r8, ip, sp, lr, pc} │ │ │ │ eorle r2, fp, r1, asr #28 │ │ │ │ svchi 0x0001f814 │ │ │ │ @@ -222939,150 +222897,150 @@ │ │ │ │ mcrcs 12, 0, sp, cr6, cr5, {7} │ │ │ │ cdpcs 0, 0, cr13, cr8, cr6, {0} │ │ │ │ cdpcs 13, 0, cr13, cr11, cr1, {7} │ │ │ │ ldrbmi fp, [r1], -ip, lsl #30 │ │ │ │ strb r2, [r0, r0, lsl #2]! │ │ │ │ @ instruction: 0x4630aa30 │ │ │ │ strcs r2, [r7], -r0, lsl #2 │ │ │ │ - stc2l 1, cr15, [sl, #556] @ 0x22c │ │ │ │ + stc2l 1, cr15, [r6, #556] @ 0x22c │ │ │ │ ldrbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf18b4640 │ │ │ │ - blls 0xd296f8 │ │ │ │ + blls 0xd29640 │ │ │ │ movweq pc, #4515 @ 0x11a3 @ │ │ │ │ @ instruction: 0xf383fab3 │ │ │ │ @ instruction: 0xf845095b │ │ │ │ @ instruction: 0xf1093029 │ │ │ │ ldrb r0, [fp, r5, lsl #18] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r6, r2, r6, ror #2 │ │ │ │ + addeq r6, r2, lr, lsl #4 │ │ │ │ addseq ip, r4, r4, lsr #26 │ │ │ │ addseq r5, r5, r0, lsr r7 │ │ │ │ @ instruction: 0xf8d72200 │ │ │ │ ldrbmi r0, [r1], -r4, asr #10 │ │ │ │ - stc2 1, cr15, [ip, #556]! @ 0x22c │ │ │ │ + stc2 1, cr15, [r8, #556]! @ 0x22c │ │ │ │ ldmdavs sl, {r1, r2, r3, r4, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, asr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ adcshi pc, r4, r0, asr #32 │ │ │ │ andcs fp, r0, r5, asr r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf18b8ff0 │ │ │ │ - @ instruction: 0xf64cff71 │ │ │ │ + @ instruction: 0xf64cff6d │ │ │ │ vmls.i d20, d16, d0[5] │ │ │ │ stcne 4, cr0, [r3], {148} @ 0x94 │ │ │ │ and r2, r6, r0, lsr #4 │ │ │ │ - bcs 0x1104118 │ │ │ │ + bcs 0x1104070 │ │ │ │ svcge 0x0010f73f │ │ │ │ movwcc r5, #5346 @ 0x14e2 │ │ │ │ eorvs r3, fp, r1, lsl #4 │ │ │ │ @ instruction: 0xf18b6032 │ │ │ │ - stmdavs fp!, {r0, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs fp!, {r0, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ ldclle 2, cr4, [r1, #524]! @ 0x20c │ │ │ │ strmi lr, [r9], r4, lsl #14 │ │ │ │ andcs lr, r6, #27787264 @ 0x1a80000 │ │ │ │ ldr r5, [r9, -r2, ror #9] │ │ │ │ msrcc SPSR_f, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10c0ec │ │ │ │ + blcs 0x10c044 │ │ │ │ svcge 0x0068f43f │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [fp], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0060f57f │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10810c │ │ │ │ + blcs 0x108064 │ │ │ │ stcge 0, cr13, [r8, #-240] @ 0xffffff10 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ smlabtne r8, sp, r9, lr │ │ │ │ smlabtne sl, sp, r9, lr │ │ │ │ - @ instruction: 0xf99cf1af │ │ │ │ + @ instruction: 0xf990f1af │ │ │ │ stc2l 0, cr15, [r8], #396 @ 0x18c │ │ │ │ strmi r9, [r1], -sl, lsl #22 │ │ │ │ @ instruction: 0xf8cd9a08 │ │ │ │ @ instruction: 0xf6479000 │ │ │ │ - vshr.s64 , q12, #64 │ │ │ │ + vaddl.s8 , d0, d24 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ @ instruction: 0xe741f9b5 │ │ │ │ @ instruction: 0xf1be6033 │ │ │ │ andle r0, r1, r0, lsl #30 │ │ │ │ andlt pc, r0, r5, asr #17 │ │ │ │ ldrbtcs pc, [ip], #-1603 @ 0xfffff9bd @ │ │ │ │ ldreq pc, [r5], #704 @ 0x2c0 │ │ │ │ mrscs r9, (UNDEF: 1) │ │ │ │ - sbcspl pc, ip, #74448896 @ 0x4700000 │ │ │ │ + andpl pc, ip, #74448896 @ 0x4700000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1bc6820 │ │ │ │ - andcs pc, r1, r7, lsr #28 │ │ │ │ - stc2l 1, cr15, [r0], #-560 @ 0xfffffdd0 │ │ │ │ + andcs pc, r1, fp, lsl lr @ │ │ │ │ + mrrc2 1, 8, pc, ip, cr12 @ │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r5, lsr r2 │ │ │ │ - adcpl pc, r4, r7, asr #12 │ │ │ │ + sbcsmi pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - strdcs pc, [r1], -r3 │ │ │ │ - mrrc2 1, 8, pc, r0, cr12 @ │ │ │ │ + andcs pc, r1, pc, ror #19 │ │ │ │ + mcrr2 1, 8, pc, ip, cr12 @ │ │ │ │ @ instruction: 0xf6474649 │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ ldr pc, [r3, -r7, lsl #19] │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r9, lsr #4 │ │ │ │ - eorpl pc, r8, r7, asr #12 │ │ │ │ + subsmi pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - ldrdcs pc, [r1], -fp │ │ │ │ - ldc2 1, cr15, [r8], #-560 @ 0xfffffdd0 │ │ │ │ + ldrdcs pc, [r1], -r7 │ │ │ │ + ldc2 1, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, r8, lsr #4 │ │ │ │ - rscsmi pc, ip, r7, asr #12 │ │ │ │ + eormi pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - andcs pc, r1, fp, asr #19 │ │ │ │ - stc2 1, cr15, [r8], #-560 @ 0xfffffdd0 │ │ │ │ + andcs pc, r1, r7, asr #19 │ │ │ │ + stc2 1, cr15, [r4], #-560 @ 0xfffffdd0 │ │ │ │ cmnpcs ip, #70254592 @ p-variant is OBSOLETE @ 0x4300000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstcs r1, sl, lsr #4 │ │ │ │ - sbcsmi pc, r0, r7, asr #12 │ │ │ │ + andmi pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf19b681b │ │ │ │ - @ instruction: 0x2001f9bb │ │ │ │ - ldc2 1, cr15, [r8], {140} @ 0x8c │ │ │ │ - @ instruction: 0xffa0f1bc │ │ │ │ + @ instruction: 0x2001f9b7 │ │ │ │ + ldc2 1, cr15, [r4], {140} @ 0x8c │ │ │ │ + @ instruction: 0xff94f1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ - blmi 0xe3ba18 │ │ │ │ + blmi 0xe3b970 │ │ │ │ strmi fp, [r6], -r8, lsl #1 │ │ │ │ movwls r6, #30747 @ 0x781b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ movsvc pc, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ andpl pc, r8, r0, lsr #11 │ │ │ │ ldrmi r4, [r0], sp, lsl #12 │ │ │ │ @ instruction: 0xf8d0681b │ │ │ │ - bllt 0x5c6bcc │ │ │ │ + bllt 0x5c6b24 │ │ │ │ addcs r8, r0, #573440 @ 0x8c000 │ │ │ │ @ instruction: 0xf1074621 │ │ │ │ - b 0x11aa528 │ │ │ │ + b 0x11aa480 │ │ │ │ adcvs r4, r3, r8, lsl #6 │ │ │ │ - svc 0x00cef725 │ │ │ │ + stmda r2!, {r1, r2, r5, r8, r9, sl, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf5072201 │ │ │ │ @ instruction: 0xf8c75300 │ │ │ │ @ instruction: 0xf8c350d0 │ │ │ │ - blmi 0x9b2f50 │ │ │ │ - blls 0x2c425c │ │ │ │ + blmi 0x9b2ea8 │ │ │ │ + blls 0x2c41b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle sp, r0, lsl #6 │ │ │ │ andcs fp, r0, r8 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @@ -223096,91 +223054,91 @@ │ │ │ │ vrshl.s8 , q7, q15 │ │ │ │ vrsra.s64 d21, d12, #64 │ │ │ │ ldmdavc fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ smlatbcs r0, fp, r1, fp │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1af1104 │ │ │ │ - @ instruction: 0xf063f8d1 │ │ │ │ - blls 0x2292c4 │ │ │ │ - bls 0x17ba58 │ │ │ │ + @ instruction: 0xf063f8c5 │ │ │ │ + blls 0x22921c │ │ │ │ + bls 0x17b9b0 │ │ │ │ strvs lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - rsbsvs pc, r4, r7, asr #12 │ │ │ │ + adcpl pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eaf06d │ │ │ │ @ instruction: 0x4631e7b2 │ │ │ │ @ instruction: 0xf647462a │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf06d002e │ │ │ │ str pc, [r9, r1, ror #17]! │ │ │ │ - @ instruction: 0xff2af1bc │ │ │ │ + @ instruction: 0xff1ef1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41488 │ │ │ │ + bl 0xfec413e0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - bmi 0x6ee030 │ │ │ │ - blmi 0x716520 │ │ │ │ + bmi 0x6edf88 │ │ │ │ + blmi 0x716478 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ eorls r6, r1, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ ldrbtmi r4, [fp], #-1540 @ 0xfffff9fc │ │ │ │ rsbscs r6, ip, #1769472 @ 0x1b0000 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ andpl pc, r3, ip, asr r8 @ │ │ │ │ - ldcl 1, cr15, [r0], {171} @ 0xab │ │ │ │ + stcl 1, cr15, [ip], {171} @ 0xab │ │ │ │ andcs sl, r0, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r5, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ strls r2, [r1], #-1408 @ 0xfffffa80 │ │ │ │ @ instruction: 0xf7ff9503 │ │ │ │ - blmi 0x36a060 │ │ │ │ - blls 0x944338 │ │ │ │ + blmi 0x369fb8 │ │ │ │ + blls 0x944290 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mrc2 1, 7, pc, cr0, cr12, {5} │ │ │ │ + mcr2 1, 7, pc, cr4, cr12, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq r5, [r2], r2 │ │ │ │ + addeq r5, r2, sl, ror ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41500 │ │ │ │ + bl 0xfec41458 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [r9], {96} @ 0x60 │ │ │ │ - blmi 0x756598 │ │ │ │ + blmi 0x7564f0 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ strtls r6, [r1], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldrbtmi r4, [fp], #-1550 @ 0xfffff9f2 │ │ │ │ @ instruction: 0x4604681b │ │ │ │ tstcs r0, r5, lsl r6 │ │ │ │ stmdage r2, {r2, r3, r4, r5, r6, r9, sp} │ │ │ │ andvc pc, r3, ip, asr r8 @ │ │ │ │ - ldc 1, cr15, [r2], {171} @ 0xab │ │ │ │ + stc 1, cr15, [lr], {171} @ 0xab │ │ │ │ andcs sl, r3, #1024 @ 0x400 │ │ │ │ andpl pc, r8, r7, lsl #10 │ │ │ │ andscc r4, r0, r1, lsr #12 │ │ │ │ stmib sp, {r0, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf7ff6503 │ │ │ │ - blmi 0x369fe4 │ │ │ │ - blls 0x9443b4 │ │ │ │ + blmi 0x369f3c │ │ │ │ + blls 0x94430c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r3, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ - mrc2 1, 5, pc, cr2, cr12, {5} │ │ │ │ + mcr2 1, 5, pc, cr6, cr12, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, sl, asr fp │ │ │ │ + addeq r5, r2, r2, lsl #24 │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4157c │ │ │ │ + bl 0xfec414d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr0, {7} │ │ │ │ strmi fp, [r4], -r2, lsl #1 │ │ │ │ ldrmi r4, [lr], -sp, lsl #12 │ │ │ │ ldrdgt pc, [r4], r7 @ │ │ │ │ @ instruction: 0x9010f8dd │ │ │ │ ldrdhi pc, [r0], -ip @ │ │ │ │ @@ -223191,30 +223149,30 @@ │ │ │ │ svclt 0x000c000b │ │ │ │ tstcs r1, r2, lsl #2 │ │ │ │ @ instruction: 0xf7ff462a │ │ │ │ @ instruction: 0xf44fffa1 │ │ │ │ strbmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fc97 │ │ │ │ + svclt 0x0000fceb │ │ │ │ vst3.32 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec415d0 │ │ │ │ + bl 0xfec41528 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrvs 15, 0, r0, cr7, cr8, {7} │ │ │ │ strmi r4, [lr], -r4, lsl #12 │ │ │ │ @ instruction: 0xf8d7461d │ │ │ │ - bvs 0x20c6674 │ │ │ │ + bvs 0x20c65cc │ │ │ │ ldrmi fp, [r8, r7, lsl #2]! │ │ │ │ andcs r2, r7, r1, lsl #2 │ │ │ │ @ instruction: 0xf7ff4632 │ │ │ │ @ instruction: 0xf44fff83 │ │ │ │ strtmi r3, [r9], -r0, lsl #7 │ │ │ │ @ instruction: 0xf8c44620 │ │ │ │ @ instruction: 0xf75132d4 │ │ │ │ - svclt 0x0000fc79 │ │ │ │ + svclt 0x0000fccd │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0018f8cc │ │ │ │ umlalslt r4, r1, pc, ip @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ stmdavs r4!, {r4, r5, r6, r8, r9, sl, fp, pc} │ │ │ │ @@ -223222,47 +223180,47 @@ │ │ │ │ strmi r0, [sp], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ ldrmi r4, [r6], -r4, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf858a80e │ │ │ │ @ instruction: 0xf8d77003 │ │ │ │ @ instruction: 0xf1ab9290 │ │ │ │ - @ instruction: 0xf245ec0a │ │ │ │ + @ instruction: 0xf245ec06 │ │ │ │ vqdmlal.s q11, d16, d0[7] │ │ │ │ @ instruction: 0xf8d30395 │ │ │ │ adcmi r3, r3, #68, 10 @ 0x11000000 │ │ │ │ mrshi pc, (UNDEF: 3) @ │ │ │ │ - blcs 0x104704 │ │ │ │ + blcs 0x10465c │ │ │ │ svcne 0x0022dd08 │ │ │ │ stmdale r5, {r0, r1, r2, r9, fp, sp} │ │ │ │ @ instruction: 0xf002e8df │ │ │ │ strls r9, [r4, #-658] @ 0xfffffd6e │ │ │ │ strgt r0, [r4], #-1170 @ 0xfffffb6e │ │ │ │ - bcs 0x10b1df8 │ │ │ │ + bcs 0x10b1d50 │ │ │ │ andcs sp, r0, #7798784 @ 0x770000 │ │ │ │ andls r9, r4, #1610612736 @ 0x60000000 │ │ │ │ - bmi 0xffa27dac │ │ │ │ - beq 0xfe626f80 │ │ │ │ + bmi 0xffa27d04 │ │ │ │ + beq 0xfe626ed8 │ │ │ │ andcs pc, r4, sl, lsl r8 @ │ │ │ │ @ instruction: 0xf1029205 │ │ │ │ @ instruction: 0xf1bb3bff │ │ │ │ stmdale r8!, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp}^ │ │ │ │ adcsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x1044e4 │ │ │ │ + bcs 0x10443c │ │ │ │ tstphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ stccs 8, cr6, [r0], {44} @ 0x2c │ │ │ │ mcrrcs 13, 0, sp, r0, cr4 │ │ │ │ msrhi SP_hyp, r0 │ │ │ │ andmi pc, r4, sl, lsl r8 @ │ │ │ │ rsbscs r2, r4, #0, 2 │ │ │ │ tstls r0, #1114112 @ 0x110000 │ │ │ │ strls r9, [lr], #-775 @ 0xfffffcf9 │ │ │ │ @ instruction: 0xf1ab910f │ │ │ │ - blls 0x2e53ec │ │ │ │ + blls 0x2e5334 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ sbcshi pc, r0, r0 │ │ │ │ @ instruction: 0xf0001d99 │ │ │ │ ldmib r5, {r0, r2, r3, r6, r7, pc}^ │ │ │ │ ldccs 2, cr1, [r1], {3} │ │ │ │ teqphi r0, r0 @ p-variant is OBSOLETE │ │ │ │ svclt 0x00042c1d │ │ │ │ @@ -223271,39 +223229,39 @@ │ │ │ │ msrhi CPSR_c, r0, asr #32 │ │ │ │ addslt r2, fp, #132, 8 @ 0x84000000 │ │ │ │ stmdbge lr, {r0, r1, r4, r8, r9, lr} │ │ │ │ tstls r0, #128, 4 │ │ │ │ strls pc, [fp], #-2820 @ 0xfffff4fc │ │ │ │ stmdbpl r0, {r0, r3, r8, sl, ip, sp, lr, pc} │ │ │ │ adcvc pc, ip, r4, lsl #10 │ │ │ │ - cdp 7, 3, cr15, cr10, cr5, {1} │ │ │ │ + cdp 7, 8, cr15, cr14, cr5, {1} │ │ │ │ @ instruction: 0xf8c49b05 │ │ │ │ movwcs r3, #4436 @ 0x1154 │ │ │ │ cmppcc r8, #13172736 @ p-variant is OBSOLETE @ 0xc90000 │ │ │ │ - blcs 0x111128 │ │ │ │ + blcs 0x111080 │ │ │ │ cmpphi r0, r0, asr #32 @ p-variant is OBSOLETE │ │ │ │ vmla.f32 q11, , q9 │ │ │ │ vsubw.s8 q11, q8, d4 │ │ │ │ addsmi r0, sl, #4, 6 @ 0x10000000 │ │ │ │ vmla.i8 d29, d1, d6 │ │ │ │ vsra.s64 d22, d4, #64 │ │ │ │ addmi r0, sl, #4, 2 │ │ │ │ ldrbvs fp, [r3, #3896]! @ 0xf38 │ │ │ │ strbteq pc, [r8], #-262 @ 0xfffffefa @ │ │ │ │ mvnscc pc, #79 @ 0x4f │ │ │ │ ldrtvs r2, [r3], fp, lsl #2 │ │ │ │ @ instruction: 0x462066f3 │ │ │ │ - ldc2l 1, cr15, [lr], #-556 @ 0xfffffdd4 │ │ │ │ - strtmi r2, [r0], -r7, lsl #2 │ │ │ │ ldc2l 1, cr15, [sl], #-556 @ 0xfffffdd4 │ │ │ │ + strtmi r2, [r0], -r7, lsl #2 │ │ │ │ + ldc2l 1, cr15, [r6], #-556 @ 0xfffffdd4 │ │ │ │ ldrbtmi r4, [fp], #-2897 @ 0xfffff4af │ │ │ │ @ instruction: 0xf858681b │ │ │ │ @ instruction: 0xf7270003 │ │ │ │ - blmi 0x1429e68 │ │ │ │ - blls 0xcc45d0 │ │ │ │ + blmi 0x1429f10 │ │ │ │ + blls 0xcc4528 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ eorslt r8, r1, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @@ -223316,104 +223274,104 @@ │ │ │ │ @ instruction: 0xf646f97d │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ pkhbtmi r2, r2, r5, lsl #7 │ │ │ │ ldmdavs fp, {r1, r3, fp, ip, pc} │ │ │ │ @ instruction: 0xf0311ac0 │ │ │ │ andls pc, r4, pc, ror fp @ │ │ │ │ rscle r2, r7, r0, lsl #16 │ │ │ │ - blcs 0x144868 │ │ │ │ - bls 0x39a230 │ │ │ │ + blcs 0x1447c0 │ │ │ │ + bls 0x39a188 │ │ │ │ @ instruction: 0xf47f9206 │ │ │ │ vrecps.f32 q13, q2, │ │ │ │ vrsra.s64 d22, d4, #64 │ │ │ │ stmiavs ip!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ andcs r2, r2, r0, lsl #4 │ │ │ │ - bne 0xffa04648 │ │ │ │ - blx 0xfe8a6c0e │ │ │ │ + bne 0xffa045a0 │ │ │ │ + blx 0xfe7a6b66 │ │ │ │ ldrbmi r9, [r2], -sl, lsl #22 │ │ │ │ ldrtmi r4, [r8], -r1, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr14, cr15, {7} @ │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ stmdage r9, {r2, r4, r5, r7, r8, fp, sp, lr} │ │ │ │ ldmdavs fp, {r1, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ strbcs pc, [r0], #964 @ 0x3c4 @ │ │ │ │ stmdbeq r3, {r1, r5, r7, r8, r9, fp, sp, lr, pc} │ │ │ │ ldclvs 6, cr4, [r3, #132]! @ 0x84 │ │ │ │ @ instruction: 0xf7f09309 │ │ │ │ strmi pc, [r0], r5, asr #18 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - blcs 0x1848c4 │ │ │ │ + blcs 0x18481c │ │ │ │ stmdacs r2, {r1, r2, r3, r5, ip, lr, pc} │ │ │ │ @ instruction: 0xf646d00e │ │ │ │ vsubw.s8 , q8, d28 │ │ │ │ stmdals r9, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ - bne 0xff104698 │ │ │ │ - blx 0x11266f6 │ │ │ │ + bne 0xff1045f0 │ │ │ │ + blx 0x112664e │ │ │ │ adcle r2, r9, r0, lsl #16 │ │ │ │ - blcs 0x1848e4 │ │ │ │ + blcs 0x18483c │ │ │ │ addshi pc, r8, r0 │ │ │ │ @ instruction: 0xf1062501 │ │ │ │ andcs r0, r0, #104, 2 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0x9c09fb69 │ │ │ │ + @ instruction: 0x9c09fb65 │ │ │ │ strbmi r4, [r2], -fp, lsr #12 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ @ instruction: 0xf7ff9400 │ │ │ │ @ instruction: 0xf509fe8d │ │ │ │ movwcs r5, #6400 @ 0x1900 │ │ │ │ @ instruction: 0xf8c94638 │ │ │ │ @ instruction: 0xf7273358 │ │ │ │ - @ instruction: 0xe77afdbd │ │ │ │ + @ instruction: 0xe77afe11 │ │ │ │ andsls r6, r1, #15335424 @ 0xea0000 │ │ │ │ andsls r6, r2, #688128 @ 0xa8000 │ │ │ │ ldr r2, [r9, -r0, lsl #4]! │ │ │ │ strbmi r9, [fp], -r9, lsl #20 │ │ │ │ msreq SPSR_f, r6, lsl #2 │ │ │ │ @ instruction: 0xf7f04638 │ │ │ │ stmdacs r0, {r0, r2, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ svcge 0x006bf47f │ │ │ │ svceq 0x0002f1b8 │ │ │ │ strb sp, [pc, r5, asr #3] │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, ip, asr #20 │ │ │ │ - addeq r5, r2, lr, lsl r9 │ │ │ │ + strdeq r5, [r2], r4 │ │ │ │ + addeq r5, r2, r6, asr #19 │ │ │ │ subscc pc, r6, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ - bcs 0x10c6f4 │ │ │ │ + bcs 0x10c64c │ │ │ │ mrcge 4, 7, APSR_nzcv, cr8, cr15, {1} │ │ │ │ eorsvc pc, r0, #-536870908 @ 0xe0000004 │ │ │ │ addscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r0], #-2066 @ 0xfffff7ee │ │ │ │ mrcge 5, 7, APSR_nzcv, cr0, cr15, {3} │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf507781a │ │ │ │ tstcc r0, #8, 6 @ 0x20000000 │ │ │ │ subsle r2, r6, r0, lsl #20 │ │ │ │ stmdage sl, {r8, sp} │ │ │ │ stmib sp, {r0, r1, r2, r8, r9, ip, pc}^ │ │ │ │ stmib sp, {r1, r3, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae110c │ │ │ │ - @ instruction: 0xf063fe83 │ │ │ │ - blls 0x2e8e28 │ │ │ │ + @ instruction: 0xf063fe77 │ │ │ │ + blls 0x2e8d80 │ │ │ │ strmi r9, [r1], -r0, lsl #6 │ │ │ │ @ instruction: 0xf6479b05 │ │ │ │ - vmla.i d22, d16, d0[3] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ movwls r0, #8238 @ 0x202e │ │ │ │ - blls 0x410f28 │ │ │ │ + blls 0x410e80 │ │ │ │ @ instruction: 0xf06c9401 │ │ │ │ stmiavs fp!, {r0, r3, r4, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - ldc 6, cr14, [pc, #808] @ 0xeaa34 │ │ │ │ + ldc 6, cr14, [pc, #808] @ 0xea98c │ │ │ │ rsbscs r7, r4, #40, 22 @ 0xa000 │ │ │ │ ldmdage r1, {r8, sp} │ │ │ │ stc 3, cr9, [sp, #28] │ │ │ │ @ instruction: 0xf1ab7b0e │ │ │ │ - blls 0x2e5190 │ │ │ │ + blls 0x2e50d8 │ │ │ │ addeq pc, r0, #51 @ 0x33 │ │ │ │ ldcne 0, cr13, [sl, #648] @ 0x288 │ │ │ │ ldmib r5, {r5, r7, ip, lr, pc}^ │ │ │ │ stmib sp, {r0, r1, r9, ip}^ │ │ │ │ stmdbvs sl!, {r0, r4, r9, ip}^ │ │ │ │ vst1.8 {d25-d28}, [pc :64], r3 │ │ │ │ ldrb r2, [r7], r0, lsr #5 │ │ │ │ @@ -223431,74 +223389,74 @@ │ │ │ │ ldrt r2, [pc], r0, lsl #5 │ │ │ │ @ instruction: 0xf7f04648 │ │ │ │ streq pc, [r4, -fp, ror #18] │ │ │ │ strcs fp, [r0, #-3912] @ 0xfffff0b8 │ │ │ │ svcge 0x0061f53f │ │ │ │ adcvs r2, fp, r1, lsl #6 │ │ │ │ @ instruction: 0x4619e75c │ │ │ │ - blls 0x23c010 │ │ │ │ - andvc pc, r8, r7, asr #12 │ │ │ │ + blls 0x23bf68 │ │ │ │ + eorsvs pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr2, cr12, {3} │ │ │ │ str r6, [r3], fp, lsr #17 │ │ │ │ - ldc2 1, cr15, [sl], {188} @ 0xbc │ │ │ │ + stc2 1, cr15, [lr], {188} @ 0xbc │ │ │ │ orrcc pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ ldrtmi r9, [r8], -r6, lsl #18 │ │ │ │ sbcscc pc, r4, #13041664 @ 0xc70000 │ │ │ │ - blx 0xfea284f0 │ │ │ │ + blx 0xfff28448 │ │ │ │ andeq r0, r0, r1, asr #32 │ │ │ │ andeq r0, r0, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec419bc │ │ │ │ + bl 0xfec41914 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x82e584 │ │ │ │ + blmi 0x82e4dc │ │ │ │ stmdacs fp, {r1, r5, r7, ip, sp, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x9321681b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andcs fp, r0, #2, 30 │ │ │ │ mvnvs pc, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ svclt 0x0008a802 │ │ │ │ smlabtcs ip, r3, r8, pc @ │ │ │ │ - blmi 0x5b31e0 │ │ │ │ + blmi 0x5b3138 │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ andmi pc, r3, ip, asr r8 @ │ │ │ │ - b 0xc26ea8 │ │ │ │ - blge 0x132c2c │ │ │ │ + b 0xb26e00 │ │ │ │ + blge 0x132b84 │ │ │ │ andpl pc, r8, r4, lsl #10 │ │ │ │ andscc r2, r0, r0, lsl #4 │ │ │ │ smlabbls r1, r0, r4, r2 │ │ │ │ @ instruction: 0xf7ff9403 │ │ │ │ - blmi 0x369b18 │ │ │ │ - blls 0x944880 │ │ │ │ + blmi 0x369a70 │ │ │ │ + blls 0x9447d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ andcs fp, r0, r2, lsr #32 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - mcrr2 1, 11, pc, ip, cr12 @ │ │ │ │ + mcrr2 1, 11, pc, r0, cr12 @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r4, lsl #13 │ │ │ │ + addeq r5, r2, ip, lsr #14 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41a48 │ │ │ │ + bl 0xfec419a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ strmi r4, [ip], -pc, lsr #22 │ │ │ │ ldmdavs fp, {r0, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9303 │ │ │ │ ldrmi r0, [r6], -r0, lsl #6 │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ movwls r3, #8960 @ 0x2300 │ │ │ │ ldmdblt r0!, {r0, r3, r5, r8, r9, fp, ip, sp, pc}^ │ │ │ │ - blmi 0xaf2870 │ │ │ │ - blls 0x1c48dc │ │ │ │ + blmi 0xaf27c8 │ │ │ │ + blls 0x1c4834 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_und │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x460fbdf0 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ @@ -223510,73 +223468,73 @@ │ │ │ │ stccs 1, cr13, [r0], {227} @ 0xe3 │ │ │ │ strbtmi sp, [fp], -r0, ror #1 │ │ │ │ eorsvs ip, r8, r7, lsl #22 │ │ │ │ adcsvs r6, sl, r9, ror r0 │ │ │ │ andcs lr, ip, #57147392 @ 0x3680000 │ │ │ │ @ instruction: 0xf01a2003 │ │ │ │ @ instruction: 0x4607ff59 │ │ │ │ - blmi 0x6174c4 │ │ │ │ + blmi 0x61741c │ │ │ │ svccs 0x0070ee1d │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8d35300 │ │ │ │ @ instruction: 0xf8d32364 │ │ │ │ movwcs r1, #9052 @ 0x235c │ │ │ │ @ instruction: 0xb12a9100 │ │ │ │ - bne 0x17c56b4 │ │ │ │ + bne 0x17c560c │ │ │ │ svclt 0x0094429a │ │ │ │ movwcs r2, #4864 @ 0x1300 │ │ │ │ andcc lr, r1, #3358720 @ 0x334000 │ │ │ │ bicle r2, r9, r0, lsl #26 │ │ │ │ - blgt 0x2bc2a8 │ │ │ │ + blgt 0x2bc200 │ │ │ │ rsbsvs r6, r9, r8, lsr r0 │ │ │ │ @ instruction: 0xe7b360ba │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1bce7b1 │ │ │ │ - svclt 0x0000fbe1 │ │ │ │ + svclt 0x0000fbd5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, ip, lsr #11 │ │ │ │ + addeq r5, r2, r4, asr r6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0038f8cc │ │ │ │ ldmvc r0!, {r1, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ ldmcs r5, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - bmi 0xfe8fc18c │ │ │ │ + bmi 0xfe8fc0e4 │ │ │ │ strmi fp, [r7], -fp, lsr #1 │ │ │ │ ldrdcc pc, [r0], -r8 │ │ │ │ ldmdavs r2, {r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9229 │ │ │ │ - blcs 0xeb148 │ │ │ │ + blcs 0xeb0a0 │ │ │ │ sbcshi pc, r0, r0, asr #32 │ │ │ │ ldmibcc pc!, {r0, r1, r2, r8, ip, sp, lr, pc}^ @ │ │ │ │ svceq 0x003ff1b9 │ │ │ │ tstphi r2, r0, lsl #4 @ p-variant is OBSOLETE │ │ │ │ svccs 0x0013b124 │ │ │ │ svccs 0x0009bf18 │ │ │ │ mrshi pc, (UNDEF: 12) @ │ │ │ │ vmov.32 r4, d29[0] │ │ │ │ tstcs r0, r0, ror pc │ │ │ │ ldrbtmi sl, [fp], #-2054 @ 0xfffff7fa │ │ │ │ ldmpl r3, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d32280 │ │ │ │ @ instruction: 0xf1ab5290 │ │ │ │ - stmdage r6, {r2, r3, r5, r6, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xaa6fb0 │ │ │ │ + stmdage r6, {r3, r5, r6, r8, fp, sp, lr, pc} │ │ │ │ + blx 0x9a6f08 │ │ │ │ andcs sl, r0, #98304 @ 0x18000 │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0xf505f9c7 │ │ │ │ + @ instruction: 0xf505f9c3 │ │ │ │ tstcc r8, #872415232 @ 0x34000000 │ │ │ │ vaddw.u q1, , d1 │ │ │ │ ldmda r3, {r0, r1, r3, r4, r6, r8, r9, sl, fp, pc}^ │ │ │ │ stmda r3, {r8, r9, sl, fp, sp}^ │ │ │ │ stmdacs r0, {ip} │ │ │ │ vsra.u64 , , #1 │ │ │ │ - bcs 0x10e718 │ │ │ │ + bcs 0x10e670 │ │ │ │ rscshi pc, r2, r0, asr #32 │ │ │ │ andscs fp, r4, #-2147483609 @ 0x80000027 │ │ │ │ mvnvs pc, #1342177284 @ 0x50000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ movwcc pc, #39682 @ 0x9b02 @ │ │ │ │ andeq pc, ip, #-2147483647 @ 0x80000001 │ │ │ │ cmppeq r0, r3, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @@ -223594,121 +223552,121 @@ │ │ │ │ ldrbvs r5, [sl], #-3566 @ 0xfffff212 │ │ │ │ subseq pc, r0, #-1073741824 @ 0xc0000000 │ │ │ │ ldrvs r6, [r8], #2144 @ 0x860 │ │ │ │ ldrbvs r6, [r8], #2208 @ 0x8a0 │ │ │ │ stm r2, {r0, r1, r8, fp, lr, pc} │ │ │ │ @ instruction: 0xf1bc0003 │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - blx 0xfe427040 │ │ │ │ - blle 0x5fb4d8 │ │ │ │ + blx 0xfe326f98 │ │ │ │ + blle 0x5fb430 │ │ │ │ @ instruction: 0xf0131ff3 │ │ │ │ strdle r0, [ip, #-251] @ 0xffffff05 │ │ │ │ - blmi 0x19f2a24 │ │ │ │ - blls 0xb44a90 │ │ │ │ + blmi 0x19f297c │ │ │ │ + blls 0xb449e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strhtlt r8, [fp], -pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ pop {sl, fp} │ │ │ │ vcge.s8 q12, q15, q8 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r7, #1370]! @ 0x55a │ │ │ │ - vmin.s8 d20, d8, d25 │ │ │ │ - vaddl.s8 q8, d0, d24 │ │ │ │ + @ instruction: 0xf6474639 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [pc, sp, ror #25] @ │ │ │ │ msrcc SPSR_s, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cad8 │ │ │ │ + blcs 0x10ca30 │ │ │ │ vqadd.s8 , q15, q0 │ │ │ │ vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9, sp} │ │ │ │ strble r0, [r9, #1049] @ 0x419 │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108af4 │ │ │ │ + blcs 0x108a4c │ │ │ │ addhi pc, r9, r0 │ │ │ │ stmdage r2, {r8, sp} │ │ │ │ smlabtne r2, sp, r9, lr │ │ │ │ smlabtne r4, sp, r9, lr │ │ │ │ - stc2 1, cr15, [r8], #696 @ 0x2b8 │ │ │ │ + ldc2 1, cr15, [ip], {174} @ 0xae │ │ │ │ @ instruction: 0xfff4f062 │ │ │ │ strmi r2, [r1], -r0, asr #6 │ │ │ │ - bls 0x18f6ac │ │ │ │ - adcsvc pc, r4, r7, asr #12 │ │ │ │ + bls 0x18f604 │ │ │ │ + rscvs pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r9, [r0], -r4, lsl #22 │ │ │ │ stc2l 0, cr15, [r0], {108} @ 0x6c │ │ │ │ addcs lr, ip, #44564480 @ 0x2a80000 │ │ │ │ stmdage r6, {r8, sp} │ │ │ │ - stmia r8, {r0, r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia r4, {r0, r1, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf18ba807 │ │ │ │ - tstpcs r4, #2146304 @ p-variant is OBSOLETE @ 0x20c000 │ │ │ │ + tstpcs r4, #2080768 @ p-variant is OBSOLETE @ 0x1fc000 │ │ │ │ eorls r2, r7, #4, 4 @ 0x40000000 │ │ │ │ strpl pc, [r9, #-2819] @ 0xfffff4fd │ │ │ │ - blcs 0x145c84 │ │ │ │ - blcs 0x11ebcc │ │ │ │ + blcs 0x145bdc │ │ │ │ + blcs 0x11eb24 │ │ │ │ svccs 0x0008d141 │ │ │ │ svccs 0x0002dc32 │ │ │ │ movwcs sp, #3122 @ 0xc32 │ │ │ │ eors r9, r4, r6, lsl #6 │ │ │ │ msrcc SPSR_sx, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x10cb64 │ │ │ │ + blcs 0x10cabc │ │ │ │ svcge 0x0028f43f │ │ │ │ teqpvc r0, #-536870908 @ p-variant is OBSOLETE @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ ldreq r6, [r8], #-2075 @ 0xfffff7e5 │ │ │ │ svcge 0x0020f57f │ │ │ │ orrspl pc, ip, #-536870908 @ 0xe0000004 │ │ │ │ orrscs pc, r5, #192, 4 │ │ │ │ - blcs 0x108b84 │ │ │ │ + blcs 0x108adc │ │ │ │ tstcs r0, r3, lsr r0 │ │ │ │ stmib sp, {r1, fp, sp, pc}^ │ │ │ │ stmib sp, {r1, r8, ip}^ │ │ │ │ @ instruction: 0xf1ae1104 │ │ │ │ - @ instruction: 0xf062fc61 │ │ │ │ + @ instruction: 0xf062fc55 │ │ │ │ movtcs pc, #4013 @ 0xfad @ │ │ │ │ movwls r4, #5633 @ 0x1601 │ │ │ │ @ instruction: 0xf6479a02 │ │ │ │ - vmvn.i32 d23, #8 @ 0x00000008 │ │ │ │ - blls 0x1eabf8 │ │ │ │ + vmla.i d22, d0, d0[6] │ │ │ │ + blls 0x1eab50 │ │ │ │ @ instruction: 0xf06c9700 │ │ │ │ smusdx r1, r9, ip │ │ │ │ bicle r2, ip, fp, lsl #30 │ │ │ │ - movwmi pc, #4682 @ 0x124a @ │ │ │ │ + cmppcc r9, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ andcs r9, r0, #402653184 @ 0x18000000 │ │ │ │ ldrtmi sl, [r0], -r6, lsl #18 │ │ │ │ - @ instruction: 0xf806f18b │ │ │ │ + @ instruction: 0xf802f18b │ │ │ │ stcvs 7, cr14, [sl], #380 @ 0x17c │ │ │ │ - movwmi pc, #4682 @ 0x124a @ │ │ │ │ + cmppcc r9, #-1610612732 @ p-variant is OBSOLETE @ 0xa0000004 │ │ │ │ movweq pc, #58048 @ 0xe2c0 @ │ │ │ │ sbcseq r9, r3, r6, lsl #6 │ │ │ │ movwcs fp, #20290 @ 0x4f42 │ │ │ │ movweq pc, #705 @ 0x2c1 @ │ │ │ │ strb r9, [ip, r7, lsr #6]! │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ subcs lr, r0, #20709376 @ 0x13c0000 │ │ │ │ @ instruction: 0xf6474639 │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q11, d16, d28 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe6dbfc53 │ │ │ │ rsbsmi pc, lr, pc, asr #8 │ │ │ │ rscsvc pc, pc, pc, asr #13 │ │ │ │ subcs lr, r0, #17039360 @ 0x1040000 │ │ │ │ @ instruction: 0xf6474631 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ str pc, [pc, -r5, asr #24]! │ │ │ │ - blx 0xfe4a72a4 │ │ │ │ + blx 0xfe1a71fc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r6, lsl #10 │ │ │ │ + addeq r5, r2, lr, lsr #11 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0048f8cc │ │ │ │ @ instruction: 0xf5a0b0a5 │ │ │ │ addcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @ instruction: 0xf04f2100 │ │ │ │ @@ -223718,158 +223676,158 @@ │ │ │ │ andls r6, r0, r0, lsl #5 │ │ │ │ @ instruction: 0xf506484b │ │ │ │ @ instruction: 0xf5065a0d │ │ │ │ @ instruction: 0xf5065709 │ │ │ │ stmdavs r0, {r8, r9, fp, ip, lr} │ │ │ │ @ instruction: 0xf04f9023 │ │ │ │ stmdage r3, {} @ │ │ │ │ - beq 0x72702c │ │ │ │ + beq 0x726f84 │ │ │ │ @ instruction: 0xf1ab3714 │ │ │ │ - @ instruction: 0xf8dae826 │ │ │ │ - bcs 0xf2c10 │ │ │ │ + @ instruction: 0xf8dae822 │ │ │ │ + bcs 0xf2b68 │ │ │ │ stmdage r3, {r1, r5, r6, ip, lr, pc} │ │ │ │ - @ instruction: 0xf8dcf18b │ │ │ │ + @ instruction: 0xf8d8f18b │ │ │ │ stmdbge r3, {r9, sp} │ │ │ │ @ instruction: 0xf18b2002 │ │ │ │ - @ instruction: 0xf8d6f87d │ │ │ │ - bllt 0xbfaf68 │ │ │ │ + @ instruction: 0xf8d6f879 │ │ │ │ + bllt 0xbfaec0 │ │ │ │ strcs r4, [r1], #-1589 @ 0xfffff9cb │ │ │ │ strcc lr, [r1], #-3 │ │ │ │ mcrrcs 5, 8, r3, r1, cr4 │ │ │ │ @ instruction: 0xf8dbd035 │ │ │ │ @ instruction: 0xf5062354 │ │ │ │ andscc r5, r4, fp │ │ │ │ ldrtmi fp, [r8], -r2, lsl #18 │ │ │ │ ldrsbcs pc, [r4, #-133] @ 0xffffff7b @ │ │ │ │ rscsle r2, r0, r0, lsl #20 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ - @ instruction: 0xf920f18b │ │ │ │ + @ instruction: 0xf91cf18b │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ strcs r1, [r4, #3682] @ 0xe62 │ │ │ │ stmdals r0, {r0, r5, r9, sl, lr} │ │ │ │ andvs pc, r2, #5120 @ 0x1400 │ │ │ │ adcvc pc, sl, #8388608 @ 0x800000 │ │ │ │ - blx 0xa8c66 │ │ │ │ + blx 0xa8bbe │ │ │ │ ldrsbmi pc, [r0], #134 @ 0x86 @ │ │ │ │ sbcsle r2, r9, r0, lsl #24 │ │ │ │ andne pc, r4, r8, lsl r8 @ │ │ │ │ tstls r1, r8, lsr r6 │ │ │ │ @ instruction: 0xf18b1e65 │ │ │ │ - stmdbls r1, {r0, r3, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r1, {r0, r2, r8, fp, ip, sp, lr, pc} │ │ │ │ teqle fp, r0, lsl #16 │ │ │ │ - blx 0x1734de │ │ │ │ + blx 0x173436 │ │ │ │ mrrcvs 2, 0, r8, r2, cr5 │ │ │ │ eorsle r2, r5, r1, lsl #20 │ │ │ │ @ instruction: 0xf1069800 │ │ │ │ @ instruction: 0x462102d0 │ │ │ │ - blx 0xffa28c9a │ │ │ │ + blx 0xffa28bf2 │ │ │ │ @ instruction: 0xf8cae7c2 │ │ │ │ addcs r9, r0, #0 │ │ │ │ tstpvc r5, fp, lsl #10 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf8cba803 │ │ │ │ @ instruction: 0xf7259354 │ │ │ │ - tstcs fp, r4, ror #20 │ │ │ │ + @ instruction: 0x210beab8 │ │ │ │ @ instruction: 0xf18ba803 │ │ │ │ - smlabtcs r7, r5, r8, pc @ │ │ │ │ + smlabtcs r7, r1, r8, pc @ │ │ │ │ @ instruction: 0xf18ba803 │ │ │ │ - andcs pc, r0, #12648448 @ 0xc10000 │ │ │ │ + andcs pc, r0, #12386304 @ 0xbd0000 │ │ │ │ andcs sl, r2, r3, lsl #18 │ │ │ │ - @ instruction: 0xf826f18b │ │ │ │ + @ instruction: 0xf822f18b │ │ │ │ ldrdcs pc, [r0], -sl │ │ │ │ orrsle r2, ip, r0, lsl #20 │ │ │ │ @ instruction: 0xf8cb4b0f │ │ │ │ ldmdavs sl, {r2, r4, r6, r8, r9, sp} │ │ │ │ subsmi r9, sl, r3, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ eorlt sp, r5, r3, lsl r1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf18b4638 │ │ │ │ - andscs pc, r4, #10551296 @ 0xa10000 │ │ │ │ + andscs pc, r4, #10289152 @ 0x9d0000 │ │ │ │ strhi pc, [r5, #-2818] @ 0xfffff4fe │ │ │ │ subls pc, r4, r5, asr #17 │ │ │ │ @ instruction: 0xf1bce7c0 │ │ │ │ - svclt 0x0000f9dd │ │ │ │ + svclt 0x0000f9d1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41f24 │ │ │ │ + bl 0xfec41e7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldcmi 15, cr0, [ip], {224} @ 0xe0 │ │ │ │ - blmi 0x816f44 │ │ │ │ + blmi 0x816e9c │ │ │ │ stmdavs r4!, {r3, r9, fp, sp} │ │ │ │ @ instruction: 0xf04f9403 │ │ │ │ cdp 4, 1, cr0, cr13, cr0, {0} │ │ │ │ ldrbtmi r4, [fp], #-3952 @ 0xfffff090 │ │ │ │ stmiapl r3!, {r0, r1, r3, r4, fp, sp, lr}^ │ │ │ │ addsmi pc, r0, #13828096 @ 0xd30000 │ │ │ │ movwcs sp, #4384 @ 0x1120 │ │ │ │ ldrmi r4, [r8], -r5, lsl #12 │ │ │ │ stc2 0, cr15, [lr, #-104] @ 0xffffff98 │ │ │ │ @ instruction: 0xf504b1e8 │ │ │ │ stmdbge r1, {r0, r1, r3, sl, ip, lr} │ │ │ │ ldmib r0, {r2, r4, sl, ip, sp}^ │ │ │ │ strtmi r2, [r0], -r0, lsl #6 │ │ │ │ movwls r9, #8705 @ 0x2201 │ │ │ │ - blx 0x1328d66 │ │ │ │ + blx 0x1328cbe │ │ │ │ eorvs r2, ip, r0 │ │ │ │ ldmdavs sl, {r1, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, r5, ip, lsl #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf06fe7ee │ │ │ │ strb r0, [fp, sp]! │ │ │ │ - @ instruction: 0xf99af1bc │ │ │ │ + @ instruction: 0xf98ef1bc │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r5, r2, r6, lsr r1 │ │ │ │ + ldrdeq r5, [r2], lr │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec41fac │ │ │ │ + bl 0xfec41f04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ ldrmi r6, [r6], -r1, asr #16 │ │ │ │ ldmdblt r9, {r2, r9, sl, lr} │ │ │ │ stmiavs r1!, {r5, sp, lr, pc}^ │ │ │ │ mvnlt r3, r8, lsl #8 │ │ │ │ adcmi r6, fp, #2293760 @ 0x230000 │ │ │ │ vand , q8, │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf06c0032 │ │ │ │ stmdavs r3!, {r0, r4, r5, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ vand d27, d24, d3 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ vcgt.s8 d16, d13, d30 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - bllt 0x826fb0 │ │ │ │ - vmax.s8 d20, d8, d25 │ │ │ │ - vmov.i32 q8, #0 @ 0x00000000 │ │ │ │ + bllt 0x826f08 │ │ │ │ + @ instruction: 0xf6474629 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ @ instruction: 0xe7e4fb15 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmvs r2, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ - bcs 0xfc65c │ │ │ │ + bcs 0xfc5b4 │ │ │ │ vqadd.s8 , , q0 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d12, d31 │ │ │ │ - vbic.i16 , #0 @ 0x0000 │ │ │ │ + vqdmlal.s q9, d16, d16 │ │ │ │ vmul.i8 d16, d8, d18 │ │ │ │ - @ instruction: 0xf2c068f0 │ │ │ │ + vmlal.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf100082e │ │ │ │ strcs r0, [r0], -ip, lsl #8 │ │ │ │ stmiavs r2!, {r1, sp, lr, pc} │ │ │ │ orrslt r3, sl, ip, lsl #8 │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ stceq 8, cr15, [ip], {84} @ 0x54 │ │ │ │ addmi r4, r3, #43 @ 0x2b │ │ │ │ @@ -223878,267 +223836,267 @@ │ │ │ │ stmiavs r2!, {r0, r3, r5, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stccc 8, cr15, [r8], {84} @ 0x54 │ │ │ │ strcc r4, [ip], #-1601 @ 0xfffff9bf │ │ │ │ streq lr, [r3, #-2597] @ 0xfffff5db │ │ │ │ mvnle r2, r0, lsl #20 │ │ │ │ stcle 14, cr2, [r7, #-0] │ │ │ │ vand d27, d24, d13 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d13, d30 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ svccs 0x0000032f │ │ │ │ ldrmi fp, [r3], -r8, lsl #30 │ │ │ │ - subseq pc, r4, r8, asr #4 │ │ │ │ + addvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf06c47f0 │ │ │ │ vpmax.s8 , q12, │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ vcgt.s8 d16, d13, d30 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ svccs 0x0000012f │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfeea707c │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + blt 0xfeea6fd4 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4629461a │ │ │ │ - subseq pc, ip, r8, asr #4 │ │ │ │ + addvc pc, ip, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0xfe9a70a4 │ │ │ │ + blt 0xfe9a6ffc │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec420fc │ │ │ │ + bl 0xfec42054 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ @ instruction: 0x4621fa93 │ │ │ │ @ instruction: 0xf64d2201 │ │ │ │ - vaddl.s8 , d0, d8 │ │ │ │ + vmvn.i32 d18, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf7ff0033 │ │ │ │ - @ instruction: 0xf648ff77 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrecps.f32 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06c4010 │ │ │ │ svclt 0x0000ba83 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4213c │ │ │ │ + bl 0xfec42094 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06c6849 │ │ │ │ stmdami r6, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xff5af7ff │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0x1aa711c │ │ │ │ - eorseq sp, r3, r0, asr #24 │ │ │ │ + blt 0x1aa7074 │ │ │ │ + eorseq sp, r3, r0, ror fp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42178 │ │ │ │ + bl 0xfec420d0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0000ff8 │ │ │ │ strmi r0, [r4], -pc, lsl #6 │ │ │ │ - blcs 0x339b8c │ │ │ │ + blcs 0x339ae4 │ │ │ │ ldm pc, {r2, r3, fp, ip, lr, pc}^ @ │ │ │ │ eorcc pc, fp, #3 │ │ │ │ - bleq 0x23b078 │ │ │ │ + bleq 0x23afd0 │ │ │ │ strcs r0, [fp], #-2827 @ 0xfffff4f5 │ │ │ │ - addseq pc, r8, r8, asr #4 │ │ │ │ + sbcvc pc, r8, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x13a7154 │ │ │ │ - strle r0, [pc], #-802 @ 0xeafa8 │ │ │ │ + blx 0x13a70ac │ │ │ │ + strle r0, [pc], #-802 @ 0xeaf00 │ │ │ │ strle r0, [r5], #-1315 @ 0xfffffadd │ │ │ │ andcs r2, r0, #0 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldclt 12, cr0, [r0, #-0] │ │ │ │ - sbceq pc, r4, r8, asr #4 │ │ │ │ + rscsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ - blt 0xf27178 │ │ │ │ - adcseq pc, r4, r8, asr #4 │ │ │ │ + blt 0xf270d0 │ │ │ │ + rscvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xda7184 │ │ │ │ - vabd.s8 q15, q12, q12 │ │ │ │ - vaddl.s8 q8, d16, d24 │ │ │ │ + blx 0xda70dc │ │ │ │ + @ instruction: 0xf647e7e8 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ ldrb pc, [pc, fp, lsr #20] @ │ │ │ │ - rsbseq pc, r4, r8, asr #4 │ │ │ │ + adcvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa271a0 │ │ │ │ - vaba.s8 q15, q12, q4 │ │ │ │ - vmla.i d16, d0, d0[6] │ │ │ │ + blx 0xa270f8 │ │ │ │ + @ instruction: 0xf647e7d8 │ │ │ │ + vshr.s64 d23, d8, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ bfi pc, sp, (invalid: 20:17) @ │ │ │ │ - addeq pc, r0, r8, asr #4 │ │ │ │ + adcsvc pc, r0, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x6a71bc │ │ │ │ - vabd.s8 q15, q12, q5 │ │ │ │ - vaddl.s8 q8, d16, d12 │ │ │ │ + blx 0x6a7114 │ │ │ │ + @ instruction: 0xf647e7ca │ │ │ │ + vshr.s64 d23, d28, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ strb pc, [r3, pc, lsl #20] @ │ │ │ │ ldmdbcs r3, {r0, r6, r7, r9, ip, sp, pc} │ │ │ │ ldm pc, {r0, r1, r3, fp, ip, lr, pc}^ @ │ │ │ │ ldrne pc, [r0], -r1 │ │ │ │ - beq 0x37389c │ │ │ │ - beq 0x36d858 │ │ │ │ + beq 0x3737f4 │ │ │ │ + beq 0x36d7b0 │ │ │ │ strtcc r2, [lr], #-2058 @ 0xfffff7f6 │ │ │ │ mcrrmi 0, 3, r4, r6, cr10 │ │ │ │ vtst.8 , q4, q1 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ vmul.i8 , q12, │ │ │ │ - vshr.s64 q8, q2, #64 │ │ │ │ + vaddl.s8 q8, d0, d4 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 , q12, │ │ │ │ - vmla.i d16, d16, d0[4] │ │ │ │ + vmov.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vmla.i d16, d16, d0[6] │ │ │ │ + vmov.i32 d16, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vshr.s64 q8, q10, #64 │ │ │ │ + vaddl.s8 q8, d0, d20 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 , q12, │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 , q12, │ │ │ │ - vmov.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[2] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 q8, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vmvn.i32 d17, #0 @ 0x00000000 │ │ │ │ + vmla.i d16, d0, d0[4] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmla.i8 , q12, │ │ │ │ - vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ + vmla.i d16, d0, d0[6] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 d27, d24, d29 │ │ │ │ - vmla.i d17, d0, d0[0] │ │ │ │ + vmvn.i32 q8, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 d27, d24, d23 │ │ │ │ - vmla.i d17, d0, d0[2] │ │ │ │ + vmvn.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vmul.i8 d27, d24, d17 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q8, d16, d4 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000b9ab │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec422ec │ │ │ │ + bl 0xfec42244 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldmib sp, {r4, r5, r6, r7, r8, r9, sl, fp}^ │ │ │ │ vshl.s8 d21, d4, d8 │ │ │ │ - vmla.i d17, d0, d0[4] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf99af06c │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ strtmi pc, [r1], -r9, lsl #31 │ │ │ │ - rsbne pc, ip, r8, asr #4 │ │ │ │ + addseq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt lr, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ vmax.s8 d20, d14, d4 │ │ │ │ - vmvn.i32 q9, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ strmi r0, [sp], -pc, lsr #32 │ │ │ │ @ instruction: 0xf97ef06c │ │ │ │ @ instruction: 0xf104b3a5 │ │ │ │ movwcs r0, #4639 @ 0x121f │ │ │ │ eoreq lr, r4, #73728 @ 0x12000 │ │ │ │ qasxmi fp, r2, r8 │ │ │ │ ldrmi r4, [r8], -r9, lsr #12 │ │ │ │ ldrmi r1, [sl], #-338 @ 0xfffffeae │ │ │ │ @ instruction: 0xf01a0092 │ │ │ │ strmi pc, [r5], -fp, lsl #22 │ │ │ │ stccs 3, cr11, [r0], {96} @ 0x60 │ │ │ │ vqdmulh.s d29, d8, d18 │ │ │ │ - vabdl.s8 , d16, d4 │ │ │ │ + vqshl.s64 d16, d20, #0 │ │ │ │ vabd.s8 d16, d13, d30 │ │ │ │ - vsubhn.i16 d17, q0, q6 │ │ │ │ + vmvn.i32 d16, #201326592 @ 0x0c000000 │ │ │ │ vmax.s8 d16, d8, d31 │ │ │ │ - vmvn.i16 , #8 @ 0x0008 │ │ │ │ + vmlal.s8 q8, d16, d24 │ │ │ │ @ instruction: 0xf04f082e │ │ │ │ cmnne r3, r1, lsl #24 │ │ │ │ tstpeq pc, r4 @ p-variant is OBSOLETE │ │ │ │ strbmi r4, [r0], -r2, lsr #12 │ │ │ │ eorcc pc, r3, r5, asr r8 @ │ │ │ │ ldrbeq r4, [fp, fp, asr #1] │ │ │ │ @ instruction: 0xf1bcd508 │ │ │ │ svclt 0x000c0f00 │ │ │ │ @ instruction: 0x46314639 │ │ │ │ @ instruction: 0xf94cf06c │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ rscle r3, sl, #256 @ 0x100 │ │ │ │ - eorspl pc, r8, r7, asr #4 │ │ │ │ + rsbmi pc, r8, r7, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdblt r0, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec423d4 │ │ │ │ + bl 0xfec4232c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ - subvc pc, r4, ip, asr #12 │ │ │ │ + rsbsvs pc, r4, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ vmax.s8 d20, d8, d14 │ │ │ │ - vabal.s8 , d16, d0 │ │ │ │ + vshl.s64 d16, d16, #0 │ │ │ │ @ instruction: 0xf06c052e │ │ │ │ and pc, r9, r3, lsr #18 │ │ │ │ biclt r6, r0, r0, lsl #16 │ │ │ │ - blx 0xff127266 │ │ │ │ + blx 0xff1271be │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ @ instruction: 0xf06cb109 │ │ │ │ strcc pc, [r4], #-2329 @ 0xfffff6e7 │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r4, [r8], -r1, lsr #12 │ │ │ │ - blx 0xfeca727c │ │ │ │ + blx 0xfeca71d4 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q4, q8 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ vcgt.s8 d16, d13, d30 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ cdpcs 1, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - addne pc, r8, r8, asr #4 │ │ │ │ + adcseq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt r4!, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42458 │ │ │ │ + bl 0xfec423b0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [sp], -r8, ror #31 │ │ │ │ rsbscs r4, r4, #4, 12 @ 0x400000 │ │ │ │ andcc r2, ip, r0, lsl #2 │ │ │ │ stmdavs lr!, {r0, r1, r2, r3, r5, r7, fp, sp, lr} │ │ │ │ adcvs r6, r7, r6, lsr #32 │ │ │ │ - ldcl 1, cr15, [r0], #680 @ 0x2a8 │ │ │ │ + stcl 1, cr15, [ip], #680 @ 0x2a8 │ │ │ │ @ instruction: 0xf03768eb │ │ │ │ andsle r0, r9, r0, lsl #5 │ │ │ │ @ instruction: 0xd0171dba │ │ │ │ eorsle r2, r8, r1, lsl lr │ │ │ │ eorle r2, r4, sp, lsl lr │ │ │ │ vst1.8 {d6[7]}, [r7], r3 │ │ │ │ stmdbvs sl!, {r5, r7, r8, r9, sp} │ │ │ │ @@ -224184,295 +224142,295 @@ │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r5, r8, r9, fp, ip} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ strne r0, [r9, #-2313] @ 0xfffff6f7 │ │ │ │ vhadd.s8 d16, d8, d15 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf06c002f │ │ │ │ vtst.8 , q4, │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vadd.i8 , q4, │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 q8, q0, #64 │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vadd.i8 , q4, │ │ │ │ - vshr.s64 d17, d8, #64 │ │ │ │ + vmla.i d16, d16, d0[2] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ vadd.i8 , q4, │ │ │ │ - vshr.s64 d17, d0, #64 │ │ │ │ + vmla.i d16, d16, d0[0] │ │ │ │ @ instruction: 0xf06c002e │ │ │ │ svclt 0x0000b85b │ │ │ │ andsle r2, r3, r0, lsl r8 │ │ │ │ eorle r2, sp, r1, lsl r9 │ │ │ │ @ instruction: 0xb329dc08 │ │ │ │ tstle sp, r6, lsl #18 │ │ │ │ - subcc pc, ip, r8, asr #4 │ │ │ │ + rsbscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt ip, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd11529ff │ │ │ │ - rsbcc pc, r4, r8, asr #4 │ │ │ │ + addscs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt r4, {r2, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ stmdale sp, {r1, r2, r4, r8, fp, sp} │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ ldrtcc r2, [r0], -r4, lsr #20 │ │ │ │ mcrmi 2, 2, r4, cr8, cr12, {1} │ │ │ │ @ instruction: 0x66605a54 │ │ │ │ cdpvc 2, 7, cr7, cr8, cr12, {3} │ │ │ │ addls r0, sl, r4, lsl #25 │ │ │ │ mulseq lr, r6, ip │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stmdalt lr!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - subcc pc, r0, r8, asr #4 │ │ │ │ + rsbscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt r8!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - subscc pc, r8, r8, asr #4 │ │ │ │ + addcs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt r2!, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - eorscc pc, r4, r8, asr #4 │ │ │ │ + rsbcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdalt ip, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r8, r8, asr #4 │ │ │ │ + rsceq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdalt r6, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - sbcne pc, r8, r8, asr #4 │ │ │ │ + rscseq pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdalt r0, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - sbcsne pc, r8, r8, asr #4 │ │ │ │ + andne pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt sl, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - rscne pc, ip, r8, asr #4 │ │ │ │ + andsne pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdalt r4, {r2, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - andcs pc, r0, r8, asr #4 │ │ │ │ + eorsne pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00fef06b │ │ │ │ - andscs pc, r4, r8, asr #4 │ │ │ │ + subne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00f8f06b │ │ │ │ - eorcs pc, r4, r8, asr #4 │ │ │ │ + subsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00f2f06b │ │ │ │ - eorscs pc, r4, r8, asr #4 │ │ │ │ + rsbne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00ecf06b │ │ │ │ - subcs pc, r4, r8, asr #4 │ │ │ │ + rsbsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00e6f06b │ │ │ │ - subscs pc, r4, r8, asr #4 │ │ │ │ + addne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00e0f06b │ │ │ │ - rsbcs pc, r4, r8, asr #4 │ │ │ │ + addsne pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00daf06b │ │ │ │ - rsbscs pc, r8, r8, asr #4 │ │ │ │ + adcne pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00d4f06b │ │ │ │ - addcs pc, ip, r8, asr #4 │ │ │ │ + adcsne pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00cef06b │ │ │ │ - adccs pc, r0, r8, asr #4 │ │ │ │ + sbcsne pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00c8f06b │ │ │ │ - adcscs pc, r0, r8, asr #4 │ │ │ │ + rscne pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00c2f06b │ │ │ │ - sbccs pc, r0, r8, asr #4 │ │ │ │ + rscsne pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00bcf06b │ │ │ │ - sbcscs pc, r8, r8, asr #4 │ │ │ │ + andcs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00b6f06b │ │ │ │ - rsccs pc, r8, r8, asr #4 │ │ │ │ + andscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00b0f06b │ │ │ │ - andcc pc, r0, r8, asr #4 │ │ │ │ + eorscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00aaf06b │ │ │ │ - andscc pc, r4, r8, asr #4 │ │ │ │ + subcs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00a4f06b │ │ │ │ - eorcc pc, r4, r8, asr #4 │ │ │ │ + subscs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x009ef06b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42704 │ │ │ │ + bl 0xfec4265c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46040ff0 │ │ │ │ ldmdami r4, {r0, r2, r3, r9, sl, lr} │ │ │ │ tstpeq r3, r4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7ff2201 │ │ │ │ @ instruction: 0xf034fc7b │ │ │ │ tstle r2, r3, lsl #8 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ vrecps.f32 , q4, │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vaddl.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ qsub16mi pc, sl, r3 @ │ │ │ │ stmdami r3, {r0, r5, r9, sl, lr} │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e458 │ │ │ │ - eorseq sp, r3, r0, ror ip │ │ │ │ - eorseq sp, r3, r0, lsr #25 │ │ │ │ + eorseq sp, r3, r0, lsr #23 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42770 │ │ │ │ + bl 0xfec426c8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ vrecps.f32 q8, q12, q8 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubl.s8 q9, d16, d16 │ │ │ │ stcmi 2, cr0, [r0], #-184 @ 0xffffff48 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdbvs r2!, {r1, sp, lr, pc}^ │ │ │ │ cmplt r2, #12, 8 @ 0xc000000 │ │ │ │ @ instruction: 0x43ab6823 │ │ │ │ @ instruction: 0x4611d1f9 │ │ │ │ - rsbscc pc, r0, ip, asr #4 │ │ │ │ + adccs pc, r0, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xff48f06b │ │ │ │ vadd.i8 d22, d8, d19 │ │ │ │ - vsra.s64 q11, q8, #64 │ │ │ │ - b 0xa2ba6c │ │ │ │ + vaddw.s8 q11, q0, d16 │ │ │ │ + b 0xa2b9c4 │ │ │ │ @ instruction: 0xf4350503 │ │ │ │ tstle r9, r0, ror r2 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082e00 │ │ │ │ vmin.s8 d20, d0, d9 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ vmax.f32 d27, d13, d27 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf435012f │ │ │ │ rscle r4, r5, r0, ror r2 │ │ │ │ - rsbscc pc, ip, r8, asr #4 │ │ │ │ + adccs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef06b │ │ │ │ svclt 0x0000e7de │ │ │ │ - eorseq sp, r3, r8, ror sp │ │ │ │ + eorseq sp, r3, r8, lsr #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4280c │ │ │ │ + bl 0xfec42764 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - blmi 0x16bad8 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ + blmi 0x16ba30 │ │ │ │ mulls r0, r1, r2 │ │ │ │ stc2 1, cr15, [r6], #-316 @ 0xfffffec4 │ │ │ │ - ldrsbteq sp, [r3], -r8 │ │ │ │ + eorseq sp, r3, r8, lsl #26 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ strmi fp, [r1], r3, lsl #1 │ │ │ │ - beq 0x167780 │ │ │ │ - rsbscs pc, r4, lr, asr #4 │ │ │ │ + beq 0x1676d8 │ │ │ │ + adcne pc, r4, lr, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ tstls r1, sl, lsr #28 │ │ │ │ - strbeq pc, [r4, r1, asr #12] @ │ │ │ │ + ldrbvc pc, [r4, r1, asr #4]! @ │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ cdp2 0, 14, cr15, cr14, cr11, {3} │ │ │ │ - ldrbmi pc, [r8, #-576] @ 0xfffffdc0 @ │ │ │ │ + strcc pc, [r8, #576] @ 0x240 │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - stmiane r4!, {r0, r1, r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmdane r4, {r0, r1, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq sp!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf1a94650 │ │ │ │ movwls r0, #772 @ 0x304 │ │ │ │ ldrbmi r9, [r1], r0, lsl #22 │ │ │ │ - bleq 0x1277b8 │ │ │ │ + bleq 0x127710 │ │ │ │ svcmi 0x0004f853 │ │ │ │ ands r9, r1, r0, lsl #6 │ │ │ │ svceq 0x001ff1b9 │ │ │ │ strbmi r4, [r9], -r8, lsr #12 │ │ │ │ ldrtmi fp, [r8], -ip, lsl #31 │ │ │ │ eorne pc, fp, r6, asr r8 @ │ │ │ │ cdp2 0, 13, cr15, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf10b2000 │ │ │ │ @ instruction: 0xf1090b01 │ │ │ │ @ instruction: 0xf1bb0901 │ │ │ │ andle r0, sl, r0, lsr #30 │ │ │ │ - blx 0x133ab0 │ │ │ │ + blx 0x133a08 │ │ │ │ eormi pc, r1, #-1073741822 @ 0xc0000002 │ │ │ │ stmdacs r0, {r0, r1, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ strbmi sp, [r0], -r6, ror #3 │ │ │ │ cdp2 0, 11, cr15, cr14, cr11, {3} │ │ │ │ strcc lr, [r0], r2, ror #15 │ │ │ │ svceq 0x0001f1ba │ │ │ │ - bls 0x15f718 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bls 0x15f670 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - addscc pc, ip, r8, asr #4 │ │ │ │ + sbccs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svclt 0x00082a00 │ │ │ │ andlt r4, r3, r9, lsl r6 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ cdplt 0, 10, cr15, cr4, cr11, {3} │ │ │ │ - beq 0x967830 │ │ │ │ + beq 0x967788 │ │ │ │ svclt 0x0000e7be │ │ │ │ - eorseq sp, r3, ip, ror #27 │ │ │ │ + eorseq sp, r3, ip, lsl sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42904 │ │ │ │ + bl 0xfec4285c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf06b9e04 │ │ │ │ strtmi pc, [r8], -sp, lsl #29 │ │ │ │ mcr2 7, 0, pc, cr2, cr15, {7} @ │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr4, cr11, {3} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vfma.f32 d31, d8, d13 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldccs 14, cr15, [r1, #-492] @ 0xfffffe14 │ │ │ │ @ instruction: 0xf1a4d017 │ │ │ │ - blx 0xfedec774 │ │ │ │ + blx 0xfedec6cc │ │ │ │ stmdbeq r4!, {r2, r7, sl, ip, sp, lr, pc}^ │ │ │ │ svclt 0x00142d02 │ │ │ │ @ instruction: 0xf0042300 │ │ │ │ stmdblt r3!, {r0, r8, r9}^ │ │ │ │ strtmi fp, [r8], -r3, ror #18 │ │ │ │ @ instruction: 0xf7ff4631 │ │ │ │ - @ instruction: 0xf648fe0f │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vceq.f32 d31, d8, d15 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ adcslt fp, r6, #1552 @ 0x610 │ │ │ │ andle r2, lr, r3, lsl #28 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf06b002f │ │ │ │ - @ instruction: 0xf648fe57 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + @ instruction: 0xf248fe57 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ vceq.f32 , q4, │ │ │ │ - vaddl.s8 , d16, d16 │ │ │ │ + vshr.s64 q9, q0, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - @ instruction: 0xf648fe49 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vceq.f32 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ svclt 0x0000be41 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ @@ -224489,1371 +224447,1371 @@ │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ movwcs r4, #5709 @ 0x164d │ │ │ │ tstpeq r8, r6, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xffb6f019 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ ldrtmi r6, [r9], -r6, lsl #16 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 1, cr15, cr0, cr11, {3} │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vadd.f32 d31, d24, d5 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strtmi pc, [r8], -r7, lsl #28 │ │ │ │ - blx 0xfe92982e │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + blx 0xfe929786 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #428]! @ 0x1ac │ │ │ │ svceq 0x0011f1b8 │ │ │ │ @ instruction: 0xf1b8d015 │ │ │ │ svclt 0x00080f02 │ │ │ │ svceq 0x000af1b9 │ │ │ │ ldrtmi sp, [r1], -pc │ │ │ │ svclt 0x00082c02 │ │ │ │ andle r2, fp, sl, lsl #26 │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ - @ instruction: 0xf648fd93 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.f32 d31, d24, d3 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b43f8 │ │ │ │ adcslt fp, r1, #14656 @ 0x3940 │ │ │ │ andsle r2, r3, r3, lsl #18 │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [ip, #428] @ 0x1ac │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldcllt 0, cr15, [r4, #428] @ 0x1ac │ │ │ │ strmi r4, [r1], r5, lsl #12 │ │ │ │ strmi lr, [r4], -pc, lsr #15 │ │ │ │ str r4, [r1, r0, lsl #13]! │ │ │ │ - adccc pc, r0, r8, asr #4 │ │ │ │ + sbcscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r8, #428] @ 0x1ac │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 0, cr15, [r0, #428] @ 0x1ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42ac0 │ │ │ │ + bl 0xfec42a18 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldc2 0, cr15, [r2, #428]! @ 0x1ac │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -lr, lsl #4 │ │ │ │ - andpl pc, ip, r8, asr #4 │ │ │ │ + eorsmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8, #428]! @ 0x1ac │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [r0, #428]! @ 0x1ac │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ @ instruction: 0xff3cf010 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r9], -r9, ror #1 │ │ │ │ - adccc pc, ip, r8, asr #4 │ │ │ │ + sbcscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #428] @ 0x1ac │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stclt 0, cr15, [sl, #428] @ 0x1ac │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec42b2c │ │ │ │ + bl 0xfec42a84 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0xf06b4614 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r0, #-428]! @ 0xfffffe54 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ stcllt 0, cr15, [r8, #-428]! @ 0xfffffe54 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - @ instruction: 0xf648fd5d │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.f32 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4010 │ │ │ │ svclt 0x0000bd55 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42b98 │ │ │ │ + bl 0xfec42af0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r4, #-428] @ 0xfffffe54 │ │ │ │ eorpl pc, r8, ip, asr #12 │ │ │ │ addseq pc, r4, r0, asr #5 │ │ │ │ strtmi r2, [r9], -r0, lsl #4 │ │ │ │ @ instruction: 0xf9f2f7ff │ │ │ │ vmla.i8 d27, d29, d12 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - @ instruction: 0xf648fd31 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.f32 d31, d8, d17 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ strtmi fp, [r1], -r9, lsr #26 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-428] @ 0xfffffe54 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r6, #-428] @ 0xfffffe54 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42c14 │ │ │ │ + bl 0xfec42b6c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [r6, #-428] @ 0xfffffe54 │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6], #428 @ 0x1ac │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stcllt 0, cr15, [lr], #428 @ 0x1ac │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - @ instruction: 0xf648fce3 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + sha1c.32 , q12, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bcdb │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42c90 │ │ │ │ + bl 0xfec42be8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2l 0, cr15, [r8], {107} @ 0x6b │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #428 @ 0x1ac │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r0], #428 @ 0x1ac │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - @ instruction: 0xf648fca5 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + @ instruction: 0xf248fca5 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bc9d │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42d0c │ │ │ │ + bl 0xfec42c64 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ stc2 0, cr15, [sl], {107} @ 0x6b │ │ │ │ andcs r4, r0, #1376256 @ 0x150000 │ │ │ │ @ instruction: 0xf7ff4629 │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-428 @ 0xfffffe54 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r2], #-428 @ 0xfffffe54 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - @ instruction: 0xf648fc67 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + sha1c.32 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06b4038 │ │ │ │ svclt 0x0000bc5f │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42d88 │ │ │ │ + bl 0xfec42ce0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf06b9d04 │ │ │ │ pldw [r4, #-3149] @ 0xfffff3b3 │ │ │ │ andle r5, r8, #128, 30 @ 0x200 │ │ │ │ vmla.i8 , q14, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ rsbmi fp, r6, #16640 @ 0x4100 │ │ │ │ @ instruction: 0xf0104630 │ │ │ │ @ instruction: 0x4602fddd │ │ │ │ rscle r2, pc, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ vfma.f32 d31, d12, d19 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ movwcs fp, #7211 @ 0x1c2b │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0194618 │ │ │ │ strmi pc, [r5], -r1, asr #27 │ │ │ │ bicsle r2, r8, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vshr.s64 , q2, #64 │ │ │ │ + vaddl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0x4629fc1b │ │ │ │ - rsccc pc, r4, r8, asr #4 │ │ │ │ + andscc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], {107} @ 0x6b │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr], {107} @ 0x6b │ │ │ │ svclt 0x0000e7c3 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42e28 │ │ │ │ + bl 0xfec42d80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - blx 0x27dee │ │ │ │ + blx 0x27d46 │ │ │ │ vmla.i8 , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldmiblt r4!, {r0, r4, r5, r6, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffaa7e1a │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xffaa7d72 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff8a7e28 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bllt 0xff8a7d80 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4629 │ │ │ │ @ instruction: 0x2c00fbd3 │ │ │ │ strtmi sp, [r1], -r0, ror #1 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff2a7e5a │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xff2a7db2 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff0a7e68 │ │ │ │ + bllt 0xff0a7dc0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec42ec4 │ │ │ │ + bl 0xfec42e1c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ - blx 0xfed27e86 │ │ │ │ + blx 0xfed27dde │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d21c │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfeaa7e9a │ │ │ │ + blx 0xfeaa7df2 │ │ │ │ stmdale fp, {r0, r2, sl, fp, sp} │ │ │ │ @ instruction: 0xf004e8df │ │ │ │ svccs 0x00363d44 │ │ │ │ vrhadd.s8 d18, d8, d24 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ - blx 0xfe727eb6 │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + blx 0xfe727e0e │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe527ec4 │ │ │ │ + bllt 0xfe527e1c │ │ │ │ strtmi r4, [r8], -r5, ror #4 │ │ │ │ stc2 0, cr15, [ip, #-64]! @ 0xffffffc0 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ strtmi sp, [r1], -r9, ror #3 │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xfe1a7ee2 │ │ │ │ + blx 0xfe1a7e3a │ │ │ │ vabd.s8 q15, q12, q12 │ │ │ │ - vmla.i d20, d16, d0[2] │ │ │ │ + vshr.s64 , q12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7e1fb7b │ │ │ │ - adcmi pc, r0, r8, asr #4 │ │ │ │ + sbcscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e27efe │ │ │ │ + blx 0x1e27e56 │ │ │ │ vaba.s8 q15, q12, q5 │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ ldrb pc, [r3, sp, ror #22] @ │ │ │ │ - subsmi pc, ip, r8, asr #4 │ │ │ │ + addcc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1aa7f1a │ │ │ │ + blx 0x1aa7e72 │ │ │ │ vabd.s8 q15, q12, q6 │ │ │ │ - vmvn.i32 d20, #12 @ 0x0000000c │ │ │ │ + vmla.i d19, d0, d0[7] │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c5fb5f │ │ │ │ - andmi pc, ip, r8, asr #4 │ │ │ │ + eorscc pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1727f36 │ │ │ │ + blx 0x1727e8e │ │ │ │ svclt 0x0000e7be │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec42f94 │ │ │ │ + bl 0xfec42eec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, sl, lsr #22 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0x1127f66 │ │ │ │ + blx 0x1127ebe │ │ │ │ teqle r7, r0, lsl #24 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xe27f7e │ │ │ │ + blx 0xe27ed6 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0xf1a9042f │ │ │ │ - movtcs lr, #3898 @ 0xf3a │ │ │ │ + movtcs lr, #3894 @ 0xf36 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xf8fcf1bb │ │ │ │ + @ instruction: 0xf8f0f1bb │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0x6a7fba │ │ │ │ + blx 0x6a7f12 │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d114 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d4 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ - bllt 0x2a7fd8 │ │ │ │ + bllt 0x2a7f30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c5fafb │ │ │ │ - @ instruction: 0xf944f1bb │ │ │ │ + @ instruction: 0xf938f1bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43054 │ │ │ │ + bl 0xfec42fac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, sl, lsr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xff928024 │ │ │ │ + blx 0xff927f7c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3818 @ 0xeea │ │ │ │ + movtcs lr, #3814 @ 0xee6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbmi pc, [r0], r8, asr #4 @ │ │ │ │ + ldrbtcc pc, [r0], r8, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ vmax.s8 d25, d12, d1 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - @ instruction: 0xf8a8f1bb │ │ │ │ + @ instruction: 0xf89cf1bb │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - blx 0xff1a8060 │ │ │ │ + blx 0xff1a7fb8 │ │ │ │ vmla.i8 , , q6 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ - blmi 0x4ea9a8 │ │ │ │ - blls 0x645f38 │ │ │ │ + blmi 0x4ea900 │ │ │ │ + blls 0x645e90 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r4, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06b4070 │ │ │ │ strtmi fp, [r1], -r7, lsr #21 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8280ac │ │ │ │ + blx 0xfe828004 │ │ │ │ @ instruction: 0xf1bbe7e3 │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ - vqdmulh.s d20, d8, d26 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b2a │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06b8070 │ │ │ │ subcs pc, r0, #512000 @ 0x7d000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4], #584 @ 0x248 │ │ │ │ + ldrteq pc, [r4], #584 @ 0x248 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cdp 1, 8, cr15, cr2, cr9, {5} │ │ │ │ + cdp 1, 7, cr15, cr14, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vqdmlsl.s q10, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - ldrbcc pc, [r0, -ip, asr #4]! @ │ │ │ │ + strcs pc, [r0, ip, asr #4]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1bb9700 │ │ │ │ - ldrtmi pc, [r1], -r5, asr #16 @ │ │ │ │ + @ instruction: 0x4631f839 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ ldmiblt sp, {r0, r1, r2, r3, r4, r6, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06b4621 │ │ │ │ andcs pc, r1, #356352 @ 0x57000 │ │ │ │ @ instruction: 0x46414810 │ │ │ │ @ instruction: 0xff3ef7fe │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d111 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d1 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - blt 0x11a8160 │ │ │ │ + blt 0x11a80b8 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfa8170 │ │ │ │ + blx 0xfa80c8 │ │ │ │ @ instruction: 0xf1bbe7e1 │ │ │ │ - svclt 0x0000f883 │ │ │ │ + svclt 0x0000f877 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, ror #28 │ │ │ │ + mlaseq r3, r8, sp, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec431dc │ │ │ │ + bl 0xfec43134 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d85c │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + blmi 0xc3d7b4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ @ instruction: 0x2c00fa1b │ │ │ │ vand d29, d8, d28 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #61440 @ 0xf000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbmi pc, [r0], #584 @ 0x248 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec028 │ │ │ │ - cdp 1, 1, cr15, cr4, cr9, {5} │ │ │ │ + ldrbtcc pc, [r0], #584 @ 0x248 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xebf80 │ │ │ │ + cdp 1, 1, cr15, cr0, cr9, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4629ffd7 │ │ │ │ + strtmi pc, [r9], -fp, asr #31 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #3948544 @ 0x3c4000 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 6, pc, cr8, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d114 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d4 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmiblt ip, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ @ instruction: 0xe7c0f9d1 │ │ │ │ - @ instruction: 0xf81af1bb │ │ │ │ + @ instruction: 0xf80ef1bb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsr #29 │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec432ac │ │ │ │ + bl 0xfec43204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0xc3d92c │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + blmi 0xc3d884 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r4], -r9, asr #16 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf06b0300 │ │ │ │ @ instruction: 0x2c00f9b3 │ │ │ │ vand d29, d8, d28 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ subcs pc, r0, #2736128 @ 0x29c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbmi pc, [r0], #584 @ 0x248 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec0f8 │ │ │ │ - stc 1, cr15, [ip, #676]! @ 0x2a4 │ │ │ │ + ldrbtcc pc, [r0], #584 @ 0x248 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xec050 │ │ │ │ + stc 1, cr15, [r8, #676]! @ 0x2a4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - strtmi pc, [r9], -pc, ror #30 │ │ │ │ + strtmi pc, [r9], -r3, ror #30 │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ andcs pc, r1, #2244608 @ 0x224000 │ │ │ │ @ instruction: 0x46314811 │ │ │ │ mrc2 7, 1, pc, cr10, cr14, {7} │ │ │ │ ldmdavs sl, {r1, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d114 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d4 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmdblt r4!, {r0, r1, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06b002e │ │ │ │ strb pc, [r0, r9, ror #18] @ │ │ │ │ - @ instruction: 0xffb2f1ba │ │ │ │ + @ instruction: 0xffa6f1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0x0094cdb0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4337c │ │ │ │ + bl 0xfec432d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf94cf06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3414 @ 0xd56 │ │ │ │ + movtcs lr, #3410 @ 0xd52 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbmi pc, [r0], r8, asr #4 @ │ │ │ │ + ldrbtcc pc, [r0], r8, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ vmax.s8 d25, d12, d1 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - @ instruction: 0xff14f1ba │ │ │ │ + @ instruction: 0xff08f1ba │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf92ef06b │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movwcc pc, #34381 @ 0x864d @ │ │ │ │ + teqpcs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf91ef06b │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf914f06b │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d110 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d0 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r4, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6414621 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vmax.s8 d20, d1, d17 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ @ instruction: 0xe7ddf8fd │ │ │ │ - @ instruction: 0xff46f1ba │ │ │ │ + @ instruction: 0xff3af1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43450 │ │ │ │ + bl 0xfec433a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, pc, lsr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf8e2f06b │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #3308 @ 0xcec │ │ │ │ + movtcs lr, #3304 @ 0xce8 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbmi pc, [r0], r8, asr #4 @ │ │ │ │ + ldrbtcc pc, [r0], r8, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ ldrmi r9, [r9], -r2, lsl #2 │ │ │ │ vmax.s8 d25, d12, d1 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - mcr2 1, 5, pc, cr10, cr10, {5} @ │ │ │ │ + mrc2 1, 4, pc, cr14, cr10, {5} │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8c4f06b │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, sl, fp, sp} │ │ │ │ - movwcc pc, #34381 @ 0x864d @ │ │ │ │ + teqpcs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r4, #3072 @ 0xc00 │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ @ instruction: 0xf8b4f06b │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf8aaf06b │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d110 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d0 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldmlt sl, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xf6414621 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vmax.s8 d20, d1, d17 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf06b0032 │ │ │ │ bfi pc, r3, #17, #13 @ │ │ │ │ - mrc2 1, 6, pc, cr12, cr10, {5} │ │ │ │ + mrc2 1, 6, pc, cr0, cr10, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ strmi r4, [r4], -pc, lsr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r0], lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf06b9e1c │ │ │ │ subcs pc, r0, #7667712 @ 0x750000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldcl 1, cr15, [lr], #-676 @ 0xfffffd5c │ │ │ │ + ldcl 1, cr15, [sl], #-676 @ 0xfffffd5c │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - strne pc, [r4, #584] @ 0x248 │ │ │ │ + ldreq pc, [r4, #584]! @ 0x248 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrbcc pc, [r0, #-588]! @ 0xfffffdb4 @ │ │ │ │ + strcs pc, [r0, #588]! @ 0x24c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - @ instruction: 0x4641fe3b │ │ │ │ + strbmi pc, [r1], -pc, lsr #28 @ │ │ │ │ @ instruction: 0xf06ba805 │ │ │ │ @ instruction: 0xf894f855 │ │ │ │ subcs r3, r0, #0, 4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ svclt 0x00082b00 │ │ │ │ @ instruction: 0xf1a9463e │ │ │ │ - movtcs lr, #3162 @ 0xc5a │ │ │ │ + movtcs lr, #3158 @ 0xc56 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #10 │ │ │ │ - mvnsmi pc, r8, asr #4 │ │ │ │ + msrmi R8_usr, r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - mrc2 1, 0, pc, cr12, cr10, {5} │ │ │ │ + mrc2 1, 0, pc, cr0, cr10, {5} │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf836f06b │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d108 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d8 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmdalt r6!, {r0, r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ - mrc2 1, 3, pc, cr0, cr10, {5} │ │ │ │ + mcr2 1, 3, pc, cr4, cr10, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec435fc │ │ │ │ + bl 0xfec43554 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf06b461d │ │ │ │ ldccs 8, cr15, [pc], {17} │ │ │ │ @ instruction: 0xf64dd855 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ - bl 0x1ad0f0 │ │ │ │ + vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + bl 0x1ad048 │ │ │ │ vcgt.s8 d16, d16, d4 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06b12e0 │ │ │ │ vadd.i8 d31, d8, d1 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ stmiblt r5!, {r0, r1, r2, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffecf06a │ │ │ │ vmul.i8 , , q11 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ - @ instruction: 0xf648ffe1 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmax.f32 , q12, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06a4070 │ │ │ │ vrecps.f32 , q12, │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ @ instruction: 0xffcef06a │ │ │ │ rscle r2, r0, r0, lsl #28 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ - @ instruction: 0xf648ffc1 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmax.f32 , q12, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06a4070 │ │ │ │ @ instruction: 0x4621bfb9 │ │ │ │ - sbceq pc, r4, r1, asr #12 │ │ │ │ + rscsvc pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xffb2f06a │ │ │ │ svclt 0x0000e7af │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ - vpadd.i8 d20, d8, d20 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b34 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a8070 │ │ │ │ subcs pc, r0, #604 @ 0x25c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4, #584] @ 0x248 │ │ │ │ + ldreq pc, [r4, #584]! @ 0x248 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - bl 0xfe828bc0 │ │ │ │ + bl 0xfe728b18 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c034f0 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4639fd5f │ │ │ │ + @ instruction: 0x4639fd53 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - bllt 0xfe2ac32c │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + bllt 0xfe2ac284 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #452 @ 0x1c4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1fa8c04 │ │ │ │ + bl 0x1ea8b5c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ - @ instruction: 0xf6419102 │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + vrhadd.s8 d25, d1, d2 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - @ instruction: 0x4641fd3d │ │ │ │ + @ instruction: 0x4641fd31 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46c2e8 │ │ │ │ - blls 0x6465f8 │ │ │ │ + blmi 0x46c240 │ │ │ │ + blls 0x646550 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a41f0 │ │ │ │ strtmi fp, [sl], -r7, asr #30 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7ccff3f │ │ │ │ - stc2 1, cr15, [r8, #744] @ 0x2e8 │ │ │ │ + ldc2l 1, cr15, [ip, #-744]! @ 0xfffffd18 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ - vpadd.i8 d20, d8, d25 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b39 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a9078 │ │ │ │ subcs pc, r0, #33, 30 @ 0x84 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4], r8, asr #4 │ │ │ │ + ldrteq pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - bl 0xaa8cac │ │ │ │ + bl 0x9a8c04 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ vrshl.s8 d16, d31, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - strbmi pc, [r1], -r9, ror #25 @ │ │ │ │ + @ instruction: 0x4641fcdd │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #3, 30 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x428ce0 │ │ │ │ + bl 0x328c38 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4639fcd7 │ │ │ │ + ldrtmi pc, [r9], -fp, asr #25 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fef1 │ │ │ │ stmdale r7!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - movwcc pc, #34381 @ 0x864d @ │ │ │ │ + teqpcs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ cdp2 0, 14, cr15, cr0, cr10, {3} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr6, cr10, {3} │ │ │ │ ldmdavs sl, {r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d110 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d0 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ cdplt 0, 12, cr15, cr6, cr10, {3} │ │ │ │ - @ instruction: 0xf6414649 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vmax.s8 q10, , │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf06a0032 │ │ │ │ @ instruction: 0xe7ddfebf │ │ │ │ - stc2 1, cr15, [r8, #-744] @ 0xfffffd18 │ │ │ │ + ldc2l 1, cr15, [ip], #744 @ 0x2e8 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ - vpadd.i8 d20, d8, d25 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b39 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf06a8070 │ │ │ │ subcs pc, r0, #2576 @ 0xa10 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4], #584 @ 0x248 │ │ │ │ + ldrteq pc, [r4], #584 @ 0x248 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - b 0xfeaa8dac │ │ │ │ + b 0xfe9a8d04 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vqdmlsl.s q10, d16, d0[0] │ │ │ │ + vqshl.s64 , q8, #0 │ │ │ │ strls r0, [r1, -pc, lsr #14] │ │ │ │ - ldrbcc pc, [r0, -ip, asr #4]! @ │ │ │ │ + strcs pc, [r0, ip, asr #4]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ @ instruction: 0xf1ba9700 │ │ │ │ - ldrtmi pc, [r1], -r9, ror #24 @ │ │ │ │ + @ instruction: 0x4631fc5d │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - bllt 0x86c140 │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + bllt 0x86c098 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fe7b │ │ │ │ @ instruction: 0xd1240f00 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr10, {3} │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d127 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d23 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 5, cr15, cr14, cr10, {3} │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strtmi r4, [r9], -r2, lsr #12 │ │ │ │ cdp2 0, 5, cr15, cr6, cr10, {3} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ movwcs sp, #4314 @ 0x10da │ │ │ │ andcs r4, r4, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r1], -r9, ror #31 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - rscsmi pc, r8, r8, asr #4 │ │ │ │ + eormi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr0, cr10, {3} │ │ │ │ @ instruction: 0xf1bae7d0 │ │ │ │ - svclt 0x0000fc89 │ │ │ │ + svclt 0x0000fc7d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec439cc │ │ │ │ + bl 0xfec43924 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050f90 │ │ │ │ addslt r4, r7, r2, lsr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @ instruction: 0xffc2f018 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ movwcs r6, #6151 @ 0x1807 │ │ │ │ stmiane r1!, {r2, r9, sp} │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ @ instruction: 0x4604ffb9 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ - vmax.s8 d20, d8, d25 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474629 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0xf06a062f │ │ │ │ subcs pc, r0, #15, 28 @ 0xf0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbcc pc, [r0, #-588]! @ 0xfffffdb4 @ │ │ │ │ + strcs pc, [r0, #588]! @ 0x24c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - b 0x628ed0 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + b 0x528e28 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwvs lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - @ instruction: 0x4639fbdb │ │ │ │ + ldrtmi pc, [r9], -pc, asr #23 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #15680 @ 0x3d40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmib lr!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmib sl!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r1], -pc, lsr #4 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - strtmi pc, [r1], -r5, asr #23 │ │ │ │ + @ instruction: 0x4621fbb9 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36bff8 │ │ │ │ - blls 0x6468e8 │ │ │ │ + blmi 0x36bf50 │ │ │ │ + blls 0x646840 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ @ instruction: 0xf1babdcf │ │ │ │ - svclt 0x0000fc19 │ │ │ │ + svclt 0x0000fc0d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ - vpadd.i8 d20, d8, d24 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b38 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r0, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ vqadd.s8 q12, q4, q12 │ │ │ │ - vabal.s8 , d16, d4 │ │ │ │ + vshl.s64 d16, d20, #0 │ │ │ │ svcls 0x0020052e │ │ │ │ stc2 0, cr15, [ip, #424]! @ 0x1a8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2486 @ 0x9b6 │ │ │ │ + movtcs lr, #2482 @ 0x9b2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r1, r8, sl, ip, pc} │ │ │ │ - strbmi pc, [r0], #584 @ 0x248 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xec8fc │ │ │ │ + ldrbtcc pc, [r0], #584 @ 0x248 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xec854 │ │ │ │ vshl.s8 d25, d1, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0x1f28ff6 │ │ │ │ + blx 0x1c28f4e │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2, #424] @ 0x1a8 │ │ │ │ ldrtmi r4, [r1], -r2, lsr #16 │ │ │ │ @ instruction: 0xf7fe2200 │ │ │ │ subcs pc, r0, #495616 @ 0x79000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmib r6, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmib r2, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vshl.s64 q10, q8, #0 │ │ │ │ + vabal.s8 q10, d0, d16 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, sl}^ │ │ │ │ @ instruction: 0xf1ba4500 │ │ │ │ - @ instruction: 0x4641fb5d │ │ │ │ + @ instruction: 0x4641fb51 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #7616 @ 0x1dc0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmib r0, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb ip!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - ldrtmi pc, [r9], -r7, asr #22 @ │ │ │ │ + @ instruction: 0x4639fb3b │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x36befc │ │ │ │ - blls 0x6469e4 │ │ │ │ + blmi 0x36be54 │ │ │ │ + blls 0x64693c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a43f0 │ │ │ │ @ instruction: 0xf1babd51 │ │ │ │ - svclt 0x0000fb9b │ │ │ │ + svclt 0x0000fb8f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsl #30 │ │ │ │ + eorseq sp, r3, r4, lsr lr │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0xf500b096 │ │ │ │ ldrmi r5, [pc], -r0, lsl #1 │ │ │ │ ldrmi r4, [r1], r1, asr #22 │ │ │ │ ldmdavs fp, {r0, r3, r6, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8900300 │ │ │ │ ldmib sp, {r9, sp}^ │ │ │ │ - vtst.8 d19, d8, d15 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf647381f │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ - bcs 0x114bc0 │ │ │ │ + bcs 0x114b18 │ │ │ │ ldrmi fp, [r8], r8, lsl #30 │ │ │ │ stc2 0, cr15, [r8, #-424]! @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vabal.s8 , d16, d4 │ │ │ │ + vshl.s64 d16, d20, #0 │ │ │ │ @ instruction: 0xf1a9052e │ │ │ │ - movtcs lr, #2350 @ 0x92e │ │ │ │ + movtcs lr, #2346 @ 0x92a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - strbmi pc, [r0], r8, asr #4 @ │ │ │ │ + ldrbtcc pc, [r0], r8, asr #4 @ │ │ │ │ strteq pc, [pc], -r0, asr #5 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - blx 0xffd29104 │ │ │ │ + blx 0xffa2905c │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [sl, #-424] @ 0xfffffe58 │ │ │ │ cmple r2, r0, lsl #30 │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4629 │ │ │ │ subcs pc, r0, #1, 26 @ 0x40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmdb sl, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmdb r6, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strvs lr, [r1, #-2509] @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9400 │ │ │ │ - @ instruction: 0x4651fad5 │ │ │ │ + ldrbmi pc, [r1], -r9, asr #21 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #61184 @ 0xef00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldm r8!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r4!, {r0, r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vsra.s64 q10, q8, #64 │ │ │ │ + vaddw.s8 q10, q0, d16 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - @ instruction: 0x4641fabb │ │ │ │ + strbmi pc, [r1], -pc, lsr #21 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x46bde4 │ │ │ │ - blls 0x646afc │ │ │ │ + blmi 0x46bd3c │ │ │ │ + blls 0x646a54 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ ldrtmi fp, [r9], -r5, asr #25 │ │ │ │ vmax.s8 d20, d8, d26 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7bafcbd │ │ │ │ - blx 0x2a91ae │ │ │ │ + blx 0xfffa9104 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ ldrmi r4, [r4], -r6, asr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ vtst.8 d25, d8, d14 │ │ │ │ - vabal.s8 , d16, d4 │ │ │ │ + vshl.s64 d16, d20, #0 │ │ │ │ svcls 0x0020052e │ │ │ │ ldc2 0, cr15, [sl], {106} @ 0x6a │ │ │ │ andcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ - andcc pc, r8, sp, asr #12 │ │ │ │ + eorscs pc, r8, sp, asr #12 │ │ │ │ eorseq pc, r3, r0, asr #5 │ │ │ │ - strpl pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ + ldrtmi pc, [r0], #-584 @ 0xfffffdb8 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ @ instruction: 0xf97af7fe │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2200 @ 0x898 │ │ │ │ + movtcs lr, #2196 @ 0x894 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmdage r5, {r0, sl, ip, pc} │ │ │ │ vrshl.s8 d25, d2, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - blx 0x18a9228 │ │ │ │ + blx 0x15a9180 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - ldrpl pc, [r4], -r8, asr #4 │ │ │ │ + strbmi pc, [r4], -r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], #-424 @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2174 @ 0x87e │ │ │ │ + movtcs lr, #2170 @ 0x87a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ strls r9, [r1], -r0, lsl #8 │ │ │ │ - blx 0x1329254 │ │ │ │ + blx 0x10291ac │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - vadd.i8 q15, q4, q14 │ │ │ │ - vsubw.s8 , q0, d28 │ │ │ │ + vadd.i8 q15, q4, q12 │ │ │ │ + vorr.i32 q10, #3072 @ 0x00000c00 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r4, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2, #-2053] @ 0xfffff7fb │ │ │ │ - blx 0xda9280 │ │ │ │ + blx 0xaa91d8 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ mcrr2 0, 6, pc, ip, cr10 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a9a805 │ │ │ │ - movtcs lr, #2134 @ 0x856 │ │ │ │ + movtcs lr, #2130 @ 0x852 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - teqppl r8, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrmi (UNDEF: 104), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - blx 0x7292b4 │ │ │ │ + blx 0x42920c │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d108 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d8 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [r2], #-424 @ 0xfffffe58 │ │ │ │ - blx 0x1c292e0 │ │ │ │ + blx 0x1929238 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb096 │ │ │ │ - vqdmulh.s q10, q4, q4 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b48 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ vmul.i8 d26, d8, d14 │ │ │ │ - vaddhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ @ instruction: 0xf8dd042e │ │ │ │ @ instruction: 0xf06a8080 │ │ │ │ subcs pc, r0, #261120 @ 0x3fc00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmda r8, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + stmda r4, {r0, r3, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ vshl.s8 d25, d2, d8 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrbcc pc, [r0, #-588]! @ 0xfffffdb4 @ │ │ │ │ + strcs pc, [r0, #588]! @ 0x24c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrtmi pc, [r1], -fp, asr #19 @ │ │ │ │ + @ instruction: 0x4631f9bf │ │ │ │ @ instruction: 0xf645a805 │ │ │ │ - vsubhn.i16 d18, q8, q10 │ │ │ │ + @ instruction: 0xf2c016d4 │ │ │ │ @ instruction: 0xf06a0632 │ │ │ │ subcs pc, r0, #230400 @ 0x38400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00eaf1a8 │ │ │ │ + svc 0x00e6f1a8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strls r9, [r0, #-1026] @ 0xfffffbfe │ │ │ │ @ instruction: 0xf1ba9601 │ │ │ │ - @ instruction: 0x4639f9b5 │ │ │ │ + ldrtmi pc, [r9], -r9, lsr #19 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #211968 @ 0x33c00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00d8f1a8 │ │ │ │ + svc 0x00d4f1a8 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r0], -sp, asr #19 │ │ │ │ @ instruction: 0xf1ba9402 │ │ │ │ - ldrbmi pc, [r1], -r3, lsr #19 @ │ │ │ │ + @ instruction: 0x4651f997 │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ @ instruction: 0xf1b9fbbd │ │ │ │ @ instruction: 0xd12c0f00 │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ @ instruction: 0xf1b8fbb3 │ │ │ │ vmax.f32 d16, d0, d2 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ svclt 0x009d0032 │ │ │ │ - movwcc pc, #34381 @ 0x864d @ │ │ │ │ + teqpcs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r8, #3072 @ 0xc00 │ │ │ │ - cmpppl ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf06a1450 │ │ │ │ - blmi 0x46bb74 │ │ │ │ - blls 0x646d6c │ │ │ │ + blmi 0x46bacc │ │ │ │ + blls 0x646cc4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r1, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a47f0 │ │ │ │ strtmi fp, [r2], -sp, lsl #23 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ ldrb pc, [r0, r5, lsl #23] @ │ │ │ │ - @ instruction: 0xf9cef1ba │ │ │ │ + @ instruction: 0xf9c2f1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec43f40 │ │ │ │ + bl 0xfec43e98 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, r0, asr r8 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -225866,282 +225824,282 @@ │ │ │ │ movwcs r0, #4360 @ 0x1108 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ stmdavs r4, {r0, r2, r3, r6, ip, lr, pc} │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r4], #96 @ 0x60 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ ldrtmi r6, [r9], -sp, lsr #16 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strne pc, [r4, r8, asr #4] │ │ │ │ + ldreq pc, [r4, r8, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - blx 0x13a8f4e │ │ │ │ + blx 0x13a8ea6 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ - movtcs lr, #3924 @ 0xf54 │ │ │ │ + movtcs lr, #3920 @ 0xf50 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2, -r5, lsl #16] │ │ │ │ - stclmi 2, cr15, [r0], {72} @ 0x48 │ │ │ │ - stceq 2, cr15, [pc], #-768 @ 0xecac0 │ │ │ │ + ldclcc 2, cr15, [r0], #288 @ 0x120 │ │ │ │ + stceq 2, cr15, [pc], #-768 @ 0xeca18 │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 2, cr15, [r0], #-304 @ 0xfffffed0 │ │ │ │ + stccs 2, cr15, [r0], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - @ instruction: 0xf914f1ba │ │ │ │ + @ instruction: 0xf908f1ba │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ - blx 0xca8f86 │ │ │ │ + blx 0xca8ede │ │ │ │ suble r2, r8, r0, lsl #24 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4621463a │ │ │ │ - blx 0xa28f9a │ │ │ │ + blx 0xa28ef2 │ │ │ │ stmdami r7!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fe4629 │ │ │ │ - blmi 0xa2ae28 │ │ │ │ - blls 0x646e68 │ │ │ │ + blmi 0xa2ad80 │ │ │ │ + blls 0x646dc0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle pc, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a40f0 │ │ │ │ andcs fp, r4, #15360 @ 0x3c00 │ │ │ │ @ instruction: 0xf0184618 │ │ │ │ strmi pc, [r5], -r7, lsr #25 │ │ │ │ @ instruction: 0xd1b12800 │ │ │ │ - vmin.s8 d20, d8, d25 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474639 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0xf06a042f │ │ │ │ subcs pc, r0, #1036288 @ 0xfd000 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ - svc 0x0006f1a8 │ │ │ │ + svc 0x0002f1a8 │ │ │ │ strls r2, [r1], #-832 @ 0xfffffcc0 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-258 @ 0xfffffefe │ │ │ │ @ instruction: 0xf1ba4619 │ │ │ │ - ldrtmi pc, [r1], -r9, asr #17 @ │ │ │ │ + @ instruction: 0x4631f8bd │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ vpmax.s8 , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ sbfx pc, r9, #21, #20 │ │ │ │ - @ instruction: 0xf922f1ba │ │ │ │ + @ instruction: 0xf916f1ba │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, ror #30 │ │ │ │ + mlaseq r3, r4, lr, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ ldrmi r4, [r0], pc, asr #22 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vaddhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ vshl.s8 d16, d30, d8 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ vmax.s8 d16, d12, d31 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabal.s8 q9, d16, d16 │ │ │ │ ldmib sp, {r1, r4, r5, r8, sl}^ │ │ │ │ andls fp, r5, r2, lsr #32 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmdbge r4!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - blx 0xfeba908c │ │ │ │ + blx 0xfeba8fe4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3764 @ 0xeb4 │ │ │ │ + movtcs lr, #3760 @ 0xeb0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], #-2055 @ 0xfffff7f9 │ │ │ │ strls r9, [r0, #-1537] @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf87ef1ba │ │ │ │ + @ instruction: 0xf872f1ba │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xfe7290b0 │ │ │ │ + blx 0xfe729008 │ │ │ │ cmnle r1, r0, lsl #30 │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4621 │ │ │ │ subcs pc, r0, #585728 @ 0x8f000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - cdp 1, 9, cr15, cr8, cr8, {5} │ │ │ │ + cdp 1, 9, cr15, cr4, cr8, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r7, {r0, r3, r4, r9, sl, lr} │ │ │ │ strvs lr, [r1], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0xf1ba9500 │ │ │ │ - ldrbmi pc, [r9], -r3, ror #16 @ │ │ │ │ + @ instruction: 0x4659f857 │ │ │ │ @ instruction: 0xf06aa807 │ │ │ │ stmdami fp!, {r0, r2, r3, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r9, r0, #81920 @ 0x14000 │ │ │ │ @ instruction: 0xff64f7fd │ │ │ │ svceq 0x0000f1ba │ │ │ │ vrhadd.s8 d29, d8, d22 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xf1b9fa6b │ │ │ │ @ instruction: 0xd1270f00 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18a9124 │ │ │ │ + blx 0x18a907c │ │ │ │ ldmdavs sl, {r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d12b │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d27 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - blt 0x14a9144 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + blt 0x14a909c │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a4651 │ │ │ │ @ instruction: 0xf1b9fa43 │ │ │ │ sbcsle r0, r7, r0, lsl #30 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe7d5fa35 │ │ │ │ @ instruction: 0x46224639 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc29188 │ │ │ │ + blx 0xc290e0 │ │ │ │ @ instruction: 0xf1bae79b │ │ │ │ - svclt 0x0000f875 │ │ │ │ + svclt 0x0000f869 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, ror #30 │ │ │ │ + mlaseq r3, r4, lr, sp │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ @ instruction: 0x46054b5a │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ umullcc pc, ip, sp, r8 @ │ │ │ │ stmdbge r0!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ ldrdhi pc, [r8], sp │ │ │ │ movwcs fp, #4467 @ 0x1173 │ │ │ │ @ instruction: 0x46182218 │ │ │ │ - blx 0xfea2908a │ │ │ │ + blx 0xfea28fe2 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmib r0, {r0, r2, r3, r7, pc}^ │ │ │ │ ldmib r0, {r8, r9, sl, lr}^ │ │ │ │ ldmib r0, {r1, r9, fp, sp, lr}^ │ │ │ │ and r9, r1, r4, lsl #16 │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf06a6869 │ │ │ │ @ instruction: 0x2c00f9f5 │ │ │ │ vhadd.s8 , q4, │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ @ instruction: 0xf9e8f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vqdmlsl.s , d16, d4 │ │ │ │ + @ instruction: 0xf2c00bb4 │ │ │ │ @ instruction: 0xf1a80b2e │ │ │ │ - movtcs lr, #3566 @ 0xdee │ │ │ │ + movtcs lr, #3562 @ 0xdea │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d27, d8, d8 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ vrshl.s8 d16, d31, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b99400 │ │ │ │ - ldrtmi pc, [r9], -pc, lsr #31 @ │ │ │ │ + ldrtmi pc, [r9], -r3, lsr #31 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ ldmdami r3!, {r0, r3, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0x46514831 │ │ │ │ @ instruction: 0xf7fd2200 │ │ │ │ subcs pc, r0, #2736 @ 0xab0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [r8, #672] @ 0x2a0 │ │ │ │ + stcl 1, cr15, [r4, #672] @ 0x2a0 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blpl 0x167804 │ │ │ │ + blpl 0x16775c │ │ │ │ @ instruction: 0xf1b99400 │ │ │ │ - @ instruction: 0x4649ff93 │ │ │ │ + strbmi pc, [r9], -r7, lsl #31 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ subcs pc, r0, #2834432 @ 0x2b4000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [r6, #672]! @ 0x2a0 │ │ │ │ + ldc 1, cr15, [r2, #672]! @ 0x2a0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ - vrhadd.s8 d25, d8, d2 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6479102 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ - @ instruction: 0x4641ff79 │ │ │ │ + strbmi pc, [r1], -sp, ror #30 @ │ │ │ │ @ instruction: 0xf06aa805 │ │ │ │ - blmi 0x6eb760 │ │ │ │ - blls 0x647180 │ │ │ │ + blmi 0x6eb6b8 │ │ │ │ + blls 0x6470d8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1250300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06a4ff0 │ │ │ │ vmla.i8 d27, d24, d3 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0xe78ff979 │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r7, sl, lsl #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - @ instruction: 0xffb0f1b9 │ │ │ │ + @ instruction: 0xffa4f1b9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, lsr #29 │ │ │ │ - eorseq lr, r3, ip │ │ │ │ + ldrsbteq sp, [r3], -r4 │ │ │ │ + eorseq sp, r3, ip, lsr pc │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1025 @ 0xfffffbff │ │ │ │ - blmi 0x22b310 │ │ │ │ + blmi 0x22b268 │ │ │ │ svclt 0x0000e728 │ │ │ │ ldmib sp, {r4, sl, ip, sp, pc}^ │ │ │ │ andls r4, r1, r1 │ │ │ │ ldrmi r4, [r1], -r8, lsl #12 │ │ │ │ @ instruction: 0x4623461a │ │ │ │ strls r9, [r2], #-3075 @ 0xfffff3fd │ │ │ │ strls r9, [r3], #-3076 @ 0xfffff3fc │ │ │ │ strls r2, [r4], #-1024 @ 0xfffffc00 │ │ │ │ - blmi 0x22b334 │ │ │ │ + blmi 0x22b28c │ │ │ │ svclt 0x0000e716 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ stmdami fp, {r7, r9, sl, lr}^ │ │ │ │ movwcs fp, #4246 @ 0x1096 │ │ │ │ @@ -226149,559 +226107,559 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf018460f │ │ │ │ strmi pc, [r4], -r1, asr #21 │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ @ instruction: 0x461818b9 │ │ │ │ - blx 0xfef29260 │ │ │ │ + blx 0xfef291b8 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ @ instruction: 0xf1072204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ - blx 0xfeca9274 │ │ │ │ + blx 0xfeca91cc │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ tstpeq ip, r7, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0xfea29288 │ │ │ │ + blx 0xfea291e0 │ │ │ │ tstlt r0, r7, lsl #12 │ │ │ │ strbmi r6, [r1], -r7, lsl #16 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8fef06a │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ vtst.8 , q4, │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ @ instruction: 0xf06a002e │ │ │ │ @ instruction: 0x4628f8f5 │ │ │ │ mcr2 7, 4, pc, cr14, cr13, {7} @ │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf06a │ │ │ │ eorsle r2, fp, r1, lsl ip │ │ │ │ svclt 0x00082c02 │ │ │ │ eorsle r2, r7, sl, lsl #26 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ @ instruction: 0xf888f7fe │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8dcf06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a805 │ │ │ │ - movtcs lr, #3302 @ 0xce6 │ │ │ │ + movtcs lr, #3298 @ 0xce2 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + eorseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrtpl pc, [ip], #-581 @ 0xfffffdbb @ │ │ │ │ + strbtmi pc, [ip], #-581 @ 0xfffffdbb @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vshl.s8 d25, d1, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - mcr2 1, 5, pc, cr4, cr9, {5} @ │ │ │ │ + mrc2 1, 4, pc, cr8, cr9, {5} │ │ │ │ stmdage r5, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8bef06a │ │ │ │ ldmdavs sl, {r0, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d119 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d9 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stmialt lr!, {r1, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ andle r2, r7, r3, lsl #28 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf06a002f │ │ │ │ strb pc, [r1, r5, lsr #17] @ │ │ │ │ - adccc pc, r0, r8, asr #4 │ │ │ │ + sbcscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89ef06a │ │ │ │ @ instruction: 0xf1b9e7ba │ │ │ │ - svclt 0x0000fee7 │ │ │ │ + svclt 0x0000fedb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x4617b099 │ │ │ │ @ instruction: 0x46984a5a │ │ │ │ ldmib sp, {r2, r4, r8, r9, sl, fp, sp}^ │ │ │ │ ldmdavs r2, {r2, r5, r8, r9, ip, pc} │ │ │ │ @ instruction: 0xf04f9217 │ │ │ │ ldmib sp, {r9}^ │ │ │ │ movwls fp, #23074 @ 0x5a22 │ │ │ │ @ instruction: 0xf64dd817 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ - bl 0x1ae00c │ │ │ │ + vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + bl 0x1adf64 │ │ │ │ @ instruction: 0xf8d303c7 │ │ │ │ cmnlt r2, r0, ror #11 │ │ │ │ stmdavs r8, {r0, r1, r2, r3, r6, r8, fp, lr} │ │ │ │ submi r9, r8, r7, lsl r9 │ │ │ │ tstpeq r0, pc, asr #32 @ p-variant is OBSOLETE │ │ │ │ addshi pc, r6, r0, asr #32 │ │ │ │ ldrbeq pc, [ip, #2259] @ 0x8d3 @ │ │ │ │ andslt r4, r9, r1, asr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ stmdavs r9, {r4, r8, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strne pc, [r4], r8, asr #4 │ │ │ │ + ldrteq pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0xf85ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d7 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ @ instruction: 0xf1a8052f │ │ │ │ - movtcs lr, #3172 @ 0xc64 │ │ │ │ + movtcs lr, #3168 @ 0xc60 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - mcr2 1, 1, pc, cr10, cr9, {5} @ │ │ │ │ + mrc2 1, 0, pc, cr14, cr9, {5} │ │ │ │ stmdage r7, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf844f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3150 @ 0xc4e │ │ │ │ + movtcs lr, #3146 @ 0xc4a │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mrc2 1, 0, pc, cr8, cr9, {5} │ │ │ │ + mcr2 1, 0, pc, cr12, cr9, {5} @ │ │ │ │ stmdage r7, {r0, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf832f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3132 @ 0xc3c │ │ │ │ + movtcs lr, #3128 @ 0xc38 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - mcr2 1, 0, pc, cr6, cr9, {5} @ │ │ │ │ + ldc2l 1, cr15, [sl, #740]! @ 0x2e4 │ │ │ │ stmdage r7, {r0, r3, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf820f06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3114 @ 0xc2a │ │ │ │ + movtcs lr, #3110 @ 0xc26 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2l 1, cr15, [r4, #740]! @ 0x2e4 │ │ │ │ + stc2l 1, cr15, [r8, #740]! @ 0x2e4 │ │ │ │ stmdage r7, {r0, r4, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf80ef06a │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3096 @ 0xc18 │ │ │ │ + movtcs lr, #3092 @ 0xc14 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - stc2l 1, cr15, [r2, #740]! @ 0x2e4 │ │ │ │ + ldc2l 1, cr15, [r6, #740] @ 0x2e4 │ │ │ │ stmdage r7, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xfffcf069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a8a807 │ │ │ │ - movtcs lr, #3078 @ 0xc06 │ │ │ │ + movtcs lr, #3074 @ 0xc02 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ strls sl, [r2], -r7, lsl #16 │ │ │ │ strmi lr, [r0, #-2509] @ 0xfffff633 │ │ │ │ - ldc2l 1, cr15, [r0, #740] @ 0x2e4 │ │ │ │ + stc2l 1, cr15, [r4, #740] @ 0x2e4 │ │ │ │ stmdage r7, {r0, r2, r8, fp, ip, pc} │ │ │ │ @ instruction: 0xffeaf069 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d108 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d8 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ svclt 0x00daf069 │ │ │ │ - mcr2 1, 1, pc, cr4, cr9, {5} @ │ │ │ │ + mrc2 1, 0, pc, cr8, cr9, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44694 │ │ │ │ + bl 0xfec445ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -r7, asr #31 │ │ │ │ - blx 0x1aa9510 │ │ │ │ + blx 0x1aa9468 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb8f069 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x00b0f069 │ │ │ │ vmul.i8 , q4, q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, r5, lsr #31]! @ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfi pc, r9, #31, #1 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44710 │ │ │ │ + bl 0xfec44668 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -r9, lsl #31 │ │ │ │ - blx 0xb2958c │ │ │ │ + blx 0xb294e4 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7af069 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0072f069 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, r7, ror #30]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dfff5b │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4478c │ │ │ │ + bl 0xfec446e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -fp, asr #30 │ │ │ │ @ instruction: 0xf9eaf018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff3cf069 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ svclt 0x0034f069 │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, r9, lsr #30]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfi pc, sp, #30, #2 @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44808 │ │ │ │ + bl 0xfec44760 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -sp, lsl #30 │ │ │ │ @ instruction: 0xf9acf018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr9, {3} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 15, cr15, cr6, cr9, {3} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, fp, ror #29]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dffedf │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44884 │ │ │ │ + bl 0xfec447dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ strtmi pc, [r0], -pc, asr #29 │ │ │ │ @ instruction: 0xf96ef018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr0, cr9, {3} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 11, cr15, cr8, cr9, {3} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, sp, lsr #29]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r1, lsr #29] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec44900 │ │ │ │ + bl 0xfec44858 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fe91 │ │ │ │ @ instruction: 0xf930f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr2, cr9, {3} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 7, cr15, cr10, cr9, {3} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [fp, pc, ror #28]! @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r3, ror #28] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4497c │ │ │ │ + bl 0xfec448d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0696849 │ │ │ │ @ instruction: 0x4620fe53 │ │ │ │ @ instruction: 0xf8f2f018 │ │ │ │ @ instruction: 0x4601b190 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr4, cr9, {3} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ cdplt 0, 3, cr15, cr12, cr9, {3} │ │ │ │ vmul.i8 , , q2 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7ebfe31 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [pc, r5, lsr #28] @ │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461eb096 │ │ │ │ ldrmi r4, [r4], -r5, asr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf8dd002e │ │ │ │ ldmdavs fp, {r4, r5, r6, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0690300 │ │ │ │ stccs 14, cr15, [sl], {11} │ │ │ │ @ instruction: 0xf64dd857 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ - bl 0x1ae4fc │ │ │ │ + vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + bl 0x1ae454 │ │ │ │ vcgt.s8 d16, d28, d4 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabdl.s8 q9, d16, d16 │ │ │ │ stcge 7, cr0, [r5, #-200] @ 0xffffff38 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ pkhtbne pc, r4, r3, asr #17 @ │ │ │ │ - rsbscc pc, r0, ip, asr #4 │ │ │ │ + adccs pc, r0, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ vpadd.i8 d27, d24, d14 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ subcs pc, r0, #14784 @ 0x39c0 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ - ldmib r0!, {r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib ip!, {r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vmax.s8 d20, d13, d24 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ strls r0, [r0, -pc, lsr #2] │ │ │ │ vrhadd.s8 d25, d8, d2 │ │ │ │ - vmla.f d20, d16, d0[0] │ │ │ │ + vsra.s64 , q8, #64 │ │ │ │ tstls r1, pc, lsr #2 │ │ │ │ @ instruction: 0xf1b94619 │ │ │ │ - @ instruction: 0x4641fbb3 │ │ │ │ + strbmi pc, [r1], -r7, lsr #23 @ │ │ │ │ @ instruction: 0xf0694628 │ │ │ │ - blmi 0x8ecfd4 │ │ │ │ - blls 0x64790c │ │ │ │ + blmi 0x8ecf2c │ │ │ │ + blls 0x647864 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r4, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06941f0 │ │ │ │ @ instruction: 0x4631bdbd │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #420]! @ 0x1a4 │ │ │ │ stcge 7, cr14, [r5, #-804] @ 0xfffffcdc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a84628 │ │ │ │ - vmul.i8 d30, d24, d26 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vmul.i8 d30, d24, d22 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - @ instruction: 0x23a4f645 │ │ │ │ + bicsne pc, r4, #72351744 @ 0x4500000 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vmax.s8 d20, d12, d24 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabdl.s8 q9, d16, d16 │ │ │ │ smladxls r0, r2, r7, r0 │ │ │ │ - blx 0x1f29ff2 │ │ │ │ + blx 0x1c29f4a │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2 0, cr15, [r2, #420] @ 0x1a4 │ │ │ │ @ instruction: 0xf1b9e79e │ │ │ │ - svclt 0x0000fbdb │ │ │ │ + svclt 0x0000fbcf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44b28 │ │ │ │ + bl 0xfec44a80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2l 0, cr15, [ip, #-420]! @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0184620 │ │ │ │ lslslt pc, fp, r8 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strtmi pc, [r8], -sp, ror #26 │ │ │ │ @ instruction: 0xf7fd2101 │ │ │ │ - @ instruction: 0xf648fc33 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vfma.f32 d31, d8, d19 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r4, {r0, r5, r6, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #-420] @ 0xfffffe5c │ │ │ │ strtmi lr, [r1], -r7, ror #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #-420] @ 0xfffffe5c │ │ │ │ svclt 0x0000e7db │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ strmi r2, [r4], -r1, lsl #6 │ │ │ │ strmi r4, [sl], -lr, lsl #12 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ mrc2 0, 6, pc, cr4, cr7, {0} │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ vmax.s8 d20, d11, d5 │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ cdpcs 13, 0, cr15, cr0, cr15, {1} │ │ │ │ vmla.f32 , q4, │ │ │ │ - vmov.i16 , #12 @ 0x000c │ │ │ │ - @ instruction: 0xf645082e │ │ │ │ - vabdl.s8 q8, d16, d16 │ │ │ │ + vmlal.s8 q10, d16, d12 │ │ │ │ + vadd.i8 d16, d5, d30 │ │ │ │ + vqshl.s64 , q0, #0 │ │ │ │ @ instruction: 0xf1840731 │ │ │ │ - vstrcc d15, [r1, #-676] @ 0xfffffd5c │ │ │ │ + vstrcc d15, [r1, #-660] @ 0xfffffd6c │ │ │ │ strcs r4, [r0], #-1665 @ 0xfffff97f │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf8d94638 │ │ │ │ strcc r3, [r1], #-0 │ │ │ │ andscc pc, r1, r3, lsr r8 @ │ │ │ │ svclt 0x0058045b │ │ │ │ @ instruction: 0xf0694640 │ │ │ │ stccs 13, cr15, [r8], #-76 @ 0xffffffb4 │ │ │ │ adcmi fp, r6, #24, 30 @ 0x60 │ │ │ │ sha1c.32 , , q15 │ │ │ │ - vmvn.i32 d18, #12 @ 0x0000000c │ │ │ │ + vmla.i d17, d0, d0[7] │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ adcmi pc, r6, #576 @ 0x240 │ │ │ │ vrhadd.s8 d29, d8, d7 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ vfma.f32 , q12, │ │ │ │ - vmla.i d21, d0, d0[4] │ │ │ │ + vshr.s64 d20, d0, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vfma.f32 , q12, │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d16, d20, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ ldmdblt ip, {r0, r4, r5, r6, r7, sl, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stcllt 0, cr15, [r4], #420 @ 0x1a4 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ strcs fp, [r0], #-3287 @ 0xfffff329 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ @@ -226725,3032 +226683,3032 @@ │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ tstpeq ip, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ mrc2 0, 1, pc, cr14, cr7, {0} │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r1], -r5, lsl #16 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - bne 0xfe22a428 │ │ │ │ - beq 0xcaa60c │ │ │ │ + beq 0xfee2a380 │ │ │ │ + beq 0xcaa564 │ │ │ │ ldc2 0, cr15, [r4], {105} @ 0x69 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmul.f d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c039f0 │ │ │ │ @ instruction: 0xf1a8092f │ │ │ │ - movtcs lr, #2202 @ 0x89a │ │ │ │ + movtcs lr, #2198 @ 0x896 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d26, d12, d8 │ │ │ │ - vmvn.i16 , #0 @ 0x0000 │ │ │ │ + vmlal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0xf8cd0832 │ │ │ │ @ instruction: 0xf8cd9004 │ │ │ │ @ instruction: 0xf1b98000 │ │ │ │ - @ instruction: 0x4639fa5d │ │ │ │ + @ instruction: 0x4639fa51 │ │ │ │ @ instruction: 0xf069a805 │ │ │ │ @ instruction: 0x4621fc77 │ │ │ │ @ instruction: 0xf7ff4630 │ │ │ │ subcs pc, r0, #43, 30 @ 0xac │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldmda ip!, {r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldmda r8!, {r3, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - bls 0x16829c │ │ │ │ + bls 0x1681f4 │ │ │ │ andhi pc, r0, sp, asr #17 │ │ │ │ - blx 0x12aa254 │ │ │ │ + blx 0xfaa1ac │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r0], #-420 @ 0xfffffe5c │ │ │ │ stmdami ip, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fd4629 │ │ │ │ - blmi 0x36c0a0 │ │ │ │ - blls 0x647bf0 │ │ │ │ + blmi 0x36bff8 │ │ │ │ + blls 0x647b48 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06947f0 │ │ │ │ @ instruction: 0xf1b9bc4b │ │ │ │ - svclt 0x0000fa95 │ │ │ │ + svclt 0x0000fa89 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, ror #30 │ │ │ │ + mlaseq r3, r4, lr, sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44db8 │ │ │ │ + bl 0xfec44d10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r4], #-420 @ 0xfffffe5c │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fed3 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r2, r5, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf90cf7fd │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldclt 0, cr15, [r8], {105} @ 0x69 │ │ │ │ vmul.i8 , q4, q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r6, sp, lsl #24]! @ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sl, r1, lsl #24] @ │ │ │ │ - ldrhteq lr, [r3], -r8 │ │ │ │ + eorseq lr, r3, r8, ror #1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44e44 │ │ │ │ + bl 0xfec44d9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r6, [sp], -r9, asr #16 │ │ │ │ - blx 0xffca9e02 │ │ │ │ + blx 0xffca9d5a │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0xb1b8fe8d │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldmdami r2, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf8c6f7fd │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xff5a9e38 │ │ │ │ + bllt 0xff5a9d90 │ │ │ │ vmul.i8 , q4, q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r6, r7, asr #23]! @ │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7dafbbb │ │ │ │ - eorseq lr, r3, r8, ror #3 │ │ │ │ + eorseq lr, r3, r8, lsl r1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44ed0 │ │ │ │ + bl 0xfec44e28 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfeb29e8e │ │ │ │ + blx 0xfeb29de6 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36423 @ 0x8e47 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xb15cfb99 │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ stc2 7, cr15, [ip], #-1012 @ 0xfffffc0c │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe429ec4 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xfe429e1c │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r4, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe1a9eda │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xfe1a9e32 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0x1fa9ee8 │ │ │ │ + bllt 0x1fa9e40 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, pc, ror #22] @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, r3, ror #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec44f7c │ │ │ │ + bl 0xfec44ed4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x15a9f3a │ │ │ │ + blx 0x15a9e92 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36337 @ 0x8df1 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, r3, asr #22 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xff6abdb2 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xff6abd0a │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xea9f70 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0xea9ec8 │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r4, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc29f86 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xc29ede │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xa29f94 │ │ │ │ + bllt 0xa29eec │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ bfi pc, r9, (invalid: 22:20) @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ strb pc, [r8, sp, lsl #22] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45028 │ │ │ │ + bl 0xfec44f80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x29fe4 │ │ │ │ + blx 0x29f3c │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ movtlt pc, #36251 @ 0x8d9b @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cmpplt ip, sp, ror #21 @ p-variant is OBSOLETE │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ - blx 0xfe12be5e │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xfe12bdb6 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff92a01c │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blt 0xff929f74 │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r4, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff6aa030 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xff6a9f88 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff4aa040 │ │ │ │ + blt 0xff4a9f98 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [r4, r3, asr #21] @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ @ instruction: 0xe7c8fab7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec450d4 │ │ │ │ + bl 0xfec4502c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfeaaa090 │ │ │ │ + blx 0xfeaa9fe8 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #4416 @ 0x1140 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r2, r4, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe42a0c4 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xfe42a01c │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xfe22a0d4 │ │ │ │ + blt 0xfe22a02c │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ - @ instruction: 0xf648fa79 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vpmin.s8 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r4, r5, r6, r9, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1aaa110 │ │ │ │ + blx 0x1aaa068 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x17aa128 │ │ │ │ + blx 0x17aa080 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45190 │ │ │ │ + bl 0xfec450e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x132a14c │ │ │ │ + blx 0x132a0a4 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #59136 @ 0xe700 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r3, r4, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xcaa180 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xcaa0d8 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xaaa190 │ │ │ │ + blt 0xaaa0e8 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ - @ instruction: 0xf648fa1b │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vpmin.s8 d31, d8, d11 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r4, r9, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x32a1cc │ │ │ │ + blx 0x32a124 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9fcf069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4524c │ │ │ │ + bl 0xfec451a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf9eaf069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #35072 @ 0x8900 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r3, r4, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d0f069 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmiblt r8, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ - @ instruction: 0xf648f9bd │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmul.i8 d31, d24, d29 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r2, r4, r5, r7, r8, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aaf069 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99ef069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45308 │ │ │ │ + bl 0xfec45260 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf98cf069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #11008 @ 0x2b00 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf972f069 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdblt sl!, {r0, r3, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ - @ instruction: 0xf648f95f │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmul.i8 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r1, r2, r4, r6, r8, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf94cf069 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf940f069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec453c4 │ │ │ │ + bl 0xfec4531c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf92ef069 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ orrlt pc, r0, #209920 @ 0x33400 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ stmiblt ip, {r0, r1, r2, r3, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf914f069 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmdblt ip, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ - @ instruction: 0xf648f901 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.i8 d31, d8, d1 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0694038 │ │ │ │ ldmdblt r5, {r0, r3, r4, r5, r6, r7, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eef069 │ │ │ │ strtmi lr, [r9], -sp, asr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8e2f069 │ │ │ │ svclt 0x0000e7c1 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - addvc pc, r8, r8, asr #12 │ │ │ │ + adcsvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrls 6, 0, r4, cr8, cr5, {0} │ │ │ │ @ instruction: 0xf8d0f069 │ │ │ │ svcpl 0x0080f515 │ │ │ │ strtmi sp, [r9], -sl, asr #4 │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf8c6f069 │ │ │ │ - rsbpl pc, ip, r8, asr #4 │ │ │ │ + addsmi pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c0f069 │ │ │ │ subsle r2, r0, r0, lsl #28 │ │ │ │ subsle r2, r4, r0, lsl #26 │ │ │ │ - stmdbne ip, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ + ldmdbeq ip!, {r0, r2, r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdbeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - ldmdapl r4, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + stmmi r4, {r3, r6, r9, ip, sp, lr, pc} │ │ │ │ stmdaeq lr!, {r6, r7, r9, ip, sp, lr, pc} │ │ │ │ - strne pc, [r4, r8, asr #4] │ │ │ │ + ldreq pc, [r4, r8, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ ands r4, r4, r4, lsr r6 │ │ │ │ @ instruction: 0xf0174630 │ │ │ │ strmi pc, [r1], -sp, asr #22 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ strbmi r4, [r0], -sl, asr #12 │ │ │ │ @ instruction: 0xf8a4f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ - bne 0xbecef4 │ │ │ │ + bne 0xbece4c │ │ │ │ strcc r4, [r1], #-1568 @ 0xfffff9e0 │ │ │ │ @ instruction: 0xf0171e5d │ │ │ │ strmi pc, [r4], #-2809 @ 0xfffff507 │ │ │ │ ldrtmi fp, [r8], -sp, lsl #7 │ │ │ │ rscle r4, r7, r6, lsr #5 │ │ │ │ @ instruction: 0xf894f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ @ instruction: 0x4601fb33 │ │ │ │ mvnle r2, r0, lsl #16 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vpadd.i8 , q4, q14 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ ldrb pc, [sp, r3, lsl #17] @ │ │ │ │ strtmi r4, [r0], -ip, ror #4 │ │ │ │ - blx 0x8aa374 │ │ │ │ - bllt 0x1cffb48 │ │ │ │ + blx 0x8aa2cc │ │ │ │ + bllt 0x1cffaa0 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf069002f │ │ │ │ vtst.8 , q4, │ │ │ │ - vmla.i d21, d0, d0[7] │ │ │ │ + vshr.s64 d20, d12, #64 │ │ │ │ @ instruction: 0xf069002e │ │ │ │ cdpcs 8, 0, cr15, cr0, cr15, {3} │ │ │ │ vand d29, d31, d16 │ │ │ │ - vshr.s64 d18, d12, #64 │ │ │ │ + vmla.i d17, d16, d0[3] │ │ │ │ @ instruction: 0xf0690031 │ │ │ │ - @ instruction: 0xf648f867 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vadd.i8 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf069002e │ │ │ │ vadd.i8 , q6, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06943f8 │ │ │ │ @ instruction: 0x4621b859 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf84ef069 │ │ │ │ strtmi lr, [r1], -r8, lsr #15 │ │ │ │ - adccc pc, ip, r8, asr #4 │ │ │ │ + sbcscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf846f069 │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ ldmdalt lr!, {r0, r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec455c4 │ │ │ │ + bl 0xfec4551c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, sp, r8 │ │ │ │ addslt r4, r7, r2, lsr fp │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf828f069 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ stmdacs r0, {r0, r1, r2, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d038 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf818f069 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c034f0 │ │ │ │ @ instruction: 0xf1a7042f │ │ │ │ - movtcs lr, #3102 @ 0xc1e │ │ │ │ + movtcs lr, #3098 @ 0xc1a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - stc2l 1, cr15, [r0, #736]! @ 0x2e0 │ │ │ │ + ldc2l 1, cr15, [r4, #736] @ 0x2e0 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xfffaf068 │ │ │ │ ldmdavs sl, {r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d120 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d16 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], -sp │ │ │ │ svclt 0x00eaf068 │ │ │ │ vmul.i8 , q4, q2 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c5ffdf │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ sbfx pc, r3, #31, #26 │ │ │ │ - mrc2 1, 0, pc, cr12, cr8, {5} │ │ │ │ + mrc2 1, 0, pc, cr0, cr8, {5} │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec456a4 │ │ │ │ + bl 0xfec455fc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ sadd8mi r0, ip, r8 │ │ │ │ addslt r4, r6, r2, lsr fp │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r6], -lr, lsr #32 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xffb8f068 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #3010 @ 0xbc2 │ │ │ │ + movtcs lr, #3006 @ 0xbbe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbmi pc, [r0, #584] @ 0x248 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xee228 │ │ │ │ + ldrbcc pc, [r0, #584]! @ 0x248 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xee180 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vrshl.s8 d25, d1, d12 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabal.s8 q9, d16, d16 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - stc2 1, cr15, [r0, #736] @ 0x2e0 │ │ │ │ + ldc2l 1, cr15, [r4, #-736]! @ 0xfffffd20 │ │ │ │ ldrtmi sl, [r1], -r5, lsl #16 │ │ │ │ @ instruction: 0xff9af068 │ │ │ │ @ instruction: 0xf0174620 │ │ │ │ bicslt pc, r0, r9, lsr sl @ │ │ │ │ vmax.s8 d20, d13, d1 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0x66e350 │ │ │ │ - blls 0x648590 │ │ │ │ + blmi 0x66e2a8 │ │ │ │ + blls 0x6484e8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ ldmdblt r4, {r0, r1, r3, r4, r5, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff70f068 │ │ │ │ strtmi lr, [r1], -r3, ror #15 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff64f068 │ │ │ │ @ instruction: 0xf1b8e7d7 │ │ │ │ - svclt 0x0000fdad │ │ │ │ + svclt 0x0000fda1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45784 │ │ │ │ + bl 0xfec456dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - bcs 0x1c16b0 │ │ │ │ + bcs 0x1c1608 │ │ │ │ ldrls r6, [r5], #-2084 @ 0xfffff7dc │ │ │ │ streq pc, [r0], #-79 @ 0xffffffb1 │ │ │ │ ldmib sp, {r2, r3, r4, r9, sl, lr}^ │ │ │ │ ldcls 7, cr6, [lr, #-112] @ 0xffffff90 │ │ │ │ - bcs 0x662710 │ │ │ │ + bcs 0x662668 │ │ │ │ stmdami r2, {r4, ip, lr, pc}^ │ │ │ │ ldmdals r5, {r2, fp, sp, lr} │ │ │ │ @ instruction: 0xf04f4044 │ │ │ │ cmnle sl, r0 │ │ │ │ vadd.i8 q11, q4, │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d20, d24, #64 │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x0038f068 │ │ │ │ - orrpl pc, r0, r8, asr #4 │ │ │ │ + asrsmi pc, r8, #4 @ │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff2ef068 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a7a805 │ │ │ │ - movtcs lr, #2872 @ 0xb38 │ │ │ │ + movtcs lr, #2868 @ 0xb34 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vabdl.s8 , d16, d4 │ │ │ │ + vqshl.s64 d16, d20, #0 │ │ │ │ vabd.s8 d16, d8, d30 │ │ │ │ - vqdmulh.s d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c03cf0 │ │ │ │ strls r0, [r2, -pc, lsr #24] │ │ │ │ andgt pc, r4, sp, asr #17 │ │ │ │ - ldclcc 2, cr15, [r0], #-304 @ 0xfffffed0 │ │ │ │ + stccs 2, cr15, [r0], #304 @ 0x130 │ │ │ │ ldceq 2, cr15, [r2], #-768 @ 0xfffffd00 │ │ │ │ andgt pc, r0, sp, asr #17 │ │ │ │ - ldc2l 1, cr15, [r4], #736 @ 0x2e0 │ │ │ │ + stc2l 1, cr15, [r8], #736 @ 0x2e0 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff0ef068 │ │ │ │ eorsle r2, ip, r0, lsl #26 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4629463a │ │ │ │ @ instruction: 0xff04f068 │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fc4631 │ │ │ │ - blmi 0x86d5e8 │ │ │ │ - blls 0x6486a8 │ │ │ │ + blmi 0x86d540 │ │ │ │ + blls 0x648600 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldrtmi fp, [r3], -pc, ror #29 │ │ │ │ vmax.s8 d20, d8, d18 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q10, q8, d24 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d17, d0, d0[4] │ │ │ │ + vshr.s64 d16, d0, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -r3, ror #29 @ │ │ │ │ ldc2l 7, cr15, [r2], {252} @ 0xfc │ │ │ │ ldmdavs sl, {r0, r2, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x4629d111 │ │ │ │ - rsbne pc, ip, r8, asr #4 │ │ │ │ + addseq pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldrtmi fp, [r9], -pc, asr #29 │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf1b8e7c2 │ │ │ │ - svclt 0x0000fd11 │ │ │ │ + svclt 0x0000fd05 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r8, ror #28 │ │ │ │ + mlaseq r3, r8, sp, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec458c0 │ │ │ │ + bl 0xfec45818 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114feaf │ │ │ │ eorle r0, r6, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -r1, lsr #29 │ │ │ │ @ instruction: 0xf940f017 │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr2, cr8, {3} │ │ │ │ @ instruction: 0x4631481a │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ - @ instruction: 0xf648fb79 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vpadd.i8 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ vceq.f32 d27, d24, d5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fe7b │ │ │ │ @ instruction: 0xf91af017 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r3, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr8, {3} │ │ │ │ @ instruction: 0x4629e7d6 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr14, cr8, {3} │ │ │ │ svclt 0x0000e7ca │ │ │ │ - eorseq lr, r3, r4, lsr #4 │ │ │ │ + eorseq lr, r3, r4, asr r1 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4598c │ │ │ │ + bl 0xfec458e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470fe8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0680640 │ │ │ │ strtmi pc, [r8], -r7, asr #28 │ │ │ │ @ instruction: 0xf8e6f017 │ │ │ │ @ instruction: 0x4601b330 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr8, cr8, {3} │ │ │ │ @ instruction: 0xf186fab6 │ │ │ │ stmdbeq r9, {r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 4, pc, cr4, cr12, {7} │ │ │ │ - @ instruction: 0xf648b93e │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmul.i8 d27, d8, d30 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ @ instruction: 0xb1bfbe29 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr12, cr12, {7} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 1, cr15, cr12, cr8, {3} │ │ │ │ vmla.i8 , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, (invalid: 28:23) @ │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r4, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr6, cr8, {3} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldcllt 0, cr15, [lr, #416]! @ 0x1a0 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7b9fdf3 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45a5c │ │ │ │ + bl 0xfec459b4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0xec00e4 │ │ │ │ + blmi 0xec003c │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - vmax.s8 d20, d8, d4 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474604 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ cdpls 0, 1, cr0, cr12, cr14, {1} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldc2l 0, cr15, [sl, #416] @ 0x1a0 │ │ │ │ @ instruction: 0xf0174628 │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d03f │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl, #416] @ 0x1a0 │ │ │ │ strpl pc, [r0], #1284 @ 0x504 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ andne pc, r0, #148, 16 @ 0x940000 │ │ │ │ - ldrbtmi pc, [r0], #584 @ 0x248 @ │ │ │ │ + strtmi pc, [r0], #-584 @ 0xfffffdb8 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ svclt 0x00082900 │ │ │ │ tstcs r0, lr, lsr r6 │ │ │ │ - stmib r8, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib r4, {r0, r1, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + eorseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-2 │ │ │ │ @ instruction: 0xf1b8a805 │ │ │ │ - ldrtmi pc, [r1], -fp, lsl #23 @ │ │ │ │ + @ instruction: 0x4631fb7f │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x66df84 │ │ │ │ - blls 0x64895c │ │ │ │ + blmi 0x66dedc │ │ │ │ + blls 0x6488b4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ ldmdblt r5, {r0, r2, r4, r7, r8, sl, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #416] @ 0x1a0 │ │ │ │ @ instruction: 0x4629e7be │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf1b8e7b2 │ │ │ │ - svclt 0x0000fbc7 │ │ │ │ + svclt 0x0000fbbb │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45b50 │ │ │ │ + bl 0xfec45aa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470fe8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ svcls 0x00066849 │ │ │ │ mcrls 6, 0, r4, cr8, cr13, {0} │ │ │ │ stc2l 0, cr15, [r6, #-416]! @ 0xfffffe60 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -sl, lsr #32 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8, #-416] @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fff7 │ │ │ │ vcge.s8 , q4, q0 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r8], -r9, asr #26 @ │ │ │ │ @ instruction: 0xf7fc2100 │ │ │ │ ldmdami sl, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #51380224 @ 0x3100000 │ │ │ │ - blx 0xc2c9a8 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xc2c900 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r8, #-416]! @ 0xfffffe60 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-416]! @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, asr #31 │ │ │ │ bicsle r2, r4, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, sp, (invalid: 26:18) @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, (invalid: 26:6) @ │ │ │ │ - eorseq lr, r3, ip, lsr r2 │ │ │ │ + eorseq lr, r3, ip, ror #2 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec45c24 │ │ │ │ + bl 0xfec45b7c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf068461d │ │ │ │ @ instruction: 0xf114fcfd │ │ │ │ eorsle r0, r8, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -pc, ror #25 │ │ │ │ @ instruction: 0xff8ef016 │ │ │ │ biclt r4, r0, #1048576 @ 0x100000 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #416 @ 0x1a0 │ │ │ │ @ instruction: 0x4630b15e │ │ │ │ @ instruction: 0xf7fc2101 │ │ │ │ - @ instruction: 0xf648fd73 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.f32 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ vfma.f32 , , │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - @ instruction: 0xf648fcc9 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + sha1c.32 , q12, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ sha1c.32 , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4628fcb7 │ │ │ │ @ instruction: 0xff56f016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r1, r2, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6], #416 @ 0x1a0 │ │ │ │ strtmi lr, [r9], -r4, asr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl], {104} @ 0x68 │ │ │ │ svclt 0x0000e7b8 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45d10 │ │ │ │ + bl 0xfec45c68 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470fe8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ stc2 0, cr15, [r6], {104} @ 0x68 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -fp, lsr #32 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r8], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601ff17 │ │ │ │ vcge.s8 , q4, q4 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrtmi pc, [r9], -r9, ror #24 @ │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ @ instruction: 0xf950f7fc │ │ │ │ @ instruction: 0x4631481b │ │ │ │ @ instruction: 0xf7fc2201 │ │ │ │ - @ instruction: 0xf648f94b │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.i8 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ vfma.f32 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r8], -sp, asr #24 │ │ │ │ mcr2 0, 7, pc, cr12, cr6, {0} @ │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r6, r7, r8, ip, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #-416 @ 0xfffffe60 │ │ │ │ @ instruction: 0x4629e7d1 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r0], #-416 @ 0xfffffe60 │ │ │ │ svclt 0x0000e7c5 │ │ │ │ - eorseq lr, r3, r8, ror #3 │ │ │ │ - eorseq lr, r3, r0, ror #4 │ │ │ │ + eorseq lr, r3, r8, lsl r1 │ │ │ │ + mlaseq r3, r0, r1, lr │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45dec │ │ │ │ + bl 0xfec45d44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [sl], {104} @ 0x68 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36537 @ 0x8eb9 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -fp, lsl #24 │ │ │ │ mcr2 0, 5, pc, cr10, cr6, {0} @ │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x2ade2 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0x2ad3a │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xffe2adf0 │ │ │ │ + bllt 0xffe2ad48 │ │ │ │ vmul.i8 d27, d24, d21 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r9, ror #23] @ │ │ │ │ vmul.i8 d27, d29, d20 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffbdd │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c4fbd1 │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r7, r5, asr #23] @ │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45eb8 │ │ │ │ + bl 0xfec45e10 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xfee2ae72 │ │ │ │ + blx 0xfee2adca │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36435 @ 0x8e53 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strtmi pc, [r0], -r5, lsr #23 │ │ │ │ mcr2 0, 2, pc, cr4, cr6, {0} @ │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe6aaeae │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xfe6aae06 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xfe4aaebc │ │ │ │ + bllt 0xfe4aae14 │ │ │ │ vmul.i8 d27, d24, d21 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [ip, r3, lsl #23] @ │ │ │ │ vmul.i8 d27, d29, d20 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dffb77 │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, fp, ror #22] @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7fb5f │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec45f84 │ │ │ │ + bl 0xfec45edc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0x14aaf3e │ │ │ │ + blx 0x14aae96 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36333 @ 0x8ded @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fb3f │ │ │ │ ldc2l 0, cr15, [lr, #88] @ 0x58 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xd2af7a │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xd2aed2 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - bllt 0xb2af88 │ │ │ │ + bllt 0xb2aee0 │ │ │ │ vmul.i8 d27, d24, d21 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, sp, #22, #7 @ │ │ │ │ vmul.i8 d27, d29, d20 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r1, #22, #10 @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r4, r5, lsl #22] @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7c7faf9 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec46050 │ │ │ │ + bl 0xfec45fa8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ - blx 0xffb2b008 │ │ │ │ + blx 0xffb2af60 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ movwlt pc, #36231 @ 0x8d87 @ │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x4620fad9 │ │ │ │ ldc2l 0, cr15, [r8, #-88]! @ 0xffffffa8 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff3ab044 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xff3aaf9c │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0xff1ab054 │ │ │ │ + blt 0xff1aafac │ │ │ │ vmul.i8 d27, d24, d21 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7dcfab7 │ │ │ │ vmul.i8 d27, d29, d20 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ldrb pc, [pc, fp, lsr #21] @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfc pc, (invalid: 21:4) @ │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ bfi pc, r3, (invalid: 21:7) @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4611c │ │ │ │ + bl 0xfec46074 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c0798 │ │ │ │ + blmi 0x10c06f0 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4628fa7b │ │ │ │ ldc2 0, cr15, [sl, #-88] @ 0xffffffa8 │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x2c00fa6b │ │ │ │ vand d29, d8, d23 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #389120 @ 0x5f000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbeq pc, [r4], #1601 @ 0x641 @ │ │ │ │ + ldrbtvc pc, [r4], #577 @ 0x241 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - cdp 1, 6, cr15, cr4, cr6, {5} │ │ │ │ + cdp 1, 6, cr15, cr0, cr6, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + eorseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b89400 │ │ │ │ - ldrtmi pc, [r1], -r7, lsr #16 @ │ │ │ │ + @ instruction: 0x4631f81b │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ed8bc │ │ │ │ - blls 0x649024 │ │ │ │ + blmi 0x7ed814 │ │ │ │ + blls 0x648f7c │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ @ instruction: 0x4621ba31 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xaab18c │ │ │ │ + blx 0xaab0e4 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x7ab1a4 │ │ │ │ + blx 0x7ab0fc │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x4ab1bc │ │ │ │ + blx 0x4ab114 │ │ │ │ @ instruction: 0xf1b8e7a1 │ │ │ │ - svclt 0x0000f857 │ │ │ │ + svclt 0x0000f84b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46230 │ │ │ │ + bl 0xfec46188 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x10c08ac │ │ │ │ + blmi 0x10c0804 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r1, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0680300 │ │ │ │ @ instruction: 0x4628f9f1 │ │ │ │ ldc2 0, cr15, [r0], {22} │ │ │ │ subsle r2, r0, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0x2c00f9e1 │ │ │ │ vand d29, d8, d23 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ subcs pc, r0, #3489792 @ 0x354000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbeq pc, [r4], #1601 @ 0x641 @ │ │ │ │ + ldrbtvc pc, [r4], #577 @ 0x241 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - ldcl 1, cr15, [sl, #664] @ 0x298 │ │ │ │ + ldcl 1, cr15, [r6, #664] @ 0x298 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + eorseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - shadd8mi pc, r1, sp @ │ │ │ │ + shadd8mi pc, r1, r1 @ │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ - blmi 0x7ed7a8 │ │ │ │ - blls 0x649138 │ │ │ │ + blmi 0x7ed700 │ │ │ │ + blls 0x649090 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd12c0300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0684070 │ │ │ │ strtmi fp, [r1], -r7, lsr #19 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf99cf068 │ │ │ │ ldmdblt r5, {r0, r2, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf990f068 │ │ │ │ strtmi lr, [r9], -sp, lsr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf984f068 │ │ │ │ @ instruction: 0xf1b7e7a1 │ │ │ │ - svclt 0x0000ffcd │ │ │ │ + svclt 0x0000ffc1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46344 │ │ │ │ + bl 0xfec4629c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - stclmi 15, cr0, [pc, #-576] @ 0xeef0c │ │ │ │ + stclmi 15, cr0, [pc, #-576] @ 0xeee64 │ │ │ │ addslt r2, r7, r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ ldrls r6, [r5, #-2093] @ 0xfffff7d3 │ │ │ │ streq pc, [r0, #-79] @ 0xffffffb1 │ │ │ │ @ instruction: 0xf016460c │ │ │ │ strmi pc, [r5], -r7, lsl #22 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ andcs r2, r4, #67108864 @ 0x4000000 │ │ │ │ ldrmi r1, [r8], -r1, lsr #17 │ │ │ │ - blx 0xab1cc │ │ │ │ + blx 0xab124 │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ stccs 0, cr0, [r0], {46} @ 0x2e │ │ │ │ stmdavs r7!, {r1, r6, ip, lr, pc} │ │ │ │ @ instruction: 0xf958f068 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0xf1a6062f │ │ │ │ - vmla.f32 q15, q4, q7 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vmla.f32 q15, q4, q5 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r8, r9}^ │ │ │ │ movtcs r6, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - @ instruction: 0xff20f1b7 │ │ │ │ + @ instruction: 0xff14f1b7 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf93af068 │ │ │ │ andsle r2, r8, r2, lsl #30 │ │ │ │ svccs 0x0000d845 │ │ │ │ vqadd.s8 d29, d8, d28 │ │ │ │ - vmla.i d21, d16, d0[0] │ │ │ │ + vshr.s64 q10, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ - blmi 0xbed698 │ │ │ │ - blls 0x649248 │ │ │ │ + blmi 0xbed5f0 │ │ │ │ + blls 0x6491a0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 125) │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06840f0 │ │ │ │ vmul.i8 d27, d8, d15 │ │ │ │ - vmla.i d21, d16, d0[2] │ │ │ │ + vshr.s64 q10, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7e8f919 │ │ │ │ @ instruction: 0xf916f068 │ │ │ │ subcs r4, r0, #34603008 @ 0x2100000 │ │ │ │ @ instruction: 0xf1a6a805 │ │ │ │ - movtcs lr, #3360 @ 0xd20 │ │ │ │ + movtcs lr, #3356 @ 0xd1c │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbmi pc, [r0], #584 @ 0x248 @ │ │ │ │ - strteq pc, [pc], #-704 @ 0xef22c │ │ │ │ + ldrbtcc pc, [r0], #584 @ 0x248 @ │ │ │ │ + strteq pc, [pc], #-704 @ 0xef184 │ │ │ │ stmdage r5, {r1, ip, pc} │ │ │ │ vshl.s8 d25, d1, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r0], #-1074 @ 0xfffffbce │ │ │ │ - mrc2 1, 6, pc, cr14, cr7, {5} │ │ │ │ + mrc2 1, 6, pc, cr2, cr7, {5} │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf8f8f068 │ │ │ │ - adcspl pc, r8, r8, asr #4 │ │ │ │ + rscmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f2f068 │ │ │ │ subcs lr, r0, #50593792 @ 0x3040000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldcl 1, cr15, [sl], #664 @ 0x298 │ │ │ │ + ldcl 1, cr15, [r6], #664 @ 0x298 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r1], -r5, lsl #16 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #0, 8 │ │ │ │ @ instruction: 0xf1b72201 │ │ │ │ - ldrtmi pc, [r9], -r1, asr #29 @ │ │ │ │ + @ instruction: 0x4639feb5 │ │ │ │ @ instruction: 0xf068a805 │ │ │ │ sbfx pc, fp, #17, #11 │ │ │ │ - @ instruction: 0xff24f1b7 │ │ │ │ + @ instruction: 0xff18f1b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec46494 │ │ │ │ + bl 0xfec463ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ strmi r4, [r1], -r4, lsl #12 │ │ │ │ ldrmi r2, [r8], -r8, lsl #4 │ │ │ │ - blx 0x1a2b300 │ │ │ │ + blx 0x1a2b258 │ │ │ │ @ instruction: 0x4684b170 │ │ │ │ - movwne pc, #49741 @ 0xc24d @ │ │ │ │ + teqpeq ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ - sbcspl pc, r4, r8, asr #4 │ │ │ │ + andpl pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x4010e8bd │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldmlt r8!, {r3, r5, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0684010 │ │ │ │ svclt 0x0000b8ab │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec464ec │ │ │ │ + bl 0xfec46444 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470fe8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xf898f068 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d036 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf88af068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -r9, lsr #22 │ │ │ │ vcge.s8 d27, d24, d16 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ orrlt pc, r6, fp, ror r8 @ │ │ │ │ ldrtmi r2, [r0], -r0, lsl #2 │ │ │ │ @ instruction: 0xf90ef7fc │ │ │ │ @ instruction: 0x4639481f │ │ │ │ @ instruction: 0xf7fb2201 │ │ │ │ - @ instruction: 0xf648fd5d │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.f32 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06840f8 │ │ │ │ vadd.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ ubfx pc, pc, #16, #8 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf854f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601faf3 │ │ │ │ bicle r2, r8, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ strb pc, [r6, r3, asr #16] @ │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf068002e │ │ │ │ @ instruction: 0xe7baf837 │ │ │ │ - eorseq lr, r3, r0, ror #4 │ │ │ │ + mlaseq r3, r0, r1, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec465d8 │ │ │ │ + bl 0xfec46530 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470fe8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xf822f068 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf814f068 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fab3 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf804f068 │ │ │ │ vmul.i8 d27, d24, d22 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami r0!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ stc2l 7, cr15, [r0], #1004 @ 0x3ec │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ svclt 0x00ecf067 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r6, r1, ror #31]! @ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffd6f067 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ @ instruction: 0x4601fa75 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, r5, asr #31]! │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3ffb9 │ │ │ │ - eorseq lr, r3, r0, ror #4 │ │ │ │ + mlaseq r3, r0, r1, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec466d4 │ │ │ │ + bl 0xfec4662c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1080d5c │ │ │ │ + blmi 0x1080cb4 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ qadd8mi pc, r0, pc @ │ │ │ │ - blx 0x10ab558 │ │ │ │ + blx 0x10ab4b0 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #572 @ 0x23c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strbmi pc, [r0, #584] @ 0x248 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xef268 │ │ │ │ - bl 0xfe62bbc4 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + ldrbcc pc, [r0, #584]! @ 0x248 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xef1c0 │ │ │ │ + bl 0xfe52bb1c │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movwpl lr, #6605 @ 0x19cd │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - @ instruction: 0x4639fd57 │ │ │ │ + ldrtmi pc, [r9], -fp, asr #26 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ subcs pc, r0, #452 @ 0x1c4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x1fabbf8 │ │ │ │ + bl 0x1eabb50 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ strls r0, [r1, #-559] @ 0xfffffdd1 │ │ │ │ andcs r9, r1, #536870912 @ 0x20000000 │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - ldrtmi pc, [r1], -r1, asr #26 @ │ │ │ │ + @ instruction: 0x4631fd35 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x66f2f0 │ │ │ │ - blls 0x6495f0 │ │ │ │ + blmi 0x66f248 │ │ │ │ + blls 0x649548 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1200300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06740f0 │ │ │ │ ldmdblt r4, {r0, r1, r3, r6, r8, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff40f067 │ │ │ │ strtmi lr, [r1], -pc, lsr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff34f067 │ │ │ │ @ instruction: 0xf1b7e7a3 │ │ │ │ - svclt 0x0000fd7d │ │ │ │ + svclt 0x0000fd71 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec467e4 │ │ │ │ + bl 0xfec4673c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470fe8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r6, [sp], -r6, lsl #14 │ │ │ │ @ instruction: 0xff1cf067 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d03e │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0ef067 │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, lsr #19 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr14, cr7, {3} │ │ │ │ vmul.i8 d27, d24, d22 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami r0!, {r0, r1, r4, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ andcs r4, r1, #59768832 @ 0x3900000 │ │ │ │ - blx 0xff7ad64a │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0xff7ad5a2 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ cdplt 0, 14, cr15, cr6, cr7, {3} │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ubfx pc, fp, #29, #7 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr0, cr7, {3} │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -pc, ror #18 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7bffebf │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3feb3 │ │ │ │ - eorseq lr, r3, r0, ror #4 │ │ │ │ + mlaseq r3, r0, r1, lr │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ stmdavc r6, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ @ instruction: 0xf003461c │ │ │ │ @ instruction: 0xf0670640 │ │ │ │ @ instruction: 0x4628fe9b │ │ │ │ @ instruction: 0xf93af016 │ │ │ │ suble r2, r6, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - blx 0xfeeaf150 │ │ │ │ + blx 0xfeeaf0a8 │ │ │ │ strtmi pc, [r0], -r6, lsl #3 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt lr!, {r0, r1, r2, r5, r6, r7, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 7, cr15, cr12, cr7, {3} │ │ │ │ @ instruction: 0x2100b3bf │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ @ instruction: 0xf1b8ff0f │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr10, cr7, {3} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 6, cr15, cr2, cr7, {3} │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - @ instruction: 0xf648fe57 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + @ instruction: 0xf248fe57 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ stmiblt r5, {r0, r1, r2, r3, r6, r9, sl, fp, ip, sp, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr4, cr7, {3} │ │ │ │ vaba.s8 d30, d24, d23 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d21, d0, d0[5] │ │ │ │ + vshr.s64 d20, d4, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf1b8fe39 │ │ │ │ bicsle r0, r3, r0, lsl #30 │ │ │ │ strtmi lr, [r9], -r0, asr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr10, cr7, {3} │ │ │ │ svclt 0x0000e79d │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @ instruction: 0x6706e9dd │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf006461d │ │ │ │ @ instruction: 0xf0670840 │ │ │ │ @ instruction: 0xf114fe13 │ │ │ │ eorsle r0, r7, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -r5, lsl #28 │ │ │ │ @ instruction: 0xf8a4f016 │ │ │ │ @ instruction: 0xb3b84601 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r6, #412]! @ 0x19c │ │ │ │ @ instruction: 0xf188fab8 │ │ │ │ stmdbeq r9, {r4, r5, r9, sl, lr}^ │ │ │ │ mrc2 7, 2, pc, cr2, cr11, {7} │ │ │ │ svceq 0x0000f1b8 │ │ │ │ - @ instruction: 0xf648d107 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d7 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ teqlt pc, #14656 @ 0x3940 │ │ │ │ tstcs r1, r8, lsr r6 │ │ │ │ mrc2 7, 3, pc, cr8, cr11, {7} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ ldcllt 0, cr15, [r8, #412] @ 0x19c │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr, #412] @ 0x19c │ │ │ │ @ instruction: 0xf0164628 │ │ │ │ strmi pc, [r1], -sp, ror #16 │ │ │ │ bicle r2, r7, r0, lsl #16 │ │ │ │ vmla.i8 , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5fdbd │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r4, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #412]! @ 0x19c │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [sl, #412]! @ 0x19c │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a7fd9f │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x7606e9dd │ │ │ │ @ instruction: 0xf8dd461d │ │ │ │ @ instruction: 0xf0678020 │ │ │ │ @ instruction: 0xf114fd89 │ │ │ │ suble r0, ip, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fd7b │ │ │ │ @ instruction: 0xf81af016 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ vhadd.s8 , q4, │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stmdami sp!, {r0, r1, r3, r5, r6, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi r2, [r9], -r0, lsl #4 │ │ │ │ - blx 0x15ad958 │ │ │ │ + blx 0x15ad8b0 │ │ │ │ andcs r4, r0, #2818048 @ 0x2b0000 │ │ │ │ @ instruction: 0xf7fb4631 │ │ │ │ @ instruction: 0xf1b8fa4d │ │ │ │ tstle r1, r0, lsl #30 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4, #-412] @ 0xfffffe64 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stcllt 0, cr15, [ip, #-412] @ 0xfffffe64 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ - @ instruction: 0xf648fd41 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vadd.f32 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ vmla.f32 d27, d8, d25 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strtmi pc, [r8], -pc, lsr #26 │ │ │ │ @ instruction: 0xffcef015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r0, r1, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [lr, #-412] @ 0xfffffe64 │ │ │ │ @ instruction: 0x4629e7b1 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2, #-412] @ 0xfffffe64 │ │ │ │ svclt 0x0000e7a5 │ │ │ │ - eorseq lr, r3, r4, lsl #5 │ │ │ │ - ldrsbteq lr, [r3], -r8 │ │ │ │ + ldrhteq lr, [r3], -r4 │ │ │ │ + eorseq lr, r3, r8, lsl #4 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46c28 │ │ │ │ + bl 0xfec46b80 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ cdpls 8, 0, cr6, cr4, cr9, {2} │ │ │ │ @ instruction: 0xf067461c │ │ │ │ @ instruction: 0x4628fcfb │ │ │ │ @ instruction: 0xff9af015 │ │ │ │ suble r2, fp, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xf114fceb │ │ │ │ eorle r0, r1, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4630fcdd │ │ │ │ @ instruction: 0xff7cf015 │ │ │ │ movwlt r4, #34305 @ 0x8601 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {103} @ 0x67 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r6], {103} @ 0x67 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #412 @ 0x19c │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601ff5b │ │ │ │ bicsle r2, sp, r0, lsl #16 │ │ │ │ vpadd.i8 d27, d13, d6 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldrb pc, [fp, fp, lsr #25] @ │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b2fc9f │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7a6fc93 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r7, r7, lsl #25]! │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec46d34 │ │ │ │ + bl 0xfec46c8c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x14813b4 │ │ │ │ + blmi 0x148130c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ stc2l 0, cr15, [lr], #-412 @ 0xfffffe64 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, rrx │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], #-412 @ 0xfffffe64 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601feff │ │ │ │ subsle r2, pc, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r0, cr7 @ │ │ │ │ teqle r7, r0, lsl #30 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, r4, cr7 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf641a805 │ │ │ │ - vmls.i d16, d16, d0[1] │ │ │ │ + vadd.i8 d26, d1, d5 │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ @ instruction: 0xf1a60432 │ │ │ │ - movtcs lr, #2122 @ 0x84a │ │ │ │ + movtcs lr, #2118 @ 0x846 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0x42c2c0 │ │ │ │ + blx 0x12c218 │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r6], #-412 @ 0xfffffe64 │ │ │ │ ldmdavs sl, {r1, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d13c │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d28 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r6], {103} @ 0x67 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ strb pc, [r5, fp, lsl #24] @ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {103} @ 0x67 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fe9f │ │ │ │ orrsle r2, pc, r0, lsl #16 │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, pc, ror #23] │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r1, r3, ror #23] │ │ │ │ - blx 0xc2c354 │ │ │ │ + blx 0x92c2ac │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461eb097 │ │ │ │ - vqdmulh.s q10, q4, q4 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b48 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf067971e │ │ │ │ subcs pc, r0, #201728 @ 0x31400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4, #584] @ 0x248 │ │ │ │ + ldreq pc, [r4, #584]! @ 0x248 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ - svc 0x00caf1a5 │ │ │ │ + svc 0x00c6f1a5 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c034f0 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b79400 │ │ │ │ - stmdage r5, {r0, r2, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdage r5, {r0, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf0674641 │ │ │ │ ldrtmi pc, [r0], -r7, lsr #23 @ │ │ │ │ mcr2 0, 2, pc, cr6, cr5, {0} @ │ │ │ │ suble r2, sl, r0, lsl #16 │ │ │ │ strtmi r4, [sl], -r1, lsl #12 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe7abea2 │ │ │ │ + blx 0xfe7abdfa │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand d29, d8, d19 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ subcs pc, r0, #144384 @ 0x23400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x0096f1a5 │ │ │ │ + svc 0x0092f1a5 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ strls r0, [r0], #-303 @ 0xfffffed1 │ │ │ │ - @ instruction: 0xf6419102 │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + vrhadd.s8 d25, d1, d2 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b74619 │ │ │ │ - @ instruction: 0x4639f959 │ │ │ │ + ldrtmi pc, [r9], -sp, asr #18 @ │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - blmi 0x72eb20 │ │ │ │ - blls 0x649dc0 │ │ │ │ + blmi 0x72ea78 │ │ │ │ + blls 0x649d18 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1260300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ strbmi fp, [r9], -r3, ror #22 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x172bf26 │ │ │ │ + blx 0x172be7e │ │ │ │ ldmdblt lr!, {r0, r3, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [r3, pc, asr #22]! │ │ │ │ ldrtmi r4, [r1], -sl, lsr #12 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12abf4a │ │ │ │ + blx 0x12abea2 │ │ │ │ @ instruction: 0xf1b7e7aa │ │ │ │ - svclt 0x0000f98f │ │ │ │ + svclt 0x0000f983 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ ldrmi r4, [r4], -lr, asr #22 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ svcls 0x0020002e │ │ │ │ ldmdals lr, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - blx 0xaabf8a │ │ │ │ + blx 0xaabee2 │ │ │ │ svceq 0x0064f114 │ │ │ │ @ instruction: 0x4621d05f │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x72bfa6 │ │ │ │ + blx 0x72befe │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fdb7 │ │ │ │ subsle r2, lr, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x32bfc6 │ │ │ │ + blx 0x32bf1e │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vsubhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c006b4 │ │ │ │ @ instruction: 0xf1a5062e │ │ │ │ - movtcs lr, #3854 @ 0xf0e │ │ │ │ + movtcs lr, #3850 @ 0xf0a │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ strls sl, [r2], -r5, lsl #16 │ │ │ │ - strbmi pc, [r0, #584] @ 0x248 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xefb8c │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + ldrbcc pc, [r0, #584]! @ 0x248 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xefae4 │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ strls r9, [r0], #-1281 @ 0xfffffaff │ │ │ │ - @ instruction: 0xf8d0f1b7 │ │ │ │ + @ instruction: 0xf8c4f1b7 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ - blx 0xffbac000 │ │ │ │ + blx 0xffbabf58 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a5a805 │ │ │ │ - movtcs lr, #3828 @ 0xef4 │ │ │ │ + movtcs lr, #3824 @ 0xef0 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - @ instruction: 0xf8bef1b7 │ │ │ │ + @ instruction: 0xf8b2f1b7 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ - blx 0xff72c024 │ │ │ │ + blx 0xff72bf7c │ │ │ │ stmdami r0!, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7fa4639 │ │ │ │ - blmi 0x86fd90 │ │ │ │ - blls 0x649f00 │ │ │ │ + blmi 0x86fce8 │ │ │ │ + blls 0x649e58 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ teqle r0, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06743f0 │ │ │ │ vpmax.s8 , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628fab9 │ │ │ │ ldc2l 0, cr15, [r8, #-84] @ 0xffffffac │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r5, {r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfeb2c084 │ │ │ │ + blx 0xfeb2bfdc │ │ │ │ @ instruction: 0x4629e79e │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe82c09c │ │ │ │ + blx 0xfe82bff4 │ │ │ │ @ instruction: 0xf1b7e792 │ │ │ │ - svclt 0x0000f8e5 │ │ │ │ + svclt 0x0000f8d9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r0, ror #4 │ │ │ │ + mlaseq r3, r0, r1, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec47118 │ │ │ │ + bl 0xfec47070 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vmax.f32 q8, q12, q12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470fe8 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldmib sp, {r0, r3, r6, fp, sp, lr}^ │ │ │ │ ldrmi r7, [sp], -r6, lsl #12 │ │ │ │ - blx 0xfe1ac0d0 │ │ │ │ + blx 0xfe1ac028 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r0, asr #32 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1e2c0ec │ │ │ │ + blx 0x1e2c044 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fd13 │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x1a2c10c │ │ │ │ + blx 0x1a2c064 │ │ │ │ svceq 0x0064f117 │ │ │ │ @ instruction: 0x4639d03e │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x16ac128 │ │ │ │ + blx 0x16ac080 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fcf5 │ │ │ │ eorsle r2, sp, r0, lsl #16 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x12ac148 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0x12ac0a0 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ - blt 0x10ac158 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + blt 0x10ac0b0 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xe2c16c │ │ │ │ + blx 0xe2c0c4 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fcd3 │ │ │ │ @ instruction: 0xd1bf2800 │ │ │ │ vpadd.i8 d27, d24, d5 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, r3, lsr #20]! │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - addspl pc, r8, r8, asr #4 │ │ │ │ + sbcmi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x72c1a4 │ │ │ │ + blx 0x72c0fc │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fcb7 │ │ │ │ bicle r2, r1, r0, lsl #16 │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [pc, r7, lsl #20]! │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7b3f9fb │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r9, pc, ror #19] │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47264 │ │ │ │ + bl 0xfec471bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x15c18e0 │ │ │ │ + blmi 0x15c1838 │ │ │ │ stmdavs r9, {r0, r1, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldrvs lr, [ip, #-2525] @ 0xfffff623 │ │ │ │ @ instruction: 0xf9d6f067 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ stmdacs r0, {r0, r2, r4, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r1], -r0, rrx │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c6f067 │ │ │ │ @ instruction: 0xf0154620 │ │ │ │ strmi pc, [r1], -r5, ror #24 │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9b6f067 │ │ │ │ teqle r7, r0, lsl #28 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9aaf067 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf641a805 │ │ │ │ - vmls.i d16, d16, d0[1] │ │ │ │ + vadd.i8 d26, d1, d5 │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ - movtcs lr, #3504 @ 0xdb0 │ │ │ │ + movtcs lr, #3500 @ 0xdac │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - @ instruction: 0xff72f1b6 │ │ │ │ + @ instruction: 0xff66f1b6 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf98cf067 │ │ │ │ ldmdavs sl, {r1, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d144 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 , q4, q2 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldmdblt ip!, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0xe7c5f971 │ │ │ │ vmul.i8 d27, d24, d23 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ ldr pc, [sp, r5, ror #18] │ │ │ │ vmul.i8 d27, d24, d20 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ sbfx pc, r9, #18, #2 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r5, sp, asr #18] │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ str pc, [r9, r1, asr #18] │ │ │ │ - @ instruction: 0xff8af1b6 │ │ │ │ + @ instruction: 0xff7ef1b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ @ instruction: 0x8606e9dd │ │ │ │ svcls 0x0008461d │ │ │ │ @ instruction: 0xf928f067 │ │ │ │ svceq 0x0064f114 │ │ │ │ strtmi sp, [r1], -r5, asr #32 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf91af067 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ @ instruction: 0x4601fbb9 │ │ │ │ suble r2, r4, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90af067 │ │ │ │ svceq 0x0064f118 │ │ │ │ strbmi sp, [r1], -r3, asr #32 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8fcf067 │ │ │ │ @ instruction: 0xf0154630 │ │ │ │ @ instruction: 0x4601fb9b │ │ │ │ suble r2, r2, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8ecf067 │ │ │ │ ldrtmi r4, [r9], -lr, lsr #16 │ │ │ │ @ instruction: 0xf7fa2201 │ │ │ │ - @ instruction: 0xf648fdd3 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.f32 , q12, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06741f0 │ │ │ │ vtst.8 , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4628f8d5 │ │ │ │ - blx 0x1e2c2ea │ │ │ │ + blx 0x1e2c242 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe664984 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + bllt 0xfe6648dc │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8c4f067 │ │ │ │ vaba.s8 d30, d24, d24 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf067002e │ │ │ │ @ instruction: 0x4630f8b9 │ │ │ │ - blx 0x172c322 │ │ │ │ + blx 0x172c27a │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r2, r3, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a8f067 │ │ │ │ @ instruction: 0x4631e7ba │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf89cf067 │ │ │ │ strtmi lr, [r9], -lr, lsr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf890f067 │ │ │ │ svclt 0x0000e784 │ │ │ │ - eorseq lr, r3, r0, ror #4 │ │ │ │ + mlaseq r3, r0, r1, lr │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47528 │ │ │ │ + bl 0xfec47480 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1581ba4 │ │ │ │ + blmi 0x1581afc │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldmdavs fp, {r2, r3, r4, r9, sl, fp, ip, pc} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0670300 │ │ │ │ @ instruction: 0x4628f875 │ │ │ │ - blx 0x62c3aa │ │ │ │ + blx 0x62c302 │ │ │ │ rsbsle r2, r6, r0, lsl #16 │ │ │ │ vmax.s8 d20, d8, d1 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf067002e │ │ │ │ stccs 8, cr15, [r0], {101} @ 0x65 │ │ │ │ vst4.16 {d13-d16}, [r4 :64], lr │ │ │ │ strtmi r4, [r0], -r0, asr #11 │ │ │ │ @ instruction: 0xf185fab5 │ │ │ │ @ instruction: 0xf7fb0949 │ │ │ │ ldmdblt sp!, {r0, r1, r4, r5, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d171 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ stmdalt sl, {r0, r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [r4, r5, lsl #16]! │ │ │ │ - mrrc 1, 10, pc, r2, cr5 @ │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + mcrr 1, 10, pc, lr, cr5 @ │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrbcc pc, [r0, #-588]! @ 0xfffffdb4 @ │ │ │ │ + strcs pc, [r0, #588]! @ 0x24c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0xf424fe11 │ │ │ │ + @ instruction: 0xf424fe05 │ │ │ │ vbic.i32 q11, #239 @ 0x000000ef │ │ │ │ @ instruction: 0xf021270b │ │ │ │ teqmi r9, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ - bleq 0xd6e484 │ │ │ │ + bleq 0xd6e3dc │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r6, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - stc 1, cr15, [r8], #-660 @ 0xfffffd6c │ │ │ │ + stc 1, cr15, [r4], #-660 @ 0xfffffd6c │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d0, d2 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - strtmi pc, [r1], -fp, ror #27 │ │ │ │ + @ instruction: 0x4621fddf │ │ │ │ @ instruction: 0xf067a805 │ │ │ │ str pc, [r9, r5, lsl #16]! │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r4, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffaf066 │ │ │ │ ldmdblt r5, {r1, r2, r3, r4, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffeef066 │ │ │ │ strtmi lr, [r9], -r7, lsl #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe2f066 │ │ │ │ @ instruction: 0xf1b6e77b │ │ │ │ - svclt 0x0000fe2b │ │ │ │ + svclt 0x0000fe1f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461fb097 │ │ │ │ - vqdmulh.s q10, q4, q5 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b4a │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0669078 │ │ │ │ subcs pc, r0, #780 @ 0x30c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4], r8, asr #4 │ │ │ │ + ldrteq pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - bl 0xff32cb58 │ │ │ │ + bl 0xff22cab0 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ vrshl.s8 d16, d31, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - strbmi pc, [r1], -fp, lsl #27 @ │ │ │ │ + @ instruction: 0x4641fd7f │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #660 @ 0x294 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xfecacb8c │ │ │ │ + bl 0xfebacae4 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - @ instruction: 0x4639fd79 │ │ │ │ + ldrtmi pc, [r9], -sp, ror #26 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0xf1b9ff93 │ │ │ │ ldmdale r8!, {r2, r8, r9, sl, fp} │ │ │ │ @ instruction: 0xf009e8df │ │ │ │ mcrcs 0, 1, r2, cr7, cr9, {0} │ │ │ │ vhadd.s8 d16, d8, d3 │ │ │ │ - vmov.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[3] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0xa30344 │ │ │ │ - blls 0x64a59c │ │ │ │ + blmi 0xa3029c │ │ │ │ + blls 0x64a4f4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06643f0 │ │ │ │ vrecps.f32 , q4, │ │ │ │ - vmla.i d21, d16, d0[7] │ │ │ │ + vmov.i32 d21, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strb pc, [r8, pc, ror #30]! @ │ │ │ │ - rscspl pc, r8, r8, asr #4 │ │ │ │ + eorpl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff68f066 │ │ │ │ vabd.s8 q15, q12, │ │ │ │ - vaddl.s8 q11, d0, d4 │ │ │ │ + vmvn.i32 d21, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [sl, r1, ror #30] @ │ │ │ │ - andsvs pc, r0, r8, asr #4 │ │ │ │ + subpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5af066 │ │ │ │ @ instruction: 0xf1b6e7d3 │ │ │ │ - subcs pc, r0, #10432 @ 0x28c0 │ │ │ │ + subcs pc, r0, #9664 @ 0x25c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x192cc28 │ │ │ │ + bl 0x182cb80 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - vrhadd.s8 d25, d8, d2 │ │ │ │ - vorr.i32 q8, #0 @ 0x00000000 │ │ │ │ + @ instruction: 0xf6479102 │ │ │ │ + vaddw.s8 , q8, d0 │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - strbmi pc, [r9], -r3, lsr #26 @ │ │ │ │ + @ instruction: 0x4649fd17 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0xe7b6ff3d │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stmdavs r9, {r4, r7, r9, sl, lr}^ │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ stcls 6, cr4, [r8], {31} │ │ │ │ @ instruction: 0xff26f066 │ │ │ │ @ instruction: 0xf0154640 │ │ │ │ stmdacs r0, {r0, r2, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x4601d055 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff16f066 │ │ │ │ @ instruction: 0xf0154638 │ │ │ │ @ instruction: 0x4601f9b5 │ │ │ │ subsle r2, r2, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff06f066 │ │ │ │ @ instruction: 0xf0154628 │ │ │ │ strmi pc, [r1], -r5, lsr #19 │ │ │ │ suble r2, lr, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr6, cr6, {3} │ │ │ │ andcs r4, r0, #3801088 @ 0x3a0000 │ │ │ │ @ instruction: 0xf7fa4631 │ │ │ │ stmiblt ip, {r0, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr6, cr6, {3} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ cdplt 0, 13, cr15, cr14, cr6, {3} │ │ │ │ vmax.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - @ instruction: 0xf648fed3 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + @ instruction: 0xf248fed3 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0xf1b8becb │ │ │ │ @ instruction: 0xd1220f00 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr14, cr6, {3} │ │ │ │ - bllt 0x6ea558 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + bllt 0x6ea4b0 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 11, cr15, cr2, cr6, {3} │ │ │ │ - bllt 0x66a580 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + bllt 0x66a4d8 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr6, cr6, {3} │ │ │ │ strbmi lr, [r1], -lr, lsr #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr10, cr6, {3} │ │ │ │ ldrtmi lr, [r9], -r2, lsl #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr14, cr6, {3} │ │ │ │ strtmi lr, [r9], -r6, lsl #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr2, cr6, {3} │ │ │ │ svclt 0x0000e78a │ │ │ │ - eorseq lr, r3, ip, lsl #7 │ │ │ │ + ldrhteq lr, [r3], -ip │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47944 │ │ │ │ + bl 0xfec4789c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x19c1fc4 │ │ │ │ + blmi 0x19c1f1c │ │ │ │ stmdavs r9, {r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x671ce9dd │ │ │ │ cdp2 0, 6, cr15, cr6, cr6, {3} │ │ │ │ svceq 0x0064f114 │ │ │ │ addhi pc, r9, r0 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628fe57 │ │ │ │ @ instruction: 0xf8f6f015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ addhi pc, r8, r0 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr6, cr6, {3} │ │ │ │ subsle r2, pc, r0, lsl #28 │ │ │ │ strbmi pc, [r0], #1030 @ 0x406 @ │ │ │ │ - blx 0xfee02078 │ │ │ │ + blx 0xfee01fd0 │ │ │ │ stmdbeq r9, {r2, r7, r8, ip, sp, lr, pc}^ │ │ │ │ mrc2 7, 6, pc, cr4, cr10, {7} │ │ │ │ - blmi 0x129edd4 │ │ │ │ - blls 0x64a830 │ │ │ │ + blmi 0x129ed2c │ │ │ │ + blls 0x64a788 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf6488083 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vhadd.s8 d24, d24, d3 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 2, cr15, cr10, cr6, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ ldrbne sl, [ip, r5, lsl #16]! │ │ │ │ - b 0xdace84 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + b 0xcacddc │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vqdmlal.s , d16, d0[4] │ │ │ │ + vorr.i32 d21, #0 @ 0x00000000 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - ldrbcc pc, [r0, #-588]! @ 0xfffffdb4 @ │ │ │ │ + strcs pc, [r0, #588]! @ 0x24c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0xf424fbf1 │ │ │ │ + @ instruction: 0xf424fbe5 │ │ │ │ vbic.i32 q11, #255 @ 0x000000ff │ │ │ │ @ instruction: 0xf021260b │ │ │ │ teqmi r1, #-1073741821 @ 0xc0000003 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ - bleq 0xf70044 │ │ │ │ + bleq 0xf6ff9c │ │ │ │ tstpl r4, r1, asr #20 │ │ │ │ stmdage r5, {r6, r9, sp} │ │ │ │ tstpeq r7, r7, ror #6 @ p-variant is OBSOLETE │ │ │ │ tstcs r0, ip, lsl #12 │ │ │ │ - b 0x32ced8 │ │ │ │ + b 0x22ce30 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ vrhadd.s8 d25, d0, d2 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ tstls r1, r2, lsr r1 │ │ │ │ @ instruction: 0xf1b64619 │ │ │ │ - strtmi pc, [r1], -fp, asr #23 │ │ │ │ + @ instruction: 0x4621fbbf │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ str pc, [r8, r5, ror #27]! │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - rsbpl pc, r4, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl, #408] @ 0x198 │ │ │ │ vaba.s8 d30, d24, d13 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -pc, asr #27 │ │ │ │ @ instruction: 0xf86ef015 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ svcge 0x0078f47f │ │ │ │ vmul.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe775fdbd │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xe769fdb1 │ │ │ │ - blx 0xfffacfb6 │ │ │ │ + blx 0xffcacf0e │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47ae8 │ │ │ │ + bl 0xfec47a40 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ - blmi 0x1402164 │ │ │ │ + blmi 0x14020bc │ │ │ │ stmdavs r9, {r0, r2, r4, r9, sl, lr}^ │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x761ce9dd │ │ │ │ ldc2 0, cr15, [r4, #408] @ 0x198 │ │ │ │ vadd.f32 d18, d8, d2 │ │ │ │ - vaddl.s8 q11, d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ svclt 0x009d002e │ │ │ │ - movwcc pc, #34381 @ 0x864d @ │ │ │ │ + teqpcs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r5, #3072 @ 0xc00 │ │ │ │ - cmpppl ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cmnpmi ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf2c0bf8c │ │ │ │ @ instruction: 0xf8d3012e │ │ │ │ @ instruction: 0xf066192c │ │ │ │ mcrne 13, 1, pc, cr3, cr15, {3} @ │ │ │ │ movwcs fp, #7960 @ 0x1f18 │ │ │ │ svclt 0x00182e08 │ │ │ │ - blcs 0xf9548 │ │ │ │ + blcs 0xf94a0 │ │ │ │ movwcs sp, #4164 @ 0x1044 │ │ │ │ strtmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ stmdacs r0, {r0, r2, r3, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ qaddcs sp, r5, r0 │ │ │ │ mcr2 7, 3, pc, cr6, cr10, {7} @ │ │ │ │ cmple r4, r0, lsl #30 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0, #-408]! @ 0xfffffe68 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ - @ instruction: 0xf641a805 │ │ │ │ - vmls.i d16, d16, d0[1] │ │ │ │ + vadd.i8 d26, d1, d5 │ │ │ │ + @ instruction: 0xf2c074f4 │ │ │ │ @ instruction: 0xf1a50432 │ │ │ │ - movtcs lr, #2406 @ 0x966 │ │ │ │ + movtcs lr, #2402 @ 0x962 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xb2d086 │ │ │ │ + blx 0x82cfde │ │ │ │ stmdage r5, {r0, r4, r5, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r2, #-408] @ 0xfffffe68 │ │ │ │ ldmdavs sl, {r0, r1, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d12d │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d29 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ ldclt 0, cr15, [r2, #-408]! @ 0xfffffe68 │ │ │ │ vmul.i8 d27, d24, d28 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ svccs 0x0000fd27 │ │ │ │ @ instruction: 0x4639d0ba │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [sl, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0x4621e7b8 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [lr, #-408] @ 0xfffffe68 │ │ │ │ @ instruction: 0xf1b6e7a0 │ │ │ │ - svclt 0x0000fb57 │ │ │ │ + svclt 0x0000fb4b │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ stmdami r0, {r0, r9, sl, lr}^ │ │ │ │ @@ -229759,1575 +229717,1575 @@ │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @ instruction: 0x46182210 │ │ │ │ mcr2 0, 4, pc, cr14, cr4, {0} @ │ │ │ │ subsle r2, r5, r0, lsl #16 │ │ │ │ stmdbhi r0, {r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ subcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4, r8, asr #4] │ │ │ │ + ldreq pc, [r4, r8, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldm r2!, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmia lr!, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vabal.s8 q11, d0, d28 │ │ │ │ + vorr.i32 , #786432 @ 0x000c0000 │ │ │ │ vrshl.s8 d16, d30, d12 │ │ │ │ - vmvn.i16 , #0 @ 0x0000 │ │ │ │ + vmlsl.s8 q9, d16, d16 │ │ │ │ strls r0, [r1, #-2610] @ 0xfffff5ce │ │ │ │ andge pc, r0, sp, asr #17 │ │ │ │ - blx 0xfee2d16c │ │ │ │ + blx 0xfeb2d0c4 │ │ │ │ strbmi r4, [r2], -fp, asr #12 │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ subcs pc, r0, #52480 @ 0xcd00 │ │ │ │ strmi lr, [r2, #-2516] @ 0xfffff62c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldm r4, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + ldm r0, {r0, r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ vcgt.s8 q9, , q0 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ cdpcs 2, 0, cr0, cr0, cr15, {1} │ │ │ │ ldrtmi fp, [sl], -r8, lsl #30 │ │ │ │ andls r4, r2, #26214400 @ 0x1900000 │ │ │ │ @ instruction: 0xf8cda805 │ │ │ │ vhadd.s8 d26, d8, d0 │ │ │ │ - vmvn.i32 d22, #3072 @ 0x00000c00 │ │ │ │ + vmlal.s , d0, d0[7] │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b62201 │ │ │ │ - @ instruction: 0x4622fa93 │ │ │ │ + strtmi pc, [r2], -r7, lsl #21 │ │ │ │ stmdage r5, {r0, r1, r3, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [ip], #408 @ 0x198 │ │ │ │ ldmdavs sl, {r0, r1, r2, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r6, r6, lsr #2 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x87f0e8bd │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - movwne pc, #49741 @ 0xc24d @ │ │ │ │ + teqpeq ip, #-805306364 @ p-variant is OBSOLETE @ 0xd0000004 │ │ │ │ msreq CPSR_fsxc, #192, 4 │ │ │ │ svclt 0x00182e00 │ │ │ │ - blmi 0x342384 │ │ │ │ - blls 0x64ab84 │ │ │ │ + blmi 0x3422dc │ │ │ │ + blls 0x64aadc │ │ │ │ @ instruction: 0xf04f4059 │ │ │ │ mrsle r0, (UNDEF: 57) │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ ldcllt 0, cr15, [lr], #-408 @ 0xfffffe68 │ │ │ │ - blx 0xff32d218 │ │ │ │ + blx 0xff02d170 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec47d4c │ │ │ │ + bl 0xfec47ca4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d06 │ │ │ │ pldw [r4, #-3179] @ 0xfffff395 │ │ │ │ andle r5, pc, #128, 30 @ 0x200 │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf0664621 │ │ │ │ stmiblt sp!, {r0, r5, r6, sl, fp, ip, sp, lr, pc}^ │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mrrclt 0, 6, pc, r8, cr6 @ │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ ldc2l 0, cr15, [r4, #44]! @ 0x2c │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -r8, ror #1 │ │ │ │ - adccc pc, ip, r8, asr #4 │ │ │ │ + sbcscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, sl, cr6 @ │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ mcrrlt 0, 6, pc, r2, cr6 @ │ │ │ │ - subvs pc, ip, r8, asr #4 │ │ │ │ + rsbspl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [ip], #-408 @ 0xfffffe68 │ │ │ │ tstcs r1, r8, lsr #12 │ │ │ │ @ instruction: 0xff30f7ff │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r2], #-408 @ 0xfffffe68 │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stclt 0, cr15, [sl], #-408 @ 0xfffffe68 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ - vqdmulh.s q10, q4, q4 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b48 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r1, r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf066981e │ │ │ │ subcs pc, r0, #4352 @ 0x1100 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4, r8, asr #4] │ │ │ │ + ldreq pc, [r4, r8, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldmda r6, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda r2, {r0, r2, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ vmax.s8 d16, d12, d31 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b69500 │ │ │ │ - @ instruction: 0x4651f9d9 │ │ │ │ + ldrbmi pc, [r1], -sp, asr #19 @ │ │ │ │ @ instruction: 0xf066a805 │ │ │ │ @ instruction: 0x2c0efbf3 │ │ │ │ @ instruction: 0xf64dd838 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ - bl 0x1b192c │ │ │ │ + vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + bl 0x1b1884 │ │ │ │ @ instruction: 0xf8d30384 │ │ │ │ cmnlt r9, #56, 18 @ 0xe0000 │ │ │ │ - eorvs pc, r8, r8, asr #4 │ │ │ │ + subspl pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff9ace0e │ │ │ │ + blx 0xff9acd66 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand d29, d8, d27 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf1b8fbd5 │ │ │ │ teqle r5, r0, lsl #30 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff32ce42 │ │ │ │ + blx 0xff32cd9a │ │ │ │ ldmdavs sl, {r2, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d130 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vand d29, d8, d16 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - bllt 0xfef2ce60 │ │ │ │ + bllt 0xfef2cdb8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a4a805 │ │ │ │ - movtcs lr, #4034 @ 0xfc2 │ │ │ │ + movtcs lr, #4030 @ 0xfbe │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - @ instruction: 0xf98cf1b6 │ │ │ │ + @ instruction: 0xf980f1b6 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ - blx 0xfeaace86 │ │ │ │ + blx 0xfeaacdde │ │ │ │ svceq 0x0000f1b9 │ │ │ │ smlabtcs r0, r3, r0, sp │ │ │ │ @ instruction: 0xf7ff4648 │ │ │ │ @ instruction: 0xf1b8fe97 │ │ │ │ sbcle r0, r9, r0, lsl #30 │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ bfi pc, r1, (invalid: 23:7) @ │ │ │ │ - @ instruction: 0xf9daf1b6 │ │ │ │ + @ instruction: 0xf9cef1b6 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461eb09c │ │ │ │ @ instruction: 0x46154b7f │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f931b │ │ │ │ strcs r0, [r0], #-768 @ 0xfffffd00 │ │ │ │ strmi lr, [r4], #-2509 @ 0xfffff633 │ │ │ │ @ instruction: 0x8722e9dd │ │ │ │ strmi lr, [r6], #-2509 @ 0xfffff633 │ │ │ │ strmi lr, [r8], #-2509 @ 0xfffff633 │ │ │ │ - blx 0x1c2cefa │ │ │ │ + blx 0x1c2ce52 │ │ │ │ svceq 0x0064f115 │ │ │ │ @ instruction: 0x4629d075 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x18acf16 │ │ │ │ + blx 0x18ace6e │ │ │ │ @ instruction: 0xf0144630 │ │ │ │ @ instruction: 0x4601fdfd │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - subspl pc, r4, r8, asr #4 │ │ │ │ + addmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x14acf36 │ │ │ │ + blx 0x14ace8e │ │ │ │ stmdble r8, {r0, r1, r2, r4, r8, r9, sl, fp, sp} │ │ │ │ @ instruction: 0x4642463b │ │ │ │ tstcs r8, r4, lsl #16 │ │ │ │ stc2 0, cr15, [ip, #-44] @ 0xffffffd4 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf1b8d06b │ │ │ │ suble r0, r1, r0, lsl #30 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0664641 │ │ │ │ subcs pc, r0, #54272 @ 0xd400 │ │ │ │ stmdage fp, {r8, sp} │ │ │ │ - strbeq pc, [r4], #1601 @ 0x641 @ │ │ │ │ + ldrbtvc pc, [r4], #577 @ 0x241 @ │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ - svc 0x003af1a4 │ │ │ │ + svc 0x0036f1a4 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ strls r4, [r1], #-1561 @ 0xfffff9e7 │ │ │ │ - andne pc, ip, sp, asr #4 │ │ │ │ + eorseq pc, ip, sp, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ stmdage fp, {r1, ip, pc} │ │ │ │ @ instruction: 0xf1b69400 │ │ │ │ - @ instruction: 0x4639f8fd │ │ │ │ + @ instruction: 0x4639f8f1 │ │ │ │ @ instruction: 0xf066a80b │ │ │ │ - @ instruction: 0xf648fb17 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vpadd.i8 d31, d8, d7 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - blmi 0x12efa5c │ │ │ │ - blls 0x7cae84 │ │ │ │ + blmi 0x12ef9b4 │ │ │ │ + blls 0x7caddc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ andslt r8, ip, r4, lsl #1 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffe2cfe8 │ │ │ │ + blx 0xffe2cf40 │ │ │ │ vaba.s8 d30, d24, d29 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -r9, ror #21 @ │ │ │ │ stc2 0, cr15, [r8, #80] @ 0x50 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ - bllt 0xfe8a549c │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + bllt 0xfe8a53f4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff72d020 │ │ │ │ + blx 0xff72cf78 │ │ │ │ @ instruction: 0xf64ce788 │ │ │ │ - vmla.i d23, d0, d0[1] │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ vstrls s30, [r4, #-836] @ 0xfffffcbc │ │ │ │ andcs r4, r1, #2555904 @ 0x270000 │ │ │ │ tstpeq r3, r5 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xffb6f7f9 │ │ │ │ streq pc, [r3, #-53] @ 0xffffffcb │ │ │ │ vrhadd.s8 d29, d8, d20 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0660032 │ │ │ │ - blls 0x22f9b4 │ │ │ │ + blls 0x22f90c │ │ │ │ strtle r0, [r3], #-1627 @ 0xfffff9a5 │ │ │ │ andcs r9, r1, #8, 18 @ 0x20000 │ │ │ │ @ instruction: 0xf7f9481c │ │ │ │ @ instruction: 0xf648ffa1 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r8, -pc, lsr #21]! @ │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrb pc, [r3, -r3, lsr #21] @ │ │ │ │ - rscsvs pc, r0, r8, asr #4 │ │ │ │ + eorvs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe82d098 │ │ │ │ + blx 0xfe82cff0 │ │ │ │ strtmi r4, [r2], -pc, lsl #16 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ ldrb pc, [r8, r3, lsl #31] @ │ │ │ │ tstlt r8, r6, lsl #16 │ │ │ │ @ instruction: 0xf7fa2100 │ │ │ │ ldrb pc, [r5, r9, lsr #22] @ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - rsbpl pc, r4, r8, asr #4 │ │ │ │ + addsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe2ad0c4 │ │ │ │ + blx 0xfe2ad01c │ │ │ │ @ instruction: 0xf1b6e7ca │ │ │ │ - svclt 0x0000f8cf │ │ │ │ + svclt 0x0000f8c3 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r0, ror ip │ │ │ │ - eorseq lr, r3, ip, ror r4 │ │ │ │ - eorseq sp, r3, r0, lsr #25 │ │ │ │ + eorseq sp, r3, r0, lsr #23 │ │ │ │ + eorseq lr, r3, ip, lsr #7 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4814c │ │ │ │ + bl 0xfec480a4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8fc07 │ │ │ │ vmax.s8 d20, d24, d4 │ │ │ │ - vaddhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vcgt.s8 d16, d8, d31 │ │ │ │ - vmov.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d0 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x162d128 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + blt 0x162d080 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ - blt 0x112d150 │ │ │ │ + blt 0x112d0a8 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec481c0 │ │ │ │ + bl 0xfec48118 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ @ instruction: 0x461c4615 │ │ │ │ - blx 0xd2d170 │ │ │ │ + blx 0xd2d0c8 │ │ │ │ vmla.i8 , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldmiblt ip!, {r0, r2, r5, r9, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x7ad19c │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + blx 0x7ad0f4 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ - blt 0x5ad1ac │ │ │ │ + blt 0x5ad104 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ @ instruction: 0xff94f7ff │ │ │ │ rscle r2, r7, r0, lsl #24 │ │ │ │ @ instruction: 0xf7fe4620 │ │ │ │ - @ instruction: 0xf648f933 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmul.i8 d31, d8, d19 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ svclt 0x0000ba01 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0x461d4614 │ │ │ │ @ instruction: 0x8706e9dd │ │ │ │ cdpls 8, 0, cr6, cr8, cr9, {2} │ │ │ │ @ instruction: 0xf9ecf066 │ │ │ │ strtmi r4, [r0], -r9, lsr #12 │ │ │ │ @ instruction: 0xf85af7fa │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9e2f066 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ @ instruction: 0xf850f7fa │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d8f066 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ @ instruction: 0xf846f7fa │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9cef066 │ │ │ │ vmla.i8 d27, d29, d14 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - @ instruction: 0xf648f9c3 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.i8 , q12, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ @ instruction: 0x4630b9bb │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ - @ instruction: 0xf648ff3d │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrecps.f32 d31, d8, d29 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf06641f0 │ │ │ │ svclt 0x0000b9af │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec482e4 │ │ │ │ + bl 0xfec4823c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ stcls 8, cr6, [r4, #-292] @ 0xfffffedc │ │ │ │ @ instruction: 0xf066461e │ │ │ │ @ instruction: 0xf114f99d │ │ │ │ suble r0, sl, r4, ror #30 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d16, d20 │ │ │ │ + vshr.s64 q10, q2, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -pc, lsl #19 @ │ │ │ │ stc2 0, cr15, [lr], #-80 @ 0xffffffb0 │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ vhadd.s8 , q4, │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ stmiblt sp!, {r0, r1, r2, r3, r4, r5, r6, r8, fp, ip, sp, lr, pc} │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf974f066 │ │ │ │ tstcs r1, r8 │ │ │ │ mrc2 7, 7, pc, cr6, cr15, {7} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stmdblt r8!, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ mcr2 7, 7, pc, cr10, cr15, {7} @ │ │ │ │ andeq pc, r8, r5, lsl r1 @ │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - @ instruction: 0xf648f957 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmul.i8 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ vmla.i8 , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vshr.s64 d21, d8, #64 │ │ │ │ + vmla.i d20, d16, d0[2] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ ldrtmi pc, [r0], -r5, asr #18 @ │ │ │ │ - blx 0xffa2d206 │ │ │ │ + blx 0xffa2d15e │ │ │ │ stmdacs r0, {r0, r9, sl, lr} │ │ │ │ ldmdblt r6, {r0, r2, r4, r5, r7, r8, ip, lr, pc}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf934f066 │ │ │ │ @ instruction: 0x4631e7b3 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf928f066 │ │ │ │ svclt 0x0000e7a7 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec483f4 │ │ │ │ + bl 0xfec4834c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ ldrmi r9, [sp], -r6, lsl #28 │ │ │ │ @ instruction: 0xf916f066 │ │ │ │ svcpl 0x0080f514 │ │ │ │ @ instruction: 0x4621d230 │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf90cf066 │ │ │ │ - subvs pc, ip, r8, asr #4 │ │ │ │ + rsbspl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf906f066 │ │ │ │ vqdmulh.s , q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ - bllt 0x1caf630 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x1caf588 │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f0f066 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8eaf066 │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt r2!, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ ldrtmi r4, [r8], -r7, ror #4 │ │ │ │ - blx 0x20ad2a8 │ │ │ │ + blx 0x20ad200 │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r9], -r7, asr #1 │ │ │ │ - adccc pc, ip, r8, asr #4 │ │ │ │ + sbcscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d4f066 │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], #141 @ 0x8d │ │ │ │ stmialt ip, {r1, r2, r5, r6, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ @ instruction: 0xe7d7fff3 │ │ │ │ strtmi r2, [r8], -r0, lsl #2 │ │ │ │ mcr2 7, 2, pc, cr10, cr15, {7} @ │ │ │ │ svclt 0x0000e7c7 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec484bc │ │ │ │ + bl 0xfec48414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmul.i8 d27, d24, d0 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ vcgt.s8 d16, d13, d30 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ stccs 1, cr0, [r0, #-188] @ 0xffffff44 │ │ │ │ ldrmi fp, [r9], -r8, lsl #30 │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ stmialt r6!, {r1, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ vmax.s8 d20, d8, d4 │ │ │ │ - vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ + vaddl.s8 , d16, d16 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x2100f89f │ │ │ │ @ instruction: 0xf7ff4620 │ │ │ │ vceq.f32 d31, d8, d17 │ │ │ │ - vaddl.s8 q11, d16, d0 │ │ │ │ + vshr.s64 d21, d16, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0xf114f895 │ │ │ │ tstle ip, r8 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf888f066 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ svclt 0x00082d00 │ │ │ │ vmin.s8 d20, d8, d9 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d16, d28, #64 │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0664038 │ │ │ │ tstcs r0, r5, ror r8 │ │ │ │ ldc2l 7, cr15, [r8, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7e8 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48560 │ │ │ │ + bl 0xfec484b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d05 │ │ │ │ pldw [r4, #-2145] @ 0xfffff79f │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ vtst.8 , q4, │ │ │ │ - vaddl.s8 q11, d16, d12 │ │ │ │ + vshr.s64 d21, d28, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ @ instruction: 0x4628f851 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ - @ instruction: 0xf648ff8b │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmax.f32 d31, d24, d11 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vadd.i8 , q6, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ rsbmi fp, r6, #4128768 @ 0x3f0000 │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ @ instruction: 0x4602f9db │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf066002e │ │ │ │ vtst.8 d31, d12, d17 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0664070 │ │ │ │ svclt 0x0000b829 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec485f0 │ │ │ │ + bl 0xfec48548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0669d04 │ │ │ │ pldw [r4, #-2073] @ 0xfffff7e7 │ │ │ │ andsle r5, lr, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf066002f │ │ │ │ vadd.i8 d31, d8, d15 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf066002e │ │ │ │ strtmi pc, [r8], -r9, lsl #16 │ │ │ │ @ instruction: 0xf7ff2101 │ │ │ │ - @ instruction: 0xf648ff43 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmax.f32 , q4, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vrecps.f32 , q14, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ rsbmi fp, r6, #988 @ 0x3dc │ │ │ │ @ instruction: 0xf00b4630 │ │ │ │ @ instruction: 0x4602f993 │ │ │ │ sbcsle r2, r9, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmax.f32 , q14, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ svclt 0x0000bfe1 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ - addvc pc, r8, r8, asr #12 │ │ │ │ + adcsvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ svcls 0x000a4615 │ │ │ │ stmdals r8, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ mcrls 6, 0, r4, cr11, cr12, {0} │ │ │ │ @ instruction: 0xffccf065 │ │ │ │ svcpl 0x0080f515 │ │ │ │ @ instruction: 0x4629d23d │ │ │ │ - addsvs pc, ip, r8, asr #4 │ │ │ │ + sbcpl pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffc2f065 │ │ │ │ strtmi r4, [r0], -r9, asr #12 │ │ │ │ mrc2 7, 1, pc, cr0, cr9, {7} │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffb8f065 │ │ │ │ strtmi r4, [r0], -r1, asr #12 │ │ │ │ mcr2 7, 1, pc, cr6, cr9, {7} @ │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffaef065 │ │ │ │ ldrtmi r4, [r9], -r0, lsr #12 │ │ │ │ mrc2 7, 0, pc, cr12, cr9, {7} │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffa4f065 │ │ │ │ vpadd.i8 , , q11 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - @ instruction: 0xf648ff99 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrecps.f32 d31, d24, d9 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vrecps.f32 d31, d28, d3 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ @ instruction: 0xf1c5bf8b │ │ │ │ ldrbmi r0, [r0], -r0, lsl #20 │ │ │ │ @ instruction: 0xf926f00b │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4651d0b9 │ │ │ │ - adccc pc, ip, r8, asr #4 │ │ │ │ + sbcscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7cf065 │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ svclt 0x0074f065 │ │ │ │ ldrtmi r2, [r0], -r1, lsl #2 │ │ │ │ ldc2l 7, cr15, [r6], #1020 @ 0x3fc │ │ │ │ svclt 0x0000e7d5 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48764 │ │ │ │ + bl 0xfec486bc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ @ instruction: 0xf0659e04 │ │ │ │ @ instruction: 0xf64cff5d │ │ │ │ vaddl.s8 , d0, d24 │ │ │ │ andcs r0, r0, #148 @ 0x94 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ - bllt 0x20305bc │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + bllt 0x2030514 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff4af065 │ │ │ │ vmla.i8 d27, d29, d14 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - @ instruction: 0xf648ff3f │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrecps.f32 d31, d8, d31 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ pop {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf0654070 │ │ │ │ shasxmi fp, r1, r7 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff2cf065 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ svclt 0x0024f065 │ │ │ │ - rsbsvs pc, r0, r8, asr #4 │ │ │ │ + adcpl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff1ef065 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ stc2 7, cr15, [r0], #1020 @ 0x3fc │ │ │ │ - addvs pc, r0, r8, asr #4 │ │ │ │ + adcspl pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff14f065 │ │ │ │ andeq pc, r8, r4, lsl r1 @ │ │ │ │ vand d29, d8, d4 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ vmax.f32 d31, d8, d7 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d16, d28, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7b1fefd │ │ │ │ @ instruction: 0xf7ff2100 │ │ │ │ @ instruction: 0xe7f0fc7f │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48850 │ │ │ │ + bl 0xfec487a8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8176 @ 0x1ff0 │ │ │ │ strmi r4, [sp], -r4, lsl #12 │ │ │ │ strmi r2, [r1], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0144618 │ │ │ │ @ instruction: 0xb1a8f885 │ │ │ │ vmax.s8 d20, d24, d4 │ │ │ │ - vaddhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ vshl.s8 d16, d30, d13 │ │ │ │ - vsubw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vcgt.s8 d16, d8, d31 │ │ │ │ - vaddl.s8 q11, d16, d24 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ stccs 0, cr0, [r0, #-184] @ 0xffffff48 │ │ │ │ strtmi fp, [r3], -r8, lsl #30 │ │ │ │ andne lr, r0, #220, 18 @ 0x370000 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 13, cr15, cr2, cr5, {3} │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082d00 │ │ │ │ @ instruction: 0x4621461a │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 11, cr15, cr14, cr5, {3} │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb096 │ │ │ │ - vqdmulh.s d20, d24, d5 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b85 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ mcrls 6, 1, r4, cr0, cr5, {0} │ │ │ │ @ instruction: 0x871ee9dd │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ stmibvc r0, {r2, r5, sl, ip, sp, lr, pc}^ │ │ │ │ cdp2 0, 10, cr15, cr2, cr5, {3} │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vhadd.s8 q12, q12, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf1b9fe95 │ │ │ │ vmax.f32 d0, d0, d13 │ │ │ │ @ instruction: 0xf64d8090 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ + vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0x06220333 │ │ │ │ orreq lr, r9, #3072 @ 0xc00 │ │ │ │ vrecps.f32 , , │ │ │ │ - vmlsl.s8 , d0, d12 │ │ │ │ + vmvn.i16 d16, #3072 @ 0x0c00 │ │ │ │ vpmax.s8 d16, d8, d31 │ │ │ │ - ldrbmi r6, [r1], -r8, asr #3 │ │ │ │ + @ instruction: 0x465151f8 │ │ │ │ vqrdmlsh.s d27, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d13, d30 │ │ │ │ - vpmax.s8 d17, d13, d12 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vpmin.s8 d16, d13, d28 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ svclt 0x0048002f │ │ │ │ - beq 0xcee24c │ │ │ │ + beq 0xcee1a4 │ │ │ │ svcvc 0x0080f414 │ │ │ │ stmibcc r8, {r0, r1, r4, r6, r7, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf248ac05 │ │ │ │ - vrshr.s64 q11, q6, #64 │ │ │ │ + vsubl.s8 q11, d0, d12 │ │ │ │ svclt 0x0008022e │ │ │ │ @ instruction: 0xf6454602 │ │ │ │ - vmla.i d16, d16, d0[5] │ │ │ │ + vmov.i32 d16, #4 @ 0x00000004 │ │ │ │ vqadd.s8 d16, d8, d18 │ │ │ │ - vabal.s8 , d16, d4 │ │ │ │ + vshl.s64 d16, d20, #0 │ │ │ │ @ instruction: 0xf065052e │ │ │ │ subcs pc, r0, #1552 @ 0x610 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0x1bade10 │ │ │ │ + b 0x1aadd68 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2, #-513] @ 0xfffffdff │ │ │ │ vmax.s8 d20, d8, d16 │ │ │ │ - vshl.s64 q11, q10, #0 │ │ │ │ + vabal.s8 q11, d0, d20 │ │ │ │ strls r0, [r1, #-1326] @ 0xfffffad2 │ │ │ │ - ldrbcc pc, [r0, #-588]! @ 0xfffffdb4 @ │ │ │ │ + strcs pc, [r0, #588]! @ 0x24c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - strbmi pc, [r1], -sp, lsr #24 @ │ │ │ │ + strbmi pc, [r1], -r1, lsr #24 @ │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ @ instruction: 0xf642fe47 │ │ │ │ - blx 0x9ba4b4 │ │ │ │ + blx 0x9ba40c │ │ │ │ ldrbeq pc, [fp, r9, lsl #6] @ │ │ │ │ svccs 0x0000d569 │ │ │ │ addhi pc, lr, r0, asr #32 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr4, cr5, {3} │ │ │ │ cmnle r9, r0, lsl #28 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 2, cr15, cr8, cr5, {3} │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a44620 │ │ │ │ - movtcs lr, #2610 @ 0xa32 │ │ │ │ + movtcs lr, #2606 @ 0xa2e │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ andge pc, r8, sp, asr #17 │ │ │ │ - bicmi pc, r0, r8, asr #4 │ │ │ │ + mvnscc pc, r8, asr #4 │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf1b54619 │ │ │ │ - @ instruction: 0x4631fbf7 │ │ │ │ + ldrtmi pc, [r1], -fp, ror #23 @ │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ - blmi 0xe3105c │ │ │ │ - blls 0x64b884 │ │ │ │ + blmi 0xe30fb4 │ │ │ │ + blls 0x64b7dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ cmple lr, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06547f0 │ │ │ │ strtmi fp, [r1], -r1, lsl #28 │ │ │ │ - sbcpl pc, ip, ip, asr #12 │ │ │ │ + rscsmi pc, ip, ip, asr #12 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ @ instruction: 0xf065ac05 │ │ │ │ subcs pc, r0, #15936 @ 0x3e40 │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - b 0x1adee0 │ │ │ │ - bne 0x42e188 │ │ │ │ - beq 0xcee358 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + ldmib lr!, {r2, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + beq 0x102e0e0 │ │ │ │ + beq 0xcee2b0 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vrsra.s64 q11, q10, #64 │ │ │ │ + vsubw.s8 q11, q0, d20 │ │ │ │ movwls r0, #4910 @ 0x132e │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strtmi r2, [r0], -r1, lsl #4 │ │ │ │ - ldrbcc pc, [r0, #-588]! @ 0xfffffdb4 @ │ │ │ │ + strcs pc, [r0, #588]! @ 0x24c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ @ instruction: 0xf1b59500 │ │ │ │ - @ instruction: 0x4641fbbd │ │ │ │ + @ instruction: 0x4641fbb1 │ │ │ │ @ instruction: 0xf0654620 │ │ │ │ svccs 0x0000fdd7 │ │ │ │ vqadd.s8 d29, d24, d6 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ ldrtmi r0, [r9], -lr, lsr #32 │ │ │ │ stc2l 0, cr15, [sl, #404] @ 0x194 │ │ │ │ addsle r2, r5, r0, lsl #28 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe793fdbd │ │ │ │ vmax.s8 d20, d8, d25 │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe71afdb1 │ │ │ │ tstcs r0, r8, lsr r6 │ │ │ │ mrc2 7, 5, pc, cr4, cr15, {7} │ │ │ │ @ instruction: 0xf1b5e776 │ │ │ │ - svclt 0x0000fbf5 │ │ │ │ + svclt 0x0000fbe9 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec48af4 │ │ │ │ + bl 0xfec48a4c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - vrecps.f32 q8, q12, q8 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6470ff0 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldrmi r0, [r5], -lr, lsr #32 │ │ │ │ ldrmi r6, [ip], -r9, asr #16 │ │ │ │ ldc2 0, cr15, [r6, #404] @ 0x194 │ │ │ │ andcs r4, r0, #1114112 @ 0x110000 │ │ │ │ @ instruction: 0xf7f94629 │ │ │ │ stmiblt ip, {r0, r1, r2, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r6, #404] @ 0x194 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [lr, #-404]! @ 0xfffffe6c │ │ │ │ tstcs r1, r0, lsr #12 │ │ │ │ mcr2 7, 4, pc, cr2, cr15, {7} @ │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ ldcllt 0, cr15, [r2, #-404]! @ 0xfffffe6c │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ @ instruction: 0x461db096 │ │ │ │ @ instruction: 0x46144b31 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6476849 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ ldmdavs fp, {r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ ldmib sp, {r8, r9}^ │ │ │ │ @ instruction: 0xf065871c │ │ │ │ @ instruction: 0x4621fd57 │ │ │ │ andcs r4, r0, #2752512 @ 0x2a0000 │ │ │ │ - strne pc, [r4], #584 @ 0x248 │ │ │ │ + ldrteq pc, [r4], #584 @ 0x248 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - blx 0x22f980 │ │ │ │ + blx 0x22f8d8 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d5 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ @ instruction: 0xf1a4062f │ │ │ │ - movtcs lr, #2388 @ 0x954 │ │ │ │ + movtcs lr, #2384 @ 0x950 │ │ │ │ ldrmi r9, [r9], -r1, lsl #12 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ vshl.s8 d25, d2, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0x96000632 │ │ │ │ - blx 0x7ae09e │ │ │ │ + blx 0x4adff6 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [r4, #-404]! @ 0xfffffe6c │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d8, d17 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ strtmi r0, [r1], -lr, lsr #32 │ │ │ │ stc2 0, cr15, [sl, #-404]! @ 0xfffffe6c │ │ │ │ vmul.i8 , , │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - blmi 0x4b0e78 │ │ │ │ - blls 0x64ba68 │ │ │ │ + blmi 0x4b0dd0 │ │ │ │ + blls 0x64b9c0 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r3, r0, lsl #6 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06541f0 │ │ │ │ tstcs r0, pc, lsl #26 │ │ │ │ @ instruction: 0xf7ff4640 │ │ │ │ svccs 0x0000fe13 │ │ │ │ ldrdcs sp, [r1, -pc] │ │ │ │ @ instruction: 0xf7ff4638 │ │ │ │ strb pc, [r4, sp, lsl #28]! @ │ │ │ │ - blx 0x14ae10a │ │ │ │ + blx 0x11ae062 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ addseq ip, r4, r8, asr #26 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48c44 │ │ │ │ + bl 0xfec48b9c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480ff0 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0xf0659d04 │ │ │ │ pldw [r4, #-3311] @ 0xfffff311 │ │ │ │ eorle r5, r5, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ sha1c.32 , q12, │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf065002e │ │ │ │ - bllt 0x1c70df8 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x1c70d50 │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [r4], {101} @ 0x65 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [lr], {101} @ 0x65 │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ stcllt 0, cr15, [r6], {101} @ 0x65 │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ cdp2 0, 6, cr15, cr2, cr10, {0} │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ @ instruction: 0x4631d0d2 │ │ │ │ - adccc pc, ip, r8, asr #4 │ │ │ │ + sbcscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r8], #404 @ 0x194 │ │ │ │ - addmi pc, ip, ip, asr #4 │ │ │ │ + adcscc pc, ip, ip, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [r0], #404 @ 0x194 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ ldc2 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ svclt 0x0000e7d6 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec48cec │ │ │ │ + bl 0xfec48c44 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r5], -r8, ror #31 │ │ │ │ vhadd.s8 d27, d24, d2 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ stmiavs ip!, {r1, r2, r3, r5} │ │ │ │ ldc2 0, cr15, [sl], {101} @ 0x65 │ │ │ │ ldmdbcs pc, {r0, r3, r5, fp, sp, lr} @ │ │ │ │ ldrmi lr, [r4], -pc, asr #20 │ │ │ │ svclt 0x009fb224 │ │ │ │ - movwcc pc, #34381 @ 0x864d @ │ │ │ │ + teqpcs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, r1, #3072 @ 0xc00 │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ - @ instruction: 0xf641bf8b │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ + vmax.f32 d27, d17, d11 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ vmvn.i32 d16, #2 @ 0x00000002 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ @ instruction: 0xf24dfc81 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d0, d31 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ vfma.f32 , q4, │ │ │ │ - vmla.i d23, d0, d0[4] │ │ │ │ + vshr.s64 d22, d0, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stccs 12, cr15, [r0], {113} @ 0x71 │ │ │ │ addhi pc, r6, r0, lsl #6 │ │ │ │ vqdmull.s , d16, d19 │ │ │ │ strcc r8, [r5], #-138 @ 0xffffff76 │ │ │ │ @ instruction: 0xf2002c05 │ │ │ │ ldm pc, {r2, r5, r7, pc}^ @ │ │ │ │ cdpvs 0, 6, cr15, cr9, cr4, {0} │ │ │ │ strvs r7, [r3], #-2163 @ 0xfffff78d │ │ │ │ - tstpvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvs ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ mrrc2 0, 6, pc, r8, cr5 @ │ │ │ │ vceq.f32 d2, d0, d5 │ │ │ │ ldm pc, {r0, r1, r2, r7, pc}^ @ │ │ │ │ submi pc, r9, r6 │ │ │ │ tsteq r5, #-603979776 @ 0xdc000000 │ │ │ │ - andeq pc, r8, r8, asr #12 │ │ │ │ + eorsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ @ instruction: 0xf06568e9 │ │ │ │ sha1c.32 , q1, │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ andlt r0, r2, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ ldclt 0, cr15, [lr], #-404 @ 0xfffffe6c │ │ │ │ streq lr, [r6], #-2517 @ 0xfffff62b │ │ │ │ movwcs lr, #18901 @ 0x49d5 │ │ │ │ stmib sp, {r0, r3, r5, r6, r7, fp, sp, lr}^ │ │ │ │ vshl.s8 d16, d0, d8 │ │ │ │ - vmla.i d23, d16, d0[2] │ │ │ │ + vshr.s64 q11, q12, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7e8fc31 │ │ │ │ - adcsvc pc, ip, r8, asr #4 │ │ │ │ + rscvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl], #-404 @ 0xfffffe6c │ │ │ │ stmdbcs r0, {r0, r3, r5, r6, r7, fp, sp, lr} │ │ │ │ vrhadd.s8 , , │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ bfi pc, sp, (invalid: 24:20) @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - adcvc pc, r4, r8, asr #4 │ │ │ │ + sbcsvs pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r4], {101} @ 0x65 │ │ │ │ ldmib r5, {r0, r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ vhsub.s8 d17, d8, d3 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ strb pc, [r2, fp, lsl #24] @ │ │ │ │ andne lr, r3, #3489792 @ 0x354000 │ │ │ │ - rsbvc pc, ip, r8, asr #4 │ │ │ │ + addsvs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], {101} @ 0x65 │ │ │ │ vaba.s8 d30, d24, d25 │ │ │ │ - vsra.s64 q11, q12, #64 │ │ │ │ + vaddw.s8 q11, q0, d24 │ │ │ │ ldr r0, [sp, lr, lsr #2] │ │ │ │ - teqpvc ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + msrvs (UNDEF: 108), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vaba.s8 d30, d24, d8 │ │ │ │ - vbic.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmla.f d22, d0, d0[4] │ │ │ │ ldr r0, [r3, lr, lsr #2] │ │ │ │ - msrvc R12_usr, r8 │ │ │ │ + cmppvs r4, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ vabd.s8 d30, d24, d14 │ │ │ │ - vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ + vmla.f d22, d0, d0[2] │ │ │ │ str r0, [r9, lr, lsr #2] │ │ │ │ svclt 0x00042c80 │ │ │ │ - tstpvc r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpvs r0, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtmi sp, [r1], -r2, lsl #1 │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ - blx 0xff7ade1a │ │ │ │ + blx 0xff7add72 │ │ │ │ vabd.s8 d30, d29, d0 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ str pc, [r6, pc, asr #23] │ │ │ │ - @ instruction: 0xf6482000 │ │ │ │ - vbic.i32 d16, #0 @ 0x00000000 │ │ │ │ - blmi 0x232160 │ │ │ │ + vhadd.s8 d18, d8, d0 │ │ │ │ + vmla.f d23, d0, d0[4] │ │ │ │ + blmi 0x2320b8 │ │ │ │ adcsvc pc, r2, #1325400064 @ 0x4f000000 │ │ │ │ @ instruction: 0xf1499000 │ │ │ │ vadd.i8 , q12, │ │ │ │ - vmla.f d23, d0, d0[2] │ │ │ │ + vbic.i32 q11, #8 @ 0x00000008 │ │ │ │ ldrb r0, [pc, -lr, lsr #2] │ │ │ │ - eorseq lr, r3, r8, lsl #10 │ │ │ │ + eorseq lr, r3, r8, lsr r4 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0010f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x160354c │ │ │ │ + blmi 0x16034a4 │ │ │ │ tstcs r0, r6, lsl r6 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0x873ce9dd │ │ │ │ - svc 0x00b2f1a3 │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + svc 0x00aef1a3 │ │ │ │ + @ instruction: 0xf6476861 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vaddhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c004b4 │ │ │ │ @ instruction: 0xf065042e │ │ │ │ subcs pc, r0, #156672 @ 0x26400 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - svc 0x00a2f1a3 │ │ │ │ + svc 0x009ef1a3 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls r2, [r2], #-513 @ 0xfffffdff │ │ │ │ vadd.i8 d26, d8, d21 │ │ │ │ - vmls.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c034f0 │ │ │ │ strls r0, [r1], #-1071 @ 0xfffffbd1 │ │ │ │ - ldrbtcc pc, [r0], #-588 @ 0xfffffdb4 @ │ │ │ │ + strtcs pc, [r0], #588 @ 0x24c │ │ │ │ ldrteq pc, [r2], #-704 @ 0xfffffd40 @ │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - ldrtmi pc, [r1], -r5, ror #18 @ │ │ │ │ + @ instruction: 0x4631f959 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ - vldrcs d15, [pc, #-508] @ 0xf1b40 │ │ │ │ + vldrcs d15, [pc, #-508] @ 0xf1a98 │ │ │ │ @ instruction: 0xf64dd850 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ - bl 0x1b2a14 │ │ │ │ + vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + bl 0x1b296c │ │ │ │ vcgt.s8 d16, d16, d5 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ vqdmulh.s , q4, │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #7013 @ 0x1b65 @ │ │ │ │ addcs r4, r0, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fcfb │ │ │ │ eorsle r2, r7, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 5, pc, cr12, cr15, {7} @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a825 │ │ │ │ - movtcs lr, #3936 @ 0xf60 │ │ │ │ + movtcs lr, #3932 @ 0xf5c │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, lsl #8 │ │ │ │ - biceq pc, r4, r1, asr #12 │ │ │ │ + mvnsvc pc, r1, asr #4 │ │ │ │ teqpeq r2, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ ldrmi r9, [r9], -r1, lsl #2 │ │ │ │ - @ instruction: 0xf922f1b5 │ │ │ │ + @ instruction: 0xf916f1b5 │ │ │ │ stmdage r5!, {r0, r3, r4, r5, r9, sl, lr} │ │ │ │ - blx 0x102df56 │ │ │ │ + blx 0x102deae │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d12a │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d26 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ - bllt 0xc2df74 │ │ │ │ - @ instruction: 0xf6414629 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + bllt 0xc2decc │ │ │ │ + vmax.s8 d20, d1, d25 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ ldr pc, [r4, r5, lsr #22]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ vrhadd.s8 d29, d8, d10 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7bffb17 │ │ │ │ vmax.s8 q10, q4, │ │ │ │ - vsubl.s8 , d16, d4 │ │ │ │ + vrshr.s64 d16, d20, #64 │ │ │ │ vhsub.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldr pc, [r3, fp, lsl #22]! │ │ │ │ - @ instruction: 0xf954f1b5 │ │ │ │ + @ instruction: 0xf948f1b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ ldrbmi lr, [r0, sp, lsr #18]! │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0008f8cc │ │ │ │ @ instruction: 0x460cb0b6 │ │ │ │ - blmi 0x15036c0 │ │ │ │ + blmi 0x1503618 │ │ │ │ @ instruction: 0x21004690 │ │ │ │ stmdage r5, {r7, r9, sp} │ │ │ │ teqls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - strne pc, [r4], r8, asr #4 │ │ │ │ + ldrteq pc, [r4], r8, asr #4 @ │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - strbmi pc, [r0, #584] @ 0x248 @ │ │ │ │ - streq pc, [pc, #-704]! @ 0xf1ba4 │ │ │ │ + ldrbcc pc, [r0, #584]! @ 0x248 @ │ │ │ │ + streq pc, [pc, #-704]! @ 0xf1afc │ │ │ │ ldmdbge lr!, {r0, r2, r3, r4, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ - cdp 1, 15, cr15, cr4, cr3, {5} │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + cdp 1, 15, cr15, cr0, cr3, {5} │ │ │ │ + @ instruction: 0xf6476861 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ vhadd.s8 d16, d12, d30 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf0650432 │ │ │ │ subcs pc, r0, #897024 @ 0xdb000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - cdp 1, 14, cr15, cr4, cr3, {5} │ │ │ │ + cdp 1, 14, cr15, cr0, cr3, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strls r9, [r1, #-1538] @ 0xfffff9fe │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - strbmi pc, [r1], -pc, lsr #17 @ │ │ │ │ + strbmi pc, [r1], -r3, lsr #17 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ subcs pc, r0, #823296 @ 0xc9000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - cdp 1, 13, cr15, cr2, cr3, {5} │ │ │ │ + cdp 1, 12, cr15, cr14, cr3, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ strpl lr, [r1], -sp, asr #19 │ │ │ │ @ instruction: 0xf1b59400 │ │ │ │ - @ instruction: 0x4639f89d │ │ │ │ + @ instruction: 0x4639f891 │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0xf1bafab7 │ │ │ │ ldmdale r5!, {r0, r1, r2, r3, r4, r8, r9, sl, fp} │ │ │ │ - movwcc pc, #34381 @ 0x864d @ │ │ │ │ + teqpcs r8, #80740352 @ p-variant is OBSOLETE @ 0x4d00000 │ │ │ │ teqpeq r3, #192, 4 @ p-variant is OBSOLETE │ │ │ │ orreq lr, sl, #3072 @ 0xc00 │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ rscne pc, r0, #13828096 @ 0xd30000 │ │ │ │ - blx 0xfeaae080 │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + blx 0xfeaadfd8 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xfe82e094 │ │ │ │ + blx 0xfe82dfec │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r2, [r8], -r0, lsl #5 │ │ │ │ ldc2 0, cr15, [r2], #-76 @ 0xffffffb4 │ │ │ │ mvnlt r4, r1, lsl #12 │ │ │ │ @ instruction: 0xf7f9a805 │ │ │ │ stmdage r5, {r0, r2, r3, r4, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsr fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d12a │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d26 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ eorslt r0, r6, lr, lsr #32 │ │ │ │ @ instruction: 0x47f0e8bd │ │ │ │ - blt 0x20ae0d0 │ │ │ │ - @ instruction: 0xf6414651 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + blt 0x20ae028 │ │ │ │ + vmin.s8 q10, , │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ @ instruction: 0xe7cffa77 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vrhadd.s8 d29, d13, d10 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r9, r9, ror #20] @ │ │ │ │ vmax.s8 q10, , │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7cdfa5d │ │ │ │ - @ instruction: 0xf8a6f1b5 │ │ │ │ + @ instruction: 0xf89af1b5 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49190 │ │ │ │ + bl 0xfec490e8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ adcslt r0, r7, r0, lsl pc │ │ │ │ ldrmi r4, [ip], -sp, lsl #12 │ │ │ │ ldrmi r4, [r7], -r5, asr #22 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r0, r2, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9335 │ │ │ │ cdpls 3, 3, cr0, cr12, cr0, {0} │ │ │ │ - cdp 1, 5, cr15, cr0, cr3, {5} │ │ │ │ - vadd.i8 q11, q4, │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + cdp 1, 4, cr15, cr12, cr3, {5} │ │ │ │ + @ instruction: 0xf6476869 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ subcs pc, r0, #241664 @ 0x3b000 │ │ │ │ stmdage r5!, {r8, sp} │ │ │ │ - cdp 1, 4, cr15, cr4, cr3, {5} │ │ │ │ + cdp 1, 4, cr15, cr0, cr3, {5} │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5!, {r0, r9, sp} │ │ │ │ - strne pc, [r4, #584] @ 0x248 │ │ │ │ + ldreq pc, [r4, #584]! @ 0x248 │ │ │ │ streq pc, [lr, #-704]! @ 0xfffffd40 │ │ │ │ vrshl.s8 d25, d2, d8 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ strls r0, [r1, #-1327] @ 0xfffffad1 │ │ │ │ - ldrbcc pc, [r0, #-588]! @ 0xfffffdb4 @ │ │ │ │ + strcs pc, [r0, #588]! @ 0x24c │ │ │ │ ldreq pc, [r2, #-704]! @ 0xfffffd40 │ │ │ │ - @ instruction: 0xf1b59500 │ │ │ │ - ldrtmi pc, [r9], -r3, lsl #16 @ │ │ │ │ + @ instruction: 0xf1b49500 │ │ │ │ + shsub8mi pc, r9, r7 @ │ │ │ │ @ instruction: 0xf065a825 │ │ │ │ @ instruction: 0x2c1ffa1d │ │ │ │ @ instruction: 0xf64dd835 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ - bl 0x1b2cd8 │ │ │ │ + vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + bl 0x1b2c30 │ │ │ │ vcgt.s8 d16, d16, d4 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06512e0 │ │ │ │ vpmax.s8 d31, d8, d13 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d0, d30 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0650032 │ │ │ │ movwcs pc, #6659 @ 0x1a03 @ │ │ │ │ addcs r4, r0, #51380224 @ 0x3100000 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4601fb99 │ │ │ │ stmdage r5, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf904f7f9 │ │ │ │ @ instruction: 0xf7ffa805 │ │ │ │ - blmi 0x77157c │ │ │ │ - blls 0xe4c0bc │ │ │ │ + blmi 0x7714d4 │ │ │ │ + blls 0xe4c014 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1280300 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, r5, ip, sp, pc} │ │ │ │ @ instruction: 0xf06540f0 │ │ │ │ strtmi fp, [r1], -r5, ror #19 │ │ │ │ - sbceq pc, r4, r1, asr #12 │ │ │ │ + rscsvc pc, r4, r1, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ @ instruction: 0xf9def065 │ │ │ │ ldmdblt r6, {r0, r1, r2, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9d2f065 │ │ │ │ @ instruction: 0x4631e7db │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf9c6f065 │ │ │ │ @ instruction: 0xf1b5e7cf │ │ │ │ - svclt 0x0000f80f │ │ │ │ + svclt 0x0000f803 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00c8f8cc │ │ │ │ addlt r2, r7, r1, lsl #6 │ │ │ │ strmi r4, [lr], -r5, lsl #12 │ │ │ │ @ instruction: 0x460a4617 │ │ │ │ ldrmi r4, [r8], -r1, lsl #12 │ │ │ │ - blx 0x13ae12a │ │ │ │ + blx 0x13ae082 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ stmdahi r1, {r2, r3, r4, r7, pc} │ │ │ │ cdpne 6, 4, cr4, cr11, cr4, {0} │ │ │ │ stmdale sl, {r4, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ stmdbeq r9, {r0, r1, r2, r3, r4, r5, r8, r9, sl, fp, ip, lr} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ stmdbeq r9, {r0, r3, r8, fp} │ │ │ │ - bvc 0x334524 │ │ │ │ + bvc 0x33447c │ │ │ │ @ instruction: 0xf6480083 │ │ │ │ - vmul.i d17, d16, d0[3] │ │ │ │ + @ instruction: 0xf2c008fc │ │ │ │ stclne 8, cr0, [r5], #-184 @ 0xffffff48 │ │ │ │ stmdbeq lr, {r2, r8, ip, sp, lr, pc} │ │ │ │ - adcsne pc, r0, r8, asr #12 │ │ │ │ + rsceq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf98ef065 │ │ │ │ svcne 0x0001f815 │ │ │ │ @ instruction: 0xf0654640 │ │ │ │ strmi pc, [r9, #2441]! @ 0x989 │ │ │ │ - blvc 0xff96690c │ │ │ │ - sbcsne pc, r4, r8, asr #12 │ │ │ │ + blvc 0xff966864 │ │ │ │ + andne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf980f065 │ │ │ │ - adcne pc, ip, r8, asr #12 │ │ │ │ + sbcseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf97af065 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ svclt 0x00082f00 │ │ │ │ @ instruction: 0x4631461a │ │ │ │ - adcpl pc, r4, r8, asr #4 │ │ │ │ + sbcsmi pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, ip, sp, pc} │ │ │ │ @ instruction: 0xf06543f0 │ │ │ │ - @ instruction: 0xf648b965 │ │ │ │ - vmla.i d16, d0, d0[1] │ │ │ │ + vmla.i8 , q4, │ │ │ │ + vmvn.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0x2e02f95f │ │ │ │ mrcne 0, 3, sp, cr3, cr0, {0} │ │ │ │ - @ instruction: 0xf6451c65 │ │ │ │ - vmlal.s8 q8, d16, d16 │ │ │ │ + sha1c.32 , , │ │ │ │ + @ instruction: 0xf2c078d0 │ │ │ │ ldrmi r0, [ip], #-2097 @ 0xfffff7cf │ │ │ │ @ instruction: 0xf065e003 │ │ │ │ adcmi pc, ip, #1359872 @ 0x14c000 │ │ │ │ @ instruction: 0xf815d004 │ │ │ │ strbmi r1, [r0], -r1, lsl #30 │ │ │ │ mvnsle r2, r0, lsl #18 │ │ │ │ - rsbeq pc, r4, r8, asr #12 │ │ │ │ + addsvc pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf946f065 │ │ │ │ stmdahi r1, {r1, r3, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - rsbeq pc, r8, r8, asr #12 │ │ │ │ + addsvc pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ addlt fp, r9, #299008 @ 0x49000 │ │ │ │ @ instruction: 0xf93cf065 │ │ │ │ stmibvc r3!, {r5, r6, r7, r8, fp, ip, sp, lr} │ │ │ │ stmdbvc r1!, {r1, r5, r6, r8, fp, ip, sp, lr} │ │ │ │ - @ instruction: 0xf6489000 │ │ │ │ - vshr.s64 d16, d0, #64 │ │ │ │ + vhadd.s8 d25, d8, d0 │ │ │ │ + vmla.i d23, d16, d0[0] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xf648f931 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q8, q6, #64 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ str pc, [pc, fp, lsr #18]! │ │ │ │ andne lr, r1, #208, 18 @ 0x340000 │ │ │ │ - addne pc, r0, r8, asr #12 │ │ │ │ + adcseq pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf922f065 │ │ │ │ stmdahi r1, {r1, r2, r5, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ - @ instruction: 0xf6486842 │ │ │ │ - vshr.s64 d16, d20, #64 │ │ │ │ - blt 0x13322bc │ │ │ │ + vadd.i8 q11, q4, q1 │ │ │ │ + vmla.i d23, d16, d0[5] │ │ │ │ + blt 0x1332214 │ │ │ │ @ instruction: 0xf065b289 │ │ │ │ - bvc 0xfe970668 │ │ │ │ + bvc 0xfe9705c0 │ │ │ │ ldmdale r8, {r2, r8, fp, sp}^ │ │ │ │ @ instruction: 0xf001e8df │ │ │ │ - blcc 0x1184758 │ │ │ │ + blcc 0x11846b0 │ │ │ │ ldmdblt r5, {r0, r1, r3, r4}^ │ │ │ │ - orrne pc, r4, r8, asr #4 │ │ │ │ + @ instruction: 0x01b4f248 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf904f065 │ │ │ │ strtmi lr, [r9], -r8, lsl #15 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8f8f065 │ │ │ │ @ instruction: 0xf648e77c │ │ │ │ - vmvn.i32 d17, #12 @ 0x0000000c │ │ │ │ + vmla.i d16, d0, d0[7] │ │ │ │ @ instruction: 0xf065002e │ │ │ │ stclvc 8, cr15, [r0], #964 @ 0x3c4 │ │ │ │ - blvc 0x19910e8 │ │ │ │ + blvc 0x1991040 │ │ │ │ andls r7, r4, r1, lsr #22 │ │ │ │ - subne pc, ip, r8, asr #12 │ │ │ │ + rsbseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ strls r7, [r3, #-3237] @ 0xfffff35b │ │ │ │ strls r7, [r2, #-3173] @ 0xfffff39b │ │ │ │ strls r7, [r1, #-3109] @ 0xfffff3db │ │ │ │ strls r7, [r0], #-3044 @ 0xfffff41c │ │ │ │ @ instruction: 0xf8def065 │ │ │ │ - adcne pc, ip, r8, asr #12 │ │ │ │ + sbcseq pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8d8f065 │ │ │ │ @ instruction: 0xf648e75c │ │ │ │ - vaddl.s8 , d0, d24 │ │ │ │ + vmov.i32 q8, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ @ instruction: 0xe7def8d1 │ │ │ │ - andsne pc, r4, r8, asr #12 │ │ │ │ + subeq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8caf065 │ │ │ │ @ instruction: 0xf648e7d7 │ │ │ │ - vaddl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d16, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf065002e │ │ │ │ ldrb pc, [r0, r3, asr #17] @ │ │ │ │ - rscseq pc, r4, r8, asr #12 │ │ │ │ + eoreq pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8bcf065 │ │ │ │ vabd.s8 q15, q12, │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf065002f │ │ │ │ @ instruction: 0xe7c2f8b5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ stmdami pc, {r0, r7, r9, sl, lr}^ @ │ │ │ │ @@ -231357,67 +231315,67 @@ │ │ │ │ tstpeq r0, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ stmdacs r0, {r0, r1, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r3, {r2, r5, r6, ip, lr, pc} │ │ │ │ movwcs r9, #4869 @ 0x1305 │ │ │ │ tstpeq r4, r5, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x32e3ac │ │ │ │ + blx 0x32e304 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ strbmi r6, [r9], -r5, lsl #16 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blne 0xfe22ec94 │ │ │ │ - bleq 0xcaee78 │ │ │ │ + bleq 0xfee2ebec │ │ │ │ + bleq 0xcaedd0 │ │ │ │ @ instruction: 0xf85ef065 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ vadd.i8 d26, d8, d7 │ │ │ │ - vmull.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c03af0 │ │ │ │ @ instruction: 0xf1a30a2f │ │ │ │ - movtcs lr, #3172 @ 0xc64 │ │ │ │ + movtcs lr, #3168 @ 0xc60 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf8cda807 │ │ │ │ vhadd.s8 d27, d12, d8 │ │ │ │ - vbic.i16 , #0 @ 0x0000 │ │ │ │ + vqdmlal.s q9, d16, d16 │ │ │ │ @ instruction: 0xf8cd0932 │ │ │ │ @ instruction: 0xf8cda004 │ │ │ │ @ instruction: 0xf1b49000 │ │ │ │ - strbmi pc, [r1], -r7, lsr #28 @ │ │ │ │ + @ instruction: 0x4641fe1b │ │ │ │ @ instruction: 0xf065a807 │ │ │ │ strtmi pc, [r1], -r1, asr #16 │ │ │ │ @ instruction: 0xf7fb4638 │ │ │ │ subcs pc, r0, #1003520 @ 0xf5000 │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - mcrr 1, 10, pc, r6, cr3 @ │ │ │ │ + mcrr 1, 10, pc, r2, cr3 @ │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ - blge 0x16cb08 │ │ │ │ + blge 0x16ca60 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ - mrc2 1, 0, pc, cr0, cr4, {5} │ │ │ │ + mcr2 1, 0, pc, cr4, cr4, {5} @ │ │ │ │ stmdage r7, {r0, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf82af065 │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf7f84631 │ │ │ │ andcs pc, r0, #1088 @ 0x440 │ │ │ │ strtmi r9, [r9], -r5, lsl #16 │ │ │ │ mcr2 7, 3, pc, cr0, cr15, {7} @ │ │ │ │ ldmdavs sl, {r0, r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d10a │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d10 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r9, lr, lsr #32 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ ldmdalt r0, {r0, r2, r5, r6, ip, sp, lr, pc} │ │ │ │ ldr r9, [sl, r5] │ │ │ │ - mrc2 1, 2, pc, cr8, cr4, {5} │ │ │ │ + mcr2 1, 2, pc, cr12, cr4, {5} @ │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, ror #30 │ │ │ │ + mlaseq r3, r4, lr, sp │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49630 │ │ │ │ + bl 0xfec49588 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46070f90 │ │ │ │ addslt r4, r7, lr, lsr #16 │ │ │ │ stmdavs r0, {r0, r8, r9, sp} │ │ │ │ @ instruction: 0xf04f9015 │ │ │ │ andcs r0, r4, #0 │ │ │ │ @ instruction: 0x460c4618 │ │ │ │ @@ -231429,334 +231387,334 @@ │ │ │ │ strmi pc, [r5], -r7, lsl #19 │ │ │ │ stmdavs r5, {r8, ip, sp, pc} │ │ │ │ @ instruction: 0xf1042301 │ │ │ │ andcs r0, r4, #8, 2 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4604f97d │ │ │ │ stmdavs r4, {r8, ip, sp, pc} │ │ │ │ - vmin.s8 d20, d8, d25 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474639 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #860 @ 0x35c │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0xff92eb20 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bl 0xff82ea78 │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vqdmlal.s q10, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - cmnpcc r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + movcs pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - @ instruction: 0x4631fd9f │ │ │ │ + @ instruction: 0x4631fd93 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ andcs pc, r0, #740 @ 0x2e4 │ │ │ │ strtmi r4, [r8], -r1, lsr #12 │ │ │ │ ldc2l 7, cr15, [r4, #1020]! @ 0x3fc │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d108 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d8 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ svclt 0x00a4f064 │ │ │ │ - stc2l 1, cr15, [lr, #720]! @ 0x2d0 │ │ │ │ + stc2l 1, cr15, [r2, #720]! @ 0x2d0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0078f8cc │ │ │ │ @ instruction: 0x461fb099 │ │ │ │ - vpadd.i8 d20, d8, d18 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b32 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ ldmib sp, {r2, r5, r8, r9, fp, ip, pc}^ │ │ │ │ ldrmi r9, [r0], r2, lsr #22 │ │ │ │ vcgt.s8 d25, d8, d5 │ │ │ │ - vsubhn.i16 d17, q8, q2 │ │ │ │ + @ instruction: 0xf2c006b4 │ │ │ │ @ instruction: 0xf8dd062e │ │ │ │ @ instruction: 0xf064a094 │ │ │ │ subcs pc, r0, #508 @ 0x1fc │ │ │ │ stmdage r7, {r8, sp} │ │ │ │ - bl 0xfe32ebd0 │ │ │ │ + bl 0xfe22eb28 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r7, {r0, r9, sp} │ │ │ │ vmax.s8 d25, d8, d2 │ │ │ │ - vmls.f d20, d16, d0[0] │ │ │ │ + vshl.s64 , q8, #0 │ │ │ │ vrshl.s8 d16, d31, d12 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ strls r0, [r1, #-1074] @ 0xfffffbce │ │ │ │ @ instruction: 0xf1b49400 │ │ │ │ - bge 0x2f1a94 │ │ │ │ + bge 0x2f19bc │ │ │ │ @ instruction: 0x46414610 │ │ │ │ @ instruction: 0xff64f064 │ │ │ │ ldrtmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0x730564 │ │ │ │ + blx 0x7304bc │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a807 │ │ │ │ - movtcs lr, #2922 @ 0xb6a │ │ │ │ + movtcs lr, #2918 @ 0xb66 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r1, r2, fp, sp, pc}^ │ │ │ │ strls r5, [r0], #-1537 @ 0xfffff9ff │ │ │ │ - ldc2 1, cr15, [r4, #-720]! @ 0xfffffd30 │ │ │ │ + stc2 1, cr15, [r8, #-720]! @ 0xfffffd30 │ │ │ │ ldrmi sl, [r0], -r7, lsl #20 │ │ │ │ @ instruction: 0xf0644649 │ │ │ │ stmdami pc, {r0, r2, r3, r6, r8, r9, sl, fp, ip, sp, lr, pc} @ │ │ │ │ ldrbmi r2, [r9], -r0, lsl #4 │ │ │ │ ldc2 7, cr15, [r4], #-992 @ 0xfffffc20 │ │ │ │ stmdals r5, {r0, r9, sp} │ │ │ │ @ instruction: 0xf7ff4651 │ │ │ │ - blmi 0x371bc0 │ │ │ │ - blls 0x6cc620 │ │ │ │ + blmi 0x371b18 │ │ │ │ + blls 0x6cc578 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, (UNDEF: 56) │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r3, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ @ instruction: 0xf1b4bf33 │ │ │ │ - svclt 0x0000fd7d │ │ │ │ + svclt 0x0000fd71 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq sp, r3, r4, ror #30 │ │ │ │ + mlaseq r3, r4, lr, sp │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec497e8 │ │ │ │ + bl 0xfec49740 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r6, r8, pc @ │ │ │ │ - blmi 0x943e64 │ │ │ │ - rsbeq pc, r4, r8, asr #4 │ │ │ │ + blmi 0x943dbc │ │ │ │ + addsvc pc, r4, r7, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldrmi r6, [r5], -r9, asr #16 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0649e1a │ │ │ │ subcs pc, r0, #21, 30 @ 0x54 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - bl 0x8aeca4 │ │ │ │ - orrne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + bl 0x7aebfc │ │ │ │ + @ instruction: 0x03b4f248 │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ vcgt.s8 d25, d8, d2 │ │ │ │ - vqdmlal.s q10, d16, d0[0] │ │ │ │ + vrsra.s64 , q8, #64 │ │ │ │ movwls r0, #4911 @ 0x132f │ │ │ │ - cmnpcc r0, #76, 4 @ p-variant is OBSOLETE @ 0xc0000004 │ │ │ │ + movcs pc, #76, 4 @ 0xc0000004 │ │ │ │ teqpeq r2, #192, 4 @ p-variant is OBSOLETE │ │ │ │ movtcs r9, #768 @ 0x300 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - @ instruction: 0x4629fcdd │ │ │ │ + @ instruction: 0x4629fcd1 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ andcs pc, r1, #3952 @ 0xf70 │ │ │ │ @ instruction: 0x46204631 │ │ │ │ ldc2 7, cr15, [r2, #-1020]! @ 0xfffffc04 │ │ │ │ ldmdavs sl, {r3, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf648d108 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 d29, d8, d8 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r6, lr, lsr #32 │ │ │ │ ldrhtmi lr, [r0], #-141 @ 0xffffff73 │ │ │ │ cdplt 0, 14, cr15, cr2, cr4, {3} │ │ │ │ - stc2 1, cr15, [ip, #-720]! @ 0xfffffd30 │ │ │ │ + stc2 1, cr15, [r0, #-720]! @ 0xfffffd30 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec49884 │ │ │ │ + bl 0xfec497dc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ umullslt r0, r7, r0, pc @ │ │ │ │ @ instruction: 0x46144b51 │ │ │ │ - addvc pc, r8, r8, asr #12 │ │ │ │ + adcsvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ tstls r5, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @ instruction: 0xf0649d1c │ │ │ │ pldw [r4, #-3785] @ 0xfffff137 │ │ │ │ eorle r5, sp, #128, 30 @ 0x200 │ │ │ │ vmax.s8 d20, d8, d17 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ @ instruction: 0xf064002f │ │ │ │ @ instruction: 0xf248febf │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - bllt 0x1e721ac │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + bllt 0x1e72104 │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr14, cr4, {3} │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr8, cr4, {3} │ │ │ │ ldmdavs sl, {r1, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q6, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ andslt r0, r7, r2, lsr r0 │ │ │ │ ldrhtmi lr, [r0], #141 @ 0x8d │ │ │ │ cdplt 0, 9, cr15, cr8, cr4, {3} │ │ │ │ ldrtmi r4, [r0], -r6, ror #4 │ │ │ │ @ instruction: 0xf834f00a │ │ │ │ stmdacs r0, {r1, r9, sl, lr} │ │ │ │ ldrtmi sp, [r1], -sl, asr #1 │ │ │ │ - adccc pc, ip, r8, asr #4 │ │ │ │ + sbcscs pc, ip, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr10, cr4, {3} │ │ │ │ movwcs lr, #6112 @ 0x17e0 │ │ │ │ @ instruction: 0x46292210 │ │ │ │ @ instruction: 0xf0134618 │ │ │ │ @ instruction: 0x4604f81f │ │ │ │ eorsle r2, lr, r0, lsl #16 │ │ │ │ @ instruction: 0x6700e9d4 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - vpmax.s8 d30, d24, d8 │ │ │ │ - vsubw.s8 , q8, d4 │ │ │ │ + vpmax.s8 d30, d24, d4 │ │ │ │ + vrsra.s64 d16, d20, #64 │ │ │ │ movwls r0, #9006 @ 0x232e │ │ │ │ - bicsne pc, ip, #72, 12 @ 0x4800000 │ │ │ │ + movwne pc, #50760 @ 0xc648 @ │ │ │ │ msreq CPSR_fsx, #192, 4 │ │ │ │ movtcs r9, #769 @ 0x301 │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ vadd.i8 d26, d12, d5 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabal.s8 q9, d16, d16 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - mcrr2 1, 11, pc, r6, cr4 @ │ │ │ │ + ldc2 1, cr15, [sl], #-720 @ 0xfffffd30 │ │ │ │ @ instruction: 0x4632463b │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #1520 @ 0x5f0 │ │ │ │ @ instruction: 0x6702e9d4 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - b 0x1aaee14 │ │ │ │ + b 0x19aed6c │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ strls sl, [r0, #-2053] @ 0xfffff7fb │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ @ instruction: 0xf6489202 │ │ │ │ - vmlal.s , d16, d0[7] │ │ │ │ + vmov.i32 d17, #3072 @ 0x00000c00 │ │ │ │ andls r0, r1, #-536870910 @ 0xe0000002 │ │ │ │ @ instruction: 0xf1b42201 │ │ │ │ - ldrtmi pc, [r2], -r9, lsr #24 @ │ │ │ │ + @ instruction: 0x4632fc1d │ │ │ │ stmdage r5, {r0, r1, r3, r4, r5, r9, sl, lr} │ │ │ │ cdp2 0, 4, cr15, cr2, cr4, {3} │ │ │ │ @ instruction: 0x4629e792 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 3, cr15, cr6, cr4, {3} │ │ │ │ @ instruction: 0xf1b4e786 │ │ │ │ - svclt 0x0000fc7f │ │ │ │ + svclt 0x0000fc73 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec499e0 │ │ │ │ + bl 0xfec49938 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5607e9dd │ │ │ │ cdp2 0, 2, cr15, cr0, cr4, {3} │ │ │ │ svcpl 0x0080f514 │ │ │ │ vhsub.s8 d29, d8, d15 │ │ │ │ - vmla.i d20, d16, d0[0] │ │ │ │ + vshr.s64 , q8, #64 │ │ │ │ strtmi r0, [r1], -pc, lsr #32 │ │ │ │ cdp2 0, 1, cr15, cr6, cr4, {3} │ │ │ │ vmla.i8 , q14, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ rsbmi fp, r7, #13, 28 @ 0xd0 │ │ │ │ @ instruction: 0xf0094638 │ │ │ │ strmi pc, [r2], -r9, lsr #31 │ │ │ │ rscle r2, r8, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmla.f32 , q14, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ @ instruction: 0xf648bdf7 │ │ │ │ - vshr.s64 , q14, #64 │ │ │ │ + vaddl.s8 , d0, d28 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ mcrcs 13, 0, pc, cr8, cr1, {7} @ │ │ │ │ movwcs sp, #4362 @ 0x110a │ │ │ │ @ instruction: 0x46294632 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ tstplt r8, r5, lsl #31 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f82101 │ │ │ │ ldrd pc, [sl], -pc @ │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ - @ instruction: 0xf648fdd9 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vmla.f32 , q12, │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmla.f32 , q14, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ svclt 0x0000bdcb │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec49aac │ │ │ │ + bl 0xfec49a04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6480fe8 │ │ │ │ - vaddl.s8 , d16, d8 │ │ │ │ + vshr.s64 d22, d24, #64 │ │ │ │ ldrmi r0, [r4], -lr, lsr #32 │ │ │ │ @ instruction: 0x5606e9dd │ │ │ │ ldc2 0, cr15, [sl, #400]! @ 0x190 │ │ │ │ svcpl 0x0080f514 │ │ │ │ strtmi sp, [r1], -r9, lsr #4 │ │ │ │ strbtvc pc, [r8], #1612 @ 0x64c @ │ │ │ │ ldreq pc, [r4], #704 @ 0x2c0 │ │ │ │ - sbcmi pc, r0, r8, asr #4 │ │ │ │ + rscscc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, pc, r0, asr #5 │ │ │ │ stc2 0, cr15, [ip, #400]! @ 0x190 │ │ │ │ ldmdblt fp, {r0, r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e031 │ │ │ │ cmnlt r3, #40, 30 @ 0xa0 │ │ │ │ @ instruction: 0xd1fa429d │ │ │ │ @ instruction: 0xf02568e5 │ │ │ │ stccs 5, cr0, [r1, #-8] │ │ │ │ vrhadd.s8 d29, d8, d25 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmibvs r3!, {r0, r3, r4, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ - blcs 0x3c1510 │ │ │ │ + blcs 0x3c1468 │ │ │ │ ldm pc, {r1, r3, r5, r6, fp, ip, lr, pc}^ @ │ │ │ │ stmdbcc r7!, {r0, r1, ip, sp, lr, pc} │ │ │ │ strtcs r2, [r6], -r6, lsr #12 │ │ │ │ fstmdbxcc r6!, {d3-d31} @ Deprecated │ │ │ │ rsbmi r3, r7, #1146880 @ 0x118000 │ │ │ │ @ instruction: 0xf0094638 │ │ │ │ strmi pc, [r2], -r9, lsr #30 │ │ │ │ sbcle r2, lr, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d25 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ vmla.f32 , q6, │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ stccs 13, cr11, [r0, #-476] @ 0xfffffe24 │ │ │ │ vqadd.s8 , q14, q0 │ │ │ │ - vaddl.s8 q10, d16, d12 │ │ │ │ + vshr.s64 d19, d28, #64 │ │ │ │ pop {r1, r4, r5} │ │ │ │ @ instruction: 0xf06440f8 │ │ │ │ strcs fp, [r4, #-3437] @ 0xfffff293 │ │ │ │ strtmi r2, [sl], -r1, lsl #6 │ │ │ │ @ instruction: 0x46184631 │ │ │ │ @ instruction: 0xff02f012 │ │ │ │ @ instruction: 0xf104b310 │ │ │ │ @ instruction: 0xf0120118 │ │ │ │ - @ instruction: 0xf648fcbf │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vfma.f32 d31, d24, d31 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ ubfx pc, fp, #26, #5 │ │ │ │ strb r2, [fp, r2, lsl #10]! │ │ │ │ strb r2, [r9, r8, lsl #10]! │ │ │ │ smlattcs r0, r5, r9, r6 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ mrc2 0, 1, pc, cr14, cr2, {0} │ │ │ │ @@ -231764,52 +231722,52 @@ │ │ │ │ @ instruction: 0xf645e7e0 │ │ │ │ vqdmlal.s , d0, d0[5] │ │ │ │ stmibvs r2!, {r0, r2, r4, r7, r8, r9}^ │ │ │ │ ldmdavs fp, {r4, r5, r8, sp} │ │ │ │ movwcc pc, #11009 @ 0x2b01 @ │ │ │ │ @ instruction: 0xe7d569dd │ │ │ │ vmul.i8 , , q3 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7d4fd37 │ │ │ │ vmin.s8 d20, d13, d17 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[2] │ │ │ │ + vshr.s64 q9, q12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [r8, fp, lsr #26] @ │ │ │ │ mcr2 7, 0, pc, cr14, cr8, {7} @ │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461cb097 │ │ │ │ - vpadd.i8 d20, d24, d27 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474bbb │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r4, r7, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #960 @ 0x3c0 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4, r8, asr #4] │ │ │ │ + ldreq pc, [r4, r8, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - ldmdb r4, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmdb r0, {r0, r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmlsl.s q10, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c036f0 │ │ │ │ vmax.s8 d16, d12, d31 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabal.s8 q9, d16, d16 │ │ │ │ @ instruction: 0x96010532 │ │ │ │ @ instruction: 0xf1b49500 │ │ │ │ - @ instruction: 0x4641fad7 │ │ │ │ + strbmi pc, [r1], -fp, asr #21 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ stccs 12, cr15, [r6], #-964 @ 0xfffffc3c │ │ │ │ stccs 12, cr13, [r0], {44} @ 0x2c │ │ │ │ @ instruction: 0x2c26db38 │ │ │ │ ldm pc, {r1, r2, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orreq pc, lr, r4, lsl r0 @ │ │ │ │ orrseq r0, r3, r7, lsl #3 │ │ │ │ @@ -231832,968 +231790,968 @@ │ │ │ │ sbcseq r0, r4, r5, lsr r0 │ │ │ │ adcseq r0, pc, sl, ror #1 │ │ │ │ orrvs pc, r0, #164, 10 @ 0x29000000 │ │ │ │ stmdale r9, {r1, r3, r8, r9, fp, sp} │ │ │ │ stmdale r7, {r1, r3, r8, r9, fp, sp} │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ @ instruction: 0x06865336 │ │ │ │ - bpl 0xfe3b42e4 │ │ │ │ + bpl 0xfe3b423c │ │ │ │ rsbseq r6, pc, pc, asr r6 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - movtcs lr, #2238 @ 0x8be │ │ │ │ + movtcs lr, #2234 @ 0x8ba │ │ │ │ andcs r4, r1, #26214400 @ 0x1900000 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - blx 0xfe32f1bc │ │ │ │ + blx 0x202f114 │ │ │ │ stmdage r5, {r0, r5, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r2], #400 @ 0x190 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ vand , , │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ vrhadd.s8 d16, d8, d31 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ - blmi 0x1ef1d64 │ │ │ │ - blls 0x64cb7c │ │ │ │ + blmi 0x1ef1cbc │ │ │ │ + blls 0x64cad4 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ - @ instruction: 0xf6488148 │ │ │ │ - vshr.s64 d16, d16, #64 │ │ │ │ + vrhadd.s8 q12, q4, q4 │ │ │ │ + vmla.i d23, d16, d0[4] │ │ │ │ andslt r0, r7, lr, lsr #32 │ │ │ │ mvnsmi lr, #12386304 @ 0xbd0000 │ │ │ │ stclt 0, cr15, [r4], {100} @ 0x64 │ │ │ │ - rsccs pc, r4, r8, asr #12 │ │ │ │ + andscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [lr], #-400 @ 0xfffffe70 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - movtcs lr, #2184 @ 0x888 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + movtcs lr, #2180 @ 0x884 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r9, r2, #1048576 @ 0x100000 │ │ │ │ strls r2, [r0, #-513] @ 0xfffffdff │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ - blx 0x14af230 │ │ │ │ + blx 0x11af188 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ stc2l 0, cr15, [r8], #-400 @ 0xfffffe70 │ │ │ │ @ instruction: 0xf648e7d1 │ │ │ │ - vshr.s64 q9, q8, #64 │ │ │ │ + vaddl.s8 q9, d0, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [sl, r1, ror #24] @ │ │ │ │ - eorscc pc, ip, r8, asr #12 │ │ │ │ + rsbcs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e7da │ │ │ │ - vmla.i d19, d0, d0[3] │ │ │ │ + vmvn.i32 q9, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf064002e │ │ │ │ sbfx pc, r5, #24, #31 │ │ │ │ - subscc pc, ip, r8, asr #12 │ │ │ │ + addcs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ mcrr2 0, 6, pc, lr, cr4 @ │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf1a3a805 │ │ │ │ - vtst.8 q15, , q4 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vtst.8 q15, , q2 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ movtcs r0, #303 @ 0x12f │ │ │ │ andcs r9, r1, #-2147483648 @ 0x80000000 │ │ │ │ - tstppl ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpmi ip, r8, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ tstls r1, r0, lsl #10 │ │ │ │ @ instruction: 0xf648e7ca │ │ │ │ - vmla.i d19, d0, d0[7] │ │ │ │ + vshr.s64 d18, d12, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe79efc35 │ │ │ │ - andscc pc, r0, r8, asr #12 │ │ │ │ + subcs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e7ae │ │ │ │ - vshr.s64 q9, q14, #64 │ │ │ │ + vaddl.s8 q9, d0, d28 │ │ │ │ str r0, [r9, lr, lsr #32]! │ │ │ │ - sbcscs pc, r4, r8, asr #12 │ │ │ │ + andcs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], #-400 @ 0xfffffe70 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ strbmi sp, [r9], -r1, lsl #1 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2 0, cr15, [r6], {100} @ 0x64 │ │ │ │ @ instruction: 0xf648e77f │ │ │ │ - vshr.s64 d18, d20, #64 │ │ │ │ + vmla.i d17, d16, d0[5] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fc0f │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ strb sl, [r8, ip, ror #30]! │ │ │ │ - andscc pc, ip, r8, asr #12 │ │ │ │ + subcs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r4], {100} @ 0x64 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0061f43f │ │ │ │ @ instruction: 0xf648e7dd │ │ │ │ - vmla.i d18, d16, d0[1] │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fbf9 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe7d2af56 │ │ │ │ - eorcc pc, ip, r8, asr #12 │ │ │ │ + subscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xffcaedee │ │ │ │ + blx 0xffcaed46 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x004bf43f │ │ │ │ @ instruction: 0xf648e7c7 │ │ │ │ - vaddl.s8 q9, d16, d24 │ │ │ │ + vshr.s64 , q4, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fbe3 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ ldr sl, [ip, r0, asr #30]! │ │ │ │ - addscs pc, ip, r8, asr #12 │ │ │ │ + sbcne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff72ee1a │ │ │ │ + blx 0xff72ed72 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0035f43f │ │ │ │ @ instruction: 0xf648e7b1 │ │ │ │ - vshr.s64 d18, d0, #64 │ │ │ │ + vmla.i d17, d16, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fbcd │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ str sl, [r6, sl, lsr #30]! │ │ │ │ - rsbscs pc, r8, r8, asr #12 │ │ │ │ + adcne pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff1aee46 │ │ │ │ + blx 0xff1aed9e │ │ │ │ @ instruction: 0xf648e72b │ │ │ │ - vaddl.s8 q9, d16, d4 │ │ │ │ + vshr.s64 d17, d20, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #191488 @ 0x2ec00 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - svc 0x00c4f1a2 │ │ │ │ + svc 0x00c0f1a2 │ │ │ │ strls r2, [r2, -r0, asr #6] │ │ │ │ ldr r9, [pc, -r1, lsl #12]! │ │ │ │ - rsbcs pc, r0, r8, asr #12 │ │ │ │ + addsne pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2ee72 │ │ │ │ + blx 0xfec2edca │ │ │ │ @ instruction: 0xf648e715 │ │ │ │ - vmla.i d18, d0, d0[7] │ │ │ │ + vshr.s64 d17, d12, #64 │ │ │ │ strb r0, [r8, lr, lsr #32]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - subscs pc, r4, r8, asr #12 │ │ │ │ + addne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe8aee8e │ │ │ │ + blx 0xfe8aede6 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ mrcge 4, 7, APSR_nzcv, cr11, cr15, {1} │ │ │ │ @ instruction: 0xf648e777 │ │ │ │ - vmla.i d18, d0, d0[2] │ │ │ │ + vmvn.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf1b9fb93 │ │ │ │ @ instruction: 0xf43f0f00 │ │ │ │ @ instruction: 0xe76caef0 │ │ │ │ - eorscs pc, ip, r8, asr #12 │ │ │ │ + rsbne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe32eeba │ │ │ │ + blx 0xfe32ee12 │ │ │ │ svceq 0x0000f1b9 │ │ │ │ svcge 0x0063f47f │ │ │ │ @ instruction: 0xf648e6e3 │ │ │ │ - vmvn.i32 d18, #0 @ 0x00000000 │ │ │ │ + vmla.i d17, d0, d0[4] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xf009fb7d │ │ │ │ ldmdami ip, {r0, r1, r8} │ │ │ │ @ instruction: 0xf7f82201 │ │ │ │ @ instruction: 0xf039f863 │ │ │ │ @ instruction: 0xd1220903 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0x1baeef6 │ │ │ │ + blx 0x1baee4e │ │ │ │ @ instruction: 0xf648e6d3 │ │ │ │ - vaddl.s8 q9, d0, d24 │ │ │ │ + vmov.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ strb pc, [ip], r3, ror #22 @ │ │ │ │ - andscs pc, r4, r8, asr #12 │ │ │ │ + subne pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x182ef12 │ │ │ │ + blx 0x182ee6a │ │ │ │ @ instruction: 0xf648e6c5 │ │ │ │ - vaddl.s8 q9, d0, d8 │ │ │ │ + vmvn.i32 d17, #8 @ 0x00000008 │ │ │ │ ldrb r0, [r5], lr, lsr #32 │ │ │ │ - andscs pc, ip, r8, asr #12 │ │ │ │ + subne pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vmin.s8 q15, q12, q0 │ │ │ │ - vshr.s64 q11, q8, #64 │ │ │ │ + vaddl.s8 q11, d0, d16 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ stmdami r5, {r0, r1, r3, r6, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ strbmi r2, [r9], -r1, lsl #4 │ │ │ │ @ instruction: 0xf832f7f8 │ │ │ │ @ instruction: 0xf1b4e6af │ │ │ │ - svclt 0x0000f98f │ │ │ │ - eorseq sp, r3, r0, ror ip │ │ │ │ - eorseq sp, r3, r0, lsr #25 │ │ │ │ + svclt 0x0000f983 │ │ │ │ + eorseq sp, r3, r0, lsr #23 │ │ │ │ + ldrsbteq sp, [r3], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0088f8cc │ │ │ │ @ instruction: 0x461db097 │ │ │ │ - vqdmulh.s d20, d24, d12 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474b8c │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ stmdavs r9, {r1, r2, r3, r5}^ │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf8dd0300 │ │ │ │ @ instruction: 0xf0649078 │ │ │ │ subcs pc, r0, #37888 @ 0x9400 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - strne pc, [r4, r8, asr #4] │ │ │ │ + ldreq pc, [r4, r8, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - svc 0x002af1a2 │ │ │ │ + svc 0x0026f1a2 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ vabd.s8 d25, d8, d2 │ │ │ │ - vmul.i d20, d16, d0[0] │ │ │ │ + @ instruction: 0xf2c038f0 │ │ │ │ vadd.i8 d16, d12, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vsubhn.i16 d18, q8, q8 │ │ │ │ @ instruction: 0xf8cd0632 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ - @ instruction: 0xf8ecf1b4 │ │ │ │ + @ instruction: 0xf8e0f1b4 │ │ │ │ @ instruction: 0xf64c4621 │ │ │ │ vmls.i d23, d16, d0[6] │ │ │ │ stmdage r5, {r2, r4, r7, sl} │ │ │ │ - blx 0x1aefc6 │ │ │ │ + blx 0x1aef1e │ │ │ │ ldmdblt sl, {r1, r5, fp, sp, lr} │ │ │ │ @ instruction: 0xf854e01f │ │ │ │ mvnlt r2, r8, lsr #30 │ │ │ │ @ instruction: 0xd1fa4295 │ │ │ │ vadd.i8 d22, d16, d17 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf0640032 │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r6, r7, r9, fp, ip, sp, lr, pc}^ │ │ │ │ teqle sp, r0, lsl #22 │ │ │ │ ldmdavs sl, {r1, r3, r5, r6, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ sbchi pc, r9, r0, asr #32 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06443f0 │ │ │ │ subcs fp, r0, #913408 @ 0xdf000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldrbeq pc, [r0], #-584 @ 0xfffffdb8 @ │ │ │ │ + strvc pc, [r0], #1607 @ 0x647 │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - cdp 1, 14, cr15, cr4, cr2, {5} │ │ │ │ + cdp 1, 14, cr15, cr0, cr2, {5} │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ stmib sp, {r1, r8, r9, sl, ip, pc}^ │ │ │ │ @ instruction: 0xf1b46400 │ │ │ │ - strtmi pc, [r9], -pc, lsr #17 │ │ │ │ + strtmi pc, [r9], -r3, lsr #17 │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #823296 @ 0xc9000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 13, cr15, cr2, cr2, {5} │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + cdp 1, 12, cr15, cr14, cr2, {5} │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ strls r2, [r1], #-513 @ 0xfffffdff │ │ │ │ ldrmi r9, [r9], -r0, lsl #12 │ │ │ │ @ instruction: 0xf1b4a805 │ │ │ │ - @ instruction: 0x4649f899 │ │ │ │ + strbmi pc, [r9], -sp, lsl #17 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0xe7c1fab3 │ │ │ │ - addne pc, r4, r8, asr #4 │ │ │ │ + adcseq pc, r4, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfec2f070 │ │ │ │ - blcc 0x14d470 │ │ │ │ + blx 0xfec2efc8 │ │ │ │ + blcc 0x14d3c8 │ │ │ │ stmdale sl, {r3, r8, r9, fp, sp}^ │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ streq r0, [r5, #-1285] @ 0xfffffafb │ │ │ │ stmdbmi r9, {r0, r1, r5, r8, sl, ip}^ │ │ │ │ subcs r0, r0, #54 @ 0x36 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 10, cr15, cr10, cr2, {5} │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + cdp 1, 10, cr15, cr6, cr2, {5} │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ andls r2, r2, #64, 6 │ │ │ │ @ instruction: 0xf8cd2201 │ │ │ │ strls r8, [r0], -r4 │ │ │ │ @ instruction: 0xf1b9e7d5 │ │ │ │ cmnle r2, r0, lsl #30 │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - sbccc pc, r0, r8, asr #4 │ │ │ │ + rscscs pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfe22f0c0 │ │ │ │ + blx 0xfe22f018 │ │ │ │ subcs lr, r0, #38273024 @ 0x2480000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - cdp 1, 8, cr15, cr12, cr2, {5} │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + cdp 1, 8, cr15, cr8, cr2, {5} │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ tstls r2, r0, asr #6 │ │ │ │ - @ instruction: 0xf6412201 │ │ │ │ - vmla.f d16, d16, d0[1] │ │ │ │ + vhsub.s8 d18, d1, d1 │ │ │ │ + vsra.s64 , q10, #64 │ │ │ │ @ instruction: 0x96000132 │ │ │ │ ldr r9, [r4, r1, lsl #2]! │ │ │ │ - blcs 0x14d2e8 │ │ │ │ - blcc 0x1a72cc │ │ │ │ + blcs 0x14d240 │ │ │ │ + blcc 0x1a7224 │ │ │ │ @ instruction: 0xf63f2b01 │ │ │ │ stmibvs r3!, {r0, r3, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ - blcs 0x3c1b70 │ │ │ │ + blcs 0x3c1ac8 │ │ │ │ ldm pc, {r0, r1, r2, r6, fp, ip, lr, pc}^ @ │ │ │ │ cdpne 0, 2, cr15, cr2, cr3, {0} │ │ │ │ tstne r1, r1, lsl r1 │ │ │ │ ldrcs r2, [r1], #-32 @ 0xffffffe0 │ │ │ │ andcs r1, r0, sp, lsr #28 │ │ │ │ - teqpeq r0, r8, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrvc (UNDEF: 96), r8 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ andls r4, r0, pc, lsl fp │ │ │ │ andsne pc, ip, #268435460 @ 0x10000004 │ │ │ │ @ instruction: 0xff70f147 │ │ │ │ movwcs r2, #4612 @ 0x1204 │ │ │ │ ldrmi r4, [r8], -r9, asr #12 │ │ │ │ - blx 0xffb2efea │ │ │ │ + blx 0xffb2ef42 │ │ │ │ adcsle r2, r8, r0, lsl #16 │ │ │ │ tstpeq r8, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9a4f012 │ │ │ │ andcs lr, r2, #84, 14 @ 0x1500000 │ │ │ │ andcs lr, r8, #63176704 @ 0x3c40000 │ │ │ │ andcs lr, r1, #62652416 @ 0x3bc0000 │ │ │ │ stmibvs r5!, {r0, r2, r3, r5, r6, r7, r8, r9, sl, sp, lr, pc}^ │ │ │ │ @ instruction: 0xf1042100 │ │ │ │ @ instruction: 0xf0120020 │ │ │ │ - blx 0x131c66 │ │ │ │ + blx 0x131bbe │ │ │ │ strb pc, [r4, r5, lsl #4]! @ │ │ │ │ msrpl SPSR_s, #72351744 @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ teqcs r0, r2, ror #19 │ │ │ │ - blx 0x14d04a │ │ │ │ + blx 0x14cfa2 │ │ │ │ ldmibvs sl, {r1, r8, r9, ip, sp}^ │ │ │ │ @ instruction: 0x4649e7d9 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0x92f188 │ │ │ │ + blx 0x92f0e0 │ │ │ │ @ instruction: 0xf1b4e72e │ │ │ │ - @ instruction: 0xf7f8f869 │ │ │ │ + @ instruction: 0xf7f8f85d │ │ │ │ svclt 0x0000fb01 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r8, lsl r5 │ │ │ │ + eorseq lr, r3, r8, asr #8 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0080f8cc │ │ │ │ stmiami lr!, {r0, r1, r2, r9, sl, lr} │ │ │ │ movwcs fp, #4247 @ 0x1097 │ │ │ │ andsls r6, r5, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf0124688 │ │ │ │ pkhbtmi pc, r2, sp, lsl #23 @ │ │ │ │ @ instruction: 0xf8d0b108 │ │ │ │ movwcs sl, #4096 @ 0x1000 │ │ │ │ - bl 0x2fb854 │ │ │ │ + bl 0x2fb7ac │ │ │ │ ldrmi r0, [r8], -r2, lsl #2 │ │ │ │ - blx 0xfe5af096 │ │ │ │ + blx 0xfe5aefee │ │ │ │ tstlt r0, r4, lsl #12 │ │ │ │ movwcs r6, #6148 @ 0x1804 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -r8, lsl #2 │ │ │ │ - blx 0xfe32f0aa │ │ │ │ + blx 0xfe32f002 │ │ │ │ tstlt r0, r6, lsl #12 │ │ │ │ movwcs r6, #6150 @ 0x1806 │ │ │ │ @ instruction: 0xf1082204 │ │ │ │ ldrmi r0, [r8], -ip, lsl #2 │ │ │ │ - blx 0x20af0be │ │ │ │ + blx 0x20af016 │ │ │ │ tstlt r0, r5, lsl #12 │ │ │ │ movwcs r6, #6149 @ 0x1805 │ │ │ │ tstpeq r0, r8, lsl #2 @ p-variant is OBSOLETE │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ - blx 0x1e2f0d2 │ │ │ │ + blx 0x1e2f02a │ │ │ │ smlabblt r8, r1, r6, r4 │ │ │ │ ldrdls pc, [r0], -r0 │ │ │ │ - vmin.s8 d20, d8, d25 │ │ │ │ - vmla.i d16, d0, d0[5] │ │ │ │ + @ instruction: 0xf6474639 │ │ │ │ + vshr.s64 d23, d4, #64 │ │ │ │ vhadd.s8 d16, d8, d30 │ │ │ │ - vqdmlsl.s , d16, d4 │ │ │ │ + @ instruction: 0xf2c00bb4 │ │ │ │ @ instruction: 0xf0640b2e │ │ │ │ subcs pc, r0, #3293184 @ 0x324000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stmiami r0, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ + ldmcc r0!, {r3, r6, r9, ip, sp, lr, pc}^ │ │ │ │ stmdaeq pc!, {r6, r7, r9, ip, sp, lr, pc} @ │ │ │ │ - stcl 1, cr15, [lr, #648] @ 0x288 │ │ │ │ + stcl 1, cr15, [sl, #648] @ 0x288 │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ stmdage r5, {r0, r3, r4, r9, sl, lr} │ │ │ │ andlt pc, r8, sp, asr #17 │ │ │ │ - ldrbcc pc, [r0, -ip, asr #4]! @ │ │ │ │ + strcs pc, [r0, ip, asr #4]! │ │ │ │ ldreq pc, [r2, -r0, asr #5]! │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ - uadd8mi pc, r1, r3 @ │ │ │ │ + ldrbmi pc, [r1], -r7, lsl #31 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2c11f9ad │ │ │ │ ldccs 8, cr13, [r1], {12} │ │ │ │ ldm pc, {r0, r1, r4, r5, fp, ip, lr, pc}^ @ │ │ │ │ orrls pc, ip, #4 │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ eorscc r3, r2, #-1879048179 @ 0x9000000d │ │ │ │ eorscc r3, r2, #536870915 @ 0x20000003 │ │ │ │ mrcle 2, 1, r3, cr2, cr2, {1} │ │ │ │ @ instruction: 0xf0002c29 │ │ │ │ - ldclcs 0, cr8, [pc], #948 @ 0xf34b8 │ │ │ │ + ldclcs 0, cr8, [pc], #948 @ 0xf3410 │ │ │ │ @ instruction: 0xf648d123 │ │ │ │ - vshr.s64 d19, d8, #64 │ │ │ │ + vmla.i d18, d16, d0[2] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ subcs pc, r0, #2408448 @ 0x24c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldc 1, cr15, [ip, #648] @ 0x288 │ │ │ │ + ldc 1, cr15, [r8, #648] @ 0x288 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d85c │ │ │ │ + blhi 0x16d7b4 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ - ldrtmi pc, [r1], -r7, ror #30 @ │ │ │ │ + shsaxmi pc, r1, fp @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2d00f981 │ │ │ │ sbchi pc, r3, r0 │ │ │ │ @ instruction: 0x4629465a │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf976f064 │ │ │ │ subcs lr, r0, #49 @ 0x31 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - ldcl 1, cr15, [lr, #-648]! @ 0xfffffd78 │ │ │ │ + ldcl 1, cr15, [sl, #-648]! @ 0xfffffd78 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d898 │ │ │ │ + blhi 0x16d7f0 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ - strtmi pc, [r1], -r9, asr #30 │ │ │ │ + qasxmi pc, r1, sp @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ subcs pc, r0, #1622016 @ 0x18c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [ip, #-648]! @ 0xfffffd78 │ │ │ │ + stcl 1, cr15, [r8, #-648]! @ 0xfffffd78 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ stmdage r5, {r0, r9, sp} │ │ │ │ - blhi 0x16d8bc │ │ │ │ + blhi 0x16d814 │ │ │ │ @ instruction: 0xf1b39700 │ │ │ │ - shasxmi pc, r1, r7 @ │ │ │ │ + ldrtmi pc, [r1], -fp, lsr #30 @ │ │ │ │ @ instruction: 0xf064a805 │ │ │ │ @ instruction: 0x2d00f951 │ │ │ │ addshi pc, r3, r0 │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - sbccc pc, r8, r8, asr #4 │ │ │ │ + rscscs pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf0644629 │ │ │ │ subcs pc, r0, #1097728 @ 0x10c000 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ - stcl 1, cr15, [ip, #-648] @ 0xfffffd78 │ │ │ │ + stcl 1, cr15, [r8, #-648] @ 0xfffffd78 │ │ │ │ ldrmi r2, [r9], -r0, asr #6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ @ instruction: 0xf8cd022f │ │ │ │ andls r8, r2, #4 │ │ │ │ strls r2, [r0, -r1, lsl #4] │ │ │ │ - @ instruction: 0xff12f1b3 │ │ │ │ + @ instruction: 0xff06f1b3 │ │ │ │ stmdage r5, {r0, r3, r6, r9, sl, lr} │ │ │ │ @ instruction: 0xf92cf064 │ │ │ │ ldmdavs sl, {r0, r2, r3, r4, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ rscshi pc, r0, #64 @ 0x40 │ │ │ │ - adcseq pc, r0, r8, asr #12 │ │ │ │ + rscvc pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ pop {r0, r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf0644ff0 │ │ │ │ @ instruction: 0xf648b91b │ │ │ │ - vshr.s64 d19, d0, #64 │ │ │ │ + vmla.i d18, d16, d0[0] │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe7b0f915 │ │ │ │ - adccc pc, r4, r8, asr #12 │ │ │ │ + sbcscs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf90ef064 │ │ │ │ - blcs 0x7fabec │ │ │ │ + blcs 0x7fab44 │ │ │ │ andge sp, r1, #10944512 @ 0xa70000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, r7, lsl #12 │ │ │ │ - strdeq r3, [pc], -r9 │ │ │ │ - @ instruction: 0x000f35b3 │ │ │ │ - andeq r3, pc, r5, lsr #11 │ │ │ │ - muleq pc, r7, r5 @ │ │ │ │ - andeq r3, pc, r9, lsl #11 │ │ │ │ - andeq r3, pc, fp, ror r5 @ │ │ │ │ - andeq r3, pc, sp, ror #10 │ │ │ │ andeq r3, pc, pc, asr r5 @ │ │ │ │ andeq r3, pc, r1, asr r5 @ │ │ │ │ - andeq r3, pc, fp, ror #11 │ │ │ │ - ldrdeq r3, [pc], -sp │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, asr #11 │ │ │ │ - andeq r3, pc, r1, asr #11 │ │ │ │ + andeq r3, pc, fp, lsl #10 │ │ │ │ + strdeq r3, [pc], -sp │ │ │ │ + andeq r3, pc, pc, ror #9 │ │ │ │ + andeq r3, pc, r1, ror #9 │ │ │ │ + ldrdeq r3, [pc], -r3 @ │ │ │ │ + andeq r3, pc, r5, asr #9 │ │ │ │ + @ instruction: 0x000f34b7 │ │ │ │ + andeq r3, pc, r9, lsr #9 │ │ │ │ andeq r3, pc, r3, asr #10 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ andeq r3, pc, r5, lsr r5 @ │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, sp, lsr #5 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, lsr #10 │ │ │ │ andeq r3, pc, r9, lsl r5 @ │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, r7, ror #8 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, sp, lsr #8 │ │ │ │ - rsbscc pc, r8, r8, asr #12 │ │ │ │ + muleq pc, fp, r4 @ │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, sp, lsl #9 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r5, lsl #4 │ │ │ │ + andeq r3, pc, r1, ror r4 @ │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + @ instruction: 0x000f33bf │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r5, lsl #7 │ │ │ │ + adccs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf648e7b1 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d18, d20, #64 │ │ │ │ str r0, [ip, lr, lsr #32]! │ │ │ │ - adcmi pc, ip, r8, asr #12 │ │ │ │ + sbcscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8bef064 │ │ │ │ @ instruction: 0xf0402d00 │ │ │ │ vand d24, d8, d22 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ + vsra.s64 d16, d20, #64 │ │ │ │ vrhadd.s8 d16, d8, d30 │ │ │ │ - vmla.i d19, d16, d0[0] │ │ │ │ + vshr.s64 q9, q8, #64 │ │ │ │ @ instruction: 0xf064002e │ │ │ │ @ instruction: 0xe76cf8b1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - andspl pc, r8, r8, asr #12 │ │ │ │ + submi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xf8a8f064 │ │ │ │ - blcs 0x143acb8 │ │ │ │ + blcs 0x143ac10 │ │ │ │ svcge 0x0041f63f │ │ │ │ @ instruction: 0xf852a201 │ │ │ │ svclt 0x0000f023 │ │ │ │ - andeq r3, pc, pc, lsr #15 │ │ │ │ - andeq r3, pc, r1, lsr #15 │ │ │ │ - muleq pc, r3, r7 @ │ │ │ │ - andeq r3, pc, r5, lsl #15 │ │ │ │ - andeq r3, pc, r7, ror r7 @ │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, r9, ror #14 │ │ │ │ - andeq r3, pc, fp, asr r7 @ │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, sp, asr #14 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, lsr r7 @ │ │ │ │ - andeq r3, pc, r1, lsr r7 @ │ │ │ │ - andeq r3, pc, sp, lsl r7 @ │ │ │ │ - andeq r3, pc, r9, lsl #14 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - strdeq r3, [pc], -fp │ │ │ │ - andeq r3, pc, sp, ror #13 │ │ │ │ - ldrdeq r3, [pc], -pc @ │ │ │ │ - ldrdeq r3, [pc], -r1 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, r3, asr #13 │ │ │ │ - andeq r3, pc, pc, lsr #13 │ │ │ │ - andeq r3, pc, r1, lsr #13 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - muleq pc, r3, r6 @ │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, r5, lsl #13 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, r7, ror r6 @ │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, r9, ror #12 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, fp, asr r6 @ │ │ │ │ - andeq r3, pc, sp, asr #12 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, lsr r6 @ │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, r1, lsr r6 @ │ │ │ │ - andeq r3, pc, r3, lsr #12 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, pc, ror #2 │ │ │ │ - andeq r3, pc, r5, lsl r6 @ │ │ │ │ - addmi pc, ip, r8, asr #12 │ │ │ │ + andeq r3, pc, r7, lsl #14 │ │ │ │ + strdeq r3, [pc], -r9 │ │ │ │ + andeq r3, pc, fp, ror #13 │ │ │ │ + ldrdeq r3, [pc], -sp │ │ │ │ + andeq r3, pc, pc, asr #13 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r1, asr #13 │ │ │ │ + @ instruction: 0x000f36b3 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r5, lsr #13 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + muleq pc, r7, r6 @ │ │ │ │ + andeq r3, pc, r9, lsl #13 │ │ │ │ + andeq r3, pc, r5, ror r6 @ │ │ │ │ + andeq r3, pc, r1, ror #12 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r3, asr r6 @ │ │ │ │ + andeq r3, pc, r5, asr #12 │ │ │ │ + andeq r3, pc, r7, lsr r6 @ │ │ │ │ + andeq r3, pc, r9, lsr #12 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, fp, lsl r6 @ │ │ │ │ + andeq r3, pc, r7, lsl #12 │ │ │ │ + strdeq r3, [pc], -r9 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, fp, ror #11 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + ldrdeq r3, [pc], -sp │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, pc, asr #11 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r1, asr #11 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + @ instruction: 0x000f35b3 │ │ │ │ + andeq r3, pc, r5, lsr #11 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + muleq pc, r7, r5 @ │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r9, lsl #11 │ │ │ │ + andeq r3, pc, fp, ror r5 @ │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, r7, asr #1 │ │ │ │ + andeq r3, pc, sp, ror #10 │ │ │ │ + adcscc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xfffef063 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ movwcs sl, #8000 @ 0x1f40 │ │ │ │ andcs r4, r4, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf0124618 │ │ │ │ @ instruction: 0x4601f991 │ │ │ │ stmdavs r1, {r8, ip, sp, pc} │ │ │ │ - addne pc, r4, #72, 4 @ 0x80000004 │ │ │ │ + adcseq pc, r4, #72, 4 @ 0x80000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - rscsmi pc, r8, r8, asr #4 │ │ │ │ + eormi pc, r8, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xffe8f063 │ │ │ │ @ instruction: 0xf648e6a3 │ │ │ │ - vmla.i d20, d16, d0[3] │ │ │ │ + vshr.s64 , q14, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ movwcs pc, #4065 @ 0xfe1 @ │ │ │ │ strtmi r2, [r9], -r8, lsl #4 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ @ instruction: 0x4606f977 │ │ │ │ @ instruction: 0xf43f2800 │ │ │ │ @ instruction: 0xf64cae86 │ │ │ │ - vmla.i d23, d0, d0[1] │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002f │ │ │ │ ldmdavs r1!, {r0, r4, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf0122001 │ │ │ │ strmi pc, [r3], r7, ror #18 │ │ │ │ @ instruction: 0xf0002800 │ │ │ │ ldmdahi r3!, {r0, r1, r3, r7, r8, pc} │ │ │ │ - blcs 0x1020b4 │ │ │ │ + blcs 0x10200c │ │ │ │ orrshi pc, r0, r0, asr #6 │ │ │ │ - bmi 0xff930dd8 │ │ │ │ - beq 0xcaffbc │ │ │ │ + bmi 0x530d30 │ │ │ │ + beq 0xcaff14 │ │ │ │ strcs r4, [r0, #-1540] @ 0xfffff9fc │ │ │ │ strcc r6, [r8], #-2145 @ 0xfffff79f │ │ │ │ stccc 8, cr15, [r6], {20} │ │ │ │ stccs 8, cr15, [r8], {52} @ 0x34 │ │ │ │ strtmi r9, [r9], -r1, lsl #2 │ │ │ │ @ instruction: 0xf8143501 │ │ │ │ andls r0, r0, r5, lsl #24 │ │ │ │ @ instruction: 0xf0634650 │ │ │ │ ldmdahi r3!, {r0, r2, r3, r5, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ adcmi r3, fp, #1024 @ 0x400 │ │ │ │ - bl 0x3ea898 │ │ │ │ + bl 0x3ea7f0 │ │ │ │ @ instruction: 0xf83b0cc5 │ │ │ │ @ instruction: 0xf6482035 │ │ │ │ - vshr.s64 q10, q12, #64 │ │ │ │ + vaddl.s8 q10, d0, d24 │ │ │ │ strtmi r0, [r9], -lr, lsr #32 │ │ │ │ ldrdmi pc, [r4], -ip │ │ │ │ mulcc r2, ip, r8 │ │ │ │ @ instruction: 0xf89c9401 │ │ │ │ strls r4, [r0], #-3 │ │ │ │ @ instruction: 0xff96f063 │ │ │ │ @ instruction: 0xf6488831 │ │ │ │ - vmov.i32 d21, #0 @ 0x00000000 │ │ │ │ + vmla.i d20, d0, d0[0] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [sl], -pc, lsl #31 @ │ │ │ │ - adcsmi pc, ip, r8, asr #12 │ │ │ │ + rsccc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff88f063 │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ strtmi sl, [r8], -sl, asr #29 │ │ │ │ @ instruction: 0xf7fd2100 │ │ │ │ ldrt pc, [ip], -r7, lsl #26 @ │ │ │ │ - addsmi pc, ip, r8, asr #12 │ │ │ │ + sbccc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff7af063 │ │ │ │ @ instruction: 0xf648e77a │ │ │ │ - vmvn.i32 q10, #12 @ 0x0000000c │ │ │ │ + vaddl.s8 , d16, d28 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe773ff73 │ │ │ │ - eorsmi pc, ip, r8, asr #12 │ │ │ │ + rsbcc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff6cf063 │ │ │ │ @ instruction: 0xf648e76c │ │ │ │ - vaddl.s8 q10, d0, d28 │ │ │ │ + vmov.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [r5, -r5, ror #30]! @ │ │ │ │ - eormi pc, r0, r8, asr #12 │ │ │ │ + subscc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff5ef063 │ │ │ │ @ instruction: 0xf648e75e │ │ │ │ - vmov.i32 d20, #4 @ 0x00000004 │ │ │ │ + vmla.i d19, d0, d0[1] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe757ff57 │ │ │ │ - andmi pc, r4, r8, asr #12 │ │ │ │ + eorscc pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff50f063 │ │ │ │ @ instruction: 0xf648e750 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [r9, -r9, asr #30] @ │ │ │ │ - rsccc pc, r8, r8, asr #12 │ │ │ │ + andscc pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff42f063 │ │ │ │ @ instruction: 0xf648e742 │ │ │ │ - vshr.s64 , q6, #64 │ │ │ │ + vaddl.s8 , d0, d12 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe73bff3b │ │ │ │ - sbccc pc, ip, r8, asr #12 │ │ │ │ + rscscs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff34f063 │ │ │ │ @ instruction: 0xf648e734 │ │ │ │ - vmla.i d20, d0, d0[7] │ │ │ │ + vshr.s64 d19, d12, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ str pc, [sp, -sp, lsr #30]! │ │ │ │ - subsmi pc, ip, r8, asr #12 │ │ │ │ + addcc pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff26f063 │ │ │ │ @ instruction: 0xf648e726 │ │ │ │ - vmla.i d20, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ sdiv pc, pc, pc │ │ │ │ - adcscc pc, ip, r8, asr #12 │ │ │ │ + rsccs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff18f063 │ │ │ │ @ instruction: 0xf648e718 │ │ │ │ - vshr.s64 d19, d16, #64 │ │ │ │ + vmla.i d18, d16, d0[4] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ sdiv r1, r1, pc │ │ │ │ - rscvs pc, ip, r8, asr #12 │ │ │ │ + andsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ @ instruction: 0xff0af063 │ │ │ │ @ instruction: 0xf648e70a │ │ │ │ - vshr.s64 q11, q4, #64 │ │ │ │ + vaddl.s8 q11, d0, d8 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ str pc, [r3, -r3, lsl #30] │ │ │ │ - rscsvs pc, ip, r8, asr #12 │ │ │ │ + eorvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 15, cr15, cr12, cr3, {3} │ │ │ │ @ instruction: 0xf648e6fc │ │ │ │ - vaddl.s8 q11, d16, d28 │ │ │ │ + vshr.s64 , q6, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6f5fef5 │ │ │ │ - addsvs pc, ip, r8, asr #12 │ │ │ │ + sbcpl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr14, cr3, {3} │ │ │ │ @ instruction: 0xf648e6ee │ │ │ │ - vmov.i32 d22, #8 @ 0x00000008 │ │ │ │ + vmla.i d21, d0, d0[2] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strbt pc, [r7], r7, ror #29 @ │ │ │ │ - sbcvs pc, r4, r8, asr #12 │ │ │ │ + rscspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 14, cr15, cr0, cr3, {3} │ │ │ │ @ instruction: 0xf648e6e0 │ │ │ │ - vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ + vaddl.s8 , d16, d20 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6d9fed9 │ │ │ │ - eorvs pc, ip, r8, asr #12 │ │ │ │ + subspl pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 13, cr15, cr2, cr3, {3} │ │ │ │ @ instruction: 0xf648e6d2 │ │ │ │ - vmla.i d22, d0, d0[3] │ │ │ │ + vmvn.i32 , #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp], fp, asr #29 @ │ │ │ │ - adcspl pc, ip, r8, asr #12 │ │ │ │ + rscmi pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 12, cr15, cr4, cr3, {3} │ │ │ │ @ instruction: 0xf648e6c4 │ │ │ │ - vmov.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.i d22, d0, d0[1] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ stccs 14, cr15, [r0, #-756] @ 0xfffffd0c │ │ │ │ - ldclge 4, cr15, [pc, #252]! @ 0xf37c0 │ │ │ │ + ldclge 4, cr15, [pc, #252]! @ 0xf3718 │ │ │ │ @ instruction: 0xf648e56a │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q10, d16, d4 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe6b3feb3 │ │ │ │ - subpl pc, r4, r8, asr #12 │ │ │ │ + rsbsmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 10, cr15, cr12, cr3, {3} │ │ │ │ @ instruction: 0xf648e6ac │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q10, q6, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strt pc, [r5], r5, lsr #29 │ │ │ │ - eorspl pc, r8, r8, asr #12 │ │ │ │ + rsbmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr14, cr3, {3} │ │ │ │ @ instruction: 0xf648e69e │ │ │ │ - vaddl.s8 , d0, d20 │ │ │ │ + vmov.i32 q10, #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe697fe97 │ │ │ │ - eorsvc pc, ip, r8, asr #12 │ │ │ │ + rsbvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 9, cr15, cr0, cr3, {3} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [sp, #-3538]! @ 0xfffff22e │ │ │ │ - eorvc pc, r4, r8, asr #12 │ │ │ │ + subsvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 8, cr15, cr6, cr3, {3} │ │ │ │ @ instruction: 0xf43f2d00 │ │ │ │ ldr sl, [r3, #-3528]! @ 0xfffff238 │ │ │ │ - addspl pc, r4, r8, asr #12 │ │ │ │ + sbcmi pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 7, cr15, cr12, cr3, {3} │ │ │ │ @ instruction: 0xf648e67c │ │ │ │ - vmvn.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q10, d16, d28 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe675fe75 │ │ │ │ - rsbpl pc, r8, r8, asr #12 │ │ │ │ + addsmi pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr14, cr3, {3} │ │ │ │ @ instruction: 0xf648e66e │ │ │ │ - vshr.s64 , q0, #64 │ │ │ │ + vaddl.s8 , d0, d0 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strbt pc, [r7], -r7, ror #28 @ │ │ │ │ - rscpl pc, r4, r8, asr #12 │ │ │ │ + andspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 6, cr15, cr0, cr3, {3} │ │ │ │ @ instruction: 0xf648e660 │ │ │ │ - vmvn.i32 d22, #12 @ 0x0000000c │ │ │ │ + vmla.i d21, d0, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe659fe59 │ │ │ │ - addvs pc, r8, r8, asr #12 │ │ │ │ + adcspl pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 5, cr15, cr2, cr3, {3} │ │ │ │ @ instruction: 0xf648e652 │ │ │ │ - vmla.i d22, d0, d0[4] │ │ │ │ + vshr.s64 d21, d0, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp], -fp, asr #28 @ │ │ │ │ - andvs pc, r4, r8, asr #12 │ │ │ │ + eorspl pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 4, cr15, cr4, cr3, {3} │ │ │ │ @ instruction: 0xf648e644 │ │ │ │ - vshr.s64 , q10, #64 │ │ │ │ + vaddl.s8 , d0, d20 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe63dfe3d │ │ │ │ vtst.8 q11, , │ │ │ │ - vmvn.i32 d21, #12 @ 0x0000000c │ │ │ │ + vmla.i d20, d0, d0[7] │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xe69dfe35 │ │ │ │ - ldc2l 1, cr15, [lr], #-716 @ 0xfffffd34 │ │ │ │ + ldc2l 1, cr15, [r2], #-716 @ 0xfffffd34 │ │ │ │ str r2, [r6], r0, lsl #10 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, ip, ror #22 │ │ │ │ strvs lr, [r0], #-2512 @ 0xfffff630 │ │ │ │ ldmib r0, {r0, r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64c7802 │ │ │ │ - vmla.i d23, d0, d0[1] │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ @ instruction: 0xf648fe17 │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0x4631fe11 │ │ │ │ stmdami r1!, {r9, sp}^ │ │ │ │ - blx 0xfff317fc │ │ │ │ - rsbvc pc, r0, r8, asr #12 │ │ │ │ + blx 0xfff31754 │ │ │ │ + addsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ cdp2 0, 0, cr15, cr6, cr3, {3} │ │ │ │ andcs r4, r0, #6094848 @ 0x5d0000 │ │ │ │ cmnpmi pc, r4, lsr #8 @ p-variant is OBSOLETE │ │ │ │ - blx 0xffc31814 │ │ │ │ + blx 0xffc3176c │ │ │ │ ldrbtle r0, [r3], #-1504 @ 0xfffffa20 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ @ instruction: 0xf414d179 │ │ │ │ cmnle sp, r0, asr #3 │ │ │ │ @ instruction: 0xf10004a1 │ │ │ │ strbteq r8, [r2], #-130 @ 0xffffff7e │ │ │ │ addhi pc, r8, r0, lsl #2 │ │ │ │ @ instruction: 0xf1000423 │ │ │ │ @ instruction: 0xf648808e │ │ │ │ - vmla.i d23, d0, d0[7] │ │ │ │ + vshr.s64 d22, d12, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ vadd.f32 , , │ │ │ │ eorsmi r0, r9, pc, lsl #2 │ │ │ │ addhi pc, pc, r0, asr #32 │ │ │ │ teqpeq r0, r7, lsl r0 @ p-variant is OBSOLETE │ │ │ │ addhi pc, r6, r0, asr #32 │ │ │ │ orrpl pc, r1, r7, lsr #8 │ │ │ │ @ instruction: 0xf0212200 │ │ │ │ stmdami r9, {r0, r1, r2, r3, r4, r8}^ │ │ │ │ - blx 0xff231864 │ │ │ │ - rsbsvc pc, r8, r8, asr #12 │ │ │ │ + blx 0xff2317bc │ │ │ │ + adcvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - ldrvc pc, [r8], #1608 @ 0x648 │ │ │ │ + strbvs pc, [r8], #1608 @ 0x648 @ │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ stc2l 0, cr15, [lr, #396] @ 0x18c │ │ │ │ strbmi r2, [r1], -r0, lsl #4 │ │ │ │ @ instruction: 0xf7f74842 │ │ │ │ @ instruction: 0xf648fab5 │ │ │ │ - vaddl.s8 , d16, d4 │ │ │ │ + vshr.s64 d22, d20, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf105fdc3 │ │ │ │ vand d16, d8, d1 │ │ │ │ - vaddl.s8 , d16, d0 │ │ │ │ + vshr.s64 d16, d16, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0xf648fdbb │ │ │ │ - vaddl.s8 , d16, d12 │ │ │ │ + vshr.s64 d22, d28, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ subcs pc, r0, #11584 @ 0x2d40 │ │ │ │ stmdage r5, {r8, sp} │ │ │ │ @ instruction: 0xf1a27c2d │ │ │ │ - movtcs lr, #2494 @ 0x9be │ │ │ │ + movtcs lr, #2490 @ 0x9ba │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ vshl.s8 d25, d1, d13 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d12, d31 │ │ │ │ - vmvn.i32 , #0 @ 0x00000000 │ │ │ │ + vaddhn.i16 d18, q8, q8 │ │ │ │ andls r0, r2, r2, lsr r4 │ │ │ │ strls sl, [r0], #-2053 @ 0xfffff7fb │ │ │ │ - blx 0xfe12ffca │ │ │ │ + blx 0x1e2ff22 │ │ │ │ stmdage r5, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldc2 0, cr15, [sl, #396] @ 0x18c │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r5, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ vrhadd.s8 , q1, q1 │ │ │ │ - vmla.i d18, d16, d0[4] │ │ │ │ + vmov.i32 d18, #0 @ 0x00000000 │ │ │ │ andslt r0, r6, r2, lsr r0 │ │ │ │ ldrhmi lr, [r0, #141]! @ 0x8d │ │ │ │ stclt 0, cr15, [sl, #396] @ 0x18c │ │ │ │ orrvc pc, r0, pc, asr #8 │ │ │ │ andcs r4, r0, #2162688 @ 0x210000 │ │ │ │ - blx 0xfb190c │ │ │ │ + blx 0xfb1864 │ │ │ │ bicvs pc, r0, r4, lsl r4 @ │ │ │ │ ldmdami pc, {r0, r2, r7, ip, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r4], #-2611 @ 0xfffff5cd │ │ │ │ addle r5, r1, r0, asr #3 │ │ │ │ andcs r4, r0, #28, 16 @ 0x1c0000 │ │ │ │ - blx 0xc31928 │ │ │ │ + blx 0xc31880 │ │ │ │ @ instruction: 0xf57f04a1 │ │ │ │ andcs sl, r0, #504 @ 0x1f8 │ │ │ │ vst2.8 {d20-d21}, [pc :64], r9 │ │ │ │ @ instruction: 0xf7f75100 │ │ │ │ strbteq pc, [r2], #-2595 @ 0xfffff5dd @ │ │ │ │ svcge 0x0078f57f │ │ │ │ andcs r4, r0, #1441792 @ 0x160000 │ │ │ │ orrmi pc, r0, pc, asr #8 │ │ │ │ - blx 0x7b194c │ │ │ │ + blx 0x7b18a4 │ │ │ │ @ instruction: 0xf57f0423 │ │ │ │ ldmdami r3, {r1, r4, r5, r6, r8, r9, sl, fp, sp, pc} │ │ │ │ vst1.8 {d18-d21}, [pc], r0 │ │ │ │ @ instruction: 0xf7f74100 │ │ │ │ @ instruction: 0xe76afa11 │ │ │ │ andcs r4, r0, #16, 16 @ 0x100000 │ │ │ │ - blx 0x431968 │ │ │ │ + blx 0x4318c0 │ │ │ │ stmdami pc, {r2, r4, r5, r6, r8, r9, sl, sp, lr, pc} @ │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ strb pc, [fp, -r7, lsl #20]! @ │ │ │ │ - blx 0xfe7b006a │ │ │ │ + blx 0xfe4affc2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr #10 │ │ │ │ - eorseq lr, r3, r4, ror #11 │ │ │ │ - eorseq lr, r3, r0, asr r6 │ │ │ │ - ldrhteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, r4, asr r4 │ │ │ │ + eorseq lr, r3, r4, lsl r5 │ │ │ │ + eorseq lr, r3, r0, lsl #11 │ │ │ │ + eorseq lr, r3, r0, ror #11 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232802,25 +232760,25 @@ │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x0090f8cc │ │ │ │ addslt r4, r6, sp, lsl #23 │ │ │ │ strhi lr, [r0, #-2512] @ 0xfffff630 │ │ │ │ ldmib r0, {r2, r9, sl, lr}^ │ │ │ │ @ instruction: 0xf64c6702 │ │ │ │ - vmla.i d23, d0, d0[1] │ │ │ │ + vmvn.i32 q11, #4 @ 0x00000004 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r5} │ │ │ │ @ instruction: 0xf04f9315 │ │ │ │ @ instruction: 0xf0630300 │ │ │ │ @ instruction: 0xf648fd1b │ │ │ │ - vmov.i32 , #4 @ 0x00000004 │ │ │ │ + vaddl.s8 q11, d16, d4 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ @ instruction: 0x4641fd15 │ │ │ │ stmmi r2, {r9, sp} │ │ │ │ @ instruction: 0xf9fcf7f7 │ │ │ │ - rsbvc pc, r0, r8, asr #12 │ │ │ │ + addsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [sl, #-396] @ 0xfffffe74 │ │ │ │ andcs r4, r0, #8257536 @ 0x7e0000 │ │ │ │ cmnpmi pc, r5, lsr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf9f0f7f7 │ │ │ │ @ instruction: 0xf10005e8 │ │ │ │ @ instruction: 0xf41580b2 │ │ │ │ @@ -232828,91 +232786,91 @@ │ │ │ │ @ instruction: 0xf41580b8 │ │ │ │ @ instruction: 0xf04051c0 │ │ │ │ strteq r8, [r9], #188 @ 0xbc │ │ │ │ sbchi pc, r0, r0, lsl #2 │ │ │ │ @ instruction: 0xf100046a │ │ │ │ strteq r8, [fp], #-198 @ 0xffffff3a │ │ │ │ sbchi pc, ip, r0, lsl #2 │ │ │ │ - rsbvc pc, ip, r8, asr #12 │ │ │ │ + addsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [sl], #396 @ 0x18c │ │ │ │ tstpeq pc, r1, asr #4 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf0404031 │ │ │ │ @ instruction: 0xf01680cd │ │ │ │ @ instruction: 0xf0400130 │ │ │ │ vld4. {d8-d11}, [r6], r4 │ │ │ │ andcs r5, r0, #1073741856 @ 0x40000020 │ │ │ │ tstpeq pc, r1, lsr #32 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7f74868 │ │ │ │ @ instruction: 0xf648f9c5 │ │ │ │ - vmvn.i32 , #8 @ 0x00000008 │ │ │ │ - @ instruction: 0xf641002e │ │ │ │ - vmlsl.s q8, d16, d0[1] │ │ │ │ + vaddl.s8 q11, d16, d24 │ │ │ │ + vhadd.s8 d16, d1, d30 │ │ │ │ + @ instruction: 0xf2c076f4 │ │ │ │ @ instruction: 0xf0630632 │ │ │ │ ldrtmi pc, [r9], -pc, asr #25 @ │ │ │ │ stmdami r2!, {r9, sp}^ │ │ │ │ - strne pc, [r4, r8, asr #4] │ │ │ │ + ldreq pc, [r4, r8, asr #4]! │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0xf9b2f7f7 │ │ │ │ - adcvc pc, r0, r8, asr #12 │ │ │ │ + sbcsvs pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2l 0, cr15, [r0], {99} @ 0x63 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28024 │ │ │ │ - movtcs lr, #2248 @ 0x8c8 │ │ │ │ + movtcs lr, #2244 @ 0x8c4 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ vabd.s8 d22, d12, d1 │ │ │ │ - vbic.i32 , #0 @ 0x00000000 │ │ │ │ + vabal.s8 q9, d16, d16 │ │ │ │ strls r0, [r0, #-1330] @ 0xffffface │ │ │ │ - blx 0xfe4b01ac │ │ │ │ + blx 0xfe1b0104 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [r8], #396 @ 0x18c │ │ │ │ - adcvc pc, ip, r8, asr #12 │ │ │ │ + sbcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r2], #396 @ 0x18c │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ @ instruction: 0xf8d4a805 │ │ │ │ @ instruction: 0xf1a28028 │ │ │ │ - movtcs lr, #2218 @ 0x8aa │ │ │ │ + movtcs lr, #2214 @ 0x8a6 │ │ │ │ ldrmi r2, [r9], -r1, lsl #4 │ │ │ │ stmib sp, {r0, r2, fp, sp, pc}^ │ │ │ │ strls r6, [r0, #-1793] @ 0xfffff8ff │ │ │ │ - blx 0x1e301e0 │ │ │ │ + blx 0x1b30138 │ │ │ │ stmdage r5, {r0, r6, r9, sl, lr} │ │ │ │ stc2 0, cr15, [lr], {99} @ 0x63 │ │ │ │ - addvc pc, r4, r8, asr #12 │ │ │ │ + adcsvs pc, r4, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r8], {99} @ 0x63 │ │ │ │ tstpeq r1, r4, lsl #2 @ p-variant is OBSOLETE │ │ │ │ - addne pc, r0, r8, asr #4 │ │ │ │ + adcseq pc, r0, r8, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ stc2 0, cr15, [r0], {99} @ 0x63 │ │ │ │ - addvc pc, ip, r8, asr #12 │ │ │ │ + adcsvs pc, ip, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ ldc2l 0, cr15, [sl], #-396 @ 0xfffffe74 │ │ │ │ tstcs r0, r0, asr #4 │ │ │ │ stcvc 8, cr10, [r4], #-20 @ 0xffffffec │ │ │ │ - stm r2, {r1, r5, r7, r8, ip, sp, lr, pc} │ │ │ │ + ldmda lr!, {r1, r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ andcs r2, r1, #64, 6 │ │ │ │ vadd.i8 d26, d13, d5 │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ strls r0, [r0, #-303] @ 0xfffffed1 │ │ │ │ @ instruction: 0xf6489102 │ │ │ │ - vsra.s64 d23, d8, #64 │ │ │ │ + vmla.f d22, d16, d0[2] │ │ │ │ tstls r1, lr, lsr #2 │ │ │ │ @ instruction: 0xf1b34619 │ │ │ │ - strtmi pc, [r1], -r5, asr #20 │ │ │ │ + @ instruction: 0x4621fa39 │ │ │ │ @ instruction: 0xf063a805 │ │ │ │ - blmi 0xaf2cf8 │ │ │ │ - blls 0x64dbe8 │ │ │ │ + blmi 0xaf2c50 │ │ │ │ + blls 0x64db40 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ mrsle r0, SPSR_abt │ │ │ │ - rsccs pc, r0, r2, asr #4 │ │ │ │ + andscs pc, r0, r2, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ pop {r1, r2, r4, ip, sp, pc} │ │ │ │ @ instruction: 0xf06341f0 │ │ │ │ @ instruction: 0xf44fbc4f │ │ │ │ stmdami r3!, {r7, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ pldw [r5], #-2303 @ 0xfffff701 │ │ │ │ @@ -232939,20 +232897,20 @@ │ │ │ │ @ instruction: 0xf8d4f7f7 │ │ │ │ ldmdami r1, {r2, r3, r5, r8, r9, sl, sp, lr, pc} │ │ │ │ @ instruction: 0xf7f72200 │ │ │ │ ldr pc, [r6, -pc, asr #17]! │ │ │ │ andcs r4, r0, #983040 @ 0xf0000 │ │ │ │ @ instruction: 0xf8caf7f7 │ │ │ │ @ instruction: 0xf1b3e72d │ │ │ │ - svclt 0x0000fa5d │ │ │ │ + svclt 0x0000fa51 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq lr, r3, r4, lsr #10 │ │ │ │ - eorseq lr, r3, r4, ror #11 │ │ │ │ - eorseq lr, r3, r0, asr r6 │ │ │ │ - ldrhteq lr, [r3], -r0 │ │ │ │ + eorseq lr, r3, r4, asr r4 │ │ │ │ + eorseq lr, r3, r4, lsl r5 │ │ │ │ + eorseq lr, r3, r0, lsl #11 │ │ │ │ + eorseq lr, r3, r0, ror #11 │ │ │ │ addseq ip, r4, r8, ror #28 │ │ │ │ addseq ip, r4, r0, lsl #29 │ │ │ │ addseq ip, r4, r8, lsr #29 │ │ │ │ @ instruction: 0x0094ced0 │ │ │ │ addseq ip, r4, r8, ror #29 │ │ │ │ addseq ip, r4, r0, lsl #30 │ │ │ │ addseq ip, r4, r0, asr #31 │ │ │ │ @@ -232962,174 +232920,174 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ strmi fp, [r6], -r9, lsl #1 │ │ │ │ ldrmi r4, [r8], ip, lsl #12 │ │ │ │ ldmib sp, {r1, r4, r8, r9, sl, fp, ip, pc}^ │ │ │ │ andls r9, r7, #77824 @ 0x13000 │ │ │ │ ldrsblt pc, [r4], #-141 @ 0xffffff73 @ │ │ │ │ - blx 0xfe9afe02 │ │ │ │ + blx 0xfe9afd5a │ │ │ │ eorsle r2, pc, r0, lsl #16 │ │ │ │ movwpl pc, #34214 @ 0x85a6 @ │ │ │ │ - blcc 0x4fc084 │ │ │ │ - sbcsvc pc, r0, #72, 12 @ 0x4800000 │ │ │ │ + blcc 0x4fbfdc │ │ │ │ + andvc pc, r0, #72, 12 @ 0x4800000 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf8d34605 │ │ │ │ ldmdavs fp, {r4, r7, r9, ip, sp} │ │ │ │ - @ instruction: 0xf858f1b3 │ │ │ │ + @ instruction: 0xf84cf1b3 │ │ │ │ vhsub.s8 d18, d14, d0 │ │ │ │ - vaddw.s8 , q8, d0 │ │ │ │ + vsra.s64 d22, d16, #64 │ │ │ │ @ instruction: 0x46100133 │ │ │ │ ldclne 2, cr15, [r3], #-256 @ 0xffffff00 │ │ │ │ eorcc pc, r2, r1, asr r8 @ │ │ │ │ adcmi r3, r3, #1342177280 @ 0x50000000 │ │ │ │ andcc sp, r1, r1, lsl r0 │ │ │ │ mvnsle r4, r0, ror #10 │ │ │ │ tstcs r1, r3, lsr #12 │ │ │ │ @ instruction: 0xf6484628 │ │ │ │ - vrshr.s64 , q2, #64 │ │ │ │ + vsubl.s8 , d0, d4 │ │ │ │ @ instruction: 0xf1b3022e │ │ │ │ - @ instruction: 0x4628f83f │ │ │ │ + @ instruction: 0x4628f833 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #119808 @ 0x1d400 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ biclt r6, r4, ip, asr #17 │ │ │ │ - bls 0x2c55a0 │ │ │ │ + bls 0x2c54f8 │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ stmib sp, {r1, r8, r9, fp, sp, pc}^ │ │ │ │ strmi r7, [r0, r0, lsl #18]! │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x19afe84 │ │ │ │ + bllt 0x19afddc │ │ │ │ andcs fp, r0, r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ ldmib r1, {r4, r5, r6, r7, r8, r9, sl, fp, pc}^ │ │ │ │ strtmi r3, [r8], -r1, lsl #8 │ │ │ │ tstcs r1, r7, lsl #20 │ │ │ │ @ instruction: 0xf6489200 │ │ │ │ - vrshr.s64 d23, d24, #64 │ │ │ │ + vmlal.s q11, d16, d0[6] │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ @ instruction: 0x2c00ab04 │ │ │ │ qadd16mi fp, r2, r8 │ │ │ │ stmdbvc r2, {r0, r2, r3, r6, r7, r8, fp, sp, lr, pc} │ │ │ │ andhi pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf806f1b3 │ │ │ │ + @ instruction: 0xfffaf1b2 │ │ │ │ andlt r4, r9, r8, lsr #12 │ │ │ │ svcmi 0x00f0e8bd │ │ │ │ - bllt 0x102fed0 │ │ │ │ + bllt 0x102fe28 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00b8f8cc │ │ │ │ ldrmi fp, [r8], r9, lsl #1 │ │ │ │ ldrmi r4, [r5], -fp, lsl #13 │ │ │ │ tstvc r3, #3620864 @ 0x374000 │ │ │ │ cdpls 0, 1, cr9, cr2, cr6, {0} │ │ │ │ - bls 0x66e4dc │ │ │ │ + bls 0x66e434 │ │ │ │ @ instruction: 0xf0639307 │ │ │ │ cmnplt r0, #37888 @ p-variant is OBSOLETE @ 0x9400 │ │ │ │ strmi r2, [r4], -r0, lsl #4 │ │ │ │ - orrvc pc, r0, lr, asr #4 │ │ │ │ + asrsvs pc, lr, #4 @ │ │ │ │ teqpeq r3, r0, asr #5 @ p-variant is OBSOLETE │ │ │ │ vmin.s8 d20, d0, d0 │ │ │ │ @ instruction: 0xf8511c73 │ │ │ │ andcc r3, r5, #34 @ 0x22 │ │ │ │ andle r4, r8, fp, asr r5 │ │ │ │ strbmi r3, [r0, #-1]! │ │ │ │ @ instruction: 0x4620d1f7 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ tstcs r4, #15360 @ 0x3c00 │ │ │ │ tstpne r0, r3, lsl #22 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xb010f8d1 │ │ │ │ svceq 0x0000f1bb │ │ │ │ - blls 0x2e7e18 │ │ │ │ + blls 0x2e7d70 │ │ │ │ stmdals r6, {r1, r3, r5, r9, sl, lr} │ │ │ │ movwvc lr, #6605 @ 0x19cd │ │ │ │ stmib sp, {r0, r1, r6, r9, sl, lr}^ │ │ │ │ strls r9, [r0], -r3, lsl #20 │ │ │ │ @ instruction: 0x462047d8 │ │ │ │ pop {r0, r3, ip, sp, pc} │ │ │ │ @ instruction: 0xf0634ff0 │ │ │ │ strdlt fp, [r9], -r7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - addvc pc, r8, r8, asr #12 │ │ │ │ + adcsvs pc, r8, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xa2ff7e │ │ │ │ + blx 0xa2fed6 │ │ │ │ svcpl 0x0080f515 │ │ │ │ vhsub.s8 d29, d8, d13 │ │ │ │ - vmlal.s q10, d16, d0[0] │ │ │ │ + vrshr.s64 , q8, #64 │ │ │ │ strtmi r0, [fp], -pc, lsr #4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - @ instruction: 0xff9ef1b2 │ │ │ │ + @ instruction: 0xff92f1b2 │ │ │ │ andcs r4, sl, r1, lsr #12 │ │ │ │ - @ instruction: 0xf9d6f192 │ │ │ │ + @ instruction: 0xf9d2f192 │ │ │ │ rsbmi lr, lr, #50069504 @ 0x2fc0000 │ │ │ │ @ instruction: 0xf0084630 │ │ │ │ strmi pc, [r2], -pc, lsr #25 │ │ │ │ rscle r2, sl, r0, lsl #16 │ │ │ │ vmin.s8 d20, d8, d17 │ │ │ │ - vaddl.s8 , d16, d28 │ │ │ │ + vshr.s64 q9, q6, #64 │ │ │ │ @ instruction: 0xf063002e │ │ │ │ strb pc, [fp, r5, lsl #22]! @ │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b038 │ │ │ │ + bl 0xfec4af90 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46050ff0 │ │ │ │ @ instruction: 0xf063460e │ │ │ │ stmdacs r0, {r0, r3, r4, r5, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ strmi sp, [r3], -r0, asr #32 │ │ │ │ andcs r4, r4, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf6482101 │ │ │ │ - vmla.i d23, d16, d0[6] │ │ │ │ + vmov.i32 d23, #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf191002e │ │ │ │ - vldrcs d15, [pc, #-316] @ 0xf3d24 │ │ │ │ - @ instruction: 0xf641d925 │ │ │ │ - vmla.i d16, d16, d0[1] │ │ │ │ + vldrcs d15, [pc, #-300] @ 0xf3c8c │ │ │ │ + vmla.i8 d29, d1, d21 │ │ │ │ + vshr.s64 , q10, #64 │ │ │ │ @ instruction: 0x46290032 │ │ │ │ - blx 0xffa2fffc │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + blx 0xffa2ff54 │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ - subsmi pc, r8, r0, asr #4 │ │ │ │ + addcc pc, r8, r0, asr #4 │ │ │ │ eorseq pc, r2, r0, asr #5 │ │ │ │ - blx 0xff7b0010 │ │ │ │ + blx 0xff7aff68 │ │ │ │ eorcs r4, r0, r1, lsr #12 │ │ │ │ - @ instruction: 0xf998f192 │ │ │ │ + @ instruction: 0xf994f192 │ │ │ │ @ instruction: 0xf7fd4630 │ │ │ │ strtmi pc, [r3], -r9, lsr #28 │ │ │ │ tstcs r1, r5, lsl #4 │ │ │ │ - rscsvc pc, r0, r8, asr #12 │ │ │ │ + eorvc pc, r0, r8, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xc304ea │ │ │ │ + blx 0xb30442 │ │ │ │ pop {r5, r9, sl, lr} │ │ │ │ @ instruction: 0xf0634070 │ │ │ │ @ instruction: 0xf64dba87 │ │ │ │ - vsubw.s8 , q0, d8 │ │ │ │ - bl 0x1b4b84 │ │ │ │ + vbic.i32 d18, #2048 @ 0x00000800 │ │ │ │ + bl 0x1b4adc │ │ │ │ vcgt.s8 d16, d16, d5 │ │ │ │ - vmov.i32 q10, #8 @ 0x00000008 │ │ │ │ + vaddl.s8 , d16, d8 │ │ │ │ @ instruction: 0xf8d30032 │ │ │ │ @ instruction: 0xf06312e0 │ │ │ │ @ instruction: 0xe7d1fab7 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ andeq r0, r0, r0 │ │ │ │ svclt 0x00004770 │ │ │ │ ldcle 8, cr2, [lr], {38} @ 0x26 │ │ │ │ - blle 0x6bdef0 │ │ │ │ + blle 0x6bde48 │ │ │ │ ldmdale r5, {r1, r2, r5, fp, sp} │ │ │ │ @ instruction: 0xf000e8df │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldmdacc ip!, {r1, r2, r4, lr} │ │ │ │ @ instruction: 0x16161616 │ │ │ │ ldrtne r3, [r8], -r0, asr #24 │ │ │ │ ldrne r1, [r4], #-1046 @ 0xfffffbea │ │ │ │ @@ -233137,47 +233095,47 @@ │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ ldrne r1, [r4], #-1044 @ 0xfffffbec │ │ │ │ andseq r1, r6, r6, lsl r6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf5a04770 │ │ │ │ - blcs 0x38cd30 │ │ │ │ - blcs 0x3aa30c │ │ │ │ + blcs 0x38cc88 │ │ │ │ + blcs 0x3aa264 │ │ │ │ andge sp, r1, #244, 16 @ 0xf40000 │ │ │ │ @ instruction: 0xf023f852 │ │ │ │ - andeq r3, pc, r1, lsr #30 │ │ │ │ - andeq r3, pc, r1, lsr #30 │ │ │ │ - andeq r3, pc, r1, lsr #30 │ │ │ │ - andeq r3, pc, sp, lsl pc @ │ │ │ │ - andeq r3, pc, sp, lsl pc @ │ │ │ │ - andeq r3, pc, sp, lsl pc @ │ │ │ │ - andeq r3, pc, r1, lsr #30 │ │ │ │ - andeq r3, pc, r1, lsr #30 │ │ │ │ - andeq r3, pc, r1, lsr #30 │ │ │ │ - andeq r3, pc, r1, lsr #30 │ │ │ │ - andeq r3, pc, r1, lsr #30 │ │ │ │ + andeq r3, pc, r9, ror lr @ │ │ │ │ + andeq r3, pc, r9, ror lr @ │ │ │ │ + andeq r3, pc, r9, ror lr @ │ │ │ │ + andeq r3, pc, r5, ror lr @ │ │ │ │ + andeq r3, pc, r5, ror lr @ │ │ │ │ + andeq r3, pc, r5, ror lr @ │ │ │ │ + andeq r3, pc, r9, ror lr @ │ │ │ │ + andeq r3, pc, r9, ror lr @ │ │ │ │ + andeq r3, pc, r9, ror lr @ │ │ │ │ + andeq r3, pc, r9, ror lr @ │ │ │ │ + andeq r3, pc, r9, ror lr @ │ │ │ │ andcs r2, r0, #14 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #13 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ andcs r2, r0, #12 │ │ │ │ ldrbmi r2, [r0, -r0, lsl #6]! │ │ │ │ ldmdble r3!, {r1, r3, r7, r9, lr} │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b18c │ │ │ │ + bl 0xfec4b0e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460c0ff0 │ │ │ │ @ instruction: 0x46064615 │ │ │ │ stmdavc r3, {r0, r1, sp, lr, pc} │ │ │ │ adcmi fp, r5, #3850240 @ 0x3ac000 │ │ │ │ movwcs sp, #6418 @ 0x1912 │ │ │ │ @ instruction: 0x461a1931 │ │ │ │ strcc r4, [r1], #-1560 @ 0xfffff9e8 │ │ │ │ - blx 0xff92fff6 │ │ │ │ + blx 0xff92ff4e │ │ │ │ mvnsle r2, r0, lsl #16 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ @@ -233190,40 +233148,40 @@ │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x00004770 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b204 │ │ │ │ + bl 0xfec4b15c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfec3005e │ │ │ │ + blx 0xfec2ffb6 │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b254 │ │ │ │ + bl 0xfec4b1ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xfe2300ae │ │ │ │ + blx 0xfe230006 │ │ │ │ ldmib r4, {r3, r7, r8, ip, sp, pc}^ │ │ │ │ subvs r2, r1, r0, lsl #2 │ │ │ │ strmi r6, [r3], -r2 │ │ │ │ stmiavs r2!, {sp} │ │ │ │ bfine r6, sl, #1, #18 │ │ │ │ ldrdcs r6, [r0, -sl] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @@ -233232,40 +233190,40 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b2ac │ │ │ │ + bl 0xfec4b204 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0x1730106 │ │ │ │ + blx 0x173005e │ │ │ │ strmi fp, [r3], -r8, ror #2 │ │ │ │ andcs r6, r0, r2, lsr #16 │ │ │ │ stmiavs r2!, {r1, r3, r4, sp, lr} │ │ │ │ qaddcs r6, sl, r0 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b2fc │ │ │ │ + bl 0xfec4b254 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ andscs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xd30156 │ │ │ │ + blx 0xd300ae │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ addsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r6, sp, lr}^ │ │ │ │ tstvs r9, r4, lsl #2 │ │ │ │ @@ -233277,22 +233235,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b360 │ │ │ │ + bl 0xfec4b2b8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #1044480 @ 0xff000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185988 │ │ │ │ + bcs 0x1858e0 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmdavs sl, {r1, r5, r6, pc}^ │ │ │ │ stmib r4, {r0, r3, r4, r7, fp, sp, lr}^ │ │ │ │ ldmvs sl, {r1, r8, sp}^ │ │ │ │ stmib r4, {r0, r3, r4, r8, fp, sp, lr}^ │ │ │ │ ldmdbvs fp, {r2, r8, sp}^ │ │ │ │ @@ -233308,20 +233266,20 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b3dc │ │ │ │ + bl 0xfec4b334 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ eorcs r4, r0, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xff130234 │ │ │ │ + blx 0xff13018c │ │ │ │ @ instruction: 0x4603b1b8 │ │ │ │ andcs r8, r0, r2, lsr #16 │ │ │ │ stmdahi r2!, {r1, r3, r4, pc}^ │ │ │ │ ldmib r4, {r1, r3, r4, r6, pc}^ │ │ │ │ sbcsvs r2, r9, r2, lsl #2 │ │ │ │ ldmib r4, {r1, r3, r4, r7, sp, lr}^ │ │ │ │ cmpvs r9, r4, lsl #2 │ │ │ │ @@ -233333,22 +233291,22 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b440 │ │ │ │ + bl 0xfec4b398 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ eorcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ msrlt CPSR_, #585728 @ 0x8f000 │ │ │ │ @ instruction: 0x2000f9b0 │ │ │ │ - bcs 0x185a68 │ │ │ │ + bcs 0x1859c0 │ │ │ │ eorhi sp, r2, r5, lsl r8 │ │ │ │ ldmdahi sl, {sp}^ │ │ │ │ ldmvs sl, {r1, r5, r6, pc} │ │ │ │ stmib r4, {r0, r3, r4, r6, r7, fp, sp, lr}^ │ │ │ │ ldmdbvs sl, {r1, r8, sp} │ │ │ │ stmib r4, {r0, r3, r4, r6, r8, fp, sp, lr}^ │ │ │ │ ldmibvs fp, {r2, r8, sp} │ │ │ │ @@ -233364,15 +233322,15 @@ │ │ │ │ @ instruction: 0xf06fbd10 │ │ │ │ tstcs r0, sp │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b4bc │ │ │ │ + bl 0xfec4b414 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ orrlt pc, r8, r1, asr sl @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233385,20 +233343,20 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b510 │ │ │ │ + bl 0xfec4b468 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4088 @ 0xff8 │ │ │ │ subcs r4, r8, #12, 12 @ 0xc00000 │ │ │ │ andcs r4, r3, r1, lsl #12 │ │ │ │ - blx 0xab0368 │ │ │ │ + blx 0xab02c0 │ │ │ │ eorle r2, sp, r0, lsl #16 │ │ │ │ stmdavs r2!, {r0, r1, r9, sl, lr} │ │ │ │ andsvs r2, sl, r0 │ │ │ │ subsvs r6, sl, r2, lsr #17 │ │ │ │ addsvs r6, sl, r2, lsr #18 │ │ │ │ sbcsvs r6, sl, r2, lsr #19 │ │ │ │ tstvs sl, r2, lsr #20 │ │ │ │ @@ -233421,15 +233379,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b5a0 │ │ │ │ + bl 0xfec4b4f8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andcs r4, r8, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrsblt pc, [r8, #-159]! @ 0xffffff61 @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r2, lsr #32 │ │ │ │ @@ -233441,15 +233399,15 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4b5f0 │ │ │ │ + bl 0xfec4b548 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #8184 @ 0x1ff8 │ │ │ │ andscs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf0114618 │ │ │ │ ldrhlt pc, [r8, #-151]! @ 0xffffff69 @ │ │ │ │ strmi r6, [r3], -r2, lsl #16 │ │ │ │ andcs r6, r0, r1, asr #16 │ │ │ │ @@ -233461,54 +233419,54 @@ │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b640 │ │ │ │ + bl 0xfec4b598 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [lr], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2104 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ strls r0, [r0, #-656] @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74d3018 │ │ │ │ - andlt lr, r3, r0, lsl #18 │ │ │ │ + andlt lr, r3, r4, asr r9 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq fp, r1, r4, lsr #20 │ │ │ │ + addeq fp, r1, ip, asr #21 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b68c │ │ │ │ + bl 0xfec4b5e4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrmi r0, [sp], -r0, ror #31 │ │ │ │ ldmdbmi r0, {r0, r1, r3, r9, sl, lr} │ │ │ │ @ instruction: 0x46024614 │ │ │ │ svceq 0x0070ee1d │ │ │ │ stmdavs r9, {r0, r3, r4, r5, r6, sl, lr} │ │ │ │ stmdapl r1, {r0, r2, r7, ip, sp, pc}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r9, [r0], #-2312 @ 0xfffff6f8 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ andscc r9, r8, r9, lsl #24 │ │ │ │ smlabtpl r1, sp, r9, lr │ │ │ │ @ instruction: 0x71adf44f │ │ │ │ @ instruction: 0xf74d9403 │ │ │ │ - ldrdlt lr, [r5], -r4 │ │ │ │ + andlt lr, r5, r8, lsr #18 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - ldrdeq fp, [r1], r4 │ │ │ │ + addeq fp, r1, ip, ror sl │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d0f8cc │ │ │ │ ldrmi fp, [r4], -r3, lsl #1 │ │ │ │ @ instruction: 0xf5b2b1ba │ │ │ │ ldmdale r6, {r7, r8, r9, sl, fp, sp, lr}^ │ │ │ │ @@ -233519,15 +233477,15 @@ │ │ │ │ subsle r2, fp, r0, lsl #16 │ │ │ │ strtmi r2, [r9], -r1, lsl #6 │ │ │ │ ldrmi r0, [r8], -r2, ror #1 │ │ │ │ @ instruction: 0xf92cf011 │ │ │ │ strcs fp, [lr], #-2448 @ 0xfffff670 │ │ │ │ @ instruction: 0xf1384630 │ │ │ │ @ instruction: 0xf175fa8f │ │ │ │ - andvs pc, r4, fp, lsl #20 │ │ │ │ + andvs pc, r4, r7, lsl #20 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #12 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ stcne 2, cr2, [r5, #-0] │ │ │ │ @@ -233535,48 +233493,48 @@ │ │ │ │ stmdbeq r4, {r1, r2, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46934690 │ │ │ │ strcs lr, [r0], -sp, asr #19 │ │ │ │ ldrtmi lr, [r0], -r9 │ │ │ │ stcvs 8, cr15, [r4], {73} @ 0x49 │ │ │ │ stmdaeq r1, {r3, r8, ip, sp, lr, pc} │ │ │ │ strmi r3, [r0, #1288]! @ 0x508 │ │ │ │ - bleq 0x33268c │ │ │ │ + bleq 0x3325e4 │ │ │ │ stmdavs lr!, {r0, r1, r2, r5, ip, lr, pc} │ │ │ │ - blle 0xa7fd70 │ │ │ │ + blle 0xa7fcc8 │ │ │ │ @ instruction: 0xf855d0f1 │ │ │ │ ldrtmi r1, [fp], -r4, lsl #24 │ │ │ │ @ instruction: 0x46504632 │ │ │ │ @ instruction: 0xf8f8f011 │ │ │ │ stceq 8, cr15, [r4], {73} @ 0x49 │ │ │ │ - blls 0x120c08 │ │ │ │ - blcs 0xfc58c │ │ │ │ + blls 0x120b60 │ │ │ │ + blcs 0xfc4e4 │ │ │ │ vst4. {d29,d31,d33,d35}, [pc :128], r6 │ │ │ │ @ instruction: 0xf6c74170 │ │ │ │ - bl 0xfe950d94 │ │ │ │ + bl 0xfe950cec │ │ │ │ adcsmi r0, r0, #11 │ │ │ │ ldrtmi fp, [r3], #3878 @ 0xf26 │ │ │ │ @ instruction: 0x468b4630 │ │ │ │ @ instruction: 0xf175e7da │ │ │ │ - tstpcs r6, #3293184 @ p-variant is OBSOLETE @ 0x324000 │ │ │ │ + tstpcs r6, #3227648 @ p-variant is OBSOLETE @ 0x314000 │ │ │ │ ldr r6, [fp, r3]! │ │ │ │ svceq 0x0000f1b8 │ │ │ │ cdpls 1, 0, cr13, cr1, cr11, {0} │ │ │ │ cdpls 7, 0, cr14, cr1, cr15, {5} │ │ │ │ mcrls 7, 0, lr, cr1, cr5, {5} │ │ │ │ @ instruction: 0xe7ab2416 │ │ │ │ - @ instruction: 0xf9baf175 │ │ │ │ + @ instruction: 0xf9b6f175 │ │ │ │ andvs r2, r3, ip, lsl #6 │ │ │ │ movwcs lr, #6060 @ 0x17ac │ │ │ │ strb r9, [r3, r0, lsl #6] │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b7dc │ │ │ │ + bl 0xfec4b734 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - vsubhn.i16 d20, q8, q0 │ │ │ │ + @ instruction: 0xf2c036b0 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xffcaf010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r3, asr #31 │ │ │ │ @@ -233584,16 +233542,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xffbcf010 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01068e8 │ │ │ │ strhtvs pc, [r0], #245 @ 0xf5 @ │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b916b4 │ │ │ │ - bvs 0xfeb8cfb8 │ │ │ │ + bvs 0x1b9160c │ │ │ │ + bvs 0xfeb8cf10 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233616,19 +233574,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b8ac │ │ │ │ + bl 0xfec4b804 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - vsubhn.i16 d20, q8, q0 │ │ │ │ + @ instruction: 0xf2c036b0 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff62f010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, fp, asr pc @ │ │ │ │ @@ -233666,19 +233624,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4b974 │ │ │ │ + bl 0xfec4b8cc │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - vsubhn.i16 d20, q8, q0 │ │ │ │ + @ instruction: 0xf2c036b0 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ @ instruction: 0xff20f010 │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ rsbvs pc, r0, r9, lsl pc @ │ │ │ │ @@ -233686,16 +233644,16 @@ │ │ │ │ stmiavs r8!, {r2, r3, r4, r8, ip, sp, lr} │ │ │ │ @ instruction: 0xff12f010 │ │ │ │ andscs r6, r0, #160 @ 0xa0 │ │ │ │ mvnvs pc, r6, lsl #10 │ │ │ │ @ instruction: 0xf01068e8 │ │ │ │ rscvs pc, r0, fp, lsl #30 │ │ │ │ stcvc 3, cr2, [sl], #-0 │ │ │ │ - bvs 0x1b9184c │ │ │ │ - bvs 0xfeb8d150 │ │ │ │ + bvs 0x1b917a4 │ │ │ │ + bvs 0xfeb8d0a8 │ │ │ │ @ instruction: 0xf8c462a2 │ │ │ │ @ instruction: 0xf8c43011 │ │ │ │ @ instruction: 0xf8c43015 │ │ │ │ @ instruction: 0xf8c43019 │ │ │ │ eorvs r3, r3, #29 │ │ │ │ strbtvc r7, [r3], #-3179 @ 0xfffff395 │ │ │ │ strtvc r7, [r3], #3243 @ 0xcab │ │ │ │ @@ -233718,19 +233676,19 @@ │ │ │ │ eorcc pc, r1, r4, lsl #17 │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4ba44 │ │ │ │ + bl 0xfec4b99c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ vmax.s8 d20, d0, d4 │ │ │ │ - vsubhn.i16 d20, q8, q0 │ │ │ │ + @ instruction: 0xf2c036b0 │ │ │ │ andcs r0, pc, #52, 12 @ 0x3400000 │ │ │ │ stmdavs r8!, {r0, r4, r5, r9, sl, lr} │ │ │ │ mrc2 0, 5, pc, cr8, cr0, {0} │ │ │ │ andscs r6, r8, #32 │ │ │ │ mvnseq pc, r6, lsl #2 │ │ │ │ @ instruction: 0xf0106868 │ │ │ │ strhtvs pc, [r0], #-225 @ 0xffffff1f @ │ │ │ │ @@ -233776,37 +233734,37 @@ │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ stmdavs r3, {r0, r1, r2, r3, r4, r9, sl, lr} │ │ │ │ ldrmi fp, [r6], -pc, lsl #1 │ │ │ │ ldrdge pc, [r8], -r0 │ │ │ │ @ instruction: 0xf8d34680 │ │ │ │ strmi r3, [ip], -r8, asr #1 │ │ │ │ - bvs 0x79bd8c │ │ │ │ + bvs 0x79bce4 │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ ldmibvs sl, {r1, r2, r3, r4, r6, r7, pc} │ │ │ │ @ instruction: 0xf00042b2 │ │ │ │ - bvs 0x17d4bac │ │ │ │ + bvs 0x17d4b04 │ │ │ │ @ instruction: 0xf00042b3 │ │ │ │ @ instruction: 0xf8d1813a │ │ │ │ ldmib r4, {r3, r6, ip, pc}^ │ │ │ │ ldmib r4, {r2, r3, r8, r9, sp}^ │ │ │ │ - b 0x1577990 │ │ │ │ + b 0x15778e8 │ │ │ │ andle r0, sp, r3, lsl #2 │ │ │ │ orrsvs pc, r4, r4, asr #4 │ │ │ │ orrseq pc, r5, r0, asr #5 │ │ │ │ ldrtmi r6, [r1], #-2057 @ 0xfffff7f7 │ │ │ │ stmdbvs r0!, {r0, r3, fp, ip} │ │ │ │ stceq 1, cr15, [r0], {76} @ 0x4c │ │ │ │ stmdbvs r1!, {r3, r9, fp, ip}^ │ │ │ │ @ instruction: 0x0c01eb6c │ │ │ │ - bleq 0x1709c8 │ │ │ │ + bleq 0x170920 │ │ │ │ @ instruction: 0x0c06e9cd │ │ │ │ andscc lr, r2, pc, asr #20 │ │ │ │ @ instruction: 0x212dbf0c │ │ │ │ - b 0x10fcf4c │ │ │ │ + b 0x10fcea4 │ │ │ │ tstls r1, r3 │ │ │ │ movweq pc, #45935 @ 0xb36f @ │ │ │ │ @ instruction: 0xf0159700 │ │ │ │ vbit d16, d2, d0 │ │ │ │ tstls ip, r7 │ │ │ │ andcs pc, fp, #134217731 @ 0x8000003 │ │ │ │ mlane fp, r4, r8, pc @ │ │ │ │ @@ -233816,287 +233774,287 @@ │ │ │ │ @ instruction: 0xf0159302 │ │ │ │ svclt 0x000c0304 │ │ │ │ rsbscs r2, r8, #-805306366 @ 0xd0000002 │ │ │ │ andls r2, r3, #0, 18 │ │ │ │ svclt 0x000c9009 │ │ │ │ rsbscs r2, r0, #805306375 @ 0x30000007 │ │ │ │ movwls r9, #53764 @ 0xd204 │ │ │ │ - rsbscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + adccs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - blvc 0x4b0024 │ │ │ │ + blvc 0x4aff7c │ │ │ │ tstcs r1, r3, lsr r6 │ │ │ │ stc 6, cr4, [sp, #320] @ 0x140 │ │ │ │ @ instruction: 0xf1b27b0a │ │ │ │ - @ instruction: 0xf1b9f96d │ │ │ │ + @ instruction: 0xf1b9f961 │ │ │ │ @ instruction: 0xf0000f00 │ │ │ │ @ instruction: 0xf1c08087 │ │ │ │ vcgt.s8 q8, , │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ tstcs r1, pc, lsr #4 │ │ │ │ ldrbmi r9, [r0], -r0, lsl #4 │ │ │ │ - addscc pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ + sbccs pc, ip, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls pc, r4, sp, asr #17 │ │ │ │ - @ instruction: 0xf958f1b2 │ │ │ │ + @ instruction: 0xf94cf1b2 │ │ │ │ mulcc ip, r8, r8 │ │ │ │ rsble r2, r1, r0, lsl #22 │ │ │ │ @ instruction: 0xf0151bbf │ │ │ │ @ instruction: 0xf8940580 │ │ │ │ - b 0x14bcacc │ │ │ │ + b 0x14bca24 │ │ │ │ stmdbls ip, {r0, r1, r2, r4, r7, r8, r9, sp} │ │ │ │ sadd16mi fp, sp, r8 │ │ │ │ svceq 0x0000f1bb │ │ │ │ stmdbcs r0, {r0, r2, r3, r5, r6, ip, lr, pc} │ │ │ │ adchi pc, r2, r0 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ sbcshi pc, r1, r0, asr #32 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vand q12, , q12 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d11, d31 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vqdmlsl.s , d0, d0[5] │ │ │ │ + vqshl.s64 d18, d4, #0 │ │ │ │ vabd.s8 d16, d11, d30 │ │ │ │ - vmlsl.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf2c02698 │ │ │ │ ldrmi r0, [r4], -lr, lsr #12 │ │ │ │ @ instruction: 0x46964694 │ │ │ │ vqadd.s8 d30, d11, d14 │ │ │ │ - vmul.f d19, d0, d0[1] │ │ │ │ + vbic.i16 q9, #4 @ 0x0004 │ │ │ │ strb r0, [r4, -lr, lsr #18]! │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ vhadd.s8 q12, , │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d11, d31 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vmlsl.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf2c02698 │ │ │ │ vmax.s8 d16, d11, d30 │ │ │ │ - vmov.i64 , #0x0000000000000000 │ │ │ │ + vmull.p8 q9, d16, d16 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ smlabteq r7, sp, r9, lr │ │ │ │ stmib sp, {r4, r6, r9, sl, lr}^ │ │ │ │ tstcs r1, r9, lsl #28 │ │ │ │ strgt lr, [r5], #-2509 @ 0xfffff633 │ │ │ │ - adccc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + sbcscs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ strls r2, [r4, -r4, lsl #8] │ │ │ │ strpl lr, [r2], -sp, asr #19 │ │ │ │ strmi lr, [r0], #-2509 @ 0xfffff633 │ │ │ │ - @ instruction: 0xf8f2f1b2 │ │ │ │ + @ instruction: 0xf8e6f1b2 │ │ │ │ andcs fp, r0, pc │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vrecps.f32 q12, , q8 │ │ │ │ - vbic.i16 d19, #12 @ 0x000c │ │ │ │ + vmul.f d18, d0, d0[7] │ │ │ │ str r0, [r6, -lr, lsr #18]! │ │ │ │ ldrbmi r2, [r0], -r1, lsl #2 │ │ │ │ - addmi pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ + adcscc pc, ip, #76, 4 @ 0xc0000004 │ │ │ │ eorseq pc, r2, #192, 4 │ │ │ │ - @ instruction: 0xf8daf1b2 │ │ │ │ + @ instruction: 0xf8cef1b2 │ │ │ │ mvnslt lr, r0, lsl #15 │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ addhi pc, r5, r0 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vrhadd.s8 d24, d13, d26 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d11, d31 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vqdmulh.s d19, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c02c90 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vqdmlsl.s , d0, d0[5] │ │ │ │ + vqshl.s64 d18, d4, #0 │ │ │ │ strmi r0, [r4], -lr, lsr #14 │ │ │ │ strmi r4, [r6], r6, lsl #12 │ │ │ │ stmdbls sp, {r1, r4, r5, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ vcgt.s8 , , │ │ │ │ - vaddw.s8 , q0, d12 │ │ │ │ - bcs 0xf5014 │ │ │ │ + vbic.i32 d16, #12 @ 0x0000000c │ │ │ │ + bcs 0xf4f6c │ │ │ │ msrhi CPSR_sxc, r0 │ │ │ │ - subscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + addcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - stclcc 2, cr15, [r0], #-300 @ 0xfffffed4 │ │ │ │ + ldccs 2, cr15, [r0], {75} @ 0x4b │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ strmi r4, [ip], -r8, lsl #12 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ ldr r4, [fp, lr, lsl #13] │ │ │ │ stmdbcs r0, {r0, r2, r3, r8, fp, ip, pc} │ │ │ │ svcge 0x007ef43f │ │ │ │ - tstpne ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + teqpeq ip, sp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vqadd.s8 d24, d27, d24 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vqdmulh.s d19, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c02c90 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vmlsl.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf2c02698 │ │ │ │ strmi r0, [ip], -lr, lsr #12 │ │ │ │ strmi r4, [lr], pc, lsl #12 │ │ │ │ vaba.s8 q15, , q14 │ │ │ │ - vmul.f d19, d0, d0[3] │ │ │ │ + vbic.i16 q9, #12 @ 0x000c │ │ │ │ strb r0, [r2], lr, lsr #18 │ │ │ │ @ instruction: 0xf0002a00 │ │ │ │ vhadd.s8 d24, d29, d10 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ ldrmi r0, [r1], -pc, lsr #4 │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0x46964616 │ │ │ │ - bcs 0x12e980 │ │ │ │ + bcs 0x12e8d8 │ │ │ │ vqadd.s8 , , q5 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmvn.i32 d16, #786432 @ 0x000c0000 │ │ │ │ vshl.s8 d16, d31, d11 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vqdmulh.s d19, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c02c90 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vqdmlsl.s , d0, d0[5] │ │ │ │ + vqshl.s64 d18, d4, #0 │ │ │ │ vabd.s8 d16, d11, d30 │ │ │ │ - vmlsl.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf2c02698 │ │ │ │ strtmi r0, [r6], lr, lsr #12 │ │ │ │ tstlt sl, #72, 14 @ 0x1200000 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppcc r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r8, fp, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbcc pc, [r4, -fp, asr #4]! @ │ │ │ │ + ldrcs pc, [r4, fp, asr #4] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ @ instruction: 0x46144610 │ │ │ │ @ instruction: 0x46164694 │ │ │ │ @ instruction: 0xe7354696 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - subscc pc, ip, fp, asr #4 │ │ │ │ + addcs pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtcc pc, [r8], -fp, asr #4 @ │ │ │ │ + ldrcs pc, [r8], fp, asr #4 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ @ instruction: 0x46144611 │ │ │ │ @ instruction: 0x46174694 │ │ │ │ @ instruction: 0xe7234696 │ │ │ │ - andne pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ + eorseq pc, ip, #-805306364 @ 0xd0000004 │ │ │ │ eoreq pc, pc, #192, 4 │ │ │ │ - cmppcc r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r8, fp, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - strbtcc pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrcs pc, [ip], #587 @ 0x24b │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - strbcc pc, [r4, -fp, asr #4]! @ │ │ │ │ + ldrcs pc, [r4, fp, asr #4] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - cdpcc 2, 7, cr15, cr0, cr11, {2} │ │ │ │ + cdpcs 2, 10, cr15, cr0, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ @ instruction: 0x46944610 │ │ │ │ smlad fp, r6, r6, r4 │ │ │ │ - subscc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + addcs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ - cmppcc r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ + orrcs pc, r8, fp, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - subscc pc, ip, fp, asr #4 │ │ │ │ + addcs pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - strbtcc pc, [ip], #-587 @ 0xfffffdb5 @ │ │ │ │ + ldrcs pc, [ip], #587 @ 0x24b │ │ │ │ strteq pc, [lr], #-704 @ 0xfffffd40 │ │ │ │ - stclcc 2, cr15, [r0], #-300 @ 0xfffffed4 │ │ │ │ + ldccs 2, cr15, [r0], {75} @ 0x4b │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ - strbcc pc, [r4, -fp, asr #4]! @ │ │ │ │ + ldrcs pc, [r4, fp, asr #4] │ │ │ │ streq pc, [lr, -r0, asr #5]! │ │ │ │ - strbtcc pc, [r8], -fp, asr #4 @ │ │ │ │ + ldrcs pc, [r8], fp, asr #4 │ │ │ │ strteq pc, [lr], -r0, asr #5 │ │ │ │ - cdpcc 2, 7, cr15, cr0, cr11, {2} │ │ │ │ + cdpcs 2, 10, cr15, cr0, cr11, {2} │ │ │ │ cdpeq 2, 2, cr15, cr14, cr0, {6} │ │ │ │ vmax.s8 q15, , q13 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d11, d31 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vmov.i64 , #0x0000000000000000 │ │ │ │ + vmull.p8 q9, d16, d16 │ │ │ │ ldrmi r0, [r1], -lr, lsr #28 │ │ │ │ @ instruction: 0x46944610 │ │ │ │ @ instruction: 0x46164617 │ │ │ │ vmin.s8 q15, , q4 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vqdmulh.s d19, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c02c90 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vmlsl.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf2c02698 │ │ │ │ vmax.s8 d16, d11, d30 │ │ │ │ - vmov.i64 , #0x0000000000000000 │ │ │ │ + vmull.p8 q9, d16, d16 │ │ │ │ strmi r0, [pc], -lr, lsr #28 │ │ │ │ vmin.s8 d30, d29, d30 │ │ │ │ - vsubl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #3072 @ 0x00000c00 │ │ │ │ vhsub.s8 d16, d11, d31 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmov.i32 , #12 @ 0x0000000c │ │ │ │ + vaddl.s8 q9, d16, d12 │ │ │ │ vhadd.s8 d16, d11, d30 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vqdmlsl.s , d0, d0[5] │ │ │ │ + vqshl.s64 d18, d4, #0 │ │ │ │ vabd.s8 d16, d11, d30 │ │ │ │ - vmlsl.s , d0, d0[6] │ │ │ │ + @ instruction: 0xf2c02698 │ │ │ │ vmax.s8 d16, d11, d30 │ │ │ │ - vmov.i64 , #0x0000000000000000 │ │ │ │ + vmull.p8 q9, d16, d16 │ │ │ │ ldrmi r0, [r4], lr, lsr #28 │ │ │ │ vmax.s8 d30, d29, d16 │ │ │ │ - vaddl.s8 , d0, d12 │ │ │ │ + vmvn.i32 d16, #12 @ 0x0000000c │ │ │ │ vhadd.s8 d16, d11, d31 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vorr.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q9, q8, d8 │ │ │ │ vrhadd.s8 d16, d11, d30 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vqdmulh.s d19, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c02c90 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vqdmlsl.s , d0, d0[5] │ │ │ │ + vqshl.s64 d18, d4, #0 │ │ │ │ vabd.s8 d16, d11, d30 │ │ │ │ - vmov.i64 , #0x0000000000000000 │ │ │ │ + vmull.p8 q9, d16, d16 │ │ │ │ strmi r0, [r6], -lr, lsr #28 │ │ │ │ vmax.s8 d30, d27, d2 │ │ │ │ - vmov.i32 , #1024 @ 0x00000400 │ │ │ │ + vsubl.s8 q9, d16, d4 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vmls.i d19, d0, d0[7] │ │ │ │ + @ instruction: 0xf2c0249c │ │ │ │ vshl.s8 d16, d30, d11 │ │ │ │ - vqdmulh.s d19, d0, d0[4] │ │ │ │ + @ instruction: 0xf2c02c90 │ │ │ │ @ instruction: 0xf24b0c2e │ │ │ │ - vmov.i64 , #0x0000000000000000 │ │ │ │ + vmull.p8 q9, d16, d16 │ │ │ │ strmi r0, [r8], -lr, lsr #28 │ │ │ │ strmi r4, [lr], -pc, lsl #12 │ │ │ │ svclt 0x0000e66e │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4bfdc │ │ │ │ + bl 0xfec4bf34 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r2], r0 @ │ │ │ │ ldrmi r4, [ip], -ip, lsl #13 │ │ │ │ ldrmi r4, [r3], -r7, lsl #18 │ │ │ │ strls r4, [r0], #-1634 @ 0xfffff99e │ │ │ │ stc2 7, cr15, [r8, #1020] @ 0x3fc │ │ │ │ andlt r2, r2, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r4, r0, lsr #25 │ │ │ │ + ldrsbteq r0, [r4], -r0 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ ldrvs pc, [r4], r4, asr #4 │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ umulllt r4, r3, r9, r6 │ │ │ │ @@ -234107,87 +234065,87 @@ │ │ │ │ ldmdavs r4!, {r0, sp, lr, pc} │ │ │ │ ldmdavs r8!, {r2, r4, r8, r9, fp, ip}^ │ │ │ │ stmib sp, {r8, r9, sp}^ │ │ │ │ @ instruction: 0xf0662800 │ │ │ │ strmi pc, [r1], -r1, lsl #30 │ │ │ │ ldrtmi r4, [r8], -r2, lsr #12 │ │ │ │ movwmi lr, #27089 @ 0x69d1 │ │ │ │ - bl 0x1f058ec │ │ │ │ + bl 0x1f05844 │ │ │ │ ldmdavs r3!, {r0, r1, r8, r9} │ │ │ │ qasxmi fp, ip, r8 │ │ │ │ andls pc, r0, sp, asr #17 │ │ │ │ movweq pc, #4547 @ 0x11c3 @ │ │ │ │ @ instruction: 0xf7ff4423 │ │ │ │ stclne 13, cr15, [r2], #-300 @ 0xfffffed4 │ │ │ │ mvnle r4, r5, lsr #5 │ │ │ │ andlt r2, r3, r0 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ svclt 0x000083f0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c094 │ │ │ │ + bl 0xfec4bfec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1a00ff8 │ │ │ │ - blx 0xfed34e4c │ │ │ │ + blx 0xfed34d74 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ movwcs r2, #256 @ 0x100 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c0bc │ │ │ │ + bl 0xfec4c014 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0xc38ce4 │ │ │ │ + blmi 0xc38c3c │ │ │ │ @ instruction: 0x460eb099 │ │ │ │ vhsub.s8 d18, d11, d6 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ strmi r0, [r4], -lr, lsr #2 │ │ │ │ tstls r7, #1769472 @ 0x1b0000 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - mcrr2 1, 10, pc, r0, cr1 @ │ │ │ │ + ldc2 1, cr15, [r4], #-644 @ 0xfffffd7c │ │ │ │ @ instruction: 0x1da7b9b8 │ │ │ │ vmax.s8 d20, d11, d5 │ │ │ │ - vaddw.s8 q11, q0, d28 │ │ │ │ + vorr.i32 , #12 @ 0x0000000c │ │ │ │ andcs r0, r5, #-2147483637 @ 0x8000000b │ │ │ │ @ instruction: 0xf1a14638 │ │ │ │ - stmdblt r0, {r0, r2, r4, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdblt r0, {r0, r3, r5, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andeq pc, fp, r4, lsl #2 │ │ │ │ @ instruction: 0xf1a04631 │ │ │ │ - blx 0xfed34de8 │ │ │ │ + blx 0xfed34d10 │ │ │ │ stmdbeq r0, {r7, ip, sp, lr, pc}^ │ │ │ │ stmibvc r3!, {r2, sp, lr, pc} │ │ │ │ - blcs 0x303bd4 │ │ │ │ + blcs 0x303b2c │ │ │ │ andcs sp, r0, r0, lsl r9 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r7, lsl fp │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andslt sp, r9, r8, lsr #2 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ @ instruction: 0x46292250 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ - @ instruction: 0xf1a9ee8c │ │ │ │ - cmppcs r0, #10027008 @ p-variant is OBSOLETE @ 0x990000 │ │ │ │ + @ instruction: 0xf1a9ee88 │ │ │ │ + cmppcs r0, #9240576 @ p-variant is OBSOLETE @ 0x8d0000 │ │ │ │ andls r4, r1, r9, lsl r6 │ │ │ │ - eorsvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rsbpl pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ andls sl, r0, #196608 @ 0x30000 │ │ │ │ @ instruction: 0xf1b22201 │ │ │ │ - stmdage r3, {r0, r4, r6, fp, ip, sp, lr, pc} │ │ │ │ - blx 0x15b15e6 │ │ │ │ + stmdage r3, {r0, r2, r6, fp, ip, sp, lr, pc} │ │ │ │ + blx 0x12b153e │ │ │ │ strmi sl, [r4], -r3, lsl #18 │ │ │ │ ldrtmi r4, [r8], -r2, lsl #12 │ │ │ │ - blx 0xfffb15f2 │ │ │ │ + blx 0xffcb154a │ │ │ │ bicsle r2, r0, r0, lsl #16 │ │ │ │ @ instruction: 0xe7c31938 │ │ │ │ - @ instruction: 0xf8acf1b2 │ │ │ │ + @ instruction: 0xf8a0f1b2 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00a0f8cc │ │ │ │ strmi fp, [r4], -pc, lsl #1 │ │ │ │ @ instruction: 0xf7ee460d │ │ │ │ @@ -234204,148 +234162,148 @@ │ │ │ │ cdpeq 1, 1, cr9, cr9, cr5, {0} │ │ │ │ streq pc, [fp], -r2, asr #7 │ │ │ │ strls r9, [fp], -r6, lsl #2 │ │ │ │ orrvs pc, r0, r0, asr #7 │ │ │ │ stmdbcs r0, {r0, r1, r2, r8, ip, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - stmdbls r7, {r0, r3, r4, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r2, r3, r5, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ addhi pc, pc, r0, asr #6 │ │ │ │ - stcpl 2, cr15, [r0], {70} @ 0x46 │ │ │ │ + ldcmi 2, cr15, [r0], #-280 @ 0xfffffee8 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ stmdaeq r8, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ movwls r2, #49923 @ 0xc303 │ │ │ │ - strpl pc, [r4], ip, asr #4 │ │ │ │ + ldrtmi pc, [r4], ip, asr #4 @ │ │ │ │ ldrteq pc, [r1], -r0, asr #5 @ │ │ │ │ vabd.s8 d18, d11, d0 │ │ │ │ - vmlal.s q11, d0, d0[4] │ │ │ │ + vrshr.s64 d21, d0, #64 │ │ │ │ stmib sp, {r1, r2, r3, r5, r9}^ │ │ │ │ andls r1, r9, #1792 @ 0x700 │ │ │ │ tstcs r1, r8, lsl #22 │ │ │ │ movwlt lr, #6605 @ 0x19cd │ │ │ │ - bls 0x3468b8 │ │ │ │ + bls 0x346810 │ │ │ │ @ instruction: 0xf8cd463b │ │ │ │ @ instruction: 0xf1b18000 │ │ │ │ - @ instruction: 0xf1b9fe4d │ │ │ │ + @ instruction: 0xf1b9fe41 │ │ │ │ andle r0, pc, r0, lsl #30 │ │ │ │ - blx 0xfe60695c │ │ │ │ - blx 0xfed312c0 │ │ │ │ + blx 0xfe6068b4 │ │ │ │ + blx 0xfed31218 │ │ │ │ @ instruction: 0xf7eef080 │ │ │ │ ldrtmi pc, [r2], -sp, lsl #27 @ │ │ │ │ tstcs r1, r3, lsl #12 │ │ │ │ @ instruction: 0xf1b14628 │ │ │ │ - mcrne 14, 3, pc, cr3, cr13, {1} @ │ │ │ │ + mcrne 14, 3, pc, cr3, cr1, {1} @ │ │ │ │ mvnsle r4, ip, lsl r0 │ │ │ │ svceq 0x0000f1ba │ │ │ │ ldrbmi sp, [r4], -pc │ │ │ │ @ instruction: 0xf0a4fa94 │ │ │ │ @ instruction: 0xf080fab0 │ │ │ │ stc2 7, cr15, [r8, #952] @ 0x3b8 │ │ │ │ @ instruction: 0x46034632 │ │ │ │ strtmi r2, [r8], -r1, lsl #2 │ │ │ │ - mcr2 1, 1, pc, cr10, cr1, {5} @ │ │ │ │ + mrc2 1, 0, pc, cr14, cr1, {5} │ │ │ │ andsmi r1, ip, r3, ror #28 │ │ │ │ - blls 0x269830 │ │ │ │ + blls 0x269788 │ │ │ │ movwls r2, #8449 @ 0x2101 │ │ │ │ - blls 0x2c6918 │ │ │ │ - adcsvs pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ + blls 0x2c6870 │ │ │ │ + rscpl pc, r8, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ movwhi lr, #2509 @ 0x9cd │ │ │ │ @ instruction: 0xf1b19b06 │ │ │ │ - @ instruction: 0xf1b8fe19 │ │ │ │ + @ instruction: 0xf1b8fe0d │ │ │ │ mcrrle 15, 0, r0, r3, cr6 │ │ │ │ tstcs r1, fp, asr r6 │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vmov.i32 d23, #1024 @ 0x00000400 │ │ │ │ + vmlal.s q11, d0, d0[1] │ │ │ │ strcc r0, [r1, -lr, lsr #4] │ │ │ │ - mcr2 1, 0, pc, cr12, cr1, {5} @ │ │ │ │ + mcr2 1, 0, pc, cr0, cr1, {5} @ │ │ │ │ addsmi r9, pc, #10240 @ 0x2800 │ │ │ │ @ instruction: 0xf1b8d1b0 │ │ │ │ eorle r0, r8, r8, lsl #30 │ │ │ │ vqdmulh.s d25, d13, d13 │ │ │ │ - vaddhn.i16 d17, q0, q6 │ │ │ │ + vmvn.i32 d16, #786432 @ 0x000c0000 │ │ │ │ tstcs r1, pc, lsr #8 │ │ │ │ ldrtpl pc, [r7], -r3, lsl #10 @ │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vsubw.s8 , q0, d24 │ │ │ │ + vorr.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf8d6032e │ │ │ │ - bcs 0xfe560 │ │ │ │ + bcs 0xfe4b8 │ │ │ │ strtmi fp, [r2], -r8, lsl #30 │ │ │ │ vhsub.s8 d25, d11, d0 │ │ │ │ - vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ + vmlal.s q11, d0, d0[4] │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ - smlattcs r1, sp, sp, pc @ │ │ │ │ + smlattcs r1, r1, sp, pc @ │ │ │ │ vmax.s8 d20, d11, d24 │ │ │ │ - vmlal.s , d0, d0[2] │ │ │ │ + vmvn.i32 q11, #2048 @ 0x00000800 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ - vadd.f32 , , │ │ │ │ - vmov.i32 , #3072 @ 0x00000c00 │ │ │ │ + vmla.f32 , , │ │ │ │ + vsubl.s8 q11, d16, d12 │ │ │ │ tstcs r1, lr, lsr #4 │ │ │ │ @ instruction: 0xf1b14628 │ │ │ │ - ldrdcs pc, [r0], -sp │ │ │ │ + ldrdcs pc, [r0], -r1 │ │ │ │ tstcs r0, pc │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ tstcs r1, fp, lsl #22 │ │ │ │ strtmi r9, [r8], -r0, lsl #6 │ │ │ │ vqdmulh.s d25, d11, d12 │ │ │ │ - vsubl.s8 , d0, d0 │ │ │ │ + vmvn.i32 d22, #0 @ 0x00000000 │ │ │ │ @ instruction: 0xf1b1022e │ │ │ │ - str pc, [pc, r7, asr #27]! │ │ │ │ + @ instruction: 0xe7affdbb │ │ │ │ ldrle r0, [r6, #-1665] @ 0xfffff97f │ │ │ │ movwmi pc, #25539 @ 0x63c3 @ │ │ │ │ svcvc 0x0000f410 │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ eorsle r0, r8, r4, asr r0 │ │ │ │ - @ instruction: 0xf902f1aa │ │ │ │ + @ instruction: 0xf8f6f1aa │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ movwcs sp, #15792 @ 0x3db0 │ │ │ │ - mcrrvs 2, 4, pc, r0, cr11 @ │ │ │ │ + ldclpl 2, cr15, [r0], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ - b 0x11aee84 │ │ │ │ + b 0x11aeddc │ │ │ │ vsubw.u8 , q0, d4 │ │ │ │ movwls r0, #45504 @ 0xb1c0 │ │ │ │ @ instruction: 0xf3c0b991 │ │ │ │ - bllt 0xfe141874 │ │ │ │ + bllt 0xfe1417cc │ │ │ │ @ instruction: 0xf1aa2054 │ │ │ │ - cdpne 8, 0, cr15, cr3, cr9, {7} │ │ │ │ + mcrne 8, 0, pc, cr3, cr13, {6} @ │ │ │ │ ldcle 3, cr9, [r7, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - vqdmulh.s d22, d0, d0[2] │ │ │ │ + vmvn.i32 , #2303 @ 0x000008ff │ │ │ │ tstcs r1, lr, lsr #24 │ │ │ │ stmdaeq r4, {r0, r1, r2, r3, r6, ip, sp, lr, pc} │ │ │ │ str r9, [pc, -ip, lsl #6]! │ │ │ │ qaddls r2, r4, r7 │ │ │ │ - @ instruction: 0xf8d8f1aa │ │ │ │ + @ instruction: 0xf8ccf1aa │ │ │ │ @ instruction: 0x1e039907 │ │ │ │ stcle 3, cr9, [r5, #40] @ 0x28 │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - vmov.i32 q11, #2303 @ 0x000008ff │ │ │ │ + vmull.s8 , d16, d8 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51206 @ 0xc806 │ │ │ │ @ instruction: 0xf1aae71e │ │ │ │ - cdpne 8, 0, cr15, cr3, cr9, {6} │ │ │ │ + mcrne 8, 0, pc, cr3, cr13, {5} @ │ │ │ │ @ instruction: 0xf77f930a │ │ │ │ movwcs sl, #16247 @ 0x3f77 │ │ │ │ - ldcvs 2, cr15, [r8], #-300 @ 0xfffffed4 │ │ │ │ + stclpl 2, cr15, [r8], #-300 @ 0xfffffed4 │ │ │ │ stceq 2, cr15, [lr], #-768 @ 0xfffffd00 │ │ │ │ @ instruction: 0xf04f2102 │ │ │ │ movwls r0, #51207 @ 0xc807 │ │ │ │ subscs lr, r4, lr, lsl #14 │ │ │ │ @ instruction: 0xf1aa9107 │ │ │ │ - stmdbls r7, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ + stmdbls r7, {r0, r1, r3, r5, r7, fp, ip, sp, lr, pc} │ │ │ │ movwls r1, #44547 @ 0xae03 │ │ │ │ svcge 0x0064f77f │ │ │ │ vcgt.s8 d18, d11, d7 │ │ │ │ - vmov.i32 q11, #255 @ 0x000000ff │ │ │ │ + vmull.s8 , d16, d0 │ │ │ │ @ instruction: 0xf04f0c2e │ │ │ │ movwls r0, #51205 @ 0xc805 │ │ │ │ svclt 0x0000e6fc │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e8f8cc │ │ │ │ @@ -234357,59 +234315,59 @@ │ │ │ │ strcs r4, [r0, #-1672] @ 0xfffff978 │ │ │ │ @ instruction: 0xf8d7e003 │ │ │ │ adcmi r3, fp, #24, 8 @ 0x18000000 │ │ │ │ @ instruction: 0xf8d7dd1a │ │ │ │ @ instruction: 0xf8533420 │ │ │ │ strcc r6, [r1, #-37] @ 0xffffffdb │ │ │ │ @ instruction: 0xf1a14630 │ │ │ │ - mcrrne 9, 14, pc, r4, cr3 @ │ │ │ │ + mcrrne 9, 13, pc, r4, cr7 @ │ │ │ │ @ instruction: 0x46224631 │ │ │ │ @ instruction: 0xf1ac4640 │ │ │ │ - adcmi pc, r0, #35, 30 @ 0x8c │ │ │ │ + adcmi pc, r0, #23, 30 @ 0x5c │ │ │ │ @ instruction: 0xf04fd0eb │ │ │ │ strdcs r3, [r0, -pc] │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c47c │ │ │ │ + bl 0xfec4c3d4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe8 │ │ │ │ strmi r5, [lr], -r8 │ │ │ │ movwcs fp, #130 @ 0x82 │ │ │ │ addcs pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf8d22001 │ │ │ │ ldmib r2, {r3, r6, r7, sp}^ │ │ │ │ strtmi r1, [r2], -sp, lsl #8 │ │ │ │ - blx 0x1b312e0 │ │ │ │ + blx 0x1b31238 │ │ │ │ @ instruction: 0x4605b198 │ │ │ │ and fp, r9, ip, lsl r9 │ │ │ │ - bne 0xa062c0 │ │ │ │ + bne 0xa06218 │ │ │ │ strtmi sp, [r2], -r6 │ │ │ │ ldrtmi r4, [r0], -r9, lsr #12 │ │ │ │ - cdp2 1, 14, cr15, cr12, cr12, {5} │ │ │ │ + cdp2 1, 14, cr15, cr0, cr12, {5} │ │ │ │ ldclle 8, cr2, [r5] │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ ldrtmi r2, [r0], -r0, lsl #6 │ │ │ │ @ instruction: 0xf1ac9100 │ │ │ │ - andcs pc, r0, r1, ror sl @ │ │ │ │ + andcs pc, r0, r5, ror #20 │ │ │ │ tstcs r0, r2 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd70 │ │ │ │ cmnppl r0, #536870916 @ p-variant is OBSOLETE @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf64a681b │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ eorscs r0, r8, #1073741835 @ 0x4000000b │ │ │ │ svclt 0x00004718 │ │ │ │ teqpmi ip, #72351744 @ p-variant is OBSOLETE @ 0x4500000 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ vsubl.u q1, d15, d0 │ │ │ │ @ instruction: 0xf8438f5b │ │ │ │ andcs r2, r0, r0, lsr #32 │ │ │ │ @@ -234427,22 +234385,22 @@ │ │ │ │ ldrmi r5, [r9], r0, lsl #3 │ │ │ │ tstcc ip, sp, ror #22 │ │ │ │ ldmdavs fp, {r0, r1, r2, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f600b │ │ │ │ strtmi r0, [r8], -r0, lsl #6 │ │ │ │ andscc r2, r8, #0, 2 │ │ │ │ mulhi r0, r2, r8 │ │ │ │ - cdp2 1, 5, cr15, cr14, cr0, {4} │ │ │ │ + cdp2 1, 5, cr15, cr10, cr0, {4} │ │ │ │ cmplt r8, r6, lsl #12 │ │ │ │ vhsub.s8 d18, d11, d6 │ │ │ │ - vaddw.s8 q11, q0, d20 │ │ │ │ + vorr.i32 , #4 @ 0x00000004 │ │ │ │ @ instruction: 0xf1a1012e │ │ │ │ - stmdacs r0, {r0, r1, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r1, r2, r3, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ ldrtmi fp, [r5], -r8, lsl #30 │ │ │ │ - orrvc pc, r8, fp, asr #4 │ │ │ │ + @ instruction: 0x61b8f24b │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ movlt pc, #9920 @ 0x26c0 │ │ │ │ orrpl pc, r1, #54525952 @ 0x3400000 │ │ │ │ ldmdavs fp, {r2, r4, r8, r9, ip, sp} │ │ │ │ svceq 0x0006f013 │ │ │ │ adchi pc, r9, r0, asr #32 │ │ │ │ @@ -234450,301 +234408,301 @@ │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xf1b86819 │ │ │ │ @ instruction: 0xf0400f00 │ │ │ │ @ instruction: 0xf50d8087 │ │ │ │ strbmi r5, [sl], -r1, lsl #7 │ │ │ │ @ instruction: 0x46203310 │ │ │ │ @ instruction: 0xf1ac681b │ │ │ │ - strmi pc, [r5], -r9, asr #22 │ │ │ │ + @ instruction: 0x4605fb3d │ │ │ │ @ instruction: 0xf1374630 │ │ │ │ @ instruction: 0xf50dfb43 │ │ │ │ - blmi 0x14499c0 │ │ │ │ + blmi 0x1449918 │ │ │ │ ldmdavs sl, {r2, r3, r8, ip, sp} │ │ │ │ subsmi r6, sl, fp, lsl #16 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ addshi pc, r0, r0, asr #32 │ │ │ │ @ instruction: 0xf50d4628 │ │ │ │ andlt r5, r5, r0, lsl #27 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ vcge.s8 q12, , q8 │ │ │ │ - vbic.i32 , #8 @ 0x00000008 │ │ │ │ + vaddw.s8 q11, q8, d24 │ │ │ │ mcrrmi 1, 2, r0, r1, cr14 │ │ │ │ @ instruction: 0xf854e002 │ │ │ │ teqlt r9, #12, 30 @ 0x30 │ │ │ │ strtmi r6, [r8], -r3, lsr #17 │ │ │ │ stmdacs r0, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ stmdavs r3!, {r0, r1, r2, r4, r5, r6, r7, ip, lr, pc} │ │ │ │ vst2.8 {d27-d30}, [pc], r3 │ │ │ │ smlabbcs r0, r0, r2, r5 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ - tstcs r0, r0, lsr #24 │ │ │ │ - addvc pc, ip, fp, asr #4 │ │ │ │ + tstcs r0, ip, lsl ip │ │ │ │ + adcsvs pc, ip, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xff331ae6 │ │ │ │ - blle 0x5fcc3c │ │ │ │ + blx 0xff031a3e │ │ │ │ + blle 0x5fcb94 │ │ │ │ strtmi r6, [r9], -r3, ror #16 │ │ │ │ @ instruction: 0x47984638 │ │ │ │ movslt r4, #4, 12 @ 0x400000 │ │ │ │ - blx 0xfe1b1a08 │ │ │ │ + blx 0x20b1960 │ │ │ │ strtmi r4, [r8], -r7, lsl #12 │ │ │ │ @ instruction: 0xf8d74625 │ │ │ │ @ instruction: 0xf1aa8000 │ │ │ │ - @ instruction: 0xf8c7fc13 │ │ │ │ + @ instruction: 0xf8c7fc07 │ │ │ │ ldr r8, [r3, r0]! │ │ │ │ streq pc, [r1, #-111] @ 0xffffff91 │ │ │ │ @ instruction: 0xf174e7b0 │ │ │ │ - stmdavs r3, {r0, r1, r4, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r3, {r0, r1, r2, r3, r5, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xd1ab2b26 │ │ │ │ - addsvc pc, r8, fp, asr #4 │ │ │ │ + sbcvs pc, r8, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ - blx 0xfee31a6c │ │ │ │ + blx 0xfed319c4 │ │ │ │ orrpl pc, r0, #1325400064 @ 0x4f000000 │ │ │ │ - addvc pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ + adcsvs pc, r0, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ svclt 0x00182800 │ │ │ │ ldrmi r4, [r9], -r2, lsl #12 │ │ │ │ stmdage r3, {r0, r9, ip, pc} │ │ │ │ vhsub.s8 d18, d11, d1 │ │ │ │ - vabal.s8 , d16, d16 │ │ │ │ + vshl.s64 q11, q0, #0 │ │ │ │ strls r0, [r0, #-1326] @ 0xfffffad2 │ │ │ │ - ldc2 1, cr15, [r6, #708]! @ 0x2c4 │ │ │ │ + stc2 1, cr15, [sl, #708]! @ 0x2c4 │ │ │ │ @ instruction: 0xf1aea803 │ │ │ │ - @ instruction: 0x1e05f921 │ │ │ │ + @ instruction: 0x1e05f915 │ │ │ │ stmdage r3, {r2, r3, r7, r8, r9, fp, ip, lr, pc} │ │ │ │ - stc2l 1, cr15, [r0], {172} @ 0xac │ │ │ │ + ldc2 1, cr15, [r4], #688 @ 0x2b0 │ │ │ │ andls lr, r0, r2, asr #15 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ @ instruction: 0xf1ac4628 │ │ │ │ - @ instruction: 0xe781f97f │ │ │ │ + @ instruction: 0xe781f973 │ │ │ │ @ instruction: 0x460b4812 │ │ │ │ svcne 0x0070ee1d │ │ │ │ ldrbtmi r4, [r8], #-1570 @ 0xfffff9de │ │ │ │ stmdapl r9, {fp, sp, lr} │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ orrpl pc, r1, sp, lsl #10 │ │ │ │ @ instruction: 0xf5003110 │ │ │ │ andscc r5, r8, sp │ │ │ │ stmib sp, {r0, r3, fp, sp, lr}^ │ │ │ │ vst4.8 {d25,d27,d29,d31}, [pc], r0 │ │ │ │ @ instruction: 0xf74c71a1 │ │ │ │ - strmi lr, [r5], -r8, asr #17 │ │ │ │ + @ instruction: 0x4605e91c │ │ │ │ @ instruction: 0xf174e768 │ │ │ │ - @ instruction: 0xf04ffa2b │ │ │ │ + @ instruction: 0xf04ffa27 │ │ │ │ @ instruction: 0x232835ff │ │ │ │ strb r6, [r1, -r3]! │ │ │ │ - stc2l 1, cr15, [lr, #708]! @ 0x2c4 │ │ │ │ + stc2l 1, cr15, [r2, #708]! @ 0x2c4 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrshteq r0, [r4], -r0 │ │ │ │ - @ instruction: 0x0081a9ba │ │ │ │ - tstpvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + eorseq r0, r4, r0, lsr #24 │ │ │ │ + addeq sl, r1, r2, ror #20 │ │ │ │ + cmppvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ @ instruction: 0xf0592238 │ │ │ │ svclt 0x0000bdd9 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c718 │ │ │ │ + bl 0xfec4c670 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [r4], -r8, ror #31 │ │ │ │ - blx 0x1bb16a8 │ │ │ │ + blx 0x1bb1600 │ │ │ │ mcrr2 0, 2, pc, r4, cr9 @ │ │ │ │ vnmls.f64 d4, d13, d21 │ │ │ │ rsccs r2, r0, r0, ror pc │ │ │ │ ldrbtmi r6, [fp], #-2085 @ 0xfffff7db │ │ │ │ @ instruction: 0xf5a5681b │ │ │ │ @ instruction: 0xf5a55108 │ │ │ │ ldmdbcc r0, {r9, sl, ip, lr} │ │ │ │ @ instruction: 0xf8d650d1 │ │ │ │ @ instruction: 0xf1ae7080 │ │ │ │ - @ instruction: 0x4603fa35 │ │ │ │ + strmi pc, [r3], -r9, lsr #20 │ │ │ │ ldrtmi r6, [r8], -r3, ror #10 │ │ │ │ ldc2 7, cr15, [ip], #964 @ 0x3c4 │ │ │ │ ldmiblt r9!, {r0, r5, r7, r8, sl, fp, sp, lr}^ │ │ │ │ - bllt 0xf50ce0 │ │ │ │ + bllt 0xf50c38 │ │ │ │ cmpeq ip, r6, asr r9 │ │ │ │ - blx 0x7b16fa │ │ │ │ + blx 0x7b1652 │ │ │ │ andcs r1, r0, #2432 @ 0x980 │ │ │ │ msreq SPSR_, r4, lsl #2 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ - @ instruction: 0x4630fbd5 │ │ │ │ - blx 0xffe31bd8 │ │ │ │ + @ instruction: 0x4630fbd1 │ │ │ │ + blx 0xffd31b30 │ │ │ │ eoreq pc, r0, r4, lsl #2 │ │ │ │ - @ instruction: 0xf976f195 │ │ │ │ + @ instruction: 0xf972f195 │ │ │ │ @ instruction: 0xf1994630 │ │ │ │ - stmdami pc, {r0, r1, r2, r4, r5, r7, fp, ip, sp, lr, pc} @ │ │ │ │ - blx 0xffbb1bec │ │ │ │ + stmdami pc, {r0, r1, r4, r5, r7, fp, ip, sp, lr, pc} @ │ │ │ │ + blx 0xffab1b44 │ │ │ │ @ instruction: 0xf199480d │ │ │ │ - @ instruction: 0x4628f8b1 │ │ │ │ - @ instruction: 0xf98ef74d │ │ │ │ + strtmi pc, [r8], -sp, lsr #17 │ │ │ │ + @ instruction: 0xf9e2f74d │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-864]! @ 0xfffffca0 │ │ │ │ ldrb r6, [r5, r3] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf0102003 │ │ │ │ stmdacs r0, {r0, r2, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ stclvs 0, cr13, [r3, #-832]! @ 0xfffffcc0 │ │ │ │ strb r6, [sp, r3] │ │ │ │ - addeq sl, r1, r2, asr #18 │ │ │ │ + addeq sl, r1, sl, ror #19 │ │ │ │ @ instruction: 0x00955cbc │ │ │ │ vnmls.f64 d4, d13, d8 │ │ │ │ tstcs r1, r0, ror pc │ │ │ │ ldmdavs fp, {r0, r1, r3, r4, r5, r6, sl, lr} │ │ │ │ @ instruction: 0xf8d358d3 │ │ │ │ @ instruction: 0xf5033290 │ │ │ │ @ instruction: 0xf8c35300 │ │ │ │ tstcs r0, r4, asr r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ svclt 0x00004770 │ │ │ │ - addeq sl, r1, r4, lsr #17 │ │ │ │ + addeq sl, r1, ip, asr #18 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c7f8 │ │ │ │ + bl 0xfec4c750 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strdlt r0, [r3], r0 @ │ │ │ │ vhadd.s8 d18, d8, d0 │ │ │ │ - vaddw.s8 , q8, d4 │ │ │ │ - blmi 0x175ac4 │ │ │ │ + vsra.s64 d18, d20, #64 │ │ │ │ + blmi 0x175a1c │ │ │ │ mulls r0, r1, r2 │ │ │ │ ldc2 1, cr15, [r0], #-276 @ 0xfffffeec │ │ │ │ - eorseq r0, r4, r4, asr #26 │ │ │ │ + eorseq r0, r4, r4, ror ip │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c820 │ │ │ │ + bl 0xfec4c778 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf1740ff8 │ │ │ │ - stmdavs r0, {r0, r3, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ mrrc2 7, 15, pc, sl, cr14 @ │ │ │ │ movwcs r4, #576 @ 0x240 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c848 │ │ │ │ + bl 0xfec4c7a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ stcmi 15, cr0, [pc], {232} @ 0xe8 │ │ │ │ svcgt 0x0070ee1d │ │ │ │ @ instruction: 0x46024615 │ │ │ │ stmdavs r4!, {r2, r3, r4, r5, r6, sl, lr} │ │ │ │ strmi fp, [fp], -r3, lsl #1 │ │ │ │ @ instruction: 0xf85c2108 │ │ │ │ @ instruction: 0xf8d00004 │ │ │ │ @ instruction: 0x91010290 │ │ │ │ @ instruction: 0xf50021b1 │ │ │ │ strls r5, [r0, #-13] │ │ │ │ - @ instruction: 0xf74b3018 │ │ │ │ - strdlt lr, [r3], -sl │ │ │ │ + @ instruction: 0xf74c3018 │ │ │ │ + andlt lr, r3, lr, asr #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq sl, r1, ip, lsl r8 │ │ │ │ + addeq sl, r1, r4, asr #17 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r0 │ │ │ │ - bl 0xfec4c898 │ │ │ │ + bl 0xfec4c7f0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf5a00fe0 │ │ │ │ addlt r5, r7, r8 │ │ │ │ movwcs r3, #2064 @ 0x810 │ │ │ │ @ instruction: 0xf8d09103 │ │ │ │ movwls r0, #17040 @ 0x4290 │ │ │ │ movweq lr, #6605 @ 0x19cd │ │ │ │ andscs pc, r0, sp, lsl #17 │ │ │ │ ldmdavs fp, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ @ instruction: 0xf04f9305 │ │ │ │ @ instruction: 0xf7f10300 │ │ │ │ @ instruction: 0xf067ff81 │ │ │ │ andls pc, r2, r3, ror #16 │ │ │ │ stmdage r1, {r3, r5, r6, r7, r8, ip, sp, pc} │ │ │ │ - tstpvs r9, r4, asr #12 @ p-variant is OBSOLETE │ │ │ │ + msrpl (UNDEF: 97), r4 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8f8f7e5 │ │ │ │ @ instruction: 0xf0679802 │ │ │ │ @ instruction: 0xf7f1f983 │ │ │ │ - blmi 0x4b5504 │ │ │ │ - blls 0x24f754 │ │ │ │ + blmi 0x4b545c │ │ │ │ + blls 0x24f6ac │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r2, r0, lsl #6 │ │ │ │ andcs fp, r0, r7 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @ instruction: 0xf85d0e00 │ │ │ │ stmdage r1, {r2, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ - bicspl pc, r1, r4, asr #12 │ │ │ │ + msrpl R9_fiq, r4 │ │ │ │ smlabteq pc, r0, r2, pc @ │ │ │ │ @ instruction: 0xf8daf7e5 │ │ │ │ @ instruction: 0xf1b1e7e3 │ │ │ │ - svclt 0x0000fcd9 │ │ │ │ + svclt 0x0000fccd │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c92c │ │ │ │ + bl 0xfec4c884 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r1, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xffacf7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4c954 │ │ │ │ + bl 0xfec4c8ac │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x460d0ff0 │ │ │ │ strmi r2, [r4], -r1, lsl #2 │ │ │ │ - blx 0xffd31e28 │ │ │ │ + blx 0xffa31d80 │ │ │ │ @ instruction: 0x63b8f244 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ strtmi r2, [r0], -r1, lsl #2 │ │ │ │ - adcsvc pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ + rscvs pc, r4, #-1342177276 @ 0xb0000004 │ │ │ │ eoreq pc, lr, #192, 4 │ │ │ │ @ instruction: 0xf1b1681b │ │ │ │ - @ instruction: 0xf5a5fae3 │ │ │ │ + @ instruction: 0xf5a5fad7 │ │ │ │ strtmi r5, [r1], -r8 │ │ │ │ ldmdacc r0, {r9, sp} │ │ │ │ - ldc2 7, cr15, [sl, #-112]! @ 0xffffff90 │ │ │ │ + stc2 7, cr15, [lr, #112] @ 0x70 │ │ │ │ @ instruction: 0xf1904620 │ │ │ │ - andcs pc, r0, #1, 26 @ 0x40 │ │ │ │ + andcs pc, r0, #64768 @ 0xfd00 │ │ │ │ strtmi r4, [r8], -r1, lsl #12 │ │ │ │ ldrhtmi lr, [r8], -sp │ │ │ │ svclt 0x0000e778 │ │ │ │ vst3.8 {d27,d29,d31}, [pc], r8 │ │ │ │ - bl 0xfec4c9a8 │ │ │ │ + bl 0xfec4c900 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ andcs r0, r0, #248, 30 @ 0x3e0 │ │ │ │ @ instruction: 0xff6ef7ff │ │ │ │ mrscs r2, (UNDEF: 0) │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svclt 0x0000bd08 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4c9d0 │ │ │ │ + bl 0xfec4c928 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ssub8mi r0, r4, r0 │ │ │ │ suble r2, r0, r0, lsl #16 │ │ │ │ rsbcs r2, r8, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r5], -r5, asr #31 │ │ │ │ rsbsle r2, r4, r0, lsl #16 │ │ │ │ tstcs r0, r8, ror #4 │ │ │ │ - b 0xd31e74 │ │ │ │ + b 0xc31dcc │ │ │ │ ldmib r4, {sp}^ │ │ │ │ eorvs r2, sl, r0, lsl #6 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, sp, lr}^ │ │ │ │ strbtvs r3, [sl], -r2, lsl #4 │ │ │ │ stmiavs r3!, {r0, r1, r3, r5, r9, sl, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r3, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r3, r5, r7, r8, sp, lr}^ │ │ │ │ ldmib r4, {r0, r1, r3, r5, r6, r7, r8, sp, lr}^ │ │ │ │ rsbvs r3, sl, #8, 4 @ 0x80000000 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r9, sp, lr}^ │ │ │ │ cmnvs sl, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce4d8 │ │ │ │ + blvs 0x9ce430 │ │ │ │ ldmib r4, {r0, r1, r3, r5, r7, r8, r9, sp, lr}^ │ │ │ │ strbtvs r3, [sl], #-526 @ 0xfffffdf2 │ │ │ │ stcvs 4, cr6, [r3], #-172 @ 0xffffff54 │ │ │ │ stcvs 4, cr6, [r3, #-684]! @ 0xfffffd54 │ │ │ │ cdpvs 5, 2, cr6, cr3, cr11, {1} │ │ │ │ stcvs 5, cr6, [r3], #684 @ 0x2ac │ │ │ │ stcvs 4, cr6, [r3, #940]! @ 0x3ac │ │ │ │ @@ -234755,28 +234713,28 @@ │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ @ instruction: 0x4603bd70 │ │ │ │ rsbcs r4, r0, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ strmi pc, [r6], -r3, lsl #31 │ │ │ │ eorsle r2, r2, r0, lsl #16 │ │ │ │ strtmi r2, [r9], -r0, ror #4 │ │ │ │ - stmib lr!, {r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmib sl!, {r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ eorshi r8, r3, r3, lsr #16 │ │ │ │ ldmib r4, {sp}^ │ │ │ │ ldrbvs r3, [r2, #514]! @ 0x202 │ │ │ │ stmiavs r3!, {r0, r1, r4, r5, r7, r8, sl, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r6, r7, sp, lr} │ │ │ │ stmdbvs r3!, {r0, r1, r4, r5, r8, sp, lr}^ │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r6, r8, sp, lr} │ │ │ │ stmibvs r3!, {r0, r1, r4, r5, r7, r8, sp, lr}^ │ │ │ │ stchi 1, cr6, [r3], #-972 @ 0xfffffc34 │ │ │ │ ldmib r4, {r0, r1, r4, r5, sl, pc}^ │ │ │ │ teqvs r2, #-1610612736 @ 0xa0000000 │ │ │ │ - blvs 0x9ce474 │ │ │ │ - blvs 0xfe9ce678 │ │ │ │ + blvs 0x9ce3cc │ │ │ │ + blvs 0xfe9ce5d0 │ │ │ │ stcvs 3, cr6, [r3], #-716 @ 0xfffffd34 │ │ │ │ stcvs 4, cr6, [r3, #-204]! @ 0xffffff34 │ │ │ │ mcrvs 4, 1, r6, cr3, cr3, {5} │ │ │ │ stcvs 5, cr6, [r3], #204 @ 0xcc │ │ │ │ stcvs 4, cr6, [r3, #460]! @ 0x1cc │ │ │ │ mcrvs 4, 5, r6, cr3, cr3, {7} │ │ │ │ tstcs r0, r3, ror r5 │ │ │ │ @@ -234802,89 +234760,89 @@ │ │ │ │ @ instruction: 0xf005e8df │ │ │ │ stmvc r3, {r5, r7, r8, r9, fp, pc} │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ andspl r1, r7, #6029312 @ 0x5c0000 │ │ │ │ @ instruction: 0x17174517 │ │ │ │ - bcc 0x6bb590 │ │ │ │ + bcc 0x6bb4e8 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ @ instruction: 0x17171717 │ │ │ │ stccs 0, cr0, [fp, #-176]! @ 0xffffff50 │ │ │ │ - mvnvc pc, fp, asr #4 │ │ │ │ + tstpvc r4, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ eorcs fp, r0, #20, 30 @ 0x50 │ │ │ │ strtmi r2, [r0], -sl, lsl #4 │ │ │ │ - blx 0xbb1e60 │ │ │ │ + blx 0xbb1db8 │ │ │ │ andne lr, r0, #212, 18 @ 0x350000 │ │ │ │ @ instruction: 0xf1ac4638 │ │ │ │ - stmdavs r3!, {r0, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdavs r3!, {r0, r3, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ @ instruction: 0xd1784298 │ │ │ │ strb r3, [pc, r1, lsl #10] │ │ │ │ stccs 5, cr2, [r0], {-0} │ │ │ │ @ instruction: 0x4625d175 │ │ │ │ tstcs r0, r8, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ ldrhhi lr, [r0, #141]! @ 0x8d │ │ │ │ ldrdcc pc, [r8], #136 @ 0x88 │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ ldmibvs sl, {r1, r2, r3, r5, r8}^ │ │ │ │ - blx 0x331ea4 │ │ │ │ + blx 0x331dfc │ │ │ │ @ instruction: 0xf508e7dc │ │ │ │ strtmi r5, [r0], -sp, lsl #6 │ │ │ │ vcge.s8 d19, d11, d16 │ │ │ │ - vsra.s64 , q6, #64 │ │ │ │ + vaddw.s8 , q0, d12 │ │ │ │ ldmdb r3, {r1, r2, r3, r5, r8}^ │ │ │ │ @ instruction: 0xf1412302 │ │ │ │ @ instruction: 0xe7cff9fb │ │ │ │ cdp2 0, 14, cr15, cr10, cr0, {3} │ │ │ │ mrrcne 8, 8, r6, sl, cr3 │ │ │ │ - blcs 0x10dbd0 │ │ │ │ + blcs 0x10db28 │ │ │ │ vhadd.s8 , q0, q13 │ │ │ │ vsubw.s8 q8, q0, d8 │ │ │ │ ldmdavs fp, {r0, r4, r7, r8, r9} │ │ │ │ rsbsle r2, r9, r0, lsl #22 │ │ │ │ strcc r2, [r1], -r0, lsl #12 │ │ │ │ rsbscc pc, r4, #13828096 @ 0xd30000 │ │ │ │ mvnsle r2, r0, lsl #22 │ │ │ │ cdp2 0, 13, cr15, cr6, cr0, {3} │ │ │ │ - blcs 0x10fbf8 │ │ │ │ - blcc 0x169bb0 │ │ │ │ - blcs 0x10dc00 │ │ │ │ + blcs 0x10fb50 │ │ │ │ + blcc 0x169b08 │ │ │ │ + blcs 0x10db58 │ │ │ │ ldrtmi sp, [r2], -r3, asr #32 │ │ │ │ @ instruction: 0xf6484620 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ sbfx pc, r5, #19, #10 │ │ │ │ - blx 0x10320ae │ │ │ │ + blx 0xd32006 │ │ │ │ @ instruction: 0xf6484602 │ │ │ │ - vsra.s64 , q0, #64 │ │ │ │ + vaddw.s8 , q0, d0 │ │ │ │ strtmi r0, [r0], -lr, lsr #2 │ │ │ │ @ instruction: 0xf9caf141 │ │ │ │ @ instruction: 0x4620e79e │ │ │ │ - bicsvc pc, r8, fp, asr #4 │ │ │ │ + tstpvc r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ @ instruction: 0xf9d8f140 │ │ │ │ @ instruction: 0xf8d8e796 │ │ │ │ - vhadd.s8 , q11, q6 │ │ │ │ - vmla.f d16, d0, d0[2] │ │ │ │ + @ instruction: 0xf64530cc │ │ │ │ + vbic.i32 , #8 @ 0x00000008 │ │ │ │ @ instruction: 0xf8d30132 │ │ │ │ ldmdavs r8, {r5, sl, ip, sp} │ │ │ │ - blx 0x9b1f40 │ │ │ │ + blx 0x9b1e98 │ │ │ │ movlt r1, #16896 @ 0x4200 │ │ │ │ vmax.s8 d20, d11, d16 │ │ │ │ - vmla.f d23, d16, d0[3] │ │ │ │ + vsra.s64 q11, q14, #64 │ │ │ │ @ instruction: 0xf141012e │ │ │ │ str pc, [r1, sp, lsr #19] │ │ │ │ - blx 0x4320fe │ │ │ │ + blx 0x132056 │ │ │ │ @ instruction: 0xf04fe7d6 │ │ │ │ strdcs r3, [r1, -pc] │ │ │ │ @ instruction: 0xf1404620 │ │ │ │ strtmi pc, [r8], -r1, lsl #16 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ @@ -234900,100 +234858,100 @@ │ │ │ │ @ instruction: 0xe7aaffb1 │ │ │ │ msrpl SPSR_, #536870916 @ 0x20000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ andvs r6, r3, fp, lsl r8 │ │ │ │ svchi 0x005bf3bf │ │ │ │ @ instruction: 0xf8d8e78b │ │ │ │ strtmi r3, [r0], -ip, asr #1 │ │ │ │ - bicvc pc, ip, fp, asr #4 │ │ │ │ + mvnsvs pc, fp, asr #4 │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ strtcc pc, [r0], #-2259 @ 0xfffff72d │ │ │ │ @ instruction: 0xf141681a │ │ │ │ smlsldx pc, r7, r3, r9 @ │ │ │ │ usada8 r9, lr, r6, r4 │ │ │ │ - tstpcc r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppcs r0, r5, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eorcc pc, r8, r5, asr #12 │ │ │ │ + subscs pc, r8, r5, asr #12 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ rsbcs r4, r5, #1024 @ 0x400 │ │ │ │ - blx 0x6b20da │ │ │ │ - eorseq r0, r4, r4, asr sp │ │ │ │ + blx 0x5b2032 │ │ │ │ + eorseq r0, r4, r4, lsl #25 │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ cdpeq 8, 4, cr15, cr0, cr12, {6} │ │ │ │ ldrmi fp, [r9], r7, ror #1 │ │ │ │ strmi r4, [ip], -r6, asr #23 │ │ │ │ ldrmi r4, [r0], r6, lsl #12 │ │ │ │ addcs r2, r0, #0, 2 │ │ │ │ ldmdavs fp, {r2, r3, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9365 │ │ │ │ @ instruction: 0xf1a00300 │ │ │ │ - @ instruction: 0xf414e89e │ │ │ │ + @ instruction: 0xf414e89a │ │ │ │ suble r4, r7, r0, lsl #11 │ │ │ │ - ldrbvs pc, [pc, #1611]! @ 0xf616f @ │ │ │ │ - ldrvc pc, [pc, #1735]! @ 0xf61ef │ │ │ │ + ldrbvs pc, [pc, #1611]! @ 0xf60c7 @ │ │ │ │ + ldrvc pc, [pc, #1735]! @ 0xf6147 │ │ │ │ vst4.8 {d20-d23}, [pc :128], r5 │ │ │ │ @ instruction: 0xf6c7426f │ │ │ │ eormi r6, sl, r7, lsl #5 │ │ │ │ @ instruction: 0xf0402a00 │ │ │ │ rsclt r8, fp, #1073741851 @ 0x4000001b │ │ │ │ @ instruction: 0xf0402b11 │ │ │ │ vst4.16 {d24,d26,d28,d30}, [pc :128], r9 │ │ │ │ vsubw.s8 , q8, d0 │ │ │ │ @ instruction: 0x43ab0310 │ │ │ │ msrhi SPSR_x, r0 │ │ │ │ mrc2 7, 2, pc, cr0, cr3, {7} │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ msrhi SPSR_s, r0, asr #32 │ │ │ │ @ instruction: 0xf922f7f1 │ │ │ │ - @ instruction: 0xf804f1a8 │ │ │ │ + @ instruction: 0xfff8f1a7 │ │ │ │ stmdacs r0, {r2, r9, sl, lr} │ │ │ │ sbchi pc, pc, r0 │ │ │ │ @ instruction: 0xf10004eb │ │ │ │ @ instruction: 0xf5a6812f │ │ │ │ strtmi r5, [r0], -r0, lsl #14 │ │ │ │ @ instruction: 0xf936f7f1 │ │ │ │ strvc pc, [r4, -r7, lsr #11] │ │ │ │ ldrdcc pc, [r0], r7 │ │ │ │ @ instruction: 0xf0402b00 │ │ │ │ - blmi 0xfea160dc │ │ │ │ - blls 0x1a4fbf8 │ │ │ │ + blmi 0xfea16034 │ │ │ │ + blls 0x1a4fb50 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xf0400300 │ │ │ │ strtmi r8, [r0], -sl, asr #2 │ │ │ │ tstcs r0, r7, rrx │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ @ instruction: 0xf14005e7 │ │ │ │ @ instruction: 0xf5a680c3 │ │ │ │ rsccs r5, r0, #0, 14 │ │ │ │ stmdage ip!, {r0, r3, r5, r9, sl, lr} │ │ │ │ ldrdge pc, [r0], r7 │ │ │ │ - stmda r6, {r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmda r2, {r5, r7, r8, ip, sp, lr, pc}^ │ │ │ │ strtmi r2, [r9], -r4, lsr #4 │ │ │ │ @ instruction: 0xf1a0a803 │ │ │ │ - vst2.16 {d30-d31}, [pc], r2 │ │ │ │ + vst2.8 {d30-d31}, [pc :256], lr │ │ │ │ @ instruction: 0xf6c743fe │ │ │ │ vst2.32 {d22-d25}, [pc], r7 │ │ │ │ vmvn.i32 q11, #0 @ 0x00000000 │ │ │ │ eormi r0, r3, r5, lsl #4 │ │ │ │ @ instruction: 0xf0404293 │ │ │ │ vand d24, d2, d5 │ │ │ │ @ instruction: 0xf5a63070 │ │ │ │ @ instruction: 0xf1365508 │ │ │ │ ldccc 14, cr15, [r0, #-884] @ 0xfffffc8c │ │ │ │ @ instruction: 0xf7f14683 │ │ │ │ stmmi r8, {r0, r1, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xffaef197 │ │ │ │ + @ instruction: 0xffaaf197 │ │ │ │ tstpmi r0, pc, asr #8 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf7464628 │ │ │ │ - stmdacs r0, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + stmdacs r0, {r0, r4, r5, r6, fp, ip, sp, lr, pc} │ │ │ │ adchi pc, lr, r0 │ │ │ │ @ instruction: 0xf7f14630 │ │ │ │ @ instruction: 0x4605f9d7 │ │ │ │ svceq 0x0000f1b8 │ │ │ │ @ instruction: 0xf8c0d001 │ │ │ │ @ instruction: 0xf5a58034 │ │ │ │ andcs r5, r0, #8, 6 @ 0x20000000 │ │ │ │ @@ -235002,60 +234960,60 @@ │ │ │ │ tstcc r4, r9 │ │ │ │ addlt pc, r0, #12779520 @ 0xc30000 │ │ │ │ addcs r3, r0, #20 │ │ │ │ ldrdcc pc, [ip], #138 @ 0x8a │ │ │ │ sbccc pc, ip, fp, asr #17 │ │ │ │ ldrdcc pc, [r8], #138 @ 0x8a │ │ │ │ sbccc pc, r8, fp, asr #17 │ │ │ │ - b 0xfe6338bc │ │ │ │ + b 0xffb33814 │ │ │ │ svclt 0x004402a6 │ │ │ │ @ instruction: 0xf8cb9b71 │ │ │ │ @ instruction: 0x032030b4 │ │ │ │ rsccs sp, r0, #116, 8 @ 0x74000000 │ │ │ │ stmdage ip!, {r8, sp} │ │ │ │ - svc 0x00f4f19f │ │ │ │ + svc 0x00f0f19f │ │ │ │ stmdage sp!, {r8, sp} │ │ │ │ - stc2 1, cr15, [r6], {151} @ 0x97 │ │ │ │ + stc2 1, cr15, [r2], {151} @ 0x97 │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ - tstpcs r0, r3, ror pc @ p-variant is OBSOLETE │ │ │ │ + tstpcs r0, pc, ror #30 @ p-variant is OBSOLETE │ │ │ │ @ instruction: 0xf194a834 │ │ │ │ - mvneq pc, r5, ror pc @ │ │ │ │ + mvneq pc, r1, ror pc @ │ │ │ │ strls sl, [ip, #-2051]! @ 0xfffff7fd │ │ │ │ - blls 0x1d6599c │ │ │ │ + blls 0x1d658f4 │ │ │ │ rsceq r9, r2, #134217729 @ 0x8000001 │ │ │ │ @ instruction: 0xf8cdbf48 │ │ │ │ @ instruction: 0xf194910c │ │ │ │ - @ instruction: 0xf44ffdb3 │ │ │ │ + @ instruction: 0xf44ffdaf │ │ │ │ stmdage r3, {r7, r8, sp} │ │ │ │ - ldc2l 1, cr15, [ip, #592] @ 0x250 │ │ │ │ + ldc2l 1, cr15, [r8, #592] @ 0x250 │ │ │ │ stmdage r3, {r0, r8, sp} │ │ │ │ - ldc2 1, cr15, [r6, #592]! @ 0x250 │ │ │ │ + ldc2 1, cr15, [r2, #592]! @ 0x250 │ │ │ │ @ instruction: 0xf180a80c │ │ │ │ - bge 0x1233ef0 │ │ │ │ + bge 0x1233e38 │ │ │ │ andcs sl, r0, ip, lsl #18 │ │ │ │ - @ instruction: 0xf830f180 │ │ │ │ + @ instruction: 0xf82cf180 │ │ │ │ @ instruction: 0xff3af064 │ │ │ │ stmdb r7, {r2, r3, r5, r8, r9, fp, sp, pc}^ │ │ │ │ vand q8, , q6 │ │ │ │ - vsubl.s8 , d0, d13 │ │ │ │ + vmlal.s q10, d0, d1[5] │ │ │ │ stmdbge r3, {r0, r1, r2, r3, r9} │ │ │ │ @ instruction: 0xf195a840 │ │ │ │ - stmdbge r4, {r0, r3, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ + stmdbge r4, {r0, r2, r8, r9, sl, fp, ip, sp, lr, pc}^ │ │ │ │ andcs r4, r0, #4, 12 @ 0x400000 │ │ │ │ @ instruction: 0xf1802002 │ │ │ │ - stmdage r3, {r0, r2, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ - ldc2l 1, cr15, [lr, #-592]! @ 0xfffffdb0 │ │ │ │ + stmdage r3, {r0, r3, r4, fp, ip, sp, lr, pc} │ │ │ │ + ldc2l 1, cr15, [sl, #-592]! @ 0xfffffdb0 │ │ │ │ eorsle r2, fp, r0, lsl #24 │ │ │ │ - ldrbtcc pc, [pc], #79 @ 0xf5cf0 @ │ │ │ │ + ldrbtcc pc, [pc], #79 @ 0xf5c48 @ │ │ │ │ @ instruction: 0xf198a82d │ │ │ │ - ldmdage r4!, {r0, r1, r2, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ - @ instruction: 0xff08f194 │ │ │ │ + ldmdage r4!, {r0, r1, r3, r4, r5, r6, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ + @ instruction: 0xff04f194 │ │ │ │ @ instruction: 0xf197a82d │ │ │ │ - stmdami r7, {r0, r1, r4, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ - ldc2l 1, cr15, [r6], #608 @ 0x260 │ │ │ │ + stmdami r7, {r0, r1, r2, r3, r5, r7, r8, r9, fp, ip, sp, lr, pc}^ │ │ │ │ + ldc2l 1, cr15, [r2], #608 @ 0x260 │ │ │ │ @ instruction: 0xf1b8e73f │ │ │ │ tstle sl, r0, lsl #30 │ │ │ │ eorsvs r2, r7, r0, lsl #14 │ │ │ │ @ instruction: 0xf7f14638 │ │ │ │ mvneq pc, r7, ror #16 │ │ │ │ rsceq sp, r8, #822083584 @ 0x31000000 │ │ │ │ @ instruction: 0xf5a6d448 │ │ │ │ @@ -235072,44 +235030,44 @@ │ │ │ │ @ instruction: 0xf7a84628 │ │ │ │ movwcs pc, #3285 @ 0xcd5 @ │ │ │ │ subsle r2, r7, r0, lsl #16 │ │ │ │ strbcc pc, [ip, #-2245] @ 0xfffff73b @ │ │ │ │ @ instruction: 0xf8c59b70 │ │ │ │ ldrb r3, [lr, -r8, asr #10]! │ │ │ │ ldmdage r4!, {r0, r2, r3, r5, r8, fp, sp, pc} │ │ │ │ - blx 0x1323c0 │ │ │ │ + @ instruction: 0xf9fcf195 │ │ │ │ ldr r9, [pc, r1, asr #24]! │ │ │ │ vst1.8 {d20-d22}, [pc :128], r8 │ │ │ │ @ instruction: 0xf7454100 │ │ │ │ - qsub16mi pc, r8, r1 @ │ │ │ │ - blx 0x333d08 │ │ │ │ + strtmi pc, [r8], -r5, asr #31 │ │ │ │ + blx 0x333c60 │ │ │ │ ldrtmi lr, [fp], -r8, asr #14 │ │ │ │ andcs r9, r4, #1851392 @ 0x1c4000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ @ instruction: 0x4607fcf1 │ │ │ │ sbcle r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf1ad20e0 │ │ │ │ - eorsvs pc, r8, sp, lsl #28 │ │ │ │ + eorsvs pc, r8, r1, lsl #28 │ │ │ │ @ instruction: 0x4630e7bf │ │ │ │ stc2 7, cr15, [ip], #672 @ 0x2a0 │ │ │ │ movtlt r2, #33536 @ 0x8300 │ │ │ │ strbcc pc, [ip, #-2246] @ 0xfffff73a @ │ │ │ │ @ instruction: 0xf8c69b70 │ │ │ │ ldr r3, [ip, r8, asr #10]! │ │ │ │ strbmi r2, [r9], -r0, lsl #6 │ │ │ │ andcs r2, r3, r4, lsl #4 │ │ │ │ ldc2l 0, cr15, [r8], {15} │ │ │ │ stmdacs r0, {r0, r1, r2, r9, sl, lr} │ │ │ │ rsccs sp, r0, sp, lsr #1 │ │ │ │ - ldc2l 1, cr15, [r4, #692]! @ 0x2b4 │ │ │ │ + stc2l 1, cr15, [r8, #692]! @ 0x2b4 │ │ │ │ @ instruction: 0xe7a86038 │ │ │ │ ldrtmi r4, [sl], -r1, lsl #12 │ │ │ │ sbcsvc pc, r9, pc, asr #8 │ │ │ │ - stc2l 1, cr15, [ip, #692]! @ 0x2b4 │ │ │ │ - blle 0x17d5f4 │ │ │ │ + stc2l 1, cr15, [r0, #692]! @ 0x2b4 │ │ │ │ + blle 0x17d54c │ │ │ │ @ instruction: 0xf058462f │ │ │ │ movwcs pc, #2219 @ 0x8ab @ │ │ │ │ andcs r4, r4, #76546048 @ 0x4900000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ stmdacs r0, {r0, r1, r2, r3, r4, r5, r7, sl, fp, ip, sp, lr, pc} │ │ │ │ mrcge 4, 5, APSR_nzcv, cr13, cr15, {1} │ │ │ │ ldrt r6, [sl], r7 │ │ │ │ @@ -235120,27 +235078,27 @@ │ │ │ │ @ instruction: 0xf8c50554 │ │ │ │ @ instruction: 0xe7263550 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ svclt 0x0000e6b7 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ @ instruction: 0x00955cbc │ │ │ │ ldrbtmi pc, [lr], #-1103 @ 0xfffffbb1 @ │ │ │ │ - ldrbtvc pc, [pc], #1743 @ 0xf5e2c @ │ │ │ │ + ldrbtvc pc, [pc], #1743 @ 0xf5d84 @ │ │ │ │ @ instruction: 0xf1b1e6ad │ │ │ │ - @ instruction: 0xf64bf94f │ │ │ │ - vsubl.s8 q8, d0, d0 │ │ │ │ + vmla.i8 , , │ │ │ │ + vmvn.i32 d23, #0 @ 0x00000000 │ │ │ │ vhsub.s8 d16, d11, d30 │ │ │ │ - vmla.f d23, d16, d0[6] │ │ │ │ + vorr.i32 d23, #8 @ 0x00000008 │ │ │ │ andls r0, r0, #-2147483637 @ 0x8000000b │ │ │ │ - blmi 0x17de48 │ │ │ │ + blmi 0x17dda0 │ │ │ │ andcc pc, r5, #68157440 @ 0x4100000 │ │ │ │ @ instruction: 0xf812f145 │ │ │ │ - eorseq r0, r4, r4, ror #26 │ │ │ │ + mlaseq r4, r4, ip, r0 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d05c │ │ │ │ + bl 0xfec4cfb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andcs r4, r8, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ biclt pc, r8, pc, ror ip @ │ │ │ │ movwcs r6, #2082 @ 0x822 │ │ │ │ @@ -235158,44 +235116,44 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :64], r0 │ │ │ │ - bl 0xfec4d0c4 │ │ │ │ + bl 0xfec4d01c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ mcrne 15, 0, r0, cr4, cr8, {7} │ │ │ │ strcs fp, [r0], #-4024 @ 0xfffff048 │ │ │ │ vqdmulh.s d29, d2, d22 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ cmppvs r8, #68, 4 @ p-variant is OBSOLETE @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ addsmi r6, ip, #1769472 @ 0x1b0000 │ │ │ │ strcs fp, [r0], #-3880 @ 0xfffff0d8 │ │ │ │ vhsub.s8 d29, d4, d8 │ │ │ │ vbic.i32 q11, #2048 @ 0x00000800 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ eormi pc, r4, r3, asr r8 @ │ │ │ │ stmdavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0xffd33f1c │ │ │ │ + blx 0xffd33e74 │ │ │ │ tstcs r0, r0, lsr #12 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ svclt 0x0000bd10 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r8 │ │ │ │ - bl 0xfec4d138 │ │ │ │ + bl 0xfec4d090 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ movwcs r0, #4080 @ 0xff0 │ │ │ │ strmi r4, [r5], -ip, lsl #12 │ │ │ │ andscs r4, r0, #1048576 @ 0x100000 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ movwlt pc, #35857 @ 0x8c11 @ │ │ │ │ andcc lr, r0, #212, 18 @ 0x350000 │ │ │ │ @@ -235222,143 +235180,143 @@ │ │ │ │ ldclt 14, cr0, [r8, #-0] │ │ │ │ svcmi 0x00f0e92d │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ strmi fp, [r8], r1, lsl #1 │ │ │ │ @ instruction: 0x461f4691 │ │ │ │ - blle 0x15bd7dc │ │ │ │ + blle 0x15bd734 │ │ │ │ ldrbpl pc, [r0, #-578]! @ 0xfffffdbe @ │ │ │ │ ldreq pc, [r5, #704] @ 0x2c0 │ │ │ │ vadd.i8 d22, d4, d27 │ │ │ │ vmov.i32 q11, #524288 @ 0x00080000 │ │ │ │ eorscs r0, r8, #-1795162112 @ 0x95000000 │ │ │ │ - tstpvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ eorsle r4, r7, #-536870903 @ 0xe0000009 │ │ │ │ - bvs 0x1f32904 │ │ │ │ - beq 0xfe672af8 │ │ │ │ + bvs 0x1f3285c │ │ │ │ + beq 0xfe672a50 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eorcc pc, r6, r3, asr r8 @ │ │ │ │ @ instruction: 0xf8d3b373 │ │ │ │ vhadd.s8 d27, d4, d8 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf7ff0095 │ │ │ │ @ instruction: 0xf1bbfa77 │ │ │ │ eorle r0, r9, r0, lsl #30 │ │ │ │ eorscs r6, r8, #2818048 @ 0x2b0000 │ │ │ │ - tstpvc r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ + cmppvs r4, sl, asr #12 @ p-variant is OBSOLETE │ │ │ │ smlawteq sp, r0, r2, pc @ │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ stmdavs r3!, {r3, r4, r7, r8, r9, sl, lr} │ │ │ │ svclt 0x0028429e │ │ │ │ andle r2, r5, #0, 8 │ │ │ │ ldrdcc pc, [r0], -sl │ │ │ │ eormi pc, r6, r3, asr r8 @ │ │ │ │ stmiavs r4!, {r2, r8, ip, sp, pc} │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x173404c │ │ │ │ + blx 0x1733fa4 │ │ │ │ @ instruction: 0x4649463a │ │ │ │ strtmi r4, [r3], -r0, asr #12 │ │ │ │ pop {r0, ip, sp, pc} │ │ │ │ @ instruction: 0x47184ff0 │ │ │ │ subsvs pc, ip, r4, asr #4 │ │ │ │ addseq pc, r5, r0, asr #5 │ │ │ │ - blx 0x13b4068 │ │ │ │ + blx 0x13b3fc0 │ │ │ │ strbmi r2, [r9], -r1, lsl #6 │ │ │ │ @ instruction: 0x4618463a │ │ │ │ - blx 0x20320b6 │ │ │ │ + blx 0x203200e │ │ │ │ teqlt r0, #1048576 @ 0x100000 │ │ │ │ stccs 8, cr8, [r1], {4} │ │ │ │ @ instruction: 0x463ad010 │ │ │ │ @ instruction: 0xf71a4640 │ │ │ │ - @ instruction: 0xf8a8e87a │ │ │ │ + @ instruction: 0xf8a8e8ce │ │ │ │ andcs r4, r0, r0 │ │ │ │ tstcs r0, r1 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ svchi 0x00f0e8bd │ │ │ │ - blcs 0x1bfda94 │ │ │ │ + blcs 0x1bfd9ec │ │ │ │ stclpl 8, cr13, [r3], {4} │ │ │ │ stclpl 1, cr11, [r3, #76] @ 0x4c │ │ │ │ strcc fp, [r1, -r3, lsl #18] │ │ │ │ ldrtmi r2, [sl], -lr, ror #30 │ │ │ │ svclt 0x00284640 │ │ │ │ @ instruction: 0xf71a226e │ │ │ │ - movwcs lr, #6238 @ 0x185e │ │ │ │ + movwcs lr, #6322 @ 0x18b2 │ │ │ │ andcc pc, r0, r8, lsr #17 │ │ │ │ @ instruction: 0xf06fe7e1 │ │ │ │ ldrb r0, [pc, sp] │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d2d8 │ │ │ │ + bl 0xfec4d230 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldrmi r4, [r4], -r5, lsl #12 │ │ │ │ @ instruction: 0xf7f39806 │ │ │ │ ldmdbmi r1, {r0, r2, r4, r8, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 10, 11, lr, r3, cr0 │ │ │ │ + mcrrne 11, 0, lr, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r4, sl, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r2, r3, sl, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 7, pc, cr4, cr13, {7} @ │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - addeq r9, r1, r2, lsl #27 │ │ │ │ + addeq r9, r1, sl, lsr #28 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d33c │ │ │ │ + bl 0xfec4d294 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r8, ror #31 │ │ │ │ ldmdbmi r4, {r2, r4, r9, sl, lr} │ │ │ │ andscs r4, r3, #5242880 @ 0x500000 │ │ │ │ @ instruction: 0xf00f9806 │ │ │ │ ldmdbmi r2, {r0, r2, r3, r4, r9, fp, ip, sp, lr, pc} │ │ │ │ svcgt 0x0070ee1d │ │ │ │ ldrbtmi r4, [r9], #-1570 @ 0xfffff9de │ │ │ │ stmdavs fp!, {r0, r3, fp, sp, lr}^ │ │ │ │ andmi pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d42136 │ │ │ │ mulls r0, r0, r2 │ │ │ │ andpl pc, sp, r4, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 10, 7, lr, r3, cr12 │ │ │ │ + mcrrne 10, 13, lr, r3, cr0 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r6, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 5, pc, cr0, cr13, {7} │ │ │ │ andlt r4, r3, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldclt 14, cr0, [r0, #-0] │ │ │ │ - eorseq r0, r4, ip, ror #26 │ │ │ │ - addeq r9, r1, sl, lsl sp │ │ │ │ + mlaseq r4, ip, ip, r0 │ │ │ │ + addeq r9, r1, r2, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d3a8 │ │ │ │ + bl 0xfec4d300 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf6450fd8 │ │ │ │ vmvn.i32 d20, #786432 @ 0x000c0000 │ │ │ │ umulllt r0, r6, r5, r4 │ │ │ │ ldrmi r4, [r5], -r6, lsl #12 │ │ │ │ @ instruction: 0xf8d44a27 │ │ │ │ - blls 0x376424 │ │ │ │ + blls 0x37637c │ │ │ │ ldrbne r9, [fp, r2, lsl #6] │ │ │ │ andls r6, r5, #1179648 @ 0x120000 │ │ │ │ andeq pc, r0, #79 @ 0x4f │ │ │ │ orrlt r9, r0, #201326592 @ 0xc000000 │ │ │ │ @ instruction: 0xf12ba902 │ │ │ │ stmdacs r0, {r0, r1, r2, r5, r6, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdbmi r0!, {r3, r4, r5, ip, lr, pc} │ │ │ │ @@ -235367,40 +235325,40 @@ │ │ │ │ ldrbtmi r6, [r9], #-2163 @ 0xfffff78d │ │ │ │ strtmi r6, [sl], -r9, lsl #16 │ │ │ │ andeq pc, r1, ip, asr r8 @ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - vmovne s9, s10, lr, r3 │ │ │ │ + mcrrne 10, 8, lr, r3, cr8 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r4, r7, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mcr2 7, 3, pc, cr8, cr13, {7} @ │ │ │ │ - blmi 0x546b18 │ │ │ │ - blls 0x250284 │ │ │ │ + blmi 0x546a70 │ │ │ │ + blls 0x2501dc │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle r8, r0, lsl #6 │ │ │ │ tstcs r0, r6 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , , q8 │ │ │ │ - vorr.i32 d17, #9 @ 0x00000009 │ │ │ │ + vbic.i32 q8, #1 @ 0x00000001 │ │ │ │ vrhadd.s8 d16, d3, d18 │ │ │ │ - vmvn.i32 d17, #5 @ 0x00000005 │ │ │ │ + vaddl.s8 q8, d16, d13 │ │ │ │ @ instruction: 0xf12b0022 │ │ │ │ @ instruction: 0xf8c4fd89 │ │ │ │ bfi r0, r8, #1, #1 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7df │ │ │ │ - svclt 0x0000ff3b │ │ │ │ + svclt 0x0000ff2f │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, sl, lsl #25 │ │ │ │ + addeq r9, r1, r2, lsr sp │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d46c │ │ │ │ + bl 0xfec4d3c4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235410,18 +235368,18 @@ │ │ │ │ vsubw.s8 , q4, d7 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 13, lr, r3, cr14 @ │ │ │ │ + vmovne s5, s6, lr, r3 │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r1, r2, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r1, r3, r4, r5, r8, r9, fp, ip, sp, lr, pc} │ │ │ │ mrc2 7, 0, pc, cr0, cr13, {7} │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #30280 @ 0x7648 @ │ │ │ │ @ instruction: 0xf04f429d │ │ │ │ andsle r0, lr, r0, lsl #6 │ │ │ │ andscs r9, r0, #12, 18 @ 0x30000 │ │ │ │ @@ -235437,25 +235395,25 @@ │ │ │ │ @ instruction: 0x4620d117 │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ - blx 0xb3235c │ │ │ │ - blls 0x1a27a4 │ │ │ │ - blls 0x20e334 │ │ │ │ + blx 0xb322b4 │ │ │ │ + blls 0x1a26fc │ │ │ │ + blls 0x20e28c │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7e0 │ │ │ │ - svclt 0x0000fecd │ │ │ │ + svclt 0x0000fec1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - ldrdeq r9, [r1], sl │ │ │ │ + addeq r9, r1, r2, lsl #25 │ │ │ │ vst3.8 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d548 │ │ │ │ + bl 0xfec4d4a0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r9], r0 @ │ │ │ │ ldcmi 1, cr2, [r0, #-0] │ │ │ │ ldmdami r0!, {r1, sl, fp, sp, pc} │ │ │ │ stmdavs sp!, {r1, r8, ip, pc} │ │ │ │ @ instruction: 0xf04f9507 │ │ │ │ stmib sp, {r8, sl}^ │ │ │ │ @@ -235465,18 +235423,18 @@ │ │ │ │ vsubw.s8 , q4, d6 │ │ │ │ ldrbtmi r0, [r8], #-784 @ 0xfffffcf0 │ │ │ │ stmdapl r8, {fp, sp, lr} │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74b3018 │ │ │ │ - mcrrne 9, 7, lr, r3, cr0 @ │ │ │ │ + mcrrne 9, 12, lr, r3, cr4 @ │ │ │ │ @ instruction: 0x4604bf18 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r4, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r3, r6, r7, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r2, #1012]! @ 0x3f4 │ │ │ │ @ instruction: 0xf5144244 │ │ │ │ andsle r5, r3, #128, 30 @ 0x200 │ │ │ │ movwne pc, #26184 @ 0x6648 @ │ │ │ │ @ instruction: 0xf04f429d │ │ │ │ andsle r0, lr, r0, lsl #6 │ │ │ │ andscs r9, r0, #12, 18 @ 0x30000 │ │ │ │ @@ -235493,24 +235451,24 @@ │ │ │ │ tstcs r0, r9 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ stmdbls ip, {r4, r5, r8, sl, fp, ip, sp, pc} │ │ │ │ andcs r2, r3, r8, lsl #4 │ │ │ │ @ instruction: 0xf9baf00f │ │ │ │ - blls 0x1a2880 │ │ │ │ - blls 0x20e410 │ │ │ │ + blls 0x1a27d8 │ │ │ │ + blls 0x20e368 │ │ │ │ strb r6, [r3, r3, asr #32]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7e0 │ │ │ │ - svclt 0x0000fe5f │ │ │ │ + svclt 0x0000fe53 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - strdeq r9, [r1], lr │ │ │ │ + addeq r9, r1, r6, lsr #23 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d624 │ │ │ │ + bl 0xfec4d57c │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0x46060fd8 │ │ │ │ addlt r4, r5, fp, lsr #16 │ │ │ │ movtmi pc, #25158 @ 0x6246 @ │ │ │ │ movweq pc, #33484 @ 0x82cc @ │ │ │ │ andls r6, r3, r0, lsl #16 │ │ │ │ andeq pc, r0, pc, asr #32 │ │ │ │ @@ -235519,26 +235477,26 @@ │ │ │ │ ldrmi r4, [r7], -ip, lsl #12 │ │ │ │ andcs r9, r8, #163840 @ 0x28000 │ │ │ │ movwls r2, #8193 @ 0x2001 │ │ │ │ @ instruction: 0xf98cf00f │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ stmdavs r3, {r3, r4, r5, ip, lr, pc} │ │ │ │ svceq 0x0070ee1d │ │ │ │ - blge 0x18e4f4 │ │ │ │ + blge 0x18e44c │ │ │ │ @ instruction: 0x463a491d │ │ │ │ ldrbtmi r6, [r9], #-99 @ 0xffffff9d │ │ │ │ ldmdavs r3!, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d15841 │ │ │ │ teqcs r6, r0 @ │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - ldm r2!, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ + stmdb r6, {r0, r1, r3, r6, r8, r9, sl, ip, sp, lr, pc}^ │ │ │ │ mcrrne 6, 0, r4, r3, cr4 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r2, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r4, r6, r9, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [r6, #-1012]! @ 0xfffffc0c │ │ │ │ stmdavs r9!, {r2, r6, r9, lr}^ │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r8, r5, ror #18 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ ldmdavs sl, {r0, r1, r3, r8, r9, fp, lr} │ │ │ │ @@ -235548,19 +235506,19 @@ │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf06fbdf0 │ │ │ │ strb r0, [sp, r5, lsr #8]! │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7ea │ │ │ │ - svclt 0x0000fdfb │ │ │ │ + svclt 0x0000fdef │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r6, lsl #20 │ │ │ │ + addeq r9, r1, lr, lsr #21 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d6ec │ │ │ │ + bl 0xfec4d644 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ @ instruction: 0xf0030fd8 │ │ │ │ addlt r0, r5, pc, lsl #8 │ │ │ │ strmi r4, [lr], -r7, lsl #12 │ │ │ │ stccs 6, cr4, [r2], {21} │ │ │ │ stccs 0, cr13, [r3], {6} │ │ │ │ stccs 0, cr13, [r1], {46} @ 0x2e │ │ │ │ @@ -235570,21 +235528,21 @@ │ │ │ │ @ instruction: 0xf00f220d │ │ │ │ @ instruction: 0x462af839 │ │ │ │ movweq lr, #19008 @ 0x4a40 │ │ │ │ ldmib sp, {r0, r4, r5, r9, sl, lr}^ │ │ │ │ stmib sp, {r2, r3, r8, sl, lr}^ │ │ │ │ stcls 5, cr4, [sl], {2} │ │ │ │ strls r4, [r0], #-1592 @ 0xfffff9c8 │ │ │ │ - blx 0xa344fa │ │ │ │ + blx 0xa34452 │ │ │ │ andle r1, r6, r3, asr #24 │ │ │ │ tstcs r0, r5 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0xf173bdf0 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r4, r5, r6, r7, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2l 7, cr15, [sl], {253} @ 0xfd │ │ │ │ andlt r4, r5, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0] │ │ │ │ sbcvs pc, ip, #64, 4 │ │ │ │ @@ -235592,106 +235550,106 @@ │ │ │ │ stmdblt r2, {r1, r3, r4, lr}^ │ │ │ │ svccs 0x0000f413 │ │ │ │ andeq pc, r3, #79 @ 0x4f │ │ │ │ andeq pc, r8, #192, 4 │ │ │ │ sadd16mi fp, r4, r8 │ │ │ │ @ instruction: 0xf06fe7c6 │ │ │ │ @ instruction: 0xe7d7005e │ │ │ │ - mlaseq r4, ip, lr, r0 │ │ │ │ + eorseq r0, r4, ip, asr #27 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d794 │ │ │ │ + bl 0xfec4d6ec │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ stmdbmi r5!, {r2, r7, ip, sp, pc} │ │ │ │ ldrmi r2, [lr], -r0, lsl #10 │ │ │ │ stmdavs r9, {r0, r8, r9, fp, sp, pc} │ │ │ │ @ instruction: 0xf04f9103 │ │ │ │ @ instruction: 0xf0040100 │ │ │ │ stmib sp, {r0, r1, r2, r3, r8}^ │ │ │ │ @ instruction: 0x03255501 │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ streq r2, [r4, #-256]! @ 0xffffff00 │ │ │ │ @ instruction: 0xf441bf48 │ │ │ │ @ instruction: 0xf1af6100 │ │ │ │ - @ instruction: 0x4604fe9d │ │ │ │ + @ instruction: 0x4604fe91 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xf9b4f173 │ │ │ │ + @ instruction: 0xf9b0f173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #34048 @ 0x8500 │ │ │ │ svcpl 0x0080f514 │ │ │ │ - blmi 0x62b224 │ │ │ │ - blls 0x1d0650 │ │ │ │ + blmi 0x62b17c │ │ │ │ + blls 0x1d05a8 │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ tstle pc, r0, lsl #6 │ │ │ │ andlt r4, r4, r0, lsr #12 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ ldcllt 14, cr0, [r0, #-0] │ │ │ │ andcs r2, r4, #0, 6 │ │ │ │ andcs r4, r3, r1, lsr r6 │ │ │ │ @ instruction: 0xf8b0f00f │ │ │ │ - bls 0x162b74 │ │ │ │ + bls 0x162acc │ │ │ │ andvs r2, r2, r0, lsl #6 │ │ │ │ andcs r1, r4, #3136 @ 0xc40 │ │ │ │ @ instruction: 0xf00f2003 │ │ │ │ tstplt r0, r7, lsr #17 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf06fe7db │ │ │ │ ldrb r0, [r8, sp, lsl #8] │ │ │ │ - stc2l 1, cr15, [lr, #-704] @ 0xfffffd40 │ │ │ │ + stc2l 1, cr15, [r2, #-704] @ 0xfffffd40 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d840 │ │ │ │ + bl 0xfec4d798 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r3, r0, ror #31 │ │ │ │ svcge 0x00004b2b │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x1337258 │ │ │ │ + blle 0x13371b0 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec372b4 │ │ │ │ - bllt 0x7b9a98 │ │ │ │ + bl 0xfec3720c │ │ │ │ + bllt 0x7b99f0 │ │ │ │ strtmi r4, [r3], -sl, lsl #12 │ │ │ │ strtmi r4, [r8], -r9, ror #12 │ │ │ │ stc2 7, cr15, [r8], {255} @ 0xff │ │ │ │ - blmi 0x6e2c5c │ │ │ │ + blmi 0x6e2bb4 │ │ │ │ ldmdavs fp!, {r1, r3, r4, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf04f405a │ │ │ │ @ instruction: 0xd1240300 │ │ │ │ ldrtmi r3, [sp], ip, lsl #14 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ ldcllt 12, cr0, [r0] │ │ │ │ strbtmi r4, [r9], -r2, lsr #12 │ │ │ │ @ instruction: 0xf1af4628 │ │ │ │ - mcrrne 12, 3, pc, r3, cr9 @ │ │ │ │ + mcrrne 12, 2, pc, r3, cr13 @ │ │ │ │ @ instruction: 0xf173d1e9 │ │ │ │ - stmdavs r0, {r0, r3, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ + stmdavs r0, {r0, r2, r4, r5, r8, fp, ip, sp, lr, pc} │ │ │ │ stc2 7, cr15, [sl], {253} @ 0xfd │ │ │ │ strb r4, [r2, r0, asr #4]! │ │ │ │ strbtmi r3, [fp], #-2820 @ 0xfffff4fc │ │ │ │ @ instruction: 0x460a6018 │ │ │ │ strbtmi r4, [r9], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ stmdacs r0, {r0, r5, r6, sl, fp, ip, sp, lr, pc} │ │ │ │ ubfx sp, r7, #3, #6 │ │ │ │ andseq pc, r5, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7d3 │ │ │ │ - svclt 0x0000fced │ │ │ │ + svclt 0x0000fce1 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ mvnsmi lr, sp, lsr #18 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00e0f8cc │ │ │ │ stmiavs r3, {r1, r7, ip, sp, pc}^ │ │ │ │ svcls 0x00082b02 │ │ │ │ @@ -235700,73 +235658,73 @@ │ │ │ │ @ instruction: 0x46394616 │ │ │ │ ldrmi r2, [r8], -r4, lsl #4 │ │ │ │ @ instruction: 0xf824f00f │ │ │ │ eorsle r2, ip, r0, lsl #16 │ │ │ │ eorhi r8, r3, r3, lsl #16 │ │ │ │ rsbhi r8, r2, r2, asr #16 │ │ │ │ @ instruction: 0xf04fb1a2 │ │ │ │ - blx 0x2f8756 │ │ │ │ + blx 0x2f86ae │ │ │ │ ldcne 2, cr15, [r3, #-8] │ │ │ │ svcpl 0x0080f5b3 │ │ │ │ movwcs sp, #6191 @ 0x182f │ │ │ │ @ instruction: 0x46181d39 │ │ │ │ @ instruction: 0xf810f00f │ │ │ │ movtlt r4, #1537 @ 0x601 │ │ │ │ stcne 8, cr8, [r0, #-392]! @ 0xfffffe78 │ │ │ │ vqdmulh.s d15, d2, d8 │ │ │ │ - stc 7, cr15, [lr, #-100] @ 0xffffff9c │ │ │ │ + stcl 7, cr15, [r2, #-100]! @ 0xffffff9c │ │ │ │ @ instruction: 0xee1d4919 │ │ │ │ stmdavs fp!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1586 @ 0xfffff9ce │ │ │ │ stmdapl r0, {r0, r3, fp, sp, lr}^ │ │ │ │ @ instruction: 0xf8d02136 │ │ │ │ strls r0, [r0], #-656 @ 0xfffffd70 │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 15, 7, lr, r3, cr6 │ │ │ │ + mcrrne 15, 12, lr, r3, cr10 │ │ │ │ @ instruction: 0xf173d105 │ │ │ │ - stmdavs r0, {r0, r3, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xfebb4786 │ │ │ │ + stmdavs r0, {r0, r2, r4, r6, r7, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xfebb46de │ │ │ │ andlt r4, r2, r0, asr #4 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @ instruction: 0xf04f2300 │ │ │ │ @ instruction: 0xf04f0c00 │ │ │ │ pop {r9, sl, fp} │ │ │ │ @ instruction: 0xf06f81f0 │ │ │ │ ldrb r0, [r2, sp]! │ │ │ │ - mvnvc pc, fp, asr #4 │ │ │ │ + tstpvc r8, fp, asr #4 @ p-variant is OBSOLETE │ │ │ │ smlawteq lr, r0, r2, pc @ │ │ │ │ - eoreq pc, r0, fp, asr #12 │ │ │ │ + subsvc pc, r0, fp, asr #4 │ │ │ │ eoreq pc, lr, r0, asr #5 │ │ │ │ vqdmulh.s d20, d1, d3 │ │ │ │ @ instruction: 0xf17b52e1 │ │ │ │ - svclt 0x0000fca7 │ │ │ │ - addeq r9, r1, sl, lsl #14 │ │ │ │ - eorseq r0, r4, ip, ror #30 │ │ │ │ + svclt 0x0000fca3 │ │ │ │ + @ instruction: 0x008197b2 │ │ │ │ + mlaseq r4, ip, lr, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4d9d8 │ │ │ │ + bl 0xfec4d930 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ ldrdlt r0, [r5], r8 │ │ │ │ svcge 0x00024b2e │ │ │ │ ldmdavs fp, {r2, r4, r9, sl, fp, ip} │ │ │ │ @ instruction: 0xf04f607b │ │ │ │ - blle 0x14f73f0 │ │ │ │ + blle 0x14f7348 │ │ │ │ movweq pc, #33028 @ 0x8104 @ │ │ │ │ vld1.8 {d4-d6}, [r3], r5 │ │ │ │ @ instruction: 0x466a607f │ │ │ │ andeq pc, pc, r0, lsr #32 │ │ │ │ movweq pc, #28707 @ 0x7023 @ │ │ │ │ andeq lr, r0, sp, lsr #23 │ │ │ │ andle r4, r6, r2, lsl #5 │ │ │ │ stcpl 5, cr15, [r0, #692] @ 0x2b4 │ │ │ │ addmi r4, r2, #111149056 @ 0x6a00000 │ │ │ │ svceq 0x00fcf8cd │ │ │ │ vsra.u64 , q12, #61 │ │ │ │ - bl 0xfec3744c │ │ │ │ - bllt 0xfe5b9c30 │ │ │ │ + bl 0xfec373a4 │ │ │ │ + bllt 0xfe5b9b88 │ │ │ │ strmi sl, [sl], -r2, lsl #28 │ │ │ │ ldrtmi r4, [r1], -r3, lsr #12 │ │ │ │ @ instruction: 0xf7ff4628 │ │ │ │ ldrhlt pc, [r0, #-187]! @ 0xffffff45 @ │ │ │ │ ldmdavs sl, {r0, r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r6, sl, fp, ror r8 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ @@ -235779,36 +235737,36 @@ │ │ │ │ @ instruction: 0x462a4633 │ │ │ │ stmdavs r0, {r3, r4, r5, r6, sl, lr} │ │ │ │ tstpne fp, r0, asr #4 @ p-variant is OBSOLETE │ │ │ │ andeq pc, r0, ip, asr r8 @ │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009400 │ │ │ │ andscc r5, r8, sp │ │ │ │ - cdp 7, 15, cr15, cr10, cr10, {2} │ │ │ │ + svc 0x004ef74a │ │ │ │ bicsle r1, fp, r3, asr #24 │ │ │ │ - @ instruction: 0xf85ef173 │ │ │ │ + @ instruction: 0xf85af173 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #48128 @ 0xbc00 │ │ │ │ - blcc 0x2307dc │ │ │ │ + blcc 0x230734 │ │ │ │ andsvs r4, r8, fp, ror #8 │ │ │ │ @ instruction: 0xf06fe7c8 │ │ │ │ bfi r0, r5, #0, #14 │ │ │ │ - ldc2 1, cr15, [sl], {176} @ 0xb0 │ │ │ │ + stc2 1, cr15, [lr], {176} @ 0xb0 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r8, lsl r6 │ │ │ │ + addeq r9, r1, r0, asr #13 │ │ │ │ vst3.16 {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4daac │ │ │ │ + bl 0xfec4da04 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, r4, r0, ror #31 │ │ │ │ strcs r4, [r0], -r1, lsr #22 │ │ │ │ stmdage r1, {r0, r2, r9, sl, lr} │ │ │ │ strvs lr, [r1], -sp, asr #19 │ │ │ │ movwls r6, #14363 @ 0x381b │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ - @ instruction: 0xf914f1ab │ │ │ │ + @ instruction: 0xf908f1ab │ │ │ │ @ instruction: 0xf5104604 │ │ │ │ tstle r2, #128, 30 @ 0x200 │ │ │ │ eorle r1, r4, r3, asr #24 │ │ │ │ ldmdavs sl, {r3, r4, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r3, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r7, lsr #2 │ │ │ │ @@ -235823,52 +235781,52 @@ │ │ │ │ stmdals r1, {r4, r7, r8, ip, sp, pc} │ │ │ │ andsvs r4, r0, r3, lsr r6 │ │ │ │ andcs r1, r4, #2624 @ 0xa40 │ │ │ │ @ instruction: 0xf00e2003 │ │ │ │ cmpplt r8, fp, lsr #30 @ p-variant is OBSOLETE │ │ │ │ andvs r9, r3, r2, lsl #22 │ │ │ │ @ instruction: 0xf173e7da │ │ │ │ - stmdavs r0, {r0, r1, r3, fp, ip, sp, lr, pc} │ │ │ │ - blx 0xff834920 │ │ │ │ + stmdavs r0, {r0, r1, r2, fp, ip, sp, lr, pc} │ │ │ │ + blx 0xff834878 │ │ │ │ ldrb r4, [r3, r4, asr #4] │ │ │ │ streq pc, [sp], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf1b0e7d0 │ │ │ │ - svclt 0x0000fbcb │ │ │ │ + svclt 0x0000fbbf │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4db48 │ │ │ │ + bl 0xfec4daa0 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ strmi r0, [ip], -r0, ror #31 │ │ │ │ vst2.16 {d22-d23}, [pc], r1 │ │ │ │ vqdmlal.s q10, d28, d0[2] │ │ │ │ addlt r0, r3, r4, lsr #6 │ │ │ │ @ instruction: 0xd1744299 │ │ │ │ strmi r9, [r6], -r8, lsl #18 │ │ │ │ movwcs r4, #1559 @ 0x617 │ │ │ │ andcs r2, r3, r4, lsr #4 │ │ │ │ @ instruction: 0xff00f00e │ │ │ │ stmdacs r0, {r0, r2, r9, sl, lr} │ │ │ │ eorcs sp, r4, #74 @ 0x4a │ │ │ │ strtmi r2, [r0], -r0, lsl #2 │ │ │ │ - stmdb sl!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ + stmdb r6!, {r0, r1, r2, r3, r4, r7, r8, ip, sp, lr, pc}^ │ │ │ │ rscvs r6, r2, sl, ror #17 │ │ │ │ teqle r9, r0, lsl #20 │ │ │ │ cmnvs r2, sl, ror #18 │ │ │ │ cmple r0, r0, lsl #20 │ │ │ │ mvnvs r6, sl, ror #19 │ │ │ │ cmple r8, r0, lsl #20 │ │ │ │ @ instruction: 0xee1d492d │ │ │ │ ldmdavs r3!, {r4, r5, r6, r8, r9, sl, fp}^ │ │ │ │ ldrbtmi r4, [r9], #-1594 @ 0xfffff9c6 │ │ │ │ stmdapl r1, {r0, r3, fp, sp, lr}^ │ │ │ │ addseq pc, r0, #13697024 @ 0xd10000 │ │ │ │ strls r2, [r0], #-310 @ 0xfffffeca │ │ │ │ andpl pc, sp, r0, lsl #10 │ │ │ │ @ instruction: 0xf74a3018 │ │ │ │ - mcrrne 14, 5, lr, r3, cr10 │ │ │ │ + mcrrne 14, 10, lr, r3, cr14 │ │ │ │ @ instruction: 0xf510d03e │ │ │ │ movwle r5, #28544 @ 0x6f80 │ │ │ │ tstcs r0, r3 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ stmdavs r3!, {r4, r5, r6, r7, r8, sl, fp, ip, sp, pc} │ │ │ │ stmdavs r3!, {r0, r1, r3, r5, sp, lr}^ │ │ │ │ @@ -235887,118 +235845,118 @@ │ │ │ │ @ instruction: 0xd1bd2800 │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ stmibvs r9!, {r3, r4, r6, r7, r8, r9, sl, sp, lr, pc} │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 10, cr15, cr10, cr14, {0} │ │ │ │ stmdacs r0, {r5, r7, r8, sp, lr} │ │ │ │ stmibvs sl!, {r2, r4, r5, r6, r7, ip, lr, pc}^ │ │ │ │ - bcs 0x10f1b0 │ │ │ │ - bvs 0xb6ad04 │ │ │ │ + bcs 0x10f108 │ │ │ │ + bvs 0xb6ac5c │ │ │ │ andcs r2, r3, r0, lsl #6 │ │ │ │ cdp2 0, 9, cr15, cr14, cr14, {0} │ │ │ │ stmdacs r0, {r5, r9, sp, lr} │ │ │ │ strb sp, [r7, lr, lsr #3]! │ │ │ │ - @ instruction: 0xff7ef172 │ │ │ │ + @ instruction: 0xff7af172 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #323584 @ 0x4f000 │ │ │ │ @ instruction: 0xf06fe7b9 │ │ │ │ ldr r0, [r9, r5, lsr #32]! │ │ │ │ - ldrdeq r9, [r1], r2 │ │ │ │ + addeq r9, r1, sl, ror r5 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dc5c │ │ │ │ + bl 0xfec4dbb4 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ - blmi 0x11ba7e4 │ │ │ │ + blmi 0x11ba73c │ │ │ │ ldrmi fp, [r4], -r3, lsr #1 │ │ │ │ addcs r4, r0, #6291456 @ 0x600000 │ │ │ │ stmdage r1, {r0, r2, r3, r9, sl, lr} │ │ │ │ ldmdavs fp, {r8, sp} │ │ │ │ @ instruction: 0xf04f9321 │ │ │ │ @ instruction: 0xf19f0300 │ │ │ │ - vld2. {d14-d15}, [r4 :128], ip │ │ │ │ + vld2. {d14-d15}, [r4 :128], r8 │ │ │ │ vld2.8 {d2-d5}, [r3], r0 │ │ │ │ - blcs 0x10f688 │ │ │ │ + blcs 0x10f5e0 │ │ │ │ movwcs sp, #4458 @ 0x116a │ │ │ │ andcs r4, r8, #42991616 @ 0x2900000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ strmi pc, [r1], -sp, ror #28 │ │ │ │ rsble r2, r4, r0, lsl #16 │ │ │ │ @ instruction: 0xf7f2a801 │ │ │ │ ldmdbmi r4!, {r0, r1, r5, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ @ instruction: 0x46202213 │ │ │ │ ldc2l 0, cr15, [r0, #-56]! @ 0xffffffc8 │ │ │ │ strmi sl, [r2], -r1, lsl #18 │ │ │ │ @ instruction: 0xf1ae4630 │ │ │ │ - strmi pc, [r4], -r9, ror #27 │ │ │ │ + @ instruction: 0x4604fddd │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - @ instruction: 0xff3ef172 │ │ │ │ + @ instruction: 0xff3af172 │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r4, #61440 @ 0xf000 │ │ │ │ - ble 0x501acc │ │ │ │ + ble 0x501a24 │ │ │ │ ldmdavs sl, {r3, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r1, lsr #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ strtmi sp, [r0], -r8, asr #2 │ │ │ │ tstcs r0, r3, lsr #32 │ │ │ │ movwcs r2, #512 @ 0x200 │ │ │ │ stceq 0, cr15, [r0], {79} @ 0x4f │ │ │ │ cdpeq 0, 0, cr15, cr0, cr15, {2} │ │ │ │ vmla.f32 , q9, q8 │ │ │ │ vbic.i32 , #0 @ 0x00000000 │ │ │ │ ldmdavs fp, {r0, r2, r4, r7, r8, r9} │ │ │ │ ldrbvs pc, [r8], -r4, asr #4 @ │ │ │ │ ldreq pc, [r5], r0, asr #5 │ │ │ │ @ instruction: 0xf64a2238 │ │ │ │ - vorr.i32 d23, #4 @ 0x00000004 │ │ │ │ + vmla.f d22, d0, d0[1] │ │ │ │ vrhadd.s8 d16, d4, d29 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0x47980095 │ │ │ │ vtst.8 d22, d4, d23 │ │ │ │ vbic.i32 q11, #524288 @ 0x00080000 │ │ │ │ adcsmi r0, ip, #624951296 @ 0x25400000 │ │ │ │ @ instruction: 0xf024d310 │ │ │ │ andcs r0, r4, #-1073741809 @ 0xc000000f │ │ │ │ stmdavs r8!, {r6, r8, ip, sp} │ │ │ │ @ instruction: 0xf1356031 │ │ │ │ ldmdavs r2!, {r0, r3, r4, r5, r6, r7, r8, r9, sl, fp, ip, sp, lr, pc} │ │ │ │ eorvs r2, r8, r0, lsl #2 │ │ │ │ addeq lr, r7, r0, lsl #22 │ │ │ │ @ instruction: 0x00921bd2 │ │ │ │ - stm r8, {r0, r1, r2, r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ + stm r4, {r0, r1, r2, r3, r4, r7, r8, ip, sp, lr, pc} │ │ │ │ @ instruction: 0xf64c682a │ │ │ │ vsubw.s8 q10, q8, d28 │ │ │ │ vcge.s8 d16, d20, d4 │ │ │ │ vmov.i32 q11, #12 @ 0x0000000c │ │ │ │ @ instruction: 0xf8420095 │ │ │ │ @ instruction: 0xf7fe3024 │ │ │ │ sbfx pc, r1, #25, #22 │ │ │ │ ldreq pc, [r5], #-111 @ 0xffffff91 │ │ │ │ @ instruction: 0xf06fe7b2 │ │ │ │ str r0, [pc, sp, lsl #8]! │ │ │ │ - blx 0xfed33230 │ │ │ │ + blx 0xfea33188 │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - eorseq r0, r4, ip, ror #26 │ │ │ │ + mlaseq r4, ip, ip, r0 │ │ │ │ vst3. {d27,d29,d31}, [pc :256], r0 │ │ │ │ - bl 0xfec4dd80 │ │ │ │ + bl 0xfec4dcd8 │ │ │ │ @ instruction: 0xf8cc0c0c │ │ │ │ addlt r0, fp, r0, asr #31 │ │ │ │ - blmi 0x15c8404 │ │ │ │ + blmi 0x15c835c │ │ │ │ ldrmi r2, [r5], -r0, lsl #8 │ │ │ │ ldmdavs fp, {r0, r1, r2, r3, r9, sl, lr} │ │ │ │ @ instruction: 0xf04f9309 │ │ │ │ vld2.8 {d0-d3}, [r2], r0 │ │ │ │ stmib sp, {r6, r7, r8, r9, ip, sp, lr}^ │ │ │ │ stmib sp, {r2, sl, lr}^ │ │ │ │ - blcs 0x447bc0 │ │ │ │ + blcs 0x447b18 │ │ │ │ addshi pc, r3, r0, lsl #4 │ │ │ │ @ instruction: 0xf003e8df │ │ │ │ rsbcs r5, r5, #7340032 @ 0x700000 │ │ │ │ strpl r2, [r7], -r2, lsr #4 │ │ │ │ cmpvc r6, r6, asr r7 │ │ │ │ strcs r0, [r0], #-1826 @ 0xfffff8de │ │ │ │ - blcs 0x11d804 │ │ │ │ + blcs 0x11d75c │ │ │ │ movwcs sp, #4178 @ 0x1052 │ │ │ │ rsble r2, sl, r0, lsl #16 │ │ │ │ andscs r9, r0, #16, 18 @ 0x40000 │ │ │ │ @ instruction: 0xf00e4618 │ │ │ │ stmdacs r0, {r0, r2, r3, r6, r7, r8, sl, fp, ip, sp, lr, pc} │ │ │ │ stmdavs r2, {r1, r2, r4, r5, r6, ip, lr, pc}^ │ │ │ │ stmdavs r3, {r2, r8, fp, sp, pc} │ │ │ │ @@ -236017,17 +235975,17 @@ │ │ │ │ stmdapl r8!, {fp, sp, lr} │ │ │ │ addseq pc, r0, #208, 16 @ 0xd00000 │ │ │ │ @ instruction: 0xf5009402 │ │ │ │ ldcls 0, cr5, [r2], {13} │ │ │ │ andscc r9, r8, r1, lsl #2 │ │ │ │ bicsvc pc, r3, pc, asr #8 │ │ │ │ strls r9, [r0], -r3, lsl #8 │ │ │ │ - ldc 7, cr15, [lr, #-296] @ 0xfffffed8 │ │ │ │ + ldcl 7, cr15, [r2, #-296]! @ 0xfffffed8 │ │ │ │ tstle r5, r3, asr #24 │ │ │ │ - mcr2 1, 4, pc, cr2, cr2, {3} @ │ │ │ │ + mrc2 1, 3, pc, cr14, cr2, {3} │ │ │ │ @ instruction: 0xf7fd6800 │ │ │ │ submi pc, r0, #1359872 @ 0x14c000 │ │ │ │ ldmdavs sl, {r0, r2, r5, r8, r9, fp, lr} │ │ │ │ subsmi r9, sl, r9, lsl #22 │ │ │ │ movweq pc, #79 @ 0x4f @ │ │ │ │ andlt sp, fp, pc, lsr r1 │ │ │ │ andcs r2, r0, #0, 2 │ │ │ │ @@ -236058,29 +236016,29 @@ │ │ │ │ movwls r1, #22491 @ 0x57db │ │ │ │ movwls r6, #26691 @ 0x6843 │ │ │ │ orrsvs pc, r4, #68, 4 @ 0x40000004 │ │ │ │ orrseq pc, r5, #192, 4 │ │ │ │ @ instruction: 0xe79d681a │ │ │ │ andeq pc, sp, pc, rrx │ │ │ │ @ instruction: 0xf1b0e7b8 │ │ │ │ - @ instruction: 0xf06ff9ff │ │ │ │ + @ instruction: 0xf06ff9f3 │ │ │ │ ldr r0, [r3, r5, lsr #32]! │ │ │ │ addseq lr, r0, r0, lsr r5 │ │ │ │ - addeq r9, r1, r6, ror #4 │ │ │ │ + addeq r9, r1, lr, lsl #6 │ │ │ │ mvnsmi lr, #737280 @ 0xb4000 │ │ │ │ stcpl 4, cr15, [r0], {79} @ 0x4f │ │ │ │ @ instruction: 0x0c0cebad │ │ │ │ svceq 0x00d8f8cc │ │ │ │ addlt r6, r3, r3, lsl #19 │ │ │ │ ldrmi r4, [r7], -r5, lsl #12 │ │ │ │ @ instruction: 0xf1003b01 │ │ │ │ mcrls 8, 0, r0, cr10, cr8, {0} │ │ │ │ vqdmulh.s d2, d0, d11 │ TRUNCATED DUE TO SIZE LIMIT: 10485760 bytes